Fitter report for DE10_Lite_First_Computer
Wed May 09 15:04:54 2018
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed May 09 15:04:54 2018       ;
; Quartus Prime Version              ; 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Revision Name                      ; DE10_Lite_First_Computer                    ;
; Top-level Entity Name              ; DE10_Lite_First_Computer                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,403 / 49,760 ( 11 % )                     ;
;     Total combinational functions  ; 4,503 / 49,760 ( 9 % )                      ;
;     Dedicated logic registers      ; 3,489 / 49,760 ( 7 % )                      ;
; Total registers                    ; 3558                                        ;
; Total pins                         ; 92 / 360 ( 26 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 66,664 / 1,677,312 ( 4 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.4%      ;
;     Processor 3            ;  13.0%      ;
;     Processor 4            ;  12.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                                         ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a0                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a1                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a2                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a3                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a4                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a5                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a6                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a7                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a8                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a9                                                                                                                                                                                               ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a10                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a11                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a13                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a14                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a15                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[17]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a16                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[20]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a17                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[21]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a18                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[22]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a19                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[23]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a20                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[25]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a21                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[27]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[28]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a23                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[30]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a24                                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                        ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                        ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                                                         ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                                                        ; O                ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a0                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a1                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a2                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a3                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a4                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a5                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a6                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a7                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a8                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a9                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a10                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a11                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a12                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a13                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a14                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a15                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a16                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a17                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a18                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a19                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a20                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a21                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a22                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a0                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a1                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a2                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a3                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a4                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a5                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a6                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a7                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a8                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a9                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a10                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a11                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a12                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a13                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a14                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a15                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a16                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[20]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a17                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a18                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[22]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a19                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a20                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a21                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[27]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a22                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a23                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ram_block1a24                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                   ;
+-----------------------------+--------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity           ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                          ;              ; ARDUINO_IO[0]    ; PIN_AB5       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[10]   ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[11]   ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[12]   ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[13]   ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[14]   ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[15]   ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[1]    ; PIN_AB6       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[2]    ; PIN_AB7       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[3]    ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[4]    ; PIN_AB9       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[5]    ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[6]    ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[7]    ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[8]    ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                          ;              ; ARDUINO_IO[9]    ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_CS_N     ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_INT[1]   ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_INT[2]   ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_SCLK     ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_SDI      ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                          ;              ; GSENSOR_SDO      ; PIN_V12       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[0]          ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[1]          ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[2]          ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[3]          ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[4]          ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[5]          ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[6]          ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[7]          ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[0]          ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[1]          ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[2]          ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[3]          ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[4]          ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[5]          ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[6]          ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[7]          ; PIN_A16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[0]          ; PIN_B20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[1]          ; PIN_A20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[2]          ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[3]          ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[4]          ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[5]          ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[6]          ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[7]          ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[0]          ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[1]          ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[2]          ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[3]          ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[4]          ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[5]          ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[6]          ; PIN_E17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[7]          ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[0]          ; PIN_F18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[1]          ; PIN_E20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[2]          ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[3]          ; PIN_J18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[4]          ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[5]          ; PIN_F19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[6]          ; PIN_F20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX4[7]          ; PIN_F17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[0]          ; PIN_J20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[1]          ; PIN_K20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[2]          ; PIN_L18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[3]          ; PIN_N18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[4]          ; PIN_M20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[5]          ; PIN_N19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[6]          ; PIN_N20       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX5[7]          ; PIN_L19       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[0]         ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[1]         ; PIN_T1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[2]         ; PIN_P4        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[3]         ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[0]         ; PIN_W1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[1]         ; PIN_T2        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[2]         ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[3]         ; PIN_R1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_HS           ; PIN_N3        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[0]         ; PIN_AA1       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[1]         ; PIN_V1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[2]         ; PIN_Y2        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[3]         ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_VS           ; PIN_N1        ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX0[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX1[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX2[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX3[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX4[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[0]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[1]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[2]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[3]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[4]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[5]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[6]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE10_Lite_First_Computer ;              ; HEX5[7]          ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; DE10_Lite_SOPC_sdram     ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; DE10_Lite_SOPC_sdram     ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8724 ) ; 0.00 % ( 0 / 8724 )        ; 0.00 % ( 0 / 8724 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8724 ) ; 0.00 % ( 0 / 8724 )        ; 0.00 % ( 0 / 8724 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8258 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 258 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_First_Computer.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 5,403 / 49,760 ( 11 % )      ;
;     -- Combinational with no register       ; 1914                         ;
;     -- Register only                        ; 900                          ;
;     -- Combinational with a register        ; 2589                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 2435                         ;
;     -- 3 input functions                    ; 1334                         ;
;     -- <=2 input functions                  ; 734                          ;
;     -- Register only                        ; 900                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 4230                         ;
;     -- arithmetic mode                      ; 273                          ;
;                                             ;                              ;
; Total registers*                            ; 3,558 / 51,509 ( 7 % )       ;
;     -- Dedicated logic registers            ; 3,489 / 49,760 ( 7 % )       ;
;     -- I/O registers                        ; 69 / 1,749 ( 4 % )           ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 437 / 3,110 ( 14 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 92 / 360 ( 26 % )            ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 18 / 182 ( 10 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 66,664 / 1,677,312 ( 4 % )   ;
; Total block memory implementation bits      ; 165,888 / 1,677,312 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 12                           ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 4.4% / 4.4% / 4.3%           ;
; Peak interconnect usage (total/H/V)         ; 33.3% / 35.0% / 30.8%        ;
; Maximum fan-out                             ; 2690                         ;
; Highest non-global fan-out                  ; 897                          ;
; Total fan-out                               ; 29598                        ;
; Average fan-out                             ; 3.25                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                       ;                                ;
; Total logic elements                         ; 5091 / 49760 ( 10 % ) ; 129 / 49760 ( < 1 % ) ; 183 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 1765                  ; 57                    ; 92                    ; 0                              ;
;     -- Register only                         ; 877                   ; 7                     ; 16                    ; 0                              ;
;     -- Combinational with a register         ; 2449                  ; 65                    ; 75                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2303                  ; 54                    ; 78                    ; 0                              ;
;     -- 3 input functions                     ; 1268                  ; 22                    ; 44                    ; 0                              ;
;     -- <=2 input functions                   ; 643                   ; 46                    ; 45                    ; 0                              ;
;     -- Register only                         ; 877                   ; 7                     ; 16                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 3954                  ; 118                   ; 158                   ; 0                              ;
;     -- arithmetic mode                       ; 260                   ; 4                     ; 9                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total registers                              ; 3395                  ; 72                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers             ; 3326 / 49760 ( 7 % )  ; 72 / 49760 ( < 1 % )  ; 91 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 409 / 3110 ( 13 % )   ; 16 / 3110 ( < 1 % )   ; 18 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                       ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 92                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 288 ( 2 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 66664                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 165888                ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 18 / 182 ( 9 % )      ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 7 / 24 ( 29 % )       ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 3 / 24 ( 12 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )     ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 500 ( 7 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                       ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                       ;                                ;
;     -- Input Connections                     ; 3523                  ; 73                    ; 140                   ; 2                              ;
;     -- Registered Input Connections          ; 3345                  ; 30                    ; 100                   ; 0                              ;
;     -- Output Connections                    ; 279                   ; 5                     ; 212                   ; 3242                           ;
;     -- Registered Output Connections         ; 6                     ; 3                     ; 212                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                       ;                                ;
;     -- Total Connections                     ; 28685                 ; 571                   ; 1059                  ; 3252                           ;
;     -- Registered Connections                ; 14332                 ; 294                   ; 744                   ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                       ;                                ;
;     -- Top                                   ; 224                   ; 31                    ; 303                   ; 3244                           ;
;     -- pzdyqx:nabboc                         ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 303                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3244                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                       ;                                ;
;     -- Input Ports                           ; 70                    ; 11                    ; 87                    ; 2                              ;
;     -- Output Ports                          ; 65                    ; 4                     ; 104                   ; 4                              ;
;     -- Bidir Ports                           ; 16                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 3                     ; 60                    ; 0                              ;
;                                              ;                       ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10        ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; KEY[0]            ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]            ; A7    ; 7        ; 49           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; LT24_ADC_BUSY     ; V9    ; 3        ; 31           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; LT24_ADC_DOUT     ; W10   ; 3        ; 24           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; LT24_ADC_PENIRQ_N ; V10   ; 3        ; 31           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50     ; P11   ; 3        ; 34           ; 0            ; 28           ; 105                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50     ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V                 ; --                        ; User                 ; 0         ;
; SW[0]             ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]             ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]             ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]             ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]             ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]             ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]             ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]             ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]             ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]             ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_CS_N ; AB2   ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_DCLK ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_ADC_DIN  ; W9    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_CS_N     ; Y7    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[0]     ; W6    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[10]    ; W11   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[11]    ; AB10  ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[12]    ; AA10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[13]    ; AA9   ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[14]    ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[15]    ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[1]     ; W7    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[2]     ; V7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[3]     ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[4]     ; W13   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[5]     ; W12   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[6]     ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[7]     ; AB12  ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[8]     ; Y11   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_D[9]     ; AB11  ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_LCD_ON   ; AA2   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RD_N     ; W5    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RESET_N  ; Y3    ; 3        ; 24           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_RS       ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LT24_WR_N     ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+
; DRAM_DQ[0]  ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe               ;
; DRAM_DQ[10] ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 19 / 48 ( 40 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 60 ( 17 % ) ; 2.5V          ; --           ;
; 7        ; 22 / 52 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; LT24_LCD_ON                          ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; LT24_D[15]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; LT24_D[13]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; LT24_D[12]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; LT24_RS                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; LT24_WR_N                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; LT24_ADC_CS_N                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; LT24_D[11]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; LT24_D[9]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; LT24_D[7]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; LT24_D[6]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                           ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; LT24_D[2]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; LT24_ADC_DCLK                        ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; LT24_ADC_BUSY                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; LT24_ADC_PENIRQ_N                    ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; LT24_RD_N                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; LT24_D[0]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; LT24_D[1]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; LT24_D[3]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; LT24_ADC_DIN                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; LT24_ADC_DOUT                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; LT24_D[10]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 193        ; 4        ; LT24_D[5]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 195        ; 4        ; LT24_D[4]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; LT24_RESET_N                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; LT24_CS_N                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; LT24_D[14]                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; LT24_D[8]                            ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                           ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+
; Name                          ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|system_pll|sd1|pll7                                                                                ;
; PLL mode                      ; Normal                                                                                                ;
; Compensate clock              ; clock0                                                                                                ;
; Compensated input/output pins ; --                                                                                                    ;
; Switchover type               ; --                                                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                                                              ;
; Input frequency 1             ; --                                                                                                    ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                              ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                             ;
; VCO post scale K counter      ; 2                                                                                                     ;
; VCO frequency control         ; Auto                                                                                                  ;
; VCO phase shift step          ; 250 ps                                                                                                ;
; VCO multiply                  ; --                                                                                                    ;
; VCO divide                    ; --                                                                                                    ;
; Freq min lock                 ; 30.0 MHz                                                                                              ;
; Freq max lock                 ; 65.02 MHz                                                                                             ;
; M VCO Tap                     ; 4                                                                                                     ;
; M Initial                     ; 2                                                                                                     ;
; M value                       ; 10                                                                                                    ;
; N value                       ; 1                                                                                                     ;
; Charge pump current           ; setting 1                                                                                             ;
; Loop filter resistance        ; setting 27                                                                                            ;
; Loop filter capacitance       ; setting 0                                                                                             ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                  ;
; Bandwidth type                ; Medium                                                                                                ;
; Real time reconfigurable      ; Off                                                                                                   ;
; Scan chain MIF file           ; --                                                                                                    ;
; Preserve PLL counter order    ; Off                                                                                                   ;
; PLL location                  ; PLL_1                                                                                                 ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                                         ;
; Inclk1 signal                 ; --                                                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                                                         ;
; Inclk1 signal type            ; --                                                                                                    ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+
; Name                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                  ;
+-------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 4       ; u0|system_pll|sd1|pll7|clk[0] ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 9.00 (250 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u0|system_pll|sd1|pll7|clk[1] ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)        ; 0.90 (250 ps)    ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 2       ; 4       ; u0|system_pll|sd1|pll7|clk[3] ;
+-------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; ADC_CLK_10        ; Incomplete set of assignments ;
; MAX10_CLK2_50     ; Incomplete set of assignments ;
; DRAM_ADDR[0]      ; Incomplete set of assignments ;
; DRAM_ADDR[1]      ; Incomplete set of assignments ;
; DRAM_ADDR[2]      ; Incomplete set of assignments ;
; DRAM_ADDR[3]      ; Incomplete set of assignments ;
; DRAM_ADDR[4]      ; Incomplete set of assignments ;
; DRAM_ADDR[5]      ; Incomplete set of assignments ;
; DRAM_ADDR[6]      ; Incomplete set of assignments ;
; DRAM_ADDR[7]      ; Incomplete set of assignments ;
; DRAM_ADDR[8]      ; Incomplete set of assignments ;
; DRAM_ADDR[9]      ; Incomplete set of assignments ;
; DRAM_ADDR[10]     ; Incomplete set of assignments ;
; DRAM_ADDR[11]     ; Incomplete set of assignments ;
; DRAM_ADDR[12]     ; Incomplete set of assignments ;
; DRAM_BA[0]        ; Incomplete set of assignments ;
; DRAM_BA[1]        ; Incomplete set of assignments ;
; DRAM_CAS_N        ; Incomplete set of assignments ;
; DRAM_CKE          ; Incomplete set of assignments ;
; DRAM_CLK          ; Incomplete set of assignments ;
; DRAM_CS_N         ; Incomplete set of assignments ;
; DRAM_LDQM         ; Incomplete set of assignments ;
; DRAM_RAS_N        ; Incomplete set of assignments ;
; DRAM_UDQM         ; Incomplete set of assignments ;
; DRAM_WE_N         ; Incomplete set of assignments ;
; LEDR[0]           ; Missing drive strength        ;
; LEDR[1]           ; Missing drive strength        ;
; LEDR[2]           ; Missing drive strength        ;
; LEDR[3]           ; Missing drive strength        ;
; LEDR[4]           ; Missing drive strength        ;
; LEDR[5]           ; Missing drive strength        ;
; LEDR[6]           ; Missing drive strength        ;
; LEDR[7]           ; Missing drive strength        ;
; LEDR[8]           ; Missing drive strength        ;
; LEDR[9]           ; Missing drive strength        ;
; LT24_ADC_CS_N     ; Incomplete set of assignments ;
; LT24_ADC_DCLK     ; Incomplete set of assignments ;
; LT24_ADC_DIN      ; Incomplete set of assignments ;
; LT24_CS_N         ; Incomplete set of assignments ;
; LT24_D[0]         ; Incomplete set of assignments ;
; LT24_D[1]         ; Incomplete set of assignments ;
; LT24_D[2]         ; Incomplete set of assignments ;
; LT24_D[3]         ; Incomplete set of assignments ;
; LT24_D[4]         ; Incomplete set of assignments ;
; LT24_D[5]         ; Incomplete set of assignments ;
; LT24_D[6]         ; Incomplete set of assignments ;
; LT24_D[7]         ; Incomplete set of assignments ;
; LT24_D[8]         ; Incomplete set of assignments ;
; LT24_D[9]         ; Incomplete set of assignments ;
; LT24_D[10]        ; Incomplete set of assignments ;
; LT24_D[11]        ; Incomplete set of assignments ;
; LT24_D[12]        ; Incomplete set of assignments ;
; LT24_D[13]        ; Incomplete set of assignments ;
; LT24_D[14]        ; Incomplete set of assignments ;
; LT24_D[15]        ; Incomplete set of assignments ;
; LT24_LCD_ON       ; Incomplete set of assignments ;
; LT24_RD_N         ; Incomplete set of assignments ;
; LT24_RESET_N      ; Incomplete set of assignments ;
; LT24_RS           ; Incomplete set of assignments ;
; LT24_WR_N         ; Incomplete set of assignments ;
; DRAM_DQ[0]        ; Incomplete set of assignments ;
; DRAM_DQ[1]        ; Incomplete set of assignments ;
; DRAM_DQ[2]        ; Incomplete set of assignments ;
; DRAM_DQ[3]        ; Incomplete set of assignments ;
; DRAM_DQ[4]        ; Incomplete set of assignments ;
; DRAM_DQ[5]        ; Incomplete set of assignments ;
; DRAM_DQ[6]        ; Incomplete set of assignments ;
; DRAM_DQ[7]        ; Incomplete set of assignments ;
; DRAM_DQ[8]        ; Incomplete set of assignments ;
; DRAM_DQ[9]        ; Incomplete set of assignments ;
; DRAM_DQ[10]       ; Incomplete set of assignments ;
; DRAM_DQ[11]       ; Incomplete set of assignments ;
; DRAM_DQ[12]       ; Incomplete set of assignments ;
; DRAM_DQ[13]       ; Incomplete set of assignments ;
; DRAM_DQ[14]       ; Incomplete set of assignments ;
; DRAM_DQ[15]       ; Incomplete set of assignments ;
; LT24_ADC_DOUT     ; Incomplete set of assignments ;
; LT24_ADC_PENIRQ_N ; Incomplete set of assignments ;
; LT24_ADC_BUSY     ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                          ; Library Name   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
; |DE10_Lite_First_Computer                                                                                                               ; 5403 (2)    ; 3489 (0)                  ; 69 (69)       ; 66664       ; 18   ; 1          ; 6            ; 0       ; 3         ; 92   ; 0            ; 1914 (2)     ; 900 (0)           ; 2589 (0)         ; 0          ; |DE10_Lite_First_Computer                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DE10_Lite_First_Computer                             ; work           ;
;    |DE10_Lite_SOPC:u0|                                                                                                                  ; 5089 (0)    ; 3326 (0)                  ; 0 (0)         ; 66664       ; 18   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1763 (0)     ; 877 (0)           ; 2449 (0)         ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0                                                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC                                       ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_LCD_reset_n:lcd_reset_n|                                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_LCD_reset_n:lcd_reset_n                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Lite_SOPC_LCD_reset_n                           ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_LEDs:leds|                                                                                                        ; 23 (23)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_LEDs:leds                                                                                                                                                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC_LEDs                                  ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|                                                                                          ; 163 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (17)      ; 22 (3)            ; 93 (20)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Lite_SOPC_jtag_uart_0                           ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC_jtag_uart_0_scfifo_r                  ; DE10_Lite_SOPC ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work           ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work           ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work           ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                  ; cntr_337                                             ; work           ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work           ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                         ; cntr_n2b                                             ; work           ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                               ; cntr_n2b                                             ; work           ;
;          |DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC_jtag_uart_0_scfifo_w                  ; DE10_Lite_SOPC ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                               ; scfifo                                               ; work           ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                    ; scfifo_9621                                          ; work           ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                               ; a_dpfifo_bb01                                        ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                       ; a_fefifo_7cf                                         ; work           ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                  ; cntr_337                                             ; work           ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                       ; altsyncram_dtn1                                      ; work           ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                         ; cntr_n2b                                             ; work           ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                               ; cntr_n2b                                             ; work           ;
;          |alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|                                                               ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 33 (33)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                                    ; work           ;
;       |DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|                                                                              ; 1466 (0)    ; 929 (0)                   ; 0 (0)         ; 800         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 297 (0)           ; 804 (0)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC_mm_interconnect_0                     ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_demux:cmd_demux|                                                                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                       ; DE10_Lite_SOPC_mm_interconnect_0_cmd_demux           ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_001       ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC_mm_interconnect_0_cmd_demux_002       ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                     ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 48 (45)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002         ; DE10_Lite_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                             ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                     ; 31 (28)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 22 (19)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002         ; DE10_Lite_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                             ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_006|                                                                     ; 54 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (5)        ; 0 (0)             ; 47 (45)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_006                                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002         ; DE10_Lite_SOPC ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; altera_merlin_arbitrator                             ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_router:router|                                                                               ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                             ; DE10_Lite_SOPC_mm_interconnect_0_router              ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_router_001:router_001|                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_mm_interconnect_0_router_001          ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_router_002:router_002|                                                                       ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 6 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_mm_interconnect_0_router_002          ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002       ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002:rsp_demux_006|                                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002:rsp_demux_006                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_002       ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC_mm_interconnect_0_rsp_demux_005       ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_mux:rsp_mux|                                                                             ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 72 (72)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC_mm_interconnect_0_rsp_mux             ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                     ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 64 (64)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_001         ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                     ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 29 (29)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC_mm_interconnect_0_rsp_mux_002         ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:lcd_reset_n_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_reset_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:lt24_controller_0_avalon_slave_0_agent_rdata_fifo|                                                      ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_controller_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:lt24_controller_0_avalon_slave_0_agent_rsp_fifo|                                                        ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_controller_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|                                                         ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 800         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                  ; altsyncram                                           ; work           ;
;                |altsyncram_87g1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 800         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_87g1                                      ; work           ;
;          |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|                                                           ; 52 (52)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 38 (38)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rdata_fifo|                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|                                                              ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 9 (9)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:push_button_s1_agent_rsp_fifo|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:push_button_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 80 (80)           ; 91 (91)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 83 (83)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 8 (8)             ; 64 (64)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:sliders_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sliders_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:system_pll_pll_slave_agent_rdata_fifo|                                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:system_pll_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:system_pll_pll_slave_agent_rsp_fifo|                                                                    ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:system_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rdata_fifo|                                                                            ; 54 (54)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 18 (18)           ; 33 (33)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:touch_panel_busy_s1_agent_rsp_fifo|                                                                     ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_panel_busy_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:touch_panel_pen_irq_n_s1_agent_rsp_fifo|                                                                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_panel_pen_irq_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_sc_fifo:touch_panel_spi_spi_control_port_agent_rsp_fifo|                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_panel_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (14)           ; 7 (5)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 57 (0)      ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 39 (0)            ; 16 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 57 (53)     ; 54 (50)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 39 (39)           ; 16 (13)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 56 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 38 (0)            ; 15 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 56 (52)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 38 (35)           ; 15 (14)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                         ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 7 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 14 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (4)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                         ; 41 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 27 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 41 (37)     ; 40 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (12)           ; 27 (25)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 49 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 37 (0)            ; 11 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser             ; DE10_Lite_SOPC ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 49 (45)     ; 48 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (37)           ; 11 (8)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                       ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;          |altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_agent|                                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                           ; DE10_Lite_SOPC ;
;          |altera_merlin_master_agent:nios2_gen2_data_master_agent|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_data_master_agent                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                           ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:lcd_reset_n_s1_agent|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_reset_n_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:lt24_controller_0_avalon_slave_0_agent|                                                             ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lt24_controller_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lt24_controller_0_avalon_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                             ; altera_merlin_burst_uncompressor                     ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 17 (9)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 0 (0)             ; 4 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                     ; altera_merlin_burst_uncompressor                     ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:system_pll_pll_slave_agent|                                                                         ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:system_pll_pll_slave_agent                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:system_pll_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                         ; altera_merlin_burst_uncompressor                     ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                     ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:touch_panel_busy_s1_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_panel_busy_s1_agent                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:touch_panel_pen_irq_n_s1_agent|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_panel_pen_irq_n_s1_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_agent:touch_panel_spi_spi_control_port_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:touch_panel_spi_spi_control_port_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                            ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 23 (23)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:lcd_reset_n_s1_translator|                                                                     ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_reset_n_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:lt24_controller_0_avalon_slave_0_translator|                                                   ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lt24_controller_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator|                                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 14 (14)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:push_button_s1_translator|                                                                     ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:push_button_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:sliders_s1_translator|                                                                         ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sliders_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:system_pll_pll_slave_translator|                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:system_pll_pll_slave_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 14 (14)           ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:touch_panel_busy_s1_translator|                                                                ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_busy_s1_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:touch_panel_pen_irq_n_s1_translator|                                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_pen_irq_n_s1_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_slave_translator:touch_panel_spi_spi_control_port_translator|                                                   ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_spi_spi_control_port_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                       ; DE10_Lite_SOPC ;
;          |altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|                                                          ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter                                                                                                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                        ; DE10_Lite_SOPC ;
;          |altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|                                                                 ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter                                                                                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                        ; DE10_Lite_SOPC ;
;          |altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|                                                          ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter                                                                                                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter                        ; DE10_Lite_SOPC ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 89 (89)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 85 (85)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                     ; altera_merlin_width_adapter                          ; DE10_Lite_SOPC ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                     ; altera_merlin_width_adapter                          ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_nios2_gen2:nios2_gen2|                                                                                            ; 2808 (52)   ; 1689 (39)                 ; 0 (0)         ; 64448       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1115 (10)    ; 414 (11)          ; 1279 (24)        ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2                                                                                                                                                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC_nios2_gen2                            ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_nios2_gen2_cpu:cpu|                                                                                            ; 2766 (2375) ; 1650 (1377)               ; 0 (0)         ; 64448       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1105 (987)   ; 403 (359)         ; 1258 (1029)      ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; DE10_Lite_SOPC_nios2_gen2_cpu                        ; DE10_Lite_SOPC ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht                                                                                                                                                                                                                                                                             ; DE10_Lite_SOPC_nios2_gen2_cpu_bht_module             ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                           ; work           ;
;                   |altsyncram_vhc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                    ; altsyncram_vhc1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_data|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_data                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module         ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_aoe1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                            ; altsyncram_aoe1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag                                                                                                                                                                                                                                                                       ; DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module          ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; altsyncram                                           ; work           ;
;                   |altsyncram_rtb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_rtb1:auto_generated                                                                                                                                                                                                              ; altsyncram_rtb1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim                                                                                                                                                                                                                                                                 ; DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module       ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; altsyncram                                           ; work           ;
;                   |altsyncram_hec1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                        ; altsyncram_hec1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module         ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_2uc1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                            ; altsyncram_2uc1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag                                                                                                                                                                                                                                                                       ; DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module          ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; altsyncram                                           ; work           ;
;                   |altsyncram_1lc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated                                                                                                                                                                                                              ; altsyncram_1lc1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell              ; DE10_Lite_SOPC ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                             ; altera_mult_add_bbo2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; lpm_mult                                             ; work           ;
;                               |mult_9401:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                   ; mult_9401                                            ; work           ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                             ; altera_mult_add_bbo2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; lpm_mult                                             ; work           ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                   ; mult_9b01                                            ; work           ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                 ; altera_mult_add                                      ; work           ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                             ; altera_mult_add_bbo2                                 ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; altera_mult_add_rtl                                  ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; ama_multiplier_function                              ; work           ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; lpm_mult                                             ; work           ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                                   ; mult_9b01                                            ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|                                       ; 389 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (8)      ; 44 (0)            ; 228 (77)         ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci              ; DE10_Lite_SOPC ;
;                |DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|                ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 56 (0)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper                                                                                                                                                            ; DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper    ; DE10_Lite_SOPC ;
;                   |DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|               ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 33 (31)           ; 16 (14)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk                                                      ; DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk     ; DE10_Lite_SOPC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                              ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                              ; work           ;
;                   |DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|                     ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (4)             ; 47 (47)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck                                                            ; DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck        ; DE10_Lite_SOPC ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                              ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                              ; work           ;
;                   |sld_virtual_jtag_basic:DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_phy|                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_phy                                                                                       ; sld_virtual_jtag_basic                               ; work           ;
;                |DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg|                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg                                                                                                                                                                  ; DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg       ; DE10_Lite_SOPC ;
;                |DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break                                                                                                                                                                    ; DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break        ; DE10_Lite_SOPC ;
;                |DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug|                        ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug                                                                                                                                                                    ; DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug        ; DE10_Lite_SOPC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; altera_std_synchronizer                              ; work           ;
;                |DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|                              ; 117 (117)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 56 (56)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem                                                                                                                                                                          ; DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem           ; DE10_Lite_SOPC ;
;                   |DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram                                                                           ; DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module   ; DE10_Lite_SOPC ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                           ; work           ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                            ; altsyncram_5tb1                                      ; work           ;
;             |DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module ; DE10_Lite_SOPC ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                           ; work           ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                            ; altsyncram_5tb1                                      ; work           ;
;       |DE10_Lite_SOPC_push_button:push_button|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_push_button:push_button                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_Lite_SOPC_push_button                           ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_sdram:sdram|                                                                                                      ; 347 (231)   ; 215 (123)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (124)    ; 31 (2)            ; 185 (97)         ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC_sdram                                 ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_sdram_input_efifo_module:the_DE10_Lite_SOPC_sdram_input_efifo_module|                                          ; 126 (126)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 29 (29)           ; 90 (90)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|DE10_Lite_SOPC_sdram_input_efifo_module:the_DE10_Lite_SOPC_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC_sdram_input_efifo_module              ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_sliders:sliders|                                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders                                                                                                                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC_sliders                               ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_system_pll:system_pll|                                                                                            ; 10 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 7 (5)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll                                                                                                                                                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC_system_pll                            ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1                                                                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC_system_pll_altpll_a5t2                ; DE10_Lite_SOPC ;
;          |DE10_Lite_SOPC_system_pll_stdsync_sv6:stdsync2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC_system_pll_stdsync_sv6                ; DE10_Lite_SOPC ;
;             |DE10_Lite_SOPC_system_pll_dffpipe_l2c:dffpipe3|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_stdsync_sv6:stdsync2|DE10_Lite_SOPC_system_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC_system_pll_dffpipe_l2c                ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_timer_0:timer_0|                                                                                                  ; 156 (156)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 15 (15)           ; 107 (107)        ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC_timer_0                               ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_touch_panel_busy:touch_panel_busy|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_busy:touch_panel_busy                                                                                                                                                                                                                                                                                                                                                                              ; DE10_Lite_SOPC_touch_panel_busy                      ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_touch_panel_pen_irq_n:touch_panel_pen_irq_n|                                                                      ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_pen_irq_n:touch_panel_pen_irq_n                                                                                                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC_touch_panel_pen_irq_n                 ; DE10_Lite_SOPC ;
;       |DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|                                                                                  ; 160 (160)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 38 (38)           ; 85 (85)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi                                                                                                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC_touch_panel_spi                       ; DE10_Lite_SOPC ;
;       |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|                                                               ; 103 (12)    ; 80 (6)                    ; 0 (0)         ; 392         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (5)       ; 28 (0)            ; 52 (7)           ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_mm_clock_crossing_bridge               ; DE10_Lite_SOPC ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                                               ; 45 (30)     ; 35 (19)                   ; 0 (0)         ; 192         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 13 (4)            ; 22 (22)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_dc_fifo                                ; DE10_Lite_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                               ; altera_dcfifo_synchronizer_bundle                    ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 5 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                              ; altera_dcfifo_synchronizer_bundle                    ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                         ; altsyncram                                           ; work           ;
;                |altsyncram_e7c1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated                                                                                                                                                                                                                                                                          ; altsyncram_e7c1                                      ; work           ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                                               ; 47 (34)     ; 39 (23)                   ; 0 (0)         ; 200         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 15 (6)            ; 24 (23)          ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_dc_fifo                                ; DE10_Lite_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                                            ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 4 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                               ; altera_dcfifo_synchronizer_bundle                    ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                                           ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 3 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                              ; altera_dcfifo_synchronizer_bundle                    ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[0].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[1].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[2].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;                |altera_std_synchronizer_nocut:sync[3].u|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                        ; DE10_Lite_SOPC ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                         ; altsyncram                                           ; work           ;
;                |altsyncram_g7c1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 200         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated                                                                                                                                                                                                                                                                          ; altsyncram_g7c1                                      ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                                                                                                                                                                 ; altera_irq_clock_crosser                             ; DE10_Lite_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_bundle                       ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer_002|                                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_002                                                                                                                                                                                                                                                                                                                                                                                 ; altera_irq_clock_crosser                             ; DE10_Lite_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                             ; altera_std_synchronizer_bundle                       ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer_002|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer                              ; work           ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                                                                                                                                                                     ; altera_irq_clock_crosser                             ; DE10_Lite_SOPC ;
;          |altera_std_synchronizer_bundle:sync|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer_bundle                       ; work           ;
;             |altera_std_synchronizer:sync[0].u|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer                              ; work           ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                    ; altera_reset_controller                              ; DE10_Lite_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                            ; DE10_Lite_SOPC ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (4)             ; 7 (6)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                    ; altera_reset_controller                              ; DE10_Lite_SOPC ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                            ; DE10_Lite_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                            ; DE10_Lite_SOPC ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_controller                              ; DE10_Lite_SOPC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |DE10_Lite_First_Computer|DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                             ; altera_reset_synchronizer                            ; DE10_Lite_SOPC ;
;    |pzdyqx:nabboc|                                                                                                                      ; 129 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 7 (0)             ; 65 (0)           ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                   ; pzdyqx                                               ; work           ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 129 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (3)       ; 7 (1)             ; 65 (9)           ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                      ; pzdyqx_impl                                          ; work           ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 59 (29)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (21)      ; 6 (6)             ; 22 (2)           ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                        ; GHVD5181                                             ; work           ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                      ; LQYT7093                                             ; work           ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                    ; KIFI3548                                             ; work           ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                    ; LQYT7093                                             ; work           ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |DE10_Lite_First_Computer|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                    ; PUDL0439                                             ; work           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 183 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (1)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                ; sld_hub                                              ; altera_sld     ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 182 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                ; alt_sld_fab_with_jtag_input                          ; altera_sld     ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 182 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (0)       ; 16 (0)            ; 75 (0)           ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                             ; alt_sld_fab                                          ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 182 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (1)       ; 16 (4)            ; 75 (0)           ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                         ; alt_sld_fab_alt_sld_fab                              ; alt_sld_fab    ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 177 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 12 (0)            ; 75 (0)           ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                             ; alt_sld_fab_alt_sld_fab_sldfabric                    ; alt_sld_fab    ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 177 (128)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (70)      ; 12 (11)           ; 75 (49)          ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                ; sld_jtag_hub                                         ; work           ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                        ; sld_rom_sr                                           ; work           ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |DE10_Lite_First_Computer|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                      ; sld_shadow_jsm                                       ; altera_sld     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; ADC_CLK_10        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; MAX10_CLK2_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LEDR[0]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_CS_N     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_DCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_ADC_DIN      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_CS_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[10]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[11]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[12]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[13]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[14]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_D[15]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_LCD_ON       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RD_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RESET_N      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_RS           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LT24_WR_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; MAX10_CLK1_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY[1]            ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; LT24_ADC_DOUT     ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; LT24_ADC_PENIRQ_N ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LT24_ADC_BUSY     ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; KEY[0]            ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; SW[0]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; SW[8]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; SW[1]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; SW[9]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; SW[7]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; SW[6]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; SW[5]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; SW[4]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; SW[3]             ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; SW[2]             ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                            ;                   ;         ;
; MAX10_CLK2_50                                                                                         ;                   ;         ;
; DRAM_DQ[0]                                                                                            ;                   ;         ;
; DRAM_DQ[1]                                                                                            ;                   ;         ;
; DRAM_DQ[2]                                                                                            ;                   ;         ;
; DRAM_DQ[3]                                                                                            ;                   ;         ;
; DRAM_DQ[4]                                                                                            ;                   ;         ;
; DRAM_DQ[5]                                                                                            ;                   ;         ;
; DRAM_DQ[6]                                                                                            ;                   ;         ;
; DRAM_DQ[7]                                                                                            ;                   ;         ;
; DRAM_DQ[8]                                                                                            ;                   ;         ;
; DRAM_DQ[9]                                                                                            ;                   ;         ;
; DRAM_DQ[10]                                                                                           ;                   ;         ;
; DRAM_DQ[11]                                                                                           ;                   ;         ;
; DRAM_DQ[12]                                                                                           ;                   ;         ;
; DRAM_DQ[13]                                                                                           ;                   ;         ;
; DRAM_DQ[14]                                                                                           ;                   ;         ;
; DRAM_DQ[15]                                                                                           ;                   ;         ;
; MAX10_CLK1_50                                                                                         ;                   ;         ;
; KEY[1]                                                                                                ;                   ;         ;
;      - DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|merged_reset~0                        ; 1                 ; 6       ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_push_button:push_button|read_mux_out[1]                       ; 1                 ; 6       ;
; LT24_ADC_DOUT                                                                                         ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|MISO_reg~0                    ; 0                 ; 6       ;
; LT24_ADC_PENIRQ_N                                                                                     ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_pen_irq_n:touch_panel_pen_irq_n|read_mux_out~0    ; 0                 ; 0       ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_pen_irq_n:touch_panel_pen_irq_n|d1_data_in~feeder ; 0                 ; 0       ;
; LT24_ADC_BUSY                                                                                         ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_busy:touch_panel_busy|read_mux_out                ; 1                 ; 6       ;
; KEY[0]                                                                                                ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_push_button:push_button|read_mux_out[0]                       ; 1                 ; 6       ;
; SW[0]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[0]                               ; 1                 ; 6       ;
; SW[8]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[8]                               ; 0                 ; 6       ;
; SW[1]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[1]                               ; 0                 ; 6       ;
; SW[9]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[9]                               ; 1                 ; 6       ;
; SW[7]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[7]                               ; 0                 ; 6       ;
; SW[6]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[6]                               ; 1                 ; 6       ;
; SW[5]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[5]                               ; 0                 ; 6       ;
; SW[4]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[4]                               ; 0                 ; 6       ;
; SW[3]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[3]                               ; 1                 ; 6       ;
; SW[2]                                                                                                 ;                   ;         ;
;      - DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sliders:sliders|read_mux_out[2]                               ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_LEDs:leds|always0~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y34_N22     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                     ; LCCOMB_X59_Y28_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                     ; LCCOMB_X58_Y28_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y25_N24     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X61_Y25_N24     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                           ; LCCOMB_X61_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:DE10_Lite_SOPC_jtag_uart_0_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y25_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X59_Y26_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                  ; FF_X58_Y27_N27         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y27_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y25_N2      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                                   ; FF_X59_Y26_N27         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y27_N30     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X52_Y21_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y21_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                                  ; LCCOMB_X55_Y32_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y32_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X65_Y21_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y21_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lt24_controller_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y27_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y27_N0      ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[15]~2                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y27_N24     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y24_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                         ; LCCOMB_X65_Y22_N0      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y23_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y23_N10     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y22_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y22_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y22_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y22_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y22_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y22_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y22_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y22_N12     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:system_pll_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                        ; LCCOMB_X56_Y28_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:system_pll_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y28_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y31_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~5                                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y31_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                 ; LCCOMB_X57_Y28_N14     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                                 ; LCCOMB_X50_Y24_N24     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LCCOMB_X56_Y27_N8      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LCCOMB_X54_Y28_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                   ; LCCOMB_X55_Y31_N30     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                     ; LCCOMB_X51_Y24_N4      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X65_Y22_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y22_N2      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|save_dest_id~2                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y32_N18     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|pending_response_count[4]~7                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y24_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y23_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                                              ; LCCOMB_X56_Y21_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y21_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[1]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y21_N24     ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                               ; FF_X57_Y21_N21         ; 77      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_rd_addr_cnt[0]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y24_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y22_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                              ; LCCOMB_X50_Y24_N30     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y24_N24     ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y24_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                               ; FF_X44_Y23_N15         ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                      ; FF_X46_Y25_N29         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y19_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                    ; FF_X38_Y23_N31         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                           ; FF_X43_Y28_N7          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                              ; FF_X47_Y22_N9          ; 897     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_pipe_flush_waddr[9]~22                                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y23_N26     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y25_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X30_Y23_N12     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y25_N20     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                               ; LCCOMB_X32_Y22_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jxuir                  ; FF_X57_Y18_N21         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X55_Y17_N8      ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X56_Y17_N28     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X56_Y17_N2      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X57_Y18_N15         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|sr[22]~21                    ; LCCOMB_X55_Y16_N20     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|sr[37]~28                    ; LCCOMB_X57_Y18_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_tck|sr[6]~13                     ; LCCOMB_X57_Y18_N10     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_phy|virtual_state_sdr~0                                     ; LCCOMB_X57_Y18_N0      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_phy|virtual_state_uir~0                                     ; LCCOMB_X57_Y18_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LCCOMB_X52_Y20_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|break_readreg[19]~1                                                                                                                  ; LCCOMB_X56_Y17_N24     ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                              ; LCCOMB_X56_Y17_N10     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonDReg[27]~18                                                                                                                             ; LCCOMB_X56_Y17_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                           ; LCCOMB_X49_Y20_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                             ; LCCOMB_X52_Y20_N8      ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                   ; FF_X30_Y22_N3          ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y19_N20     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                  ; FF_X29_Y21_N13         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y24_N20     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_src2[16]~4                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y24_N28     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                                                              ; LCCOMB_X27_Y24_N10     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                              ; FF_X27_Y23_N5          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y22_N14     ; 177     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y22_N10     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X32_Y22_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_dc_raw_hazard~17                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y22_N0      ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y20_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                           ; FF_X39_Y19_N23         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|d_address_offset_field[2]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X52_Y22_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y23_N22     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y23_N4      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y24_N20     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y20_N26     ; 1429    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                       ; FF_X54_Y23_N17         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y21_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y17_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y17_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y19_N20     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y19_N10     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|d_writedata[15]~33                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y24_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|DE10_Lite_SOPC_sdram_input_efifo_module:the_DE10_Lite_SOPC_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y21_N2      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|DE10_Lite_SOPC_sdram_input_efifo_module:the_DE10_Lite_SOPC_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y21_N8      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X75_Y19_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X74_Y19_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y19_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X70_Y19_N18     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X77_Y17_N10     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                    ; FF_X75_Y19_N27         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                    ; FF_X75_Y17_N17         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                                 ; PLL_1                  ; 2682    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                                                 ; PLL_1                  ; 549     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                 ; PLL_1                  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|prev_reset                                                                                                                                                                                                                                                                                                                                                 ; FF_X56_Y28_N31         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y31_N30     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y31_N16     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y31_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y32_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y32_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y32_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|always11~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X44_Y29_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|always6~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X51_Y34_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X55_Y34_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y34_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|p1_slowcount~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y30_N10     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|rx_holding_reg[7]~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y29_N14     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|shift_reg[3]~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y30_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y34_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|write_tx_holding                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y34_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~2                                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y32_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~4                                                                                                                                                                                                                                                                               ; LCCOMB_X51_Y25_N20     ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                                                ; M9K_X53_Y32_N0         ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                               ; LCCOMB_X59_Y31_N2      ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[3]~7                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y32_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                   ; FF_X56_Y26_N23         ; 101     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                                                           ; FF_X50_Y20_N15         ; 722     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                                                           ; FF_X50_Y20_N15         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                       ; FF_X75_Y38_N17         ; 545     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y34_N0      ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_P11                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_P11                ; 104     ; Clock                                              ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y38_N0      ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                               ; FF_X38_Y31_N29         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                               ; FF_X37_Y31_N31         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                               ; FF_X37_Y30_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                               ; FF_X37_Y31_N5          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                               ; FF_X42_Y35_N19         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                               ; FF_X42_Y35_N5          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                               ; FF_X44_Y45_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                               ; FF_X44_Y48_N17         ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                            ; FF_X46_Y38_N23         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y31_N28     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y26_N0      ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y22_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                             ; FF_X55_Y22_N25         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                            ; FF_X60_Y26_N9          ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y26_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y24_N22     ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y22_N24     ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y26_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                          ; FF_X59_Y19_N19         ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                               ; LCCOMB_X64_Y24_N22     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                 ; LCCOMB_X64_Y24_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                               ; LCCOMB_X64_Y24_N20     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                  ; LCCOMB_X63_Y24_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                  ; LCCOMB_X59_Y22_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                 ; LCCOMB_X59_Y22_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                                                   ; LCCOMB_X61_Y22_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                                                    ; LCCOMB_X64_Y26_N0      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                                                                    ; LCCOMB_X64_Y24_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                      ; LCCOMB_X60_Y26_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                             ; LCCOMB_X60_Y23_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                                          ; LCCOMB_X61_Y23_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                           ; LCCOMB_X61_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                                                            ; LCCOMB_X66_Y21_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17                                                       ; LCCOMB_X66_Y21_N16     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24                                                       ; LCCOMB_X66_Y21_N10     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                               ; FF_X59_Y23_N19         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                              ; FF_X60_Y23_N1          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                               ; FF_X59_Y23_N7          ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                               ; FF_X60_Y23_N25         ; 68      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                        ; LCCOMB_X59_Y23_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                              ; FF_X64_Y23_N9          ; 37      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                            ; LCCOMB_X63_Y24_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                  ; LCCOMB_X50_Y20_N26 ; 1429    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[0]                           ; PLL_1              ; 2682    ; 66                                   ; Global Clock         ; GCLK18           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[1]                           ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[3]                           ; PLL_1              ; 549     ; 16                                   ; Global Clock         ; GCLK19           ; --                        ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|prev_reset                                                                           ; FF_X56_Y28_N31     ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                     ; FF_X50_Y20_N15     ; 722     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X75_Y38_N17     ; 545     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                     ; LCCOMB_X57_Y34_N0  ; 9       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; MAX10_CLK1_50                                                                                                                               ; PIN_P11            ; 104     ; 4                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                ; JTAG_X43_Y40_N0    ; 204     ; 9                                    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                         ; LCCOMB_X44_Y38_N0  ; 17      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                         ; FF_X44_Y48_N17     ; 20      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_mem_stall ; 897     ;
+------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X53_Y25_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 25           ; 32           ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 800   ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 1    ; None ; M9K_X53_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X33_Y23_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X53_Y26_N0, M9K_X53_Y28_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_rtb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1    ; None ; M9K_X53_Y22_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X53_Y24_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y21_N0, M9K_X33_Y22_N0, M9K_X33_Y18_N0, M9K_X33_Y20_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None ; M9K_X33_Y19_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X53_Y20_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b_module:DE10_Lite_SOPC_nios2_gen2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X33_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 24           ; 8            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 192   ; 8                           ; 24                          ; 8                           ; 24                          ; 192                 ; 1    ; None ; M9K_X53_Y32_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_g7c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 200   ; 8                           ; 25                          ; 8                           ; 25                          ; 200                 ; 1    ; None ; M9K_X53_Y31_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y28_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell:the_DE10_Lite_SOPC_nios2_gen2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X28_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 8,462 / 148,641 ( 6 % )   ;
; C16 interconnects     ; 111 / 5,382 ( 2 % )       ;
; C4 interconnects      ; 4,640 / 106,704 ( 4 % )   ;
; Direct links          ; 1,157 / 148,641 ( < 1 % ) ;
; Global clocks         ; 12 / 20 ( 60 % )          ;
; Local interconnects   ; 2,879 / 49,760 ( 6 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 173 / 5,406 ( 3 % )       ;
; R4 interconnects      ; 6,416 / 147,764 ( 4 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.36) ; Number of LABs  (Total = 437) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 25                            ;
; 2                                           ; 20                            ;
; 3                                           ; 11                            ;
; 4                                           ; 15                            ;
; 5                                           ; 8                             ;
; 6                                           ; 4                             ;
; 7                                           ; 11                            ;
; 8                                           ; 8                             ;
; 9                                           ; 8                             ;
; 10                                          ; 6                             ;
; 11                                          ; 6                             ;
; 12                                          ; 15                            ;
; 13                                          ; 12                            ;
; 14                                          ; 27                            ;
; 15                                          ; 48                            ;
; 16                                          ; 213                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.69) ; Number of LABs  (Total = 437) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 312                           ;
; 1 Clock                            ; 386                           ;
; 1 Clock enable                     ; 239                           ;
; 1 Sync. clear                      ; 32                            ;
; 1 Sync. load                       ; 48                            ;
; 2 Async. clears                    ; 51                            ;
; 2 Clock enables                    ; 70                            ;
; 2 Clocks                           ; 36                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.09) ; Number of LABs  (Total = 437) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 6                             ;
; 2                                            ; 21                            ;
; 3                                            ; 11                            ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 13                            ;
; 7                                            ; 3                             ;
; 8                                            ; 8                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 16                            ;
; 17                                           ; 6                             ;
; 18                                           ; 9                             ;
; 19                                           ; 12                            ;
; 20                                           ; 16                            ;
; 21                                           ; 14                            ;
; 22                                           ; 30                            ;
; 23                                           ; 35                            ;
; 24                                           ; 32                            ;
; 25                                           ; 20                            ;
; 26                                           ; 24                            ;
; 27                                           ; 23                            ;
; 28                                           ; 22                            ;
; 29                                           ; 22                            ;
; 30                                           ; 11                            ;
; 31                                           ; 12                            ;
; 32                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.70) ; Number of LABs  (Total = 437) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 30                            ;
; 2                                               ; 23                            ;
; 3                                               ; 24                            ;
; 4                                               ; 19                            ;
; 5                                               ; 24                            ;
; 6                                               ; 24                            ;
; 7                                               ; 38                            ;
; 8                                               ; 35                            ;
; 9                                               ; 37                            ;
; 10                                              ; 27                            ;
; 11                                              ; 30                            ;
; 12                                              ; 28                            ;
; 13                                              ; 28                            ;
; 14                                              ; 18                            ;
; 15                                              ; 17                            ;
; 16                                              ; 16                            ;
; 17                                              ; 4                             ;
; 18                                              ; 5                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.54) ; Number of LABs  (Total = 437) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 3                             ;
; 3                                            ; 14                            ;
; 4                                            ; 12                            ;
; 5                                            ; 7                             ;
; 6                                            ; 14                            ;
; 7                                            ; 11                            ;
; 8                                            ; 11                            ;
; 9                                            ; 16                            ;
; 10                                           ; 14                            ;
; 11                                           ; 15                            ;
; 12                                           ; 15                            ;
; 13                                           ; 25                            ;
; 14                                           ; 14                            ;
; 15                                           ; 12                            ;
; 16                                           ; 18                            ;
; 17                                           ; 15                            ;
; 18                                           ; 15                            ;
; 19                                           ; 12                            ;
; 20                                           ; 17                            ;
; 21                                           ; 28                            ;
; 22                                           ; 14                            ;
; 23                                           ; 13                            ;
; 24                                           ; 18                            ;
; 25                                           ; 5                             ;
; 26                                           ; 7                             ;
; 27                                           ; 10                            ;
; 28                                           ; 6                             ;
; 29                                           ; 14                            ;
; 30                                           ; 4                             ;
; 31                                           ; 13                            ;
; 32                                           ; 11                            ;
; 33                                           ; 6                             ;
; 34                                           ; 3                             ;
; 35                                           ; 8                             ;
; 36                                           ; 3                             ;
; 37                                           ; 2                             ;
; 38                                           ; 3                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 92           ; 37           ; 92           ; 0            ; 0            ; 96        ; 92           ; 0            ; 96        ; 96        ; 0            ; 64           ; 0            ; 0            ; 34           ; 0            ; 64           ; 34           ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 96        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 59           ; 4            ; 96           ; 96           ; 0         ; 4            ; 96           ; 0         ; 0         ; 96           ; 32           ; 96           ; 96           ; 62           ; 96           ; 32           ; 62           ; 96           ; 96           ; 96           ; 32           ; 96           ; 96           ; 96           ; 96           ; 96           ; 0         ; 96           ; 96           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DIN        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_LCD_ON         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RD_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RESET_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_WR_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_DOUT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_PENIRQ_N   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LT24_ADC_BUSY       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                     ;
+-------------------------------+-------------------------------+-------------------+
; Source Clock(s)               ; Destination Clock(s)          ; Delay Added in ns ;
+-------------------------------+-------------------------------+-------------------+
; u0|system_pll|sd1|pll7|clk[0] ; u0|system_pll|sd1|pll7|clk[0] ; 34.3              ;
; u0|system_pll|sd1|pll7|clk[3] ; u0|system_pll|sd1|pll7|clk[3] ; 2.4               ;
+-------------------------------+-------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_offset[2]                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a28~porta_address_reg0                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                                                                                                                       ; 0.463             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                         ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                                                                                                                                       ; 0.437             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[3]                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                    ; 0.318             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[4]                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                    ; 0.318             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[7]                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                    ; 0.223             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                            ; 0.221             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                            ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                            ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                       ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                       ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[4]                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                  ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                  ; 0.220             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                       ; 0.216             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                       ; 0.216             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                                                                                                                       ; 0.216             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                  ; 0.216             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[3]                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                  ; 0.215             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                  ; 0.215             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|spi_slave_select_reg[11]                                                                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|data_to_cpu[11]                                                                                                                                                                                                                                                                                                                                                                                ; 0.215             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|spi_slave_select_reg[14]                                                                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|data_to_cpu[14]                                                                                                                                                                                                                                                                                                                                                                                ; 0.215             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|spi_slave_select_reg[15]                                                                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_touch_panel_spi:touch_panel_spi|data_to_cpu[15]                                                                                                                                                                                                                                                                                                                                                                                ; 0.215             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|DE10_Lite_SOPC_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                                                  ; 0.214             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|ien_AF                                                                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|W_ipending_reg_irq0                                                                                                                                                                                                                                                                                                                                                    ; 0.208             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_pipe_flush_waddr[9]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_1lc1:auto_generated|ram_block1a1~portb_address_reg0                                                                                                                                                                                              ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][55]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][55]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][55]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][88]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][88]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][88]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][88]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][89]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][89]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][89]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][89]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[31] ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|break_readreg[31]                                                                                                                                                                  ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[2]  ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|break_readreg[2]                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[13] ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|break_readreg[13]                                                                                                                                                                  ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[12] ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_break|break_readreg[12]                                                                                                                                                                  ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][19]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][19]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][19]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][19]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][58]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][58]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][58]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][58]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][68]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][68]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][68]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][68]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][49]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][49]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][49]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][49]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[4][57]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[3][57]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[2][57]                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[1][57]                                                                                                                                                                                                                                                                                                                                   ; 0.207             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[5]                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                    ; 0.206             ;
; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer_int_chain[4]                                                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                         ; 0.206             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_r:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                              ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|pause_irq                                                                                                                                                                                                                                                                                                                                                                                              ; 0.206             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[11]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                                                                                                        ; 0.205             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[7]                                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                                                         ; 0.205             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[28]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                                                                                                        ; 0.205             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_pipe_flush_waddr[10]                                                                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                                                                                               ; 0.204             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a17~porta_address_reg0                                                                                                                                                                                           ; 0.203             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a13~porta_address_reg0                                                                                                                                                                                           ; 0.200             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|i_readdata_d1[21]                                                                                                                                                                                                                                                                                                                                                      ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|i_readdata_d1[29]                                                                                                                                                                                                                                                                                                                                                      ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                                                                                                                                                      ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[32] ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonAReg[8]                                                                                                                                                                               ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_wrapper|DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk:the_DE10_Lite_SOPC_nios2_gen2_cpu_debug_slave_sysclk|jdo[33] ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonAReg[9]                                                                                                                                                                               ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_ctrl_late_result                                                                                                                                                                                                                                                                                                                                                     ; 0.199             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a22~porta_address_reg0                                                                                                                                                                                                                                  ; 0.198             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|E_iw[5]                                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_ctrl_ld_bypass                                                                                                                                                                                                                                                                                                                                                       ; 0.198             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                                                                                                                                            ; 0.197             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                               ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|i_readdata_d1[30]                                                                                                                                                                                                                                                                                                                                                      ; 0.197             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                            ; 0.196             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                      ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_ic_data_module:DE10_Lite_SOPC_nios2_gen2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a13~porta_address_reg0                                                                                                                                                                                           ; 0.195             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|M_bht_ptr_unfiltered[0]                                                                                                                                                                                                                                                                                   ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_bht_module:DE10_Lite_SOPC_nios2_gen2_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                    ; 0.193             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonAReg[4]                                                                                                                  ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_address_reg0 ; 0.192             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|address[2]                                                                                                                                                                                                            ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_address_reg0 ; 0.192             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|jtag_ram_access                                                                                                             ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_address_reg0 ; 0.192             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonAReg[6]                                                                                                                  ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_address_reg0 ; 0.191             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|MonAReg[5]                                                                                                                  ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_address_reg0 ; 0.191             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|address[3]                                                                                                                                                                                                            ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a16~porta_address_reg0 ; 0.191             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|address[4]                                                                                                                                                                                                            ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_ocimem|DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram_module:DE10_Lite_SOPC_nios2_gen2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ram_block1a26~porta_address_reg0 ; 0.191             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|d_writedata[0]                                                                                                                                                                                                                                                                                                                              ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_jtag_uart_0:jtag_uart_0|DE10_Lite_SOPC_jtag_uart_0_scfifo_w:the_DE10_Lite_SOPC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~porta_datain_reg0                                                                                                                                                                                                        ; 0.190             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                  ; 0.187             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                                            ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                  ; 0.187             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[10]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                        ; 0.181             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[29]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                                                                                                        ; 0.181             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|A_dc_xfer_wr_data[19]                                                                                                                                                                                                                                                                                     ; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim_module:DE10_Lite_SOPC_nios2_gen2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                                                                                                        ; 0.181             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_busy_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                         ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|old_read                                                                                                                                                                                                                                                                                                       ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                                                 ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:touch_panel_busy_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                          ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|last_dest_id[1]                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:mm_clock_crossing_bridge_0_m0_limiter|last_dest_id[3]                                                                                                                                                                                                                                           ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_pen_irq_n_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
; DE10_Lite_SOPC:u0|DE10_Lite_SOPC_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:touch_panel_pen_irq_n_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                    ; DE10_Lite_SOPC:u0|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_e7c1:auto_generated|ram_block1a23~portb_address_reg0                                                                                                                                                                                                                                                         ; 0.179             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "DE10_Lite_First_Computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|pll7" as MAX 10 PLL type File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[0] port File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[1] port File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[3] port File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE10_Lite_SOPC/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE10_Lite_SOPC/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_nios2_gen2_cpu.sdc'
Info (332104): Reading SDC File: 'DE10_Lite_SOPC/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'DE10_Lite_First_Computer.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|system_pll|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|system_pll|sd1|pll7|clk[0]} {u0|system_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|system_pll|sd1|pll7|inclk[0]} -multiply_by 2 -phase -108.00 -duty_cycle 50.00 -name {u0|system_pll|sd1|pll7|clk[1]} {u0|system_pll|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|system_pll|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {u0|system_pll|sd1|pll7|clk[3]} {u0|system_pll|sd1|pll7|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111):   10.000 u0|system_pll|sd1|pll7|clk[0]
    Info (332111):   10.000 u0|system_pll|sd1|pll7|clk[1]
    Info (332111):  100.000 u0|system_pll|sd1|pll7|clk[3]
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|wire_pll7_clk[3] (placed in counter C1 of PLL_1) File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci|DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug:the_DE10_Lite_SOPC_nios2_gen2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/16.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|r_sync_rst  File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|active_rnw~2 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_sdram.v Line: 215
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|active_cs_n~1 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_sdram.v Line: 212
        Info (176357): Destination node DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller_002|WideOr0~0 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_nios2_gen2:nios2_gen2|DE10_Lite_SOPC_nios2_gen2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|i_refs[0] File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_sdram.v Line: 356
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|i_refs[2] File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_sdram.v Line: 356
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_sdram:sdram|i_refs[1] File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_sdram.v Line: 356
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|altera_reset_controller:rst_controller|merged_reset~0  File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|prev_reset  File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 287
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|readdata[0]~1 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 271
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 84 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "DE10_Lite_SOPC:u0|DE10_Lite_SOPC_system_pll:system_pll|DE10_Lite_SOPC_system_pll_altpll_a5t2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_SOPC/synthesis/submodules/DE10_Lite_SOPC_system_pll.v Line: 151
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ARDUINO_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 9.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 13 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 5
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 23
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 23
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/de10_lite_first_computer.v Line: 29
Info (144001): Generated suppressed messages file C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_First_Computer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 93 warnings
    Info: Peak virtual memory: 1708 megabytes
    Info: Processing ended: Wed May 09 15:04:56 2018
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:01:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/emilio/UNI/Magistrale/Embedded/progetto/Math_Training/Hardware/DE10_Lite_First_Computer.fit.smsg.


