D:/bare_metal/workspace/chip_headers/CMSIS/Include/core_cm0.h:623:22:__NVIC_EnableIRQ	2
../Src/uart1.c:26:5:__io_putchar	1
../Src/uart1.c:32:6:uart1_rx_interrupt_init	1
../Src/uart1.c:69:6:uart1_tx_init	1
../Src/uart1.c:100:6:set_baudrate	1
../Src/uart1.c:105:10:compute_uart_div	1
../Src/uart1.c:110:6:uart1_write	2
../Src/uart1.c:120:6:uart1_read	2
