#ЭВМ 

**Буфер TLB** это [[Ассоциативная память|ассоциативное запоминающее устройство]] процессора, которое [[Кэширование|кэширует]] **PTE** (Page Table Element), в которые входят базовые адреса страниц.

Слова в буфере сгруппированы по множествам.
При формировании физического адреса микропроцессор обращается к множеству, где ассоциативно проверяет соответствие четырех тегов этого множества старшим битам адреса.

При переполнении буфера выбор перезаписываемого слова происходит по [[Алгоритм LRU|алгоритму LRU]].

