MODULE main
VAR
  x 5 10
  y 0 15
VAR_END

ASSIGN
  init x 6
  init y 0
ASSIGN_END

TRANS
    x 6 7
    y 7 0
    1 y +1
TRANS_END

LTLSPEC
    y < 4
    x = 7
LTLSPEC_END