Register Allocation Results:
%1: R0 	(Interval: [0, 2])
%2: R1 	(Interval: [0, 2])
%3: R0 	(Interval: [3, 16])
%4: R1 	(Interval: [3, 14])
%5: R2 	(Interval: [3, 6])
%6: R2 	(Interval: [7, 8])
%7: R2 	(Interval: [9, 10])
%8: R2 	(Interval: [11, 12])
%9: R2 	(Interval: [13, 15])
%10: R3 	(Interval: [13, 15])

Generated Pseudo-Assembly:
L0:
  CONST R0, 0
  CONST R1, 0
  ; On edge to L1: %3 = %1
  ; On edge to L1: %4 = %2
  JUMP L1
L1:
  LT R2, R1, 10
  BRANCH R2, L2, L6
L2:
  LT R2, R1, 5
  BRANCH R2, L3, L4
L3:
  ADD R2, R0, R1
  ; On edge to L5: %9 = %7
  JUMP L5
L4:
  SUB R2, R0, 1
  ; On edge to L5: %9 = %8
  JUMP L5
L5:
  ADD R3, R1, 1
  ; On edge to L1: %3 = %9
  MOV R0, R2
  ; On edge to L1: %4 = %10
  MOV R1, R3
  JUMP L1
L6:
  RETURN R0
