41 2 0
38 1
25 21 126 128 30
11 560 225 587 127 0 1
8 55 264 104 215 1 0
20 141 249 200 230 0
MSBsel
22 53 217 120 197 0 \NUL
Operation
22 24 161 113 141 0 \NUL
Keypad Input
20 166 158 225 139 0
K_0
20 170 82 229 63 0
K_3
20 170 105 229 86 0
K_2
20 170 129 229 110 0
K_1
19 466 163 525 144 0
K_3
19 465 186 524 167 0
K_2
19 466 213 525 194 0
K_1
19 465 238 524 219 0
K_0
8 56 391 105 342 0 1
20 159 377 218 358 0
Store
22 78 344 200 324 0 \NUL
Perform Operation
8 59 505 108 456 0 1
20 144 490 203 471 0
Reset
22 55 455 148 435 0 \NUL
Zero Register
22 488 122 630 102 0 \NUL
Keyboard Input Value
22 281 28 420 8 0 \NUL
Page 1:  Input/Output
19 472 400 531 381 0
R3
19 472 427 531 408 0
R2
19 473 452 532 433 0
R1
19 473 478 532 459 0
R0
22 620 314 719 294 0 \NUL
Register Value
22 543 26 746 6 0 \NUL
Joseph Csoti, jcsoti@ucsc.edu
22 545 48 581 28 0 \NUL
Lab3
22 544 70 628 50 0 \NUL
May 2, 2018
22 544 92 690 72 0 \NUL
Section 01D: Rebecca
22 465 505 687 485 0 \NUL
All outputs taken from the register
22 395 261 643 241 0 \NUL
All outputs come straight from keypad
22 52 412 225 392 0 \NUL
Store values into Register
22 9 526 304 506 0 \NUL
Reset everything to zero (Do this at the start)
8 54 309 103 260 1 0
20 142 287 201 268 0
LSBsel
11 680 424 707 326 0 1
1 142 239 101 239
1 125 116 167 148
1 171 119 125 110
1 125 104 171 95
1 171 72 125 98
1 521 228 561 209
1 522 203 561 203
1 561 197 521 176
1 522 153 561 191
1 160 367 102 366
1 145 480 105 480
1 100 284 143 277
1 528 390 681 390
1 681 396 528 417
1 529 442 681 402
1 529 468 681 408
38 2
22 343 33 390 13 0 \NUL
MUX 0
3 429 105 478 56 1 0
4 510 276 559 227 2 0
19 227 59 286 40 0
K_0
19 242 177 301 158 0
K_0
19 251 322 310 303 0
K_0
3 431 511 480 462 1 0
19 229 97 288 78 0
MSBsel
19 229 130 288 111 0
LSBsel
19 242 237 301 218 0
MSBsel
19 244 271 303 252 0
LSBsel
19 256 381 315 362 0
MSBsel
19 258 408 317 389 0
LSBsel
19 252 512 311 493 0
MSBsel
19 250 543 309 524 0
LSBsel
5 300 111 349 62 0
5 295 146 344 97 0
5 311 251 360 202 0
5 327 423 376 374 0
20 614 262 673 243 0
M0
3 404 246 453 197 2 0
19 243 204 302 185 0
R0
19 252 350 311 331 0
R0
5 328 496 377 447 0
19 255 480 314 461 0
R0
22 82 61 213 41 0 \NUL
K_0 *  !(MSB * LSB)
22 70 234 233 214 0 \NUL
K_0 *  R0 *  !MSB  * LSB
22 64 339 233 319 0 \NUL
(K_0 + R0) *  MSB *  !LSB
22 90 489 210 469 0 \NUL
!R0 *  MSB *  LSB
22 75 86 215 66 0 \NUL
Store / Pass Through
22 131 260 163 240 0 \NUL
AND
22 141 368 165 348 0 \NUL
OR
22 134 512 166 492 0 \NUL
NOT
3 433 363 482 314 1 0
4 354 351 403 302 0 0
22 613 295 735 275 0 \NUL
Output to Flip-Flop
22 641 129 675 109 0 \NUL
Bit 0
1 511 237 475 80
1 477 486 511 265
1 430 66 283 49
1 308 502 432 486
1 306 533 432 500
1 301 86 285 87
1 285 120 296 121
1 346 86 430 80
1 430 94 341 121
1 312 226 298 227
1 314 398 328 398
1 615 252 556 251
1 298 167 405 207
1 405 216 299 194
1 405 226 357 226
1 405 235 300 261
1 450 221 511 246
1 432 472 374 471
1 311 470 329 471
1 511 256 479 338
1 373 398 434 352
1 312 371 434 338
1 400 326 434 324
1 355 312 307 312
1 355 340 308 340
38 3
22 343 33 390 13 0 \NUL
MUX 1
3 429 105 478 56 1 0
4 510 276 559 227 2 0
19 227 59 286 40 0
K_1
19 242 177 301 158 0
K_1
19 251 322 310 303 0
K_1
3 431 511 480 462 1 0
19 229 97 288 78 0
MSBsel
19 229 130 288 111 0
LSBsel
19 242 237 301 218 0
MSBsel
19 244 271 303 252 0
LSBsel
19 256 381 315 362 0
MSBsel
19 258 408 317 389 0
LSBsel
19 252 512 311 493 0
MSBsel
19 250 543 309 524 0
LSBsel
5 300 111 349 62 0
5 295 146 344 97 0
5 311 251 360 202 0
5 327 423 376 374 0
20 614 262 673 243 0
M1
3 404 246 453 197 2 0
19 243 204 302 185 0
R1
19 252 350 311 331 0
R1
5 328 496 377 447 0
19 255 480 314 461 0
R1
22 82 61 213 41 0 \NUL
K_1 *  !(MSB * LSB)
22 70 234 233 214 0 \NUL
K_1 *  R1 *  !MSB  * LSB
22 64 339 233 319 0 \NUL
(K_1 + R1) *  MSB *  !LSB
22 90 489 210 469 0 \NUL
!R1 *  MSB *  LSB
22 75 86 215 66 0 \NUL
Store / Pass Through
22 131 260 163 240 0 \NUL
AND
22 141 368 165 348 0 \NUL
OR
22 134 512 166 492 0 \NUL
NOT
3 433 363 482 314 1 0
4 354 351 403 302 0 0
22 613 295 735 275 0 \NUL
Output to Flip-Flop
22 641 129 675 109 0 \NUL
Bit 1
1 511 237 475 80
1 477 486 511 265
1 430 66 283 49
1 308 502 432 486
1 306 533 432 500
1 301 86 285 87
1 285 120 296 121
1 346 86 430 80
1 430 94 341 121
1 312 226 298 227
1 314 398 328 398
1 615 252 556 251
1 298 167 405 207
1 405 216 299 194
1 405 226 357 226
1 405 235 300 261
1 450 221 511 246
1 432 472 374 471
1 311 470 329 471
1 511 256 479 338
1 373 398 434 352
1 312 371 434 338
1 400 326 434 324
1 355 312 307 312
1 355 340 308 340
38 4
22 343 33 390 13 0 \NUL
MUX 2
3 429 105 478 56 1 0
4 510 276 559 227 2 0
19 227 59 286 40 0
K_2
19 242 177 301 158 0
K_2
19 251 322 310 303 0
K_2
3 431 511 480 462 1 0
19 229 97 288 78 0
MSBsel
19 229 130 288 111 0
LSBsel
19 242 237 301 218 0
MSBsel
19 244 271 303 252 0
LSBsel
19 256 381 315 362 0
MSBsel
19 258 408 317 389 0
LSBsel
19 252 512 311 493 0
MSBsel
19 250 543 309 524 0
LSBsel
5 300 111 349 62 0
5 295 146 344 97 0
5 311 251 360 202 0
5 327 423 376 374 0
20 614 262 673 243 0
M2
3 404 246 453 197 2 0
19 243 204 302 185 0
R2
19 252 350 311 331 0
R2
5 328 496 377 447 0
19 255 480 314 461 0
R2
22 82 61 213 41 0 \NUL
K_2 *  !(MSB * LSB)
22 70 234 233 214 0 \NUL
K_2 *  R2 *  !MSB  * LSB
22 64 339 233 319 0 \NUL
(K_2 + R2) *  MSB *  !LSB
22 90 489 210 469 0 \NUL
!R2 *  MSB *  LSB
22 75 86 215 66 0 \NUL
Store / Pass Through
22 131 260 163 240 0 \NUL
AND
22 141 368 165 348 0 \NUL
OR
22 134 512 166 492 0 \NUL
NOT
3 433 363 482 314 1 0
4 354 351 403 302 0 0
22 613 295 735 275 0 \NUL
Output to Flip-Flop
22 641 129 675 109 0 \NUL
Bit 2
1 511 237 475 80
1 477 486 511 265
1 430 66 283 49
1 308 502 432 486
1 306 533 432 500
1 301 86 285 87
1 285 120 296 121
1 346 86 430 80
1 430 94 341 121
1 312 226 298 227
1 314 398 328 398
1 615 252 556 251
1 298 167 405 207
1 405 216 299 194
1 405 226 357 226
1 405 235 300 261
1 450 221 511 246
1 432 472 374 471
1 311 470 329 471
1 511 256 479 338
1 373 398 434 352
1 312 371 434 338
1 400 326 434 324
1 355 312 307 312
1 355 340 308 340
38 5
22 343 33 390 13 0 \NUL
MUX 3
3 429 105 478 56 1 0
4 510 276 559 227 2 0
19 227 59 286 40 0
K_3
19 242 177 301 158 0
K_3
19 251 322 310 303 0
K_3
3 431 511 480 462 1 0
19 229 97 288 78 0
MSBsel
19 229 130 288 111 0
LSBsel
19 242 237 301 218 0
MSBsel
19 244 271 303 252 0
LSBsel
19 256 381 315 362 0
MSBsel
19 258 408 317 389 0
LSBsel
19 252 512 311 493 0
MSBsel
19 250 543 309 524 0
LSBsel
5 300 111 349 62 0
5 295 146 344 97 0
5 311 251 360 202 0
5 327 423 376 374 0
20 614 262 673 243 0
M3
3 404 246 453 197 2 0
19 243 204 302 185 0
R3
19 252 350 311 331 0
R3
5 328 496 377 447 0
19 255 480 314 461 0
R3
22 82 61 213 41 0 \NUL
K_3 *  !(MSB * LSB)
22 70 234 233 214 0 \NUL
K_3 *  R3 *  !MSB  * LSB
22 64 339 233 319 0 \NUL
(K_3 + R3) *  MSB *  !LSB
22 90 489 210 469 0 \NUL
!R3 *  MSB *  LSB
22 75 86 215 66 0 \NUL
Store / Pass Through
22 131 260 163 240 0 \NUL
AND
22 141 368 165 348 0 \NUL
OR
22 134 512 166 492 0 \NUL
NOT
3 433 363 482 314 1 0
4 354 351 403 302 0 0
22 613 295 735 275 0 \NUL
Output to Flip-Flop
22 641 129 675 109 0 \NUL
Bit 3
1 511 237 475 80
1 477 486 511 265
1 430 66 283 49
1 308 502 432 486
1 306 533 432 500
1 301 86 285 87
1 285 120 296 121
1 346 86 430 80
1 430 94 341 121
1 312 226 298 227
1 314 398 328 398
1 615 252 556 251
1 298 167 405 207
1 405 216 299 194
1 405 226 357 226
1 405 235 300 261
1 450 221 511 246
1 432 472 374 471
1 311 470 329 471
1 511 256 479 338
1 373 398 434 352
1 312 371 434 338
1 400 326 434 324
1 355 312 307 312
1 355 340 308 340
38 6
15 178 144 227 95
24 209 200 258 128 1 1 1
22 367 35 427 15 0 \NUL
Flip-Flop
19 137 190 196 171 0
Store
19 137 223 196 204 0
Reset
20 281 158 340 139 0
R0
19 137 157 196 138 0
M0
15 154 438 203 389
24 185 494 234 422 1 1 1
19 113 484 172 465 0
Store
19 113 517 172 498 0
Reset
20 257 452 316 433 0
R2
19 113 450 172 431 0
M2
15 531 429 580 380
24 562 485 611 413 1 1 1
19 490 475 549 456 0
Store
19 490 508 549 489 0
Reset
20 638 443 697 424 0
R3
19 488 440 547 421 0
M3
15 528 135 577 86
24 559 191 608 119 1 1 1
19 487 181 546 162 0
Store
19 487 214 546 195 0
Reset
20 632 149 691 130 0
R1
19 487 150 546 131 0
M1
22 179 74 213 54 0 \NUL
Bit 0
22 528 60 562 40 0 \NUL
Bit 1
22 136 367 170 347 0 \NUL
Bit 2
22 527 352 561 332 0 \NUL
Bit 3
22 33 156 114 136 0 \NUL
From Mux 0
22 387 152 468 132 0 \NUL
From Mux 1
22 19 450 100 430 0 \NUL
From Mux 2
22 384 441 465 421 0 \NUL
From Mux 3
22 279 193 375 173 0 \NUL
Out to Display
22 635 183 731 163 0 \NUL
Out to Display
22 259 478 355 458 0 \NUL
Out to Display
22 643 473 739 453 0 \NUL
Out to Display
22 120 258 158 238 0 \NUL
Clear
22 493 250 531 230 0 \NUL
Clear
22 114 550 152 530 0 \NUL
Clear
22 501 543 539 523 0 \NUL
Clear
1 224 119 223 130
1 193 213 223 196
1 282 148 255 148
1 210 166 193 180
1 210 148 193 147
1 200 413 199 424
1 169 507 199 490
1 258 442 231 442
1 186 460 169 474
1 186 442 169 440
1 577 404 576 415
1 546 498 576 481
1 639 433 608 433
1 563 451 546 465
1 563 433 544 430
1 574 110 573 121
1 543 204 573 187
1 633 139 605 139
1 560 157 543 171
1 560 139 543 140
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34
