5 9 1 * 0
8 /home/ultrav3/trevorw/covered/diags/verilog -t main -vcd hier3.1.vcd -o hier3.1.cdd -v hier3.1.v
3 0 $root $root NA 0 0
3 0 main main hier3.1.v 1 12
3 0 foo main.a hier3.1.v 16 24
3 0 bar main.a.a hier3.1.v 28 32
1 y 0 30 30004 1 1 2
3 0 bar main.a.b hier3.1.v 28 32
1 y 0 30 30004 1 1 2
3 0 bar main.a.c hier3.1.v 28 32
1 y 0 30 30004 1 1 2
3 0 test main.a.t hier3.1.v 36 46
2 1 39 7000a 1 0 20008 0 0 1 4 1001
2 2 39 10003 0 1 400 0 0 a.y
2 3 39 1000a 1 37 100a 1 2
2 4 40 20002 1 0 20008 0 0 32 64 5a11 f00 f00 f00 f00 f00 f00 f00
2 5 40 20002 1 0 20008 0 0 32 64 f055 f055 f055 f055 f055 f055 f055 f055
2 6 40 10002 2 2c 2000a 4 5 32 2 aa aa aa aa aa aa aa aa
2 7 41 7000a 1 0 20004 0 0 1 4 100
2 8 41 10003 0 1 400 0 0 a.y
2 9 41 1000a 1 37 6 7 8
4 9 0 0
4 6 9 0
4 3 6 6
3 0 boo main.a.t.a hier3.1.v 50 54
1 y 0 52 830004 1 1 1002
