                Tempo     Entradas LUT                                  Sa√≠das
                         enable  shift_in  d   OP            q     shift_out_left  shift_out_right
                ====   ============================      ==========================================
                   0       0      0      0000  00          0000         0              0
                   5       1      0      1010  11          0000         0              0
                   5       1      0      1010  11          1010         1              0
                  10       0      0      1010  11          1010         1              0
                  10       0      0      1010  11          1010         1              0
                  15       1      0      1010  10          1010         1              0
                  15       1      0      1010  10          0101         0              1
                  20       0      0      1010  10          0101         0              1
                  20       0      0      1010  10          0101         0              1
                  25       1      0      1010  10          0101         0              1
                  25       1      0      1010  10          0010         0              0
                  30       0      0      1010  10          0010         0              0
                  30       0      0      1010  10          0010         0              0
                  35       1      0      1010  10          0010         0              0
                  35       1      0      1010  10          0001         0              1
                  40       0      0      1010  10          0001         0              1
                  40       0      0      1010  10          0001         0              1
                  45       1      0      1010  10          0001         0              1
                  45       1      0      1010  10          0000         0              0
                  50       0      0      1010  10          0000         0              0
                  50       0      0      1010  10          0000         0              0
                  55       1      0      1010  11          0000         0              0
                  55       1      0      1010  11          1010         1              0
                  60       0      0      1010  11          1010         1              0
                  60       0      0      1010  11          1010         1              0
                  65       1      0      1010  01          1010         1              0
                  65       1      0      1010  01          0100         0              0
                  70       0      0      1010  01          0100         0              0
                  70       0      0      1010  01          0100         0              0
                  75       1      0      1010  01          0100         0              0
                  75       1      0      1010  01          1000         1              0
                  80       0      0      1010  01          1000         1              0
                  80       0      0      1010  01          1000         1              0
                  85       1      0      1010  01          1000         1              0
                  85       1      0      1010  01          0000         0              0
                  90       0      0      1010  01          0000         0              0
                  90       0      0      1010  01          0000         0              0
                  95       1      0      1111  11          0000         0              0
                  95       1      0      1111  11          1111         1              1
                 100       0      0      1111  11          1111         1              1
                 100       0      0      1111  11          1111         1              1
                 105       1      0      1111  00          1111         1              1
                 105       1      0      1111  00          1111         1              1
                 110       0      0      1111  00          1111         1              1
                 110       0      0      1111  00          1111         1              1
                 115       1      0      1111  01          1111         1              1
                 115       1      0      1111  01          1110         1              0
                 120       0      0      1111  01          1110         1              0
                 120       0      0      1111  01          1110         1              0
                 125       1      0      1111  01          1110         1              0
                 125       1      0      1111  01          1100         1              0
                 130       0      0      1111  01          1100         1              0
                 130       0      0      1111  01          1100         1              0
                 135       1      0      1111  01          1100         1              0
                 135       1      0      1111  01          1000         1              0
                 140       0      0      1111  01          1000         1              0
                 140       0      0      1111  01          1000         1              0
                 145       1      0      1111  01          1000         1              0
                 145       1      0      1111  01          0000         0              0
                 150       0      0      1111  01          0000         0              0
                 150       0      0      1111  01          0000         0              0
All test cases passed.
- shiftreg_op_tb.sv:197: Verilog $finish
                 155       1      0      1111  01          0000         0              0
                 155       1      0      1111  01          0000         0              0
