Flash-Speicher ist ein elektronisches nichtflüchtiges Computer-Speichermedium, das elektrisch gelöscht und neu programmiert werden kann. Die beiden Haupttypen von Flash-Speicher, NOR Flash und NAND Flash, sind für die NOR und NAND-Logik-Gatter benannt. NAND-Flash und NOR-Flash verwenden das gleiche Zelldesign, bestehend aus schwimmenden Gate-MOSFETs. Sie unterscheiden sich auf der Schaltungsebene: Bei NAND-Blitz ähnelt der Zusammenhang zwischen der Bitleitung und den Wortleitungen einem NAND-Gatter; bei NOR-Blitz ähnelt er einem NOR-Gatter; dies hängt davon ab, ob der Zustand der Bitleitung oder Wortleitungen hoch oder niedrig gezogen wird. Flash-Speicher, eine Art Floating-Gate-Speicher, wurde 1980 bei Toshiba erfunden und basiert auf EEPROM-Technologie. Toshiba begann 1987 mit dem Marketing Flash-Speicher. EPROMs mussten vollständig gelöscht werden, bevor sie neu geschrieben werden konnten. NAND Flash-Speicher kann jedoch gelöscht, geschrieben und in Blöcken (oder Seiten) gelesen werden, die in der Regel viel kleiner sind als das gesamte Gerät. NOR Flash-Speicher ermöglicht es, ein einziges Maschinenwort zu schreiben – an einen gelöschten Ort – oder unabhängig lesen. Ein Flash-Speichergerät besteht typischerweise aus einem oder mehreren Flash-Speicherchips (jeweils viele Flash-Speicherzellen halten), zusammen mit einem separaten Flash-Speicher-Controller-Chip. Der NAND-Typ wird hauptsächlich in Speicherkarten, USB-Flash-Laufwerke, Solid-State-Laufwerke (die seit 2009 produziert werden) mit Telefonen, Smartphones und ähnlichen Produkten, für die allgemeine Speicherung und Übertragung von Daten gefunden. NAND- oder NOR-Flash-Speicher wird auch häufig verwendet, um Konfigurationsdaten in zahlreichen digitalen Produkten zu speichern, eine zuvor durch EEPROM oder batteriebetriebenen statischen RAM ermöglichte Aufgabe. Ein wesentlicher Nachteil des Flash-Speichers besteht darin, dass er in einem bestimmten Block nur eine relativ geringe Anzahl von Schreibzyklen ertragen kann. Flash-Speicher wird in Computern, PDAs, digitalen Audio-Playern, digitalen Kameras, Mobiltelefonen, Synthesizern, Videospielen, wissenschaftlichen Instrumentierung, Industrierobotik und medizinische Elektronik verwendet. Flash-Speicher hat schnelle Lesezugriffszeit, aber es ist nicht so schnell wie statische RAM oder ROM. Bei tragbaren Geräten ist es wegen seiner mechanischen Stoßfestigkeit für Festplatten bevorzugt. Da Löschzyklen langsam sind, geben die großen Blockgrößen, die in Flash-Speicher Löschen verwendet werden, ihm einen erheblichen Geschwindigkeitsvorteil gegenüber nicht-Flash EEPROM beim Schreiben großer Datenmengen. Ab 2019 kostet Flash-Speicher viel weniger als byte-programmierbare EEPROM und war der dominante Speichertyp geworden, wo ein System eine erhebliche Menge an nichtflüchtigen Festkörperspeicher erforderte. EEPROMs werden jedoch weiterhin in Anwendungen eingesetzt, die nur geringe Speichermengen benötigen, wie in der Serienpräsenz zu erkennen ist. Flash-Speicherpakete können die Stapelung mit Durch-Silizium-Füllungen und mehrere Dutzend Schichten von 3D TLC NAND-Zellen (pro Die) gleichzeitig verwenden, um Kapazitäten von bis zu 1 Tebibyte pro Paket mit 16 gestapelten Werkzeugen und einem integrierten Flash-Controller als separatem Werkzeug innerhalb der Verpackung zu erreichen. Geschichte Hintergrund Die Entstehung des Flash-Speichers kann auf die Entwicklung des auch als Floating-Gate-Transistor bekannten Floating-Gate-MOSFET (FGMOS) zurückgeführt werden. Der originale MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor), auch MOS-Transistor genannt, wurde 1959 vom ägyptischen Ingenieur Mohamed M. Atalla und koreanischen Ingenieur Dawon Kahng in Bell Labs erfunden. Kahng entwickelte eine Variation, den schwebenden MOSFET, mit dem chinesischen Ingenieur Simon Min Sze in Bell Labs 1967. Sie schlugen vor, dass es als Floating-Gate-Speicherzellen zur Speicherung einer Form von programmierbaren, sowohl nichtflüchtigen als auch wieder programmierbaren Lesespeicher (PROM) verwendet werden könnte. Frühere Arten von Floating-Gate-Speicher enthalten EPROM (erlöschbare PROM) und EEPROM (elektrisch löschbare PROM) in den 1970er Jahren. Allerdings erforderte der frühe Floating-Gate-Speicher Ingenieure, eine Speicherzelle für jedes Bit von Daten zu bauen, die sich als umständlich, langsam und teuer erwiesen, beschränken Floating-Gate-Speicher auf Nischen-Anwendungen in den 1970er Jahren, wie militärische Ausrüstung und die frühesten experimentellen Mobiltelefone. Erfindung und Kommerzialisierung Fujio Masuoka, während der Arbeit für Toshiba, schlug eine neue Art von Floating-Gate-Speicher, die erlaubt, ganze Abschnitte von Speicher schnell und einfach gelöscht werden, indem eine Spannung an einen einzigen Draht angeschlossen an eine Gruppe von Zellen. Dies führte zu Masuokas Erfindung des Flash-Speichers bei Toshiba im Jahr 1980. Laut Toshiba wurde der Name Flash von Masuokas Kollegin Shōji Ariizumi vorgeschlagen, weil der Löschvorgang der Speicherinhalte ihn an den Blitz einer Kamera erinnerte. Masuoka und Kollegen präsentierten die Erfindung von NOR Flash im Jahr 1984, und dann NAND Flash auf der IEEE 1987 International Electron Devices Meeting (IEDM) in San Francisco. Toshiba kommerziell gestartet NAND Flash-Speicher im Jahr 1987. Intel Corporation führte 1988 den ersten kommerziellen NOR-Typ Flash-Chip ein. NOR-basierte Flash hat lange Lösch- und Schreibzeiten, bietet aber vollständige Adresse und Datenbusse, so dass zufälliger Zugriff auf jeden Speicherplatz. Dies macht es zu einem geeigneten Ersatz für ältere Read-Only-Speicher (ROM)-Chips, die verwendet werden, um Programmcode zu speichern, die selten aktualisiert werden müssen, wie zum Beispiel ein Computer BIOS oder die Firmware von Set-Top-Boxen. Seine Ausdauer kann von bis zu 100 Löschzyklen für einen on-chip Flash-Speicher, zu einem typischer 10.000 oder 100.000 Löschzyklen, bis zu 1.000.000 Löschzyklen sein. NOR-basierter Blitz war die Basis von frühen Flash-basierten abnehmbaren Medien; CompactFlash basierte ursprünglich darauf, obwohl spätere Karten auf weniger teuren NAND-Flash bewegt. NAND-Blitz hat Erase- und Schreibzeiten reduziert und erfordert weniger Chipfläche pro Zelle, so dass eine höhere Speicherdichte und niedrigere Kosten pro Bit als NOR-Blitz. Die I/O-Schnittstelle von NAND Flash stellt jedoch keinen zufälligen externen Adressbus zur Verfügung. Vielmehr müssen Daten blockweise gelesen werden, mit typischen Blockgrößen von Hunderten bis Tausenden von Bits. Dies macht NAND Flash ungeeignet als Drop-in-Ersatz für Programm ROM, da die meisten Mikroprozessoren und Mikrocontroller perte-level Zufallszugriff benötigen. NAND-Flash ist dabei ähnlich wie andere sekundäre Datenspeicher, wie Festplatten und optische Medien, und ist somit für den Einsatz in Massenspeichergeräten, wie Speicherkarten und Festkörper-Antrieben (SSD) sehr geeignet. Flash-Speicherkarten und SSDs speichern Daten mit mehreren NAND-Flash-Speicherchips. Das erste NAND-basierte abnehmbare Speicherkartenformat wurde 1995 veröffentlicht. Viele andere folgten, darunter MultiMediaCard, Secure Digital, Memory Stick und xD-Picture Card. Entwicklung Eine neue Generation von Speicherkartenformaten, darunter RS-MMC, MiniSD und microSD, verfügen über extrem kleine Formfaktoren. Beispielsweise hat die microSD-Karte eine Fläche von knapp über 1,5 cm2, mit einer Dicke von weniger als 1 mm. NAND Flash hat durch mehrere wichtige Technologien, die in den späten 2000er Jahren bis Anfang 2010 vermarktet wurden, erhebliche Speicherdichte erreicht. Multi-Level-Zelle (MLC)-Technologie speichert mehr als ein Bit in jeder Speicherzelle. NEC demonstrierte 1998 die Multi-Level-Zelle (MLC)-Technologie mit einem 80 Mb Flash-Speicherchip, der 2 Bit pro Zelle speichert. STMicroelectronics zeigte auch MLC im Jahr 2000, mit einem 64 MB NOR Flash-Speicherchip. Im Jahr 2009 führte Toshiba und SanDisk NAND-Flash-Chips mit QLC-Technologie ein, die 4-Bit pro Zelle speichert und eine Kapazität von 64 Gbit hält. Samsung Electronics führte dreistufige Zelle (TLC)-Technologie ein, die 3 Bit pro Zelle speichert, und begann 2010 mit Massenproduktion von NAND-Chips mit DC-Technologie. Ladungsfallenblitz (CTF)-Technologie ersetzt das Polysilizium-Schwebetor, das zwischen einem Blockier-Gate-Oxid oberhalb und einem darunterliegenden Tunnel-Oxid mit einer elektrisch isolierenden Silizium-Nitrid-Schicht belegt ist; die Silizium-Nitrid-Schicht nimmt Elektronen auf. In der Theorie ist CTF weniger anfällig für Elektronenleckage und bietet eine verbesserte Datenretention. Da CTF das Polysilizium durch ein elektrisch isolierendes Nitrid ersetzt, ermöglicht es kleinere Zellen und eine höhere Ausdauer (niedriger Abbau oder Verschleiß). Elektronen können jedoch im Nitrid gefangen und angesammelt werden, was zu Degradation führt, wird Leakage bei hohen Temperaturen verstärkt, da Elektronen mit zunehmenden Temperaturen angeregt werden. Die CTF-Technologie nutzt jedoch noch eine Tunneloxid- und Blockierschicht, die die Schwachpunkte der Technik sind, da sie noch in üblicher Weise beschädigt werden können (das Tunneloxid kann durch extrem hohe elektrische Felder und die Blockierschicht durch Anoden-Heißlochinjektion (AHHI) abgebaut werden. Degradation oder Verschleiß der Oxide ist der Grund, warum Flash-Speicher eine begrenzte Ausdauer hat, und Datenretention geht (das Potential für Datenverlust steigt) mit zunehmendem Abbau, da die Oxide ihre elektrisch isolierenden Eigenschaften verlieren, wenn sie abbauen. Die Oxide müssen gegen Elektronen isolieren, um zu verhindern, dass sie austreten, was einen Datenverlust verursachen würde. 1991 beschreibten NEC-Forscher unter anderem N. Kodama, K. Oyama und Hiroki Shirai eine Art Flash-Speicher mit einer Ladungsfalle. Im Jahr 1998 patentierte Boaz Eitan von Saifun Semiconductors (später von Spansion erworben) eine Flash-Speichertechnologie namens NROM, die eine Ladungsfangschicht nutzte, um das herkömmliche Floating-Gate, das in herkömmlichen Flash-Speicher-Designs verwendet wird, zu ersetzen. Im Jahr 2000 zeigte ein Advanced Micro Devices (AMD) Forschungsteam unter der Leitung von Richard M. Fastow, ägyptischer Ingenieur Khaled Z. Ahmed und jordanischen Ingenieur Sameer Haddad (der später bei Spansion war) einen Lade-Trapping-Mechanismus für NOR Flash-Speicherzellen. CTF wurde später 2002 von AMD und Fujitsu vertrieben. 3D V-NAND (vertical NAND) Technologie stapelt NAND Flash-Speicherzellen vertikal innerhalb eines Chips mit 3D-Ladefall-Blitz (CTP)-Technologie. Die 3D V-NAND-Technologie wurde 2007 von Toshiba erstmals bekannt gegeben und das erste Gerät mit 24 Schichten wurde 2013 erstmals von Samsung Electronics vertrieben. 3D integrierte Schaltung Technologie 3D integrierte Schaltung (3D IC) Technologie stapelt integrierte Schaltung (IC) Chips vertikal in ein einzelnes 3D IC Chippaket. Toshiba führte im April 2007 3D-IC-Technologie auf NAND-Flash-Speicher ein, als sie eine 16 GB eMMC-konform (Produktnummer THGAM0G7D8DBAI6, oft abgekürzte THGAM auf Verbraucher-Websites) eingebettet NAND Flash-Speicherchip, der mit acht gestapelten 2 GB NAND-Flash-Chips hergestellt wurde. Im September 2007 führte Hynix Semiconductor (jetzt SK Hynix) eine 24-Schicht 3D IC-Technologie ein, mit einem 16 GB Flash-Speicherchip, der mit 24 gestapelten NAND-Flash-Chips unter Verwendung eines Waferbonding-Verfahrens hergestellt wurde. Toshiba nutzte 2008 auch ein achtschichtiges 3D-IC für ihren 32 GB THGBM Flash-Chip. Im Jahr 2010 verwendet Toshiba einen 16-lagigen 3D IC für ihren 128 GB THGBM2 Flash-Chip, der mit 16 gestapelten 8 GB Chips hergestellt wurde. In den 2010er Jahren kamen 3D ICs in weit verbreiteten kommerziellen Gebrauch für NAND Flash-Speicher in mobilen Geräten. Ab August 2017 stehen microSD-Karten mit einer Kapazität von bis zu 400 GB (400 Milliarden Bytes) zur Verfügung. Im selben Jahr kombinierte Samsung 3D IC Chip Stacking mit seinen 3D V-NAND und TLC-Technologien, um seinen 512 GB KLUFG8R1EM Flash-Speicherchip mit acht gestapelten 64-Schicht V-NAND-Chips herzustellen. 2019 produzierte Samsung einen 1024 GB Flash-Chip mit acht gestapelten 96-Schicht-V-NAND-Chips und mit QLC-Technologie. Funktionsprinzip Flash-Speicher speichert Informationen in einer Reihe von Speicherzellen aus Floating-Gate-Transistoren. In Einzelzellen (SLC)-Geräten speichert jede Zelle nur ein Bit an Informationen. Multi-Level-Zell (MLC)-Geräte, einschließlich Drei-Level-Zell (TLC)-Geräte, können mehr als ein Bit pro Zelle speichern. Das schwimmende Gate kann (typischerweise Polysilizium in den meisten Arten von Flash-Speicher) oder nichtleitend (wie im SONOS Flash-Speicher) sein. Floatinggate MOSFET Im Flash-Speicher ähnelt jede Speicherzelle einem Standard-Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), außer dass der Transistor zwei Gates anstelle eines aufweist. Die Zellen sind als elektrischer Schalter zu erkennen, bei dem Strom zwischen zwei Anschlüssen (Quelle und Drain) fließt und von einem Floating-Gate (FG) und einem Steuergate (CG) gesteuert wird. Das CG ist ähnlich wie das Gate in anderen MOS-Transistoren, aber darunter ist das FG von einer Oxidschicht umher isoliert. Das FG ist zwischen dem CG und dem MOSFET-Kanal zwischengeschaltet. Da die FG durch ihre Isolierschicht elektrisch isoliert ist, werden auf sie aufgesetzte Elektronen gefangen. Wenn die FG mit Elektronen geladen wird, wird durch diese Ladung das elektrische Feld aus der CG abgeschirmt, wodurch die Schwellenspannung (VT1) der Zelle erhöht wird. Dies bedeutet, dass nun eine höhere Spannung (VT2) an die CG angelegt werden muss, um den Kanal leitend zu machen. Zum Auslesen eines Wertes aus dem Transistor wird an das CG eine Zwischenspannung zwischen den Schwellenspannungen (VT1 & VT2) angelegt. Wenn der Kanal an dieser Zwischenspannung leitend ist, muss der FG entladen werden (wenn er geladen wurde, würden wir keine Leitung erhalten, weil die Zwischenspannung kleiner als VT2 ist) und damit eine logische 1 im Gate gespeichert wird. Wenn der Kanal an der Zwischenspannung nicht leitend ist, gibt er an, dass die FG geladen wird und somit eine logische 0 im Gate gespeichert wird. Das Vorliegen einer logischen 0 oder 1 wird dadurch erfasst, ob bei der Geltendmachung der Zwischenspannung auf der CG Strom durch den Transistor fließt. Bei einem mehrstufigen Zellgerät, das mehr als ein Bit pro Zelle speichert, wird die Stromflussmenge (anstatt nur dessen Anwesenheit oder Abwesenheit) erfasst, um genauer den Ladungsgrad auf der FG zu bestimmen. Floating-Gate-MOSFETs sind so genannt, weil zwischen dem Floating-Gate und dem Silizium eine elektrisch isolierende Tunneloxidschicht vorhanden ist, so dass das Gate oberhalb des Siliziums schwimmt. Das Oxid hält die Elektronen auf das schwimmende Tor beschränkt. Die Abstufung bzw. Verschleiß (und die begrenzte Ausdauer des Floating-Gate Flash-Speichers) erfolgt aufgrund des extrem hohen elektrischen Feldes (10 Millionen Volt pro Zentimeter) durch das Oxid. Solche Hochspannungsdichten können im relativ dünnen Oxid atomare Bindungen über die Zeit brechen, ihre elektrisch isolierenden Eigenschaften allmählich abbauen und Elektronen frei (leak) vom Floating-Gate in das Oxid einfangen und durchsetzen, wodurch die Wahrscheinlichkeit von Datenverlust erhöht wird, da die Elektronen (deren Menge zur Darstellung unterschiedlicher Ladungsniveaus verwendet wird, die jeweils einer unterschiedlichen Kombination von Bits in MLC Flash zugeordnet sind). Aus diesem Grund geht die Speicherung der Daten zurück und das Risiko von Datenverlust steigt mit zunehmendem Abbau. Fowler–Nordheim Tunnel Der Prozess des Bewegens von Elektronen aus dem Steuergate und in das Floating-Gate wird Fowler-Nordheim-Tunneling genannt, und es ändert grundsätzlich die Eigenschaften der Zelle durch Erhöhung der Schwellenspannung des MOSFET. Dies ändert wiederum den Drain-Source-Strom, der für eine gegebene Gate-Spannung durch den Transistor fließt, was letztendlich dazu verwendet wird, einen Binärwert zu codieren. Der Fowler-Nordheim-Tunneleffekt ist reversibel, so dass Elektronen zum Floating-Gate hinzugefügt oder entfernt werden können, Verfahren, die traditionell als Schreiben und Löschen bekannt sind. Interne Ladepumpen Trotz des Bedarfs an relativ hohen Programmier- und Löschspannungen benötigen praktisch alle Flash-Chips heute nur eine einzige Versorgungsspannung und erzeugen die hohen Spannungen, die mit On-Chip-Ladepumpen benötigt werden. Über die Hälfte der Energie, die ein 1,8 V NAND-Flash-Chip verwendet wird, geht in der Ladungspumpe selbst verloren. Da Boost-Konverter inhärent effizienter sind als Ladepumpen, haben Forscher, die Low-Power-SSDs entwickeln, vorgeschlagen, auf die dualen Vcc/Vpp Versorgungsspannungen, die auf allen frühen Flash-Chips verwendet werden, zurückzukehren und die hohe Vpp-Spannung für alle Flash-Chips in einem SSD mit einem einzigen gemeinsamen externen Boost-Wandler anzutreiben. In Raumfahrzeugen und anderen Hochstrahlungsumgebungen ist die On-Chip-Ladepumpe der erste Teil des Flash-Chips, um zu scheitern, obwohl Flash-Speicher weiterhin – im Read-Only-Modus – bei viel höheren Strahlungspegeln arbeiten. NOR flash Bei NOR-Blitz hat jede Zelle ein Ende direkt mit Masse verbunden und das andere Ende direkt mit einer Bitleitung verbunden. Diese Anordnung wird als "NOR-Blitz" bezeichnet, weil sie wie ein NOR-Gatter wirkt: Wenn eine der Wortleitungen (verbunden mit dem CG der Zelle) hochgefahren wird, wirkt der entsprechende Speichertransistor zum Niederziehen der Ausgangsbitleitung. NOR flash ist weiterhin die Technologie der Wahl für eingebettete Anwendungen, die eine diskrete nichtflüchtige Speichereinrichtung erfordern. Die für NOR-Geräte charakteristischen niedrigen Leselatanzen erlauben sowohl die Direktcodeausführung als auch die Datenspeicherung in einem einzigen Speicherprodukt. Programmierung Eine einstufige NOR-Flashzelle in ihrem Standardzustand ist logisch einem binären 1 Wert äquivalent, da durch den Kanal unter Anlegen einer entsprechenden Spannung an das Steuergate Strom fließt, so dass die Bitline-Spannung heruntergezogen wird. Eine NOR-Flashzelle kann nach folgendem Verfahren programmiert oder auf einen binären 0-Wert eingestellt werden: Auf dem CG wird eine erhöhte On-Spannung (typischerweise > 5 V) angelegt, der Kanal wird nun eingeschaltet, so dass Elektronen von der Quelle zum Drain fließen können (Annahme eines NMOS-Transistors), der Source-Drain-Strom ist ausreichend hoch, um über ein Verfahren, das sogenanntes Hochenergie-Elektron-Elektron-Elektron-Elektron-Elektronen durch die Isolierschicht zu springen. Löschen Zum Löschen einer NOR-Flashzelle (Reset it to the 1 state) wird zwischen dem CG und dem Source-Anschluss eine große Spannung der entgegengesetzten Polarität angelegt, die die Elektronen durch Quantentunnelung vom FG abzieht. Moderne NOR Flash-Speicherchips werden in Löschsegmente (oft genannt Blöcke oder Sektoren) unterteilt. Der Löschvorgang kann nur blockweise durchgeführt werden; alle Zellen in einem Löschsegment müssen gemeinsam gelöscht werden. Die Programmierung von NOR-Zellen kann jedoch in der Regel zu einem Zeitpunkt ein Byte oder Wort durchgeführt werden. NAND-Blitz NAND-Blitz verwendet auch Floating-Gate-Transistoren, aber sie sind in einer Weise verbunden, die einem NAND-Gatter ähnelt: mehrere Transistoren sind in Reihe geschaltet, und die Bitleitung wird nur dann tief gezogen, wenn alle Wortleitungen hochgezogen werden (über den Transistoren VT). Diese Gruppen werden dann über einige zusätzliche Transistoren mit einem NOR-Stil-Bitleitungs-Array in der gleichen Weise verbunden, dass einzelne Transistoren in NOR-Blitz verknüpft sind. Im Vergleich zu NOR-Flash fügt der Austausch von einzelnen Transistoren mit seriell verknüpften Gruppen eine zusätzliche Adressierung hinzu. Während NOR Flash Speicher nach Seite ansprechen könnte, dann Wort, NAND Flash könnte es nach Seite, Wort und Bit ansprechen. Bit-Level-Adressing passt Bit-Serial-Anwendungen (wie Festplatten-Emulation), die nur ein Bit zu einem Zeitpunkt zugreifen. Ausführende Anwendungen erfordern dagegen jedes Bit in einem Wort, das gleichzeitig aufgerufen werden soll. Dies erfordert eine Wort-Level-Adressierung. In jedem Fall sind sowohl Bit- als auch Wort-Adressierungsmodi mit NOR- oder NAND-Blitz möglich. Zum Auslesen von Daten wird zunächst die gewünschte Gruppe ausgewählt (in gleicher Weise, dass ein einzelner Transistor aus einem NOR-Array ausgewählt wird). Als nächstes werden die meisten Wortleitungen über dem VT eines programmierten Bits hochgezogen, während einer von ihnen bis kurz über den VT eines gelöschten Bits gezogen wird. Die Seriengruppe führt (und zieht die Bitleitung niedrig), wenn das ausgewählte Bit nicht programmiert wurde. Trotz der zusätzlichen Transistoren ermöglicht die Reduktion von Massedrähten und Bitleitungen ein dichteres Layout und eine größere Speicherkapazität pro Chip. (Die Massedrähte und Bitleitungen sind tatsächlich viel breiter als die Linien in den Diagrammen). Darüber hinaus ist NAND-Blitz typischerweise erlaubt, eine bestimmte Anzahl von Fehlern zu enthalten (NOR-Blitz, wie es für ein BIOS ROM verwendet wird, wird als fehlerfrei erwartet). Die Hersteller versuchen, die Menge der nutzbaren Speicher durch Schrumpfen der Größe der Transistoren zu maximieren. NAND Flash-Zellen werden gelesen, indem sie ihre Antwort auf verschiedene Spannungen analysieren. Das Schreiben und Löschen von NAND-Flash verwendet Tunnelinjektion zum Schreiben und Tunnelausbau zum Löschen. NAND Flash-Speicher bildet den Kern der abnehmbaren USB-Speichergeräte, die als USB-Sticks bekannt sind, sowie die meisten Speicherkartenformate und Solid-State-Laufwerke, die heute verfügbar sind. Die hierarchische Struktur von NAND Flash beginnt auf einer Zellebene, die Strings, dann Seiten, Blöcke, Ebenen und letztlich eine sterben. Ein String ist eine Reihe von angeschlossenen NAND-Zellen, in denen die Quelle einer Zelle mit dem Ablauf der nächsten verbunden ist. Je nach NAND-Technologie besteht typischerweise ein String aus 32 bis 128 NAND-Zellen. Strings werden in Seiten organisiert, die dann in Blöcken organisiert werden, in denen jeder String mit einer separaten Zeile verbunden ist, die Bitline genannt wird (BL) Alle Zellen mit der gleichen Position in der Saite sind über die Steuergates durch eine Wortleitung (WL) verbunden. Eine Ebene enthält eine bestimmte Anzahl von Blöcken, die durch dieselbe BL verbunden sind. Eine Flash-Diät besteht aus einer oder mehreren Ebenen und der peripheren Schaltung, die benötigt wird, um alle Lese-/ Schreib-/ Löschvorgänge durchzuführen. Die Architektur von NAND Flash bedeutet, dass Daten in Seiten gelesen und programmiert werden können, typischerweise zwischen 4 KiB und 16 KiB in Größe, aber nur auf der Ebene von ganzen Blöcken aus mehreren Seiten und MB in Größe gelöscht werden können. Wenn ein Block gelöscht wird, werden alle Zellen logisch auf 1 gesetzt. Daten können nur in einem Pass auf eine Seite in einem Block programmiert werden, der gelöscht wurde. Alle Zellen, die durch Programmierung auf 0 gesetzt wurden, können nur durch Löschen des gesamten Blocks auf 1 zurückgesetzt werden. Dies bedeutet, dass vor der Programmierung neuer Daten in eine Seite, die bereits Daten enthält, die aktuellen Inhalte der Seite sowie die neuen Daten auf eine neue, gelöschte Seite kopiert werden müssen. Wenn eine geeignete Seite zur Verfügung steht, können die Daten sofort darauf geschrieben werden. Wenn keine gelöschte Seite verfügbar ist, muss ein Block gelöscht werden, bevor die Daten auf eine Seite in diesem Block kopiert werden. Die alte Seite ist dann als ungültig markiert und steht zum Löschen und Wiederverwenden zur Verfügung. Vertical NAND Vertical NAND (V-NAND) oder 3D NAND Speicher stapelt Speicherzellen vertikal und verwendet eine Ladungsfalle Flash-Architektur. Die vertikalen Schichten ermöglichen größere Flächenbitdichten, ohne dass kleinere Einzelzellen benötigt werden. Es wird auch unter der Marke BiCS Flash verkauft, die eine Marke von Kioxia Corporation (ehemals Toshiba Memory Corporation) ist. 3D NAND wurde 2007 von Toshiba erstmals bekannt gegeben. V-NAND wurde 2013 erstmals im Handel von Samsung Electronics hergestellt. Struktur V-NAND verwendet eine Ladungsfallen-Flash-Geometrie (die 2002 von AMD und Fujitsu kommerziell eingeführt wurde), die Ladung auf einem eingebetteten Silizium-Nitrid-Film speichert. Eine solche Folie ist robuster gegen Punktfehler und kann dicker gemacht werden, um größere Elektronenzahlen zu halten. V-NAND wickelt eine ebene Ladungsfallenzelle in eine zylindrische Form. Ab 2020 verwenden 3D-NAND-Flash-Speicher von Micron und Intel stattdessen schwimmende Gates, jedoch verwenden Micron 128 Layer und über 3D-NAND-Speicher durch die Auflösung der Partnerschaft zwischen Micron und Intel eine herkömmliche Ladungsfallenstruktur. Ladefalle 3D NAND Flash ist dünner als schwimmendes Tor 3D NAND. Im Floating-Gate 3D NAND sind die Speicherzellen vollständig voneinander getrennt, während in der Ladungsfalle 3D NAND vertikale Gruppen von Speicherzellen dasselbe Siliziumnitridmaterial teilen. Eine einzelne Speicherzelle besteht aus einer planaren Polysiliziumschicht, die ein von mehreren konzentrischen Vertikalzylindern gefülltes Loch enthält. Die Polysiliziumoberfläche des Loches wirkt als Gateelektrode. Der äußerste Siliziumdioxid-Zylinder wirkt als Gatedielektrikum und umschließt einen Siliziumnitrid-Zylinder, der Ladung speichert, und umschließt wiederum einen Siliziumdioxid-Zylinder als Tunneldielektrikum, der einen zentralen Stab des leitenden Polysiliziums umgibt, der als leitender Kanal wirkt. Speicherzellen in unterschiedlichen vertikalen Schichten stören einander nicht, da sich die Ladungen nicht vertikal durch das Siliziumnitrid-Speichermedium bewegen können und die den Gates zugeordneten elektrischen Felder in jeder Schicht eng begrenzt sind. Die vertikale Erfassung ist elektrisch identisch mit den seriell verknüpften Gruppen, in denen ein herkömmlicher NAND-Flash-Speicher konfiguriert ist. Das Bauwachstum einer Gruppe von V-NAND-Zellen beginnt mit einem alternierenden Stapel von leitenden (dotierten) Polysiliziumschichten und isolierenden Siliziumdioxidschichten. Der nächste Schritt besteht darin, durch diese Schichten ein zylindrisches Loch zu bilden. In der Praxis benötigt ein 128 Gibit V-NAND Chip mit 24 Schichten Speicherzellen etwa 2,9 Milliarden solcher Löcher. Als nächstes erhält die innere Oberfläche des Loches mehrere Beschichtungen, erstes Siliciumdioxid, dann Siliciumnitrid, dann eine zweite Schicht aus Siliciumdioxid. Schließlich wird das Loch mit leitfähigem (dotiertem) Polysilizium gefüllt. Performance Ab 2013 ermöglicht die V-NAND Flash-Architektur Lese- und Schreibvorgänge doppelt so schnell wie herkömmliche NAND und kann bis zu 10 Mal so lang dauern, während 50 Prozent weniger Strom verbraucht. Sie bieten vergleichbare physikalische Bitdichte mit 10-nm-Lithographie, können aber bei Verwendung von bis zu mehreren hundert Schichten um bis zu zwei Größenordnungen die Bitdichte erhöhen. Ab 2020 werden V-NAND-Chips mit 160 Schichten von Samsung entwickelt. Kosten Die Waferkosten eines 3D-NANDs sind mit abgeskalktem (32 nm oder weniger) planarem NAND Flash vergleichbar. Bei planarem NAND Skalierungstop bei 16 nm kann der Aufwand pro Bitreduktion jedoch ausgehend von 16 Schichten um 3D NAND weitergeführt werden. Durch die nicht-vertikale Seitenwand des durch die Schichten geätzten Loches führt aber auch eine geringfügige Abweichung zu einem minimalen Bitkosten, d.h. minimaler äquivalenter Konstruktionsregel (oder maximaler Dichte), für eine bestimmte Anzahl von Schichten; diese minimale Bitkostenschichtzahl verringert sich bei kleinerem Lochdurchmesser. Einschränkungen Block-Änderung Eine Begrenzung des Flash-Speichers ist, dass, obwohl es ein Byte oder ein Wort zu einem Zeitpunkt zufällig aufrufbar gelesen oder programmiert werden kann, es nur einen Block zu einem Zeitpunkt gelöscht werden kann. Dies setzt im allgemeinen alle Bits im Block auf 1. Beginnend mit einem frisch gelöschten Block kann jeder Ort innerhalb dieses Blocks programmiert werden. Ist jedoch ein Bit auf 0 gesetzt, kann es nur durch Löschen des gesamten Blocks wieder auf 1 geändert werden. Mit anderen Worten, Flash-Speicher (spezifisch NOR-Flash) bietet zufälligen Zugriff Lese- und Programmiervorgängen, bietet aber keine willkürlichen zufälligen Zugriffs-Rewrite- oder Löschvorgänge. Ein Ort kann jedoch neu geschrieben werden, solange die 0 Bits des neuen Wertes übereinander liegen. Beispielsweise kann ein Nibble-Wert auf 1111 gelöscht werden, dann als 1110 geschrieben. Nachfolge schreibt, dass Nibble kann es auf 1010 ändern, dann 0010, und schließlich 0000. Im Wesentlichen setzt Löschen alle Bits auf 1 und Programmierung kann nur Bits auf 0 löschen. Einige Dateisysteme, die für Flash-Geräte konzipiert sind, nutzen diese Rewrite-Fähigkeit, beispielsweise Yaffs1, um Sektor-Metadaten darzustellen. Andere Flash-Dateisysteme, wie YAFFS2, nutzen diese Rewrite-Fähigkeit nie – sie tun viel zusätzliche Arbeit, um eine "Schreiben einmal Regel" zu erfüllen. Obwohl Datenstrukturen im Flash-Speicher nicht ganz allgemein aktualisiert werden können, können die Mitglieder dadurch entfernt werden, indem sie als ungültig markiert werden. Diese Technik muss für mehrstufige Zellgeräte modifiziert werden, wobei eine Speicherzelle mehr als ein Bit hält. Häufige Flash-Geräte wie USB-Flash-Laufwerke und Speicherkarten bieten nur eine Block-Level-Schnittstelle oder Flash-Übersetzungsschicht (FTL), die jedes Mal an eine andere Zelle schreibt, um das Gerät zu tragen. Dadurch wird ein inkrementelles Schreiben innerhalb eines Blocks verhindert; es hilft jedoch, dass das Gerät durch intensive Schreibmuster vorzeitig abgenutzt wird. Speicherverschleiß Eine weitere Einschränkung ist, dass Flash-Speicher eine endliche Anzahl von Programm hat – Löschzyklen (typisch als P/E-Zyklen geschrieben). Die meisten kommerziell erhältlichen Flash-Produkte sind garantiert, um etwa 100.000 P/E-Zyklen zu widerstehen, bevor der Verschleiß beginnt, die Integrität der Lagerung zu verschlechtern. Micron Technology und Sun Microsystems gaben am 17. Dezember 2008 einen SLC NAND Flash-Speicherchip für 1.000.000 P/E-Zyklen bekannt. Die garantierte Taktzahl kann nur auf Block Null (wie es bei TSOP NAND Geräten der Fall ist) oder auf alle Blöcke (wie in NOR). Dieser Effekt wird in einigen Chip-Firmware- oder Dateisystemtreibern durch Zählen der Schreib- und dynamischen Remapping-Blöcke gemildert, um Schreibvorgänge zwischen Sektoren zu verbreiten; diese Technik wird als Verschleiß-Leveling bezeichnet. Ein weiterer Ansatz besteht darin, im Falle eines Schreibfehlers, einer Technik, die als schlechtes Blockmanagement (BBM) bezeichnet wird, eine Schreibprüfung und Wiedergutmachung auf Ersatzsektoren durchzuführen. Bei tragbaren Verbrauchergeräten verlängern diese Verschleißmanagementtechniken typischerweise die Lebensdauer des Flash-Speichers über die Lebensdauer des Geräts selbst hinaus, und einige Datenverluste können in diesen Anwendungen akzeptabel sein. Für eine hochzuverlässige Datenspeicherung ist es jedoch nicht ratsam, Flash-Speicher zu verwenden, der eine Vielzahl von Programmierzyklen durchlaufen müsste. Diese Einschränkung ist für schreibgeschützte Anwendungen wie z.B. dünne Clients und Router bedeutungslos, die während ihrer Lebensdauer nur einmal oder höchstens ein paar Mal programmiert werden. Im Dezember 2012, taiwanesische Ingenieure von Macronix enthüllten ihre Absicht, auf der 2012 IEEE International Electron Devices Meeting bekannt zu geben, dass sie herausgefunden hatten, wie NAND Flash-Speicher Lese- / Schreibzyklen von 10.000 bis 100 Millionen Zyklen mit einem Selbstheilungsprozess zu verbessern, der einen Flash-Chip mit "onboard-Heizungen, die kleine Gruppen von Speicherzellen analten könnte". Die eingebaute thermische Glühung bestand darin, den üblichen Löschzyklus durch einen lokalen Hochtemperaturprozess zu ersetzen, der nicht nur die gespeicherte Ladung auslöschte, sondern auch die elektroneninduzierte Spannung im Chip reparierte und Schreibzyklen von mindestens 100 Millionen ergab. Das Ergebnis war, ein Chip zu sein, der ausgelöscht und neu geschrieben werden konnte, auch wenn es theoretisch abbrechen sollte. So vielversprechend wie Macronixs Durchbruch für die mobile Industrie gewesen sein könnte, gab es jedoch keine Pläne für ein kommerzielles Produkt mit dieser Fähigkeit, jederzeit in naher Zukunft veröffentlicht werden. Lesen Sie die Störung Das Verfahren zum Lesen von NAND-Flash-Speicher kann dazu führen, dass sich nahegelegene Zellen im gleichen Speicherblock mit der Zeit ändern (werden programmiert). Dies ist als Lesestörung bekannt. Die Schwellenzahl der Lesevorgänge liegt in der Regel in den Hunderttausenden von Lesevorgängen zwischen zwischen zwischengeschalteten Löschvorgängen. Wenn kontinuierlich aus einer Zelle ausgelesen wird, wird diese Zelle nicht ausfallen, sondern eine der umgebenden Zellen auf einem anschließenden Lesen. Um das Lesestörungsproblem zu vermeiden, wird der Flash-Controller in der Regel die Gesamtzahl der Lese auf einen Block zählen, da der letzte Löschvorgang. Wenn die Zählung eine Zielgrenze überschreitet, wird der betroffene Block auf einen neuen Block kopiert, gelöscht, dann freigegeben in den Blockpool. Der ursprüngliche Block ist so gut wie neu nach dem Löschen. Wenn der Flash-Controller nicht rechtzeitig interveniert, wird jedoch mit möglichem Datenverlust ein Lesestörungsfehler auftreten, wenn die Fehler zu zahlreich sind, um mit einem Fehlerkorrekturcode zu korrigieren. Röntgeneffekte Die meisten Flash-ICs kommen in Ball-Grid-Array (BGA)-Pakete, und sogar diejenigen, die nicht oft auf einer PCB neben anderen BGA-Paketen montiert werden. Nach der PCB-Montage werden Boards mit BGA-Paketen oft gerönt, um zu sehen, ob die Kugeln richtige Verbindungen zu dem richtigen Pad herstellen, oder ob das BGA nacharbeiten muss. Diese Röntgenstrahlen können programmierte Bits in einem Flash-Chip löschen (um programmierte 0 Bits in gelöschte 1 Bits konvertieren). Geerbte Bits (1 Bit) werden nicht von Röntgenstrahlen beeinflusst. Einige Hersteller machen jetzt röntgensichere SD- und USB-Speichergeräte. Niedriger Zugang Die Low-Level-Schnittstelle zu Flash-Speicherchips unterscheidet sich von denen anderer Speichertypen wie DRAM, ROM und EEPROM, die Bit-Wechselfähigkeit (beide Null auf ein und ein bis null) und zufälligen Zugriff über extern zugängliche Adressbusse unterstützen. NOR-Speicher verfügt über einen externen Adressbus zum Lesen und Programmieren. Für NOR-Speicher sind das Lesen und Programmieren zufällig zugänglich und das Entriegeln und Löschen sind blockweise. Für NAND-Speicher sind Lesen und Programmieren seitenweise und Entriegeln und Löschen blockweise. NOR-Speicher Das Lesen von NOR-Flash ist ähnlich wie das Lesen aus dem Zufalls-Zugriff-Speicher, sofern die Adresse und der Datenbus korrekt abgebildet werden. Dadurch können die meisten Mikroprozessoren den NOR-Flash-Speicher verwenden, wie er im Platz (XIP)-Speicher ausgeführt wird, so dass in NOR-Flash gespeicherte Programme direkt aus dem NOR-Flash ausgeführt werden können, ohne zuerst in RAM kopiert zu werden. NOR Flash kann in einer zufälligen Weise programmiert werden, ähnlich wie das Lesen. Die Programmierung ändert Bits von einem logischen zu einem Null. Bits, die bereits Null sind, bleiben unverändert. Erasure muss zu einem Zeitpunkt einen Block passieren und alle Bits im gelöschten Block zurück zu einem zurückgesetzt. Typische Blockgrößen sind 64, 128 oder 256 KiB. Bad Block Management ist ein relativ neues Feature in NOR-Chips. Bei älteren NOR-Geräten, die keine schlechte Blockverwaltung unterstützen, muss der den Speicherchip steuernde Software- oder Gerätetreiber für Blöcke korrigieren, die abgenutzt werden, oder das Gerät wird nicht zuverlässig arbeiten. Die speziellen Befehle zum Sperren, Entsperren, Programm oder Löschen von NOR-Speichern unterscheiden sich für jeden Hersteller. Um zu vermeiden, dass für jedes Gerät eine einzigartige Treibersoftware benötigt wird, ermöglichen spezielle Common Flash Memory Interface (CFI) Befehle das Gerät, sich selbst und seine kritischen Betriebsparameter zu identifizieren. Neben der Verwendung als Zufalls-Access-ROM kann NOR-Flash auch als Speichergerät verwendet werden, indem man die zufällige Programmierung nutzt. Einige Geräte bieten eine Schreib-While-Write-Funktionalität, so dass der Code auch weiterhin ausgeführt wird, während ein Programm- oder Löschvorgang im Hintergrund auftritt. Für sequentielle Daten schreibt, NOR Flash-Chips haben typischerweise langsame Schreibgeschwindigkeiten, verglichen mit NAND Flash. Typische NOR Flash benötigt keinen Fehlerkorrekturcode. NAND Erinnerungen NAND Flash Architektur wurde 1989 von Toshiba vorgestellt. Diese Speicher werden wie Blockgeräte, wie Festplatten, aufgerufen. Jeder Block besteht aus einer Anzahl von Seiten. Die Seiten sind typischerweise 512, 2,048 oder 4,096 Bytes in Größe. Jede Seite ist ein paar Bytes (typischerweise 1/32 der Datengröße) zugeordnet, die zur Speicherung eines Fehlerkorrekturcodes (ECC)-Prüfsumme verwendet werden können. Typische Blockgrößen umfassen: 32 Seiten von 512+16 Bytes je für eine Blockgröße (effektiv) von 16 KiB 64 Seiten von 2,048+64 Bytes je für eine Blockgröße von 128 KiB 64 Seiten von 4,096+128 Bytes je für eine Blockgröße von 256 KiB 128 Seiten von 4,096+128 Bytes je für eine Blockgröße von 512 KiB.Währliches Lesen und Programmieren kann nur auf einer Seite durchgeführt werden, Löschen NAND-Geräte benötigen auch eine schlechte Blockverwaltung durch die Gerätetreibersoftware oder einen separaten Controller-Chip. SD-Karten umfassen beispielsweise Controller-Schaltungen, um schlechte Block-Management und Verschleiß-Leveling durchzuführen. Wenn ein logischer Block von High-Level-Software aufgerufen wird, wird er vom Gerätetreiber oder Controller auf einen physikalischen Block abgebildet. Eine Anzahl von Blöcken auf dem Flash-Chip kann zur Speicherung von Mapping-Tabellen zur Behandlung von schlechten Blöcken zur Seite gestellt werden, oder das System kann einfach jeden Block bei Power-up überprüfen, um eine schlechte Block-Karte in RAM zu erstellen. Die Gesamtspeicherkapazität schrumpft allmählich, da mehr Blöcke als schlecht markiert sind. NAND setzt auf ECC, um Bits zu kompensieren, die während des normalen Gerätebetriebs spontan ausfallen können. Ein typischer ECC korrigiert in jedem 2048 Bit (256 Bytes) einen Einbitfehler mit 22 Bit ECC oder einen Einbitfehler in jedem 4096 Bit (512 Bytes) mit 24 Bit ECC. Wenn der ECC den Fehler beim Lesen nicht korrigieren kann, kann er den Fehler noch erkennen. Beim Löschen oder Programmbetrieb kann das Gerät Blöcke erkennen, die nicht programmieren oder löschen und markieren sie schlecht. Die Daten werden dann in einen anderen, guten Block geschrieben, und die schlechte Blockkarte wird aktualisiert. Hamming Codes sind die am häufigsten verwendeten ECC für SLC NAND Flash. Reed-Solomon-Codes und BCH-Codes (Bose-Chaudhuri-Hocquenghem-Codes) werden häufig ECC für MLC NAND Flash verwendet. Einige MLC NAND Flash-Chips erzeugen intern die entsprechenden BCH-Fehlerkorrekturcodes. Die meisten NAND-Geräte werden aus der Fabrik mit einigen schlechten Blöcken versendet. Diese sind in der Regel nach einer bestimmten Bad-Block-Markierungsstrategie markiert. Durch die Möglichkeit von einigen schlechten Blöcken erreichen die Hersteller weit höhere Erträge als möglich, wenn alle Blöcke überprüft werden mussten, um gut zu sein. Dies reduziert die NAND-Flash-Kosten erheblich und verringert die Speicherkapazität der Teile nur geringfügig. Beim Ausführen von Software aus NAND-Speichern werden oft virtuelle Speicherstrategien verwendet: Speicherinhalte müssen zunächst in speichergestütztes RAM abgelegt oder kopiert und dort ausgeführt werden (in Verbindung mit NAND + RAM). Eine Speicherverwaltungseinheit (MMU) im System ist hilfreich, dies kann aber auch mit Overlays erfolgen. Aus diesem Grund verwenden einige Systeme eine Kombination aus NOR- und NAND-Speichern, wobei als Software ROM ein kleinerer NOR-Speicher verwendet wird und ein größerer NAND-Speicher mit einem Dateisystem zur Verwendung als nichtflüchtigen Datenspeicherbereich verteilt wird. NAND opfert die zufälligen Zugriffs- und Ausführungsvorteile von NOR. NAND ist bestens geeignet für Systeme, die eine hohe Speicherkapazität erfordern. Es bietet höhere Dichten, größere Kapazitäten und geringere Kosten. Es hat schneller Löschen, sequentielle Schreibs, und sequentielle Lese. Standardisierung Eine Gruppe namens Open NAND Flash Interface Working Group (ONFI) hat eine standardisierte Low-Level-Schnittstelle für NAND Flash-Chips entwickelt. Dies ermöglicht die Interoperabilität zwischen entsprechenden NAND-Geräten von verschiedenen Anbietern. Die ONFI Spezifikation Version 1.0 wurde am 28. Dezember 2006 veröffentlicht. Es spezifiziert: Eine Standard physikalische Schnittstelle (pinout) für NAND Flash in TSOP-48, WSOP-48, LGA-52 und BGA-63 Paketen Ein Standard-Befehlsset zum Lesen, Schreiben und Löschen von NAND-Flash-Chips Ein Mechanismus zur Selbstidentifizierung (vergleichbar mit der seriellen Präsenzerkennung von SDRAM-Speichermodulen) Die ONFI Gruppe wird von den großen NAND Flash-Herstellern unterstützt, darunter Hynix, Intel, Micron Technology und Numonyx, sowie von den großen Herstellern von Geräten mit NAND Flash-Chips. Zwei große Flash-Gerät-Hersteller, Toshiba und Samsung, haben gewählt, um eine Schnittstelle ihres eigenen Designs als Toggle Mode (und jetzt Toggle V2.0) Diese Schnittstelle ist nicht mit der ONFI-Spezifikation kompatibel. Das Ergebnis ist ein Produkt, das für die Geräte eines Herstellers entwickelt wurde, kann nicht in der Lage sein, die Geräte eines anderen Anbieters zu verwenden. Eine Gruppe von Anbietern, darunter Intel, Dell und Microsoft, bildete eine Non-Volatile Memory Host Controller Interface (NVMHCI) Arbeitsgruppe. Ziel der Gruppe ist es, Standard-Software- und Hardware-Programmierschnittstellen für nichtflüchtige Speicher-Subsysteme bereitzustellen, einschließlich des mit dem PCI Express-Bus verbundenen "Flash-Cache"-Geräts. Unterscheidung zwischen NOR und NAND Flash NOR und NAND Flash unterscheiden sich in zwei wichtigen Möglichkeiten: Die Verbindungen der einzelnen Speicherzellen sind unterschiedlich. Die Schnittstelle zum Lesen und Schreiben des Speichers ist anders; NOR erlaubt zufälligen Zugriff, während NAND nur Seitenzugriff erlaubt. NOR und NAND Flash erhalten ihre Namen aus der Struktur der Verbindungen zwischen Speicherzellen. Bei NOR-Blitz sind Zellen parallel zu den Bitleitungen geschaltet, so dass Zellen einzeln gelesen und programmiert werden können. Die Parallelschaltung von Zellen ähnelt der Parallelschaltung von Transistoren in einem CMOS NOR-Gatter. In NAND Flash sind Zellen in Serie geschaltet, ähnlich einem CMOS NAND-Gatter. Die Serienverbindungen verbrauchen weniger Platz als parallele, was die Kosten für NAND-Blitz reduziert. Es verhindert nicht, dass NAND-Zellen einzeln gelesen und programmiert werden. Jede NOR-Flashzelle ist größer als eine NAND-Flash-Zelle – 10 F2 vs 4 F2 – auch bei der Verwendung genau derselben Halbleiter-Gerätefertigung und so ist jeder Transistor, Kontakt etc. genau die gleiche Größe – weil NOR-Flash-Zellen für jede Zelle einen separaten Metallkontakt benötigen. Durch die Reihenschaltung und Entfernung von Wortleitungskontakten wird ein großes Netz von NAND-Flash-Speicherzellen vielleicht nur 60% des Bereichs von äquivalenten NOR-Zellen einnehmen (unter der gleichen CMOS-Prozessauflösung, beispielsweise 130 nm, 90 nm oder 65 nm). NAND Flashs Designer erkannten, dass der Bereich eines NAND-Chips und damit die Kosten durch Entfernen der externen Adresse und Datenbusschaltung weiter reduziert werden könnten. Stattdessen könnten externe Geräte über sequentiell zugängliche Befehls- und Datenregister mit NAND-Flash kommunizieren, die intern die erforderlichen Daten abrufen und ausgeben würden. Diese Designwahl machte zufälligen Zugriff auf NAND Flash-Speicher unmöglich, aber das Ziel von NAND Flash war, mechanische Festplatten zu ersetzen, nicht zu ersetzen ROMs. Ausdauer schreiben Die Schreibausdauer von SLC-Schwebegate-NOR-Flash ist typischerweise gleich oder größer als die von NAND-Flash, während MLC NOR und NAND-Flash ähnliche Ausdauerfunktionen haben. Beispiele für in Datenblättern für NAND und NOR-Flash aufgeführte Dauerzyklus-Bewertungen sowie in Speichergeräten mit Flash-Speicher werden bereitgestellt. Durch die Anwendung bestimmter Algorithmen und Designparadigmen wie Verschleiß-Leveling und Speicher-Over-Provisioning kann die Ausdauer eines Speichersystems jedoch auf bestimmte Anforderungen abgestimmt werden. Um die Langlebigkeit des NAND-Flashs zu berechnen, muss man die Größe des Speicherchips, die Art des Speichers (z.B. SLC/MLC/TLC) berücksichtigen und Muster verwenden. 3D NAND Leistung kann abbauen, wie Schichten hinzugefügt werden. Flash-Dateisysteme Aufgrund der besonderen Eigenschaften des Flash-Speichers wird es am besten mit einem Controller verwendet, um Verschleiß-Leveling und Fehlerkorrektur durchzuführen oder speziell gestaltete Flash-Dateisysteme, die über die Medien verteilt schreiben und mit den langen Löschzeiten von NOR-Blitzblöcken umgehen. Das Grundkonzept hinter Flash-Dateisystemen ist folgende: Wenn der Flash-Store aktualisiert werden soll, wird das Dateisystem eine neue Kopie der geänderten Daten in einen neuen Block schreiben, die Dateizeiger neu formatieren, dann löschen Sie den alten Block später, wenn es Zeit hat. In der Praxis werden Flash-Dateisysteme nur für Speichertechnologie-Geräte (MTDs) verwendet, die eingebettete Flash-Speicher sind, die keinen Controller haben. Abnehmbare Flash-Speicherkarten, SSDs, eMMC/eUFS-Chips und USB-Flash-Laufwerke haben eingebaute Controller, um Verschleiß-Niveau und Fehlerkorrektur durchzuführen, so dass die Verwendung eines bestimmten Flash-Datei-Systems keinen Vorteil addiert. Kapazität Mehrere Chips werden oft arrangiert oder gestapelt, um höhere Kapazitäten für den Einsatz in Verbraucherelektronik-Geräten wie Multimedia-Player oder GPSs zu erreichen. Die Kapazität Skalierung (Erhöhung) von Flash-Chips verwendet, um Moore's Gesetz zu folgen, weil sie mit vielen der gleichen integrierten Schaltungen Techniken und Ausrüstung hergestellt werden. Seit der Einführung von 3D NAND ist die Skalierung nicht mehr notwendigerweise mit Moore's Gesetz verbunden, da immer kleinere Transistoren (Zellen) nicht mehr verwendet werden. Verbraucher-Flash-Speicher werden typischerweise mit nutzbaren Größen als kleine ganze Leistung von zwei (2, 4, 8 usw.) angegeben. und eine Bezeichnung von Megabyten (MB) oder Gigabyten (GB;) z.B. 512 MB, 8 GB. Dazu gehören SSDs, die als Festplatten-Ersatz vermarktet werden, nach traditionellen Festplatten, die Dezimal-Präfixe verwenden. So beträgt eine SSD mit "64 GB" mindestens 64 × 10003 Bytes (64 GB). Die meisten Benutzer haben etwas weniger Kapazität als dies für ihre Dateien, aufgrund des Platzes von Dateisystem Metadaten. Die Flash-Speicherchips in ihnen sind in strengen binären Vielfachen dimensioniert, aber die tatsächliche Gesamtkapazität der Chips ist an der Antriebsschnittstelle nicht nutzbar. Es ist erheblich größer als die beworbene Kapazität, um die Verteilung von Schriften (Verschleißausgleich) für Sparing, Fehlerkorrekturcodes und für andere Metadaten, die von der internen Firmware des Geräts benötigt werden, zu ermöglichen. Im Jahr 2005 entwickelten Toshiba und SanDisk einen NAND-Flash-Chip, der in der Lage ist, 1 GB Daten mittels Multi-Level-Zell (MLC)-Technologie zu speichern, in der Lage, zwei Bits Daten pro Zelle zu speichern. Im September 2005 gab Samsung Electronics bekannt, dass es den weltweit ersten 2 GB Chip entwickelt hatte. Im März 2006, Samsung angekündigt Flash-Festplatten mit einer Kapazität von 4 GB, im Wesentlichen die gleiche Größenordnung wie kleinere Laptop-Festplatten, und im September 2006, Samsung kündigte einen 8 GB-Chip produziert mit einem 40 nm Herstellungsprozess. Im Januar 2008 kündigte SanDisk die Verfügbarkeit ihrer 16 GB MicroSDHC und 32 GB SDHC Plus Karten an. Neuere Flash-Laufwerke (Stand 2012) haben viel größere Kapazitäten mit 64, 128 und 256 GB. Eine gemeinsame Entwicklung bei Intel und Micron ermöglicht die Herstellung von 32-Schicht 3,5 Terabyte (TB) NAND Flash Sticks und 10 TB Standard-SSDs. Das Gerät umfasst 5 Pakete von 16 × 48 GB DC-Diäten mit einem schwimmenden Gate-Zellen-Design. Flash-Chips werden weiterhin mit Kapazitäten unter oder um 1 MB (z.B. für BIOS-ROMs und eingebettete Anwendungen) hergestellt. Im Juli 2016, Samsung kündigte die 4 TB Samsung 850 EVO, die ihre 256 Gbit 48-Schicht TLC 3D V-NAND verwendet. Im August 2016, Samsung kündigte eine 32 TB 2,5-Zoll SAS SSD auf Basis ihrer 512 Gbit 64-Schicht TLC 3D V-NAND. Darüber hinaus erwartet Samsung, SSDs mit bis zu 100 TB Speicher bis 2020 zu enthüllen. Transferpreise Flash-Speichergeräte sind in der Regel viel schneller beim Lesen als Schreiben. Die Leistung hängt auch von der Qualität der Speichersteuerungen ab, die kritischer werden, wenn Geräte teilweise voll sind. Auch wenn die einzige Änderung der Herstellung die-schrumpft, kann das Fehlen einer entsprechenden Steuerung zu abgebauten Geschwindigkeiten führen. Anwendungen Serial flash Serial flash ist ein kleiner, Low-Power-Flash-Speicher, der nur seriellen Zugriff auf die Daten bietet - anstatt einzelne Bytes anzusprechen, der Benutzer liest oder schreibt große zusammenhängende Gruppen von Bytes im Adressraum seriell. Serial Peripheral Interface Bus (SPI) ist ein typisches Protokoll für den Zugriff auf das Gerät. Bei der Einarbeitung in ein eingebettetes System benötigt serieller Blitz weniger Drähte auf der PCB als parallele Flash-Speicher, da er Daten ein Bit zu einem Zeitpunkt sendet und empfängt. Dies kann eine Verringerung der Board-Raum, Stromverbrauch und Gesamtsystemkosten ermöglichen. Es gibt mehrere Gründe, warum ein serielles Gerät mit weniger externen Pins als ein paralleles Gerät die Gesamtkosten erheblich reduzieren kann: Viele ASICs sind Pad-begrenzt, was bedeutet, dass die Größe der Matrize durch die Anzahl der Drahtbindungspads eingeschränkt wird, anstatt die Komplexität und Anzahl der für die Gerätelogik verwendeten Gates. Die Elimination von Bondpads ermöglicht somit einen kompakteren integrierten Schaltkreis auf einer kleineren Matrize, der die Anzahl der auf einem Wafer herstellbaren Matrize erhöht und damit die Kosten pro Matrize reduziert. Die Reduzierung der Anzahl externer Stifte reduziert auch die Montage- und Verpackungskosten. Ein serielles Gerät kann in einem kleineren und einfacheren Paket verpackt werden als ein Parallelgerät. Kleinere und tiefere Pin-Count-Pakete belegen weniger PCB-Bereich. Untere Pin-Zähler-Geräte vereinfachen das PCB-Routing. Es gibt zwei große SPI-Flash-Typen. Der erste Typ zeichnet sich durch kleine Seiten und einen oder mehrere interne SRAM-Seitenpuffer aus, die eine vollständige Seite auf den Puffer lesen, teilweise modifiziert und anschließend zurückgeschrieben werden können (z.B. Atmel AT45 DataFlash oder die Micron Technology Page Erase NOR Flash). Der zweite Typ hat größere Sektoren, in denen die kleinsten Sektoren, die typischerweise in dieser Art von SPI Flash gefunden werden, 4 kB, aber sie können so groß wie 64 kB sein. Da diese Art von SPI-Flash keinen internen SRAM-Puffer fehlt, muss die komplette Seite ausgelesen und geändert werden, bevor sie zurückgeschrieben wird, so dass es langsam zu verwalten. Der zweite Typ ist jedoch billiger als der erste und ist daher eine gute Wahl, wenn die Anwendung Code-Abschattung ist. Die beiden Typen sind nicht leicht austauschbar, da sie nicht denselben Pinout haben und die Befehlssätze unvereinbar sind. Die meisten FPGAs basieren auf SRAM-Konfigurationszellen und benötigen ein externes Konfigurationsgerät, oft einen seriellen Flash-Chip, um den Konfigurationsbitstream jedes Leistungszyklus neu zu laden. Firmware-Speicher Mit der zunehmenden Geschwindigkeit moderner CPUs sind parallele Flash-Geräte oft viel langsamer als der Speicherbus des Computers, an den sie angeschlossen sind. Umgekehrt bietet modernes SRAM Zugriffszeiten unter 10 ns, während DDR2 SDRAM Zugriffszeiten unter 20 ns bietet. Dadurch ist es oft wünschenswert, den in Flash gespeicherten Code in RAM abzuschatten, d.h. der Code wird vor der Ausführung von Flash in RAM kopiert, so dass die CPU mit voller Geschwindigkeit darauf zugreifen kann. Geräte-Firmware kann in einem seriellen Flash-Gerät gespeichert werden und dann in SDRAM oder SRAM kopiert werden, wenn das Gerät aktiviert wird. Mit einem externen seriellen Flash-Gerät anstatt auf Chip-Flash entfernt die Notwendigkeit eines erheblichen Prozess-Kompromiß (ein Herstellungsprozess, der gut für High-Speed-Logik ist in der Regel nicht gut für Flash und umgekehrt). Sobald es beschlossen wird, die Firmware als einen großen Block zu lesen, ist es üblich, Komprimierung hinzuzufügen, damit ein kleinerer Flash-Chip verwendet werden kann. Typische Anwendungen für serielle Flash sind die Speicherung von Firmware für Festplatten, Ethernet-Controller, DSL-Modems, drahtlose Netzwerkgeräte usw. Flash-Speicher als Ersatz für Festplatten Eine neuere Anwendung für Flash-Speicher ist als Ersatz für Festplatten. Flash-Speicher hat nicht die mechanischen Einschränkungen und Latenz von Festplatten, so ist ein Solid-State-Laufwerk (SSD) attraktiv bei der Betrachtung von Geschwindigkeit, Lärm, Stromverbrauch und Zuverlässigkeit. Flash-Laufwerke gewinnen als mobile Geräte sekundäre Speichergeräte, sie werden auch als Ersatz für Festplatten in leistungsstarken Desktop-Computern und einigen Servern mit RAID und SAN-Architekturen verwendet. Es gibt einige Aspekte von Flash-basierten SSDs, die sie unattraktiv machen. Die Kosten pro Gigabyte Flash-Speicher bleibt deutlich höher als die der Festplatten. Auch Flash-Speicher hat eine endliche Anzahl von P/E (Programm/Erase) Zyklen, aber dies scheint derzeit unter Kontrolle zu sein, da Garantien auf Flash-basierten SSDs nähern sich denen der aktuellen Festplatten. Darüber hinaus können gelöschte Dateien auf SSDs für eine unbestimmte Zeit bleiben, bevor sie durch neue Daten überschrieben werden; Löschen oder Zerkleinerung Techniken oder Software, die gut an magnetischen Festplatten-Laufwerken arbeiten, haben keinen Einfluss auf SSDs, wodurch Sicherheit und forensische Prüfung beeinträchtigt werden. Aufgrund des sogenannten TRIM-Befehls, der von den meisten Solid-State-Laufwerken verwendet wird, der die logischen Blockadressen markiert, die von der gelöschten Datei als ungenutzt erfasst werden, um die Müllerfassung zu ermöglichen, ist die Datenwiederherstellungssoftware nicht in der Lage, Dateien, die von solchen gelöscht werden, wiederherzustellen. Für relationale Datenbanken oder andere Systeme, die ACID-Transaktionen benötigen, kann sogar eine bescheidene Menge an Flash-Speicher große Geschwindigkeiten über Arrays von Laufwerken bieten. Im Mai 2006 gab Samsung Electronics zwei Flash-Memory-basierte PCs bekannt, die Q1-SSD und Q30-SSD wurden voraussichtlich im Juni 2006 verfügbar sein, von denen beide 32 GB SSDs benutzten und zumindest zunächst nur in Südkorea verfügbar waren. Der Q1-SSD- und Q30-SSD-Start wurde verzögert und wurde Ende August 2006 ausgeliefert. Der erste Flash-Memory-basierte PC zur Verfügung zu werden, war der Sony Vaio UX90, bekannt gegeben für Vorbestellung am 27. Juni 2006 und begann am 3. Juli 2006 in Japan mit einer 16Gb Flash-Speicher-Festplatte. Ende September 2006 verbesserte Sony das Flash-Memory in der Vaio UX90 auf 32Gb. Ein Solid-State-Laufwerk wurde als Option mit dem ersten MacBook Air 2008 eingeführt, und ab 2010 wurden alle Modelle mit einer SSD versendet. Ab Ende 2011 werden im Rahmen der Initiative Ultrabook von Intel immer mehr ultradünne Laptops mit SSDs-Standard versendet. Es gibt auch Hybrid-Techniken wie Hybrid-Laufwerk und ReadyBoost, die versuchen, die Vorteile beider Technologien zu kombinieren, mit Flash als High-Speed-nicht-flüchtige Cache für Dateien auf der Festplatte, die oft referiert, aber selten modifiziert, wie Anwendung und Betriebssystem ausführbare Dateien. Flash-Speicher als RAM Ab 2012 gibt es Versuche, Flash-Speicher als Haupt-Computer-Speicher, DRAM zu verwenden. Archivaler oder langfristiger Speicher Floating-Gate-Transistoren im Flash-Speichergerät halten Ladung, die Daten darstellt. Diese Ladung sticht allmählich über die Zeit, was zu einer Ansammlung von logischen Fehlern, auch bekannt als "bit rot" oder "bit fading". Aufbewahrung von Daten Es ist unklar, wie lange Daten auf Flash-Speicher unter archivalischen Bedingungen bestehen bleiben (d.h. gutartige Temperatur und Luftfeuchtigkeit mit seltenem Zugriff mit oder ohne prophylaktische Rewrite). Datenblätter von Atmels Flash-basierten ATmega Mikrocontrollern versprechen typischerweise Retentionszeiten von 20 Jahren bei 85 °C (185 °F) und 100 Jahren bei 25 °C (77 °F). Die Retentionsspanne variiert zwischen Typen und Modellen der Flash-Speicher. Bei Stromversorgung und Leerlauf wird die Ladung der die Daten haltenden Transistoren durch die Firmware des Flash-Speichers routinemäßig erfrischt. Die Fähigkeit, Daten zu speichern, variiert zwischen Flash-Speichergeräten aufgrund von Unterschieden in Firmware, Datenredundanz und Fehlerkorrekturalgorithmen. Ein Artikel von CMU in 2015 sagt "Heute Flash-Geräte, die nicht benötigen Flash-Erfrischung, haben ein typisches Retentionsalter von 1 Jahr bei Raumtemperatur". Und diese Retentionszeit nimmt mit zunehmender Temperatur exponentiell ab. Das Phänomen kann durch die Arrhenius-Gleichung modelliert werden. FPGA-Konfiguration Einige FPGAs basieren auf Flash-Konfigurationszellen, die direkt als (programmierbare) Schalter verwendet werden, um interne Elemente miteinander zu verbinden, mit der gleichen Art von Floating-Gate-Transistor wie die Flash-Datenspeicherzellen in Datenspeichergeräten. Industrie Eine Quelle besagt, dass die Flash-Speicherindustrie im Jahr 2008 rund 9,1 Milliarden US-Dollar in Produktion und Vertrieb umfasst. Andere Quellen setzen den Flash-Speichermarkt auf eine Größe von mehr als 20 Milliarden US-Dollar im Jahr 2006, was mehr als acht Prozent des gesamten Halbleitermarktes und mehr als 34 Prozent des gesamten Halbleiter-Speichermarktes. 2012 wurde der Markt auf 26,8 Milliarden US-Dollar geschätzt. Es kann bis zu 10 Wochen dauern, um einen Flash-Speicher-Chip zu produzieren. Hersteller Die folgenden sind die größten NAND Flash-Speicher-Hersteller, ab dem ersten Quartal 2019. Samsung Electronics – 34,9% Kioxia – 18,1% Western Digital Corporation – 14% Micron Technology – 13,5% SK Hynix – 10,3% Intel – 8,7% Sendungen Zusätzlich zu einzelnen Flash-Speicherchips ist Flash-Speicher auch in Mikrocontroller (MCU) Chips und System-on-Chip (SoC)-Geräte eingebettet. Flash-Speicher ist in ARM-Chips eingebettet, die seit 2019 weltweit 150 Milliarden Einheiten verkauft haben, und in programmierbaren System-on-Chip (PSoC)-Geräten, die seit 2012 1,1 Milliarden Einheiten verkauft haben. Dies addiert bis zu mindestens 151.1 Milliarden MCU- und SoC-Chips mit eingebettetem Flash-Speicher, zusätzlich zu den 45.4 Milliarden bekannten individuellen Flash-Chip-Verkäufen seit 2015, insgesamt mindestens 196,5 Milliarden Chips mit Flash-Speicher. Flash Skalierbarkeit Aufgrund seiner relativ einfachen Struktur und hohen Nachfrage nach höherer Kapazität ist NAND Flash-Speicher die aggressivste Technologie unter elektronischen Geräten. Der starke Wettbewerb unter den wenigen Top-Herstellern ergänzt nur die Aggressivität bei der Schrumpfung der schwebenden MOSFET-Designregel oder Prozesstechnikknoten. Während die erwartete Schrumpf-Zeitlinie ein Faktor von zwei alle drei Jahre pro Originalversion des Moore-Gesetzes ist, wurde dies kürzlich bei NAND-Flash auf einen Faktor von zwei alle zwei Jahre beschleunigt. Da die MOSFET-Funktionsgröße von Flash-Speicherzellen die Mindestgrenze von 15-16 nm erreicht, werden weitere Flash-Dichteerhöhungen durch DC (3 Bits/Zelle) in Verbindung mit einer vertikalen Stapelung von NAND-Speicherebenen angesteuert. Die Abnahme der Ausdauer und Erhöhung der unkorrigierbaren Bitfehlerraten, die die Merkmalsgrößenschrumpfung begleiten, können durch verbesserte Fehlerkorrekturmechanismen kompensiert werden. Auch bei diesen Fortschritten kann es nicht möglich sein, den Blitz auf kleinere und kleinere Abmessungen wirtschaftlich zu skalieren, da sich die Anzahl der Elektronenaufnahmekapazität verringert. Viele vielversprechende neue Technologien (z.B. FeRAM, MRAM, PMC, PCM, ReRAM und andere) werden untersucht und entwickelt, wie möglich skalierbarer Ersatz für Flash. Timeline Siehe auch eMMC Flash-Speicher-Controller Liste der Flash-Dateisysteme microSDXC (bis zu 2 TB,) und das Nachfolgeformat Secure Digital Ultra Capacity (SDUC) Unterstützung von Karten bis zu 128 TiB Open NAND Flash Interface Working Group Read-mostly Memory (RMM) Universal Flash Storage USB Flash-Laufwerk Sicherheit Schreiben Sie Verstärkung Hinweise Referenzen Externe Links Semiconductor Characterization System hat vielfältige Funktionen Verstehen und Auswahl höherer Leistung NAND-Architekturen Wie Flash-Speicher arbeitet Präsentation von David Woodhouse von Intel Flash Ausdauer Testen NAND Flash Daten Wiederherstellung Kochbuch Art von Flash-Speicher durch Open Rind