sourse：https://blog.csdn.net/Times_poem/article/details/52032890

前言：

阻塞与非阻塞赋值是 Verilog 语言中最基本的部分，也是让大部分 Verilog 新手最困惑的地方。
关于阻塞与非阻塞的著作文章可谓汗牛充栋，这些文章对阻塞与非阻塞赋值的原理进行了非常详细的讲
解，但新手读了之后依然有种似懂非懂的感觉，编码过程中一如既往的犯错。所以，本文的目的立足于
提供一种实用化的解决方案，用最简单的语言和形象的类比让新手能够一目了然的明白正确的编码方式
以及相应的电路行为逻辑，关于仿真细节的讲解不是本文重点，需要了解更多细节的朋友可以参考文后
列举的参考文献。

本文共分为三部分:
第一部分是正确使用阻塞与非阻塞赋值的基本原则。
第二部分是阻塞与非阻塞赋值对应的电路行为逻辑。
第三部分是阻塞与非阻塞赋值的原理简介。



第一部分 正确使用阻塞与非阻塞赋值的基本原则(Golden Rule)
编码原则很多，就阻塞非阻塞赋值而言，新手最需要牢记的是其中三条：
1、时序逻辑一定用非阻塞赋值”<=”,一旦看到敏感列表有 posedge 就用”<=”。
2、组合逻辑一定用”=” ，一旦敏感列表没有 posedge 就用”=”，一旦看到 assign 就用”=”。
3、时序逻辑和组合逻辑分成不同的模块，即一个 always 模块里面只能出现非阻塞赋值”<=”或者”=”。如
果发现两种赋值并存，一个字”改”，心存侥幸可能会给后续工作带来更多麻烦。

以上三条，对新手而言不必追求为什么，需要的就是条件反射的照章办事。最后说一句，新手可能记不
住哪个符号是阻塞赋值，哪个是非阻塞赋值，大家可以数数， ”非阻塞赋值”一共 5 个字，“阻塞赋值“ 4
个字，所以非阻塞用的符号”<=”比阻塞赋值用的符号”=”长。
