Classic Timing Analyzer report for mul_A_vs_B_custom
Sun Apr 30 01:44:40 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------+--------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                     ; To                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------+--------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.914 ns                                       ; D[7]                     ; REG:inst2|Q[9]           ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.179 ns                                       ; SHIFT_REG:inst3|rg_sh[7] ; S[7]                     ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.256 ns                                      ; D[2]                     ; SHIFT_REG:inst3|rg_sh[2] ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                          ;                          ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------------------+--------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                       ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                     ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.564 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.495 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.480 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.463 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[6]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.446 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.394 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; SHIFT_REG:inst3|rg_sh[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.387 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.375 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[7]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.258 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.255 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA2       ; SHIFT_REG:inst3|rg_sh[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.233 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[8]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.188 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.160 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[9]           ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 1.125 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.125 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.091 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[1]   ; CONTROL:inst1|timer[3]   ; CLK        ; CLK      ; None                        ; None                      ; 1.085 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[1]   ; CONTROL:inst1|timer[2]   ; CLK        ; CLK      ; None                        ; None                      ; 1.085 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.076 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.059 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.056 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|time_ena2  ; CONTROL:inst1|ENA2       ; CLK        ; CLK      ; None                        ; None                      ; 1.048 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[6]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.042 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.041 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[1]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[0]           ; CLK        ; CLK      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.024 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[6]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 1.007 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 1.001 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.990 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|timer[2]   ; CLK        ; CLK      ; None                        ; None                      ; 0.990 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[1]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[0]           ; CLK        ; CLK      ; None                        ; None                      ; 0.976 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.971 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.966 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 0.955 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 0.936 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.932 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.931 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.917 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|time_ready ; CLK        ; CLK      ; None                        ; None                      ; 0.915 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|timer[1]   ; CLK        ; CLK      ; None                        ; None                      ; 0.909 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|timer[0]   ; CLK        ; CLK      ; None                        ; None                      ; 0.909 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.900 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.897 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.896 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[6] ; SHIFT_REG:inst3|rg_sh[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.895 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.893 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[6]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.883 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.882 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 0.861 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; SHIFT_REG:inst3|rg_sh[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.857 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[2] ; SHIFT_REG:inst3|rg_sh[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.855 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[7]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.854 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[0]   ; CONTROL:inst1|timer[3]   ; CLK        ; CLK      ; None                        ; None                      ; 0.850 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[0]   ; CONTROL:inst1|timer[2]   ; CLK        ; CLK      ; None                        ; None                      ; 0.850 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.847 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.841 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.841 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.837 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.837 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.831 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.827 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[6]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.826 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[1]           ; CLK        ; CLK      ; None                        ; None                      ; 0.826 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[7]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 0.819 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.812 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.812 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|time_ready ; CONTROL:inst1|time_ena2  ; CLK        ; CLK      ; None                        ; None                      ; 0.797 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.796 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.795 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[7] ; SHIFT_REG:inst3|rg_sh[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.794 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 0.792 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[0]           ; REG:inst2|Q[0]           ; CLK        ; CLK      ; None                        ; None                      ; 0.791 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[8]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.784 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[5]           ; CLK        ; CLK      ; None                        ; None                      ; 0.777 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 0.777 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.770 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|ENA1       ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 0.760 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.742 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[1]           ; CLK        ; CLK      ; None                        ; None                      ; 0.742 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[5]           ; REG:inst2|Q[4]           ; CLK        ; CLK      ; None                        ; None                      ; 0.739 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[3]           ; REG:inst2|Q[2]           ; CLK        ; CLK      ; None                        ; None                      ; 0.738 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[2]           ; REG:inst2|Q[1]           ; CLK        ; CLK      ; None                        ; None                      ; 0.735 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[8]           ; REG:inst2|Q[7]           ; CLK        ; CLK      ; None                        ; None                      ; 0.727 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[9]           ; REG:inst2|Q[8]           ; CLK        ; CLK      ; None                        ; None                      ; 0.693 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[7]           ; REG:inst2|Q[6]           ; CLK        ; CLK      ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[4]           ; REG:inst2|Q[3]           ; CLK        ; CLK      ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; REG:inst2|Q[1]           ; REG:inst2|Q[0]           ; CLK        ; CLK      ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|ENA1       ; CLK        ; CLK      ; None                        ; None                      ; 0.642 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[4] ; SHIFT_REG:inst3|rg_sh[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.641 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[0] ; REG:inst2|Q[9]           ; CLK        ; CLK      ; None                        ; None                      ; 0.639 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|time_ready ; CONTROL:inst1|READY      ; CLK        ; CLK      ; None                        ; None                      ; 0.631 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[3] ; SHIFT_REG:inst3|rg_sh[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.629 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[2]   ; CONTROL:inst1|timer[3]   ; CLK        ; CLK      ; None                        ; None                      ; 0.628 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|ENA2       ; CLK        ; CLK      ; None                        ; None                      ; 0.537 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|READY      ; CLK        ; CLK      ; None                        ; None                      ; 0.536 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|time_ena2  ; CLK        ; CLK      ; None                        ; None                      ; 0.531 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[1] ; SHIFT_REG:inst3|rg_sh[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.519 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[3]   ; CONTROL:inst1|timer[3]   ; CLK        ; CLK      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|time_ena2  ; CONTROL:inst1|time_ena2  ; CLK        ; CLK      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[1]   ; CONTROL:inst1|timer[1]   ; CLK        ; CLK      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[0]   ; CONTROL:inst1|timer[0]   ; CLK        ; CLK      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[2]   ; CONTROL:inst1|timer[2]   ; CLK        ; CLK      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.473 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|CLR        ; SHIFT_REG:inst3|rg_sh[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.461 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; CONTROL:inst1|timer[0]   ; CONTROL:inst1|timer[1]   ; CLK        ; CLK      ; None                        ; None                      ; 0.437 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; SHIFT_REG:inst3|rg_sh[5] ; SHIFT_REG:inst3|rg_sh[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.416 ns                ;
+-------+------------------------------------------------+--------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------+
; tsu                                                                             ;
+-------+--------------+------------+-------+--------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                       ; To Clock ;
+-------+--------------+------------+-------+--------------------------+----------+
; N/A   ; None         ; 3.914 ns   ; D[7]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.774 ns   ; D[4]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.772 ns   ; D[2]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.742 ns   ; D[0]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.728 ns   ; D[1]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.653 ns   ; D[6]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.632 ns   ; D[9]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.554 ns   ; D[0]  ; SHIFT_REG:inst3|rg_sh[7] ; CLK      ;
; N/A   ; None         ; 3.523 ns   ; D[5]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.510 ns   ; D[7]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.495 ns   ; D[3]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.475 ns   ; D[7]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.370 ns   ; D[4]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.368 ns   ; D[2]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.360 ns   ; D[8]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A   ; None         ; 3.352 ns   ; D[7]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.338 ns   ; D[0]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.335 ns   ; D[4]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.333 ns   ; D[2]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.324 ns   ; D[1]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.303 ns   ; D[0]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.289 ns   ; D[1]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.249 ns   ; D[6]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.214 ns   ; D[6]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.211 ns   ; D[4]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.209 ns   ; D[2]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.193 ns   ; D[9]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.179 ns   ; D[0]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.176 ns   ; D[4]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 3.174 ns   ; D[2]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 3.170 ns   ; RESET ; CONTROL:inst1|timer[2]   ; CLK      ;
; N/A   ; None         ; 3.165 ns   ; D[1]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.144 ns   ; D[0]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 3.141 ns   ; D[4]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 3.139 ns   ; D[2]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 3.130 ns   ; D[1]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 3.119 ns   ; D[5]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.109 ns   ; D[0]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 3.104 ns   ; D[2]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A   ; None         ; 3.095 ns   ; D[1]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 3.092 ns   ; D[4]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A   ; None         ; 3.091 ns   ; D[3]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 3.090 ns   ; D[6]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 3.084 ns   ; D[5]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.074 ns   ; D[0]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A   ; None         ; 3.069 ns   ; D[2]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A   ; None         ; 3.060 ns   ; D[1]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A   ; None         ; 3.056 ns   ; D[3]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 3.041 ns   ; D[6]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 3.039 ns   ; D[0]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A   ; None         ; 3.025 ns   ; D[1]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A   ; None         ; 3.020 ns   ; D[2]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A   ; None         ; 3.004 ns   ; D[0]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A   ; None         ; 2.995 ns   ; RESET ; CONTROL:inst1|CLR        ; CLK      ;
; N/A   ; None         ; 2.995 ns   ; RESET ; CONTROL:inst1|time_ena2  ; CLK      ;
; N/A   ; None         ; 2.994 ns   ; RESET ; CONTROL:inst1|timer[1]   ; CLK      ;
; N/A   ; None         ; 2.994 ns   ; RESET ; CONTROL:inst1|timer[0]   ; CLK      ;
; N/A   ; None         ; 2.990 ns   ; D[1]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A   ; None         ; 2.986 ns   ; RESET ; CONTROL:inst1|time_ready ; CLK      ;
; N/A   ; None         ; 2.986 ns   ; RESET ; CONTROL:inst1|READY      ; CLK      ;
; N/A   ; None         ; 2.969 ns   ; D[0]  ; REG:inst2|Q[0]           ; CLK      ;
; N/A   ; None         ; 2.960 ns   ; D[5]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 2.956 ns   ; D[8]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A   ; None         ; 2.932 ns   ; D[3]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A   ; None         ; 2.925 ns   ; D[5]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 2.920 ns   ; D[1]  ; REG:inst2|Q[0]           ; CLK      ;
; N/A   ; None         ; 2.897 ns   ; D[3]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A   ; None         ; 2.894 ns   ; D[7]  ; SHIFT_REG:inst3|rg_sh[7] ; CLK      ;
; N/A   ; None         ; 2.886 ns   ; D[8]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A   ; None         ; 2.862 ns   ; D[3]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 2.862 ns   ; D[5]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A   ; None         ; 2.853 ns   ; RESET ; CONTROL:inst1|ENA2       ; CLK      ;
; N/A   ; None         ; 2.827 ns   ; D[3]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A   ; None         ; 2.822 ns   ; RESET ; CONTROL:inst1|ENA1       ; CLK      ;
; N/A   ; None         ; 2.819 ns   ; RESET ; CONTROL:inst1|timer[3]   ; CLK      ;
; N/A   ; None         ; 2.784 ns   ; D[4]  ; SHIFT_REG:inst3|rg_sh[4] ; CLK      ;
; N/A   ; None         ; 2.764 ns   ; D[3]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A   ; None         ; 2.667 ns   ; D[0]  ; SHIFT_REG:inst3|rg_sh[0] ; CLK      ;
; N/A   ; None         ; 2.600 ns   ; D[5]  ; SHIFT_REG:inst3|rg_sh[5] ; CLK      ;
; N/A   ; None         ; 2.573 ns   ; D[1]  ; SHIFT_REG:inst3|rg_sh[1] ; CLK      ;
; N/A   ; None         ; 2.555 ns   ; D[6]  ; SHIFT_REG:inst3|rg_sh[6] ; CLK      ;
; N/A   ; None         ; 2.506 ns   ; D[3]  ; SHIFT_REG:inst3|rg_sh[3] ; CLK      ;
; N/A   ; None         ; 2.495 ns   ; D[2]  ; SHIFT_REG:inst3|rg_sh[2] ; CLK      ;
+-------+--------------+------------+-------+--------------------------+----------+


+-----------------------------------------------------------------------------------+
; tco                                                                               ;
+-------+--------------+------------+--------------------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From                     ; To    ; From Clock ;
+-------+--------------+------------+--------------------------+-------+------------+
; N/A   ; None         ; 7.179 ns   ; SHIFT_REG:inst3|rg_sh[7] ; S[7]  ; CLK        ;
; N/A   ; None         ; 6.968 ns   ; REG:inst2|Q[9]           ; S[17] ; CLK        ;
; N/A   ; None         ; 6.189 ns   ; SHIFT_REG:inst3|rg_sh[6] ; S[6]  ; CLK        ;
; N/A   ; None         ; 5.941 ns   ; REG:inst2|Q[7]           ; S[15] ; CLK        ;
; N/A   ; None         ; 5.747 ns   ; REG:inst2|Q[8]           ; S[16] ; CLK        ;
; N/A   ; None         ; 5.633 ns   ; SHIFT_REG:inst3|rg_sh[3] ; S[3]  ; CLK        ;
; N/A   ; None         ; 5.624 ns   ; REG:inst2|Q[1]           ; S[9]  ; CLK        ;
; N/A   ; None         ; 5.444 ns   ; REG:inst2|Q[3]           ; S[11] ; CLK        ;
; N/A   ; None         ; 5.438 ns   ; SHIFT_REG:inst3|rg_sh[2] ; S[2]  ; CLK        ;
; N/A   ; None         ; 5.429 ns   ; REG:inst2|Q[0]           ; S[8]  ; CLK        ;
; N/A   ; None         ; 5.419 ns   ; REG:inst2|Q[6]           ; S[14] ; CLK        ;
; N/A   ; None         ; 5.355 ns   ; SHIFT_REG:inst3|rg_sh[4] ; S[4]  ; CLK        ;
; N/A   ; None         ; 5.335 ns   ; SHIFT_REG:inst3|rg_sh[0] ; S[0]  ; CLK        ;
; N/A   ; None         ; 5.335 ns   ; SHIFT_REG:inst3|rg_sh[1] ; S[1]  ; CLK        ;
; N/A   ; None         ; 5.333 ns   ; REG:inst2|Q[4]           ; S[12] ; CLK        ;
; N/A   ; None         ; 5.327 ns   ; REG:inst2|Q[5]           ; S[13] ; CLK        ;
; N/A   ; None         ; 5.301 ns   ; SHIFT_REG:inst3|rg_sh[5] ; S[5]  ; CLK        ;
; N/A   ; None         ; 5.120 ns   ; REG:inst2|Q[2]           ; S[10] ; CLK        ;
; N/A   ; None         ; 5.116 ns   ; CONTROL:inst1|READY      ; READY ; CLK        ;
+-------+--------------+------------+--------------------------+-------+------------+


+---------------------------------------------------------------------------------------+
; th                                                                                    ;
+---------------+-------------+-----------+-------+--------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                       ; To Clock ;
+---------------+-------------+-----------+-------+--------------------------+----------+
; N/A           ; None        ; -2.256 ns ; D[2]  ; SHIFT_REG:inst3|rg_sh[2] ; CLK      ;
; N/A           ; None        ; -2.267 ns ; D[3]  ; SHIFT_REG:inst3|rg_sh[3] ; CLK      ;
; N/A           ; None        ; -2.316 ns ; D[6]  ; SHIFT_REG:inst3|rg_sh[6] ; CLK      ;
; N/A           ; None        ; -2.334 ns ; D[1]  ; SHIFT_REG:inst3|rg_sh[1] ; CLK      ;
; N/A           ; None        ; -2.361 ns ; D[5]  ; SHIFT_REG:inst3|rg_sh[5] ; CLK      ;
; N/A           ; None        ; -2.428 ns ; D[0]  ; SHIFT_REG:inst3|rg_sh[0] ; CLK      ;
; N/A           ; None        ; -2.525 ns ; D[3]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A           ; None        ; -2.545 ns ; D[4]  ; SHIFT_REG:inst3|rg_sh[4] ; CLK      ;
; N/A           ; None        ; -2.580 ns ; RESET ; CONTROL:inst1|timer[3]   ; CLK      ;
; N/A           ; None        ; -2.583 ns ; RESET ; CONTROL:inst1|ENA1       ; CLK      ;
; N/A           ; None        ; -2.588 ns ; D[3]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A           ; None        ; -2.614 ns ; RESET ; CONTROL:inst1|ENA2       ; CLK      ;
; N/A           ; None        ; -2.623 ns ; D[3]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.623 ns ; D[5]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.647 ns ; D[8]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -2.655 ns ; D[7]  ; SHIFT_REG:inst3|rg_sh[7] ; CLK      ;
; N/A           ; None        ; -2.658 ns ; D[3]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.681 ns ; D[1]  ; REG:inst2|Q[0]           ; CLK      ;
; N/A           ; None        ; -2.686 ns ; D[5]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.693 ns ; D[3]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.717 ns ; D[8]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -2.721 ns ; D[5]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.730 ns ; D[0]  ; REG:inst2|Q[0]           ; CLK      ;
; N/A           ; None        ; -2.747 ns ; RESET ; CONTROL:inst1|time_ready ; CLK      ;
; N/A           ; None        ; -2.747 ns ; RESET ; CONTROL:inst1|READY      ; CLK      ;
; N/A           ; None        ; -2.751 ns ; D[1]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A           ; None        ; -2.755 ns ; RESET ; CONTROL:inst1|timer[1]   ; CLK      ;
; N/A           ; None        ; -2.755 ns ; RESET ; CONTROL:inst1|timer[0]   ; CLK      ;
; N/A           ; None        ; -2.756 ns ; RESET ; CONTROL:inst1|CLR        ; CLK      ;
; N/A           ; None        ; -2.756 ns ; RESET ; CONTROL:inst1|time_ena2  ; CLK      ;
; N/A           ; None        ; -2.765 ns ; D[0]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A           ; None        ; -2.781 ns ; D[2]  ; REG:inst2|Q[1]           ; CLK      ;
; N/A           ; None        ; -2.786 ns ; D[1]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A           ; None        ; -2.800 ns ; D[0]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A           ; None        ; -2.802 ns ; D[6]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.817 ns ; D[3]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -2.821 ns ; D[1]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A           ; None        ; -2.830 ns ; D[2]  ; REG:inst2|Q[2]           ; CLK      ;
; N/A           ; None        ; -2.835 ns ; D[0]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A           ; None        ; -2.845 ns ; D[5]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -2.851 ns ; D[6]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.852 ns ; D[3]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -2.853 ns ; D[4]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A           ; None        ; -2.856 ns ; D[1]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.865 ns ; D[2]  ; REG:inst2|Q[3]           ; CLK      ;
; N/A           ; None        ; -2.870 ns ; D[0]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.880 ns ; D[5]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -2.891 ns ; D[1]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.900 ns ; D[2]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.902 ns ; D[4]  ; REG:inst2|Q[4]           ; CLK      ;
; N/A           ; None        ; -2.905 ns ; D[0]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.926 ns ; D[1]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.931 ns ; RESET ; CONTROL:inst1|timer[2]   ; CLK      ;
; N/A           ; None        ; -2.935 ns ; D[2]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.937 ns ; D[4]  ; REG:inst2|Q[5]           ; CLK      ;
; N/A           ; None        ; -2.940 ns ; D[0]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.954 ns ; D[9]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -2.970 ns ; D[2]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.972 ns ; D[4]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -2.975 ns ; D[6]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.010 ns ; D[6]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.050 ns ; D[1]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.064 ns ; D[0]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.085 ns ; D[1]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.094 ns ; D[2]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.096 ns ; D[4]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.099 ns ; D[0]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.113 ns ; D[7]  ; REG:inst2|Q[6]           ; CLK      ;
; N/A           ; None        ; -3.121 ns ; D[8]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.129 ns ; D[2]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.131 ns ; D[4]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.236 ns ; D[7]  ; REG:inst2|Q[7]           ; CLK      ;
; N/A           ; None        ; -3.256 ns ; D[3]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.271 ns ; D[7]  ; REG:inst2|Q[8]           ; CLK      ;
; N/A           ; None        ; -3.284 ns ; D[5]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.315 ns ; D[0]  ; SHIFT_REG:inst3|rg_sh[7] ; CLK      ;
; N/A           ; None        ; -3.393 ns ; D[9]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.414 ns ; D[6]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.489 ns ; D[1]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.503 ns ; D[0]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.533 ns ; D[2]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.535 ns ; D[4]  ; REG:inst2|Q[9]           ; CLK      ;
; N/A           ; None        ; -3.675 ns ; D[7]  ; REG:inst2|Q[9]           ; CLK      ;
+---------------+-------------+-----------+-------+--------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 30 01:44:39 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mul_A_vs_B_custom -c mul_A_vs_B_custom --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" Internal fmax is restricted to 500.0 MHz between source register "REG:inst2|Q[0]" and destination register "REG:inst2|Q[9]"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.564 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y1_N3; Fanout = 4; REG Node = 'REG:inst2|Q[0]'
            Info: 2: + IC(0.219 ns) + CELL(0.350 ns) = 0.569 ns; Loc. = LCCOMB_X23_Y1_N0; Fanout = 2; COMB Node = 'ADDER:inst|Add0~2'
            Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 0.604 ns; Loc. = LCCOMB_X23_Y1_N2; Fanout = 2; COMB Node = 'ADDER:inst|Add0~6'
            Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 0.639 ns; Loc. = LCCOMB_X23_Y1_N4; Fanout = 2; COMB Node = 'ADDER:inst|Add0~10'
            Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 0.674 ns; Loc. = LCCOMB_X23_Y1_N6; Fanout = 2; COMB Node = 'ADDER:inst|Add0~14'
            Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 0.709 ns; Loc. = LCCOMB_X23_Y1_N8; Fanout = 2; COMB Node = 'ADDER:inst|Add0~18'
            Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 0.744 ns; Loc. = LCCOMB_X23_Y1_N10; Fanout = 2; COMB Node = 'ADDER:inst|Add0~22'
            Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 0.779 ns; Loc. = LCCOMB_X23_Y1_N12; Fanout = 2; COMB Node = 'ADDER:inst|Add0~26'
            Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 0.903 ns; Loc. = LCCOMB_X23_Y1_N14; Fanout = 2; COMB Node = 'ADDER:inst|Add0~30'
            Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 0.938 ns; Loc. = LCCOMB_X23_Y1_N16; Fanout = 2; COMB Node = 'ADDER:inst|Add0~34'
            Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 0.973 ns; Loc. = LCCOMB_X23_Y1_N18; Fanout = 1; COMB Node = 'ADDER:inst|Add0~38'
            Info: 12: + IC(0.000 ns) + CELL(0.125 ns) = 1.098 ns; Loc. = LCCOMB_X23_Y1_N20; Fanout = 1; COMB Node = 'ADDER:inst|Add0~41'
            Info: 13: + IC(0.258 ns) + CELL(0.053 ns) = 1.409 ns; Loc. = LCCOMB_X23_Y1_N26; Fanout = 1; COMB Node = 'REG:inst2|Q[9]~0'
            Info: 14: + IC(0.000 ns) + CELL(0.155 ns) = 1.564 ns; Loc. = LCFF_X23_Y1_N27; Fanout = 5; REG Node = 'REG:inst2|Q[9]'
            Info: Total cell delay = 1.087 ns ( 69.50 % )
            Info: Total interconnect delay = 0.477 ns ( 30.50 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "CLK" to destination register is 2.492 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'CLK~clkctrl'
                Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X23_Y1_N27; Fanout = 5; REG Node = 'REG:inst2|Q[9]'
                Info: Total cell delay = 1.472 ns ( 59.07 % )
                Info: Total interconnect delay = 1.020 ns ( 40.93 % )
            Info: - Longest clock path from clock "CLK" to source register is 2.492 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'CLK~clkctrl'
                Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X23_Y1_N3; Fanout = 4; REG Node = 'REG:inst2|Q[0]'
                Info: Total cell delay = 1.472 ns ( 59.07 % )
                Info: Total interconnect delay = 1.020 ns ( 40.93 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "REG:inst2|Q[9]" (data pin = "D[7]", clock pin = "CLK") is 3.914 ns
    Info: + Longest pin to register delay is 6.316 ns
        Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AA7; Fanout = 3; PIN Node = 'D[7]'
        Info: 2: + IC(4.181 ns) + CELL(0.617 ns) = 5.655 ns; Loc. = LCCOMB_X23_Y1_N14; Fanout = 2; COMB Node = 'ADDER:inst|Add0~30'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 5.690 ns; Loc. = LCCOMB_X23_Y1_N16; Fanout = 2; COMB Node = 'ADDER:inst|Add0~34'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 5.725 ns; Loc. = LCCOMB_X23_Y1_N18; Fanout = 1; COMB Node = 'ADDER:inst|Add0~38'
        Info: 5: + IC(0.000 ns) + CELL(0.125 ns) = 5.850 ns; Loc. = LCCOMB_X23_Y1_N20; Fanout = 1; COMB Node = 'ADDER:inst|Add0~41'
        Info: 6: + IC(0.258 ns) + CELL(0.053 ns) = 6.161 ns; Loc. = LCCOMB_X23_Y1_N26; Fanout = 1; COMB Node = 'REG:inst2|Q[9]~0'
        Info: 7: + IC(0.000 ns) + CELL(0.155 ns) = 6.316 ns; Loc. = LCFF_X23_Y1_N27; Fanout = 5; REG Node = 'REG:inst2|Q[9]'
        Info: Total cell delay = 1.877 ns ( 29.72 % )
        Info: Total interconnect delay = 4.439 ns ( 70.28 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.492 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X23_Y1_N27; Fanout = 5; REG Node = 'REG:inst2|Q[9]'
        Info: Total cell delay = 1.472 ns ( 59.07 % )
        Info: Total interconnect delay = 1.020 ns ( 40.93 % )
Info: tco from clock "CLK" to destination pin "S[7]" through register "SHIFT_REG:inst3|rg_sh[7]" is 7.179 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.490 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.675 ns) + CELL(0.618 ns) = 2.490 ns; Loc. = LCFF_X22_Y1_N17; Fanout = 2; REG Node = 'SHIFT_REG:inst3|rg_sh[7]'
        Info: Total cell delay = 1.472 ns ( 59.12 % )
        Info: Total interconnect delay = 1.018 ns ( 40.88 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.595 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y1_N17; Fanout = 2; REG Node = 'SHIFT_REG:inst3|rg_sh[7]'
        Info: 2: + IC(2.597 ns) + CELL(1.998 ns) = 4.595 ns; Loc. = PIN_C11; Fanout = 0; PIN Node = 'S[7]'
        Info: Total cell delay = 1.998 ns ( 43.48 % )
        Info: Total interconnect delay = 2.597 ns ( 56.52 % )
Info: th for register "SHIFT_REG:inst3|rg_sh[2]" (data pin = "D[2]", clock pin = "CLK") is -2.256 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.490 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 28; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.675 ns) + CELL(0.618 ns) = 2.490 ns; Loc. = LCFF_X22_Y1_N31; Fanout = 2; REG Node = 'SHIFT_REG:inst3|rg_sh[2]'
        Info: Total cell delay = 1.472 ns ( 59.12 % )
        Info: Total interconnect delay = 1.018 ns ( 40.88 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.895 ns
        Info: 1: + IC(0.000 ns) + CELL(0.772 ns) = 0.772 ns; Loc. = PIN_AB10; Fanout = 3; PIN Node = 'D[2]'
        Info: 2: + IC(3.915 ns) + CELL(0.053 ns) = 4.740 ns; Loc. = LCCOMB_X22_Y1_N30; Fanout = 1; COMB Node = 'SHIFT_REG:inst3|rg_sh~4'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.895 ns; Loc. = LCFF_X22_Y1_N31; Fanout = 2; REG Node = 'SHIFT_REG:inst3|rg_sh[2]'
        Info: Total cell delay = 0.980 ns ( 20.02 % )
        Info: Total interconnect delay = 3.915 ns ( 79.98 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sun Apr 30 01:44:40 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


