/* Generated by Yosys 0.27+3 (git sha1 b58664d44, gcc 11.3.0-1ubuntu1~22.04 -fPIC -Os) */

module and2_9bits(a_0_ , a_1_ , a_2_ , a_3_ , a_4_ , a_5_ , a_6_ , a_7_ , a_8_ , b_0_ , b_1_ , b_2_ , b_3_ , b_4_ , b_5_ , b_6_ , b_7_ , b_8_ , c_0_ , c_1_ , c_2_ 
, c_3_ , c_4_ , c_5_ , c_6_ , c_7_ , c_8_ );
  input a_0_ ;
  wire a_0_ ;
  input a_1_ ;
  wire a_1_ ;
  input a_2_ ;
  wire a_2_ ;
  input a_3_ ;
  wire a_3_ ;
  input a_4_ ;
  wire a_4_ ;
  input a_5_ ;
  wire a_5_ ;
  input a_6_ ;
  wire a_6_ ;
  input a_7_ ;
  wire a_7_ ;
  input a_8_ ;
  wire a_8_ ;
  input b_0_ ;
  wire b_0_ ;
  input b_1_ ;
  wire b_1_ ;
  input b_2_ ;
  wire b_2_ ;
  input b_3_ ;
  wire b_3_ ;
  input b_4_ ;
  wire b_4_ ;
  input b_5_ ;
  wire b_5_ ;
  input b_6_ ;
  wire b_6_ ;
  input b_7_ ;
  wire b_7_ ;
  input b_8_ ;
  wire b_8_ ;
  output c_0_ ;
  wire c_0_ ;
  output c_1_ ;
  wire c_1_ ;
  output c_2_ ;
  wire c_2_ ;
  output c_3_ ;
  wire c_3_ ;
  output c_4_ ;
  wire c_4_ ;
  output c_5_ ;
  wire c_5_ ;
  output c_6_ ;
  wire c_6_ ;
  output c_7_ ;
  wire c_7_ ;
  output c_8_ ;
  wire c_8_ ;
  assign c_8_  = 4'h8 >> { a_8_ , b_8_  };
  assign c_0_  = 4'h8 >> { a_0_ , b_0_  };
  assign c_1_  = 4'h8 >> { a_1_ , b_1_  };
  assign c_2_  = 4'h8 >> { a_2_ , b_2_  };
  assign c_3_  = 4'h8 >> { a_3_ , b_3_  };
  assign c_4_  = 4'h8 >> { a_4_ , b_4_  };
  assign c_5_  = 4'h8 >> { a_5_ , b_5_  };
  assign c_6_  = 4'h8 >> { a_6_ , b_6_  };
  assign c_7_  = 4'h8 >> { a_7_ , b_7_  };
endmodule
