# Provide a mapping reserved SystemVerilog keywords to alternatives
# to prevent syntax errors in the generated code.

"""
Reserved keywords that need to be mapped to a different name.

"""
REMAP_NAME = set(
    [
        "always",
        "assign",
        "automatic",
        "begin",
        "bit",
        "case",
        "casex",
        "casez",
        "cell",
        "class",
        "config",
        "deassign",
        "default",
        "defparam",
        "design",
        "disable",
        "do",
        "edge",
        "else",
        "end",
        "endcase",
        "endconfig",
        "endfunction",
        "endgenerate",
        "endmodule",
        "endprimitive",
        "endspecify",
        "endtable",
        "endtask",
        "event",
        "for",
        "force",
        "forever",
        "fork",
        "function",
        "generate",
        "genvar",
        "if",
        "ifnone",
        "incdir",
        "initial",
        "inout",
        "input",
        "instance",
        "join",
        "liblist",
        "library",
        "localparam",
        "macromodule",
        "module",
        "negedge",
        "output",
        "package",
        "parameter",
        "posedge",
        "primitive",
        "reg",
        "release",
        "repeat",
        "reset",
        "scalared",
        "set",
        "signed",
        "specify",
        "specparam",
        "strength",
        "table",
        "task",
        "tri",
        "tri0",
        "tri1",
        "triand",
        "trior",
        "trireg",
        "type",
        "unsigned",
        "use",
        "vectored",
        "wait",
        "wand",
        "while",
        "wire",
        "wor",
    ]
)
