n work Data_Block verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 25.125;
av .compile_point_starttime_stamp "Tue Dec  5 20:03:43 2023";
av .compile_point_endtime_stamp "Tue Dec  5 20:04:08 2023";
av .compile_point_realtime_used 24.977;
