INTSTYLE=ise
INFILE=C:\Users\Sergio\Documents\XILINX\Verilog\marzo_proyecto\Slot.ncd
OUTFILE=C:\Users\Sergio\Documents\XILINX\Verilog\marzo_proyecto\Slot.bit
FAMILY=Spartan6
PART=xc6slx9-3csg324
WORKINGDIR=C:\Users\Sergio\Documents\XILINX\Verilog\marzo_proyecto
LICENSE=WebPack
USER_INFO=__0_0_0
