  DFT工程师：
    1.DFT实现（Scanchain/Mbist）
    2.DFT验证
  数字后端工程师：将rtl（功能）文件和sdc（性能）文件，转化成gds（功能/性能/物理）文件
    1.自动布局布线（icc）
    2.cts时钟树综合
    3.静态时序分析（STA）
    4.PT时序收敛
    5.版图验证(Calibre)


DFT:
考虑可测试性的设计，面积占5%-8%
写向量，覆盖更多的缺陷，花费更少的时间（按秒收费）
  IO test（高低电平）
    DC测试向量：测量电源和地的漏电流leakage
      IIH：输入高电平，判断电阻是否在设计范围内
      IIL：输入低电平，判断电阻是否在设计范围内
      IOH：输出高电平时，拉电流能力
      IOL：输出低电平时，灌电流能力
      VIL：输入正确识别到0时的最大电压参数
      VIH：输入正确识别到1时的最小电压参数
      VOH：输出1时的最小电压参数
      VOL：输出0时的最大电压参数
  Logic test
  Memory test（Memory bist，读写译码，。。）
  IP test
  Lowpower test


CTS时钟树综合
 - 就是时钟的布线，保证每个寄存器的时钟相位一致，因为实际上时钟到达每个寄存器的延时是不一致的，所以需要产生树状的时钟。
 - clock latency为时钟树总延时
 - clock skew为寄存器之间的相位差

寄生效应
 - 渗入高速电路中隐藏的寄生电容和电感，使PCB电路板中原因不明的小故障
 - 如封装引脚和铜导线引起的寄生电容和电感，在直流低频时不太影响，在高频交流时影响很大


不可消除，只能优化
