---
layout : single
title: "[Analysis] Simulation Results"
categories: 
  - MOSFET Process Simulation  
toc: true
toc_sticky: true
use_math: true
---

SDevice로 측정한 결과를 분석 (Terminated)

## 0. Transfer Characteristics  

&nbsp;

<div align="center">
  <img src="/assets/images/mosfet/66.png" width="80%" height="80%" alt="MOSFET 영역 이미지"/>
  <p><em>(청) Saturation<br>(녹) Mid<br>(적) Linear</em></p>
</div>

- 동일한 $$V_G$$ Sweep 조건에서 Drain 전압을 각각 0.05V/0.35V/0.7V를 인가  
  - 각각의 조건을 Linear/Mid/Saturation mode라고 가정  
- 동일한 $$V_G$$ 전압에서 $$V_D$$가 높을수록 Drain current가 더 크게 측정됨  

&nbsp;

> **전달 특성 그래프 참고 자료**  

<p align="center"><img src="/assets/images/mosfet/67.png" width="60%" height="60%"  title="" alt=""/></p>

&nbsp;

## 1. GIDL check  

&nbsp;

<p align="center"><img src="/assets/images/mosfet/68.png" width="80%" height="80%"  title="" alt=""/></p>

- **GIDL**  
  - GIDL 발생 조건  
    - Gate와 Source/Drain이 Overlap되어 있음  
    - $$V_G$$가 0V 이하, $$V_D$$는 비교적 강한 세기여야 함  
  - 이때, 계면의 Energy band가 심하게 휘어지면서 Valence Band의 전자가 Tunneling을 통해 Conduction band로 이동하며 누설전류가 발생하는 현상  

&nbsp;

- 위 Profile은 $$V_D$$ = 0.7V, $$V_G$$ = -0.7V가 인가되었을 때의 소자를 측정한 결과  
- Drain과 Gate의 Overlap Interface에서 Band-to-Band Tunneling이 발생하는 것을 확인 가능  

&nbsp;

<p align="center"><img src="/assets/images/mosfet/69.png" width="80%" height="80%"  title="" alt=""/></p>

- **GIDL off-current 측정**  
  - Off-current는 그 값이 매우 작기 때문에 Linear Scale이 아닌 Log Scale의 전달 특성 그래프로 확인해야 함  
  - 위 그래프에서는 $$V_D$$ = 0.7V에서 측정한 결과로, $$V_G$$ = 0V를 기점으로 Off current가 급증하는 것을 확인 가능  
  - `Band2Band(Model = Hurkx)`와 같이 Band-to-Band Tunneling 관련 Physics를 반영해야 GIDL에 의한 전류를 Plot할 수 있음  
    - 그렇지 않은 경우, Noise가 심하게 발생하니 주의   

&nbsp;

## 2. Output Characteristics  

&nbsp;

<div align="center">
  <img src="/assets/images/mosfet/70.png" width="80%" height="80%" alt="MOSFET 영역 이미지"/>
  <p><em>(녹) \( V_G = 1.8\,\text{V} \)<br>(적) \( V_G = 0.9\,\text{V} \)</em></p>
</div>

- 동일한 $$V_D$$ Sweep에 대해 Gate 전압을 각각 0.9V, 1.8V로 인가하여 출력 특성을 Split함  
- 출력 특성 curve에서는 전달 특성 대비 Saturation과 Linear를 명확히 구분 가능  
- **Channel Length Modulation**
  - 두 특성 곡선 모두 Saturation에 진입하면서 전류의 증가량이 급감  
  - 하지만 이론 상으로 Drain voltage에 상관없이 전류의 세기가 일정해야 하는데, 실제로는 $$V_D$$ 증가에 따라 전류가 약소하게 증가  
  - CLM에 의해 Effective Channel Length가 감소 중이라고 예상  

&nbsp;

> **출력 특성 그래프 참고 자료**  

<p align="center"><img src="/assets/images/mosfet/71.png" width="60%" height="60%"  title="" alt=""/></p>

&nbsp;

## 3. CV Plot

&nbsp;

<div align="center">
  <img src="/assets/images/mosfet/72.png" width="80%" height="80%" alt="MOSFET 영역 이미지"/>
  <p><em>Frequency = 1MHz</em></p>
</div>

- Accumulation / Depletion / Inversion mode를 비교적 명확하게 구분 가능  
- Density Gradient model을 Physics에 추가했기 때문에 Accumulation mode와 Inversion mode에서 Oxide Capacitance가 일부 감소했을 것으로 판단  
- **Poly-Depletion Effect**  
  - Poly-Si Gate를 사용했다면 Strong Inversion에서 Total Capacitance가 감소했을 것  
  - 이번에는 Metal Gate를 사용했기 때문에 Poly-Depletion effect가 Strong Inversion에서 발생하지 않아, Capacitance가 감소하지 않음  

&nbsp; 


