> 本文内容由[Scorpion \(CPU\)](https://zh.wikipedia.org/wiki/Scorpion_\(CPU\))转换而来。


**Scorpion**是[高通](../Page/高通.md "wikilink")設計的[ARMv7相容](https://zh.wikipedia.org/wiki/ARM架構 "wikilink")[CPU核心](https://zh.wikipedia.org/wiki/CPU "wikilink")，使用於高通的[驍龍系統晶片](https://zh.wikipedia.org/wiki/驍龍 "wikilink")（[SoC](https://zh.wikipedia.org/wiki/SoC "wikilink")）上。效能上大致與[ARM Cortex-A8以及](../Page/ARM_Cortex-A8.md "wikilink")相仿。

## 概觀

  - 10/12級、帶雙路（2-way）解碼的整數流水線，三路[超純量](../Page/超純量.md "wikilink")[亂序執行](../Page/乱序执行.md "wikilink")\[1\]
  - 指令管線化的VFPv3\[2\]以及128位元寬度的[NEON](https://zh.wikipedia.org/wiki/ARM架構#進階SIMD（NEON） "wikilink") [SIMD單元](https://zh.wikipedia.org/wiki/SIMD "wikilink")
  - 三個執行端口
  - 32 KB資料 + 32 KB指令一級[快取](https://zh.wikipedia.org/wiki/CPU快取 "wikilink")
  - 256 KB（單個CPU核心配置）或512 KB（[雙核配置](../Page/多核心處理器.md "wikilink")）的二級快取
  - 單CPU核心或雙CPU核心配置
  - 2.1 DMIPS/MHz
  - 65～28奈米製程

## 參見

  -
  - [高通驍龍元件列表](../Page/高通驍龍元件列表.md "wikilink")

## 參考資料

[Category:ARM架構](https://zh.wikipedia.org/wiki/Category:ARM架構 "wikilink") [Category:高通](https://zh.wikipedia.org/wiki/Category:高通 "wikilink")

1.  <http://rtcgroup.com/arm/2007/presentations/253%20-%20ARM_DevCon_2007_Snapdragon_FINAL_20071004.pdf>
2.