TimeQuest Timing Analyzer report for hardware
Wed Dec 09 13:57:07 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clockDIV:newClock|state.01'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clockDIV:newClock|state.01'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clockDIV:newClock|state.01'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clockDIV:newClock|state.01'
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clockDIV:newClock|state.01'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'clockDIV:newClock|state.01'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; hardware                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; clockDIV:newClock|state.01 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDIV:newClock|state.01 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+-----------+-----------------+----------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                 ; Note ;
+-----------+-----------------+----------------------------+------+
; 63.54 MHz ; 63.54 MHz       ; clockDIV:newClock|state.01 ;      ;
; 391.7 MHz ; 391.7 MHz       ; clk                        ;      ;
+-----------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clockDIV:newClock|state.01 ; -14.738 ; -27615.315    ;
; clk                        ; -1.553  ; -11.897       ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.547 ; -4.506        ;
; clockDIV:newClock|state.01 ; 0.391  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -11.380       ;
; clockDIV:newClock|state.01 ; -0.500 ; -7075.000     ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                      ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -14.738 ; top_level:processor|angle[4]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.769     ;
; -14.737 ; top_level:processor|angle[4]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.768     ;
; -14.737 ; top_level:processor|angle[4]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.768     ;
; -14.736 ; top_level:processor|angle[4]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.767     ;
; -14.736 ; top_level:processor|angle[4]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.767     ;
; -14.734 ; top_level:processor|angle[4]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.765     ;
; -14.681 ; top_level:processor|angle[5]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.712     ;
; -14.680 ; top_level:processor|angle[5]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.711     ;
; -14.680 ; top_level:processor|angle[5]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.711     ;
; -14.679 ; top_level:processor|angle[5]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.710     ;
; -14.679 ; top_level:processor|angle[5]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.710     ;
; -14.677 ; top_level:processor|angle[5]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.708     ;
; -14.611 ; top_level:processor|angle[6]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.642     ;
; -14.610 ; top_level:processor|angle[6]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.641     ;
; -14.610 ; top_level:processor|angle[6]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.641     ;
; -14.609 ; top_level:processor|angle[6]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.640     ;
; -14.609 ; top_level:processor|angle[6]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.640     ;
; -14.607 ; top_level:processor|angle[6]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.638     ;
; -14.528 ; top_level:processor|angle[7]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.559     ;
; -14.527 ; top_level:processor|angle[7]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.558     ;
; -14.527 ; top_level:processor|angle[7]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.558     ;
; -14.526 ; top_level:processor|angle[7]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.557     ;
; -14.526 ; top_level:processor|angle[7]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.557     ;
; -14.524 ; top_level:processor|angle[7]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.555     ;
; -14.492 ; top_level:processor|angle[8]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.523     ;
; -14.491 ; top_level:processor|angle[8]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.522     ;
; -14.491 ; top_level:processor|angle[8]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.522     ;
; -14.490 ; top_level:processor|angle[8]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.521     ;
; -14.490 ; top_level:processor|angle[8]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.521     ;
; -14.488 ; top_level:processor|angle[8]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.519     ;
; -14.340 ; top_level:processor|angle[4]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.371     ;
; -14.283 ; top_level:processor|angle[5]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.314     ;
; -14.213 ; top_level:processor|angle[6]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.244     ;
; -14.130 ; top_level:processor|angle[7]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.161     ;
; -14.094 ; top_level:processor|angle[8]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 15.125     ;
; -13.720 ; top_level:processor|angle[7]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.748     ;
; -13.720 ; top_level:processor|angle[7]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.748     ;
; -13.711 ; top_level:processor|angle[7]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.739     ;
; -13.671 ; top_level:processor|angle[7]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.699     ;
; -13.602 ; top_level:processor|angle[6]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.630     ;
; -13.602 ; top_level:processor|angle[6]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.630     ;
; -13.593 ; top_level:processor|angle[6]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.621     ;
; -13.553 ; top_level:processor|angle[6]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.581     ;
; -13.420 ; top_level:processor|angle[8]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.448     ;
; -13.420 ; top_level:processor|angle[8]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.448     ;
; -13.411 ; top_level:processor|angle[8]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.439     ;
; -13.371 ; top_level:processor|angle[8]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 14.399     ;
; -13.266 ; top_level:processor|angle[3]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.297     ;
; -13.265 ; top_level:processor|angle[3]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.296     ;
; -13.265 ; top_level:processor|angle[3]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.296     ;
; -13.264 ; top_level:processor|angle[3]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.295     ;
; -13.264 ; top_level:processor|angle[3]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.295     ;
; -13.262 ; top_level:processor|angle[3]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 14.293     ;
; -13.139 ; top_level:processor|angle[7]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.168     ;
; -13.138 ; top_level:processor|angle[7]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.167     ;
; -13.137 ; top_level:processor|angle[7]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.166     ;
; -13.021 ; top_level:processor|angle[6]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.050     ;
; -13.020 ; top_level:processor|angle[6]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.049     ;
; -13.019 ; top_level:processor|angle[6]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 14.048     ;
; -12.868 ; top_level:processor|angle[3]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 13.899     ;
; -12.839 ; top_level:processor|angle[8]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 13.868     ;
; -12.838 ; top_level:processor|angle[8]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 13.867     ;
; -12.837 ; top_level:processor|angle[8]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 13.866     ;
; -12.279 ; top_level:processor|angle[5]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 13.307     ;
; -12.279 ; top_level:processor|angle[5]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 13.307     ;
; -12.270 ; top_level:processor|angle[5]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 13.298     ;
; -12.230 ; top_level:processor|angle[5]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 13.258     ;
; -11.698 ; top_level:processor|angle[5]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 12.727     ;
; -11.697 ; top_level:processor|angle[5]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 12.726     ;
; -11.696 ; top_level:processor|angle[5]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 12.725     ;
; -11.449 ; top_level:processor|angle[2]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.480     ;
; -11.448 ; top_level:processor|angle[2]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.479     ;
; -11.448 ; top_level:processor|angle[2]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.479     ;
; -11.447 ; top_level:processor|angle[2]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.478     ;
; -11.447 ; top_level:processor|angle[2]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.478     ;
; -11.445 ; top_level:processor|angle[2]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.476     ;
; -11.051 ; top_level:processor|angle[2]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.082     ;
; -10.223 ; top_level:processor|angle[4]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 11.251     ;
; -10.223 ; top_level:processor|angle[4]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 11.251     ;
; -10.214 ; top_level:processor|angle[4]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 11.242     ;
; -10.174 ; top_level:processor|angle[4]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 11.202     ;
; -10.040 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 11.084     ;
; -10.017 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.007      ; 11.060     ;
; -9.882  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[69].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 10.918     ;
; -9.873  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 10.915     ;
; -9.809  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 10.858     ;
; -9.782  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 10.832     ;
; -9.772  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 10.836     ;
; -9.721  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 10.753     ;
; -9.655  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.030      ; 10.721     ;
; -9.642  ; top_level:processor|angle[4]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 10.671     ;
; -9.641  ; top_level:processor|angle[4]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 10.670     ;
; -9.640  ; top_level:processor|angle[4]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 10.669     ;
; -9.628  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[82].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 10.673     ;
; -9.627  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 10.671     ;
; -9.604  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 10.636     ;
; -9.575  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.048      ; 10.659     ;
; -9.529  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.033      ; 10.598     ;
; -9.506  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.025      ; 10.567     ;
; -9.495  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.002      ; 10.533     ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.553 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.527 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.563      ;
; -1.501 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.537      ;
; -1.487 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.523      ;
; -1.452 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.488      ;
; -1.414 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.450      ;
; -1.400 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.362 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.398      ;
; -1.345 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.381      ;
; -1.345 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.381      ;
; -1.345 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.381      ;
; -1.341 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.377      ;
; -1.341 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.377      ;
; -1.309 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.345      ;
; -1.305 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.341      ;
; -1.301 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.337      ;
; -1.301 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.337      ;
; -1.290 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.326      ;
; -1.290 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.326      ;
; -1.286 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.322      ;
; -1.286 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.322      ;
; -1.272 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.308      ;
; -1.259 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.295      ;
; -1.258 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.294      ;
; -1.257 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.293      ;
; -1.244 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.280      ;
; -1.220 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.256      ;
; -1.219 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.255      ;
; -1.218 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.254      ;
; -1.209 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.245      ;
; -1.206 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.242      ;
; -1.162 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.198      ;
; -1.162 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.198      ;
; -1.159 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.195      ;
; -1.158 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.194      ;
; -1.158 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.194      ;
; -1.101 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.137      ;
; -1.069 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.105      ;
; -1.069 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.105      ;
; -1.055 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.091      ;
; -1.029 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.065      ;
; -1.029 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.065      ;
; -1.027 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.063      ;
; -1.027 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.063      ;
; -1.023 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.059      ;
; -1.023 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.059      ;
; -0.943 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.979      ;
; -0.941 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.977      ;
; -0.940 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.976      ;
; -0.918 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.954      ;
; -0.896 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.932      ;
; -0.896 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.932      ;
; -0.892 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.928      ;
; -0.892 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.928      ;
; -0.886 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.922      ;
; -0.886 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.922      ;
; -0.787 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.823      ;
; -0.786 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.822      ;
; -0.751 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.787      ;
; -0.751 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.787      ;
; -0.597 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.633      ;
; -0.597 ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.633      ;
; -0.575 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.611      ;
; -0.436 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.472      ;
; -0.018 ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.054      ;
; 0.379  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.657      ;
; 2.229  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 2.688      ; 1.245      ;
; 2.729  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 2.688      ; 1.245      ;
; 2.817  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 2.688      ; 0.657      ;
; 3.317  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 2.688      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                   ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.547 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 2.688      ; 0.657      ;
; -2.047 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 2.688      ; 0.657      ;
; -1.959 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 2.688      ; 1.245      ;
; -1.459 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 2.688      ; 1.245      ;
; 0.391  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.788  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.953  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 1.009  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.011  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.088  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.204  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.206  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.220  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.231  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.271  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.339  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.345  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.611      ;
; 1.356  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.622      ;
; 1.367  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.367  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.390  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.419  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.685      ;
; 1.419  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.685      ;
; 1.420  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.420  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.482  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.521  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.787      ;
; 1.521  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.787      ;
; 1.522  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.525  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.791      ;
; 1.534  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.535  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.801      ;
; 1.556  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.822      ;
; 1.557  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.823      ;
; 1.653  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.656  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.922      ;
; 1.656  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.922      ;
; 1.666  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.932      ;
; 1.668  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.708  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.974      ;
; 1.710  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.976      ;
; 1.711  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.977      ;
; 1.713  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.979      ;
; 1.799  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.065      ;
; 1.799  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.065      ;
; 1.800  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.066      ;
; 1.801  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.839  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.839  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.105      ;
; 1.846  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.112      ;
; 1.872  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.944  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.210      ;
; 1.948  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.214      ;
; 1.983  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.249      ;
; 1.988  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.254      ;
; 1.990  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.256      ;
; 2.027  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.293      ;
; 2.028  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.294      ;
; 2.042  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.308      ;
; 2.079  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.345      ;
; 2.132  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.398      ;
; 2.170  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.436      ;
; 2.184  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.450      ;
; 2.222  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.488      ;
; 2.271  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.537      ;
; 2.323  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.589      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.391 ; top_level:processor|rst_cda                                                                               ; top_level:processor|rst_cda                                                                               ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_level:processor|angle[8]                                                                              ; top_level:processor|angle[8]                                                                              ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[41].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[41].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[34].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[34].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[1].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[1].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[63].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[63].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[16].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[16].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[64].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[64].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[28].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[28].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.787      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[57].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[57].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[49].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[49].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[45].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[45].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[29].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[29].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[19].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[19].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[14].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[14].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[2].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[2].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.791      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.10|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.10|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDIV:newClock|state.01'                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; clk                        ; 0.519 ; 0.519 ; Rise       ; clk                        ;
; reset     ; clk                        ; 5.842 ; 5.842 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 5.337 ; 5.337 ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 6.343 ; 6.343 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 4.235 ; 4.235 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 4.235 ; 4.235 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 4.452 ; 4.452 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 4.452 ; 4.452 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 5.008 ; 5.008 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 5.008 ; 5.008 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 4.827 ; 4.827 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 4.827 ; 4.827 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 0.674  ; 0.674  ; Rise       ; clk                        ;
; reset     ; clk                        ; -3.792 ; -3.792 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.191  ; 0.191  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -4.095 ; -4.095 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -4.005 ; -4.005 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -4.005 ; -4.005 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -4.222 ; -4.222 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -4.222 ; -4.222 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -4.778 ; -4.778 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -4.778 ; -4.778 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -4.597 ; -4.597 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -4.597 ; -4.597 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 7.477 ; 7.477 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 7.199 ; 7.199 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 7.214 ; 7.214 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 7.200 ; 7.200 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 7.226 ; 7.226 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 7.477 ; 7.477 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 7.466 ; 7.466 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 7.470 ; 7.470 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 9.470 ; 9.470 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.743 ; 8.743 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 8.445 ; 8.445 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.373 ; 9.373 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 7.810 ; 7.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.470 ; 9.470 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 8.219 ; 8.219 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.042 ; 9.042 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 9.285 ; 9.285 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 7.991 ; 7.991 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 8.531 ; 8.531 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 7.934 ; 7.934 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 8.332 ; 8.332 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 8.296 ; 8.296 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 8.000 ; 8.000 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.285 ; 9.285 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 7.199 ; 7.199 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 7.199 ; 7.199 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 7.214 ; 7.214 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 7.200 ; 7.200 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 7.226 ; 7.226 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 7.477 ; 7.477 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 7.466 ; 7.466 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 7.470 ; 7.470 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 7.810 ; 7.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.743 ; 8.743 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 8.445 ; 8.445 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.373 ; 9.373 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 7.810 ; 7.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.470 ; 9.470 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 8.219 ; 8.219 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.042 ; 9.042 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 7.934 ; 7.934 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 7.991 ; 7.991 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 8.531 ; 8.531 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 7.934 ; 7.934 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 8.332 ; 8.332 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 8.296 ; 8.296 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 8.000 ; 8.000 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.285 ; 9.285 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; x1[7]      ; msb_x1      ; 10.569 ;    ;    ; 10.569 ;
; x2[7]      ; msb_x2      ; 9.663  ;    ;    ; 9.663  ;
; y1[7]      ; msb_y1      ; 9.611  ;    ;    ; 9.611  ;
; y2[7]      ; msb_y2      ; 10.463 ;    ;    ; 10.463 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; x1[7]      ; msb_x1      ; 10.569 ;    ;    ; 10.569 ;
; x2[7]      ; msb_x2      ; 9.663  ;    ;    ; 9.663  ;
; y1[7]      ; msb_y1      ; 9.611  ;    ;    ; 9.611  ;
; y2[7]      ; msb_y2      ; 10.463 ;    ;    ; 10.463 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clockDIV:newClock|state.01 ; -5.880 ; -9825.722     ;
; clk                        ; -0.148 ; -0.675        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.590 ; -2.956        ;
; clockDIV:newClock|state.01 ; 0.215  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -11.380       ;
; clockDIV:newClock|state.01 ; -0.500 ; -7075.000     ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.880 ; top_level:processor|angle[4]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.907      ;
; -5.880 ; top_level:processor|angle[4]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.907      ;
; -5.880 ; top_level:processor|angle[4]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.907      ;
; -5.878 ; top_level:processor|angle[4]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.905      ;
; -5.878 ; top_level:processor|angle[4]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.905      ;
; -5.877 ; top_level:processor|angle[4]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.904      ;
; -5.852 ; top_level:processor|angle[5]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.879      ;
; -5.852 ; top_level:processor|angle[5]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.879      ;
; -5.852 ; top_level:processor|angle[5]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.879      ;
; -5.850 ; top_level:processor|angle[5]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.877      ;
; -5.850 ; top_level:processor|angle[5]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.877      ;
; -5.849 ; top_level:processor|angle[5]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.876      ;
; -5.818 ; top_level:processor|angle[6]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.845      ;
; -5.818 ; top_level:processor|angle[6]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.845      ;
; -5.818 ; top_level:processor|angle[6]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.845      ;
; -5.816 ; top_level:processor|angle[6]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.843      ;
; -5.816 ; top_level:processor|angle[6]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.843      ;
; -5.815 ; top_level:processor|angle[6]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.842      ;
; -5.776 ; top_level:processor|angle[7]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.803      ;
; -5.776 ; top_level:processor|angle[7]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.803      ;
; -5.776 ; top_level:processor|angle[7]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.803      ;
; -5.774 ; top_level:processor|angle[7]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.801      ;
; -5.774 ; top_level:processor|angle[7]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.801      ;
; -5.773 ; top_level:processor|angle[7]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.800      ;
; -5.754 ; top_level:processor|angle[8]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.781      ;
; -5.754 ; top_level:processor|angle[8]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.781      ;
; -5.754 ; top_level:processor|angle[8]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.781      ;
; -5.752 ; top_level:processor|angle[8]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.779      ;
; -5.752 ; top_level:processor|angle[8]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.779      ;
; -5.751 ; top_level:processor|angle[8]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.778      ;
; -5.712 ; top_level:processor|angle[4]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.739      ;
; -5.684 ; top_level:processor|angle[5]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.711      ;
; -5.650 ; top_level:processor|angle[6]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.677      ;
; -5.608 ; top_level:processor|angle[7]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.635      ;
; -5.586 ; top_level:processor|angle[8]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.613      ;
; -5.348 ; top_level:processor|angle[7]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.371      ;
; -5.344 ; top_level:processor|angle[7]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.367      ;
; -5.344 ; top_level:processor|angle[7]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.367      ;
; -5.335 ; top_level:processor|angle[7]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.358      ;
; -5.294 ; top_level:processor|angle[6]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.317      ;
; -5.290 ; top_level:processor|angle[6]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.313      ;
; -5.290 ; top_level:processor|angle[6]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.313      ;
; -5.281 ; top_level:processor|angle[6]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.304      ;
; -5.236 ; top_level:processor|angle[3]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.263      ;
; -5.236 ; top_level:processor|angle[3]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.263      ;
; -5.236 ; top_level:processor|angle[3]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.263      ;
; -5.234 ; top_level:processor|angle[3]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.261      ;
; -5.234 ; top_level:processor|angle[3]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.261      ;
; -5.233 ; top_level:processor|angle[3]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.260      ;
; -5.210 ; top_level:processor|angle[8]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.233      ;
; -5.206 ; top_level:processor|angle[8]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.229      ;
; -5.206 ; top_level:processor|angle[8]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.229      ;
; -5.197 ; top_level:processor|angle[8]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 6.220      ;
; -5.068 ; top_level:processor|angle[3]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 6.095      ;
; -5.065 ; top_level:processor|angle[7]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.089      ;
; -5.062 ; top_level:processor|angle[7]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.086      ;
; -5.062 ; top_level:processor|angle[7]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.086      ;
; -5.011 ; top_level:processor|angle[6]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.035      ;
; -5.008 ; top_level:processor|angle[6]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.032      ;
; -5.008 ; top_level:processor|angle[6]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 6.032      ;
; -4.927 ; top_level:processor|angle[8]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.951      ;
; -4.924 ; top_level:processor|angle[8]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.948      ;
; -4.924 ; top_level:processor|angle[8]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.948      ;
; -4.807 ; top_level:processor|angle[5]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 5.830      ;
; -4.803 ; top_level:processor|angle[5]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 5.826      ;
; -4.803 ; top_level:processor|angle[5]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 5.826      ;
; -4.794 ; top_level:processor|angle[5]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 5.817      ;
; -4.524 ; top_level:processor|angle[5]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.548      ;
; -4.521 ; top_level:processor|angle[5]                                                                              ; segment0[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.545      ;
; -4.521 ; top_level:processor|angle[5]                                                                              ; segment0[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 5.545      ;
; -4.479 ; top_level:processor|angle[2]                                                                              ; segment1[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.506      ;
; -4.479 ; top_level:processor|angle[2]                                                                              ; segment1[5]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.506      ;
; -4.479 ; top_level:processor|angle[2]                                                                              ; segment1[6]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.506      ;
; -4.477 ; top_level:processor|angle[2]                                                                              ; segment1[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.504      ;
; -4.477 ; top_level:processor|angle[2]                                                                              ; segment1[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.504      ;
; -4.476 ; top_level:processor|angle[2]                                                                              ; segment1[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.503      ;
; -4.311 ; top_level:processor|angle[2]                                                                              ; segment1[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 5.338      ;
; -3.902 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 4.942      ;
; -3.893 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.007      ; 4.932      ;
; -3.879 ; top_level:processor|angle[4]                                                                              ; segment0[4]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 4.902      ;
; -3.875 ; top_level:processor|angle[4]                                                                              ; segment0[0]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 4.898      ;
; -3.875 ; top_level:processor|angle[4]                                                                              ; segment0[1]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 4.898      ;
; -3.866 ; top_level:processor|angle[4]                                                                              ; segment0[2]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 4.889      ;
; -3.828 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 4.866      ;
; -3.785 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.023      ; 4.840      ;
; -3.759 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[69].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.001     ; 4.790      ;
; -3.741 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.024      ; 4.797      ;
; -3.738 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 4.778      ;
; -3.717 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 4.762      ;
; -3.716 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[82].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 4.756      ;
; -3.697 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.015      ; 4.744      ;
; -3.696 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.006     ; 4.722      ;
; -3.694 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.041      ; 4.767      ;
; -3.682 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.032      ; 4.746      ;
; -3.663 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 4.696      ;
; -3.624 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.006     ; 4.650      ;
; -3.603 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 4.657      ;
; -3.603 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[64].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.004      ; 4.639      ;
; -3.600 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.031      ; 4.663      ;
; -3.596 ; top_level:processor|angle[4]                                                                              ; segment0[3]~reg0                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.008     ; 4.620      ;
+--------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.148 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.180      ;
; -0.136 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.168      ;
; -0.135 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.167      ;
; -0.121 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.153      ;
; -0.120 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.118 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.150      ;
; -0.111 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.111 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.100 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.132      ;
; -0.074 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.106      ;
; -0.070 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.102      ;
; -0.052 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.052 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.084      ;
; -0.051 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.083      ;
; -0.051 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.083      ;
; -0.050 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.082      ;
; -0.044 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.076      ;
; -0.036 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.068      ;
; -0.035 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.067      ;
; -0.030 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.062      ;
; -0.026 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.058      ;
; -0.025 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.057      ;
; -0.021 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.053      ;
; -0.020 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.052      ;
; -0.016 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.048      ;
; -0.015 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.047      ;
; -0.005 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.001 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.033      ;
; 0.000  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.032      ;
; 0.000  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.032      ;
; 0.014  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.025  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.031  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.001      ;
; 0.032  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.000      ;
; 0.033  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.999      ;
; 0.034  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.998      ;
; 0.049  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.983      ;
; 0.056  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.976      ;
; 0.056  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.976      ;
; 0.064  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.968      ;
; 0.065  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.967      ;
; 0.069  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.963      ;
; 0.080  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.952      ;
; 0.081  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.951      ;
; 0.095  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.937      ;
; 0.096  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.099  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.933      ;
; 0.100  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.932      ;
; 0.102  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.930      ;
; 0.141  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.891      ;
; 0.141  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.891      ;
; 0.142  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.890      ;
; 0.164  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.868      ;
; 0.165  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.867      ;
; 0.168  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.864      ;
; 0.169  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.863      ;
; 0.195  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.837      ;
; 0.196  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.836      ;
; 0.267  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.765      ;
; 0.268  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.764      ;
; 0.270  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.762      ;
; 0.349  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.683      ;
; 0.523  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.509      ;
; 0.665  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 1.746  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 1.664      ; 0.591      ;
; 1.970  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 1.664      ; 0.367      ;
; 2.246  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 1.664      ; 0.591      ;
; 2.470  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 1.664      ; 0.367      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                   ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.590 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 1.664      ; 0.367      ;
; -1.366 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 1.664      ; 0.591      ;
; -1.090 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 1.664      ; 0.367      ;
; -0.866 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 1.664      ; 0.591      ;
; 0.215  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.357  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.445  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.462  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.476  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.531  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.545  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.560  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.712      ;
; 0.564  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.597  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.610  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.613  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.635  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.658  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.658  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.658  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.659  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.666  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.666  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.681  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.681  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.682  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.684  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.685  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.711  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.711  ; clockDIV:newClock|counter[6] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.715  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.716  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.725  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.877      ;
; 0.735  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.887      ;
; 0.739  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.891      ;
; 0.750  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.759  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.780  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.780  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.784  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.785  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.789  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.790  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.796  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.799  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.800  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.811  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.963      ;
; 0.822  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.848  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.000      ;
; 0.855  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.859  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.011      ;
; 0.880  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.032      ;
; 0.880  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.032      ;
; 0.885  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.895  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.910  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.924  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.950  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.954  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.980  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.132      ;
; 0.998  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 1.028  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.180      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.215 ; top_level:processor|rst_cda                                                                               ; top_level:processor|rst_cda                                                                               ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_level:processor|angle[8]                                                                              ; top_level:processor|angle[8]                                                                              ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[60].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[41].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[41].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[34].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[34].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[1].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[1].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[85].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[63].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[63].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[16].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[16].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[64].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[64].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[83].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[28].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[28].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[12].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[72].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[80].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[27].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[70].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[67].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[57].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[57].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[54].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[49].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[49].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[45].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[45].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[39].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[38].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[29].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[29].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[19].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[19].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[14].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[14].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[2].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[2].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[4].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[84].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[13].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.10|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.10|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDIV:newClock|state.01'                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; -0.055 ; -0.055 ; Rise       ; clk                        ;
; reset     ; clk                        ; 3.088  ; 3.088  ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 2.568  ; 2.568  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 3.402  ; 3.402  ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 2.363  ; 2.363  ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 2.363  ; 2.363  ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 2.444  ; 2.444  ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 2.444  ; 2.444  ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 2.737  ; 2.737  ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 2.737  ; 2.737  ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 2.717  ; 2.717  ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 2.717  ; 2.717  ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 0.587  ; 0.587  ; Rise       ; clk                        ;
; reset     ; clk                        ; -2.078 ; -2.078 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.351  ; 0.351  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -2.287 ; -2.287 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -2.243 ; -2.243 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -2.243 ; -2.243 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -2.324 ; -2.324 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -2.324 ; -2.324 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -2.617 ; -2.617 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -2.617 ; -2.617 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -2.597 ; -2.597 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -2.597 ; -2.597 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 4.108 ; 4.108 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 3.974 ; 3.974 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 3.971 ; 3.971 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 3.970 ; 3.970 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 3.995 ; 3.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.108 ; 4.108 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.097 ; 4.097 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.101 ; 4.101 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 5.137 ; 5.137 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.810 ; 4.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.583 ; 4.583 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.995 ; 4.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.255 ; 4.255 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 5.137 ; 5.137 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.415 ; 4.415 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.910 ; 4.910 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 5.015 ; 5.015 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.562 ; 4.562 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.368 ; 4.368 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.504 ; 4.504 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.468 ; 4.468 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 5.015 ; 5.015 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 3.970 ; 3.970 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 3.974 ; 3.974 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 3.971 ; 3.971 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 3.970 ; 3.970 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 3.995 ; 3.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.108 ; 4.108 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.097 ; 4.097 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.101 ; 4.101 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 4.255 ; 4.255 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.810 ; 4.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.583 ; 4.583 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.995 ; 4.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.255 ; 4.255 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 5.137 ; 5.137 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.415 ; 4.415 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.910 ; 4.910 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.562 ; 4.562 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.368 ; 4.368 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.504 ; 4.504 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.468 ; 4.468 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 5.015 ; 5.015 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; x1[7]      ; msb_x1      ; 5.911 ;    ;    ; 5.911 ;
; x2[7]      ; msb_x2      ; 5.568 ;    ;    ; 5.568 ;
; y1[7]      ; msb_y1      ; 5.507 ;    ;    ; 5.507 ;
; y2[7]      ; msb_y2      ; 5.972 ;    ;    ; 5.972 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; x1[7]      ; msb_x1      ; 5.911 ;    ;    ; 5.911 ;
; x2[7]      ; msb_x2      ; 5.568 ;    ;    ; 5.568 ;
; y1[7]      ; msb_y1      ; 5.507 ;    ;    ; 5.507 ;
; y2[7]      ; msb_y2      ; 5.972 ;    ;    ; 5.972 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Clock                       ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -14.738    ; -2.547 ; N/A      ; N/A     ; -1.380              ;
;  clk                        ; -1.553     ; -2.547 ; N/A      ; N/A     ; -1.380              ;
;  clockDIV:newClock|state.01 ; -14.738    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS             ; -27627.212 ; -4.506 ; 0.0      ; 0.0     ; -7086.38            ;
;  clk                        ; -11.897    ; -4.506 ; N/A      ; N/A     ; -11.380             ;
;  clockDIV:newClock|state.01 ; -27615.315 ; 0.000  ; N/A      ; N/A     ; -7075.000           ;
+-----------------------------+------------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; enable    ; clk                        ; 0.519 ; 0.519 ; Rise       ; clk                        ;
; reset     ; clk                        ; 5.842 ; 5.842 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 5.337 ; 5.337 ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 6.343 ; 6.343 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 4.235 ; 4.235 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 4.235 ; 4.235 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 4.452 ; 4.452 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 4.452 ; 4.452 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 5.008 ; 5.008 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 5.008 ; 5.008 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 4.827 ; 4.827 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 4.827 ; 4.827 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 0.674  ; 0.674  ; Rise       ; clk                        ;
; reset     ; clk                        ; -2.078 ; -2.078 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.351  ; 0.351  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -2.287 ; -2.287 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -2.243 ; -2.243 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -2.243 ; -2.243 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -2.324 ; -2.324 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -2.324 ; -2.324 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -2.617 ; -2.617 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -2.617 ; -2.617 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -2.597 ; -2.597 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -2.597 ; -2.597 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 7.477 ; 7.477 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 7.199 ; 7.199 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 7.214 ; 7.214 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 7.200 ; 7.200 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 7.226 ; 7.226 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 7.477 ; 7.477 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 7.466 ; 7.466 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 7.470 ; 7.470 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 9.470 ; 9.470 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.743 ; 8.743 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 8.445 ; 8.445 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.373 ; 9.373 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 7.810 ; 7.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.470 ; 9.470 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 8.219 ; 8.219 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.042 ; 9.042 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 9.285 ; 9.285 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 7.991 ; 7.991 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 8.531 ; 8.531 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 7.934 ; 7.934 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 8.332 ; 8.332 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 8.296 ; 8.296 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 8.000 ; 8.000 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.285 ; 9.285 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 3.970 ; 3.970 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 3.974 ; 3.974 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 3.971 ; 3.971 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 3.970 ; 3.970 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 3.995 ; 3.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.108 ; 4.108 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.097 ; 4.097 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.101 ; 4.101 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 4.255 ; 4.255 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.810 ; 4.810 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.583 ; 4.583 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.995 ; 4.995 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.255 ; 4.255 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 5.137 ; 5.137 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.415 ; 4.415 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.910 ; 4.910 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.562 ; 4.562 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.368 ; 4.368 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.504 ; 4.504 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.468 ; 4.468 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.354 ; 4.354 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 5.015 ; 5.015 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; x1[7]      ; msb_x1      ; 10.569 ;    ;    ; 10.569 ;
; x2[7]      ; msb_x2      ; 9.663  ;    ;    ; 9.663  ;
; y1[7]      ; msb_y1      ; 9.611  ;    ;    ; 9.611  ;
; y2[7]      ; msb_y2      ; 10.463 ;    ;    ; 10.463 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; x1[7]      ; msb_x1      ; 5.911 ;    ;    ; 5.911 ;
; x2[7]      ; msb_x2      ; 5.568 ;    ;    ; 5.568 ;
; y1[7]      ; msb_y1      ; 5.507 ;    ;    ; 5.507 ;
; y2[7]      ; msb_y2      ; 5.972 ;    ;    ; 5.972 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                      ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
; clk                        ; clk                        ; 129       ; 0        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clk                        ; 2         ; 2        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 101048556 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                       ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
; clk                        ; clk                        ; 129       ; 0        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clk                        ; 2         ; 2        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 101048556 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 493   ; 493  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 09 13:56:55 2015
Info: Command: quartus_sta hardware -c hardware
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hardware.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clockDIV:newClock|state.01 clockDIV:newClock|state.01
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.738    -27615.315 clockDIV:newClock|state.01 
    Info (332119):    -1.553       -11.897 clk 
Info (332146): Worst-case hold slack is -2.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.547        -4.506 clk 
    Info (332119):     0.391         0.000 clockDIV:newClock|state.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clk 
    Info (332119):    -0.500     -7075.000 clockDIV:newClock|state.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.880     -9825.722 clockDIV:newClock|state.01 
    Info (332119):    -0.148        -0.675 clk 
Info (332146): Worst-case hold slack is -1.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.590        -2.956 clk 
    Info (332119):     0.215         0.000 clockDIV:newClock|state.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clk 
    Info (332119):    -0.500     -7075.000 clockDIV:newClock|state.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 565 megabytes
    Info: Processing ended: Wed Dec 09 13:57:07 2015
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


