
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

* [1 Message Address字段和Message Data字段的格式](#1-message-address字段和message-data字段的格式)
	* [1.1 PCIe设备使用Message Adress字段](#11-pcie设备使用message-adress字段)
* [2 FSB Interrupt Message总线事务](#2-fsb-interrupt-message总线事务)

<!-- /code_chunk_output -->

**PCIe设备**发出**MSI\-X中断请求**的方法与发出**MSI中断请求**的方法类似，都是**向Message Address所在的地址写Message Data字段包含的数据**。只是MSI\-X中断机制为了支持**更多的中断请求**，在MSI\-X Capablity结构中存放了一个**指向一组Message Address和 Message Data字段**的**指针**，从而一个PCIe设备可以支持的**MSI\-X中断请求数目大于32个**，而且并不要求中断向量号连续。MSI\-X机制使用的这组Message Address和 Message Data字段存放在PCIe设备的BAR空间中，而不是在PCIe设备的配置空间中，从而可以由用户决定使用MSI\-X中断请求的数目。

当系统软件初始化PCIe设备时，如果该PCIe设备使用MSI\-X机制传递中断请求，需要对MSI\-X Capability结构指向的Message Address和Message Data字段进行设置，并使能MSI\-X Enable位。x86处理器在此处的实现与PowerPC处理器有较大的不同。

# 1 Message Address字段和Message Data字段的格式

在**x86处理器系统**中，**PCIe设备**也是通过向**Message Address写入Message Data指定的数值**实现MSI/MSI\-X机制。在x86处理器系统中，PCIe设备使用的Message Adress字段和Message Data字段与PowerPC处理器不同。

## 1.1 PCIe设备使用Message Adress字段

在x86处理器系统中，**PCIe设备**使用的**Message Address字段**仍然保存PCI总线域的地址，其格式如图6‑7所示。

![config](images/7.png)

其中第31\~20位，存放**FSB Interrupts存储器空间的基地址**，其值为0xFEE。当PCIe设备对0xFEEX-XXXX这段“PCI总线域”的地址空间进行写操作时，MCH/ICH将会首先进行“PCI总线域”到“存储器域”的地址转换，之后将这个写操作翻译为FSB总线的Interrupt Message总线事务，从而向CPU内核提交中断请求。

x86处理器**使用FSB Interrupt Message总线事务转发MSI/MSI-X中断请求**。使用这种方法的优点是向CPU内核提交中断请求的同时，提交PCIe设备使用的中断向量，从而CPU不需要使用中断响应周期从寄存器中获得中断向量。FSB Interrupt Message总线事务的详细说明见下文。

Message Address字段其他位的含义如下所示。

- Destination ID字段保存目标CPU的ID号，目标CPU的ID与该字段相等时，目标CPU将接收这个Interrupt Message。FSB Interrupt Message总线事务可以向不同的CPU提交中断请求。
- RH(Redirection Hint Indication)位为0时，表示Interrupt Message将直接发向与Destination ID字段相同的目标CPU；如果RH为1时，将使能中断转发功能。
- DM(Destination Mode)位表示在传递优先权最低的中断请求时，Destination ID字段是否被翻译为Logical或者Physical APIC ID。在x86处理器中APIC ID有三种模式，分别为Physical、Logical和Cluster ID模式。
- 如果RH位为1且DM位为0时，Destination ID字段使用Physical模式；如果RH位为1且DM位为1，Destination ID字段使用Logical模式；如果RH位为0，DM位将被忽略。

以上这些字段的描述与x86处理器使用的APIC中断控制器相关。对APIC的详细说明超出了本书的范围，对此部分感兴趣的读者请参阅Intel 64 and IA-32 Architectures Software Developer’s Manual Volume 3A: System Programming Guide, Part 1。

# 2 FSB Interrupt Message总线事务

与MPC8572处理器处理MSI中断请求不同，**x86处理器使用FSB的Interrupt Message总线事务，处理PCIe设备的MSI/MSI-X中断请求**。由上文所示，MPC8572处理器处理MSI中断请求时，首先由MPIC中断控制器截获这个MSI中断请求，之后由MPIC中断控制器向CPU提交中断请求，而CPU通过中断响应周期从MPIC中断控制器的ACK寄存器中获得中断向量。

采用这种方式的主要问题是，当一个处理器中存在多个CPU时，这些CPU都需要通过中断响应周期从MPIC中断控制器的ACK寄存器中获得中断向量。在一个中断较为密集的应用中，ACK寄存器很可能会成为系统瓶颈。而采用Interrupt Message总线事务可以有效地避免这种系统瓶颈，因为使用这种方式中断信息和中断向量将同时到达指定的CPU，而不需要使用中断响应周期获得中断向量。

x86处理器也具有通过中断控制器提交MSI/MSI-X中断请求的方法，在I/O APIC具有一个 “The IRQ Pin Assertion Register”寄存器，该寄存器地址为0xFEC00020(该寄存器在存储器域和PCI总线域中的地址都为0xFEC00020),其第4~0位存放IRQ Number。系统软件可以将PCIe设备的Message Address寄存器设置为0xFEC00020，将Meaasge Data寄存器设置为相应的IRQ Number。

当PCIe设备需要提交MSI中断请求时，将向PCI总线域的0xFEC00020地址写入Message Data寄存器中的数据。此时这个存储器写请求将数据写入I/O APIC的The IRQ Pin Assertion Register中，并由I/O APIC将这个MSI中断请求最终发向Local APIC，之后再由Local APIC通过INTR#信号向CPU提交中断请求。

上述步骤与MPC8572处理器传递MSI中断的方法类似。在x86处理器中，这种方式基本上已被弃用。下文以图6‑9为例，说明x86处理器如何使用FSB总线的Interrupt Message总线事务，向CPU提交MSI/MSI-X中断请求。

![config](images/8.png)

**PCIe设备在发送MSI/MSI-X中断请求之前，系统软件需要合理设置PCIe设备MSI/MSI-X Capability寄存器，使Message Address寄存器的值为0xFEExx00y(其中xx表示APIC ID，而y为RH+DM)，同时合理地设置Message Data寄存器Vector字段**。

PCIe设备提交MSI/MSI-X中断请求时，需要向0xFEExx00y地址写Message Data寄存器中包含的数据，并以存储器写TLP的形式发送到RC。如果ICH收到这个存储器写TLP时，将通过DMI接口将这个TLP提交到MCH。MCH收到这个TLP后，发现这个TLP的目的地址在FSB Interrupts存储器空间中，则将PCIe总线的存储器写请求转换为Interrupt Message总线事务，并在FSB总线上广播。

FSB总线上的CPU，根据APIC ID信息，选择是否接收这个Interrupt Message总线事务，并进入中断状态，之后该CPU将直接从这个总线事务中获得中断向量号，执行相应的中断服务例程，而不需要从APIC中断控制器获得中断向量。与PowerPC处理器的MPIC中断控制器相比，这种方法更具优势。