Fitter report for dpj
Thu Dec 12 19:43:06 2013
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Thu Dec 12 19:43:06 2013   ;
; Quartus II Version    ; 7.2 Build 151 09/26/2007 SJ Web Edition ;
; Revision Name         ; dpj                                     ;
; Top-level Entity Name ; dpj                                     ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C6T144C8                             ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 2,385 / 5,980 ( 40 % )                  ;
; Total pins            ; 62 / 98 ( 63 % )                        ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 4,096 / 92,160 ( 4 % )                  ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C6T144C8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/2013教学实例单片机/dpj.pin.


+-----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                             ;
+---------------------------------------------+-------------------------------------------------------------+
; Resource                                    ; Usage                                                       ;
+---------------------------------------------+-------------------------------------------------------------+
; Total logic elements                        ; 2,385 / 5,980 ( 40 % )                                      ;
;     -- Combinational with no register       ; 2094                                                        ;
;     -- Register only                        ; 63                                                          ;
;     -- Combinational with a register        ; 228                                                         ;
;                                             ;                                                             ;
; Logic element usage by number of LUT inputs ;                                                             ;
;     -- 4 input functions                    ; 951                                                         ;
;     -- 3 input functions                    ; 1163                                                        ;
;     -- 2 input functions                    ; 191                                                         ;
;     -- 1 input functions                    ; 45                                                          ;
;     -- 0 input functions                    ; 35                                                          ;
;                                             ;                                                             ;
; Logic elements by mode                      ;                                                             ;
;     -- normal mode                          ; 2238                                                        ;
;     -- arithmetic mode                      ; 147                                                         ;
;     -- qfbk mode                            ; 55                                                          ;
;     -- register cascade mode                ; 0                                                           ;
;     -- synchronous clear/load mode          ; 189                                                         ;
;     -- asynchronous clear/load mode         ; 68                                                          ;
;                                             ;                                                             ;
; Total registers                             ; 291 / 6,262 ( 5 % )                                         ;
; Total LABs                                  ; 265 / 598 ( 44 % )                                          ;
; Logic elements in carry chains              ; 158                                                         ;
; User inserted logic elements                ; 0                                                           ;
; Virtual pins                                ; 0                                                           ;
; I/O pins                                    ; 62 / 98 ( 63 % )                                            ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                                             ;
; Global signals                              ; 8                                                           ;
; M4Ks                                        ; 2 / 20 ( 10 % )                                             ;
; Total memory bits                           ; 4,096 / 92,160 ( 4 % )                                      ;
; Total RAM block bits                        ; 9,216 / 92,160 ( 10 % )                                     ;
; PLLs                                        ; 1 / 2 ( 50 % )                                              ;
; Global clocks                               ; 8 / 8 ( 100 % )                                             ;
; Average interconnect usage                  ; 18%                                                         ;
; Peak interconnect usage                     ; 37%                                                         ;
; Maximum fan-out node                        ; mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0   ;
; Maximum fan-out                             ; 293                                                         ;
; Highest non-global fan-out signal           ; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[1]~613 ;
; Highest non-global fan-out                  ; 173                                                         ;
; Total fan-out                               ; 8556                                                        ;
; Average fan-out                             ; 3.49                                                        ;
+---------------------------------------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; 82    ; 3        ; 35           ; 4            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1] ; 79    ; 3        ; 35           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2] ; 78    ; 3        ; 35           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3] ; 77    ; 3        ; 35           ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RE_N   ; 16    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]  ; 47    ; 4        ; 6            ; 0            ; 0           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]  ; 42    ; 4        ; 6            ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]  ; 41    ; 4        ; 6            ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]  ; 40    ; 4        ; 4            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]  ; 39    ; 4        ; 4            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]  ; 38    ; 4        ; 2            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]  ; 37    ; 4        ; 2            ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]  ; 36    ; 1        ; 0            ; 1            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]  ; 35    ; 1        ; 0            ; 1            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]  ; 34    ; 1        ; 0            ; 2            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk27  ; 93    ; 3        ; 35           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; HEX0[0] ; 110   ; 2        ; 34           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[1] ; 109   ; 2        ; 34           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[2] ; 108   ; 3        ; 35           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[3] ; 107   ; 3        ; 35           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[4] ; 106   ; 3        ; 35           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[5] ; 105   ; 3        ; 35           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[6] ; 104   ; 3        ; 35           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[0] ; 100   ; 3        ; 35           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[1] ; 99    ; 3        ; 35           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[2] ; 98    ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[3] ; 97    ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[4] ; 96    ; 3        ; 35           ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[5] ; 85    ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[6] ; 84    ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[0] ; 26    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[1] ; 11    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[2] ; 10    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[3] ; 7     ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[4] ; 6     ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[5] ; 5     ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[6] ; 4     ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[0] ; 142   ; 2        ; 4            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[1] ; 141   ; 2        ; 4            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[2] ; 140   ; 2        ; 6            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[3] ; 139   ; 2        ; 6            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[4] ; 134   ; 2        ; 6            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[5] ; 133   ; 2        ; 8            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[6] ; 132   ; 2        ; 8            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[0] ; 73    ; 3        ; 35           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[1] ; 74    ; 3        ; 35           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[2] ; 75    ; 3        ; 35           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[3] ; 76    ; 3        ; 35           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[4] ; 72    ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[5] ; 71    ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[6] ; 70    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[7] ; 69    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[0] ; 68    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[1] ; 67    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[2] ; 62    ; 4        ; 30           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[3] ; 61    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[4] ; 60    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[5] ; 59    ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[6] ; 58    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[7] ; 57    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[8] ; 56    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[9] ; 53    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 22 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 9 / 26 ( 35 % )  ; 3.3V          ; --           ;
; 3        ; 21 / 24 ( 88 % ) ; 3.3V          ; --           ;
; 4        ; 21 / 26 ( 81 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 8          ; 1        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 19         ; 1        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 23         ; 1        ; RE_N                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 31         ; 1        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 48         ; 1        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 49         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 50         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 37       ; 51         ; 4        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 52         ; 4        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 55         ; 4        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 56         ; 4        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 57         ; 4        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 58         ; 4        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 59         ; 4        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 4        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 56       ; 75         ; 4        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 76         ; 4        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 81         ; 4        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 88         ; 4        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 89         ; 4        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 90         ; 4        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 91         ; 4        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 92         ; 4        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 93         ; 4        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 94         ; 4        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 97         ; 4        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 98         ; 4        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 99         ; 3        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 100        ; 3        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 101        ; 3        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 102        ; 3        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 103        ; 3        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 104        ; 3        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 105        ; 3        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 107        ; 3        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 83       ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 109        ; 3        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 110        ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 126        ; 3        ; clk27                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 95       ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 128        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 138        ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 139        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 140        ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 141        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 145        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 146        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 147        ; 3        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 148        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 149        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 150        ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 151        ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 127      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 128      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 187        ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 188        ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 189        ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 190        ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 191        ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 192        ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 193        ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------+
; PLL Summary                                                                           ;
+-----------------------------+---------------------------------------------------------+
; Name                        ; mycputop:inst|altpll0:altp0|altpll:altpll_component|pll ;
+-----------------------------+---------------------------------------------------------+
; PLL type                    ; -                                                       ;
; Scan chain                  ; None                                                    ;
; PLL mode                    ; Normal                                                  ;
; Feedback source             ; --                                                      ;
; Compensate clock            ; clock0                                                  ;
; Switchover on loss of clock ; --                                                      ;
; Switchover counter          ; --                                                      ;
; Primary clock               ; --                                                      ;
; Input frequency 0           ; 27.0 MHz                                                ;
; Input frequency 1           ; --                                                      ;
; Nominal PFD frequency       ; 27.0 MHz                                                ;
; Nominal VCO frequency       ; 540.0 MHz                                               ;
; Freq min lock               ; 24.55 MHz                                               ;
; Freq max lock               ; 50.0 MHz                                                ;
; Clock Offset                ; 0 ps                                                    ;
; M VCO Tap                   ; 0                                                       ;
; M Initial                   ; 1                                                       ;
; M value                     ; 20                                                      ;
; N value                     ; 1                                                       ;
; M counter delay             ; --                                                      ;
; N counter delay             ; --                                                      ;
; M2 value                    ; --                                                      ;
; N2 value                    ; --                                                      ;
; SS counter                  ; --                                                      ;
; Downspread                  ; --                                                      ;
; Spread frequency            ; --                                                      ;
; enable0 counter             ; --                                                      ;
; enable1 counter             ; --                                                      ;
; Real time reconfigurable    ; --                                                      ;
; Scan chain MIF file         ; --                                                      ;
; Preserve counter order      ; Off                                                     ;
; PLL location                ; PLL_2                                                   ;
; Inclk0 signal               ; clk27                                                   ;
; Inclk1 signal               ; --                                                      ;
; Inclk0 signal type          ; Dedicated Pin                                           ;
; Inclk1 signal type          ; --                                                      ;
+-----------------------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                              ;
+-----------------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 30            ; 15/15 Even ; 1       ; 0       ;
+-----------------------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                      ; Library Name ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
; |dpj                                               ; 2385 (129)  ; 291          ; 4096        ; 2    ; 62   ; 0            ; 2094 (129)   ; 63 (0)            ; 228 (0)          ; 158 (0)         ; 55 (3)     ; |dpj                                                                                                                     ; work         ;
;    |mycputop:inst|                                 ; 2256 (201)  ; 291          ; 4096        ; 2    ; 0    ; 0            ; 1965 (80)    ; 63 (22)           ; 228 (99)         ; 158 (115)       ; 52 (0)     ; |dpj|mycputop:inst                                                                                                       ; work         ;
;       |SEG7_LUT_4:u0|                              ; 55 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |dpj|mycputop:inst|SEG7_LUT_4:u0                                                                                         ; work         ;
;          |SEG7_LUT:u0|                             ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |dpj|mycputop:inst|SEG7_LUT_4:u0|SEG7_LUT:u0                                                                             ; work         ;
;          |SEG7_LUT:u1|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|SEG7_LUT_4:u0|SEG7_LUT:u1                                                                             ; work         ;
;          |SEG7_LUT:u2|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|SEG7_LUT_4:u0|SEG7_LUT:u2                                                                             ; work         ;
;          |SEG7_LUT:u3|                             ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|SEG7_LUT_4:u0|SEG7_LUT:u3                                                                             ; work         ;
;       |altpll0:altp0|                              ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|altpll0:altp0                                                                                         ; work         ;
;          |altpll:altpll_component|                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|altpll0:altp0|altpll:altpll_component                                                                 ; work         ;
;       |buffcpu:jsj0|                               ; 2000 (52)   ; 170          ; 4096        ; 2    ; 0    ; 0            ; 1830 (29)    ; 41 (0)            ; 129 (23)         ; 43 (0)          ; 51 (13)    ; |dpj|mycputop:inst|buffcpu:jsj0                                                                                          ; work         ;
;          |JPQ:inst1|                               ; 23 (23)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 11 (11)          ; 0 (0)           ; 6 (6)      ; |dpj|mycputop:inst|buffcpu:jsj0|JPQ:inst1                                                                                ; work         ;
;          |addsub_8:inst|                           ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 8 (6)      ; |dpj|mycputop:inst|buffcpu:jsj0|addsub_8:inst                                                                            ; work         ;
;             |add4:inst|                            ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 2 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|addsub_8:inst|add4:inst                                                                  ; work         ;
;                |qjq:inst1|                         ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|addsub_8:inst|add4:inst|qjq:inst1                                                        ; work         ;
;                |qjq:inst|                          ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |dpj|mycputop:inst|buffcpu:jsj0|addsub_8:inst|add4:inst|qjq:inst                                                         ; work         ;
;          |buffint:inst4|                           ; 1779 (1779) ; 63           ; 0           ; 0    ; 0    ; 0            ; 1716 (1716)  ; 0 (0)             ; 63 (63)          ; 19 (19)         ; 11 (11)    ; |dpj|mycputop:inst|buffcpu:jsj0|buffint:inst4                                                                            ; work         ;
;          |ctrl:inst17|                             ; 31 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 7 (1)      ; |dpj|mycputop:inst|buffcpu:jsj0|ctrl:inst17                                                                              ; work         ;
;             |control1:inst1|                       ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 5 (5)      ; |dpj|mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1                                                               ; work         ;
;             |control:inst|                         ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |dpj|mycputop:inst|buffcpu:jsj0|ctrl:inst17|control:inst                                                                 ; work         ;
;          |jcq8:a|                                  ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jcq8:a                                                                                   ; work         ;
;          |jcq8:b|                                  ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jcq8:b                                                                                   ; work         ;
;          |jshq8t:inst15|                           ; 11 (2)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15                                                                            ; work         ;
;             |jshq8:inst5|                          ; 9 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5                                                                ; work         ;
;                |jshdy4:inst1|                      ; 4 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst1                                                   ; work         ;
;                   |jshdy:inst1|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst1|jshdy:inst1                                       ; work         ;
;                   |jshdy:inst2|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst1|jshdy:inst2                                       ; work         ;
;                   |jshdy:inst3|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst1|jshdy:inst3                                       ; work         ;
;                   |jshdy:inst|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst1|jshdy:inst                                        ; work         ;
;                |jshdy4:inst|                       ; 5 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst                                                    ; work         ;
;                   |jshdy:inst1|                    ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 2 (2)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst|jshdy:inst1                                        ; work         ;
;                   |jshdy:inst2|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst|jshdy:inst2                                        ; work         ;
;                   |jshdy:inst3|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst|jshdy:inst3                                        ; work         ;
;                   |jshdy:inst|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:inst15|jshq8:inst5|jshdy4:inst|jshdy:inst                                         ; work         ;
;          |jshq8t:pc|                               ; 19 (5)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc                                                                                ; work         ;
;             |jshq8:inst5|                          ; 14 (0)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5                                                                    ; work         ;
;                |jshdy4:inst1|                      ; 7 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1                                                       ; work         ;
;                   |jshdy:inst1|                    ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst1                                           ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst1|jjdy:inst                                 ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst1|jjdy:inst|qjq:inst                        ; work         ;
;                   |jshdy:inst2|                    ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst2                                           ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst2|jjdy:inst                                 ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst2|jjdy:inst|qjq:inst                        ; work         ;
;                   |jshdy:inst3|                    ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst3                                           ; work         ;
;                   |jshdy:inst|                     ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst                                            ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst|jjdy:inst                                  ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst|jjdy:inst|qjq:inst                         ; work         ;
;                |jshdy4:inst|                       ; 7 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst                                                        ; work         ;
;                   |jshdy:inst1|                    ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst1                                            ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst1|jjdy:inst                                  ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst1|jjdy:inst|qjq:inst                         ; work         ;
;                   |jshdy:inst2|                    ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst2                                            ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst2|jjdy:inst                                  ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst2|jjdy:inst|qjq:inst                         ; work         ;
;                   |jshdy:inst3|                    ; 2 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst3                                            ; work         ;
;                      |jjdy:inst|                   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst3|jjdy:inst                                  ; work         ;
;                         |qjq:inst|                 ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst3|jjdy:inst|qjq:inst                         ; work         ;
;                   |jshdy:inst|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst                                             ; work         ;
;          |ram:dram|                                ; 16 (8)      ; 16           ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 16 (8)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:dram                                                                                 ; work         ;
;             |jcq8:inst3|                           ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:dram|jcq8:inst3                                                                      ; work         ;
;             |lpm_ram_dq1:inst|                     ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:dram|lpm_ram_dq1:inst                                                                ; work         ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:dram|lpm_ram_dq1:inst|altsyncram:altsyncram_component                                ; work         ;
;                   |altsyncram_1oc1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:dram|lpm_ram_dq1:inst|altsyncram:altsyncram_component|altsyncram_1oc1:auto_generated ; work         ;
;          |ram:iram|                                ; 16 (8)      ; 16           ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 16 (8)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:iram                                                                                 ; work         ;
;             |jcq8:inst3|                           ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:iram|jcq8:inst3                                                                      ; work         ;
;             |lpm_ram_dq1:inst|                     ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:iram|lpm_ram_dq1:inst                                                                ; work         ;
;                |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:iram|lpm_ram_dq1:inst|altsyncram:altsyncram_component                                ; work         ;
;                   |altsyncram_1oc1:auto_generated| ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|ram:iram|lpm_ram_dq1:inst|altsyncram:altsyncram_component|altsyncram_1oc1:auto_generated ; work         ;
;          |sp:inst16|                               ; 10 (1)      ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16                                                                                ; work         ;
;             |sp8:inst|                             ; 9 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst                                                                       ; work         ;
;                |spdy4:inst3|                       ; 4 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst3                                                           ; work         ;
;                   |spdy:inst1|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst3|spdy:inst1                                                ; work         ;
;                   |spdy:inst2|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst3|spdy:inst2                                                ; work         ;
;                   |spdy:inst3|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst3|spdy:inst3                                                ; work         ;
;                   |spdy:inst|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst3|spdy:inst                                                 ; work         ;
;                |spdy4:inst|                        ; 5 (0)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst                                                            ; work         ;
;                   |spdy:inst1|                     ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 2 (2)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst|spdy:inst1                                                 ; work         ;
;                   |spdy:inst2|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst|spdy:inst2                                                 ; work         ;
;                   |spdy:inst3|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst|spdy:inst3                                                 ; work         ;
;                   |spdy:inst|                      ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |dpj|mycputop:inst|buffcpu:jsj0|sp:inst16|sp8:inst|spdy4:inst|spdy:inst                                                  ; work         ;
;          |zhlymq:inst6|                            ; 19 (19)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 6 (6)      ; |dpj|mycputop:inst|buffcpu:jsj0|zhlymq:inst6                                                                             ; work         ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; HEX0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[8]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[9]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk27   ; Input    ; --            ; --            ; --                    ; --  ;
; RE_N    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; SW[0]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[0]~534                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[1]~535                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[2]~536                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[3]~537                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[4]~538                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[5]~539                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[6]~540                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[7]~541                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[8]~542                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[9]~543                         ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[10]~544                        ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[11]~545                        ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[12]~546                        ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[13]~547                        ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[14]~548                        ; 0                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[15]~549                        ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[7]~249                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[6]~250                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[5]~251                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[4]~252                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[3]~253                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[2]~254                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[1]~255                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDG[0]~256                              ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[9]~88                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[8]~89                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[7]~90                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[6]~91                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[5]~92                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[4]~93                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[3]~94                               ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[2]~95                               ; 0                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|inst8                       ; 0                 ; ON      ;
;      - mycputop:inst|always1~4                                ; 0                 ; ON      ;
;      - mycputop:inst|writ~219                                 ; 0                 ; ON      ;
;      - mycputop:inst|always1~2                                ; 0                 ; ON      ;
;      - mycputop:inst|always1~48                               ; 0                 ; ON      ;
;      - LEDR[0]                                                ; 0                 ; ON      ;
; SW[2]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[0]~534                         ; 1                 ; ON      ;
;      - mycputop:inst|LEDR[2]~95                               ; 1                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[0] ; 1                 ; ON      ;
; SW[3]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[1]~535                         ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[3]~94                               ; 0                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[1] ; 0                 ; ON      ;
; SW[4]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[2]~536                         ; 1                 ; ON      ;
;      - mycputop:inst|LEDR[4]~93                               ; 1                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[2] ; 1                 ; ON      ;
; SW[5]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[3]~537                         ; 1                 ; ON      ;
;      - mycputop:inst|LEDR[5]~92                               ; 1                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[3] ; 1                 ; ON      ;
; SW[6]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[4]~538                         ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[6]~91                               ; 0                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[4] ; 0                 ; ON      ;
; SW[7]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[5]~539                         ; 1                 ; ON      ;
;      - mycputop:inst|LEDR[7]~90                               ; 1                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[5] ; 1                 ; ON      ;
; SW[8]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[6]~540                         ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[8]~89                               ; 0                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[6] ; 0                 ; ON      ;
; SW[9]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[7]~541                         ; 0                 ; ON      ;
;      - mycputop:inst|LEDR[9]~88                               ; 0                 ; ON      ;
;      - mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[7] ; 0                 ; ON      ;
; SW[1]                                                         ;                   ;         ;
;      - mycputop:inst|mSEG7_DIG[8]~542                         ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[9]~543                         ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[10]~544                        ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[11]~545                        ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[12]~546                        ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[13]~547                        ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[14]~548                        ; 1                 ; ON      ;
;      - mycputop:inst|mSEG7_DIG[15]~549                        ; 1                 ; ON      ;
;      - mycputop:inst|LEDG[7]~249                              ; 1                 ; ON      ;
;      - mycputop:inst|LEDG[5]~251                              ; 1                 ; ON      ;
;      - mycputop:inst|LEDG[3]~253                              ; 1                 ; ON      ;
;      - mycputop:inst|LEDG[1]~255                              ; 1                 ; ON      ;
;      - LEDR[1]                                                ; 1                 ; ON      ;
; KEY[3]                                                        ;                   ;         ;
;      - mycputop:inst|LEDG[7]~249                              ; 0                 ; ON      ;
;      - mycputop:inst|always1~2                                ; 0                 ; ON      ;
; KEY[2]                                                        ;                   ;         ;
;      - mycputop:inst|LEDG[5]~251                              ; 0                 ; ON      ;
; KEY[1]                                                        ;                   ;         ;
;      - mycputop:inst|LEDG[3]~253                              ; 1                 ; ON      ;
; KEY[0]                                                        ;                   ;         ;
;      - mycputop:inst|LEDG[1]~255                              ; 0                 ; ON      ;
;      - mycputop:inst|writ~219                                 ; 0                 ; ON      ;
;      - mycputop:inst|always1~48                               ; 0                 ; ON      ;
; clk27                                                         ;                   ;         ;
; RE_N                                                          ;                   ;         ;
+---------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+---------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                          ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; clk27                                                         ; PIN_93        ; 1       ; Clock                     ; no     ; --                   ; --               ;
; mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0     ; PLL_2         ; 293     ; Clock                     ; yes    ; Global Clock         ; GCLK7            ;
; mycputop:inst|always1~2                                       ; LC_X23_Y3_N2  ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; mycputop:inst|always1~4                                       ; LC_X23_Y3_N5  ; 24      ; Sync. clear               ; no     ; --                   ; --               ;
; mycputop:inst|always1~48                                      ; LC_X11_Y5_N1  ; 47      ; Sync. clear               ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst16                   ; LC_X8_Y7_N8   ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst8~477                ; LC_X8_Y7_N3   ; 12      ; Async. clear, Async. load ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|cou[4]~401           ; LC_X10_Y11_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|out[0]~374           ; LC_X13_Y6_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|pj[4]~42             ; LC_X21_Y12_N5 ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ptro[0]~401          ; LC_X13_Y6_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|q[0]~358             ; LC_X23_Y5_N7  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1|IRAML   ; LC_X9_Y7_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1|IWRITE  ; LC_X9_Y7_N2   ; 1       ; Write enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1|PTRL~26 ; LC_X9_Y7_N6   ; 16      ; Sync. load                ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control:inst|inst25    ; LC_X9_Y6_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control:inst|inst27    ; LC_X10_Y8_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control:inst|inst36    ; LC_X8_Y8_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|inst11~118             ; LC_X9_Y9_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|inst12~127             ; LC_X10_Y7_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|inst6~62               ; LC_X9_Y5_N7   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|inst8~64               ; LC_X10_Y8_N2  ; 1       ; Write enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|inst9~93               ; LC_X9_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|inst8                              ; LC_X9_Y11_N6  ; 1       ; Async. clear              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|jshq8t:inst15|inst2~38             ; LC_X8_Y6_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|jshq8t:pc|inst2~144                ; LC_X10_Y9_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|buffcpu:jsj0|sp:inst16|inst1                    ; LC_X11_Y7_N8  ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; mycputop:inst|clar                                            ; LC_X21_Y3_N1  ; 59      ; Async. clear, Async. load ; no     ; --                   ; --               ;
; mycputop:inst|writ~219                                        ; LC_X11_Y2_N9  ; 24      ; Clock enable              ; no     ; --                   ; --               ;
; rtl~0                                                         ; LC_X27_Y11_N2 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK6            ;
; rtl~1                                                         ; LC_X27_Y10_N7 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK5            ;
; rtl~10                                                        ; LC_X15_Y10_N2 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK1            ;
; rtl~100                                                       ; LC_X11_Y10_N5 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK0            ;
; rtl~101                                                       ; LC_X15_Y10_N5 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK2            ;
; rtl~102                                                       ; LC_X11_Y10_N0 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK3            ;
; rtl~103                                                       ; LC_X15_Y10_N4 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK4            ;
; rtl~104                                                       ; LC_X19_Y13_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~105                                                       ; LC_X20_Y12_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~106                                                       ; LC_X19_Y13_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~107                                                       ; LC_X19_Y13_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~108                                                       ; LC_X22_Y12_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~109                                                       ; LC_X20_Y14_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~11                                                        ; LC_X22_Y15_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~110                                                       ; LC_X22_Y12_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~111                                                       ; LC_X22_Y12_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~112                                                       ; LC_X22_Y10_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~113                                                       ; LC_X22_Y10_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~114                                                       ; LC_X22_Y10_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~115                                                       ; LC_X21_Y10_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~116                                                       ; LC_X19_Y9_N0  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~117                                                       ; LC_X20_Y16_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~118                                                       ; LC_X22_Y9_N4  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~119                                                       ; LC_X22_Y9_N6  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~12                                                        ; LC_X24_Y15_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~120                                                       ; LC_X22_Y13_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~121                                                       ; LC_X14_Y13_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~122                                                       ; LC_X22_Y13_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~123                                                       ; LC_X14_Y13_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~124                                                       ; LC_X21_Y14_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~125                                                       ; LC_X21_Y14_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~126                                                       ; LC_X21_Y14_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~127                                                       ; LC_X21_Y14_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~13                                                        ; LC_X22_Y11_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~14                                                        ; LC_X22_Y12_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~15                                                        ; LC_X21_Y14_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~16                                                        ; LC_X22_Y14_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~17                                                        ; LC_X21_Y16_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~18                                                        ; LC_X23_Y11_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~19                                                        ; LC_X22_Y16_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~2                                                         ; LC_X26_Y15_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~20                                                        ; LC_X26_Y9_N3  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~21                                                        ; LC_X24_Y17_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~22                                                        ; LC_X24_Y9_N3  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~23                                                        ; LC_X26_Y16_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~24                                                        ; LC_X25_Y12_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~25                                                        ; LC_X25_Y16_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~26                                                        ; LC_X25_Y12_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~27                                                        ; LC_X22_Y12_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~28                                                        ; LC_X22_Y9_N9  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~29                                                        ; LC_X21_Y9_N2  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~3                                                         ; LC_X22_Y8_N7  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~30                                                        ; LC_X21_Y9_N9  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~31                                                        ; LC_X21_Y14_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~32                                                        ; LC_X22_Y17_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~33                                                        ; LC_X25_Y15_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~34                                                        ; LC_X22_Y18_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~35                                                        ; LC_X22_Y9_N7  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~36                                                        ; LC_X27_Y10_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~37                                                        ; LC_X27_Y11_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~38                                                        ; LC_X26_Y12_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~39                                                        ; LC_X22_Y8_N0  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~4                                                         ; LC_X25_Y15_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~40                                                        ; LC_X27_Y11_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~41                                                        ; LC_X23_Y15_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~42                                                        ; LC_X26_Y12_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~43                                                        ; LC_X23_Y9_N8  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~44                                                        ; LC_X22_Y11_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~45                                                        ; LC_X24_Y15_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~46                                                        ; LC_X22_Y12_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~47                                                        ; LC_X21_Y14_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~48                                                        ; LC_X24_Y17_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~49                                                        ; LC_X26_Y9_N7  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~5                                                         ; LC_X22_Y17_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~50                                                        ; LC_X24_Y9_N0  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~51                                                        ; LC_X26_Y13_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~52                                                        ; LC_X21_Y16_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~53                                                        ; LC_X22_Y14_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~54                                                        ; LC_X23_Y11_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~55                                                        ; LC_X22_Y16_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~56                                                        ; LC_X25_Y16_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~57                                                        ; LC_X26_Y14_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~58                                                        ; LC_X25_Y13_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~59                                                        ; LC_X22_Y12_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~6                                                         ; LC_X22_Y18_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~60                                                        ; LC_X21_Y9_N8  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~61                                                        ; LC_X22_Y9_N0  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~62                                                        ; LC_X24_Y10_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~63                                                        ; LC_X21_Y14_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~64                                                        ; LC_X21_Y13_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~65                                                        ; LC_X21_Y13_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~66                                                        ; LC_X21_Y13_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~67                                                        ; LC_X20_Y12_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~68                                                        ; LC_X20_Y7_N1  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~69                                                        ; LC_X20_Y12_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~7                                                         ; LC_X22_Y9_N1  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~70                                                        ; LC_X20_Y7_N0  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~71                                                        ; LC_X20_Y12_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~72                                                        ; LC_X21_Y13_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~73                                                        ; LC_X21_Y13_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~74                                                        ; LC_X21_Y13_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~75                                                        ; LC_X21_Y13_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~76                                                        ; LC_X13_Y9_N4  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~77                                                        ; LC_X13_Y9_N8  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~78                                                        ; LC_X13_Y9_N9  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~79                                                        ; LC_X13_Y9_N5  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~8                                                         ; LC_X22_Y15_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~80                                                        ; LC_X21_Y12_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~81                                                        ; LC_X21_Y12_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~82                                                        ; LC_X21_Y12_N3 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~83                                                        ; LC_X21_Y12_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~84                                                        ; LC_X20_Y10_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~85                                                        ; LC_X20_Y11_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~86                                                        ; LC_X20_Y9_N9  ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~87                                                        ; LC_X20_Y10_N0 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~88                                                        ; LC_X20_Y13_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~89                                                        ; LC_X20_Y13_N8 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~9                                                         ; LC_X22_Y15_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~90                                                        ; LC_X20_Y13_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~91                                                        ; LC_X20_Y10_N9 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~92                                                        ; LC_X19_Y11_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~93                                                        ; LC_X20_Y14_N2 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~94                                                        ; LC_X19_Y11_N5 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~95                                                        ; LC_X19_Y11_N4 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~96                                                        ; LC_X21_Y10_N7 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~97                                                        ; LC_X16_Y14_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~98                                                        ; LC_X11_Y10_N1 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
; rtl~99                                                        ; LC_X11_Y10_N6 ; 8       ; Latch enable              ; no     ; --                   ; --               ;
+---------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                   ;
+-----------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                      ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------+---------------+---------+----------------------+------------------+
; mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0 ; PLL_2         ; 293     ; Global Clock         ; GCLK7            ;
; rtl~0                                                     ; LC_X27_Y11_N2 ; 8       ; Global Clock         ; GCLK6            ;
; rtl~1                                                     ; LC_X27_Y10_N7 ; 8       ; Global Clock         ; GCLK5            ;
; rtl~10                                                    ; LC_X15_Y10_N2 ; 8       ; Global Clock         ; GCLK1            ;
; rtl~100                                                   ; LC_X11_Y10_N5 ; 8       ; Global Clock         ; GCLK0            ;
; rtl~101                                                   ; LC_X15_Y10_N5 ; 8       ; Global Clock         ; GCLK2            ;
; rtl~102                                                   ; LC_X11_Y10_N0 ; 8       ; Global Clock         ; GCLK3            ;
; rtl~103                                                   ; LC_X15_Y10_N4 ; 8       ; Global Clock         ; GCLK4            ;
+-----------------------------------------------------------+---------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[1]~613   ; 173     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[0]~614   ; 172     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[3]~612   ; 168     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[2]~611   ; 168     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[5]~610   ; 164     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.raddr_a[4]~609   ; 163     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[7]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[6]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[5]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[4]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[3]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[2]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[1]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.data_a[0]        ; 128     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[5]       ; 127     ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[6]       ; 65      ;
; mycputop:inst|clar                                            ; 59      ;
; mycputop:inst|always1~48                                      ; 47      ;
; SW[0]                                                         ; 38      ;
; rtl~1069                                                      ; 32      ;
; rtl~1068                                                      ; 32      ;
; rtl~1067                                                      ; 32      ;
; rtl~1066                                                      ; 32      ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst25                   ; 30      ;
; mycputop:inst|flge                                            ; 27      ;
; mycputop:inst|always1~2                                       ; 24      ;
; mycputop:inst|writ~219                                        ; 24      ;
; mycputop:inst|always1~4                                       ; 24      ;
; mycputop:inst|buffcpu:jsj0|inst10[1]                          ; 24      ;
; mycputop:inst|buffcpu:jsj0|inst10[3]                          ; 20      ;
; mycputop:inst|buffcpu:jsj0|inst10[2]                          ; 20      ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1|PTRL~26 ; 16      ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[3]       ; 15      ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[2]       ; 15      ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[1]       ; 15      ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|ram.waddr_a[0]       ; 15      ;
; mycputop:inst|buffcpu:jsj0|ctrl:inst17|control1:inst1|INE     ; 15      ;
; mycputop:inst|buffcpu:jsj0|buffint:inst4|pj[4]~42             ; 14      ;
; mycputop:inst|writ                                            ; 14      ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst16                   ; 14      ;
; SW[1]                                                         ; 13      ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst8~477                ; 12      ;
; mycputop:inst|buffcpu:jsj0|zhlymq:inst6|inst5                 ; 12      ;
; mycputop:inst|buffcpu:jsj0|inst10[0]                          ; 11      ;
; mycputop:inst|buffcpu:jsj0|JPQ:inst1|inst22                   ; 10      ;
; mycputop:inst|buffcpu:jsj0|bus[5]~1651                        ; 10      ;
; mycputop:inst|buffcpu:jsj0|bus[4]~1645                        ; 10      ;
; mycputop:inst|buffcpu:jsj0|bus[3]~1639                        ; 10      ;
; mycputop:inst|buffcpu:jsj0|bus[2]~1633                        ; 10      ;
; mycputop:inst|buffcpu:jsj0|bus[1]~1627                        ; 10      ;
+---------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+-------------+
; Name                                                                                                                           ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF      ; Location    ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+-------------+
; mycputop:inst|buffcpu:jsj0|ram:dram|lpm_ram_dq1:inst|altsyncram:altsyncram_component|altsyncram_1oc1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; mem8.mif ; M4K_X17_Y10 ;
; mycputop:inst|buffcpu:jsj0|ram:iram|lpm_ram_dq1:inst|altsyncram:altsyncram_component|altsyncram_1oc1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; mem8.mif ; M4K_X17_Y7  ;
+--------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 3,131 / 16,320 ( 19 % ) ;
; Direct links               ; 178 / 21,944 ( < 1 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 79 / 240 ( 33 % )       ;
; LUT chains                 ; 234 / 5,382 ( 4 % )     ;
; Local interconnects        ; 3,667 / 21,944 ( 17 % ) ;
; M4K buffers                ; 16 / 720 ( 2 % )        ;
; R4s                        ; 3,071 / 14,640 ( 21 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.00) ; Number of LABs  (Total = 265) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 22                            ;
; 2                                          ; 1                             ;
; 3                                          ; 3                             ;
; 4                                          ; 0                             ;
; 5                                          ; 1                             ;
; 6                                          ; 2                             ;
; 7                                          ; 6                             ;
; 8                                          ; 3                             ;
; 9                                          ; 1                             ;
; 10                                         ; 226                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 265) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 19                            ;
; 1 Async. load                      ; 2                             ;
; 1 Clock                            ; 79                            ;
; 1 Clock enable                     ; 21                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 13                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.18) ; Number of LABs  (Total = 265) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 22                            ;
; 2                                           ; 0                             ;
; 3                                           ; 4                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 9                             ;
; 9                                           ; 2                             ;
; 10                                          ; 203                           ;
; 11                                          ; 13                            ;
; 12                                          ; 5                             ;
; 13                                          ; 2                             ;
; 14                                          ; 1                             ;
; 15                                          ; 0                             ;
; 16                                          ; 0                             ;
; 17                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.38) ; Number of LABs  (Total = 265) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 66                            ;
; 2                                               ; 19                            ;
; 3                                               ; 14                            ;
; 4                                               ; 10                            ;
; 5                                               ; 32                            ;
; 6                                               ; 12                            ;
; 7                                               ; 12                            ;
; 8                                               ; 31                            ;
; 9                                               ; 11                            ;
; 10                                              ; 50                            ;
; 11                                              ; 2                             ;
; 12                                              ; 2                             ;
; 13                                              ; 0                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.43) ; Number of LABs  (Total = 265) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 19                            ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 10                            ;
; 9                                            ; 16                            ;
; 10                                           ; 23                            ;
; 11                                           ; 39                            ;
; 12                                           ; 28                            ;
; 13                                           ; 12                            ;
; 14                                           ; 7                             ;
; 15                                           ; 5                             ;
; 16                                           ; 5                             ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 6                             ;
; 20                                           ; 40                            ;
; 21                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                ;
+--------------------------------------------------------------------------------+---------------------+
; Name                                                                           ; Value               ;
+--------------------------------------------------------------------------------+---------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                  ;
; Mid Wire Use - Fit Attempt 1                                                   ; 21                  ;
; Mid Slack - Fit Attempt 1                                                      ; 16038               ;
; Internal Atom Count - Fit Attempt 1                                            ; 2386                ;
; LE/ALM Count - Fit Attempt 1                                                   ; 2386                ;
; LAB Count - Fit Attempt 1                                                      ; 266                 ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.368               ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.098              ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.297               ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:264;1:2           ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:222;1:27;2:17     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:211;1:20;2:29;3:6 ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:211;1:20;2:29;3:6 ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:211;1:20;2:29;3:6 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:211;1:20;2:29;3:6 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:233;1:33          ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:233;1:18;2:7;3:8  ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:222;1:41;2:3      ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:156;1:94;2:7;3:9  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:187;1:44;2:35     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:264;1:2           ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:187;1:67;2:12     ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:224;1:42          ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:53;1:213          ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:251;1:15          ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:266               ;
; LEs in Chains - Fit Attempt 1                                                  ; 158                 ;
; LEs in Long Chains - Fit Attempt 1                                             ; 115                 ;
; LABs with Chains - Fit Attempt 1                                               ; 21                  ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                   ;
; Time - Fit Attempt 1                                                           ; 0                   ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.078               ;
+--------------------------------------------------------------------------------+---------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 11    ;
; Early Slack - Fit Attempt 1         ; 5448  ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 18    ;
; Mid Slack - Fit Attempt 1           ; 7859  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 20    ;
; Late Slack - Fit Attempt 1          ; 7859  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.235 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 10792 ;
; Early Wire Use - Fit Attempt 1      ; 20    ;
; Peak Regional Wire - Fit Attempt 1  ; 38    ;
; Mid Slack - Fit Attempt 1           ; 5593  ;
; Late Slack - Fit Attempt 1          ; 5593  ;
; Late Wire Use - Fit Attempt 1       ; 22    ;
; Time - Fit Attempt 1                ; 5     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.328 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Thu Dec 12 19:42:53 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off dpj -c dpj
Info: Selected device EP1C6T144C8 for design "dpj"
Info: Implementing parameter values for PLL "mycputop:inst|altpll0:altp0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 2536 of 2536 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T144C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 12
    Info: Pin ~ASDO~ is reserved at location 25
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "mycputop:inst|altpll0:altp0|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "rtl~0" to use Global clock
Info: Automatically promoted signal "rtl~1" to use Global clock
Info: Automatically promoted signal "rtl~10" to use Global clock
Info: Automatically promoted signal "rtl~100" to use Global clock
Info: Automatically promoted signal "rtl~101" to use Global clock
Info: Automatically promoted signal "rtl~102" to use Global clock
Info: Automatically promoted signal "rtl~103" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 8.958 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X27_Y15; Fanout = 1; REG Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~402'
    Info: 2: + IC(0.539 ns) + CELL(0.114 ns) = 0.653 ns; Loc. = LAB_X27_Y15; Fanout = 1; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4177'
    Info: 3: + IC(0.361 ns) + CELL(0.292 ns) = 1.306 ns; Loc. = LAB_X27_Y15; Fanout = 1; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4178'
    Info: 4: + IC(0.539 ns) + CELL(0.114 ns) = 1.959 ns; Loc. = LAB_X27_Y15; Fanout = 1; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4179'
    Info: 5: + IC(1.404 ns) + CELL(0.292 ns) = 3.655 ns; Loc. = LAB_X24_Y18; Fanout = 1; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4182'
    Info: 6: + IC(0.063 ns) + CELL(0.590 ns) = 4.308 ns; Loc. = LAB_X24_Y18; Fanout = 2; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4214'
    Info: 7: + IC(2.364 ns) + CELL(0.442 ns) = 7.114 ns; Loc. = LAB_X12_Y12; Fanout = 1; COMB Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4215'
    Info: 8: + IC(1.729 ns) + CELL(0.115 ns) = 8.958 ns; Loc. = LAB_X12_Y7; Fanout = 1; REG Node = 'mycputop:inst|buffcpu:jsj0|buffint:inst4|out[6]'
    Info: Total cell delay = 1.959 ns ( 21.87 % )
    Info: Total interconnect delay = 6.999 ns ( 78.13 % )
Info: Fitter routing operations beginning
Warning: 39 (of 7908) connections in the design require a large routing delay to achieve hold requirements. Please check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
    Info: Found 39 Registers with very high hold time requirements
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[0]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[0]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~3705"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[3]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[3]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[3]~1639"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[3]"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[4]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[4]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[4]~1645"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[2]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[5]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[5]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4130"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[5]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[5]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[5]~1651"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[0]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[2]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[2]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~3875"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[2]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[2]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[2]~1633"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[5]"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[1]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[1]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[1]~1627"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[0]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[0]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[0]~1621"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[6]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[6]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4215"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[7]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[7]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[7]~1663"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[3]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[3]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~3960"
        Info: Node "mycputop:inst|buffcpu:jsj0|inst11[6]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|inst11[6]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|bus[6]~1657"
        Info: Node "mycputop:inst|flge" (dual-output)
            Info: Registered output is "mycputop:inst|flge"
            Info: Combinational output is "mycputop:inst|SEG7_LUT_4:u0|SEG7_LUT:u0|WideOr0~44"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[7]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[1]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[4]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[4]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4045"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|out[4]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[7]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[7]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~4300"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[1]" (dual-output)
            Info: Registered output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|q[1]"
            Info: Combinational output is "mycputop:inst|buffcpu:jsj0|buffint:inst4|ram~3790"
        Info: Node "mycputop:inst|Cont[23]"
        Info: Node "mycputop:inst|Cont[20]"
        Info: Node "mycputop:inst|Cont[19]"
        Info: Node "mycputop:inst|Cont[18]"
        Info: Node "mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst1|jshdy:inst|inst6"
        Info: Node "mycputop:inst|buffcpu:jsj0|jcq8:a|inst[7]"
        Info: Node "mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst|inst6"
        Info: Node "mycputop:inst|buffcpu:jsj0|jshq8t:pc|jshq8:inst5|jshdy4:inst|jshdy:inst3|inst6"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:dram|inst1[0]"
        Info: Node "mycputop:inst|buffcpu:jsj0|buffint:inst4|biaozhi"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:iram|jcq8:inst3|inst[0]"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:dram|jcq8:inst3|inst[2]"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:iram|inst1[0]"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:iram|inst1[7]"
        Info: Node "mycputop:inst|buffcpu:jsj0|ram:dram|jcq8:inst3|inst[0]"
Info: Average interconnect usage is 18% of the available device resources
    Info: Peak interconnect usage is 37% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/2013教学实例单片机/dpj.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Allocated 181 megabytes of memory during processing
    Info: Processing ended: Thu Dec 12 19:43:07 2013
    Info: Elapsed time: 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/2013教学实例单片机/dpj.fit.smsg.


