
controlLab.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000a9c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000022  00800060  00000a9c  00000b30  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000020  00800082  00800082  00000b52  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000b52  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000b84  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000118  00000000  00000000  00000bc0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001225  00000000  00000000  00000cd8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000736  00000000  00000000  00001efd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000009de  00000000  00000000  00002633  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000025c  00000000  00000000  00003014  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000543  00000000  00000000  00003270  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000005c5  00000000  00000000  000037b3  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000108  00000000  00000000  00003d78  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   8:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
   c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  10:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  14:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  18:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  1c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  20:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  24:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  28:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  2c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  30:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  34:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  38:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  3c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  40:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  44:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  48:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  4c:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>
  50:	0c 94 47 00 	jmp	0x8e	; 0x8e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	ec e9       	ldi	r30, 0x9C	; 156
  68:	fa e0       	ldi	r31, 0x0A	; 10
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a2 38       	cpi	r26, 0x82	; 130
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>

00000076 <__do_clear_bss>:
  76:	20 e0       	ldi	r18, 0x00	; 0
  78:	a2 e8       	ldi	r26, 0x82	; 130
  7a:	b0 e0       	ldi	r27, 0x00	; 0
  7c:	01 c0       	rjmp	.+2      	; 0x80 <.do_clear_bss_start>

0000007e <.do_clear_bss_loop>:
  7e:	1d 92       	st	X+, r1

00000080 <.do_clear_bss_start>:
  80:	a2 3a       	cpi	r26, 0xA2	; 162
  82:	b2 07       	cpc	r27, r18
  84:	e1 f7       	brne	.-8      	; 0x7e <.do_clear_bss_loop>
  86:	0e 94 12 03 	call	0x624	; 0x624 <main>
  8a:	0c 94 4c 05 	jmp	0xa98	; 0xa98 <_exit>

0000008e <__bad_interrupt>:
  8e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000092 <lcd_port_config>:
	return (a < b) ? a : b;
}

int max(int a, int b){
	return (a > b) ? a : b;
}
  92:	84 b3       	in	r24, 0x14	; 20
  94:	87 6f       	ori	r24, 0xF7	; 247
  96:	84 bb       	out	0x14, r24	; 20
  98:	85 b3       	in	r24, 0x15	; 21
  9a:	80 78       	andi	r24, 0x80	; 128
  9c:	85 bb       	out	0x15, r24	; 21
  9e:	08 95       	ret

000000a0 <lcd_set_4bit>:
  a0:	89 ef       	ldi	r24, 0xF9	; 249
  a2:	90 e0       	ldi	r25, 0x00	; 0
  a4:	01 97       	sbiw	r24, 0x01	; 1
  a6:	f1 f7       	brne	.-4      	; 0xa4 <lcd_set_4bit+0x4>
  a8:	00 c0       	rjmp	.+0      	; 0xaa <lcd_set_4bit+0xa>
  aa:	00 00       	nop
  ac:	a8 98       	cbi	0x15, 0	; 21
  ae:	a9 98       	cbi	0x15, 1	; 21
  b0:	80 e3       	ldi	r24, 0x30	; 48
  b2:	85 bb       	out	0x15, r24	; 21
  b4:	aa 9a       	sbi	0x15, 2	; 21
  b6:	e1 ee       	ldi	r30, 0xE1	; 225
  b8:	f4 e0       	ldi	r31, 0x04	; 4
  ba:	31 97       	sbiw	r30, 0x01	; 1
  bc:	f1 f7       	brne	.-4      	; 0xba <lcd_set_4bit+0x1a>
  be:	00 c0       	rjmp	.+0      	; 0xc0 <lcd_set_4bit+0x20>
  c0:	00 00       	nop
  c2:	aa 98       	cbi	0x15, 2	; 21
  c4:	e9 ef       	ldi	r30, 0xF9	; 249
  c6:	f0 e0       	ldi	r31, 0x00	; 0
  c8:	31 97       	sbiw	r30, 0x01	; 1
  ca:	f1 f7       	brne	.-4      	; 0xc8 <lcd_set_4bit+0x28>
  cc:	00 c0       	rjmp	.+0      	; 0xce <lcd_set_4bit+0x2e>
  ce:	00 00       	nop
  d0:	a8 98       	cbi	0x15, 0	; 21
  d2:	a9 98       	cbi	0x15, 1	; 21
  d4:	85 bb       	out	0x15, r24	; 21
  d6:	aa 9a       	sbi	0x15, 2	; 21
  d8:	e1 ee       	ldi	r30, 0xE1	; 225
  da:	f4 e0       	ldi	r31, 0x04	; 4
  dc:	31 97       	sbiw	r30, 0x01	; 1
  de:	f1 f7       	brne	.-4      	; 0xdc <lcd_set_4bit+0x3c>
  e0:	00 c0       	rjmp	.+0      	; 0xe2 <lcd_set_4bit+0x42>
  e2:	00 00       	nop
  e4:	aa 98       	cbi	0x15, 2	; 21
  e6:	e9 ef       	ldi	r30, 0xF9	; 249
  e8:	f0 e0       	ldi	r31, 0x00	; 0
  ea:	31 97       	sbiw	r30, 0x01	; 1
  ec:	f1 f7       	brne	.-4      	; 0xea <lcd_set_4bit+0x4a>
  ee:	00 c0       	rjmp	.+0      	; 0xf0 <lcd_set_4bit+0x50>
  f0:	00 00       	nop
  f2:	a8 98       	cbi	0x15, 0	; 21
  f4:	a9 98       	cbi	0x15, 1	; 21
  f6:	85 bb       	out	0x15, r24	; 21
  f8:	aa 9a       	sbi	0x15, 2	; 21
  fa:	81 ee       	ldi	r24, 0xE1	; 225
  fc:	94 e0       	ldi	r25, 0x04	; 4
  fe:	01 97       	sbiw	r24, 0x01	; 1
 100:	f1 f7       	brne	.-4      	; 0xfe <lcd_set_4bit+0x5e>
 102:	00 c0       	rjmp	.+0      	; 0x104 <lcd_set_4bit+0x64>
 104:	00 00       	nop
 106:	aa 98       	cbi	0x15, 2	; 21
 108:	e9 ef       	ldi	r30, 0xF9	; 249
 10a:	f0 e0       	ldi	r31, 0x00	; 0
 10c:	31 97       	sbiw	r30, 0x01	; 1
 10e:	f1 f7       	brne	.-4      	; 0x10c <lcd_set_4bit+0x6c>
 110:	00 c0       	rjmp	.+0      	; 0x112 <lcd_set_4bit+0x72>
 112:	00 00       	nop
 114:	a8 98       	cbi	0x15, 0	; 21
 116:	a9 98       	cbi	0x15, 1	; 21
 118:	80 e2       	ldi	r24, 0x20	; 32
 11a:	85 bb       	out	0x15, r24	; 21
 11c:	aa 9a       	sbi	0x15, 2	; 21
 11e:	81 ee       	ldi	r24, 0xE1	; 225
 120:	94 e0       	ldi	r25, 0x04	; 4
 122:	01 97       	sbiw	r24, 0x01	; 1
 124:	f1 f7       	brne	.-4      	; 0x122 <lcd_set_4bit+0x82>
 126:	00 c0       	rjmp	.+0      	; 0x128 <lcd_set_4bit+0x88>
 128:	00 00       	nop
 12a:	aa 98       	cbi	0x15, 2	; 21
 12c:	08 95       	ret

0000012e <lcd_wr_command>:
 12e:	95 b3       	in	r25, 0x15	; 21
 130:	9f 70       	andi	r25, 0x0F	; 15
 132:	95 bb       	out	0x15, r25	; 21
 134:	95 b3       	in	r25, 0x15	; 21
 136:	28 2f       	mov	r18, r24
 138:	20 7f       	andi	r18, 0xF0	; 240
 13a:	92 2b       	or	r25, r18
 13c:	95 bb       	out	0x15, r25	; 21
 13e:	a8 98       	cbi	0x15, 0	; 21
 140:	a9 98       	cbi	0x15, 1	; 21
 142:	aa 9a       	sbi	0x15, 2	; 21
 144:	e1 ee       	ldi	r30, 0xE1	; 225
 146:	f4 e0       	ldi	r31, 0x04	; 4
 148:	31 97       	sbiw	r30, 0x01	; 1
 14a:	f1 f7       	brne	.-4      	; 0x148 <lcd_wr_command+0x1a>
 14c:	00 c0       	rjmp	.+0      	; 0x14e <lcd_wr_command+0x20>
 14e:	00 00       	nop
 150:	aa 98       	cbi	0x15, 2	; 21
 152:	95 b3       	in	r25, 0x15	; 21
 154:	9f 70       	andi	r25, 0x0F	; 15
 156:	95 bb       	out	0x15, r25	; 21
 158:	95 b3       	in	r25, 0x15	; 21
 15a:	82 95       	swap	r24
 15c:	80 7f       	andi	r24, 0xF0	; 240
 15e:	89 2b       	or	r24, r25
 160:	85 bb       	out	0x15, r24	; 21
 162:	a8 98       	cbi	0x15, 0	; 21
 164:	a9 98       	cbi	0x15, 1	; 21
 166:	aa 9a       	sbi	0x15, 2	; 21
 168:	81 ee       	ldi	r24, 0xE1	; 225
 16a:	94 e0       	ldi	r25, 0x04	; 4
 16c:	01 97       	sbiw	r24, 0x01	; 1
 16e:	f1 f7       	brne	.-4      	; 0x16c <lcd_wr_command+0x3e>
 170:	00 c0       	rjmp	.+0      	; 0x172 <lcd_wr_command+0x44>
 172:	00 00       	nop
 174:	aa 98       	cbi	0x15, 2	; 21
 176:	08 95       	ret

00000178 <lcd_init>:
 178:	89 ef       	ldi	r24, 0xF9	; 249
 17a:	90 e0       	ldi	r25, 0x00	; 0
 17c:	01 97       	sbiw	r24, 0x01	; 1
 17e:	f1 f7       	brne	.-4      	; 0x17c <lcd_init+0x4>
 180:	00 c0       	rjmp	.+0      	; 0x182 <lcd_init+0xa>
 182:	00 00       	nop
 184:	88 e2       	ldi	r24, 0x28	; 40
 186:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 18a:	81 e0       	ldi	r24, 0x01	; 1
 18c:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 190:	86 e0       	ldi	r24, 0x06	; 6
 192:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 196:	8e e0       	ldi	r24, 0x0E	; 14
 198:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 19c:	80 e8       	ldi	r24, 0x80	; 128
 19e:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 1a2:	08 95       	ret

000001a4 <lcd_wr_char>:
 1a4:	95 b3       	in	r25, 0x15	; 21
 1a6:	9f 70       	andi	r25, 0x0F	; 15
 1a8:	95 bb       	out	0x15, r25	; 21
 1aa:	95 b3       	in	r25, 0x15	; 21
 1ac:	28 2f       	mov	r18, r24
 1ae:	20 7f       	andi	r18, 0xF0	; 240
 1b0:	92 2b       	or	r25, r18
 1b2:	95 bb       	out	0x15, r25	; 21
 1b4:	a8 9a       	sbi	0x15, 0	; 21
 1b6:	a9 98       	cbi	0x15, 1	; 21
 1b8:	aa 9a       	sbi	0x15, 2	; 21
 1ba:	e1 ee       	ldi	r30, 0xE1	; 225
 1bc:	f4 e0       	ldi	r31, 0x04	; 4
 1be:	31 97       	sbiw	r30, 0x01	; 1
 1c0:	f1 f7       	brne	.-4      	; 0x1be <lcd_wr_char+0x1a>
 1c2:	00 c0       	rjmp	.+0      	; 0x1c4 <lcd_wr_char+0x20>
 1c4:	00 00       	nop
 1c6:	aa 98       	cbi	0x15, 2	; 21
 1c8:	95 b3       	in	r25, 0x15	; 21
 1ca:	9f 70       	andi	r25, 0x0F	; 15
 1cc:	95 bb       	out	0x15, r25	; 21
 1ce:	95 b3       	in	r25, 0x15	; 21
 1d0:	82 95       	swap	r24
 1d2:	80 7f       	andi	r24, 0xF0	; 240
 1d4:	89 2b       	or	r24, r25
 1d6:	85 bb       	out	0x15, r24	; 21
 1d8:	a8 9a       	sbi	0x15, 0	; 21
 1da:	a9 98       	cbi	0x15, 1	; 21
 1dc:	aa 9a       	sbi	0x15, 2	; 21
 1de:	81 ee       	ldi	r24, 0xE1	; 225
 1e0:	94 e0       	ldi	r25, 0x04	; 4
 1e2:	01 97       	sbiw	r24, 0x01	; 1
 1e4:	f1 f7       	brne	.-4      	; 0x1e2 <lcd_wr_char+0x3e>
 1e6:	00 c0       	rjmp	.+0      	; 0x1e8 <lcd_wr_char+0x44>
 1e8:	00 00       	nop
 1ea:	aa 98       	cbi	0x15, 2	; 21
 1ec:	08 95       	ret

000001ee <lcd_home>:
 1ee:	80 e8       	ldi	r24, 0x80	; 128
 1f0:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 1f4:	08 95       	ret

000001f6 <lcd_string>:
 1f6:	cf 93       	push	r28
 1f8:	df 93       	push	r29
 1fa:	ec 01       	movw	r28, r24
 1fc:	88 81       	ld	r24, Y
 1fe:	88 23       	and	r24, r24
 200:	31 f0       	breq	.+12     	; 0x20e <lcd_string+0x18>
 202:	21 96       	adiw	r28, 0x01	; 1
 204:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 208:	89 91       	ld	r24, Y+
 20a:	81 11       	cpse	r24, r1
 20c:	fb cf       	rjmp	.-10     	; 0x204 <lcd_string+0xe>
 20e:	df 91       	pop	r29
 210:	cf 91       	pop	r28
 212:	08 95       	ret

00000214 <lcd_cursor>:
 214:	82 30       	cpi	r24, 0x02	; 2
 216:	71 f0       	breq	.+28     	; 0x234 <lcd_cursor+0x20>
 218:	18 f4       	brcc	.+6      	; 0x220 <lcd_cursor+0xc>
 21a:	81 30       	cpi	r24, 0x01	; 1
 21c:	31 f0       	breq	.+12     	; 0x22a <lcd_cursor+0x16>
 21e:	08 95       	ret
 220:	83 30       	cpi	r24, 0x03	; 3
 222:	69 f0       	breq	.+26     	; 0x23e <lcd_cursor+0x2a>
 224:	84 30       	cpi	r24, 0x04	; 4
 226:	81 f0       	breq	.+32     	; 0x248 <lcd_cursor+0x34>
 228:	08 95       	ret
 22a:	8f e7       	ldi	r24, 0x7F	; 127
 22c:	86 0f       	add	r24, r22
 22e:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 232:	08 95       	ret
 234:	8f eb       	ldi	r24, 0xBF	; 191
 236:	86 0f       	add	r24, r22
 238:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 23c:	08 95       	ret
 23e:	83 e9       	ldi	r24, 0x93	; 147
 240:	86 0f       	add	r24, r22
 242:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 246:	08 95       	ret
 248:	83 ed       	ldi	r24, 0xD3	; 211
 24a:	86 0f       	add	r24, r22
 24c:	0e 94 97 00 	call	0x12e	; 0x12e <lcd_wr_command>
 250:	08 95       	ret

00000252 <lcd_print>:
 252:	0f 93       	push	r16
 254:	1f 93       	push	r17
 256:	cf 93       	push	r28
 258:	df 93       	push	r29
 25a:	8a 01       	movw	r16, r20
 25c:	e9 01       	movw	r28, r18
 25e:	88 23       	and	r24, r24
 260:	11 f0       	breq	.+4      	; 0x266 <lcd_print+0x14>
 262:	61 11       	cpse	r22, r1
 264:	03 c0       	rjmp	.+6      	; 0x26c <lcd_print+0x1a>
 266:	0e 94 f7 00 	call	0x1ee	; 0x1ee <lcd_home>
 26a:	02 c0       	rjmp	.+4      	; 0x270 <lcd_print+0x1e>
 26c:	0e 94 0a 01 	call	0x214	; 0x214 <lcd_cursor>
 270:	c5 30       	cpi	r28, 0x05	; 5
 272:	d1 05       	cpc	r29, r1
 274:	c9 f4       	brne	.+50     	; 0x2a8 <lcd_print+0x56>
 276:	98 01       	movw	r18, r16
 278:	32 95       	swap	r19
 27a:	22 95       	swap	r18
 27c:	2f 70       	andi	r18, 0x0F	; 15
 27e:	23 27       	eor	r18, r19
 280:	3f 70       	andi	r19, 0x0F	; 15
 282:	23 27       	eor	r18, r19
 284:	a7 e4       	ldi	r26, 0x47	; 71
 286:	b3 e0       	ldi	r27, 0x03	; 3
 288:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 28c:	96 95       	lsr	r25
 28e:	87 95       	ror	r24
 290:	96 95       	lsr	r25
 292:	87 95       	ror	r24
 294:	96 95       	lsr	r25
 296:	87 95       	ror	r24
 298:	c0 96       	adiw	r24, 0x30	; 48
 29a:	90 93 92 00 	sts	0x0092, r25	; 0x800092 <million+0x1>
 29e:	80 93 91 00 	sts	0x0091, r24	; 0x800091 <million>
 2a2:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 2a6:	04 c0       	rjmp	.+8      	; 0x2b0 <lcd_print+0x5e>
 2a8:	c4 30       	cpi	r28, 0x04	; 4
 2aa:	d1 05       	cpc	r29, r1
 2ac:	09 f0       	breq	.+2      	; 0x2b0 <lcd_print+0x5e>
 2ae:	c3 c0       	rjmp	.+390    	; 0x436 <__LOCK_REGION_LENGTH__+0x36>
 2b0:	98 01       	movw	r18, r16
 2b2:	36 95       	lsr	r19
 2b4:	27 95       	ror	r18
 2b6:	36 95       	lsr	r19
 2b8:	27 95       	ror	r18
 2ba:	36 95       	lsr	r19
 2bc:	27 95       	ror	r18
 2be:	a5 ec       	ldi	r26, 0xC5	; 197
 2c0:	b0 e2       	ldi	r27, 0x20	; 32
 2c2:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 2c6:	ac 01       	movw	r20, r24
 2c8:	52 95       	swap	r21
 2ca:	42 95       	swap	r20
 2cc:	4f 70       	andi	r20, 0x0F	; 15
 2ce:	45 27       	eor	r20, r21
 2d0:	5f 70       	andi	r21, 0x0F	; 15
 2d2:	45 27       	eor	r20, r21
 2d4:	50 93 95 00 	sts	0x0095, r21	; 0x800095 <temp+0x1>
 2d8:	40 93 94 00 	sts	0x0094, r20	; 0x800094 <temp>
 2dc:	9a 01       	movw	r18, r20
 2de:	ad ec       	ldi	r26, 0xCD	; 205
 2e0:	bc ec       	ldi	r27, 0xCC	; 204
 2e2:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 2e6:	96 95       	lsr	r25
 2e8:	87 95       	ror	r24
 2ea:	96 95       	lsr	r25
 2ec:	87 95       	ror	r24
 2ee:	96 95       	lsr	r25
 2f0:	87 95       	ror	r24
 2f2:	9c 01       	movw	r18, r24
 2f4:	22 0f       	add	r18, r18
 2f6:	33 1f       	adc	r19, r19
 2f8:	88 0f       	add	r24, r24
 2fa:	99 1f       	adc	r25, r25
 2fc:	88 0f       	add	r24, r24
 2fe:	99 1f       	adc	r25, r25
 300:	88 0f       	add	r24, r24
 302:	99 1f       	adc	r25, r25
 304:	82 0f       	add	r24, r18
 306:	93 1f       	adc	r25, r19
 308:	9a 01       	movw	r18, r20
 30a:	28 1b       	sub	r18, r24
 30c:	39 0b       	sbc	r19, r25
 30e:	c9 01       	movw	r24, r18
 310:	c0 96       	adiw	r24, 0x30	; 48
 312:	90 93 a1 00 	sts	0x00A1, r25	; 0x8000a1 <thousand+0x1>
 316:	80 93 a0 00 	sts	0x00A0, r24	; 0x8000a0 <thousand>
 31a:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 31e:	98 01       	movw	r18, r16
 320:	36 95       	lsr	r19
 322:	27 95       	ror	r18
 324:	36 95       	lsr	r19
 326:	27 95       	ror	r18
 328:	ab e7       	ldi	r26, 0x7B	; 123
 32a:	b4 e1       	ldi	r27, 0x14	; 20
 32c:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 330:	ac 01       	movw	r20, r24
 332:	56 95       	lsr	r21
 334:	47 95       	ror	r20
 336:	50 93 95 00 	sts	0x0095, r21	; 0x800095 <temp+0x1>
 33a:	40 93 94 00 	sts	0x0094, r20	; 0x800094 <temp>
 33e:	9a 01       	movw	r18, r20
 340:	ad ec       	ldi	r26, 0xCD	; 205
 342:	bc ec       	ldi	r27, 0xCC	; 204
 344:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 348:	96 95       	lsr	r25
 34a:	87 95       	ror	r24
 34c:	96 95       	lsr	r25
 34e:	87 95       	ror	r24
 350:	96 95       	lsr	r25
 352:	87 95       	ror	r24
 354:	9c 01       	movw	r18, r24
 356:	22 0f       	add	r18, r18
 358:	33 1f       	adc	r19, r19
 35a:	88 0f       	add	r24, r24
 35c:	99 1f       	adc	r25, r25
 35e:	88 0f       	add	r24, r24
 360:	99 1f       	adc	r25, r25
 362:	88 0f       	add	r24, r24
 364:	99 1f       	adc	r25, r25
 366:	82 0f       	add	r24, r18
 368:	93 1f       	adc	r25, r19
 36a:	9a 01       	movw	r18, r20
 36c:	28 1b       	sub	r18, r24
 36e:	39 0b       	sbc	r19, r25
 370:	c9 01       	movw	r24, r18
 372:	c0 96       	adiw	r24, 0x30	; 48
 374:	90 93 9d 00 	sts	0x009D, r25	; 0x80009d <hundred+0x1>
 378:	80 93 9c 00 	sts	0x009C, r24	; 0x80009c <hundred>
 37c:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 380:	04 c0       	rjmp	.+8      	; 0x38a <lcd_print+0x138>
 382:	c2 30       	cpi	r28, 0x02	; 2
 384:	d1 05       	cpc	r29, r1
 386:	09 f0       	breq	.+2      	; 0x38a <lcd_print+0x138>
 388:	5b c0       	rjmp	.+182    	; 0x440 <__LOCK_REGION_LENGTH__+0x40>
 38a:	98 01       	movw	r18, r16
 38c:	ad ec       	ldi	r26, 0xCD	; 205
 38e:	bc ec       	ldi	r27, 0xCC	; 204
 390:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 394:	ac 01       	movw	r20, r24
 396:	56 95       	lsr	r21
 398:	47 95       	ror	r20
 39a:	56 95       	lsr	r21
 39c:	47 95       	ror	r20
 39e:	56 95       	lsr	r21
 3a0:	47 95       	ror	r20
 3a2:	50 93 95 00 	sts	0x0095, r21	; 0x800095 <temp+0x1>
 3a6:	40 93 94 00 	sts	0x0094, r20	; 0x800094 <temp>
 3aa:	9a 01       	movw	r18, r20
 3ac:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 3b0:	96 95       	lsr	r25
 3b2:	87 95       	ror	r24
 3b4:	96 95       	lsr	r25
 3b6:	87 95       	ror	r24
 3b8:	96 95       	lsr	r25
 3ba:	87 95       	ror	r24
 3bc:	9c 01       	movw	r18, r24
 3be:	22 0f       	add	r18, r18
 3c0:	33 1f       	adc	r19, r19
 3c2:	88 0f       	add	r24, r24
 3c4:	99 1f       	adc	r25, r25
 3c6:	88 0f       	add	r24, r24
 3c8:	99 1f       	adc	r25, r25
 3ca:	88 0f       	add	r24, r24
 3cc:	99 1f       	adc	r25, r25
 3ce:	82 0f       	add	r24, r18
 3d0:	93 1f       	adc	r25, r19
 3d2:	9a 01       	movw	r18, r20
 3d4:	28 1b       	sub	r18, r24
 3d6:	39 0b       	sbc	r19, r25
 3d8:	c9 01       	movw	r24, r18
 3da:	c0 96       	adiw	r24, 0x30	; 48
 3dc:	90 93 9b 00 	sts	0x009B, r25	; 0x80009b <tens+0x1>
 3e0:	80 93 9a 00 	sts	0x009A, r24	; 0x80009a <tens>
 3e4:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 3e8:	98 01       	movw	r18, r16
 3ea:	ad ec       	ldi	r26, 0xCD	; 205
 3ec:	bc ec       	ldi	r27, 0xCC	; 204
 3ee:	0e 94 3d 05 	call	0xa7a	; 0xa7a <__umulhisi3>
 3f2:	96 95       	lsr	r25
 3f4:	87 95       	ror	r24
 3f6:	96 95       	lsr	r25
 3f8:	87 95       	ror	r24
 3fa:	96 95       	lsr	r25
 3fc:	87 95       	ror	r24
 3fe:	9c 01       	movw	r18, r24
 400:	22 0f       	add	r18, r18
 402:	33 1f       	adc	r19, r19
 404:	88 0f       	add	r24, r24
 406:	99 1f       	adc	r25, r25
 408:	88 0f       	add	r24, r24
 40a:	99 1f       	adc	r25, r25
 40c:	88 0f       	add	r24, r24
 40e:	99 1f       	adc	r25, r25
 410:	82 0f       	add	r24, r18
 412:	93 1f       	adc	r25, r19
 414:	98 01       	movw	r18, r16
 416:	28 1b       	sub	r18, r24
 418:	39 0b       	sbc	r19, r25
 41a:	c9 01       	movw	r24, r18
 41c:	c0 96       	adiw	r24, 0x30	; 48
 41e:	90 93 9f 00 	sts	0x009F, r25	; 0x80009f <unit+0x1>
 422:	80 93 9e 00 	sts	0x009E, r24	; 0x80009e <unit>
 426:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 42a:	26 97       	sbiw	r28, 0x06	; 6
 42c:	6c f0       	brlt	.+26     	; 0x448 <__LOCK_REGION_LENGTH__+0x48>
 42e:	85 e4       	ldi	r24, 0x45	; 69
 430:	0e 94 d2 00 	call	0x1a4	; 0x1a4 <lcd_wr_char>
 434:	09 c0       	rjmp	.+18     	; 0x448 <__LOCK_REGION_LENGTH__+0x48>
 436:	c3 30       	cpi	r28, 0x03	; 3
 438:	d1 05       	cpc	r29, r1
 43a:	09 f0       	breq	.+2      	; 0x43e <__LOCK_REGION_LENGTH__+0x3e>
 43c:	a2 cf       	rjmp	.-188    	; 0x382 <lcd_print+0x130>
 43e:	6f cf       	rjmp	.-290    	; 0x31e <lcd_print+0xcc>
 440:	c1 30       	cpi	r28, 0x01	; 1
 442:	d1 05       	cpc	r29, r1
 444:	91 f7       	brne	.-28     	; 0x42a <__LOCK_REGION_LENGTH__+0x2a>
 446:	d0 cf       	rjmp	.-96     	; 0x3e8 <lcd_print+0x196>
 448:	df 91       	pop	r29
 44a:	cf 91       	pop	r28
 44c:	1f 91       	pop	r17
 44e:	0f 91       	pop	r16
 450:	08 95       	ret

00000452 <velocity>:
 452:	1b bc       	out	0x2b, r1	; 43
 454:	8a bd       	out	0x2a, r24	; 42
 456:	19 bc       	out	0x29, r1	; 41
 458:	68 bd       	out	0x28, r22	; 40
 45a:	08 95       	ret

0000045c <motion_pin_config>:
 45c:	87 b3       	in	r24, 0x17	; 23
 45e:	8f 60       	ori	r24, 0x0F	; 15
 460:	87 bb       	out	0x17, r24	; 23
 462:	88 b3       	in	r24, 0x18	; 24
 464:	80 7f       	andi	r24, 0xF0	; 240
 466:	88 bb       	out	0x18, r24	; 24
 468:	81 b3       	in	r24, 0x11	; 17
 46a:	80 63       	ori	r24, 0x30	; 48
 46c:	81 bb       	out	0x11, r24	; 17
 46e:	82 b3       	in	r24, 0x12	; 18
 470:	80 63       	ori	r24, 0x30	; 48
 472:	82 bb       	out	0x12, r24	; 18
 474:	08 95       	ret

00000476 <motion_set>:
 476:	98 b3       	in	r25, 0x18	; 24
 478:	90 7f       	andi	r25, 0xF0	; 240
 47a:	8f 70       	andi	r24, 0x0F	; 15
 47c:	98 2b       	or	r25, r24
 47e:	98 bb       	out	0x18, r25	; 24
 480:	08 95       	ret

00000482 <forward>:
 482:	86 e0       	ldi	r24, 0x06	; 6
 484:	0e 94 3b 02 	call	0x476	; 0x476 <motion_set>
 488:	08 95       	ret

0000048a <adc_init>:
//Function to Initialize ADC
void adc_init()
{
	ADCSRA = 0x00;
 48a:	16 b8       	out	0x06, r1	; 6
	ADMUX = 0x20;		//Vref=5V external --- ADLAR=1 --- MUX4:0 = 0000
 48c:	80 e2       	ldi	r24, 0x20	; 32
 48e:	87 b9       	out	0x07, r24	; 7
	ACSR = 0x80;
 490:	80 e8       	ldi	r24, 0x80	; 128
 492:	88 b9       	out	0x08, r24	; 8
	ADCSRA = 0x86;		//ADEN=1 --- ADIE=1 --- ADPS2:0 = 1 1 0
 494:	86 e8       	ldi	r24, 0x86	; 134
 496:	86 b9       	out	0x06, r24	; 6
 498:	08 95       	ret

0000049a <adc_pin_config>:
}

//ADC pin configuration
void adc_pin_config (void)
{
	DDRA = 0x00;   //set PORTF direction as input
 49a:	1a ba       	out	0x1a, r1	; 26
	PORTA = 0x00;  //set PORTF pins floating
 49c:	1b ba       	out	0x1b, r1	; 27
 49e:	08 95       	ret

000004a0 <ADC_Conversion>:

//This Function accepts the Channel Number and returns the corresponding Analog Value
unsigned char ADC_Conversion(unsigned char Ch)
{
	unsigned char a;
	Ch = Ch & 0x07;
 4a0:	87 70       	andi	r24, 0x07	; 7
	ADMUX= 0x20| Ch;
 4a2:	80 62       	ori	r24, 0x20	; 32
 4a4:	87 b9       	out	0x07, r24	; 7
	ADCSRA = ADCSRA | 0x40;		//Set start conversion bit
 4a6:	36 9a       	sbi	0x06, 6	; 6
	while((ADCSRA&0x10)==0);	//Wait for ADC conversion to complete
 4a8:	34 9b       	sbis	0x06, 4	; 6
 4aa:	fe cf       	rjmp	.-4      	; 0x4a8 <ADC_Conversion+0x8>
	a=ADCH;
 4ac:	85 b1       	in	r24, 0x05	; 5
	ADCSRA = ADCSRA|0x10;      //clear ADIF (ADC Interrupt Flag) by writing 1 to it
 4ae:	34 9a       	sbi	0x06, 4	; 6
	return a;
}
 4b0:	08 95       	ret

000004b2 <timer1_init>:
// WGM: 5) PWM 8bit fast, TOP=0x00FF
// desired value: 450Hz
// actual value: 450.000Hz (0.0%)
void timer1_init(void)
{
	TCCR1B = 0x00; //stop
 4b2:	1e bc       	out	0x2e, r1	; 46
	TCNT1H = 0xFF; //setup
 4b4:	8f ef       	ldi	r24, 0xFF	; 255
 4b6:	8d bd       	out	0x2d, r24	; 45
	TCNT1L = 0x01;
 4b8:	91 e0       	ldi	r25, 0x01	; 1
 4ba:	9c bd       	out	0x2c, r25	; 44
	OCR1AH = 0x00;
 4bc:	1b bc       	out	0x2b, r1	; 43
	OCR1AL = 0xFF;
 4be:	8a bd       	out	0x2a, r24	; 42
	OCR1BH = 0x00;
 4c0:	19 bc       	out	0x29, r1	; 41
	OCR1BL = 0xFF;
 4c2:	88 bd       	out	0x28, r24	; 40
	ICR1H  = 0x00;
 4c4:	17 bc       	out	0x27, r1	; 39
	ICR1L  = 0xFF;
 4c6:	86 bd       	out	0x26, r24	; 38
	TCCR1A = 0xA1;
 4c8:	81 ea       	ldi	r24, 0xA1	; 161
 4ca:	8f bd       	out	0x2f, r24	; 47
	TCCR1B = 0x0D; //start Timer
 4cc:	8d e0       	ldi	r24, 0x0D	; 13
 4ce:	8e bd       	out	0x2e, r24	; 46
 4d0:	08 95       	ret

000004d2 <init>:
}

void init()
{
	cli();					// Clears the global interrupts
 4d2:	f8 94       	cli
	lcd_port_config();
 4d4:	0e 94 49 00 	call	0x92	; 0x92 <lcd_port_config>
	adc_init();
 4d8:	0e 94 45 02 	call	0x48a	; 0x48a <adc_init>
	adc_pin_config();
 4dc:	0e 94 4d 02 	call	0x49a	; 0x49a <adc_pin_config>
	timer1_init();
 4e0:	0e 94 59 02 	call	0x4b2	; 0x4b2 <timer1_init>
	motion_pin_config();	// Refer the function
 4e4:	0e 94 2e 02 	call	0x45c	; 0x45c <motion_pin_config>
	sei();					// Enables the global interrupts
 4e8:	78 94       	sei
	lcd_set_4bit();			// Setting the LCD to 4 bit mode
 4ea:	0e 94 50 00 	call	0xa0	; 0xa0 <lcd_set_4bit>
	lcd_init();
 4ee:	0e 94 bc 00 	call	0x178	; 0x178 <lcd_init>
 4f2:	08 95       	ret

000004f4 <compute_error>:

// Used for defining the error function
//	Uses global values of the ADC values and outputs in the global "error" variable
void compute_error(void)
{
	leftLine = leftLine>>2;
 4f4:	20 91 93 00 	lds	r18, 0x0093	; 0x800093 <leftLine>
 4f8:	26 95       	lsr	r18
 4fa:	26 95       	lsr	r18
 4fc:	20 93 93 00 	sts	0x0093, r18	; 0x800093 <leftLine>
	rightLine = rightLine>>2;
 500:	90 91 96 00 	lds	r25, 0x0096	; 0x800096 <rightLine>
 504:	96 95       	lsr	r25
 506:	96 95       	lsr	r25
 508:	90 93 96 00 	sts	0x0096, r25	; 0x800096 <rightLine>
	centerLine = centerLine>>2;
 50c:	80 91 90 00 	lds	r24, 0x0090	; 0x800090 <centerLine>
 510:	86 95       	lsr	r24
 512:	86 95       	lsr	r24
 514:	80 93 90 00 	sts	0x0090, r24	; 0x800090 <centerLine>

	error = rightLine - leftLine;
 518:	49 2f       	mov	r20, r25
 51a:	50 e0       	ldi	r21, 0x00	; 0
 51c:	42 1b       	sub	r20, r18
 51e:	51 09       	sbc	r21, r1
 520:	50 93 8f 00 	sts	0x008F, r21	; 0x80008f <error+0x1>
 524:	40 93 8e 00 	sts	0x008E, r20	; 0x80008e <error>
	if(centerLine <30)
 528:	8e 31       	cpi	r24, 0x1E	; 30
 52a:	30 f4       	brcc	.+12     	; 0x538 <compute_error+0x44>
	{
		flag = 1;
 52c:	41 e0       	ldi	r20, 0x01	; 1
 52e:	50 e0       	ldi	r21, 0x00	; 0
 530:	50 93 83 00 	sts	0x0083, r21	; 0x800083 <__data_end+0x1>
 534:	40 93 82 00 	sts	0x0082, r20	; 0x800082 <__data_end>
	}
	
	if((centerLine < 5 && rightLine< 5 && leftLine< 5) || (centerLine > 30 && rightLine > 30 && leftLine > 30))
 538:	85 30       	cpi	r24, 0x05	; 5
 53a:	20 f4       	brcc	.+8      	; 0x544 <compute_error+0x50>
 53c:	95 30       	cpi	r25, 0x05	; 5
 53e:	10 f4       	brcc	.+4      	; 0x544 <compute_error+0x50>
 540:	25 30       	cpi	r18, 0x05	; 5
 542:	30 f0       	brcs	.+12     	; 0x550 <compute_error+0x5c>
 544:	8f 31       	cpi	r24, 0x1F	; 31
 546:	40 f0       	brcs	.+16     	; 0x558 <compute_error+0x64>
 548:	9f 31       	cpi	r25, 0x1F	; 31
 54a:	30 f0       	brcs	.+12     	; 0x558 <compute_error+0x64>
 54c:	2f 31       	cpi	r18, 0x1F	; 31
 54e:	20 f0       	brcs	.+8      	; 0x558 <compute_error+0x64>
	{
		error = 0;
 550:	10 92 8f 00 	sts	0x008F, r1	; 0x80008f <error+0x1>
 554:	10 92 8e 00 	sts	0x008E, r1	; 0x80008e <error>
 558:	08 95       	ret

0000055a <motor_control>:
	}
}

// Used for controlling the motors depending on the value of the "pid" variable
void motor_control(void)
{
 55a:	cf 92       	push	r12
 55c:	df 92       	push	r13
 55e:	ef 92       	push	r14
 560:	ff 92       	push	r15
 562:	0f 93       	push	r16
 564:	1f 93       	push	r17
 566:	cf 93       	push	r28
 568:	df 93       	push	r29
	char velR, velL;
	velL = velocity_left + pid;
 56a:	60 91 6c 00 	lds	r22, 0x006C	; 0x80006c <velocity_left>
 56e:	70 91 6d 00 	lds	r23, 0x006D	; 0x80006d <velocity_left+0x1>
 572:	c0 90 84 00 	lds	r12, 0x0084	; 0x800084 <pid>
 576:	d0 90 85 00 	lds	r13, 0x0085	; 0x800085 <pid+0x1>
 57a:	e0 90 86 00 	lds	r14, 0x0086	; 0x800086 <pid+0x2>
 57e:	f0 90 87 00 	lds	r15, 0x0087	; 0x800087 <pid+0x3>
	velR = velocity_right - pid;
 582:	00 91 6e 00 	lds	r16, 0x006E	; 0x80006e <velocity_right>
 586:	10 91 6f 00 	lds	r17, 0x006F	; 0x80006f <velocity_right+0x1>
	if(flag == 1)
 58a:	80 91 82 00 	lds	r24, 0x0082	; 0x800082 <__data_end>
 58e:	90 91 83 00 	lds	r25, 0x0083	; 0x800083 <__data_end+0x1>
 592:	01 97       	sbiw	r24, 0x01	; 1
 594:	d9 f0       	breq	.+54     	; 0x5cc <motor_control+0x72>

// Used for controlling the motors depending on the value of the "pid" variable
void motor_control(void)
{
	char velR, velL;
	velL = velocity_left + pid;
 596:	07 2e       	mov	r0, r23
 598:	00 0c       	add	r0, r0
 59a:	88 0b       	sbc	r24, r24
 59c:	99 0b       	sbc	r25, r25
 59e:	0e 94 44 04 	call	0x888	; 0x888 <__floatsisf>
 5a2:	a7 01       	movw	r20, r14
 5a4:	96 01       	movw	r18, r12
 5a6:	0e 94 a7 03 	call	0x74e	; 0x74e <__addsf3>
 5aa:	0e 94 13 04 	call	0x826	; 0x826 <__fixunssfsi>
 5ae:	d6 2f       	mov	r29, r22
	velR = velocity_right - pid;
 5b0:	b8 01       	movw	r22, r16
 5b2:	11 0f       	add	r17, r17
 5b4:	88 0b       	sbc	r24, r24
 5b6:	99 0b       	sbc	r25, r25
 5b8:	0e 94 44 04 	call	0x888	; 0x888 <__floatsisf>
 5bc:	a7 01       	movw	r20, r14
 5be:	96 01       	movw	r18, r12
 5c0:	0e 94 a6 03 	call	0x74c	; 0x74c <__subsf3>
 5c4:	0e 94 13 04 	call	0x826	; 0x826 <__fixunssfsi>
 5c8:	c6 2f       	mov	r28, r22
 5ca:	0f c0       	rjmp	.+30     	; 0x5ea <motor_control+0x90>
	if(flag == 1)
	{
		if(leftLine > rightLine)
 5cc:	90 91 93 00 	lds	r25, 0x0093	; 0x800093 <leftLine>
 5d0:	80 91 96 00 	lds	r24, 0x0096	; 0x800096 <rightLine>
 5d4:	89 17       	cp	r24, r25
 5d6:	18 f0       	brcs	.+6      	; 0x5de <motor_control+0x84>
			velL = 0;
			velR = MAX_SPEED/2;
		}
		else
		{
			velL = MAX_SPEED/2;
 5d8:	dd e2       	ldi	r29, 0x2D	; 45
			velR = 0;
 5da:	c0 e0       	ldi	r28, 0x00	; 0
 5dc:	02 c0       	rjmp	.+4      	; 0x5e2 <motor_control+0x88>
	velR = velocity_right - pid;
	if(flag == 1)
	{
		if(leftLine > rightLine)
		{
			velL = 0;
 5de:	d0 e0       	ldi	r29, 0x00	; 0
			velR = MAX_SPEED/2;
 5e0:	cd e2       	ldi	r28, 0x2D	; 45
		else
		{
			velL = MAX_SPEED/2;
			velR = 0;
		}
	flag = 0;
 5e2:	10 92 83 00 	sts	0x0083, r1	; 0x800083 <__data_end+0x1>
 5e6:	10 92 82 00 	sts	0x0082, r1	; 0x800082 <__data_end>
	}
	velocity(velL,velR);
 5ea:	6c 2f       	mov	r22, r28
 5ec:	8d 2f       	mov	r24, r29
 5ee:	0e 94 29 02 	call	0x452	; 0x452 <velocity>
	lcd_print(2,1,velL,3);
 5f2:	4d 2f       	mov	r20, r29
 5f4:	50 e0       	ldi	r21, 0x00	; 0
 5f6:	23 e0       	ldi	r18, 0x03	; 3
 5f8:	30 e0       	ldi	r19, 0x00	; 0
 5fa:	61 e0       	ldi	r22, 0x01	; 1
 5fc:	82 e0       	ldi	r24, 0x02	; 2
 5fe:	0e 94 29 01 	call	0x252	; 0x252 <lcd_print>
	lcd_print(2,5,velR,3);
 602:	4c 2f       	mov	r20, r28
 604:	50 e0       	ldi	r21, 0x00	; 0
 606:	23 e0       	ldi	r18, 0x03	; 3
 608:	30 e0       	ldi	r19, 0x00	; 0
 60a:	65 e0       	ldi	r22, 0x05	; 5
 60c:	82 e0       	ldi	r24, 0x02	; 2
 60e:	0e 94 29 01 	call	0x252	; 0x252 <lcd_print>

}
 612:	df 91       	pop	r29
 614:	cf 91       	pop	r28
 616:	1f 91       	pop	r17
 618:	0f 91       	pop	r16
 61a:	ff 90       	pop	r15
 61c:	ef 90       	pop	r14
 61e:	df 90       	pop	r13
 620:	cf 90       	pop	r12
 622:	08 95       	ret

00000624 <main>:

int main(void)
{
	init();
 624:	0e 94 69 02 	call	0x4d2	; 0x4d2 <init>
	lcd_string("Starting SPARK V");
 628:	80 e7       	ldi	r24, 0x70	; 112
 62a:	90 e0       	ldi	r25, 0x00	; 0
 62c:	0e 94 fb 00 	call	0x1f6	; 0x1f6 <lcd_string>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 630:	2f e3       	ldi	r18, 0x3F	; 63
 632:	8d e0       	ldi	r24, 0x0D	; 13
 634:	93 e0       	ldi	r25, 0x03	; 3
 636:	21 50       	subi	r18, 0x01	; 1
 638:	80 40       	sbci	r24, 0x00	; 0
 63a:	90 40       	sbci	r25, 0x00	; 0
 63c:	e1 f7       	brne	.-8      	; 0x636 <main+0x12>
 63e:	00 c0       	rjmp	.+0      	; 0x640 <main+0x1c>
 640:	00 00       	nop
	_delay_ms(1000);
	lcd_init();
 642:	0e 94 bc 00 	call	0x178	; 0x178 <lcd_init>
	forward();
 646:	0e 94 41 02 	call	0x482	; 0x482 <forward>
	velocity((char)velocity_left,(char)velocity_right);
 64a:	60 91 6e 00 	lds	r22, 0x006E	; 0x80006e <velocity_right>
 64e:	80 91 6c 00 	lds	r24, 0x006C	; 0x80006c <velocity_left>
 652:	0e 94 29 02 	call	0x452	; 0x452 <velocity>
	while(1)
	{
		leftLine = ADC_Conversion(3);
 656:	83 e0       	ldi	r24, 0x03	; 3
 658:	0e 94 50 02 	call	0x4a0	; 0x4a0 <ADC_Conversion>
 65c:	80 93 93 00 	sts	0x0093, r24	; 0x800093 <leftLine>
		centerLine = ADC_Conversion(4);
 660:	84 e0       	ldi	r24, 0x04	; 4
 662:	0e 94 50 02 	call	0x4a0	; 0x4a0 <ADC_Conversion>
 666:	80 93 90 00 	sts	0x0090, r24	; 0x800090 <centerLine>
		rightLine = ADC_Conversion(5);
 66a:	85 e0       	ldi	r24, 0x05	; 5
 66c:	0e 94 50 02 	call	0x4a0	; 0x4a0 <ADC_Conversion>
 670:	80 93 96 00 	sts	0x0096, r24	; 0x800096 <rightLine>
		compute_error();
 674:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <compute_error>
		
		// Till now we would have the value of the error

		/****************************** P.I.D. ******************************/
		integral_error = integral_error + error;
 678:	c0 91 8e 00 	lds	r28, 0x008E	; 0x80008e <error>
 67c:	d0 91 8f 00 	lds	r29, 0x008F	; 0x80008f <error+0x1>
 680:	40 91 8a 00 	lds	r20, 0x008A	; 0x80008a <integral_error>
 684:	50 91 8b 00 	lds	r21, 0x008B	; 0x80008b <integral_error+0x1>
 688:	8e 01       	movw	r16, r28
 68a:	04 0f       	add	r16, r20
 68c:	15 1f       	adc	r17, r21
 68e:	10 93 8b 00 	sts	0x008B, r17	; 0x80008b <integral_error+0x1>
 692:	00 93 8a 00 	sts	0x008A, r16	; 0x80008a <integral_error>
		diff_error = error - prev_error;
 696:	80 91 8c 00 	lds	r24, 0x008C	; 0x80008c <prev_error>
 69a:	90 91 8d 00 	lds	r25, 0x008D	; 0x80008d <prev_error+0x1>
 69e:	7e 01       	movw	r14, r28
 6a0:	e8 1a       	sub	r14, r24
 6a2:	f9 0a       	sbc	r15, r25
 6a4:	f0 92 89 00 	sts	0x0089, r15	; 0x800089 <diff_error+0x1>
 6a8:	e0 92 88 00 	sts	0x0088, r14	; 0x800088 <diff_error>
		pid = Kp*error + Ki*integral_error + Kd*diff_error;
 6ac:	be 01       	movw	r22, r28
 6ae:	0d 2e       	mov	r0, r29
 6b0:	00 0c       	add	r0, r0
 6b2:	88 0b       	sbc	r24, r24
 6b4:	99 0b       	sbc	r25, r25
 6b6:	0e 94 44 04 	call	0x888	; 0x888 <__floatsisf>
 6ba:	20 91 68 00 	lds	r18, 0x0068	; 0x800068 <Kp>
 6be:	30 91 69 00 	lds	r19, 0x0069	; 0x800069 <Kp+0x1>
 6c2:	40 91 6a 00 	lds	r20, 0x006A	; 0x80006a <Kp+0x2>
 6c6:	50 91 6b 00 	lds	r21, 0x006B	; 0x80006b <Kp+0x3>
 6ca:	0e 94 d0 04 	call	0x9a0	; 0x9a0 <__mulsf3>
 6ce:	4b 01       	movw	r8, r22
 6d0:	5c 01       	movw	r10, r24
 6d2:	b8 01       	movw	r22, r16
 6d4:	11 0f       	add	r17, r17
 6d6:	88 0b       	sbc	r24, r24
 6d8:	99 0b       	sbc	r25, r25
 6da:	0e 94 44 04 	call	0x888	; 0x888 <__floatsisf>
 6de:	20 91 64 00 	lds	r18, 0x0064	; 0x800064 <Ki>
 6e2:	30 91 65 00 	lds	r19, 0x0065	; 0x800065 <Ki+0x1>
 6e6:	40 91 66 00 	lds	r20, 0x0066	; 0x800066 <Ki+0x2>
 6ea:	50 91 67 00 	lds	r21, 0x0067	; 0x800067 <Ki+0x3>
 6ee:	0e 94 d0 04 	call	0x9a0	; 0x9a0 <__mulsf3>
 6f2:	9b 01       	movw	r18, r22
 6f4:	ac 01       	movw	r20, r24
 6f6:	c5 01       	movw	r24, r10
 6f8:	b4 01       	movw	r22, r8
 6fa:	0e 94 a7 03 	call	0x74e	; 0x74e <__addsf3>
 6fe:	4b 01       	movw	r8, r22
 700:	5c 01       	movw	r10, r24
 702:	b7 01       	movw	r22, r14
 704:	ff 0c       	add	r15, r15
 706:	88 0b       	sbc	r24, r24
 708:	99 0b       	sbc	r25, r25
 70a:	0e 94 44 04 	call	0x888	; 0x888 <__floatsisf>
 70e:	20 91 60 00 	lds	r18, 0x0060	; 0x800060 <Kd>
 712:	30 91 61 00 	lds	r19, 0x0061	; 0x800061 <Kd+0x1>
 716:	40 91 62 00 	lds	r20, 0x0062	; 0x800062 <Kd+0x2>
 71a:	50 91 63 00 	lds	r21, 0x0063	; 0x800063 <Kd+0x3>
 71e:	0e 94 d0 04 	call	0x9a0	; 0x9a0 <__mulsf3>
 722:	9b 01       	movw	r18, r22
 724:	ac 01       	movw	r20, r24
 726:	c5 01       	movw	r24, r10
 728:	b4 01       	movw	r22, r8
 72a:	0e 94 a7 03 	call	0x74e	; 0x74e <__addsf3>
 72e:	60 93 84 00 	sts	0x0084, r22	; 0x800084 <pid>
 732:	70 93 85 00 	sts	0x0085, r23	; 0x800085 <pid+0x1>
 736:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <pid+0x2>
 73a:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <pid+0x3>
		prev_error = error;
 73e:	d0 93 8d 00 	sts	0x008D, r29	; 0x80008d <prev_error+0x1>
 742:	c0 93 8c 00 	sts	0x008C, r28	; 0x80008c <prev_error>
		/****************************** P.I.D. ******************************/
		motor_control();
 746:	0e 94 ad 02 	call	0x55a	; 0x55a <motor_control>
		//_delay_ms(10);
	}
 74a:	85 cf       	rjmp	.-246    	; 0x656 <main+0x32>

0000074c <__subsf3>:
 74c:	50 58       	subi	r21, 0x80	; 128

0000074e <__addsf3>:
 74e:	bb 27       	eor	r27, r27
 750:	aa 27       	eor	r26, r26
 752:	0e 94 be 03 	call	0x77c	; 0x77c <__addsf3x>
 756:	0c 94 96 04 	jmp	0x92c	; 0x92c <__fp_round>
 75a:	0e 94 88 04 	call	0x910	; 0x910 <__fp_pscA>
 75e:	38 f0       	brcs	.+14     	; 0x76e <__addsf3+0x20>
 760:	0e 94 8f 04 	call	0x91e	; 0x91e <__fp_pscB>
 764:	20 f0       	brcs	.+8      	; 0x76e <__addsf3+0x20>
 766:	39 f4       	brne	.+14     	; 0x776 <__addsf3+0x28>
 768:	9f 3f       	cpi	r25, 0xFF	; 255
 76a:	19 f4       	brne	.+6      	; 0x772 <__addsf3+0x24>
 76c:	26 f4       	brtc	.+8      	; 0x776 <__addsf3+0x28>
 76e:	0c 94 85 04 	jmp	0x90a	; 0x90a <__fp_nan>
 772:	0e f4       	brtc	.+2      	; 0x776 <__addsf3+0x28>
 774:	e0 95       	com	r30
 776:	e7 fb       	bst	r30, 7
 778:	0c 94 7f 04 	jmp	0x8fe	; 0x8fe <__fp_inf>

0000077c <__addsf3x>:
 77c:	e9 2f       	mov	r30, r25
 77e:	0e 94 a7 04 	call	0x94e	; 0x94e <__fp_split3>
 782:	58 f3       	brcs	.-42     	; 0x75a <__addsf3+0xc>
 784:	ba 17       	cp	r27, r26
 786:	62 07       	cpc	r22, r18
 788:	73 07       	cpc	r23, r19
 78a:	84 07       	cpc	r24, r20
 78c:	95 07       	cpc	r25, r21
 78e:	20 f0       	brcs	.+8      	; 0x798 <__addsf3x+0x1c>
 790:	79 f4       	brne	.+30     	; 0x7b0 <__addsf3x+0x34>
 792:	a6 f5       	brtc	.+104    	; 0x7fc <__addsf3x+0x80>
 794:	0c 94 c9 04 	jmp	0x992	; 0x992 <__fp_zero>
 798:	0e f4       	brtc	.+2      	; 0x79c <__addsf3x+0x20>
 79a:	e0 95       	com	r30
 79c:	0b 2e       	mov	r0, r27
 79e:	ba 2f       	mov	r27, r26
 7a0:	a0 2d       	mov	r26, r0
 7a2:	0b 01       	movw	r0, r22
 7a4:	b9 01       	movw	r22, r18
 7a6:	90 01       	movw	r18, r0
 7a8:	0c 01       	movw	r0, r24
 7aa:	ca 01       	movw	r24, r20
 7ac:	a0 01       	movw	r20, r0
 7ae:	11 24       	eor	r1, r1
 7b0:	ff 27       	eor	r31, r31
 7b2:	59 1b       	sub	r21, r25
 7b4:	99 f0       	breq	.+38     	; 0x7dc <__addsf3x+0x60>
 7b6:	59 3f       	cpi	r21, 0xF9	; 249
 7b8:	50 f4       	brcc	.+20     	; 0x7ce <__addsf3x+0x52>
 7ba:	50 3e       	cpi	r21, 0xE0	; 224
 7bc:	68 f1       	brcs	.+90     	; 0x818 <__addsf3x+0x9c>
 7be:	1a 16       	cp	r1, r26
 7c0:	f0 40       	sbci	r31, 0x00	; 0
 7c2:	a2 2f       	mov	r26, r18
 7c4:	23 2f       	mov	r18, r19
 7c6:	34 2f       	mov	r19, r20
 7c8:	44 27       	eor	r20, r20
 7ca:	58 5f       	subi	r21, 0xF8	; 248
 7cc:	f3 cf       	rjmp	.-26     	; 0x7b4 <__addsf3x+0x38>
 7ce:	46 95       	lsr	r20
 7d0:	37 95       	ror	r19
 7d2:	27 95       	ror	r18
 7d4:	a7 95       	ror	r26
 7d6:	f0 40       	sbci	r31, 0x00	; 0
 7d8:	53 95       	inc	r21
 7da:	c9 f7       	brne	.-14     	; 0x7ce <__addsf3x+0x52>
 7dc:	7e f4       	brtc	.+30     	; 0x7fc <__addsf3x+0x80>
 7de:	1f 16       	cp	r1, r31
 7e0:	ba 0b       	sbc	r27, r26
 7e2:	62 0b       	sbc	r22, r18
 7e4:	73 0b       	sbc	r23, r19
 7e6:	84 0b       	sbc	r24, r20
 7e8:	ba f0       	brmi	.+46     	; 0x818 <__addsf3x+0x9c>
 7ea:	91 50       	subi	r25, 0x01	; 1
 7ec:	a1 f0       	breq	.+40     	; 0x816 <__addsf3x+0x9a>
 7ee:	ff 0f       	add	r31, r31
 7f0:	bb 1f       	adc	r27, r27
 7f2:	66 1f       	adc	r22, r22
 7f4:	77 1f       	adc	r23, r23
 7f6:	88 1f       	adc	r24, r24
 7f8:	c2 f7       	brpl	.-16     	; 0x7ea <__addsf3x+0x6e>
 7fa:	0e c0       	rjmp	.+28     	; 0x818 <__addsf3x+0x9c>
 7fc:	ba 0f       	add	r27, r26
 7fe:	62 1f       	adc	r22, r18
 800:	73 1f       	adc	r23, r19
 802:	84 1f       	adc	r24, r20
 804:	48 f4       	brcc	.+18     	; 0x818 <__addsf3x+0x9c>
 806:	87 95       	ror	r24
 808:	77 95       	ror	r23
 80a:	67 95       	ror	r22
 80c:	b7 95       	ror	r27
 80e:	f7 95       	ror	r31
 810:	9e 3f       	cpi	r25, 0xFE	; 254
 812:	08 f0       	brcs	.+2      	; 0x816 <__addsf3x+0x9a>
 814:	b0 cf       	rjmp	.-160    	; 0x776 <__addsf3+0x28>
 816:	93 95       	inc	r25
 818:	88 0f       	add	r24, r24
 81a:	08 f0       	brcs	.+2      	; 0x81e <__addsf3x+0xa2>
 81c:	99 27       	eor	r25, r25
 81e:	ee 0f       	add	r30, r30
 820:	97 95       	ror	r25
 822:	87 95       	ror	r24
 824:	08 95       	ret

00000826 <__fixunssfsi>:
 826:	0e 94 af 04 	call	0x95e	; 0x95e <__fp_splitA>
 82a:	88 f0       	brcs	.+34     	; 0x84e <__fixunssfsi+0x28>
 82c:	9f 57       	subi	r25, 0x7F	; 127
 82e:	98 f0       	brcs	.+38     	; 0x856 <__fixunssfsi+0x30>
 830:	b9 2f       	mov	r27, r25
 832:	99 27       	eor	r25, r25
 834:	b7 51       	subi	r27, 0x17	; 23
 836:	b0 f0       	brcs	.+44     	; 0x864 <__fixunssfsi+0x3e>
 838:	e1 f0       	breq	.+56     	; 0x872 <__fixunssfsi+0x4c>
 83a:	66 0f       	add	r22, r22
 83c:	77 1f       	adc	r23, r23
 83e:	88 1f       	adc	r24, r24
 840:	99 1f       	adc	r25, r25
 842:	1a f0       	brmi	.+6      	; 0x84a <__fixunssfsi+0x24>
 844:	ba 95       	dec	r27
 846:	c9 f7       	brne	.-14     	; 0x83a <__fixunssfsi+0x14>
 848:	14 c0       	rjmp	.+40     	; 0x872 <__fixunssfsi+0x4c>
 84a:	b1 30       	cpi	r27, 0x01	; 1
 84c:	91 f0       	breq	.+36     	; 0x872 <__fixunssfsi+0x4c>
 84e:	0e 94 c9 04 	call	0x992	; 0x992 <__fp_zero>
 852:	b1 e0       	ldi	r27, 0x01	; 1
 854:	08 95       	ret
 856:	0c 94 c9 04 	jmp	0x992	; 0x992 <__fp_zero>
 85a:	67 2f       	mov	r22, r23
 85c:	78 2f       	mov	r23, r24
 85e:	88 27       	eor	r24, r24
 860:	b8 5f       	subi	r27, 0xF8	; 248
 862:	39 f0       	breq	.+14     	; 0x872 <__fixunssfsi+0x4c>
 864:	b9 3f       	cpi	r27, 0xF9	; 249
 866:	cc f3       	brlt	.-14     	; 0x85a <__fixunssfsi+0x34>
 868:	86 95       	lsr	r24
 86a:	77 95       	ror	r23
 86c:	67 95       	ror	r22
 86e:	b3 95       	inc	r27
 870:	d9 f7       	brne	.-10     	; 0x868 <__fixunssfsi+0x42>
 872:	3e f4       	brtc	.+14     	; 0x882 <__fixunssfsi+0x5c>
 874:	90 95       	com	r25
 876:	80 95       	com	r24
 878:	70 95       	com	r23
 87a:	61 95       	neg	r22
 87c:	7f 4f       	sbci	r23, 0xFF	; 255
 87e:	8f 4f       	sbci	r24, 0xFF	; 255
 880:	9f 4f       	sbci	r25, 0xFF	; 255
 882:	08 95       	ret

00000884 <__floatunsisf>:
 884:	e8 94       	clt
 886:	09 c0       	rjmp	.+18     	; 0x89a <__floatsisf+0x12>

00000888 <__floatsisf>:
 888:	97 fb       	bst	r25, 7
 88a:	3e f4       	brtc	.+14     	; 0x89a <__floatsisf+0x12>
 88c:	90 95       	com	r25
 88e:	80 95       	com	r24
 890:	70 95       	com	r23
 892:	61 95       	neg	r22
 894:	7f 4f       	sbci	r23, 0xFF	; 255
 896:	8f 4f       	sbci	r24, 0xFF	; 255
 898:	9f 4f       	sbci	r25, 0xFF	; 255
 89a:	99 23       	and	r25, r25
 89c:	a9 f0       	breq	.+42     	; 0x8c8 <__floatsisf+0x40>
 89e:	f9 2f       	mov	r31, r25
 8a0:	96 e9       	ldi	r25, 0x96	; 150
 8a2:	bb 27       	eor	r27, r27
 8a4:	93 95       	inc	r25
 8a6:	f6 95       	lsr	r31
 8a8:	87 95       	ror	r24
 8aa:	77 95       	ror	r23
 8ac:	67 95       	ror	r22
 8ae:	b7 95       	ror	r27
 8b0:	f1 11       	cpse	r31, r1
 8b2:	f8 cf       	rjmp	.-16     	; 0x8a4 <__floatsisf+0x1c>
 8b4:	fa f4       	brpl	.+62     	; 0x8f4 <__floatsisf+0x6c>
 8b6:	bb 0f       	add	r27, r27
 8b8:	11 f4       	brne	.+4      	; 0x8be <__floatsisf+0x36>
 8ba:	60 ff       	sbrs	r22, 0
 8bc:	1b c0       	rjmp	.+54     	; 0x8f4 <__floatsisf+0x6c>
 8be:	6f 5f       	subi	r22, 0xFF	; 255
 8c0:	7f 4f       	sbci	r23, 0xFF	; 255
 8c2:	8f 4f       	sbci	r24, 0xFF	; 255
 8c4:	9f 4f       	sbci	r25, 0xFF	; 255
 8c6:	16 c0       	rjmp	.+44     	; 0x8f4 <__floatsisf+0x6c>
 8c8:	88 23       	and	r24, r24
 8ca:	11 f0       	breq	.+4      	; 0x8d0 <__floatsisf+0x48>
 8cc:	96 e9       	ldi	r25, 0x96	; 150
 8ce:	11 c0       	rjmp	.+34     	; 0x8f2 <__floatsisf+0x6a>
 8d0:	77 23       	and	r23, r23
 8d2:	21 f0       	breq	.+8      	; 0x8dc <__floatsisf+0x54>
 8d4:	9e e8       	ldi	r25, 0x8E	; 142
 8d6:	87 2f       	mov	r24, r23
 8d8:	76 2f       	mov	r23, r22
 8da:	05 c0       	rjmp	.+10     	; 0x8e6 <__floatsisf+0x5e>
 8dc:	66 23       	and	r22, r22
 8de:	71 f0       	breq	.+28     	; 0x8fc <__floatsisf+0x74>
 8e0:	96 e8       	ldi	r25, 0x86	; 134
 8e2:	86 2f       	mov	r24, r22
 8e4:	70 e0       	ldi	r23, 0x00	; 0
 8e6:	60 e0       	ldi	r22, 0x00	; 0
 8e8:	2a f0       	brmi	.+10     	; 0x8f4 <__floatsisf+0x6c>
 8ea:	9a 95       	dec	r25
 8ec:	66 0f       	add	r22, r22
 8ee:	77 1f       	adc	r23, r23
 8f0:	88 1f       	adc	r24, r24
 8f2:	da f7       	brpl	.-10     	; 0x8ea <__floatsisf+0x62>
 8f4:	88 0f       	add	r24, r24
 8f6:	96 95       	lsr	r25
 8f8:	87 95       	ror	r24
 8fa:	97 f9       	bld	r25, 7
 8fc:	08 95       	ret

000008fe <__fp_inf>:
 8fe:	97 f9       	bld	r25, 7
 900:	9f 67       	ori	r25, 0x7F	; 127
 902:	80 e8       	ldi	r24, 0x80	; 128
 904:	70 e0       	ldi	r23, 0x00	; 0
 906:	60 e0       	ldi	r22, 0x00	; 0
 908:	08 95       	ret

0000090a <__fp_nan>:
 90a:	9f ef       	ldi	r25, 0xFF	; 255
 90c:	80 ec       	ldi	r24, 0xC0	; 192
 90e:	08 95       	ret

00000910 <__fp_pscA>:
 910:	00 24       	eor	r0, r0
 912:	0a 94       	dec	r0
 914:	16 16       	cp	r1, r22
 916:	17 06       	cpc	r1, r23
 918:	18 06       	cpc	r1, r24
 91a:	09 06       	cpc	r0, r25
 91c:	08 95       	ret

0000091e <__fp_pscB>:
 91e:	00 24       	eor	r0, r0
 920:	0a 94       	dec	r0
 922:	12 16       	cp	r1, r18
 924:	13 06       	cpc	r1, r19
 926:	14 06       	cpc	r1, r20
 928:	05 06       	cpc	r0, r21
 92a:	08 95       	ret

0000092c <__fp_round>:
 92c:	09 2e       	mov	r0, r25
 92e:	03 94       	inc	r0
 930:	00 0c       	add	r0, r0
 932:	11 f4       	brne	.+4      	; 0x938 <__fp_round+0xc>
 934:	88 23       	and	r24, r24
 936:	52 f0       	brmi	.+20     	; 0x94c <__fp_round+0x20>
 938:	bb 0f       	add	r27, r27
 93a:	40 f4       	brcc	.+16     	; 0x94c <__fp_round+0x20>
 93c:	bf 2b       	or	r27, r31
 93e:	11 f4       	brne	.+4      	; 0x944 <__fp_round+0x18>
 940:	60 ff       	sbrs	r22, 0
 942:	04 c0       	rjmp	.+8      	; 0x94c <__fp_round+0x20>
 944:	6f 5f       	subi	r22, 0xFF	; 255
 946:	7f 4f       	sbci	r23, 0xFF	; 255
 948:	8f 4f       	sbci	r24, 0xFF	; 255
 94a:	9f 4f       	sbci	r25, 0xFF	; 255
 94c:	08 95       	ret

0000094e <__fp_split3>:
 94e:	57 fd       	sbrc	r21, 7
 950:	90 58       	subi	r25, 0x80	; 128
 952:	44 0f       	add	r20, r20
 954:	55 1f       	adc	r21, r21
 956:	59 f0       	breq	.+22     	; 0x96e <__fp_splitA+0x10>
 958:	5f 3f       	cpi	r21, 0xFF	; 255
 95a:	71 f0       	breq	.+28     	; 0x978 <__fp_splitA+0x1a>
 95c:	47 95       	ror	r20

0000095e <__fp_splitA>:
 95e:	88 0f       	add	r24, r24
 960:	97 fb       	bst	r25, 7
 962:	99 1f       	adc	r25, r25
 964:	61 f0       	breq	.+24     	; 0x97e <__fp_splitA+0x20>
 966:	9f 3f       	cpi	r25, 0xFF	; 255
 968:	79 f0       	breq	.+30     	; 0x988 <__fp_splitA+0x2a>
 96a:	87 95       	ror	r24
 96c:	08 95       	ret
 96e:	12 16       	cp	r1, r18
 970:	13 06       	cpc	r1, r19
 972:	14 06       	cpc	r1, r20
 974:	55 1f       	adc	r21, r21
 976:	f2 cf       	rjmp	.-28     	; 0x95c <__fp_split3+0xe>
 978:	46 95       	lsr	r20
 97a:	f1 df       	rcall	.-30     	; 0x95e <__fp_splitA>
 97c:	08 c0       	rjmp	.+16     	; 0x98e <__fp_splitA+0x30>
 97e:	16 16       	cp	r1, r22
 980:	17 06       	cpc	r1, r23
 982:	18 06       	cpc	r1, r24
 984:	99 1f       	adc	r25, r25
 986:	f1 cf       	rjmp	.-30     	; 0x96a <__fp_splitA+0xc>
 988:	86 95       	lsr	r24
 98a:	71 05       	cpc	r23, r1
 98c:	61 05       	cpc	r22, r1
 98e:	08 94       	sec
 990:	08 95       	ret

00000992 <__fp_zero>:
 992:	e8 94       	clt

00000994 <__fp_szero>:
 994:	bb 27       	eor	r27, r27
 996:	66 27       	eor	r22, r22
 998:	77 27       	eor	r23, r23
 99a:	cb 01       	movw	r24, r22
 99c:	97 f9       	bld	r25, 7
 99e:	08 95       	ret

000009a0 <__mulsf3>:
 9a0:	0e 94 e3 04 	call	0x9c6	; 0x9c6 <__mulsf3x>
 9a4:	0c 94 96 04 	jmp	0x92c	; 0x92c <__fp_round>
 9a8:	0e 94 88 04 	call	0x910	; 0x910 <__fp_pscA>
 9ac:	38 f0       	brcs	.+14     	; 0x9bc <__mulsf3+0x1c>
 9ae:	0e 94 8f 04 	call	0x91e	; 0x91e <__fp_pscB>
 9b2:	20 f0       	brcs	.+8      	; 0x9bc <__mulsf3+0x1c>
 9b4:	95 23       	and	r25, r21
 9b6:	11 f0       	breq	.+4      	; 0x9bc <__mulsf3+0x1c>
 9b8:	0c 94 7f 04 	jmp	0x8fe	; 0x8fe <__fp_inf>
 9bc:	0c 94 85 04 	jmp	0x90a	; 0x90a <__fp_nan>
 9c0:	11 24       	eor	r1, r1
 9c2:	0c 94 ca 04 	jmp	0x994	; 0x994 <__fp_szero>

000009c6 <__mulsf3x>:
 9c6:	0e 94 a7 04 	call	0x94e	; 0x94e <__fp_split3>
 9ca:	70 f3       	brcs	.-36     	; 0x9a8 <__mulsf3+0x8>

000009cc <__mulsf3_pse>:
 9cc:	95 9f       	mul	r25, r21
 9ce:	c1 f3       	breq	.-16     	; 0x9c0 <__mulsf3+0x20>
 9d0:	95 0f       	add	r25, r21
 9d2:	50 e0       	ldi	r21, 0x00	; 0
 9d4:	55 1f       	adc	r21, r21
 9d6:	62 9f       	mul	r22, r18
 9d8:	f0 01       	movw	r30, r0
 9da:	72 9f       	mul	r23, r18
 9dc:	bb 27       	eor	r27, r27
 9de:	f0 0d       	add	r31, r0
 9e0:	b1 1d       	adc	r27, r1
 9e2:	63 9f       	mul	r22, r19
 9e4:	aa 27       	eor	r26, r26
 9e6:	f0 0d       	add	r31, r0
 9e8:	b1 1d       	adc	r27, r1
 9ea:	aa 1f       	adc	r26, r26
 9ec:	64 9f       	mul	r22, r20
 9ee:	66 27       	eor	r22, r22
 9f0:	b0 0d       	add	r27, r0
 9f2:	a1 1d       	adc	r26, r1
 9f4:	66 1f       	adc	r22, r22
 9f6:	82 9f       	mul	r24, r18
 9f8:	22 27       	eor	r18, r18
 9fa:	b0 0d       	add	r27, r0
 9fc:	a1 1d       	adc	r26, r1
 9fe:	62 1f       	adc	r22, r18
 a00:	73 9f       	mul	r23, r19
 a02:	b0 0d       	add	r27, r0
 a04:	a1 1d       	adc	r26, r1
 a06:	62 1f       	adc	r22, r18
 a08:	83 9f       	mul	r24, r19
 a0a:	a0 0d       	add	r26, r0
 a0c:	61 1d       	adc	r22, r1
 a0e:	22 1f       	adc	r18, r18
 a10:	74 9f       	mul	r23, r20
 a12:	33 27       	eor	r19, r19
 a14:	a0 0d       	add	r26, r0
 a16:	61 1d       	adc	r22, r1
 a18:	23 1f       	adc	r18, r19
 a1a:	84 9f       	mul	r24, r20
 a1c:	60 0d       	add	r22, r0
 a1e:	21 1d       	adc	r18, r1
 a20:	82 2f       	mov	r24, r18
 a22:	76 2f       	mov	r23, r22
 a24:	6a 2f       	mov	r22, r26
 a26:	11 24       	eor	r1, r1
 a28:	9f 57       	subi	r25, 0x7F	; 127
 a2a:	50 40       	sbci	r21, 0x00	; 0
 a2c:	9a f0       	brmi	.+38     	; 0xa54 <__mulsf3_pse+0x88>
 a2e:	f1 f0       	breq	.+60     	; 0xa6c <__mulsf3_pse+0xa0>
 a30:	88 23       	and	r24, r24
 a32:	4a f0       	brmi	.+18     	; 0xa46 <__mulsf3_pse+0x7a>
 a34:	ee 0f       	add	r30, r30
 a36:	ff 1f       	adc	r31, r31
 a38:	bb 1f       	adc	r27, r27
 a3a:	66 1f       	adc	r22, r22
 a3c:	77 1f       	adc	r23, r23
 a3e:	88 1f       	adc	r24, r24
 a40:	91 50       	subi	r25, 0x01	; 1
 a42:	50 40       	sbci	r21, 0x00	; 0
 a44:	a9 f7       	brne	.-22     	; 0xa30 <__mulsf3_pse+0x64>
 a46:	9e 3f       	cpi	r25, 0xFE	; 254
 a48:	51 05       	cpc	r21, r1
 a4a:	80 f0       	brcs	.+32     	; 0xa6c <__mulsf3_pse+0xa0>
 a4c:	0c 94 7f 04 	jmp	0x8fe	; 0x8fe <__fp_inf>
 a50:	0c 94 ca 04 	jmp	0x994	; 0x994 <__fp_szero>
 a54:	5f 3f       	cpi	r21, 0xFF	; 255
 a56:	e4 f3       	brlt	.-8      	; 0xa50 <__mulsf3_pse+0x84>
 a58:	98 3e       	cpi	r25, 0xE8	; 232
 a5a:	d4 f3       	brlt	.-12     	; 0xa50 <__mulsf3_pse+0x84>
 a5c:	86 95       	lsr	r24
 a5e:	77 95       	ror	r23
 a60:	67 95       	ror	r22
 a62:	b7 95       	ror	r27
 a64:	f7 95       	ror	r31
 a66:	e7 95       	ror	r30
 a68:	9f 5f       	subi	r25, 0xFF	; 255
 a6a:	c1 f7       	brne	.-16     	; 0xa5c <__mulsf3_pse+0x90>
 a6c:	fe 2b       	or	r31, r30
 a6e:	88 0f       	add	r24, r24
 a70:	91 1d       	adc	r25, r1
 a72:	96 95       	lsr	r25
 a74:	87 95       	ror	r24
 a76:	97 f9       	bld	r25, 7
 a78:	08 95       	ret

00000a7a <__umulhisi3>:
 a7a:	a2 9f       	mul	r26, r18
 a7c:	b0 01       	movw	r22, r0
 a7e:	b3 9f       	mul	r27, r19
 a80:	c0 01       	movw	r24, r0
 a82:	a3 9f       	mul	r26, r19
 a84:	70 0d       	add	r23, r0
 a86:	81 1d       	adc	r24, r1
 a88:	11 24       	eor	r1, r1
 a8a:	91 1d       	adc	r25, r1
 a8c:	b2 9f       	mul	r27, r18
 a8e:	70 0d       	add	r23, r0
 a90:	81 1d       	adc	r24, r1
 a92:	11 24       	eor	r1, r1
 a94:	91 1d       	adc	r25, r1
 a96:	08 95       	ret

00000a98 <_exit>:
 a98:	f8 94       	cli

00000a9a <__stop_program>:
 a9a:	ff cf       	rjmp	.-2      	; 0xa9a <__stop_program>
