
# AI 模板
```
请你分析以下日记中的内容，然后将每个文件的内容按照标题统一到一起，只需要日记中的今日工作安排、工作进展、以及技术总结，其余的不要。最后，请你再额外帮我生成本周的工作小结。

详细解释：

"请你分析以下日记中的内容": 这一部分是告诉我要处理的对象是日记内容。
"然后将每个文件的内容按照标题统一到一起": 明确要求我将不同日记文件中相同标题的内容合并。
"只需要日记中的今日工作安排、工作进展、以及技术总结，其余的不要": 明确指定需要提取的具体内容，避免包含其他不必要的信息。
"最后，请你再额外帮我生成本周的工作小结": 要求我根据提取的信息，生成总结性的工作小结(请按照不同的工作内容进行区分)。

[[2025-02-24-星期一]] [[2025-02-25-星期二]] [[2025-02-26-星期三]] [[2025-02-27-星期四]] [[2025-02-28-星期五]]
```


# 第 9 周

## 内容合并

### 今日工作安排

*   **2025-02-24 星期一**
    *   [[WS2811]] 代码确认，测试目前可用的功能，找芯片确认测试标准
    *   [[Uboot 支持 SPI Nor Flash 驱动]] 搭建环境
*   **2025-02-25 星期二**
    *   [[Sagitta NRE FPGA IODMA 模块验证]]：整理好代码，现在只能用 32MHz 的时钟测试，48MHz 的时钟到时候出了 bit 可以直接切过去测试一把就好了
*   **2025-02-26 星期三**
    *   [[Sagitta NRE FPGA IODMA 模块验证]]：新 bit 完整测试
    *   [[Uboot 支持 SPI Nor Flash 驱动]]：了解启动流程以及 uboot
*   **2025-02-27 星期四**
    *   [[Sagitta NRE FPGA IODMA 模块验证]]：
        *   26 号的 bit 前面会发一些乱数据，分析具体原因
        *   软件规避串色：发 GRB 之前先发 Reset，确保 GRB 是干净的
        *   16 线输出也没看，因为有乱数据，没必要看
    *   Virgo rom、stage1 flash 驱动整理
    *   Robots：烧写
*   **2025-02-28 星期五**
    *   [[Sagitta NRE FPGA IODMA 模块验证]]：前面会有乱数据，芯片在仿真
    *   确认 GT25Q64A 支持的分支，spi 采样点在哪里，上升沿还是下降沿

### 工作进展

*   **2025-02-24 星期一**
    *   WS2812 代码通了，但是当前的模式不太满足 WS2812 的手册时序要求，思考一下
    *   可以切成 pll 48MHz，时序可以满足手册要求，但是当前 bit 切成 pll 还是 32MHz，需要等新的 bit
    *   delay 寄存器表示的是延时时间，单位是时钟频率的一个周期，例如要发 1，第一个周期发了 1，delay 配成 1，那么第二个周期也会发 1；如果 delay 是 2，那么第三个周期也会发 1
    *   也可以理解成波形的持续时间是寄存器值+1
*   **2025-02-25 星期二**
    *   Sagitta iodma 验证：
        *   ws2812：没有出 48MHz 的 bit，把代码都迁到 `drivers/drv-sagitta/test/src` 目录下，用新的 fmc 子板测试通过
        *   iodma：把代码迁到 `drivers/drv-sagitta/test/src` 目录下，用新的 fmc 子板测试
        *   测试代码都准备好了
            *   测试 iodma：`driver_test iodma comtest`
                *   打开 Debug 信息
                *   修改 `Single_transfer_size = 0x100`
            *   测试 ws2812：`driver_test ws2812 xxx`
*   **2025-02-26 星期三**
    *   Sagitta IODMA 验证：
        *   验证 16 线输出功能是否正常
            *   正常
        *   排查并解决 IODMA 传输 0x300 word 数据时中断无法触发的问题
            *   正常
        *   测试 48MHz 时钟频率下，能否避免 WS2812 出现串色现象
            *   串色更严重了，之前是 63ns 一个周期的时候，5 个周期高电平，5 个周期低电平时间效果还挺好的
            *   现在是 64.9ns 一个周期
    *   Uboot 支持 SPI Nor Flash：
        *   了解启动流程：
        *   Uboot：
            *   启用 spl：
                *   `rom --> spl --> uboot prpper (完整 uboot) --> linux kernel`
                *   编译生成 `spl/u-boot-spl.bin` 以及 `u-boot.bin（完整 uboot）`
*   **2025-02-27 星期四**
    *   Virgo rom、stage1 flash 驱动整理：
        *   rom：
            *   spi 模式是 TX_AND_RX(读数据的时候需要写数据)，8bit 位宽
            *   flash 指令是 0x03 + 3 字节地址，然后开始读数据
        *   stage1：
            *   spi 模式是 TX_AND_RX，8bit 位宽
            *   flash 指令是 0x0b + 3 字节地址 + dummy
        *   stage1 为 bbt 用的时候会使能 4 线模式，但是 Vega 不支持 bbt 四倍速，后面 virgo 为了支持 bbt 四倍速会再提供两个参数：是否使能四倍速，使能四倍速的方法
        *   rom 中 spi 的频率是 8 分频，一直没用上 sample_delay，是不是可以把频率提高点，然后指令也换成 0x0b?
    *   Robots：
        *   烧写：4 线模式读写，并且开了 DMA
        *   rom：
            *   spi：ro 模式，8bit 位宽
            *   flash：双线模式，0x3b
        *   Stage1：
            *   spi：ro 模式，8bit 位宽
            *   flash：4 线模式，指令为 0x6b
        *   rom 中 spi 的频率是 8 分频，一直没用上 sample_delay，是不是可以把频率提高点，然后指令也换成 0x0b? 或者用 0x3b?
        *   stage1 提供给 bbt 用的时候会使能 4 倍速加快速度，但是 Vega 不支持 bbt 四倍速，后面 virgo 为了支持 bbt 四倍速会再提供两个参数：是否使能四倍速，使能四倍速的方法
*   **2025-02-28 星期五**
    *   确认 GT25Q64A 支持的分支，spi 采样点在哪里，上升沿还是下降沿
        *   ECOSV1.8.3/1.9.6-4-lts, gxloader + ecos
            *   用的是 gx spi，CPOL、CPHA 配的都是 0，在第一个上升沿采样
        *   SDKV2.4.1 /1.9.8-8.1, gxloader + ecos
            *   也是用的 gx spi，CPOL、CPHA 配的都是 0，在第一个上升沿采样

### 技术总结

*   **2025-02-24 星期一**
    *   WS2812 Delay 寄存器用法：
        *   delay 寄存器表示的是延时时间，单位是时钟频率的一个周期，例如要发 1，第一个周期发了 1，delay 配成 1，那么第二个周期也会发 1；如果 delay 是 2，那么第三个周期也会发 1
        *   也可以理解成波形的持续时间是寄存器值+1
*   **2025-02-25 星期二**
    *   [[Common_Note#^83f3c5]]

## 本周工作小结

### Sagitta NRE FPGA IODMA 模块验证

*   完成了 WS2812 和 IODMA 的代码迁移和测试环境搭建，并使用新的 fmc 子板进行了测试。
*   验证了 16 线输出功能的正常运行，并解决了 IODMA 传输 0x300 word 数据时中断无法触发的问题。
*   测试了 48MHz 时钟频率下 WS2812 的显示效果，但发现串色现象更为严重。
*   初步分析了 26 号 bit 前面出现乱数据的原因，并尝试通过软件方法（先发 Reset）来规避串色问题。

### Uboot 支持 SPI Nor Flash 驱动

*   了解了启动流程以及 Uboot 的相关知识，包括启用 SPL 的过程。

### Virgo rom、stage1 flash 驱动整理

*   整理了 Virgo 的 rom 和 stage1 flash 驱动，对比了 goxceed 和 robots 平台的差异，并分析了 rom 中 SPI 频率和指令优化方案。

### GT25Q64A SPI 采样点确认

*   确认了 GT25Q64A 在 ECOS 和 SDKV2 平台上的 SPI 采样点均为上升沿。




# 第 10 周：2025-03-03 ~ 2025-03-07

**🔧 今日工作安排**

*   [[Uboot 支持 SPI Nor Flash 驱动]]：
    *   2025-03-03：看看直接用 uboot 现有的 flash 驱动调调看。看起来好像是 SPI\_CTRL0 寄存器需要去掉配置，开了时钟延展；以及 cs 的拉高拉低看看。
    *   2025-03-04：看起来好像是 SPI\_CTRL0 寄存器需要去掉配置，开了时钟延展；和时钟延展没关系；以及 cs 的拉高拉低看看。
*   [[Sagitta NRE FPGA IODMA 模块验证]]：
    *   2025-03-03：芯片新出 bit 会修改跨时钟域的问题，需要再完整测试。点灯的时候前后都加上一些 Reset bit 试试看，解决串色问题。新的 bit 没有把时钟的代码加进去，需要等 bit。
    *   2025-03-04：芯片新出 bit 会修改跨时钟域的问题，需要再完整测试。点灯的时候前后都加上一些 Reset bit 试试看，解决串色问题。新的 bit 没有把时钟的代码加进去，需要等 bit。
    *   2025-03-05：等新 bit 出了之后验证。
    *   2025-03-06：出了新 bit 但是验证有问题。
*   Cursorrules redmine：
    *   2025-03-04：[https://dotcursorrules.com/](https://dotcursorrules.com/)，[https://github.com/PatrickJS/awesome-cursorrules](https://github.com/PatrickJS/awesome-cursorrules)，[https://github.com/richards199999/Thinking-Claude](https://github.com/richards199999/Thinking-Claude)
*   [[Vega 支持普冉小容量 Flash]]：
    *   2025-03-05：验证
    *   2025-03-06：正常验证
*   熟悉 Uboot 相关的代码：
    *   2025-03-05：uboot 重定位，uboot 启动
*   [[Virgo UART、I2C、Timer、RTC、WDT、GPIO外设交接]]：
    *   2025-03-06：熟悉驱动和测试用例
    *   2025-03-07：熟悉 wdt ip、driver、test case
*   fornax flash 验证：
    *   2025-03-07：需要验证 4 线，但是 fornax 没有四线，到时候会合封进去

**📌 工作进展**

*   Sagitta:
    *   2025-03-03：
        *   ![[Pasted image 20250303170936.png]]
        *   ![[Pasted image 20250303171118.png]]
    *   2025-03-06：iodma 验证完成，修改 excel 表格，redmine 跟帖，补丁合并
*   [[Uboot 支持 SPI Nor Flash 驱动]]：
    *   2025-03-04：调试完成
*   [[Vega 支持普冉小容量 Flash]]：
    *   2025-03-06：验证完成
*   [[Virgo UART、I2C、Timer、RTC、WDT、GPIO外设交接]]：
    *   2025-03-06：Uart loader 中的驱动、测试 case都熟悉了，用测试 case 对接测试用例。下一步看如何测试，以及开始新的外设，把 wdt、rtc 这些先熟悉起来，最后再看 i2c。准备开始熟悉 dw wdt
*   fornax flash 验证：
    *   2025-03-07：fornax flash 都是内封的，用 psram 来验证；但是 pll 给到 psram 最高只能到 200Mhz，测不到 flash 跑 130M 的情况；考虑用 apus pll 配到 260M，flash 换成 3.3 供电再来测

**💡 技术总结**

*   （所有日记中此项均为空）

**本周工作小结：**

1.  **Uboot 相关工作**
    *   uboot 支持 spi nor flash，用的是 uboot 原生的 dw spi 和 flash 驱动，可以正常启动 kernel 和保存环境变量。
    *   持续熟悉 Uboot 相关的代码，包括重定位和启动过程。
2.  **Sagitta NRE FPGA IODMA 模块验证**
    *   持续进行 [[Sagitta NRE FPGA IODMA 模块验证]]，解决了跨时钟域问题，并完成了 IODMA 验证，修改了 excel 表格，redmine 跟帖，补丁合并。
3.  **Vega 相关工作**
    *   完成了 [[Vega 支持普冉小容量 Flash]] 的验证。
4.  **Virgo 外设交接**
    *   在 [[Virgo UART、I2C、Timer、RTC、WDT、GPIO外设交接]] 方面，熟悉了 Uart loader 中的驱动和测试 case，并用测试 case 对接测试用例。接下来计划熟悉 wdt ip、driver、test case。
5.  **Fornax Flash 验证**
    *   进行了 fornax flash 验证，但由于硬件限制，需要调整测试方案。

希望这份总结对您有帮助！


- uboot 支持 spi nor flash，用 uboot 原生的 dw spi 和 flash 驱动，能够正常启动 kernel 和保存环境变量。
- sagitta iodma 芯片修改了跨时钟域导致的数据异常问题，验证完成
- vega 验证小容量 1M、512KB flash 支持，已完成
- virgo 外设对接，uart 代码已熟悉，后续继续熟悉剩余的代码
- fornax 验证新内封的 flash，需要跑 130MHz，但是 fornax 的 flash 都是内封的，用 psram spi 来测的话，psram spi 的 pll 不能超过 200MHz，没法测；apus 的 flash 是 1.8v 的，也没法测；还在确认测试方法