{
  "module_name": "tpc2_cmdq_regs.h",
  "hash_id": "9c118a6b0aa7c2772fb516285ee898ca753087f520eb34d3aff610f432ca2431",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/tpc2_cmdq_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_TPC2_CMDQ_REGS_H_\n#define ASIC_REG_TPC2_CMDQ_REGS_H_\n\n \n\n#define mmTPC2_CMDQ_GLBL_CFG0                                        0xE89000\n\n#define mmTPC2_CMDQ_GLBL_CFG1                                        0xE89004\n\n#define mmTPC2_CMDQ_GLBL_PROT                                        0xE89008\n\n#define mmTPC2_CMDQ_GLBL_ERR_CFG                                     0xE8900C\n\n#define mmTPC2_CMDQ_GLBL_ERR_ADDR_LO                                 0xE89010\n\n#define mmTPC2_CMDQ_GLBL_ERR_ADDR_HI                                 0xE89014\n\n#define mmTPC2_CMDQ_GLBL_ERR_WDATA                                   0xE89018\n\n#define mmTPC2_CMDQ_GLBL_SECURE_PROPS                                0xE8901C\n\n#define mmTPC2_CMDQ_GLBL_NON_SECURE_PROPS                            0xE89020\n\n#define mmTPC2_CMDQ_GLBL_STS0                                        0xE89024\n\n#define mmTPC2_CMDQ_GLBL_STS1                                        0xE89028\n\n#define mmTPC2_CMDQ_CQ_CFG0                                          0xE890B0\n\n#define mmTPC2_CMDQ_CQ_CFG1                                          0xE890B4\n\n#define mmTPC2_CMDQ_CQ_ARUSER                                        0xE890B8\n\n#define mmTPC2_CMDQ_CQ_PTR_LO                                        0xE890C0\n\n#define mmTPC2_CMDQ_CQ_PTR_HI                                        0xE890C4\n\n#define mmTPC2_CMDQ_CQ_TSIZE                                         0xE890C8\n\n#define mmTPC2_CMDQ_CQ_CTL                                           0xE890CC\n\n#define mmTPC2_CMDQ_CQ_PTR_LO_STS                                    0xE890D4\n\n#define mmTPC2_CMDQ_CQ_PTR_HI_STS                                    0xE890D8\n\n#define mmTPC2_CMDQ_CQ_TSIZE_STS                                     0xE890DC\n\n#define mmTPC2_CMDQ_CQ_CTL_STS                                       0xE890E0\n\n#define mmTPC2_CMDQ_CQ_STS0                                          0xE890E4\n\n#define mmTPC2_CMDQ_CQ_STS1                                          0xE890E8\n\n#define mmTPC2_CMDQ_CQ_RD_RATE_LIM_EN                                0xE890F0\n\n#define mmTPC2_CMDQ_CQ_RD_RATE_LIM_RST_TOKEN                         0xE890F4\n\n#define mmTPC2_CMDQ_CQ_RD_RATE_LIM_SAT                               0xE890F8\n\n#define mmTPC2_CMDQ_CQ_RD_RATE_LIM_TOUT                              0xE890FC\n\n#define mmTPC2_CMDQ_CQ_IFIFO_CNT                                     0xE89108\n\n#define mmTPC2_CMDQ_CP_MSG_BASE0_ADDR_LO                             0xE89120\n\n#define mmTPC2_CMDQ_CP_MSG_BASE0_ADDR_HI                             0xE89124\n\n#define mmTPC2_CMDQ_CP_MSG_BASE1_ADDR_LO                             0xE89128\n\n#define mmTPC2_CMDQ_CP_MSG_BASE1_ADDR_HI                             0xE8912C\n\n#define mmTPC2_CMDQ_CP_MSG_BASE2_ADDR_LO                             0xE89130\n\n#define mmTPC2_CMDQ_CP_MSG_BASE2_ADDR_HI                             0xE89134\n\n#define mmTPC2_CMDQ_CP_MSG_BASE3_ADDR_LO                             0xE89138\n\n#define mmTPC2_CMDQ_CP_MSG_BASE3_ADDR_HI                             0xE8913C\n\n#define mmTPC2_CMDQ_CP_LDMA_TSIZE_OFFSET                             0xE89140\n\n#define mmTPC2_CMDQ_CP_LDMA_SRC_BASE_LO_OFFSET                       0xE89144\n\n#define mmTPC2_CMDQ_CP_LDMA_SRC_BASE_HI_OFFSET                       0xE89148\n\n#define mmTPC2_CMDQ_CP_LDMA_DST_BASE_LO_OFFSET                       0xE8914C\n\n#define mmTPC2_CMDQ_CP_LDMA_DST_BASE_HI_OFFSET                       0xE89150\n\n#define mmTPC2_CMDQ_CP_LDMA_COMMIT_OFFSET                            0xE89154\n\n#define mmTPC2_CMDQ_CP_FENCE0_RDATA                                  0xE89158\n\n#define mmTPC2_CMDQ_CP_FENCE1_RDATA                                  0xE8915C\n\n#define mmTPC2_CMDQ_CP_FENCE2_RDATA                                  0xE89160\n\n#define mmTPC2_CMDQ_CP_FENCE3_RDATA                                  0xE89164\n\n#define mmTPC2_CMDQ_CP_FENCE0_CNT                                    0xE89168\n\n#define mmTPC2_CMDQ_CP_FENCE1_CNT                                    0xE8916C\n\n#define mmTPC2_CMDQ_CP_FENCE2_CNT                                    0xE89170\n\n#define mmTPC2_CMDQ_CP_FENCE3_CNT                                    0xE89174\n\n#define mmTPC2_CMDQ_CP_STS                                           0xE89178\n\n#define mmTPC2_CMDQ_CP_CURRENT_INST_LO                               0xE8917C\n\n#define mmTPC2_CMDQ_CP_CURRENT_INST_HI                               0xE89180\n\n#define mmTPC2_CMDQ_CP_BARRIER_CFG                                   0xE89184\n\n#define mmTPC2_CMDQ_CP_DBG_0                                         0xE89188\n\n#define mmTPC2_CMDQ_CQ_BUF_ADDR                                      0xE89308\n\n#define mmTPC2_CMDQ_CQ_BUF_RDATA                                     0xE8930C\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}