data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/reg_clash_fb.v'
,'last_modify_time' : 1660488940
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/reg_clash_fb.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'reg_clash_fb'
,'range' : (15,7,15,18)
}
,'module_line_range' : (15,94)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'as_reg_wr_en_i'
,'range' : (16,40,16,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'as_reg_wr_adder_i'
,'range' : (17,40,17,56)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'as_reg_wr_data_i'
,'range' : (18,40,18,55)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'as_csr_wr_en_i'
,'range' : (19,40,19,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'as_csr_wr_adder_i'
,'range' : (20,40,20,56)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'as_csr_wr_data_i'
,'range' : (21,40,21,55)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_reg_wr_en_i'
,'range' : (23,40,23,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_reg_wr_adder_i'
,'range' : (24,40,24,56)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_reg_wr_data_i'
,'range' : (25,40,25,55)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_csr_wr_en_i'
,'range' : (26,40,26,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_csr_wr_adder_i'
,'range' : (27,40,27,56)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'wb_csr_wr_data_i'
,'range' : (28,40,28,55)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_adder_i'
,'range' : (30,40,30,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder_i'
,'range' : (31,40,31,54)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder_i'
,'range' : (32,40,32,54)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_data_i'
,'range' : (34,40,34,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_data_i'
,'range' : (35,40,35,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_data_i'
,'range' : (36,40,36,52)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_data_o'
,'range' : (38,40,38,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_data_o'
,'range' : (39,40,39,53)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_data_o'
,'range' : (40,40,40,52)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg1_rd_adder_o'
,'range' : (41,40,41,54)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg2_rd_adder_o'
,'range' : (42,40,42,54)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'csr_rd_adder_o'
,'range' : (43,40,43,53)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [15, 94]
,'real_line_range'        : [15, 94]
,'file_path'              : '/home/eda/Project/rooth/core/reg_clash_fb.v'
,'real_code_line_boundry' :
[
[15, 16, 1]
,
[32, 2, 1]
,
[35, 3, 1]
,
[43, 2, 1]
,
[55, 2, 1]
,
[59, 5, 1]
,
[71, 2, 1]
,
[75, 5, 1]
,
[87, 3, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
