<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:26:37.2637</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0040824</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 웨이퍼 레벨 기판 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A WAFER-LEVEL  SUBSTRATE</inventionTitleEng><openDate>2025.11.03</openDate><openNumber>10-2025-0156607</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/304</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치가 전자 바 및 전자 바 위에 증착된 인캡슐런트를 포함한다. 인캡슐런트의 제1 표면을 백그라인딩 하여 전자 바를 노출시킨다. 인캡슐런트의 제1 표면 위에 제1 빌드 업 상호연결 구조를 형성한다. 인캡슐런트의 제2 표면 위에 제2 빌드 업 상호연결 구조를 형성한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치를 제조하는 방법으로서, 상기 방법은: 전자 바를 제공하는 단계; 전자 바 위에 인캡슐런트를 증착하는 단계; 인캡슐런트의 제1 표면을 백그라인딩 하여 전자 바를 노출시키는 단계; 인캡슐런트의 제1 표면 위에 제1 빌드 업 상호연결 구조를 형성하는 단계; 및 인캡슐런트의 제2 표면 위에 제2 빌드 업 상호연결 구조를 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 베이스 및 베이스로부터 연장되는 복수의 전도성 필라를 포함하는 전자 바를 제공하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 인캡슐런트의 제2 표면을 백그라인딩 하여 베이스를 제거하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 전자 바는 코어 및 코어를 통해 연장되는 전도성 비아를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 전자 바는 수동 전기 구성요소를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 제1 빌드 업 상호연결 구조 또는 제2 빌드 업 상호연결 구조 상에 반도체 다이를 장착하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>7. 반도체 장치를 제조하는 방법으로서, 상기 방법은: 전자 바를 제공하는 단계; 전자 바 위에 인캡슐런트를 증착하는 단계; 및 인캡슐런트 및 전자 바 위에 빌드 업 상호연결 구조를 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 베이스 및 베이스로부터 연장되는 복수의 전도성 필라를 포함하는 전자 바를 제공하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 인캡슐런트를 백그라인딩 하여 베이스를 제거하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>10. 반도체 장치로서, 상기 장치는: 전자 바; 전자 바 위에 증착된 인캡슐런트; 및 인캡슐런트 및 전자 바 위에 형성된 빌드 업 상호연결 구조를 포함하는, 장치. </claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 전자 바는 복수의 전도성 필라를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 전자 바는 코어 및 코어를 통해 연장되는 전도성 비아를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 전자 바는 수동 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, 빌드 업 상호연결 구조에 장착된 반도체 다이를 더 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 반도체 다이와 빌드 업 상호연결 구조 사이에 배치된 언더필을 더 포함하는, 반도체 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ******, #**-**, 세랑군...</address><code> </code><country>싱가포르</country><engName>YEO, Swain Hong Alfred</engName><name>여 스와인 홍 알프레드</name></inventorInfo><inventorInfo><address>싱가포르 ******, #**-*...</address><code> </code><country>싱가포르</country><engName>CHAN, Kai Chong</engName><name>챈 카이 총</name></inventorInfo><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country>싱가포르</country><engName>CHUA, Linda Pei Ee</engName><name>추아 린다 페이 이</name></inventorInfo><inventorInfo><address>중국, 장수 프로빈스 *****...</address><code> </code><country>싱가포르</country><engName>LIN, Yaojian</engName><name>린 야오지안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.04.25</priorityApplicationDate><priorityApplicationNumber>18/646,629</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.03.31</receiptDate><receiptNumber>1-1-2025-0356642-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>9-1-2025-9003872-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250040824.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9324f0ab33db7d39ad0b03c6ed69b5dfd877eac0c57c45532e21555af0f84e3a4e3762f0f413ae893101ed9195d8b418edf2784d2f2d035033</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff0b851ef961ec9a72c322086234b256789b46aac83cbfc7449bedf2273130d43ce89266b13c864c08e4c615d29214e48b3c99f06499d49b2</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>