## Projekt - UART prijímacia časť

Cieľom projektu bolo implementovať asynchronnu sériovú komunikáciu (prenos dátových slov) v jazyku VHDL

Viac v PDF so zadaním, vlastné vypracované súbory sú `uart.vhd` a `uart_fsm.vhd`.
______________________________________
