{"patent_id": "10-2020-0068668", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0151611", "출원번호": "10-2020-0068668", "발명의 명칭": "안테나를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "윤수민"}}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "에 있어서,상기 안테나 패턴 및 상기 무선 통신 회로는 FPCB(flexible printed circuit board)를 통해 전기적으로 연결되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 적어도 하나의 제1 도전 라인은 상기 제1 도전 패턴과 이격되는 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서,상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들의 형상은, 타원, 육각형, 오각형, 사다리꼴 사각형, 및 평공개특허 10-2021-0151611-3-행사변형 중 적어도 하나를 포함하는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 1에 있어서,상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 복수 개의 제1 도전성 부재들 및 상기 적어도 하나의 제1 도전 라인 중 적어도 하나와 중첩되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에 있어서,복수 개의 도전성 라인들을 포함하는 제2 더미 패턴을 포함하고,상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격되고, 상기 제2 더미 패턴은:상기 유전층의 상기 제2 면 상에 배치되고,상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이에 배치되고,상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 평행하고상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제1 도전 라인 및 상기 제1 도전 패턴 사이의공간을 적어도 일부 가리도록 배치되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 6에 있어서,상기 제2 더미 패턴은 상기 제1 더미 패턴보다 더 두꺼운, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 6에 있어서,상기 제2 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단과 상기제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단과 연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고,상기 제2 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제3 가장자리와 상기 제4 가장자리에 배치되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 1에 있어서,상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성부재들과 실질적으로 수직한, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 1에 있어서,상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도전 라인, 및 상기적어도 하나의 제2 도전 라인에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함하는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 10에 있어서, 상기 메쉬 패턴은 직사각형, 평행 사변형 또는 마름모로 형성되는, 전자 장치. 공개특허 10-2021-0151611-4-청구항 12"}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 1에 있어서,상기 적어도 하나의 프로세서는, 상기 무선 통신 회로를 이용하여 RF 신호를 수신하는 동안, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 일부를 이용하여, 상기 도전 패턴 패널 상의 터치 입력을 감지하도록 설정되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 1에 있어서,상기 무선 통신 회로는 RFIC(radio frequency integrated circuitry)를 포함하고,상기 RF 신호는 mmWave 신호를 포함하는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 1에 있어서,상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제2 영역에 배치되지 않는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "전자 장치에 있어서,디스플레이 패널;상기 디스플레이 패널 위에 배치되는 도전 패턴 패널, 상기 도전 패턴 패널은:유전층;상기 유전층의 제1 면에 배치되는 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴, 및상기 유전층의 상기 제1 면에 대향하는 제2 면에 배치되는 복수 개의 제2 도전성 부재들을 포함하는 제2 도전패턴을 포함하고, 상기 도전 패턴 패널은 상기 제1 도전 패턴 및 상기 제2 도전 패턴이 배치되지 않는 지정된 영역을 포함하고;상기 도전 패턴 패널의 상기 지정된 영역에 형성되는 안테나 패턴, 상기 안테나 패턴은:상기 유전층의 상기 제2 면에서 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도하나의 제1 도전 라인, 및상기 유전층의 상기 제2 면에서 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도하나의 제2 도전 라인을 포함하고;상기 안테나 패턴과 전기적으로 연결되는 RFIC(radio frequency integrated circuit); 및상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 RFIC와 전기적으로 연결되는 적어도 하나의 프로세서를포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 RFIC를 이용하여 mmWave 신호를 수신하도록 설정되는, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "청구항 16에 있어서,상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격되는, 전공개특허 10-2021-0151611-5-자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 17에 있어서,복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern)을 포함하고,상기 제1 더미 패턴은:상기 지정된 영역 내에서, 상기 유전층의 상기 제1 면 상에 배치되고,상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행한, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 18에 있어서,상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도전 라인, 상기 적어도 하나의 제2 도전 라인, 상기 제1 더미 패턴에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함하는, 전자장치."}
{"patent_id": "10-2020-0068668", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 18에 있어서,상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제2 도전 라인 및 상기 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되고,상기 지정된 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단과상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단과연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 지정된 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고,상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성부재들과 실질적으로 수직인, 전자 장치."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널에 배치되는 도전 패턴 패널, 상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테나 패턴, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern), 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로, 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신할 수 있다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "다양한 실시예들은 안테나를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "모바일 트래픽의 급격한 증가로, 고대역 주파수 기반의 차세대 통신(예: 5G(5th generation)) 기술이 개발되고 있다. 예를 들어, 고대역의 주파수 신호는 20 GHz에서 300 GHz의 주파수 대역을 갖는 밀리미터파(mmWave)를 포 함할 수 있다. 차세대 통신을 위한 전자 장치는 자유공간 전파 손실(free space propagation loss)을 극복하기 위해, 안테나 이득을 높일 수 있는 어레이 안테나(array antenna)를 포함할 수 있다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자 장치의 하우징에 포함된 도전성 부재 및 디스플레이는 높은 직진성을 갖는 고대역 주파수 신호의 방사 성 능을 저하시킬 수 있다. 예를 들어, 방사 성능을 향상시키기 위해, 전자 장치의 하우징에 포함된 도전성 측면부재의 두께를 부분적으로 줄일 경우, 디자인 경쟁력이 저하될 수 있고, 외부 충격에 의한 파손 위험이 증가될 수 있다. 다른 예를 들어, 전자 장치는 하우징에 포함된 도전성 부재를 어레이 안테나의 방사체로 사용할 경우, 상대적으 로 크기가 큰 급전 구조로 인해, 상기 급전 구조는 전자 장치 내에 실장되기 어려울 수 있다. 본 개시의 다양한 실시 예들은, 도전 패턴 패널을 통해 무선 통신 신호를 송수신할 수 있는 전자 장치를 제공할 수 있다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널에 배치되는 도전 패턴 패널 - 상기 도전 패턴 패널은, 유전층, 상기 유전층의 제1 면에 배치되고, 복수 개의 제1 도전성 부재들을 포함하는 제1 도 전 패턴, 및 상기 유전층의 상기 제1 면과 반대 방향인 제2 면에 배치되고, 복수 개의 제2 도전성 부재들을 포 함하는 제2 도전 패턴을 포함하고, 상기 도전 패턴 패널은 제1 영역 및 제2 영역을 포함하고, 상기 제1 도전 패 턴 및 상기 제2 도전 패턴은 상기 제1 영역에 배치됨 -, 상기 도전 패턴 패널의 상기 제2 영역에 형성되는 안테 나 패턴 - 상기 안테나 패턴은, 상기 유전층의 상기 제1 면에서 상기 제1 도전 패턴의 상기 복수 개의 제1 도전 성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인, 상기 유전층의 상기 제2 면에서 상 기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인, 및 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인을 전기적으로 연결하고 상기 유전층을 관통하는 적어도 하나의 도전성 비아를 포함함 -, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern) - 상기 제1 더미 패턴은 상기 유전층의 상기 제1 면 상에 배치되고, 상기 적어도 하나의 제1 도전 라인 및 상기 복수 개의 제1 도전성 부재들 사이에 배치되고, 및 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행함 -, 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로, 및 상기 디스플레이 패널, 상 기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무선 통신 회로를 이용하여 RF 신호를 수신할 수 있다. 일 실시 예에 따른 전자 장치는, 디스플레이 패널, 상기 디스플레이 패널 위에 배치되는 도전 패턴 패널 - 상 기 도전 패턴 패널은, 유전층, 상기 유전층의 제1 면에 배치되는 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴, 및 상기 유전층의 상기 제1 면에 대향하는 제2 면에 배치되는 복수 개의 제2 도전성 부재들을 포함 하는 제2 도전 패턴을 포함하고, 상기 도전 패턴 패널은, 상기 제1 도전 패턴 및 상기 제2 도전 패턴이 배치되 지 않는 지정된 영역을 포함함 -, 상기 도전 패턴 패널의 상기 지정된 영역에 형성되는 안테나 패턴 - 상기 안 테나 패턴은, 상기 유전층의 상기 제2 면에서 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치 되는 적어도 하나의 제1 도전 라인, 및 상기 유전층의 상기 제2 면에서 상기 복수 개의 제2 도전성 부재들과 실 질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인을 포함함 -, 상기 안테나 패턴과 전기적으로 연결 되는 RFIC(radio frequency integrated circuit), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 RFIC와 전기적으로 연결되는 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 RFIC를 이용하여 mmWave 신호를 수신할 수 있다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시 예에 따른 도전 패턴 패널과 안테나 패턴을 구현함으로써, 도전 패턴 패널의 전극 패턴 또는 안테나 패 턴이 전자 장치의 외부에서 사용자에게 시인되지 않을 수 있다. 일 실시 예에 따른 전자 장치의 도전 패턴 패널에 안테나 패턴을 구현함으로써, 전자 장치의 두께를 줄일 수 있 다. 일 실시 예에 따른 전자 장치는, 도전 패턴 패널에 안테나 패턴을 구현함으로써, 터치 입력의 감지와 RF (radio frequency) 신호의 송수신 동작을 동시에 수행할 수 있다. 일 실시 예에 따른 전자 장치의 도전 패턴 패널에 안테나 패턴을 구현함으로써, 전자 장치의 무선 통신 커버리 지를 향상시킬 수 있다."}
{"patent_id": "10-2020-0068668", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하 여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치 에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모 듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자 체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, Wi-Fi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트 워크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또 는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신 할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브 스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나 들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통 신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자 기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우 와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2a는, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 2b는, 도 2a의 전자 장치의 후면을 나타내는 사시도이다. 도 2a 및 2b를 참조하면, 일 실시예에 따른 전자 장치(예: 도 1의 전자 장치)는, 제1 면(또는 \"전 면\")(210A), 제2 면(또는 \"후면\")(210B), 및 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(또는 \"측벽\")(210C)을 포함하는 하우징을 포함할 수 있다. 다른 실시 예(미도시)에서는, 하우징은, 도 2a 및 도 2b의 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 실시예에 따라, 전면 플레이트는, 적어도 일측 단부(side edge portion)에서 제1 면(210A)으로부터 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 곡면 부분을 포함할 수 있다. 일 실시예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인리스 스틸 (STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 실시예에 따라, 후면 플레이트는, 적어도 일측 단부에서 제2 면(210B)으로부터 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 곡면 부분을 포함할 수 있다. 일 실시예에 따르면, 측면(210C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴리 머를 포함하는 측면 부재(또는 \"브라켓\")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트 및 측면 부재는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이, 오디오 모듈, 센서 모듈(미도시), 적어도 하나 의 카메라 모듈(205, 212, 213, 206), 키 입력 장치 및 커넥터 홀 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 키 입력 장치)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 예를 들어, 전자 장치는 센서 모듈을 추가적으로 포함할 수 있다. 예컨대, 전면 플레이트가 제공하는 영역 내에는 근접 센서 또는 조도 센서와 같은 센서가 디스플레 이에 통합되거나, 디스플레이와 인접한 위치에 배치될 수 있다. 어떤 실시 예에서, 전자 장치는 발광 소자를 더 포함할 수 있으며, 발광 소자는 전면 플레이트가 제공하는 영역 내에서 디스플레이와 인접한 위치에 배치될 수 있다. 발광 소자는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시 예에서는, 발광 소자는, 예를 들어, 카메라 모듈의 동작과 연동되는 광원을 제공할 수 있 다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다. 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 전자 장치의 외부에서 보일 수 있다. 어떤 실시예에서는, 디스플레이의 가장자리를 전면 플레이트의 인접한 외곽 형상(예: 곡면)과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이가 노출되는 면적을 확장하기 위 하여, 디스플레이의 외곽과 전면 플레이트의 외곽 간의 간격이 대체로 동일하게 형성될 수 있다. 다 른 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하 고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 다른 전자 부품, 예를 들어, 카메라 모듈, 도시되 지 않은 근접 센서 또는 조도 센서를 포함할 수 있다. 다른 실시 예(미도시)에서는, 디스플레이의 화면 표시 영역의 배면에, 적어도 하나의 카메라 모듈(예: 212, 213, 214, 215), 지문 센서, 및 플래시(예: 206) 중 적어도 하나 이상을 포함할 수 있다. 또 다른 실시 예 (미도시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 오디오 모듈은, 마이크 홀 및 스피커 홀을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마 이크가 내부에 배치될 수 있고, 어떤 실시 예에서는 소리의 방향을 감지할 수 있도록 복수 개의 마이크가 배치 될 수 있다. 어떤 실시 예에서는 스피커 홀과 마이크 홀이 하나의 홀(예: 오디오 모듈)로 구현되거나, 스 피커 홀 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 스피커 홀은, 외부 스피커 홀 및 통화용 리시버 홀 을 포함할 수 있다. 전자 장치는 도시되지 않은 센서 모듈을 포함함으로써, 내부의 작동 상태, 또는 외부의 환경 상태에 대응 하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징의 제1 면(210A)에 배 치된 근접 센서, 디스플레이에 통합된 또는 인접하게 배치된 지문 센서, 및/또는 상기 하우징의 제2 면(210B)에 배치된 생체 센서(예: HRM 센서)를 더 포함할 수 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 적어도 하나의 카메라 모듈(205, 212, 213, 214, 215, 206) 중 제1 카메라 장치는 전자 장치의 제1 면(210A)에 배치될 수 있고, 제2 카메라 장치(212, 213, 214, 215) 및 플래시는 전자 장치의 제2 면 (210B)에 배치될 수 있다. 상술한 적어도 하나의 카메라 모듈(205, 212, 213, 214, 215)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들어, 발광 다 이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장치의 한 면에 배치될 수 있다. 키 입력 장치는, 하우징의 측면(210C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디 스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치는 하우징 의 제2 면(210B)에 배치된 지문 센서의 적어도 일부를 포함할 수 있다. 커넥터 홀은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터, 및/또는 외부 전자 장치 와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있다. 예를 들어, 커넥터 홀은 USB 커넥터 또는 이 어폰 잭을 포함할 수 있다. 일 실시예에서는, USB 커넥터와 이어폰 잭은 하나의 홀(예: 도 2a, 도 2b의 208)로 구현될 수도 있으며, 다른 실시예(미도시)에 따르면, 전자 장치는 별도의 커넥터 홀 없이 외부 전자 장치 (예: 도 1의 전자 장치(102, 104))와 전력 및/또는 데이터를 송수신하거나, 오디오 신호를 송수신할 수도 있다.도 3은 일 실시 예에 따른 전자 장치의 디스플레이를 도시한다. 도 3을 참조하면, 일 실시 예에 따른 디스플레이(예: 도 2a의 디스플레이)는 윈도우, 도전 패턴 패널, 및/또는 디스플레이 패널 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따른 윈도우(예: 도 2a의 전면 플레이트)는 디스플레이 패널 위(예: +z 방향)에 배치될 수 있다. 윈도우는 실질적으로 투명하게 형성될 수 있고, 디스플레이 패널에서 방출되는 빛은 윈도우를 통과하여 전자 장치의 외부로 전달될 수 있다. 윈도우는 예를 들어, 글라스 및/또는 폴리머를 포함할 수 있다. 일 실시 예에서, 도전 패턴 패널은 제1 패턴부, 제2 패턴부, 및/또는 유전층을 포함할 수 있다. 일 실시 예에서, 유전층은 제1 패턴부 및 제2 패턴부 사이에 배치될 수 있다. 유전층은 제 1 패턴부 및 제2 패턴부는 서로 전기적으로 간섭되지 않도록 할 수 있다. 일 실시 예에서, 유전층 은 절연 물질을 포함할 수 있다. 예를 들면, 유전층은 실리콘(silicon), 에어(air), 멤브레인 (membrane), 양면 접착 필름, 감압 접착제(Pressure Sensitive Adhesive, PSA), 광학용 투명 접착제(optically clear adhesive, OCA), 광학용 투명 접착 레진(Optical Clear Resin, OCR), 스폰지, 고무, 잉크, ABS(acrylonitrile butadiene styrene), 아크릴(acrylic), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타 크릴레이트(polymethyl methacrylate, PMMA), 폴리이미드(polyimide, PE), 폴리에틸렌 테레프탈레이트 (polyethylene terephthalate, PET), 폴리프로필렌 테레프탈레이트(polypropylene terephthalate, PPT), 아몰 포스 폴리에틸렌 테레프탈레이트(amorphous polyethylene terephthalate, APET), 폴리나프탈렌 테레프탈레이트 (polyethylene naphthalate terephthalate, PEN), 폴리에틸렌 테레프탈레이트글리세롤(polyethylene terephthalate glycol, PETG), 트리아세틸셀룰로스(tri-acetyl-cellulose, TAC), 사이클로올레핀폴리머(cyclic olefin polymer, COP), 사이클로올레핀코폴리머(cyclic olefin copolymer, COC), 디시클로펜타디엔폴리머 (polydicyclopentadiene, DCPD), 시클로펜타디엔폴리머 (cyclopentdienyl anions, CPD), 폴리아릴레이트 (polyarylate, PAR), 폴리에테르술폰(polyethersulfone, PES), 폴리에테르이미드(poly ether imide, PEI), 변 성 에폭시 수지 또는 아크릴 수지 중에서 선택된 어느 하나 또는 둘 이상의 조합을 포함할 수 있다. 유전층 은 투명할 수 있다. 일 실시 예에서, 제1 패턴부 및/또는 제2 패턴부는 다양한 도전성 부재들을 포함할 수 있다. 상기 도 전성 부재들에 의해, 제1 패턴부 및/또는 제2 패턴부의 지정된 패턴이 형성될 수 있다. 상기 도전성 부재들은 다양한 전도성 물질을 포함할 수 있다. 예를 들면, 제1 패턴부 및/또는 제2 패턴부는 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 구리 산화물(copper oxide), PEDOT(Poly(3,4-ethylenedioxythiophene)), 금속 메쉬(metal mesh), 탄소 나노 튜브(carbon nano tube, CNT), 은 나노 와이어(Ag nanowire), 투명 고분자 전도체 또는 그래핀(graphene)을 포함할 수 있다. 일 실시 예에서, 제1 패턴부 및 제2 패턴부는 서로 동일한 물질을 포함할 수 있다. 다른 실시 예에서, 제1 패턴부 및 제2 패턴부는 서로 다른 물질을 포함할 수도 있다. 일 실시 예에서, 제1 패턴부는 유전층의 제1 면(예: 도 4a의 제1 면(430A))에 형성될 수 있고, 제2 패턴부는 유전층의 상기 제1 면과 반대 방향으로 향하는 제2 면(예: 도 4a의 제2 면(430B))에 형성될 수 있다. 일 실시 예에서, 제1 패턴부와 제2 패턴부에 의해 지정된 패턴이 형성될 수 있다. 예를 들 어, 도전 패턴 패널을 위에서 바라볼 때(예: -z 방향으로 바라 볼 때), 제1 패턴부 및 제2 패턴부 에 의해 직사각형의 격자 무늬 패턴(예: 도 4c) 또는 마름모꼴의 격자 무늬 패턴(또는 메쉬 패턴)(예: 도 9c)이 형성될 수 있다. 일 실시 예에서, 제1 패턴부 및/또는 제2 패턴부의 적어도 일부는 입력을 감지하기 위한 감지 패턴으 로 동작될 수 있다. 예를 들어, 제1 패턴부 및/또는 제2 패턴부는 터치 감지 패턴, 또는 펜 감지 패 턴으로 동작될 수 있다. 다른 예를 들어, 제1 패턴부 및/또는 제2 패턴부의 일부는 감지 패턴으로 동 작되고, 제1 패턴부 및/또는 제2 패턴부의 나머지 일부는 다른 구성과 전기적으로 연결되지 않는 더 미 패턴(dummy pattern)으로 형성될 수 있다. 다른 예를 들어, 제1 패턴부 및/또는 제2 패턴부의 일 부는 감지 패턴으로 동작되고, 제1 패턴부 및/또는 제2 패턴부의 나머지 일부는 안테나 패턴으로 동 작될 수 있다. 다른 예를 들어, 제1 패턴부 및/또는 제2 패턴부의 일부는 감지 패턴으로 동작되고, 제1 패턴부 및/또는 제2 패턴부의 다른 일부는 안테나 패턴으로 동작되고, 제1 패턴부 및/또는제2 패턴부의 나머지 일부는 더미 패턴으로 형성될 수 있다. 일 실시 예에서, 제1 패턴부 및 제2 패턴부의 감지 패턴은 터치 입력 뿐만 아니라, 디스플레이 상에 접촉되는 사용자의 지문에 대한 정보를 획득하도록 설정될 수 있다. 일 실시 예에서, 도전 패턴 패널(30 2)은, 제1 패턴부 및/또는 제2 패턴부의 적어도 일부를 이용하여, 사용자의 터치 및/또는 지문을 감 지한다는 점에서, 터치 패널로 참조될 수 있다. 일 실시 예에서, 전자 장치의 프로세서는 도전 패턴 패널을 이용하여, 디스플레이의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지할 수 있다. 예를 들면, 전자 장치는 제1 패턴부 및 제2 패턴부의 적어도 일부와 전기적으로 연결되는 터치 센서 IC(integrated circuit)(또는 제어 회로)를 포함할 수 있다. 예를 들어, 프로세서는 터치 센서 IC를 이용하여, 도전 패턴 패널의 제1 패턴부 로 전송 신호를 인가하고, 제2 패턴부를 통하여 상기 전송 신호에 대응되는 수신 신호를 수신할 수 있다. 터치 센서 IC는 제1 패턴부 및 제2 패턴부 사이의 신호(예: 전압, 광량, 저항, 전하량, 또는 정전 용량)의 변화를 측정함으로써, 외부 객체의 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC 는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서에 제공 할 수 있다. 제1 패턴부를 송신 전극으로 설명하였으나, 이에 제한되는 것은 아니고 제2 패턴부가 송 신 전극으로 구현될 수도 있다. 일 실시 예에서, 디스플레이 패널은 도전 패턴 패널 아래(예: -z 방향)에 배치될 수 있다. 일 실시 예에서, 디스플레이 패널은 복수 개의 레이어를 포함할 수 있다. 예를 들면, 디스플레이 패널 의 상기 복수 개의 레이어는 디스플레이 패널을 보호하기 위한 커버 패널(C-panel, cover panel), 베 이스 기판, 베이스 기판에 형성된 박막 트랜지스터(TFT: thin film transistors) 층(layer), 박막 트랜지스터 층으로부터 신호 전압을 인가받는 픽셀 층(또는 유기 발광(organic light emitting) 층), 상기 픽셀 층이 외부 의 공기 및 수분에 노출되지 않도록 하는 TFE(thin film encapsulation), 및/또는 TFE 위(예: +z 방향)에 배치 되는 편광 층 중 적어도 하나를 포함할 수 있다. 상기 편광 층은 디스플레이 패널 로부터 방출되는 (emitted) 광에 방향성을 부여함으로써, 디스플레이 패널을 통해 표시되는 이미지의 선명도를 향상시킬 수 있다. 일 실시 예에서, 베이스 기판은 폴리머 소재(예: 폴리이미드(polyimide, PI) 등)로 형성되어 기판의 유연 성을 확보할 수 있으나 이에 제한되지 않는다. 예를 들면, 상기 베이스 기판은 폴리에틸렌 테레프탈레이트 (polyethylene terephthalate), 폴리메틸 메타크릴레이트(polymethyl methacrylate), 폴리아미드(polyamide), 폴리이미드(polyimide), 폴리프로필렌(polypropylene) 또는 폴리우레탄(polyurethane) 중 적어도 하나를 포함 할 수 있다. 일 실시 예에 따른 도전 패턴 패널은 윈도우 및 디스플레이 패널 사이에 배치될 수 있으나, 이 에 제한되지 않으며, 다양한 설계적 변경이 가능할 수 있다. 예를 들면, 도전 패턴 패널은 디스플레이 패 널의 TFE 상에 배치될 수 있고, 이 경우 디스플레이 패널의 편광층은 윈도우 및 도전 패턴 패널 사이에 배치될 수도 있다. 다른 예를 들면, 도전 패턴 패널은 디스플레이 패널의 편광층 상에 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널의 제1 패턴부 및 제2 패턴부는 유전층의 양면에 패터닝 되는 방식으로 형성될 수 있다. 이러한 경우, 도전 패턴 패널은 광학적으로 투명한 접착 부재(예: optically clear adhesive)를 통해 윈도우 및 디스플레이 패널에 부착될 수 있다. 다른 실시 예에서, 도전 패턴 패널은 예를 들어 디스플레이 패널의 TFE 상에 증착되는 방식으로 형성될 수도 있 다. 이러한 경우 도전 패턴 패널을 디스플레이 패널에 부착하기 위한 별도의 접착 부재는 생략될 수 있다. 다른 실시 예에서, 제1 패턴부 및 제2 패턴부는 디스플레이 내에서 같은 층에 배치될 수 도 있다. 예를 들어, 도 9a에 도시된 제1 도전 패턴은, 제1 패턴부 및/또는 제2 패턴부의 적어 도 일부가 유전층의 제1 면(930A)에 배치된 것으로 이해될 수 있다. 도 4a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 4b는 도 4a의 단면 A-A' 및 단면 B-B'를 도시한다. 도 4c는 도 4a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 5는 다른 실시 예에 따른 도전 패턴 패널을 도시한다. 도 4a, 도4b, 및 도 4c를 참조하면, 일 실시 예에 따른 도전 패턴 패널은 제1 도전 패턴, 제1 더미 패턴, 안테나 패턴, 유전층, 제2 도전 패턴, 및/또는 제2 더미 패턴 중 적어도 하나 를 포함할 수 있다. 도 4a 내지 도 5의 도전 패턴 패널은 도 3의 도전 패턴 패널의 예일 수 있다. 일 실시 예에서, 도전 패턴 패널의 제1 도전 패턴, 제1 더미 패턴, 및 적어도 하나의 제1 도전성 라인은 도 3의 제1 패턴부에 포함될 수 있다. 일 실시 예에서, 도전 패턴 패널의 제2 도전 패턴, 제2 더미 패 턴, 및 적어도 하나의 제2 도전성 라인은 도 3의 제2 패턴부에 포함될 수 있다. 일 실시 예에서, 도전 패턴 패널의 유전층은 도 3의 유전층의 예일 수 있다. 일 실시 예에서, 제1 도전 패턴은 유전층의 제1 면(430A) 상에 형성된 복수 개의 전극들을 포함할 수 있다. 제1 도전 패턴은 도전 패턴 패널의 제1 지정된 영역에 형성되지 않을 수 있다. 예를 들어, 제1 도전 패턴 중 일부는 제1 지정된 영역을 사이에 두고 분리될 수 있다. 제1 지정된 영역 의 형상은 사각형일 수 있으나, 이에 제한되지 않는다. 일 실시 예에서, 제1 도전 패턴은 y축 방향으 로 연장될 수 있고, x축 방향을 따라 제1 지정된 간격(D1)으로 배열될 수 있다. 일 실시 예에서, 제1 지정된 간 격(D1)은 약 10um 이상 약 500 um 이하일 수 있다. 일 실시 예에서, 제1 더미 패턴은 복수 개의 도전성 라인들을 포함할 수 있다. 제1 더미 패턴은 유전 층의 제1 면(430A)에 배치될 수 있다. 일 실시 예에서, 제1 더미 패턴은 제1 지정된 영역의 주 변에 배치될 수 있다. 예를 들어, 제1 더미 패턴은 제1 지정된 영역의 제1 가장자리(예: -x 방향을 바라보는 가장자리) 및 상기 제1 가장자리를 마주보는 제2 가장자리(예: +x 방향을 바라보는 가장자리)를 따라 배치될 수 있다. 예를 들어, 상기 제1 가장자리 및 상기 제2 가장자리는 제1 도전 패턴이 연장되는 방향 (예: y 축 방향)과 실질적으로 평행한 가장자리일 수 있다. 일 실시 예에서, 제1 더미 패턴은 x축 방향을 따라서 연장될 수 있고, y축 방향을 따라 제2 지정된 간격 (D2)으로 배열될 수 있다. 제2 지정된 간격(D2)은 예를 들어, 상기 제1 지정된 간격과 실질적으로 동일할 수도 있고, 상이할 수도 있다. 일 실시 예에서, 제1 더미 패턴이 연장되는 방향은, 제1 도전 패턴과 실질 적으로 수직일 수 있다. 제1 더미 패턴이 연장되는 방향은, 제2 도전 패턴과 실질적으로 동일할 수 있다. 제1 더미 패턴은 제2 도전 패턴과 실질적으로 평행할 수 있다. 일 실시 예에서, 제1 더미 패턴 은 제2 도전 패턴의 두께와 실질적으로 동일할 수 있다. 일 실시 예에서, 제1 더미 패턴의 복수 개의 도전성 라인들의 길이는, 제1 도전 패턴의 제1 지정된 간격(D1) 보다 짧을 수 있다. 예를 들어, 제1 더미 패턴의 복수 개의 도전성 라인들의 길이는, 약 5um 이상 약 200um 이하일 수 있으나, 이에 한정되지 않는다. 일 실시 예에서, 제1 더미 패턴의 복수 개의 도전성 라인들은, 제1 도전 패턴에 포함된 물질 과 실질적으로 동일한 물질을 포함할 수 있다. 일 실시 예에서, 제1 더미 패턴은 제1 도전 패턴과 이 격될 수 있다. 제1 더미 패턴은 제1 도전 패턴과 전기적으로 분리될 수 있다. 일 실시 예에서, x 방 향에서 볼 때, 제1 더미 패턴의 적어도 일부는 제1 도전 패턴과 중첩될 수 있다. 일 실시 예에서, 제1 더미 패턴은, 도전 패턴 패널을 위에서 볼 때(예: -z 방향으로 볼 때) 적어도 하나의 제2 도전성 라인 및 제2 도전 패턴이 분리된 것처럼 보이지 않도록, 제2 도전성 라인 및 제2 도전 패턴 사이에 배치될 수 있다. 일 실시 예에서, 제2 도전 패턴은 유전층의 제1 면(430A)과 반대 방향으로 향하는 제2 면(430B)에 배 치될 수 있다. 제2 도전 패턴은 복수 개의 전극들을 포함할 수 있다. 제2 도전 패턴은 도전 패턴 패 널의 제2 지정된 영역에 형성되지 않을 수 있다. 예를 들어, 제2 도전 패턴 중 일부는 제2 지정 된 영역을 사이에 두고 분리될 수 있다. 제2 지정된 영역은 제1 지정된 영역과 대응될 수 있다. 예를 들면, 제2 지정된 영역은 -z 방향 또는 +z 방향에서 볼 때, 제1 지정된 영역과 중첩될 수 있다. 일 실시 예에서, 도전 패턴 패널의 제1 지정된 영역 및 제2 지정된 영역을 구분한 것은 설명의 편의를 위한 것이며, 제1 지정된 영역 및 제2 지정된 영역은 제1 도전 패턴 및/또는 제2 도전 패턴이 배치되지 않는 다는 점에서, 하나의 지정된 영역으로 참조될 수 있다. 일 실시 예에서, 제2 도전 패턴은 x축 방향으로 연장될 수 있고, y 축을 따라 제2 지정된 간격(D2)으로 배 열될 수 있다. 일 실시 예에서, 제2 도전 패턴이 연장되는 방향은, 제1 도전 패턴이 연장되는 방향과 실질적으로 수직일 수 있다. 일 실시 예에서, 제2 도전 패턴이 배열되는 방향은, 제1 도전 패턴이 배 열되는 방향과 실질적으로 수직일 수 있다. 일 실시 예에서, 제2 도전 패턴의 두께는, 제1 도전 패턴(41 1)의 두께와 실질적으로 동일하거나 클 수 있다. 일 실시 예에서, 제2 도전 패턴의 두께가 제1 도전 패턴보다 크게 형성되더라도, 사용자가 도전 패턴 패널을 바라보는 시선으로부터 제2 도전 패턴이 더 멀리 위치하기 때문에, 제1 도전 패턴과 제2 도전 패턴의 두께 차이가 시인되지 않을 수 있다. 일 실시 예에서, 제2 더미 패턴은 복수 개의 도전성 라인들을 포함할 수 있다. 제2 더미 패턴은 유전 층의 제2 면(430B)에 배치될 수 있다. 제2 더미 패턴은 제2 지정된 영역의 주변에 배치될 수 있 다. 예를 들면, 제2 더미 패턴은 제2 지정된 영역의 가장자리부 중 +y 방향 및 -y 방향을 향하는 가 장자리부에 배치될 수 있다. 제2 더미 패턴은 y축 방향을 따라서 연장되되, 제2 지정된 영역의 가장 자리부에서 x 축 방향을 따라 제1 지정된 간격(D1)으로 배열될 수 있다. 예를 들어, 제2 더미 패턴이 배열 되는 방향은, 제2 도전 패턴과 실질적으로 수직일 수 있다. 제2 더미 패턴이 연장되는 방향은, 제1 도전 패턴과 실질적으로 동일할 수 있다. 예를 들어, 제2 더미 패턴의 복수 개의 도전성 라인들은 제 1 도전 패턴과 평행할 수 있다. 일 실시 예에서, 제2 더미 패턴의 복수 개의 도전성 라인들의 두께는 제1 도전 패턴의 두께와 실질적으로 동일할 수 있다. 일 실시 예에서, 제2 더미 패턴의 복수 개의 도 전성 라인들의 길이는, 제2 도전 패턴의 간격인 제2 지정된 간격(D2) 보다 짧을 수 있다. 일 실시 예에서, 제2 더미 패턴의 복수 개의 도전성 라인들은, 제2 도전 패턴에 포함된 물질과 실질적으로 동일한 물 질을 포함할 수 있다. 일 실시 예에서, 제2 더미 패턴은 제2 도전 패턴과 이격될 수 있다. 제2 더미 패턴은 제2 도전 패턴과 전기적으로 분리될 수 있다. 일 실시 예에서, y 방향에서 볼 때, 제2 더미 패턴의 적어도 일부는 제2 도전 패턴 과 중첩될 수 있다. 일 실시 예에서, 제2 더미 패턴은, 도전 패턴 패널을 위(예: -z 방향)에서 볼 때 적어도 하나의 제1 도전성 라인 및 제1 도전 패턴이 분리된 것처럼 보이지 않도록, 제1 도전성 라인 및 제1 도전 패턴 사이에 배치될 수 있다. 일 실시 예에서, 안테나 패턴은 적어도 하나의 제1 도전성 라인, 적어도 하나의 제2 도전성 라인 , 및/또는 적어도 하나의 도전성 비아 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인은 유전층의 제1 면(430A)에 배치될 수 있고, 도전 패턴 패널의 제1 지정된 영역에 배치될 수 있다. 적어도 하나의 제1 도전성 라인은 제1 도전 패 턴 및 제1 더미 패턴과 이격될 수 있다. 적어도 하나의 제1 도전성 라인을 제1 도전 패턴 과 이격함으로써, 안테나 패턴의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴의 성능에 따라, 적어도 하나의 제1 도전성 라인과 제1 도전 패턴이 이격되는 정도는 달라질 수 있다. 요구되는 안테나 패턴의 성능에 따라, 적어도 하나의 제1 도전성 라인과 제1 도전 패턴 사이의 이격된 공 간이 시인되는 것을 방지하기 위한 제2 더미 패턴의 길이도 달라질 수 있다. 적어도 하나의 제1 도전성 라 인은 제1 도전 패턴 및 제1 더미 패턴과 전기적으로 분리될 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인은, 제1 도전 패턴과 실질적으로 동일한 방향으로 연 장될 수 있다. 예를 들어, 적어도 하나의 제1 도전성 라인은 제1 도전 패턴과 실질적으로 평행할 수 있다. 적어도 하나의 제1 도전성 라인이 복수 개로 형성되는 경우, 적어도 하나의 제1 도전성 라인은 제1 도전 패턴이 배열된 방향(예: x축 방향)과 실질적으로 동일한 방향으로 제1 지정된 간격(D1)으로 배열 될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인은 유전층의 제2 면(430B)에 배치될 수 있고, 도전 패턴 패널의 제2 지정된 영역에 배치될 수 있다. 적어도 하나의 제2 도전성 라인은 제2 도전 패 턴 및 제2 더미 패턴과 이격될 수 있다. 적어도 하나의 제2 도전성 라인을 제2 도전 패턴 과 이격함으로써, 안테나 패턴의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴의 성능에 따라, 적어도 하나의 제2 도전성 라인과 제2 도전 패턴이 이격되는 정도는 달라질 수 있다. 요구되는 안테나 패턴의 성능에 따라, 적어도 하나의 제2 도전성 라인과 제2 도전 패턴이 이격된 공간이 시인되는 것을 방지하기 위한 제1 더미 패턴의 도전성 라인들의 길이도 달라질 수 있다. 적어도 하나의 제 2 도전성 라인은 제2 도전 패턴 및 제2 더미 패턴과 전기적으로 분리될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인은, 제2 도전 패턴과 실질적으로 동일한 방향으로 연 장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인은 제2 도전 패턴과 실질적으로 평행할 수 있다. 적어도 하나의 제2 도전성 라인이 복수 개로 형성되는 경우, 적어도 하나의 제2 도전성 라인은 제2 도전 패턴이 배열된 방향(예: y축 방향)과 실질적으로 동일한 방향으로 제2 지정된 간격(D2)으로 배열 될 수 있다. 일 실시 예에서, 적어도 하나의 도전성 비아는 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인과 연결될 수 있다. 적어도 하나의 도전성 비아는 안테나 패턴을 위에서 바라보았을 때(예: -z 방향으로 바라보았을 때), 적어도 하나의 제1 도전성 라인과 적어도 하나의 제2 도전성 라인 이 중첩되는 곳에 배치될 수 있다. 적어도 하나의 도전성 비아는 적어도 하나의 제1 도전성 라인 과 적어도 하나의 제2 도전성 라인 사이에 배치될 수 있다. 적어도 하나의 도전성 비아는 유전 층을 관통할 수 있다. 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인은, 적 어도 하나의 도전성 비아를 통해 전기적으로 연결될 수 있다. 적어도 하나의 도전성 비아는 안테나 패턴의 전기 전도도를 높이고, 전기 저항을 낮춤으로써, 안테나 패턴의 방사 성능을 향상시킬 수 있 다. 일 실시 예에서, 안테나 패턴은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사 체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치는 안테나 패턴이 도전 패턴 패널의 전극 들과 서로 전기적으로 분리되고 동일한 레이어에 형성되기 때문에, 성능 저하 없이 도전 패턴 패널을 이용 한 터치 입력의 감지와 안테나 패턴을 이용한 무선 통신을 수행할 수 있다. 일 실시 예에서, 안테나 패턴 은 전자 장치의 전면(예: 도 2a의 전면(210A))를 향하도록 배치될 수 있고, 전자 장치의 상기 전면 방향의 통신 커버리지가 향상될 수 있다. 일 실시 예에서, 안테나 패턴의 크기는 송신 및/또는 수신하고자 하는 RF 신호의 주파수 대역에 따라 달라 질 수 있다. 예를 들어, 안테나 패턴이 약 28 GHz의 주파수에서 패치 안테나로서 동작하는 경우, 안테나 패턴의 폭 및 길이는 약 2.3mm일 수 있다. 다만 이에 제한되지 않는다. 일 실시 예에서, 도전 패턴 패널은 지정된 패턴을 가질 수 있다. 예를 들어, 도 4c를 참조하면, 도전 패턴 패널을 위에서 바라보았을 때(예: 도 4a의 -z 방향으로 보았을 때), 도전 패턴 패널은, x 축을 따라 연장되는 복수의 행들(rows)과 y축을 따라 연장되는 복수의 열들(columns)로 형성된 격자 패턴을 가질 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인, 제1 도전 패턴 중 적어도 하나의 전극, 및 제2 더 미 패턴 중 적어도 하나는, 도전 패턴 패널을 위에서 바라보았을 때, 도전 패턴 패널의 하나의 열로 보일 수 있다. 예를 들어, 도 4c를 참조하면, 제1 도전 패턴 중 제1 전극(411-1), 제2 더미 패턴 중 제1 더미 라인(422-1), 적어도 하나의 제1 도전성 라인 중 제1 라인(441-1), 제2 더미 패턴 중 제2 더미 라인(422-2), 및 제1 도전 패턴 중 제2 전극(411-2)은, 도전 패턴 패널의 제1 열 (C1)로 보이도록 배치될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인, 제2 도전 패턴 중 적어도 하나의 전극, 및 제1 더 미 패턴 중 적어도 하나는, 도전 패턴 패널을 위에서 바라보았을 때, 도전 패턴 패널의 하나의 행으로 보일 수 있다. 예를 들어, 도 4c를 참조하면, 제2 도전 패턴 중 제1 전극(421-1), 제1 더미 패턴 중 제1 더미 라인(412-1), 적어도 하나의 제2 도전성 라인 중 제 1 라인(442-1), 제1 더미 패턴 중 제2 더미 라인(412-2), 및 제2 도전 패턴 중 제2 전극(421-2)은, 도전 패턴 패널의 제1 행 (R1)으로 보이도록 배치될 수 있다. 일 실시 예에서, 안테나 패턴이 도전 패턴 패널에 위치되더라도, 도전 패턴 패널의 제1 및 제2 도전 패턴(411, 421) 또는 안테나 패턴이 사용자에게 시인되지 않을 수 있다. 안테나 패턴이, 터치 입력을 감지하기 위한 제1 및 제2 도전 패턴(411, 421)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴 과 제1 및 제2 도전 패턴(411, 421) 사이의 이격된 공간에 제1 및 제2 더미 패턴(421, 422)이 형성됨으로 써, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여질 수 있다. 다른 실시 예에서, 도 5를 참조하면, 제2 더미 패턴은 제1 도전 패턴 및 제1 더미 패턴보다 두 꺼울 수 있다. 도 4c와 같이, 제1 더미 패턴과 제2 더미 패턴이 같은 두께를 갖는 경우, 제2 더미 패 턴은 제1 더미 패턴 보다 아래(예: -z 방향)에 배치되기 때문에 제2 더미 패턴이 제1 더미 패턴 보다 더 얇게 보일 수 있다. 일 실시 예에서, 제2 더미 패턴을 제1 더미 패턴보다 두껍게 형성 함으로써, 제1 더미 패턴과 제2 더미 패턴(422-1)의 두께가 상이하게 보이는 현상을 감소시킬 수 있다. 도 6a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 6b는 도 6a의 단면 C-C' 및 단면 D-D'를 도시한다. 도 6c는 도 6a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 6a 내지 도 6c를 참조하면, 일 실시 예에 따른 도전 패턴 패널은 제1 도전 패턴, 제1 더미 패턴 , 안테나 패턴, 유전층, 및/또는 제2 도전 패턴 중 적어도 하나를 포함할 수 있다. 도 6a 내지 도 6c의 도전 패턴 패널은 도 3의 도전 패턴 패널에 대응될 수 있다. 일 실시 예에서, 도 전 패턴 패널의 제1 도전 패턴, 제1 더미 패턴은 도 3의 제1 패턴부에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널의 안테나 패턴, 제2 도전 패턴은 도 3의 제2 패턴부에 대응 될 수 있다. 일 실시 예에서, 도전 패턴 패널의 유전층은 도 3의 유전층에 대응될 수 있다. 일 실시 예에서, 도 6a 내지 도 6c의 제1 도전 패턴, 제1 더미 패턴, 및 제2 도전 패턴에 대한 설명은, 도 4a 내지 도 5의 제1 도전 패턴, 제1 더미 패턴, 및 제2 도전 패턴의 설명이 실질적 으로 동일하게 또는 대응하는 방식으로 적용될 수 있다. 일 실시 예에서, 안테나 패턴은 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인 을 포함할 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인은 유전층의 제2 면(630B)에 형성될 수 있고, 도전 패턴 패널의 제2 지정된 영역에 배치될 수 있다. 안테나 패턴 은, 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인이 같은 레이어에 형성되 기 때문에, 이들을 전기적으로 연결하기 위한 도 4a의 적어도 하나의 도전성 비아는 포함하지 않을 수 있 다. 일 실시 예에서, 적어도 하나의 제1 및 제2 도전성 라인(641, 642)은 유전층을 사이에 두고 제2 도전 패턴 과 이격될 수 있다. 적어도 하나의 제1 및 제2 도전성 라인(641, 642)을 제2 도전 패턴과 이격함으로 써, 안테나 패턴의 방사 성능의 저하를 줄일 수 있다. 요구되는 안테나 패턴의 성능에 따라, 적어도 하나의 제1 및 제2 도전성 라인(641, 642)과 제2 도전 패턴이 이격되는 정도는 달라질 수 있고, 상기 이격 된 공간이 시인되는 것을 방지하기 위한 제1 더미 패턴의 도전성 라인들의 길이도 달라질 수 있다. 적어도 하나의 제1 및 제2 도전성 라인(641, 642)은 제1 도전 패턴, 제2 도전 패턴 및 제1 더미 패턴 과 전기적으로 분리될 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인은 제1 도전 패턴과 실질적으로 동일한 방향(예: y축 방향)으로 연장될 수 있다. 예를 들면, 적어도 하나의 제1 도전성 라인은 제2 도전 패턴과 실질적으 로 평행할 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인이 복수 개인 경우, 적어도 하나의 제 1 도전성 라인은 제1 도전 패턴과 실질적으로 동일한 간격(예: 제1 지정된 간격(D1)) 및 방향(예: x 축 방향)으로 배열될 수 있다. 도전 패턴 패널을 위(예: -z 방향)에서 볼 때, 제1 도전 패턴에 포함 된 복수 개의 도전성 라인들 중 일부는 제1 지정된 영역을 중심으로 분리될 수 있다. 도전 패턴 패널(60 2)을 위에서 볼 때, 적어도 하나의 제1 도전성 라인은 제1 지정된 영역과 중첩되는 제2 지정된 영역 에서 제1 도전 패턴과 실질적으로 동일한 방향으로 연장되고 실질적으로 동일한 간격으로 배열되기 때문에, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여질 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인은 제2 도전 패턴과 실질적으로 동일한 방향(예: x 축 방향)으로 연장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인은 제2 도전 패턴과 실질적 으로 평행할 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인이 복수 개인 경우, 적어도 하나의 제2 도전성 라인은 제2 도전 패턴과 실질적으로 동일한 간격(예: 제2 지정된 간격(D2)) 및 방향(예: y 축 방향)으로 배열될 수 있다. 도전 패턴 패널을 위(예: -z 방향)에서 볼 때, 제2 도전 패턴 중 일 부는 제2 지정된 영역을 중심으로 분리될 수 있다. 도전 패턴 패널을 위에서 볼 때, 적어도 하나의 제2 도전성 라인은 제2 지정된 영역에서 제2 도전 패턴과 동일한 방향으로 연장되고 실질적으로 동일한 간격으로 배열되기 때문에, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여질 수 있다. 일 실 시 예에서, 도전 패턴 패널을 위(예: -z 방향)에서 볼 때 적어도 하나의 제2 도전성 라인과 제2 도전 패턴이 분리된 것으로 보이지 않도록, 제1 지정된 영역에서 제2 도전 패턴 및 적어도 하나의 제 2 도전성 라인 사이에 제1 더미 패턴이 배치될 수 있다. 일 실시 예에서, 안테나 패턴은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사 체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치는 안테나 패턴이 도전 패턴 패널의 제2 도전 패턴과 동일한 레이어에 형성되기 때문에, 도전 패턴 패널 및 안테나 패턴 각각의 성능 저하 없이, 도전 패턴 패널을 이용한 터치 입력의 감지와 안테나 패턴을 이용한 무선 통신을 수행할 수 있다. 일 실시 예에서, 도전 패턴 패널은 지정된 패턴을 가질 수 있다. 예를 들어, 도 6c를 참조하면, 도전 패턴 패널을 위에서 바라보았을 때(예: 도 6a의 -z 방향), 도전 패턴 패널은 x 축 방향으로 연장되는 행들 과 y 축 방향으로 연장되는 열들로 이루어진 패턴을 가질 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 바라보았을 때, 제1 도전 패턴 중 적어도 하나의 전극 및 적어도 하나의 제1 도전성 라인은 도전 패턴 패널의 패턴의 하나의 열로 보일 수 있다. 예를 들어, 도 6c를 참조하면, 제1 도전 패턴 중 제1 전극(611-1), 적어도 하나의 제1 도전성 라인 중 제1 라인 (641-1), 및 제1 도전 패턴 중 제2 전극(611-2)은, 도전 패턴 패널의 제1 열(C1)로 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 바라보았을 때, 제2 도전 패턴 중 적어도 하나의 전극, 제 1 더미 패턴 중 적어도 하나, 및 적어도 하나의 제2 도전성 라인은, 도전 패턴 패널의 하나의 행으로 보일 수 있다. 예를 들어, 도 6c를 참조하면, 제2 도전 패턴 중 제1 전극(621-1), 제1 더미 패턴 중 제1 더미 라인(612-1), 적어도 하나의 제2 도전성 라인 중 제1 라인(642-1), 제1 더미 패턴 중 제2 라인(612-2), 및 제2 도전 패턴 중 제2 전극(621-2)은, 도전 패턴 패널의 제1 행(R1) 으로 보이도록 배치될 수 있다. 일 실시 예에서, 안테나 패턴이 도전 패턴 패널에 배치되더라도, 도전 패턴 패널의 제1 도전 패 턴, 및 제2 도전 패턴 또는 안테나 패턴은 사용자에게 시인되지 않을 수 있다. 예를 들어, 도 6c를 참조하면, 안테나 패턴이 터치 입력을 감지하기 위한 제1 및 제2 도전 패턴(611, 621)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴과 제1 및 제2 도전 패턴(611, 621) 사이의 이격된 공간에 제1 더 미 패턴이 형성됨으로써, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여질 수 있다. 도 6d는 다른 실시 예에 따른 도전 패턴 패널(602-1)을 도시한다. 도 6d를 참조하면, 일 실시 예에 따른 도전 패턴 패널(602-1)은 안테나 패턴(640-1)을 포함할 수 있다. 일 실시 예에서, 안테나 패턴(640-1)은 적어도 하나의 제1 도전성 라인, 적어도 하나의 제2 도전성 라인 , 적어도 하나의 제3 도전성 라인, 적어도 하나의 제4 도전성 라인, 및/또는 적어도 하나의 도 전성 비아 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 적어도 하나의 제3 도전성 라인에 대한 설명은, 적어도 하나의 제3 도전성 라인이 유전층의 제1 면(630A) 배치된다는 점을 제외하고, 적어도 하나의 제1 도전성 라인에 대한 설명이 적 용될 수 있다. 일 실시 예에서, 적어도 하나의 제4 도전성 라인에 대한 설명은, 적어도 하나의 제4 도전성 라인이 유전층의 제1 면(630A)에 배치된다는 점을 제외하고, 적어도 하나의 제2 도전성 라인에 대한 설명이 적용될 수 있다. 일 실시 예에서, 적어도 하나의 도전성 비아는 유전층의 제1 면(630A)에 배치된 적어도 하나의 제3 및 제4 도전성 라인(646, 647)과 유전층의 제2 면(630B)에 배치된 적어도 하나의 제1 및 제2 도전성 라인 (641, 642)을 전기적으로 연결할 수 있다. 일 실시 예에서, 적어도 하나의 도전성 비아는, 유전층을 위에서 바라볼 때(예: -z 방향으로 바라볼 때), 적어도 하나의 제1 및 제2 도전성 라인(641, 642)과 적어도 하 나의 제3 및 제4 도전성 라인(646, 647)이 중첩되는 곳에 배치될 수 있다. 적어도 하나의 도전성 비아는 유전층을 관통할 수 있다. 일 실시 예에서, 안테나 패턴(640-1)은 유전층의 제1 면(630A)에 배치된 적어도 하나의 제3 및 제4 도전성 라인(646, 647)을 더 포함하기 때문에, 도 6a 내지 도 6c에 도시된 안테나 패턴보다 두께가 더 두꺼울 수 있다. 일 실시 예에서, 안테나 패턴(640-1)의 두께가 두꺼워질수록, 저항이 감소될 수 있다. 도 7은 일 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다. 도 7의 전극은 도 4c의 제1 도전 패턴 중 제1 지정된 영역에서 분리되는 전극들(예: 도 4c의 제 1 전극(411-1))에 대응될 수 있고, 도전 라인은 도 4c의 적어도 하나의 제1 도전성 라인에 대응될 수 있다. 도 7의 전극은 도 4c의 제2 도전 패턴 중 제2 지정된 영역에서 분리되는 전극들(예: 도 4c의 제1 전극(421-1))에 대응될 수 있고, 도전 라인은 도 4c의 적어도 하나의 제2 도전 라인에 대응 될 수 있다. 도 7의 전극은 도 6c의 제2 도전 패턴 중 제2 지정된 영역에서 분리되는 전극들(예: 도 6c의 제1 전극(621-1))에 대응될 수 있고, 도전 라인은 도 6c의 적어도 하나의 제2 도전성 라인에 대응될 수 있다. 도 7에 도시된 더미 패턴들(701 내지 707) 중 적어도 하나는, 도 4a의 제1 더미 패턴 및/또는 제2 더미 패 턴에 적용될 수 있다. 도 7에 도시된 더미 패턴들(701 내지 707) 중 적어도 하나는 도 6a의 제1 더미 패턴 에 적용될 수 있다. 도 7을 참조하면, 전극 및 도전 라인 사이에 배치되는 더미 패턴은 다양한 형상을 가질 수 있다. 예 를 들면, 더미 패턴은 타원 형상일 수 있다. 다른 예를 들면, 더미 패턴은 육각형일 수 있다. 다른 예를 들면, 더미 패턴은 오각형일 수 있다. 다른 예를 들면, 더미 패턴은 사다리꼴 형상을 포함할 수 있다. 다른 예를 들면, 더미 패턴은 적어도 하나의 모서리가 잘린 사각형일 수 있다. 다른 예를 들면, 더 미 패턴은 평행 사변형일 수 있다. 다른 예를 들면, 더미 패턴은 서로 다른 두께를 갖는 다각형일 수 있다. 일 실시 예에서, 더미 패턴의 형상은 통상의 기술자가 적용 가능한 다양한 설계적 변경이 가능할 수 있으며, 상 술한 예에 의해 한정되지 않는다. 도 8은 다른 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다. 도 8의 전극은 도 4c의 제1 도전 패턴 중 제1 지정된 영역에서 분리되는 전극들(예: 도 4c의 제 1 전극(411-1))에 대응될 수 있고, 도전 라인은 도 4c의 적어도 하나의 제1 도전성 라인에 대응될 수 있다. 도 8의 전극은 도 4c의 제2 도전 패턴 중 제2 지정된 영역에서 분리되는 전극들(예: 도 4c의 제1 전극(421-1))에 대응될 수 있고, 도전 라인은 도 4c의 적어도 하나의 제2 도전 라인에 대응 될 수 있다. 도 8의 전극은 도 6c의 제2 도전 패턴 중 제2 지정된 영역에서 분리되는 전극들(예: 도 6c의 제1 전극(621-1))에 대응될 수 있고, 도전 라인은 도 6c의 적어도 하나의 제2 도전성 라인에 대응될 수 있다. 도 8에 도시된 더미 패턴들(801 내지 807) 중 적어도 하나는, 도 4a의 제1 더미 패턴, 도 4a의 제2 더미 패턴, 및 도 6a의 제1 더미 패턴에 적용될 수 있다. 도 8을 참조하면, 더미 패턴은 전극 및 도전 라인 사이의 분절된 공간의 적어도 일부를 가리도록 배 치될 수 있다. 예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널)의 위(예: -z 방향)에서 볼 때, 더미 패턴은 전극 및 도전 라인 사이의 공간 전부를 가릴 수 있다. 예를 들어, 더미 패턴의 길이는 전극 및 도전 라인의 이격된 거리와 같거나 길 수 있다. 다른 예를 들어, 더미 패턴은 전극 및 도전 라인과 이격될 수 있고, 전극 및 도전 라인 사이의 공간 일부를 가릴 수 있다. 예를 들어, 더미 패턴의 길이는 전극 및 도전 라인의 이격된 거리보다 짧을 수 있다. 다른 예를 들어, 더미 패턴은 전극 및 도전 라인보다 얇은 두께를 가질 수 있고, 전극 및 도전 라인 사이의 공간 일부를 가릴 수 있다. 다른 예를 들어, 더미 패턴은 두 가닥으로 분리되어 연장될 수 있고, 전극 및 도전 라인 사이의 공간 일부를 가릴 수 있다. 도전 패턴 패널(예: 도 6a의 도전 패턴 패널)의 위(예: -z 방향)에서 볼 때, 더미 패턴의 적어도 일부는 전극 및 도전 라인과 적어도 일부 중첩될 수 있다. 다른 예를 들어, 더미 패턴은, 전극 및 도전 라인보다 두꺼운 두께를 가질 수 있고, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널)의 위(예: -z 방향)에서 볼 때, 전극과 중첩되지만 도전 라인(84 0)과 중첩되지 않을 수 있다. 더미 패턴은 전극 및 도전 라인 사이의 공간 일부를 가릴 수있다. 다른 예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널)의 위(예: -z 방향)에서 볼 때, 더미 패턴 은 전극과 중첩되는 제1 부분 및 도전 라인과 중첩되는 제2 부분을 포함할 수 있고, 상기 제1 부분과 상기 제2 부분은 이격될 수 있다. 더미 패턴은 전극 및 도전 라인 사이의 공간 일부를 가릴 수 있다. 도시되지 않은 실시 예에서, 더미 패턴에 의해 가려지지 않는 전극 및 도전 라인 사이의 공간을 가리기 위해, 다른 더미 패턴이 배치될 수도 있다. 다른 예를 들어, 도전 패턴 패널(예: 도 6a의 도전 패턴 패널)의 위(예: -z 방향)에서 볼 때, 더미 패턴 은 전극 및 도전 라인 보다 두꺼운 두께를 가지고, 전극 및 도전 라인과 중첩될 수 있다. 더미 패턴은 전극 및 도전 라인 사이의 공간 전부를 가릴 수 있다. 도 9a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 9b는 도 9a의 단면 E-E'를 도시한다. 도 9c는 도 9a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 9a 내지 도 9c의 도전 패턴 패널은 도 3의 도전 패턴 패널에 대응될 수 있다. 일 실시 예에서, 도 전 패턴 패널의 제1 도전 패턴은 도 3의 제1 패턴부 및/또는 제2 패턴부에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널의 안테나 패턴은 도 3의 제1 패턴부에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널의 제2 더미 패턴은 도 3의 제2 패턴부에 대응될 수 있다. 일 실시 예에서, 도전 패턴 패널의 유전층은 도 3의 유전층에 대응될 수 있다. 도 9a, 도 9b 및 도 9c를 참조하면, 일 실시 예에 따른 도전 패턴 패널은 제1 도전 패턴, 제2 더미 패턴, 안테나 패턴, 및/또는 유전층 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 제1 도전 패턴은 유전층의 제1 면(930A) 상에 형성될 수 있다. 제1 도전 패턴 은 도전 패턴 패널의 제1 지정된 영역에 형성되지 않을 수 있다. 예를 들어, 제1 도전 패턴은 복수 개의 도전성 부재들을 포함할 수 있고, 상기 복수 개의 도전성 부재들 중 일부는 제1 지정된 영역을 사이에 두고 분리될 수 있다. 제1 지정된 영역의 형상은 예를 들어, 사각형일 수 있으나, 이에 제한되지 않는다. 일 실시 예에서, 제1 도전 패턴은 y축 방향으로 연장되고, x축 방향을 따라 제3 지정된 간격(D3)으로 배열 되는 제1 도전성 부재들과, x 축 방향으로 연장되고 y 축 방향을 따라 제4 지정된 간격(D4)으로 배열되는 제2 도전성 부재들을 포함할 수 있다. 일 실시 예에서, 제3 지정된 간격(D3)과 제4 지정된 간격(D4)은 실 질적으로 동일할 수 있으나, 이에 한정되지 않는다. 예를 들어, 제3 지정된 간격(D3)과 제4 지정된 간격(D4)은 상이할 수도 있다. 도 4a와 다르게, 제1 도전 패턴의 제1 도전성 부재들과 제2 도전성 부재들은 서로 수직하지 않을 수 있다. 예를 들어, 도 4a의 도전 패턴 패널이 직사각형의 격자 무늬를 갖는 것과 달 리, 제1 도전 패턴은 제1 도전성 부재들 및 제2 도전성 부재들에 의해 형성되는 평행 사변형을 포함하는 메쉬 패턴(mesh pattern)을 가질 수 있다. 제3 지정된 간격(D3)과 제4 지정된 간격(D4)이 실질적으로 동일한 경우, 제1 도전 패턴은 마름모 형상을 포함하는 메쉬 패턴을 가질 수 있다. 제3 지정된 간격(D3)과 제4 지정된 간격(D4)이 상이한 경우, 제1 도전 패턴은 평행 사변형을 포함하는 메쉬 패턴을 가질 수 있다. 도 9a에 도시된 y 축과 x 축은 제1 도전 패턴이 연장되는 방향을 설명하기 위한 것이며, 직교 좌표를 도시 한 것은 아니다. 일 실시 예에서, 제2 더미 패턴은 제2 지정된 영역을 둘러싸는 형태로, 유전층의 제2 면(930B) 에 배치될 수 있다. 예를 들어, 제2 더미 패턴은 복수 개의 도전성 라인들을 포함할 수 있다. 유전층(93 0)의 위에서 볼 때, 제2 지정된 영역은 제1 지정된 영역과 중첩될 수 있다. 예를 들면, 제2 지정된 영역은, +z 방향에서 바라보았을 때, 제1 지정된 영역과 중첩될 수 있다. 제2 더미 패턴은 예를 들면, 제2 지정된 영역의 가장자리를 따라서 배치될 수 있다. 일 실시 예에서, 제2 더미 패턴의 일부는, 제1 도전 패턴의 메쉬 패턴과 동일한 패턴을 가질 수 있다. 일 실시 예에서, 제2 더미 패턴의 복수 개의 도전성 라인들의 두께는 제1 도전 패턴의 두께와 실질적으로 동일할 수 있다. 일 실시 예에서, 제2 더미 패턴은, 도전 패턴 패널을 위(예: -z 방향)에서 볼 때, 안테나 패턴 및 제1 도전 패턴이 분리된 것처럼 보이지 않도록, 안테나 패턴 및 제1 도전 패턴 사이에 배치 될 수 있다. 일 실시 예에서, 안테나 패턴은 제1 도전 패턴의 패턴과 실질적으로 동일한 패턴을 형성하는 도전성 라인들을 포함할 수 있다. 예를 들면, 안테나 패턴은 y 축 방향으로 연장되고, x 축 방향을 따라서 제3 지 정된 간격(D3)으로 배열되는 적어도 하나의 제1 도전성 라인 및 x 축을 방향으로 연장되고, y 축 방향을 따라 제4 지정된 간격(D4)으로 배열되는 적어도 하나의 제2 도전성 라인을 포함할 수 있다. 안테나 패턴 은 제1 도전 패턴의 메쉬 패턴과 실질적으로 동일한 패턴을 가질 수 있다. 일 실시 예에서, 안테나 패턴은 유전층의 제1 면(930A)에 배치될 수 있고, 도전 패턴 패널의 제 1 지정된 영역에 배치될 수 있다. 일 실시 예에서, 안테나 패턴은 제1 도전 패턴과 이격될 수 있다. 안테나 패턴이 제1 도전 패턴 과 이격됨으로써, 안테나 패턴의 방사 성능의 저하를 줄일 수 있다. 안테나 패턴은 제1 도전 패 턴 및 제2 더미 패턴과 전기적으로 분리될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 볼 때(예: 도 9a의 -z 방향으로 바라볼 때), 도전 패턴 패널 은 전체적으로 균일한 메쉬 패턴을 가질 수 있다. 예를 들어, 도 9c를 참조하면, 도전 패턴 패널의 패턴은, x 축을 따라 연장되는 제1 패턴과 y 축을 따라 연장되는 제2 패턴을 포함할 수 있다. 상기 제1 패턴과 상기 제2 패턴에 의해 평행 사변형의 형상을 갖는 패턴이 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널 을 위에서 볼 때(예: 도 9a의 -z 방향으로 볼 때), 제1 도전 패턴의 일부 및 제1 도전 패턴의 일부와 평행한 제2 더미 패턴의 일부는 제1 지정된 영역에 의해 분리된 ① 사선을 연장된 것처럼 보 이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 볼 때, 제1 도전 패턴의 일부, 제 2 더미 패턴의 일부, 및 안테나 패턴은 제1 지정된 영역에 의해 분리된 ② 사선을 연장된 것처 럼 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 볼 때, 제1 도전 패턴의 일 부, 및 제2 더미 패턴의 일부는 제1 지정된 영역에 의해 분리된 ③ 사선을 연장된 것처럼 보이도록 배치될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 볼 때, 제1 도전 패턴의 일부, 제2 더미 패턴의 일부, 및 안테나 패턴의 일부는 제1 지정된 영역에 의해 분리된 ④ 사선을 연장된 것처 럼 보이도록 배치될 수 있다. 일 실시 예에서, 안테나 패턴이 도전 패턴 패널에 배치되더라도, 제2 더미 패턴에 의해 도전 패턴 패널은 전체적으로 균일한 패턴을 형성하기 때문에, 도전 패턴 패널 의 제1 도전 패턴 및/또는 안테나 패턴은 사용자에게 시인되지 않을 수 있다. 일 실시 예에서, 안테나 패턴은 지정된 대역의 RF 신호(예: mmWave 신호)를 송신 또는 수신하기 위한 방사 체로서 동작할 수 있다. 일 실시 예에 따른 전자 장치는 도전 패턴 패널을 통해, 제1 도전 패턴(91 1)을 이용한 터치 입력의 감지와 안테나 패턴을 이용한 무선 통신을 수행할 수 있다. 도 10a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 10b는 도 10a의 단면 F-F' 및 단면 G-G'를 도시한다. 도 10c는 도 10a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 10d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다. 도 10a 내지 도 10c의 도전 패턴 패널은 도 3의 도전 패턴 패널에 대응될 수 있다. 일 실시 예에서, 제1 도전 패턴, 적어도 하나의 제1 도전성 라인, 및 제1 더미 패턴은 도 3의 제1 패턴부 에 대응될 수 있다. 일 실시 예에서, 제2 도전 패턴, 적어도 하나의 제2 도전성 라인, 및 제2 더미 패턴은 도 3의 제2 패턴부에 대응될 수 있다. 일 실시 예에서, 유전층은 도 3의 유전층 에 대응될 수 있다. 도 10a 내지 도 10c을 참조하여 제공되는 도전 패턴 패널, 제1 도전 패턴, 제2 도전 패턴, 제1 더미 패턴, 제2 더미 패턴, 안테나 패턴, 및 유전층에 대한 설명은, 도 4a의 도 전 패턴 패널, 제1 도전 패턴, 제2 도전 패턴, 제1 더미 패턴, 제2 더미 패턴, 안테 나 패턴, 및 유전층에 대한 설명이 각각 대응하는 방식으로 적용될 수 있다. 도 10a, 도 10b 및 도 10c를 참조하면, 일 실시 예에 따른 도전 패턴 패널은 제1 도전 패턴, 제2 도전 패턴, 제1 더미 패턴, 제2 더미 패턴, 및/또는 유전층 중 적어도 하나를 포함할 수 있다. 안테나 패턴은 도전 패턴 패널의 일 영역에 배치될 수 있다. 일 실시 예에서, 제1 도전 패턴은 유전층의 제1 면(1030A)에 배치될 수 있다. 제1 도전 패턴(101 1)은 도전 패턴 패널의 제1 지정된 영역에 형성되지 않을 수 있다. 제1 도전 패턴은 예를 들 어, y축 방향으로 연장될 수 있고, x축 방향을 따라 제3 지정된 간격(D3)으로 배열될 수 있다. 제1 도전 패턴 은 제2 도전 패턴과 수직하지 않을 수 있다. 일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴은 제1 지정된 영역을 둘러싸 는 형태로, 유전층의 제1 면(1030A)에 배치될 수 있다. 제1 더미 패턴의 복수 개의 도전성 라인들 은 x축 방향으로 연장되되, 제1 지정된 영역의 가장자리를 따라서 제4 지정된 간격(D4)으로 배열될 수 있 다. 예를 들어, 제4 지정된 간격(D4)은 제3 지정된 간격(D3)과 실질적으로 동일할 수 있으나, 상이할 수도 있다. 제1 더미 패턴의 복수 개의 도전성 라인들이 연장되는 방향은, 제2 도전 패턴과 실질적으로 동일할 수 있다. 예를 들어, 제1 더미 패턴의 복수 개의 도전성 라인들은 제2 도전 패턴과 실질적 으로 평행할 수 있다. 일 실시 예에서, 제1 더미 패턴은, 도전 패턴 패널을 위에서 볼 때(예: -z 방향으로 볼 때) 적어도 하나의 제2 도전성 라인 및 제2 도전 패턴이 서로 분리된 것처럼 보이지 않도록, 제2 도전성 라인 및 제2 도전 패턴 사이에 배치될 수 있다. 일 실시 예에서, 제2 도전 패턴은 유전층의 제1 면(1030A)과 반대 방향으로 향하는 제2 면(1030B) 에 형성될 수 있다. 제2 도전 패턴은 도전 패턴 패널의 제2 지정된 영역에 형성되지 않을 수 있다. 제2 지정된 영역은 제1 지정된 영역과 대응될 수 있다. 예를 들면, 제2 지정된 영역은 도전 패턴 패널을 -z 방향으로 바라보았을 때, 제1 지정된 영역과 중첩될 수 있다. 일 실시 예에서, 제2 도전 패턴은 x축 방향으로 연장될 수 있고, y 축을 따라 제4 지정된 간격(D4)으로 배열될 수 있다. 일 실시 예에서, 제2 도전 패턴이 연장되는 방향은, 제1 도전 패턴이 연장되는 방 향과 상이할 수 있다. 예를 들면, 제2 도전 패턴이 연장되는 방향은, 제1 도전 패턴이 연장되는 방 향과 평행하지도, 수직하지도 않을 수 있다. 도 10a에 도시된 y 축과 x 축은 제1 도전 패턴 및 제2 도전 패턴이 연장되는 방향을 설명하기 위한 것이며, 직교 좌표를 도시한 것은 아니다. 일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제2 더미 패턴은 제2 지정된 영역을 둘러싸 는 형태로, 유전층의 제2 면(1030B)에 배치될 수 있다. 제2 더미 패턴의 복수 개의 도전성 라인들 은 y축 방향을 따라서 연장되되, 제2 지정된 영역의 가장자리를 따라서 제3 지정된 간격(D3)으로 배열될 수 있다. 제2 더미 패턴의 복수 개의 도전성 라인들이 배열되는 방향은, 제2 도전 패턴과 상이할 수 있다. 제2 더미 패턴의 복수 개의 도전성 라인들이 연장되는 방향은, 제1 도전 패턴과 실질적으 로 동일할 수 있다. 예를 들어, 제2 더미 패턴의 복수 개의 도전성 라인들은 제1 도전 패턴과 실질 적으로 평행할 수 있다. 일 실시 예에서, 제2 더미 패턴은, 도전 패턴 패널을 위(예: -z 방향)에서 볼 때 적어도 하나의 제 1 도전성 라인 및 제1 도전 패턴이 분리된 것처럼 보이지 않도록, 제1 도전성 라인 및 제1 도전 패턴 사이에 배치될 수 있다. 일 실시 예에서, 안테나 패턴은 적어도 하나의 제1 도전성 라인, 적어도 하나의 제2 도전성 라인 , 및 적어도 하나의 도전성 비아를 포함할 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인은 유전층의 제1 면(1030A)에 형성될 수 있다. 적 어도 하나의 제1 도전성 라인은 제1 도전 패턴과 이격되고, 도전 패턴 패널의 제1 지정된 영 역에 배치될 수 있다. 일 실시 예에서, 적어도 하나의 제1 도전성 라인은, 제1 도전 패턴과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들어, 적어도 하나의 제1 도전성 라인은 제1 도전 패 턴과 실질적으로 평행할 수 있다. 적어도 하나의 제1 도전성 라인이 복수 개 포함되는 경우, 적어 도 하나의 제1 도전성 라인은 제1 도전 패턴과 실질적으로 동일한 방향으로 제3 지정된 간격(D3)으 로 배열될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인은 유전층의 제2 면(1030B)에 배치될 수 있다. 적 어도 하나의 제2 도전성 라인은 제2 도전 패턴과 이격되고, 도전 패턴 패널의 제2 지정된 영 역에 배치될 수 있다. 일 실시 예에서, 적어도 하나의 제2 도전성 라인은, 제2 도전 패턴과 실질적으로 동일한 방향으로 연장될 수 있다. 예를 들면, 적어도 하나의 제2 도전성 라인은 제2 도전 패 턴과 실질적으로 평행할 수 있다. 적어도 하나의 제2 도전성 라인이 복수 개 포함되는 경우, 적어 도 하나의 제2 도전성 라인은 제2 도전 패턴과 실질적으로 동일한 방향으로 제4 지정된 간격(D4)으 로 배열될 수 있다. 일 실시 예에서, 적어도 하나의 도전성 비아는 적어도 하나의 제1 도전성 라인 및 적어도 하나의 제2 도전성 라인과 연결될 수 있다. 적어도 하나의 도전성 비아는 안테나 패턴을 위에서 바 라보았을 때(예: -z 방향으로 바라보았을 때), 적어도 하나의 제1 도전성 라인과 적어도 하나의 제2 도전 성 라인이 중첩되는 곳에 배치될 수 있다. 일 실시 예에서, 안테나 패턴이 도전 패턴 패널에 배치되더라도, 도전 패턴 패널의 제1 및 제2 도전 패턴(1011, 1021) 또는 안테나 패턴이 사용자에게 시인되지 않을 수 있다. 예를 들어, 도 10c를 참조하면, 안테나 패턴이, 제1 및 제2 도전 패턴(1011, 1021)과 실질적으로 동일한 패턴으로 형성되고, 안테나 패턴과 제1 및 제2 도전 패턴(1011, 1021) 사이의 이격된 공간에 제1 및 제2 더미 패턴(1012, 1022)이 배치됨으로써, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여질 수 있다. 예를 들어, 도 10c를 참조하면, 도전 패턴 패널을 위에서 볼 때(예: 도 10a의 -z 방향으로 바라볼 때), 도전 패턴 패널 은 전체적으로 균일한 메쉬 패턴으로 보여질 수 있다. 도전 패턴 패널의 패턴은, y축을 따라 연장 되는 제1 패턴과 x 축을 따라 연장되는 제2 패턴을 포함하는 것처럼 보여질 수 있다. 상기 제1 패턴과 상기 제2 패턴에 의해 평행 사변형의 형상을 갖는 패턴으로 보여질 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 바라보았을 때(예: 도 10a의 -z 방향으로 바라보았을 때), 제2 패턴 중 ① 사선은, 제2 도전 패턴에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위 에서 바라보았을 때, 제2 패턴 중 ② 사선은, 제2 도전 패턴, 제1 더미 패턴, 및 적어도 하나의 제 2 도전성 라인에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 바라보았을 때, 제1 패턴 중 ③ 사선은, 제1 도전 패턴, 및 제2 더미 패턴, 및 적어도 하나의 제1 도전성 라인 에 의해 형성될 수 있다. 일 실시 예에서, 도전 패턴 패널을 위에서 바라보았을 때, 제1 패턴 중 ④ 사선은, 제1 도전 패턴에 의해 형성될 수 있다. 안테나 패턴이 도전 패턴 패널에 배치되 더라도, 도전 패턴 패널은 전체적으로 균일한 패턴으로 보여지기 때문에, 도전 패턴 패널의 제1 도 전 패턴 및/또는 안테나 패턴은 사용자에게 시인되지 않을 수 있다. 일 실시 예에서, 도전 패턴 패널의 제1 더미 패턴 및/또는 제2 더미 패턴은 다양한 설계적 변형이 가능할 수 있다. 예를 들면, 도 10d를 참조하면, 제1 더미 패턴 및/또는 제2 더미 패턴은 적어도 두개의 부분으로 분리될 수 있다. 예를 들어, 도 10d의 영역 A를 참조하면, 제1 더미 패턴은, 제1 부분(1012-1), 제2 부분(1012-2) 또는 제3 부분(1012-3)을 포함할 수 있다. 제2 더미 패턴은, 제1 부분 (1022-1), 제2 부분(1022-2) 또는 제3 부분(1022-3)을 포함할 수 있다. 제1 부분(1022-1) 및 제2 부분(1022- 2)은 유전층의 제2 면(1030B)에 배치되고, 서로 이격될 수 있다. 도전 패턴 패널의 위에서 볼 때, 제2 더미 패턴의 제1 부분(1022-1)과 제2 부분 사이에 제1 더미 패턴의 제1 부분(1012-1)이 유전층의 제1 면(1030A)에 배치될 수 있다. 제1 더미 패턴의 제1 부분(1012-1), 제2 더미 패턴 의 제1 부분(1022-1) 및 제2 부분(1022-2)은, 도전 패턴 패널을 위에서 볼 때, 도전 패턴 패널 의 패턴이 끊어지지 않고 연장되는 것으로 보이도록 배치될 수 있다. 다른 예를 들어, 도 10d의 영역 B를 참조하면, 제1 더미 패턴의 제2 부분(1012-3) 및 제3 부분(1012-4)은 유전층의 제1 면(1030A)에 배치되고, 서로 이격될 수 있다. 도전 패턴 패널의 위에서 볼 때, 제1 더미 패턴의 제2 부분(1012- 3) 및 제3 부분(1012-4) 사이에, 제2 더미 패턴의 제3 부분(1022-3)이 유전층의 제2 면(1030B)에 배치될 수 있다. 제2 더미 패턴의 제3 부분(1022-3)은 제1 더미 패턴의 제2 부분(1012-3) 및 제3 부분(1012-4)과 분리된 부분을 연장된 것처럼 보이도록 배치될 수 있다. 제1 더미 패턴 및/또는 제2 더 미 패턴은, 적어도 두개의 부분으로 분리되더라도, 도전 패턴 패널을 위에서 볼 때, 분리되지 않고 연장되는 하나의 사선으로 보일 수 있다. 도 11은 일 실시 예에 따른 전자 장치를 도시한다. 도 11을 참조하면, 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치)는 디스플레이, FPCB(flexible printed circuit board), RFIC(radio frequency integrated circuit)(또는 무선 통신 회로(예: 도 1의 무선 통신 모듈) 및/또는 인쇄 회로 기판을 포함할 수 있다. 일 실시 예에서, 디스플레이(예: 도 3의 디스플레이)는 도전 패턴 패널에 형성된 안테나 패턴(114 0)을 포함할 수 있다. 안테나 패턴은 도 4a 내지 도 4c의 안테나 패턴, 도 6a 내지 도 6c의 안테나 패턴, 도 9a 내지 도 9c의 안테나 패턴, 또는 도 10a 내지 도 10c의 안테나 패턴과 대응될 수 있다. 일 실시 예에서, 인쇄 회로 기판은 디스플레이 아래(예: -z 방향)에 배치될 수 있다. 일 실시 예에서, FPCB는 디스플레이의 일 측과 연결될 수 있고, 안테나 패턴과 전기적으로 연결될 수 있다. 일 실시 예에서, FPCB는 구부러지면서, 디스플레이로부터 인쇄 회로 기판을 향하여 연장될 수 있다. FPCB는 인쇄 회로 기판과 연결될 수 있다. 일 실시 예에서, RFIC는 인쇄 회로 기판에 배치될 수 있다. RFIC는 FPCB를 통하여 안 테나 패턴과 전기적으로 연결될 수 있다. 예를 들어, RFIC는 FPCB에 의해 제공되는 전송 선 로(예: 마이크로 스트립(microstrip))를 통해 안테나 패턴에 급전할 수 있다. 다른 실시 예에서, RFIC는 다른 전기전 연결 부재, 예를 들어, 동축 케이블 또는 프로브(probe)를 통해 안테나 패턴과 전기적으로 연결될 수도 있다. 일 실시 예에서, 전자 장치의 프로세서(예: 도 1의 120))는 상기 RFIC를 이용하여, 지정된 대역의 RF 신호(예: mmWave 신호)를 안테나 패턴을 통해 송신하거나 수신 할 수 있다. 도 12는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 12를 참조하면, 도 12의 도전 패턴 패널은 도전 패턴, 유전층, 어레이 안테나, 도 전성 비아, 및/또는 연결 부재를 포함할 수 있다. 일 실시 예에서, 도전 패턴은 유전층의 제1 면(1230A)에 배치될 수 있다. 도 12의 도전 패턴(121 1)은 도 9a의 제1 도전 패턴에 대응될 수 있다. 예를 들어, 도전 패턴은 도 9a의 제1 도전 패턴 과 실질적으로 동일하게, 메쉬 패턴을 형성할 수 있다. 일 실시 예에서, 도전 패턴은 점선(L)을 기준으로 물리적으로 분리될 수 있다. 도전 패턴은 점선 (L)을 기준으로 서로 분리된 제1 패턴 영역(1211A)과 제2 패턴 영역(1211B)을 포함할 수 있다. 일 실시 예에서, 제1 패턴 영역(1211A)은 복수로 도전 패턴 패널에 포함될 수 있고, y축을 따라 하나의 열을 형성하는 제1 패턴 영역(1211A)들은 서로 전기적으로 연결될 수 있다. 제2 패턴 영역(1211B)은 제1 패턴 영역(1211A)에 의해 분리될 수 있다. 일 실시 예에서, 제2 패턴 영역(1211B)은 복수로 도전 패턴 패널에 포함될 수 있고, x축을 따라 하나의 행을 형성하는 제2 패턴 영역(1211B)들은 연결 부재에 의해 서로 전 기적으로 연결될 수 있다. 일 실시 예에서, 유전층은 도전 패턴 및 연결 부재 사이에 배치될 수 있다. 일 실시 예에서, 유전층은 도 9a의 유전층과 대응될 수 있다. 일 실시 예에서, 연결 부재는 유전층의 제2 면(1230B)에 배치될 수 있다. 연결 부재는 x 축 방향을 따라서 연장될 수 있다. 연결 부재는 도전성 물질을 포함할 수 있다. 일 실시 예에서, 도전성 비아는 유전층에 형성될 수 있다. 도전성 비아는 유전층을 관 통할 수 있다. 도전성 비아의 일단은 제2 패턴 영역(1211B)의 도전 패턴과 연결되고, 타단은 연결 부재에 연결될 수 있다. 일 실시 예에서, 제1 패턴 영역(1211A)에 의해 분리된, 제2 패턴 영역(1211B)의 도전 패턴은 도전성 비아 및 연결 부재를 통하여, x축을 따라 하나의 행을 형성하는 제2 패턴 영역(1211B)들은 서로 전기적 으로 연결될 수 있다. 제2 패턴 영역(1211B)들이 x축을 따라 형성하는 행은 복수일 수 있다. 일 실시 예에서, 제1 패턴 영역(1211A)의 도전 패턴은 터치 입력을 감지하거나 및/또는 지문 정보를 획득 하기 위한 제1 전극 패턴으로 동작될 수 있고, 제2 패턴 영역(1211B)의 도전 패턴은 터치 입력을 감지하거나 및/또는 지문 정보를 획득하기 위한 제2 전극 패턴으로 동작될 수 있다. 일 실시 예에 따른 전자 장치 는, 제1 패턴 영역(1211A)의 도전 패턴 및 제2 패턴 영역(1211B)의 도전 패턴을 이용하여, 도전 패턴 패널 상의 터치 입력을 감지할 수 있다. 일 실시 예에 따른 전자 장치는 제1 패턴 영역 (1211A)의 도전 패턴 및 제2 패턴 영역(1211B)의 도전 패턴을 이용하여, 도전 패턴 패널 상 에 접촉된 사용자의 지문에 대한 정보를 획득할 수 있다. 일 실시 예에서, 어레이 안테나는 유전층의 제1 면(1230A) 및/또는 제2 면(1230B)에 배치될 수 있 다. 일 실시 예에서, 도전 패턴은 유전층의 제1 면(1230A) 중 어레이 안테나와 중첩되는 영 역에는 형성되지 않을 수 있다. 일 실시 예에서, 어레이 안테나는 제1 안테나 패턴, 제2 안테나 패턴, 제3 안테나 패턴 , 제4 안테나 패턴, 및/또는 제5 안테나 패턴 중 적어도 둘 이상을 포함할 수 있다. 일 실시 예에서, 제1 안테나 패턴, 제2 안테나 패턴, 제3 안테나 패턴, 제4 안테나 패턴, 및/ 또는 제5 안테나 패턴 중 적어도 하나는, 도 9a의 안테나 패턴과 대응될 수 있다. 일 실시 예에서, 제1 안테나 패턴, 제2 안테나 패턴, 제3 안테나 패턴, 제4 안테나 패턴, 및/또는 제5 안테나 패턴 중 적어도 하나는, 도 10의 안테나 패턴과 대응될 수 있다. 일 실시 예에 따른 전자 장치는, 어레이 안테나를 이용하여, 지정된 대역의 RF 신호(예: mmWave 신 호)를 송신 또는 수신할 수 있다. 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치)는, 디스플레이 패널(예: 도 3의 디스플레이 패널 ), 상기 디스플레이 패널에 배치되는 도전 패턴 패널(예: 도 3의 도전 패턴 패널) - 상기 도전 패턴 패널은, 유전층(예: 도 3의 유전층), 상기 유전층의 제1 면에 배치되고, 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴(예: 도 3의 제1 패턴부), 및 상기 유전층의 상기 제1 면과 반대 방향인 제2 면에 배치되고, 복수 개의 제2 도전성 부재들을 포함하는 제2 도전 패턴(예: 도 3의 제2 패턴부)을 포함하고, 상기 도전 패턴 패널은 제1 영역 및 제2 영역(예: 도 4a의 제1 지정된 영역 및 제2 지정된 영역)을 포함하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제1 영역에 배치됨 -, 상기 도전 패턴 패널의 상 기 제2 영역에 형성되는 안테나 패턴(예: 도 4a의 안테나 패턴) - 상기 안테나 패턴은, 상기 유전층의 상 기 제1 면에서 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 실질적으로 평행하도록 배치되는 적 어도 하나의 제1 도전 라인(예: 도 4a의 제1 도전성 라인), 상기 유전층의 상기 제2 면에서 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인(예: 도 4a의 제2 도전성 라인), 및 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인을 전기적으로 연결하고 상기 유전층을 관통하는 적어도 하나의 도전성 비아(예: 도 4a의 적어도 하나의 도전성 비 아)를 포함함 -, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern)(예: 도 4a의 제1 더 미 패턴) - 상기 제1 더미 패턴은 상기 유전층의 상기 제1 면 상에 배치되고, 상기 적어도 하나의 제1 도 전 라인 및 상기 복수 개의 제1 도전성 부재들 사이에 배치되고, 및 상기 복수 개의 제2 도전성 부재들과 실질 적으로 평행함 -, 상기 안테나 패턴과 전기적으로 연결되는 무선 통신 회로(예: 도 1의 무선 통신 모듈), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 무선 통신 회로와 전기적으로 연결되는 적어도 하나의 프로세서(예: 도 1의 프로세서)를 포함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 무 선 통신 회로를 이용하여 RF 신호를 수신할 수 있다. 일 실시 예에서, 상기 적어도 하나의 제1 도전 라인은 상기 제1 도전 패턴과 이격될 수 있다. 일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보 았을 때 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치될 수 있다. 일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들의 형상은, 타원(예: 도 7의 더미 패턴 ), 육각형(예: 도 7의 더미 패턴), 오각형(예: 도 7의 더미 패턴), 사다리꼴 사각형(예: 도 7의 더미 패턴), 및 평행사변형(예: 도 7의 더미 패턴) 중 적어도 하나를 포함할 수 있다. 일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 복수 개의 제1 도전성 부재들 및 상기 적어도 하나의 제1 도전 라인 중 적어도 하나와 중첩될 수 있다. 일 실시 예에 따른 전자 장치는, 복수 개의 도전성 라인들을 포함하는 제2 더미 패턴(예: 도 4a의 제2 더미 패 턴)을 포함하고, 상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패턴과 이격되고, 상기 제2 더미 패 턴은, 상기 유전층의 상기 제2 면 상에 배치되고, 상기 적어도 하나의 제2 도전 라인 및 제2 도전 패턴 사이에 배치되고, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들과 평행하고, 상기 도전 패턴 패널을 위에서 바라보았을 때 상기 적어도 하나의 제1 도전 라인 및 상기 제1 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치될 수 있다. 일 실시 예에서, 상기 제2 더미 패턴은 상기 제1 더미 패턴보다 더 두꺼울 수 있다. 일 실시 예에서, 상기 제2 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자 리의 일단과 상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자 리의 타단과 연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고, 상기 제2 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 제2 영역의 상기 제3 가장자리와 상기 제4 가장자리에 배치될 수 있다. 일 실시 예에서, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 수직할 수 있다. 일 실시 예에서, 상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도 전 라인, 및 상기 적어도 하나의 제2 도전 라인에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함할 수 있다. 일 실시 예에서, 상기 메쉬 패턴은 직사각형, 평행 사변형 또는 마름모로 형성될 수 있다. 일 실시 예에서, 상기 안테나 패턴 및 상기 무선 통신 회로는 FPCB(flexible printed circuit board)(예: 도 11의 FPCB)를 통해 전기적으로 연결될 수 있다. 일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 무선 통신 회로를 이용하여 RF 신호를 수신하는 동안, 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 일부를 이용하여, 상기 도전 패턴 패널 상의 터치 입력을 감지할 수 있다. 일 실시 예에서, 상기 무선 통신 회로는 RFIC(radio frequency integrated circuitry)(예: 도 11의 RFIC)를 포함하고, 상기 RF 신호는 mmWave 신호를 포함할 수 있다. 일 실시 예에서, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제2 영역에 배치되지 않을 수 있다. 일 실시 예에 따른 전자 장치는, 디스플레이 패널(예: 도 3의 디스플레이 패널), 상기 디스플레이 패널 위 에 배치되는 도전 패턴 패널(예: 도 3의 도전 패턴 패널), 상기 도전 패턴 패널은, 유전층(예: 도 3의 유 전층), 상기 유전층의 제1 면에 배치되는 복수 개의 제1 도전성 부재들을 포함하는 제1 도전 패턴(예: 도 3의 제1 패턴부), 및 상기 유전층의 상기 제1 면에 대향하는 제2 면에 배치되는 복수 개의 제2 도전성 부 재들을 포함하는 제2 도전 패턴(예: 도 3의 제2 패턴부)을 포함하고, 상기 도전 패턴 패널은, 상기 제1 도전 패턴 및 상기 제2 도전 패턴이 배치되지 않는 지정된 영역(예: 도 4의 제1 지정된 영역 및 제2 지정 된 영역)을 포함하고, 상기 도전 패턴 패널의 상기 지정된 영역에 형성되는 안테나 패턴(예: 도 4a의 안테 나 패턴), 상기 안테나 패턴은, 상기 유전층의 상기 제2 면에서 상기 복수 개의 제1 도전성 부재들과 실질 적으로 평행하도록 배치되는 적어도 하나의 제1 도전 라인(예: 도 4a의 제1 도전성 라인), 및 상기 유전층 의 상기 제2 면에서 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행하도록 배치되는 적어도 하나의 제2 도전 라인(예: 도 4a의 제2 도전성 라인)을 포함하고, 상기 안테나 패턴과 전기적으로 연결되는 RFIC(radio frequency integrated circuit)(예: 도 1의 무선 통신 모듈), 및 상기 디스플레이 패널, 상기 도전 패턴 패널, 및 상기 RFIC와 전기적으로 연결되는 적어도 하나의 프로세서(예: 도 1의 프로세서)를 포 함하고, 상기 적어도 하나의 프로세서는 상기 안테나 패턴 및 상기 RFIC를 이용하여 mmWave 신호를 수신할 수 있다. 일 실시 예에서, 상기 적어도 하나의 제1 도전 라인 및 상기 적어도 하나의 제2 도전 라인은 상기 제2 도전 패 턴과 이격될 수 있다. 일 실시 예에서, 복수 개의 도전성 라인들을 포함하는 제1 더미 패턴(dummy pattern)(예: 도 4a의 제1 더미 패 턴)을 포함하고, 상기 제1 더미 패턴은, 상기 지정된 영역 내에서, 상기 유전층의 상기 제1 면 상에 배치 되고, 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 평행할 수 있다. 일 실시 예에서, 상기 도전 패턴 패널은, 상기 제1 도전 패턴, 상기 제2 도전 패턴, 상기 적어도 하나의 제1 도 전 라인, 상기 적어도 하나의 제2 도전 라인, 상기 제1 더미 패턴에 의해 형성되는 메쉬 패턴(mesh pattern)을 포함할 수 있다. 일 실시 예에서, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 도전 패턴 패널을 위에서 바라보 았을 때 상기 적어도 하나의 제2 도전 라인 및 상기 제2 도전 패턴 사이의 공간을 적어도 일부 가리도록 배치되 고, 상기 지정된 영역은 제1 가장자리, 상기 제1 가장자리와 대향하는 제2 가장자리, 상기 제1 가장자리의 일단 과 상기 제2 가장자리의 일단과 연결되는 제3 가장자리, 상기 제1 가장자리의 타단과 상기 제2 가장자리의 타단 과 연결되는 제4 가장자리를 포함하고, 상기 제1 더미 패턴의 상기 복수 개의 도전성 라인들은, 상기 지정된 영 역의 상기 제1 가장자리 및 상기 제2 가장자리에 배치되고, 상기 제1 도전 패턴의 상기 복수 개의 제1 도전성 부재들은 상기 제2 도전 패턴의 상기 복수 개의 제2 도전성 부재들과 실질적으로 수직일 수 있다. 본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소 프트웨어의 조합의 형태로 구현될(implemented) 수 있다. 소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체 가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어 (instructions)를 포함한다. 이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리(random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가 능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다. 또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별 도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다. 상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라 도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다. 한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해 져서는 아니 되며 후술하는 특허청구의 범위 뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.도면 도면1 도면2a 도면2b 도면3 도면4a 도면4b 도면4c 도면5 도면6a 도면6b 도면6c 도면6d 도면7 도면8 도면9a 도면9b 도면9c 도면10a 도면10b 도면10c 도면10d 도면11 도면12"}
{"patent_id": "10-2020-0068668", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a는, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 2b는, 도 2a의 전자 장치의 후면을 나타내는 사시도이다. 도 3은 일 실시 예에 따른 전자 장치의 디스플레이를 도시한다. 도 4a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 4b는 도 4a의 단면 A-A' 및 단면 B-B'를 도시한다. 도 4c는 도 4a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 5는 다른 실시 예에 따른 도전 패턴 패널을 도시한다. 도 6a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 6b는 도 6a의 단면 C-C' 및 단면 D-D'를 도시한다. 도 6c는 도 6a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 6d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다. 도 7은 일 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다. 도 8은 다른 실시 예에 따른 더미 패턴의 도전성 라인의 예들을 도시한다. 도 9a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 9b는 도 9a의 단면 E-E'를 도시한다. 도 9c는 도 9a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 10a는 일 실시 예에 따른 도전 패턴 패널을 도시한다. 도 10b는 도 10a의 단면 F-F' 및 단면 G-G'를 도시한다. 도 10c는 도 10a의 도전 패턴 패널을 -z 방향으로 바라본 평면도이다. 도 10d는 다른 실시 예에 따른 도전 패턴 패널을 도시한다. 도 11은 일 실시 예에 따른 전자 장치를 도시한다. 도 12는 일 실시 예에 따른 도전 패턴 패널을 도시한다."}
