<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1"
		Minor="19">
	<FileSet Name="sources_1"
			Type="DesignSrcs"
			RelSrcDir="$PSRCDIR/sources_1">
		<Filter Type="Srcs"/>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/prng_package.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/debouncer_fsm.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/debouncer_counter.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/PRNG_CONST.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/word_TX.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/slow_clk.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/debouncer.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/byte_TX.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/bit_TX.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/multiplication_stage.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/divide_2.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/UA_TX/UA_TX.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/control_fsm.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/prng_toplevel.vhd">
			<FileInfo>
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<File Path="$PDATADIR/sources_1/ports.xml">
			<FileInfo SFType="PortsDb">
				<Attr Name="UsedInSynthesis"
						Val="1"/>
				<Attr Name="UsedInImplementation"
						Val="1"/>
				<Attr Name="UsedInSimulation"
						Val="1"/>
			</FileInfo>
		</File>
		<Config>
			<Option Name="DesignMode"
					Val="RTL"/>
			<Option Name="TopModule"
					Val="prng_toplevel"/>
			<Option Name="TopLib"
					Val="work"/>
			<Option Name="TopArchitecture"
					Val="Behavioral"/>
			<Option Name="TopRTLFile"
					Val="$PPRDIR/../../Desktop/UvicSummer2016Ceng441-master/PRNG_VHDL/PRNG/prng_toplevel.vhd"/>
			<Option Name="TopAutoSet"
					Val="TRUE"/>
		</Config>
	</FileSet>
</DARoots>
