# CPU-MIPS-verilog
基于MIPS小CPU设计
课下测试代码
P0：logisim组合、时序电路模块搭建
P1：verilog组合、时序电路设计
P2：MIPS汇编程序编写
P3：logisim单周期CPU设计
P4：verilog单周期CPU设计
P5：verilog流水线COU设计
课上测试即为进阶测试，新增额外指令
