Classic Timing Analyzer report for Verilog_Final
Mon Nov 23 17:31:35 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                         ; To                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 10.870 ns                        ; right_btn                    ; human_col[4]                 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 20.320 ns                        ; screen_map:M0|screen_col[23] ; screen_col[23]               ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -6.716 ns                        ; left_btn                     ; human_col[4]                 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 110.86 MHz ( period = 9.020 ns ) ; human_col[0]                 ; human_col[4]                 ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; human_col[4]                 ; screen_map:M0|screen_col[23] ; clk        ; clk      ; 672          ;
; Total number of failed paths ;                                          ;               ;                                  ;                              ;                              ;            ;          ; 672          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------------+------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+--------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From               ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 110.86 MHz ( period = 9.020 ns )                    ; human_col[0]       ; human_col[4]                 ; clk        ; clk      ; None                        ; None                      ; 8.759 ns                ;
; N/A                                     ; 111.86 MHz ( period = 8.940 ns )                    ; human_col[0]       ; human_col[3]                 ; clk        ; clk      ; None                        ; None                      ; 8.679 ns                ;
; N/A                                     ; 112.71 MHz ( period = 8.872 ns )                    ; human_col[4]       ; human_col[4]                 ; clk        ; clk      ; None                        ; None                      ; 8.611 ns                ;
; N/A                                     ; 113.74 MHz ( period = 8.792 ns )                    ; human_col[4]       ; human_col[3]                 ; clk        ; clk      ; None                        ; None                      ; 8.531 ns                ;
; N/A                                     ; 115.00 MHz ( period = 8.696 ns )                    ; human_col[3]       ; human_col[4]                 ; clk        ; clk      ; None                        ; None                      ; 8.435 ns                ;
; N/A                                     ; 115.05 MHz ( period = 8.692 ns )                    ; human_col[1]       ; human_col[4]                 ; clk        ; clk      ; None                        ; None                      ; 8.431 ns                ;
; N/A                                     ; 116.06 MHz ( period = 8.616 ns )                    ; human_col[3]       ; human_col[3]                 ; clk        ; clk      ; None                        ; None                      ; 8.355 ns                ;
; N/A                                     ; 116.08 MHz ( period = 8.615 ns )                    ; human_col[0]       ; human_col[2]                 ; clk        ; clk      ; None                        ; None                      ; 8.354 ns                ;
; N/A                                     ; 116.12 MHz ( period = 8.612 ns )                    ; human_col[1]       ; human_col[3]                 ; clk        ; clk      ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 116.40 MHz ( period = 8.591 ns )                    ; human_col[2]       ; human_col[4]                 ; clk        ; clk      ; None                        ; None                      ; 8.330 ns                ;
; N/A                                     ; 117.10 MHz ( period = 8.540 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 10.182 ns               ;
; N/A                                     ; 117.16 MHz ( period = 8.535 ns )                    ; human_col[0]       ; human_col[1]                 ; clk        ; clk      ; None                        ; None                      ; 8.274 ns                ;
; N/A                                     ; 117.50 MHz ( period = 8.511 ns )                    ; human_col[2]       ; human_col[3]                 ; clk        ; clk      ; None                        ; None                      ; 8.250 ns                ;
; N/A                                     ; 118.11 MHz ( period = 8.467 ns )                    ; human_col[4]       ; human_col[2]                 ; clk        ; clk      ; None                        ; None                      ; 8.206 ns                ;
; N/A                                     ; 118.57 MHz ( period = 8.434 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 10.212 ns               ;
; N/A                                     ; 119.23 MHz ( period = 8.387 ns )                    ; human_col[4]       ; human_col[1]                 ; clk        ; clk      ; None                        ; None                      ; 8.126 ns                ;
; N/A                                     ; 120.61 MHz ( period = 8.291 ns )                    ; human_col[3]       ; human_col[2]                 ; clk        ; clk      ; None                        ; None                      ; 8.030 ns                ;
; N/A                                     ; 120.67 MHz ( period = 8.287 ns )                    ; human_col[1]       ; human_col[2]                 ; clk        ; clk      ; None                        ; None                      ; 8.026 ns                ;
; N/A                                     ; 121.04 MHz ( period = 8.262 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.967 ns                ;
; N/A                                     ; 121.24 MHz ( period = 8.248 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.950 ns                ;
; N/A                                     ; 121.79 MHz ( period = 8.211 ns )                    ; human_col[3]       ; human_col[1]                 ; clk        ; clk      ; None                        ; None                      ; 7.950 ns                ;
; N/A                                     ; 121.85 MHz ( period = 8.207 ns )                    ; human_col[1]       ; human_col[1]                 ; clk        ; clk      ; None                        ; None                      ; 7.946 ns                ;
; N/A                                     ; 122.16 MHz ( period = 8.186 ns )                    ; human_col[2]       ; human_col[2]                 ; clk        ; clk      ; None                        ; None                      ; 7.925 ns                ;
; N/A                                     ; 122.55 MHz ( period = 8.160 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.992 ns                ;
; N/A                                     ; 123.37 MHz ( period = 8.106 ns )                    ; human_col[2]       ; human_col[1]                 ; clk        ; clk      ; None                        ; None                      ; 7.845 ns                ;
; N/A                                     ; 124.16 MHz ( period = 8.054 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 10.022 ns               ;
; N/A                                     ; 124.47 MHz ( period = 8.034 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 10.043 ns               ;
; N/A                                     ; 124.81 MHz ( period = 8.012 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.918 ns                ;
; N/A                                     ; 126.21 MHz ( period = 7.923 ns )                    ; human_col[0]       ; human_col[0]                 ; clk        ; clk      ; None                        ; None                      ; 7.662 ns                ;
; N/A                                     ; 126.49 MHz ( period = 7.906 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.948 ns                ;
; N/A                                     ; 126.61 MHz ( period = 7.898 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 10.053 ns               ;
; N/A                                     ; 126.87 MHz ( period = 7.882 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.777 ns                ;
; N/A                                     ; 127.10 MHz ( period = 7.868 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 10.058 ns               ;
; N/A                                     ; 127.10 MHz ( period = 7.868 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.760 ns                ;
; N/A                                     ; 127.32 MHz ( period = 7.854 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.942 ns                ;
; N/A                                     ; 128.17 MHz ( period = 7.802 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.918 ns                ;
; N/A                                     ; 128.62 MHz ( period = 7.775 ns )                    ; human_col[4]       ; human_col[0]                 ; clk        ; clk      ; None                        ; None                      ; 7.514 ns                ;
; N/A                                     ; 129.13 MHz ( period = 7.744 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.909 ns                ;
; N/A                                     ; 129.30 MHz ( period = 7.734 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.703 ns                ;
; N/A                                     ; 129.53 MHz ( period = 7.720 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.686 ns                ;
; N/A                                     ; 129.70 MHz ( period = 7.710 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.716 ns                ;
; N/A                                     ; 130.65 MHz ( period = 7.654 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.853 ns                ;
; N/A                                     ; 130.79 MHz ( period = 7.646 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.735 ns                ;
; N/A                                     ; 131.06 MHz ( period = 7.630 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.798 ns                ;
; N/A                                     ; 131.58 MHz ( period = 7.600 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.886 ns                ;
; N/A                                     ; 131.60 MHz ( period = 7.599 ns )                    ; human_col[3]       ; human_col[0]                 ; clk        ; clk      ; None                        ; None                      ; 7.338 ns                ;
; N/A                                     ; 131.67 MHz ( period = 7.595 ns )                    ; human_col[1]       ; human_col[0]                 ; clk        ; clk      ; None                        ; None                      ; 7.334 ns                ;
; N/A                                     ; 131.86 MHz ( period = 7.584 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.916 ns                ;
; N/A                                     ; 132.14 MHz ( period = 7.568 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.696 ns                ;
; N/A                                     ; 132.63 MHz ( period = 7.540 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.765 ns                ;
; N/A                                     ; 133.01 MHz ( period = 7.518 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.863 ns                ;
; N/A                                     ; 133.23 MHz ( period = 7.506 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.779 ns                ;
; N/A                                     ; 133.44 MHz ( period = 7.494 ns )                    ; human_col[2]       ; human_col[0]                 ; clk        ; clk      ; None                        ; None                      ; 7.233 ns                ;
; N/A                                     ; 133.55 MHz ( period = 7.488 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.868 ns                ;
; N/A                                     ; 133.76 MHz ( period = 7.476 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.574 ns                ;
; N/A                                     ; 133.80 MHz ( period = 7.474 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.752 ns                ;
; N/A                                     ; 134.01 MHz ( period = 7.462 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.726 ns                ;
; N/A                                     ; 134.66 MHz ( period = 7.426 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.574 ns                ;
; N/A                                     ; 134.73 MHz ( period = 7.422 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.728 ns                ;
; N/A                                     ; 135.43 MHz ( period = 7.384 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.693 ns                ;
; N/A                                     ; 135.69 MHz ( period = 7.370 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.789 ns                ;
; N/A                                     ; 135.72 MHz ( period = 7.368 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.520 ns                ;
; N/A                                     ; 135.72 MHz ( period = 7.368 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.718 ns                ;
; N/A                                     ; 135.80 MHz ( period = 7.364 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.719 ns                ;
; N/A                                     ; 135.91 MHz ( period = 7.358 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.699 ns                ;
; N/A                                     ; 135.98 MHz ( period = 7.354 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.503 ns                ;
; N/A                                     ; 136.24 MHz ( period = 7.340 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.794 ns                ;
; N/A                                     ; 136.43 MHz ( period = 7.330 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.526 ns                ;
; N/A                                     ; 136.50 MHz ( period = 7.326 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.678 ns                ;
; N/A                                     ; 137.14 MHz ( period = 7.292 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.666 ns                ;
; N/A                                     ; 137.17 MHz ( period = 7.290 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.481 ns                ;
; N/A                                     ; 137.40 MHz ( period = 7.278 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.551 ns                ;
; N/A                                     ; 137.44 MHz ( period = 7.276 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.464 ns                ;
; N/A                                     ; 137.48 MHz ( period = 7.274 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.654 ns                ;
; N/A                                     ; 137.97 MHz ( period = 7.248 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.650 ns                ;
; N/A                                     ; 138.50 MHz ( period = 7.220 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.696 ns                ;
; N/A                                     ; 138.58 MHz ( period = 7.216 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.645 ns                ;
; N/A                                     ; 138.66 MHz ( period = 7.212 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.432 ns                ;
; N/A                                     ; 139.24 MHz ( period = 7.182 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.452 ns                ;
; N/A                                     ; 139.43 MHz ( period = 7.172 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.581 ns                ;
; N/A                                     ; 139.47 MHz ( period = 7.170 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                        ; None                      ; 9.408 ns                ;
; N/A                                     ; 140.06 MHz ( period = 7.140 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.596 ns                ;
; N/A                                     ; 140.33 MHz ( period = 7.126 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                        ; None                      ; 9.552 ns                ;
; N/A                                     ; 140.37 MHz ( period = 7.124 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.545 ns                ;
; N/A                                     ; 140.73 MHz ( period = 7.106 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.554 ns                ;
; N/A                                     ; 141.36 MHz ( period = 7.074 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.557 ns                ;
; N/A                                     ; 141.40 MHz ( period = 7.072 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 141.60 MHz ( period = 7.062 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.557 ns                ;
; N/A                                     ; 142.17 MHz ( period = 7.034 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.532 ns                ;
; N/A                                     ; 142.53 MHz ( period = 7.016 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.525 ns                ;
; N/A                                     ; 142.78 MHz ( period = 7.004 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.606 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.336 ns                ;
; N/A                                     ; 143.10 MHz ( period = 6.988 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.528 ns                ;
; N/A                                     ; 143.14 MHz ( period = 6.986 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.319 ns                ;
; N/A                                     ; 143.27 MHz ( period = 6.980 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.402 ns                ;
; N/A                                     ; 143.31 MHz ( period = 6.978 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.509 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.611 ns                ;
; N/A                                     ; 143.68 MHz ( period = 6.960 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.495 ns                ;
; N/A                                     ; 144.38 MHz ( period = 6.926 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.567 ns                ;
; N/A                                     ; 144.68 MHz ( period = 6.912 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.476 ns                ;
; N/A                                     ; 144.76 MHz ( period = 6.908 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.471 ns                ;
; N/A                                     ; 145.01 MHz ( period = 6.896 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.572 ns                ;
; N/A                                     ; 145.01 MHz ( period = 6.896 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.360 ns                ;
; N/A                                     ; 145.31 MHz ( period = 6.882 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.456 ns                ;
; N/A                                     ; 145.39 MHz ( period = 6.878 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.434 ns                ;
; N/A                                     ; 145.69 MHz ( period = 6.864 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                        ; None                      ; 9.469 ns                ;
; N/A                                     ; 145.99 MHz ( period = 6.850 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.462 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.454 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.432 ns                ;
; N/A                                     ; 146.41 MHz ( period = 6.830 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.435 ns                ;
; N/A                                     ; 146.71 MHz ( period = 6.816 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.269 ns                ;
; N/A                                     ; 146.97 MHz ( period = 6.804 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.385 ns                ;
; N/A                                     ; 147.28 MHz ( period = 6.790 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.390 ns                ;
; N/A                                     ; 147.36 MHz ( period = 6.786 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.413 ns                ;
; N/A                                     ; 147.67 MHz ( period = 6.772 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.423 ns                ;
; N/A                                     ; 147.67 MHz ( period = 6.772 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.412 ns                ;
; N/A                                     ; 147.84 MHz ( period = 6.764 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.402 ns                ;
; N/A                                     ; 148.28 MHz ( period = 6.744 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.355 ns                ;
; N/A                                     ; 148.41 MHz ( period = 6.738 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.230 ns                ;
; N/A                                     ; 148.68 MHz ( period = 6.726 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.364 ns                ;
; N/A                                     ; 148.81 MHz ( period = 6.720 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                        ; None                      ; 9.362 ns                ;
; N/A                                     ; 148.90 MHz ( period = 6.716 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                        ; None                      ; 9.363 ns                ;
; N/A                                     ; 149.12 MHz ( period = 6.706 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.439 ns                ;
; N/A                                     ; 149.52 MHz ( period = 6.688 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                        ; None                      ; 9.312 ns                ;
; N/A                                     ; 150.06 MHz ( period = 6.664 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                        ; None                      ; 9.155 ns                ;
; N/A                                     ; 150.38 MHz ( period = 6.650 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.161 ns                ;
; N/A                                     ; 150.69 MHz ( period = 6.636 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.422 ns                ;
; N/A                                     ; 150.88 MHz ( period = 6.628 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 150.88 MHz ( period = 6.628 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                        ; None                      ; 9.417 ns                ;
; N/A                                     ; 151.06 MHz ( period = 6.620 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                        ; None                      ; 9.299 ns                ;
; N/A                                     ; 151.10 MHz ( period = 6.618 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 9.145 ns                ;
; N/A                                     ; 151.38 MHz ( period = 6.606 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.427 ns                ;
; N/A                                     ; 151.42 MHz ( period = 6.604 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.128 ns                ;
; N/A                                     ; 151.70 MHz ( period = 6.592 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.311 ns                ;
; N/A                                     ; 151.98 MHz ( period = 6.580 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                        ; None                      ; 9.327 ns                ;
; N/A                                     ; 152.02 MHz ( period = 6.578 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.290 ns                ;
; N/A                                     ; 152.49 MHz ( period = 6.558 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.280 ns                ;
; N/A                                     ; 152.91 MHz ( period = 6.540 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.287 ns                ;
; N/A                                     ; 153.42 MHz ( period = 6.518 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.171 ns                ;
; N/A                                     ; 154.23 MHz ( period = 6.484 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                        ; None                      ; 9.279 ns                ;
; N/A                                     ; 154.27 MHz ( period = 6.482 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.278 ns                ;
; N/A                                     ; 154.46 MHz ( period = 6.474 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.271 ns                ;
; N/A                                     ; 154.70 MHz ( period = 6.464 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.252 ns                ;
; N/A                                     ; 154.85 MHz ( period = 6.458 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.212 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 9.085 ns                ;
; N/A                                     ; 155.38 MHz ( period = 6.436 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                        ; None                      ; 9.220 ns                ;
; N/A                                     ; 155.45 MHz ( period = 6.433 ns )                    ; reg_screen_row[9]  ; reg_screen_row[0]            ; clk        ; clk      ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 155.47 MHz ( period = 6.432 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 155.71 MHz ( period = 6.422 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.237 ns                ;
; N/A                                     ; 155.96 MHz ( period = 6.412 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.330 ns                ;
; N/A                                     ; 155.96 MHz ( period = 6.412 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.201 ns                ;
; N/A                                     ; 156.15 MHz ( period = 6.404 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                        ; None                      ; 9.170 ns                ;
; N/A                                     ; 156.30 MHz ( period = 6.398 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.219 ns                ;
; N/A                                     ; 156.35 MHz ( period = 6.396 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.232 ns                ;
; N/A                                     ; 156.49 MHz ( period = 6.390 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 156.59 MHz ( period = 6.386 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                        ; None                      ; 9.019 ns                ;
; N/A                                     ; 156.59 MHz ( period = 6.386 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.213 ns                ;
; N/A                                     ; 156.74 MHz ( period = 6.380 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.276 ns                ;
; N/A                                     ; 157.63 MHz ( period = 6.344 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                        ; None                      ; 8.995 ns                ;
; N/A                                     ; 157.63 MHz ( period = 6.344 ns )                    ; reg_screen_row[6]  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                        ; None                      ; 9.084 ns                ;
; N/A                                     ; 157.73 MHz ( period = 6.340 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                        ; None                      ; 9.172 ns                ;
; N/A                                     ; 157.78 MHz ( period = 6.338 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.273 ns                ;
; N/A                                     ; 157.78 MHz ( period = 6.338 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                        ; None                      ; 9.255 ns                ;
; N/A                                     ; 157.83 MHz ( period = 6.336 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                        ; None                      ; 9.173 ns                ;
; N/A                                     ; 157.83 MHz ( period = 6.336 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                        ; None                      ; 9.205 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                        ; None                      ; 9.180 ns                ;
; N/A                                     ; 158.48 MHz ( period = 6.310 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.138 ns                ;
; N/A                                     ; 158.53 MHz ( period = 6.308 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                        ; None                      ; 9.122 ns                ;
; N/A                                     ; 158.63 MHz ( period = 6.304 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                        ; None                      ; 8.988 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                        ; None                      ; 9.139 ns                ;
; N/A                                     ; 158.83 MHz ( period = 6.296 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                        ; None                      ; 9.249 ns                ;
; N/A                                     ; 158.88 MHz ( period = 6.294 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                        ; None                      ; 9.252 ns                ;
; N/A                                     ; 159.13 MHz ( period = 6.284 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                        ; None                      ; 8.965 ns                ;
; N/A                                     ; 159.90 MHz ( period = 6.254 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                        ; None                      ; 9.231 ns                ;
; N/A                                     ; 159.90 MHz ( period = 6.254 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                        ; None                      ; 8.988 ns                ;
; N/A                                     ; 160.00 MHz ( period = 6.250 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                        ; None                      ; 9.228 ns                ;
; N/A                                     ; 160.05 MHz ( period = 6.248 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                        ; None                      ; 9.227 ns                ;
; N/A                                     ; 160.18 MHz ( period = 6.243 ns )                    ; reg_screen_row[8]  ; reg_screen_row[0]            ; clk        ; clk      ; None                        ; None                      ; 5.982 ns                ;
; N/A                                     ; 160.26 MHz ( period = 6.240 ns )                    ; reg_screen_row[8]  ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                        ; None                      ; 9.109 ns                ;
; N/A                                     ; 160.31 MHz ( period = 6.238 ns )                    ; reg_screen_row[6]  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                        ; None                      ; 9.114 ns                ;
; N/A                                     ; 160.67 MHz ( period = 6.224 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                        ; None                      ; 9.236 ns                ;
; N/A                                     ; 160.98 MHz ( period = 6.212 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 160.98 MHz ( period = 6.212 ns )                    ; reg_screen_row[12] ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.107 ns                ;
; N/A                                     ; 161.03 MHz ( period = 6.210 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.120 ns                ;
; N/A                                     ; 161.08 MHz ( period = 6.208 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                        ; None                      ; 9.119 ns                ;
; N/A                                     ; 161.50 MHz ( period = 6.192 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                        ; None                      ; 9.098 ns                ;
; N/A                                     ; 161.55 MHz ( period = 6.190 ns )                    ; reg_screen_row[10] ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.112 ns                ;
; N/A                                     ; 161.60 MHz ( period = 6.188 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                        ; None                      ; 9.099 ns                ;
; N/A                                     ; 161.71 MHz ( period = 6.184 ns )                    ; reg_screen_row[1]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.129 ns                ;
; N/A                                     ; 162.10 MHz ( period = 6.169 ns )                    ; reg_screen_row[13] ; reg_screen_row[0]            ; clk        ; clk      ; None                        ; None                      ; 5.908 ns                ;
; N/A                                     ; 162.18 MHz ( period = 6.166 ns )                    ; reg_screen_row[9]  ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                        ; None                      ; 9.123 ns                ;
; N/A                                     ; 162.34 MHz ( period = 6.160 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                        ; None                      ; 9.048 ns                ;
; N/A                                     ; 162.39 MHz ( period = 6.158 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                        ; None                      ; 9.096 ns                ;
; N/A                                     ; 162.55 MHz ( period = 6.152 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                        ; None                      ; 9.059 ns                ;
; N/A                                     ; 163.03 MHz ( period = 6.134 ns )                    ; reg_screen_row[0]  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                        ; None                      ; 9.068 ns                ;
; N/A                                     ; 163.77 MHz ( period = 6.106 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                        ; None                      ; 9.087 ns                ;
; N/A                                     ; 163.93 MHz ( period = 6.100 ns )                    ; reg_screen_row[4]  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                        ; None                      ; 9.087 ns                ;
; N/A                                     ; 163.93 MHz ( period = 6.100 ns )                    ; reg_screen_row[13] ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                        ; None                      ; 9.153 ns                ;
; N/A                                     ; 164.04 MHz ( period = 6.096 ns )                    ; reg_screen_row[5]  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                        ; None                      ; 9.068 ns                ;
; N/A                                     ; 164.58 MHz ( period = 6.076 ns )                    ; reg_screen_row[2]  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                        ; None                      ; 9.064 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                    ;                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                          ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 2.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                       ; None                       ; 3.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 3.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 3.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 3.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 3.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 3.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 3.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 3.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 3.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 3.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 3.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 3.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 4.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 3.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 4.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 4.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 3.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 3.816 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 3.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 3.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 3.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 3.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                       ; None                       ; 3.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 3.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 4.423 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 3.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                       ; None                       ; 3.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 4.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 4.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 4.338 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 4.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 4.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 4.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 4.160 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 4.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 4.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 4.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 4.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 4.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 4.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 4.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 4.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 4.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 4.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.211 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 4.190 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 4.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 4.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 4.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 4.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 4.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 4.230 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 4.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 4.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 4.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 4.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                       ; None                       ; 4.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 4.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 4.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 4.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 4.305 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 4.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 4.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 4.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 4.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 4.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 4.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 4.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 4.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 4.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 4.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 4.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[23] ; clk        ; clk      ; None                       ; None                       ; 4.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 4.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 4.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 4.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 4.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 4.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[2]  ; clk        ; clk      ; None                       ; None                       ; 4.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                       ; None                       ; 4.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 4.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 4.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 4.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 4.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 4.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                       ; None                       ; 4.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 4.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 4.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                       ; None                       ; 4.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 4.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                       ; None                       ; 4.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 4.683 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                       ; None                       ; 4.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                       ; None                       ; 4.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[13] ; clk        ; clk      ; None                       ; None                       ; 4.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 4.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 4.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 4.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 4.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 4.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 4.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 4.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 4.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 4.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 4.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 4.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 4.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 4.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 4.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 4.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 4.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 4.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 4.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 4.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 4.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 4.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                       ; None                       ; 4.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 4.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                       ; None                       ; 4.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 5.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 5.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 4.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 4.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 4.983 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 5.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 5.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 4.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[16] ; clk        ; clk      ; None                       ; None                       ; 5.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 5.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 5.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[10] ; clk        ; clk      ; None                       ; None                       ; 5.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 5.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 5.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 5.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 5.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 5.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 5.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 5.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[19] ; clk        ; clk      ; None                       ; None                       ; 5.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[3]  ; clk        ; clk      ; None                       ; None                       ; 5.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 5.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 5.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[5]  ; clk        ; clk      ; None                       ; None                       ; 5.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 5.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 5.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 5.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 5.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 5.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 5.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 5.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[26] ; clk        ; clk      ; None                       ; None                       ; 5.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 5.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                       ; None                       ; 5.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 5.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[29] ; clk        ; clk      ; None                       ; None                       ; 5.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[18] ; clk        ; clk      ; None                       ; None                       ; 5.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[0]  ; clk        ; clk      ; None                       ; None                       ; 5.202 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 5.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 5.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[11] ; clk        ; clk      ; None                       ; None                       ; 5.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 5.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[20] ; clk        ; clk      ; None                       ; None                       ; 5.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 5.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[21] ; clk        ; clk      ; None                       ; None                       ; 5.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[31] ; clk        ; clk      ; None                       ; None                       ; 5.605 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[9]  ; clk        ; clk      ; None                       ; None                       ; 5.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 5.388 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[15] ; clk        ; clk      ; None                       ; None                       ; 5.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[12] ; clk        ; clk      ; None                       ; None                       ; 5.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_map:M0|screen_col[28] ; clk        ; clk      ; None                       ; None                       ; 5.395 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[3]                                   ; screen_map:M0|screen_col[24] ; clk        ; clk      ; None                       ; None                       ; 5.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[27] ; clk        ; clk      ; None                       ; None                       ; 5.400 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[7]  ; clk        ; clk      ; None                       ; None                       ; 5.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                       ; None                       ; 5.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 5.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[14] ; clk        ; clk      ; None                       ; None                       ; 5.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[14]                                  ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 5.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[22] ; clk        ; clk      ; None                       ; None                       ; 5.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[3]                                   ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 5.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[12]                                  ; screen_map:M0|screen_col[25] ; clk        ; clk      ; None                       ; None                       ; 5.492 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[6]  ; clk        ; clk      ; None                       ; None                       ; 5.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[15]                                  ; screen_map:M0|screen_col[30] ; clk        ; clk      ; None                       ; None                       ; 5.525 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_map:M0|screen_col[1]  ; clk        ; clk      ; None                       ; None                       ; 5.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_map:M0|screen_col[4]  ; clk        ; clk      ; None                       ; None                       ; 5.524 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_map:M0|screen_col[17] ; clk        ; clk      ; None                       ; None                       ; 5.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; reg_screen_row[3]                                   ; screen_map:M0|screen_col[8]  ; clk        ; clk      ; None                       ; None                       ; 5.539 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                              ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------+
; tsu                                                                     ;
+-------+--------------+------------+-----------+--------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To           ; To Clock ;
+-------+--------------+------------+-----------+--------------+----------+
; N/A   ; None         ; 10.870 ns  ; right_btn ; human_col[4] ; clk      ;
; N/A   ; None         ; 10.790 ns  ; right_btn ; human_col[3] ; clk      ;
; N/A   ; None         ; 10.465 ns  ; right_btn ; human_col[2] ; clk      ;
; N/A   ; None         ; 10.385 ns  ; right_btn ; human_col[1] ; clk      ;
; N/A   ; None         ; 9.773 ns   ; right_btn ; human_col[0] ; clk      ;
; N/A   ; None         ; 8.150 ns   ; left_btn  ; human_col[4] ; clk      ;
; N/A   ; None         ; 8.070 ns   ; left_btn  ; human_col[3] ; clk      ;
; N/A   ; None         ; 7.745 ns   ; left_btn  ; human_col[2] ; clk      ;
; N/A   ; None         ; 7.665 ns   ; left_btn  ; human_col[1] ; clk      ;
; N/A   ; None         ; 7.053 ns   ; left_btn  ; human_col[0] ; clk      ;
+-------+--------------+------------+-----------+--------------+----------+


+------------------------------------------------------------------------------------------------+
; tco                                                                                            ;
+-------+--------------+------------+------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                         ; To             ; From Clock ;
+-------+--------------+------------+------------------------------+----------------+------------+
; N/A   ; None         ; 20.320 ns  ; screen_map:M0|screen_col[23] ; screen_col[23] ; clk        ;
; N/A   ; None         ; 20.096 ns  ; screen_map:M0|screen_col[31] ; screen_col[31] ; clk        ;
; N/A   ; None         ; 20.088 ns  ; screen_map:M0|screen_col[15] ; screen_col[15] ; clk        ;
; N/A   ; None         ; 19.980 ns  ; screen_map:M0|screen_col[10] ; screen_col[10] ; clk        ;
; N/A   ; None         ; 19.944 ns  ; screen_map:M0|screen_col[4]  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 19.926 ns  ; screen_map:M0|screen_col[14] ; screen_col[14] ; clk        ;
; N/A   ; None         ; 19.903 ns  ; screen_map:M0|screen_col[30] ; screen_col[30] ; clk        ;
; N/A   ; None         ; 19.884 ns  ; screen_map:M0|screen_col[9]  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 19.846 ns  ; screen_map:M0|screen_col[25] ; screen_col[25] ; clk        ;
; N/A   ; None         ; 19.840 ns  ; screen_map:M0|screen_col[1]  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 19.831 ns  ; screen_map:M0|screen_col[22] ; screen_col[22] ; clk        ;
; N/A   ; None         ; 19.823 ns  ; screen_map:M0|screen_col[2]  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 19.805 ns  ; screen_map:M0|screen_col[7]  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 19.627 ns  ; screen_map:M0|screen_col[18] ; screen_col[18] ; clk        ;
; N/A   ; None         ; 19.596 ns  ; screen_map:M0|screen_col[29] ; screen_col[29] ; clk        ;
; N/A   ; None         ; 19.563 ns  ; screen_map:M0|screen_col[12] ; screen_col[12] ; clk        ;
; N/A   ; None         ; 19.558 ns  ; screen_map:M0|screen_col[24] ; screen_col[24] ; clk        ;
; N/A   ; None         ; 19.557 ns  ; screen_map:M0|screen_col[8]  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 19.555 ns  ; screen_map:M0|screen_col[6]  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 19.555 ns  ; screen_map:M0|screen_col[3]  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 19.548 ns  ; screen_map:M0|screen_col[11] ; screen_col[11] ; clk        ;
; N/A   ; None         ; 19.542 ns  ; screen_map:M0|screen_col[28] ; screen_col[28] ; clk        ;
; N/A   ; None         ; 19.520 ns  ; screen_map:M0|screen_col[19] ; screen_col[19] ; clk        ;
; N/A   ; None         ; 19.489 ns  ; screen_map:M0|screen_col[27] ; screen_col[27] ; clk        ;
; N/A   ; None         ; 19.489 ns  ; screen_map:M0|screen_col[5]  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 19.475 ns  ; screen_map:M0|screen_col[17] ; screen_col[17] ; clk        ;
; N/A   ; None         ; 19.472 ns  ; screen_map:M0|screen_col[13] ; screen_col[13] ; clk        ;
; N/A   ; None         ; 19.429 ns  ; screen_map:M0|screen_col[21] ; screen_col[21] ; clk        ;
; N/A   ; None         ; 19.413 ns  ; screen_map:M0|screen_col[16] ; screen_col[16] ; clk        ;
; N/A   ; None         ; 19.403 ns  ; screen_map:M0|screen_col[26] ; screen_col[26] ; clk        ;
; N/A   ; None         ; 19.088 ns  ; screen_map:M0|screen_col[20] ; screen_col[20] ; clk        ;
; N/A   ; None         ; 19.076 ns  ; screen_map:M0|screen_col[0]  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 10.006 ns  ; reg_screen_row[10]           ; screen_row[10] ; clk        ;
; N/A   ; None         ; 9.834 ns   ; reg_screen_row[11]           ; screen_row[11] ; clk        ;
; N/A   ; None         ; 9.148 ns   ; reg_screen_row[9]            ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 9.095 ns   ; reg_screen_row[14]           ; screen_row[14] ; clk        ;
; N/A   ; None         ; 8.884 ns   ; reg_screen_row[12]           ; screen_row[12] ; clk        ;
; N/A   ; None         ; 8.721 ns   ; reg_screen_row[15]           ; screen_row[15] ; clk        ;
; N/A   ; None         ; 8.685 ns   ; reg_screen_row[13]           ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.304 ns   ; reg_screen_row[1]            ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 7.302 ns   ; reg_screen_row[7]            ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 7.274 ns   ; reg_screen_row[2]            ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 6.976 ns   ; reg_screen_row[3]            ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 6.947 ns   ; reg_screen_row[4]            ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 6.931 ns   ; reg_screen_row[0]            ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 6.660 ns   ; reg_screen_row[6]            ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 6.646 ns   ; reg_screen_row[5]            ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 6.588 ns   ; reg_screen_row[8]            ; screen_row[8]  ; clk        ;
+-------+--------------+------------+------------------------------+----------------+------------+


+-------------------------------------------------------------------------------+
; th                                                                            ;
+---------------+-------------+-----------+-----------+--------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To           ; To Clock ;
+---------------+-------------+-----------+-----------+--------------+----------+
; N/A           ; None        ; -6.716 ns ; left_btn  ; human_col[4] ; clk      ;
; N/A           ; None        ; -6.998 ns ; left_btn  ; human_col[3] ; clk      ;
; N/A           ; None        ; -7.000 ns ; left_btn  ; human_col[1] ; clk      ;
; N/A           ; None        ; -7.001 ns ; left_btn  ; human_col[0] ; clk      ;
; N/A           ; None        ; -7.394 ns ; left_btn  ; human_col[2] ; clk      ;
; N/A           ; None        ; -8.055 ns ; right_btn ; human_col[2] ; clk      ;
; N/A           ; None        ; -8.095 ns ; right_btn ; human_col[4] ; clk      ;
; N/A           ; None        ; -8.209 ns ; right_btn ; human_col[3] ; clk      ;
; N/A           ; None        ; -8.236 ns ; right_btn ; human_col[1] ; clk      ;
; N/A           ; None        ; -8.261 ns ; right_btn ; human_col[0] ; clk      ;
+---------------+-------------+-----------+-----------+--------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Nov 23 17:31:34 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_map:M0|screen_col[0]" is a latch
    Warning: Node "screen_map:M0|screen_col[1]" is a latch
    Warning: Node "screen_map:M0|screen_col[2]" is a latch
    Warning: Node "screen_map:M0|screen_col[3]" is a latch
    Warning: Node "screen_map:M0|screen_col[4]" is a latch
    Warning: Node "screen_map:M0|screen_col[5]" is a latch
    Warning: Node "screen_map:M0|screen_col[6]" is a latch
    Warning: Node "screen_map:M0|screen_col[7]" is a latch
    Warning: Node "screen_map:M0|screen_col[8]" is a latch
    Warning: Node "screen_map:M0|screen_col[9]" is a latch
    Warning: Node "screen_map:M0|screen_col[10]" is a latch
    Warning: Node "screen_map:M0|screen_col[11]" is a latch
    Warning: Node "screen_map:M0|screen_col[12]" is a latch
    Warning: Node "screen_map:M0|screen_col[13]" is a latch
    Warning: Node "screen_map:M0|screen_col[14]" is a latch
    Warning: Node "screen_map:M0|screen_col[15]" is a latch
    Warning: Node "screen_map:M0|screen_col[16]" is a latch
    Warning: Node "screen_map:M0|screen_col[17]" is a latch
    Warning: Node "screen_map:M0|screen_col[18]" is a latch
    Warning: Node "screen_map:M0|screen_col[19]" is a latch
    Warning: Node "screen_map:M0|screen_col[20]" is a latch
    Warning: Node "screen_map:M0|screen_col[21]" is a latch
    Warning: Node "screen_map:M0|screen_col[22]" is a latch
    Warning: Node "screen_map:M0|screen_col[23]" is a latch
    Warning: Node "screen_map:M0|screen_col[24]" is a latch
    Warning: Node "screen_map:M0|screen_col[25]" is a latch
    Warning: Node "screen_map:M0|screen_col[26]" is a latch
    Warning: Node "screen_map:M0|screen_col[27]" is a latch
    Warning: Node "screen_map:M0|screen_col[28]" is a latch
    Warning: Node "screen_map:M0|screen_col[29]" is a latch
    Warning: Node "screen_map:M0|screen_col[30]" is a latch
    Warning: Node "screen_map:M0|screen_col[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 34 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "screen_map:M0|WideNor0~15" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~13" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~12" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~11" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~10" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~9" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~8" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~7" as buffer
    Info: Detected gated clock "screen_map:M0|Equal173~1" as buffer
    Info: Detected gated clock "screen_map:M0|Equal173~0" as buffer
    Info: Detected gated clock "screen_map:M0|Equal170~0" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~6" as buffer
    Info: Detected ripple clock "reg_screen_row[15]" as buffer
    Info: Detected ripple clock "reg_screen_row[14]" as buffer
    Info: Detected ripple clock "reg_screen_row[11]" as buffer
    Info: Detected gated clock "Equal0~0" as buffer
    Info: Detected ripple clock "reg_screen_row[10]" as buffer
    Info: Detected ripple clock "reg_screen_row[12]" as buffer
    Info: Detected ripple clock "reg_screen_row[13]" as buffer
    Info: Detected gated clock "screen_map:M0|Equal171~0" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~5" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~4" as buffer
    Info: Detected ripple clock "reg_screen_row[7]" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~3" as buffer
    Info: Detected ripple clock "reg_screen_row[2]" as buffer
    Info: Detected ripple clock "reg_screen_row[3]" as buffer
    Info: Detected gated clock "screen_map:M0|WideNor0~2" as buffer
    Info: Detected ripple clock "reg_screen_row[8]" as buffer
    Info: Detected ripple clock "reg_screen_row[9]" as buffer
    Info: Detected ripple clock "reg_screen_row[6]" as buffer
    Info: Detected ripple clock "reg_screen_row[4]" as buffer
    Info: Detected ripple clock "reg_screen_row[5]" as buffer
    Info: Detected ripple clock "reg_screen_row[1]" as buffer
    Info: Detected ripple clock "reg_screen_row[0]" as buffer
Info: Clock "clk" has Internal fmax of 110.86 MHz between source register "human_col[0]" and destination register "human_col[4]" (period= 9.02 ns)
    Info: + Longest register to register delay is 8.759 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X19_Y9_N5; Fanout = 74; REG Node = 'human_col[0]'
        Info: 2: + IC(0.528 ns) + CELL(0.442 ns) = 0.970 ns; Loc. = LC_X19_Y9_N2; Fanout = 19; COMB Node = 'screen_map:M0|Add2~0'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.266 ns; Loc. = LC_X19_Y9_N3; Fanout = 3; COMB Node = 'LessThan0~0'
        Info: 4: + IC(1.264 ns) + CELL(0.432 ns) = 2.962 ns; Loc. = LC_X19_Y8_N5; Fanout = 2; COMB Node = 'Add0~16COUT1_33'
        Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 3.042 ns; Loc. = LC_X19_Y8_N6; Fanout = 2; COMB Node = 'Add0~13COUT1_35'
        Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 3.122 ns; Loc. = LC_X19_Y8_N7; Fanout = 2; COMB Node = 'Add0~25COUT1_37'
        Info: 7: + IC(0.000 ns) + CELL(0.608 ns) = 3.730 ns; Loc. = LC_X19_Y8_N8; Fanout = 1; COMB Node = 'Add0~21'
        Info: 8: + IC(0.438 ns) + CELL(0.292 ns) = 4.460 ns; Loc. = LC_X19_Y8_N3; Fanout = 4; COMB Node = 'Add0~23'
        Info: 9: + IC(1.309 ns) + CELL(0.292 ns) = 6.061 ns; Loc. = LC_X19_Y9_N1; Fanout = 1; COMB Node = 'LessThan1~0'
        Info: 10: + IC(0.425 ns) + CELL(0.114 ns) = 6.600 ns; Loc. = LC_X19_Y9_N0; Fanout = 13; COMB Node = 'human_col[2]~40'
        Info: 11: + IC(0.717 ns) + CELL(0.575 ns) = 7.892 ns; Loc. = LC_X19_Y9_N7; Fanout = 2; COMB Node = 'human_col[2]~37COUT1_51'
        Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 7.972 ns; Loc. = LC_X19_Y9_N8; Fanout = 1; COMB Node = 'human_col[3]~39COUT1_53'
        Info: 13: + IC(0.000 ns) + CELL(0.787 ns) = 8.759 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: Total cell delay = 3.896 ns ( 44.48 % )
        Info: Total interconnect delay = 4.863 ns ( 55.52 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.909 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
            Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
            Info: Total cell delay = 2.180 ns ( 74.94 % )
            Info: Total interconnect delay = 0.729 ns ( 25.06 % )
        Info: - Longest clock path from clock "clk" to source register is 2.909 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
            Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X19_Y9_N5; Fanout = 74; REG Node = 'human_col[0]'
            Info: Total cell delay = 2.180 ns ( 74.94 % )
            Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "human_col[4]" and destination pin or register "screen_map:M0|screen_col[23]" for clock "clk" (Hold time is 9.103 ns)
    Info: + Largest clock skew is 12.053 ns
        Info: + Longest clock path from clock "clk" to destination register is 14.962 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X6_Y2_N9; Fanout = 4; REG Node = 'reg_screen_row[9]'
            Info: 3: + IC(1.300 ns) + CELL(0.590 ns) = 5.016 ns; Loc. = LC_X6_Y3_N8; Fanout = 3; COMB Node = 'screen_map:M0|WideNor0~3'
            Info: 4: + IC(0.431 ns) + CELL(0.442 ns) = 5.889 ns; Loc. = LC_X6_Y3_N1; Fanout = 2; COMB Node = 'screen_map:M0|WideNor0~4'
            Info: 5: + IC(0.737 ns) + CELL(0.292 ns) = 6.918 ns; Loc. = LC_X6_Y3_N4; Fanout = 9; COMB Node = 'Equal0~0'
            Info: 6: + IC(0.478 ns) + CELL(0.292 ns) = 7.688 ns; Loc. = LC_X6_Y3_N0; Fanout = 31; COMB Node = 'screen_map:M0|WideNor0~9'
            Info: 7: + IC(1.109 ns) + CELL(0.590 ns) = 9.387 ns; Loc. = LC_X7_Y3_N2; Fanout = 32; COMB Node = 'screen_map:M0|WideNor0~16'
            Info: 8: + IC(4.985 ns) + CELL(0.590 ns) = 14.962 ns; Loc. = LC_X14_Y9_N4; Fanout = 1; REG Node = 'screen_map:M0|screen_col[23]'
            Info: Total cell delay = 5.200 ns ( 34.75 % )
            Info: Total interconnect delay = 9.762 ns ( 65.25 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.909 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
            Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
            Info: Total cell delay = 2.180 ns ( 74.94 % )
            Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.726 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: 2: + IC(1.842 ns) + CELL(0.292 ns) = 2.134 ns; Loc. = LC_X14_Y9_N2; Fanout = 1; COMB Node = 'screen_map:M0|Selector9~3'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 2.430 ns; Loc. = LC_X14_Y9_N3; Fanout = 1; COMB Node = 'screen_map:M0|Selector9~5'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 2.726 ns; Loc. = LC_X14_Y9_N4; Fanout = 1; REG Node = 'screen_map:M0|screen_col[23]'
        Info: Total cell delay = 0.520 ns ( 19.08 % )
        Info: Total interconnect delay = 2.206 ns ( 80.92 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "human_col[4]" (data pin = "right_btn", clock pin = "clk") is 10.870 ns
    Info: + Longest pin to register delay is 13.742 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 5; PIN Node = 'right_btn'
        Info: 2: + IC(7.245 ns) + CELL(0.442 ns) = 9.162 ns; Loc. = LC_X19_Y8_N0; Fanout = 4; COMB Node = 'Add0~17'
        Info: 3: + IC(1.292 ns) + CELL(0.590 ns) = 11.044 ns; Loc. = LC_X19_Y9_N1; Fanout = 1; COMB Node = 'LessThan1~0'
        Info: 4: + IC(0.425 ns) + CELL(0.114 ns) = 11.583 ns; Loc. = LC_X19_Y9_N0; Fanout = 13; COMB Node = 'human_col[2]~40'
        Info: 5: + IC(0.717 ns) + CELL(0.575 ns) = 12.875 ns; Loc. = LC_X19_Y9_N7; Fanout = 2; COMB Node = 'human_col[2]~37COUT1_51'
        Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 12.955 ns; Loc. = LC_X19_Y9_N8; Fanout = 1; COMB Node = 'human_col[3]~39COUT1_53'
        Info: 7: + IC(0.000 ns) + CELL(0.787 ns) = 13.742 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: Total cell delay = 4.063 ns ( 29.57 % )
        Info: Total interconnect delay = 9.679 ns ( 70.43 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.909 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
        Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: Total cell delay = 2.180 ns ( 74.94 % )
        Info: Total interconnect delay = 0.729 ns ( 25.06 % )
Info: tco from clock "clk" to destination pin "screen_col[23]" through register "screen_map:M0|screen_col[23]" is 20.320 ns
    Info: + Longest clock path from clock "clk" to source register is 14.962 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X6_Y2_N9; Fanout = 4; REG Node = 'reg_screen_row[9]'
        Info: 3: + IC(1.300 ns) + CELL(0.590 ns) = 5.016 ns; Loc. = LC_X6_Y3_N8; Fanout = 3; COMB Node = 'screen_map:M0|WideNor0~3'
        Info: 4: + IC(0.431 ns) + CELL(0.442 ns) = 5.889 ns; Loc. = LC_X6_Y3_N1; Fanout = 2; COMB Node = 'screen_map:M0|WideNor0~4'
        Info: 5: + IC(0.737 ns) + CELL(0.292 ns) = 6.918 ns; Loc. = LC_X6_Y3_N4; Fanout = 9; COMB Node = 'Equal0~0'
        Info: 6: + IC(0.478 ns) + CELL(0.292 ns) = 7.688 ns; Loc. = LC_X6_Y3_N0; Fanout = 31; COMB Node = 'screen_map:M0|WideNor0~9'
        Info: 7: + IC(1.109 ns) + CELL(0.590 ns) = 9.387 ns; Loc. = LC_X7_Y3_N2; Fanout = 32; COMB Node = 'screen_map:M0|WideNor0~16'
        Info: 8: + IC(4.985 ns) + CELL(0.590 ns) = 14.962 ns; Loc. = LC_X14_Y9_N4; Fanout = 1; REG Node = 'screen_map:M0|screen_col[23]'
        Info: Total cell delay = 5.200 ns ( 34.75 % )
        Info: Total interconnect delay = 9.762 ns ( 65.25 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 5.358 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X14_Y9_N4; Fanout = 1; REG Node = 'screen_map:M0|screen_col[23]'
        Info: 2: + IC(3.234 ns) + CELL(2.124 ns) = 5.358 ns; Loc. = PIN_17; Fanout = 0; PIN Node = 'screen_col[23]'
        Info: Total cell delay = 2.124 ns ( 39.64 % )
        Info: Total interconnect delay = 3.234 ns ( 60.36 % )
Info: th for register "human_col[4]" (data pin = "left_btn", clock pin = "clk") is -6.716 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.909 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 31; CLK Node = 'clk'
        Info: 2: + IC(0.729 ns) + CELL(0.711 ns) = 2.909 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: Total cell delay = 2.180 ns ( 74.94 % )
        Info: Total interconnect delay = 0.729 ns ( 25.06 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 9.640 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_225; Fanout = 1; PIN Node = 'left_btn'
        Info: 2: + IC(7.096 ns) + CELL(0.292 ns) = 8.863 ns; Loc. = LC_X19_Y9_N0; Fanout = 13; COMB Node = 'human_col[2]~40'
        Info: 3: + IC(0.468 ns) + CELL(0.309 ns) = 9.640 ns; Loc. = LC_X19_Y9_N9; Fanout = 92; REG Node = 'human_col[4]'
        Info: Total cell delay = 2.076 ns ( 21.54 % )
        Info: Total interconnect delay = 7.564 ns ( 78.46 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 194 megabytes
    Info: Processing ended: Mon Nov 23 17:31:35 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


