TimeQuest Timing Analyzer report for lift
Sun Nov 10 19:26:02 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lift                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 257.27 MHz ; 257.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.887 ; -110.937      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -84.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                   ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.887 ; flreq:flr2|flreq_led ; level2_led:f0|ud[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.923      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.886 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.922      ;
; -2.878 ; flreq:flr0|flreq_led ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.914      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.870 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.906      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.820 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.856      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.809 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.845      ;
; -2.782 ; flreq:flr0|flreq_led ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.817      ;
; -2.782 ; flreq:flr0|flreq_led ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.817      ;
; -2.782 ; flreq:flr0|flreq_led ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.817      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.749 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.785      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.742 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.778      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.739 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.775      ;
; -2.722 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.758      ;
; -2.722 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.758      ;
; -2.709 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.744      ;
; -2.709 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.744      ;
; -2.709 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.744      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.702 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.738      ;
; -2.697 ; flreq:flr2|flreq_led ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.732      ;
; -2.697 ; flreq:flr2|flreq_led ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.732      ;
; -2.697 ; flreq:flr2|flreq_led ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.732      ;
; -2.681 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.716      ;
; -2.681 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.716      ;
; -2.681 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.716      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.662 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.698      ;
; -2.650 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.685      ;
; -2.650 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.685      ;
; -2.650 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.685      ;
; -2.621 ; level2_led:f0|ud[0]  ; level2_led:f0|ud[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.657      ;
; -2.601 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.637      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.573 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.609      ;
; -2.562 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.599      ;
; -2.549 ; level2_led:f0|ud[0]  ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.585      ;
; -2.542 ; flreq:flr2|flreq_led ; level2_led:f0|ud[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.578      ;
; -2.527 ; lift_sm:sm0|ctr[4]   ; level2_led:f0|ud[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.563      ;
; -2.521 ; level2_led:f0|ud[1]  ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.557      ;
; -2.505 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.540      ;
; -2.505 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.540      ;
; -2.505 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.540      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; debounce_sw:dbs2|cleansw ; debounce_sw:dbs2|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:db1|clean       ; debounce:db1|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lift_sm:sm0|sm.LVL1U     ; lift_sm:sm0|sm.LVL1U       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; level2_led:f0|ud[1]      ; level2_led:f0|ud[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:db2|clean       ; debounce:db2|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; leveltg_led:tg_2|tg      ; leveltg_led:tg_2|tg        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flreq:flr2|flreq_led     ; flreq:flr2|flreq_led       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce_sw:dbs0|cleansw ; debounce_sw:dbs0|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce_sw:dbs1|cleansw ; debounce_sw:dbs1|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flreq:flr1|flreq_led     ; flreq:flr1|flreq_led       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lift_sm:sm0|sm.LVL2      ; lift_sm:sm0|sm.LVL2        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:db0|clean       ; debounce:db0|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; debounce_sw:dbs2|cleansw ; switch_pulse:s2|c          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.527 ; debounce_sw:dbs2|cleansw ; switch_pulse:s2|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; debounce:db2|clean       ; pb_pulse:p2|a              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; debounce:db0|clean       ; pb_pulse:p0|a              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; debounce:db1|clean       ; pb_pulse:p1|pbpulse        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; debounce_sw:dbs1|a       ; debounce_sw:dbs1|b         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; debounce_sw:dbs1|cleansw ; switch_pulse:s1|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; debounce:db0|clean       ; pb_pulse:p0|pbpulse        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; debounce_sw:dbs2|a       ; debounce_sw:dbs2|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; debounce_sw:dbs2|a       ; debounce_sw:dbs2|b         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; debounce:db1|clean       ; pb_pulse:p1|a              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; debounce_sw:dbs1|cleansw ; switch_pulse:s1|c          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; debounce_sw:dbs1|a       ; debounce_sw:dbs1|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.539 ; clkref:c0|slowrefc[23]   ; clkref:c0|slowrefc[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.547 ; lift_sm:sm0|ctr[6]       ; lift_sm:sm0|ctr[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.649 ; pb_pulse:p0|a            ; pb_pulse:p0|pbpulse        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.708 ; debounce:db1|a           ; debounce:db1|clean         ; clk          ; clk         ; 0.000        ; -0.002     ; 0.972      ;
; 0.711 ; debounce:db1|a           ; debounce:db1|b             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.975      ;
; 0.717 ; debounce:db2|a           ; debounce:db2|b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.719 ; debounce:db0|a           ; debounce:db0|b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.985      ;
; 0.722 ; debounce:db2|a           ; debounce:db2|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.988      ;
; 0.723 ; debounce:db0|a           ; debounce:db0|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.989      ;
; 0.764 ; pb_pulse:p1|a            ; pb_pulse:p1|pbpulse        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.030      ;
; 0.790 ; debounce_sw:dbs1|b       ; debounce_sw:dbs1|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; debounce:db0|b           ; debounce:db0|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.796 ; clkref:c0|slowrefc[12]   ; clkref:c0|slowrefc[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.801 ; debounce:db1|b           ; debounce:db1|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; debounce_sw:dbs0|b       ; debounce_sw:dbs0|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; switch_pulse:s2|c        ; switch_pulse:s2|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; switch_pulse:s1|c        ; switch_pulse:s1|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; clkref:c0|slowrefc[5]    ; clkref:c0|slowrefc[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; clkref:c0|slowrefc[7]    ; clkref:c0|slowrefc[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; clkref:c0|slowrefc[0]    ; clkref:c0|slowrefc[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clkref:c0|slowrefc[3]    ; clkref:c0|slowrefc[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clkref:c0|slowrefc[10]   ; clkref:c0|slowrefc[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clkref:c0|slowrefc[11]   ; clkref:c0|slowrefc[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; clkref:c0|slowrefc[13]   ; clkref:c0|slowrefc[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; clkref:c0|slowrefc[14]   ; clkref:c0|slowrefc[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; clkref:c0|slowrefc[21]   ; clkref:c0|slowrefc[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; clkref:c0|slowrefc[9]    ; clkref:c0|slowrefc[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; clkref:c0|slowrefc[16]   ; clkref:c0|slowrefc[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; clkref:c0|slowrefc[19]   ; clkref:c0|slowrefc[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.823 ; lift_sm:sm0|ctr[5]       ; lift_sm:sm0|ctr[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.826 ; debounce_sw:dbs2|b       ; debounce_sw:dbs2|cleansw   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.831 ; debounce:db2|b           ; debounce:db2|clean         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.838 ; clkref:c0|slowrefc[2]    ; clkref:c0|slowrefc[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clkref:c0|slowrefc[1]    ; clkref:c0|slowrefc[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; clkref:c0|slowrefc[20]   ; clkref:c0|slowrefc[20]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clkref:c0|slowrefc[22]   ; clkref:c0|slowrefc[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; clkref:c0|slowrefc[4]    ; clkref:c0|slowrefc[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; clkref:c0|slowrefc[6]    ; clkref:c0|slowrefc[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; clkref:c0|slowrefc[15]   ; clkref:c0|slowrefc[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clkref:c0|slowrefc[8]    ; clkref:c0|slowrefc[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; clkref:c0|slowrefc[17]   ; clkref:c0|slowrefc[17]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; clkref:c0|slowrefc[18]   ; clkref:c0|slowrefc[18]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; lift_sm:sm0|ctr[4]       ; lift_sm:sm0|ctr[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; lift_sm:sm0|ctr[2]       ; lift_sm:sm0|ctr[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.852 ; debounce_sw:dbs0|cleansw ; switch_pulse:s0|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.859 ; debounce_sw:dbs0|cleansw ; switch_pulse:s0|c          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.930 ; switch_pulse:s0|c        ; switch_pulse:s0|sw_pulse   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.945 ; debounce_sw:dbs0|a       ; debounce_sw:dbs0|cleansw   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.210      ;
; 0.948 ; debounce_sw:dbs0|a       ; debounce_sw:dbs0|b         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.213      ;
; 1.007 ; flreq:flr0|flreq_led     ; leveltg_led:tg_0|tg        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.053 ; lift_sm:sm0|sm.LVL2      ; lift_sm:sm0|sm.LVL1D       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.319      ;
; 1.075 ; lift_sm:sm0|sm.LVL1U     ; flreq:flr1|flreq_led       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.078 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.078 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.080 ; clkref:c0|slowrefc[17]   ; clkref:c0|slowref          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.080 ; lift_sm:sm0|sm.LVL0      ; lift_sm:sm0|sm.LVL0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.097 ; flreq:flr0|flreq_led     ; flreq:flr1|flreq_led       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.363      ;
; 1.103 ; flreq:flr0|flreq_led     ; lift_sm:sm0|sm.LVL1D       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.369      ;
; 1.114 ; lift_sm:sm0|sm.LVL0      ; number_disp:nd0|numdisp[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.144 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.410      ;
; 1.150 ; switch_pulse:s2|sw_pulse ; flreq:flr2|flreq_led       ; clk          ; clk         ; 0.000        ; 0.023      ; 1.439      ;
; 1.158 ; lift_sm:sm0|sm.LVL2      ; number_disp:nd0|numdisp[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.424      ;
; 1.179 ; clkref:c0|slowrefc[12]   ; clkref:c0|slowrefc[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.445      ;
; 1.179 ; clkref:c0|slowrefc[21]   ; clkref:c0|slowref          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.445      ;
; 1.191 ; clkref:c0|slowrefc[5]    ; clkref:c0|slowrefc[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; clkref:c0|slowrefc[7]    ; clkref:c0|slowrefc[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; lift_sm:sm0|ctr[3]       ; lift_sm:sm0|ctr[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clkref:c0|slowrefc[10]   ; clkref:c0|slowrefc[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clkref:c0|slowrefc[0]    ; clkref:c0|slowrefc[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.194 ; clkref:c0|slowrefc[13]   ; clkref:c0|slowrefc[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.196 ; clkref:c0|slowrefc[21]   ; clkref:c0|slowrefc[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.196 ; clkref:c0|slowrefc[14]   ; clkref:c0|slowrefc[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; clkref:c0|slowrefc[9]    ; clkref:c0|slowrefc[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; clkref:c0|slowrefc[16]   ; clkref:c0|slowrefc[17]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.206 ; lift_sm:sm0|ctr[5]       ; lift_sm:sm0|ctr[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
+-------+--------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowref        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowref        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr0|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr0|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr1|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr1|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr2|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr2|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; level2_led:f0|ud[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; level2_led:f0|ud[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; level2_led:f0|ud[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; level2_led:f0|ud[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; leveltg_led:tg_0|tg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; leveltg_led:tg_0|tg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; leveltg_led:tg_2|tg      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pbsig0    ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
; pbsig1    ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
; pbsig2    ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
; swsig0    ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
; swsig1    ; clk        ; 3.462 ; 3.462 ; Rise       ; clk             ;
; swsig2    ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; pbsig0    ; clk        ; -4.085 ; -4.085 ; Rise       ; clk             ;
; pbsig1    ; clk        ; -3.774 ; -3.774 ; Rise       ; clk             ;
; pbsig2    ; clk        ; -4.174 ; -4.174 ; Rise       ; clk             ;
; swsig0    ; clk        ; -3.713 ; -3.713 ; Rise       ; clk             ;
; swsig1    ; clk        ; -3.232 ; -3.232 ; Rise       ; clk             ;
; swsig2    ; clk        ; -3.346 ; -3.346 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d1[*]       ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 8.195  ; 8.195  ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
; d2[*]       ; clk        ; 10.577 ; 10.577 ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 10.577 ; 10.577 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
; dnreq2      ; clk        ; 8.066  ; 8.066  ; Rise       ; clk             ;
; flreq0      ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
; flreq1      ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
; flreq2      ; clk        ; 9.109  ; 9.109  ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 7.597  ; 7.597  ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 6.966  ; 6.966  ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 7.135  ; 7.135  ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 7.106  ; 7.106  ; Rise       ; clk             ;
; upreq0      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
; upreq1      ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d1[*]       ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 8.195  ; 8.195  ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
; d2[*]       ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 10.577 ; 10.577 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
; dnreq2      ; clk        ; 8.066  ; 8.066  ; Rise       ; clk             ;
; flreq0      ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
; flreq1      ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
; flreq2      ; clk        ; 9.109  ; 9.109  ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 6.966  ; 6.966  ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 7.597  ; 7.597  ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 6.966  ; 6.966  ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 7.135  ; 7.135  ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 7.106  ; 7.106  ; Rise       ; clk             ;
; upreq0      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
; upreq1      ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.820 ; -18.158       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -84.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                   ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.820 ; flreq:flr2|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.799 ; lift_sm:sm0|sm.LVL1U ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.787 ; flreq:flr0|flreq_led ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.818      ;
; -0.787 ; flreq:flr0|flreq_led ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.818      ;
; -0.787 ; flreq:flr0|flreq_led ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.818      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.773 ; level2_led:f0|ud[0]  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.805      ;
; -0.751 ; flreq:flr2|flreq_led ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.782      ;
; -0.751 ; flreq:flr2|flreq_led ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.782      ;
; -0.751 ; flreq:flr2|flreq_led ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.782      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.749 ; flreq:flr1|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.781      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.747 ; leveltg_led:tg_0|tg  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.742 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.773      ;
; -0.742 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.773      ;
; -0.742 ; level2_led:f0|ud[1]  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.773      ;
; -0.735 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.766      ;
; -0.735 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.766      ;
; -0.735 ; level2_led:f0|ud[0]  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.766      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; lift_sm:sm0|sm.LVL1D ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.732 ; leveltg_led:tg_2|tg  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.764      ;
; -0.729 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.760      ;
; -0.729 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.760      ;
; -0.729 ; leveltg_led:tg_0|tg  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.728 ; lift_sm:sm0|sm.LVL2  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.760      ;
; -0.724 ; flreq:flr0|flreq_led ; lift_sm:sm0|sm.LVL2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.756      ;
; -0.709 ; flreq:flr2|flreq_led ; level2_led:f0|ud[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.741      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; lift_sm:sm0|sm.LVL0  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.732      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.682 ; level2_led:f0|ud[1]  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.714      ;
; -0.678 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d1[4]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.709      ;
; -0.678 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d2[0]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.709      ;
; -0.678 ; lift_sm:sm0|sm.LVL0  ; ud_disp:ud0|d1[6]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.709      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.676 ; flreq:flr0|flreq_led ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.708      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.659 ; leveltg_led:tg_2|tg  ; lift_sm:sm0|ctr[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; debounce_sw:dbs2|cleansw ; debounce_sw:dbs2|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:db1|clean       ; debounce:db1|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lift_sm:sm0|sm.LVL1U     ; lift_sm:sm0|sm.LVL1U     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; level2_led:f0|ud[1]      ; level2_led:f0|ud[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:db2|clean       ; debounce:db2|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; leveltg_led:tg_2|tg      ; leveltg_led:tg_2|tg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flreq:flr2|flreq_led     ; flreq:flr2|flreq_led     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce_sw:dbs0|cleansw ; debounce_sw:dbs0|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce_sw:dbs1|cleansw ; debounce_sw:dbs1|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flreq:flr1|flreq_led     ; flreq:flr1|flreq_led     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lift_sm:sm0|sm.LVL2      ; lift_sm:sm0|sm.LVL2      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:db0|clean       ; debounce:db0|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; debounce_sw:dbs2|cleansw ; switch_pulse:s2|c        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; debounce_sw:dbs2|cleansw ; switch_pulse:s2|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; debounce_sw:dbs1|a       ; debounce_sw:dbs1|b       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; debounce_sw:dbs1|cleansw ; switch_pulse:s1|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; debounce_sw:dbs2|a       ; debounce_sw:dbs2|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; debounce:db1|clean       ; pb_pulse:p1|pbpulse      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; debounce_sw:dbs1|cleansw ; switch_pulse:s1|c        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; debounce:db0|clean       ; pb_pulse:p0|pbpulse      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; debounce_sw:dbs2|a       ; debounce_sw:dbs2|b       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; debounce_sw:dbs1|a       ; debounce_sw:dbs1|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; clkref:c0|slowrefc[23]   ; clkref:c0|slowrefc[23]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.254 ; lift_sm:sm0|ctr[6]       ; lift_sm:sm0|ctr[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.265 ; debounce:db2|clean       ; pb_pulse:p2|a            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; debounce:db0|clean       ; pb_pulse:p0|a            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.268 ; debounce:db1|clean       ; pb_pulse:p1|a            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.420      ;
; 0.314 ; pb_pulse:p0|a            ; pb_pulse:p0|pbpulse      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.322 ; debounce:db1|a           ; debounce:db1|clean       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.473      ;
; 0.326 ; debounce:db1|a           ; debounce:db1|b           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.477      ;
; 0.328 ; debounce:db2|a           ; debounce:db2|b           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.331 ; debounce:db0|a           ; debounce:db0|b           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; debounce:db2|a           ; debounce:db2|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; debounce:db0|a           ; debounce:db0|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.356 ; debounce_sw:dbs1|b       ; debounce_sw:dbs1|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; debounce:db0|b           ; debounce:db0|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; clkref:c0|slowrefc[12]   ; clkref:c0|slowrefc[12]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; pb_pulse:p1|a            ; pb_pulse:p1|pbpulse      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; switch_pulse:s2|c        ; switch_pulse:s2|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clkref:c0|slowrefc[5]    ; clkref:c0|slowrefc[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; debounce:db1|b           ; debounce:db1|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clkref:c0|slowrefc[7]    ; clkref:c0|slowrefc[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; debounce_sw:dbs0|b       ; debounce_sw:dbs0|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clkref:c0|slowrefc[0]    ; clkref:c0|slowrefc[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clkref:c0|slowrefc[9]    ; clkref:c0|slowrefc[9]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clkref:c0|slowrefc[10]   ; clkref:c0|slowrefc[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clkref:c0|slowrefc[11]   ; clkref:c0|slowrefc[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clkref:c0|slowrefc[13]   ; clkref:c0|slowrefc[13]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clkref:c0|slowrefc[3]    ; clkref:c0|slowrefc[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; clkref:c0|slowrefc[21]   ; clkref:c0|slowrefc[21]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; switch_pulse:s1|c        ; switch_pulse:s1|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; clkref:c0|slowrefc[14]   ; clkref:c0|slowrefc[14]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; clkref:c0|slowrefc[19]   ; clkref:c0|slowrefc[19]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; debounce_sw:dbs2|b       ; debounce_sw:dbs2|cleansw ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clkref:c0|slowrefc[16]   ; clkref:c0|slowrefc[16]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; lift_sm:sm0|ctr[5]       ; lift_sm:sm0|ctr[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; debounce:db2|b           ; debounce:db2|clean       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clkref:c0|slowrefc[1]    ; clkref:c0|slowrefc[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clkref:c0|slowrefc[2]    ; clkref:c0|slowrefc[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clkref:c0|slowrefc[20]   ; clkref:c0|slowrefc[20]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clkref:c0|slowrefc[22]   ; clkref:c0|slowrefc[22]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; clkref:c0|slowrefc[4]    ; clkref:c0|slowrefc[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clkref:c0|slowrefc[6]    ; clkref:c0|slowrefc[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; clkref:c0|slowrefc[15]   ; clkref:c0|slowrefc[15]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; clkref:c0|slowrefc[8]    ; clkref:c0|slowrefc[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clkref:c0|slowrefc[17]   ; clkref:c0|slowrefc[17]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clkref:c0|slowrefc[18]   ; clkref:c0|slowrefc[18]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; lift_sm:sm0|ctr[4]       ; lift_sm:sm0|ctr[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; lift_sm:sm0|ctr[2]       ; lift_sm:sm0|ctr[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; debounce_sw:dbs0|cleansw ; switch_pulse:s0|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.417 ; debounce_sw:dbs0|cleansw ; switch_pulse:s0|c        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.419 ; switch_pulse:s0|c        ; switch_pulse:s0|sw_pulse ; clk          ; clk         ; 0.000        ; 0.000      ; 0.571      ;
; 0.430 ; debounce_sw:dbs0|a       ; debounce_sw:dbs0|cleansw ; clk          ; clk         ; 0.000        ; -0.001     ; 0.581      ;
; 0.435 ; debounce_sw:dbs0|a       ; debounce_sw:dbs0|b       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.586      ;
; 0.457 ; flreq:flr0|flreq_led     ; leveltg_led:tg_0|tg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.469 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.469 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.470 ; lift_sm:sm0|sm.LVL0      ; lift_sm:sm0|sm.LVL0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.479 ; flreq:flr0|flreq_led     ; flreq:flr1|flreq_led     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.480 ; lift_sm:sm0|sm.LVL2      ; lift_sm:sm0|sm.LVL1D     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.632      ;
; 0.483 ; lift_sm:sm0|sm.LVL1U     ; flreq:flr1|flreq_led     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.495 ; clkref:c0|slowrefc[12]   ; clkref:c0|slowrefc[13]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.499 ; clkref:c0|slowrefc[17]   ; clkref:c0|slowref        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; clkref:c0|slowrefc[5]    ; clkref:c0|slowrefc[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; clkref:c0|slowrefc[7]    ; clkref:c0|slowrefc[8]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; clkref:c0|slowrefc[9]    ; clkref:c0|slowrefc[10]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clkref:c0|slowrefc[10]   ; clkref:c0|slowrefc[11]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clkref:c0|slowrefc[13]   ; clkref:c0|slowrefc[14]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; clkref:c0|slowrefc[0]    ; clkref:c0|slowrefc[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; clkref:c0|slowrefc[21]   ; clkref:c0|slowrefc[22]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; clkref:c0|slowrefc[14]   ; clkref:c0|slowrefc[15]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; lift_sm:sm0|ctr[3]       ; lift_sm:sm0|ctr[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; flreq:flr0|flreq_led     ; lift_sm:sm0|sm.LVL1D     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; clkref:c0|slowrefc[16]   ; clkref:c0|slowrefc[17]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; lift_sm:sm0|ctr[1]       ; lift_sm:sm0|ctr[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; switch_pulse:s2|sw_pulse ; flreq:flr2|flreq_led     ; clk          ; clk         ; 0.000        ; 0.023      ; 0.684      ;
; 0.510 ; lift_sm:sm0|ctr[5]       ; lift_sm:sm0|ctr[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; clkref:c0|slowrefc[2]    ; clkref:c0|slowrefc[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clkref:c0|slowrefc[1]    ; clkref:c0|slowrefc[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; clkref:c0|slowrefc[22]   ; clkref:c0|slowrefc[23]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowref        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowref        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clkref:c0|slowrefc[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clkref:c0|slowrefc[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db0|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db0|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db1|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db1|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|a           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|a           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|b           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|b           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:db2|clean       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:db2|clean       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs0|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs0|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs1|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs1|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|a       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|a       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|b       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|b       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce_sw:dbs2|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce_sw:dbs2|cleansw ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr0|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr0|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr1|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr1|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; flreq:flr2|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; flreq:flr2|flreq_led     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; level2_led:f0|ud[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; level2_led:f0|ud[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; level2_led:f0|ud[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; level2_led:f0|ud[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; leveltg_led:tg_0|tg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; leveltg_led:tg_0|tg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; leveltg_led:tg_2|tg      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pbsig0    ; clk        ; 2.369 ; 2.369 ; Rise       ; clk             ;
; pbsig1    ; clk        ; 2.185 ; 2.185 ; Rise       ; clk             ;
; pbsig2    ; clk        ; 2.434 ; 2.434 ; Rise       ; clk             ;
; swsig0    ; clk        ; 2.137 ; 2.137 ; Rise       ; clk             ;
; swsig1    ; clk        ; 1.907 ; 1.907 ; Rise       ; clk             ;
; swsig2    ; clk        ; 1.972 ; 1.972 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; pbsig0    ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
; pbsig1    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; pbsig2    ; clk        ; -2.314 ; -2.314 ; Rise       ; clk             ;
; swsig0    ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
; swsig1    ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
; swsig2    ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d1[*]       ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
; d2[*]       ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
; dnreq2      ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; flreq0      ; clk        ; 5.151 ; 5.151 ; Rise       ; clk             ;
; flreq1      ; clk        ; 5.315 ; 5.315 ; Rise       ; clk             ;
; flreq2      ; clk        ; 5.109 ; 5.109 ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; upreq0      ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
; upreq1      ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d1[*]       ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
; d2[*]       ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
; dnreq2      ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; flreq0      ; clk        ; 5.151 ; 5.151 ; Rise       ; clk             ;
; flreq1      ; clk        ; 5.315 ; 5.315 ; Rise       ; clk             ;
; flreq2      ; clk        ; 5.109 ; 5.109 ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; upreq0      ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
; upreq1      ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.887   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.887   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -110.937 ; 0.0   ; 0.0      ; 0.0     ; -84.38              ;
;  clk             ; -110.937 ; 0.000 ; N/A      ; N/A     ; -84.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pbsig0    ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
; pbsig1    ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
; pbsig2    ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
; swsig0    ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
; swsig1    ; clk        ; 3.462 ; 3.462 ; Rise       ; clk             ;
; swsig2    ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; pbsig0    ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
; pbsig1    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
; pbsig2    ; clk        ; -2.314 ; -2.314 ; Rise       ; clk             ;
; swsig0    ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
; swsig1    ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
; swsig2    ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d1[*]       ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 8.195  ; 8.195  ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 7.699  ; 7.699  ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 7.639  ; 7.639  ; Rise       ; clk             ;
; d2[*]       ; clk        ; 10.577 ; 10.577 ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 8.687  ; 8.687  ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 10.577 ; 10.577 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 8.247  ; 8.247  ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 10.050 ; 10.050 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
; dnreq2      ; clk        ; 8.066  ; 8.066  ; Rise       ; clk             ;
; flreq0      ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
; flreq1      ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
; flreq2      ; clk        ; 9.109  ; 9.109  ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 10.380 ; 10.380 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 7.597  ; 7.597  ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 6.966  ; 6.966  ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 7.135  ; 7.135  ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 7.106  ; 7.106  ; Rise       ; clk             ;
; upreq0      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
; upreq1      ; clk        ; 7.664  ; 7.664  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d1[*]       ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  d1[1]      ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  d1[2]      ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  d1[3]      ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  d1[4]      ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  d1[5]      ; clk        ; 4.232 ; 4.232 ; Rise       ; clk             ;
;  d1[6]      ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
; d2[*]       ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  d2[0]      ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  d2[1]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  d2[2]      ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  d2[4]      ; clk        ; 5.727 ; 5.727 ; Rise       ; clk             ;
;  d2[5]      ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  d2[6]      ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
; dnreq1      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
; dnreq2      ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; flreq0      ; clk        ; 5.151 ; 5.151 ; Rise       ; clk             ;
; flreq1      ; clk        ; 5.315 ; 5.315 ; Rise       ; clk             ;
; flreq2      ; clk        ; 5.109 ; 5.109 ; Rise       ; clk             ;
; numdisp[*]  ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  numdisp[0] ; clk        ; 5.561 ; 5.561 ; Rise       ; clk             ;
;  numdisp[2] ; clk        ; 5.376 ; 5.376 ; Rise       ; clk             ;
;  numdisp[3] ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  numdisp[4] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  numdisp[5] ; clk        ; 3.971 ; 3.971 ; Rise       ; clk             ;
;  numdisp[6] ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  numdisp[7] ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; upreq0      ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
; upreq1      ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1326     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1326     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 89    ; 89   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 10 19:26:00 2019
Info: Command: quartus_sta lift -c lift
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lift.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.887
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.887      -110.937 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -84.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.820       -18.158 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -84.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4566 megabytes
    Info: Processing ended: Sun Nov 10 19:26:02 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


