- ACM/IEEE 41st International Symposium on Computer Architecture, ISCA 2014, Minneapolis, MN, USA, June 14-18, 2014. IEEE Computer Society2014, ISBN 978-1-4799-4396-8

## Session 1: Machines and Prototypes

- [Brian Towles](http://dblp2.uni-trier.de/pers/hd/t/Towles:Brian), [J. P. Grossman](http://dblp2.uni-trier.de/pers/hd/g/Grossman:J=_P=), [Brian Greskamp](http://dblp2.uni-trier.de/pers/hd/g/Greskamp:Brian), [David E. Shaw](http://dblp2.uni-trier.de/pers/hd/s/Shaw:David_E=):
  Unifying on-chip and inter-node switching within the Anton 2 network. 1-12

- [Andrew Putnam](http://dblp2.uni-trier.de/pers/hd/p/Putnam:Andrew), [Adrian M. Caulfield](http://dblp2.uni-trier.de/pers/hd/c/Caulfield:Adrian_M=), [Eric S. Chung](http://dblp2.uni-trier.de/pers/hd/c/Chung:Eric_S=), [Derek Chiou](http://dblp2.uni-trier.de/pers/hd/c/Chiou:Derek), [Kypros Constantinides](http://dblp2.uni-trier.de/pers/hd/c/Constantinides:Kypros), [John Demme](http://dblp2.uni-trier.de/pers/hd/d/Demme:John), [Hadi Esmaeilzadeh](http://dblp2.uni-trier.de/pers/hd/e/Esmaeilzadeh:Hadi), [Jeremy Fowers](http://dblp2.uni-trier.de/pers/hd/f/Fowers:Jeremy), [Gopi Prashanth Gopal](http://dblp2.uni-trier.de/pers/hd/g/Gopal:Gopi_Prashanth), [Jan Gray](http://dblp2.uni-trier.de/pers/hd/g/Gray:Jan), [Michael Haselman](http://dblp2.uni-trier.de/pers/hd/h/Haselman:Michael), [Scott Hauck](http://dblp2.uni-trier.de/pers/hd/h/Hauck:Scott), [Stephen Heil](http://dblp2.uni-trier.de/pers/hd/h/Heil:Stephen), [Amir Hormati](http://dblp2.uni-trier.de/pers/hd/h/Hormati:Amir), [Joo-Young Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Joo=Young), [Sitaram Lanka](http://dblp2.uni-trier.de/pers/hd/l/Lanka:Sitaram), [James R. Larus](http://dblp2.uni-trier.de/pers/hd/l/Larus:James_R=), [Eric Peterson](http://dblp2.uni-trier.de/pers/hd/p/Peterson:Eric), [Simon Pope](http://dblp2.uni-trier.de/pers/hd/p/Pope:Simon), [Aaron Smith](http://dblp2.uni-trier.de/pers/hd/s/Smith:Aaron), [Jason Thong](http://dblp2.uni-trier.de/pers/hd/t/Thong:Jason), [Phillip Yi Xiao](http://dblp2.uni-trier.de/pers/hd/x/Xiao:Phillip_Yi), [Doug Burger](http://dblp2.uni-trier.de/pers/hd/b/Burger:Doug):
  A reconfigurable fabric for accelerating large-scale datacenter services. 13-24

- [Bhavya K. Daya](http://dblp2.uni-trier.de/pers/hd/d/Daya:Bhavya_K=), [Chia-Hsin Owen Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Chia=Hsin_Owen), [Suvinay Subramanian](http://dblp2.uni-trier.de/pers/hd/s/Subramanian:Suvinay), [Woo-Cheol Kwon](http://dblp2.uni-trier.de/pers/hd/k/Kwon:Woo=Cheol), [Sunghyun Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Sunghyun), [Tushar Krishna](http://dblp2.uni-trier.de/pers/hd/k/Krishna:Tushar), [Jim Holt](http://dblp2.uni-trier.de/pers/hd/h/Holt:Jim), [Anantha P. Chandrakasan](http://dblp2.uni-trier.de/pers/hd/c/Chandrakasan:Anantha_P=), [Li-Shiuan Peh](http://dblp2.uni-trier.de/pers/hd/p/Peh:Li=Shiuan):
  **SCORPIO: A 36-core research chip demonstrating snoopy coherence on a scalable mesh NoC with in-network ordering**. 25-36

## Session 2A: Resilience

- [Gaurang Upasani](http://dblp2.uni-trier.de/pers/hd/u/Upasani:Gaurang), [Xavier Vera](http://dblp2.uni-trier.de/pers/hd/v/Vera:Xavier), [Antonio González](http://dblp2.uni-trier.de/pers/hd/g/Gonz=aacute=lez_0001:Antonio):
  Avoiding core's DUE & SDC via acoustic wave detectors and tailored error containment and recovery. 37-48

- [Long Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Long), [Zhao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Zhao):
  **MemGuard: A low cost and energy efficient design to support and enhance memory system reliability**. 49-60

- [Siva Kumar Sastry Hari](http://dblp2.uni-trier.de/pers/hd/h/Hari:Siva_Kumar_Sastry), [Radha Venkatagiri](http://dblp2.uni-trier.de/pers/hd/v/Venkatagiri:Radha), [Sarita V. Adve](http://dblp2.uni-trier.de/pers/hd/a/Adve:Sarita_V=), [Helia Naeimi](http://dblp2.uni-trier.de/pers/hd/n/Naeimi:Helia):
  GangES: Gang error simulation for hardware resiliency evaluation. 61-72

- [Jack Wadden](http://dblp2.uni-trier.de/pers/hd/w/Wadden:Jack), [Alexander Lyashevsky](http://dblp2.uni-trier.de/pers/hd/l/Lyashevsky:Alexander), [Sudhanva Gurumurthi](http://dblp2.uni-trier.de/pers/hd/g/Gurumurthi:Sudhanva), [Vilas Sridharan](http://dblp2.uni-trier.de/pers/hd/s/Sridharan:Vilas), [Kevin Skadron](http://dblp2.uni-trier.de/pers/hd/s/Skadron:Kevin):
  Real-world design and evaluation of compiler-managed GPU redundant multithreading. 73-84

## Session 2B: Design Space Exploration

- [Tianshi Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Tianshi), [Qi Guo](http://dblp2.uni-trier.de/pers/hd/g/Guo:Qi), [Ke Tang](http://dblp2.uni-trier.de/pers/hd/t/Tang:Ke), [Olivier Temam](http://dblp2.uni-trier.de/pers/hd/t/Temam:Olivier), [Zhiwei Xu](http://dblp2.uni-trier.de/pers/hd/x/Xu:Zhiwei), [Zhi-Hua Zhou](http://dblp2.uni-trier.de/pers/hd/z/Zhou:Zhi=Hua), [Yunji Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Yunji):
  ArchRanker: A ranking approach to design space exploration. 85-96

- [Yakun Sophia Shao](http://dblp2.uni-trier.de/pers/hd/s/Shao:Yakun_Sophia), [Brandon Reagen](http://dblp2.uni-trier.de/pers/hd/r/Reagen:Brandon), [Gu-Yeon Wei](http://dblp2.uni-trier.de/pers/hd/w/Wei:Gu=Yeon), [David M. Brooks](http://dblp2.uni-trier.de/pers/hd/b/Brooks:David_M=):
  Aladdin: A pre-RTL, power-performance accelerator simulator enabling large design space exploration of customized architectures. 97-108

- [Mario Badr](http://dblp2.uni-trier.de/pers/hd/b/Badr:Mario), [Natalie D. Enright Jerger](http://dblp2.uni-trier.de/pers/hd/j/Jerger:Natalie_D=_Enright):
  SynFull: Synthetic traffic models capturing cache coherent behaviour. 109-120

- [Ashish Venkat](http://dblp2.uni-trier.de/pers/hd/v/Venkat:Ashish), [Dean M. Tullsen](http://dblp2.uni-trier.de/pers/hd/t/Tullsen:Dean_M=):
  **Harnessing ISA diversity: Design of a heterogeneous-ISA chip multiprocessor**. 121-132

## Session 3A: Caches

- [Andreas Sembrant](http://dblp2.uni-trier.de/pers/hd/s/Sembrant:Andreas), [Erik Hagersten](http://dblp2.uni-trier.de/pers/hd/h/Hagersten:Erik), [David Black-Schaffer](http://dblp2.uni-trier.de/pers/hd/b/Black=Schaffer:David):
  **Navigating the cache hierarchy with a single lookup**. 133-144

- [Angelos Arelakis](http://dblp2.uni-trier.de/pers/hd/a/Arelakis:Angelos), [Per Stenström](http://dblp2.uni-trier.de/pers/hd/s/Stenstr=ouml=m:Per):
  **SC2: A statistical compression cache scheme**. 145-156

- [Vivek Seshadri](http://dblp2.uni-trier.de/pers/hd/s/Seshadri:Vivek), [Abhishek Bhowmick](http://dblp2.uni-trier.de/pers/hd/b/Bhowmick_0002:Abhishek), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur), [Phillip B. Gibbons](http://dblp2.uni-trier.de/pers/hd/g/Gibbons:Phillip_B=), [Michael A. Kozuch](http://dblp2.uni-trier.de/pers/hd/k/Kozuch:Michael_A=), [Todd C. Mowry](http://dblp2.uni-trier.de/pers/hd/m/Mowry:Todd_C=):
  **The Dirty-Block Index**. 157-168

- [Lei Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Lei), [Yong Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Yong), [Zehan Cui](http://dblp2.uni-trier.de/pers/hd/c/Cui:Zehan), [Yungang Bao](http://dblp2.uni-trier.de/pers/hd/b/Bao:Yungang), [Mingyu Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Mingyu), [Chengyong Wu](http://dblp2.uni-trier.de/pers/hd/w/Wu:Chengyong):
  **Going vertical in memory management: Handling multiplicity by multi-policy**. 169-180

## Session 3B: GPUs and Parallelism

- [Marc S. Orr](http://dblp2.uni-trier.de/pers/hd/o/Orr:Marc_S=), [Bradford M. Beckmann](http://dblp2.uni-trier.de/pers/hd/b/Beckmann:Bradford_M=), [Steven K. Reinhardt](http://dblp2.uni-trier.de/pers/hd/r/Reinhardt:Steven_K=), [David A. Wood](http://dblp2.uni-trier.de/pers/hd/w/Wood:David_A=):
  Fine-grain task aggregation and coordination on GPUs. 181-192

- [Ivan Tanasic](http://dblp2.uni-trier.de/pers/hd/t/Tanasic:Ivan), [Isaac Gelado](http://dblp2.uni-trier.de/pers/hd/g/Gelado:Isaac), [Javier Cabezas](http://dblp2.uni-trier.de/pers/hd/c/Cabezas:Javier), [Alex Ramírez](http://dblp2.uni-trier.de/pers/hd/r/Ram=iacute=rez:Alex), [Nacho Navarro](http://dblp2.uni-trier.de/pers/hd/n/Navarro:Nacho), [Mateo Valero](http://dblp2.uni-trier.de/pers/hd/v/Valero:Mateo):
  Enabling preemptive multiprogramming on GPUs. 193-204

- [Dani Voitsechov](http://dblp2.uni-trier.de/pers/hd/v/Voitsechov:Dani), [Yoav Etsion](http://dblp2.uni-trier.de/pers/hd/e/Etsion:Yoav):
  Single-graph multiple flows: Energy efficient design alternative for GPGPUs. 205-216

- [Simone Campanoni](http://dblp2.uni-trier.de/pers/hd/c/Campanoni:Simone), [Kevin Brownell](http://dblp2.uni-trier.de/pers/hd/b/Brownell:Kevin), [Svilen Kanev](http://dblp2.uni-trier.de/pers/hd/k/Kanev:Svilen), [Timothy M. Jones](http://dblp2.uni-trier.de/pers/hd/j/Jones:Timothy_M=), [Gu-Yeon Wei](http://dblp2.uni-trier.de/pers/hd/w/Wei:Gu=Yeon), [David M. Brooks](http://dblp2.uni-trier.de/pers/hd/b/Brooks:David_M=):
  HELIX-RC: An architecture-compiler co-design for automatic parallelization of irregular programs. 217-228

## Session 4: Emerging Technologies

- [James E. Smith](http://dblp2.uni-trier.de/pers/hd/s/Smith:James_E=):
  Efficient digital neurons for large scale cortical architectures. 229-240

- [Karthik Swaminathan](http://dblp2.uni-trier.de/pers/hd/s/Swaminathan:Karthik), [Huichu Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Huichu), [Jack Sampson](http://dblp2.uni-trier.de/pers/hd/s/Sampson:Jack), [Vijaykrishnan Narayanan](http://dblp2.uni-trier.de/pers/hd/n/Narayanan:Vijaykrishnan):
  An examination of the architecture and system-level tradeoffs of employing steep slope devices in 3D CMPs. 241-252

- [Rangharajan Venkatesan](http://dblp2.uni-trier.de/pers/hd/v/Venkatesan:Rangharajan), [Shankar Ganesh Ramasubramanian](http://dblp2.uni-trier.de/pers/hd/r/Ramasubramanian:Shankar_Ganesh), [Swagath Venkataramani](http://dblp2.uni-trier.de/pers/hd/v/Venkataramani:Swagath), [Kaushik Roy](http://dblp2.uni-trier.de/pers/hd/r/Roy_0001:Kaushik), [Anand Raghunathan](http://dblp2.uni-trier.de/pers/hd/r/Raghunathan:Anand):
  STAG: Spintronic-Tape Architecture for GPGPU cache hierarchies. 253-264

## Session SA: NVRAM

- [Steven Pelley](http://dblp2.uni-trier.de/pers/hd/p/Pelley:Steven), [Peter M. Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Peter_M=), [Thomas F. Wenisch](http://dblp2.uni-trier.de/pers/hd/w/Wenisch:Thomas_F=):
  **Memory persistency**. 265-276

- [Morteza Hoseinzadeh](http://dblp2.uni-trier.de/pers/hd/h/Hoseinzadeh:Morteza), [Mohammad Arjomand](http://dblp2.uni-trier.de/pers/hd/a/Arjomand:Mohammad), [Hamid Sarbazi-Azad](http://dblp2.uni-trier.de/pers/hd/s/Sarbazi=Azad:Hamid):
  **Reducing access latency of MLC PCMs through line striping**. 277-288

- [Myoungsoo Jung](http://dblp2.uni-trier.de/pers/hd/j/Jung:Myoungsoo), [Wonil Choi](http://dblp2.uni-trier.de/pers/hd/c/Choi:Wonil), [Shekhar Srikantaiah](http://dblp2.uni-trier.de/pers/hd/s/Srikantaiah:Shekhar), [Joonhyuk Yoo](http://dblp2.uni-trier.de/pers/hd/y/Yoo:Joonhyuk), [Mahmut T. Kandemir](http://dblp2.uni-trier.de/pers/hd/k/Kandemir:Mahmut_T=):
  **HIOS: A host interface I/O scheduler for Solid State Disks**. 289-300

- [David Lo](http://dblp2.uni-trier.de/pers/hd/l/Lo:David), [Liqun Cheng](http://dblp2.uni-trier.de/pers/hd/c/Cheng:Liqun), [Rama Govindaraju](http://dblp2.uni-trier.de/pers/hd/g/Govindaraju:Rama), [Luiz Andre Barroso](http://dblp2.uni-trier.de/pers/hd/b/Barroso:Luiz_Andre), [Christos Kozyrakis](http://dblp2.uni-trier.de/pers/hd/k/Kozyrakis:Christos):
  **Towards energy proportionality for large-scale latency-critical workloads**. 301-312

- [Yanpei Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Yanpei), [Stark C. Draper](http://dblp2.uni-trier.de/pers/hd/d/Draper:Stark_C=), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung):
  SleepScale: Runtime joint speed scaling and sleep states management for power efficient data centers. 313-324

- [Ming Liu](http://dblp2.uni-trier.de/pers/hd/l/Liu:Ming), [Tao Li](http://dblp2.uni-trier.de/pers/hd/l/Li:Tao):
  Optimizing virtual machine consolidation performance on NUMA server architecture for cloud workloads. 325-336

## Session 6A: DRAM

- [Seongil O](http://dblp2.uni-trier.de/pers/hd/o/O:Seongil), [Young Hoon Son](http://dblp2.uni-trier.de/pers/hd/s/Son:Young_Hoon), [Nam Sung Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Nam_Sung), [Jung Ho Ahn](http://dblp2.uni-trier.de/pers/hd/a/Ahn:Jung_Ho):
  **Row-buffer decoupling: A case for low-latency DRAM microarchitecture**. 337-348

- [Tao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Tao), [Ke Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Ke), [Cong Xu](http://dblp2.uni-trier.de/pers/hd/x/Xu:Cong), [Guangyu Sun](http://dblp2.uni-trier.de/pers/hd/s/Sun:Guangyu), [Tao Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Tao), [Yuan Xie](http://dblp2.uni-trier.de/pers/hd/x/Xie_0001:Yuan):
  Half-DRAM: A high-bandwidth and low-power DRAM architecture from the rethinking of fine-grained activation. 349-360

- [Yoongu Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Yoongu), [Ross Daly](http://dblp2.uni-trier.de/pers/hd/d/Daly:Ross), [Jeremie Kim](http://dblp2.uni-trier.de/pers/hd/k/Kim:Jeremie), [Chris Fallin](http://dblp2.uni-trier.de/pers/hd/f/Fallin:Chris), [Ji-Hye Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Ji=Hye), [Donghyuk Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Donghyuk), [Chris Wilkerson](http://dblp2.uni-trier.de/pers/hd/w/Wilkerson:Chris), [Konrad Lai](http://dblp2.uni-trier.de/pers/hd/l/Lai:Konrad), [Onur Mutlu](http://dblp2.uni-trier.de/pers/hd/m/Mutlu:Onur):
  Flipping bits in memory without accessing them: An experimental study of DRAM disturbance errors. 361-372

## Session 6B: Circuits and Architecture

- [Runjie Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Runjie), [Ke Wang](http://dblp2.uni-trier.de/pers/hd/w/Wang:Ke), [Brett H. Meyer](http://dblp2.uni-trier.de/pers/hd/m/Meyer:Brett_H=), [Mircea R. Stan](http://dblp2.uni-trier.de/pers/hd/s/Stan:Mircea_R=), [Kevin Skadron](http://dblp2.uni-trier.de/pers/hd/s/Skadron:Kevin):
  Architecture implications of pads as a scarce resource. 373-384

- [Shaoming Chen](http://dblp2.uni-trier.de/pers/hd/c/Chen:Shaoming), [Yue Hu](http://dblp2.uni-trier.de/pers/hd/h/Hu:Yue), [Ying Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Ying), [Lu Peng](http://dblp2.uni-trier.de/pers/hd/p/Peng:Lu), [Jesse Ardonne](http://dblp2.uni-trier.de/pers/hd/a/Ardonne:Jesse), [Samuel Irving](http://dblp2.uni-trier.de/pers/hd/i/Irving:Samuel), [Ashok Srivastava](http://dblp2.uni-trier.de/pers/hd/s/Srivastava:Ashok):
  Increasing off-chip bandwidth in multi-core processors with switchable pins. 385-396

- [Lei Jiang](http://dblp2.uni-trier.de/pers/hd/j/Jiang:Lei), [Bo Zhao](http://dblp2.uni-trier.de/pers/hd/z/Zhao:Bo), [Jun Yang](http://dblp2.uni-trier.de/pers/hd/y/Yang:Jun), [Youtao Zhang](http://dblp2.uni-trier.de/pers/hd/z/Zhang:Youtao):
  **A low power and reliable charge pump design for Phase Change Memories**. 397-408

## Session 7A: Coherence and Replay

- [Gwendolyn Voskuilen](http://dblp2.uni-trier.de/pers/hd/v/Voskuilen:Gwendolyn), [T. N. Vijaykumar](http://dblp2.uni-trier.de/pers/hd/v/Vijaykumar:T=_N=):
  **Fractal++: Closing the performance gap between fractal and conventional coherence**. 409-420

- [Xuehai Qian](http://dblp2.uni-trier.de/pers/hd/q/Qian:Xuehai), [Benjamin Sahelices](http://dblp2.uni-trier.de/pers/hd/s/Sahelices:Benjamin), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep):
  **OmniOrder: Directory-based conflict serialization of transactions**. 421-432

- [Xuehai Qian](http://dblp2.uni-trier.de/pers/hd/q/Qian:Xuehai), [Benjamin Sahelices](http://dblp2.uni-trier.de/pers/hd/s/Sahelices:Benjamin), [Depei Qian](http://dblp2.uni-trier.de/pers/hd/q/Qian:Depei):
  **Pacifier: Record and replay for relaxed-consistency multiprocessors with distributed directory protocol**. 433-444

- [Nima Honarmand](http://dblp2.uni-trier.de/pers/hd/h/Honarmand:Nima), [Josep Torrellas](http://dblp2.uni-trier.de/pers/hd/t/Torrellas:Josep):
  Replay debugging: Leveraging record and replay for program debugging. 455-456

## Session 7B: Security/OOO Processors

- [Jonathan Woodruff](http://dblp2.uni-trier.de/pers/hd/w/Woodruff:Jonathan), [Robert N. M. Watson](http://dblp2.uni-trier.de/pers/hd/w/Watson:Robert_N=_M=), [David Chisnall](http://dblp2.uni-trier.de/pers/hd/c/Chisnall:David), [Simon W. Moore](http://dblp2.uni-trier.de/pers/hd/m/Moore:Simon_W=), [Jonathan Anderson](http://dblp2.uni-trier.de/pers/hd/a/Anderson:Jonathan), [Brooks Davis](http://dblp2.uni-trier.de/pers/hd/d/Davis:Brooks), [Ben Laurie](http://dblp2.uni-trier.de/pers/hd/l/Laurie:Ben), [Peter G. Neumann](http://dblp2.uni-trier.de/pers/hd/n/Neumann:Peter_G=), [Robert Norton](http://dblp2.uni-trier.de/pers/hd/n/Norton:Robert), [Michael Roe](http://dblp2.uni-trier.de/pers/hd/r/Roe:Michael):
  The CHERI capability model: Revisiting RISC in an age of risk. 457-468

- [Lluís Vilanova](http://dblp2.uni-trier.de/pers/hd/v/Vilanova:Llu=iacute=s), [Muli Ben-Yehuda](http://dblp2.uni-trier.de/pers/hd/b/Ben=Yehuda:Muli), [Nacho Navarro](http://dblp2.uni-trier.de/pers/hd/n/Navarro:Nacho), [Yoav Etsion](http://dblp2.uni-trier.de/pers/hd/e/Etsion:Yoav), [Mateo Valero](http://dblp2.uni-trier.de/pers/hd/v/Valero:Mateo):
  CODOMs: Protecting software with Code-centric memory Domains. 469-480

- [Arthur Perais](http://dblp2.uni-trier.de/pers/hd/p/Perais:Arthur), [André Seznec](http://dblp2.uni-trier.de/pers/hd/s/Seznec:Andr=eacute=):
  EOLE: Paving the way for an effective implementation of value prediction. 481-492

- [Kenneth Czechowski](http://dblp2.uni-trier.de/pers/hd/c/Czechowski:Kenneth), [Victor W. Lee](http://dblp2.uni-trier.de/pers/hd/l/Lee:Victor_W=), [Ed Grochowski](http://dblp2.uni-trier.de/pers/hd/g/Grochowski:Ed), [Ronny Ronen](http://dblp2.uni-trier.de/pers/hd/r/Ronen:Ronny), [Ronak Singhal](http://dblp2.uni-trier.de/pers/hd/s/Singhal:Ronak), [Richard W. Vuduc](http://dblp2.uni-trier.de/pers/hd/v/Vuduc:Richard_W=), [Pradeep Dubey](http://dblp2.uni-trier.de/pers/hd/d/Dubey:Pradeep):
  Improving the energy efficiency of Big Cores. 493-504

## Session 8: Accelerators

- [Renée St. Amant](http://dblp2.uni-trier.de/pers/hd/a/Amant:Ren=eacute=e_St=), [Amir Yazdanbakhsh](http://dblp2.uni-trier.de/pers/hd/y/Yazdanbakhsh:Amir), [Jongse Park](http://dblp2.uni-trier.de/pers/hd/p/Park:Jongse), [Bradley Thwaites](http://dblp2.uni-trier.de/pers/hd/t/Thwaites:Bradley), [Hadi Esmaeilzadeh](http://dblp2.uni-trier.de/pers/hd/e/Esmaeilzadeh:Hadi), [Arjang Hassibi](http://dblp2.uni-trier.de/pers/hd/h/Hassibi:Arjang), [Luis Ceze](http://dblp2.uni-trier.de/pers/hd/c/Ceze:Luis), [Doug Burger](http://dblp2.uni-trier.de/pers/hd/b/Burger:Doug):
  General-purpose code acceleration with limited-precision analog computation. 505-516

- [Advait Madhavan](http://dblp2.uni-trier.de/pers/hd/m/Madhavan:Advait), [Timothy Sherwood](http://dblp2.uni-trier.de/pers/hd/s/Sherwood:Timothy), [Dmitri B. Strukov](http://dblp2.uni-trier.de/pers/hd/s/Strukov:Dmitri_B=):
  Race Logic: A hardware acceleration for dynamic programming algorithms. 517-528

- [Jose-Maria Arnau](http://dblp2.uni-trier.de/pers/hd/a/Arnau:Jose=Maria), [Joan-Manuel Parcerisa](http://dblp2.uni-trier.de/pers/hd/p/Parcerisa:Joan=Manuel), [Polychronis Xekalakis](http://dblp2.uni-trier.de/pers/hd/x/Xekalakis:Polychronis):
  Eliminating redundant fragment shader executions on a mobile GPU via hardware memoization. 529-540

- [Yuhao Zhu](http://dblp2.uni-trier.de/pers/hd/z/Zhu:Yuhao), [Vijay Janapa Reddi](http://dblp2.uni-trier.de/pers/hd/r/Reddi:Vijay_Janapa):
  WebCore: Architectural support for mobile Web browsing. 541-552