# Verilog Simulation
使い方がわかったので採用
## 記述ルール(仮)
* 負論理の信号は先頭に`n`をつける   
* 変数の語頭は必ず小文字
