<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:37.2937</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.10.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7021068</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층형 메모리 아키텍처에서의 반도체 다이 결합을 위한 기술</inventionTitle><inventionTitleEng>TECHNIQUES FOR SEMICONDUCTOR DIE COUPLING IN STACKED MEMORY ARCHITECTURES</inventionTitleEng><openDate>2025.07.16</openDate><openNumber>10-2025-0109236</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.06.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 적층형 메모리 아키텍처에서 반도체 다이 결합을 위한 기술을 위한 방법, 시스템 및 디바이스가 기재된다. 반도체 시스템은 다수의 반도체 다이에 의해 형성된 반도체 유닛을 포함할 수 있으며, 각각의 반도체 다이는 개별적으로 분리 가능하도록 제조될 수 있다. 각각의 반도체 다이는 반도체 유닛과 관련된 회로망의 각각의 부분을 포함할 수 있다. 다수의 반도체 다이는 캐리어와 결합될 수 있으며, 각각의 반도체 다이는 적어도 하나의 다른 반도체 다이와 (예를 들어, 전기적으로, 통신적으로) 결합될 수 있다. 반도체 다이 중 적어도 일부는 하나 이상의 메모리 어레이의 각각의 세트와 결합될 수 있으며, 각각의 메모리 어레이는 다수의 반도체 다이 사이의 결합에 기초하여 동작할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2025.04.10</internationOpenDate><internationOpenNumber>WO2025075998</internationOpenNumber><internationalApplicationDate>2024.10.01</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/049476</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서,복수의 제1 반도체 다이를 캐리어에 본딩하는 단계로서, 각각의 제1 반도체 다이는 반도체 유닛의 회로망의 각각의 부분을 포함하는, 상기 캐리어에 본딩하는 단계;상기 복수의 제1 반도체 다이를 캐리어에 본딩한 후에, 상기 복수의 제1 반도체 다이의 각각을 상기 제1 반도체 다이 중 적어도 하나의 다른 제1 반도체 다이와 전기적으로 연결하는 것에 적어도 부분적으로 기초하여 상기 반도체 유닛을 형성하는 단계; 및하나 이상의 제2 반도체 다이의 각각의 세트를 상기 복수의 제1 반도체 다이 중 적어도 하나에 본딩하는 단계로서, 각각의 세트의 제2 반도체 다이의 각각은 각각의 상기 세트가 본딩된 상기 제1 반도체 다이의 반도체 유닛의 회로망의 각각의 부분에 적어도 부분적으로 기초하여 동작 가능한 메모리 어레이를 포함하는, 상기 본딩하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 각각의 상기 제1 반도체 다이를 위해, 상기 회로망의 각각의 부분은 메모리 인터페이스 회로망, 메모리 제어기 회로망, 호스트 제어기 회로망, 호스트 프로세서 회로망, 또는 이들의 임의의 조합을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 반도체 유닛의 제1 반도체 다이의 회로망의 제1 각각의 부분은 제1 논리 함수와 관련되고, 상기 반도체 유닛의 다른 제1 반도체 다이의 회로망의 제2 각각의 부분은 상기 제1 논리 함수와 다른 제2 논리 함수와 관련되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 하나 이상의 제2 반도체 다이의 제1 각각의 세트 및 상기 하나 이상의 제2 반도체 다이의 제2 각각의 세트는 상기 반도체 유닛에 본딩된 제2 반도체 다이의 재구성된 웨이퍼에 포함되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 적어도 복수의 제1 반도체 다이 사이의 상기 캐리어를 따라서 하나 이상의 유전체 물질을 형성하는 단계를 더 포함하되, 상기 하나 이상의 유전체 물질은 상기 제1 반도체 다이의 각각의 기판을 분리하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 하나 이상의 유전체 물질을 통해 제1 깊이로 복수의 제1 캐비티를 형성하는 단계로서, 각각의 상기 제1 캐비티는 상기 제1 반도체 다이 중 적어도 2개와 접촉하는, 상기 제1 캐비티를 형성하는 단계;상기 하나 이상의 유전체 물질을 통해 제2 깊이로 복수의 제2 캐비티를 형성하는 단계로서, 각각의 상기 제2 캐비티는 각각의 상기 제1 반도체 다이의 적어도 일부를 통하는, 상기 제2 캐비티를 형성하는 단계;상기 하나 이상의 유전체 물질을 통해 제3 깊이로 복수의 제3 캐비티를 형성하는 단계로서, 각각의 상기 제3 캐비티는 상기 복수의 제1 반도체 다이 사이에서 상기 캐리어와 접촉하는, 상기 제3 캐비티를 형성하는 단계; 및상기 복수의 제1 캐비티, 상기 복수의 제2 캐비티 및 상기 복수의 제3 캐비티에서 동시에 하나 이상의 도체 물질을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 하나 이상의 도체 물질에 인접한 하나 이상의 제2 유전체 물질에서 하나 이상의 전도성 패드, 하나 이상의 전도성 경로 및 하나 이상의 비아를 형성하는 단계를 더 포함하되, 상기 하나 이상의 전도성 패드, 상기 하나 이상의 전도성 경로, 및 상기 하나 이상의 비아는 상기 하나 이상의 전도성 패드, 상기 하나 이상의 전도성 경로, 및 상기 하나 이상의 비아와 관련된 캐비티에서 하나 이상의 제2 도체 물질을 동시에 형성하는 것에 적어도 부분적으로 기초하여 형성되는, 방법. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 제1 반도체 다이 사이에 하나 이상의 유전체 물질을 관통하는 하나 이상의 비아를 형성하는 단계를 더 포함하되, 상기 하나 이상의 비아의 각각은 상기 하나 이상의 제2 반도체 다이의 세트 중 하나와 결합되는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 하나 이상의 비아 중 적어도 하나는 상기 하나 이상의 제2 반도체 다이의 각각의 세트와 상기 하나 이상의 제2 반도체 다이의 각각의 세트 반대편에 있는 상기 반도체 유닛의 표면 사이의 인터페이스를 제공하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 캐리어의 적어도 일부를 통하는 캐비티를 형성하고 상기 캐비티에서 하나 이상의 도체 물질을 형성하는 것에 적어도 부분적으로 기초하여, 상기 하나 이상의 비아의 각각을 위한 하나 이상의 전기 접점을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 복수의 제1 반도체 다이의 각각을 전기적으로 연결하는 단계는 상기 반도체 유닛의 제1 반도체 다이 위에 복수의 전도성 신호 경로를 형성하는 것에 적어도 부분적으로 기초하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 복수의 제1 반도체 다이 중 적어도 하나에 하나 이상의 제2 반도체 다이의 각각의 세트를 본딩하기 전에, 상기 복수의 제1 반도체 다이의 각각의 제1 반도체 다이와 상기 하나 이상의 제2 반도체 다이의 각각의 세트가 동작 평가를 충족하는지를 검증하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 하나 이상의 제2 반도체 다이의 각각의 세트를 상기 복수의 제1 반도체 다이 중 적어도 하나에 본딩하는 단계는 각각의 상기 세트가 본딩된 상기 제1 반도체 다이의 기판을 관통하는 하나 이상의 비아를 형성하는 것에 적어도 부분적으로 기초하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 캐리어의 적어도 일부를 통하는 캐비티를 형성하고 상기 캐비티에서 하나 이상의 도체 물질을 형성하는 것에 적어도 부분적으로 기초하여, 상기 제1 반도체 다이의 각각을 위한 하나 이상의 전기 접점을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 복수의 제1 반도체 다이를 캐리어에 본딩하는 단계는, 적어도 하나의 제1 반도체 다이에 대해, 상기 적어도 하나의 반도체 다이의 기판 반대편에 있는 적어도 하나의 반도체 다이의 면을 상기 캐리어에 본딩하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 시스템으로서,하나 이상의 물질 레벨을 포함하는 캐리어;상기 캐리어와 본딩된 복수의 제1 반도체 다이로서, 각각의 제1 반도체 다이는 각각의 다른 제1 반도체 다이의 각각의 기판으로부터 분리된 각각의 기판을 포함하고, 각각의 상기 제1 반도체 다이는 적어도 하나의 다른 제1 반도체 다이의 반도체 유닛의 회로망의 각각의 부분과 전기적으로 결합된 반도체 유닛의 회로망의 각각의 부분을 포함하는, 상기 복수의 제1 반도체 다이; 및하나 이상의 제2 반도체 다이의 적어도 한 세트로서, 상기 하나 이상의 제2 반도체 다이의 각각의 세트는 상기 복수의 제1 반도체 다이의 각각의 제1 반도체 다이와 전기적으로 결합되고, 각각의 제2 반도체 다이는 상기 제2 반도체 다이가 연결된 각각의 제1 반도체 다이에 적어도 부분적으로 기초하여 동작 가능한 하나 이상의 메모리 어레이를 포함하는, 상기 하나 이상의 제2 반도체 다이의 적어도 한 세트를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 각각의 상기 제1 반도체 다이에 대해, 상기 회로망의 각각의 부분은 메모리 인터페이스 회로망, 메모리 제어기 회로망, 호스트 제어기 회로망, 호스트 프로세서 회로망, 또는 이들의 임의의 조합을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 복수의 제1 반도체 다이의 각각의 기판 사이에 하나 이상의 유전체 물질의 유전체 부분을 더 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 복수의 제1 반도체 다이 사이의 유전체 부분을 관통하는 하나 이상의 비아를 더 포함하되, 상기 하나 이상의 비아의 각각은 상기 하나 이상의 제2 반도체 다이의 세트 중 하나와 결합되어 상기 복수의 제1 반도체 다이를 우회하는, 시스템.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 하나 이상의 비아 중 적어도 하나는 상기 하나 이상의 제2 반도체 다이의 세트 중 하나와 상기 하나 이상의 제2 반도체 다이의 각각의 세트의 반대편에 있는 상기 반도체 유닛의 표면 사이의 인터페이스를 제공하는, 시스템.</claim></claimInfo><claimInfo><claim>21. 제16항에 있어서,상기 복수의 전도성 신호 경로를 포함하는 재분배층을 더 포함하되, 각각의 상기 제1 반도체 다이는 상기 재분배층을 통해 적어도 하나의 다른 제1 반도체 다이와 전기적으로 결합되는, 시스템.</claim></claimInfo><claimInfo><claim>22. 제16항에 있어서,상기 복수의 제1 반도체 다이 중 적어도 하나의 각각의 기판을 관통하여 형성된 하나 이상의 비아를 더 포함하되, 각각의 상기 비아는 상기 하나 이상의 제2 반도체 다이의 세트 중 적어도 하나와 각각의 상기 제1 반도체 다이 사이의 인터페이스, 상기 적어도 하나의 제1 반도체 다이와 상기 적어도 하나의 다른 제1 반도체 다이 사이의 인터페이스, 또는 둘 다를 제공하는, 시스템.</claim></claimInfo><claimInfo><claim>23. 제16항에 있어서,상기 복수의 제1 반도체 다이 위에 복수의 전도성 패드를 더 포함하되, 상기 복수의 전도성 패드의 각각은 상기 하나 이상의 제2 반도체 다이의 각각의 세트를, 상기 캐리어를 통해 전력 분배망과, 상기 복수의 제1 반도체 다이의 관통 실리콘 비아와, 상기 복수의 제1 반도체 다이 위의 재분배층과, 또는 이들의 임의의 조합과 결합하는, 시스템.</claim></claimInfo><claimInfo><claim>24. 제16항에 있어서,상기 시스템의 표면에 있고 상기 복수의 제1 반도체 다이 중 적어도 하나의 제1 반도체 다이와 결합된 하나 이상의 제1 전기 접점; 및상기 시스템의 표면에 있고 상기 하나 이상의 제2 반도체 다이의 적어도 한 세트와 결합되어 상기 복수의 제1 반도체 다이를 우회하는 하나 이상의 제2 전기 접점을 더 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>25. 시스템으로서,상기 시스템의 반도체 유닛을 형성하기 위해 전기적으로 결합된 복수의 제1 반도체 다이;상기 복수의 제1 반도체 다이의 각각과 관련된 각각의 기판을 분리하는 유전체 물질; 상기 복수의 제1 반도체 다이의 각각을 적어도 하나의 다른 제1 반도체 다이와 전기적으로 연결하는 복수의 전도성 경로를 포함하는 재분배층;각각의 제2 반도체 다이가 복수의 메모리 어레이를 포함하는 제2 반도체 다이의 하나 이상의 세트;상기 제2 반도체 다이의 각각의 세트를 상기 복수의 제1 반도체 다이 중 각각의 제1 반도체 다이와 결합하는 하나 이상의 본딩 패드; 및상기 유전체 물질을 관통하고 상기 복수의 제1 반도체 다이 사이의 복수의 비아로서, 상기 복수의 비아의 각각은 적어도 한 세트의 제2 반도체 다이와 결합되는, 상기 복수의 비아를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 재분배층은,상기 시스템의 두께에 대해 3개의 깊이를 따라서 인접하여 형성된 하나 이상의 제1 도체 물질을 포함하는 제1 부분; 및 상기 제1 부분 위의 제2 부분으로서, 상기 시스템의 두께에 대해 2개의 깊이를 따라서 인접하여 형성된 하나 이상의 제2 도체 물질을 포함하는, 상기 제2 부분을 포함하는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>인도</country><engName>BHUSHAN, Bharat</engName><name>브후샨, 바라트</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>PAREKH, Kunal, R.</engName><name>파레크, 쿠날, 알.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>인도</country><engName>SINGH, Akshay, N.</engName><name>싱, 악셰이, 엔.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.10.06</priorityApplicationDate><priorityApplicationNumber>63/588,642</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.07.17</priorityApplicationDate><priorityApplicationNumber>18/776,197</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.06.24</receiptDate><receiptNumber>1-1-2025-0706251-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.24</receiptDate><receiptNumber>1-1-2025-0706938-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.24</receiptDate><receiptNumber>1-1-2025-0706939-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>1-5-2025-0108312-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>9-5-2025-0773200-57</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257021068.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f8de628c71381914ed4535fc7da89ba7b6159a0c6f26d1b6e82cc7dfcb3ca64074a5315ccd61d7126f86f235e57a482a42df3514243ba8d0</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf64813c06f39a72acbf43d8e748af56b88e98d652f2e2e9f63c5d733d95837bce669da8d81c70dd6658a8fa1e9eed766e509e94fbb53535b6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>