<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:07.247</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.05.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0062276</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2022.11.22</openDate><openNumber>10-2022-0154555</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/482</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/485</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 영역 및 제2 영역을 포함하는 제1 절연층; 상기 제1 절연층의 상기 제1 영역 및 상기 제2 영역의 상면에 배치된 제1 회로 패턴; 및 상기 제1 절연층의 상기 제1 영역에 배치되고, 상기 제1 회로 패턴의 상면을 노출하는 개구부를 포함하는 제1 보호층을 포함하고, 상기 제1 회로 패턴은, 상기 제1 절연층의 상기 제1 영역의 상면에 배치된 제1 패드; 및 상기 제1 절연층의 상기 제2 영역의 상면에 배치된 제2 패드를 포함하고, 상기 제2 패드의 상면에는 홈이 형성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 영역 및 제2 영역을 포함하는 제1 절연층;상기 제1 절연층의 상기 제1 영역 및 상기 제2 영역의 상면에 배치된 제1 회로 패턴; 및상기 제1 절연층의 상기 제1 영역에 배치되고, 상기 제1 회로 패턴의 상면을 노출하는 개구부를 포함하는 제1 보호층을 포함하고,상기 제1 회로 패턴은,상기 제1 절연층의 상기 제1 영역의 상면에 배치된 제1 패드; 및상기 제1 절연층의 상기 제2 영역의 상면에 배치된 제2 패드를 포함하고,상기 제2 패드의 상면에는 홈이 형성된,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 회로 패턴은,상기 제1 절연층의 상면에 매립된 ETS(Embedded Trace Substrate) 구조를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 패드는 제1 형상을 가지고,상기 제2 패드는 상기 제1 형상과 다른 제2 형상을 가진,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 패드의 상면에는,상기 제2 패드에 대응하는 홈이 형성된,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 절연층의 상면은,상기 제1 패드의 상면 및 상기 제2 패드의 상면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 회로 패턴은,상기 제1 절연층의 상기 제1 영역 및 상기 제2 영역에 배치되고, 상기 제1 패드 및 상기 제2 패드 중 적어도 하나와 연결되는 트레이스를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 홈은, 상기 제2 패드의 폭의 30% 내지 90%의 범위의 폭을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 홈은 10㎛ 내지 70㎛의 범위의 폭을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 홈의 깊이는,상기 제1 패드의 깊이의 20% 내지 90%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제5항에 있어서,상기 제1 절연층의 상면과 상기 제1 회로 패턴의 상면 사이의 단차는 1㎛ 내지 8㎛ 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 절연층의 하면에 배치된 제2 절연층; 및상기 제1 절연층의 하면과 상기 제2 절연층의 상면 사이에 배치되는 제2 회로 패턴을 포함하고,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,상기 제2 회로 패턴의 10점 평균 표면 거칠기(Rz)와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,상기 제2 회로 패턴의 10점 평균 표면 거칠기(Rz)보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 회로 패턴의 10점 평균 표면 거칠기(Rz)는,0.01㎛ 내지 0.5㎛ 사이의 범위를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제1 영역 및 제2 영역을 포함하는 제1 절연층;상기 제1 절연층의 상기 제1 영역에 배치된 제1 패드와, 상기 제2 영역의 상면에 배치되고 상면에 홈이 형성된 제2 패드를 포함하는 제1 회로 패턴;상기 제1 절연층의 상기 제1 영역에 배치되고, 상기 제1 회로 패턴의 상면을 노출하는 개구부를 포함하는 제1 보호층;상기 제1 패드 및 상기 제2 패드 상에 배치된 접속부;상기 접속부 상에 배치되는 칩; 및상기 제1 절연층 및 상기 제1 보호층 상에 배치되고, 상기 칩을 몰딩하는 몰딩층을 포함하는,패키지 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 칩은 폭 방향으로 상호 이격되어 배치되는 제1 칩 및 제2 칩을 포함하고,상기 제1 칩은 센트랄 프로세서(CPU)에 대응하고,상기 제2 칩은 그래픽 프로세서(GPU)에 대응하는, 패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, IL SIK</engName><name>남일식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.05.13</receiptDate><receiptNumber>1-1-2021-0556793-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.03</receiptDate><receiptNumber>1-1-2024-0370778-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>9-5-2025-0288080-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.26</receiptDate><receiptNumber>1-1-2025-0589536-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.26</receiptDate><receiptNumber>1-1-2025-0589538-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210062276.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93039bc3a72644a08a148618e04c5fcab94b44fccdfdf5bb5f594390c670fbda9720bf1a6ad0401244e0ab7ffb582d5f0c55b6fa64472bf4b2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd5e2e3afc87ff874d4d0b3fb096c26943b3f70d26aa211f7c3467f0d8d29813bfeb37ee245bf4e6bf4344d306ac303820314aa7be7527fa9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>