41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 120 10 0 \NUL
Dongjing, Wang
22 12 54 82 34 0 \NUL
dwang114
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
19 652 288 719 269 0
alu_1
19 664 312 731 293 0
alu_0
19 628 240 695 221 0
alu_3
19 640 264 707 245 0
alu_2
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 61 200 52 167
1 67 404 58 371
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 61 284 52 263
1 259 74 210 74
1 222 98 259 80
1 234 122 259 86
1 246 146 259 92
1 366 74 415 74
1 378 98 415 80
1 390 122 415 86
1 402 146 415 92
1 522 74 571 74
1 534 98 571 80
1 546 122 571 86
1 558 146 571 92
1 678 74 727 74
1 690 98 727 80
1 702 122 727 86
1 714 146 727 92
1 210 230 259 230
1 222 254 259 236
1 234 278 259 242
1 246 302 259 248
1 421 236 384 254
1 421 230 372 230
1 396 278 421 242
1 408 302 421 248
1 528 230 577 230
1 540 254 577 236
1 552 278 577 242
1 564 302 577 248
1 708 278 733 242
1 720 302 733 248
1 684 230 733 230
1 696 254 733 236
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
19 26 213 93 194 0
kpad_2
19 26 195 93 176 0
kpad_3
19 26 249 93 230 0
kpad_0
19 26 231 93 212 0
kpad_1
31 174 206 223 121 0 2
31 174 288 223 203 0 2
31 174 371 223 286 0 2
31 174 454 223 369 0 2
19 26 177 93 158 0
sel
20 265 170 324 151 0
d_3
20 267 252 326 233 0
d_2
20 266 335 325 316 0
d_1
20 265 418 324 399 0
d_0
14 49 396 98 347
19 25 313 92 294 0
alu_1
19 25 331 92 312 0
alu_0
19 25 277 92 258 0
alu_3
19 25 295 92 276 0
alu_2
22 424 282 695 262 0 \NUL
I set up four muxs, and use it to deal with
22 424 301 643 281 0 \NUL
 ALU outputs and Keypad outputs
22 12 30 120 10 0 \NUL
Dongjing, Wang
22 12 54 82 34 0 \NUL
dwang114
1 82 185 175 166
1 82 203 175 248
1 82 221 175 331
1 82 239 175 414
1 175 190 82 167
1 82 167 175 272
1 82 167 175 355
1 82 167 175 438
1 220 160 266 160
1 220 242 268 242
1 220 325 267 325
1 220 408 266 408
1 175 202 95 371
1 175 284 95 371
1 175 367 95 371
1 175 450 95 371
1 81 267 175 160
1 81 285 175 242
1 81 303 175 325
1 81 321 175 408
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
19 15 407 82 388 0
wadr_1
19 15 389 82 370 0
wadr_0
31 176 458 225 373 0 4
19 15 425 82 406 0
update
19 15 371 82 352 0
clear
5 91 386 140 337 0
24 334 155 383 83 1 1 1
24 440 340 489 268 1 1 1
24 405 278 454 206 1 1 1
24 370 216 419 144 1 1 1
20 725 311 792 292 0
reg3_3
20 725 329 792 310 0
reg3_2
20 725 347 792 328 0
reg3_1
20 725 365 792 346 0
reg3_0
15 208 79 257 30
20 562 497 621 478 0
cl_2
20 562 532 621 513 0
cl_0
20 562 514 621 495 0
cl_1
19 15 353 74 334 0
d_0
19 15 335 74 316 0
d_1
19 15 317 74 298 0
d_2
19 15 299 74 280 0
d_3
5 94 479 143 430 0
22 17 556 288 536 0 \NUL
This is the part include Reg 3 and before.
22 17 575 367 555 0 \NUL
 Also, I use c l_0-2 to finish Reg 0-2 in another pages.
22 12 30 120 10 0 \NUL
Dongjing, Wang
22 12 54 82 34 0 \NUL
dwang114
1 71 361 92 361
1 137 361 384 212
1 137 361 419 274
1 348 151 137 361
1 380 103 726 301
1 416 164 726 319
1 451 226 726 337
1 486 288 726 355
1 335 121 222 400
1 222 400 371 182
1 222 400 406 244
1 222 400 441 306
1 71 379 177 442
1 71 397 177 436
1 254 54 348 85
1 254 54 384 146
1 254 54 419 208
1 254 54 454 270
1 137 361 454 336
1 222 406 563 487
1 222 412 563 504
1 222 418 563 522
1 71 289 335 103
1 71 307 371 164
1 71 325 406 226
1 71 343 441 288
1 140 454 177 454
1 71 415 95 454
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 102 149 82 0 \NUL
CSE 12, Spring 2021
24 365 440 414 368 1 1 1
24 334 381 383 309 1 1 1
24 303 321 352 249 1 1 1
24 272 260 321 188 1 1 1
19 49 226 108 207 0
cl_2
15 193 177 242 128
20 682 423 749 404 0
reg2_3
20 682 441 749 422 0
reg2_2
20 682 459 749 440 0
reg2_1
20 682 477 749 458 0
reg2_0
19 49 244 116 225 0
clear
5 125 259 174 210 0
19 53 348 112 329 0
d_0
19 53 330 112 311 0
d_1
19 53 312 112 293 0
d_2
19 53 294 112 275 0
d_3
22 17 556 172 536 0 \NUL
This is the part of Reg2
22 12 30 120 10 0 \NUL
Dongjing, Wang
22 12 54 82 34 0 \NUL
dwang114
1 239 152 286 190
1 239 152 317 251
1 239 152 348 311
1 239 152 379 370
1 105 216 273 226
1 105 216 304 287
1 105 216 335 347
1 105 216 366 406
1 105 234 126 234
1 171 234 286 256
1 171 234 317 317
1 171 234 348 377
1 171 234 379 436
1 318 208 683 413
1 349 269 683 431
1 380 329 683 449
1 411 388 683 467
1 109 284 273 208
1 109 302 304 269
1 109 320 335 329
1 109 338 366 388
38 5
20 723 355 790 336 0
reg1_3
20 723 373 790 354 0
reg1_2
20 723 391 790 372 0
reg1_1
20 723 409 790 390 0
reg1_0
24 340 367 389 295 1 1 1
24 309 308 358 236 1 1 1
24 278 248 327 176 1 1 1
24 247 187 296 115 1 1 1
15 168 104 217 55
19 24 153 83 134 0
cl_1
19 24 171 91 152 0
clear
5 100 186 149 137 0
19 28 275 87 256 0
d_0
19 28 257 87 238 0
d_1
19 28 239 87 220 0
d_2
19 28 221 87 202 0
d_3
22 17 556 172 536 0 \NUL
This is the part of Reg1
1 214 79 261 117
1 214 79 292 178
1 214 79 323 238
1 214 79 354 297
1 80 161 101 161
1 146 161 261 183
1 146 161 292 244
1 146 161 323 304
1 146 161 354 363
1 80 143 248 153
1 80 143 279 214
1 80 143 310 274
1 80 143 341 333
1 293 135 724 345
1 324 196 724 363
1 355 256 724 381
1 386 315 724 399
1 84 211 248 135
1 84 229 279 196
1 84 247 310 256
1 84 265 341 315
38 6
24 340 367 389 295 1 1 1
24 309 308 358 236 1 1 1
24 278 248 327 176 1 1 1
24 247 187 296 115 1 1 1
19 24 153 83 134 0
cl_0
19 24 171 91 152 0
clear
5 100 186 149 137 0
15 168 104 217 55
20 651 315 718 296 0
reg0_3
20 651 333 718 314 0
reg0_2
20 651 351 718 332 0
reg0_1
20 651 369 718 350 0
reg0_0
19 28 275 87 256 0
d_0
19 28 257 87 238 0
d_1
19 28 239 87 220 0
d_2
19 28 221 87 202 0
d_3
22 17 556 172 536 0 \NUL
This is the part of Reg0
1 80 161 101 161
1 80 143 248 153
1 80 143 279 214
1 80 143 310 274
1 80 143 341 333
1 214 79 261 117
1 214 79 292 178
1 214 79 323 238
1 214 79 354 297
1 146 161 261 183
1 146 161 292 244
1 146 161 323 304
1 146 161 354 363
1 293 135 652 305
1 324 196 652 323
1 355 256 652 341
1 386 315 652 359
1 84 211 248 135
1 84 229 279 196
1 84 247 310 256
1 84 265 341 315
38 7
31 167 124 216 39 0 1
31 167 208 216 123 0 1
31 167 378 216 293 0 1
31 167 293 216 208 0 1
31 533 121 582 36 0 1
31 533 205 582 120 0 1
31 533 375 582 290 0 1
31 533 290 582 205 0 1
19 20 291 79 272 0
reg1_0
19 20 273 79 254 0
reg1_1
19 20 255 79 236 0
reg1_2
19 20 237 79 218 0
reg1_3
19 20 205 79 186 0
reg2_0
19 20 187 79 168 0
reg2_1
19 20 169 79 150 0
reg2_2
19 20 151 79 132 0
reg2_3
19 20 120 79 101 0
reg3_0
19 20 84 79 65 0
reg3_2
19 20 66 79 47 0
reg3_3
14 81 456 130 407
14 445 454 494 405
19 407 414 474 395 0
adr2_1
19 407 396 474 377 0
adr2_0
20 277 179 344 160 0
in1_3
20 277 197 344 178 0
in1_2
20 277 215 344 196 0
in1_1
20 277 233 344 214 0
in1_0
20 656 171 723 152 0
in2_3
20 656 189 723 170 0
in2_2
20 656 207 723 188 0
in2_1
20 656 225 723 206 0
in2_0
19 20 102 79 83 0
reg3_1
19 19 402 86 383 0
adr1_0
19 19 420 86 401 0
adr1_1
19 19 341 78 322 0
reg0_2
19 19 323 78 304 0
reg0_3
19 19 359 78 340 0
reg0_1
19 19 377 78 358 0
reg0_0
19 407 369 466 350 0
reg0_0
19 407 351 466 332 0
reg0_1
19 407 333 466 314 0
reg0_2
19 407 315 466 296 0
reg0_3
19 408 283 467 264 0
reg1_0
19 408 265 467 246 0
reg1_1
19 408 247 467 228 0
reg1_2
19 408 229 467 210 0
reg1_3
19 408 197 467 178 0
reg2_0
19 408 179 467 160 0
reg2_1
19 408 161 467 142 0
reg2_2
19 408 143 467 124 0
reg2_3
19 408 112 467 93 0
reg3_0
19 408 94 467 75 0
reg3_1
19 408 76 467 57 0
reg3_2
19 408 58 467 39 0
reg3_3
22 17 556 434 536 0 \NUL
The left part is Read Address 1, the right part is Read Address 2
1 127 431 168 120
1 168 204 127 431
1 168 289 127 431
1 168 374 127 431
1 534 117 491 429
1 534 201 491 429
1 534 286 491 429
1 534 371 491 429
1 534 99 463 404
1 534 183 463 404
1 534 268 463 404
1 534 105 463 386
1 534 189 463 386
1 534 274 463 386
1 534 359 463 386
1 534 353 463 404
1 213 78 278 169
1 213 162 278 187
1 213 247 278 205
1 213 332 278 223
1 579 75 657 161
1 579 159 657 179
1 579 244 657 197
1 579 329 657 215
1 75 392 168 362
1 168 277 75 392
1 168 192 75 392
1 168 108 75 392
1 168 102 75 410
1 168 186 75 410
1 168 271 75 410
1 168 356 75 410
1 75 367 168 338
1 76 281 168 332
1 76 195 168 326
1 168 320 76 110
1 76 92 168 235
1 168 241 76 177
1 168 247 76 263
1 168 253 75 349
1 76 74 168 150
1 168 156 76 159
1 168 162 76 245
1 168 168 75 331
1 168 66 76 56
1 168 72 76 141
1 168 78 76 227
1 168 84 75 313
1 464 48 534 63
1 534 69 464 133
1 534 75 464 219
1 534 81 463 305
1 464 66 534 147
1 534 153 464 151
1 534 159 464 237
1 534 165 463 323
1 464 84 534 232
1 464 169 534 238
1 464 255 534 244
1 463 341 534 250
1 464 102 534 317
1 464 187 534 323
1 464 273 534 329
1 463 359 534 335
38 8
20 714 273 781 254 0
alu_3
20 714 291 781 272 0
alu_2
20 714 309 781 290 0
alu_1
20 714 327 781 308 0
alu_0
19 33 255 92 236 0
in1_3
19 33 272 92 253 0
in1_2
19 33 290 92 271 0
in1_1
19 33 308 92 289 0
in1_0
19 33 338 92 319 0
in2_3
19 33 356 92 337 0
in2_2
19 33 392 92 373 0
in2_0
19 33 374 92 355 0
in2_1
31 380 306 429 221 0 1
31 380 388 429 303 0 1
31 380 469 429 384 0 1
14 675 546 724 497
31 380 225 429 140 0 1
22 17 556 415 536 0 \NUL
This is the part of ALU output. I use four muxs to replace ALU
1 381 284 89 364
1 381 290 89 382
1 381 366 89 382
1 381 372 89 382
1 381 447 89 364
1 381 453 89 382
1 381 302 721 521
1 381 384 721 521
1 381 465 721 521
1 426 260 715 281
1 715 299 426 342
1 715 317 426 423
1 381 203 89 364
1 381 209 89 382
1 381 221 721 521
1 426 179 715 263
1 89 298 381 429
1 89 245 381 423
1 89 262 381 417
1 89 280 381 411
1 89 280 381 348
1 89 298 381 342
1 89 245 381 336
1 89 262 381 330
1 89 262 381 266
1 89 280 381 260
1 89 298 381 254
1 89 245 381 248
1 89 245 381 185
1 89 262 381 179
1 89 280 381 173
1 89 298 381 167
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34