#Substrate Graph
# noVertices
50
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 971 971 1
1 37 37 0
2 99 99 1
3 1033 1033 1
4 223 223 1
5 124 124 1
6 933 933 1
7 956 956 1
8 329 329 1
9 1008 1008 1
10 99 99 1
11 37 37 0
12 37 37 0
13 37 37 0
14 279 279 1
15 124 124 1
16 217 217 1
17 380 380 1
18 124 124 1
19 31 31 1
20 516 516 1
21 37 37 0
22 37 37 0
23 167 167 1
24 37 37 0
25 229 229 1
26 37 37 0
27 37 37 0
28 37 37 0
29 99 99 1
30 37 37 0
31 37 37 0
32 37 37 0
33 37 37 0
34 31 31 1
35 659 659 1
36 37 37 0
37 37 37 0
38 37 37 0
39 223 223 1
40 37 37 0
41 37 37 0
42 37 37 0
43 37 37 0
44 37 37 0
45 279 279 1
46 37 37 0
47 37 37 0
48 37 37 0
49 124 124 1
# Arcs: idS idT delay bandwidth
0 1 4 37
1 0 4 37
0 2 3 62
2 0 3 62
0 3 3 218
3 0 3 218
0 4 4 93
4 0 4 93
0 6 6 218
6 0 6 218
0 17 8 125
17 0 8 125
0 9 4 218
9 0 4 218
2 13 9 37
13 2 9 37
3 5 6 62
5 3 6 62
3 6 7 218
6 3 7 218
3 7 1 218
7 3 1 218
3 10 4 62
10 3 4 62
3 48 6 37
48 3 6 37
3 9 9 218
9 3 9 218
4 23 6 93
23 4 6 93
4 31 2 37
31 4 2 37
5 8 6 62
8 5 6 62
6 9 9 218
9 6 9 218
6 14 9 93
14 6 9 93
6 18 9 62
18 6 9 62
6 34 8 31
34 6 8 31
6 45 1 93
45 6 1 93
7 11 4 37
11 7 4 37
7 15 3 62
15 7 3 62
7 16 3 93
16 7 3 93
7 21 6 37
21 7 6 37
7 26 5 37
26 7 5 37
7 28 6 37
28 7 6 37
7 29 5 62
29 7 5 62
7 39 4 93
39 7 4 93
7 14 6 93
14 7 6 93
7 35 8 187
35 7 8 187
8 12 6 37
12 8 6 37
8 20 3 156
20 8 3 156
8 22 4 37
22 8 4 37
8 47 3 37
47 8 3 37
9 17 5 125
17 9 5 125
9 24 4 37
24 9 4 37
9 36 8 37
36 9 8 37
9 45 3 93
45 9 3 93
9 49 1 62
49 9 1 62
10 38 4 37
38 10 4 37
14 35 3 93
35 14 3 93
15 35 1 62
35 15 1 62
16 19 2 31
19 16 2 31
16 25 8 93
25 16 8 93
17 37 4 37
37 17 4 37
17 45 5 93
45 17 5 93
18 25 5 62
25 18 5 62
20 27 8 37
27 20 8 37
20 33 8 37
33 20 8 37
20 35 1 187
35 20 1 187
20 43 7 37
43 20 7 37
20 49 6 62
49 20 6 62
23 32 3 37
32 23 3 37
23 41 6 37
41 23 6 37
25 30 9 37
30 25 9 37
25 46 8 37
46 25 8 37
29 42 4 37
42 29 4 37
35 44 4 37
44 35 4 37
35 39 4 93
39 35 4 93
39 40 5 37
40 39 5 37
