TimeQuest Timing Analyzer report for serial
Sat Oct 17 18:39:11 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clkbaud8x'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkbaud8x'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clkbaud8x'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clkbaud8x'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clkbaud8x'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clkbaud8x'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; serial                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }       ;
; clkbaud8x  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkbaud8x } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 199.84 MHz ; 199.84 MHz      ; clk        ;      ;
; 290.19 MHz ; 290.19 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk       ; -4.004 ; -124.940       ;
; clkbaud8x ; -2.446 ; -60.225        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.326 ; -2.326        ;
; clkbaud8x ; 0.090  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk       ; -3.000 ; -60.993                      ;
; clkbaud8x ; -1.487 ; -57.993                      ;
+-----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.004 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -4.004 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.924      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.995 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.915      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.972 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.395      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.828 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.748      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.809 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.729      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.714      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.661 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.581      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.631 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.551      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.607 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.527      ;
; -3.527 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.396      ; 4.924      ;
; -3.518 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.396      ; 4.915      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.500 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.420      ;
; -3.495 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.101     ; 4.395      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
; -3.493 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.413      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkbaud8x'                                                                        ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.446 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.372      ;
; -2.446 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.372      ;
; -2.446 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.372      ;
; -2.312 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.238      ;
; -2.312 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.238      ;
; -2.312 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.238      ;
; -2.293 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.218      ;
; -2.293 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.218      ;
; -2.293 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.218      ;
; -2.287 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.209      ;
; -2.287 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.209      ;
; -2.287 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.209      ;
; -2.282 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.207      ;
; -2.282 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.207      ;
; -2.282 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 3.207      ;
; -2.275 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.197      ;
; -2.267 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.189      ;
; -2.267 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.189      ;
; -2.267 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.189      ;
; -2.182 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.108      ;
; -2.182 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.108      ;
; -2.182 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.108      ;
; -2.128 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.051      ;
; -2.128 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.051      ;
; -2.128 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.051      ;
; -2.105 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 3.031      ;
; -2.070 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.995      ;
; -2.067 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.992      ;
; -2.067 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.992      ;
; -2.067 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.992      ;
; -2.046 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.968      ;
; -2.046 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.968      ;
; -2.046 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.968      ;
; -2.041 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 2.967      ;
; -1.994 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.919      ;
; -1.990 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.913      ;
; -1.990 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.913      ;
; -1.990 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.913      ;
; -1.967 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 2.893      ;
; -1.953 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.878      ;
; -1.953 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.878      ;
; -1.953 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.878      ;
; -1.920 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.842      ;
; -1.920 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.842      ;
; -1.920 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.842      ;
; -1.903 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 2.829      ;
; -1.876 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.797      ;
; -1.875 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.796      ;
; -1.874 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.795      ;
; -1.864 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.787      ;
; -1.864 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.787      ;
; -1.864 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.787      ;
; -1.858 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.783      ;
; -1.841 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 2.767      ;
; -1.833 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.755      ;
; -1.819 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.742      ;
; -1.819 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.742      ;
; -1.808 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.729      ;
; -1.807 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.728      ;
; -1.806 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.727      ;
; -1.803 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.724      ;
; -1.777 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.075     ; 2.703      ;
; -1.772 ; send_state[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.696      ;
; -1.753 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.677      ;
; -1.753 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.677      ;
; -1.753 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.677      ;
; -1.716 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.641      ;
; -1.710 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.631      ;
; -1.709 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.630      ;
; -1.708 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.629      ;
; -1.681 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.604      ;
; -1.681 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.604      ;
; -1.671 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.593      ;
; -1.652 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.573      ;
; -1.651 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.572      ;
; -1.650 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.571      ;
; -1.647 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.568      ;
; -1.635 ; state_rec[3]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.556      ;
; -1.628 ; div8_tras_reg[1] ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.550      ;
; -1.614 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.100     ; 2.515      ;
; -1.603 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.076     ; 2.528      ;
; -1.603 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.527      ;
; -1.599 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.523      ;
; -1.584 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.397      ; 2.982      ;
; -1.577 ; div8_tras_reg[1] ; state_tras[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.499      ;
; -1.576 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.498      ;
; -1.575 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.398      ; 2.974      ;
; -1.573 ; div8_tras_reg[1] ; state_tras[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.495      ;
; -1.555 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.478      ;
; -1.555 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.478      ;
; -1.550 ; div8_rec_reg[0]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.390      ; 2.941      ;
; -1.550 ; div8_rec_reg[0]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.390      ; 2.941      ;
; -1.550 ; div8_rec_reg[0]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.390      ; 2.941      ;
; -1.545 ; div8_rec_reg[0]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.392      ; 2.938      ;
; -1.545 ; div8_rec_reg[0]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.392      ; 2.938      ;
; -1.545 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.392      ; 2.938      ;
; -1.545 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.392      ; 2.938      ;
; -1.545 ; div8_rec_reg[0]  ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.392      ; 2.938      ;
; -1.543 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.077     ; 2.467      ;
; -1.518 ; key_entry2       ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.396      ; 2.915      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.326 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.587      ; 0.764      ;
; -1.844 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.587      ; 0.746      ;
; 0.453  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.604  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.394      ;
; 0.612  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.402      ;
; 0.618  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.408      ;
; 0.620  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.410      ;
; 0.632  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.634  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.420      ;
; 0.643  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.429      ;
; 0.661  ; cnt_delay[8]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.451      ;
; 0.726  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.734  ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.524      ;
; 0.735  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.525      ;
; 0.743  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.745  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.748  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.751  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.064      ;
; 0.751  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.541      ;
; 0.755  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.068      ;
; 0.755  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.541      ;
; 0.756  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.542      ;
; 0.760  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.762  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.551      ;
; 0.766  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.079      ;
; 0.767  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.772  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773  ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.559      ;
; 0.774  ; div_reg[8]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.560      ;
; 0.774  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.560      ;
; 0.783  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.569      ;
; 0.783  ; div_reg[8]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.569      ;
; 0.788  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.894  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.574      ; 1.680      ;
; 0.896  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.682      ;
; 0.905  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.691      ;
; 0.912  ; div_reg[6]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.698      ;
; 0.914  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.700      ;
; 0.921  ; div_reg[6]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.707      ;
; 0.923  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.709      ;
; 0.925  ; cnt_delay[12]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.715      ;
; 0.935  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.248      ;
; 0.940  ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.730      ;
; 0.955  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.960  ; cnt_delay[7]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.750      ;
; 0.961  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.963  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.966  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.966  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.967  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.757      ;
; 0.970  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.974  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 0.974  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.764      ;
; 0.978  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 0.979  ; cnt_delay[6]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.769      ;
; 0.985  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.278      ;
; 1.035  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.821      ;
; 1.041  ; cnt_delay[2]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.831      ;
; 1.044  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.830      ;
; 1.047  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.837      ;
; 1.052  ; div_reg[6]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.838      ;
; 1.053  ; div_reg[4]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.839      ;
; 1.056  ; cnt_delay[12]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.846      ;
; 1.061  ; div_reg[6]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.847      ;
; 1.062  ; div_reg[4]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.574      ; 1.848      ;
; 1.092  ; cnt_delay[5]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.882      ;
; 1.094  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.884      ;
; 1.097  ; div_reg[1]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.409      ;
; 1.098  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.410      ;
; 1.098  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.410      ;
; 1.100  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.105  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.417      ;
; 1.108  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.420      ;
; 1.114  ; div_reg[0]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.426      ;
; 1.115  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.905      ;
; 1.116  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.429      ;
; 1.117  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.100      ; 1.429      ;
; 1.118  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119  ; cnt_delay[4]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.909      ;
; 1.127  ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkbaud8x'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.090 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.932      ; 1.264      ;
; 0.392 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 1.428      ; 2.062      ;
; 0.434 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 0.746      ;
; 0.454 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.463 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.569      ; 1.244      ;
; 0.512 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.804      ;
; 0.523 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 0.835      ;
; 0.573 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.865      ;
; 0.574 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.866      ;
; 0.704 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.083      ; 0.999      ;
; 0.717 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.573      ; 1.502      ;
; 0.719 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.031      ;
; 0.746 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.038      ;
; 0.763 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.102      ; 1.077      ;
; 0.767 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.059      ;
; 0.780 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.072      ;
; 0.790 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.082      ;
; 0.792 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.084      ;
; 0.796 ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.586      ;
; 0.799 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.091      ;
; 0.812 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.602      ;
; 0.840 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.132      ;
; 0.842 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.134      ;
; 0.846 ; div8_tras_reg[2] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.636      ;
; 0.891 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.203      ;
; 0.897 ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 1.686      ;
; 0.939 ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.231      ;
; 0.940 ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 1.729      ;
; 0.960 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.251      ;
; 0.960 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.251      ;
; 0.961 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.253      ;
; 0.962 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.253      ;
; 0.974 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.261      ;
; 0.975 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.262      ;
; 0.975 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.262      ;
; 0.981 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.273      ;
; 0.982 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.083      ; 1.277      ;
; 0.991 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.283      ;
; 0.992 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.284      ;
; 1.006 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.298      ;
; 1.013 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.302      ;
; 1.033 ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.823      ;
; 1.072 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.364      ;
; 1.079 ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 1.868      ;
; 1.106 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.083      ; 1.401      ;
; 1.121 ; key_entry1       ; txd_buf[1]       ; clk          ; clkbaud8x   ; 0.000        ; 0.935      ; 2.298      ;
; 1.121 ; key_entry1       ; txd_buf[5]       ; clk          ; clkbaud8x   ; 0.000        ; 0.935      ; 2.298      ;
; 1.121 ; key_entry1       ; txd_buf[6]       ; clk          ; clkbaud8x   ; 0.000        ; 0.935      ; 2.298      ;
; 1.123 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.415      ;
; 1.125 ; key_entry1       ; txd_buf[2]       ; clk          ; clkbaud8x   ; 0.000        ; 0.932      ; 2.299      ;
; 1.125 ; key_entry1       ; txd_buf[3]       ; clk          ; clkbaud8x   ; 0.000        ; 0.932      ; 2.299      ;
; 1.125 ; key_entry1       ; txd_buf[0]       ; clk          ; clkbaud8x   ; 0.000        ; 0.932      ; 2.299      ;
; 1.136 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.098      ; 1.447      ;
; 1.141 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.433      ;
; 1.159 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.451      ;
; 1.166 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.478      ;
; 1.172 ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 1.961      ;
; 1.173 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.102      ; 1.487      ;
; 1.183 ; div8_tras_reg[0] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.973      ;
; 1.190 ; div8_tras_reg[1] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.578      ; 1.980      ;
; 1.196 ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.488      ;
; 1.198 ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.490      ;
; 1.200 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.492      ;
; 1.205 ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.497      ;
; 1.213 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.505      ;
; 1.228 ; send_state[0]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.520      ;
; 1.231 ; key_entry2       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.576      ; 2.019      ;
; 1.233 ; send_state[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.525      ;
; 1.278 ; state_tras[3]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 2.067      ;
; 1.285 ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.578      ;
; 1.289 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.581      ;
; 1.296 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.083      ; 1.591      ;
; 1.322 ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.577      ; 2.111      ;
; 1.332 ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.621      ;
; 1.334 ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.623      ;
; 1.334 ; send_state[2]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.623      ;
; 1.335 ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.077      ; 1.624      ;
; 1.339 ; state_tras[1]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.631      ;
; 1.350 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.100      ; 1.662      ;
; 1.369 ; state_rec[1]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.662      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart                   ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp               ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]              ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]               ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]               ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]               ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]               ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart                  ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; 0.169  ; 0.389        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]              ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; 0.171  ; 0.391        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|inclk[0] ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|outclk   ;
; 0.417  ; 0.605        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.417  ; 0.605        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.417  ; 0.605        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]              ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart                   ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp               ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; 0.420  ; 0.608        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.012 ; 3.218 ; Rise       ; clk             ;
; rst       ; clk        ; 4.259 ; 4.534 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.135 ; 2.378 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.063 ; -2.218 ; Rise       ; clk             ;
; rst       ; clk        ; -2.144 ; -2.430 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.594 ; -1.824 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 13.067 ; 13.008 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 11.305 ; 11.211 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 12.197 ; 11.947 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 12.694 ; 12.363 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 12.816 ; 12.551 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 11.591 ; 11.513 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 12.786 ; 12.447 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 13.067 ; 13.008 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 11.128 ; 10.886 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.969  ; 9.006  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 9.398  ; 9.195  ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 9.615  ; 9.430  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 9.876  ; 9.662  ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 9.398  ; 9.195  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 9.516  ; 9.336  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.843  ; 9.719  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 9.491  ; 9.280  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 11.247 ; 11.147 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 9.974  ; 9.757  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.617  ; 8.654  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 213.31 MHz ; 213.31 MHz      ; clk        ;      ;
; 308.07 MHz ; 308.07 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -3.688 ; -114.045      ;
; clkbaud8x ; -2.246 ; -53.828       ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.149 ; -2.149        ;
; clkbaud8x ; 0.063  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -60.993                     ;
; clkbaud8x ; -1.487 ; -57.993                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.688 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.685 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.544     ; 4.143      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.682 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.611      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.524 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.453      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.509 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.387 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.316      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.338 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.267      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.301 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.230      ;
; -3.235 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.380      ; 4.617      ;
; -3.232 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.143      ;
; -3.229 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.380      ; 4.611      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.110      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
; -3.177 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.106      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.246 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.179      ;
; -2.246 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.179      ;
; -2.246 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.179      ;
; -2.117 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.050      ;
; -2.117 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.050      ;
; -2.117 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.050      ;
; -2.060 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.992      ;
; -2.060 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.992      ;
; -2.060 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.992      ;
; -2.050 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.982      ;
; -2.050 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.982      ;
; -2.050 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.982      ;
; -2.048 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.979      ;
; -2.031 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.962      ;
; -2.031 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.962      ;
; -2.031 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.962      ;
; -2.024 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.955      ;
; -2.024 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.955      ;
; -2.024 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.955      ;
; -2.001 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.934      ;
; -2.001 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.934      ;
; -2.001 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.934      ;
; -1.946 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.878      ;
; -1.946 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.878      ;
; -1.946 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.878      ;
; -1.900 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.833      ;
; -1.893 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.825      ;
; -1.893 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.825      ;
; -1.893 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.825      ;
; -1.892 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.825      ;
; -1.839 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.771      ;
; -1.824 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.755      ;
; -1.824 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.755      ;
; -1.824 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.755      ;
; -1.817 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.749      ;
; -1.817 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.749      ;
; -1.817 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.749      ;
; -1.778 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.710      ;
; -1.778 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.710      ;
; -1.778 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.710      ;
; -1.771 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.704      ;
; -1.769 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.701      ;
; -1.763 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.696      ;
; -1.722 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.653      ;
; -1.721 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.652      ;
; -1.720 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.651      ;
; -1.705 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.636      ;
; -1.705 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.636      ;
; -1.705 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.636      ;
; -1.701 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.633      ;
; -1.701 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.633      ;
; -1.701 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.633      ;
; -1.662 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.594      ;
; -1.662 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.594      ;
; -1.655 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.588      ;
; -1.649 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.581      ;
; -1.647 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.580      ;
; -1.615 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.546      ;
; -1.590 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.521      ;
; -1.590 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.521      ;
; -1.590 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.521      ;
; -1.563 ; send_state[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.494      ;
; -1.562 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.493      ;
; -1.561 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.492      ;
; -1.560 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.491      ;
; -1.539 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.470      ;
; -1.538 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.469      ;
; -1.538 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.469      ;
; -1.535 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.466      ;
; -1.533 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.465      ;
; -1.533 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.465      ;
; -1.519 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.451      ;
; -1.489 ; div8_tras_reg[1] ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.420      ;
; -1.472 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.404      ;
; -1.454 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.385      ;
; -1.440 ; div8_tras_reg[1] ; state_tras[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.371      ;
; -1.439 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.370      ;
; -1.435 ; div8_tras_reg[1] ; state_tras[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.366      ;
; -1.433 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.364      ;
; -1.432 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.363      ;
; -1.432 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.363      ;
; -1.431 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.362      ;
; -1.429 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.360      ;
; -1.426 ; state_rec[3]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.357      ;
; -1.418 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.090     ; 2.330      ;
; -1.417 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.348      ;
; -1.417 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.349      ;
; -1.417 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.349      ;
; -1.392 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.323      ;
; -1.361 ; div8_rec_reg[0]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.371      ; 2.734      ;
; -1.361 ; div8_rec_reg[0]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.371      ; 2.734      ;
; -1.361 ; div8_rec_reg[0]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.371      ; 2.734      ;
; -1.360 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.373      ; 2.735      ;
; -1.360 ; div8_tras_reg[2] ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.291      ;
; -1.356 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.374      ; 2.732      ;
; -1.350 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.282      ;
; -1.348 ; div8_rec_reg[0]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.375      ; 2.725      ;
; -1.348 ; div8_rec_reg[0]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.375      ; 2.725      ;
; -1.348 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.375      ; 2.725      ;
; -1.348 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.375      ; 2.725      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.149 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.377      ; 0.693      ;
; -1.673 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.377      ; 0.669      ;
; 0.402  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.546  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.544      ; 1.285      ;
; 0.549  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.288      ;
; 0.555  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.294      ;
; 0.557  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.296      ;
; 0.564  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.535      ; 1.294      ;
; 0.567  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.297      ;
; 0.583  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.313      ;
; 0.595  ; cnt_delay[8]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.334      ;
; 0.644  ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.544      ; 1.383      ;
; 0.646  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.385      ;
; 0.659  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.535      ; 1.389      ;
; 0.664  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.403      ;
; 0.665  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.395      ;
; 0.675  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.961      ;
; 0.687  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.688  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688  ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.535      ; 1.418      ;
; 0.689  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.419      ;
; 0.690  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690  ; div_reg[8]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.420      ;
; 0.692  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.692  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.422      ;
; 0.693  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.693  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.694  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.984      ;
; 0.701  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.987      ;
; 0.704  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.435      ;
; 0.706  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706  ; div_reg[8]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.436      ;
; 0.708  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.712  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.715  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.001      ;
; 0.718  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.732  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.000      ;
; 0.780  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.535      ; 1.510      ;
; 0.787  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.517      ;
; 0.808  ; div_reg[6]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.538      ;
; 0.812  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.542      ;
; 0.813  ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.544      ; 1.552      ;
; 0.814  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.544      ;
; 0.823  ; div_reg[6]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.553      ;
; 0.825  ; cnt_delay[12]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.564      ;
; 0.828  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.558      ;
; 0.862  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.148      ;
; 0.868  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.868  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.869  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.137      ;
; 0.870  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.138      ;
; 0.871  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 0.872  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.140      ;
; 0.873  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.141      ;
; 0.878  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.883  ; cnt_delay[7]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.622      ;
; 0.889  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.157      ;
; 0.891  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.630      ;
; 0.892  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.631      ;
; 0.898  ; cnt_delay[6]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.637      ;
; 0.903  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.633      ;
; 0.908  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.647      ;
; 0.927  ; cnt_delay[2]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.666      ;
; 0.930  ; div_reg[6]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.660      ;
; 0.931  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.661      ;
; 0.932  ; cnt_delay[12]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.671      ;
; 0.932  ; div_reg[4]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.662      ;
; 0.945  ; div_reg[6]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.675      ;
; 0.948  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.687      ;
; 0.949  ; div_reg[4]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.679      ;
; 1.003  ; cnt_delay[5]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.742      ;
; 1.009  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.295      ;
; 1.009  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.295      ;
; 1.010  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.296      ;
; 1.011  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.297      ;
; 1.012  ; div_reg[1]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.298      ;
; 1.013  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.019  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.020  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.306      ;
; 1.020  ; cnt_delay[4]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.759      ;
; 1.022  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.544      ; 1.761      ;
; 1.024  ; div_reg[3]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.754      ;
; 1.025  ; div_reg[5]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.535      ; 1.755      ;
; 1.025  ; div_reg[0]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.311      ;
; 1.027  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.313      ;
; 1.028  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.063 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.872      ; 1.160      ;
; 0.291 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 1.334      ; 1.850      ;
; 0.384 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.416 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.532      ; 1.143      ;
; 0.481 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.748      ;
; 0.488 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 0.774      ;
; 0.531 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.798      ;
; 0.532 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.799      ;
; 0.617 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.533      ; 1.345      ;
; 0.623 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 0.891      ;
; 0.665 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 0.951      ;
; 0.683 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.095      ; 0.973      ;
; 0.693 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.960      ;
; 0.711 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.978      ;
; 0.726 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.992      ;
; 0.732 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.999      ;
; 0.735 ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.002      ;
; 0.744 ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.475      ;
; 0.746 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.013      ;
; 0.753 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.484      ;
; 0.778 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.045      ;
; 0.783 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.050      ;
; 0.794 ; div8_tras_reg[2] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.525      ;
; 0.794 ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.524      ;
; 0.837 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 1.122      ;
; 0.841 ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.571      ;
; 0.846 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.112      ;
; 0.847 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.113      ;
; 0.848 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.114      ;
; 0.857 ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.124      ;
; 0.863 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.069      ; 1.127      ;
; 0.864 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.069      ; 1.128      ;
; 0.865 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.069      ; 1.129      ;
; 0.892 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.159      ;
; 0.893 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.160      ;
; 0.895 ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.161      ;
; 0.906 ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.637      ;
; 0.915 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.182      ;
; 0.916 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.183      ;
; 0.919 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.185      ;
; 0.933 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.201      ;
; 0.967 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.233      ;
; 0.980 ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.710      ;
; 0.990 ; key_entry1       ; txd_buf[1]       ; clk          ; clkbaud8x   ; 0.000        ; 0.873      ; 2.088      ;
; 0.990 ; key_entry1       ; txd_buf[5]       ; clk          ; clkbaud8x   ; 0.000        ; 0.873      ; 2.088      ;
; 0.990 ; key_entry1       ; txd_buf[6]       ; clk          ; clkbaud8x   ; 0.000        ; 0.873      ; 2.088      ;
; 0.997 ; key_entry1       ; txd_buf[2]       ; clk          ; clkbaud8x   ; 0.000        ; 0.872      ; 2.094      ;
; 0.997 ; key_entry1       ; txd_buf[3]       ; clk          ; clkbaud8x   ; 0.000        ; 0.872      ; 2.094      ;
; 0.997 ; key_entry1       ; txd_buf[0]       ; clk          ; clkbaud8x   ; 0.000        ; 0.872      ; 2.094      ;
; 0.998 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.264      ;
; 1.021 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.293      ;
; 1.033 ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.763      ;
; 1.035 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.086      ; 1.316      ;
; 1.036 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.091      ; 1.324      ;
; 1.038 ; div8_tras_reg[1] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.769      ;
; 1.039 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.307      ;
; 1.052 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.095      ; 1.342      ;
; 1.076 ; div8_tras_reg[0] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.536      ; 1.807      ;
; 1.087 ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.354      ;
; 1.095 ; key_entry2       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.534      ; 1.824      ;
; 1.113 ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.380      ;
; 1.117 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.384      ;
; 1.126 ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; send_state[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.394      ;
; 1.130 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.397      ;
; 1.132 ; send_state[0]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.399      ;
; 1.140 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.407      ;
; 1.155 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.423      ;
; 1.162 ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.429      ;
; 1.164 ; state_tras[3]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.894      ;
; 1.164 ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.894      ;
; 1.203 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.090      ; 1.488      ;
; 1.214 ; state_tras[1]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.481      ;
; 1.227 ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.493      ;
; 1.230 ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.496      ;
; 1.238 ; state_tras[1]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.535      ; 1.968      ;
; 1.240 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.534      ; 1.969      ;
; 1.241 ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.507      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.321  ; 0.505        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[4]     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.057  ; 0.273        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; 0.057  ; 0.273        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; 0.057  ; 0.273        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; 0.060  ; 0.276        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]              ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart                  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart                   ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp               ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]               ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]               ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]               ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]               ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]              ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]              ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]              ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]              ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]|clk             ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]|clk             ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]|clk             ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg|clk                ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]|clk       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]|clk       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]|clk       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2|clk             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]|clk          ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]|clk             ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]|clk             ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 2.710 ; 2.721 ; Rise       ; clk             ;
; rst       ; clk        ; 3.828 ; 4.014 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 1.892 ; 1.968 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.850 ; -1.831 ; Rise       ; clk             ;
; rst       ; clk        ; -1.930 ; -2.046 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.401 ; -1.472 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 12.068 ; 11.871 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 10.499 ; 10.257 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.296 ; 10.938 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 11.799 ; 11.192 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 11.899 ; 11.592 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 10.726 ; 10.612 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 11.862 ; 11.280 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 12.068 ; 11.871 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 10.296 ; 9.866  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.137  ; 8.293  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 8.682  ; 8.304  ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 8.882  ; 8.517  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 9.130  ; 8.723  ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 8.682  ; 8.304  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 8.778  ; 8.434  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.067  ; 8.784  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.747  ; 8.395  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 10.267 ; 10.007 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 9.201  ; 8.808  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.799  ; 7.951  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.053 ; -28.671       ;
; clkbaud8x ; -0.515 ; -7.131        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.085 ; -1.085        ;
; clkbaud8x ; -0.005 ; -0.005        ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -44.839                     ;
; clkbaud8x ; -1.000 ; -39.000                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.053 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.053 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.003      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -1.022 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.238     ; 1.771      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.971 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.921      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.967 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.917      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.965 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.915      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.927 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.910 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.860      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.877 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.827      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.871 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.860 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.003      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.860 ; cnt_delay[11] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.515 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.469      ;
; -0.515 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.469      ;
; -0.515 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.469      ;
; -0.454 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.408      ;
; -0.454 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.408      ;
; -0.454 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.408      ;
; -0.424 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.377      ;
; -0.424 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.377      ;
; -0.424 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.377      ;
; -0.418 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.371      ;
; -0.418 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.371      ;
; -0.418 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.371      ;
; -0.403 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.356      ;
; -0.403 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.356      ;
; -0.403 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.356      ;
; -0.390 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.343      ;
; -0.390 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.343      ;
; -0.390 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.343      ;
; -0.388 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.342      ;
; -0.388 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.342      ;
; -0.388 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.342      ;
; -0.356 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.310      ;
; -0.356 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.310      ;
; -0.356 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.310      ;
; -0.350 ; state_rec[0]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.302      ;
; -0.323 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.277      ;
; -0.321 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.274      ;
; -0.321 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.274      ;
; -0.321 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.274      ;
; -0.309 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.262      ;
; -0.305 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.259      ;
; -0.295 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.249      ;
; -0.295 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.249      ;
; -0.295 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.249      ;
; -0.294 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.247      ;
; -0.291 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.244      ;
; -0.291 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.244      ;
; -0.291 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.244      ;
; -0.264 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.217      ;
; -0.264 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.217      ;
; -0.264 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.217      ;
; -0.262 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.216      ;
; -0.261 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.214      ;
; -0.261 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.214      ;
; -0.261 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.214      ;
; -0.247 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.198      ;
; -0.246 ; state_rec[1]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.197      ;
; -0.245 ; state_rec[1]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.196      ;
; -0.244 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.198      ;
; -0.240 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.194      ;
; -0.239 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.193      ;
; -0.237 ; state_rec[2]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.188      ;
; -0.235 ; state_rec[2]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.186      ;
; -0.234 ; state_rec[2]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.185      ;
; -0.232 ; state_rec[2]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.183      ;
; -0.229 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.183      ;
; -0.229 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.183      ;
; -0.229 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.183      ;
; -0.225 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.178      ;
; -0.203 ; key_entry2       ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.154      ;
; -0.203 ; key_entry2       ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.154      ;
; -0.203 ; key_entry2       ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.154      ;
; -0.196 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.150      ;
; -0.185 ; state_rec[3]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.184 ; state_rec[3]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.135      ;
; -0.183 ; state_rec[3]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.134      ;
; -0.179 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.133      ;
; -0.178 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.132      ;
; -0.178 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.132      ;
; -0.176 ; state_rec[3]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.128      ;
; -0.171 ; state_rec[1]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.123      ;
; -0.163 ; state_tras[3]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.116      ;
; -0.157 ; div8_tras_reg[1] ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.109      ;
; -0.156 ; send_state[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.107      ;
; -0.148 ; state_rec[0]     ; state_rec[3]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.099      ;
; -0.146 ; state_rec[0]     ; state_rec[1]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.097      ;
; -0.145 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.098      ;
; -0.145 ; state_rec[0]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.096      ;
; -0.145 ; state_rec[3]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.096      ;
; -0.143 ; state_rec[0]     ; state_rec[0]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.094      ;
; -0.142 ; key_entry2       ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.093      ;
; -0.139 ; div8_tras_reg[1] ; state_tras[3] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.091      ;
; -0.138 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.090      ;
; -0.134 ; div8_tras_reg[1] ; state_tras[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.086      ;
; -0.128 ; div8_rec_reg[0]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.270      ;
; -0.128 ; div8_rec_reg[0]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.270      ;
; -0.128 ; div8_rec_reg[0]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.270      ;
; -0.127 ; div8_rec_reg[0]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.269      ;
; -0.127 ; div8_rec_reg[0]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.269      ;
; -0.127 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.269      ;
; -0.127 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.269      ;
; -0.127 ; div8_rec_reg[0]  ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.269      ;
; -0.113 ; div8_tras_reg[0] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.067      ;
; -0.112 ; div8_tras_reg[0] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.066      ;
; -0.104 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.156      ; 1.247      ;
; -0.101 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; 0.155      ; 1.243      ;
; -0.101 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.043     ; 1.045      ;
; -0.099 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.052      ;
; -0.097 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; div8_tras_reg[2] ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.048      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.085 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 1.173      ; 0.307      ;
; -0.578 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 1.173      ; 0.314      ;
; 0.187  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.246  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.568      ;
; 0.251  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.573      ;
; 0.256  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.578      ;
; 0.258  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.580      ;
; 0.265  ; div_reg[6]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.584      ;
; 0.267  ; div_reg[10]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.586      ;
; 0.270  ; div_reg[10]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.589      ;
; 0.277  ; cnt_delay[8]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.599      ;
; 0.289  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.297  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.300  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.302  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.303  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.309  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.631      ;
; 0.309  ; cnt_delay[1]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.631      ;
; 0.310  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.317  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318  ; div_reg[5]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.637      ;
; 0.319  ; div_reg[9]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.638      ;
; 0.321  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.643      ;
; 0.322  ; div_reg[9]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.641      ;
; 0.332  ; div_reg[4]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.651      ;
; 0.332  ; div_reg[8]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.651      ;
; 0.333  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.652      ;
; 0.335  ; div_reg[8]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.654      ;
; 0.336  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.655      ;
; 0.361  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.490      ;
; 0.371  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.371  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.372  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.373  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.374  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.375  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.378  ; cnt_delay[13]  ; cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.383  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.384  ; div_reg[3]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.703      ;
; 0.385  ; cnt_delay[7]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.707      ;
; 0.385  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.704      ;
; 0.388  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.710      ;
; 0.388  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.707      ;
; 0.395  ; cnt_delay[0]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.717      ;
; 0.397  ; div_reg[6]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.716      ;
; 0.397  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.719      ;
; 0.398  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.717      ;
; 0.399  ; cnt_delay[6]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.721      ;
; 0.400  ; div_reg[6]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.719      ;
; 0.401  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.720      ;
; 0.402  ; cnt_delay[12]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.724      ;
; 0.446  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.446  ; div_reg[1]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.446  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.447  ; cnt_delay[1]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.450  ; div_reg[5]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.769      ;
; 0.451  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.773      ;
; 0.452  ; cnt_delay[5]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.774      ;
; 0.453  ; div_reg[5]     ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.772      ;
; 0.454  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.456  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; cnt_delay[2]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.779      ;
; 0.458  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.586      ;
; 0.458  ; cnt_delay[13]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.780      ;
; 0.459  ; div_reg[0]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.460  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.589      ;
; 0.460  ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.782      ;
; 0.461  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.589      ;
; 0.463  ; div_reg[6]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.782      ;
; 0.464  ; div_reg[4]     ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.783      ;
; 0.465  ; div_reg[4]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; div_reg[8]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; cnt_delay[4]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.787      ;
; 0.465  ; cnt_delay[12]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.238      ; 0.787      ;
; 0.466  ; div_reg[6]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.785      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkbaud8x'                                                                             ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.485      ;
; 0.137  ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.572      ; 0.823      ;
; 0.152  ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.470      ;
; 0.180  ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.200  ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.320      ;
; 0.206  ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.334      ;
; 0.238  ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.358      ;
; 0.239  ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.359      ;
; 0.266  ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.386      ;
; 0.279  ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.407      ;
; 0.289  ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.232      ; 0.605      ;
; 0.290  ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.418      ;
; 0.298  ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.418      ;
; 0.306  ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.426      ;
; 0.315  ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.435      ;
; 0.316  ; txd_buf[6]       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.436      ;
; 0.322  ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.442      ;
; 0.325  ; div8_tras_reg[2] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.644      ;
; 0.326  ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.446      ;
; 0.331  ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.650      ;
; 0.333  ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.461      ;
; 0.342  ; div8_tras_reg[2] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.661      ;
; 0.346  ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.466      ;
; 0.347  ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.467      ;
; 0.357  ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.675      ;
; 0.374  ; div8_rec_reg[0]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.494      ;
; 0.378  ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.497      ;
; 0.378  ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.497      ;
; 0.378  ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.696      ;
; 0.380  ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.499      ;
; 0.383  ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.503      ;
; 0.384  ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.504      ;
; 0.386  ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.506      ;
; 0.388  ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.508      ;
; 0.389  ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.509      ;
; 0.392  ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.509      ;
; 0.393  ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.510      ;
; 0.393  ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.510      ;
; 0.395  ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.515      ;
; 0.398  ; send_state[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.518      ;
; 0.405  ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.724      ;
; 0.421  ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.541      ;
; 0.428  ; state_tras[2]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.746      ;
; 0.430  ; key_entry1       ; txd_buf[2]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.920      ;
; 0.430  ; key_entry1       ; txd_buf[3]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.920      ;
; 0.430  ; key_entry1       ; txd_buf[0]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.920      ;
; 0.432  ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.560      ;
; 0.444  ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.564      ;
; 0.447  ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.575      ;
; 0.450  ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.044      ; 0.578      ;
; 0.450  ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.570      ;
; 0.452  ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.572      ;
; 0.456  ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; key_entry1       ; txd_buf[1]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.946      ;
; 0.456  ; key_entry1       ; txd_buf[5]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.946      ;
; 0.456  ; key_entry1       ; txd_buf[6]       ; clk          ; clkbaud8x   ; 0.000        ; 0.376      ; 0.946      ;
; 0.457  ; state_tras[3]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.775      ;
; 0.459  ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.579      ;
; 0.467  ; div8_tras_reg[1] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.786      ;
; 0.468  ; div8_tras_reg[0] ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.235      ; 0.787      ;
; 0.480  ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.600      ;
; 0.482  ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.602      ;
; 0.485  ; key_entry2       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.232      ; 0.801      ;
; 0.492  ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.612      ;
; 0.496  ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.616      ;
; 0.503  ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.623      ;
; 0.503  ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.623      ;
; 0.510  ; state_tras[3]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.828      ;
; 0.511  ; send_state[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.631      ;
; 0.517  ; state_tras[0]    ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.234      ; 0.835      ;
; 0.518  ; send_state[0]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; send_state[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.639      ;
; 0.525  ; send_state[2]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.645      ;
; 0.527  ; send_state[2]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.647      ;
; 0.531  ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.043      ; 0.658      ;
; 0.538  ; send_state[1]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.658      ;
; 0.539  ; send_state[2]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.659      ;
; 0.540  ; send_state[2]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.660      ;
; 0.554  ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.232      ; 0.870      ;
; 0.555  ; state_rec[2]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.676      ;
+--------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkbaud8x         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; key_entry1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]     ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]     ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]     ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[0]        ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]        ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[2]        ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]        ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; key_entry1        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[10]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[15]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[3]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[4]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[5]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[8]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[9]        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x         ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]|clk ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]|clk ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]|clk ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]|clk  ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[0]|clk    ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]|clk   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]|clk   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]|clk   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]|clk   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]|clk    ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[2]|clk    ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; key_entry1|clk    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; trasstart        ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[4]|clk   ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg|clk      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]|clk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]|clk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[3]|clk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[4]|clk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[6]|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]|clk   ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 1.331 ; 1.919 ; Rise       ; clk             ;
; rst       ; clk        ; 1.955 ; 2.500 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 1.030 ; 1.654 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -0.937 ; -1.511 ; Rise       ; clk             ;
; rst       ; clk        ; -0.982 ; -1.575 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.791 ; -1.407 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 6.188 ; 6.305 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 5.120 ; 5.218 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 5.447 ; 5.581 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 5.573 ; 5.773 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 5.698 ; 5.868 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 5.286 ; 5.303 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 5.642 ; 5.843 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 6.188 ; 6.305 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.942 ; 5.099 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.277 ; 4.129 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 4.200 ; 4.334 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.310 ; 4.474 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.424 ; 4.596 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 4.200 ; 4.334 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.276 ; 4.426 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 4.402 ; 4.568 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.271 ; 4.406 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 5.339 ; 5.474 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.446 ; 4.565 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.124 ; 3.981 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.004   ; -2.326 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.004   ; -2.326 ; N/A      ; N/A     ; -3.000              ;
;  clkbaud8x       ; -2.446   ; -0.005 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -185.165 ; -2.326 ; 0.0      ; 0.0     ; -118.986            ;
;  clk             ; -124.940 ; -2.326 ; N/A      ; N/A     ; -60.993             ;
;  clkbaud8x       ; -60.225  ; -0.005 ; N/A      ; N/A     ; -57.993             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.012 ; 3.218 ; Rise       ; clk             ;
; rst       ; clk        ; 4.259 ; 4.534 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.135 ; 2.378 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -0.937 ; -1.511 ; Rise       ; clk             ;
; rst       ; clk        ; -0.982 ; -1.575 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.791 ; -1.407 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 13.067 ; 13.008 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 11.305 ; 11.211 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 12.197 ; 11.947 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 12.694 ; 12.363 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 12.816 ; 12.551 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 11.591 ; 11.513 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 12.786 ; 12.447 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 13.067 ; 13.008 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 11.128 ; 10.886 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 8.969  ; 9.006  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 4.200 ; 4.334 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.310 ; 4.474 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.424 ; 4.596 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 4.200 ; 4.334 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 4.276 ; 4.426 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 4.402 ; 4.568 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.271 ; 4.406 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 5.339 ; 5.474 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.446 ; 4.565 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 4.124 ; 3.981 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 454      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 454      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Oct 17 18:39:07 2020
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkbaud8x clkbaud8x
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.004            -124.940 clk 
    Info (332119):    -2.446             -60.225 clkbaud8x 
Info (332146): Worst-case hold slack is -2.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.326              -2.326 clk 
    Info (332119):     0.090               0.000 clkbaud8x 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 clk 
    Info (332119):    -1.487             -57.993 clkbaud8x 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.688
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.688            -114.045 clk 
    Info (332119):    -2.246             -53.828 clkbaud8x 
Info (332146): Worst-case hold slack is -2.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.149              -2.149 clk 
    Info (332119):     0.063               0.000 clkbaud8x 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -60.993 clk 
    Info (332119):    -1.487             -57.993 clkbaud8x 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.053
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.053             -28.671 clk 
    Info (332119):    -0.515              -7.131 clkbaud8x 
Info (332146): Worst-case hold slack is -1.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.085              -1.085 clk 
    Info (332119):    -0.005              -0.005 clkbaud8x 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.839 clk 
    Info (332119):    -1.000             -39.000 clkbaud8x 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4630 megabytes
    Info: Processing ended: Sat Oct 17 18:39:11 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


