## Задание
1. Описать на SystemVerilog схему для вычисления контрольной суммы CRC, соответствующей порождающему полиному  
**x^13 + x^4 + x^3 + x + 1**
2. Написать для схемы тестбенч с самопроверкой (assert), т.е. не требующий визуальной проверки правильности работы
3. Создать проект в Gowin EDA под ПЛИС семейства GW2A, добавить в него файл с описанием схемы
4. Выполнить синтез, изучить схематику, посмотреть затраченные ресурсы (Resource Usage Summary) типов Register и LUT, изучить их описание в документе
5. В папке, где находятся директории rtl и sim, создать новую папку constr. Создать файл для описания физических ограничений
6. Указать в качестве IO Type для всех портов LVCMOS33 (класс напряжения 3.3V)
7. Указать в качестве Pull Mode для всех портов NONE, чтобы сигнал не притягивался к какому-либо значению (0 или 1)
8. Для порта тактового сигнала в столбце Location назначить пин H11
9. Для остальных портов назначьте произвольные пины из перечисленных:  
T6, P6, T7, R8, T8, P8, P9, T9, T11, P11, T12, R11, M14, M15, J14, J16, D14, E15, B14, A15, B13, A14, B12, D10, A11, B11, N6, D11, N9, N7, L9, N8
10. Изучить содержимое файла с физическими ограничениями
11. Cоздать файл для описания временных ограничений
12. Указываем частоту тактового сигнала 27 МГц
13. Изучить содержимое файла с временными ограничениями
14. Открыть вкладку Process. Выполнить Place & Route (размещение и трассировку)
15. Изучить Place & Route Report (Обратить внимание на Resource Usage Summary и I/O Bank Usage Summary
16. Изучить Timing Analysis Report:
- Убедиться, что Total Negative Slack равен 0 (что это значит?) (см. Total Negative Slack Summary)
- Выяснить, у какого пути в схеме наименьший Setup Slack (см. Path Slacks Table)
- Какая у пути задержка распространения (Data Delay)? (там же)
- Через какие элементы проходит путь (ниже в Timing Report By Analysis Type -> Setup Analysis Report)?
- Найти его на схеме в RTL Design Viewer
