#VHDL
進捗...2015/11/16現在

--rev1

ucf...特に制約なし,14.52ns

fadd...シミュ、実機での動作確認済。2段pipelined

fmul...シミュ、実機での動作確認済。3段pipelined

finv...シミュ、実機での動作確認済。3段pipelined

fsqrt...シミュ、実機での動作確認済。3段pipelined

