### 👋 안녕하세요! 디지털 회로 설계를 공부하는 한지윤입니다.
<br/>

- 🔭 저는 하드웨어 아키텍처와 저전력 설계에 깊은 관심을 가지고 있습니다.
- 🌱 현재 Verilog와 SystemVerilog를 이용한 RTL 설계 및 검증 방법론을 배우고 있습니다.
- 📫 연락처: **your-email@email.com** | **[LinkedIn 프로필 링크](https://www.linkedin.com/)**

<br/>

### 🛠️ Skills & Tools
<p align="center">
  <img src="https://img.shields.io/badge/Verilog-85498D?style=for-the-badge&logo=verilog&logoColor=white">
  <img src="https://img.shields.io/badge/VHDL-ADB100?style=for-the-badge&logo=vhdl&logoColor=white">
  <img src="https://img.shields.io/badge/Python-3776AB?style=for-the-badge&logo=python&logoColor=white">
  <img src="https://img.shields.io/badge/C-A8B9CC?style=for-the-badge&logo=c&logoColor=white">
</p>

<br/>

### 🚀 Projects
- **[CNN 가속기 설계 (Verilog)](https://github.com/링크)**
- **[AES-128 암호화 코어 (Verilog)](https://github.com/링크)**
- **[Mini CPU 설계 (Verilog)](https://github.com/링크)**

<br/>

### 📊 GitHub Stats
<p align="center">
  <a href="https://github.com/J-HanRyang">
    <img src="https://github-readme-stats.vercel.app/api?username=J-HanRyang&show_icons=true&theme=radical" alt="J-HanRyang's GitHub stats" />
  </a>
</p>
