# ==> FPGANotSupported =
# ==> FPGASupported =
# ==> FPGAUnknown =
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = BUG: Błąd w tworzeniu dokumentu DOM.
BoardMapErrorPF = Błąd podczas przetwarzania załadowanego pliku!
BoardMapUnknown = Brak napotkanych błędów lub nieznany błąd.
BoardMapWrongBoard = Wczytany plik nie jest plikiem mapy dla aktualnie wybranej płyty.
BoardMapWrongCircuit = Wczytany plik nie jest plikiem mapy dla aktualnego toplevel.
#
# data/ConstantButton.java
#
FpgaMapSpecConst = Określ stałą wartość:
FpgaMapSpecErr = Stała powinna być podana w systemie dziesiętnym lub szesnastkowym (poprzedzona wartością 0x)!
#
# data/IOComponentTypes.java
#
FpgaIoPin = Pin
FpgaIoPins = Pin %d
#
# data/MapComponent.java
#
MapOpen = Nie podłączony
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = zawiera niepoprawny znak "%c", proszę zmienić nazwę.
ReservedVerilogKeyword = jest zarezerwowanym słowem kluczowym Verilog, proszę zmienić nazwę.
ReservedVHDLKeyword = jest zarezerwowanym słowem kluczowym VHDL, proszę zmienić nazwę.
VerilogKeywordNameError = Podana etykieta jest równa słowu kluczowemu Verilog. Proszę podać inną nazwę.
VHDLKeywordNameError = Podana etykieta jest równa słowu kluczowemu VHDL. Proszę podać inną nazwę.
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = Lista budynków dla arkusza "%s".
CircuitInfoString = Obwód "%s" posiada %d siatki i %d autobusów.
DRCPassesString = Obwód "%s" przeszedł kontrolę DRC.
EmptyNamedSheet = Znalazłeś w swoim projekcie arkusz z pustą nazwą. To nie jest dozwolone, podaj nazwę!
FoundBadComponent = Znalazłeś komponent "%s" w obwodzie "%s".
HDL_CompNameIsLabel = Znaleziono jeden lub więcej komponentów, które mają etykietę równą nazwie układu. Nie jest to obsługiwane.
HDL_DuplicatedLabels = Znaleziono jedną lub więcej zduplikowanych etykiet. Proszę sprawić, by nazwy etykiet były unikalne.
HDL_LabelInvalid = Znaleziono nieprawidłową etykietę.
HDL_noLabel = Znaleziono jeden lub więcej komponentów bez etykiety. Proszę oznaczyć je lub użyć funkcji anotacji.
HDL_Tristate = Znaleziono sterownik trójstanowy lub zmienne wyjście(a) dla jednego lub więcej komponentów. To nie jest obsługiwane.
HDL_unsupported = Znaleziono jeden lub więcej komponentów w twoim układzie, które nie są obsługiwane dla generacji HDL.
MultipleSheetSameName = Znalazłem więcej niż jeden arkusz w twoim projekcie z nazwą: "%s". Nie jest to dozwolone, upewnij się, że wszystkie arkusze mają unikalną nazwę!
NetAdd_ComponentWidthMismatch = Znaleziono dwa komponenty połączone razem z różnymi szerokościami bitów.
NetList_BitwidthError = Znaleziono problem z połączeniem bitów o różnej szerokości.
NetList_CircuitGated = ----> Bramkowy komponent
NetList_CircuitGatedNotGated = Znaleziono układ, który jest używany z bramkowanymi i nie bramkowanymi komponentami zegara (patrz lista śladów poniżej). To jest tylko dla najprostszych obsługiwanych przypadków!
NetList_CircuitNotGated = ----> Nieprzetworzona instancja
NetList_duplicatedSplitter = Znaleziono identyczne splittery w tej samej lokalizacji.
NetList_emptynets = Znaleziono niepodłączoną sieć!
NetList_GatedClock = Znalazłem bramkowany zegar. Bądź ostrożny, prawdziwy sprzęt może nie działać poprawnie!
NetList_GatedClockInt = ----> Linia pośredniego zegara bramkowego
NetList_GatedClockSink = ----> Zlewozmywak(y) bramkowanej linii zegara
NetList_GatedClockSource = ----> Źródło bramkowanej linii zegara
NetList_IOError = Znaleziono jeden lub więcej komponentów z pinami I/O, nie jest to obsługiwane.
NetList_NoClockConnection = Znalazłeś komponent z niepołączonym wejściem zegara!
NetList_NoEndSplitterConnections = Znaleziono splitter z jednym lub więcej pinami, które są podłączone do sieci, ale nie do magistrali głównej.
NetList_NoSplitterConnection = Znaleziono rozgałęźnik, który nie transportuje sygnałów z magistrali na zewnątrz.
NetList_NoSplitterEndConnections = Znaleziono splitter z jednym lub kilkoma niepołączonymi pinami fan-out.
NetList_PossibleGatedClock = Znaleziono możliwy bramkowany zegar na najwyższym poziomie! Bądź ostrożny, prawdziwy sprzęt może nie działać poprawnie!
NetList_ShortCircuit = Znaleziono sieć z wieloma sterownikami (zwarcie).
NetList_SourceWithoutSink = Znaleziono źródło bez (a) zlewozmywaka(ów)!
NetList_TraceListBegin = ===> Start listy śledzenia
NetList_TraceListEnd = ===> Koniec listy śledzenia
NetList_UnconnectedInput = Znaleziono niepołączone wejście (bit(y))!
NetList_UnconnectedInputs = Znalazłeś komponent z niepołączonymi wejściami!
NetList_UnconnectedOutput = Znaleziono niepodłączone wyjście (bit(y))!
NetList_UnsourcedSink = Znalazłeś zlewozmywak bez źródła!
NetListBuild = Tworzenie netlisty dla obwodu "%s" (%d/7)
NetMerge_BitWidthError = Próba łączenia sieci o różnej wielkości.
TopLevelNoIO = Górny poziom "%s" nie ma wejścia(ów) i/lub wyjścia(ów)!
#
# download/AlteraDownload.java
#
AlteraCofFile = Generowanie pliku współrzędnych dla flashingu
AlteraDetectDevice = wykryte podłączone płytki
AlteraErrorCof = Plik współrzędnych generujący błędy.
AlteraFlash = Migający plik bitowy
AlteraFlashError = Podczas migania wystąpił błąd.
AlteraFlashFailure = Błąd migającego pliku bitowego.
AlteraJicFile = Generowanie pliku jic dla migającego pliku.
AlteraJicFileError = Błąd tworzenia pliku jic.
AlteraNoCof = Błąd, nie znaleziono pliku współrzędnych.
AlteraNoSofFile = Brak pliku bitowego Altera, nie można wygenerować pliku jic.
AlteraOptimize = Optymalizacja projektu Altera
AlteraProgSof = Ładowanie programatora flash na urządzenie.
AlteraProgSofError = Plik "%s" nie został znaleziony.
AlteraProgSofFailure = Błąd ładowania programatora flash na urządzeniu.
AlteraProject = Tworzenie plików projektu Altera
AlteraSyntPRBit = Synteza Altera, P&R, i generowanie pliku bitowego; może to trochę potrwać
#
# download/Download.java
#
FPGABoardNotConnected = Nie znaleziono podłączonej płyty FPGA.
FPGABoardSelection = Płytka wyboru do zaprogramowania
FPGACancelWait = Anulowanie... proszę czekać
FPGADownloadAborted = Pobieranie przerwane.
FPGADownloadBitfile = Pobieranie projektu do płyty.
FPGADownloadCancel = Nie, przerwanie pobierania.
FpgaDownloadInfo = Generowanie plików FPGA i pobieranie; może to chwilę potrwać
FPGADownloadOk = Tak, pobierz
FPGAExecutionFailure = Błąd znaleziony na etapie "%s".
FpgaGuiCanceling = Anulowanie!
FPGAInterrupted = Przerwane przez użytkownika.
FPGAInterruptedError = %s pobieranie przerwane!
FPGAIOError = Wewnętrzny błąd IO przy pobieraniu %s
FPGAMapNotComplete = Nie wszystkie komponenty IO zostały zmapowane na tablicy "%s"; proszę zmapować wszystkie komponenty, aby kontynuować!
FPGAMultipleBoards = Znalazłem %d załączonych tablic. Wybierz, który z nich ma być zaprogramowany...
FPGANameContainsSpaces = Plik "%s" zawiera spację.\nSpacje nie są dozwolone przez silnik syntezy HDL.\n Proszę zmienić nazwę pliku i katalogu, aby nie mieć żadnych spacji.
FPGAState0 = Sprawdzanie reguł projektowania (DRC)
FPGAState1 = Wygeneruj pliki języku opisu sprzętu (Hardware Description Language)
FPGAState2 = Sprawdzanie zasobów wejścia/wyjścia na płycie
FPGAState3 = Mapa zasobów wejścia/wyjścia na pokładzie
FPGAState4 = Tworzenie skryptów do pobrania
FPGAStaticExecutionFailure = Błąd w wykonaniu.
FPGAVerifyMsg1 = Sprawdź, czy Twoja tablica jest podłączona i jesteś gotowy do pobrania.
FPGAVerifyMsg2 = Gotowy do pobrania?
#
# download/DownloadBase.java
#
FpgaIncompleteMap = Projekt nie jest całkowicie odwzorowany!
FpgaNotCompleteMap = Nie wszystkie komponenty zostały zmapowane.\nAll not mapped inputs will be connected to 0.\nAll not mapped outputs and IOs will be left unnected.\NContinue?
#
# download/VivadoDownload.java
#
VivadoBitstream = Generowanie strumienia bitów
VivadoProject = Tworzenie projektu Vivado
#
# download/XilinxDownload.java
#
XilinxBit = Generowanie pliku Bit
XilinxContraints = dodawanie ograniczeń
XilinxFlashMissing = Nie można znaleźć lampy błyskowej na pokładzie "%s".
XilinxMap = Projektowanie mapowania
XilinxOpenFailure = Nie można było uzyskać dostępu do pliku "%s".
XilinxPAR = Projekt miejsca i trasowania
XilinxSynth = Projekt syntezy
XilinxUsbTmc = Nie udało się znaleźć urządzenia usbtmc
XilinxUsbTmcError = Nie udało się pobrać przez USBTMC
#
# file/PNGFileFilter.java
#
FpgaFilePng = pliki PNG (*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = Filtr pliku XML
#
# gui/BoardEditor.java
#
FpgaBoardCancel = Anuluj
FPGABoardEditor = Edytor układów FPGA
FpgaBoardFpgaParam = Konfiguracja FPGA
FpgaBoardLoadExternal = Deska ładunkowa
FpgaBoardLoadFile = Wybierz plik XML z opisem płyty do załadowania
FpgaBoardLoadInternal = Płyta wbudowana
FpgaBoardName = Nazwa tablicy:
FpgaBoardSave = Zapisz tablicę
FpgaBoardSaveDir = Wybierz katalog do zapisania pliku płyty:
FpgaBoardSelect = Wybierz wbudowaną płytę do załadowania:
#
# gui/BoardManipulator.java
#
BoardManipLoad = Obrazek tablicy ładunkowej
BoardManipLoadError = Błąd ładowania pliku obrazu "%s".
BoardManipLoadPng = Wybierz obrazek tablicy FPGA do użycia
BoardMapRelAll = Zwolnij wszystkie komponenty
BoardMapRelease = Element zwalniający
FpgaBoardOverlap = Znaleziono nakładające się na siebie regiony! Nie można przetwarzać!
#
# gui/BoardPainter.java
#
BoardMapConstant = Stały %s
BoardMapOpen = Niepodłączony
BoardMapValue = wartość
BoardPainterError = Wewnętrzny BŁĄD!
BoardPainterMsg1 = Kliknij tutaj, aby dodać obrazek tablicy.
BoardPainterMsg2 = Obrazek powinien mieć co najmniej rozdzielczość
BoardPainterMsg3 = %d x %d pikseli (szerokość x wysokość)
BoardPainterMsg4 = dla najlepszego wyświetlania graficznego.
BoardPainterMsg5 = Formularz obrazu tablicy musi być PNG.
BoardPainterMsg6 = Aktualna rozdzielczość: %d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = Działania:
BoardMapLoad = Ładowanie mapy
BoardMapMapped = zmapowane komponenty:
BoardMapSave = Zapisz mapę
BoardMapTitle = Komponent do mapowania tablic FPGA
BoardMapUMTooltip = <html>Wybranie komponentu i umieszczenie go na board.<br>Aby rozwinąć komponent (Port, DIP, ...) lub zmienić typ (Przycisk<->Pin),<br>podwójne kliknięcie na nim.</html>
BoardMapUnmapped = Niezmapowane komponenty:
BoarMapFileSaved = Zapisane zmiany w pliku mapy.
#
# gui/DialogNotification.java
#
FpgaBoardClose = Zamknij
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = wartość dzielnika:
FpgaFreqFrequency = Częstotliwość:
FpgaFreqTitle = Ustawienia zegara
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = Adnotacja
FpgaGuiAnnotationDone = Adnotacja wykonana
FpgaGuiAnnotationMethod = Metoda adnotacji
FpgaGuiBoardSelect = Płyta docelowa
FpgaGuiDownload = Tylko do pobrania
FpgaGuiExecute = Wykonaj
FpgaGuiExecution = Metoda działania
FpgaGuiHdlOnly = Generuj tylko HDL
FpgaGuiIdle = Bezczynny
FpgaGuiMainCircuit = Toplevel:
FpgaGuiProgress = Pasek postępu
FpgaGuiRelabelAll = Ponowne oznakowanie wszystkich komponentów
FpgaGuiRelabelEmpty = Oznaczaj tylko elementy bez etykiety
FpgaGuiSettings = Ustawienia
FpgaGuiSoftwareSelect = Wybór pakietu Design Suite
FpgaGuiSyntAndD = Synteza i pobieranie
FpgaGuiTitle = Synteza i pobieranie:
FpgaGuiToolpath = Wybierz oprogramowanie %s
FpgaGuiWriteFlash = Zapisz do pamięci flash
FpgaToolsNotFound = Wymagane narzędzia nie znajdują się w katalogu "%s"!
#
# gui/FPGAIOInformationSettingsDialog.java
#
FpgaBoardClkFreq = częstotliwość taktowania zegara:
FpgaBoardClkLoc = Lokalizacja pinów zegara:
FpgaBoardClkPin = Musisz określić lokalizację pinów zegara!
FpgaBoardClkProp = Ustawienia związane z zegarem: FpgaBoardClkProp
FpgaBoardClkPul = Zegar wciągający:
FpgaBoardClkReq = Musisz określić częstotliwość taktowania zegara!
FpgaBoardClkStd = Standardowy pin zegara:
FpgaBoardFlashLoc = Lokalizacja Flash:
FpgaBoardFlashType = Typ Flash:
FpgaBoardFpgaFam = rodzina FPGA/CPLD:
FpgaBoardFpgaFamMis = Musisz określić rodzinę FPGA!
FpgaBoardFpgaPack = Pakiet FPGA/CPLD:
FpgaBoardFpgaPacMis = Musisz określić pakiet FPGA!
FpgaBoardFpgaPart = Część FPGA/CPLD:
FpgaBoardFpgaPartMis = Musisz określić część FPGA!
FpgaBoardFpgaProp = Ustawienia związane z FPGA/CPLD
FpgaBoardFpgaSG = klasa prędkości FPGA/CPLD:
FpgaBoardFpgaSpeedMis = Musisz określić klasę prędkości FPGA!
FpgaBoardFpgaVend = Sprzedawca FPGA/CPLD:
FpgaBoardFracError = Częstotliwość zegara nie może być ułamkiem Hz
FpgaBoardFreqError = częstotliwość zegara powinna zawierać tylko znaki '0'...'9' i '.'!
FpgaBoardJtagLoc = lokalizacja FPGA/CPLD:
FpgaBoardJtagProp = Ustawienia związane z łańcuchem JTAG
FpgaBoardMiscProp = ustawienia Misc.
FpgaBoardPinUnused = Nieużywane zachowanie pinów FPGA:
FpgaBoardUSBTMC = Pobieranie przez USBTMC
FpgaIoActivity = %s aktywności:
FpgaIoDelete = Usuń komponent
FpgaIoHeight = Wysokość:
FpgaIoInpPins = definicja pinu(ów) wejściowego(ych):
FpgaIoIntError = błąd formatu integralnego dla %s %s
FpgaIoIOPins = definicja pinów IO:
FpgaIoLabel = opcjonalna etykieta:
FpgaIoLocation = lokalizacja %s:
FpgaIoOutpPins = definicja pinów wyjściowych: FpgaIoOutpins = definicja pinów wyjściowych:
FpgaIoPinLoc = Musisz określić lokalizację dla %s!
FpgaIoProperties = właściwości
FpgaIoPull = Pociągnij zachowanie:
FpgaIoRecProp = Prostokątny
FpgaIoRectError = Nowo określony prostokąt pokrywa się z innym prostokątem!
FpgaIoRectHNLE = Wysokość prostokąta jest zbyt mała!
FpgaIoRectTHeigt = Nowo określony prostokąt jest zbyt wysoki!
FpgaIoRectTWide = Nowo określony prostokąt jest za szeroki!
FpgaIoRectWNLE = Szerokość prostokąta jest za mała!
FpgaIoStandard = Standard I/O:
FpgaIoStrength = Wytrzymałość napędu:
FpgaIoWidth = Szerokość:
FpgaIoXpos = Pozycja X:
FpgaIoYpos = Pozycja Y:
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = Zdefiniuj a %s
FpgaBoardIOResources = Wybierz źródło I/O:
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** FATAL ******
SEVERE_MSG = ****** SEVERE ******
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = Gotowe
FpgaInputsMap = Mapowanie wejść
FpgaIOsMap = mapowanie wejścia/wyjścia
FpgaMapTo = -> mapa do ->
FpgaNotMapped = Nie zmapowane
FpgaOutputsMap = Mapowanie wyjść
#
# menu/MenuFPGA.java
#
FPGACommander = Synteza i pobieranie...
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = Przeglądaj
EditColHighlight = Zdefiniowany kolor podświetlenia elementu:
EditColMove = Zdefiniowane przesunięcie koloru elementu:
EditColors = Edycja kolorów = Edytor tablicowy kolorów
EditColResize = Zdefiniowana zmiana rozmiaru składnika koloru:
EditColSel = Zdefiniowany kolor komponentu:
FpgaGuiWorkspaceError = Katalog obszaru roboczego nie może zawierać spacji!
FpgaGuiWorkspacePath = Wybór katalogu obszaru roboczego
FPGAHelp = Wszystkie ustawienia związane z dowódcą FPGA
FPGATitle = Ustawienia Commandera FPGA
FPGAWorkSpace = lokalizacja miejsca pracy:
HDLLanguageUsed = Sprzętowy język opisu używany dla FPGA-kontrolera:
MapColor = Mapowany kolor komponentu:
MapColors = Kolory mapy pokładowej:
ReporterOptions = Opcje reporterskie DRC
SelectCol = Wybierany kolor elementu:
SelectMapCol = Możliwy do wyboru kolor mapowanego elementu:
SelMapCol = Wybrany, zmapowany kolor elementu:
SupressGatedClock = Wstrzymaj ostrzeżenia zegara bramkowanego w raporcie sprawdzania reguł projektowania.
SupressOpenInput = Wytłumienie ostrzeżeń o otwartych wejściach w raporcie kontroli reguły projektowania.
Verilog = Verilog
VHDL = VHDL
#
# prefs/SoftwaresOptions.java
#
AutoUpdateLabel = Wykonaj kontrolę nowej wersji logisimu podczas uruchamiania.
ISEToolPath = Ścieżka narzędzia Xilinx ISE:
QuartusToolPath = Ścieżka narzędzia Altera/Intel Quartus:
softwaresHelp = Ustawianie ścieżek oprogramowania innych firm
softwaresQuestaPathButton = Przeglądaj...
softwaresQuestaPathLabel = Ścieżka zaawansowanego symulatora Questa:
softwaresQuestaValidationLabel = Użyj zaawansowanego symulatora Questa do walidacji elementów HDL
softwaresTitle = Oprogramowanie
VivadoToolPath = Ścieżka narzędzia Xilinx Vivado:


