1. 解码器，$n - 2^n$
能够识别n位的信号输入，并在$2^n$条输出线路中激活一个

**应用举例**：例如，在数字系统中，一个地址解码器可以检测到特定的地址信号，并激活与该地址相对应的内存单元或I/O设备。这种功能使解码器成为一种有效的模式检测器，因为它能够根据输入信号的特定模式来识别并激活正确的输出线路。
![[Pasted image 20231130151400.png]]
![[Pasted image 20231130145924.png]]

2. 多路复用器Multiplexer（MUX），selector
使用控制信号S来决定哪个输入信号被传送到输出。当S=1时，选择$D_1$,当S=0时同理
控制信号n - 输入信号$2^n$
![[Pasted image 20231130151215.png]]
其中一种实现方法
![[Pasted image 20231130151125.png]]
Multiplexers k可以被用来当真值表的cha biao fa
![[Pasted image 20231204130235.png]]
4位选择器
如果 S0 和 S1 的状态分别为 0 和 0（即二进制的 00），则 D0 被选择；如果是 01，则选择 D1；以此类推。
![[Pasted image 20231130152320.png]]

3. 全加器
1位全加器
![[Pasted image 20231130153120.png]]
将这个串联起来实现逐位的加法，即纹波进位加法器
![[Pasted image 20231130153228.png]]
然而当加法位数过多时会导致运算速度过满，于是提出4位全加器
![[Pasted image 20231130153536.png]]

4. PLA（Programmable Logic Array，可编程逻辑阵列）
由两部分组成，是前半部分的AND阵列，和后半部分的OR阵列，可以通过编程来调整阵列间的连接方式，同时由于布尔完备性，可以组成所有布尔函数
![[Pasted image 20231130155226.png]]
![[Pasted image 20231130155421.png]]
5. 三态缓冲器
三态缓冲器通常有一个额外的控制输入（称为使能端），用来切换输出状态。当使能端激活时，缓冲器输出正常的逻辑电平；当使能端关闭时，缓冲器进入高阻态。
![[Pasted image 20231130155638.png]]
三态缓冲器的主要用途是允许多个电路输出共享同一个连接线或总线。当某个缓冲器不使用时，它可以被设置为高阻态，从而不影响总线上的其他信号。在微处理器和内存之间的数据总线上，三态缓冲器非常重要。它们使得多个设备能够轮流使用同一总线，而不会发生冲突或干扰。
![[Pasted image 20231130160009.png]]
![[Pasted image 20231204125759.png]]

6. 浮动信号Z，还没有被决定的信号
1. **高阻抗状态**：浮动信号通常对应于高阻抗状态，这意味着该电路点既不连接到电源（高电平）也不连接到地（低电平），而是处于一种未确定的状态。
    
2. **不确定的电平**：由于浮动，信号的电平可能是不确定的，它可能由于外部电磁场的干扰、电路板上的寄生电容或其他噪声源而随机变化。
    
3. **潜在的干扰和不稳定**：浮动信号可能导致电路不稳定和不可预测的行为，因为它容易受到环境噪声的影响。
    
4. **输入端的浮动**：在数字逻辑电路中，输入端的浮动尤其有问题，因为数字电路（如门电路、微处理器等）需要明确的逻辑电平才能正确操作。浮动输入可能导致随机或错误的逻辑判断。
    
5. **避免方法**：为了避免浮动，通常会通过上拉电阻（连接到高电平）或下拉电阻（连接到低电平）来确保未连接或三态输出的引脚有一个确定的逻辑电平。
![[Pasted image 20231130155817.png]]

使用三态缓冲器来实现MUX
![[Pasted image 20231204125918.png]]