# Coprocessador de Imagens com Interface HPSâ€“FPGA

[![DE1-SoC](https://img.shields.io/badge/Platform-DE1--SoC-blue.svg)](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=836)
[![Quartus](https://img.shields.io/badge/Quartus-Prime-orange.svg)](https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html)
[![ARM](https://img.shields.io/badge/ARM-Cortex--A9-green.svg)](https://developer.arm.com/ip-products/processors/cortex-a/cortex-a9)
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](LICENSE)

**Problema 3 â€“ Sistemas Digitais (TEC499) 2025.2**  
**Universidade Estadual de Feira de Santana (UEFS)**

---

## ğŸ“‹ Ãndice

- [Sobre o Projeto](#-sobre-o-projeto)
- [DeclaraÃ§Ã£o do Problema](#-declaraÃ§Ã£o-do-problema)
- [Requisitos do Sistema](#-requisitos-do-sistema)
- [Arquitetura da SoluÃ§Ã£o](#-arquitetura-da-soluÃ§Ã£o)
- [Manual do Sistema](#-manual-do-sistema)
  - [ModificaÃ§Ãµes no Hardware (FPGA)](#modificaÃ§Ãµes-no-hardware-fpga)
  - [IntegraÃ§Ã£o HPSâ€“FPGA](#integraÃ§Ã£o-hpsfpga)
  - [Sistema HPS (Software)](#sistema-hps-software)
- [Manual do UsuÃ¡rio](#-manual-do-usuÃ¡rio)
- [Testes e ValidaÃ§Ã£o](#-testes-e-validaÃ§Ã£o)
- [Resultados AlcanÃ§ados](#-resultados-alcanÃ§ados)
- [Ambiente de Desenvolvimento](#-ambiente-de-desenvolvimento)
- [ReferÃªncias](#-referÃªncias)
- [Equipe](#-equipe)

---

## ğŸ¯ Sobre o Projeto

Este projeto foi desenvolvido como parte do **Problema 3** da disciplina **Sistemas Digitais (TEC499)** da **Universidade Estadual de Feira de Santana (UEFS)**. O objetivo central Ã© compreender e aplicar os conceitos de **programaÃ§Ã£o em Assembly e integraÃ§Ã£o softwareâ€“hardware**, por meio da **implementaÃ§Ã£o de uma biblioteca de controle (API)** e de uma **aplicaÃ§Ã£o em linguagem C** destinada ao gerenciamento de um **coprocessador grÃ¡fico** na plataforma **DE1-SoC**.


###  Entregas do Projeto

**Etapa 2 (ConcluÃ­da):**
- âœ… API em Assembly para controle do coprocessador
- âœ… ISA (Instruction Set Architecture) implementada
- âœ… ComunicaÃ§Ã£o HPSâ€“FPGA via PIOs
- âœ… Sistema de escrita de pixels na VRAM

**Etapa 3 (ConcluÃ­da):**
- âœ… AplicaÃ§Ã£o em C para interface de usuÃ¡rio
- âœ… Carregamento de imagens BITMAP
- âœ… Controle de zoom in/out via teclado
- âœ… Escolha de janela de zoom via mouse
- âœ… Efeito de lupa

---

##  DeclaraÃ§Ã£o do Problema

### Contexto

VocÃª faz parte de uma equipe contratada para projetar um **mÃ³dulo embarcado de redimensionamento de imagens** para sistemas de vigilÃ¢ncia e exibiÃ§Ã£o em tempo real. O hardware deverÃ¡ aplicar efeitos de **zoom (ampliaÃ§Ã£o)** ou **downscale (reduÃ§Ã£o)**, simulando interpolaÃ§Ã£o visual bÃ¡sica.

### Desafio Principal

Desenvolver um sistema hÃ­brido HPSâ€“FPGA capaz de:

1. **Receber imagens** em formato BITMAP (160Ã—120 pixels, 8 bits grayscale);
2. **Processar** atravÃ©s de algoritmos de redimensionamento em hardware;
3. **Exibir** o resultado via VGA em tempo real;
4. **Controlar** operaÃ§Ãµes atravÃ©s de software no processador ARM.

### Abordagem

O projeto foi dividido em 3 etapas:

- **Problema 1:** Desenvolvimento do coprocessador em FPGA puro;
- **Problema 2:** CriaÃ§Ã£o da API Assembly e integraÃ§Ã£o HPSâ€“FPGA *(foco deste documento)*;
- **Problema 3:** AplicaÃ§Ã£o em C com interface de usuÃ¡rio;

---

## Requisitos do Sistema

### Requisitos Funcionais

| ID | Requisito | Status |
|----|-----------|--------|
| RF01 | API desenvolvida em Assembly ARM | âœ… Completo |
| RF02 | Suporte a 4 algoritmos de redimensionamento | âœ… Completo |
| RF03 | Imagens em grayscale 8 bits | âœ… Completo |
| RF04 | Leitura de arquivos BITMAP | âœ… Completo |
| RF05 | TransferÃªncia HPS â†’ FPGA | âœ… Completo |
| RF06 | SaÃ­da VGA funcional | âœ… Completo |
| RF07 | AplicaÃ§Ã£o C com interface texto | âœ… Completo |
| RF08 | Controle via teclado (+/- para zoom) | âœ… Completo |
| RF09 | SeleÃ§Ã£o de janela de zoom por mouse | âœ… Completo |


### RestriÃ§Ãµes TÃ©cnicas

- Uso exclusivo de componentes disponÃ­veis na placa DE1-SoC;
- Compatibilidade ARM Cortex-A9 (HPS);
- MemÃ³ria VRAM limitada a 76.800 pixels;
- ComunicaÃ§Ã£o via barramento Lightweight HPS-to-FPGA.

---

## ğŸ—ï¸ Arquitetura da SoluÃ§Ã£o

### VisÃ£o Geral

O sistema Ã© dividido em trÃªs camadas principais:

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                APLICAÃ‡ÃƒO (C)                        â”‚
â”‚  - Interface usuÃ¡rio                                â”‚
â”‚  - Leitura BITMAP                                   â”‚
â”‚  - Controle de zoom                                 â”‚
â”‚  - Captura do mouse                                 â”‚
â”‚  - CÃ¡lculo de dimensÃ£o da janela                    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              API (Assembly ARM)                     â”‚
â”‚  - iniciarAPI() / encerrarAPI()                     â”‚
â”‚  - write_pixel()                                    â”‚
â”‚  - NHI() / replicacao() / decimacao() / media()     â”‚
â”‚  - Flag_Done()                                      â”‚
â”‚  - reset_system()                                   â”‚
â”‚  - set_janela()                                     â”‚
â”‚  - write_mouse_coords()                             â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”
        â”‚   PONTE HPS-FPGA  â”‚
        â”‚   (PIOs Avalon)   â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚          COPROCESSADOR (Verilog)                    â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  Unidade de Controle (FSM Principal)         â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚       â”‚                                 â”‚           â”‚
â”‚  â”Œâ”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚ Controlador      â”‚        â”‚   FSM Escrita    â”‚   â”‚
â”‚  â”‚ Redimensionamentoâ”‚        â”‚   (Pixels HPS)   â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚       â”‚                                 â”‚           â”‚
â”‚  â”Œâ”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚        RAM Dual-Port (76.800 pixels)          â”‚  â”‚
â”‚  â”‚  Porta A: Escrita HPS  |  Porta B: Leitura    â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                       â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚  Algoritmos de Redimensionamento              â”‚  â”‚
â”‚  â”‚  - ReplicaÃ§Ã£o  - DecimaÃ§Ã£o                    â”‚  â”‚
â”‚  â”‚  - NHI (Vizinho PrÃ³ximo)  - MÃ©dia de Blocos   â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                       â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚          Controlador VGA                      â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€ â”€â”€â”˜
                        â”‚
                  â”Œâ”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€ â”€â”€â”
                  â”‚   Monitor   â”‚
                  â”‚     VGA     â”‚
                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Fluxo de Dados

1. **Entrada:** UsuÃ¡rio carrega BITMAP via aplicaÃ§Ã£o C;
2. **Processamento SW:** AplicaÃ§Ã£o lÃª arquivo, extrai pixels e gerencia a lÃ³gica de controle interativo (posiÃ§Ã£o do mouse, seleÃ§Ã£o de janela, comandos de teclado);
3. **TransferÃªncia:** API Assembly envia:

    - Pixels para FPGA via write_pixel() para a RAM.
    - Coordenadas do mouse via write_mouse_coords() para PIO_COORDS_MOUSE (0x70).
    - Coordenadas e dimensÃµes da janela via set_janela() para PIO_JANELA_POS (0x50) e PIO_JANELA_DIM (0x60).
      
4. **Armazenamento/ConfiguraÃ§Ã£o:** FSM de Escrita grava a imagem original na RAM1. Os novos PIOs configuram os registradores de Janela no Controlador de Redimensionamento;
5. **Processamento HW:** Algoritmo selecionado processa apenas a Janela definida pelos PIOs, lendo dados da RAM1 e gravando o resultado ampliado na RAM2;
6. **SaÃ­da:** Resultado exibido em monitor VGA, que sobrepÃµe a imagem ampliada (RAM2) sobre a imagem original (RAM1), alÃ©m de desenhar o cursor do mouse (configurado pelo PIO 0x70).

### Fluxo de Controle

```mermaid
sequenceDiagram
    participant User as UsuÃ¡rio
    participant App as AplicaÃ§Ã£o C
    participant API as API Assembly
    participant PIO as PIOs
    participant FSM as FSM Principal (UC)
    participant ALG as Algoritmo (CTR)
    
    %% Rastreamento e ConfiguraÃ§Ã£o da Janela (Nova Etapa 3)
    loop Rastreamento ContÃ­nuo
        User->>App: Mover Mouse
        App->>API: write_mouse_coords(x, y)
        API->>PIO: Escreve PIO_COORDS_MOUSE (0x70)
    end
    
    User->>App: Selecionar Janela (2 cliques)
    App->>API: set_janela(x, y, L, A)
    API->>PIO: Escreve PIO_JANELA_POS (0x50)
    API->>PIO: Escreve PIO_JANELA_DIM (0x60)
    
    %% Comando de Zoom (Nova Etapa 3)
    User->>App: Tecla Zoom (+ ou -)
    App->>API: Chama funÃ§Ã£o (ex: NHI, escala)
    
    %% ExecuÃ§Ã£o do Redimensionamento (Janela-Ajustada)
    API->>PIO: Escreve instruÃ§Ã£o (OPCODE + Escala)
    API->>PIO: Pulso START
    PIO->>FSM: Sinal start=1
    FSM->>ALG: Ativa processamento (usando limites da Janela)
    ALG->>FSM: done_redim=1
    FSM->>PIO: DONE=1
    API->>PIO: LÃª DONE (polling)
    API->>App: Retorna sucesso
    App->>User: Exibe resultado (Janela atualizada)
```

---

## ğŸ“š Manual do Sistema

Esta seÃ§Ã£o contÃ©m informaÃ§Ãµes tÃ©cnicas detalhadas para **engenheiros de computaÃ§Ã£o** que precisem entender, manter ou expandir o sistema.

---

<details>
<summary><h3>ğŸ“¦ ModificaÃ§Ãµes no Hardware (FPGA)</h3></summary>

### Contexto HistÃ³rico

---

Enquanto o coprocessador da Etapa 2 estabeleceu a modularidade, o uso da RAM Dual-Port e a comunicaÃ§Ã£o PIO-HPS, o foco da Etapa 3 foi estender essa arquitetura para suportar interaÃ§Ã£o em tempo real, permitindo que o processamento do redimensionamento fosse aplicado a uma RegiÃ£o de Interesse (ROI) dinÃ¢mica, controlada pela aplicaÃ§Ã£o em C via mouse e teclado.

Essa mudanÃ§a exigiu ajustes crÃ­ticos no fluxo de controle e endereÃ§amento dentro da FPGA. 
As principais diferenÃ§as estÃ£o resumidas a seguir:

| Aspecto | Arquitetura da Etapa 2 (API/HPS) | Arquitetura da Etapa 3 (Interativo/Janela) |
| :--- | :--- | :--- |
| DomÃ­nio de OperaÃ§Ã£o | Redimensionamento aplicado Ã  **imagem inteira**. | Redimensionamento aplicado a uma **Janela** definida pelo HPS. |
| Controle de Leitura | EndereÃ§amento sempre inicia em **(0, 0)** da RAM de origem. | EndereÃ§amento na RAM1 Ã© **deslocado** para **(janela\_x\_inicio, janela\_y\_inicio)**. |
| Controle de Escrita | Escrita na RAM2 inicia em **(0, 0)** e cobre a tela de destino. | Escrita na RAM2 inicia em **(0, 0)** e cobre **apenas a janela ampliada**. |
| Entradas de Controle | `start`, `algorithm` e `zoom` via PIOs. | Entradas da Etapa 2 **mais 4 parÃ¢metros** para a janela e **2 coordenadas** para o cursor do mouse. |
| IntegraÃ§Ã£o com HPS | TransferÃªncia de pixels e comando de execuÃ§Ã£o. | TransferÃªncia de pixels, comando de execuÃ§Ã£o **e fluxo contÃ­nuo de coordenadas de Janela/Mouse**. |

Em sÃ­ntese, o coprocessador na Etapa 3 manteve a estrutura modular do Controlador e dos Algoritmos, mas a Unidade de Controle e o ControladorRedimensionamento foram estendidos para processar o contexto de janela recebido atravÃ©s de novos PIOs.

Os prÃ³ximos tÃ³picos abordarÃ£o com mais detalhamento as principais mudanÃ§as feitas no circuito.

---


#### ğŸ”¹ 1. Controlador de Redimensionamento (Ajuste para Janela)

O mÃ³dulo **`ControladorRedimensionamento.v`** sofreu a modificaÃ§Ã£o mais importante no hardware, adaptando sua lÃ³gica de endereÃ§amento para trabalhar com a **Janela**.
Novas Entradas na Etapa 3 (Recebidas da Unidade de Controle/PIOs).

**Estrutura:**
```verilog
module ControladorRedimensionamento (...)
    // ...
    input  wire [8:0]  janela_x_inicio,    // PosiÃ§Ã£o X (Canto superior esquerdo)
    input  wire [7:0]  janela_y_inicio,    // PosiÃ§Ã£o Y (Canto superior esquerdo)
    input  wire [10:0] janela_largura,     // Largura da Janela
    input  wire [9:0]  janela_altura,      // Altura da Janela
    // ...
);
```

**Funcionamento Modificado:**

1. **Leitura (RAM1):**
   - Antes
   ```verilog
   mem1_addr = y_orig * LARGURA_ORIG + x_orig
   ```
   - Depois
   ```verilog
   mem1_addr = (y_orig + janela_y_inicio) * LARGURA_ORIG +
            (x_orig + janela_x_inicio)
   ```
3. **LaÃ§os de processamento:** Limitados por janela_largura e janela_altura.

4. **Escrita (RAM2):** A escrita inicia em (0, 0), mas cobre apenas a Ã¡rea ampliada da Janela, que serÃ¡ sobreposta via VGA.

**Importante:** Este mÃ³dulo **nÃ£o substitui** a FSM principal, apenas gerencia o **fluxo de redimensionamento**.

---

#### ğŸ”¹ 4.RAM Dual-Port de trabalho

A RAM2 agora assume um papel duplo na Etapa 3:

| CaracterÃ­stica | RAM1 | RAM2 |
|----------------|------------------|----------------------------|
| **FunÃ§Ã£o** | Armazenamento da Imagem Original (Escrita pelo HPS) | Armazenamento do Resultado do Zoom (Janela) (Escrita pelo Controlador). |
| **Acesso Escrita** | HPS (via FSM de Escrita) | ControladorRedimensionamento |
| **Acesso Leitura** | ControladorRedimensionamento | Driver VGA (para sobreposiÃ§Ã£o da janela ampliada) |

#### ğŸ”¹ 5. Unidade de Controle e ComunicaÃ§Ã£o (Novos Canais)

A `UnidadeControle.v` e, consequentemente, o `ghrd_top.v` foram expandidos para mapear os novos canais PIO necessÃ¡rios para a interatividade:

| Novo PIO | EndereÃ§o | PropÃ³sito | ImplementaÃ§Ã£o no CÃ³digo |
| :--- | :--- | :--- | :--- |
| **PIO\_JANELA\_POS** | `0x50` | PosiÃ§Ã£o (x\_inicio, y\_inicio) da Janela. | Recebido pela `UnidadeControle.v` via `janela_pos[31:0]`. |
| **PIO\_JANELA\_DIM** | `0x60` | DimensÃµes (largura, altura) da Janela. | Recebido pela `UnidadeControle.v` via `janela_dim[31:0]`. |
| **PIO\_COORDS\_MOUSE** | `0x70` | Coordenadas (x, y) do cursor do mouse. | Recebido pela `UnidadeControle.v` e usado pelo driver VGA para desenhar o cursor. |

</details>

---

<details>
<summary><h3>ğŸ”— IntegraÃ§Ã£o HPSâ€“FPGA</h3></summary>


### IntegraÃ§Ã£o HPS-FPGA

A integraÃ§Ã£o foi desenvolvida sobre o **`my_first_fpga-hps_base`**, projeto de referÃªncia oficial da Intel que fornece:

- âœ… Controlador DDR3 configurado;
- âœ… Barramentos AXI e Avalon-MM;
- âœ… Ponte Lightweight HPS-to-FPGA;
- âœ… Clock e reset sincronizados;
- âœ… Interfaces Ethernet, USB, UART, GPIO.

**Por que usar o projeto base?**

Implementar manualmente a infraestrutura HPSâ€“FPGA exigiria:
- Configurar timings DDR3 (dezenas de parÃ¢metros);
- Sincronizar mÃºltiplos domÃ­nios de clock;
- Implementar protocolos AXI/Avalon;
- Configurar sequÃªncia de boot do ARM.

O `my_first_fpga-hps_base` **resolve tudo isso automaticamente**.

---

### Arquitetura de ComunicaÃ§Ã£o

```
```mermaid
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚           ARM Cortex-A9 (HPS)               â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  AplicaÃ§Ã£o C + API Assembly          â”‚   â”‚
â”‚  â”‚  /dev/mem (0xFF200000)               â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â”‚               â”‚                             â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚
â”‚  â”‚  Lightweight HPS-to-FPGA Bridge      â”‚   â”‚
â”‚  â”‚  (Barramento Avalon-MM)              â”‚   â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                â”‚ (32 bits de dados)
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚             PIOs (Platform Designer)        â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚
â”‚  â”‚ pio_instruction [31:0] - Offset 0x00â”‚    â”‚
â”‚  â”‚ pio_done        [0:0]  - Offset 0x20â”‚    â”‚
â”‚  â”‚ pio_start       [0:0]  - Offset 0x30â”‚    â”‚
â”‚  â”‚ pio_reset       [0:0]  - Offset 0x40â”‚    â”‚
â”‚  â”‚ pio_janela_pos  [31:0] - Offset 0x50â”‚    â”‚
â”‚  â”‚ pio_janela_dim  [31:0] - Offset 0x60â”‚    â”‚
â”‚  â”‚ pio_mouse_coords [31:0]- Offset 0x70â”‚    â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€-â”˜
              â”‚
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â–¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚       Unidade de Controle (Verilog)        â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚  FSM Principal                       â”‚  â”‚
â”‚  â”‚  - Decodifica instruÃ§Ã£o              â”‚  â”‚
â”‚  â”‚ - Ativa Controlador Redimensionamentoâ”‚  â”‚
â”‚  â”‚  - Gerencia FSM Escrita              â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

### ConfiguraÃ§Ã£o dos PIOs no Platform Designer

A comunicaÃ§Ã£o entre o **HPS** e o **coprocessador** foi realizada utilizando **PIOs (Parallel Input/Output)** configurados no **Platform Designer** do Quartus.

Os PIOs foram usados para criar **registradores mapeados em memÃ³ria**, acessÃ­veis tanto pelo software (HPS) quanto pela lÃ³gica Verilog. 

Principais PIOs criados durante a terceira etapa: 

- pio_reset (Offset 0x40) â€“ Substitui o pio_donewrite. Ã‰ um sinal de pulso que reinicia a UnidadeControle e zera contadores.
- pio_janela_pos (Offset 0x50) â€“ Recebe as coordenadas X e Y iniciais da RegiÃ£o de Interesse (ROI).
- pio_janela_dim (Offset 0x60) â€“ Recebe as largura e altura da RegiÃ£o de Interesse (ROI).
- pio_mouse_coords (Offset 0x70) â€“ Recebe as coordenadas X e Y atuais do cursor do mouse para exibiÃ§Ã£o.

Esses sinais foram mapeados no barramento Lightweight do HPS e conectados Ã  nossa **Unidade de Controle** dentro do mÃ³dulo ghrd_top.v.


### AdaptaÃ§Ã£o do ghrd_top.v

O arquivo ghrd_top.v (Golden Hardware Reference Design) representa o mÃ³dulo de topo do projeto FPGA e foi modificado para integrar o coprocessador de processamento de imagens ao sistema HPS (Hard Processor System) da Altera.

**ModificaÃ§Ãµes Realizadas:**

**IntegraÃ§Ã£o com o Sistema HPS:**
O sistema soc_system (gerado pela ferramenta Qsys/Platform Designer) foi instanciado e expandido para exportar novos PIOs (Parallel I/O) que servem como interface de comunicaÃ§Ã£o:
  - **instruction:** Recebe o comando da operaÃ§Ã£o a ser executada;
  - **start:** Sinal de inÃ­cio que ativa o processamento
  - **done:** Indica quando o coprocessador finalizou a operaÃ§Ã£o;
  - **reset:** Sinaliza a reinicializaÃ§Ã£o lÃ³gica do sistema por comando do HPS (substituindo donewrite).
  - **janela_pos e janela_dim:** Recebem os parÃ¢metros da Janela para o Controlador.
  - **mouse_coords:** Recebe a posiÃ§Ã£o do cursor para o Driver VGA.

**InstanciaÃ§Ã£o do Coprocessador:**
O mÃ³dulo UnidadeControle (coprocessador) Ã© conectado ao sistema atravÃ©s de:
  - **Sinais de Clock e Reset:** Utiliza o clock de 50MHz da FPGA e o reset do HPS;
  - **Interface de Controle:** Conectado aos PIOs exportados, permitindo comunicaÃ§Ã£o bidirecional com o software;
  - **SaÃ­da de VÃ­deo:** Todos os sinais VGA sÃ£o roteados diretamente do coprocessador para os pinos externos da FPGA.

**Resultado:** PIOs mapeados em `0xFF200000` acessÃ­veis via `/dev/mem`.

</details>

---

<details>
<summary><h3>ğŸ’¾ Sistema HPS (Software)</h3></summary>

### ğŸ’¾ Sistema HPS (Software)

#### Arquitetura do Conjunto de InstruÃ§Ãµes (ISA)

#### Registradores PIO Mapeados em MemÃ³ria

| Registrador | Offset | Tipo | DescriÃ§Ã£o |
|------------|--------|------|-----------|
| `PIO_INSTRUCT` | 0x00 | R/W | InstruÃ§Ã£o (opcode + zoom + flags) |
| `PIO_START` | 0x30 | W | Sinal de inÃ­cio (pulso) |
| `PIO_DONE` | 0x20 | R | Flag de conclusÃ£o |
| `PIO_RESET` | 0x40 | W | Pulso de reset lÃ³gico/limpeza do sistema |
| `PIO_JANELA_POS` | 0x50 | W | Coordenadas X/Y de inÃ­cio da Janela |
| `PIO_JANELA_DIM` | 0x60 | W | Largura/Altura da Janela |
| `PIO_COORDS_MOUSE` | 0x70 | W | Coordenadas do mouse |

**Mapeamento de MemÃ³ria:**
```
Base FÃ­sica:  0xFF200000 (LW_BASE)
Tamanho:      0x1000 (4 KB)
VRAM Virtual: 0 - 19199 (160Ã—120 pixels)
```

---

#### Formato de InstruÃ§Ã£o (32 bits)

#### InstruÃ§Ãµes de Processamento
```
 31              4   3   2   1   0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”
â”‚    Reservado    â”‚ Zoom  â”‚Opcode â”‚
â”‚    (28 bits)    â”‚(2 bits)â”‚(2 bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Zoom:**
- `00` = 1x (sem zoom);
- `01` = 2x;
- `10` = 4x.

**Opcodes:**
| CÃ³digo | Valor | OperaÃ§Ã£o |
|--------|-------|----------|
| `OPCODE_REPLICACAO` | `0b00` | ReplicaÃ§Ã£o de pixels |
| `OPCODE_DECIMACAO` | `0b01` | DecimaÃ§Ã£o |
| `OPCODE_NHI` | `0b10` | Nearest Neighbor Interpolation |
| `OPCODE_MEDIA` | `0b11` | MÃ©dia de blocos |

#### InstruÃ§Ã£o de Escrita de Pixel
```
 31      28 27      20 19           5  4   3      0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€ â”
â”‚   Res.   â”‚  Pixel   â”‚   EndereÃ§o   â”‚ WE â”‚ Res.  â”‚
â”‚ (4 bits) â”‚ (8 bits) â”‚  (15 bits)   â”‚(1b)â”‚(4bits)â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€ â”˜
```

**Campos:**
- `Pixel [27:20]`: Valor grayscale (0-255);
- `EndereÃ§o [19:5]`: PosiÃ§Ã£o na VRAM (0-19199);
- `WE [4]`: Write Enable (1 para escrever).

#### InstruÃ§Ã£o de PosiÃ§Ã£o da Janela
```
31Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â 17 16Â  Â  Â  9Â  8Â  Â  Â  Â  0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Â  Â  Â  Â  Â  Â  Â  Â  ReservadoÂ  Â  Â  Â  Â  Â  Â  Â  â”‚y_inicio â”‚ x_inicioÂ  â”‚
â”‚Â  Â  Â  Â  Â  Â  Â  Â  Â (15 bits)Â  Â  Â  Â  Â  Â  Â  Â â”‚(8 bits) â”‚ (9 bits)Â  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Campos:**
- `x_inicio [8:0]`: Coordenada X inicial da Janela.
- `y_inicio [16:9]`: Coordenada Y inicial da Janela.

#### InstruÃ§Ã£o de DimensÃ£o da Janela
```
Â 31Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â 17 16Â  Â  Â  9Â  8Â  Â  Â  Â  0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Â  Â  Â  Â  Â  Â  Â  Â  ReservadoÂ  Â  Â  Â  Â  Â  Â  Â  â”‚ AlturaÂ  â”‚ LarguraÂ  Â â”‚
â”‚Â  Â  Â  Â  Â  Â  Â  Â  Â (15 bits)Â  Â  Â  Â  Â  Â  Â  Â â”‚(8 bits) â”‚ (9 bits)Â  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

**Campos:**
- `Largura [8:0]`: Largura da janela.
- `Altura [16:9]`: Altura da janela.

#### InstruÃ§Ã£o de Coordenadas do Mouse
```
Â Â 31Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â  Â 21 20Â  Â  Â  10 9Â  Â  Â  Â  0
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚Â  Â  Â  Â  Â  Â  Â  Â  ReservadoÂ  Â  Â  Â  Â  Â  Â  Â  â”‚Â Coord YÂ  â”‚Â  Coorde XÂ â”‚
â”‚Â  Â  Â  Â  Â  Â  Â  Â  Â (11 bits)Â  Â  Â  Â  Â  Â  Â  Â â”‚ (11 bits)â”‚ (10 bits)Â â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜

```

**Campos:**
- `Coordenada X [9:0]`: PosiÃ§Ã£o X global na tela VGA (0 a 639).
- `Coordenada Y [20:10]`: PosiÃ§Ã£o Y global na tela VGA (0 a 479).



---

### FunÃ§Ãµes da API Assembly adicionadas na terceira etapa

**Conceito Fundamental: Memory-Mapped I/O**

A FPGA nÃ£o Ã© acessada como um "dispositivo externo", mas sim como se fosse **memÃ³ria RAM**. Registradores da FPGA sÃ£o mapeados em endereÃ§os de memÃ³ria que o ARM pode ler/escrever diretamente.

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚   EspaÃ§o de EndereÃ§os FÃ­sicos       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  0x00000000 - RAM do sistema        â”‚
â”‚  0xC0000000 - PerifÃ©ricos           â”‚
â”‚  0xFF200000 - Lightweight Bridge â—„â”€â”€â”¼â”€â”€â”€ FPGA aqui!
â”‚  0xFFFFFFFF - Fim                   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

#### 1ï¸âƒ£ `reset_system()` - Reset do Sistema FPGA

Reinicia o hardware da FPGA atravÃ©s de um pulso de reset, retornando todos os mÃ³dulos ao estado inicial.
**PropÃ³sito:** Limpar estados internos, resetar mÃ¡quinas de estado e preparar o sistema para nova operaÃ§Ã£o.
**ParÃ¢metros:** Nenhum
**Retorno:**
	0: Sucesso

---

##### **ETAPA 1: AtivaÃ§Ã£o do Reset (LOW)**

```assembly
mov r0, #0
str r0, [r4, #PIO_RESET]
dmb sy
```

**O que acontece**:

Escreve 0 no registrador PIO_RESET (offset 0x40)
Na FPGA, isso ativa o sinal de reset (lÃ³gica negativa)
Todos os mÃ³dulos entram em estado de reset:
	- FSMs retornam ao estado inicial
	- Registradores internos sÃ£o zerados
	- Flags de controle sÃ£o limpas
	
*Por que lÃ³gica LOW?*
ConvenÃ§Ã£o comum em hardware: reset ativo em nÃ­vel baixo (active-low).

##### **ETAPA 2: DesativaÃ§Ã£o do Reset (HIGH)**

```assembly
mov r0, #1
str r0, [r4, #PIO_RESET]
dmb sy
```

**O que acontece:**

Escreve 1 no registrador PIO_RESET
Libera os mÃ³dulos do estado de reset
Hardware retorna Ã  operaÃ§Ã£o normal, mas com estado limpo

---

#### 2ï¸âƒ£ `set_janela()` - ConfiguraÃ§Ã£o de Janela de Processamento

Define uma regiÃ£o retangular (janela) da imagem onde os algoritmos de processamento serÃ£o aplicados.
**PropÃ³sito:** Enviar os parÃ¢metros necessÃ¡rios para o hardware processar apenas uma Ã¡rea especÃ­fica da imagem.
**ParÃ¢metros:**
	- r0: x_inicio - Coordenada X inicial (0-159)
	- r1: y_inicio - Coordenada Y inicial (0-119)
	- r2: largura - Largura da janela em pixels (1-160)
	- r3: altura - Altura da janela em pixels (1-120)
**Retorno:**
	- 0: Sucesso

---

##### **ETAPA 1: Empacotamento da PosiÃ§Ã£o (PIO_JANELA_POS)**

```assembly
and r0, r0, #0xFF       ; Mascara x_inicio (9 bits vÃ¡lidos)
and r1, r1, #0xFF       ; Mascara y_inicio (8 bits vÃ¡lidos)
lsl r5, r1, #9          ; Desloca y_inicio 9 bits Ã  esquerda
orr r5, r5, r0          ; Combina: (y << 9) | x
```

**Exemplo:**
```
x_inicio = 40, y_inicio = 30

1. MÃ¡scara: x = 0x28, y = 0x1E
2. Deslocamento: y << 9 = 0x1E << 9 = 0x3C00
3. CombinaÃ§Ã£o: 0x3C00 | 0x28 = 0x3C28

Resultado: 0x00003C28
           = 0000 0000 0000 0000 0011 1100 0010 1000
             ^^^^^^^^^^^^^^^ ^^^^^^^^ ^^^^^^^^^
             Reservado       y=30     x=40
```

##### **ETAPA 2: Envio da PosiÃ§Ã£o**

```assembly
str r5, [r4, #PIO_JANELA_POS]
dmb sy
```

Escreve no registrador PIO_JANELA_POS (offset 0x50) e garante sincronizaÃ§Ã£o.

##### **ETAPA 3: Empacotamento das DimensÃµes (PIO_JANELA_DIM)**

```assembly
and r2, r2, #0xFF       ; Mascara largura
and r3, r3, #0xFF       ; Mascara altura
lsl r5, r3, #9          ; Desloca altura 9 bits
orr r5, r5, r2          ; Combina: (altura << 9) | largura
```

**Exemplo:**
```
largura = 80, altura = 60

1. MÃ¡scara: largura = 0x50, altura = 0x3C
2. Deslocamento: altura << 9 = 0x3C << 9 = 0x7800
3. CombinaÃ§Ã£o: 0x7800 | 0x50 = 0x7850

Resultado: 0x00007850
```

##### **ETAPA 4: Envio das DimensÃµes**

```assembly
str r5, [r4, #PIO_JANELA_DIM]
dmb sy
```

Escreve no registrador `PIO_JANELA_DIM` (offset `0x60`).

---

### 3ï¸âƒ£ `write_mouse_coords()` - Envio de Coordenadas do Mouse

Envia as coordenadas do cursor do mouse para a FPGA, permitindo interaÃ§Ã£o com o hardware.
**PropÃ³sito:** Comunicar posiÃ§Ã£o do mouse para controle de interface.
**ParÃ¢metros:**
	- r0: x_coords - Coordenada X do mouse (0-639).
	- r1: y_coords - Coordenada Y do mouse (0-479).
**Retorno:**
	- 0: Sucesso

---

##### **ETAPA 1: ValidaÃ§Ã£o e Mascaramento**

```assembly
ldr     r5, =0x3FF         ; 0x3FF = 1023 = 10 bits
and     r0, r0, r5         ; Garante X dentro de 10 bits
and     r1, r1, r5         ; Garante Y dentro de 10 bits
```

---

##### **ETAPA 2: Empacotamento das Coordenadas**

```assembly
lsl     r5, r1, #10        ; Desloca Y 10 bits Ã  esquerda
orr     r5, r5, r0         ; Combina: (Y << 10) | X
```

**Exemplo: Mouse em (320, 240) - centro da tela VGA**
```
x_coords = 320 (0x140)
y_coords = 240 (0x0F0)

1. Aplicar mÃ¡scara:
   x = 320 & 0x3FF = 0x140
   y = 240 & 0x3FF = 0x0F0

2. Deslocar Y:
   y << 10 = 0x0F0 << 10 = 0x3C000

3. Combinar:
   0x3C000 | 0x140 = 0x3C140

Resultado: 0x0003C140
           = 0000 0000 0000 0011 1100 0001 0100 0000
             ^^^^^^^^^^^^ ^^^^^^^^^^ ^^^^^^^^^^
             Reservado    y=240      x=320
```

---

##### **ETAPA 3: ETAPA 3: Envio para FPGA**

```assembly
str     r5, [r4, #PIO_COORDS_MOUSE]
dmb     sy
```

Escreve no registrador `PIO_COORDS_MOUSE` (offset `0x70`) com sincronizaÃ§Ã£o garantida.

---

## IntegraÃ§Ã£o com C: main.c

### Estrutura do Programa

**Estrutura do Programa**
O arquivo main.c funciona como a camada de interface entre o usuÃ¡rio e as rotinas de baixo nÃ­vel implementadas em Assembly, coordenando todo o fluxo de execuÃ§Ã£o do sistema.

**Includes e DependÃªncias:**
O programa utiliza bibliotecas padrÃ£o do C para operaÃ§Ãµes de entrada/saÃ­da, manipulaÃ§Ã£o de memÃ³ria e tipos de dados de tamanho fixo. O arquivo header.h contÃ©m as estruturas de dados do formato BMP necessÃ¡rias para o processamento de imagens.

**DeclaraÃ§Ãµes Externas:**
SÃ£o declarados protÃ³tipos de todas as funÃ§Ãµes implementadas em Assembly (marcadas com extern), permitindo que o cÃ³digo C as invoque:
  - **Gerenciamento da API:** iniciarAPI() e encerrarAPI() - Inicializam e finalizam a comunicaÃ§Ã£o com a FPGA;
  - **OperaÃ§Ãµes de Processamento:** NHI(), replicacao(), decimacao(), media_blocos() - Algoritmos de redimensionamento que recebem o nÃ­vel de zoom como parÃ¢metro;
  - **Monitoramento:** Flag_Done() - Verifica se o hardware estÃ¡ pronto ou ocupado;
  - **TransferÃªncia de Dados:** write_pixel() - Envia um pixel individual para a memÃ³ria de vÃ­deo.

**Fluxo Principal:**
O programa segue um ciclo de vida bem definido:
  1. **InicializaÃ§Ã£o:** Estabelece conexÃ£o com a FPGA atravÃ©s da API, verificando se foi bem-sucedida;
  2. **ExecuÃ§Ã£o:** Apresenta o menu interativo para o usuÃ¡rio testar as funcionalidades;
  3. **FinalizaÃ§Ã£o:** Encerra corretamente a API e libera recursos antes de terminar.

Caso a inicializaÃ§Ã£o falhe, o programa exibe uma mensagem de erro e encerra imediatamente com cÃ³digo de retorno 1.

---

### FunÃ§Ã£o: `enviar_imagem_bmp(filename)`

**PropÃ³sito:** Carregar uma imagem em formato BMP do disco e transferi-la pixel por pixel para a memÃ³ria de vÃ­deo (VRAM) da FPGA.

**Funcionalidades:**
A funÃ§Ã£o realiza o processamento completo de arquivos BMP, incluindo:

  - **Leitura e ValidaÃ§Ã£o:** Abre o arquivo, lÃª os cabeÃ§alhos BMP e verifica se o formato Ã© vÃ¡lido (assinatura 'BM');
  - **Suporte Multi-formato:** Aceita imagens em 8 bits (grayscale) ou 24 bits (RGB colorido);
  - **ConversÃ£o AutomÃ¡tica:** Para imagens coloridas (24 bits), converte RGB para escala de cinza usando a fÃ³rmula de mÃ©dia simples: (R + G + B) / 3;
  - **CorreÃ§Ã£o de OrientaÃ§Ã£o:** Compensa a inversÃ£o vertical caracterÃ­stica do formato BMP, que armazena pixels de baixo para cima
  - **Tratamento de Padding:** Lida corretamente com o alinhamento de 4 bytes usado em linhas BMP
  - **Feedback Visual:** Exibe informaÃ§Ãµes da imagem (dimensÃµes, bits por pixel) e progresso em tempo real durante o envio

**DimensÃµes Esperadas:**
O sistema foi projetado para imagens de 160Ã—120 pixels (19.200 pixels totais), emitindo um aviso caso a imagem tenha dimensÃµes diferentes.

**Processo de TransferÃªncia:**
Cada pixel Ã© enviado individualmente para a VRAM atravÃ©s da funÃ§Ã£o write_pixel, que recebe o endereÃ§o linear do pixel e seu valor em escala de cinza. A barra de progresso Ã© atualizada a cada 500 pixels processados.

**Retorno:**
  - 0: Imagem enviada com sucesso
  - -1: Erro (arquivo nÃ£o encontrado, formato invÃ¡lido, falha de memÃ³ria, etc.)

---

### Menu Interativo

O programa oferece um menu em console que permite testar todas as funcionalidades de processamento de imagens de forma interativa. Ao executar, o usuÃ¡rio tem acesso Ã s seguintes opÃ§Ãµes:

**OperaÃ§Ãµes de Processamento (opÃ§Ãµes 1-4):**

  - **Vizinho PrÃ³ximo (NHI):** Aplica interpolaÃ§Ã£o por vizinho mais prÃ³ximo
  - **ReplicaÃ§Ã£o:** Redimensiona a imagem usando tÃ©cnica de replicaÃ§Ã£o de pixels
  - **DecimaÃ§Ã£o:** Reduz a resoluÃ§Ã£o da imagem por decimaÃ§Ã£o
  - **MÃ©dia de Blocos:** Redimensiona calculando a mÃ©dia de blocos de pixels

Para cada uma dessas operaÃ§Ãµes, o sistema solicita o nÃ­vel de zoom desejado (1x, 2x, 4x ou 8x) e executa o processamento, informando se foi concluÃ­do com sucesso ou se ocorreu algum erro (como timeout).

**Outras Funcionalidades:**

  - **Verificar Status:** Consulta se o hardware estÃ¡ pronto (PRONTO) ou ocupado (OCUPADO) processando
  - **Enviar imagem BMP:** Carrega uma imagem em formato BMP para a memÃ³ria do sistema
  - **Sair:** Encerra o programa e libera os recursos da API

O menu Ã© executado em loop atÃ© que o usuÃ¡rio escolha a opÃ§Ã£o de saÃ­da, inicializando a API no inÃ­cio e finalizando-a adequadamente ao encerrar.

</details>

---

<details>
<summary><h3>ğŸ› ï¸ CompilaÃ§Ã£o e ExecuÃ§Ã£o</h3></summary>

## ğŸ› ï¸ CompilaÃ§Ã£o e ExecuÃ§Ã£o

O projeto utiliza um **Makefile automatizado** para simplificar o processo de compilaÃ§Ã£o e execuÃ§Ã£o, eliminando a necessidade de executar comandos individuais manualmente.

---

### Como o Makefile Funciona

#### **Estrutura do Makefile**

O Makefile Ã© dividido em **variÃ¡veis** e **regras**:

**1. VariÃ¡veis de ConfiguraÃ§Ã£o**
```makefile
CC = gcc              # Compilador C
ASM = gcc             # Compilador Assembly (GCC detecta .s)
CFLAGS = -std=c99 -Wall  # Flags para compilaÃ§Ã£o C
TARGET = pixel_test   # Nome do executÃ¡vel final
OBJS = main.o api.o   # Lista de objetos necessÃ¡rios
```

**2. Regra `all` (padrÃ£o)**
```makefile
all: build
```
- Quando vocÃª executa apenas `make`, esta regra Ã© acionada;
- Redireciona automaticamente para a regra `build`.

**3. Regra `build` (compilaÃ§Ã£o principal)**
```makefile
build: $(OBJS)
	@$(CC) $(OBJS) -o $(TARGET)
```
- **DependÃªncias:** Requer que `main.o` e `api.o` existam;
- Se algum objeto estiver desatualizado, o Make recompila automaticamente;
- **Link-ediÃ§Ã£o:** Combina os objetos em um executÃ¡vel.

**4. Regras de CompilaÃ§Ã£o Individual**
```makefile
main.o: main.c header.h
	@$(CC) -c main.c $(CFLAGS) -o main.o
```
- **DependÃªncias:** Se `main.c` ou `header.h` mudar, recompila
- **Flag `-c`:** Compila sem linkar (gera apenas objeto)
```makefile
api.o: api.s
	@$(ASM) -c api.s $(ASMFLAGS) -o api.o
```
- GCC detecta automaticamente que `.s` Ã© Assembly;
- Invoca o GNU Assembler internamente.

**5. Regra `run`**
```makefile
run: build
	@sudo ./$(TARGET)
```
- **DependÃªncia:** Garante que o programa estÃ¡ compilado;
- Executa com `sudo` (necessÃ¡rio para `/dev/mem`).

**6. Regra `clean`**
```makefile
clean:
	@rm -f $(OBJS) $(TARGET)
```
- Remove todos os arquivos gerados (`.o` e executÃ¡vel);
- Ãštil para recompilar do zero.

---

### Como Usar o Makefile

#### **Compilar o projeto:**
```bash
make build
```

**O que acontece:**
```
ğŸ“¦ Compilando main.c...
âš™ï¸  Compilando api.s...
ğŸ”— Linkando objetos...
âœ… ExecutÃ¡vel 'pixel_test' criado com sucesso!
```

---

#### **Compilar e executar:**

```bash
make run
```

**O que acontece:**
1. Verifica se hÃ¡ mudanÃ§as nos arquivos fonte;
2. Recompila apenas o necessÃ¡rio (compilaÃ§Ã£o incremental);
3. Executa o programa com `sudo`.

---

#### **Limpar arquivos gerados:**
```bash
make clean
```

**Resultado:**
```
ğŸ§¹ Limpando arquivos...
âœ¨ Limpeza concluÃ­da!
```

---

#### **Ver comandos disponÃ­veis:**
```bash
make help
```

---

### Processo de CompilaÃ§Ã£o Automatizado Pelo Make

O Makefile executa automaticamente as seguintes etapas:

#### **Etapa 1: CompilaÃ§Ã£o do MÃ³dulo C (`main.c`)**

**Comando executado internamente:**
```bash
gcc -c main.c -std=c99 -Wall -o main.o
```

**O que acontece:**
- **`-c`**: Compila sem linkar (gera apenas object file);
- **`-std=c99`**: Usa padrÃ£o C99 (necessÃ¡rio para `uint32_t`, `stdint.h`);
- **`-Wall`**: Habilita todos os warnings de compilaÃ§Ã£o;
- **`-o main.o`**: Define nome do arquivo de saÃ­da.

**Resultado:** `main.o` (cÃ³digo objeto ARM)

**DependÃªncias verificadas automaticamente:**
- Se `main.c` for modificado â†’ recompila `main.o`;
- Se `header.h` for modificado â†’ recompila `main.o`;
- Se nenhum mudou â†’ **pula esta etapa** (otimizaÃ§Ã£o).

---

#### **Etapa 2: CompilaÃ§Ã£o do MÃ³dulo Assembly (`api.s`)**

**Comando executado internamente:**
```bash
gcc -c api.s -o api.o
```

**O que acontece:**
1. GCC detecta automaticamente a extensÃ£o `.s`;
2. Invoca internamente o **GNU Assembler** (`as`);
3. Gera cÃ³digo objeto ARM compatÃ­vel com a ABI padrÃ£o.

**Equivalente manual (sem Make):**
```bash
as api.s -o api.o
```

**Resultado:** `api.o` (cÃ³digo objeto ARM Assembly)

**CompilaÃ§Ã£o incremental:**
- Se `api.s` nÃ£o mudou â†’ **pula esta etapa**

---

#### **Etapa 3: Link-EdiÃ§Ã£o (Linking)**

**Comando executado internamente:**
```bash
gcc main.o api.o -o pixel_test
```

**O que o linker (ld) faz:**

**1. ResoluÃ§Ã£o de sÃ­mbolos externos:**
```c
// main.c declara funÃ§Ã£o externa
extern int NHI(int zoom);

// api.s implementa a funÃ§Ã£o
.global NHI
NHI:
    @ cÃ³digo assembly...
```
â†’ O linker conecta a **chamada** em `main.c` com a **implementaÃ§Ã£o** em `api.s`

**2. CombinaÃ§Ã£o de seÃ§Ãµes de memÃ³ria:**
- **`.text`**: CÃ³digo executÃ¡vel (instruÃ§Ãµes) de ambos mÃ³dulos;
- **`.data`**: Dados inicializados (variÃ¡veis globais com valor inicial);
- **`.bss`**: Dados nÃ£o inicializados (variÃ¡veis globais sem valor inicial);
- **`.rodata`**: Constantes somente leitura (strings literais, etc.).

**3. GeraÃ§Ã£o do executÃ¡vel ELF:**
- **ELF Header**: Metadados do executÃ¡vel;
- **Program Headers**: Como carregar o programa na memÃ³ria;
- **Section Headers**: InformaÃ§Ãµes de debug e sÃ­mbolos;
- **Tabela de sÃ­mbolos**: Mapeamento de funÃ§Ãµes e variÃ¡veis;
- **CÃ³digo final**: InstruÃ§Ãµes ARM prontas para execuÃ§Ã£o.

**Resultado:** `pixel_test` (executÃ¡vel ELF ARM de 32 bits)

---

### Estrutura de Arquivos Gerados
```
projeto/
â”œâ”€â”€ main.c          # CÃ³digo fonte C
â”œâ”€â”€ api.s           # CÃ³digo fonte Assembly
â”œâ”€â”€ header.h        # DeclaraÃ§Ãµes e protÃ³tipos
â”œâ”€â”€ Makefile        # Script de automaÃ§Ã£o
â”œâ”€â”€ main.o          # Objeto C (gerado pelo Make)
â”œâ”€â”€ api.o           # Objeto Assembly (gerado pelo Make)
â””â”€â”€ pixel_test      # ExecutÃ¡vel final (gerado pelo Make)
```
---

### CompilaÃ§Ã£o Manual (Sem Makefile)

Caso precise compilar manualmente sem o Makefile:
```bash
# 1. Compilar mÃ³dulo C
gcc -c main.c -std=c99 -Wall -o main.o

# 2. Compilar mÃ³dulo Assembly
gcc -c api.s -o api.o

# 3. Linkar objetos
gcc main.o api.o -o pixel_test

# 4. Executar
sudo ./pixel_test
```

> **âš ï¸ Nota:** O Makefile automatiza exatamente esses passos, verificando dependÃªncias e recompilando apenas o necessÃ¡rio, economizando tempo e evitando erros.

---


### Requisitos do Sistema

Para usar o Makefile, vocÃª precisa ter instalado:

- **GCC**: GNU Compiler Collection (ARM);
- **GNU Make**: Ferramenta de automaÃ§Ã£o;
- **GNU Assembler (as)**: IncluÃ­do no GCC;
- **Sudo**: NecessÃ¡rio para acesso a `/dev/mem`.

**Verificar instalaÃ§Ã£o:**
```bash
gcc --version
make --version
as --version
```

---

### Exemplo Completo de Uso
```bash
# 1. Clonar repositÃ³rio
git clone https://github.com/seu-usuario/projeto.git
cd projeto/software

# 2. Compilar
make build

# 3. Executar
make run

# 4. Fazer modificaÃ§Ãµes no cÃ³digo
nano main.c  # Editar arquivo

# 5. Recompilar (apenas main.c serÃ¡ recompilado!)
make build

# 6. Limpar tudo e recompilar do zero
make clean
make build
```

---

## Comandos Essenciais

```bash
# Compilar tudo
make build

# Compilar e executar
make run

# Limpar arquivos intermediÃ¡rios
make clean

# Recompilar do zero
make clean && make build

# Ver opÃ§Ãµes
make help
```

---

## TransferÃªncia para DE1-SoC

### MÃ©todo 1: SCP (Recomendado)

**PrÃ©-requisito:** Linux rodando na placa com SSH ativo.

```bash
# Na mÃ¡quina host
scp pixel_test root@<IP_DA_PLACA>:/home/root/

# Conectar via SSH
ssh root@<IP_DA_PLACA>

# Na placa
cd /home/root
chmod +x pixel_test
sudo ./pixel_test
```

---

## ProgramaÃ§Ã£o da FPGA

### Via Quartus GUI

1. **Abrir projeto:**
   - `File` > `Open Project` > Selecionar `.qpf`

2. **Compilar:**
   - `Processing` > `Start Compilation`
   - Aguardar ~10-15 minutos

3. **Programar:**
   - `Tools` > `Programmer`
   - Hardware: USB-Blaster
   - Modo: JTAG
   - Adicionar arquivo `.sof`
   - Clicar `Start`

---

## ExecuÃ§Ã£o na Placa

```bash
# Console serial ou SSH
sudo ./pixel_test

# SaÃ­da esperada:
=== INICIANDO API ===
DEBUG: Tentando abrir /dev/mem...
DEBUG: iniciarAPI() retornou: 0
API OK!
DEBUG: Status inicial DONE = 1

--- MENU DE TESTES ---
1. Vizinho PrÃ³ximo (NHI)
2. ReplicaÃ§Ã£o
3. DecimaÃ§Ã£o
4. MÃ©dia de Blocos
5. Verificar Status
6. Enviar imagem BMP
7. Sair
OpÃ§Ã£o:
```

</details>

---

## ğŸ‘¤ Manual do UsuÃ¡rio

Esta seÃ§Ã£o ensina como **instalar, configurar e usar** o sistema.

<details>
<summary><h3>ğŸ“¦ InstalaÃ§Ã£o e ConfiguraÃ§Ã£o</h3></summary>

### Requisitos de Hardware

- âœ… Placa DE1-SoC (Cyclone V SoC);
- âœ… Cabo USB-Blaster (programaÃ§Ã£o FPGA);
- âœ… Cabo USB-Serial (console);
- âœ… Monitor VGA;
- âœ… Cabo VGA;
- âœ… Fonte de alimentaÃ§Ã£o 12V;
- âœ… CartÃ£o microSD (opcional, para boot Linux).

### Requisitos de Software

**No computador host:**
- Quartus Prime 23.1 ou superior;
- Intel SoC EDS (Embedded Design Suite);
- Terminal serial (PuTTY, minicom, screen);
- Cliente SSH (OpenSSH).

**Na placa DE1-SoC:**
- Linux embarcado (kernel 4.x ou superior);
- GCC ARM toolchain;
- Bibliotecas padrÃ£o C.

---

### Passo 1: Configurar Hardware

1. **Conectar cabos:**
   - USB-Blaster na porta USB da placa;
   - USB-Serial na porta UART;
   - Monitor ao conector VGA;
   - Fonte de alimentaÃ§Ã£o.

2. **Ligar a placa:**
   - LED POWER deve acender;
   - LEDs vermelhos indicam atividade.

---

### Passo 2: Programar a FPGA

**Via Quartus Programmer:**

ApÃ³s clonar o repositÃ³rio, abra um projeto no Quartus atravÃ©s da opÃ§Ã£o **Open Project** e selecione o arquivo `soc_system.qpf`, localizado dentro da pasta "coprocessador".
Compile o projeto e programe na placa DE1-SoC atravÃ©s da opÃ§Ã£o "Programmer".

---

<details>
<summary><h3>ğŸ® Usando o Sistema</h3></summary>


### Passo 3: ExecuÃ§Ã£o

Transfira a pasta "ArquivosHPS" para o HPS da placa DE1-SoC, feito isso, utilize os seguintes comandos no terminal Linux para executar os programas: 

```bash
make build
sudo make run
```

**Nota:** `sudo` Ã© necessÃ¡rio para acessar `/dev/mem`.

---

### Menu Principal

```
=== INICIANDO API ===
DEBUG: Tentando abrir /dev/mem...
DEBUG: iniciarAPI() retornou: 0
API OK!
DEBUG: Status inicial DONE = 1

--- MENU DE TESTES ---
1. Vizinho PrÃ³ximo (NHI)
2. ReplicaÃ§Ã£o
3. DecimaÃ§Ã£o
4. MÃ©dia de Blocos
5. Verificar Status (Flag Done)
6. Enviar imagem BMP
7. Sair
OpÃ§Ã£o:
```

---

### OpÃ§Ã£o 1-4: Executar Algoritmo

**Exemplo: Executar ReplicaÃ§Ã£o com zoom 2x**

```
OpÃ§Ã£o: 2

Escolha o zoom:
(1) 1x  - Sem zoom
(2) 2x  - Zoom 2x
(3) 4x  - Zoom 4x
OpÃ§Ã£o: 2

Executando ReplicaÃ§Ã£o (zoom=2x)...
OperaÃ§Ã£o concluÃ­da com sucesso!
```

**Resultado:** Imagem processada exibida no monitor VGA.

**Algoritmos disponÃ­veis:**

| OpÃ§Ã£o | Algoritmo | DescriÃ§Ã£o | Uso TÃ­pico |
|-------|-----------|-----------|------------|
| 1 | **NHI** (Nearest Neighbor) | InterpolaÃ§Ã£o por vizinho mais prÃ³ximo | Zoom in com preservaÃ§Ã£o de bordas |
| 2 | **ReplicaÃ§Ã£o** | Duplica pixels diretamente | Zoom in rÃ¡pido, efeito pixelado |
| 3 | **DecimaÃ§Ã£o** | Remove pixels alternados | Zoom out, reduÃ§Ã£o de resoluÃ§Ã£o |
| 4 | **MÃ©dia de Blocos** | Calcula mÃ©dia de regiÃµes | Zoom out suave, anti-aliasing |

---

### OpÃ§Ã£o 5: Verificar Status

```
OpÃ§Ã£o: 5

Status: Hardware PRONTO (Done=1)
```

**InterpretaÃ§Ã£o:**
- `PRONTO (Done=1)`: Hardware disponÃ­vel para nova operaÃ§Ã£o;
- `OCUPADO (Done=0)`: Processamento em andamento.

---

### OpÃ§Ã£o 6: Carregar Imagem BMP

```
OpÃ§Ã£o: 6

Digite o caminho da imagem BMP (160x120): ./ImgGalinha.bmp

DimensÃµes: 160x120 pixels
Bits por pixel: 24

Enviando imagem...
Progresso: 19200/19200 pixels (100.0%)
Imagem enviada com sucesso!
Imagem carregada na RAM1!
```

**Formatos suportados:**
- BMP 8 bits (grayscale direto);
- BMP 24 bits (RGB convertido automaticamente).

**Requisitos:**
- DimensÃµes: exatamente 160Ã—120 pixels;
- Sem compressÃ£o (compression=0).

---

### OpÃ§Ã£o 7: Sair

```
OpÃ§Ã£o: 7

Saindo...
Encerrando API... OK!
```

Sistema desmapeia memÃ³ria e encerra corretamente.

---

### Fluxo de Uso TÃ­pico

```
1. Iniciar programa
   â””â”€> sudo ./pixel_test

2. Carregar imagem
   â””â”€> OpÃ§Ã£o 6 > ./ImgGalinha.bmp

3. Processar imagem
   â””â”€> OpÃ§Ã£o 1 > Zoom 2x (NHI)
   â””â”€> Ver resultado no monitor VGA

4. Experimentar outros algoritmos
   â””â”€> OpÃ§Ã£o 2 > Zoom 4x (ReplicaÃ§Ã£o)
   â””â”€> OpÃ§Ã£o 4 > Zoom 2x (MÃ©dia)

5. Sair
   â””â”€> OpÃ§Ã£o 7
```

</details>

---

<details>
<summary><h3>ğŸ“ˆ Resultados observados durante testes</h3></summary>


**Ambiente de Teste:**
- Placa: DE1-SoC Rev. F
- Clock FPGA: 50 MHz
- Processador: ARM Cortex-A9 @ 800 MHz
- MemÃ³ria: 1 GB DDR3

---

### AnÃ¡lise de Resultados

#### âœ… Pontos Fortes

1. **ComunicaÃ§Ã£o HPSâ€“FPGA estÃ¡vel**
   - Nenhuma falha de comunicaÃ§Ã£o em todos os testes;
   - Memory barriers garantem sincronizaÃ§Ã£o.

2. **Algoritmos funcionais**
   - Todos os 4 algoritmos produzem resultados corretos;
   - Qualidade visual conforme esperado.

3. **Tratamento de erros**
   - Timeout funciona corretamente.

4. **Modularidade**
   - CÃ³digo fÃ¡cil de manter e expandir;
   - SeparaÃ§Ã£o clara entre camadas.

---

#### âš ï¸ LimitaÃ§Ãµes Identificadas

1. **Timeout Fixo**
   - 3M iteraÃ§Ãµes insuficiente para zoom maior que 4x;
   - **SoluÃ§Ã£o:** Timeout adaptativo baseado em zoom.

2. **Formato de Imagem**
   - Apenas BMP suportado;
   - **ExpansÃ£o:** Adicionar PNG, JPEG via libpng/libjpeg.

3. **Sem Feedback Visual**
   - UsuÃ¡rio nÃ£o vÃª progresso do processamento;
   - **Melhoria:** Adicionar barra de progresso.

---

### Bugs Corrigidos Durante Desenvolvimento

1. **Bug:** DONE sempre retorna 0
   - **Causa:** Clock enable nÃ£o conectado;
   - **SoluÃ§Ã£o:** Conectar `clk_en` na FSM principal.

2. **Bug:** Imagem invertida verticalmente
   - **Causa:** BMP armazena bottom-up;
   - **SoluÃ§Ã£o:** Inverter ordem de leitura no C.

3. **Bug** Nova imagem carregada muito lentamente na memÃ³ria
   - **Causa:** Polling na funÃ§Ã£o write_pixel causando atraso desnecessÃ¡rio no carregamento dos pixels;
   - **SoluÃ§Ã£o:** RemoÃ§Ã£o do polling.


</details>

---

##  Resultados AlcanÃ§ados

### Objetivos Cumpridos

| Objetivo | Status | ObservaÃ§Ãµes |
|----------|--------|-------------|
| API em Assembly ARM | âœ… 100% | Todas as funÃ§Ãµes implementadas |
| ISA do coprocessador | âœ… 100% | 4 opcodes + escrita de pixel |
| ComunicaÃ§Ã£o HPSâ€“FPGA | âœ… 100% | Via PIOs Avalon-MM |
| Carregamento BMP | âœ… 100% | Suporta 8 e 24 bits |
| 4 Algoritmos funcionais | âœ… 100% | NHI, ReplicaÃ§Ã£o, DecimaÃ§Ã£o, MÃ©dia |
| SaÃ­da VGA | âœ… 100% | 640Ã—480 @ 60Hz |
| AplicaÃ§Ã£o C (Etapa 3) | ğŸ”„ 80% | Menu funcional para testes da etapa 2, falta controle por teclado para etapa 3|
| DocumentaÃ§Ã£o completa | âœ… 100% | README + comentÃ¡rios no cÃ³digo |

---

### Conhecimentos Adquiridos

**Hardware:**
- âœ… IntegraÃ§Ã£o HPSâ€“FPGA na plataforma DE1-SoC;
- âœ… Barramentos Avalon-MM e AXI;
- âœ… Mapeamento de memÃ³ria em SoC;
- âœ… SincronizaÃ§Ã£o entre domÃ­nios de clock.

**Software:**
- âœ… ProgramaÃ§Ã£o Assembly ARM (AAPCS);
- âœ… Syscalls Linux (open, mmap2, munmap, close);
- âœ… Memory barriers e ordenaÃ§Ã£o de memÃ³ria;
- âœ… Link-ediÃ§Ã£o entre C e Assembly;
- âœ… ManipulaÃ§Ã£o de arquivos BMP.

**Ferramentas:**
- âœ… Quartus Prime (sÃ­ntese e programaÃ§Ã£o);
- âœ… Platform Designer (geraÃ§Ã£o de sistema);
- âœ… GCC ARM toolchain;
- âœ… Makefile para automaÃ§Ã£o.

---

## ğŸ’» Ambiente de Desenvolvimento

<details>
<summary><h3>ğŸ”§ Ferramentas Utilizadas</h3></summary>

### Software

| Ferramenta | VersÃ£o | PropÃ³sito |
|------------|--------|-----------|
| **Quartus Prime Lite** | 23.1 | SÃ­ntese e programaÃ§Ã£o FPGA |
| **Platform Designer** | 23.1 | GeraÃ§Ã£o de sistema SoC |
| **GCC ARM** | 7.5.0 | Compilador C/Assembly |
| **GNU Binutils** | 2.30 | Assembler e linker |
| **Make** | 4.1 | AutomaÃ§Ã£o de build |
| **Git** | 2.25.1 | Controle de versÃ£o |
| **VS Code** | 1.85 | Editor de cÃ³digo |
| **PuTTY** | 0.76 | Terminal serial |

---

### Hardware

**Placa Principal:**
- **Modelo:** Terasic DE1-SoC;
- **FPGA:** Intel Cyclone V SoC;
- **HPS:** ARM Cortex-A9 dual-core @ 925 MHz;
- **MemÃ³ria:** 1 GB DDR3 SDRAM;
- **Flash:** 64 MB QSPI;
- **Interfaces:** VGA, Ethernet, USB, UART, ADC.

**PerifÃ©ricos:**
- Monitor VGA (1024Ã—768 ou superior);
- Cabo USB-Blaster;
- Cabo USB-Serial (FTDI);
- Fonte 12V/2A.

---

### Estrutura de Arquivos do Projeto

```
projeto/
â”œâ”€â”€ hardware/
â”‚   â”œâ”€â”€ ghrd_top.v                  # Top-level com HPS
â”‚   â”œâ”€â”€ UnidadeControle.v           # FSM principal
â”‚   â”œâ”€â”€ ControladorRedimensionamento.v
â”‚   â”œâ”€â”€ FSM_Escrita.v               # FSM de escrita
â”‚   â”œâ”€â”€ Replicacao.v                # Algoritmos
â”‚   â”œâ”€â”€ Decimacao.v
â”‚   â”œâ”€â”€ NHI.v
â”‚   â”œâ”€â”€ MediaBlocos.v
â”‚   â”œâ”€â”€ RAM_DualPort.v              # MemÃ³ria 76.800 pixels
â”‚   â”œâ”€â”€ VGA_Controller.v
â”‚   â””â”€â”€ soc_system.qsys             # Platform Designer
â”‚
â”œâ”€â”€ software/
â”‚   â”œâ”€â”€ api.s                       # API Assembly
â”‚   â”œâ”€â”€ main.c                      # AplicaÃ§Ã£o C
â”‚   â”œâ”€â”€ header.h                    # ProtÃ³tipos
â”‚   â”œâ”€â”€ Makefile                    # Build script
â”‚   â””â”€â”€ ImgGalinha.bmp              # Imagem de teste
â”‚
â”œâ”€â”€ docs/
â”‚   â”œâ”€â”€ README.md                   # Este arquivo
â”‚   â”œâ”€â”€ Diagramas/
â”‚   â”‚   â”œâ”€â”€ Arquitetura.png
â”‚   â”‚   â”œâ”€â”€ FSM_Principal.png
â”‚   â”‚   â””â”€â”€ Fluxo_Dados.png
â”‚   â””â”€â”€ Resultados/
â”‚       â”œâ”€â”€ Screenshot_NHI.jpg
â”‚       â””â”€â”€ Screenshot_Replicacao.jpg
â”‚
â””â”€â”€ tests/
    â”œâ”€â”€ test_write_pixel.c
    â”œâ”€â”€ test_algorithms.c
    â””â”€â”€ test_bmp_loader.c
```

</details>

---

## ğŸ“š ReferÃªncias

1. **Intel/Altera**
   - *DE1-SoC User Manual* (Terasic, 2021)
   - *Cyclone V Hard Processor System Technical Reference Manual*
   - *Avalon Interface Specifications*

2. **ARM Holdings**
   - *ARM Cortex-A9 Technical Reference Manual*
   - *ARM Architecture Reference Manual ARMv7-A*
   - *Procedure Call Standard for ARM Architecture (AAPCS)*

3. **Livros**
   - *Digital Design and Computer Architecture: ARM Edition* (Harris & Harris, 2015)
   - *Linux Device Drivers, 3rd Edition* (Corbet, Rubini, Kroah-Hartman, 2005)
   - *ARM System Developer's Guide* (Sloss, Symes, Wright, 2004)

4. **DocumentaÃ§Ã£o TÃ©cnica**
   - *BMP File Format Specification* (Microsoft)
   - *VGA Signal Timing* (VESA Standard)

5. **Recursos Online**
   - FPGA Academy: https://fpgacademy.org
   - Intel FPGA Support: https://www.intel.com/fpga
   - ARM Developer: https://developer.arm.com

---

## ğŸ‘¥ Equipe

**Disciplina:** TEC499 - Sistemas Digitais  
**Semestre:** 2025.2  
**InstituiÃ§Ã£o:** Universidade Estadual de Feira de Santana (UEFS)

**Desenvolvedores:**
- Alana Cerqueira 
- Julia Oliveira
- Kamilly Matos

**OrientaÃ§Ã£o:**
- Prof. Angelo Duarte - Tutor da disciplina

---

## ğŸ“„ LicenÃ§a

Este projeto foi desenvolvido para fins acadÃªmicos como parte da disciplina Sistemas Digitais (TEC499) da UEFS.

**Uso Educacional:** Permitido com atribuiÃ§Ã£o adequada.

---

<div align="center">



</div>
