# Intel80386

## 简述

- 32位的总线宽度。支持4G的存储空间；
- 一定程度上的指令流水线；
- 双重的虚地址保护功能（分段和分页保护）；
- 减少了每个总线周期的Ｔ时钟数；
- 支持数据总线的8位、16位、32位数据传输；
- 支持片外高速缓存；

## 内部结构

- 功能部件
  - BIU（总线接口部件）：完成指令预取请求和执行单元的数据存取请求，数据存取请求优先于指令预取请求。
  - IPU（指令预取部件）：16字节指令预取队列，提出预取请求。
  - IDU（指令译码部件）：完成指令译码。
  - SU（分段部件）：完成执行单元的地址请求，将虚地址转换为线性地址。
  - PU（分页部件）：将线性地址转换成物理地址。
  - EU（执行部件）：完成指令所需要的功能。（流水线表现为：一条指令的执行和下一条指令的取指操作并行）
- 寄存器
  - 8个通用寄存器；
  - 6个段寄存器；
  - 4个控制寄存器；

## 部分引脚

- 数据引脚：D31～D0

- 地址总线

  A31～A2，$B\overline E_3​$，$B\overline E_2​$，$B\overline E_1​$，$B\overline E_0​$

  当$B\overline E_3$有效时，选择D31～D24（等效于A1A0=11）

  当$B\overline E_2$有效时，选择D23～D16（等效于A1A0=10）

  当$B\overline E_1$有效时，选择D15～D8（等效于A1A0=01）

  当$B\overline E_0$有效时，选择D7～D0（等效于A1A0=00）

  CPU与SRAM的连接框图（控制写片选信号，不控制读片选信号）：

  **图3.0** **图3.1**

- 总线控制信号
  - $A\overline DS$：地址状态信号；
  - $\overline NA$：下一个地址请求。作用是请求CPU进入地址流水线方式；
  - $B\overline S16$：强制CPU只使用数据总线的低16位。读周期：只采样数据总线的低16位D15～D0，如果CPU执行的是32位读操作，则CPU自动执行两个16位的读操作周期，因此被读取的设备只将数据发送到D15～D0.写周期：CPU只将数据写到D15～D0上，如果CPU执行的是32位的写操作，则CPU自动执行两个16位的写操作周期，CPU将本应在D31～D16上传送的数据复制到D15～D0上传送。

## 实地址模式

通电或RESET时，PE置0,进入实地址模式。

## 保护模式

---

 To be continued...