#-----------------------------------------------------------
# Vivado v2019.1 (64-bit)
# SW Build 2552052 on Fri May 24 14:49:42 MDT 2019
# IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
# Start of session at: Thu Dec 12 18:04:18 2019
# Process ID: 4476
# Current directory: C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent13532 C:\Users\celia\Desktop\Archivo_Celia\ETSIDI\19-20\1cuatri\SED\TRABAJOS\VHDL\CLAVE_SECRETA_v2\CLAVE_SECRETA_v2.xpr
# Log file: C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/vivado.log
# Journal file: C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.xpr
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Sincronizador.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Sincronizador.vhd
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Debouncer.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Debouncer.vhd
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Counter.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Counter.vhd
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maq_estados.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maq_estados.vhd
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Display.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Display.vhd
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Decoder.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Decoder.vhd
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Div_frecuencia.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Div_frecuencia.vhd
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
add_files -norecurse C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maquina_estados.vhd
update_compile_order -fileset sources_1
reset_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
export_ip_user_files -of_objects  [get_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maq_estados.vhd] -no_script -reset -force -quiet
remove_files  C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maq_estados.vhd
update_compile_order -fileset sources_1
export_ip_user_files -of_objects  [get_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maquina_estados.vhd] -no_script -reset -force -quiet
remove_files  C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/Maquina_estados.vhd
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/MQ.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/MQ.vhd
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/compare_value.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/compare_value.vhd
update_compile_order -fileset sources_1
close [ open C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/enclavador.vhd w ]
add_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/enclavador.vhd
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
export_ip_user_files -of_objects  [get_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/compare_value.vhd] -no_script -reset -force -quiet
remove_files  C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/compare_value.vhd
export_ip_user_files -of_objects  [get_files C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/enclavador.vhd] -no_script -reset -force -quiet
remove_files  C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/CLAVE_SECRETA_v2/CLAVE_SECRETA_v2.srcs/sources_1/new/enclavador.vhd
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
reset_run synth_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
launch_runs impl_1 -jobs 2
wait_on_run impl_1
open_run impl_1
set_property IOSTANDARD LVCMOS33 [get_ports [list {led[0]} {led[1]} {led[2]} {led[3]} {led[4]} {led[5]} {led[6]} {led[7]} {led[8]} {led[9]}]]
set_property IOSTANDARD LVCMOS33 [get_ports [list {pulsador[0]} {pulsador[1]} {pulsador[2]} {pulsador[3]} {pulsador[4]}]]
set_property IOSTANDARD LVCMOS33 [get_ports [list {switch[0]} {switch[1]} {switch[2]} {switch[3]} {switch[4]}]]
startgroup
set_property package_pin "" [get_ports [list  {segment[0]}]]
place_ports {digsel[7]} J17
endgroup
startgroup
set_property package_pin "" [get_ports [list  {digsel[3]}]]
place_ports {digsel[6]} J18
endgroup
startgroup
set_property package_pin "" [get_ports [list  {led[2]}]]
place_ports {digsel[5]} T9
endgroup
place_ports {digsel[4]} J14
place_ports {digsel[3]} P14
startgroup
set_property package_pin "" [get_ports [list  {switch[1]}]]
place_ports {digsel[2]} T14
endgroup
place_ports {digsel[1]} K2
startgroup
set_property package_pin "" [get_ports [list  {led[3]}]]
place_ports {digsel[0]} U13
endgroup
place_ports {led[0]} J13
place_ports {led[1]} N14
place_ports {led[2]} R18
place_ports {led[3]} V17
startgroup
set_property package_pin "" [get_ports [list  {pulsador[0]}]]
place_ports {led[4]} U17
endgroup
startgroup
set_property package_pin "" [get_ports [list  led_NOK]]
place_ports {led[5]} U16
endgroup
startgroup
set_property package_pin "" [get_ports [list  {pulsador[1]}]]
place_ports {led[6]} V16
endgroup
startgroup
set_property package_pin "" [get_ports [list  {switch[0]}]]
place_ports {led[7]} T15
endgroup
place_ports {led[8]} U14
startgroup
set_property package_pin "" [get_ports [list  {pulsador[3]}]]
place_ports {led[9]} T16
endgroup
place_ports {pulsador[0]} N17
place_ports {pulsador[1]} M18
startgroup
set_property package_pin "" [get_ports [list  mode]]
place_ports {pulsador[2]} P17
endgroup
startgroup
set_property package_pin "" [get_ports [list  start]]
place_ports {pulsador[3]} M17
endgroup
place_ports {pulsador[4]} P18
place_ports {switch[0]} J15
place_ports {switch[1]} L16
place_ports {switch[2]} M13
place_ports {switch[3]} R15
set_property is_loc_fixed true [get_ports [list  {switch[4]}]]
place_ports {segment[6]} T10
place_ports {segment[5]} R10
place_ports {segment[4]} K16
place_ports {segment[3]} K13
place_ports {segment[2]} P15
place_ports {segment[1]} T11
place_ports {segment[0]} L18
place_ports clk E3
place_ports led_NOK K15
place_ports led_OK H17
place_ports mode H6
place_ports reset R16
place_ports start T13
set_property IOSTANDARD LVCMOS33 [get_ports [list clk]]
set_property IOSTANDARD LVCMOS33 [get_ports [list led_NOK]]
set_property IOSTANDARD LVCMOS33 [get_ports [list led_OK]]
set_property IOSTANDARD LVCMOS33 [get_ports [list mode]]
undo
set_property IOSTANDARD LVCMOS33 [get_ports [list mode]]
set_property IOSTANDARD LVCMOS33 [get_ports [list reset]]
set_property IOSTANDARD LVCMOS33 [get_ports [list start]]
set_property target_constrs_file C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/digilent-xdc-master/Nexys-4-DDR-Master.xdc [current_fileset -constrset]
save_constraints -force
close_design
open_run synth_1 -name synth_1
write_schematic -format pdf -orientation portrait C:/Users/celia/Desktop/Archivo_Celia/ETSIDI/19-20/1cuatri/SED/TRABAJOS/VHDL/schematic_clave_secreta_v2.pdf
launch_simulation
source Clave_secret_v2_tb.tcl
close_sim
launch_simulation
source Clave_secret_v2_tb.tcl
close_sim
