# Lab 4b: Trabalhando com a Placa de Desenvolvimento

<p align="center">Prof. Jo√£o Carlos Bittencourt</p>
<p align="center">Centro de Ci√™ncias Exatas e Tecnol√≥gicas</p>
<p align="center">Universidade Federal do Rec√¥ncavo da Bahia, Cruz das Almas</p>

## Introdu√ß√£o

Essa segunda parte do roteiro, consiste de tr√™s etapas, cada qual constru√≠da com base na anterior. Ele ainda apresenta a plataforma de desenvolvimento de hardware que ser√° usada at√© o final do semestre. Ao longo desta pr√°tica voc√™ ir√°:

- Manusear a placa de forma segura, ligando e conectando ela ao computador;
- Projetar codificadores/decodificadores (para alimentar um _display_ de 7-segmentos);
- Projetar uma refer√™ncia de tempo usando contadores;
- Trabalhar com mapas de pinos do dispositivo FPGA;
- Programar um circuito sequencial na placa DE2-115;

## Leia o Manual

GCET231 utiliza a plataforma de desenvolvimento FPGA ALTERA DE2-115. As informa√ß√µes sobre o kit podem ser obtidas no [site da Terasic](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=502&PartNo=4). Fa√ßa o download do manual e leia atentamente √†s seguintes se√ß√µes:

- 2.1 Layout and Components
- 2.2 Block Diagram of the DE2-115 Board
- 2.3 Power-up the DE2-115 Board

Ao longo dos pr√≥ximos roteiros, √© importante que voc√™ continue a leitura do manual, especialmente o **Cap√≠tulo 4**.

## A Placa DE2-115

A figura abaixo apresenta um perfil da placa, indicando os componentes presentes no kit.

![DE2-115](img/de2-115.png)

A seguir apresentamos uma lista elencando os seus componentes principais sob o ponto de vista de GCET231.

- FPGA Cyclone IV 4CE115
- Visor LCD 16x2
- Programador USB Blaster
- 18 Chaves
- 4 Push-buttons
- GPIO
- Interface VGA
- Interface Serial (USART)
- 18 LEDs Vermelhos
- 9 LEDs Verdes
- Displays de 7 segmentos
- Mem√≥rias Flash e RAM

## Um Codificador para Display de 7-segmentos

Vamos come√ßar projetando um codificador capaz de converter um √∫nico d√≠gito decimal (valor de 4-bits) em um padr√£o bin√°rio capaz de exibir sua representa√ß√£o em um _display_ de 7-segmentos. Siga os passos dos roteiros anteriores para criar um novo projeto.

> Certifique-se de selecionar corretamente o dispositivo FPGA utilizado na plataforma de desenvolvimento (`EP4CE115F29C7`).

Adicione o arquivo `dec7seg.sv`, fornecido dentro da pasta `src`, ao seu novo projeto. A plataforma DE2-115 possui um conjunto de _displays_ de 7-segmentos de 8 d√≠gitos. Neste laborat√≥rio, n√≥s usaremos apenas um d√≠gito (o mais √† direita); os outros sete permanecer√£o inativos.

Localize as Se√ß√µes 4.2 e 4.4 do User Manual da placa DE2-115 e leia cuidadosamente de modo a entender o funcionamento das chaves e do _display_ de 7-segmentos. Os esquem√°ticos referentes ao _display_ de 7-segmentos e as chaves foram repetidos nas Figuras abaixo, apenas por conveni√™ncia.

![Chaves](./img/switches.png)

> Esquem√°tico das chaves (_switches_) da DE2-115.

![Display de 7 segmentos](./img/7-segments.png)

> Esquem√°tico do display de 7 segmentos da DE2-115.

O m√≥dulo especificado no arquivo `de2_115top.sv` j√° est√° configurado de modo a mapear as portas de entrada/sa√≠da para pinos da placa.

- N√≥s usaremos as quatro chaves mais √† direita para a entrada de 4-bits, `SW[3:0]`. Na DE2-115, esses pinos s√£o nomeados como `AD27, AC27, AC28, AB28` (confira na figura acima, localizando tamb√©m os r√≥tulos pr√≥ximos √†s chaves, na placa). Nesta configura√ß√£o `AD27` √© o MSB e `AB28` √© o LSB.
- N√≥s usaremos tamb√©m uma sa√≠da de 7-bits no nosso m√≥dulo SystemVerilog (`HEX0[6:0]`) para conectar a sa√≠da referente ao _display_ de 7-segmentos. Na DE2-115, esses pinos s√£o nomeados como `H22, J22, L25, L26, E17, F22, G18`.

Essas conex√µes s√£o definidas em um ou mais "**Quartus Settings File**" (arquivos QSF). As configura√ß√µes padr√£o para projetos da DE2-115 s√£o apresentadas no arquivo `de2_115_default.qsf` presente no diret√≥rio `fpga`. Para importar as configura√ß√µes, clique em **Assignments** `>` **Import Assignments...** Localize o arquivo `de2_115_default.qsf`, dentro do diret√≥rio `fpga`, e clique em **OK**.

Certifique-se de ler o arquivo fornecido (`dec7seg.sv`) e o manual de refer√™ncia da placa, e garanta que voc√™ tamb√©m entendeu por que existe uma nega√ß√£o na frente da atribui√ß√£o do padr√£o em `segments[6:0]`.

Agora modifique a implementa√ß√£o do arquivo `de2_115top.sv` de modo que ele apresente uma inst√¢ncia de `dec7seg` devidamente ligada aos pinos de entrada e sa√≠da da placa.

Quando estiver pronto para testar a sua implementa√ß√£o, compile seu projeto e programe-o na placa. Para isso, clique em **Processing** `>` **Start Compilation**. Uma vez que o processamento seja finalizado, conecte o cabo USB do kit na entrada indicada como **USB Blaster** e em uma das portas USB do computador. Abra a ferramenta de programa√ß√£o acessando **Tools** `>` **Programmer**. Clique em **Hardware Setup** para escolher o dispositivo de programa√ß√£o **USB Blaster**.

![Dispositivo de programa√ß√£o FPGA](./img/programmer_device.png)

Certifique-se de que a ferramenta selecionou o arquivo `de2_115top.sof` e ent√£o clique em no bot√£o **Start**.

![Dispositivo de programa√ß√£o FPGA](./img/programmer.png)

Se tudo ocorrer como esperado, seu circuito est√° agora programado e em execu√ß√£o.

> ‚úÖ Agora √© sua vez de brincar com as chaves para verificar se as sa√≠das correspondem ao esperado.

## Um Codificador Hexadecimal para Display de 7 Segmentos

Copie o conte√∫do do arquivo `dec7seg.sv` e cole em um novo arquivo chamado `hexto7seg.sv`. Modifique o nome do m√≥dulo para `hexto7seg`. Altere o arquivo `de2_115top.sv` de modo a instanciar o m√≥dulo `hexto7seg`.

> üíÅ Comente a inst√¢ncia de `dec7seg` e inclua a nova instancia para `hexto7seg`).

Modifique o codificador para lidar com um d√≠gito hexadecimal (ou seja, de "0" at√© "F"). Basicamente, voc√™ precisa acrescentar seis linhas adicionais ao m√≥dulo, para lidar com os casos "A" at√© "F". N√£o importa se voc√™ escolher exibir as letras mai√∫sculas ou min√∫sculas (ex., "a" _vs._ "A").

Recompile seu projeto, programe-o na placa e confirme se o circuito √© capaz de exibir de "0" at√© "F".

## Exibindo um contador de √∫nico d√≠gito Hexadecimal

Modifique o projeto de modo que o valor a ser exibido n√£o parta das chaves de entrada. Em vez disso, crie um contador que percorra os valores "0" -- "F" repetidas vezes, e transmita esse valor dentro do seu codificador hexadecimal. Para observar se o seu projeto est√° funcionando corretamente, o contador deve operar a uma velocidade razo√°vel. Fa√ßa-o contar a uma taxa de aproximadamente uma transi√ß√£o por segundo (~1 Hz).

Seu contador precisar√° de um sinal de _clock_. Para isso, a placa DE2-115 fornece um sinal de 50 MHz no pino `Y2` (veja a Se√ß√£o 4.5 do manual da DE2-115). Certifique-se ainda de que voc√™ recebeu um arquivo chamado `de2_115_default.sdc`, junto com os arquivos de laborat√≥rio, dentro do diret√≥rio `fpga`. Adicione esse arquivo ao seu projeto no Quartus Prime.

> üíÅ Dentre outras coisas, esse arquivo cria uma refer√™ncia de clock para o seu circuito, de modo que a ferramenta de s√≠ntese possa sintetizar seu circuito levando em considera√ß√£o as restri√ß√µes de tempo do circuito.

Uma vez que a placa fornece um clock de 50 MHz, no arquivo `de2_115_default.sdc` criamos um sinal `sys_clk_pin` com per√≠odo igual a 20 ns (equivalente a 50 MHz) e associamos ele √† porta `CLOCK_50`, declarada no arquivo `de2_115top.sv`, a qual, por sua vez est√° associada ao pino `Y2` do dispositivo FPGA.

Elabore um contador de 32-bits, mesmo que ele use somente quatro bits. Os bits menos significativos, obviamente, transitar√£o com uma frequ√™ncia maior (o LSB muda 50 milh√µes de vezes em 1 segundo!). Por outro lado, os bits mais significativo alternam com uma velocidade menor. Voc√™ deve encontrar 4 bits consecutivos em algum lugar dentro do vetor de modo que o bit menos significativo alterne, aproximadamente, uma vez por segundo (1~Hz). Esses 4 bits formar√£o um n√∫mero hexadecimal (`0x0` at√© `0xF`), que deve ser exibido no _display_ de 7-segmentos.

> üíÅ Voc√™ n√£o chegar√° a obter exatamente o equivalente a uma transi√ß√£o por segundo, mas qualquer taxa entre meio segundo e dois segundos poder√° ser considerada para avalia√ß√£o.

Certifique-se de produzir um circuito modularizado, ou seja, o m√≥dulo `de2_115top` deve possuir dois m√≥dulos (um contador e um codificador hexadecimal para 7-segmentos). Dessa forma, devem haver tr√™s arquivos distintos:

- `hexto7seg.sv` j√° desenvolvido.
- `counter1second.sv` usado para contar um valor de 4 bits que muda a uma taxa aproximada de 1 valor por segundo.
- `de2_115top.sv` cont√©m uma inst√¢ncia do m√≥dulo `hexto7seg`, e uma inst√¢ncia do m√≥dulo `counter1second`. Esse m√≥dulo deve produzir a sa√≠da `HEX0` de 7 bits.

Lembre-se de usar os nomes de arquivo solicitados acima e seguir um modelo de hierarquia indicado. O diagrama a seguir apresenta a hierarquia que o seu projeto deve seguir. **Voc√™ ser√° penalizado se o projeto n√£o seguir a constru√ß√£o modular especificada nessa figura.**

![Diagrama de blocos](img/block_diagram.svg)

> üíÅ Na figura acima, o m√≥dulo `hexto7seg` √© chamada de `X[3:0]`, enquanto a sa√≠da de 4 bits do `counter1second` √© chamada de `value[3:0]`. Esses s√£o nomes internos √† defini√ß√£o dos m√≥dulos. No m√≥dulo _top level_ `de2_115top`, que engloba os outros dois m√≥dulos, voc√™ deve declarar um `wire` de 4 bits com nome da sua escolha, o qual deve conectar os dois m√≥dulos. Esse procedimento √© semelhante a uma declara√ß√£o de fun√ß√£o em linguagens de software, como C: os nomes das vari√°veis dentro de uma fun√ß√£o n√£o precisam ter o mesmo nome quando chamamos essa fun√ß√£o.

## Acompanhamento (pr√≥ximo laborat√≥rio)

Durante a aula esteja pronto para apresentar para o professor ou monitor:

- O c√≥digo dos arquivos `hexto7seg.sv`, `counter1second.sv` e `de2_115top.sv`
- Apresente uma demonstra√ß√£o do contador hexadecimal produzido no laborat√≥rio.

## Agradecimentos

Este laborat√≥rio √© o resultado do trabalho de docentes e monitores de GCET231 ao longo dos anos, incluindo:

- **18.1:** Caio Fran√ßa dos Santos
- **18.2:** Matheus Rosa Pithon
- **20.2:** Matheus Rosa Pithon
- **21.1:** Matheus Rosa Pithon, √âverton Gomes dos Santos
- **21.2:** √âverton Gomes dos Santos
