Timing Analyzer report for fp32_rx_mac_tx
Tue Oct 25 01:58:39 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RSTL_I'
 13. Slow 1200mV 85C Model Setup: 'CLK_I'
 14. Slow 1200mV 85C Model Hold: 'CLK_I'
 15. Slow 1200mV 85C Model Hold: 'RSTL_I'
 16. Slow 1200mV 85C Model Recovery: 'CLK_I'
 17. Slow 1200mV 85C Model Removal: 'CLK_I'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'RSTL_I'
 26. Slow 1200mV 0C Model Setup: 'CLK_I'
 27. Slow 1200mV 0C Model Hold: 'CLK_I'
 28. Slow 1200mV 0C Model Hold: 'RSTL_I'
 29. Slow 1200mV 0C Model Recovery: 'CLK_I'
 30. Slow 1200mV 0C Model Removal: 'CLK_I'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'RSTL_I'
 38. Fast 1200mV 0C Model Setup: 'CLK_I'
 39. Fast 1200mV 0C Model Hold: 'CLK_I'
 40. Fast 1200mV 0C Model Hold: 'RSTL_I'
 41. Fast 1200mV 0C Model Recovery: 'CLK_I'
 42. Fast 1200mV 0C Model Removal: 'CLK_I'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_rx_mac_tx                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.76        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.9%      ;
;     Processor 3            ;  15.4%      ;
;     Processor 4            ;   9.0%      ;
;     Processors 5-12        ;   2.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I }  ;
; RSTL_I     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RSTL_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 15.38 MHz ; 15.38 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; RSTL_I ; -64.416 ; -1982.269        ;
; CLK_I  ; -64.004 ; -6060.980        ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_I  ; 0.433 ; 0.000             ;
; RSTL_I ; 3.592 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -0.431 ; -30.816               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.117 ; -30.849              ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_I  ; -4.000 ; -926.712                        ;
; RSTL_I ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RSTL_I'                                                                                                                                         ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -64.416 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 64.309     ;
; -64.352 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 64.249     ;
; -64.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 64.230     ;
; -64.291 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.206     ;
; -64.248 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 64.141     ;
; -64.233 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 64.101     ;
; -64.184 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 64.081     ;
; -64.150 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 64.039     ;
; -64.146 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 64.039     ;
; -64.132 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 64.062     ;
; -64.123 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 64.038     ;
; -64.123 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 64.038     ;
; -64.082 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 63.979     ;
; -64.065 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.972     ;
; -64.065 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 63.933     ;
; -64.030 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 63.960     ;
; -64.021 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.936     ;
; -64.005 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.939     ;
; -63.993 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 63.892     ;
; -63.984 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 63.877     ;
; -63.982 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 63.871     ;
; -63.963 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 63.831     ;
; -63.955 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.870     ;
; -63.937 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.880     ;
; -63.930 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 63.836     ;
; -63.921 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 63.819     ;
; -63.920 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 63.817     ;
; -63.913 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 63.811     ;
; -63.911 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 63.804     ;
; -63.898 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.808     ;
; -63.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.804     ;
; -63.880 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 63.769     ;
; -63.868 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 63.798     ;
; -63.859 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.774     ;
; -63.857 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 63.759     ;
; -63.853 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.768     ;
; -63.849 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 63.751     ;
; -63.847 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 63.744     ;
; -63.837 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.771     ;
; -63.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 63.718     ;
; -63.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 63.724     ;
; -63.805 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.740     ;
; -63.801 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 63.669     ;
; -63.797 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.732     ;
; -63.796 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.716     ;
; -63.795 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 63.725     ;
; -63.795 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.702     ;
; -63.788 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.708     ;
; -63.786 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.701     ;
; -63.769 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.712     ;
; -63.762 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 63.668     ;
; -63.761 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 63.658     ;
; -63.738 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.026      ; 63.611     ;
; -63.735 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.669     ;
; -63.730 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.640     ;
; -63.730 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.026      ; 63.603     ;
; -63.728 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 63.596     ;
; -63.723 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 63.622     ;
; -63.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 63.607     ;
; -63.709 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 63.639     ;
; -63.700 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.615     ;
; -63.691 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.606     ;
; -63.667 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.610     ;
; -63.663 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 63.561     ;
; -63.660 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.086      ; 63.566     ;
; -63.655 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 63.549     ;
; -63.653 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 63.546     ;
; -63.647 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 63.541     ;
; -63.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 63.534     ;
; -63.642 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.021      ; 63.510     ;
; -63.640 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 63.538     ;
; -63.633 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.540     ;
; -63.628 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.094      ; 63.548     ;
; -63.628 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.538     ;
; -63.620 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.094      ; 63.540     ;
; -63.618 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.533     ;
; -63.599 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 63.501     ;
; -63.589 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 63.481     ;
; -63.589 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.042      ; 63.486     ;
; -63.582 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 63.480     ;
; -63.576 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 63.478     ;
; -63.573 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.507     ;
; -63.570 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.482     ;
; -63.562 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.474     ;
; -63.561 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 63.460     ;
; -63.560 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.467     ;
; -63.559 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 63.448     ;
; -63.553 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 63.446     ;
; -63.547 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.482     ;
; -63.545 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.115     ; 63.451     ;
; -63.538 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.458     ;
; -63.537 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.085      ; 63.467     ;
; -63.532 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.447     ;
; -63.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.088      ; 63.443     ;
; -63.524 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.090      ; 63.459     ;
; -63.518 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.047      ; 63.420     ;
; -63.515 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.435     ;
; -63.510 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.449     ;
; -63.505 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.089      ; 63.448     ;
; -63.502 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.093      ; 63.441     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                                                                                                 ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -64.004 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.931     ;
; -64.003 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.930     ;
; -63.836 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.763     ;
; -63.835 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.762     ;
; -63.734 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.661     ;
; -63.733 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.660     ;
; -63.572 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.499     ;
; -63.571 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.498     ;
; -63.542 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.470     ;
; -63.509 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.441     ;
; -63.508 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.440     ;
; -63.501 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.433     ;
; -63.500 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.432     ;
; -63.499 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.426     ;
; -63.498 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.425     ;
; -63.488 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.408     ;
; -63.487 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.407     ;
; -63.446 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.374     ;
; -63.427 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.347     ;
; -63.422 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.342     ;
; -63.413 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.340     ;
; -63.412 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.339     ;
; -63.403 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.329     ;
; -63.402 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.328     ;
; -63.385 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.313     ;
; -63.381 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.307     ;
; -63.381 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.307     ;
; -63.374 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.302     ;
; -63.320 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.240     ;
; -63.319 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.239     ;
; -63.314 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.242     ;
; -63.278 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.206     ;
; -63.272 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.200     ;
; -63.259 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.179     ;
; -63.254 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.174     ;
; -63.251 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.183     ;
; -63.250 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.182     ;
; -63.241 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.168     ;
; -63.240 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.167     ;
; -63.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.161     ;
; -63.234 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.160     ;
; -63.228 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.160     ;
; -63.227 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.159     ;
; -63.221 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.141     ;
; -63.220 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.140     ;
; -63.218 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.138     ;
; -63.217 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.137     ;
; -63.217 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.145     ;
; -63.213 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.139     ;
; -63.213 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.139     ;
; -63.211 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.139     ;
; -63.176 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.104     ;
; -63.170 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.102     ;
; -63.169 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.101     ;
; -63.157 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.077     ;
; -63.152 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 64.072     ;
; -63.146 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.072     ;
; -63.146 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.074     ;
; -63.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.069     ;
; -63.141 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.068     ;
; -63.140 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.074     ; 64.067     ;
; -63.133 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.059     ;
; -63.132 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.058     ;
; -63.115 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.043     ;
; -63.112 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.040     ;
; -63.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.037     ;
; -63.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 64.037     ;
; -63.110 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 64.038     ;
; -63.080 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.012     ;
; -63.079 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.069     ; 64.011     ;
; -63.071 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.991     ;
; -63.069 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.989     ;
; -63.056 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.976     ;
; -63.055 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.975     ;
; -63.053 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.973     ;
; -63.052 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.972     ;
; -63.050 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.978     ;
; -63.047 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 63.980     ;
; -63.044 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.972     ;
; -63.043 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.971     ;
; -63.039 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.068     ; 63.972     ;
; -63.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.965     ;
; -63.014 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.942     ;
; -63.009 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.935     ;
; -63.008 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.934     ;
; -62.995 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.915     ;
; -62.993 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 63.918     ;
; -62.992 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 63.917     ;
; -62.990 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.910     ;
; -62.985 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 63.910     ;
; -62.984 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.076     ; 63.909     ;
; -62.983 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.903     ;
; -62.982 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.081     ; 63.902     ;
; -62.979 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.907     ;
; -62.978 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.904     ;
; -62.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.901     ;
; -62.971 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.897     ;
; -62.970 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.075     ; 63.896     ;
; -62.953 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.881     ;
; -62.951 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.073     ; 63.879     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                                                                   ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[0]    ; fp32_uart_rx:My_UART_Rx|received_bit[0]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[1]    ; fp32_uart_rx:My_UART_Rx|received_bit[1]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[3]    ; fp32_uart_rx:My_UART_Rx|received_bit[3]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[4]    ; fp32_uart_rx:My_UART_Rx|received_bit[4]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[5]    ; fp32_uart_rx:My_UART_Rx|received_bit[5]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[6]    ; fp32_uart_rx:My_UART_Rx|received_bit[6]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP      ; fp32_uart_rx:My_UART_Rx|rx_state.STOP      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RSTL_I'                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.592 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 3.658      ;
; 3.775 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.040      ;
; 3.961 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.071      ;
; 4.149 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 4.366      ;
; 4.348 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.028      ; 4.416      ;
; 4.470 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.227      ; 4.737      ;
; 4.605 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 4.712      ;
; 4.605 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.178      ; 4.823      ;
; 4.607 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 4.713      ;
; 4.686 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.228      ; 4.954      ;
; 4.753 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.863      ;
; 4.796 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.066      ;
; 4.808 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 4.917      ;
; 4.854 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 4.961      ;
; 4.909 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.227      ; 5.176      ;
; 4.930 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.200      ;
; 4.957 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.026      ; 5.023      ;
; 5.002 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.027      ; 5.069      ;
; 5.009 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.028      ; 5.077      ;
; 5.010 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.122      ;
; 5.031 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.227      ; 5.298      ;
; 5.059 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.287      ;
; 5.060 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.287      ;
; 5.078 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 5.344      ;
; 5.078 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.229      ; 5.347      ;
; 5.110 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.357      ;
; 5.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 5.355      ;
; 5.118 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 5.327      ;
; 5.138 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 5.403      ;
; 5.145 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.423      ;
; 5.153 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 5.423      ;
; 5.169 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.448      ;
; 5.170 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 5.450      ;
; 5.173 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.452      ;
; 5.201 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.430      ;
; 5.202 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.430      ;
; 5.204 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.482      ;
; 5.250 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.359      ;
; 5.252 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.500      ;
; 5.253 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 5.498      ;
; 5.260 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.170      ; 5.470      ;
; 5.287 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.566      ;
; 5.311 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 5.591      ;
; 5.312 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.241      ; 5.593      ;
; 5.315 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.240      ; 5.595      ;
; 5.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.583      ;
; 5.337 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.206      ; 5.583      ;
; 5.346 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.625      ;
; 5.353 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 5.463      ;
; 5.365 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.477      ;
; 5.366 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.028      ; 5.434      ;
; 5.371 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.480      ;
; 5.378 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.486      ;
; 5.378 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.486      ;
; 5.389 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.497      ;
; 5.404 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.513      ;
; 5.426 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 5.643      ;
; 5.432 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.541      ;
; 5.435 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.711      ;
; 5.436 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.714      ;
; 5.436 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 5.711      ;
; 5.440 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.549      ;
; 5.471 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.699      ;
; 5.478 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.726      ;
; 5.479 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.726      ;
; 5.498 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.610      ;
; 5.503 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.611      ;
; 5.507 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 5.614      ;
; 5.511 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.623      ;
; 5.531 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.194      ; 5.765      ;
; 5.577 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.237      ; 5.854      ;
; 5.578 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.857      ;
; 5.578 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.854      ;
; 5.603 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.272      ; 5.915      ;
; 5.603 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.273      ; 5.916      ;
; 5.604 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.103      ; 5.747      ;
; 5.606 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.272      ; 5.918      ;
; 5.613 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.842      ;
; 5.640 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.191      ; 5.871      ;
; 5.642 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.192      ; 5.874      ;
; 5.644 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 5.755      ;
; 5.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.875      ;
; 5.648 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 5.759      ;
; 5.672 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.247      ; 5.959      ;
; 5.672 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.248      ; 5.960      ;
; 5.675 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.247      ; 5.962      ;
; 5.682 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 5.790      ;
; 5.711 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.823      ;
; 5.714 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.099      ; 5.853      ;
; 5.726 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 5.839      ;
; 5.728 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.840      ;
; 5.754 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.990      ;
; 5.754 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.227      ; 6.021      ;
; 5.755 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.991      ;
; 5.758 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.271      ; 6.069      ;
; 5.758 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.272      ; 6.070      ;
; 5.761 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[11]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.271      ; 6.072      ;
; 5.775 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.230      ; 6.045      ;
; 5.782 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.192      ; 6.014      ;
; 5.784 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.193      ; 6.017      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_I'                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.329      ; 2.992      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.317      ; 2.976      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; 0.066  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.507      ; 2.922      ;
; 0.066  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.507      ; 2.922      ;
; 0.066  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 2.507      ; 2.922      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.066  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.499      ; 2.914      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.496      ; 2.910      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.494      ; 2.908      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.494      ; 2.908      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.494      ; 2.908      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[1]                 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.909      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[6]                 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.495      ; 2.909      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_I'                                                                                                       ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.117 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.117 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[3]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[9]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[14]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[15]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.618      ; 2.765      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[0]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.621      ; 2.768      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[2]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[3]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[4]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[5]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[8]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[10]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[13]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[18]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.615      ; 2.762      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.619      ; 2.766      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[29]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[27]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.612      ; 2.759      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[5]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.39 MHz ; 16.39 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -60.401 ; -1859.119       ;
; CLK_I  ; -59.996 ; -5675.219       ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.382 ; 0.000            ;
; RSTL_I ; 3.210 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.349 ; -25.056              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.114 ; -30.168             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -4.000 ; -924.624                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -60.401 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 60.392     ;
; -60.332 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 60.325     ;
; -60.257 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 60.248     ;
; -60.249 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.280     ;
; -60.243 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 60.258     ;
; -60.188 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 60.181     ;
; -60.151 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 60.142     ;
; -60.147 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 60.137     ;
; -60.136 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 60.152     ;
; -60.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 60.106     ;
; -60.105 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.136     ;
; -60.099 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 60.114     ;
; -60.082 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 60.075     ;
; -60.063 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 60.098     ;
; -60.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 60.047     ;
; -60.015 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 60.010     ;
; -60.009 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 60.000     ;
; -60.003 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.993     ;
; -59.999 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 60.030     ;
; -59.993 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 60.008     ;
; -59.992 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 60.008     ;
; -59.991 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 59.962     ;
; -59.977 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 60.018     ;
; -59.960 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 59.951     ;
; -59.940 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 59.933     ;
; -59.933 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.947     ;
; -59.919 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 59.954     ;
; -59.918 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 59.927     ;
; -59.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.887     ;
; -59.893 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.903     ;
; -59.891 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 59.884     ;
; -59.886 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.902     ;
; -59.885 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 59.856     ;
; -59.877 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 59.868     ;
; -59.871 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.866     ;
; -59.863 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.857     ;
; -59.859 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.853     ;
; -59.857 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 59.888     ;
; -59.851 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.866     ;
; -59.833 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.874     ;
; -59.813 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 59.848     ;
; -59.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 59.801     ;
; -59.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 59.839     ;
; -59.802 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.817     ;
; -59.794 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 59.790     ;
; -59.790 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 59.786     ;
; -59.789 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.803     ;
; -59.787 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.797     ;
; -59.774 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 59.783     ;
; -59.765 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.760     ;
; -59.755 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.745     ;
; -59.744 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.760     ;
; -59.743 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 59.714     ;
; -59.727 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.768     ;
; -59.725 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 59.756     ;
; -59.719 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.734     ;
; -59.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 59.709     ;
; -59.711 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.745     ;
; -59.707 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.741     ;
; -59.706 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.696     ;
; -59.705 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.723     ;
; -59.701 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.719     ;
; -59.695 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.711     ;
; -59.694 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 59.665     ;
; -59.683 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.697     ;
; -59.680 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.052      ; 59.669     ;
; -59.671 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 59.706     ;
; -59.668 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 59.677     ;
; -59.649 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 59.642     ;
; -59.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.655     ;
; -59.623 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 59.614     ;
; -59.623 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.613     ;
; -59.623 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.618     ;
; -59.622 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 59.657     ;
; -59.621 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.615     ;
; -59.612 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.628     ;
; -59.611 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 59.582     ;
; -59.609 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.060      ; 59.602     ;
; -59.605 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.060      ; 59.598     ;
; -59.603 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.093     ; 59.604     ;
; -59.602 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.596     ;
; -59.598 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.106      ; 59.617     ;
; -59.597 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 59.571     ;
; -59.596 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.606     ;
; -59.594 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.106      ; 59.613     ;
; -59.593 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.040      ; 59.567     ;
; -59.585 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.626     ;
; -59.574 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.569     ;
; -59.566 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.098      ; 59.597     ;
; -59.565 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 59.559     ;
; -59.560 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.101      ; 59.575     ;
; -59.554 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 59.547     ;
; -59.552 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 59.548     ;
; -59.541 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.104      ; 59.555     ;
; -59.539 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.102      ; 59.574     ;
; -59.536 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.103      ; 59.577     ;
; -59.536 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.052      ; 59.525     ;
; -59.533 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 59.529     ;
; -59.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.059      ; 59.526     ;
; -59.526 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.099      ; 59.535     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -59.996 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.935     ;
; -59.996 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.935     ;
; -59.852 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.791     ;
; -59.852 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.791     ;
; -59.746 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.685     ;
; -59.746 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.685     ;
; -59.609 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.549     ;
; -59.604 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.543     ;
; -59.604 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.543     ;
; -59.557 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.497     ;
; -59.555 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.494     ;
; -59.555 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.494     ;
; -59.552 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.482     ;
; -59.551 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.481     ;
; -59.484 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.414     ;
; -59.480 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.410     ;
; -59.478 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.418     ;
; -59.472 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.411     ;
; -59.472 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.411     ;
; -59.465 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.405     ;
; -59.458 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.400     ;
; -59.458 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.400     ;
; -59.454 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.396     ;
; -59.454 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.396     ;
; -59.433 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.371     ;
; -59.431 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.369     ;
; -59.413 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.351     ;
; -59.413 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.353     ;
; -59.412 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.350     ;
; -59.408 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.338     ;
; -59.407 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.347     ;
; -59.407 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.337     ;
; -59.359 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.299     ;
; -59.340 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.270     ;
; -59.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.266     ;
; -59.334 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.274     ;
; -59.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.252     ;
; -59.313 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.252     ;
; -59.307 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.247     ;
; -59.303 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.243     ;
; -59.302 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.232     ;
; -59.301 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.231     ;
; -59.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.230     ;
; -59.299 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.229     ;
; -59.289 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.227     ;
; -59.287 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.225     ;
; -59.269 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.207     ;
; -59.268 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.206     ;
; -59.263 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.203     ;
; -59.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.190     ;
; -59.234 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.164     ;
; -59.230 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.160     ;
; -59.228 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.168     ;
; -59.218 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.157     ;
; -59.218 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.063     ; 60.157     ;
; -59.217 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.157     ;
; -59.216 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.158     ;
; -59.216 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.158     ;
; -59.199 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.137     ;
; -59.197 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.139     ;
; -59.197 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.139     ;
; -59.196 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.134     ;
; -59.183 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.121     ;
; -59.181 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.119     ;
; -59.169 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.099     ;
; -59.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.098     ;
; -59.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.108     ;
; -59.167 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.107     ;
; -59.165 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.105     ;
; -59.163 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.101     ;
; -59.162 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.100     ;
; -59.160 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.102     ;
; -59.160 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.102     ;
; -59.160 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.090     ;
; -59.159 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.099     ;
; -59.159 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.089     ;
; -59.157 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.097     ;
; -59.156 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.086     ;
; -59.155 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.085     ;
; -59.116 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.056     ;
; -59.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.041     ;
; -59.110 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.040     ;
; -59.106 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.046     ;
; -59.097 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.037     ;
; -59.092 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.022     ;
; -59.088 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 60.018     ;
; -59.086 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.026     ;
; -59.085 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 60.025     ;
; -59.079 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.017     ;
; -59.078 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 60.016     ;
; -59.074 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.016     ;
; -59.074 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.060     ; 60.016     ;
; -59.071 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 60.014     ;
; -59.067 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.059     ; 60.010     ;
; -59.055 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 59.993     ;
; -59.053 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.062     ; 59.993     ;
; -59.052 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.064     ; 59.990     ;
; -59.050 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 59.980     ;
; -59.049 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 59.979     ;
; -59.043 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.072     ; 59.973     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                    ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[0]    ; fp32_uart_rx:My_UART_Rx|received_bit[0]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[1]    ; fp32_uart_rx:My_UART_Rx|received_bit[1]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; fp32_uart_rx:My_UART_Rx|received_bit[2]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[3]    ; fp32_uart_rx:My_UART_Rx|received_bit[3]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[4]    ; fp32_uart_rx:My_UART_Rx|received_bit[4]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[5]    ; fp32_uart_rx:My_UART_Rx|received_bit[5]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[6]    ; fp32_uart_rx:My_UART_Rx|received_bit[6]    ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.210 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.035      ; 3.285      ;
; 3.368 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.213      ; 3.621      ;
; 3.556 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 3.668      ;
; 3.682 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.174      ; 3.896      ;
; 3.878 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.039      ; 3.957      ;
; 3.986 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 4.243      ;
; 4.090 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.175      ; 4.305      ;
; 4.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 4.220      ;
; 4.115 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 4.223      ;
; 4.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 4.423      ;
; 4.239 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 4.351      ;
; 4.296 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.406      ;
; 4.317 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.576      ;
; 4.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 4.442      ;
; 4.408 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.667      ;
; 4.410 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 4.667      ;
; 4.436 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.035      ; 4.511      ;
; 4.476 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 4.733      ;
; 4.497 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.036      ; 4.573      ;
; 4.498 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.614      ;
; 4.507 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.039      ; 4.586      ;
; 4.510 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 4.736      ;
; 4.511 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 4.736      ;
; 4.548 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.791      ;
; 4.550 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 4.788      ;
; 4.554 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.168      ; 4.762      ;
; 4.556 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 4.812      ;
; 4.557 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 4.811      ;
; 4.573 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 4.848      ;
; 4.594 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.213      ; 4.847      ;
; 4.595 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.237      ; 4.872      ;
; 4.596 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 4.874      ;
; 4.599 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.237      ; 4.876      ;
; 4.604 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.863      ;
; 4.629 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.237      ; 4.906      ;
; 4.651 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.878      ;
; 4.652 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 4.878      ;
; 4.689 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 4.933      ;
; 4.691 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.930      ;
; 4.695 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.169      ; 4.904      ;
; 4.714 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 4.990      ;
; 4.722 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.832      ;
; 4.736 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.014      ;
; 4.737 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.239      ; 5.016      ;
; 4.740 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.018      ;
; 4.754 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 4.998      ;
; 4.756 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 4.998      ;
; 4.770 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.238      ; 5.048      ;
; 4.789 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 4.901      ;
; 4.794 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.039      ; 4.873      ;
; 4.796 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 4.912      ;
; 4.830 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.233      ; 5.103      ;
; 4.830 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 5.105      ;
; 4.832 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.232      ; 5.104      ;
; 4.833 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 4.946      ;
; 4.833 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 4.945      ;
; 4.833 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 4.940      ;
; 4.839 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 4.951      ;
; 4.842 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 4.955      ;
; 4.860 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.970      ;
; 4.865 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.174      ; 5.079      ;
; 4.869 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 5.095      ;
; 4.880 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 4.993      ;
; 4.895 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 5.140      ;
; 4.897 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 5.140      ;
; 4.928 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.157      ;
; 4.941 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 5.051      ;
; 4.947 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.063      ;
; 4.947 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.056      ;
; 4.955 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.071      ;
; 4.971 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 5.245      ;
; 4.971 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 5.247      ;
; 4.973 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.233      ; 5.246      ;
; 5.010 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.237      ;
; 5.013 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.102      ; 5.155      ;
; 5.028 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.257      ;
; 5.030 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.260      ;
; 5.034 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 5.261      ;
; 5.056 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 5.168      ;
; 5.071 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 5.184      ;
; 5.074 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 5.187      ;
; 5.082 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.198      ;
; 5.093 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 5.209      ;
; 5.097 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.268      ; 5.405      ;
; 5.098 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.267      ; 5.405      ;
; 5.101 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.267      ; 5.408      ;
; 5.115 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 5.230      ;
; 5.117 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.098      ; 5.255      ;
; 5.118 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.191      ; 5.349      ;
; 5.118 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.192      ; 5.350      ;
; 5.169 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.399      ;
; 5.171 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.191      ; 5.402      ;
; 5.175 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.403      ;
; 5.182 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.033      ; 5.255      ;
; 5.201 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 5.460      ;
; 5.203 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.460      ;
; 5.222 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.245      ; 5.507      ;
; 5.223 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.244      ; 5.507      ;
; 5.226 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.244      ; 5.510      ;
; 5.258 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 5.488      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.349 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.130      ; 2.728      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; -0.347 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.118      ; 2.714      ;
; 0.137  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.294      ; 2.639      ;
; 0.137  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.294      ; 2.639      ;
; 0.137  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]                ; RSTL_I       ; CLK_I       ; 0.500        ; 2.294      ; 2.639      ;
; 0.137  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[9]                 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.294      ; 2.639      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.309      ; 2.653      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.309      ; 2.653      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 2.309      ; 2.653      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_2 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_I'                                                                                                        ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.114 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.114 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.538      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.540      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[29]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[27]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.528      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.536      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.394      ; 2.527      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.536      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.403      ; 2.536      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.528      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.395      ; 2.528      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.398      ; 2.531      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[3]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[9]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[14]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[15]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.408      ; 2.541      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START1_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D8_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D12_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D13_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D14_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D15_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.406      ; 2.539      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D17_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D18_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D19_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D20_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D23_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[0]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -27.534 ; -847.702        ;
; CLK_I  ; -27.442 ; -2370.146       ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.156 ; 0.000            ;
; RSTL_I ; 1.439 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.290 ; -48.925              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.074 ; -19.947             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -3.000 ; -535.805                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.534 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 28.010     ;
; -27.521 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 28.004     ;
; -27.500 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.982     ;
; -27.500 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.984     ;
; -27.463 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.963     ;
; -27.462 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.938     ;
; -27.461 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.954     ;
; -27.459 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.949     ;
; -27.449 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.932     ;
; -27.431 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.918     ;
; -27.428 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.910     ;
; -27.428 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.912     ;
; -27.409 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.911     ;
; -27.403 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.879     ;
; -27.393 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.879     ;
; -27.391 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.891     ;
; -27.390 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.873     ;
; -27.389 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.882     ;
; -27.387 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.877     ;
; -27.376 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.869     ;
; -27.369 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.860     ;
; -27.369 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.851     ;
; -27.369 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.853     ;
; -27.359 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.846     ;
; -27.339 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.819     ;
; -27.337 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.839     ;
; -27.337 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.817     ;
; -27.334 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.810     ;
; -27.332 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.832     ;
; -27.330 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.823     ;
; -27.328 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.818     ;
; -27.326 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.813     ;
; -27.325 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.801     ;
; -27.324 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.811     ;
; -27.321 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.804     ;
; -27.321 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.807     ;
; -27.315 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.791     ;
; -27.312 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.795     ;
; -27.305 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 27.791     ;
; -27.305 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 27.793     ;
; -27.304 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.797     ;
; -27.303 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 27.789     ;
; -27.303 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 27.791     ;
; -27.302 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.785     ;
; -27.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.782     ;
; -27.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.784     ;
; -27.300 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.787     ;
; -27.297 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.788     ;
; -27.291 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.773     ;
; -27.291 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.775     ;
; -27.288 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.794     ;
; -27.281 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.007     ; 27.763     ;
; -27.281 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.009     ; 27.765     ;
; -27.278 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.780     ;
; -27.268 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.772     ;
; -27.266 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.763     ;
; -27.266 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.770     ;
; -27.264 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.758     ;
; -27.264 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.761     ;
; -27.263 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.763     ;
; -27.262 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.748     ;
; -27.262 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.756     ;
; -27.261 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.754     ;
; -27.259 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.749     ;
; -27.254 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.754     ;
; -27.252 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.745     ;
; -27.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.740     ;
; -27.245 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.738     ;
; -27.244 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.744     ;
; -27.242 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.735     ;
; -27.240 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.730     ;
; -27.238 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.729     ;
; -27.236 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 27.727     ;
; -27.234 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 27.725     ;
; -27.231 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.718     ;
; -27.222 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.709     ;
; -27.216 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.722     ;
; -27.214 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.720     ;
; -27.212 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.699     ;
; -27.212 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.718     ;
; -27.211 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 1.000        ; -0.069     ; 27.700     ;
; -27.211 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.691     ;
; -27.209 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.711     ;
; -27.208 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.688     ;
; -27.200 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.702     ;
; -27.200 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.680     ;
; -27.198 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.674     ;
; -27.198 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.688     ;
; -27.198 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.685     ;
; -27.196 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.014      ; 27.686     ;
; -27.195 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.675     ;
; -27.195 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.682     ;
; -27.193 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.679     ;
; -27.190 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.013      ; 27.692     ;
; -27.187 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.014     ; 27.663     ;
; -27.187 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.674     ;
; -27.185 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.010     ; 27.668     ;
; -27.184 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.010      ; 27.670     ;
; -27.182 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.006     ; 27.669     ;
; -27.181 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.017      ; 27.678     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.442 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.397     ;
; -27.441 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.396     ;
; -27.370 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.325     ;
; -27.369 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.324     ;
; -27.311 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.266     ;
; -27.310 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.265     ;
; -27.247 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.206     ;
; -27.246 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.205     ;
; -27.245 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.204     ;
; -27.244 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.203     ;
; -27.242 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.197     ;
; -27.241 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.196     ;
; -27.233 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.188     ;
; -27.232 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.187     ;
; -27.223 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.178     ;
; -27.222 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.177     ;
; -27.171 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.128     ;
; -27.127 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.084     ;
; -27.121 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.078     ;
; -27.119 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.078     ;
; -27.118 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.077     ;
; -27.116 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.075     ;
; -27.115 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.074     ;
; -27.108 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.067     ;
; -27.107 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.066     ;
; -27.106 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.054     ;
; -27.106 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.061     ;
; -27.105 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.060     ;
; -27.104 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.052     ;
; -27.103 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.062     ;
; -27.102 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 28.061     ;
; -27.099 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.056     ;
; -27.095 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.050     ;
; -27.094 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.032     ; 28.049     ;
; -27.088 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.036     ;
; -27.087 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.035     ;
; -27.085 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.033     ;
; -27.081 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 28.029     ;
; -27.061 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 28.015     ;
; -27.059 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 28.013     ;
; -27.055 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.012     ;
; -27.054 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.011     ;
; -27.054 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 28.008     ;
; -27.054 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 28.008     ;
; -27.049 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 28.006     ;
; -27.045 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.999     ;
; -27.042 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.996     ;
; -27.040 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.997     ;
; -27.034 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.982     ;
; -27.032 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.980     ;
; -27.018 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.966     ;
; -27.017 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.965     ;
; -27.016 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.964     ;
; -27.015 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.963     ;
; -27.013 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.961     ;
; -27.009 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.957     ;
; -27.006 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.963     ;
; -26.996 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.953     ;
; -26.990 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.947     ;
; -26.989 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.943     ;
; -26.987 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.941     ;
; -26.983 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 27.942     ;
; -26.982 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 27.941     ;
; -26.982 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.939     ;
; -26.982 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.936     ;
; -26.982 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.936     ;
; -26.976 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.937     ;
; -26.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.923     ;
; -26.974 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.928     ;
; -26.974 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.928     ;
; -26.974 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.935     ;
; -26.973 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.921     ;
; -26.973 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.927     ;
; -26.971 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.928     ;
; -26.970 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.924     ;
; -26.967 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 27.926     ;
; -26.966 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.028     ; 27.925     ;
; -26.964 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.921     ;
; -26.962 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.919     ;
; -26.957 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.905     ;
; -26.956 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.904     ;
; -26.954 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.911     ;
; -26.954 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.902     ;
; -26.952 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.909     ;
; -26.950 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.898     ;
; -26.946 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.894     ;
; -26.945 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.039     ; 27.893     ;
; -26.934 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.891     ;
; -26.932 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.893     ;
; -26.930 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.884     ;
; -26.930 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.891     ;
; -26.928 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.882     ;
; -26.927 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.884     ;
; -26.926 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.887     ;
; -26.924 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.026     ; 27.885     ;
; -26.923 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.880     ;
; -26.923 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.877     ;
; -26.923 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.033     ; 27.877     ;
; -26.921 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.878     ;
; -26.918 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.030     ; 27.875     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                           ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.068      ; 0.348      ;
; 0.157 ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.069      ; 0.350      ;
; 0.165 ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.086      ; 0.375      ;
; 0.170 ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.078      ; 0.372      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.067      ; 0.376      ;
; 0.185 ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 0.078      ; 0.387      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.START     ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE      ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; fp32_uart_tx:My_UART_Tx|tx_data[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.068      ; 0.378      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]       ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]      ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
+-------+--------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.439 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.007     ; 1.472      ;
; 1.516 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 1.630      ;
; 1.605 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.014      ; 1.659      ;
; 1.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.053      ; 1.844      ;
; 1.764 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.001     ; 1.803      ;
; 1.803 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 1.923      ;
; 1.893 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.011      ; 1.944      ;
; 1.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.011      ; 1.948      ;
; 1.954 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.049      ;
; 1.960 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.076      ;
; 1.965 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.014      ; 2.019      ;
; 1.967 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.024      ;
; 1.969 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.091      ;
; 2.007 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.011      ; 2.058      ;
; 2.036 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.001     ; 2.075      ;
; 2.047 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.167      ;
; 2.048 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.168      ;
; 2.096 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.007     ; 2.129      ;
; 2.101 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.223      ;
; 2.105 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.005     ; 2.140      ;
; 2.107 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.167      ;
; 2.123 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.220      ;
; 2.125 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.220      ;
; 2.138 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.254      ;
; 2.141 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.259      ;
; 2.144 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.266      ;
; 2.149 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.206      ;
; 2.160 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.266      ;
; 2.161 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.264      ;
; 2.167 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.284      ;
; 2.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.286      ;
; 2.169 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.078      ; 2.287      ;
; 2.171 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.288      ;
; 2.172 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 2.260      ;
; 2.173 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.287      ;
; 2.173 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 2.272      ;
; 2.174 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.291      ;
; 2.175 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.272      ;
; 2.188 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.245      ;
; 2.191 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.248      ;
; 2.210 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.318      ;
; 2.211 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.001     ; 2.250      ;
; 2.211 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.316      ;
; 2.217 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.336      ;
; 2.218 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.338      ;
; 2.219 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.339      ;
; 2.221 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.340      ;
; 2.222 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 2.312      ;
; 2.224 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.343      ;
; 2.244 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.351      ;
; 2.245 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.350      ;
; 2.250 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.348      ;
; 2.250 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.310      ;
; 2.250 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.310      ;
; 2.257 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.317      ;
; 2.260 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.317      ;
; 2.261 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.318      ;
; 2.262 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.014      ; 2.316      ;
; 2.262 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.319      ;
; 2.272 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.013      ; 2.325      ;
; 2.285 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.399      ;
; 2.285 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.402      ;
; 2.285 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.398      ;
; 2.290 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.347      ;
; 2.294 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 2.403      ;
; 2.295 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.402      ;
; 2.324 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.013      ; 2.377      ;
; 2.326 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.013      ; 2.379      ;
; 2.331 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.053      ; 2.424      ;
; 2.332 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.017      ; 2.389      ;
; 2.335 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.451      ;
; 2.335 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.454      ;
; 2.335 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.450      ;
; 2.343 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.403      ;
; 2.355 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.036      ; 2.431      ;
; 2.365 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.056      ; 2.461      ;
; 2.379 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.099      ; 2.518      ;
; 2.379 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.100      ; 2.519      ;
; 2.380 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.018      ; 2.438      ;
; 2.381 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.100      ; 2.521      ;
; 2.381 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.055      ; 2.476      ;
; 2.382 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.016      ; 2.438      ;
; 2.386 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 2.480      ;
; 2.388 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.016      ; 2.444      ;
; 2.392 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.053      ; 2.485      ;
; 2.393 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.490      ;
; 2.396 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 2.497      ;
; 2.397 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.457      ;
; 2.400 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.060      ; 2.500      ;
; 2.403 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.523      ;
; 2.416 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 2.542      ;
; 2.416 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.087      ; 2.543      ;
; 2.418 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.087      ; 2.545      ;
; 2.431 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[29]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.033      ; 2.504      ;
; 2.441 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.020      ; 2.501      ;
; 2.441 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 2.539      ;
; 2.443 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 2.542      ;
; 2.447 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.056      ; 2.543      ;
; 2.450 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; -0.009     ; 2.481      ;
; 2.456 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.578      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.071      ; 1.713      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.064      ; 1.705      ;
; -0.097 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.703      ;
; -0.097 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.703      ;
; -0.097 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.703      ;
; -0.097 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]                ; RSTL_I       ; CLK_I       ; 0.500        ; 1.145      ; 1.709      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.706      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[0]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[1]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[2]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[3]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[4]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[5]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_byte[6]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.706      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.500        ; 1.143      ; 1.706      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.127      ; 1.690      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.127      ; 1.690      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.127      ; 1.690      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.127      ; 1.690      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_I'                                                                                                        ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.074 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[30]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[1]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[2]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[3]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[4]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[5]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[6]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[7]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[9]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[14]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[15]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.189      ; 1.245      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START1_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D8_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D12_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D13_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D14_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D15_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.188      ; 1.244      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[0]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[12]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[14]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.190      ; 1.246      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[24]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.187      ; 1.243      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[7]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.187      ; 1.243      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[5]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[4]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[4]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[3]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[3]                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[2]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -64.416   ; 0.156 ; -0.431   ; -0.117  ; -4.000              ;
;  CLK_I           ; -64.004   ; 0.156 ; -0.431   ; -0.117  ; -4.000              ;
;  RSTL_I          ; -64.416   ; 1.439 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -8043.249 ; 0.0   ; -48.925  ; -30.849 ; -929.712            ;
;  CLK_I           ; -6060.980 ; 0.000 ; -48.925  ; -30.849 ; -926.712            ;
;  RSTL_I          ; -1982.269 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; CLK_I  ; CLK_I  ; Base ; Constrained ;
; RSTL_I ; RSTL_I ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Oct 25 01:58:36 2022
Info: Command: quartus_sta fp32_rx_mac_tx -c fp32_rx_mac_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_rx_mac_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
    Info (332105): create_clock -period 1.000 -name RSTL_I RSTL_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -64.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -64.416           -1982.269 RSTL_I 
    Info (332119):   -64.004           -6060.980 CLK_I 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK_I 
    Info (332119):     3.592               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.431             -30.816 CLK_I 
Info (332146): Worst-case removal slack is -0.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.117             -30.849 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -926.712 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -60.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -60.401           -1859.119 RSTL_I 
    Info (332119):   -59.996           -5675.219 CLK_I 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK_I 
    Info (332119):     3.210               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.349             -25.056 CLK_I 
Info (332146): Worst-case removal slack is -0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.114             -30.168 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -924.624 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -27.534
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -27.534            -847.702 RSTL_I 
    Info (332119):   -27.442           -2370.146 CLK_I 
Info (332146): Worst-case hold slack is 0.156
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.156               0.000 CLK_I 
    Info (332119):     1.439               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.290             -48.925 CLK_I 
Info (332146): Worst-case removal slack is -0.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.074             -19.947 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -535.805 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4895 megabytes
    Info: Processing ended: Tue Oct 25 01:58:39 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:05


