%include "vm.inc"

	vset r0, 0xFFFF
start:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjz rbracket_1
lbracket_1:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vadd r0, r2
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjnz lbracket_1
rbracket_1:
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjz rbracket_2
lbracket_2:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vadd r0, r2
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjnz lbracket_2
rbracket_2:
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjz rbracket_3
lbracket_3:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vadd r0, r2
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjnz lbracket_3
rbracket_3:
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjz rbracket_4
lbracket_4:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vadd r0, r2
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjnz lbracket_4
rbracket_4:
	vset r2, 1
	vsub r0, r2
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjz rbracket_5
lbracket_5:
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vadd r0, r2
	vldb r1, r0
	vset r2, 0
	vcmp r1, r2
	vjnz lbracket_5
rbracket_5:
	vset r2, 1
	vsub r0, r2
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vadd r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vset r2, 1
	vldb r1, r0
	vsub r1, r2
	vstb r0, r1
	vldb r1, r0
	voutb 0x20, r1
	voff
