TimeQuest Timing Analyzer report for uart_tx_rx
Wed May 08 12:21:50 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50m'
 13. Slow 1200mV 85C Model Hold: 'clk_50m'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50m'
 29. Slow 1200mV 0C Model Hold: 'clk_50m'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk_50m'
 44. Fast 1200mV 0C Model Hold: 'clk_50m'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; uart_tx_rx                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_50m    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50m } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 371.2 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_50m ; -1.694 ; -73.998          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_50m ; 0.342 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_50m ; -3.000 ; -61.000                        ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50m'                                                                                                                      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.694 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.627      ;
; -1.694 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.627      ;
; -1.693 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.626      ;
; -1.693 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.626      ;
; -1.693 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.626      ;
; -1.660 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.593      ;
; -1.660 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.593      ;
; -1.660 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.593      ;
; -1.650 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.583      ;
; -1.635 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.569      ;
; -1.634 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.568      ;
; -1.603 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.912      ;
; -1.603 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.912      ;
; -1.602 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.490      ;
; -1.602 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.490      ;
; -1.602 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.490      ;
; -1.601 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.535      ;
; -1.583 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.517      ;
; -1.569 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.502      ;
; -1.569 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.502      ;
; -1.569 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.502      ;
; -1.562 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.817      ;
; -1.562 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.817      ;
; -1.562 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.817      ;
; -1.562 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.495      ;
; -1.562 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.495      ;
; -1.562 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.495      ;
; -1.541 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.474      ;
; -1.539 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.472      ;
; -1.539 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.472      ;
; -1.531 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.464      ;
; -1.531 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.464      ;
; -1.531 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.464      ;
; -1.515 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.821      ;
; -1.513 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.819      ;
; -1.510 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.816      ;
; -1.510 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.444      ;
; -1.509 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.815      ;
; -1.503 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.437      ;
; -1.495 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.383      ;
; -1.495 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.383      ;
; -1.495 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.383      ;
; -1.490 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.775      ;
; -1.490 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.775      ;
; -1.490 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.775      ;
; -1.490 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.290      ; 2.775      ;
; -1.486 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.425      ;
; -1.483 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.371      ;
; -1.483 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.371      ;
; -1.483 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.107     ; 2.371      ;
; -1.479 ; transmitter:uart_Tx|data[5]          ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.413      ;
; -1.478 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.787      ;
; -1.472 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.411      ;
; -1.472 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.406      ;
; -1.470 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[5]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.779      ;
; -1.467 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.400      ;
; -1.467 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.406      ;
; -1.450 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.389      ;
; -1.449 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[1]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.382      ;
; -1.447 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[4]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.380      ;
; -1.447 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 2.421      ;
; -1.445 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 2.419      ;
; -1.445 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.384      ;
; -1.442 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.697      ;
; -1.442 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.697      ;
; -1.442 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.697      ;
; -1.441 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.380      ;
; -1.439 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.371      ;
; -1.439 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.371      ;
; -1.439 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.063     ; 2.371      ;
; -1.436 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.745      ;
; -1.436 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.314      ; 2.745      ;
; -1.434 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 2.408      ;
; -1.434 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.021     ; 2.408      ;
; -1.431 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.686      ;
; -1.431 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.686      ;
; -1.431 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.686      ;
; -1.427 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.360      ;
; -1.395 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.650      ;
; -1.395 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.650      ;
; -1.395 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.260      ; 2.650      ;
; -1.392 ; baudrate:uart_baud|tx_acc[1]         ; baudrate:uart_baud|tx_acc[7]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.325      ;
; -1.380 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.313      ;
; -1.374 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.307      ;
; -1.372 ; baudrate:uart_baud|tx_acc[1]         ; baudrate:uart_baud|tx_acc[8]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.305      ;
; -1.372 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.305      ;
; -1.372 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.305      ;
; -1.369 ; transmitter:uart_Tx|data[1]          ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.303      ;
; -1.368 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 2.302      ;
; -1.365 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.671      ;
; -1.363 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.669      ;
; -1.362 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.295      ;
; -1.361 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.300      ;
; -1.361 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.667      ;
; -1.359 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.062     ; 2.292      ;
; -1.359 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.311      ; 2.665      ;
; -1.358 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.056     ; 2.297      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50m'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.076      ; 0.577      ;
; 0.346 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.580      ;
; 0.358 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.580      ;
; 0.401 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.620      ;
; 0.410 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.629      ;
; 0.489 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.724      ;
; 0.510 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.729      ;
; 0.512 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.427      ; 1.096      ;
; 0.557 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.775      ;
; 0.560 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.794      ;
; 0.561 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.779      ;
; 0.578 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.797      ;
; 0.583 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.802      ;
; 0.589 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.823      ;
; 0.590 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.824      ;
; 0.591 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.825      ;
; 0.592 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.826      ;
; 0.594 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.077      ; 0.828      ;
; 0.600 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.818      ;
; 0.611 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.830      ;
; 0.613 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.832      ;
; 0.620 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.839      ;
; 0.629 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.864      ;
; 0.635 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.870      ;
; 0.638 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.078      ; 0.873      ;
; 0.647 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.865      ;
; 0.648 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.866      ;
; 0.651 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.869      ;
; 0.696 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.914      ;
; 0.716 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.935      ;
; 0.727 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 0.946      ;
; 0.791 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.010      ;
; 0.792 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.011      ;
; 0.808 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.027      ;
; 0.848 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.066      ;
; 0.854 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.073      ;
; 0.869 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.087      ;
; 0.869 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.088      ;
; 0.872 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.091      ;
; 0.874 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.092      ;
; 0.884 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.122      ;
; 0.884 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.102      ;
; 0.906 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.125      ;
; 0.908 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.146      ;
; 0.908 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.146      ;
; 0.912 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.075      ; 1.144      ;
; 0.914 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.107      ; 1.178      ;
; 0.928 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.147      ;
; 0.932 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.081      ; 1.170      ;
; 0.937 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.129      ; 1.223      ;
; 0.938 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.129      ; 1.224      ;
; 0.938 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.129      ; 1.224      ;
; 0.939 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.129      ; 1.225      ;
; 0.944 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.162      ;
; 0.962 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.180      ;
; 0.970 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.188      ;
; 0.972 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.190      ;
; 0.977 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.195      ;
; 0.978 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.107      ; 1.242      ;
; 0.978 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.107      ; 1.242      ;
; 0.978 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.107      ; 1.242      ;
; 0.978 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.196      ;
; 0.979 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.197      ;
; 0.979 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.198      ;
; 0.985 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.204      ;
; 0.992 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.210      ;
; 0.993 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 1.211      ;
; 1.015 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.062      ; 1.234      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
; 1.021 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.454      ; 1.632      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50m'                                                                       ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; 0.081  ; 0.265        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; 0.086  ; 0.270        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; 3.070  ; 3.510  ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; 1.981  ; 2.013  ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 1.307  ; 1.415  ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 2.391  ; 2.994  ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 2.191  ; 2.823  ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 2.271  ; 2.901  ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 2.013  ; 2.615  ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 2.080  ; 2.633  ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 2.391  ; 2.994  ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.678  ; 2.242  ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 1.644  ; 2.221  ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 2.142  ; 2.762  ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; -0.542 ; -0.317 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.814 ; -1.354 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; -0.857 ; -0.952 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 0.139  ; -0.006 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -1.267 ; -1.822 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.805 ; -2.422 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.869 ; -2.475 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -1.622 ; -2.201 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -1.698 ; -2.239 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.997 ; -2.586 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -1.301 ; -1.843 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -1.267 ; -1.822 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.757 ; -2.364 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.898  ; 0.649  ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 6.451  ; 6.396  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 7.186  ; 7.091  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 6.838  ; 6.932  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 10.085 ; 10.551 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 10.085 ; 10.551 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.402  ; 6.484  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.528  ; 9.873  ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.652  ; 7.785  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 7.041  ; 7.041  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 7.314  ; 7.331  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 6.648  ; 6.739  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.906  ; 7.002  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 6.108  ; 6.143  ; Rise       ; clk_50m         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+-------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 6.233 ; 6.181  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.938 ; 6.848  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 6.605 ; 6.694  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 6.184 ; 6.263  ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 9.819 ; 10.278 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.184 ; 6.263  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.285 ; 9.627  ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.392 ; 7.519  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.800 ; 6.800  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 7.063 ; 7.078  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 6.423 ; 6.510  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.671 ; 6.762  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.906 ; 5.939  ; Rise       ; clk_50m         ;
+--------------+------------+-------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 6.789 ;    ;    ; 7.326 ;
; data_in[1] ; LEDR[1]     ; 7.667 ;    ;    ; 8.344 ;
; data_in[2] ; LEDR[2]     ; 6.859 ;    ;    ; 7.408 ;
; data_in[3] ; LEDR[3]     ; 6.690 ;    ;    ; 7.239 ;
; data_in[4] ; LEDR[4]     ; 6.629 ;    ;    ; 7.196 ;
; data_in[5] ; LEDR[5]     ; 6.694 ;    ;    ; 7.252 ;
; data_in[6] ; LEDR[6]     ; 6.337 ;    ;    ; 6.917 ;
; data_in[7] ; LEDR[7]     ; 6.413 ;    ;    ; 6.961 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 6.558 ;    ;    ; 7.084 ;
; data_in[1] ; LEDR[1]     ; 7.451 ;    ;    ; 8.114 ;
; data_in[2] ; LEDR[2]     ; 6.626 ;    ;    ; 7.162 ;
; data_in[3] ; LEDR[3]     ; 6.463 ;    ;    ; 7.001 ;
; data_in[4] ; LEDR[4]     ; 6.403 ;    ;    ; 6.957 ;
; data_in[5] ; LEDR[5]     ; 6.467 ;    ;    ; 7.013 ;
; data_in[6] ; LEDR[6]     ; 6.123 ;    ;    ; 6.689 ;
; data_in[7] ; LEDR[7]     ; 6.200 ;    ;    ; 6.736 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 410.0 MHz ; 250.0 MHz       ; clk_50m    ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -1.439 ; -60.699         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.297 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -61.000                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50m'                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.439 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.379      ;
; -1.439 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.379      ;
; -1.439 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.379      ;
; -1.438 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.378      ;
; -1.438 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.378      ;
; -1.438 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.378      ;
; -1.414 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.354      ;
; -1.414 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.354      ;
; -1.369 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.309      ;
; -1.368 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.308      ;
; -1.367 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.643      ;
; -1.366 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.642      ;
; -1.361 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.258      ;
; -1.361 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.258      ;
; -1.361 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.258      ;
; -1.347 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.287      ;
; -1.336 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.276      ;
; -1.335 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.275      ;
; -1.332 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.556      ;
; -1.332 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.556      ;
; -1.332 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.556      ;
; -1.330 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.270      ;
; -1.330 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.270      ;
; -1.323 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.263      ;
; -1.323 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.263      ;
; -1.305 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.245      ;
; -1.304 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.244      ;
; -1.303 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.243      ;
; -1.302 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.242      ;
; -1.302 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.242      ;
; -1.302 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.242      ;
; -1.289 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.563      ;
; -1.287 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.561      ;
; -1.285 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.559      ;
; -1.284 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.558      ;
; -1.266 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.519      ;
; -1.266 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.519      ;
; -1.266 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.519      ;
; -1.266 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.519      ;
; -1.264 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.161      ;
; -1.264 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.161      ;
; -1.264 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.161      ;
; -1.260 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.200      ;
; -1.257 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.533      ;
; -1.253 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.193      ;
; -1.251 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[5]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.527      ;
; -1.240 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.137      ;
; -1.240 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.137      ;
; -1.240 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.098     ; 2.137      ;
; -1.236 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.183      ;
; -1.233 ; transmitter:uart_Tx|data[5]          ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.173      ;
; -1.232 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.172      ;
; -1.226 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.502      ;
; -1.226 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.173      ;
; -1.225 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.501      ;
; -1.220 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.167      ;
; -1.215 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.162      ;
; -1.211 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.158      ;
; -1.210 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.150      ;
; -1.210 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.150      ;
; -1.210 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.150      ;
; -1.204 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.144      ;
; -1.204 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.144      ;
; -1.195 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.419      ;
; -1.195 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.419      ;
; -1.195 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.419      ;
; -1.191 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.415      ;
; -1.191 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.415      ;
; -1.191 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.415      ;
; -1.189 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.016     ; 2.168      ;
; -1.188 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.016     ; 2.167      ;
; -1.184 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.408      ;
; -1.184 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.408      ;
; -1.184 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.229      ; 2.408      ;
; -1.183 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.130      ;
; -1.182 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[1]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.122      ;
; -1.181 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[4]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.121      ;
; -1.168 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.016     ; 2.147      ;
; -1.166 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.016     ; 2.145      ;
; -1.164 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.104      ;
; -1.163 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.103      ;
; -1.162 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.102      ;
; -1.148 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.422      ;
; -1.146 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.420      ;
; -1.145 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.092      ;
; -1.144 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.418      ;
; -1.143 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.279      ; 2.417      ;
; -1.142 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.048     ; 2.089      ;
; -1.140 ; baudrate:uart_baud|tx_acc[1]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.080      ;
; -1.136 ; transmitter:uart_Tx|data[1]          ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.076      ;
; -1.135 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.411      ;
; -1.134 ; baudrate:uart_baud|tx_acc[7]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.055     ; 2.074      ;
; -1.134 ; baudrate:uart_baud|rx_acc[2]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.281      ; 2.410      ;
; -1.125 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.378      ;
; -1.125 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.258      ; 2.378      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 0.511      ;
; 0.306 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.519      ;
; 0.312 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.519      ;
; 0.355 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.554      ;
; 0.366 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.565      ;
; 0.450 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.664      ;
; 0.454 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.653      ;
; 0.461 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.381      ; 0.986      ;
; 0.500 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.699      ;
; 0.503 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.716      ;
; 0.519 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.718      ;
; 0.523 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.722      ;
; 0.529 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.742      ;
; 0.530 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.743      ;
; 0.535 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.734      ;
; 0.537 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.750      ;
; 0.540 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.753      ;
; 0.542 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.755      ;
; 0.547 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.746      ;
; 0.549 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.748      ;
; 0.551 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.750      ;
; 0.573 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.787      ;
; 0.577 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.776      ;
; 0.577 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.776      ;
; 0.578 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.777      ;
; 0.583 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.797      ;
; 0.587 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.070      ; 0.801      ;
; 0.637 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.836      ;
; 0.656 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.855      ;
; 0.663 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.862      ;
; 0.713 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.912      ;
; 0.716 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.915      ;
; 0.732 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.931      ;
; 0.752 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.951      ;
; 0.764 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.963      ;
; 0.766 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.965      ;
; 0.775 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.975      ;
; 0.788 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.987      ;
; 0.789 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.988      ;
; 0.790 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 0.989      ;
; 0.816 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 1.032      ;
; 0.816 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.015      ;
; 0.826 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.025      ;
; 0.829 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.068      ; 1.041      ;
; 0.832 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 1.048      ;
; 0.834 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.098      ; 1.076      ;
; 0.838 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 1.054      ;
; 0.840 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.039      ;
; 0.852 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.072      ; 1.068      ;
; 0.855 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.054      ;
; 0.860 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.119      ; 1.123      ;
; 0.860 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.119      ; 1.123      ;
; 0.860 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.119      ; 1.123      ;
; 0.862 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.119      ; 1.125      ;
; 0.864 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.063      ;
; 0.877 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.076      ;
; 0.881 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.080      ;
; 0.885 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.084      ;
; 0.886 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.085      ;
; 0.888 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.087      ;
; 0.892 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.091      ;
; 0.895 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.094      ;
; 0.900 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.098      ; 1.142      ;
; 0.900 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.098      ; 1.142      ;
; 0.900 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.098      ; 1.142      ;
; 0.907 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.106      ;
; 0.914 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.055      ; 1.113      ;
; 0.924 ; baudrate:uart_baud|tx_acc[8]             ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.381      ; 1.449      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
; 0.929 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.406      ; 1.479      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; 0.087  ; 0.271        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; 2.669  ; 3.044  ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; 1.787  ; 1.925  ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 1.222  ; 1.321  ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 2.092  ; 2.592  ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.906  ; 2.441  ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.987  ; 2.510  ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.743  ; 2.244  ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.793  ; 2.266  ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 2.092  ; 2.592  ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.435  ; 1.915  ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 1.407  ; 1.877  ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.860  ; 2.371  ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; -0.477 ; -0.232 ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.654 ; -1.112 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; -0.787 ; -0.953 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 0.107  ; -0.061 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -1.075 ; -1.529 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.565 ; -2.088 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.632 ; -2.138 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -1.397 ; -1.882 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -1.456 ; -1.920 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.743 ; -2.232 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -1.102 ; -1.567 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -1.075 ; -1.529 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.521 ; -2.020 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.791  ; 0.532  ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 5.731 ; 5.738 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.378 ; 6.389 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 6.140 ; 6.151 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 8.930 ; 9.193 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 8.930 ; 9.193 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 5.751 ; 5.769 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 8.446 ; 8.603 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 6.907 ; 6.927 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.324 ; 6.274 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 6.581 ; 6.518 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 5.959 ; 6.005 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.190 ; 6.223 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.492 ; 5.477 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 5.526 ; 5.533 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 6.147 ; 6.158 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 5.918 ; 5.929 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 5.544 ; 5.561 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 8.680 ; 8.941 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 5.544 ; 5.561 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 8.215 ; 8.374 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 6.660 ; 6.680 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 6.097 ; 6.048 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 6.343 ; 6.282 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 5.746 ; 5.789 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 5.968 ; 5.999 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 5.300 ; 5.284 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 5.991 ;    ;    ; 6.451 ;
; data_in[1] ; LEDR[1]     ; 6.770 ;    ;    ; 7.297 ;
; data_in[2] ; LEDR[2]     ; 6.058 ;    ;    ; 6.521 ;
; data_in[3] ; LEDR[3]     ; 5.905 ;    ;    ; 6.383 ;
; data_in[4] ; LEDR[4]     ; 5.847 ;    ;    ; 6.332 ;
; data_in[5] ; LEDR[5]     ; 5.907 ;    ;    ; 6.405 ;
; data_in[6] ; LEDR[6]     ; 5.581 ;    ;    ; 6.077 ;
; data_in[7] ; LEDR[7]     ; 5.661 ;    ;    ; 6.113 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 5.779 ;    ;    ; 6.230 ;
; data_in[1] ; LEDR[1]     ; 6.571 ;    ;    ; 7.087 ;
; data_in[2] ; LEDR[2]     ; 5.844 ;    ;    ; 6.296 ;
; data_in[3] ; LEDR[3]     ; 5.697 ;    ;    ; 6.164 ;
; data_in[4] ; LEDR[4]     ; 5.639 ;    ;    ; 6.114 ;
; data_in[5] ; LEDR[5]     ; 5.699 ;    ;    ; 6.186 ;
; data_in[6] ; LEDR[6]     ; 5.384 ;    ;    ; 5.869 ;
; data_in[7] ; LEDR[7]     ; 5.465 ;    ;    ; 5.907 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_50m ; -0.527 ; -16.450         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_50m ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_50m ; -3.000 ; -78.286                       ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50m'                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.527 ; receiver:uart_Rx|sample[0]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.477      ;
; -0.470 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.421      ;
; -0.467 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.418      ;
; -0.464 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.614      ;
; -0.464 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.614      ;
; -0.457 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.408      ;
; -0.457 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.408      ;
; -0.446 ; transmitter:uart_Tx|bit_pos[1]       ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.397      ;
; -0.446 ; baudrate:uart_baud|tx_acc[5]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.397      ;
; -0.445 ; baudrate:uart_baud|tx_acc[0]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.396      ;
; -0.431 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.381      ;
; -0.426 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[1]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.376      ;
; -0.423 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.373      ;
; -0.422 ; baudrate:uart_baud|tx_acc[4]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.373      ;
; -0.420 ; baudrate:uart_baud|rx_acc[3]         ; baudrate:uart_baud|rx_acc[4]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.370      ;
; -0.419 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.566      ;
; -0.418 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.565      ;
; -0.417 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.564      ;
; -0.415 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.538      ;
; -0.415 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.538      ;
; -0.415 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.538      ;
; -0.414 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.561      ;
; -0.413 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.339      ;
; -0.413 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.339      ;
; -0.413 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.339      ;
; -0.409 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.359      ;
; -0.407 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[1]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.357      ;
; -0.406 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.356      ;
; -0.404 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[3]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.354      ;
; -0.403 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|sample[2]            ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.353      ;
; -0.401 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.351      ;
; -0.397 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.348      ;
; -0.393 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.017     ; 1.363      ;
; -0.393 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.017     ; 1.363      ;
; -0.392 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.342      ;
; -0.391 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.342      ;
; -0.391 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.342      ;
; -0.389 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.339      ;
; -0.385 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.535      ;
; -0.385 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.311      ;
; -0.385 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.311      ;
; -0.385 ; receiver:uart_Rx|bit_pos[2]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.311      ;
; -0.379 ; transmitter:uart_Tx|data[5]          ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.330      ;
; -0.378 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.528      ;
; -0.378 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.528      ;
; -0.376 ; baudrate:uart_baud|tx_acc[3]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.327      ;
; -0.375 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|scratch[5]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.163      ; 1.525      ;
; -0.373 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[2]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[1]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|bit_pos[0]        ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.324      ;
; -0.370 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.517      ;
; -0.370 ; baudrate:uart_baud|tx_acc[2]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.321      ;
; -0.368 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.515      ;
; -0.367 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.514      ;
; -0.366 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.489      ;
; -0.366 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.489      ;
; -0.366 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.489      ;
; -0.366 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.513      ;
; -0.364 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.511      ;
; -0.363 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.510      ;
; -0.362 ; receiver:uart_Rx|sample[2]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.509      ;
; -0.362 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.485      ;
; -0.362 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.485      ;
; -0.362 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.485      ;
; -0.361 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.311      ;
; -0.358 ; receiver:uart_Rx|sample[1]           ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.505      ;
; -0.352 ; baudrate:uart_baud|tx_acc[1]         ; baudrate:uart_baud|tx_acc[7]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; baudrate:uart_baud|tx_acc[6]         ; transmitter:uart_Tx|Tx                ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.303      ;
; -0.350 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|scratch[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.034     ; 1.303      ;
; -0.349 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[7]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.017     ; 1.319      ;
; -0.349 ; receiver:uart_Rx|state.RX_STATE_STOP ; receiver:uart_Rx|scratch[6]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.017     ; 1.319      ;
; -0.348 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.488      ;
; -0.348 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[3]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.488      ;
; -0.348 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.488      ;
; -0.348 ; baudrate:uart_baud|rx_acc[0]         ; receiver:uart_Rx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.153      ; 1.488      ;
; -0.348 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 1.315      ;
; -0.348 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.274      ;
; -0.348 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.274      ;
; -0.348 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|state.RX_STATE_STOP  ; clk_50m      ; clk_50m     ; 1.000        ; -0.061     ; 1.274      ;
; -0.347 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 1.314      ;
; -0.346 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 1.313      ;
; -0.343 ; receiver:uart_Rx|state.RX_STATE_DATA ; receiver:uart_Rx|scratch[0]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.020     ; 1.310      ;
; -0.341 ; baudrate:uart_baud|tx_acc[1]         ; baudrate:uart_baud|tx_acc[8]          ; clk_50m      ; clk_50m     ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; receiver:uart_Rx|bit_pos[1]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.291      ;
; -0.335 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.037     ; 1.285      ;
; -0.333 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[4]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.480      ;
; -0.332 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[2]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.479      ;
; -0.331 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|scratch[1]           ; clk_50m      ; clk_50m     ; 1.000        ; 0.160      ; 1.478      ;
; -0.330 ; receiver:uart_Rx|bit_pos[0]          ; receiver:uart_Rx|scratch[3]           ; clk_50m      ; clk_50m     ; 1.000        ; -0.034     ; 1.283      ;
; -0.329 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_START ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.452      ;
; -0.329 ; baudrate:uart_baud|rx_acc[1]         ; receiver:uart_Rx|state.RX_STATE_DATA  ; clk_50m      ; clk_50m     ; 1.000        ; 0.136      ; 1.452      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50m'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|scratch[7]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|scratch[6]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|scratch[5]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|scratch[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; transmitter:uart_Tx|state.TX_STATE_START ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; receiver:uart_Rx|bit_pos[3]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|ready                   ; receiver:uart_Rx|ready                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[2]               ; receiver:uart_Rx|sample[2]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[3]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; receiver:uart_Rx|sample[1]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_Tx|bit_pos[2]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[8]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.332      ;
; 0.219 ; transmitter:uart_Tx|bit_pos[1]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.339      ;
; 0.250 ; receiver:uart_Rx|scratch[5]              ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.379      ;
; 0.276 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_START ; clk_50m      ; clk_50m     ; 0.000        ; 0.233      ; 0.593      ;
; 0.278 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.399      ;
; 0.298 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; receiver:uart_Rx|bit_pos[2]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.428      ;
; 0.309 ; baudrate:uart_baud|rx_acc[2]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.430      ;
; 0.314 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.442      ;
; 0.314 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.442      ;
; 0.316 ; transmitter:uart_Tx|bit_pos[0]           ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; receiver:uart_Rx|bit_pos[0]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.445      ;
; 0.319 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.447      ;
; 0.321 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; receiver:uart_Rx|bit_pos[1]              ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.449      ;
; 0.322 ; receiver:uart_Rx|scratch[6]              ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.451      ;
; 0.324 ; receiver:uart_Rx|scratch[7]              ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.453      ;
; 0.326 ; receiver:uart_Rx|scratch[3]              ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.045      ; 0.455      ;
; 0.328 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.449      ;
; 0.332 ; baudrate:uart_baud|rx_acc[4]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.453      ;
; 0.335 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.455      ;
; 0.350 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.471      ;
; 0.368 ; baudrate:uart_baud|tx_acc[6]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.488      ;
; 0.379 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|state.TX_STATE_STOP  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.499      ;
; 0.385 ; receiver:uart_Rx|sample[0]               ; receiver:uart_Rx|sample[1]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.506      ;
; 0.416 ; baudrate:uart_baud|tx_acc[8]             ; baudrate:uart_baud|tx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.536      ;
; 0.424 ; transmitter:uart_Tx|state.TX_STATE_STOP  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.544      ;
; 0.427 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|state.TX_STATE_DATA  ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.547      ;
; 0.458 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.580      ;
; 0.461 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; baudrate:uart_baud|rx_acc[1]             ; baudrate:uart_baud|rx_acc[1]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.583      ;
; 0.466 ; receiver:uart_Rx|scratch[1]              ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.598      ;
; 0.466 ; baudrate:uart_baud|tx_acc[5]             ; baudrate:uart_baud|tx_acc[5]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.586      ;
; 0.471 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|state.RX_STATE_STOP     ; clk_50m      ; clk_50m     ; 0.000        ; 0.044      ; 0.600      ;
; 0.473 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.594      ;
; 0.476 ; receiver:uart_Rx|scratch[2]              ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.608      ;
; 0.479 ; receiver:uart_Rx|scratch[0]              ; receiver:uart_Rx|data[0]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.611      ;
; 0.481 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.601      ;
; 0.485 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.630      ;
; 0.487 ; receiver:uart_Rx|scratch[4]              ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.048      ; 0.619      ;
; 0.489 ; transmitter:uart_Tx|Tx                   ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.609      ;
; 0.496 ; receiver:uart_Rx|sample[3]               ; receiver:uart_Rx|sample[0]               ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.617      ;
; 0.506 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.651      ;
; 0.506 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[3]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.651      ;
; 0.506 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|bit_pos[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.061      ; 0.651      ;
; 0.512 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[4]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.665      ;
; 0.512 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[2]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.665      ;
; 0.512 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[0]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.665      ;
; 0.513 ; receiver:uart_Rx|state.RX_STATE_DATA     ; receiver:uart_Rx|scratch[1]              ; clk_50m      ; clk_50m     ; 0.000        ; 0.069      ; 0.666      ;
; 0.513 ; baudrate:uart_baud|tx_acc[3]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[1]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[0]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.636      ;
; 0.521 ; baudrate:uart_baud|tx_acc[1]             ; baudrate:uart_baud|tx_acc[2]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; transmitter:uart_Tx|state.TX_STATE_DATA  ; transmitter:uart_Tx|bit_pos[2]           ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; baudrate:uart_baud|tx_acc[7]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; transmitter:uart_Tx|state.TX_STATE_IDLE  ; transmitter:uart_Tx|Tx                   ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; baudrate:uart_baud|tx_acc[2]             ; baudrate:uart_baud|tx_acc[6]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; baudrate:uart_baud|rx_acc[3]             ; baudrate:uart_baud|rx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.649      ;
; 0.532 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[4]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; baudrate:uart_baud|tx_acc[0]             ; baudrate:uart_baud|tx_acc[3]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.654      ;
; 0.546 ; baudrate:uart_baud|rx_acc[0]             ; baudrate:uart_baud|rx_acc[0]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.037      ; 0.667      ;
; 0.549 ; baudrate:uart_baud|tx_acc[4]             ; baudrate:uart_baud|tx_acc[7]             ; clk_50m      ; clk_50m     ; 0.000        ; 0.036      ; 0.669      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[7]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[6]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[5]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[4]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[3]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[2]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
; 0.561 ; baudrate:uart_baud|rx_acc[4]             ; receiver:uart_Rx|data[1]                 ; clk_50m      ; clk_50m     ; 0.000        ; 0.245      ; 0.890      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50m'                                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50m ; Rise       ; clk_50m                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|Tx                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|bit_pos[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|data[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_DATA  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_IDLE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_STOP  ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[0]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[1]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[2]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|bit_pos[3]              ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[0]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[1]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[2]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[3]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[4]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[5]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[6]                 ;
; -0.256 ; -0.072       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|data[7]                 ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[0]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[1]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[2]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[3]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[4]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[5]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[6]              ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|scratch[7]              ;
; -0.252 ; -0.068       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; transmitter:uart_Tx|state.TX_STATE_START ;
; -0.242 ; -0.058       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_DATA     ;
; -0.242 ; -0.058       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_START    ;
; -0.242 ; -0.058       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|state.RX_STATE_STOP     ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[0]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[1]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[2]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[3]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|rx_acc[4]             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|ready                   ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[0]               ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[1]               ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[2]               ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; receiver:uart_Rx|sample[3]               ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[0]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[1]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[2]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[3]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[4]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[5]             ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clk_50m ; Rise       ; baudrate:uart_baud|tx_acc[6]             ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 1.721  ; 2.408 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; 1.178  ; 1.471 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 0.787  ; 1.090 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 1.359  ; 2.207 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 1.249  ; 2.093 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 1.298  ; 2.168 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 1.151  ; 1.984 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 1.171  ; 1.977 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 1.359  ; 2.207 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 0.962  ; 1.765 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 0.946  ; 1.742 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 1.228  ; 2.051 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; -0.326 ; 0.170 ; Rise       ; clk_50m         ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.477 ; -1.236 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; -0.532 ; -0.889 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; -0.015 ; -0.287 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.736 ; -1.514 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.031 ; -1.863 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.073 ; -1.924 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -0.932 ; -1.746 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -0.955 ; -1.751 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.136 ; -1.972 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -0.750 ; -1.537 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.736 ; -1.514 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.011 ; -1.822 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.530  ; 0.017  ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 3.831 ; 3.710 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 4.247 ; 4.082 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.950 ; 4.092 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 6.201 ; 6.711 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 6.201 ; 6.711 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 3.719 ; 3.832 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 5.838 ; 6.278 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.401 ; 4.672 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 4.070 ; 4.176 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 4.220 ; 4.346 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.876 ; 4.012 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 4.019 ; 4.163 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.490 ; 3.615 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 3.699 ; 3.583 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 4.096 ; 3.938 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.810 ; 3.947 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 3.592 ; 3.701 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 6.046 ; 6.548 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 3.592 ; 3.701 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 5.698 ; 6.132 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.250 ; 4.513 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 3.928 ; 4.030 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 4.073 ; 4.193 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.742 ; 3.873 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 3.879 ; 4.018 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.372 ; 3.493 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.957 ;    ;    ; 4.759 ;
; data_in[1] ; LEDR[1]     ; 4.623 ;    ;    ; 5.494 ;
; data_in[2] ; LEDR[2]     ; 3.949 ;    ;    ; 4.782 ;
; data_in[3] ; LEDR[3]     ; 3.870 ;    ;    ; 4.699 ;
; data_in[4] ; LEDR[4]     ; 3.837 ;    ;    ; 4.662 ;
; data_in[5] ; LEDR[5]     ; 3.879 ;    ;    ; 4.718 ;
; data_in[6] ; LEDR[6]     ; 3.674 ;    ;    ; 4.487 ;
; data_in[7] ; LEDR[7]     ; 3.704 ;    ;    ; 4.526 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.820 ;    ;    ; 4.612 ;
; data_in[1] ; LEDR[1]     ; 4.498 ;    ;    ; 5.358 ;
; data_in[2] ; LEDR[2]     ; 3.812 ;    ;    ; 4.634 ;
; data_in[3] ; LEDR[3]     ; 3.736 ;    ;    ; 4.555 ;
; data_in[4] ; LEDR[4]     ; 3.707 ;    ;    ; 4.521 ;
; data_in[5] ; LEDR[5]     ; 3.746 ;    ;    ; 4.572 ;
; data_in[6] ; LEDR[6]     ; 3.550 ;    ;    ; 4.352 ;
; data_in[7] ; LEDR[7]     ; 3.581 ;    ;    ; 4.393 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.694  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk_50m         ; -1.694  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -73.998 ; 0.0   ; 0.0      ; 0.0     ; -78.286             ;
;  clk_50m         ; -73.998 ; 0.000 ; N/A      ; N/A     ; -78.286             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; Rx          ; clk_50m    ; 3.070  ; 3.510 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; 1.981  ; 2.013 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 1.307  ; 1.415 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; 2.391  ; 2.994 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; 2.191  ; 2.823 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; 2.271  ; 2.901 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; 2.013  ; 2.615 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; 2.080  ; 2.633 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; 2.391  ; 2.994 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; 1.678  ; 2.242 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; 1.644  ; 2.221 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; 2.142  ; 2.762 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; -0.326 ; 0.170 ; Rise       ; clk_50m         ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Rx          ; clk_50m    ; -0.477 ; -1.112 ; Rise       ; clk_50m         ;
; Rx_en       ; clk_50m    ; -0.532 ; -0.889 ; Rise       ; clk_50m         ;
; Tx_en       ; clk_50m    ; 0.139  ; -0.006 ; Rise       ; clk_50m         ;
; data_in[*]  ; clk_50m    ; -0.736 ; -1.514 ; Rise       ; clk_50m         ;
;  data_in[0] ; clk_50m    ; -1.031 ; -1.863 ; Rise       ; clk_50m         ;
;  data_in[1] ; clk_50m    ; -1.073 ; -1.924 ; Rise       ; clk_50m         ;
;  data_in[2] ; clk_50m    ; -0.932 ; -1.746 ; Rise       ; clk_50m         ;
;  data_in[3] ; clk_50m    ; -0.955 ; -1.751 ; Rise       ; clk_50m         ;
;  data_in[4] ; clk_50m    ; -1.136 ; -1.972 ; Rise       ; clk_50m         ;
;  data_in[5] ; clk_50m    ; -0.750 ; -1.537 ; Rise       ; clk_50m         ;
;  data_in[6] ; clk_50m    ; -0.736 ; -1.514 ; Rise       ; clk_50m         ;
;  data_in[7] ; clk_50m    ; -1.011 ; -1.822 ; Rise       ; clk_50m         ;
; ready_clr   ; clk_50m    ; 0.898  ; 0.649  ; Rise       ; clk_50m         ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Tx           ; clk_50m    ; 6.451  ; 6.396  ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 7.186  ; 7.091  ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 6.838  ; 6.932  ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 10.085 ; 10.551 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 10.085 ; 10.551 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 6.402  ; 6.484  ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 9.528  ; 9.873  ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 7.652  ; 7.785  ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 7.041  ; 7.041  ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 7.314  ; 7.331  ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 6.648  ; 6.739  ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 6.906  ; 7.002  ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 6.108  ; 6.143  ; Rise       ; clk_50m         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Tx           ; clk_50m    ; 3.699 ; 3.583 ; Rise       ; clk_50m         ;
; Tx2          ; clk_50m    ; 4.096 ; 3.938 ; Rise       ; clk_50m         ;
; Tx_busy      ; clk_50m    ; 3.810 ; 3.947 ; Rise       ; clk_50m         ;
; data_out[*]  ; clk_50m    ; 3.592 ; 3.701 ; Rise       ; clk_50m         ;
;  data_out[0] ; clk_50m    ; 6.046 ; 6.548 ; Rise       ; clk_50m         ;
;  data_out[1] ; clk_50m    ; 3.592 ; 3.701 ; Rise       ; clk_50m         ;
;  data_out[2] ; clk_50m    ; 5.698 ; 6.132 ; Rise       ; clk_50m         ;
;  data_out[3] ; clk_50m    ; 4.250 ; 4.513 ; Rise       ; clk_50m         ;
;  data_out[4] ; clk_50m    ; 3.928 ; 4.030 ; Rise       ; clk_50m         ;
;  data_out[5] ; clk_50m    ; 4.073 ; 4.193 ; Rise       ; clk_50m         ;
;  data_out[6] ; clk_50m    ; 3.742 ; 3.873 ; Rise       ; clk_50m         ;
;  data_out[7] ; clk_50m    ; 3.879 ; 4.018 ; Rise       ; clk_50m         ;
; ready        ; clk_50m    ; 3.372 ; 3.493 ; Rise       ; clk_50m         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 6.789 ;    ;    ; 7.326 ;
; data_in[1] ; LEDR[1]     ; 7.667 ;    ;    ; 8.344 ;
; data_in[2] ; LEDR[2]     ; 6.859 ;    ;    ; 7.408 ;
; data_in[3] ; LEDR[3]     ; 6.690 ;    ;    ; 7.239 ;
; data_in[4] ; LEDR[4]     ; 6.629 ;    ;    ; 7.196 ;
; data_in[5] ; LEDR[5]     ; 6.694 ;    ;    ; 7.252 ;
; data_in[6] ; LEDR[6]     ; 6.337 ;    ;    ; 6.917 ;
; data_in[7] ; LEDR[7]     ; 6.413 ;    ;    ; 6.961 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; data_in[0] ; LEDR[0]     ; 3.820 ;    ;    ; 4.612 ;
; data_in[1] ; LEDR[1]     ; 4.498 ;    ;    ; 5.358 ;
; data_in[2] ; LEDR[2]     ; 3.812 ;    ;    ; 4.634 ;
; data_in[3] ; LEDR[3]     ; 3.736 ;    ;    ; 4.555 ;
; data_in[4] ; LEDR[4]     ; 3.707 ;    ;    ; 4.521 ;
; data_in[5] ; LEDR[5]     ; 3.746 ;    ;    ; 4.572 ;
; data_in[6] ; LEDR[6]     ; 3.550 ;    ;    ; 4.352 ;
; data_in[7] ; LEDR[7]     ; 3.581 ;    ;    ; 4.393 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Tx            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Tx2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[4]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[5]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[6]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; data_in[7]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_50m                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Tx_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rx                      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Rx_en                   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ready_clr               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Tx            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 885      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50m    ; clk_50m  ; 885      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 08 12:21:47 2024
Info: Command: quartus_sta uart_tx_rx -c uart_tx_rx
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_tx_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50m clk_50m
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.694             -73.998 clk_50m 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.000 clk_50m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.439             -60.699 clk_50m 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -61.000 clk_50m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.527
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.527             -16.450 clk_50m 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_50m 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.286 clk_50m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4701 megabytes
    Info: Processing ended: Wed May 08 12:21:50 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


