TimeQuest Timing Analyzer report for capture_and_store
Sat Apr 27 15:47:24 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'PCLK'
 13. Slow 1200mV 85C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 14. Slow 1200mV 85C Model Hold: 'PCLK'
 15. Slow 1200mV 85C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'PCLK'
 30. Slow 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 31. Slow 1200mV 0C Model Hold: 'PCLK'
 32. Slow 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'PCLK'
 46. Fast 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 47. Fast 1200mV 0C Model Hold: 'PCLK'
 48. Fast 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; capture_and_store                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { capture_driver:Cap|div_clk:DIV|Clk_aux } ;
; PCLK                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PCLK }                                   ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                    ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                                          ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; 270.42 MHz ; 250.0 MHz       ; PCLK                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 682.13 MHz ; 500.0 MHz       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -1.717 ; -61.628       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.466 ; -1.613        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.480 ; -1.964        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.357  ; 0.000         ;
+----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -55.000       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -11.000       ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PCLK'                                                                                                                                                         ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.717 ; address[0]                              ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.348      ;
; -1.714 ; address[0]                              ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.345      ;
; -1.649 ; address[0]                              ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.280      ;
; -1.639 ; address[1]                              ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.270      ;
; -1.630 ; address[0]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.916      ;
; -1.630 ; address[0]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.916      ;
; -1.630 ; address[0]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.916      ;
; -1.630 ; address[0]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.916      ;
; -1.609 ; address[0]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.212      ;
; -1.609 ; address[0]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.212      ;
; -1.609 ; address[0]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.212      ;
; -1.609 ; address[0]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.212      ;
; -1.584 ; address[0]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.871      ;
; -1.584 ; address[0]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.871      ;
; -1.584 ; address[0]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.871      ;
; -1.584 ; address[0]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.871      ;
; -1.582 ; address[1]                              ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.213      ;
; -1.581 ; address[1]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.867      ;
; -1.581 ; address[1]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.867      ;
; -1.581 ; address[1]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.867      ;
; -1.581 ; address[1]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.867      ;
; -1.563 ; address[1]                              ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.194      ;
; -1.553 ; address[1]                              ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 2.184      ;
; -1.548 ; address[1]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.835      ;
; -1.548 ; address[1]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.835      ;
; -1.548 ; address[1]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.835      ;
; -1.548 ; address[1]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.835      ;
; -1.535 ; address[1]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.822      ;
; -1.535 ; address[1]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.822      ;
; -1.535 ; address[1]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.822      ;
; -1.535 ; address[1]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.822      ;
; -1.506 ; address[1]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.114      ;
; -1.506 ; address[1]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.114      ;
; -1.506 ; address[1]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.114      ;
; -1.506 ; address[1]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.114      ;
; -1.504 ; address[0]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.112      ;
; -1.504 ; address[0]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.112      ;
; -1.504 ; address[0]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.112      ;
; -1.504 ; address[0]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 2.112      ;
; -1.463 ; address[2]                              ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.097      ;
; -1.463 ; address[2]                              ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.097      ;
; -1.463 ; address[2]                              ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.097      ;
; -1.463 ; address[2]                              ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.097      ;
; -1.457 ; address[2]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.744      ;
; -1.457 ; address[2]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.744      ;
; -1.457 ; address[2]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.744      ;
; -1.457 ; address[2]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.744      ;
; -1.444 ; address[2]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.731      ;
; -1.444 ; address[2]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.731      ;
; -1.444 ; address[2]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.731      ;
; -1.444 ; address[2]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.731      ;
; -1.419 ; address[1]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.022      ;
; -1.419 ; address[1]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.022      ;
; -1.419 ; address[1]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.022      ;
; -1.419 ; address[1]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 2.022      ;
; -1.372 ; address[0]                              ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 2.008      ;
; -1.372 ; address[0]                              ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 2.008      ;
; -1.372 ; address[0]                              ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 2.008      ;
; -1.372 ; address[0]                              ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 2.008      ;
; -1.349 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.943      ;
; -1.336 ; address[2]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.944      ;
; -1.336 ; address[2]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.944      ;
; -1.336 ; address[2]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.944      ;
; -1.336 ; address[2]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.944      ;
; -1.335 ; address[2]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 1.938      ;
; -1.335 ; address[2]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 1.938      ;
; -1.335 ; address[2]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 1.938      ;
; -1.335 ; address[2]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.382     ; 1.938      ;
; -1.334 ; address[0]                              ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.354     ; 1.965      ;
; -1.333 ; address[0]                              ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.941      ;
; -1.333 ; address[0]                              ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.941      ;
; -1.333 ; address[0]                              ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.941      ;
; -1.333 ; address[0]                              ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.941      ;
; -1.324 ; capture_driver:Cap|RegisterPP:ER|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.918      ;
; -1.316 ; address[1]                              ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 1.950      ;
; -1.316 ; address[1]                              ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 1.950      ;
; -1.316 ; address[1]                              ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 1.950      ;
; -1.316 ; address[1]                              ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 1.950      ;
; -1.311 ; address[1]                              ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.919      ;
; -1.311 ; address[1]                              ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.919      ;
; -1.311 ; address[1]                              ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.919      ;
; -1.311 ; address[1]                              ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.377     ; 1.919      ;
; -1.301 ; address[0]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.588      ;
; -1.301 ; address[0]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.588      ;
; -1.301 ; address[0]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.588      ;
; -1.301 ; address[0]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.698     ; 1.588      ;
; -1.292 ; capture_driver:Cap|RegisterPP:ER|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.886      ;
; -1.286 ; capture_driver:Cap|RegisterPP:ER|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.880      ;
; -1.281 ; capture_driver:Cap|RegisterPP:ER|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.875      ;
; -1.280 ; address[2]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.566      ;
; -1.280 ; address[2]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.566      ;
; -1.280 ; address[2]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.566      ;
; -1.280 ; address[2]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.699     ; 1.566      ;
; -1.275 ; capture_driver:Cap|RegisterPP:ER|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.869      ;
; -1.262 ; address[1]                              ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 1.898      ;
; -1.262 ; address[1]                              ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 1.898      ;
; -1.262 ; address[1]                              ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 1.898      ;
; -1.262 ; address[1]                              ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.349     ; 1.898      ;
; -1.233 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.827      ;
; -1.227 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.099      ; 1.821      ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                   ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.466 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.399      ;
; -0.258 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.324      ; 1.067      ;
; -0.192 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.125      ;
; -0.192 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.125      ;
; -0.191 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.124      ;
; -0.183 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.316      ; 0.984      ;
; -0.073 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 1.005      ;
; -0.070 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 1.002      ;
; -0.066 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.316      ; 0.867      ;
; -0.065 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.316      ; 0.866      ;
; -0.041 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.973      ;
; 0.105  ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.827      ;
; 0.220  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.712      ;
; 0.273  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PCLK'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.480 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.485      ;
; -0.471 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.494      ;
; -0.348 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.617      ;
; -0.347 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.618      ;
; -0.173 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.418      ; 2.631      ;
; -0.145 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.820      ;
; -0.041 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.424      ;
; -0.032 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.433      ;
; 0.014  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.579      ; 2.979      ;
; 0.086  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.551      ;
; 0.092  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.557      ;
; 0.275  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.740      ;
; 0.338  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.418      ; 2.642      ;
; 0.361  ; wr                                       ; wr                                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 0.580      ;
; 0.420  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.579      ; 2.885      ;
; 0.585  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 0.803      ;
; 0.586  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 0.804      ;
; 0.606  ; memory:Load_Store|ram[2][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.105      ; 0.868      ;
; 0.607  ; memory:Load_Store|ram[2][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.105      ; 0.869      ;
; 0.608  ; memory:Load_Store|ram[2][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.105      ; 0.870      ;
; 0.608  ; memory:Load_Store|ram[2][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.105      ; 0.870      ;
; 0.661  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.112     ; 0.736      ;
; 0.669  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.105     ; 0.751      ;
; 0.689  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.105     ; 0.771      ;
; 0.805  ; memory:Load_Store|ram[3][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.383      ;
; 0.821  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.105     ; 0.903      ;
; 0.830  ; memory:Load_Store|ram[3][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.408      ;
; 0.847  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.065      ;
; 0.860  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.078      ;
; 0.863  ; memory:Load_Store|ram[3][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.441      ;
; 0.871  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.770      ;
; 0.872  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.771      ;
; 0.874  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.773      ;
; 0.881  ; memory:Load_Store|ram[15][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.459      ;
; 0.886  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.785      ;
; 0.887  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 0.941      ;
; 0.891  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.146     ; 0.932      ;
; 0.908  ; memory:Load_Store|ram[13][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.072      ; 1.137      ;
; 0.919  ; memory:Load_Store|ram[15][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.497      ;
; 0.920  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.104     ; 1.003      ;
; 0.931  ; memory:Load_Store|ram[13][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.072      ; 1.160      ;
; 0.995  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.213      ;
; 0.996  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.214      ;
; 1.001  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.219      ;
; 1.022  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.104     ; 1.105      ;
; 1.042  ; memory:Load_Store|ram[0][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.299      ;
; 1.049  ; memory:Load_Store|ram[0][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.306      ;
; 1.051  ; memory:Load_Store|ram[3][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.629      ;
; 1.056  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 1.110      ;
; 1.061  ; memory:Load_Store|ram[0][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.318      ;
; 1.061  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.138     ; 1.110      ;
; 1.062  ; memory:Load_Store|ram[0][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.319      ;
; 1.064  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.104     ; 1.147      ;
; 1.066  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.138     ; 1.115      ;
; 1.073  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.113     ; 1.147      ;
; 1.090  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.138     ; 1.139      ;
; 1.095  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.476     ; 0.806      ;
; 1.104  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.141     ; 1.150      ;
; 1.114  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 1.168      ;
; 1.119  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.337      ;
; 1.121  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 1.175      ;
; 1.125  ; memory:Load_Store|ram[15][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.703      ;
; 1.129  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 1.183      ;
; 1.136  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.133     ; 1.190      ;
; 1.137  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.141     ; 1.183      ;
; 1.140  ; memory:Load_Store|ram[15][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.718      ;
; 1.145  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.044      ;
; 1.146  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.045      ;
; 1.151  ; capture_driver:Cap|RegisterPP:ER|reg[1]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.050      ;
; 1.160  ; capture_driver:Cap|RegisterPP:ER|reg[0]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.059      ;
; 1.160  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.059      ;
; 1.162  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.061      ;
; 1.163  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.062      ;
; 1.165  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.064      ;
; 1.170  ; memory:Load_Store|ram[13][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.072      ; 1.399      ;
; 1.172  ; memory:Load_Store|ram[13][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.072      ; 1.401      ;
; 1.184  ; address[2]                               ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.117     ; 1.254      ;
; 1.184  ; address[2]                               ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.117     ; 1.254      ;
; 1.186  ; address[2]                               ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.117     ; 1.256      ;
; 1.186  ; address[2]                               ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.117     ; 1.256      ;
; 1.211  ; memory:Load_Store|ram[14][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.422      ; 1.790      ;
; 1.229  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.447      ;
; 1.231  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 1.449      ;
; 1.251  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.468     ; 0.970      ;
; 1.253  ; wr                                       ; memory:Load_Store|ram[12][0]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.806      ;
; 1.253  ; wr                                       ; memory:Load_Store|ram[12][1]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.806      ;
; 1.253  ; wr                                       ; memory:Load_Store|ram[12][2]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.806      ;
; 1.253  ; wr                                       ; memory:Load_Store|ram[12][3]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.806      ;
; 1.255  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.154      ;
; 1.256  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.155      ;
; 1.258  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.157      ;
; 1.264  ; wr                                       ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.842      ;
; 1.264  ; wr                                       ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.842      ;
; 1.264  ; wr                                       ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.842      ;
; 1.264  ; wr                                       ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.421      ; 1.842      ;
; 1.266  ; wr                                       ; memory:Load_Store|ram[2][0]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.391      ; 1.814      ;
; 1.266  ; wr                                       ; memory:Load_Store|ram[2][1]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.391      ; 1.814      ;
; 1.266  ; wr                                       ; memory:Load_Store|ram[2][2]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.391      ; 1.814      ;
; 1.266  ; wr                                       ; memory:Load_Store|ram[2][3]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.391      ; 1.814      ;
; 1.268  ; wr                                       ; memory:Load_Store|ram[0][0]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.821      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                   ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.357 ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.580      ;
; 0.388 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.608      ;
; 0.478 ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.698      ;
; 0.548 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.536      ; 0.771      ;
; 0.549 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.536      ; 0.772      ;
; 0.606 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.826      ;
; 0.606 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.826      ;
; 0.608 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.063      ; 0.828      ;
; 0.634 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.536      ; 0.857      ;
; 0.730 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.545      ; 0.962      ;
; 0.796 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.017      ;
; 0.796 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.017      ;
; 0.800 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.021      ;
; 1.057 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.064      ; 1.278      ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; wr                                       ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.640 ; 2.052 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.606 ; 2.026 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.640 ; 2.052 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.459 ; 1.869 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.631 ; 2.045 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.315 ; 1.731 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.321 ; 1.735 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.246 ; 1.661 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.325 ; 1.738 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 2.050 ; 2.440 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 1.129 ; 1.192 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.853 ; 2.230 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.793 ; 2.205 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.883 ; -1.279 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -1.247 ; -1.655 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -1.273 ; -1.676 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -1.101 ; -1.502 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -1.266 ; -1.671 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.951 ; -1.348 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.956 ; -1.351 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.883 ; -1.279 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.960 ; -1.355 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.778 ; -2.158 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.852 ; -0.891 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.584 ; -1.951 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.768 ; -1.195 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 7.052 ; 7.200 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.755 ; 5.783 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 7.052 ; 7.200 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 5.777 ; 5.805 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.639 ; 5.623 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 5.517 ; 5.499 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.628 ; 5.652 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 6.925 ; 7.070 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 5.649 ; 5.675 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.517 ; 5.499 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                     ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                                          ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
; 305.25 MHz ; 250.0 MHz       ; PCLK                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 769.23 MHz ; 500.0 MHz       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -1.399 ; -49.709       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.300 ; -0.976        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.513 ; -2.267        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.311  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -55.000       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -11.000       ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PCLK'                                                                                                                                                          ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.399 ; address[0]                              ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 2.119      ;
; -1.393 ; address[0]                              ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 2.113      ;
; -1.333 ; address[0]                              ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 2.053      ;
; -1.318 ; address[0]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.723      ;
; -1.318 ; address[0]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.723      ;
; -1.318 ; address[0]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.723      ;
; -1.318 ; address[0]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.723      ;
; -1.312 ; address[1]                              ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 2.032      ;
; -1.310 ; address[0]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 2.003      ;
; -1.310 ; address[0]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 2.003      ;
; -1.310 ; address[0]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 2.003      ;
; -1.310 ; address[0]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 2.003      ;
; -1.287 ; address[1]                              ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 2.007      ;
; -1.273 ; address[1]                              ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 1.993      ;
; -1.273 ; address[1]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.678      ;
; -1.273 ; address[1]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.678      ;
; -1.273 ; address[1]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.678      ;
; -1.273 ; address[1]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.678      ;
; -1.271 ; address[0]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.677      ;
; -1.271 ; address[0]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.677      ;
; -1.271 ; address[0]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.677      ;
; -1.271 ; address[0]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.677      ;
; -1.263 ; address[1]                              ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 1.983      ;
; -1.241 ; address[1]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.647      ;
; -1.241 ; address[1]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.647      ;
; -1.241 ; address[1]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.647      ;
; -1.241 ; address[1]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.647      ;
; -1.227 ; address[1]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.633      ;
; -1.227 ; address[1]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.633      ;
; -1.227 ; address[1]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.633      ;
; -1.227 ; address[1]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.633      ;
; -1.219 ; address[1]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.917      ;
; -1.219 ; address[1]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.917      ;
; -1.219 ; address[1]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.917      ;
; -1.219 ; address[1]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.917      ;
; -1.207 ; address[0]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.905      ;
; -1.207 ; address[0]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.905      ;
; -1.207 ; address[0]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.905      ;
; -1.207 ; address[0]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.905      ;
; -1.175 ; address[2]                              ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.898      ;
; -1.175 ; address[2]                              ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.898      ;
; -1.175 ; address[2]                              ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.898      ;
; -1.175 ; address[2]                              ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.898      ;
; -1.165 ; address[2]                              ; memory:Load_Store|ram[3][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.571      ;
; -1.165 ; address[2]                              ; memory:Load_Store|ram[3][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.571      ;
; -1.165 ; address[2]                              ; memory:Load_Store|ram[3][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.571      ;
; -1.165 ; address[2]                              ; memory:Load_Store|ram[3][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.571      ;
; -1.152 ; address[2]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.558      ;
; -1.152 ; address[2]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.558      ;
; -1.152 ; address[2]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.558      ;
; -1.152 ; address[2]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.558      ;
; -1.138 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.736      ;
; -1.125 ; address[1]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.818      ;
; -1.125 ; address[1]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.818      ;
; -1.125 ; address[1]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.818      ;
; -1.125 ; address[1]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.818      ;
; -1.105 ; capture_driver:Cap|RegisterPP:ER|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.703      ;
; -1.087 ; address[0]                              ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.805      ;
; -1.087 ; address[0]                              ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.805      ;
; -1.087 ; address[0]                              ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.805      ;
; -1.087 ; address[0]                              ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.805      ;
; -1.082 ; address[2]                              ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.780      ;
; -1.082 ; address[2]                              ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.780      ;
; -1.082 ; address[2]                              ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.780      ;
; -1.082 ; address[2]                              ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.287     ; 1.780      ;
; -1.077 ; address[2]                              ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.770      ;
; -1.077 ; address[2]                              ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.770      ;
; -1.077 ; address[2]                              ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.770      ;
; -1.077 ; address[2]                              ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.292     ; 1.770      ;
; -1.073 ; capture_driver:Cap|RegisterPP:ER|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.671      ;
; -1.062 ; capture_driver:Cap|RegisterPP:ER|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.660      ;
; -1.056 ; address[0]                              ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.747      ;
; -1.056 ; address[0]                              ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.747      ;
; -1.056 ; address[0]                              ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.747      ;
; -1.056 ; address[0]                              ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.747      ;
; -1.055 ; capture_driver:Cap|RegisterPP:ER|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.653      ;
; -1.053 ; address[1]                              ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.776      ;
; -1.053 ; address[1]                              ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.776      ;
; -1.053 ; address[1]                              ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.776      ;
; -1.053 ; address[1]                              ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.262     ; 1.776      ;
; -1.052 ; address[0]                              ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.265     ; 1.772      ;
; -1.044 ; capture_driver:Cap|RegisterPP:ER|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.642      ;
; -1.038 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.636      ;
; -1.036 ; address[1]                              ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.727      ;
; -1.036 ; address[1]                              ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.727      ;
; -1.036 ; address[1]                              ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.727      ;
; -1.036 ; address[1]                              ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.294     ; 1.727      ;
; -1.020 ; address[0]                              ; memory:Load_Store|ram[15][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.426      ;
; -1.020 ; address[0]                              ; memory:Load_Store|ram[15][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.426      ;
; -1.020 ; address[0]                              ; memory:Load_Store|ram[15][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.426      ;
; -1.020 ; address[0]                              ; memory:Load_Store|ram[15][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.579     ; 1.426      ;
; -1.020 ; capture_driver:Cap|RegisterPP:ER|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.618      ;
; -1.009 ; address[2]                              ; memory:Load_Store|ram[14][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.414      ;
; -1.009 ; address[2]                              ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.414      ;
; -1.009 ; address[2]                              ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.414      ;
; -1.009 ; address[2]                              ; memory:Load_Store|ram[14][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.580     ; 1.414      ;
; -1.005 ; capture_driver:Cap|RegisterPP:ER|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.603      ;
; -0.992 ; capture_driver:Cap|RegisterPP:ER|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.500        ; 0.103      ; 1.590      ;
; -0.990 ; address[1]                              ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.708      ;
; -0.990 ; address[1]                              ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.267     ; 1.708      ;
+--------+-----------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.300 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.241      ;
; -0.231 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.229      ; 0.945      ;
; -0.165 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.222      ; 0.872      ;
; -0.059 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.000      ;
; -0.059 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.000      ;
; -0.056 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.222      ; 0.763      ;
; -0.056 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.222      ; 0.763      ;
; -0.050 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.991      ;
; 0.043  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.896      ;
; 0.046  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.893      ;
; 0.076  ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.863      ;
; 0.201  ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.738      ;
; 0.308  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.631      ;
; 0.356  ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.056     ; 0.583      ;
; 0.357  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.513 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.229      ;
; -0.503 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.239      ;
; -0.387 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.355      ;
; -0.381 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.361      ;
; -0.223 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.519      ;
; -0.175 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.229      ; 2.408      ;
; -0.085 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.657      ;
; -0.030 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.212      ;
; -0.027 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.215      ;
; 0.080  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.322      ;
; 0.082  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.324      ;
; 0.294  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.536      ;
; 0.320  ; wr                                       ; wr                                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.519      ;
; 0.340  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.229      ; 2.423      ;
; 0.371  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.613      ;
; 0.527  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.726      ;
; 0.528  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.727      ;
; 0.536  ; memory:Load_Store|ram[2][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.095      ; 0.775      ;
; 0.538  ; memory:Load_Store|ram[2][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.095      ; 0.777      ;
; 0.538  ; memory:Load_Store|ram[2][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.095      ; 0.777      ;
; 0.539  ; memory:Load_Store|ram[2][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.095      ; 0.778      ;
; 0.545  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.054     ; 0.665      ;
; 0.560  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.692      ;
; 0.576  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.708      ;
; 0.696  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.828      ;
; 0.734  ; memory:Load_Store|ram[3][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.260      ;
; 0.753  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.080     ; 0.847      ;
; 0.754  ; memory:Load_Store|ram[3][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.280      ;
; 0.756  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.068     ; 0.862      ;
; 0.762  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.961      ;
; 0.766  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.965      ;
; 0.795  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.047     ; 0.922      ;
; 0.798  ; memory:Load_Store|ram[3][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.324      ;
; 0.814  ; memory:Load_Store|ram[15][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.340      ;
; 0.816  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.694      ;
; 0.817  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.695      ;
; 0.820  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.698      ;
; 0.821  ; memory:Load_Store|ram[13][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.070      ; 1.035      ;
; 0.831  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.709      ;
; 0.841  ; memory:Load_Store|ram[13][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.070      ; 1.055      ;
; 0.843  ; memory:Load_Store|ram[15][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.369      ;
; 0.890  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.047     ; 1.017      ;
; 0.908  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.107      ;
; 0.911  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.110      ;
; 0.913  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.112      ;
; 0.915  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.068     ; 1.021      ;
; 0.919  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.073     ; 1.020      ;
; 0.920  ; memory:Load_Store|ram[0][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.090      ; 1.154      ;
; 0.920  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.049     ; 1.045      ;
; 0.925  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.073     ; 1.026      ;
; 0.930  ; memory:Load_Store|ram[0][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.090      ; 1.164      ;
; 0.933  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.047     ; 1.060      ;
; 0.937  ; memory:Load_Store|ram[0][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.090      ; 1.171      ;
; 0.940  ; memory:Load_Store|ram[0][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.090      ; 1.174      ;
; 0.941  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.073     ; 1.042      ;
; 0.945  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.380     ; 0.739      ;
; 0.962  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.082     ; 1.054      ;
; 0.966  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.068     ; 1.072      ;
; 0.968  ; memory:Load_Store|ram[3][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.494      ;
; 0.978  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.075     ; 1.077      ;
; 0.982  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.075     ; 1.081      ;
; 0.989  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.075     ; 1.088      ;
; 0.993  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.075     ; 1.092      ;
; 1.009  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.208      ;
; 1.017  ; address[2]                               ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.053     ; 1.138      ;
; 1.017  ; address[2]                               ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.053     ; 1.138      ;
; 1.020  ; address[2]                               ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.053     ; 1.141      ;
; 1.020  ; address[2]                               ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.053     ; 1.141      ;
; 1.032  ; memory:Load_Store|ram[15][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.558      ;
; 1.046  ; memory:Load_Store|ram[15][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.572      ;
; 1.058  ; memory:Load_Store|ram[13][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.070      ; 1.272      ;
; 1.059  ; memory:Load_Store|ram[13][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.070      ; 1.273      ;
; 1.059  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.937      ;
; 1.060  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.938      ;
; 1.066  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.944      ;
; 1.067  ; capture_driver:Cap|RegisterPP:ER|reg[1]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.945      ;
; 1.071  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.949      ;
; 1.073  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.951      ;
; 1.076  ; capture_driver:Cap|RegisterPP:ER|reg[0]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.954      ;
; 1.078  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 0.956      ;
; 1.098  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.297      ;
; 1.101  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.373     ; 0.902      ;
; 1.105  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.304      ;
; 1.108  ; memory:Load_Store|ram[14][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.383      ; 1.635      ;
; 1.146  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.345      ;
; 1.147  ; wr                                       ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.673      ;
; 1.147  ; wr                                       ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.673      ;
; 1.147  ; wr                                       ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.673      ;
; 1.147  ; wr                                       ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.382      ; 1.673      ;
; 1.148  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 1.026      ;
; 1.149  ; wr                                       ; memory:Load_Store|ram[12][0]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.352      ; 1.645      ;
; 1.149  ; wr                                       ; memory:Load_Store|ram[12][1]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.352      ; 1.645      ;
; 1.149  ; wr                                       ; memory:Load_Store|ram[12][2]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.352      ; 1.645      ;
; 1.149  ; wr                                       ; memory:Load_Store|ram[12][3]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.352      ; 1.645      ;
; 1.149  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 1.027      ;
; 1.154  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.353      ;
; 1.156  ; memory:Load_Store|ram[1][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.065      ; 1.365      ;
; 1.156  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.214      ; 1.034      ;
; 1.156  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.355      ;
; 1.158  ; wr                                       ; memory:Load_Store|ram[0][0]              ; PCLK                                   ; PCLK        ; 0.000        ; 0.359      ; 1.661      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                    ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.311 ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.511      ;
; 0.320 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.055      ; 0.519      ;
; 0.350 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.550      ;
; 0.432 ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.632      ;
; 0.543 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.743      ;
; 0.544 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.744      ;
; 0.545 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.056      ; 0.745      ;
; 0.615 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.419      ; 0.708      ;
; 0.616 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.419      ; 0.709      ;
; 0.692 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.419      ; 0.785      ;
; 0.724 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.057      ; 0.925      ;
; 0.724 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.057      ; 0.925      ;
; 0.734 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.057      ; 0.935      ;
; 0.787 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.426      ; 0.887      ;
; 0.972 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.057      ; 1.173      ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; wr                                       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; wr                                       ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.388 ; 1.723 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.371 ; 1.703 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.388 ; 1.722 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.214 ; 1.568 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.384 ; 1.723 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.087 ; 1.433 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.093 ; 1.438 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.029 ; 1.365 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.094 ; 1.441 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.755 ; 2.085 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 1.029 ; 1.157 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.562 ; 1.883 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.562 ; 1.943 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.709 ; -1.032 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -1.054 ; -1.378 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -1.064 ; -1.391 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.900 ; -1.245 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -1.063 ; -1.393 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.767 ; -1.099 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.772 ; -1.104 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.709 ; -1.032 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.773 ; -1.106 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.516 ; -1.838 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.777 ; -0.886 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.325 ; -1.638 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.656 ; -1.002 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 6.751 ; 6.878 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.455 ; 5.460 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 6.751 ; 6.878 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 5.476 ; 5.481 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.353 ; 5.328 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 5.245 ; 5.219 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.342 ; 5.345 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 6.638 ; 6.763 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 5.363 ; 5.366 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.245 ; 5.219 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.504 ; -15.152       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.277 ; -0.780        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.593 ; -3.049        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.186  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -58.780       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -11.000       ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PCLK'                                                                                                                  ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.504 ; address[0] ; memory:Load_Store|data_out[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.294      ;
; -0.496 ; address[0] ; memory:Load_Store|data_out[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.286      ;
; -0.488 ; address[1] ; memory:Load_Store|data_out[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.278      ;
; -0.479 ; address[0] ; memory:Load_Store|data_out[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.269      ;
; -0.455 ; address[0] ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.058      ;
; -0.455 ; address[0] ; memory:Load_Store|ram[14][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.058      ;
; -0.455 ; address[0] ; memory:Load_Store|ram[14][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.058      ;
; -0.455 ; address[0] ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.058      ;
; -0.453 ; address[1] ; memory:Load_Store|data_out[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.243      ;
; -0.444 ; address[1] ; memory:Load_Store|data_out[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.234      ;
; -0.437 ; address[0] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.041      ;
; -0.437 ; address[0] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.041      ;
; -0.437 ; address[0] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.041      ;
; -0.437 ; address[0] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.041      ;
; -0.437 ; address[1] ; memory:Load_Store|data_out[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.227      ;
; -0.432 ; address[1] ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.035      ;
; -0.432 ; address[1] ; memory:Load_Store|ram[14][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.035      ;
; -0.432 ; address[1] ; memory:Load_Store|ram[14][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.035      ;
; -0.432 ; address[1] ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 1.035      ;
; -0.431 ; address[0] ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.207      ;
; -0.431 ; address[0] ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.207      ;
; -0.431 ; address[0] ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.207      ;
; -0.431 ; address[0] ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.207      ;
; -0.418 ; address[1] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.022      ;
; -0.418 ; address[1] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.022      ;
; -0.418 ; address[1] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.022      ;
; -0.418 ; address[1] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.022      ;
; -0.416 ; address[0] ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.195      ;
; -0.416 ; address[0] ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.195      ;
; -0.416 ; address[0] ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.195      ;
; -0.416 ; address[0] ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.195      ;
; -0.410 ; address[1] ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.189      ;
; -0.410 ; address[1] ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.189      ;
; -0.410 ; address[1] ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.189      ;
; -0.410 ; address[1] ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.189      ;
; -0.403 ; address[1] ; memory:Load_Store|ram[15][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.007      ;
; -0.403 ; address[1] ; memory:Load_Store|ram[15][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.007      ;
; -0.403 ; address[1] ; memory:Load_Store|ram[15][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.007      ;
; -0.403 ; address[1] ; memory:Load_Store|ram[15][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 1.007      ;
; -0.361 ; address[1] ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.137      ;
; -0.361 ; address[1] ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.137      ;
; -0.361 ; address[1] ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.137      ;
; -0.361 ; address[1] ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.137      ;
; -0.348 ; address[2] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.952      ;
; -0.348 ; address[2] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.952      ;
; -0.348 ; address[2] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.952      ;
; -0.348 ; address[2] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.952      ;
; -0.347 ; address[2] ; memory:Load_Store|ram[15][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.951      ;
; -0.347 ; address[2] ; memory:Load_Store|ram[15][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.951      ;
; -0.347 ; address[2] ; memory:Load_Store|ram[15][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.951      ;
; -0.347 ; address[2] ; memory:Load_Store|ram[15][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.951      ;
; -0.342 ; address[2] ; memory:Load_Store|ram[1][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.135      ;
; -0.342 ; address[2] ; memory:Load_Store|ram[1][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.135      ;
; -0.342 ; address[2] ; memory:Load_Store|ram[1][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.135      ;
; -0.342 ; address[2] ; memory:Load_Store|ram[1][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.135      ;
; -0.330 ; address[0] ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.121      ;
; -0.330 ; address[0] ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.121      ;
; -0.330 ; address[0] ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.121      ;
; -0.330 ; address[0] ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.121      ;
; -0.317 ; address[0] ; memory:Load_Store|data_out[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.187     ; 1.107      ;
; -0.305 ; address[2] ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.084      ;
; -0.305 ; address[2] ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.084      ;
; -0.305 ; address[2] ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.084      ;
; -0.305 ; address[2] ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.198     ; 1.084      ;
; -0.293 ; address[0] ; memory:Load_Store|ram[12][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.070      ;
; -0.293 ; address[0] ; memory:Load_Store|ram[12][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.070      ;
; -0.293 ; address[0] ; memory:Load_Store|ram[12][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.070      ;
; -0.293 ; address[0] ; memory:Load_Store|ram[12][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.070      ;
; -0.287 ; address[1] ; memory:Load_Store|ram[12][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.064      ;
; -0.287 ; address[1] ; memory:Load_Store|ram[12][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.064      ;
; -0.287 ; address[1] ; memory:Load_Store|ram[12][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.064      ;
; -0.287 ; address[1] ; memory:Load_Store|ram[12][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.200     ; 1.064      ;
; -0.271 ; address[0] ; memory:Load_Store|ram[15][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.875      ;
; -0.271 ; address[0] ; memory:Load_Store|ram[15][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.875      ;
; -0.271 ; address[0] ; memory:Load_Store|ram[15][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.875      ;
; -0.271 ; address[0] ; memory:Load_Store|ram[15][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.373     ; 0.875      ;
; -0.264 ; address[2] ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.040      ;
; -0.264 ; address[2] ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.040      ;
; -0.264 ; address[2] ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.040      ;
; -0.264 ; address[2] ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.201     ; 1.040      ;
; -0.258 ; address[2] ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 0.861      ;
; -0.258 ; address[2] ; memory:Load_Store|ram[14][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 0.861      ;
; -0.258 ; address[2] ; memory:Load_Store|ram[14][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 0.861      ;
; -0.258 ; address[2] ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.374     ; 0.861      ;
; -0.255 ; address[1] ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.046      ;
; -0.255 ; address[1] ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.046      ;
; -0.255 ; address[1] ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.046      ;
; -0.255 ; address[1] ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.046      ;
; -0.249 ; address[1] ; memory:Load_Store|ram[1][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.042      ;
; -0.249 ; address[1] ; memory:Load_Store|ram[1][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.042      ;
; -0.249 ; address[1] ; memory:Load_Store|ram[1][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.042      ;
; -0.249 ; address[1] ; memory:Load_Store|ram[1][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.042      ;
; -0.218 ; address[0] ; memory:Load_Store|ram[1][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.011      ;
; -0.218 ; address[0] ; memory:Load_Store|ram[1][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.011      ;
; -0.218 ; address[0] ; memory:Load_Store|ram[1][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.011      ;
; -0.218 ; address[0] ; memory:Load_Store|ram[1][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.184     ; 1.011      ;
; -0.212 ; address[2] ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.003      ;
; -0.212 ; address[2] ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.003      ;
; -0.212 ; address[2] ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.003      ;
; -0.212 ; address[2] ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.186     ; 1.003      ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                    ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.277 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.144     ; 0.610      ;
; -0.210 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.148     ; 0.539      ;
; -0.147 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.148     ; 0.476      ;
; -0.146 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.148     ; 0.475      ;
; 0.162  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.789      ;
; 0.323  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.628      ;
; 0.326  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.625      ;
; 0.327  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.624      ;
; 0.399  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.551      ;
; 0.399  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.551      ;
; 0.419  ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.531      ;
; 0.503  ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.447      ;
; 0.566  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.384      ;
; 0.591  ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.037     ; 0.359      ;
+--------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.593 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.429      ;
; -0.588 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.434      ;
; -0.529 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.493      ;
; -0.526 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.496      ;
; -0.379 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.643      ;
; -0.316 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.803      ; 1.706      ;
; -0.201 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.321      ;
; -0.192 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.330      ;
; -0.136 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.386      ;
; -0.136 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.386      ;
; -0.118 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.411      ; 1.512      ;
; -0.027 ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.495      ;
; 0.069  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.803      ; 1.591      ;
; 0.194  ; wr                                       ; wr                                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.036      ; 0.314      ;
; 0.310  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.432      ;
; 0.312  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.434      ;
; 0.317  ; memory:Load_Store|ram[2][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.057      ; 0.458      ;
; 0.318  ; memory:Load_Store|ram[2][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.057      ; 0.459      ;
; 0.318  ; memory:Load_Store|ram[2][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.057      ; 0.459      ;
; 0.319  ; memory:Load_Store|ram[2][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.057      ; 0.460      ;
; 0.321  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[1][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.393      ;
; 0.330  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[13][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.048     ; 0.396      ;
; 0.331  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[1][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.403      ;
; 0.373  ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.411      ; 1.503      ;
; 0.383  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.415      ;
; 0.383  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.415      ;
; 0.385  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.417      ;
; 0.389  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.421      ;
; 0.408  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[1][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.042     ; 0.480      ;
; 0.422  ; memory:Load_Store|ram[3][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.735      ;
; 0.430  ; memory:Load_Store|ram[3][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.743      ;
; 0.435  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[0][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.056     ; 0.493      ;
; 0.442  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[2][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.064     ; 0.492      ;
; 0.446  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.568      ;
; 0.453  ; memory:Load_Store|ram[3][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.766      ;
; 0.460  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[13][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.044     ; 0.530      ;
; 0.463  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.585      ;
; 0.466  ; memory:Load_Store|ram[15][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.779      ;
; 0.480  ; memory:Load_Store|ram[13][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.042      ; 0.606      ;
; 0.480  ; memory:Load_Store|ram[15][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.793      ;
; 0.489  ; memory:Load_Store|ram[13][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.042      ; 0.615      ;
; 0.515  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[13][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.044     ; 0.585      ;
; 0.517  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.639      ;
; 0.522  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.644      ;
; 0.522  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.644      ;
; 0.524  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[0][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.056     ; 0.582      ;
; 0.527  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[2][1]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.060     ; 0.581      ;
; 0.529  ; capture_driver:Cap|RegisterPP:ER|reg[1]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.561      ;
; 0.531  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.563      ;
; 0.531  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.563      ;
; 0.532  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[2][0]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.060     ; 0.586      ;
; 0.534  ; capture_driver:Cap|RegisterPP:ER|reg[0]  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.566      ;
; 0.535  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[13][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.044     ; 0.605      ;
; 0.538  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[1][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.046     ; 0.606      ;
; 0.539  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[2][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.060     ; 0.593      ;
; 0.540  ; memory:Load_Store|ram[0][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.054      ; 0.678      ;
; 0.541  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.573      ;
; 0.544  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.576      ;
; 0.544  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.576      ;
; 0.545  ; memory:Load_Store|ram[3][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.858      ;
; 0.545  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[12][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.062     ; 0.597      ;
; 0.546  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[0][3]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.056     ; 0.604      ;
; 0.547  ; memory:Load_Store|ram[0][3]              ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.054      ; 0.685      ;
; 0.547  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.579      ;
; 0.550  ; memory:Load_Store|ram[0][1]              ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.054      ; 0.688      ;
; 0.550  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[14][2]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.243     ; 0.421      ;
; 0.551  ; memory:Load_Store|ram[0][0]              ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.054      ; 0.689      ;
; 0.561  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[12][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.058     ; 0.617      ;
; 0.563  ; capture_driver:Cap|RegisterPP:BUF|reg[2] ; memory:Load_Store|ram[0][2]              ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.060     ; 0.617      ;
; 0.566  ; capture_driver:Cap|RegisterPP:BUF|reg[0] ; memory:Load_Store|ram[12][0]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.058     ; 0.622      ;
; 0.570  ; capture_driver:Cap|RegisterPP:BUF|reg[3] ; memory:Load_Store|ram[12][3]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.058     ; 0.626      ;
; 0.590  ; memory:Load_Store|ram[15][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.903      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ER|reg[7]  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.626      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ER|reg[3]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.626      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ER|reg[2]  ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.626      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.626      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[2] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.716      ;
; 0.597  ; memory:Load_Store|ram[15][0]             ; memory:Load_Store|data_out[0]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.229      ; 0.910      ;
; 0.597  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.629      ;
; 0.607  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.639      ;
; 0.610  ; capture_driver:Cap|RegisterPP:ER|reg[6]  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.642      ;
; 0.610  ; capture_driver:Cap|RegisterPP:ER|reg[4]  ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.642      ;
; 0.613  ; address[2]                               ; memory:Load_Store|data_out[1]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.050     ; 0.677      ;
; 0.613  ; address[2]                               ; memory:Load_Store|data_out[0]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.050     ; 0.677      ;
; 0.617  ; address[2]                               ; memory:Load_Store|data_out[3]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.050     ; 0.681      ;
; 0.617  ; address[2]                               ; memory:Load_Store|data_out[2]            ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.050     ; 0.681      ;
; 0.624  ; memory:Load_Store|ram[13][3]             ; memory:Load_Store|data_out[3]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.042      ; 0.750      ;
; 0.626  ; memory:Load_Store|ram[13][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.042      ; 0.752      ;
; 0.638  ; memory:Load_Store|ram[14][1]             ; memory:Load_Store|data_out[1]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.230      ; 0.952      ;
; 0.641  ; capture_driver:Cap|RegisterPP:BUF|reg[1] ; memory:Load_Store|ram[14][1]             ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.239     ; 0.516      ;
; 0.657  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.779      ;
; 0.660  ; capture_driver:Cap|RegisterPP:ER|reg[5]  ; capture_driver:Cap|RegisterPP:ACC|reg[5] ; PCLK                                   ; PCLK        ; -0.500       ; 0.428      ; 0.692      ;
; 0.660  ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.782      ;
; 0.668  ; memory:Load_Store|ram[14][2]             ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.230      ; 0.982      ;
; 0.670  ; memory:Load_Store|ram[1][2]              ; memory:Load_Store|data_out[2]            ; PCLK                                   ; PCLK        ; 0.000        ; 0.040      ; 0.794      ;
; 0.670  ; capture_driver:Cap|RegisterPP:ACC|reg[0] ; capture_driver:Cap|RegisterPP:ACC|reg[1] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.792      ;
; 0.670  ; capture_driver:Cap|RegisterPP:ACC|reg[3] ; capture_driver:Cap|RegisterPP:ACC|reg[4] ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.792      ;
; 0.672  ; wr                                       ; memory:Load_Store|ram[12][0]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.216      ; 0.972      ;
; 0.672  ; wr                                       ; memory:Load_Store|ram[12][1]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.216      ; 0.972      ;
; 0.672  ; wr                                       ; memory:Load_Store|ram[12][2]             ; PCLK                                   ; PCLK        ; 0.000        ; 0.216      ; 0.972      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                    ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.186 ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.314      ;
; 0.201 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.322      ;
; 0.253 ; capture_driver:Cap|line_counter_aux[1]           ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.374      ;
; 0.323 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.445      ;
; 0.324 ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.037      ; 0.445      ;
; 0.411 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.533      ;
; 0.411 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.533      ;
; 0.414 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.536      ;
; 0.560 ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.038      ; 0.682      ;
; 0.805 ; capture_driver:Cap|RegisterPP:ACC|reg[5]         ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.017     ; 0.402      ;
; 0.806 ; capture_driver:Cap|RegisterPP:ACC|reg[2]         ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.017     ; 0.403      ;
; 0.857 ; capture_driver:Cap|RegisterPP:ACC|reg[3]         ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.017     ; 0.454      ;
; 0.910 ; capture_driver:Cap|RegisterPP:ACC|reg[4]         ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.013     ; 0.511      ;
+-------+--------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; wr                                       ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0] ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1] ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2] ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3] ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4] ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]              ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]              ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]              ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]              ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]            ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]            ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]            ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]            ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]             ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]             ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]             ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]             ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]              ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]              ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]              ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]              ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]              ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]              ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]             ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]             ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]             ;
; -0.072 ; 0.112        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux   ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.394  ; 0.610        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 0.913 ; 1.486 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 0.891 ; 1.444 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 0.891 ; 1.468 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 0.811 ; 1.369 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 0.913 ; 1.486 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 0.737 ; 1.310 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 0.740 ; 1.313 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 0.682 ; 1.252 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 0.742 ; 1.314 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.140 ; 1.719 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 0.698 ; 0.928 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 0.732 ; 1.300 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.048 ; 1.591 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.481 ; -1.036 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -0.687 ; -1.234 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -0.686 ; -1.255 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.610 ; -1.162 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -0.708 ; -1.273 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.535 ; -1.093 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.538 ; -1.096 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.481 ; -1.036 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.540 ; -1.097 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.985 ; -1.556 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.537 ; -0.756 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.576 ; -1.135 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.450 ; -1.045 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 4.368 ; 4.527 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.423 ; 3.483 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 4.368 ; 4.527 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 3.444 ; 3.504 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.342 ; 3.389 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 3.273 ; 3.317 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.350 ; 3.407 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 4.295 ; 4.451 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 3.371 ; 3.428 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.273 ; 3.317 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -1.717  ; -0.593 ; N/A      ; N/A     ; -3.000              ;
;  PCLK                                   ; -1.717  ; -0.593 ; N/A      ; N/A     ; -3.000              ;
;  capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.466  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                         ; -63.241 ; -3.049 ; 0.0      ; 0.0     ; -69.78              ;
;  PCLK                                   ; -61.628 ; -3.049 ; N/A      ; N/A     ; -58.780             ;
;  capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.613  ; 0.000  ; N/A      ; N/A     ; -11.000             ;
+-----------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.640 ; 2.052 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.606 ; 2.026 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.640 ; 2.052 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.459 ; 1.869 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.631 ; 2.045 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.315 ; 1.731 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.321 ; 1.735 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.246 ; 1.661 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.325 ; 1.738 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 2.050 ; 2.440 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 1.129 ; 1.192 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.853 ; 2.230 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.793 ; 2.205 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.481 ; -1.032 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -0.687 ; -1.234 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -0.686 ; -1.255 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.610 ; -1.162 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -0.708 ; -1.273 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.535 ; -1.093 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.538 ; -1.096 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.481 ; -1.032 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.540 ; -1.097 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.985 ; -1.556 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.537 ; -0.756 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.576 ; -1.135 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.450 ; -1.002 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 7.052 ; 7.200 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.755 ; 5.783 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 7.052 ; 7.200 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 5.777 ; 5.805 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.639 ; 5.623 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 3.273 ; 3.317 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.350 ; 3.407 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 4.295 ; 4.451 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 3.371 ; 3.428 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.273 ; 3.317 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Q_OUT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HREF                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; Q_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; Q_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 13       ; 0        ; 0        ; 0        ;
; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0        ; 4        ; 0        ; 0        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK                                   ; 157      ; 1        ; 21       ; 21       ;
; PCLK                                   ; PCLK                                   ; 69       ; 0        ; 36       ; 21       ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 13       ; 0        ; 0        ; 0        ;
; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0        ; 4        ; 0        ; 0        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK                                   ; 157      ; 1        ; 21       ; 21       ;
; PCLK                                   ; PCLK                                   ; 69       ; 0        ; 36       ; 21       ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Apr 27 15:47:23 2024
Info: Command: quartus_sta capture_and_store -c capture_and_store
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'capture_and_store.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PCLK PCLK
    Info (332105): create_clock -period 1.000 -name capture_driver:Cap|div_clk:DIV|Clk_aux capture_driver:Cap|div_clk:DIV|Clk_aux
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.717
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.717             -61.628 PCLK 
    Info (332119):    -0.466              -1.613 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.480              -1.964 PCLK 
    Info (332119):     0.357               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 PCLK 
    Info (332119):    -1.000             -11.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.399             -49.709 PCLK 
    Info (332119):    -0.300              -0.976 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.513              -2.267 PCLK 
    Info (332119):     0.311               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.000 PCLK 
    Info (332119):    -1.000             -11.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.504             -15.152 PCLK 
    Info (332119):    -0.277              -0.780 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.593              -3.049 PCLK 
    Info (332119):     0.186               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.780 PCLK 
    Info (332119):    -1.000             -11.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Sat Apr 27 15:47:24 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


