---
layout: post
title: "DRAM, SRAM"
category: "其他"
order: "3"
---
内容来自于 Qwen-3

DRAM（Dynamic Random Access Memory，动态随机存取存储器）是计算机中常用的一种主存储器（内存），用于临时存储正在运行的程序和数据。它被广泛用于个人电脑、服务器、智能手机等设备中，作为CPU直接访问的主要工作内存。

### 一、DRAM 的基本结构和工作原理

DRAM 的基本存储单元由一个 电容（capacitor） 和一个 晶体管（transistor） 组成：

- 电容：用于存储电荷，代表一个比特（bit）的数据 —— 有电荷表示“1”，无电荷表示“0”。

- 晶体管：作为开关，控制电容是否与读写电路连接。

由于电容会自然漏电（电荷会随时间流失），存储的数据不能长期保持，必须周期性地刷新（refresh） —— 通常每几毫秒就要重写一次数据，以维持电荷状态。这就是“动态”（Dynamic）一词的由来。

### 二、为什么 DRAM 是“易失性”的？

易失性（Volatile） 指的是：断电后数据会丢失。

DRAM 是易失性的，根本原因在于：它依靠电容存储电荷来表示数据，而电荷在断电后无法维持。 

具体原因包括：

- 物理机制依赖电荷：

    - 数据以电荷形式存储在微小电容中。

    - 断电 → 电路无供电 → 电容无法维持或刷新电荷 → 电荷迅速泄漏 → 数据丢失。

- 没有非易失性存储机制
    
    - 与闪存（Flash）、硬盘、ROM 等非易失性存储器不同，DRAM 没有利用磁性、浮栅晶体管等能在断电后保持状态的物理机制。

- 设计目标是高速和高密度

    - DRAM 的设计优先考虑访问速度和单位面积存储密度，而不是数据持久性。
    
    - 使用简单的一晶体管一电容结构，使其比 SRAM 更省面积，比非易失性存储器更快，但代价就是易失性。


### 三、什么是 SRAM？

SRAM 是一种用于高速缓存的半导体存储器，常见于：

- CPU 的 L1、L2、L3 缓存

- 高速缓冲区（如网络设备、嵌入式系统）

- 寄存器文件（Register File）等对速度要求极高的场景

与 DRAM 不同，SRAM 不需要周期性刷新 —— 这就是“静态（Static）”一词的由来。只要保持供电，数据就能稳定保持。

### 四、SRAM 的基本结构和工作原理

一个 SRAM 存储单元通常由 6 个晶体管（6T） 构成（也有 4T 或 8T 设计，但 6T 最常见）：

- 核心是一个 双稳态触发器（flip-flop），由两个交叉耦合的反相器构成，可以稳定地保持“0”或“1”两种状态。

- 两个额外的晶体管作为“访问开关”，用于控制读写操作。

这个结构就像一个“电子跷跷板” —— 一旦设定为 0 或 1，只要不断电，它就会一直保持那个状态，不需要外部干预。

✅ 优点：

- 速度快（纳秒级访问）

- 无需刷新电路

- 读写稳定、延迟低

❌ 缺点：

- 单元面积大（6个晶体管 vs DRAM 的1个晶体管+1个电容）

- 成本高、密度低

- 功耗相对较高（尤其在待机时仍有漏电流）

### 五、为什么 SRAM 是“易失性”的？

SRAM 是易失性的，因为它的存储机制依赖持续供电来维持触发器的状态。一旦断电，触发器失去电源，内部逻辑状态崩溃，数据丢失。 

虽然它“静态”（不需要刷新），但它仍然依赖电力来维持存储状态 —— 这是所有基于晶体管逻辑电路的存储器的共同特点。

具体原因：

- 基于 CMOS 逻辑门的双稳态电路：
    
    - SRAM 单元本质是一个由 MOS 晶体管构成的锁存器或触发器。

    - 这些电路需要电源电压（Vcc）维持高/低电平状态。
    
    - 一旦断电，电压归零 → 晶体管关闭 → 存储状态无法保持 → 数据丢失。

- 没有非易失性物理机制：
    
    - 与 Flash（利用浮栅存储电荷）、MRAM（磁性）、ReRAM（电阻变化）等不同，SRAM 不具备在断电后保持物理状态的能力。

- 设计目标是速度和稳定性，不是持久性：

    - SRAM 被设计用于 CPU 缓存等需要纳秒级响应的场景。
    
    - 牺牲了“非易失性”来换取极致的速度和访问确定性。
