TimeQuest Timing Analyzer report for p3
Fri Sep 16 12:33:41 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Minimum Pulse Width: 'KEY[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'KEY[0]'
 24. Fast Model Hold: 'KEY[0]'
 25. Fast Model Minimum Pulse Width: 'KEY[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; p3                                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 204.21 MHz ; 200.0 MHz       ; KEY[0]     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -3.897 ; -406.926      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -203.222             ;
+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.897 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.825      ;
; -3.897 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.825      ;
; -3.897 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.825      ;
; -3.897 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.825      ;
; -3.897 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.825      ;
; -3.888 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.816      ;
; -3.888 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.816      ;
; -3.888 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.816      ;
; -3.888 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.816      ;
; -3.888 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.816      ;
; -3.882 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.810      ;
; -3.882 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.810      ;
; -3.882 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.810      ;
; -3.882 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.810      ;
; -3.882 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.108     ; 4.810      ;
; -3.856 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|blocoVia0[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.138      ; 5.030      ;
; -3.855 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 5.011      ;
; -3.851 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.798      ;
; -3.851 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.798      ;
; -3.851 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.798      ;
; -3.851 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.798      ;
; -3.851 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.798      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.789      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.786      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.789      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.789      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.789      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.789      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.786      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.786      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.786      ;
; -3.842 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.786      ;
; -3.838 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.706      ;
; -3.838 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.706      ;
; -3.838 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.706      ;
; -3.838 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.706      ;
; -3.838 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[1][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.706      ;
; -3.837 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.705      ;
; -3.837 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.705      ;
; -3.837 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.705      ;
; -3.837 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.705      ;
; -3.837 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[0][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.705      ;
; -3.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.780      ;
; -3.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.780      ;
; -3.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.780      ;
; -3.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.780      ;
; -3.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.780      ;
; -3.834 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.702      ;
; -3.834 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.702      ;
; -3.834 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.702      ;
; -3.834 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.702      ;
; -3.834 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[3][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.168     ; 4.702      ;
; -3.830 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.777      ;
; -3.830 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.777      ;
; -3.830 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.777      ;
; -3.830 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.777      ;
; -3.830 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.089     ; 4.777      ;
; -3.820 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.764      ;
; -3.820 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.764      ;
; -3.820 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.764      ;
; -3.820 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.764      ;
; -3.820 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.092     ; 4.764      ;
; -3.797 ; p3_cache:c1|cacheVia1[2][5]                                                                          ; p3_cache:c1|blocoVia0[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.138      ; 4.971      ;
; -3.796 ; p3_cache:c1|cacheVia1[2][5]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 4.952      ;
; -3.788 ; p3_cache:c1|cacheVia1[2][4]                                                                          ; p3_cache:c1|blocoVia0[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.138      ; 4.962      ;
; -3.787 ; p3_cache:c1|cacheVia1[2][4]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 4.943      ;
; -3.781 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia0[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.183      ; 5.000      ;
; -3.776 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia1[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.188      ; 5.000      ;
; -3.774 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 4.705      ;
; -3.774 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 4.705      ;
; -3.774 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 4.705      ;
; -3.774 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 4.705      ;
; -3.774 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 4.705      ;
; -3.742 ; p3_cache:c1|cacheVia0[1][6]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.003     ; 4.775      ;
; -3.729 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia0[3][7]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.179      ; 4.944      ;
; -3.722 ; p3_cache:c1|cacheVia1[2][5]                                                                          ; p3_cache:c1|cacheVia0[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.183      ; 4.941      ;
; -3.718 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia0[1][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.123      ; 4.877      ;
; -3.717 ; p3_cache:c1|cacheVia1[2][5]                                                                          ; p3_cache:c1|cacheVia1[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.188      ; 4.941      ;
; -3.713 ; p3_cache:c1|cacheVia1[2][4]                                                                          ; p3_cache:c1|cacheVia0[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.183      ; 4.932      ;
; -3.711 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|cacheVia1[2][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 4.867      ;
; -3.708 ; p3_cache:c1|cacheVia1[2][4]                                                                          ; p3_cache:c1|cacheVia1[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.188      ; 4.932      ;
; -3.692 ; p3_cache:c1|cacheVia0[1][7]                                                                          ; p3_cache:c1|dataCacheParaMem[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 4.719      ;
; -3.692 ; p3_cache:c1|cacheVia0[1][7]                                                                          ; p3_cache:c1|dataCacheParaMem[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 4.719      ;
; -3.692 ; p3_cache:c1|cacheVia0[1][7]                                                                          ; p3_cache:c1|dataCacheParaMem[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.009     ; 4.719      ;
; -3.691 ; p3_cache:c1|cacheVia0[3][5]                                                                          ; p3_cache:c1|cacheVia1[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.224      ; 4.951      ;
; -3.687 ; p3_cache:c1|cacheVia1[1][3]                                                                          ; p3_cache:c1|blocoVia0[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.138      ; 4.861      ;
; -3.686 ; p3_cache:c1|cacheVia1[1][3]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 4.842      ;
; -3.684 ; p3_cache:c1|cacheVia0[3][5]                                                                          ; p3_cache:c1|cacheVia1[2][2]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.224      ; 4.944      ;
; -3.684 ; p3_cache:c1|cacheVia0[3][5]                                                                          ; p3_cache:c1|cacheVia1[2][1]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.224      ; 4.944      ;
; -3.684 ; p3_cache:c1|cacheVia0[3][5]                                                                          ; p3_cache:c1|cacheVia1[2][0]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.224      ; 4.944      ;
; -3.671 ; p3_cache:c1|cacheVia1[1][4]                                                                          ; p3_cache:c1|blocoVia0[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.138      ; 4.845      ;
; -3.671 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|dataCacheParaMem[2] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.129      ; 4.836      ;
; -3.671 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|dataCacheParaMem[1] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.129      ; 4.836      ;
; -3.671 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|dataCacheParaMem[0] ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.129      ; 4.836      ;
; -3.670 ; p3_cache:c1|cacheVia1[1][4]                                                                          ; p3_cache:c1|cacheVia1[3][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.120      ; 4.826      ;
; -3.670 ; p3_cache:c1|cacheVia1[2][5]                                                                          ; p3_cache:c1|cacheVia0[3][7]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.179      ; 4.885      ;
; -3.668 ; p3_cache:c1|cacheVia0[1][6]                                                                          ; p3_cache:c1|cacheVia0[0][6]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.060      ; 4.764      ;
; -3.661 ; p3_cache:c1|cacheVia1[2][4]                                                                          ; p3_cache:c1|cacheVia0[3][7]     ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.179      ; 4.876      ;
; -3.659 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|blocoVia0[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 4.875      ;
; -3.659 ; p3_cache:c1|cacheVia1[1][5]                                                                          ; p3_cache:c1|blocoVia0[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; 0.180      ; 4.875      ;
+--------+------------------------------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                                                            ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; p3_cache:c1|cacheVia0[2][8]     ; p3_cache:c1|cacheVia0[2][8]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[0][8]     ; p3_cache:c1|cacheVia0[0][8]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|atualiza[0]         ; p3_cache:c1|atualiza[0]                                                                              ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[2][7]     ; p3_cache:c1|cacheVia0[2][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[0][7]     ; p3_cache:c1|cacheVia0[0][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[1][7]     ; p3_cache:c1|cacheVia0[1][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[3][7]     ; p3_cache:c1|cacheVia0[3][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[3][7]     ; p3_cache:c1|cacheVia1[3][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[2][7]     ; p3_cache:c1|cacheVia1[2][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[0][7]     ; p3_cache:c1|cacheVia1[0][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[1][7]     ; p3_cache:c1|cacheVia1[1][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheWriteBackMem   ; p3_cache:c1|cacheWriteBackMem                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[3][2]     ; p3_cache:c1|cacheVia0[3][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[0][2]     ; p3_cache:c1|cacheVia0[0][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia0[1][2]     ; p3_cache:c1|cacheVia0[1][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[1][1]     ; p3_cache:c1|cacheVia1[1][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[0][1]     ; p3_cache:c1|cacheVia1[0][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[2][1]     ; p3_cache:c1|cacheVia1[2][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[0][0]     ; p3_cache:c1|cacheVia1[0][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|cacheVia1[2][0]     ; p3_cache:c1|cacheVia1[2][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; p3_cache:c1|blocoVia0[7]        ; p3_cache:c1|blocoVia0[7]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; dirtyToDisplay                  ; display:H6|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; dirtyToDisplay                  ; display:H6|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; dirtyToDisplay                  ; display:H6|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.802      ;
; 0.550 ; addressOutRoDisplay[1]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.816      ;
; 0.552 ; addressOutRoDisplay[1]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; addressOutRoDisplay[1]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; addressOutRoDisplay[1]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.819      ;
; 0.554 ; addressOutRoDisplay[1]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.820      ;
; 0.766 ; addressOutRoDisplay[0]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.087      ; 1.119      ;
; 0.782 ; p3_cache:c1|dataCacheParaMem[0] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.163      ; 1.179      ;
; 0.782 ; addressOutRoDisplay[2]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.048      ;
; 0.784 ; cacheDataOutToDisplay[1]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.050      ;
; 0.785 ; p3_cache:c1|dataCacheParaMem[2] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.163      ; 1.182      ;
; 0.785 ; p3_cache:c1|dataCacheParaMem[1] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.163      ; 1.182      ;
; 0.793 ; addressOutRoDisplay[0]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.087      ; 1.146      ;
; 0.795 ; addressOutRoDisplay[0]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.087      ; 1.148      ;
; 0.795 ; addressOutRoDisplay[0]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.087      ; 1.148      ;
; 0.796 ; addressOutRoDisplay[0]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.087      ; 1.149      ;
; 0.799 ; addressOutRoDisplay[2]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.065      ;
; 0.804 ; cacheDataOutToDisplay[0]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; addressOutRoDisplay[2]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; cacheDataOutToDisplay[0]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; addressOutRoDisplay[1]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.087     ; 0.993      ;
; 0.826 ; cacheDataOutToDisplay[1]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.092      ;
; 0.826 ; cacheDataOutToDisplay[2]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.092      ;
; 0.828 ; cacheDataOutToDisplay[1]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; cacheDataOutToDisplay[1]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; addressOutRoDisplay[2]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; cacheDataOutToDisplay[1]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; addressOutRoDisplay[2]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; p3_cache:c1|cacheVia1[2][3]     ; p3_cache:c1|blocoVia1[3]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.172      ; 1.276      ;
; 0.846 ; addressOutRoDisplay[0]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.112      ;
; 0.859 ; cacheDataOutToDisplay[2]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.125      ;
; 0.859 ; cacheDataOutToDisplay[2]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.125      ;
; 0.863 ; cacheDataOutToDisplay[2]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; cacheDataOutToDisplay[2]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.131      ;
; 0.933 ; p3_cache:c1|cacheVia1[2][2]     ; p3_cache:c1|cacheVia1[2][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.199      ;
; 0.935 ; p3_cache:c1|cacheVia1[1][2]     ; p3_cache:c1|cacheVia1[1][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.201      ;
; 0.943 ; p3_cache:c1|atualiza[0]         ; p3_cache:c1|via                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.209      ;
; 0.959 ; dirtyToDisplay                  ; display:H6|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.088      ; 1.313      ;
; 1.008 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[1][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 1.290      ;
; 1.022 ; p3_cache:c1|via                 ; addressOutRoDisplay[2]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.077      ; 1.365      ;
; 1.029 ; p3_cache:c1|cacheVia1[3][4]     ; p3_cache:c1|blocoVia1[4]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.186      ; 1.481      ;
; 1.032 ; cacheDataOutToDisplay[1]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 1.273      ;
; 1.033 ; validToDisplay                  ; display:H7|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.291      ;
; 1.033 ; validToDisplay                  ; display:H7|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.291      ;
; 1.035 ; validToDisplay                  ; display:H7|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.008     ; 1.293      ;
; 1.036 ; cacheDataOutToDisplay[1]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 1.277      ;
; 1.058 ; p3_cache:c1|cacheVia1[0][2]     ; p3_cache:c1|cacheVia1[0][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.324      ;
; 1.072 ; p3_cache:c1|cacheVia0[2][0]     ; p3_cache:c1|cacheVia0[2][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.338      ;
; 1.082 ; addressOutRoDisplay[2]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.087     ; 1.261      ;
; 1.106 ; p3_cache:c1|via                 ; dirtyToDisplay                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.011     ; 1.361      ;
; 1.113 ; p3_cache:c1|cacheVia1[3][5]     ; p3_cache:c1|blocoVia1[5]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.186      ; 1.565      ;
; 1.117 ; cacheDataOutToDisplay[0]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 1.408      ;
; 1.118 ; p3_cache:c1|addrCacheOut[3]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.114      ; 1.466      ;
; 1.133 ; p3_cache:c1|cacheVia0[3][3]     ; p3_cache:c1|blocoVia0[3]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.158      ; 1.557      ;
; 1.148 ; cacheDataOutToDisplay[0]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 1.439      ;
; 1.150 ; cacheDataOutToDisplay[0]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 1.441      ;
; 1.151 ; cacheDataOutToDisplay[0]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 1.442      ;
; 1.152 ; cacheDataOutToDisplay[0]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 1.443      ;
; 1.160 ; validToDisplay                  ; display:H7|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 1.401      ;
; 1.161 ; cacheDataOutToDisplay[2]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 1.402      ;
; 1.165 ; cacheDataOutToDisplay[2]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 1.406      ;
; 1.169 ; p3_cache:c1|addrCacheOut[2]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.114      ; 1.517      ;
; 1.182 ; p3_cache:c1|via                 ; cacheDataOutToDisplay[1]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.077      ; 1.525      ;
; 1.182 ; p3_cache:c1|via                 ; cacheDataOutToDisplay[2]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.077      ; 1.525      ;
; 1.190 ; p3_cache:c1|hit                 ; display:H1|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.064      ; 1.520      ;
; 1.190 ; p3_cache:c1|hit                 ; display:H1|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.064      ; 1.520      ;
; 1.192 ; p3_cache:c1|hit                 ; display:H1|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.064      ; 1.522      ;
; 1.192 ; p3_cache:c1|hit                 ; display:H1|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.064      ; 1.522      ;
; 1.203 ; p3_cache:c1|via                 ; validToDisplay                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.077      ; 1.546      ;
; 1.206 ; p3_cache:c1|cacheVia1[3][1]     ; p3_cache:c1|cacheVia1[3][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 1.472      ;
; 1.226 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[3][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.032      ; 1.524      ;
; 1.226 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[3][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.032      ; 1.524      ;
; 1.235 ; p3_cache:c1|atualiza[0]         ; p3_cache:c1|cacheWriteBackMem                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.005      ; 1.506      ;
; 1.237 ; p3_cache:c1|cacheWriteBackMem   ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.155      ; 1.626      ;
; 1.243 ; p3_cache:c1|blocoVia0[8]        ; validToDisplay                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.030      ; 1.539      ;
; 1.267 ; p3_cache:c1|addrCacheOut[1]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.160      ; 1.661      ;
; 1.273 ; p3_cache:c1|addrCacheOut[0]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.160      ; 1.667      ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; dirtyToDisplay                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; dirtyToDisplay                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|atualiza[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|atualiza[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|blocoVia0[0]                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 8.724 ; 8.724 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 2.188 ; 2.188 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.956 ; 1.956 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.621 ; 2.621 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 5.693 ; 5.693 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 5.723 ; 5.723 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 7.825 ; 7.825 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 8.271 ; 8.271 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 8.724 ; 8.724 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 7.459 ; 7.459 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.595  ; 0.595  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.551  ; 0.551  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.595  ; 0.595  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.340 ; -0.340 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.845 ; -0.845 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.819 ; -0.819 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -4.776 ; -4.776 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -4.711 ; -4.711 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -5.271 ; -5.271 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -4.708 ; -4.708 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 7.838  ; 7.838  ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 7.568  ; 7.568  ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 7.793  ; 7.793  ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 7.809  ; 7.809  ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 7.838  ; 7.838  ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 7.901  ; 7.901  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 7.874  ; 7.874  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.895  ; 7.895  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 7.901  ; 7.901  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 7.879  ; 7.879  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.839  ; 7.839  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 7.497  ; 7.497  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.553  ; 7.553  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 11.474 ; 11.474 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 9.835  ; 9.835  ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 11.111 ; 11.111 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 9.724  ; 9.724  ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 9.025  ; 9.025  ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 8.972  ; 8.972  ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 11.474 ; 11.474 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 8.885  ; 8.885  ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 9.347  ; 9.347  ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 9.019  ; 9.019  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.347  ; 9.347  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 8.400  ; 8.400  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.582  ; 8.582  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 9.695  ; 9.695  ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 9.325  ; 9.325  ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 9.695  ; 9.695  ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 8.356  ; 8.356  ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 8.352  ; 8.352  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 7.568  ; 7.568  ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 7.568  ; 7.568  ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 7.793  ; 7.793  ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 7.809  ; 7.809  ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 7.838  ; 7.838  ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 7.497  ; 7.497  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 7.874  ; 7.874  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.895  ; 7.895  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 7.901  ; 7.901  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 7.879  ; 7.879  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.839  ; 7.839  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 7.497  ; 7.497  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.553  ; 7.553  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 8.885  ; 8.885  ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 9.835  ; 9.835  ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 11.111 ; 11.111 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 9.724  ; 9.724  ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 9.025  ; 9.025  ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 8.972  ; 8.972  ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 11.474 ; 11.474 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 8.885  ; 8.885  ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 8.400  ; 8.400  ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 9.019  ; 9.019  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.347  ; 9.347  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 8.400  ; 8.400  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.582  ; 8.582  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 8.352  ; 8.352  ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 9.325  ; 9.325  ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 9.695  ; 9.695  ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 8.356  ; 8.356  ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 8.352  ; 8.352  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.841 ; -130.347      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -203.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.841 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.811      ;
; -1.841 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.811      ;
; -1.841 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.811      ;
; -1.841 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.811      ;
; -1.841 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.811      ;
; -1.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.806      ;
; -1.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.806      ;
; -1.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.806      ;
; -1.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.806      ;
; -1.836 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.806      ;
; -1.829 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.799      ;
; -1.829 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.799      ;
; -1.829 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.799      ;
; -1.829 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.799      ;
; -1.829 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.062     ; 2.799      ;
; -1.818 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.795      ;
; -1.818 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.795      ;
; -1.818 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.795      ;
; -1.818 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.795      ;
; -1.818 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.795      ;
; -1.814 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.791      ;
; -1.814 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.791      ;
; -1.814 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.791      ;
; -1.814 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.791      ;
; -1.814 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.791      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[1][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.784      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[1][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.784      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[1][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.784      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[1][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.784      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[1][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.784      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.807 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.785      ;
; -1.795 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[3][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.773      ;
; -1.795 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[3][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.773      ;
; -1.795 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[3][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.773      ;
; -1.795 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[3][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.773      ;
; -1.795 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[3][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.054     ; 2.773      ;
; -1.784 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.720      ;
; -1.784 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.720      ;
; -1.784 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.720      ;
; -1.784 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.720      ;
; -1.784 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[1][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.720      ;
; -1.783 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.719      ;
; -1.783 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.719      ;
; -1.783 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.719      ;
; -1.783 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.719      ;
; -1.783 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[0][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.719      ;
; -1.781 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.717      ;
; -1.781 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.717      ;
; -1.781 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.717      ;
; -1.781 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.717      ;
; -1.781 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[3][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.096     ; 2.717      ;
; -1.764 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[2][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.741      ;
; -1.764 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[2][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.741      ;
; -1.764 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[2][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.741      ;
; -1.764 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[2][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.741      ;
; -1.764 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[2][2] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.741      ;
; -1.684 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 2.660      ;
; -1.684 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 2.660      ;
; -1.684 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 2.660      ;
; -1.684 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 2.660      ;
; -1.684 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.056     ; 2.660      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.629      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.082     ; 2.630      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.629      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.629      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.629      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[0][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.629      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.082     ; 2.630      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.082     ; 2.630      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.082     ; 2.630      ;
; -1.680 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[1][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.082     ; 2.630      ;
; -1.679 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.656      ;
; -1.679 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.656      ;
; -1.679 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.656      ;
; -1.679 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.656      ;
; -1.679 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[2][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.656      ;
; -1.676 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia1[2][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.653      ;
; -1.676 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia1[2][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.653      ;
; -1.676 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia1[2][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.653      ;
; -1.676 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia1[2][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.653      ;
; -1.676 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia1[2][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.055     ; 2.653      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.589      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; p3_cache:c1|cacheVia0[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.601      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.589      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.589      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.589      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[0][1] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.083     ; 2.589      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; p3_cache:c1|cacheVia0[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.601      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; p3_cache:c1|cacheVia0[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.601      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; p3_cache:c1|cacheVia0[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.601      ;
; -1.640 ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; p3_cache:c1|cacheVia0[3][0] ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.071     ; 2.601      ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                            ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; p3_cache:c1|cacheVia0[2][8]     ; p3_cache:c1|cacheVia0[2][8]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[0][8]     ; p3_cache:c1|cacheVia0[0][8]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|atualiza[0]         ; p3_cache:c1|atualiza[0]                                                                              ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[2][7]     ; p3_cache:c1|cacheVia0[2][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[0][7]     ; p3_cache:c1|cacheVia0[0][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[1][7]     ; p3_cache:c1|cacheVia0[1][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[3][7]     ; p3_cache:c1|cacheVia0[3][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[3][7]     ; p3_cache:c1|cacheVia1[3][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[2][7]     ; p3_cache:c1|cacheVia1[2][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[0][7]     ; p3_cache:c1|cacheVia1[0][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[1][7]     ; p3_cache:c1|cacheVia1[1][7]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheWriteBackMem   ; p3_cache:c1|cacheWriteBackMem                                                                        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[3][2]     ; p3_cache:c1|cacheVia0[3][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[0][2]     ; p3_cache:c1|cacheVia0[0][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia0[1][2]     ; p3_cache:c1|cacheVia0[1][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[1][1]     ; p3_cache:c1|cacheVia1[1][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[0][1]     ; p3_cache:c1|cacheVia1[0][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[2][1]     ; p3_cache:c1|cacheVia1[2][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[0][0]     ; p3_cache:c1|cacheVia1[0][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|cacheVia1[2][0]     ; p3_cache:c1|cacheVia1[2][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; p3_cache:c1|blocoVia0[7]        ; p3_cache:c1|blocoVia0[7]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; dirtyToDisplay                  ; display:H6|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; dirtyToDisplay                  ; display:H6|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; dirtyToDisplay                  ; display:H6|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.400      ;
; 0.255 ; addressOutRoDisplay[1]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; addressOutRoDisplay[1]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; addressOutRoDisplay[1]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; addressOutRoDisplay[1]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; addressOutRoDisplay[1]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.411      ;
; 0.341 ; p3_cache:c1|dataCacheParaMem[0] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.095      ; 0.574      ;
; 0.343 ; p3_cache:c1|dataCacheParaMem[2] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.095      ; 0.576      ;
; 0.343 ; p3_cache:c1|dataCacheParaMem[1] ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.095      ; 0.576      ;
; 0.354 ; addressOutRoDisplay[1]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 0.485      ;
; 0.364 ; cacheDataOutToDisplay[0]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; cacheDataOutToDisplay[0]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; addressOutRoDisplay[2]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; cacheDataOutToDisplay[1]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; cacheDataOutToDisplay[1]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; cacheDataOutToDisplay[1]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; addressOutRoDisplay[2]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; addressOutRoDisplay[2]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; addressOutRoDisplay[0]          ; display:H4|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 0.552      ;
; 0.379 ; addressOutRoDisplay[0]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 0.552      ;
; 0.380 ; cacheDataOutToDisplay[1]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; addressOutRoDisplay[0]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 0.554      ;
; 0.382 ; cacheDataOutToDisplay[1]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; addressOutRoDisplay[0]          ; display:H4|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 0.555      ;
; 0.382 ; addressOutRoDisplay[0]          ; display:H4|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.021      ; 0.555      ;
; 0.382 ; addressOutRoDisplay[2]          ; display:H4|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; addressOutRoDisplay[2]          ; display:H4|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; cacheDataOutToDisplay[2]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; cacheDataOutToDisplay[2]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; addressOutRoDisplay[0]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; p3_cache:c1|cacheVia1[2][3]     ; p3_cache:c1|blocoVia1[3]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.096      ; 0.633      ;
; 0.386 ; cacheDataOutToDisplay[2]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; cacheDataOutToDisplay[2]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.541      ;
; 0.396 ; cacheDataOutToDisplay[2]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.548      ;
; 0.411 ; p3_cache:c1|cacheVia1[2][2]     ; p3_cache:c1|cacheVia1[2][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; p3_cache:c1|cacheVia1[1][2]     ; p3_cache:c1|cacheVia1[1][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.564      ;
; 0.460 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[1][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 0.626      ;
; 0.462 ; p3_cache:c1|cacheVia1[0][2]     ; p3_cache:c1|cacheVia1[0][2]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.614      ;
; 0.465 ; p3_cache:c1|cacheVia1[3][4]     ; p3_cache:c1|blocoVia1[4]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.103      ; 0.720      ;
; 0.472 ; dirtyToDisplay                  ; display:H6|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.022      ; 0.646      ;
; 0.472 ; cacheDataOutToDisplay[1]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 0.612      ;
; 0.474 ; p3_cache:c1|cacheVia0[2][0]     ; p3_cache:c1|cacheVia0[2][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; addressOutRoDisplay[2]          ; display:H4|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.021     ; 0.605      ;
; 0.475 ; cacheDataOutToDisplay[1]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 0.615      ;
; 0.476 ; p3_cache:c1|via                 ; addressOutRoDisplay[2]                                                                               ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 0.644      ;
; 0.478 ; validToDisplay                  ; display:H7|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 0.627      ;
; 0.479 ; validToDisplay                  ; display:H7|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 0.628      ;
; 0.480 ; validToDisplay                  ; display:H7|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.003     ; 0.629      ;
; 0.487 ; p3_cache:c1|via                 ; dirtyToDisplay                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.006     ; 0.633      ;
; 0.495 ; p3_cache:c1|addrCacheOut[3]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.072      ; 0.705      ;
; 0.505 ; p3_cache:c1|cacheVia0[3][3]     ; p3_cache:c1|blocoVia0[3]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.099      ; 0.756      ;
; 0.513 ; p3_cache:c1|atualiza[0]         ; p3_cache:c1|via                                                                                      ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.001     ; 0.664      ;
; 0.518 ; p3_cache:c1|cacheVia1[3][5]     ; p3_cache:c1|blocoVia1[5]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.103      ; 0.773      ;
; 0.521 ; cacheDataOutToDisplay[0]        ; display:H3|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 0.685      ;
; 0.521 ; cacheDataOutToDisplay[0]        ; display:H3|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 0.685      ;
; 0.522 ; cacheDataOutToDisplay[2]        ; display:H3|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 0.662      ;
; 0.522 ; cacheDataOutToDisplay[0]        ; display:H3|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 0.686      ;
; 0.524 ; cacheDataOutToDisplay[0]        ; display:H3|saida[1]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 0.688      ;
; 0.525 ; cacheDataOutToDisplay[0]        ; display:H3|saida[2]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.012      ; 0.689      ;
; 0.527 ; p3_cache:c1|addrCacheOut[2]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.072      ; 0.737      ;
; 0.529 ; cacheDataOutToDisplay[2]        ; display:H3|saida[6]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 0.669      ;
; 0.530 ; p3_cache:c1|cacheVia1[3][1]     ; p3_cache:c1|cacheVia1[3][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.000      ; 0.682      ;
; 0.553 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[3][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.730      ;
; 0.553 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[3][0]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.025      ; 0.730      ;
; 0.553 ; validToDisplay                  ; display:H7|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.012     ; 0.693      ;
; 0.554 ; p3_cache:c1|cacheWriteBackMem   ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.092      ; 0.784      ;
; 0.557 ; p3_cache:c1|via                 ; validToDisplay                                                                                       ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 0.725      ;
; 0.561 ; p3_cache:c1|via                 ; cacheDataOutToDisplay[1]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 0.729      ;
; 0.561 ; p3_cache:c1|via                 ; cacheDataOutToDisplay[2]                                                                             ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.016      ; 0.729      ;
; 0.566 ; p3_cache:c1|addrCacheOut[1]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.095      ; 0.799      ;
; 0.568 ; p3_cache:c1|hit                 ; display:H1|saida[5]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.729      ;
; 0.569 ; p3_cache:c1|addrCacheOut[0]     ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.095      ; 0.802      ;
; 0.570 ; p3_cache:c1|hit                 ; display:H1|saida[4]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.731      ;
; 0.571 ; p3_cache:c1|hit                 ; display:H1|saida[3]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.732      ;
; 0.572 ; p3_cache:c1|hit                 ; display:H1|saida[0]                                                                                  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.009      ; 0.733      ;
; 0.573 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[1][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.014      ; 0.739      ;
; 0.574 ; p3_cache:c1|via                 ; p3_cache:c1|cacheVia0[0][1]                                                                          ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.013      ; 0.739      ;
+-------+---------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3:R0|altsyncram:altsyncram_component|altsyncram_e8e1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; addressOutRoDisplay[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; addressOutRoDisplay[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; cacheDataOutToDisplay[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; cacheDataOutToDisplay[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; dirtyToDisplay                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; dirtyToDisplay                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H1|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H1|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H3|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H3|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H4|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H4|saida[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H6|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H6|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; display:H7|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; display:H7|saida[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[0]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[1]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[2]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|addrCacheOut[3]                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|atualiza[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; p3_cache:c1|atualiza[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[0] ; Rise       ; p3_cache:c1|blocoVia0[0]                                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 4.629 ; 4.629 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.807 ; 0.807 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.744 ; 0.744 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.035 ; 1.035 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 2.531 ; 2.531 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 2.585 ; 2.585 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 4.261 ; 4.261 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 4.416 ; 4.416 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 4.629 ; 4.629 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 4.084 ; 4.084 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.421  ; 0.421  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.395  ; 0.395  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.421  ; 0.421  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.008  ; 0.008  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.417 ; -0.417 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.417 ; -0.417 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.825 ; -2.825 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -2.797 ; -2.797 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -3.074 ; -3.074 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -2.773 ; -2.773 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 4.081 ; 4.081 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 4.023 ; 4.023 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 4.057 ; 4.057 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 4.075 ; 4.075 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 4.081 ; 4.081 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 4.125 ; 4.125 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.101 ; 4.101 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 4.117 ; 4.117 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.125 ; 4.125 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.112 ; 4.112 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.091 ; 4.091 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 3.916 ; 3.916 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 3.949 ; 3.949 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 5.949 ; 5.949 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 5.131 ; 5.131 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 5.792 ; 5.792 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 5.064 ; 5.064 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 4.741 ; 4.741 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 5.949 ; 5.949 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 4.686 ; 4.686 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 4.934 ; 4.934 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 4.749 ; 4.749 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 4.934 ; 4.934 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.492 ; 4.492 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 4.778 ; 4.778 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 4.364 ; 4.364 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 4.374 ; 4.374 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 4.023 ; 4.023 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 4.023 ; 4.023 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 4.057 ; 4.057 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 4.075 ; 4.075 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 4.081 ; 4.081 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 3.916 ; 3.916 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.101 ; 4.101 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 4.117 ; 4.117 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.125 ; 4.125 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.112 ; 4.112 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.091 ; 4.091 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 3.916 ; 3.916 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 3.949 ; 3.949 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 4.686 ; 4.686 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 5.131 ; 5.131 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 5.792 ; 5.792 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 5.064 ; 5.064 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 4.741 ; 4.741 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 5.949 ; 5.949 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 4.686 ; 4.686 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 4.749 ; 4.749 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 4.934 ; 4.934 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.492 ; 4.492 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 4.364 ; 4.364 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 4.778 ; 4.778 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 4.364 ; 4.364 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 4.374 ; 4.374 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.897   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  KEY[0]          ; -3.897   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -406.926 ; 0.0   ; 0.0      ; 0.0     ; -203.222            ;
;  KEY[0]          ; -406.926 ; 0.000 ; N/A      ; N/A     ; -203.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 8.724 ; 8.724 ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 2.188 ; 2.188 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.956 ; 1.956 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 2.621 ; 2.621 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 5.693 ; 5.693 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 5.723 ; 5.723 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 7.825 ; 7.825 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 8.271 ; 8.271 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 8.724 ; 8.724 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 7.459 ; 7.459 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.595  ; 0.595  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.551  ; 0.551  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.595  ; 0.595  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.008  ; 0.008  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.417 ; -0.417 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.417 ; -0.417 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.825 ; -2.825 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -2.797 ; -2.797 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -3.074 ; -3.074 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -2.773 ; -2.773 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 7.838  ; 7.838  ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 7.568  ; 7.568  ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 7.793  ; 7.793  ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 7.809  ; 7.809  ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 7.838  ; 7.838  ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 7.901  ; 7.901  ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 7.874  ; 7.874  ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 7.895  ; 7.895  ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 7.901  ; 7.901  ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 7.879  ; 7.879  ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 7.839  ; 7.839  ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 7.497  ; 7.497  ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 7.553  ; 7.553  ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 11.474 ; 11.474 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 9.835  ; 9.835  ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 11.111 ; 11.111 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 9.724  ; 9.724  ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 9.025  ; 9.025  ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 8.972  ; 8.972  ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 11.474 ; 11.474 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 8.885  ; 8.885  ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 9.347  ; 9.347  ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 9.019  ; 9.019  ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 9.347  ; 9.347  ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 8.400  ; 8.400  ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 8.582  ; 8.582  ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 9.695  ; 9.695  ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 9.325  ; 9.325  ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 9.695  ; 9.695  ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 8.356  ; 8.356  ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 8.352  ; 8.352  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; KEY[0]     ; 4.023 ; 4.023 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 4.023 ; 4.023 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 4.057 ; 4.057 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 4.075 ; 4.075 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 4.081 ; 4.081 ; Rise       ; KEY[0]          ;
; HEX3[*]   ; KEY[0]     ; 3.916 ; 3.916 ; Rise       ; KEY[0]          ;
;  HEX3[0]  ; KEY[0]     ; 4.101 ; 4.101 ; Rise       ; KEY[0]          ;
;  HEX3[1]  ; KEY[0]     ; 4.117 ; 4.117 ; Rise       ; KEY[0]          ;
;  HEX3[2]  ; KEY[0]     ; 4.125 ; 4.125 ; Rise       ; KEY[0]          ;
;  HEX3[3]  ; KEY[0]     ; 4.112 ; 4.112 ; Rise       ; KEY[0]          ;
;  HEX3[4]  ; KEY[0]     ; 4.091 ; 4.091 ; Rise       ; KEY[0]          ;
;  HEX3[5]  ; KEY[0]     ; 3.916 ; 3.916 ; Rise       ; KEY[0]          ;
;  HEX3[6]  ; KEY[0]     ; 3.949 ; 3.949 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 4.686 ; 4.686 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 5.131 ; 5.131 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 5.792 ; 5.792 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 5.064 ; 5.064 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 4.741 ; 4.741 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 4.735 ; 4.735 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 5.949 ; 5.949 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 4.686 ; 4.686 ; Rise       ; KEY[0]          ;
; HEX6[*]   ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  HEX6[0]  ; KEY[0]     ; 4.749 ; 4.749 ; Rise       ; KEY[0]          ;
;  HEX6[3]  ; KEY[0]     ; 4.934 ; 4.934 ; Rise       ; KEY[0]          ;
;  HEX6[4]  ; KEY[0]     ; 4.422 ; 4.422 ; Rise       ; KEY[0]          ;
;  HEX6[5]  ; KEY[0]     ; 4.492 ; 4.492 ; Rise       ; KEY[0]          ;
; HEX7[*]   ; KEY[0]     ; 4.364 ; 4.364 ; Rise       ; KEY[0]          ;
;  HEX7[0]  ; KEY[0]     ; 4.778 ; 4.778 ; Rise       ; KEY[0]          ;
;  HEX7[3]  ; KEY[0]     ; 4.907 ; 4.907 ; Rise       ; KEY[0]          ;
;  HEX7[4]  ; KEY[0]     ; 4.364 ; 4.364 ; Rise       ; KEY[0]          ;
;  HEX7[5]  ; KEY[0]     ; 4.374 ; 4.374 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 4888     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 4888     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 509   ; 509  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 16 12:33:39 2022
Info: Command: quartus_sta p3 -c p3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'p3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.897
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.897      -406.926 KEY[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -203.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.841      -130.347 KEY[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -203.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Fri Sep 16 12:33:40 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


