Fitter report for toFPGA
Thu Dec 01 14:08:27 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 01 14:08:26 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; toFPGA                                          ;
; Top-level Entity Name              ; toFPGA                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,064 / 33,216 ( 15 % )                         ;
;     Total combinational functions  ; 4,625 / 33,216 ( 14 % )                         ;
;     Dedicated logic registers      ; 2,914 / 33,216 ( 9 % )                          ;
; Total registers                    ; 2914                                            ;
; Total pins                         ; 14 / 475 ( 3 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 326,464 / 483,840 ( 67 % )                      ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[16]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[17]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[18]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[19]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[20]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[21]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[22]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[23]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[24]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[25]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[26]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[27]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[28]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[29]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[30]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src1[31]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_goh1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_goh1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; HEX0[0]       ; PIN_AF10      ; QSF Assignment ;
; Location ;                ;              ; HEX0[1]       ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[2]       ; PIN_AC12      ; QSF Assignment ;
; Location ;                ;              ; HEX0[3]       ; PIN_AD11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[4]       ; PIN_AE11      ; QSF Assignment ;
; Location ;                ;              ; HEX0[5]       ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; HEX0[6]       ; PIN_V13       ; QSF Assignment ;
; Location ;                ;              ; HEX1[0]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX1[1]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[2]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; HEX1[3]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; HEX1[4]       ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; HEX1[5]       ; PIN_AA23      ; QSF Assignment ;
; Location ;                ;              ; HEX1[6]       ; PIN_AB24      ; QSF Assignment ;
; Location ;                ;              ; HEX2[0]       ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; HEX2[1]       ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; HEX2[2]       ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[3]       ; PIN_AC26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[4]       ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; HEX2[5]       ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; HEX2[6]       ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; HEX3[0]       ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; HEX3[1]       ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; HEX3[2]       ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; HEX3[3]       ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; HEX3[4]       ; PIN_Y25       ; QSF Assignment ;
; Location ;                ;              ; HEX3[5]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; HEX3[6]       ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_R4        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_R3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[0]       ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]       ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]       ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]       ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]       ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]       ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]       ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]       ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]       ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]       ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]       ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]       ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON        ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]       ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]      ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]      ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]      ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]      ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]      ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]      ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]       ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]       ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]       ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; SW[0]         ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; SW[10]        ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; SW[11]        ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; SW[12]        ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; SW[13]        ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SW[14]        ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; SW[15]        ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; SW[16]        ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; SW[1]         ; PIN_N26       ; QSF Assignment ;
; Location ;                ;              ; SW[2]         ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; SW[3]         ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; SW[4]         ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; SW[5]         ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; SW[6]         ; PIN_AC13      ; QSF Assignment ;
; Location ;                ;              ; SW[7]         ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; SW[8]         ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; SW[9]         ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7874 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7874 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7375    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 200     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 296     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/aulas/SO2/LuizCancellier_ViniciusFreitas/to_fpga/output_files/toFPGA.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,064 / 33,216 ( 15 % )    ;
;     -- Combinational with no register       ; 2150                       ;
;     -- Register only                        ; 439                        ;
;     -- Combinational with a register        ; 2475                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2619                       ;
;     -- 3 input functions                    ; 1376                       ;
;     -- <=2 input functions                  ; 630                        ;
;     -- Register only                        ; 439                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4379                       ;
;     -- arithmetic mode                      ; 246                        ;
;                                             ;                            ;
; Total registers*                            ; 2,914 / 34,593 ( 8 % )     ;
;     -- Dedicated logic registers            ; 2,914 / 33,216 ( 9 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 390 / 2,076 ( 19 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 14 / 475 ( 3 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 12                         ;
; M4Ks                                        ; 86 / 105 ( 82 % )          ;
; Total block memory bits                     ; 326,464 / 483,840 ( 67 % ) ;
; Total block memory implementation bits      ; 396,288 / 483,840 ( 82 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 12 / 16 ( 75 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 9%               ;
; Peak interconnect usage (total/H/V)         ; 51% / 50% / 52%            ;
; Maximum fan-out                             ; 2740                       ;
; Highest non-global fan-out                  ; 713                        ;
; Total fan-out                               ; 28289                      ;
; Average fan-out                             ; 3.54                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 4740 / 33216 ( 14 % ) ; 125 / 33216 ( < 1 % ) ; 199 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2007                  ; 53                    ; 90                    ; 0                              ;
;     -- Register only                        ; 424                   ; 1                     ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 2309                  ; 71                    ; 95                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2482                  ; 58                    ; 79                    ; 0                              ;
;     -- 3 input functions                    ; 1295                  ; 18                    ; 63                    ; 0                              ;
;     -- <=2 input functions                  ; 539                   ; 48                    ; 43                    ; 0                              ;
;     -- Register only                        ; 424                   ; 1                     ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 4083                  ; 120                   ; 176                   ; 0                              ;
;     -- arithmetic mode                      ; 233                   ; 4                     ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 2733                  ; 72                    ; 109                   ; 0                              ;
;     -- Dedicated logic registers            ; 2733 / 33216 ( 8 % )  ; 72 / 33216 ( < 1 % )  ; 109 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 359 / 2076 ( 17 % )   ; 15 / 2076 ( < 1 % )   ; 16 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 14                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 326464                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 396288                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 86 / 105 ( 81 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 6 / 20 ( 30 % )       ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 269                   ; 74                    ; 166                   ; 0                              ;
;     -- Registered Input Connections         ; 131                   ; 30                    ; 118                   ; 0                              ;
;     -- Output Connections                   ; 288                   ; 4                     ; 217                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 3                     ; 177                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 27045                 ; 574                   ; 1195                  ; 0                              ;
;     -- Registered Connections               ; 10119                 ; 301                   ; 736                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 31                    ; 334                   ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 334                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 46                    ; 11                    ; 30                    ; 0                              ;
;     -- Output Ports                         ; 16                    ; 4                     ; 46                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 35                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 27                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDG[0] ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1] ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2] ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3] ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4] ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5] ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6] ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7] ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8] ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )  ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )  ; 3.3V          ; --           ;
; 6        ; 3 / 59 ( 5 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 58 ( 14 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 56 ( 2 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |toFPGA                                                                                                                  ; 5064 (1)    ; 2914 (0)                  ; 0 (0)         ; 326464      ; 86   ; 4            ; 0       ; 2         ; 14   ; 0            ; 2150 (1)     ; 439 (0)           ; 2475 (0)         ; |toFPGA                                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |arquitetura:U0|                                                                                                      ; 4739 (0)    ; 2733 (0)                  ; 0 (0)         ; 326464      ; 86   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2006 (0)     ; 424 (0)           ; 2309 (0)         ; |toFPGA|arquitetura:U0                                                                                                                                                                                                                                                                                                                                                                                        ; arquitetura  ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; arquitetura  ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |toFPGA|arquitetura:U0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                ; arquitetura  ;
;       |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |toFPGA|arquitetura:U0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; arquitetura  ;
;       |altera_avalon_sc_fifo:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |toFPGA|arquitetura:U0|altera_avalon_sc_fifo:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; arquitetura  ;
;       |altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|                   ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |toFPGA|arquitetura:U0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                         ; arquitetura  ;
;       |altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;       |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                     ; arquitetura  ;
;       |altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                                ; arquitetura  ;
;       |altera_merlin_slave_agent:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|altera_merlin_slave_agent:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                         ; arquitetura  ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                          ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 19 (19)          ; |toFPGA|arquitetura:U0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                ; arquitetura  ;
;       |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 23 (23)          ; |toFPGA|arquitetura:U0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                               ; arquitetura  ;
;       |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                                          ; arquitetura  ;
;       |altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator|                                             ; 41 (41)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 36 (36)          ; |toFPGA|arquitetura:U0|altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                   ; arquitetura  ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                        ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |toFPGA|arquitetura:U0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                                              ; arquitetura  ;
;       |altera_merlin_traffic_limiter:limiter|                                                                            ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;       |altera_reset_controller:rst_controller_001|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |toFPGA|arquitetura:U0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                             ; arquitetura  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |toFPGA|arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;       |altera_reset_controller:rst_controller|                                                                           ; 10 (7)      ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (4)             ; 4 (3)            ; |toFPGA|arquitetura:U0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                 ; arquitetura  ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |toFPGA|arquitetura:U0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                      ; arquitetura  ;
;       |arquitetura_addr_router:addr_router|                                                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |toFPGA|arquitetura:U0|arquitetura_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                                    ; arquitetura  ;
;       |arquitetura_addr_router_001:addr_router_001|                                                                      ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                            ; arquitetura  ;
;       |arquitetura_cmd_xbar_demux:cmd_xbar_demux|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                              ; arquitetura  ;
;       |arquitetura_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                                      ; arquitetura  ;
;       |arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|                                                                        ; 59 (56)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (51)      ; 0 (0)             ; 7 (4)            ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                                              ; arquitetura  ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                 ; arquitetura  ;
;       |arquitetura_cmd_xbar_mux:cmd_xbar_mux|                                                                            ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;          |altera_merlin_arbitrator:arb|                                                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |toFPGA|arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                     ; arquitetura  ;
;       |arquitetura_jtag_uart_0:jtag_uart_0|                                                                              ; 163 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (17)      ; 22 (3)            ; 100 (20)         ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                    ; arquitetura  ;
;          |alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|                                                   ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                        ; work         ;
;          |arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                              ; arquitetura  ;
;             |scfifo:rfifo|                                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                                  ; work         ;
;          |arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                              ; arquitetura  ;
;             |scfifo:wfifo|                                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                 ; work         ;
;                |scfifo_1n21:auto_generated|                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                                      ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                                 ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                           ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                         ; work         ;
;                         |cntr_rj7:count_usedw|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                                    ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                           ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                                 ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                              ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                                  ; work         ;
;       |arquitetura_nios2_qsys_0:nios2_qsys_0|                                                                            ; 2514 (2051) ; 1616 (1346)               ; 0 (0)         ; 63296       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 898 (704)    ; 276 (229)         ; 1340 (1118)      ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;          |arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht                                                                                                                                                                                                                                                                                 ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_goh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_goh1:auto_generated                                                                                                                                                                                                                        ; work         ;
;          |arquitetura_nios2_qsys_0_dc_data_module:arquitetura_nios2_qsys_0_dc_data|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_data_module:arquitetura_nios2_qsys_0_dc_data                                                                                                                                                                                                                                                                         ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_data_module:arquitetura_nios2_qsys_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_29f1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_data_module:arquitetura_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |arquitetura_nios2_qsys_0_dc_tag_module:arquitetura_nios2_qsys_0_dc_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_tag_module:arquitetura_nios2_qsys_0_dc_tag                                                                                                                                                                                                                                                                           ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_tag_module:arquitetura_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_4dh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 832         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_tag_module:arquitetura_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4dh1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |arquitetura_nios2_qsys_0_dc_victim_module:arquitetura_nios2_qsys_0_dc_victim|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_victim_module:arquitetura_nios2_qsys_0_dc_victim                                                                                                                                                                                                                                                                     ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_victim_module:arquitetura_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; work         ;
;                |altsyncram_9vc1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_victim_module:arquitetura_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                            ; work         ;
;          |arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data                                                                                                                                                                                                                                                                         ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_qed1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |arquitetura_nios2_qsys_0_ic_tag_module:arquitetura_nios2_qsys_0_ic_tag|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_tag_module:arquitetura_nios2_qsys_0_ic_tag                                                                                                                                                                                                                                                                           ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_tag_module:arquitetura_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_15i1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_tag_module:arquitetura_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_15i1:auto_generated                                                                                                                                                                                                                  ; work         ;
;          |arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell                                                                                                                                                                                                                                                                        ; arquitetura  ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_mpt2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work         ;
;                            |mult_1l01:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                                                   ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                                 ; work         ;
;                |altera_mult_add_opt2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                                                             ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work         ;
;                         |lpm_mult:Mult0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                            ; work         ;
;                            |mult_1s01:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                                                   ; work         ;
;          |arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|                                     ; 388 (85)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (5)      ; 47 (4)            ; 223 (76)         ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                                        ; arquitetura  ;
;             |arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|  ; 140 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 42 (0)            ; 54 (0)           ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                              ; arquitetura  ;
;                |arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk| ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 38 (36)           ; 11 (9)           ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk                                                      ; arquitetura  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|       ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck                                                            ; arquitetura  ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy                                                                                        ; work         ;
;             |arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg|                    ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                                ; arquitetura  ;
;             |arquitetura_nios2_qsys_0_nios2_oci_break:the_arquitetura_nios2_qsys_0_nios2_oci_break|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_oci_break:the_arquitetura_nios2_qsys_0_nios2_oci_break                                                                                                                                                                                  ; arquitetura  ;
;             |arquitetura_nios2_qsys_0_nios2_oci_debug:the_arquitetura_nios2_qsys_0_nios2_oci_debug|                      ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 10 (9)           ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_oci_debug:the_arquitetura_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                                  ; arquitetura  ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_oci_debug:the_arquitetura_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; work         ;
;             |arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|                            ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 51 (51)          ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                        ; arquitetura  ;
;                |arquitetura_nios2_qsys_0_ociram_sp_ram_module:arquitetura_nios2_qsys_0_ociram_sp_ram|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|arquitetura_nios2_qsys_0_ociram_sp_ram_module:arquitetura_nios2_qsys_0_ociram_sp_ram                                                                                                   ; arquitetura  ;
;                   |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|arquitetura_nios2_qsys_0_ociram_sp_ram_module:arquitetura_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_bn81:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|arquitetura_nios2_qsys_0_ociram_sp_ram_module:arquitetura_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_bn81:auto_generated                                          ; work         ;
;          |arquitetura_nios2_qsys_0_register_bank_a_module:arquitetura_nios2_qsys_0_register_bank_a|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_a_module:arquitetura_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                                         ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_a_module:arquitetura_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_g6h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_a_module:arquitetura_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_g6h1:auto_generated                                                                                                                                                                                                ; work         ;
;          |arquitetura_nios2_qsys_0_register_bank_b_module:arquitetura_nios2_qsys_0_register_bank_b|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_b_module:arquitetura_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                                         ; arquitetura  ;
;             |altsyncram:the_altsyncram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_b_module:arquitetura_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_h6h1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_b_module:arquitetura_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_h6h1:auto_generated                                                                                                                                                                                                ; work         ;
;          |arquitetura_nios2_qsys_0_test_bench:the_arquitetura_nios2_qsys_0_test_bench|                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_test_bench:the_arquitetura_nios2_qsys_0_test_bench                                                                                                                                                                                                                                                                      ; arquitetura  ;
;          |lpm_add_sub:Add18|                                                                                             ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18                                                                                                                                                                                                                                                                                                                                ; work         ;
;             |add_sub_8ri:auto_generated|                                                                                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                                                     ; work         ;
;       |arquitetura_onchip_memory2_0:onchip_memory2_0|                                                                    ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |toFPGA|arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                          ; arquitetura  ;
;          |altsyncram:the_altsyncram|                                                                                     ; 5 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |toFPGA|arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                ; work         ;
;             |altsyncram_2dd1:auto_generated|                                                                             ; 5 (1)       ; 1 (1)                     ; 0 (0)         ; 262144      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (1)            ; |toFPGA|arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;                |decode_1oa:decode3|                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |toFPGA|arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:decode3                                                                                                                                                                                                                                                              ; work         ;
;                |decode_1oa:deep_decode|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:deep_decode                                                                                                                                                                                                                                                          ; work         ;
;       |arquitetura_rsp_xbar_demux:rsp_xbar_demux_001|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                                          ; arquitetura  ;
;       |arquitetura_rsp_xbar_demux:rsp_xbar_demux|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |toFPGA|arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                              ; arquitetura  ;
;       |arquitetura_rsp_xbar_mux:rsp_xbar_mux|                                                                            ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 32 (32)          ; |toFPGA|arquitetura:U0|arquitetura_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                                  ; arquitetura  ;
;       |arquitetura_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                    ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 86 (86)          ; |toFPGA|arquitetura:U0|arquitetura_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                                          ; arquitetura  ;
;       |scheduler_interface:scheduler_0|                                                                                  ; 1765 (0)    ; 847 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 917 (0)      ; 101 (0)           ; 747 (0)          ; |toFPGA|arquitetura:U0|scheduler_interface:scheduler_0                                                                                                                                                                                                                                                                                                                                                        ; arquitetura  ;
;          |Scheduler:Scheduler_block|                                                                                     ; 1587 (1587) ; 678 (678)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 908 (908)    ; 33 (33)           ; 646 (646)        ; |toFPGA|arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block                                                                                                                                                                                                                                                                                                                              ; arquitetura  ;
;          |scheduler_adapter:Adapter_block|                                                                               ; 178 (178)   ; 169 (169)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 68 (68)           ; 101 (101)        ; |toFPGA|arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block                                                                                                                                                                                                                                                                                                                        ; arquitetura  ;
;    |pzdyqx:nabboc|                                                                                                       ; 125 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 1 (0)             ; 71 (0)           ; |toFPGA|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                     ; 125 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (4)       ; 1 (1)             ; 71 (8)           ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|                                                   ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                ; work         ;
;             |LQYT7093:MBPH5020|                                                                                          ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                              ; work         ;
;          |KIFI3548:TPOO7242|                                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                             ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                             ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |toFPGA|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                    ; 199 (1)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 14 (0)            ; 95 (0)           ; |toFPGA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                     ; 198 (154)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (74)      ; 14 (14)           ; 95 (69)          ; |toFPGA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                       ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |toFPGA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |toFPGA|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                               ; work         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; KEY[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[3]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                              ;                   ;         ;
;      - arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - arquitetura:U0|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; 0                 ; 6       ;
;      - LEDG[0]                                                                                                                                      ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                            ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                  ; PIN_N2             ; 2737    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                    ; PIN_G26            ; 5       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 222     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                       ; LCCOMB_X35_Y22_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; LCCOMB_X34_Y22_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y21_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_avalon_sc_fifo:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                          ; LCCOMB_X32_Y22_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y23_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter|internal_valid~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y23_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                              ; LCFF_X37_Y22_N1    ; 219     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                              ; LCFF_X37_Y22_N1    ; 111     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y18_N18 ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                          ; LCFF_X35_Y19_N17   ; 176     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                                                                      ; LCFF_X35_Y19_N13   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y23_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y21_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y20_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y20_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; LCCOMB_X51_Y22_N26 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; LCCOMB_X49_Y21_N20 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; LCCOMB_X49_Y21_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y21_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X50_Y16_N30 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X49_Y17_N24 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X50_Y16_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                ; LCFF_X43_Y16_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y16_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y22_N6  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                 ; LCFF_X50_Y16_N17   ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y16_N14 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y24_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y23_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y24_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y23_N16 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y23_N22 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y24_N16 ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y23_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; LCFF_X28_Y23_N17   ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                  ; LCFF_X25_Y22_N19   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y25_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; LCFF_X29_Y20_N25   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; LCFF_X29_Y20_N29   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; LCFF_X32_Y16_N17   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y23_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y24_N8  ; 713     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; LCFF_X22_Y14_N23   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Add8~3                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y14_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                               ; LCFF_X18_Y22_N17   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y21_N6  ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y24_N18 ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                              ; LCFF_X27_Y24_N9    ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                              ; LCFF_X27_Y24_N3    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y24_N6  ; 161     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y24_N26 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y20_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; LCFF_X27_Y25_N23   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; LCFF_X20_Y20_N1    ; 47      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                                          ; LCFF_X29_Y14_N21   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|always133~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y24_N12 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                                 ; LCFF_X34_Y18_N25   ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X46_Y21_N5    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X46_Y19_N18 ; 4       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X46_Y21_N16 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X46_Y21_N22 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X46_Y21_N30 ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X46_Y21_N12 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X46_Y21_N27   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr[34]~29                      ; LCCOMB_X48_Y17_N2  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X48_Y17_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr[5]~13                       ; LCCOMB_X49_Y21_N18 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                        ; LCCOMB_X49_Y21_N8  ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                        ; LCCOMB_X46_Y21_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                    ; LCCOMB_X46_Y20_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|MonDReg[0]~14                                                                                                                                              ; LCCOMB_X46_Y19_N10 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|ociram_wr_en                                                                                                                                               ; LCCOMB_X46_Y20_N10 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y23_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[21]~34                                                                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y23_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y24_N10 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y24_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y16_N18 ; 1355    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; LCFF_X33_Y19_N25   ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y21_N14 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X25_Y25_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y22_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y22_N10 ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[5]~6                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y24_N22 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_wren                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y22_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                                                                                                                                       ; LCCOMB_X35_Y19_N26 ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:decode3|eq_node[1]~0                                                                                                                                                                                                                     ; LCCOMB_X35_Y19_N8  ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:deep_decode|eq_node[0]                                                                                                                                                                                                                   ; LCCOMB_X35_Y19_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:deep_decode|eq_node[1]                                                                                                                                                                                                                   ; LCCOMB_X35_Y19_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[0]~8                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y21_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[3]~4                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y21_N8  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_counter[7]~34                                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y18_N28 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[1]~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y24_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_free_tid[1]~5                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y22_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[0]~4                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y24_N4  ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[0]~8                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y25_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_int_ack                                                                                                                                                                                                                                                                                        ; LCFF_X41_Y22_N17   ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[0][19]~21                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y21_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[1][9]~19                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y21_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[2][3]~15                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y21_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[3][27]~17                                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y21_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[4][15]~13                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y22_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[5][30]~6                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y21_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[6][30]~11                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y22_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[7][25]~8                                                                                                                                                                                                                                                                             ; LCCOMB_X40_Y21_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[0][5]~24                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y21_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[1][3]~10                                                                                                                                                                                                                                                                           ; LCCOMB_X37_Y22_N0  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[2][14]~20                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y21_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[3][9]~15                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y21_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[4][3]~41                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y21_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[5][11]~27                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y21_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[6][4]~36                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y21_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[7][1]~31                                                                                                                                                                                                                                                                           ; LCCOMB_X36_Y21_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_quantum_ticks[4]~1                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y21_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[16]~27                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y17_N14 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~140                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y22_N26 ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~143                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y22_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_running_tid[3]~2                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y21_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_size[2]~8                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y23_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.getid                                                                                                                                                                                                                                                                                    ; LCFF_X43_Y22_N17   ; 12      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.remove                                                                                                                                                                                                                                                                                   ; LCFF_X22_Y20_N9    ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state~24                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y22_N14 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[2]~3                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y14_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_obj_ptr[31]~7                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y22_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[3]~6                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y25_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[7]                                                                                                                                                                                                                                                                                  ; LCFF_X38_Y22_N23   ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_time_reset                                                                                                                                                                                                                                                                                     ; LCFF_X41_Y26_N23   ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|readdata[3]~1                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y23_N24 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_command[3]~3                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y23_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_parameter[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y23_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_priority[31]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y23_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y10_N6   ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                         ; LCFF_X36_Y12_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                         ; LCFF_X35_Y12_N9    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                         ; LCFF_X35_Y28_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                         ; LCFF_X35_Y28_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                         ; LCFF_X35_Y31_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                         ; LCFF_X34_Y31_N9    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                         ; LCFF_X34_Y35_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                         ; LCFF_X34_Y35_N17   ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                      ; LCFF_X5_Y10_N1     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|\BWHK8171:12:QXXQ6833_1                                                                                                                                                                                                                                            ; LCCOMB_X36_Y12_N10 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y26_N8  ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y26_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                     ; LCFF_X33_Y26_N17   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                    ; LCFF_X33_Y26_N27   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y26_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y26_N28 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y26_N16 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y26_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                     ; LCFF_X45_Y24_N19   ; 81      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y26_N4  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y26_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y25_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y26_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y26_N2  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y25_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y25_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y25_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y27_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~18                                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y25_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y25_N6  ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~6                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y26_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y26_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y26_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y26_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y25_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~20                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y25_N6  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y25_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                          ; LCFF_X46_Y26_N19   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                         ; LCFF_X45_Y24_N31   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                          ; LCFF_X45_Y24_N11   ; 70      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                          ; LCFF_X45_Y24_N17   ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y24_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                         ; LCFF_X44_Y24_N1    ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                     ; PIN_N2             ; 2737    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                 ; JTAG_X1_Y19_N0     ; 222     ; Global Clock         ; GCLK0            ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X37_Y22_N1    ; 111     ; Global Clock         ; GCLK11           ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; LCCOMB_X34_Y18_N18 ; 3       ; Global Clock         ; GCLK12           ; --                        ;
; arquitetura:U0|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; LCFF_X35_Y19_N17   ; 176     ; Global Clock         ; GCLK4            ; --                        ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                       ; LCCOMB_X47_Y16_N18 ; 1355    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                            ; LCCOMB_X5_Y10_N6   ; 17      ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                            ; LCFF_X34_Y35_N17   ; 20      ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                      ; LCCOMB_X33_Y26_N8  ; 9       ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                       ; LCCOMB_X33_Y26_N16 ; 4       ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                        ; LCFF_X45_Y24_N19   ; 81      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                             ; LCFF_X46_Y26_N19   ; 12      ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                            ; 713     ;
; arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                              ; 218     ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                              ; 162     ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_command[3]                                                                                                                                                                                                                                                                               ; 134     ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[0]                                                                                                                                                                                                                                                                                  ; 102     ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~10                                                                                                                                                                                                                                                                                   ; 93      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~9                                                                                                                                                                                                                                                                                    ; 93      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.idle                                                                                                                                                                                                                                                                                     ; 85      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[0]                                                                                                                                                                                                                                                                                   ; 84      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Equal2~0                                                                                                                                                                                                                                                                                         ; 82      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.destroy                                                                                                                                                                                                                                                                                  ; 73      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[1]                                                                                                                                                                                                                                                                                  ; 72      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                                                                                                                                                          ; 72      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[1]                                                                                                                                                                                                                                                                                 ; 72      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                          ; 70      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|load                                                                                                                                                                                                                                                                                       ; 69      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[1]                                                                                                                                                                                                                                                                                   ; 67      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[0]                                                                                                                                                                                                                                                                                 ; 66      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                                                     ; 64      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                                   ; 56      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                       ; 55      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                                                                                                                                                                     ; 55      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_running_tid[0]                                                                                                                                                                                                                                                                                 ; 54      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                                       ; 53      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[0]                                                                                                                                                                                                                                                                                    ; 53      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.insert                                                                                                                                                                                                                                                                                   ; 51      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_search_done                                                                                                                                                                                                                                                                                    ; 48      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[13]~1                                                                                                                                                                                                                                                                                                         ; 48      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[13]~0                                                                                                                                                                                                                                                                                                         ; 48      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_src2_reg[21]~31                                                                                                                                                                                                                                                                                                    ; 48      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_src2_reg[21]~30                                                                                                                                                                                                                                                                                                    ; 48      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                                         ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                          ; 46      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|jtag_ram_access                                                                                                                                            ; 46      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[2]                                                                                                                                                                                                                                                                                 ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                                               ; 42      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                             ; 42      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_en_d1                                                                                                                                                                                                                                                                                                              ; 41      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.remove                                                                                                                                                                                                                                                                                   ; 41      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_command[2]                                                                                                                                                                                                                                                                               ; 40      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                 ; 40      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[2]                                                                                                                                                                                                                                                                                            ; 39      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                       ; 39      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                        ; 39      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_command[0]                                                                                                                                                                                                                                                                               ; 38      ;
; arquitetura:U0|altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                             ; 38      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_running_tid[1]                                                                                                                                                                                                                                                                                 ; 37      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                     ; 37      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[1]                                                                                                                                                                                                                                                                                    ; 37      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                                 ; 36      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add11~0                                                                                                                                                                                                                                                                                          ; 35      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_command[1]                                                                                                                                                                                                                                                                               ; 35      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                            ; 35      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector431~0                                                                                                                                                                                                                                                                                    ; 34      ;
; arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                                                       ; 34      ;
; arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                                                                   ; 34      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                  ; 34      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                              ; 34      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                     ; 34      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state~24                                                                                                                                                                                                                                                                                       ; 33      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg|Equal1~0                                                                                                                                           ; 33      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|norm_intr_req~0                                                                                                                                                                                                                                                                                                      ; 33      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                               ; 33      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_logic                                                                                                                                                                                                                                                                                                         ; 33      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                             ; 33      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_obj_ptr[31]~7                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[21]~34                                                                                                                                                                                                                                                                                                   ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[0][19]~21                                                                                                                                                                                                                                                                            ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[1][9]~19                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[3][27]~17                                                                                                                                                                                                                                                                            ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[2][3]~15                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[4][15]~13                                                                                                                                                                                                                                                                            ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[6][30]~11                                                                                                                                                                                                                                                                            ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[7][25]~8                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[5][30]~6                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_parameter[0]~0                                                                                                                                                                                                                                                                         ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_priority[31]~0                                                                                                                                                                                                                                                                         ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add10~0                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_quantum_ticks[4]~1                                                                                                                                                                                                                                                                             ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|readdata[3]~1                                                                                                                                                                                                                                                                              ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_counter[7]~34                                                                                                                                                                                                                                                                                  ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]                                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:deep_decode|eq_node[0]                                                                                                                                                                                                                   ; 32      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                                                                                                                                       ; 32      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:deep_decode|eq_node[1]                                                                                                                                                                                                                   ; 32      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|decode_1oa:decode3|eq_node[1]~0                                                                                                                                                                                                                     ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_rot_rn[4]                                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|address_reg_a[0]                                                                                                                                                                                                                                    ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                       ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_fill_bit                                                                                                                                                                                                                                                                                                       ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                    ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_mem                                                                                                                                                                                                                                                                                                           ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                              ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                                       ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~68                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                      ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result~0                                                                                                                                                                                                                                                                                                       ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_logic_op[0]                                                                                                                                                                                                                                                                                                        ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_logic_op[1]                                                                                                                                                                                                                                                                                                        ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                      ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                          ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Add8~3                                                                                                                                                                                                                                                                                                               ; 32      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Add8~1                                                                                                                                                                                                                                                                                                               ; 32      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux661~0                                                                                                                                                                                                                                                                                         ; 31      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add12~0                                                                                                                                                                                                                                                                                          ; 31      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|MonDReg[0]~14                                                                                                                                              ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                         ; 30      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg|oci_ienable[9]                                                                                                                                     ; 30      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~1                                                                                                                                                                                                                                                                                            ; 30      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~0                                                                                                                                                                                                                                                                                            ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                             ; 28      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~15                                                                                                                                                                                                                                                                                   ; 28      ;
; arquitetura:U0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                          ; 28      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                                                                                                                                                                         ; 28      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[16]~27                                                                                                                                                                                                                                                                                  ; 27      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[16]~17                                                                                                                                                                                                                                                                                  ; 27      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|WideOr12~0                                                                                                                                                                                                                                                                                       ; 27      ;
; arquitetura:U0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                         ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                              ; 26      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                                         ; 26      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh16                                                                                                                                                                                                                                                                                                      ; 25      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                                                                                                                                                          ; 25      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                     ; 25      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add12~1                                                                                                                                                                                                                                                                                          ; 24      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~17                                                                                                                                                                                                                                                                                          ; 24      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                                         ; 24      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_E                                                                                                                                                                                                                                                                                                      ; 24      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                                             ; 24      ;
; arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                                                                   ; 24      ;
; arquitetura:U0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][79]                                                                                                                                                                                                                                         ; 24      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[1]~1                                                                                                                                                                                                                                                                                  ; 24      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[0]~0                                                                                                                                                                                                                                                                                  ; 24      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[2]~2                                                                                                                                                                                                                                                                                  ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                              ; 23      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                                   ; 23      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                                             ; 22      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                 ; 22      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                                                                                                                                                                                        ; 22      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add6~0                                                                                                                                                                                                                                                                                           ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_crst                                                                                                                                                                                                                                                                                                          ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_exception                                                                                                                                                                                                                                                                                                     ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                 ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                 ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                       ; 21      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_break                                                                                                                                                                                                                                                                                                         ; 21      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                              ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                 ; 20      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                               ; 20      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                  ; 20      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                                             ; 20      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                                             ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                 ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                      ; 19      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add2~0                                                                                                                                                                                                                                                                                           ; 19      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                     ; 19      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                                       ; 19      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[3]                                                                                                                                                                                                                                                                                 ; 19      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux702~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux703~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux667~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux665~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux666~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[2]                                                                                                                                                                                                                                                                                   ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux704~4                                                                                                                                                                                                                                                                                         ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_parameter[0]                                                                                                                                                                                                                                                                             ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add2~1                                                                                                                                                                                                                                                                                           ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                           ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                     ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                                             ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr[34]~29                      ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                              ; 18      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_valid_from_E                                                                                                                                                                                                                                                                                                       ; 18      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~7                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~6                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~5                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~4                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~1                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~0                                                                                                                                                                                                                                                                                       ; 17      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_parameter[2]                                                                                                                                                                                                                                                                             ; 17      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                            ; 17      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                          ; 17      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                                             ; 17      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                              ; 17      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                            ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                 ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[4][3]~41                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[6][4]~36                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[7][1]~31                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[5][11]~27                                                                                                                                                                                                                                                                          ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[0][5]~24                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~3                                                                                                                                                                                                                                                                                       ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[2][14]~20                                                                                                                                                                                                                                                                          ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder3~2                                                                                                                                                                                                                                                                                       ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[3][9]~15                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[1][3]~10                                                                                                                                                                                                                                                                           ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[4][15]~0                                                                                                                                                                                                                                                                             ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_parameter[1]                                                                                                                                                                                                                                                                             ; 16      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                                                                                     ; 16      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                                                                                     ; 16      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                                                                                     ; 16      ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                                                                                     ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add13~1                                                                                                                                                                                                                                                                                          ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add13~0                                                                                                                                                                                                                                                                                          ; 16      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                 ; 16      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[10]~16                                                                                                                                                                                                                                                                                          ; 16      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr~31                          ; 16      ;
; arquitetura:U0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                    ; 16      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                ; 16      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[0]                                                                                                                                                                                                                                                                                    ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[2]                                                                                                                                                                                                                                                                                    ; 16      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[1]                                                                                                                                                                                                                                                                                    ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                    ; 15      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_src2[30]~16                                                                                                                                                                                                                                                                                                        ; 15      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[2]                                                                                                                                                                                                                                                                                                              ; 15      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|jdo[34]                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                 ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                                             ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                ; 14      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                               ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal171~1                                                                                                                                                                                                                                                                                                           ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                              ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                                                                                                                                                                       ; 14      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                                                                                                                                                            ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                                  ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                        ; 13      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_src2_imm[30]~16                                                                                                                                                                                                                                                                                                    ; 13      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                                              ; 13      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; arquitetura:U0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][79]                                                                                                                                                                                                                                                    ; 13      ;
; arquitetura:U0|arquitetura_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                                                       ; 13      ;
; arquitetura:U0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                                                                                                                              ; 13      ;
; arquitetura:U0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                                            ; 13      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[1]                                                                                                                                                                                                                                                                                                              ; 13      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|sr[5]~13                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                         ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                             ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                 ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[1]~29                                                                                                                                                                                                                                                                                           ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[1]~28                                                                                                                                                                                                                                                                                           ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[8]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[9]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[6]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[7]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[5]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[10]                                                                                                                                                                                                                                                                                                     ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[3]                                                                                                                                                                                                                                                                                                              ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[5]                                                                                                                                                                                                                                                                                                              ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[4]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[3]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[2]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[1]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[0]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[5]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                        ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                                                                                                                                                                      ; 12      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state.getid                                                                                                                                                                                                                                                                                    ; 12      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[3]~3                                                                                                                                                                                                                                                                                  ; 12      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_full                                                                                                                                                                                                                                                                                           ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                                                                                                                                                                                                                                                            ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                                                                                                                                                                                            ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                                                                                                                                                                                            ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                                                            ; 12      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                           ; 11      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux701~4                                                                                                                                                                                                                                                                                         ; 11      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Add6~1                                                                                                                                                                                                                                                                                           ; 11      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Equal0~0                                                                                                                                                                                                                                                                                         ; 11      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 11      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                                              ; 11      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                ; 11      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                   ; 11      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_free_tid[2]                                                                                                                                                                                                                                                                                    ; 11      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_free_tid[1]                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~5                                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                               ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                                  ; 10      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux664~4                                                                                                                                                                                                                                                                                         ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~29                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[5]~25                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[4]~21                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[3]~17                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[2]~13                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                                                            ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[0]~5                                                                                                                                                                                                                                                                                            ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                           ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                 ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                                       ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                 ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_want_fill                                                                                                                                                                                                                                                                                                       ; 10      ;
; arquitetura:U0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                                                                                                                                                            ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|waitrequest                                                                                                                                                ; 10      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|always133~0                                                                                                                                                                                                                                                                                                          ; 10      ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_free_tid[0]                                                                                                                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                           ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                                  ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                            ; 9       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_size[0]                                                                                                                                                                                                                                                                                        ; 9       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[3]                                                                                                                                                                                                                                                                                   ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                                          ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                           ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                           ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                 ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[0]                                                                                                                                                                                                                                                                                                      ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                ; 9       ;
; arquitetura:U0|arquitetura_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0                                                                                                                                                                                                                                                                                                  ; 9       ;
; arquitetura:U0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                         ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                   ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[4]                                                                                                                                                                                                                                                                                                      ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[2]                                                                                                                                                                                                                                                                                                      ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[3]                                                                                                                                                                                                                                                                                                      ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                                                                                                                                                          ; 9       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                    ; 9       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                      ; 9       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                           ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~1                                                                                                                                                                                                                                         ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                                  ; 8       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~8                                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~52                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~51                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~50                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~49                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~48                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~47                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~46                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~45                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~44                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~43                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~42                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~41                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~40                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~39                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~38                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~37                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~36                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~35                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~34                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~33                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~32                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~31                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~30                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~29                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~28                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~27                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~26                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~25                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~24                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~23                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~22                                                                                                                                                                                                                                                                                   ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table~3                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector9~0                                                                                                                                                                                                                                                                                      ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector444~0                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector498~3                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector499~3                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector501~7                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector500~0                                                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~56                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~55                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~54                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~53                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~52                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~51                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~50                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~49                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~48                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~47                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~46                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~45                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~44                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~43                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~42                                                                                                                                                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[0]~4                                                                                                                                                                                                                                                                                  ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[7][1]~5                                                                                                                                                                                                                                                                            ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table~4                                                                                                                                                                                                                                                                                  ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                         ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                ; 8       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                    ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_pass3                                                                                                                                                                                                                                                                                                          ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill3                                                                                                                                                                                                                                                                                                      ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_pass2                                                                                                                                                                                                                                                                                                          ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill2                                                                                                                                                                                                                                                                                                      ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_pass0                                                                                                                                                                                                                                                                                                          ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill0                                                                                                                                                                                                                                                                                                      ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_pass1                                                                                                                                                                                                                                                                                                          ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill1                                                                                                                                                                                                                                                                                                      ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                              ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[2]~10                                                                                                                                                                                                                                                                                                           ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal274~0                                                                                                                                                                                                                                                                                                           ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                                              ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_starting                                                                                                                                                                                                                                                                                                  ; 8       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                                              ; 8       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                 ; 8       ;
; arquitetura:U0|altera_avalon_sc_fifo:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[11]                                                                                                                                                                                                                                                                                                     ; 8       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                                            ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                                 ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                                 ; 8       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                                 ; 8       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[3]                                                                                                                                                                                                                                                                                    ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                                  ; 7       ;
; arquitetura:U0|arquitetura_addr_router_001:addr_router_001|Equal1~3                                                                                                                                                                                                                                                                                                       ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~134                                                                                                                                                                                                                                                                                  ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~131                                                                                                                                                                                                                                                                                  ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_size[1]                                                                                                                                                                                                                                                                                        ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_start                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_search_reset                                                                                                                                                                                                                                                                                   ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector512~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector520~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector516~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector496~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector504~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector508~1                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector500~2                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_done                                                                                                                                                                                                                                                                                      ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                       ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                                          ; 7       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                                              ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[1]                                                                                                                                                                                                                                                                                                      ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                                              ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[12]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal171~0                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                               ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_req_accepted~1                                                                                                                                                                                                                                                                                               ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                    ; 7       ;
; arquitetura:U0|altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                               ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[21]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[20]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[19]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[18]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[17]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[16]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[15]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[14]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[13]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_alu_result[12]                                                                                                                                                                                                                                                                                                     ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                                                            ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[10]                                                                                                                                                                                                                                                                                                           ; 7       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                      ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                          ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                                                                       ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[1]~reg0                                                                                                                                                                                                                                                                                                  ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_line_field[2]                                                                                                                                                                                                                                                                                              ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_line_field[1]                                                                                                                                                                                                                                                                                              ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_line_field[0]                                                                                                                                                                                                                                                                                              ; 7       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[0]~reg0                                                                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~20                                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                     ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                                                      ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                                                                      ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                                                                        ; 6       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector513~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector521~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector525~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector517~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector497~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector505~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector509~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector501~2                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[2]                                                                                                                                                                                                                                                                                  ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector460~0                                                                                                                                                                                                                                                                                    ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|i_parameter[3]                                                                                                                                                                                                                                                                             ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[5]~6                                                                                                                                                                                                                                                                                                ; 6       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                          ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal171~2                                                                                                                                                                                                                                                                                                           ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[0]~11                                                                                                                                                                                                                                                                                                           ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[1]~9                                                                                                                                                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[3]~8                                                                                                                                                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[4]~7                                                                                                                                                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[5]~6                                                                                                                                                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                                                                                                                                                                                           ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_issue                                                                                                                                                                                                                                                                                                              ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[9]                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[7]                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[6]                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[10]                                                                                                                                                                                                                                                                                                      ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_valid                                                                                                                                                                                                                                                                                                              ; 6       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                 ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                                  ; 6       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                         ; 6       ;
; arquitetura:U0|altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                               ; 6       ;
; arquitetura:U0|arquitetura_addr_router_001:addr_router_001|Equal0~4                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_valid~1                                                                                                                                                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_addr_router:addr_router|Equal0~3                                                                                                                                                                                                                                                                                                               ; 6       ;
; arquitetura:U0|arquitetura_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                                                       ; 6       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[7]                                                                                                                                                                                                                                                                                  ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[3]~reg0                                                                                                                                                                                                                                                                                                  ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                                                                                            ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[2]~reg0                                                                                                                                                                                                                                                                                                  ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_has_started                                                                                                                                                                                                                                                                                                ; 6       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                                              ; 6       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                                                                                                         ; 6       ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~18                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                                                                                                      ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[0]~124                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[1]~123                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[2]~122                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[3]~121                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~120                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[5]~119                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[6]~118                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[7]~117                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|av_waitrequest~2                                                                                                                                                                                                                                            ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_obj_table[7][25]~4                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector9~1                                                                                                                                                                                                                                                                                      ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_size[2]                                                                                                                                                                                                                                                                                        ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_done~0                                                                                                                                                                                                                                                                                    ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~7                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~6                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~5                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~4                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~3                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~2                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~1                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder5~0                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                                                                                                                                     ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_iw[6]                                                                                                                                                                                                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal154~5                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~80                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[15]~67                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[14]~64                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[13]~61                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[12]~58                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[11]~55                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_iw[0]~12                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_status_reg_pie                                                                                                                                                                                                                                                                                                     ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                                                                         ; 5       ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|altera_merlin_slave_translator:scheduler_0_avalon_slave_0_translator|av_begintransfer~0                                                                                                                                                                                                                                                                    ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                                                ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[8]~26                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[9]~23                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[10]~20                                                                                                                                                                                                                                                                                          ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                                                                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                                                                ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[0]                                                                                                                                                                                                                                                                                                            ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                                                                                                                                                                                            ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[14]                                                                                                                                                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                 ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                                                                                       ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                            ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_avalon_reg:the_arquitetura_nios2_qsys_0_nios2_avalon_reg|Equal0~2                                                                                                                                           ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                                  ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                                 ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[4]                                                                                                                                                                                                                                                                                      ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[4][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[6][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[7][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[5][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[0][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[2][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[3][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[1][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[4][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[6][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[7][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[5][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[0][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[2][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[3][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[1][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[4][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[6][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[7][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[5][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[0][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[2][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[3][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[1][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[0][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[2][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[3][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[1][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[4][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[6][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[7][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[5][1]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[0][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[2][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[3][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[1][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[4][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[6][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[7][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[5][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[0][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[2][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[3][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[1][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[4][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[6][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[7][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[5][2]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[0][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[2][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[3][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[1][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[4][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[6][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[7][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_prev_table[5][3]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[4][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[6][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[7][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[5][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[0][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[2][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[3][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[1][0]                                                                                                                                                                                                                                                                               ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[6]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[10]~reg0                                                                                                                                                                                                                                                                                                 ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[4]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                                                                                             ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_slow_inst_sel                                                                                                                                                                                                                                                                                                      ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[7]~reg0                                                                                                                                                                                                                                                                                                  ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                                              ; 5       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                                                                                                                                         ; 5       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~9                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                          ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                                                                                                  ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                                                                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                                                                                                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|altera_merlin_slave_agent:scheduler_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector513~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector521~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector525~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector517~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector497~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector505~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector509~9                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector501~10                                                                                                                                                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_address_offset_field_nxt[0]~10                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_addr_router_001:addr_router_001|Equal0~5                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_size[2]~8                                                                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tail_tid[3]~6                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector9~2                                                                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~143                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~140                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector440~1                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[2]~3                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_found_tid[1]~1                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector464~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~7                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector472~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~6                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector476~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~5                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector468~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~4                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector480~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~3                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector488~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~2                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector492~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~1                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector484~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder7~0                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~7                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector512~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector513~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~6                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector520~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector521~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector524~1                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~5                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector524~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector525~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~4                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector516~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector517~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~3                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector496~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector497~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~2                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector504~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector505~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~1                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector508~0                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector509~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Decoder2~0                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector500~1                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Selector501~3                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[0]~8                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_command_tid[3]~4                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_free_tid[1]~5                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|scheduler_adapter:Adapter_block|reg_command[3]~3                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux0~4                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_stid_found[3]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_state~18                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|WideOr4~0                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_head_tid[0]~8                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|LessThan0~0                                                                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[6][4]~16                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[7][1]~12                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_running_tid[3]~2                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_return[2]~8                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux475~0                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_order_table[5][11]~6                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_rot                                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|Mux463~0                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|clr_break_line                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_byte_en~2                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_crst                                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[3]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[4]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[5]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[6]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[7]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[0]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[1]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_rot_mask[2]                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_readdata_d1[31]                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_readdata_d1[23]                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[22]~116                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[23]~113                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[23]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[24]~110                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[24]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[25]~107                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[25]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[26]~104                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[26]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[27]~101                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[27]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[29]~98                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[29]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[30]~95                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[30]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[28]~92                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_alu_result[28]                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[21]~89                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[20]~86                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[19]~83                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[18]~77                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[17]~74                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[16]~71                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[0]~6                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[2]~5                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[4]~3                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[4]~2                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[1]~1                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_invalidate_i                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_op_rdctl~0                                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[1]~0                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|Equal154~1                                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_br_result~1                                                                                                                                                                                                                                                                                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_ctrl_br_cond                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_byteenable_nxt[0]~0                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_pc[2]                                                                                                                                                                                                                                                                                                              ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_pc[1]                                                                                                                                                                                                                                                                                                              ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[3]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|D_pc[0]                                                                                                                                                                                                                                                                                                              ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[2]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter|suppress~0                                                                                                                                                                                                                                                                                                           ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_ctrl_st_bypass                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|arquitetura_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|Equal0~1                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mul_cnt[0]                                                                                                                                                                                                                                                                                                         ; 4       ;
; arquitetura:U0|arquitetura_addr_router_001:addr_router_001|src_channel[1]~4                                                                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter_001|suppress~1                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|M_sel_data_master                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[11]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[12]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[13]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[15]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|E_iw[16]                                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                                     ; 4       ;
; arquitetura:U0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                                ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[1]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[2]                                                                                                                                                                                                                                                                                                       ; 4       ;
; arquitetura:U0|arquitetura_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                             ; 4       ;
; arquitetura:U0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|av_begintransfer~0                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                                                                      ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_mem_stall                                                                                                                                                                                                                                                                                                          ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|A_shift_rot_stall                                                                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|Equal0~0                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                               ; 4       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_sysclk:the_arquitetura_nios2_qsys_0_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                   ; 4       ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:arquitetura_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                            ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:arquitetura_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                        ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_jtag_debug_module_wrapper:the_arquitetura_nios2_qsys_0_jtag_debug_module_wrapper|arquitetura_nios2_qsys_0_jtag_debug_module_tck:the_arquitetura_nios2_qsys_0_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[2]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[1]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[4]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[3]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[6]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_tid_bitmap[5]                                                                                                                                                                                                                                                                                  ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[16]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[17]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[18]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[27]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[19]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[28]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|d_writedata[12]~reg0                                                                                                                                                                                                                                                                                                 ; 4       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_r:the_arquitetura_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M4K_X52_Y16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_jtag_uart_0:jtag_uart_0|arquitetura_jtag_uart_0_scfifo_w:the_arquitetura_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                                 ; M4K_X52_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_bht_module:arquitetura_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_goh1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; arquitetura_nios2_qsys_0_bht_ram.mif                 ; M4K_X13_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_data_module:arquitetura_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                                 ; M4K_X26_Y24, M4K_X26_Y25, M4K_X26_Y22, M4K_X26_Y26                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_tag_module:arquitetura_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4dh1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 13           ; 64           ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 832    ; 64                          ; 13                          ; 64                          ; 13                          ; 832                 ; 1    ; arquitetura_nios2_qsys_0_dc_tag_ram.mif              ; M4K_X26_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_dc_victim_module:arquitetura_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                                 ; M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_data_module:arquitetura_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                                 ; M4K_X13_Y22, M4K_X13_Y21, M4K_X13_Y20, M4K_X13_Y18, M4K_X26_Y21, M4K_X26_Y17, M4K_X26_Y19, M4K_X13_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_ic_tag_module:arquitetura_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_15i1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304   ; 128                         ; 18                          ; 128                         ; 18                          ; 2304                ; 1    ; arquitetura_nios2_qsys_0_ic_tag_ram.mif              ; M4K_X26_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_ocimem:the_arquitetura_nios2_qsys_0_nios2_ocimem|arquitetura_nios2_qsys_0_ociram_sp_ram_module:arquitetura_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_bn81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; arquitetura_nios2_qsys_0_ociram_default_contents.mif ; M4K_X52_Y19, M4K_X52_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_a_module:arquitetura_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_g6h1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; arquitetura_nios2_qsys_0_rf_ram_a.mif                ; M4K_X26_Y16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_register_bank_b_module:arquitetura_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_h6h1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; arquitetura_nios2_qsys_0_rf_ram_b.mif                ; M4K_X26_Y15                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; arquitetura:U0|arquitetura_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2dd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 64   ; arquitetura_onchip_memory2_0.hex                     ; M4K_X26_Y8, M4K_X13_Y30, M4K_X52_Y25, M4K_X26_Y13, M4K_X26_Y6, M4K_X26_Y4, M4K_X26_Y7, M4K_X13_Y7, M4K_X13_Y25, M4K_X13_Y12, M4K_X26_Y14, M4K_X13_Y13, M4K_X52_Y29, M4K_X52_Y27, M4K_X13_Y28, M4K_X26_Y32, M4K_X26_Y12, M4K_X52_Y28, M4K_X26_Y28, M4K_X26_Y33, M4K_X52_Y24, M4K_X52_Y26, M4K_X52_Y13, M4K_X52_Y20, M4K_X13_Y14, M4K_X13_Y15, M4K_X52_Y9, M4K_X13_Y9, M4K_X52_Y12, M4K_X52_Y11, M4K_X52_Y7, M4K_X26_Y3, M4K_X13_Y27, M4K_X26_Y30, M4K_X13_Y17, M4K_X13_Y31, M4K_X52_Y6, M4K_X26_Y5, M4K_X13_Y8, M4K_X13_Y24, M4K_X52_Y10, M4K_X13_Y26, M4K_X26_Y11, M4K_X13_Y29, M4K_X26_Y29, M4K_X52_Y30, M4K_X13_Y16, M4K_X52_Y14, M4K_X13_Y6, M4K_X52_Y4, M4K_X26_Y10, M4K_X26_Y9, M4K_X52_Y23, M4K_X52_Y17, M4K_X52_Y22, M4K_X52_Y3, M4K_X52_Y15, M4K_X26_Y31, M4K_X13_Y11, M4K_X13_Y10, M4K_X52_Y8, M4K_X52_Y5, M4K_X26_Y27, M4K_X26_Y2 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_mult_cell:the_arquitetura_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 8,981 / 94,460 ( 10 % ) ;
; C16 interconnects           ; 156 / 3,315 ( 5 % )     ;
; C4 interconnects            ; 5,649 / 60,840 ( 9 % )  ;
; Direct links                ; 863 / 94,460 ( < 1 % )  ;
; Global clocks               ; 12 / 16 ( 75 % )        ;
; Local interconnects         ; 2,695 / 33,216 ( 8 % )  ;
; R24 interconnects           ; 236 / 3,091 ( 8 % )     ;
; R4 interconnects            ; 6,912 / 81,294 ( 9 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.98) ; Number of LABs  (Total = 390) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 36                            ;
; 2                                           ; 8                             ;
; 3                                           ; 4                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 6                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 11                            ;
; 13                                          ; 20                            ;
; 14                                          ; 33                            ;
; 15                                          ; 73                            ;
; 16                                          ; 175                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.39) ; Number of LABs  (Total = 390) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 208                           ;
; 1 Clock                            ; 355                           ;
; 1 Clock enable                     ; 168                           ;
; 1 Sync. clear                      ; 41                            ;
; 1 Sync. load                       ; 58                            ;
; 2 Async. clears                    ; 19                            ;
; 2 Clock enables                    ; 73                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.09) ; Number of LABs  (Total = 390) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 15                            ;
; 2                                            ; 23                            ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 9                             ;
; 16                                           ; 14                            ;
; 17                                           ; 14                            ;
; 18                                           ; 23                            ;
; 19                                           ; 24                            ;
; 20                                           ; 30                            ;
; 21                                           ; 21                            ;
; 22                                           ; 23                            ;
; 23                                           ; 20                            ;
; 24                                           ; 19                            ;
; 25                                           ; 13                            ;
; 26                                           ; 17                            ;
; 27                                           ; 15                            ;
; 28                                           ; 25                            ;
; 29                                           ; 19                            ;
; 30                                           ; 12                            ;
; 31                                           ; 5                             ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.01) ; Number of LABs  (Total = 390) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 40                            ;
; 2                                               ; 11                            ;
; 3                                               ; 9                             ;
; 4                                               ; 18                            ;
; 5                                               ; 20                            ;
; 6                                               ; 26                            ;
; 7                                               ; 25                            ;
; 8                                               ; 44                            ;
; 9                                               ; 33                            ;
; 10                                              ; 37                            ;
; 11                                              ; 23                            ;
; 12                                              ; 16                            ;
; 13                                              ; 17                            ;
; 14                                              ; 12                            ;
; 15                                              ; 8                             ;
; 16                                              ; 19                            ;
; 17                                              ; 6                             ;
; 18                                              ; 7                             ;
; 19                                              ; 4                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 4                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.15) ; Number of LABs  (Total = 390) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 1                             ;
; 3                                            ; 25                            ;
; 4                                            ; 13                            ;
; 5                                            ; 5                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 12                            ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 9                             ;
; 13                                           ; 11                            ;
; 14                                           ; 21                            ;
; 15                                           ; 17                            ;
; 16                                           ; 24                            ;
; 17                                           ; 18                            ;
; 18                                           ; 12                            ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 15                            ;
; 22                                           ; 16                            ;
; 23                                           ; 14                            ;
; 24                                           ; 17                            ;
; 25                                           ; 10                            ;
; 26                                           ; 19                            ;
; 27                                           ; 18                            ;
; 28                                           ; 10                            ;
; 29                                           ; 16                            ;
; 30                                           ; 13                            ;
; 31                                           ; 12                            ;
; 32                                           ; 8                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "toFPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'synthesis/submodules/arquitetura_nios2_qsys_0.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|arquitetura_nios2_qsys_0_nios2_oci:the_arquitetura_nios2_qsys_0_nios2_oci|arquitetura_nios2_qsys_0_nios2_oci_debug:the_arquitetura_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node arquitetura:U0|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arquitetura:U0|arquitetura_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node arquitetura:U0|altera_reset_controller:rst_controller|WideOr0~0
Info (176353): Automatically promoted node arquitetura:U0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[7]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[6]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[5]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[4]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[3]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[2]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[1]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_enqueue_bitmap[0]
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_full
        Info (176357): Destination node arquitetura:U0|scheduler_interface:scheduler_0|Scheduler:Scheduler_block|s_next_table[7][2]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node arquitetura:U0|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 32 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.09 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 9 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/aulas/SO2/LuizCancellier_ViniciusFreitas/to_fpga/output_files/toFPGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 418 warnings
    Info: Peak virtual memory: 748 megabytes
    Info: Processing ended: Thu Dec 01 14:08:29 2016
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:34


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/aulas/SO2/LuizCancellier_ViniciusFreitas/to_fpga/output_files/toFPGA.fit.smsg.


