00  :   2001;               00100 000 0000 0001  LDR R1,#0032       //
01  :   0032;               00000 000 0011 0010                     // #0032 - 50
02  :   2002;               00100 000 0000 0010  LDR R2,#0011       //
03  :   0011;               00000 000 0001 0001                     // #0011
04  :   680A;               01101 000 00001 010  ADD R1,R2,R3       //默认存储到R3
05  :   1819;               00011 000 0001 1001  MOV R1,R3          // (R3) -> (R1)
06  :   3802;               00111 000 0000 0010  INC R2             //R2+1->R2
07  :   101A;               00010 000 0001 1010  STA [R2],R3        //(R3)->RAM[(R2)]
08  :   080B;               00001 000 0000 1011  LD  R3 , [R1]      //RAM[(R1)]->R3
[09..11]  :   0000;
12  :   1524;               00010 101 0010 0100  STA                //STA
[13..42]  :   0000;
43  :   A6C7;               10100 110 1010 0111                     //
[44..7E]  :   0000;
