`include "alu_func.v"

module alu #(parameter data_width = 16) (
	input [data_width - 1 : 0] A,
	input [data_width - 1 : 0] B,
	input [3 : 0] FuncCode,
       	output reg [data_width - 1: 0] C,
       	output reg OverflowFlag);
// Do not use delay in your implementation.

// You can declare any variables as needed.
/*
	YOUR VARIABLE DECLARATION...
*/

initial begin
	C = 0;
	OverflowFlag = 0;
end

// TODO: You should implement the functionality of ALU!
// (HINT: Use 'always @(...) begin ... end')

always @(*) begin
    C = 0;
    OverflowFlag = 0;
    case (FuncCode)
        4'b0000: begin
            C = A + B;
            // 오버플로우: 같은 부호끼리 더했는데 결과의 부호가 변함
            // (양수) + (양수) = (음수)
            // (음수) + (음수) = (양수)
            OverflowFlag =
                (A[data_width-1] == B[data_width-1]) &&
                (C[data_width-1] != A[data_width-1]);
        end
        4'b0001: begin
            C = A - B;
            // 오버플로우: 다른 부호끼리 뺐는데 결과의 부호가 변함
            // (양수) - (음수) = (음수)
            // (음수) - (양수) = (양수)
            OverflowFlag =
                (A[data_width-1] != B[data_width-1]) &&
                (C[data_width-1] != A[data_width-1]);
        end
        4'b0010: C = A;
        4'b0011: C = ~A;
        4'b0100: C = A & B;
        4'b0101: C = A | B;
        4'b0110: C = ~(A & B);
        4'b0111: C = ~(A | B);
        4'b1000: C = A ^ B;
        4'b1001: C = ~(A ^ B);
        4'b1010: C = A << 1;
        4'b1011: C = A >> 1;
        4'b1100: C = A <<< 1;
        4'b1101: C = $signed(A) >>> 1;
        4'b1110: C = ~A + 1;
        4'b1111: C = 0;
    endcase
end

endmodule
