// DSCH 2.7a
// 29-Mar-20 3:28:47 AM
// C:\Users\user\Downloads\Export dsch2\Export dsch2\Export dsch2\Jubaer_Project\nand.sch

module nand( B,A,out1);
 input B,A;
 output out1;
 pmos #(24) pmos(out1,vdd,A); // 2.0u 0.12u
 pmos #(24) pmos(out1,vdd,B); // 2.0u 0.12u
 nmos #(24) nmos(out1,w4,A); // 1.0u 0.12u
 nmos #(10) nmos(w4,vss,B); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 B=~B;
#2000 A=~A;

// Simulation parameters
// B CLK 10 10
// A CLK 20 20
