

================================================================
== Vitis HLS Report for 'cordiccart2pol'
================================================================
* Date:           Tue Oct 21 22:27:19 2025

* Version:        2024.2 (Build 5238294 on Nov  8 2024)
* Project:        cordiccart2pol
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  |  10.00 ns|  11.791 ns|     2.70 ns|
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       31|       31|  0.366 us|  0.366 us|   32|   32|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +----------------------------------------------------+-----------------------------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+
        |                                                    |                                         |  Latency (cycles) |  Latency (absolute) |  Interval |                    Pipeline                    |
        |                      Instance                      |                  Module                 |   min   |   max   |    min   |    max   | min | max |                      Type                      |
        +----------------------------------------------------+-----------------------------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+
        |grp_cordiccart2pol_Pipeline_VITIS_LOOP_89_3_fu_202  |cordiccart2pol_Pipeline_VITIS_LOOP_89_3  |       18|       18|  0.212 us|  0.212 us|   16|   16|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +----------------------------------------------------+-----------------------------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   3297|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|   12|     678|    886|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       0|     65|    -|
|Register         |        -|    -|    1304|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   12|    1982|   4248|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    5|       1|      7|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------------------------------+-----------------------------------------+---------+----+-----+-----+-----+
    |                      Instance                      |                  Module                 | BRAM_18K| DSP|  FF | LUT | URAM|
    +----------------------------------------------------+-----------------------------------------+---------+----+-----+-----+-----+
    |bitselect_1ns_32ns_32s_1_1_1_U22                    |bitselect_1ns_32ns_32s_1_1_1             |        0|   0|    0|    9|    0|
    |bitselect_1ns_32ns_32s_1_1_1_U24                    |bitselect_1ns_32ns_32s_1_1_1             |        0|   0|    0|    9|    0|
    |grp_cordiccart2pol_Pipeline_VITIS_LOOP_89_3_fu_202  |cordiccart2pol_Pipeline_VITIS_LOOP_89_3  |        0|   8|  513|  677|    0|
    |ctlz_32_32_1_1_U21                                  |ctlz_32_32_1_1                           |        0|   0|    0|   44|    0|
    |ctlz_32_32_1_1_U23                                  |ctlz_32_32_1_1                           |        0|   0|    0|   42|    0|
    |fpext_32ns_64_2_no_dsp_1_U13                        |fpext_32ns_64_2_no_dsp_1                 |        0|   0|    0|    0|    0|
    |fpext_32ns_64_2_no_dsp_1_U14                        |fpext_32ns_64_2_no_dsp_1                 |        0|   0|    0|    0|    0|
    |mul_32s_31ns_62_2_1_U15                             |mul_32s_31ns_62_2_1                      |        0|   4|  165|   50|    0|
    |sparsemux_7_2_31_1_1_U18                            |sparsemux_7_2_31_1_1                     |        0|   0|    0|    9|    0|
    |sparsemux_7_2_31_1_1_U19                            |sparsemux_7_2_31_1_1                     |        0|   0|    0|    9|    0|
    |sparsemux_7_2_31_1_1_U20                            |sparsemux_7_2_31_1_1                     |        0|   0|    0|    9|    0|
    |sparsemux_9_3_32_1_1_U16                            |sparsemux_9_3_32_1_1                     |        0|   0|    0|   14|    0|
    |sparsemux_9_3_32_1_1_U17                            |sparsemux_9_3_32_1_1                     |        0|   0|    0|   14|    0|
    +----------------------------------------------------+-----------------------------------------+---------+----+-----+-----+-----+
    |Total                                               |                                         |        0|  12|  678|  886|    0|
    +----------------------------------------------------+-----------------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+-----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+-----+------------+------------+
    |add_ln127_1_fu_1325_p2     |         +|   0|  0|   14|           6|           6|
    |add_ln127_2_fu_1371_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln127_3_fu_1416_p2     |         +|   0|  0|   15|           8|           8|
    |add_ln127_fu_1228_p2       |         +|   0|  0|   14|           6|           6|
    |add_ln128_1_fu_1053_p2     |         +|   0|  0|   14|           6|           6|
    |add_ln128_2_fu_1115_p2     |         +|   0|  0|   71|          64|          64|
    |add_ln128_3_fu_1160_p2     |         +|   0|  0|   15|           8|           8|
    |add_ln128_fu_960_p2        |         +|   0|  0|   14|           6|           6|
    |add_ln59_fu_338_p2         |         +|   0|  0|   12|          11|           6|
    |add_ln60_fu_442_p2         |         +|   0|  0|   12|          11|           6|
    |sub_ln127_1_fu_1212_p2     |         -|   0|  0|   14|           7|           6|
    |sub_ln127_2_fu_1344_p2     |         -|   0|  0|   14|           5|           6|
    |sub_ln127_3_fu_1407_p2     |         -|   0|  0|   14|           2|           6|
    |sub_ln127_4_fu_1222_p2     |         -|   0|  0|   13|           4|           5|
    |sub_ln127_fu_1096_p2       |         -|   0|  0|   38|           1|          31|
    |sub_ln128_1_fu_916_p2      |         -|   0|  0|   14|           7|           6|
    |sub_ln128_2_fu_1072_p2     |         -|   0|  0|   14|           5|           6|
    |sub_ln128_3_fu_1151_p2     |         -|   0|  0|   14|           2|           6|
    |sub_ln128_4_fu_926_p2      |         -|   0|  0|   13|           4|           5|
    |sub_ln128_fu_879_p2        |         -|   0|  0|   39|           1|          32|
    |sub_ln59_1_fu_312_p2       |         -|   0|  0|   12|          11|          12|
    |sub_ln59_2_fu_344_p2       |         -|   0|  0|   12|           5|          11|
    |sub_ln59_fu_294_p2         |         -|   0|  0|   61|           1|          54|
    |sub_ln60_1_fu_416_p2       |         -|   0|  0|   12|          11|          12|
    |sub_ln60_2_fu_448_p2       |         -|   0|  0|   12|           5|          11|
    |sub_ln60_fu_398_p2         |         -|   0|  0|   61|           1|          54|
    |x_2_ph_fu_770_p6           |         -|   0|  0|   38|           1|          31|
    |x_abs_fu_851_p2            |         -|   0|  0|   38|           1|          31|
    |y_2_ph_fu_791_p4           |         -|   0|  0|   38|           1|          31|
    |pi_assign_1_fu_1173_p5     |      1003|   0|  0|    2|          64|           9|
    |pi_assign_fu_1429_p5       |      1003|   0|  0|    2|          64|           9|
    |and_ln127_1_fu_1266_p2     |       and|   0|  0|   31|          31|          31|
    |and_ln127_fu_1304_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln128_1_fu_994_p2      |       and|   0|  0|   32|          32|          32|
    |and_ln128_fu_1032_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln59_1_fu_602_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln59_fu_587_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln60_1_fu_667_p2       |       and|   0|  0|    2|           1|           1|
    |and_ln60_fu_652_p2         |       and|   0|  0|    2|           1|           1|
    |and_ln67_fu_734_p2         |       and|   0|  0|    2|           1|           1|
    |phi_ln127_fu_1277_p2       |       and|   0|  0|    2|           1|           1|
    |phi_ln128_fu_1005_p2       |       and|   0|  0|    2|           1|           1|
    |ashr_ln59_fu_506_p2        |      ashr|   0|  0|  161|          54|          54|
    |ashr_ln60_fu_553_p2        |      ashr|   0|  0|  161|          54|          54|
    |icmp_ln127_1_fu_1247_p2    |      icmp|   0|  0|   13|           5|           1|
    |icmp_ln127_2_fu_1271_p2    |      icmp|   0|  0|   38|          31|           1|
    |icmp_ln127_3_fu_1319_p2    |      icmp|   0|  0|   14|           6|           1|
    |icmp_ln127_fu_1091_p2      |      icmp|   0|  0|   39|          32|           1|
    |icmp_ln128_1_fu_979_p2     |      icmp|   0|  0|   13|           5|           1|
    |icmp_ln128_2_fu_999_p2     |      icmp|   0|  0|   39|          32|           1|
    |icmp_ln128_3_fu_1047_p2    |      icmp|   0|  0|   14|           6|           1|
    |icmp_ln128_fu_865_p2       |      icmp|   0|  0|   39|          32|           1|
    |icmp_ln59_1_fu_332_p2      |      icmp|   0|  0|   14|           7|           1|
    |icmp_ln59_2_fu_358_p2      |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln59_3_fu_491_p2      |      icmp|   0|  0|   12|          11|           6|
    |icmp_ln59_4_fu_378_p2      |      icmp|   0|  0|   14|           6|           1|
    |icmp_ln59_fu_307_p2        |      icmp|   0|  0|   70|          63|           1|
    |icmp_ln60_1_fu_436_p2      |      icmp|   0|  0|   14|           7|           1|
    |icmp_ln60_2_fu_462_p2      |      icmp|   0|  0|   12|          12|           5|
    |icmp_ln60_3_fu_538_p2      |      icmp|   0|  0|   12|          11|           6|
    |icmp_ln60_4_fu_482_p2      |      icmp|   0|  0|   14|           6|           1|
    |icmp_ln60_fu_411_p2        |      icmp|   0|  0|   70|          63|           1|
    |lshr_ln127_2_fu_1256_p2    |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln127_fu_1338_p2      |      lshr|   0|  0|  182|          64|          64|
    |lshr_ln128_2_fu_988_p2     |      lshr|   0|  0|  100|           2|          32|
    |lshr_ln128_fu_1066_p2      |      lshr|   0|  0|  182|          64|          64|
    |or_ln127_fu_1310_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln128_fu_1038_p2        |        or|   0|  0|    2|           1|           1|
    |or_ln59_fu_592_p2          |        or|   0|  0|    2|           1|           1|
    |or_ln60_fu_657_p2          |        or|   0|  0|    2|           1|           1|
    |cond46_i_i55_fu_1363_p3    |    select|   0|  0|   64|           1|          64|
    |cond46_i_i_fu_1107_p3      |    select|   0|  0|   64|           1|          64|
    |r_out                      |    select|   0|  0|   32|           1|           1|
    |select_ln123_fu_857_p3     |    select|   0|  0|   31|           1|          31|
    |select_ln127_1_fu_1399_p3  |    select|   0|  0|    7|           1|           7|
    |select_ln127_fu_1101_p3    |    select|   0|  0|   31|           1|          31|
    |select_ln128_1_fu_1143_p3  |    select|   0|  0|    7|           1|           7|
    |select_ln128_fu_885_p3     |    select|   0|  0|   32|           1|          32|
    |select_ln59_1_fu_350_p3    |    select|   0|  0|   11|           1|          11|
    |select_ln59_2_fu_515_p3    |    select|   0|  0|   32|           1|          32|
    |select_ln59_3_fu_528_p3    |    select|   0|  0|   32|           1|          32|
    |select_ln59_4_fu_496_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln59_fu_300_p3      |    select|   0|  0|   54|           1|          54|
    |select_ln60_1_fu_454_p3    |    select|   0|  0|   11|           1|          11|
    |select_ln60_2_fu_562_p3    |    select|   0|  0|   32|           1|          32|
    |select_ln60_3_fu_575_p3    |    select|   0|  0|   32|           1|          32|
    |select_ln60_4_fu_543_p3    |    select|   0|  0|    2|           1|           2|
    |select_ln60_fu_404_p3      |    select|   0|  0|   54|           1|          54|
    |theta_out                  |    select|   0|  0|   32|           1|           1|
    |shl_ln127_fu_1357_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln128_fu_1085_p2       |       shl|   0|  0|  182|          64|          64|
    |shl_ln59_fu_523_p2         |       shl|   0|  0|  100|          32|          32|
    |shl_ln60_fu_570_p2         |       shl|   0|  0|  100|          32|          32|
    |xor_ln127_fu_1291_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln128_fu_1019_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln59_1_fu_596_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln59_fu_582_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln60_1_fu_661_p2       |       xor|   0|  0|    2|           1|           2|
    |xor_ln60_fu_647_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln65_fu_758_p2         |       xor|   0|  0|    2|           1|           2|
    |xor_ln67_fu_728_p2         |       xor|   0|  0|    2|           1|           2|
    +---------------------------+----------+----+---+-----+------------+------------+
    |Total                      |          |   0|  0| 3297|        1275|        1674|
    +---------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +-----------+----+-----------+-----+-----------+
    |    Name   | LUT| Input Size| Bits| Total Bits|
    +-----------+----+-----------+-----+-----------+
    |ap_NS_fsm  |  65|         15|    1|         15|
    +-----------+----+-----------+-----+-----------+
    |Total      |  65|         15|    1|         15|
    +-----------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------------------------------------+----+----+-----+-----------+
    |                               Name                              | FF | LUT| Bits| Const Bits|
    +-----------------------------------------------------------------+----+----+-----+-----------+
    |and_ln67_reg_1634                                                |   1|   0|    1|          0|
    |ap_CS_fsm                                                        |  14|   0|   14|          0|
    |grp_cordiccart2pol_Pipeline_VITIS_LOOP_89_3_fu_202_ap_start_reg  |   1|   0|    1|          0|
    |icmp_ln127_3_reg_1775                                            |   1|   0|    1|          0|
    |icmp_ln127_reg_1736                                              |   1|   0|    1|          0|
    |icmp_ln128_3_reg_1721                                            |   1|   0|    1|          0|
    |icmp_ln128_reg_1659                                              |   1|   0|    1|          0|
    |icmp_ln59_1_reg_1529                                             |   1|   0|    1|          0|
    |icmp_ln59_2_reg_1541                                             |   1|   0|    1|          0|
    |icmp_ln59_4_reg_1553                                             |   1|   0|    1|          0|
    |icmp_ln59_reg_1522                                               |   1|   0|    1|          0|
    |icmp_ln60_1_reg_1570                                             |   1|   0|    1|          0|
    |icmp_ln60_2_reg_1582                                             |   1|   0|    1|          0|
    |icmp_ln60_4_reg_1594                                             |   1|   0|    1|          0|
    |icmp_ln60_reg_1563                                               |   1|   0|    1|          0|
    |lshr_ln127_reg_1780                                              |  64|   0|   64|          0|
    |lshr_ln128_reg_1726                                              |  64|   0|   64|          0|
    |or_ln127_reg_1770                                                |   1|   0|    1|          0|
    |or_ln128_reg_1716                                                |   1|   0|    1|          0|
    |r_cast_reg_1704                                                  |  31|   0|   31|          0|
    |r_reg_1699                                                       |  32|   0|   32|          0|
    |select_ln123_reg_1654                                            |  31|   0|   31|          0|
    |select_ln127_reg_1741                                            |  31|   0|   31|          0|
    |select_ln128_reg_1669                                            |  32|   0|   32|          0|
    |select_ln59_1_reg_1534                                           |  11|   0|   11|          0|
    |select_ln59_2_reg_1599                                           |  32|   0|   32|          0|
    |select_ln59_3_reg_1604                                           |  32|   0|   32|          0|
    |select_ln59_reg_1517                                             |  54|   0|   54|          0|
    |select_ln60_1_reg_1575                                           |  11|   0|   11|          0|
    |select_ln60_2_reg_1609                                           |  32|   0|   32|          0|
    |select_ln60_3_reg_1614                                           |  32|   0|   32|          0|
    |select_ln60_reg_1558                                             |  54|   0|   54|          0|
    |shl_ln127_reg_1785                                               |  64|   0|   64|          0|
    |shl_ln128_reg_1731                                               |  64|   0|   64|          0|
    |sub_ln127_1_reg_1758                                             |   6|   0|    6|          0|
    |sub_ln127_4_reg_1765                                             |   5|   0|    5|          0|
    |sub_ln128_1_reg_1687                                             |   6|   0|    6|          0|
    |sub_ln128_4_reg_1694                                             |   5|   0|    5|          0|
    |tmp_14_reg_1710                                                  |   1|   0|    1|          0|
    |tmp_20_reg_1664                                                  |   1|   0|    1|          0|
    |tmp_2_reg_1486                                                   |  11|   0|   11|          0|
    |tmp_5_reg_1501                                                   |   1|   0|    1|          0|
    |tmp_6_reg_1507                                                   |  11|   0|   11|          0|
    |tmp_9_reg_1629                                                   |   1|   0|    1|          0|
    |tmp_reg_1480                                                     |   1|   0|    1|          0|
    |trunc_ln127_reg_1753                                             |   6|   0|    6|          0|
    |trunc_ln128_reg_1682                                             |   6|   0|    6|          0|
    |trunc_ln59_1_reg_1491                                            |  52|   0|   52|          0|
    |trunc_ln59_3_reg_1547                                            |  32|   0|   32|          0|
    |trunc_ln59_reg_1475                                              |  63|   0|   63|          0|
    |trunc_ln60_1_reg_1512                                            |  52|   0|   52|          0|
    |trunc_ln60_3_reg_1588                                            |  32|   0|   32|          0|
    |trunc_ln60_reg_1496                                              |  63|   0|   63|          0|
    |x_1_reg_1619                                                     |  30|   0|   30|          0|
    |x_2_ph_reg_1639                                                  |  31|   0|   31|          0|
    |x_next_loc_fu_168                                                |  32|   0|   32|          0|
    |y_1_reg_1624                                                     |  30|   0|   30|          0|
    |y_2_ph_reg_1644                                                  |  31|   0|   31|          0|
    |z_next_loc_fu_172                                                |  32|   0|   32|          0|
    |z_ph_reg_1649                                                    |  31|   0|   31|          0|
    |zext_ln127_1_reg_1748                                            |  31|   0|   32|          1|
    +-----------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                            |1304|   0| 1305|          1|
    +-----------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------+-----+-----+------------+----------------+--------------+
|     RTL Ports    | Dir | Bits|  Protocol  |  Source Object |    C Type    |
+------------------+-----+-----+------------+----------------+--------------+
|ap_clk            |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_rst            |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_start          |   in|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_done           |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_idle           |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|ap_ready          |  out|    1|  ap_ctrl_hs|  cordiccart2pol|  return value|
|x_in              |   in|   32|     ap_none|            x_in|        scalar|
|y_in              |   in|   32|     ap_none|            y_in|        scalar|
|r_out             |  out|   32|      ap_vld|           r_out|       pointer|
|r_out_ap_vld      |  out|    1|      ap_vld|           r_out|       pointer|
|theta_out         |  out|   32|      ap_vld|       theta_out|       pointer|
|theta_out_ap_vld  |  out|    1|      ap_vld|       theta_out|       pointer|
+------------------+-----+-----+------------+----------------+--------------+

