1.3. Напишите на языке SystemVerilog структурный модуль, описывающий следующую схему. (см. task 1_3.PNG)