# Femto RISC-V 32

## Introducci√≥n
En este informe se presenta el dise√±o y an√°lisis de un procesador basado en la arquitectura RISC-V, tomando como modelo base la familia FemtoRV. El dise√±o modular y bien documentado del FemtoRV ofrece una visi√≥n clara de las etapas involucradas en el procesamiento de instrucciones y la manipulaci√≥n de datos, elementos esenciales para comprender y desarrollar procesadores modernos y eficientes, por medio de diversas herramientas de software se mostrar√° c√≥mo se sintetiza, simula y valida el funcionamiento del procesador, permitiendo observar de manera pr√°ctica el flujo completo de dise√±o digital. La base conceptual y arquitect√≥nica del proyecto se apoya en la imagen que se muestra a continuaci√≥n, la cual servir√° como referencia para entender la organizaci√≥n interna del n√∫cleo.

<p align="center">
  <img src="images/Estrutucura_base.png" alt="Estructura FemtoRV" width="400"/>
</p>

<p align="center"><em>Figura 1. Arquitectura base del procesador FemtoRV</em></p>

En la imagen presentada del diagrama de bloques del procesador RV32I se pueden identificar varios m√≥dulos principales, cada uno con una funci√≥n espec√≠fica. La Unidad de Comunicaciones (ubicada a la izquierda) se encarga de las transferencias de datos entre el procesador y la memoria, gestionando operaciones de carga y almacenamiento (load/store) para diferentes tama√±os de dato. El m√≥dulo central, que incluye registros como rs1, rs2 y el registro de destino (dest_reg), administra la ejecuci√≥n de instrucciones aritm√©ticas y l√≥gicas, as√≠ como el flujo de datos internos. La ALU (Unidad Aritm√©tico-L√≥gica) realiza operaciones matem√°ticas y l√≥gicas de acuerdo con las instrucciones del programa, mientras que otros componentes, como el PC (Program Counter), controlan la secuencia de ejecuci√≥n de instrucciones, incrementando su valor seg√∫n el tipo de operaci√≥n realizada (salto, llamada, instrucci√≥n secuencial, etc.).

El procesador FemtoRV se distingue por su simplicidad y eficiencia. En su variante m√°s elemental, denominada FemtoRV-quark, implementa el conjunto de instrucciones RV32I utilizando √∫nicamente unas 400 l√≠neas de c√≥digo Verilog, lo que facilita su estudio, despliegue y personalizaci√≥n, convirti√©ndolo en un excelente punto de partida para este proyecto.

## Herramientas y Prerrequisitos
El desarrollo y la implementaci√≥n de un procesador requieren un conjunto de herramientas de software que cubren todo el flujo de dise√±o digital: desde la s√≠ntesis l√≥gica y la simulaci√≥n funcional, hasta la visualizaci√≥n de se√±ales y la generaci√≥n del layout f√≠sico. A continuaci√≥n se presentan las principales utilidades empleadas en este proyecto, junto con sus funciones y enlaces oficiales para instalaci√≥n y documentaci√≥n.

- **Yosys**  
  Herramienta de s√≠ntesis l√≥gica para convertir dise√±os en Verilog a netlists optimizadas. Permite aplicar transformaciones, verificar consistencia y preparar el dise√±o para flujos posteriores de implementaci√≥n.  
  [Repositorio oficial](https://github.com/YosysHQ/yosys)

- **Icarus Verilog**  
  Compilador y simulador de Verilog que facilita la verificaci√≥n funcional de m√≥dulos digitales. Es ampliamente usado en entornos educativos y de investigaci√≥n por su simplicidad y compatibilidad con est√°ndares.  
  [Repositorio oficial](https://github.com/steveicarus/iverilog)

- **GTKWave**  
  Visualizador de formas de onda que permite inspeccionar se√±ales generadas en simulaciones. Es esencial para depurar y analizar el comportamiento temporal de los circuitos digitales.  
  [Repositorio oficial](https://github.com/gtkwave/gtkwave)

- **ngspice**  
  Simulador de circuitos anal√≥gicos y mixtos basado en SPICE. Permite integrar modelos digitales con anal√≥gicos, lo que resulta √∫til en co-simulaci√≥n y validaci√≥n de sistemas mixtos.  
  [Repositorio oficial](https://github.com/imr/ngspice)

- **OpenSTA**  
  Herramienta de an√°lisis est√°tico de temporizaci√≥n (Static Timing Analysis). Verifica que el dise√±o cumpla con las restricciones de tiempo y asegura la correcta operaci√≥n a la frecuencia objetivo.  
  [Repositorio oficial](https://github.com/The-OpenROAD-Project/OpenSTA)

- **Magic**  
  Editor y verificador de layouts VLSI. Permite visualizar, modificar y comprobar reglas de dise√±o f√≠sico, siendo una pieza clave en el flujo de implementaci√≥n de ASICs.  
  [Repositorio oficial](https://github.com/RTimothyEdwards/magic)

- **OpenLane**  
  Flujo automatizado de dise√±o f√≠sico que integra m√∫ltiples herramientas (Yosys, OpenROAD, Magic, etc.) para llevar un dise√±o desde RTL hasta GDSII. Es la base de muchos proyectos de fabricaci√≥n abierta.  
  [Repositorio oficial](https://github.com/The-OpenROAD-Project/OpenLane)

- **TinyTapeout Build System**  
  Infraestructura de construcci√≥n y automatizaci√≥n para enviar dise√±os al flujo de fabricaci√≥n de TinyTapeout. Permite integrar proyectos en el ecosistema colaborativo y generar los artefactos necesarios para tapeout.  
  [Repositorio oficial](https://github.com/TinyTapeout/tt-support-tools)

## üí° Descripci√≥n de Hardware
El procesador Femto RISC-V 32 se basa en una arquitectura modular inspirada en la familia FemtoRV. En esta secci√≥n se introduce la organizaci√≥n interna del n√∫cleo, sus principales m√≥dulos y la forma en que interact√∫an para ejecutar el conjunto de instrucciones RV32I.  
‚úÖ[Ver m√°s detalles en `docs/hardware.md`](docs/hardware.md)‚úÖ

## ‚öôÔ∏è S√≠ntesis, Simulaci√≥n y Visualizaci√≥n
El flujo de dise√±o digital requiere validar el comportamiento del procesador mediante s√≠ntesis l√≥gica, simulaci√≥n funcional y an√°lisis de se√±ales. Aqu√≠ se describe c√≥mo emplear herramientas como Yosys, Icarus Verilog, ngspice y GTKWave para comprobar la correcta operaci√≥n del n√∫cleo.  
‚úÖ[Ver m√°s detalles en `docs/simulacion.md`](docs/simulacion.md)‚úÖ

## üî¨ Dise√±o en Tiny Tapeout
Tiny Tapeout ofrece un entorno colaborativo para llevar dise√±os digitales a fabricaci√≥n en silicio. En esta secci√≥n se explica c√≥mo integrar el procesador Femto RISC-V 32 en el flujo de Tiny Tapeout, incluyendo restricciones, preparaci√≥n de archivos y env√≠o del dise√±o.  
‚úÖ[Ver m√°s detalles en `docs/tinytapeout.md`](docs/tinytapeout.md)‚úÖ


## Conclusiones

### 1. Importancia de la simulaci√≥n y verificaci√≥n temprana
La simulaci√≥n en **Xyce** y demuestra la relevancia de validar cada bloque antes de integrarlo al sistema completo. Este enfoque modular permite detectar errores de descripci√≥n RTL, confirmar la correcta propagaci√≥n de se√±ales y garantizar que las operaciones aritm√©ticas cr√≠ticas funcionen como se espera. Al realizar simulaciones aisladas y luego post-s√≠ntesis, se asegura que el dise√±o no solo es correcto en teor√≠a, sino tambi√©n en su implementaci√≥n pr√°ctica dentro de un flujo de s√≠ntesis y mapeo hacia celdas est√°ndar. Esta metodolog√≠a reduce riesgos, facilita la depuraci√≥n y fortalece la reproducibilidad del proyecto, lo cual es esencial en entornos acad√©micos y de fabricaci√≥n real como para Tiny Tapeout.

### 2. S√≠ntesis y descripci√≥n de hardware como puente entre teor√≠a y pr√°ctica
El proceso de s√≠ntesis con **Yosys**, acompa√±ado de la verificaci√≥n de conexiones y el mapeo a librer√≠as est√°ndar como las de Sky130, evidencia c√≥mo la descripci√≥n en Verilog se transforma en un netlist optimizado y f√≠sicamente realizable. La documentaci√≥n detallada de los m√≥dulos (`femto.v`, `mult_32.v`, perif√©ricos UART, SPI RAM y SPI Flash) muestra que cada bloque cumple una funci√≥n espec√≠fica dentro del procesador Femto RISC-V, y que la l√≥gica de chip-select integra todo en un espacio de direcciones coherente. Este puente entre la teor√≠a del procesador y la pr√°ctica de s√≠ntesis asegura que el dise√±o sea portable, escalable y verificable, permitiendo que la arquitectura se materialice en silicio con fidelidad respecto a la intenci√≥n original del dise√±ador.

### 3. Fabricaci√≥n en Tiny Tapeout como culminaci√≥n del flujo
La posibilidad de llevar el dise√±o del Femto RISC-V a **Tiny Tapeout** representa la culminaci√≥n del flujo de dise√±o digital: desde la descripci√≥n RTL, pasando por simulaci√≥n, s√≠ntesis, verificaci√≥n post-s√≠ntesis y documentaci√≥n, hasta la fabricaci√≥n f√≠sica en un chip real. Tiny Tapeout democratiza el acceso a la fabricaci√≥n de circuitos integrados, permitiendo que proyectos como este pasen de ser ejercicios acad√©micos a prototipos tangibles. La integraci√≥n del multiplicador de 32 bits, la correcta gesti√≥n de perif√©ricos y la validaci√≥n del top module `femto.v` aseguran que el procesador pueda ejecutarse en hardware real. Este proceso no solo refuerza la teor√≠a aprendida, sino que tambi√©n brinda experiencia pr√°ctica en el ciclo completo de dise√±o de sistemas digitales, desde la idea hasta el silicio, consolidando conocimientos en simulaci√≥n, s√≠ntesis y verificaci√≥n como pilares fundamentales.

## Referencias

- [Xyce Documentation & Tutorials ‚Äì Sandia National Laboratories](https://xyce.sandia.gov/documentation-tutorials/)  
- [Ngspice User Manual (PDF oficial en SourceForge)](https://ngspice.sourceforge.io/docs/ngspice-manual.pdf)  
- [Tiny Tapeout ‚Äì Fabricaci√≥n accesible de ASICs](https://tinytapeout.com/)  
- [GitHub ‚Äì BrunoLevy/learn-fpga](https://github.com/BrunoLevy/learn-fpga)  
- [Yosys Open SYnthesis Suite Documentation](https://yosyshq.net/yosys/documentation.html)
- [Repositorio oficial del curso - Temas Digitales Avanzados](https://github.com/cicamargoba/VLSI/tree/main)
