<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1717939573" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/alv_VHDL_design_wrapper.dcp">
  <File Type="PA-TCL" Name="alv_VHDL_design_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="alv_VHDL_design_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="alv_VHDL_design_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="alv_VHDL_design_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="alv_VHDL_design_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="alv_VHDL_design_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="alv_VHDL_design_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="alv_VHDL_design_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="alv_VHDL_design_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_Block_entry1_proc.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_Block_entry1_proc.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_Block_entry1_proc_ALU_operation_MEM_RAM_AUTO_1R1W.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_Block_entry1_proc_ALU_operation_MEM_RAM_AUTO_1R1W.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_control_s_axi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_control_s_axi.vhd"/>
        <Attr Name="ImportTime" Val="1717919419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_data_exe_wb.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_data_exe_wb.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_data_exe_wb_Pipeline_exe.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_data_exe_wb_Pipeline_exe.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_data_exe_wb_Pipeline_l_data_a.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_data_exe_wb_Pipeline_l_data_a.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_data_exe_wb_Pipeline_l_data_b.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_data_exe_wb_Pipeline_l_data_b.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_data_exe_wb_Pipeline_write_back.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_data_exe_wb_Pipeline_write_back.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_fifo_w32_d50_A.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_fifo_w32_d50_A.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_flow_control_loop_pipe_sequential_init.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_flow_control_loop_pipe_sequential_init.vhd"/>
        <Attr Name="ImportTime" Val="1717919419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_gmem0_m_axi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_gmem0_m_axi.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_gmem1_m_axi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_gmem1_m_axi.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_gmem2_m_axi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_gmem2_m_axi.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_gmem3_m_axi.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_gmem3_m_axi.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_exe.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_exe.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_data_a.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_data_a.vhd"/>
        <Attr Name="ImportTime" Val="1717919415"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_data_b.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_data_b.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_operation.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_l_operation.vhd"/>
        <Attr Name="ImportTime" Val="1717919415"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_s_operation_data_op.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_s_operation_data_op.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_write_back.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_op_data_exe_wb_Pipeline_write_back.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_operation.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_operation.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_operation_Pipeline_l_operation.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_operation_Pipeline_l_operation.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_operation_Pipeline_s_operation_data_op.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_operation_Pipeline_s_operation_data_op.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_reset.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_reset.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_reset_Pipeline_clear_ALU_op.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_reset_Pipeline_clear_ALU_op.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_reset_Pipeline_clear_FIFO_a.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_reset_Pipeline_clear_FIFO_a.vhd"/>
        <Attr Name="ImportTime" Val="1717919417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_reset_Pipeline_clear_FIFO_b.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_reset_Pipeline_clear_FIFO_b.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_reset_Pipeline_clear_RAM_op.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_reset_Pipeline_clear_RAM_op.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL.vhd"/>
        <Attr Name="ImportTime" Val="1717919418"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/alv_VHDL_design/alv_VHDL_design.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/alv_VHDL_design/hdl/alv_VHDL_design_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_mul_32s_32s_32_2_1.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_mul_32s_32s_32_2_1.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/alv_VHDL_sdiv_32s_32s_32_36_1.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../HLS/solution1/impl/vhdl/alv_VHDL_sdiv_32s_32s_32_36_1.vhd"/>
        <Attr Name="ImportTime" Val="1717919416"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="alv_VHDL_design_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/alv_VHDL_design_wrapper.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_pc_4"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_us_1"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_us_2"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_us_0"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_pc_3"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_rst_ps7_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_pc_1"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_alv_VHDL_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_us_3"/>
  <BlockFileSet Type="BlockSrcs" Name="alv_VHDL_design_auto_pc_2"/>
</GenRun>
