# P6 课上回忆

> 这次算是久违的全过了
>
> 虽然理论上这算是（对于所有人）第二次的 P6，题目相比此前稍微简单一些
>
> 也算是稍微放心了了一些

## T1L4 jap

> I :  
>
> ​	vAddr ← GPR[29]  
>
> ​	Memory[vAddr] ← PC + 8  
>
> ​	GPR[29] ← GPR[29] - 4 
>
> I + 1 :  
>
> ​	PC ← PC31...28||target||02 

实现方式相当别扭。。

暴力从 CU 中引出一条 `jap` 线

当其为真时，使 `rt = 29` 

在 D 级控制同 `j/jal` 

在 E 级控制 令 `ALU` 的第一个输入为 0

其他的修改很常规，不多赘述

## T2L3 fdiv

> 执行时间为三个时钟周期，其余行为与 DIV 相同

直接在乘除法器中修改即可

应该没有人的写法连这种修改都做不到吧。。

## T3L6 lwmx

> 内存值大于寄存器值时写入5号寄存器，否则写入4号寄存器
>
> Vaddr ← GPR[base] + sign_extend(offset)
>
> Condition ← GPR[rt] < Memory[Vaddr]
>
> If condition:
>
> ​	GPR[5] ← Memory[Vaddr]
>
> else:
>
> ​	GPR[4] ← Memory[Vaddr]

由于我没有给转发预留过多修改空间，因此依靠阻塞来避免冲突

实现方式类似 `lw` ，仅需在最后一级做出判断

当 `lwmx` 在 E 级时无脑阻塞，M 和 W 级时（由于可以判断读出数据）根据判断结果进行转发/阻塞（类似正常情况）

（当然这么做显然使得关键路径过长了）

总之这个方法勉强可以通过。。的样子

-----

$$
fin
$$

