////////////////////////////////////////////////////////////////////////////////
//                              ARM Architecture:	                    		      //	
// 				                           Data Memory				                            //
// Created by: Amirmahdi Joudi			                                             //
// Revision by:								                                                       //
// Date:								                                                              //
////////////////////////////////////////////////////////////////////////////////

module Memory(
  input CLK,
  input RST,
  input SRAM_WE_N,
  input[16:0] SRAM_ADDR,
  inout[31:0] SRAM_DQ
);
  
  reg [7:0] mem[0:511];
  
  assign #30 SRAM_DQ = SRAM_WE_N ? {mem[SRAM_ADDR],mem[SRAM_ADDR + 1],mem[SRAM_ADDR + 2],mem[SRAM_ADDR + 3]} : 32'bzzzz_zzzz_zzzz_zzzz_zzzz_zzzz_zzzz_zzzz;
    
  always @(posedge CLK)
    if (~SRAM_WE_N)
      mem[SRAM_ADDR] = SRAM_DQ;
  
endmodule   

