+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rv|rst_controller_003|rst_controller|alt_rst_req_sync_uq1                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_003|rst_controller|alt_rst_sync_uq1                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_003|rst_controller                                                                        ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_003                                                                                       ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_002|rst_controller_002|alt_rst_req_sync_uq1                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_002|rst_controller_002|alt_rst_sync_uq1                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_002|rst_controller_002                                                                    ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_002                                                                                       ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_001|rst_controller_001                                                                    ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller_001                                                                                       ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller|rst_controller|alt_rst_req_sync_uq1                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller|rst_controller|alt_rst_sync_uq1                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller|rst_controller                                                                            ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|rst_controller                                                                                           ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|irq_synchronizer_001                                                                                     ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|irq_synchronizer                                                                                         ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|irq_mapper                                                                                               ; 4     ; 30             ; 2            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_1|the_onchip_memory2_s1_translator                                                       ; 115   ; 7              ; 19           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_1|the_vectorblox_orca_instruction_translator                                             ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_1                                                                                        ; 68    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_008                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_007                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_006                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_005                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                  ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_004                                                                  ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_003                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_002                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter_001                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|avalon_st_adapter                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_009|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_009|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_009|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_009                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_008|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_008|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_008|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_008                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_007|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_007|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_007|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_007                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_006|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_006|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_006|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_006                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_005|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_005|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_005|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_005                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_004|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_004|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_004|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_004                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_003|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_003                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_002|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_002                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_001|clock_xer                                                                  ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser_001                                                                            ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser|clock_xer                                                                      ; 127   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|crosser                                                                                ; 129   ; 2              ; 0            ; 2              ; 123    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                             ; 128   ; 3              ; 0            ; 3              ; 105    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                ; 46    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                             ; 110   ; 3              ; 0            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux_002                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux_001|arb|adder                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux_001|arb                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux_001                                                                            ; 247   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux|arb|adder                                                                      ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux|arb                                                                            ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_mux                                                                                ; 1223  ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_010                                                                          ; 126   ; 4              ; 2            ; 4              ; 245    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_009                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_008                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_007                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_006                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_005                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_004                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_003                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_002                                                                          ; 126   ; 4              ; 2            ; 4              ; 245    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux_001                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|rsp_demux                                                                              ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_010|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_010|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_010                                                                            ; 247   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_009                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_008                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_007                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_006                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_005                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_004                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_003                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_002|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_002|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_002                                                                            ; 247   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux_001                                                                            ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_mux                                                                                ; 125   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_demux_002                                                                          ; 125   ; 1              ; 2            ; 1              ; 123    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_demux_001                                                                          ; 136   ; 4              ; 11           ; 4              ; 245    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|cmd_demux                                                                              ; 144   ; 100            ; 3            ; 100            ; 1221   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter     ; 107   ; 3              ; 5            ; 3              ; 105    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_burst_adapter                                                                 ; 107   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_vectorblox_orca_data_limiter                                                       ; 248   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_m0_limiter                                                ; 248   ; 1              ; 1            ; 1              ; 256    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_013|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_013                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_012|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_012                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_011|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_011                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_010|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_010                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_009|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_009                                                                             ; 96    ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_008|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_008                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_007|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_007                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_006|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_006                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_005|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_005                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_004|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_004                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_003|the_default_decode                                                          ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_003                                                                             ; 114   ; 0              ; 2            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_002|the_default_decode                                                          ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_002                                                                             ; 114   ; 15             ; 6            ; 15             ; 123    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_001|the_default_decode                                                          ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router_001                                                                             ; 114   ; 0              ; 6            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router|the_default_decode                                                              ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|router                                                                                 ; 114   ; 0              ; 6            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_s0_agent_rdata_fifo                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_s0_agent_rsp_fifo                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_s0_agent|uncompressor                                     ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_s0_agent                                                  ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|switch_pio_s1_agent_rdata_fifo                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|switch_pio_s1_agent_rsp_fifo                                                           ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|switch_pio_s1_agent|uncompressor                                                       ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|switch_pio_s1_agent                                                                    ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|button_pio_s1_agent_rdata_fifo                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|button_pio_s1_agent_rsp_fifo                                                           ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|button_pio_s1_agent|uncompressor                                                       ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|button_pio_s1_agent                                                                    ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|led_pio_s1_agent_rdata_fifo                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|led_pio_s1_agent_rsp_fifo                                                              ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|led_pio_s1_agent|uncompressor                                                          ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|led_pio_s1_agent                                                                       ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                              ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                ; 136   ; 39             ; 0            ; 39             ; 95     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_agent|uncompressor                                                            ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_agent                                                                         ; 244   ; 22             ; 32           ; 22             ; 265    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_altpll_pll_slave_agent_rdata_fifo                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_altpll_pll_slave_agent_rsp_fifo                                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_altpll_pll_slave_agent|uncompressor                                                ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_altpll_pll_slave_agent                                                             ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_memory_mapped_reset_avalon_slave_agent_rdata_fifo                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_memory_mapped_reset_avalon_slave_agent_rsp_fifo                                    ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_memory_mapped_reset_avalon_slave_agent|uncompressor                                ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_memory_mapped_reset_avalon_slave_agent                                             ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                         ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_jtag_uart_avalon_jtag_slave_agent|uncompressor                                     ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_jtag_uart_avalon_jtag_slave_agent                                                  ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_onchip_memory2_s2_agent_rdata_fifo                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_onchip_memory2_s2_agent_rsp_fifo                                                   ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_onchip_memory2_s2_agent|uncompressor                                               ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_onchip_memory2_s2_agent                                                            ; 312   ; 39             ; 48           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_orca_timer_slave_agent|read_rsp_fifo                                               ; 154   ; 69             ; 0            ; 69             ; 111    ; 69              ; 69            ; 69              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_orca_timer_slave_agent|write_rsp_fifo                                              ; 154   ; 41             ; 0            ; 41             ; 111    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_orca_timer_slave_agent|read_burst_uncompressor                                     ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_orca_timer_slave_agent|check_and_align_address_to_size                             ; 11    ; 2              ; 2            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_orca_timer_slave_agent                                                             ; 289   ; 32             ; 52           ; 32             ; 279    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_master_master_agent                                                                ; 200   ; 37             ; 91           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_vectorblox_orca_data_agent                                                         ; 200   ; 37             ; 91           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_m0_agent                                                  ; 200   ; 37             ; 91           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|switch_pio_s1_translator                                                               ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|button_pio_s1_translator                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|led_pio_s1_translator                                                                  ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|sdram_s1_translator                                                                    ; 80    ; 4              ; 10           ; 4              ; 61     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_altpll_pll_slave_translator                                                        ; 115   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_memory_mapped_reset_avalon_slave_translator                                        ; 115   ; 5              ; 30           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_jtag_uart_avalon_jtag_slave_translator                                             ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_onchip_memory2_s2_translator                                                       ; 115   ; 7              ; 19           ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_s0_translator                                             ; 115   ; 4              ; 1            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_mm_clock_crossing_bridge_m0_translator                                             ; 115   ; 11             ; 2            ; 11             ; 109    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_master_master_translator                                                           ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0|the_vectorblox_orca_data_translator                                                    ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|mm_interconnect_0                                                                                        ; 537   ; 0              ; 1            ; 0              ; 505    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|data_cache_mux|aux_oimm_register                                ; 112   ; 13             ; 2            ; 13             ; 111    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|data_cache_mux|uc_oimm_register                                 ; 112   ; 48             ; 0            ; 48             ; 111    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|data_cache_mux|internal_oimm_register                           ; 112   ; 12             ; 0            ; 12             ; 111    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|data_cache_mux                                                  ; 302   ; 142            ; 162          ; 142            ; 246    ; 142             ; 142           ; 142             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|instruction_cache_mux|aux_oimm_register                         ; 112   ; 13             ; 2            ; 13             ; 111    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|instruction_cache_mux|uc_oimm_register                          ; 112   ; 48             ; 0            ; 48             ; 111    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|instruction_cache_mux|internal_oimm_register                    ; 112   ; 13             ; 2            ; 13             ; 111    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface|instruction_cache_mux                                           ; 302   ; 181            ; 162          ; 181            ; 246    ; 181             ; 181           ; 181             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|the_memory_interface                                                                 ; 699   ; 847            ; 400          ; 847            ; 1019   ; 847             ; 847           ; 847             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|vcp_port                                                                      ; 132   ; 9              ; 2            ; 9              ; 139    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|syscall                                                                       ; 333   ; 129            ; 35           ; 129            ; 271    ; 129             ; 129           ; 129             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|ls_unit                                                                       ; 153   ; 0              ; 11           ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|branch                                                                        ; 185   ; 0              ; 5            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|alu|\divide_gen:div                                                           ; 67    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X|alu                                                                           ; 153   ; 1              ; 8            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|X                                                                               ; 516   ; 0              ; 84           ; 0              ; 550    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|D|the_register_file|registers[0][31]__2|auto_generated                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|D|the_register_file|registers[0][31]__1|auto_generated                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|D|the_register_file                                                             ; 54    ; 0              ; 5            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|D                                                                               ; 139   ; 1              ; 0            ; 1              ; 249    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core|I                                                                               ; 104   ; 0              ; 2            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca|core                                                                                 ; 270   ; 0              ; 0            ; 0              ; 476    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_vectorblox_orca                                                                                      ; 591   ; 1440           ; 0            ; 1440           ; 1119   ; 1440            ; 1440          ; 1440            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_orca_timer                                                                                           ; 100   ; 88             ; 14           ; 88             ; 115    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_onchip_memory2|the_altsyncram|auto_generated                                                         ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_onchip_memory2                                                                                       ; 110   ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[2].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[1].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[0].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|read_crosser                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[2].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[1].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[0].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo|write_crosser                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|rsp_fifo                                                                    ; 113   ; 76             ; 0            ; 76             ; 37     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[2].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[1].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[0].u                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|read_crosser                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[2].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[1].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[0].u                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo|write_crosser                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge|cmd_fifo                                                                    ; 152   ; 75             ; 0            ; 75             ; 73     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_mm_clock_crossing_bridge                                                                             ; 109   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_memory_mapped_reset                                                                                  ; 38    ; 0              ; 31           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|rst_controller|alt_rst_req_sync_uq1                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|rst_controller|alt_rst_sync_uq1                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|rst_controller                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|p2b_adapter                                                                                   ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|b2p_adapter                                                                                   ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|transacto|p2m                                                                                 ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|transacto                                                                                     ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|p2b                                                                                           ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|b2p                                                                                           ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|fifo                                                                                          ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|timing_adt                                                                                    ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                      ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage           ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                        ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter        ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover         ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                      ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                     ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master|node                                                         ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master|jtag_phy_embedded_in_jtag_master                                                              ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_master                                                                                               ; 36    ; 1              ; 0            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r|rfifo|auto_generated                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_r                                                             ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw          ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                      ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                 ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w|wfifo|auto_generated                                        ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart|the_QD1_the_jtag_uart_scfifo_w                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_jtag_uart                                                                                            ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_altpll|sd1                                                                                           ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_altpll|stdsync2|dffpipe3                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_altpll|stdsync2                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|the_altpll                                                                                               ; 39    ; 31             ; 30           ; 31             ; 36     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|switch_pio                                                                                               ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|sdram|the_QD1_sdram_input_efifo_module                                                                   ; 45    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|sdram                                                                                                    ; 45    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; rv|led_pio                                                                                                  ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv|button_pio                                                                                               ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rv                                                                                                          ; 15    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
