<document>

<filing_date>
2020-05-18
</filing_date>

<publication_date>
2020-12-03
</publication_date>

<priority_date>
2019-05-28
</priority_date>

<ipc_classes>
G06N3/04,G06N3/063,G06N3/08,G06N3/10
</ipc_classes>

<assignee>
BULL
</assignee>

<inventors>
SINITAMBIRIVOUTIN, Emrick
BOURGE, Alban
MOGNOL, Meven
</inventors>

<docdb_family_id>
68138360
</docdb_family_id>

<title>
METHOD FOR IMPLEMENTING A HARDWARE ACCELERATOR OF A NEURAL NETWORK
</title>

<abstract>
The invention relates to a method for implementing a hardware accelerator of a neural network, comprising: a step of interpreting an algorithm of the neural network in binary format, converting the neural network algorithmin in binary format into a graphical representation, selecting base blocks from a library of predetermined base blocks, carrying out organisation of the selected base blocks, configuring internal parameters for the base blocks of the organisation in such a manner that the organisation of the selected and parameterised base blocks corresponds to the graphical representation, a step of determining an initial set of weights of the neural network, a step of completely synthesising the organisation of the selected and parameterised base blocks, on the one hand, in a preselected FPGA programmable logic circuit (41) in a hardware accelerator (42) of the neural network and, on the other hand, in a control software item for this hardware accelerator (42), this hardware accelerator (42) being specifically dedicated to the neural network so as to represent the whole of the architecture of the neural network without needing access to an external memory (44) for the FPGA programmable logic circuit (41) when passing from one layer to another layer of the neural network, a step of loading (48) the initial set of weights of the neural network in the hardware accelerator (42).
</abstract>

<claims>
1. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones, comprenant :
une étape (6, 30) d'interprétation d'un algorithme du réseau de neurones en format binaire,
o convertissant l'algorithme de réseau de neurones en format binaire (25) en une représentation sous forme de graphe,
o sélectionnant des blocs de base dans une bibliothèque (37) de blocs de base prédéterminés,
o réalisant (33) une organisation des blocs de base sélectionnés, o configurant des paramètres internes des blocs de base de l'organisation, o de sorte que l'organisation des blocs de base sélectionnés et paramétrés corresponde à ladite représentation sous forme de graphe,
une étape de détermination d'un jeu initial (36) de poids du réseau de neurones, une étape de synthétisation complète (13, 14) de l'organisation des blocs de base sélectionnés et paramétrés d'une part sur un circuit logique programmable FPGA (41) présélectionné en un accélérateur matériel (42) du réseau de neurones et d'autre part en un logiciel pilote de cet accélérateur matériel (42),
o cet accélérateur matériel (42) étant spécifiquement dédié au réseau de neurones de manière à être représentatif de l'ensemble de l'architecture du réseau neurones sans nécessiter d'accès à une mémoire externe (44) au circuit logique programmable FPGA (41) lors du passage d'une couche (71 à 75) à une autre couche (72 à 76) du réseau de neurones,
une étape de chargement (48) du jeu initial de poids du réseau de neurones dans l'accélérateur matériel (42).
2. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon la revendication 1, caractérisé en ce qu'il comporte, avant l'étape d'interprétation (6, 30)), une étape de binarisation (4, 20) de l'algorithme de réseau de neurones, incluant une opération de compression d'un format en virgule flottante vers un format binaire.
3. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon la revendication 1, caractérisé en ce qu'il comporte, avant l'étape d'interprétation (6, 30), une étape de sélection (2, 12) dans une bibliothèque (8, 37) de modèles prédéterminés d'algorithmes de réseau de neurones déjà en format binaire.
4. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que les paramètres internes comprennent la taille des données d'entrée du réseau de neurones.
5. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que le réseau de neurones est convolutif, et les paramètres internes comprennent aussi les tailles des convolutions du réseau de neurones.
6. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que l'algorithme du réseau de neurones en format binaire (25) est sous le format ONNX.
7. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que l'organisation des blocs de base sélectionnés et paramétrés est décrite par un code VHDL (15) représentatif d'un noyau d'accélération de l'accélérateur matériel (42).
8. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que l'étape de synthétisation (13, 14) et l'étape de chargement (48) sont réalisées par une communication entre un ordinateur hôte (46, 47) et une carte électronique FPGA (40) incluant le circuit logique programmable FPGA (41), cette communication étant avantageusement réalisée par l'intermédiaire du standard OpenCL au travers d'un canal de communication (49) de type PCI Express.
9. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon l'une quelconque des revendications précédentes, caractérisé en ce que le réseau de neurones est un réseau de neurones appliqué à la vision par ordinateur, de préférence à la vision par ordinateur embarqué.
10. Procédé d'implémentation d'un accélérateur matériel d'un réseau de neurones selon la revendication 9, caractérisé en ce que l'application à la vision par ordinateur est, une application à une caméra de surveillance, ou bien une application à un système de classification d'images, ou bien une application à un dispositif de vision embarqué sur véhicule automobile.
11. Carte électronique (40) comprenant :
un circuit logique programmable FPGA (41),
une mémoire externe au circuit logique programmable FPGA (44),
un accélérateur matériel d'un réseau de neurones :
o entièrement implémenté sur le circuit logique programmable FPGA (41), o spécifiquement dédié au réseau de neurones de manière à être représentatif de l'ensemble de l'architecture du réseau neurones sans nécessiter d'accès à une mémoire externe (44) au circuit logique programmable FPGA lors du passage d'une couche (71 à 75) à une autre couche (72 à 76) du réseau de neurones,
o comprenant :
■ une interface (45) vers la mémoire externe,
■ une interface (49) vers l'extérieur de la carte électronique,
■ un noyau d'accélération (42) comprenant successivement :
• un bloc de lecture (50) d'information,
• un bloc de sérialisation (60) d'information avec deux voies (77, 78) de sortie, l'une (77) pour envoyer des données d'entrée aux couches (70-76) du réseau de neurones, l'autre (78) pour configurer des poids au niveau des couches (70-76) du réseau de neurones,
• les couches (70-76) du réseau de neurones,
• un bloc de désérialisation (80) d'information,
• un bloc d'écriture (90) d'information.
12. Carte électronique selon la revendication 11, caractérisée en ce que le bloc de lecture (50) d'information comprend une mémoire tampon (55), et le bloc d'écriture (90) d'information comprend une mémoire tampon (95).
13. Appareil embarqué comprenant une carte électronique selon la revendication 11 ou selon la revendication 12.
14. Appareil embarqué selon la revendication 13, caractérisé en ce qu'il est un appareil embarqué de vision par ordinateur.
</claims>
</document>
