# 实验报告

实验题目：IP模块的调用		  姓名：牟真伟			学号：PB20051061

------

## 实验内容

​	利用宏功能模块调用（***MegaWizard***）产生一个存储器模块***mystorage***，并向其中填入数据，使得存储器的输出为正弦波，并使用SignaltapⅡ捕获和显示正弦波信号。

## 设计分析

​	利用quartus的宏功能模块调用（***MegaWizard***）调用IP产生一个存储器模块***mystorage***，存储器模块为1k x 8bit大小，地址为10位，输出位8位，利用matlab产生存储器数据，用0-255分别表示正弦波从最小值到最大值，将存储器数据装入存储器模块***mystorage***，用顶层实体调用改模块，存储器模块地址输入位10进制计数器输出，地址每个一个时钟周期加1，输出端利用SignaltapⅡ捕获和显示正弦波信号。

## 仿真结果记录

![image-20221113193404079](https://gitee.com/aweary/img/raw/master/img/202211131934218.png)

复位信号为低电平有效，当复位信号有效时，存储器输出为0地址的值128，复位信号无效时，存储器地址循环递增，信号输出为正弦波。

## 中间结果记录

全编译后资源占用情况：

![image-20221113185900800](https://gitee.com/aweary/img/raw/master/img/202211131907868.png)

电路总RTL结构图：

![image-20221113185928778](https://gitee.com/aweary/img/raw/master/img/202211131907757.png)

## FPGA验证结果记录

实验管脚约束情况如下：

![image-20221113185410059](https://gitee.com/aweary/img/raw/master/img/202211131907381.png)

clk为50Mhz时钟信号，reset为DIP0复位信号，低电平有效，由于实验箱上没有DA转换器，输出端采用SignaltapⅡ捕获和显示正弦波信号。

- SignaltapⅡ捕获和显示正弦波信号

  复位信号有效时

![1](https://gitee.com/aweary/img/raw/master/img/202211131907883.png)

​	复位信号无效时

![2](https://gitee.com/aweary/img/raw/master/img/202211131908939.png)

## 实验总结

​	本次实验通过调用IP核产生一个存储器模块，并用该存储器模块存储正弦波数据，输出正弦波信号。学习了如何调用厂商提供的IP核和如何调用SignaltapⅡ捕获和显示正弦波信号。

## VHDL源代码

```vhdl
-- 顶层实体
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity FPGA_EXP6_mzw is
	port(
		clk :IN std_logic;
		reset :IN std_logic;
		signal_out :OUT std_logic_vector(7 downto 0)
	);
end FPGA_EXP6_mzw;

architecture arch_FPGA_EXP6 of FPGA_EXP6_mzw is
	component mystorage port(
		address		: IN STD_LOGIC_VECTOR (9 DOWNTO 0);
		clock		: IN STD_LOGIC;
		q		: OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
	);
	end component;
	signal address :STD_LOGIC_VECTOR (9 DOWNTO 0):="0000000000";
	

begin
	storage: mystorage port map(address,clk,signal_out);

	process(clk,reset)
	begin
		if(reset = '0') then 
			address <= "0000000000";
		else
			if(clk'event and clk = '1') then 
				address <= address + 1;
			end if;
		end if;
	end process;

end arch_FPGA_EXP6;
            
-- 仿真 test bench
library ieee;
use ieee.std_logic_1164.all;

entity FPGA_EXP6_tb is
end FPGA_EXP6_tb;

architecture arch_FPGA_EXP6_tb of FPGA_EXP6_tb is
	component FPGA_EXP6_mzw port(
		clk :IN std_logic;
		reset :IN std_logic;
		signal_out :OUT std_logic_vector(7 downto 0)
	);
	end component;
	signal clk :std_logic;
	signal reset :std_logic;
	signal signal_out :std_logic_vector(7 downto 0);
begin
	fpga_exp6 :FPGA_EXP6_mzw port map(clk,reset,signal_out);
	
	process
	begin
		clk <= '0';
		wait for 20 ns;
		clk <= '1';
		wait for 20 ns;
	end process;
	
	process
	begin
		reset <= '0';
		wait for 50000 ns;
		reset <= '1';
		wait for 500000 ns;
	end process;
end arch_FPGA_EXP6_tb;            
```