Fitter report for myESystem
Fri Jul 04 15:50:26 2014
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 04 15:50:26 2014          ;
; Quartus II 64-Bit Version          ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; myESystem                                      ;
; Top-level Entity Name              ; myESystem                                      ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 3,450 / 33,216 ( 10 % )                        ;
;     Total combinational functions  ; 3,136 / 33,216 ( 9 % )                         ;
;     Dedicated logic registers      ; 2,037 / 33,216 ( 6 % )                         ;
; Total registers                    ; 2105                                           ;
; Total pins                         ; 171 / 475 ( 36 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 50,816 / 483,840 ( 11 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                 ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; my_controller:inst|sdram_0:the_sdram_0|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                   ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                  ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                  ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1   ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                ;                  ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1   ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                ;                  ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1   ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                ;                  ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                ;                  ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                     ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1  ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                    ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1 ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                      ; DATAIN           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_1         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_2         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_3         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_4         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_5         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                    ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_6         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_7         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_8         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_9         ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_10        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_11        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_12        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_13        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_14        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_15        ; REGOUT           ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                     ; OE               ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                     ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                    ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                    ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                    ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                    ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                    ; COMBOUT          ;                       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                    ; COMBOUT          ;                       ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                      ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+
; Location                    ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[16]      ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[17]        ; PIN_V2        ; QSF Assignment             ;
; Location                    ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment             ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[0]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[10]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[11]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[12]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[13]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[14]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[15]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[1]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[2]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[3]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[4]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[5]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[6]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[7]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[8]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[9]     ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+---------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5540 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5540 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5332    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in N:/MTE325/Lab2/myESystem.pin.


+-----------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                       ;
+---------------------------------------------+-------------------------------------------------------+
; Resource                                    ; Usage                                                 ;
+---------------------------------------------+-------------------------------------------------------+
; Total logic elements                        ; 3,450 / 33,216 ( 10 % )                               ;
;     -- Combinational with no register       ; 1413                                                  ;
;     -- Register only                        ; 314                                                   ;
;     -- Combinational with a register        ; 1723                                                  ;
;                                             ;                                                       ;
; Logic element usage by number of LUT inputs ;                                                       ;
;     -- 4 input functions                    ; 1719                                                  ;
;     -- 3 input functions                    ; 939                                                   ;
;     -- <=2 input functions                  ; 478                                                   ;
;     -- Register only                        ; 314                                                   ;
;                                             ;                                                       ;
; Logic elements by mode                      ;                                                       ;
;     -- normal mode                          ; 2822                                                  ;
;     -- arithmetic mode                      ; 314                                                   ;
;                                             ;                                                       ;
; Total registers*                            ; 2,105 / 34,593 ( 6 % )                                ;
;     -- Dedicated logic registers            ; 2,037 / 33,216 ( 6 % )                                ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )                                    ;
;                                             ;                                                       ;
; Total LABs:  partially or completely used   ; 273 / 2,076 ( 13 % )                                  ;
; User inserted logic elements                ; 0                                                     ;
; Virtual pins                                ; 0                                                     ;
; I/O pins                                    ; 171 / 475 ( 36 % )                                    ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                       ;
; Global signals                              ; 9                                                     ;
; M4Ks                                        ; 16 / 105 ( 15 % )                                     ;
; Total block memory bits                     ; 50,816 / 483,840 ( 11 % )                             ;
; Total block memory implementation bits      ; 73,728 / 483,840 ( 15 % )                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                        ;
; PLLs                                        ; 2 / 4 ( 50 % )                                        ;
; Global clocks                               ; 9 / 16 ( 56 % )                                       ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                         ;
; Average interconnect usage (total/H/V)      ; 6% / 7% / 6%                                          ;
; Peak interconnect usage (total/H/V)         ; 47% / 44% / 52%                                       ;
; Maximum fan-out node                        ; sdram_pll:inst2|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 1849                                                  ;
; Highest non-global fan-out signal           ; my_controller:inst|cpu_0:the_cpu_0|W_stall            ;
; Highest non-global fan-out                  ; 500                                                   ;
; Total fan-out                               ; 19279                                                 ;
; Average fan-out                             ; 3.46                                                  ;
+---------------------------------------------+-------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 3320 / 33216 ( 9 % ) ; 130 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1359                 ; 54                    ; 0                              ;
;     -- Register only                        ; 306                  ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 1655                 ; 68                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 1667                 ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 894                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 453                  ; 25                    ; 0                              ;
;     -- Register only                        ; 306                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 2704                 ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 310                  ; 4                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 2029                 ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 1961 / 33216 ( 5 % ) ; 76 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                   ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 264 / 2076 ( 12 % )  ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 171                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 50816                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 73728                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 16 / 105 ( 15 % )    ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )      ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 2211                 ; 118                   ; 2                              ;
;     -- Registered Input Connections         ; 2034                 ; 84                    ; 0                              ;
;     -- Output Connections                   ; 212                  ; 170                   ; 1949                           ;
;     -- Registered Output Connections        ; 4                    ; 133                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 18776                ; 828                   ; 1954                           ;
;     -- Registered Connections               ; 8625                 ; 517                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 186                  ; 286                   ; 1951                           ;
;     -- sld_hub:auto_hub                     ; 286                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1951                 ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 63                   ; 22                    ; 2                              ;
;     -- Output Ports                         ; 127                  ; 39                    ; 6                              ;
;     -- Bidir Ports                          ; 28                   ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 25                    ; 3                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27 ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 85                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DACLRCK       ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[7]       ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[7]       ; J22   ; 5        ; 65           ; 31           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[7]       ; E26   ; 5        ; 65           ; 31           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[7]       ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[7]       ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[7]       ; F23   ; 5        ; 65           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[7]       ; J21   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[7]       ; J20   ; 5        ; 65           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                        ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                            ; -                   ;
; I2C_SCLK    ; A6    ; 3        ; 3            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|iscl_oen ; -                   ;
; I2C_SDAT    ; B6    ; 3        ; 3            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen ; -                   ;
; LCD_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2] (inverted)                                                                               ; -                   ;
; SD_CMD      ; Y21   ; 6        ; 65           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sd_cmd:the_sd_cmd|data_dir                                                                                               ; -                   ;
; SD_DAT      ; AD24  ; 6        ; 65           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; my_controller:inst|sd_dat:the_sd_dat|data_dir                                                                                               ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 61 / 64 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 28 / 59 ( 47 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 56 ( 14 % )  ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 12 / 65 ( 18 % ) ; 3.3V          ; --           ;
; 6        ; 28 / 59 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; DACLRCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; HEX0[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; HEX3[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; HEX2[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; HEX5[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; HEX4[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; HEX7[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; HEX6[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; HEX1[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                ;
+----------------------------------+---------------------------------------------+-------------------------------------------+
; Name                             ; sdram_pll:inst2|altpll:altpll_component|pll ; aud_pll:inst1|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------------+-------------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll                  ; inst1|altpll_component|pll                ;
; PLL mode                         ; Normal                                      ; Normal                                    ;
; Compensate clock                 ; clock0                                      ; clock0                                    ;
; Compensated input/output pins    ; --                                          ; --                                        ;
; Self reset on gated loss of lock ; Off                                         ; Off                                       ;
; Gate lock counter                ; --                                          ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                    ; 27.0 MHz                                  ;
; Input frequency 1                ; --                                          ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                    ; 27.0 MHz                                  ;
; Nominal VCO frequency            ; 750.2 MHz                                   ; 540.0 MHz                                 ;
; VCO post scale                   ; --                                          ; --                                        ;
; VCO multiply                     ; --                                          ; --                                        ;
; VCO divide                       ; --                                          ; --                                        ;
; Freq min lock                    ; 33.33 MHz                                   ; 25.0 MHz                                  ;
; Freq max lock                    ; 66.67 MHz                                   ; 50.0 MHz                                  ;
; M VCO Tap                        ; 2                                           ; 0                                         ;
; M Initial                        ; 3                                           ; 1                                         ;
; M value                          ; 15                                          ; 20                                        ;
; N value                          ; 1                                           ; 1                                         ;
; Preserve PLL counter order       ; Off                                         ; Off                                       ;
; PLL location                     ; PLL_1                                       ; PLL_3                                     ;
; Inclk0 signal                    ; CLOCK_50                                    ; CLOCK_27                                  ;
; Inclk1 signal                    ; --                                          ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                          ; --                                        ;
+----------------------------------+---------------------------------------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                 ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; sdram_pll:inst2|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
; sdram_pll:inst2|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 3       ; 2       ; inst2|altpll_component|pll|clk[1] ;
; aud_pll:inst1|altpll:altpll_component|_clk0   ; clock0       ; 5    ; 8   ; 16.88 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ; inst1|altpll_component|pll|clk[0] ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                          ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |myESystem                                                                                                                ; 3450 (2)    ; 2037 (0)                  ; 68 (68)       ; 50816       ; 16   ; 0            ; 0       ; 0         ; 171  ; 0            ; 1413 (2)     ; 314 (0)           ; 1723 (0)         ; |myESystem                                                                                                                                                                                                                                                                   ;              ;
;    |aud_pll:inst1|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|aud_pll:inst1                                                                                                                                                                                                                                                     ;              ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|aud_pll:inst1|altpll:altpll_component                                                                                                                                                                                                                             ;              ;
;    |my_controller:inst|                                                                                                   ; 3318 (0)    ; 1961 (0)                  ; 0 (0)         ; 50816       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1357 (0)     ; 306 (0)           ; 1655 (1)         ; |myESystem|my_controller:inst                                                                                                                                                                                                                                                ;              ;
;       |aud_full:the_aud_full|                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |myESystem|my_controller:inst|aud_full:the_aud_full                                                                                                                                                                                                                          ;              ;
;       |audio_0:the_audio_0|                                                                                               ; 166 (0)     ; 141 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 69 (0)            ; 72 (0)           ; |myESystem|my_controller:inst|audio_0:the_audio_0                                                                                                                                                                                                                            ;              ;
;          |Audio:audio_0|                                                                                                  ; 166 (0)     ; 141 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 69 (0)            ; 72 (0)           ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0                                                                                                                                                                                                              ;              ;
;             |AUDIO_DAC_FIFO:wrapper|                                                                                      ; 166 (70)    ; 141 (59)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (11)      ; 69 (24)           ; 72 (35)          ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper                                                                                                                                                                                       ;              ;
;                |FIFO_16_256:u0|                                                                                           ; 96 (0)      ; 82 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 45 (0)            ; 37 (0)           ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0                                                                                                                                                                        ;              ;
;                   |dcfifo:dcfifo_component|                                                                               ; 96 (0)      ; 82 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 45 (0)            ; 37 (0)           ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component                                                                                                                                                ;              ;
;                      |dcfifo_v2j1:auto_generated|                                                                         ; 96 (23)     ; 82 (19)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (4)       ; 45 (17)           ; 37 (2)           ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated                                                                                                                     ;              ;
;                         |a_graycounter_6fc:wrptr_gp|                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp                                                                                          ;              ;
;                         |a_graycounter_g86:rdptr_g1p|                                                                     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p                                                                                         ;              ;
;                         |alt_synch_pipe_jcb:rs_dgwp|                                                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_jcb:rs_dgwp                                                                                          ;              ;
;                            |dffpipe_hd9:dffpipe17|                                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_jcb:rs_dgwp|dffpipe_hd9:dffpipe17                                                                    ;              ;
;                         |alt_synch_pipe_nc8:ws_dgrp|                                                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_nc8:ws_dgrp                                                                                          ;              ;
;                            |dffpipe_id9:dffpipe20|                                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|alt_synch_pipe_nc8:ws_dgrp|dffpipe_id9:dffpipe20                                                                    ;              ;
;                         |altsyncram_vk81:fifo_ram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altsyncram_vk81:fifo_ram                                                                                            ;              ;
;                            |altsyncram_brg1:altsyncram14|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altsyncram_vk81:fifo_ram|altsyncram_brg1:altsyncram14                                                               ;              ;
;                         |cmpr_t16:rdempty_eq_comp|                                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cmpr_t16:rdempty_eq_comp                                                                                            ;              ;
;                         |cmpr_t16:wrfull_eq_comp|                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|cmpr_t16:wrfull_eq_comp                                                                                             ;              ;
;                         |dffpipe_ngh:rdaclr|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |myESystem|my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_ngh:rdaclr                                                                                                  ;              ;
;       |audio_0_avalon_slave_0_arbitrator:the_audio_0_avalon_slave_0|                                                      ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |myESystem|my_controller:inst|audio_0_avalon_slave_0_arbitrator:the_audio_0_avalon_slave_0                                                                                                                                                                                   ;              ;
;       |button_pio:the_button_pio|                                                                                         ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |myESystem|my_controller:inst|button_pio:the_button_pio                                                                                                                                                                                                                      ;              ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                                     ;              ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 1574 (1262) ; 880 (694)                 ; 0 (0)         ; 45696       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 691 (565)    ; 99 (56)           ; 784 (641)        ; |myESystem|my_controller:inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_qed1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_d5g1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 279 (36)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (36)      ; 43 (0)            ; 143 (0)          ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                        ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                              ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_irf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_jrf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 318 (318)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 5 (5)             ; 173 (173)        ; |myESystem|my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 61 (61)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 36 (36)          ; |myESystem|my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 37 (37)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 10 (10)          ; |myESystem|my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |green_led_pio:the_green_led_pio|                                                                                   ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |myESystem|my_controller:inst|green_led_pio:the_green_led_pio                                                                                                                                                                                                                ;              ;
;       |green_led_pio_s1_arbitrator:the_green_led_pio_s1|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|green_led_pio_s1_arbitrator:the_green_led_pio_s1                                                                                                                                                                                               ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 160 (42)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (29)      ; 17 (0)            ; 90 (12)          ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |lcd_display:the_lcd_display|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|lcd_display:the_lcd_display                                                                                                                                                                                                                    ;              ;
;       |lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|                                                ; 22 (22)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |myESystem|my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave                                                                                                                                                                             ;              ;
;       |led_pio:the_led_pio|                                                                                               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |myESystem|my_controller:inst|led_pio:the_led_pio                                                                                                                                                                                                                            ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                           ;              ;
;       |my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |myESystem|my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch                                                                                                                                                           ;              ;
;       |open_i2c_0:the_open_i2c_0|                                                                                         ; 245 (0)     ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 130 (0)          ; |myESystem|my_controller:inst|open_i2c_0:the_open_i2c_0                                                                                                                                                                                                                      ;              ;
;          |i2c_master_top:open_i2c_0|                                                                                      ; 245 (80)    ; 130 (54)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (26)     ; 0 (0)             ; 130 (54)         ; |myESystem|my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0                                                                                                                                                                                            ;              ;
;             |i2c_master_byte_ctrl:byte_ctrl|                                                                              ; 165 (56)    ; 76 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (30)      ; 0 (0)             ; 76 (26)          ; |myESystem|my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl                                                                                                                                                             ;              ;
;                |i2c_master_bit_ctrl:bit_ctrl|                                                                             ; 109 (109)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 50 (50)          ; |myESystem|my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl                                                                                                                                ;              ;
;       |open_i2c_0_avalon_slave_0_arbitrator:the_open_i2c_0_avalon_slave_0|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|open_i2c_0_avalon_slave_0_arbitrator:the_open_i2c_0_avalon_slave_0                                                                                                                                                                             ;              ;
;       |red_led_pio:the_red_led_pio|                                                                                       ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |myESystem|my_controller:inst|red_led_pio:the_red_led_pio                                                                                                                                                                                                                    ;              ;
;       |red_led_pio_s1_arbitrator:the_red_led_pio_s1|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|red_led_pio_s1_arbitrator:the_red_led_pio_s1                                                                                                                                                                                                   ;              ;
;       |sd_clk:the_sd_clk|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |myESystem|my_controller:inst|sd_clk:the_sd_clk                                                                                                                                                                                                                              ;              ;
;       |sd_clk_s1_arbitrator:the_sd_clk_s1|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|sd_clk_s1_arbitrator:the_sd_clk_s1                                                                                                                                                                                                             ;              ;
;       |sd_cmd:the_sd_cmd|                                                                                                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |myESystem|my_controller:inst|sd_cmd:the_sd_cmd                                                                                                                                                                                                                              ;              ;
;       |sd_cmd_s1_arbitrator:the_sd_cmd_s1|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|sd_cmd_s1_arbitrator:the_sd_cmd_s1                                                                                                                                                                                                             ;              ;
;       |sd_dat:the_sd_dat|                                                                                                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |myESystem|my_controller:inst|sd_dat:the_sd_dat                                                                                                                                                                                                                              ;              ;
;       |sd_dat_s1_arbitrator:the_sd_dat_s1|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|sd_dat_s1_arbitrator:the_sd_dat_s1                                                                                                                                                                                                             ;              ;
;       |sdram_0:the_sdram_0|                                                                                               ; 343 (233)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (132)    ; 43 (2)            ; 162 (78)         ; |myESystem|my_controller:inst|sdram_0:the_sdram_0                                                                                                                                                                                                                            ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                      ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 86 (86)          ; |myESystem|my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                              ; 113 (61)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (25)      ; 2 (0)             ; 65 (36)          ; |myESystem|my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|               ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 18 (18)          ; |myESystem|my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1| ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |myESystem|my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                            ;              ;
;       |seven_seg_middle_pio:the_seven_seg_middle_pio|                                                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 15 (15)          ; |myESystem|my_controller:inst|seven_seg_middle_pio:the_seven_seg_middle_pio                                                                                                                                                                                                  ;              ;
;       |seven_seg_middle_pio_s1_arbitrator:the_seven_seg_middle_pio_s1|                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|seven_seg_middle_pio_s1_arbitrator:the_seven_seg_middle_pio_s1                                                                                                                                                                                 ;              ;
;       |seven_seg_pio:the_seven_seg_pio|                                                                                   ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |myESystem|my_controller:inst|seven_seg_pio:the_seven_seg_pio                                                                                                                                                                                                                ;              ;
;       |seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1                                                                                                                                                                                               ;              ;
;       |seven_seg_right_pio:the_seven_seg_right_pio|                                                                       ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |myESystem|my_controller:inst|seven_seg_right_pio:the_seven_seg_right_pio                                                                                                                                                                                                    ;              ;
;       |seven_seg_right_pio_s1_arbitrator:the_seven_seg_right_pio_s1|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|seven_seg_right_pio_s1_arbitrator:the_seven_seg_right_pio_s1                                                                                                                                                                                   ;              ;
;       |switch_pio:the_switch_pio|                                                                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |myESystem|my_controller:inst|switch_pio:the_switch_pio                                                                                                                                                                                                                      ;              ;
;       |switch_pio_s1_arbitrator:the_switch_pio_s1|                                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|switch_pio_s1_arbitrator:the_switch_pio_s1                                                                                                                                                                                                     ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                         ;              ;
;       |timer_0:the_timer_0|                                                                                               ; 144 (144)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 21 (21)           ; 99 (99)          ; |myESystem|my_controller:inst|timer_0:the_timer_0                                                                                                                                                                                                                            ;              ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                           ;              ;
;       |timer_1:the_timer_1|                                                                                               ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 25 (25)           ; 95 (95)          ; |myESystem|my_controller:inst|timer_1:the_timer_1                                                                                                                                                                                                                            ;              ;
;       |timer_1_s1_arbitrator:the_timer_1_s1|                                                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |myESystem|my_controller:inst|timer_1_s1_arbitrator:the_timer_1_s1                                                                                                                                                                                                           ;              ;
;    |sdram_pll:inst2|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|sdram_pll:inst2                                                                                                                                                                                                                                                   ;              ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |myESystem|sdram_pll:inst2|altpll:altpll_component                                                                                                                                                                                                                           ;              ;
;    |sld_hub:auto_hub|                                                                                                     ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |myESystem|sld_hub:auto_hub                                                                                                                                                                                                                                                  ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |myESystem|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                          ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |myESystem|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                        ;              ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; I2C_SCLK      ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; I2C_SDAT      ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SD_CMD        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; DACLRCK       ; Output   ; --            ; --            ; --                    ; --        ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; HEX0[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --        ;
; SW[16]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; KEY[1]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; I2C_SCLK                                                                                                                                                                 ;                   ;         ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSCL~0                         ; 1                 ; 6       ;
; I2C_SDAT                                                                                                                                                                 ;                   ;         ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSDA~0                         ; 0                 ; 6       ;
; SD_CMD                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|sd_cmd:the_sd_cmd|read_mux_out                                                                                                                 ; 0                 ; 6       ;
; SD_DAT                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|sd_dat:the_sd_dat|read_mux_out                                                                                                                 ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[7]~208                                                           ; 1                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[6]~233                                                           ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[5]~105                                                           ; 1                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[4]~132                                                           ; 0                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[3]~154                                                           ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[2]~177                                                           ; 1                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[1]~53                                                            ; 0                 ; 6       ;
; LCD_DATA[0]                                                                                                                                                              ;                   ;         ;
;      - my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[0]~80                                                            ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                               ;                   ;         ;
; CLOCK_50                                                                                                                                                                 ;                   ;         ;
; CLOCK_27                                                                                                                                                                 ;                   ;         ;
; SW[16]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial                            ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:sto_condition ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cmd_stop      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|wb_inta_o                                                                                  ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[7]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[3]                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|irq_flag                                                                                   ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[6]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|busy                           ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[5]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|al                                                                                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[4]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[3]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[2]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[1]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|sr[0]                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:sta_condition ; 1                 ; 6       ;
;      - my_controller:inst|reset_n_sources~0                                                                                                                              ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|nxt_state_decoder~0                                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~0                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]~0                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~0                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr[5]~1                                                                                   ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSDA~0                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~1                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]~2                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[15]~3                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[14]~5                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[13]~7                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[12]~9                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[9]~11                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[8]~13                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[11]~15                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]~17                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[7]~19                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[6]~21                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[5]~23                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[4]~25                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[3]~27                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[2]~29                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]~31                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[0]~33                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~2                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]~0                                                   ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~3                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~0                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[13]~1                                                                                 ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[2]~3                                                                                  ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|txr[0]~0                                                                                   ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|tip~0                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~2                                                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[2]~3                                                                                    ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~4                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~4                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~4                                                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~5                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~5                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~5                                                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[7]~7                                                                                    ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~8                                                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~6                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~6                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~7                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~7                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~9                                                                                       ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr~8                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~8                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~9                                                                                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|rxack~0                                                                                    ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~10                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer~10                                                                                    ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr~11                                                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|host_ack~4                                                  ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt~2                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt~3                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt~4                                                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|dSDA~0                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSCL~0                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|dSCL~0                         ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen~7                     ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_txd~4                                                  ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd~14                                                 ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|c_state~24                                                  ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cmd_ack~2                      ; 1                 ; 6       ;
;      - my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|ack_out~3                                                   ; 1                 ; 6       ;
; SW[1]                                                                                                                                                                    ;                   ;         ;
; KEY[1]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|button_pio:the_button_pio|d1_data_in[1]                                                                                                        ; 0                 ; 6       ;
;      - my_controller:inst|button_pio:the_button_pio|read_mux_out[1]~12                                                                                                   ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                    ;                   ;         ;
; KEY[0]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|button_pio:the_button_pio|d1_data_in[0]                                                                                                        ; 0                 ; 6       ;
;      - my_controller:inst|button_pio:the_button_pio|read_mux_out[0]~13                                                                                                   ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                    ;                   ;         ;
; SW[8]                                                                                                                                                                    ;                   ;         ;
; SW[5]                                                                                                                                                                    ;                   ;         ;
; SW[13]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|switch_pio:the_switch_pio|read_mux_out[13]                                                                                                     ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                    ;                   ;         ;
; SW[12]                                                                                                                                                                   ;                   ;         ;
; SW[3]                                                                                                                                                                    ;                   ;         ;
; KEY[3]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|button_pio:the_button_pio|d1_data_in[3]                                                                                                        ; 0                 ; 6       ;
;      - my_controller:inst|button_pio:the_button_pio|read_mux_out[3]~14                                                                                                   ; 0                 ; 6       ;
; SW[11]                                                                                                                                                                   ;                   ;         ;
; SW[2]                                                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|button_pio:the_button_pio|d1_data_in[2]                                                                                                        ; 0                 ; 6       ;
;      - my_controller:inst|button_pio:the_button_pio|read_mux_out[2]~15                                                                                                   ; 0                 ; 6       ;
; SW[10]                                                                                                                                                                   ;                   ;         ;
; SW[15]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|switch_pio:the_switch_pio|read_mux_out[15]                                                                                                     ; 1                 ; 6       ;
; SW[7]                                                                                                                                                                    ;                   ;         ;
; SW[14]                                                                                                                                                                   ;                   ;         ;
;      - my_controller:inst|switch_pio:the_switch_pio|read_mux_out[14]                                                                                                     ; 0                 ; 6       ;
; SW[6]                                                                                                                                                                    ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                                                                              ; PIN_D13            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                              ; PIN_N2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SW[16]                                                                                                                                                                                                                                ; PIN_V1             ; 85      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 159     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aud_pll:inst1|altpll:altpll_component|_clk0                                                                                                                                                                                           ; PLL_3              ; 99      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|Equal1~2                                                                                                                                                  ; LCCOMB_X30_Y27_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|Equal2~0                                                                                                                                                  ; LCCOMB_X30_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                           ; LCFF_X64_Y19_N1    ; 14      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|rdcnt_addr_ena                                                                          ; LCCOMB_X23_Y27_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rdreq                                                                             ; LCCOMB_X23_Y27_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wrreq~0                                                                           ; LCCOMB_X24_Y26_N16 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|LessThan1~0                                                                                                                                               ; LCCOMB_X23_Y27_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|LessThan2~1                                                                                                                                               ; LCCOMB_X30_Y27_N14 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|oAUD_BCK                                                                                                                                                  ; LCFF_X15_Y35_N9    ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; my_controller:inst|button_pio:the_button_pio|always1~0                                                                                                                                                                                ; LCCOMB_X33_Y15_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; LCCOMB_X35_Y25_N16 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|D_src1_hazard_M                                                                                                                                                                                    ; LCCOMB_X30_Y22_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|D_src2_hazard_M                                                                                                                                                                                    ; LCCOMB_X31_Y21_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                       ; LCFF_X36_Y21_N11   ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; LCFF_X33_Y16_N9    ; 75      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                                                    ; LCFF_X31_Y22_N27   ; 49      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|Equal183~0                                                                                                                                                                                         ; LCCOMB_X33_Y16_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                           ; LCCOMB_X34_Y22_N14 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[26]~8                                                                                                                                                                                 ; LCCOMB_X38_Y18_N26 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                    ; LCFF_X35_Y17_N19   ; 134     ; Output enable              ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_ienable_reg_irq4~1                                                                                                                                                                               ; LCCOMB_X37_Y20_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_ld_align_sh8                                                                                                                                                                                     ; LCCOMB_X34_Y22_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_stall                                                                                                                                                                                  ; LCFF_X35_Y17_N29   ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_status_reg_pie~2                                                                                                                                                                                 ; LCCOMB_X35_Y25_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                                       ; LCFF_X31_Y22_N11   ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                            ; LCCOMB_X37_Y20_N26 ; 500     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X20_Y16_N5    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y13_N16 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X24_Y13_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X25_Y13_N18 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X25_Y13_N16 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X20_Y16_N27   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[13]~13                      ; LCCOMB_X22_Y14_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[20]~20                      ; LCCOMB_X23_Y14_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[37]~33                      ; LCCOMB_X22_Y14_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X22_Y14_N18 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X20_Y16_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                              ; LCCOMB_X24_Y16_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[0]~11                                                                                                        ; LCCOMB_X24_Y13_N12 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[23]~20                                                                                                       ; LCCOMB_X24_Y13_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; LCFF_X24_Y13_N7    ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~2                                                                                                               ; LCCOMB_X23_Y14_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; LCFF_X23_Y21_N11   ; 11      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~0                                                                                                                                                                             ; LCCOMB_X24_Y22_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; LCCOMB_X30_Y25_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; LCCOMB_X29_Y25_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                        ; LCCOMB_X33_Y25_N20 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_wraddress[6]~5                                                                                                                                                                              ; LCCOMB_X33_Y25_N6  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                        ; LCCOMB_X36_Y25_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always3~0                                                                                                                                                       ; LCCOMB_X25_Y22_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~0                                                                                                                                         ; LCCOMB_X23_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|green_led_pio:the_green_led_pio|always0~0                                                                                                                                                                          ; LCCOMB_X30_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X16_Y19_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                           ; LCCOMB_X18_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; LCCOMB_X18_Y19_N18 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; LCCOMB_X18_Y19_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; LCFF_X17_Y20_N25   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; LCCOMB_X17_Y20_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; LCCOMB_X19_Y20_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X14_Y20_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; LCCOMB_X17_Y20_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; LCCOMB_X19_Y20_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X19_Y19_N2  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|led_pio:the_led_pio|always0~0                                                                                                                                                                                      ; LCCOMB_X30_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|data_out                                                                                                                      ; LCFF_X22_Y13_N25   ; 1629    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|data_out                                                                                                                      ; LCFF_X22_Y13_N25   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[2]~3                                                                                                                                                        ; LCCOMB_X17_Y16_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[7]~7                                                                                                                                                        ; LCCOMB_X16_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr[5]~1                                                                                                                                                       ; LCCOMB_X18_Y17_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[2]~11                                                                                                                  ; LCCOMB_X16_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]~0                                                                                                                       ; LCCOMB_X16_Y17_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~0                                                                                          ; LCCOMB_X16_Y16_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[13]~1                                                                                                                                                     ; LCCOMB_X18_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[2]~3                                                                                                                                                      ; LCCOMB_X18_Y17_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|txr[0]~0                                                                                                                                                       ; LCCOMB_X18_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|red_led_pio:the_red_led_pio|always0~0                                                                                                                                                                              ; LCCOMB_X30_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|reset_n_sources~0                                                                                                                                                                                                  ; LCCOMB_X27_Y12_N10 ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; my_controller:inst|sd_cmd:the_sd_cmd|data_dir                                                                                                                                                                                         ; LCFF_X32_Y16_N21   ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sd_dat:the_sd_dat|data_dir                                                                                                                                                                                         ; LCFF_X32_Y16_N1    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|Selector27~6                                                                                                                                                                                   ; LCCOMB_X17_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|Selector34~3                                                                                                                                                                                   ; LCCOMB_X18_Y13_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|WideOr16~0                                                                                                                                                                                     ; LCCOMB_X14_Y13_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                   ; LCCOMB_X22_Y13_N24 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                                                                                                                      ; LCCOMB_X18_Y14_N12 ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|f_select                                                                                                                                                                                       ; LCCOMB_X18_Y14_N30 ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[11]~4                                                                                                                                                                                   ; LCCOMB_X16_Y13_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                        ; LCCOMB_X18_Y14_N28 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                        ; LCCOMB_X18_Y14_N2  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always0~0                                                                    ; LCCOMB_X19_Y21_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always10~0                                                                   ; LCCOMB_X19_Y21_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always12~0                                                                   ; LCCOMB_X19_Y22_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always15~0                                                                   ; LCCOMB_X20_Y22_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~0                                                                    ; LCCOMB_X19_Y21_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always2~0                                                                    ; LCCOMB_X19_Y21_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always4~0                                                                    ; LCCOMB_X19_Y21_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always6~0                                                                    ; LCCOMB_X19_Y21_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always8~0                                                                    ; LCCOMB_X19_Y21_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~1                                                                                                                                               ; LCCOMB_X22_Y18_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~1                                                                                                                                                       ; LCCOMB_X23_Y21_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|seven_seg_middle_pio:the_seven_seg_middle_pio|always0~0                                                                                                                                                            ; LCCOMB_X29_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|seven_seg_pio:the_seven_seg_pio|always0~1                                                                                                                                                                          ; LCCOMB_X32_Y15_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|seven_seg_right_pio:the_seven_seg_right_pio|always0~0                                                                                                                                                              ; LCCOMB_X32_Y16_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|always0~0                                                                                                                                                                                      ; LCCOMB_X37_Y24_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|always0~1                                                                                                                                                                                      ; LCCOMB_X37_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|control_wr_strobe                                                                                                                                                                              ; LCCOMB_X36_Y24_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|period_h_wr_strobe                                                                                                                                                                             ; LCCOMB_X36_Y24_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|period_l_wr_strobe                                                                                                                                                                             ; LCCOMB_X36_Y24_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_0:the_timer_0|snap_strobe~4                                                                                                                                                                                  ; LCCOMB_X36_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|always0~0                                                                                                                                                                                      ; LCCOMB_X29_Y24_N12 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|always0~1                                                                                                                                                                                      ; LCCOMB_X29_Y24_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|control_wr_strobe                                                                                                                                                                              ; LCCOMB_X28_Y24_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|period_h_wr_strobe                                                                                                                                                                             ; LCCOMB_X28_Y24_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|period_l_wr_strobe                                                                                                                                                                             ; LCCOMB_X28_Y24_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; my_controller:inst|timer_1:the_timer_1|snap_strobe~4                                                                                                                                                                                  ; LCCOMB_X28_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_pll:inst2|altpll:altpll_component|_clk1                                                                                                                                                                                         ; PLL_1              ; 1829    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                              ; LCFF_X22_Y16_N1    ; 67      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                      ; LCCOMB_X21_Y17_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                     ; LCCOMB_X21_Y17_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                       ; LCCOMB_X22_Y16_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                           ; LCCOMB_X19_Y16_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                               ; LCCOMB_X21_Y17_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                               ; LCCOMB_X21_Y17_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                 ; LCCOMB_X22_Y14_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                           ; LCCOMB_X22_Y14_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                           ; LCCOMB_X21_Y14_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                   ; LCFF_X19_Y16_N29   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; LCFF_X20_Y16_N1    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                   ; LCFF_X19_Y16_N25   ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; LCFF_X20_Y16_N29   ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                   ; LCFF_X19_Y16_N3    ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                            ; LCCOMB_X19_Y16_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                  ; LCFF_X18_Y16_N9    ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                        ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                ; JTAG_X1_Y19_N0     ; 159     ; Global Clock         ; GCLK0            ; --                        ;
; aud_pll:inst1|altpll:altpll_component|_clk0                                                                                                                                 ; PLL_3              ; 99      ; Global Clock         ; GCLK11           ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; LCFF_X64_Y19_N1    ; 14      ; Global Clock         ; GCLK5            ; --                        ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|oAUD_BCK                                                                                        ; LCFF_X15_Y35_N9    ; 4       ; Global Clock         ; GCLK10           ; --                        ;
; my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|data_out                                                            ; LCFF_X22_Y13_N25   ; 1629    ; Global Clock         ; GCLK2            ; --                        ;
; my_controller:inst|reset_n_sources~0                                                                                                                                        ; LCCOMB_X27_Y12_N10 ; 2       ; Global Clock         ; GCLK12           ; --                        ;
; sdram_pll:inst2|altpll:altpll_component|_clk1                                                                                                                               ; PLL_1              ; 1829    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                    ; LCFF_X22_Y16_N1    ; 67      ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                         ; LCFF_X19_Y16_N29   ; 12      ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; my_controller:inst|cpu_0:the_cpu_0|W_stall                                                                                                                                                                                            ; 500     ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                    ; 134     ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                                                                    ; 127     ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[4]                                                                                                                                                                                    ; 103     ;
; my_controller:inst|cpu_0:the_cpu_0|M_ctrl_shift_rot                                                                                                                                                                                   ; 93      ;
; SW[16]                                                                                                                                                                                                                                ; 85      ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; 75      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_requests_sdram_0_s1~0                                                                                                                                       ; 60      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                              ; 60      ;
; my_controller:inst|sd_dat:the_sd_dat|Equal0~0                                                                                                                                                                                         ; 57      ;
; my_controller:inst|open_i2c_0_avalon_slave_0_arbitrator:the_open_i2c_0_avalon_slave_0|cpu_0_data_master_requests_open_i2c_0_avalon_slave_0                                                                                            ; 52      ;
; my_controller:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave                                                                                ; 50      ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_grant_vector[1]~2                                                                                                           ; 49      ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                                                    ; 49      ;
; my_controller:inst|cpu_0:the_cpu_0|d_write                                                                                                                                                                                            ; 47      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                                             ; 46      ;
; my_controller:inst|cpu_0:the_cpu_0|av_ld_or_div_done                                                                                                                                                                                  ; 45      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                        ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; 42      ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                           ; 42      ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                        ; 41      ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                        ; 41      ;
; my_controller:inst|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                   ; 41      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_granted_sdram_0_s1~1                                                                                                                                        ; 41      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[5]                                                                                                                                                                                    ; 39      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; 39      ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_stall                                                                                                                                                                                  ; 39      ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                                            ; 39      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                           ; 38      ;
; my_controller:inst|cpu_0:the_cpu_0|E_wrctl_data_ienable_reg_irq1~2                                                                                                                                                                    ; 38      ;
; my_controller:inst|cpu_0:the_cpu_0|F_kill~2                                                                                                                                                                                           ; 37      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                            ; 36      ;
; my_controller:inst|seven_seg_middle_pio_s1_arbitrator:the_seven_seg_middle_pio_s1|cpu_0_data_master_requests_seven_seg_middle_pio_s1~0                                                                                                ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                   ; 35      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_data_rd_addr_nxt[0]~0                                                                                                                                                                         ; 35      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                            ; 35      ;
; my_controller:inst|timer_1:the_timer_1|Equal6~1                                                                                                                                                                                       ; 34      ;
; my_controller:inst|timer_1:the_timer_1|Equal6~0                                                                                                                                                                                       ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                                                                                    ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                                                                                    ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1_hazard_M                                                                                                                                                                                    ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                   ; 34      ;
; my_controller:inst|cpu_0:the_cpu_0|M_pipe_flush_waddr[0]~1                                                                                                                                                                            ; 33      ;
; my_controller:inst|cpu_0:the_cpu_0|M_pipe_flush_waddr[0]~0                                                                                                                                                                            ; 33      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                          ; 33      ;
; my_controller:inst|timer_0:the_timer_0|snap_strobe~4                                                                                                                                                                                  ; 32      ;
; my_controller:inst|timer_1:the_timer_1|snap_strobe~4                                                                                                                                                                                  ; 32      ;
; my_controller:inst|timer_0:the_timer_0|always0~1                                                                                                                                                                                      ; 32      ;
; my_controller:inst|timer_0:the_timer_0|always0~0                                                                                                                                                                                      ; 32      ;
; my_controller:inst|timer_1:the_timer_1|always0~1                                                                                                                                                                                      ; 32      ;
; my_controller:inst|timer_1:the_timer_1|always0~0                                                                                                                                                                                      ; 32      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                                           ; 32      ;
; my_controller:inst|timer_1:the_timer_1|Equal6~3                                                                                                                                                                                       ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[15]~0                                                                                                                                                                                         ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|D_src2_hazard_M                                                                                                                                                                                    ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|D_src2_hazard_W                                                                                                                                                                                    ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|D_src1_hazard_M                                                                                                                                                                                    ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|D_src1_hazard_W                                                                                                                                                                                    ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|M_ctrl_shift_rot_right                                                                                                                                                                             ; 32      ;
; my_controller:inst|seven_seg_right_pio:the_seven_seg_right_pio|always0~0                                                                                                                                                              ; 32      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000000010                                                                                                                                                                              ; 32      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                                                                         ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                  ; 29      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|nxt_state_decoder~0                                                                                                             ; 29      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[0]~11                                                                                                        ; 29      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[0]                                                                                                                                                                                       ; 29      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[22]~7                                                                                                                                                                                 ; 28      ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[16]~5                                                                                                           ; 27      ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~68                                                                                                                                   ; 27      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_rdctl_inst                                                                                                                                                                                  ; 27      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                    ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                        ; 26      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                                        ; 26      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|clk_en                                                                                             ; 26      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                                       ; 26      ;
; my_controller:inst|sdram_0:the_sdram_0|f_select                                                                                                                                                                                       ; 25      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                                                   ; 25      ;
; my_controller:inst|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; 25      ;
; my_controller:inst|sdram_0:the_sdram_0|za_valid                                                                                                                                                                                       ; 25      ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_address[1]                                                                                                                                ; 25      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[3]                                                                                                                                                                                       ; 25      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                               ; 24      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                            ; 24      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[1]                                                                                                                                                                                       ; 24      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[2]                                                                                                                                                                                       ; 24      ;
; my_controller:inst|sdram_0:the_sdram_0|refresh_request                                                                                                                                                                                ; 24      ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_waitrequest                                                                                                                                   ; 24      ;
; my_controller:inst|timer_0_s1_arbitrator:the_timer_0_s1|cpu_0_data_master_requests_timer_0_s1                                                                                                                                         ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                      ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                          ; 22      ;
; my_controller:inst|timer_1_s1_arbitrator:the_timer_1_s1|cpu_0_data_master_requests_timer_1_s1                                                                                                                                         ; 22      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                            ; 22      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000000001                                                                                                                                                                              ; 22      ;
; my_controller:inst|cpu_0:the_cpu_0|M_iw[4]                                                                                                                                                                                            ; 21      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; 21      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                           ; 20      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.001000000                                                                                                                                                                              ; 20      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_granted_sdram_0_s1~0                                                                                                                                 ; 19      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[4]                                                                                                                                                                                       ; 19      ;
; my_controller:inst|cpu_0:the_cpu_0|d_read                                                                                                                                                                                             ; 19      ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                           ; 19      ;
; my_controller:inst|sdram_0:the_sdram_0|always5~2                                                                                                                                                                                      ; 18      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cmd_ack                                                                                            ; 18      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|gen_clken~0                                                                                        ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[20]~20                      ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                           ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                           ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[5]                                                                                                                                                                                       ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[6]                                                                                                                                                                                       ; 18      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[7]                                                                                                                                                                                       ; 18      ;
; my_controller:inst|sdram_0:the_sdram_0|init_done                                                                                                                                                                                      ; 18      ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                           ; 18      ;
; my_controller:inst|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|cpu_0_data_master_requests_seven_seg_pio_s1                                                                                                                       ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|av_sign_bit~2                                                                                                                                                                                      ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|M_ctrl_ld_signed                                                                                                                                                                                   ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_hi_imm16~0                                                                                                                                                                                  ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                           ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                           ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; 17      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                       ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                          ; 16      ;
; my_controller:inst|timer_0:the_timer_0|period_l_wr_strobe                                                                                                                                                                             ; 16      ;
; my_controller:inst|timer_0:the_timer_0|period_h_wr_strobe                                                                                                                                                                             ; 16      ;
; my_controller:inst|timer_1:the_timer_1|period_l_wr_strobe                                                                                                                                                                             ; 16      ;
; my_controller:inst|timer_1:the_timer_1|period_h_wr_strobe                                                                                                                                                                             ; 16      ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~0                                                                                                                                         ; 16      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]~2                                                                                           ; 16      ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always3~0                                                                                                                                                       ; 16      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; 16      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                 ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr~22                          ; 16      ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~66                                                                                                                               ; 16      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|comb~0                                                                                                                                                                        ; 16      ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|Equal1~2                                                                                                                                                  ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|D_src2_imm[15]~6                                                                                                                                                                                   ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|M_ld_align_sh16                                                                                                                                                                                    ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                           ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                            ; 16      ;
; my_controller:inst|seven_seg_pio:the_seven_seg_pio|always0~1                                                                                                                                                                          ; 16      ;
; my_controller:inst|seven_seg_middle_pio:the_seven_seg_middle_pio|always0~0                                                                                                                                                            ; 16      ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|Equal2~0                                                                                                                                                  ; 16      ;
; my_controller:inst|sdram_0:the_sdram_0|WideOr9~0                                                                                                                                                                                      ; 16      ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                ; 16      ;
; my_controller:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_granted_sysid_control_slave~1                                                                                                             ; 15      ;
; my_controller:inst|seven_seg_right_pio_s1_arbitrator:the_seven_seg_right_pio_s1|cpu_0_data_master_requests_seven_seg_right_pio_s1                                                                                                     ; 15      ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                         ; 15      ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_hi_imm16~1                                                                                                                                                                                  ; 15      ;
; my_controller:inst|cpu_0:the_cpu_0|i_read                                                                                                                                                                                             ; 15      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; 14      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                    ; 14      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                    ; 14      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|wb_dat_o[0]~0                                                                                                                                                  ; 13      ;
; my_controller:inst|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                                                                              ; 13      ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[13]~13                      ; 13      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000001000                                                                                                                                                                              ; 13      ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|cpu_0_data_master_granted_lcd_display_control_slave~0                                                                                           ; 13      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial                                                                                                ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; 12      ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[11]~4                                                                                                                                                                                   ; 12      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|ld                                                                                                                              ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.011                                                                                                                                                                                    ; 12      ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.000                                                                                                                                                                                    ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_in_a_read_cycle~0                                                                                                           ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_line[6]                                                                                                                                                                                    ; 12      ;
; my_controller:inst|sdram_0:the_sdram_0|pending~11                                                                                                                                                                                     ; 12      ;
; my_controller:inst|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                   ; 11      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]~0                                                                                                                       ; 11      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; 11      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                                                               ; 11      ;
; my_controller:inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; 11      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; 11      ;
; my_controller:inst|sdram_0:the_sdram_0|Equal0~3                                                                                                                                                                                       ; 11      ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.101                                                                                                                                                                                    ; 11      ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                               ; 11      ;
; my_controller:inst|led_pio_s1_arbitrator:the_led_pio_s1|cpu_0_data_master_requests_led_pio_s1                                                                                                                                         ; 11      ;
; my_controller:inst|sdram_0:the_sdram_0|m_addr[7]~3                                                                                                                                                                                    ; 11      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.100000000                                                                                                                                                                              ; 11      ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000000100                                                                                                                                                                              ; 11      ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                    ; 11      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[10]                                                                                                                                                                                      ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                          ; 10      ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_rdreq                                                                             ; 10      ;
; my_controller:inst|timer_1:the_timer_1|Equal6~4                                                                                                                                                                                       ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                         ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                         ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                         ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                         ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                         ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                          ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                          ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                          ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                          ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                          ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                                                               ; 10      ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|valid_wrreq~0                                                                           ; 10      ;
; my_controller:inst|switch_pio_s1_arbitrator:the_switch_pio_s1|cpu_0_data_master_granted_switch_pio_s1                                                                                                                                 ; 10      ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|iack_o~0                                                                                                                                                       ; 10      ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always15~0                                                                   ; 10      ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.010                                                                                                                                                                                    ; 10      ;
; my_controller:inst|red_led_pio_s1_arbitrator:the_red_led_pio_s1|cpu_0_data_master_requests_red_led_pio_s1                                                                                                                             ; 10      ;
; my_controller:inst|green_led_pio_s1_arbitrator:the_green_led_pio_s1|cpu_0_data_master_requests_green_led_pio_s1                                                                                                                       ; 10      ;
; my_controller:inst|sdram_0:the_sdram_0|i_addr[11]                                                                                                                                                                                     ; 10      ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|LessThan1~0                                                                                                                                               ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[8]                                                                                                                                                                                       ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[9]                                                                                                                                                                                       ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[11]                                                                                                                                                                                      ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[12]                                                                                                                                                                                      ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[13]                                                                                                                                                                                      ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[14]                                                                                                                                                                                      ; 10      ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[15]                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                          ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                          ; 9       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~243                                                                                                                              ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_b_not_src~4                                                                                                                                                                                 ; 9       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_read                                                                                                   ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_data_rd_addr_nxt[2]~6                                                                                                                                                                         ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_data_rd_addr_nxt[1]~4                                                                                                                                                                         ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|F_ic_data_rd_addr_nxt[0]~2                                                                                                                                                                         ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset[2]                                                                                                                                                                               ; 9       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; 9       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[2]                                                ; 9       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|rdcnt_addr_ena                                                                          ; 9       ;
; my_controller:inst|switch_pio_s1_arbitrator:the_switch_pio_s1|cpu_0_data_master_granted_switch_pio_s1~1                                                                                                                               ; 9       ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_run~4                                                                                                                    ; 9       ;
; my_controller:inst|sdram_0:the_sdram_0|m_count[1]                                                                                                                                                                                     ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                                                                            ; 9       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_qualified_request_sdram_0_s1~4                                                                                                                              ; 9       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                  ; 9       ;
; my_controller:inst|seven_seg_pio:the_seven_seg_pio|always0~0                                                                                                                                                                          ; 9       ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.010000000                                                                                                                                                                              ; 9       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal1~0                                                                                                                             ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                                                                     ; 9       ;
; my_controller:inst|timer_0:the_timer_0|period_l_wr_strobe~2                                                                                                                                                                           ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                           ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                           ; 9       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                           ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                              ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|txr[0]~0                                                                                                                                                       ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[2]~3                                                                                                                                                      ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|prer[13]~1                                                                                                                                                     ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_start                                                                                                  ; 8       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                           ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr[5]~1                                                                                                                                                       ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[7]                                                                                                                                                          ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[5]                                                                                                                                                          ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_ack                                                                                                    ; 8       ;
; my_controller:inst|timer_1:the_timer_1|Equal6~2                                                                                                                                                                                       ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                        ; 8       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.idle                                                                                       ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[2]                                                ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[1]                                                ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[0]                                                ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[3]                                                ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[5]                                                ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                     ; 8       ;
; my_controller:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_granted_sysid_control_slave                                                                                                               ; 8       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~4                                                                                                                ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|LessThan2~1                                                                                                                                               ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                           ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|av_fill_bit                                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal4~3                                                                                                                                                                                           ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_ld_align_sh8                                                                                                                                                                                     ; 8       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_qualified_request_sdram_0_s1~0                                                                                                                       ; 8       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module                                                                                                  ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[31]~51                                                                                                                                                                        ; 8       ;
; my_controller:inst|led_pio:the_led_pio|always0~0                                                                                                                                                                                      ; 8       ;
; my_controller:inst|red_led_pio:the_red_led_pio|always0~0                                                                                                                                                                              ; 8       ;
; my_controller:inst|green_led_pio:the_green_led_pio|always0~0                                                                                                                                                                          ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[16]~29                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[17]~27                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[18]~25                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[19]~23                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[20]~21                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[21]~19                                                                                                                                                                        ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal183~0                                                                                                                                                                                         ; 8       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|SEL_Cont[2]                                                                                                                                               ; 8       ;
; my_controller:inst|cpu_0:the_cpu_0|M_mem_byte_en[0]                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                              ; 7       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_write                                                                                                  ; 7       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_idle                                                                                                   ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_tag_wraddress[6]~5                                                                                                                                                                              ; 7       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~0                                                                    ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~0                                                                                                                                                                             ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[5]                                                ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[3]                                                ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[0]                                                ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[4]                                                ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[6]                                                ; 7       ;
; my_controller:inst|sdram_0:the_sdram_0|i_count[1]                                                                                                                                                                                     ; 7       ;
; my_controller:inst|button_pio_s1_arbitrator:the_button_pio_s1|cpu_0_data_master_requests_button_pio_s1                                                                                                                                ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[26]~8                                                                                                                                                                                 ; 7       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; my_controller:inst|audio_0_avalon_slave_0_arbitrator:the_audio_0_avalon_slave_0|cpu_0_data_master_granted_audio_0_avalon_slave_0~1                                                                                                    ; 7       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|always2~0                                                                                                                                                                              ; 7       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|fifo_contains_ones_n                                           ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[26]~61                                                                                                                                                                        ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[27]~59                                                                                                                                                                        ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[28]~57                                                                                                                                                                        ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[30]~53                                                                                                                                                                        ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_cdr                       ; 7       ;
; my_controller:inst|sdram_0:the_sdram_0|m_state.000100000                                                                                                                                                                              ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[23]~15                                                                                                                                                                        ; 7       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[2]~1                                                                                                     ; 7       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[2]~0                                                                                                     ; 7       ;
; my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|data_out                                                                                                                      ; 7       ;
; my_controller:inst|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                                     ; 7       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|SEL_Cont[3]                                                                                                                                               ; 7       ;
; my_controller:inst|timer_1_s1_arbitrator:the_timer_1_s1|cpu_0_data_master_requests_timer_1_s1~4                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                          ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                              ; 6       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|Equal0~0                                                                                                                        ; 6       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|Selector10~0                                                                                                                    ; 6       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[6]                                                                                                                                                          ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|clr_break_line                                                                                                                                                                                     ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                             ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 6       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[6]                                                ; 6       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[4]                                                ; 6       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[1]                                                ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[8]                                                                                                                                                                                            ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[6]                                                                                                                                                                                            ; 6       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[31]~125                                                                                                                              ; 6       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter_next_value[0]~0                                                                                                                                  ; 6       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_0                                                        ; 6       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                          ; 6       ;
; my_controller:inst|sdram_0:the_sdram_0|comb~0                                                                                                                                                                                         ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                                                            ; 6       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                                                                      ; 6       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                               ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[25]~63                                                                                                                                                                        ; 6       ;
; my_controller:inst|button_pio_s1_arbitrator:the_button_pio_s1|cpu_0_data_master_requests_button_pio_s1~1                                                                                                                              ; 6       ;
; my_controller:inst|sd_dat_s1_arbitrator:the_sd_dat_s1|cpu_0_data_master_requests_sd_dat_s1~0                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[6]~24                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[6]~49                                                                                                                                                                         ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[7]~23                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[7]~47                                                                                                                                                                         ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[8]~22                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[9]~21                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[10]~20                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[11]~19                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[12]~18                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[13]~17                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[14]~16                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[15]~15                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[16]~14                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[17]~13                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[18]~12                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[19]~11                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[20]~10                                                                                                                                                                                      ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[21]~9                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[22]~8                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[22]~17                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[24]~6                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[24]~13                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[2]~5                                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[2]~11                                                                                                                                                                         ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[3]~4                                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[3]~9                                                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[4]~3                                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[4]~7                                                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[5]~2                                                                                                                                                                                        ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[5]~5                                                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[0]~3                                                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[1]~1                                                                                                                                                                          ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[13]                                                                                                                                                                                           ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[15]                                                                                                                                                                                           ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[16]                                                                                                                                                                                           ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                          ; 6       ;
; my_controller:inst|timer_1_s1_arbitrator:the_timer_1_s1|cpu_0_data_master_requests_timer_1_s1~3                                                                                                                                       ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                    ; 6       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                   ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ic_fill_starting~1_wirecell                                                                                                                                                                      ; 5       ;
; my_controller:inst|timer_0:the_timer_0|control_wr_strobe                                                                                                                                                                              ; 5       ;
; my_controller:inst|timer_1:the_timer_1|control_wr_strobe                                                                                                                                                                              ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|updated_one_count~4                                            ; 5       ;
; my_controller:inst|sdram_0:the_sdram_0|m_next~19                                                                                                                                                                                      ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_5                                                                       ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_4                                                                       ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSCL                                                                                               ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|host_ack                                                                                                                        ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|wb_wacc~0                                                                                                                                                      ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[4]                                                                                                                                                          ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_3                                                                       ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSDA                                                                                               ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[1]                                                                                                                     ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[0]                                                                                                                     ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_2                                                                       ; 5       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.start_a                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|Equal0~0                                                                                                             ; 5       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[7]                                                ; 5       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|counter13a[8]                                                ; 5       ;
; my_controller:inst|sdram_0:the_sdram_0|i_count[2]                                                                                                                                                                                     ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_ienable_reg_irq4~1                                                                                                                                                                               ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[7]                                                                                                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_dst_regnum[2]~3                                                                                                                                                                                  ; 5       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[1]~52                                                                                                                                ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arbitration_holdoff_internal~0                                                                                                                                     ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_1                                                                       ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|updated_one_count~0                                                          ; 5       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_waits_for_read~0                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~2                                                                                                     ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[29]~72                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[0]                                                                                                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_status_reg_pie                                                                                                                                                                                   ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                              ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                                                               ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|in_a_write_cycle                                                                                                                                                              ; 5       ;
; my_controller:inst|sdram_0:the_sdram_0|Selector41~5                                                                                                                                                                                   ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[8]~71                                                                                                                                                                         ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[9]~70                                                                                                                                                                         ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[10]~69                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[11]~68                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[12]~67                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[13]~66                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[14]~65                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[15]~64                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal4~1                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[22]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_dst_regnum[2]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_dst_regnum[3]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_dst_regnum[0]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_dst_regnum[1]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                                       ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_dst_regnum[4]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_requests_sdram_0_s1~0                                                                                                                                ; 5       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal0~0                                                                                                                             ; 5       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[11]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[12]                                                                                                                                                                                    ; 5       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                               ; 5       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module                                                                                         ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_br_result~0                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[25]~31                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[26]~30                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[27]~29                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[28]~28                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[29]~27                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[30]~26                                                                                                                                                                                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[23]~7                                                                                                                                                                                       ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[2]~5                                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[3]~4                                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[4]~3                                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_arith_result[0]~1                                                                                                                                                                                ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_arith_result[1]~0                                                                                                                                                                                ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[1]~0                                                                                                                                                                                        ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[1]~0                                                                                                                                                                                        ; 5       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_begintransfer~0                                                                                                       ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[14]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[12]                                                                                                                                                                                           ; 5       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|SEL_Cont[0]                                                                                                                                               ; 5       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|SEL_Cont[1]                                                                                                                                               ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                                                   ; 5       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[0]                                                                                                       ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[25]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[29]                                                                                                                                                                             ; 5       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                            ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[6]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[7]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[8]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[9]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[10]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[11]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[12]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[13]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[14]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[15]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[24]                                                                                                                                                                             ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[2]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[3]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[4]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[5]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[0]                                                                                                                                                                              ; 5       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[1]                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[0]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[1]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[2]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[3]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[4]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[5]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[6]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[7]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[8]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[9]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[10]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[11]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[12]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[13]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[14]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|za_data[15]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[8]~244                                                                                                                               ; 4       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_end_xfer~2                                                                                                                                                         ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_status_reg_pie~2                                                                                                                                                                                 ; 4       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_6                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[7]~7                                                                                                                                                        ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt[0]                                                                                                                         ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|\statemachine:c_state.st_stop                                                                                                   ; 4       ;
; my_controller:inst|button_pio:the_button_pio|edge_capture_wr_strobe~0                                                                                                                                                                 ; 4       ;
; my_controller:inst|button_pio:the_button_pio|always1~0                                                                                                                                                                                ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                                                                ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[2]                                                                                                                     ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[3]                                                                                                                     ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|_~2                                                         ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|parity5                                                     ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|_~0                                                          ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|parity11                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                                                                      ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|i_count[0]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|timer_0:the_timer_0|Equal0~10                                                                                                                                                                                      ; 4       ;
; my_controller:inst|timer_1:the_timer_1|Equal0~10                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                                                                  ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_c                                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_b                                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_a                                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_d                                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.rd_d                                                                                       ; 4       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.rd_a                                                                                       ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write1                                                                                                                            ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[0]                                                                                                                                                                                            ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[1]                                                                                                                                                                                            ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[2]                                                                                                                                                                                            ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[7]                                                ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|counter7a[8]                                                ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|i_count[1]~0                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_ctrl_wrctl_inst                                                                                                                                                                                  ; 4       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[12]~118                                                                                                                              ; 4       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[4]~61                                                                                                                                ; 4       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~51                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0]~8                                                                                                                ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[22]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[21]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[20]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[19]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[18]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[17]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[16]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[15]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[14]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[13]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[12]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[11]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                           ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                          ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                                                               ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.111                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_control_reg_rddata_muxed[4]~0                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal4~5                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_retaddr~0                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_wrctl_data_ienable_reg_irq0~4                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_wrctl_data_ienable_reg_irq0~0                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_shift_logical~0                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[28]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[27]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                                                         ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_mem_byte_en[3]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[0]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[1]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[2]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[3]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[4]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[5]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[6]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[7]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[8]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[9]                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_tag[10]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_iw[3]                                                                                                                                                                                            ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[25]~47                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[26]~44                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[27]~42                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[28]~40                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[29]~38                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[30]~36                                                                                                                                                                                      ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                               ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                        ; 4       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|t_dav                                                                                                                                                                                  ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|BCK_DIV[0]                                                                                                                                                ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|BCK_DIV[1]                                                                                                                                                ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|BCK_DIV[2]                                                                                                                                                ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|WideOr16~0                                                                                                                                                                                     ; 4       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[40]~1                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[6]~32                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[7]~31                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[8]~30                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[9]~29                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[10]~28                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[11]~27                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[12]~26                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[13]~25                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[14]~24                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[15]~23                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[16]~22                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[17]~20                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[18]~18                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[19]~16                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[20]~14                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[21]~12                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[22]~10                                                                                                                                                                                      ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[23]~9                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[24]~8                                                                                                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[5]~2                                                                                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_valid~1                                                                                                                                                                                          ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src2[0]~1                                                                                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[0]~1                                                                                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[0]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[1]                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_op_eret~0                                                                                                                                                                                        ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_iw[11]                                                                                                                                                                                           ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|E_valid~0                                                                                                                                                                                          ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[13]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[15]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[24]                                                                                                                                                                                   ; 4       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[3]                                                                                                       ; 4       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[2]                                                                                                       ; 4       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[1]                                                                                                       ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[31]                         ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[26]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[27]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[28]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[30]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[31]                                                                                                                                                                             ; 4       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|LRCK_2X_DIV[1]                                                                                                                                            ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[14]~1                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[15]~0                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[22]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_shift_rot_result[23]                                                                                                                                                                             ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[10]~5                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[11]~4                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[12]~3                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[13]~2                                                                                                                                                                                    ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[8]~7                                                                                                                                                                                     ; 4       ;
; my_controller:inst|cpu_0:the_cpu_0|M_st_data[9]~6                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                     ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|pending                                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_exception~3                                                                                                                                                                                 ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|dout                                                                                               ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[2]~3                                                                                                                                                        ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[7]~0                                                                                                                                                        ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|dcnt[1]                                                                                                                         ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|c_state~8                                                                                                                       ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|Mux3~1                                                                                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[23]~20                                                                                                       ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; my_controller:inst|timer_0:the_timer_0|force_reload                                                                                                                                                                                   ; 3       ;
; my_controller:inst|timer_1:the_timer_1|force_reload                                                                                                                                                                                   ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; 3       ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                                                                       ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|ctr[7]                                                                                                                                                         ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[0]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[2]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[3]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[4]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[5]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[6]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[7]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]                                                                                            ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[11]                                                                                            ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[8]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[9]                                                                                             ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[12]                                                                                            ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[13]                                                                                            ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[14]                                                                                            ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[15]                                                                                            ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_g86:rdptr_g1p|_~4                                                         ; 3       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|a_graycounter_6fc:wrptr_gp|_~1                                                          ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                                                                      ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                                                                      ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|i_count[1]~1                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; my_controller:inst|timer_0:the_timer_0|counter_is_running                                                                                                                                                                             ; 3       ;
; my_controller:inst|timer_1:the_timer_1|counter_is_running                                                                                                                                                                             ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_ctrl_invalidate_i                                                                                                                                                                                ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_wrctl_status                                                                                                                                                                                     ; 3       ;
; my_controller:inst|button_pio:the_button_pio|edge_capture[2]                                                                                                                                                                          ; 3       ;
; my_controller:inst|button_pio:the_button_pio|edge_capture[3]                                                                                                                                                                          ; 3       ;
; my_controller:inst|button_pio:the_button_pio|edge_capture[0]                                                                                                                                                                          ; 3       ;
; my_controller:inst|button_pio:the_button_pio|edge_capture[1]                                                                                                                                                                          ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|ien_AE                                                                                                                                                                                 ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                                                              ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|ien_AF                                                                                                                                                                                 ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.rd_c                                                                                       ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.rd_b                                                                                       ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.stop_d                                                                                     ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.start_b                                                                                    ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.stop_a                                                                                     ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.start_e                                                                                    ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                 ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                                                                  ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                   ; 3       ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write2                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[3]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[4]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[5]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[6]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|rdptr_g[1]                                                                              ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|m_count[0]                                                                                                                                                                                     ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|Selector33~0                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[8]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[7]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|timeout_occurred                                                                                                                                                                               ; 3       ;
; my_controller:inst|timer_1:the_timer_1|timeout_occurred                                                                                                                                                                               ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[5]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[7]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[8]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[6]                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[3]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[2]                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[3]                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[4]                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[4]~104                                                                                                                               ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                                                                  ; 3       ;
; my_controller:inst|sd_dat_s1_arbitrator:the_sd_dat_s1|cpu_0_data_master_requests_sd_dat_s1                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[23]~65                                                                                                                               ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[8]~62                                                                                                                                ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                                                                  ; 3       ;
; my_controller:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[1]                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner[0]~0                                                                                                                                                    ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_firsttransfer~0                                                                                                                                                    ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_0                                                                       ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|updated_one_count~1                                                          ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|updated_one_count~2                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[10]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[9]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[11]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[12]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[13]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[14]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[15]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[16]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[17]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[18]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[19]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[20]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[21]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                                                                     ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_pc[22]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner[0]~0                                                                                                             ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                         ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[6]~7                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[2]~6                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[1]~5                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[3]~3                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[4]~2                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[5]~1                                                                                                                ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[7]~0                                                                                                                ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_br_pred_taken~1                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|sd_dat:the_sd_dat|data_dir                                                                                                                                                                                         ; 3       ;
; my_controller:inst|sd_cmd:the_sd_cmd|data_dir                                                                                                                                                                                         ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen                                                                                           ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|iscl_oen                                                                                           ; 3       ;
; my_controller:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_address[1]                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[2]                                                                                                                                                                               ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|WideOr6~0                                                                                                                                                                                      ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|i_state.001                                                                                                                                                                                    ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|Selector31~0                                                                                                                                                                                   ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|d_readdata_d1[31]                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|d_readdata_d1[23]                                                                                                                                                                                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal107~2                                                                                                                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[9]                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[10]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_cmp~6                                                                                                                                                                                       ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|Equal4~4                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_dst_regnum[4]                                                                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_wr_dst_reg~0                                                                                                                                                                                     ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_ctrl_a_not_src~0                                                                                                                                                                                 ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[30]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[29]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_iw[31]                                                                                                                                                                                           ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_mem_byte_en[1]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_mem_byte_en[2]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|stage_0                                                                      ; 3       ;
; my_controller:inst|audio_0_avalon_slave_0_arbitrator:the_audio_0_avalon_slave_0|cpu_0_data_master_granted_audio_0_avalon_slave_0                                                                                                      ; 3       ;
; my_controller:inst|audio_0_avalon_slave_0_arbitrator:the_audio_0_avalon_slave_0|d1_reasons_to_wait                                                                                                                                    ; 3       ;
; my_controller:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_requests_cpu_0_jtag_debug_module~4                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|oci_single_step_mode                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jdo[34]                  ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[0]                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[1]                    ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|enable_action_strobe     ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[29]~55                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_src1[31]~25                                                                                                                                                                                      ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_valid                                                                                                                                                                                            ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|D_issue                                                                                                                                                                                            ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|Selector41~4                                                                                                                                                                                   ; 3       ;
; my_controller:inst|timer_1_s1_arbitrator:the_timer_1_s1|cpu_0_data_master_requests_timer_1_s1~5                                                                                                                                       ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|WideOr8~0                                                                                                                                                                                      ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|m_next.010000000                                                                                                                                                                               ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|active_cs_n                                                                                                                                                                                    ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[39]~3                                                                                                                        ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[26]~0                                                                                                                        ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|active_rnw                                                                                                                                                                                     ; 3       ;
; my_controller:inst|sdram_0:the_sdram_0|f_pop                                                                                                                                                                                          ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[8]~45                                                                                                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[9]~43                                                                                                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[10]~41                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[11]~39                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[12]~37                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[13]~35                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[14]~33                                                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_wr_data_unfiltered[15]~31                                                                                                                                                                        ; 3       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|Equal2~0                                                                                                                                        ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|W_stall~0                                                                                                                                                                                          ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|hbreak_req~0                                                                                                                                                                                       ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|E_valid_from_D                                                                                                                                                                                     ; 3       ;
; my_controller:inst|sd_clk:the_sd_clk|data_out                                                                                                                                                                                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[16]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[17]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[18]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[19]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[20]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[21]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[22]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|M_alu_result[23]                                                                                                                                                                                   ; 3       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|d1_reasons_to_wait                                                                                                                              ; 3       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[5]                                                                                                       ; 3       ;
; my_controller:inst|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[4]                                                                                                       ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[15]                         ; 3       ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[7]                          ; 3       ;
; my_controller:inst|open_i2c_0:the_open_i2c_0|i2c_master_top:open_i2c_0|cr[3]                                                                                                                                                          ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[31]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[30]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[29]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[28]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[27]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[26]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[25]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[24]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[23]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[22]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[21]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[20]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[19]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[18]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[17]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[16]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[13]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[12]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[15]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[14]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[11]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[10]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[9]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[8]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[7]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[5]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[4]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[6]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[3]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[2]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[1]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_0:the_timer_0|internal_counter[0]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[31]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[30]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[29]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[28]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[27]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[26]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[25]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[24]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[23]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[22]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[21]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[20]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[19]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[18]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[17]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[16]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[15]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[14]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[13]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[12]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[11]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[10]                                                                                                                                                                           ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[9]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[8]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[7]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[6]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[5]                                                                                                                                                                            ; 3       ;
; my_controller:inst|timer_1:the_timer_1|internal_counter[4]                                                                                                                                                                            ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|altsyncram_vk81:fifo_ram|altsyncram_brg1:altsyncram14|ALTSYNCRAM                                                      ; M4K  ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                              ; M4K_X26_Y27                                                                                            ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X52_Y21, M4K_X26_Y21, M4K_X26_Y24, M4K_X26_Y23, M4K_X26_Y17, M4K_X26_Y18, M4K_X26_Y22, M4K_X52_Y20 ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X26_Y25                                                                                            ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y16, M4K_X26_Y15                                                                               ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_irf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X26_Y20                                                                                            ;
; my_controller:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_jrf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X26_Y19                                                                                            ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y19                                                                                            ;
; my_controller:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y20                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 5,970 / 94,460 ( 6 % ) ;
; C16 interconnects          ; 174 / 3,315 ( 5 % )    ;
; C4 interconnects           ; 3,654 / 60,840 ( 6 % ) ;
; Direct links               ; 786 / 94,460 ( < 1 % ) ;
; Global clocks              ; 9 / 16 ( 56 % )        ;
; Local interconnects        ; 1,677 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 281 / 3,091 ( 9 % )    ;
; R4 interconnects           ; 5,000 / 81,294 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.64) ; Number of LABs  (Total = 273) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 20                            ;
; 2                                           ; 9                             ;
; 3                                           ; 11                            ;
; 4                                           ; 8                             ;
; 5                                           ; 2                             ;
; 6                                           ; 9                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 3                             ;
; 11                                          ; 5                             ;
; 12                                          ; 4                             ;
; 13                                          ; 6                             ;
; 14                                          ; 5                             ;
; 15                                          ; 7                             ;
; 16                                          ; 178                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.62) ; Number of LABs  (Total = 273) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 220                           ;
; 1 Clock                            ; 241                           ;
; 1 Clock enable                     ; 137                           ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 49                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 42                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.53) ; Number of LABs  (Total = 273) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 14                            ;
; 3                                            ; 1                             ;
; 4                                            ; 8                             ;
; 5                                            ; 1                             ;
; 6                                            ; 12                            ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 7                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 0                             ;
; 16                                           ; 6                             ;
; 17                                           ; 7                             ;
; 18                                           ; 9                             ;
; 19                                           ; 7                             ;
; 20                                           ; 9                             ;
; 21                                           ; 16                            ;
; 22                                           ; 20                            ;
; 23                                           ; 18                            ;
; 24                                           ; 18                            ;
; 25                                           ; 18                            ;
; 26                                           ; 18                            ;
; 27                                           ; 20                            ;
; 28                                           ; 12                            ;
; 29                                           ; 6                             ;
; 30                                           ; 4                             ;
; 31                                           ; 7                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.67) ; Number of LABs  (Total = 273) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 22                            ;
; 2                                               ; 10                            ;
; 3                                               ; 9                             ;
; 4                                               ; 5                             ;
; 5                                               ; 7                             ;
; 6                                               ; 26                            ;
; 7                                               ; 22                            ;
; 8                                               ; 14                            ;
; 9                                               ; 23                            ;
; 10                                              ; 18                            ;
; 11                                              ; 16                            ;
; 12                                              ; 16                            ;
; 13                                              ; 22                            ;
; 14                                              ; 11                            ;
; 15                                              ; 12                            ;
; 16                                              ; 21                            ;
; 17                                              ; 3                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.51) ; Number of LABs  (Total = 273) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 6                             ;
; 4                                            ; 8                             ;
; 5                                            ; 9                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 10                            ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 10                            ;
; 18                                           ; 10                            ;
; 19                                           ; 11                            ;
; 20                                           ; 12                            ;
; 21                                           ; 15                            ;
; 22                                           ; 7                             ;
; 23                                           ; 10                            ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 12                            ;
; 27                                           ; 5                             ;
; 28                                           ; 10                            ;
; 29                                           ; 13                            ;
; 30                                           ; 9                             ;
; 31                                           ; 15                            ;
; 32                                           ; 18                            ;
; 33                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Jul 04 15:50:08 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off myESystem -c myESystem
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "myESystem"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "sdram_pll:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for sdram_pll:inst2|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:inst2|altpll:altpll_component|_clk1 port
Info: Implemented PLL "aud_pll:inst1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 5, clock division of 8, and phase shift of 0 degrees (0 ps) for aud_pll:inst1|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 1 pins of 171 total pins
    Info: Pin DACLRCK not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity dcfifo_v2j1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe20|dffe21a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe17|dffe18a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu_0.sdc'
Warning: Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CLOCK_27 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|oAUD_BCK was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst2|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst2|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst1|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node aud_pll:inst1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node sdram_pll:inst2|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node sdram_pll:inst2|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|oAUD_BCK 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|oAUD_BCK~0
        Info: Destination node AUD_BCLK
Info: Automatically promoted node my_controller:inst|my_controller_reset_clk_0_domain_synch_module:my_controller_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~1
        Info: Destination node my_controller:inst|sdram_0:the_sdram_0|active_rnw~1
        Info: Destination node my_controller:inst|sdram_0:the_sdram_0|active_cs_n~0
        Info: Destination node my_controller:inst|sdram_0:the_sdram_0|i_refs[0]
        Info: Destination node my_controller:inst|sdram_0:the_sdram_0|i_refs[2]
        Info: Destination node my_controller:inst|sdram_0:the_sdram_0|i_refs[1]
        Info: Destination node my_controller:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetlatch~0
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node my_controller:inst|audio_0:the_audio_0|Audio:audio_0|AUDIO_DAC_FIFO:wrapper|FIFO_16_256:u0|dcfifo:dcfifo_component|dcfifo_v2j1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node my_controller:inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: Packed 68 registers into blocks of type I/O
    Extra Info: Created 34 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 61 total pin(s) used --  3 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  53 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  31 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  45 pins available
Warning: PLL "sdram_pll:inst2|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "aud_pll:inst1|altpll:altpll_component|pll" output port clk[0] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning: Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning: Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning: Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TCS" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning: Node "VGA_VS" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 148 output pins without output pin load capacitance assignment
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file N:/MTE325/Lab2/myESystem.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 277 warnings
    Info: Peak virtual memory: 508 megabytes
    Info: Processing ended: Fri Jul 04 15:50:29 2014
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in N:/MTE325/Lab2/myESystem.fit.smsg.


