+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; DDR3_PWR_SIDE_Verify                                                                                                                                                                                                                       ; 519   ; 2              ; 0            ; 2              ; 543    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|rst_controller                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                                              ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_003                                                                                                                                                                        ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                                              ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_002                                                                                                                                                                        ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                                              ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser_001                                                                                                                                                                        ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser|clock_xer                                                                                                                                                                  ; 112   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|crosser                                                                                                                                                                            ; 114   ; 2              ; 0            ; 2              ; 108    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|rsp_mux                                                                                                                                                                            ; 217   ; 0              ; 0            ; 0              ; 109    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|rsp_demux_001                                                                                                                                                                      ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|rsp_demux                                                                                                                                                                          ; 110   ; 1              ; 2            ; 1              ; 108    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|cmd_mux_001                                                                                                                                                                        ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|cmd_mux                                                                                                                                                                            ; 110   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|cmd_demux                                                                                                                                                                          ; 112   ; 4              ; 2            ; 4              ; 215    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|if_csr_m0_master_limiter                                                                                                                                                           ; 218   ; 0              ; 0            ; 0              ; 217    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                      ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router_002                                                                                                                                                                         ; 108   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                      ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router_001                                                                                                                                                                         ; 108   ; 0              ; 2            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router|the_default_decode                                                                                                                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|router                                                                                                                                                                             ; 108   ; 0              ; 3            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|c0_csr_agent_rdata_fifo                                                                                                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|c0_csr_agent_rsp_fifo                                                                                                                                                              ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|c0_csr_agent|uncompressor                                                                                                                                                          ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|c0_csr_agent                                                                                                                                                                       ; 291   ; 39             ; 39           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|p0_csr_agent_rdata_fifo                                                                                                                                                            ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|p0_csr_agent_rsp_fifo                                                                                                                                                              ; 148   ; 39             ; 0            ; 39             ; 107    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|p0_csr_agent|uncompressor                                                                                                                                                          ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|p0_csr_agent                                                                                                                                                                       ; 291   ; 39             ; 39           ; 39             ; 324    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|if_csr_m0_master_agent                                                                                                                                                             ; 185   ; 31             ; 76           ; 31             ; 140    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|c0_csr_translator                                                                                                                                                                  ; 115   ; 4              ; 24           ; 4              ; 80     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|p0_csr_translator                                                                                                                                                                  ; 115   ; 4              ; 24           ; 4              ; 80     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0|if_csr_m0_master_translator                                                                                                                                                        ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|mm_interconnect_0                                                                                                                                                                                    ; 144   ; 0              ; 2            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|rst_controller|alt_rst_sync_uq1                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|rst_controller                                                                                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|p2b_adapter                                                                                                                                                                                ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|b2p_adapter                                                                                                                                                                                ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|transacto|p2m                                                                                                                                                                              ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|transacto                                                                                                                                                                                  ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|p2b                                                                                                                                                                                        ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|b2p                                                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|fifo                                                                                                                                                                                       ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|timing_adt                                                                                                                                                                                 ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                     ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                      ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                   ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                      ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0|jtag_phy_embedded_in_jtag_master                                                                                                                                                           ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|if_csr_m0                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|dll0                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|oct0                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|a0                                                                                                                                                                                                ; 1139  ; 22             ; 13           ; 22             ; 1142   ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                            ; 195   ; 0              ; 4            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                              ; 78    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                ; 103   ; 2              ; 12           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[7].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[6].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[5].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[4].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                      ; 84    ; 0              ; 16           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[7].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[6].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[5].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[4].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                          ; 92    ; 0              ; 16           ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                          ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                      ; 92    ; 1              ; 16           ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                             ; 2234  ; 0              ; 3            ; 0              ; 1245   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                            ; 529   ; 0              ; 0            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                ; 531   ; 0              ; 2            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram              ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                      ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                             ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                              ; 9     ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                    ; 9     ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 48    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                    ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                           ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                             ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                       ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                          ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                    ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                             ; 59    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                     ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                            ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                              ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                              ; 716   ; 0              ; 3            ; 0              ; 1178   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                          ; 590   ; 0              ; 0            ; 0              ; 584    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                  ; 589   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                         ; 589   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                           ; 588   ; 0              ; 0            ; 0              ; 586    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[7].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[6].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[5].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[4].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 22    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 24    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 80    ; 0              ; 2            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                   ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                   ; 123   ; 1              ; 59           ; 1              ; 25     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                              ; 1266  ; 0              ; 6            ; 0              ; 1686   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                           ; 605   ; 64             ; 7            ; 64             ; 891    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 2              ; 19           ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                    ; 68    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 2              ; 19           ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                    ; 68    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                           ; 154   ; 24             ; 23           ; 24             ; 96     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                               ; 121   ; 1              ; 7            ; 1              ; 128    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                 ; 274   ; 9              ; 14           ; 9              ; 143    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                     ; 180   ; 72             ; 49           ; 72             ; 329    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                 ; 323   ; 2              ; 11           ; 2              ; 111    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                ; 1178  ; 0              ; 6            ; 0              ; 1173   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                              ; 1414  ; 188            ; 1            ; 188            ; 1487   ; 188             ; 188           ; 188             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|register_control_inst                                                                                                                                        ; 143   ; 26             ; 75           ; 26             ; 172    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                              ; 1219  ; 1              ; 9            ; 1              ; 1446   ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0|ng0                                                                                                                                                                                               ; 1218  ; 11             ; 0            ; 11             ; 1310   ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|c0                                                                                                                                                                                                   ; 1185  ; 0              ; 0            ; 0              ; 1298   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|irq_mapper                                                                                                                                                                                        ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                               ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                     ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                         ; 633   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                   ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                       ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                     ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                     ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                         ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                   ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                       ; 113   ; 36             ; 2            ; 36             ; 631    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_007                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_006                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_005                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_004                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_003                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                   ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_002                                                                                                                                                                      ; 102   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                   ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router_001                                                                                                                                                                      ; 102   ; 9              ; 5            ; 9              ; 106    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                       ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|router                                                                                                                                                                          ; 102   ; 0              ; 5            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                      ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                               ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                       ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                   ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                 ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                             ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                          ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                        ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                    ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                 ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                      ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                               ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                       ; 142   ; 39             ; 0            ; 39             ; 101    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                   ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                ; 283   ; 39             ; 43           ; 39             ; 300    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                               ; 171   ; 37             ; 74           ; 37             ; 134    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                      ; 171   ; 37             ; 74           ; 37             ; 134    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                          ; 103   ; 5              ; 16           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                           ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                     ; 103   ; 6              ; 8            ; 6              ; 84     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                            ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                          ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                           ; 103   ; 5              ; 7            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                          ; 101   ; 54             ; 0            ; 54             ; 96     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                 ; 104   ; 13             ; 0            ; 13             ; 96     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|mm_interconnect_0                                                                                                                                                                                 ; 275   ; 0              ; 0            ; 0              ; 346    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                       ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_mem                                                                                                                                                                                     ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[7].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[6].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[5].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[4].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                          ; 72    ; 0              ; 5            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                               ; 72    ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                             ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                     ; 140   ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                ; 79    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_datamux_i                                                                                                          ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                    ; 70    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                        ; 71    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                               ; 71    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                       ; 46    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                          ; 82    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                       ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                     ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                ; 567   ; 3              ; 6            ; 3              ; 751    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                 ; 567   ; 0              ; 0            ; 0              ; 711    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rw_mgr_inst                                                                                                                                                                             ; 567   ; 4              ; 3            ; 4              ; 777    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_data_mgr_inst                                                                                                                                                                           ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_phy_mgr_inst                                                                                                                                                                            ; 571   ; 0              ; 528          ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_reg_file_inst                                                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                           ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                              ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_scc_mgr_inst                                                                                                                                                                            ; 61    ; 24             ; 34           ; 24             ; 123    ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_b                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                 ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_register_bank_a                                                                                                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_no_ifdef_params_synth_cpu_inst_test_bench                                                                                                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|cpu_inst                                                                                                                                                                                          ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0|sequencer_rst                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|s0                                                                                                                                                                                                   ; 1054  ; 0              ; 0            ; 0              ; 943    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|m0                                                                                                                                                                                                   ; 2020  ; 0              ; 0            ; 0              ; 1790   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|phy_csr_inst|pll_probe                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|phy_csr_inst                                                                                                                                                                              ; 91    ; 0              ; 37           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[7].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[6].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[5].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[4].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 1              ; 7            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].acv_ck_ldc                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|auto_generated                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_qr_to_hr                                                                                                                                                 ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_qr_to_hr                                                                                                                                                   ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_qr_to_hr                                                                                                                                                   ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_qr_to_hr                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_qr_to_hr                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_qr_to_hr                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_qr_to_hr                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_qr_to_hr                                                                                                                                                    ; 16    ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_qr_to_hr                                                                                                                                                 ; 60    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                   ; 113   ; 0              ; 2            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|rdata_en_qr_to_hr                                                                                                                                                                ; 6     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|oct_ena_qr_to_hr                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dqs_en_qr_to_hr                                                                                                                                                                  ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|wrdata_en_qr_to_hr                                                                                                                                                               ; 36    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|wrdata_mask_qr_to_hr                                                                                                                                                             ; 68    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|dq_qr_to_hr                                                                                                                                                                      ; 516   ; 2              ; 0            ; 2              ; 256    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads|vfifo_inc_qr_to_hr                                                                                                                                                               ; 20    ; 10             ; 0            ; 10             ; 8      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uio_pads                                                                                                                                                                                  ; 973   ; 8              ; 47           ; 8              ; 306    ; 8               ; 8             ; 8               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[7].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[7].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[6].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[6].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[5].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[5].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[4].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[4].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[3].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[7].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[7].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[6].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[6].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[5].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[5].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[4].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[4].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[2].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[7].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[7].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[6].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[6].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[5].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[5].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[4].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[4].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[7].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[7].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[6].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[6].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[5].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[5].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[4].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[4].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uread_datapath                                                                                                                                                                            ; 323   ; 8              ; 56           ; 8              ; 1068   ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[7].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[7].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[7].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[6].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[6].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[6].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[5].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[5].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[5].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[4].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[4].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[4].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                               ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                   ; 68    ; 1              ; 0            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                            ; 68    ; 3              ; 0            ; 3              ; 64     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                  ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                         ; 516   ; 3              ; 0            ; 3              ; 512    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                        ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                   ; 36    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uwrite_datapath                                                                                                                                                                           ; 690   ; 0              ; 17           ; 0              ; 672    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                   ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                ; 60    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                        ; 100   ; 0              ; 2            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[7].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[6].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[5].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[4].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_hr_clk                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy|ureset                                                                                                                                                                                    ; 18    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0|umemphy                                                                                                                                                                                           ; 1044  ; 0              ; 9            ; 0              ; 1120   ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|p0                                                                                                                                                                                                   ; 1044  ; 13             ; 1            ; 13             ; 1136   ; 13              ; 13            ; 13              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst|pll0                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst|ddr3_pwr_side_inst                                                                                                                                                                                                      ; 610   ; 0              ; 0            ; 0              ; 566    ; 0               ; 0             ; 0               ; 80    ; 0              ; 0            ; 0                ; 0                 ;
; ddr3_pwr_side_inst                                                                                                                                                                                                                         ; 610   ; 67             ; 0            ; 67             ; 553    ; 67              ; 67            ; 67              ; 80    ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
