Fitter report for pong
Sun Jun 06 00:49:59 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Jun 06 00:49:59 2021      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; pong                                       ;
; Top-level Entity Name              ; pong                                       ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 576 / 15,408 ( 4 % )                       ;
;     Total combinational functions  ; 528 / 15,408 ( 3 % )                       ;
;     Dedicated logic registers      ; 335 / 15,408 ( 2 % )                       ;
; Total registers                    ; 335                                        ;
; Total pins                         ; 53 / 347 ( 15 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.90        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  30.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; score1[0] ; Missing drive strength and slew rate ;
; score1[1] ; Missing drive strength and slew rate ;
; score1[2] ; Missing drive strength and slew rate ;
; score1[3] ; Missing drive strength and slew rate ;
; score1[4] ; Missing drive strength and slew rate ;
; score1[5] ; Missing drive strength and slew rate ;
; score1[6] ; Missing drive strength and slew rate ;
; score2[0] ; Missing drive strength and slew rate ;
; score2[1] ; Missing drive strength and slew rate ;
; score2[2] ; Missing drive strength and slew rate ;
; score2[3] ; Missing drive strength and slew rate ;
; score2[4] ; Missing drive strength and slew rate ;
; score2[5] ; Missing drive strength and slew rate ;
; score2[6] ; Missing drive strength and slew rate ;
; M1[0]     ; Missing drive strength and slew rate ;
; M1[1]     ; Missing drive strength and slew rate ;
; M1[2]     ; Missing drive strength and slew rate ;
; M1[3]     ; Missing drive strength and slew rate ;
; M1[4]     ; Missing drive strength and slew rate ;
; M1[5]     ; Missing drive strength and slew rate ;
; M1[6]     ; Missing drive strength and slew rate ;
; M1[7]     ; Missing drive strength and slew rate ;
; M1[8]     ; Missing drive strength and slew rate ;
; M1[9]     ; Missing drive strength and slew rate ;
; M1[10]    ; Missing drive strength and slew rate ;
; M1[11]    ; Missing drive strength and slew rate ;
; M1[12]    ; Missing drive strength and slew rate ;
; M1[13]    ; Missing drive strength and slew rate ;
; M1[14]    ; Missing drive strength and slew rate ;
; M1[15]    ; Missing drive strength and slew rate ;
; M2[0]     ; Missing drive strength and slew rate ;
; M2[1]     ; Missing drive strength and slew rate ;
; M2[2]     ; Missing drive strength and slew rate ;
; M2[3]     ; Missing drive strength and slew rate ;
; M2[4]     ; Missing drive strength and slew rate ;
; M2[5]     ; Missing drive strength and slew rate ;
; M2[6]     ; Missing drive strength and slew rate ;
; M2[7]     ; Missing drive strength and slew rate ;
; M2[8]     ; Missing drive strength and slew rate ;
; M2[9]     ; Missing drive strength and slew rate ;
; M2[10]    ; Missing drive strength and slew rate ;
; M2[11]    ; Missing drive strength and slew rate ;
; M2[12]    ; Missing drive strength and slew rate ;
; M2[13]    ; Missing drive strength and slew rate ;
; M2[14]    ; Missing drive strength and slew rate ;
; M2[15]    ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 983 ) ; 0.00 % ( 0 / 983 )         ; 0.00 % ( 0 / 983 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 983 ) ; 0.00 % ( 0 / 983 )         ; 0.00 % ( 0 / 983 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 973 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.1/pong/output_files/pong.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 576 / 15,408 ( 4 % ) ;
;     -- Combinational with no register       ; 241                  ;
;     -- Register only                        ; 48                   ;
;     -- Combinational with a register        ; 287                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 339                  ;
;     -- 3 input functions                    ; 41                   ;
;     -- <=2 input functions                  ; 148                  ;
;     -- Register only                        ; 48                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 418                  ;
;     -- arithmetic mode                      ; 110                  ;
;                                             ;                      ;
; Total registers*                            ; 335 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 335 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 53 / 347 ( 15 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%         ;
; Maximum fan-out                             ; 228                  ;
; Highest non-global fan-out                  ; 175                  ;
; Total fan-out                               ; 2936                 ;
; Average fan-out                             ; 2.88                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 576 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 241                 ; 0                              ;
;     -- Register only                        ; 48                  ; 0                              ;
;     -- Combinational with a register        ; 287                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 339                 ; 0                              ;
;     -- 3 input functions                    ; 41                  ; 0                              ;
;     -- <=2 input functions                  ; 148                 ; 0                              ;
;     -- Register only                        ; 48                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 418                 ; 0                              ;
;     -- arithmetic mode                      ; 110                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 335                 ; 0                              ;
;     -- Dedicated logic registers            ; 335 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 53                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2931                ; 5                              ;
;     -- Registered Connections               ; 1264                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 0                              ;
;     -- Output Ports                         ; 46                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; B1_dw ; W6    ; 3        ; 7            ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B1_up ; U7    ; 3        ; 3            ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B2_dw ; AB20  ; 4        ; 37           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B2_up ; AA20  ; 4        ; 37           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk   ; G22   ; 6        ; 41           ; 15           ; 7            ; 302                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst   ; E4    ; 1        ; 0            ; 26           ; 0            ; 175                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; start ; D2    ; 1        ; 0            ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; M1[0]     ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[10]    ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[11]    ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[12]    ; T15   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[13]    ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[14]    ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[15]    ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[1]     ; U8    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[2]     ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[3]     ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[4]     ; R12   ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[5]     ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[6]     ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[7]     ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[8]     ; AB19  ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M1[9]     ; AA18  ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[0]     ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[10]    ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[11]    ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[12]    ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[13]    ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[14]    ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[15]    ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[1]     ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[2]     ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[3]     ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[4]     ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[5]     ; U14   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[6]     ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[7]     ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[8]     ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[9]     ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[3] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[4] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score1[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; score2[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                    ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                     ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                    ; Use as regular IO        ; score1[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                    ; Use as regular IO        ; score1[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; score2[6]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                   ; Use as regular IO        ; score2[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                   ; Use as regular IO        ; score2[1]               ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 18 / 46 ( 39 % ) ; 2.5V          ; --           ;
; 4        ; 18 / 41 ( 44 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 14 / 47 ( 30 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; score1[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; score1[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; M2[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; M2[15]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; M2[14]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; M1[15]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; M2[13]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; M2[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; M2[9]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; M1[9]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; B2_up                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; M2[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; M1[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; M1[14]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; M2[11]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; M2[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; M2[8]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; M1[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; M1[8]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; B2_dw                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; score1[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; score1[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; start                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; score1[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; score2[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; score1[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; score2[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; score2[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; score2[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; score1[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; score2[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; score2[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; score2[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; M1[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; M1[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; M1[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; M1[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; M1[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; M1[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; B1_up                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; M1[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; M2[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; M1[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; M2[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; M2[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; M2[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; M1[13]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; B1_dw                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; M2[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; M2[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; M1[11]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
; |pong                                        ; 576 (1)     ; 335 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 53   ; 0            ; 241 (1)      ; 48 (0)            ; 287 (0)          ; |pong                                         ; work         ;
;    |ball_logic:ball_logic|                   ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |pong|ball_logic:ball_logic                   ; work         ;
;    |ballmovement_fsm:ball_FSM|               ; 61 (61)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 10 (10)          ; |pong|ballmovement_fsm:ball_FSM               ; work         ;
;    |bin_to_sseg:bin_to_sseg_1|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pong|bin_to_sseg:bin_to_sseg_1               ; work         ;
;    |bin_to_sseg:bin_to_sseg_2|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pong|bin_to_sseg:bin_to_sseg_2               ; work         ;
;    |gameleft_to_matrix:left_matrix_vector|   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |pong|gameleft_to_matrix:left_matrix_vector   ; work         ;
;    |gameright_to_matrix:right_matrix_vector| ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |pong|gameright_to_matrix:right_matrix_vector ; work         ;
;    |ledMatrix_controler_fsm:left_display|    ; 116 (116)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 42 (42)           ; 23 (23)          ; |pong|ledMatrix_controler_fsm:left_display    ; work         ;
;    |ledMatrix_controler_fsm:right_display|   ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 8 (8)            ; |pong|ledMatrix_controler_fsm:right_display   ; work         ;
;    |raq_logic:racket_logic|                  ; 15 (15)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |pong|raq_logic:racket_logic                  ; work         ;
;    |register_file:array_reg|                 ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (128)        ; |pong|register_file:array_reg                 ; work         ;
;    |score_logic:score_logic|                 ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |pong|score_logic:score_logic                 ; work         ;
;    |speed:speed_up|                          ; 46 (46)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 19 (19)          ; |pong|speed:speed_up                          ; work         ;
;    |univ_bin_counter:timer_ball|             ; 39 (39)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 24 (24)          ; |pong|univ_bin_counter:timer_ball             ; work         ;
;    |univ_bin_counter:timer_for_speed|        ; 40 (40)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 3 (3)             ; 25 (25)          ; |pong|univ_bin_counter:timer_for_speed        ; work         ;
;    |univ_bin_counter:timer_fps|              ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; |pong|univ_bin_counter:timer_fps              ; work         ;
;    |univ_bin_counter:timer_raq|              ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 22 (22)          ; |pong|univ_bin_counter:timer_raq              ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; score1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; score2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M1[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B1_up     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B1_dw     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B2_up     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B2_dw     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; start     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; clk                                                         ;                   ;         ;
; rst                                                         ;                   ;         ;
;      - score_logic:score_logic|temp2[0]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp2[1]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp2[2]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp2[3]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp1[0]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp1[1]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp1[2]                     ; 1                 ; 6       ;
;      - score_logic:score_logic|temp1[3]                     ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_0  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_1  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_2  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_3  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_4  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_5  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_6  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_7  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_8  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_9  ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_10 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_11 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_12 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_13 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_14 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_15 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_16 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_17 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_18 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_19 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_20 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_21 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_22 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_23 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_24 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_25 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_26 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_27 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_28 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_29 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_30 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_31 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_32 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_33 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_34 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_35 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_36 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_37 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_38 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_39 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_40 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_41 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_42 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_43 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_44 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_45 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_46 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_47 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_48 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_49 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_50 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_51 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_52 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_53 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_54 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_55 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_56 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_57 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_58 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_59 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_60 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_61 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_62 ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.LED_63 ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.mark1             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[4]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[5]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[6]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[7]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[8]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[9]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[10]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[11]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[12]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[13]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[14]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[15]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[16]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[17]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[18]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[19]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[20]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[21]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[22]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[23]                 ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[0]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[1]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[2]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_ball|temp[3]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[0]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[1]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[2]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[3]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[4]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[5]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[6]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[7]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[8]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[9]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[10]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[11]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[12]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[13]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[14]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[15]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[16]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[17]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[18]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[19]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[20]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[21]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[22]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_raq|temp[23]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[0]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[1]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[2]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[3]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[4]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[5]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[6]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[7]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[8]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[9]             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[10]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[11]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[12]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[13]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[14]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[15]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[16]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[17]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[18]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[19]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[20]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[21]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[22]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[23]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[24]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[25]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[26]            ; 1                 ; 6       ;
;      - univ_bin_counter:timer_for_speed|temp[27]            ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.mark2             ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[14]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[15]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[13]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[12]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[10]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[11]                  ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[9]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[8]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[6]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[4]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[7]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[5]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[3]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[2]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[1]                   ; 1                 ; 6       ;
;      - univ_bin_counter:timer_fps|temp[0]                   ; 1                 ; 6       ;
;      - ledMatrix_controler_fsm:left_display|pr_state.stby   ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.right_down        ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.mov_right         ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.right_up          ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.left_up           ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.mov_left          ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.left_down         ; 1                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|pr_state.stby              ; 1                 ; 6       ;
;      - rst_play                                             ; 1                 ; 6       ;
; B1_up                                                       ;                   ;         ;
;      - raq_logic:racket_logic|raq1_next[2]~2                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq1_next[1]~3                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|Add1~0                        ; 0                 ; 6       ;
;      - raq_logic:racket_logic|temp1~5                       ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq1_next[2]~4                ; 0                 ; 6       ;
; B1_dw                                                       ;                   ;         ;
;      - raq_logic:racket_logic|raq1_next[2]~2                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq1_next[1]~3                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|Add1~0                        ; 0                 ; 6       ;
;      - raq_logic:racket_logic|temp1~5                       ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq1_next[2]~4                ; 0                 ; 6       ;
; B2_up                                                       ;                   ;         ;
;      - raq_logic:racket_logic|raq2_next[0]~0                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq2_next[1]~1                ; 0                 ; 6       ;
;      - raq_logic:racket_logic|Add3~0                        ; 0                 ; 6       ;
;      - raq_logic:racket_logic|raq2_next[2]~2                ; 0                 ; 6       ;
; B2_dw                                                       ;                   ;         ;
;      - raq_logic:racket_logic|raq2_next[0]~0                ; 1                 ; 6       ;
;      - raq_logic:racket_logic|raq2_next[1]~1                ; 1                 ; 6       ;
;      - raq_logic:racket_logic|Add3~0                        ; 1                 ; 6       ;
;      - raq_logic:racket_logic|raq2_next[2]~2                ; 1                 ; 6       ;
; start                                                       ;                   ;         ;
;      - ballmovement_fsm:ball_FSM|Selector3~3                ; 0                 ; 6       ;
;      - ballmovement_fsm:ball_FSM|Selector0~0                ; 0                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+
; ball_logic:ball_logic|tempX[1]~7        ; LCCOMB_X17_Y18_N4  ; 3       ; Clock enable       ; no     ; --                   ; --               ; --                        ;
; ball_logic:ball_logic|tempY[0]~0        ; LCCOMB_X22_Y18_N24 ; 3       ; Clock enable       ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_G22            ; 75      ; Clock              ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_G22            ; 228     ; Clock              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rst                                     ; PIN_E4             ; 175     ; Async. clear       ; no     ; --                   ; --               ; --                        ;
; rst_play                                ; LCCOMB_X20_Y18_N8  ; 33      ; Async. clear       ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:timer_ball|Equal0      ; LCCOMB_X19_Y14_N26 ; 34      ; Sync. clear        ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:timer_ball|Equal0      ; LCCOMB_X19_Y14_N26 ; 7       ; Clock              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; univ_bin_counter:timer_for_speed|Equal0 ; LCCOMB_X36_Y15_N0  ; 48      ; Clock, Sync. clear ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:timer_fps|Equal0~4     ; LCCOMB_X27_Y19_N8  ; 72      ; Clock enable       ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:timer_raq|Equal0       ; LCCOMB_X40_Y15_N0  ; 25      ; Sync. clear        ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:timer_raq|Equal0       ; LCCOMB_X40_Y15_N0  ; 6       ; Clock              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------------+--------------------+---------+--------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                ; PIN_G22            ; 228     ; 109                                  ; Global Clock         ; GCLK7            ; --                        ;
; univ_bin_counter:timer_ball|Equal0 ; LCCOMB_X19_Y14_N26 ; 7       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; univ_bin_counter:timer_raq|Equal0  ; LCCOMB_X40_Y15_N0  ; 6       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; rst~input                                             ; 175     ;
; ball_logic:ball_logic|tempY[1]                        ; 128     ;
; ball_logic:ball_logic|tempY[0]                        ; 127     ;
; ball_logic:ball_logic|tempY[2]                        ; 127     ;
; clk~input                                             ; 74      ;
; univ_bin_counter:timer_fps|Equal0~4                   ; 72      ;
; univ_bin_counter:timer_for_speed|Equal0               ; 48      ;
; univ_bin_counter:timer_ball|Equal0                    ; 33      ;
; rst_play                                              ; 33      ;
; univ_bin_counter:timer_raq|Equal0                     ; 24      ;
; speed:speed_up|LessThan0~5                            ; 19      ;
; ball_logic:ball_logic|tempX[0]                        ; 19      ;
; speed:speed_up|Add0~38                                ; 19      ;
; ball_logic:ball_logic|tempX[3]                        ; 17      ;
; ball_logic:ball_logic|tempX[2]                        ; 17      ;
; ball_logic:ball_logic|tempX[1]                        ; 17      ;
; raq_logic:racket_logic|temp2[1]                       ; 14      ;
; raq_logic:racket_logic|temp1[1]                       ; 14      ;
; raq_logic:racket_logic|temp1[2]                       ; 14      ;
; raq_logic:racket_logic|temp1[0]                       ; 13      ;
; raq_logic:racket_logic|temp2[2]                       ; 12      ;
; raq_logic:racket_logic|temp2[0]                       ; 12      ;
; ballmovement_fsm:ball_FSM|Equal10~0                   ; 12      ;
; ballmovement_fsm:ball_FSM|Equal10~13                  ; 11      ;
; score_logic:score_logic|temp2[0]                      ; 11      ;
; score_logic:score_logic|temp1[0]                      ; 11      ;
; score_logic:score_logic|temp2[1]                      ; 10      ;
; score_logic:score_logic|temp1[1]                      ; 10      ;
; score_logic:score_logic|temp2[2]                      ; 9       ;
; score_logic:score_logic|temp1[2]                      ; 9       ;
; ballmovement_fsm:ball_FSM|Equal10~12                  ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~11                  ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~10                  ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~9                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~8                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~7                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~6                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~5                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~4                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~3                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~2                   ; 8       ;
; ballmovement_fsm:ball_FSM|Equal10~1                   ; 8       ;
; score_logic:score_logic|temp2[3]                      ; 8       ;
; score_logic:score_logic|temp1[3]                      ; 8       ;
; ballmovement_fsm:ball_FSM|pr_state.left_down          ; 7       ;
; ballmovement_fsm:ball_FSM|pr_state.mov_left           ; 7       ;
; ballmovement_fsm:ball_FSM|pr_state.mov_right          ; 6       ;
; ballmovement_fsm:ball_FSM|pr_state.right_down         ; 6       ;
; B1_dw~input                                           ; 5       ;
; B1_up~input                                           ; 5       ;
; raq_logic:racket_logic|temp1[2]~2                     ; 5       ;
; ballmovement_fsm:ball_FSM|WideOr3~0                   ; 5       ;
; ballmovement_fsm:ball_FSM|Selector8~2                 ; 5       ;
; ballmovement_fsm:ball_FSM|Selector7~2                 ; 5       ;
; ballmovement_fsm:ball_FSM|pr_state.left_up            ; 5       ;
; ballmovement_fsm:ball_FSM|Selector5~4                 ; 5       ;
; ballmovement_fsm:ball_FSM|Selector6~2                 ; 5       ;
; ballmovement_fsm:ball_FSM|pr_state.mark2              ; 5       ;
; ballmovement_fsm:ball_FSM|pr_state.mark1              ; 5       ;
; B2_dw~input                                           ; 4       ;
; B2_up~input                                           ; 4       ;
; ballmovement_fsm:ball_FSM|pr_state.right_up           ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_15  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_14  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_8   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_31  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_30  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_24  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_13  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_29  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_11  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_27  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_7   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_6   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_5   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_3   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_0   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_23  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_22  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_21  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_19  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_16  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_47  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_46  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_45  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_43  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_40  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_12  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_4   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_28  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_20  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_44  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_63  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_62  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_61  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_60  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_59  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_56  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_10  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_2   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_26  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_18  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_42  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_58  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_9   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_1   ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_25  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_17  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_41  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_57  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_55  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_54  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_53  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_52  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_51  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_50  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_49  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_48  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_39  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_38  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_37  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_36  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_35  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_34  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_33  ; 4       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_32  ; 4       ;
; ballmovement_fsm:ball_FSM|Selector4~1                 ; 3       ;
; ballmovement_fsm:ball_FSM|Selector3~1                 ; 3       ;
; ballmovement_fsm:ball_FSM|Equal3~0                    ; 3       ;
; raq_logic:racket_logic|raq2_next[2]~2                 ; 3       ;
; raq_logic:racket_logic|raq2_next[1]~1                 ; 3       ;
; raq_logic:racket_logic|Add1~0                         ; 3       ;
; raq_logic:racket_logic|raq1_next[2]~2                 ; 3       ;
; ball_logic:ball_logic|tempX[1]~7                      ; 3       ;
; ball_logic:ball_logic|tempY[0]~0                      ; 3       ;
; ballmovement_fsm:ball_FSM|pr_state.stby               ; 3       ;
; speed:speed_up|Add0~12                                ; 3       ;
; start~input                                           ; 2       ;
; speed:speed_up|temp[23]                               ; 2       ;
; speed:speed_up|temp[22]                               ; 2       ;
; speed:speed_up|temp[20]                               ; 2       ;
; speed:speed_up|temp[21]                               ; 2       ;
; speed:speed_up|temp[19]                               ; 2       ;
; speed:speed_up|temp[18]                               ; 2       ;
; speed:speed_up|temp[17]                               ; 2       ;
; speed:speed_up|temp[16]                               ; 2       ;
; speed:speed_up|temp[15]                               ; 2       ;
; speed:speed_up|temp[14]                               ; 2       ;
; speed:speed_up|temp[12]                               ; 2       ;
; speed:speed_up|temp[13]                               ; 2       ;
; speed:speed_up|temp[10]                               ; 2       ;
; speed:speed_up|temp[11]                               ; 2       ;
; speed:speed_up|temp[9]                                ; 2       ;
; speed:speed_up|temp[8]                                ; 2       ;
; speed:speed_up|temp[7]                                ; 2       ;
; speed:speed_up|temp[6]                                ; 2       ;
; speed:speed_up|temp[5]                                ; 2       ;
; speed:speed_up|temp[4]                                ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~10                ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~9                 ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~7                 ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~5                 ; 2       ;
; ballmovement_fsm:ball_FSM|Equal9~1                    ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~3                 ; 2       ;
; ballmovement_fsm:ball_FSM|process_1~1                 ; 2       ;
; raq_logic:racket_logic|raq2_next[0]~0                 ; 2       ;
; raq_logic:racket_logic|raq1_next[1]~3                 ; 2       ;
; ballmovement_fsm:ball_FSM|Equal10~15                  ; 2       ;
; ballmovement_fsm:ball_FSM|Equal10~14                  ; 2       ;
; univ_bin_counter:timer_fps|temp[0]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[1]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[2]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[3]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[5]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[7]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[4]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[6]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[8]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[9]                    ; 2       ;
; univ_bin_counter:timer_fps|temp[11]                   ; 2       ;
; univ_bin_counter:timer_fps|temp[10]                   ; 2       ;
; univ_bin_counter:timer_fps|temp[12]                   ; 2       ;
; univ_bin_counter:timer_fps|temp[13]                   ; 2       ;
; univ_bin_counter:timer_fps|temp[15]                   ; 2       ;
; univ_bin_counter:timer_fps|temp[14]                   ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr2          ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr6          ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr0          ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr4          ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr10         ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr14         ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr12         ; 2       ;
; ledMatrix_controler_fsm:left_display|WideOr8          ; 2       ;
; univ_bin_counter:timer_for_speed|temp[27]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[25]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[26]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[24]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[23]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[22]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[21]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[20]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[19]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[17]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[18]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[16]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[12]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[15]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[14]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[13]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[11]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[10]             ; 2       ;
; univ_bin_counter:timer_for_speed|temp[9]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[8]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[7]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[6]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[5]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[4]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[3]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[2]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[1]              ; 2       ;
; univ_bin_counter:timer_for_speed|temp[0]              ; 2       ;
; speed:speed_up|Add0~36                                ; 2       ;
; speed:speed_up|Add0~34                                ; 2       ;
; speed:speed_up|Add0~32                                ; 2       ;
; speed:speed_up|Add0~30                                ; 2       ;
; speed:speed_up|Add0~28                                ; 2       ;
; speed:speed_up|Add0~26                                ; 2       ;
; speed:speed_up|Add0~24                                ; 2       ;
; speed:speed_up|Add0~22                                ; 2       ;
; speed:speed_up|Add0~20                                ; 2       ;
; speed:speed_up|Add0~18                                ; 2       ;
; speed:speed_up|Add0~16                                ; 2       ;
; speed:speed_up|Add0~14                                ; 2       ;
; speed:speed_up|Add0~10                                ; 2       ;
; speed:speed_up|Add0~8                                 ; 2       ;
; speed:speed_up|Add0~6                                 ; 2       ;
; speed:speed_up|Add0~4                                 ; 2       ;
; speed:speed_up|Add0~2                                 ; 2       ;
; univ_bin_counter:timer_raq|temp[22]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[21]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[23]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[20]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[18]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[17]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[16]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[19]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[14]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[13]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[15]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[12]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[11]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[8]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[10]                   ; 2       ;
; univ_bin_counter:timer_raq|temp[9]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[6]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[5]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[4]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[7]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[3]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[2]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[1]                    ; 2       ;
; univ_bin_counter:timer_raq|temp[0]                    ; 2       ;
; univ_bin_counter:timer_ball|temp[23]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[22]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[3]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[2]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[1]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[0]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[20]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[21]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[19]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[18]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[16]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[17]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[15]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[14]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[12]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[13]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[10]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[11]                  ; 2       ;
; univ_bin_counter:timer_ball|temp[9]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[8]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[7]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[6]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[4]                   ; 2       ;
; univ_bin_counter:timer_ball|temp[5]                   ; 2       ;
; ledMatrix_controler_fsm:left_display|pr_state.stby~0  ; 1       ;
; ball_logic:ball_logic|tempY[0]~2                      ; 1       ;
; ledMatrix_controler_fsm:left_display|pr_state.LED_0~0 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector8~5                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector7~5                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector5~8                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector6~5                 ; 1       ;
; raq_logic:racket_logic|raq1_next[2]~4                 ; 1       ;
; raq_logic:racket_logic|temp1~5                        ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[6]~80  ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[62]~79 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[0]     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[56]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~78     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~77     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[3]~76  ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[59]~75 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[4]~74  ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[60]~73 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[2]~72  ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[58]~71 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~70     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~69     ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[7]~81    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[63]~80   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~79       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~78       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[5]~77    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[61]~76   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[3]~75    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[59]~74   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[4]~73    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[60]~72   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~71       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~70       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[1]       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[57]      ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~7             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~6             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~5             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~4             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~3             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~2             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~1             ; 1       ;
; univ_bin_counter:timer_for_speed|Equal0~0             ; 1       ;
; speed:speed_up|temp~18                                ; 1       ;
; speed:speed_up|temp~17                                ; 1       ;
; speed:speed_up|temp~16                                ; 1       ;
; speed:speed_up|temp~15                                ; 1       ;
; speed:speed_up|temp~14                                ; 1       ;
; speed:speed_up|temp~13                                ; 1       ;
; speed:speed_up|temp~12                                ; 1       ;
; speed:speed_up|temp~11                                ; 1       ;
; speed:speed_up|temp~10                                ; 1       ;
; speed:speed_up|temp~9                                 ; 1       ;
; speed:speed_up|temp~8                                 ; 1       ;
; speed:speed_up|temp~7                                 ; 1       ;
; speed:speed_up|temp~6                                 ; 1       ;
; speed:speed_up|temp~5                                 ; 1       ;
; speed:speed_up|temp~4                                 ; 1       ;
; speed:speed_up|temp~3                                 ; 1       ;
; speed:speed_up|temp~2                                 ; 1       ;
; speed:speed_up|temp~1                                 ; 1       ;
; speed:speed_up|temp~0                                 ; 1       ;
; speed:speed_up|LessThan0~4                            ; 1       ;
; speed:speed_up|LessThan0~3                            ; 1       ;
; speed:speed_up|LessThan0~2                            ; 1       ;
; speed:speed_up|LessThan0~1                            ; 1       ;
; speed:speed_up|LessThan0~0                            ; 1       ;
; univ_bin_counter:timer_raq|Equal0~6                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~5                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~4                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~3                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~2                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~1                   ; 1       ;
; univ_bin_counter:timer_raq|Equal0~0                   ; 1       ;
; ballmovement_fsm:ball_FSM|Selector0~1                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector0~0                 ; 1       ;
; univ_bin_counter:timer_ball|Equal0~13                 ; 1       ;
; univ_bin_counter:timer_ball|Equal0~12                 ; 1       ;
; univ_bin_counter:timer_ball|Equal0~11                 ; 1       ;
; univ_bin_counter:timer_ball|Equal0~10                 ; 1       ;
; univ_bin_counter:timer_ball|Equal0~9                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~8                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~7                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~6                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~5                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~4                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~3                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~2                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~1                  ; 1       ;
; univ_bin_counter:timer_ball|Equal0~0                  ; 1       ;
; ballmovement_fsm:ball_FSM|Selector8~4                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector8~3                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector4~2                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector7~4                 ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~11                ; 1       ;
; ballmovement_fsm:ball_FSM|Selector7~3                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector4~0                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector5~7                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector5~6                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector5~5                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector3~3                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector3~2                 ; 1       ;
; ballmovement_fsm:ball_FSM|Equal3~1                    ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~8                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector6~4                 ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~6                 ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~4                 ; 1       ;
; ballmovement_fsm:ball_FSM|Equal9~0                    ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~2                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector6~3                 ; 1       ;
; ballmovement_fsm:ball_FSM|process_1~0                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector3~0                 ; 1       ;
; raq_logic:racket_logic|temp2~2                        ; 1       ;
; raq_logic:racket_logic|temp2~1                        ; 1       ;
; raq_logic:racket_logic|temp2~0                        ; 1       ;
; raq_logic:racket_logic|Add3~0                         ; 1       ;
; raq_logic:racket_logic|temp1~4                        ; 1       ;
; raq_logic:racket_logic|temp1~3                        ; 1       ;
; ball_logic:ball_logic|xb_next[0]~1                    ; 1       ;
; ball_logic:ball_logic|xb_next~0                       ; 1       ;
; ball_logic:ball_logic|Add3~2                          ; 1       ;
; ball_logic:ball_logic|Add3~1                          ; 1       ;
; ball_logic:ball_logic|Add3~0                          ; 1       ;
; univ_bin_counter:timer_fps|count_next[0]~6            ; 1       ;
; univ_bin_counter:timer_fps|count_next[2]~5            ; 1       ;
; univ_bin_counter:timer_fps|count_next[3]~4            ; 1       ;
; univ_bin_counter:timer_fps|count_next[4]~3            ; 1       ;
; univ_bin_counter:timer_fps|count_next[6]~2            ; 1       ;
; univ_bin_counter:timer_fps|count_next[10]~1           ; 1       ;
; univ_bin_counter:timer_fps|count_next[14]~0           ; 1       ;
; ballmovement_fsm:ball_FSM|Selector2~0                 ; 1       ;
; ballmovement_fsm:ball_FSM|Selector1~0                 ; 1       ;
; gameright_to_matrix:right_matrix_vector|Equal15~2     ; 1       ;
; gameright_to_matrix:right_matrix_vector|Equal15~1     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[23]~68 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[31]~67 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[39]~66 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[47]~65 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[55]~64 ; 1       ;
; gameright_to_matrix:right_matrix_vector|Equal15~0     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[14]~63 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[22]~62 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[30]~61 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[38]~60 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[46]~59 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[54]~58 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[8]     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[16]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[24]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[32]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[40]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[48]    ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~57     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~56     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~55     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~54     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~53     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~52     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[11]~51 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[19]~50 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[27]~49 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[35]~48 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[43]~47 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[51]~46 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[12]~45 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[28]~44 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[20]~43 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[36]~42 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[44]~41 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[52]~40 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[10]~39 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[26]~38 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[18]~37 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[34]~36 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[42]~35 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix[50]~34 ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~33     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~32     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~31     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~30     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~29     ; 1       ;
; gameright_to_matrix:right_matrix_vector|matrix~28     ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[15]~69   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[23]~68   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[31]~67   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[39]~66   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[47]~65   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[55]~64   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~63       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~62       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~61       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~60       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~59       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~58       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|Equal15~1       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[8]~57    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[16]~56   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[24]~55   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[32]~54   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[40]~53   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[48]~52   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|Equal15~0       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[13]~51   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[21]~50   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[29]~49   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[37]~48   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[45]~47   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[53]~46   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[11]~45   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[19]~44   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[27]~43   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[35]~42   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[43]~41   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[51]~40   ; 1       ;
; ledMatrix_controler_fsm:left_display|pr_state.stby    ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[12]~39   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[20]~38   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[28]~37   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[36]~36   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[44]~35   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[52]~34   ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~33       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~32       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~31       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~30       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~29       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix~28       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[9]       ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[17]      ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[25]      ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[33]      ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[41]      ; 1       ;
; gameleft_to_matrix:left_matrix_vector|matrix[49]      ; 1       ;
; univ_bin_counter:timer_fps|Equal0~3                   ; 1       ;
; univ_bin_counter:timer_fps|Equal0~2                   ; 1       ;
; univ_bin_counter:timer_fps|Equal0~1                   ; 1       ;
; univ_bin_counter:timer_fps|Equal0~0                   ; 1       ;
; score_logic:score_logic|temp2[3]~4                    ; 1       ;
; score_logic:score_logic|temp2[3]~3                    ; 1       ;
; score_logic:score_logic|temp2[2]~2                    ; 1       ;
; score_logic:score_logic|temp2[1]~1                    ; 1       ;
; score_logic:score_logic|temp2[0]~0                    ; 1       ;
; score_logic:score_logic|temp1[3]~4                    ; 1       ;
; score_logic:score_logic|temp1[3]~3                    ; 1       ;
; score_logic:score_logic|temp1[2]~2                    ; 1       ;
; score_logic:score_logic|temp1[1]~1                    ; 1       ;
; score_logic:score_logic|temp1[0]~0                    ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector7~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector7~3     ; 1       ;
; register_file:array_reg|array_reg[1][7]               ; 1       ;
; register_file:array_reg|array_reg[1][15]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector7~2     ; 1       ;
; register_file:array_reg|array_reg[1][23]              ; 1       ;
; register_file:array_reg|array_reg[1][31]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector7~1     ; 1       ;
; register_file:array_reg|array_reg[1][39]              ; 1       ;
; register_file:array_reg|array_reg[1][47]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector7~0     ; 1       ;
; register_file:array_reg|array_reg[1][55]              ; 1       ;
; register_file:array_reg|array_reg[1][63]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector6~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector6~3     ; 1       ;
; register_file:array_reg|array_reg[1][6]               ; 1       ;
; register_file:array_reg|array_reg[1][14]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector6~2     ; 1       ;
; register_file:array_reg|array_reg[1][22]              ; 1       ;
; register_file:array_reg|array_reg[1][30]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector6~1     ; 1       ;
; register_file:array_reg|array_reg[1][38]              ; 1       ;
; register_file:array_reg|array_reg[1][46]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector6~0     ; 1       ;
; register_file:array_reg|array_reg[1][54]              ; 1       ;
; register_file:array_reg|array_reg[1][62]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector0~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector0~3     ; 1       ;
; register_file:array_reg|array_reg[1][0]               ; 1       ;
; register_file:array_reg|array_reg[1][8]               ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector0~2     ; 1       ;
; register_file:array_reg|array_reg[1][16]              ; 1       ;
; register_file:array_reg|array_reg[1][24]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector0~1     ; 1       ;
; register_file:array_reg|array_reg[1][32]              ; 1       ;
; register_file:array_reg|array_reg[1][40]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector0~0     ; 1       ;
; register_file:array_reg|array_reg[1][48]              ; 1       ;
; register_file:array_reg|array_reg[1][56]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector5~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector5~3     ; 1       ;
; register_file:array_reg|array_reg[1][5]               ; 1       ;
; register_file:array_reg|array_reg[1][13]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector5~2     ; 1       ;
; register_file:array_reg|array_reg[1][21]              ; 1       ;
; register_file:array_reg|array_reg[1][29]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector5~1     ; 1       ;
; register_file:array_reg|array_reg[1][37]              ; 1       ;
; register_file:array_reg|array_reg[1][45]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector5~0     ; 1       ;
; register_file:array_reg|array_reg[1][53]              ; 1       ;
; register_file:array_reg|array_reg[1][61]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector3~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector3~3     ; 1       ;
; register_file:array_reg|array_reg[1][3]               ; 1       ;
; register_file:array_reg|array_reg[1][11]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector3~2     ; 1       ;
; register_file:array_reg|array_reg[1][19]              ; 1       ;
; register_file:array_reg|array_reg[1][27]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector3~1     ; 1       ;
; register_file:array_reg|array_reg[1][35]              ; 1       ;
; register_file:array_reg|array_reg[1][43]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector3~0     ; 1       ;
; register_file:array_reg|array_reg[1][51]              ; 1       ;
; register_file:array_reg|array_reg[1][59]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector4~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector4~3     ; 1       ;
; register_file:array_reg|array_reg[1][12]              ; 1       ;
; register_file:array_reg|array_reg[1][4]               ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector4~2     ; 1       ;
; register_file:array_reg|array_reg[1][28]              ; 1       ;
; register_file:array_reg|array_reg[1][20]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector4~1     ; 1       ;
; register_file:array_reg|array_reg[1][36]              ; 1       ;
; register_file:array_reg|array_reg[1][44]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector4~0     ; 1       ;
; register_file:array_reg|array_reg[1][52]              ; 1       ;
; register_file:array_reg|array_reg[1][60]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector2~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector2~3     ; 1       ;
; register_file:array_reg|array_reg[1][10]              ; 1       ;
; register_file:array_reg|array_reg[1][2]               ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector2~2     ; 1       ;
; register_file:array_reg|array_reg[1][26]              ; 1       ;
; register_file:array_reg|array_reg[1][18]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector2~1     ; 1       ;
; register_file:array_reg|array_reg[1][34]              ; 1       ;
; register_file:array_reg|array_reg[1][42]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector2~0     ; 1       ;
; register_file:array_reg|array_reg[1][50]              ; 1       ;
; register_file:array_reg|array_reg[1][58]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector1~4     ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector1~3     ; 1       ;
; register_file:array_reg|array_reg[1][9]               ; 1       ;
; register_file:array_reg|array_reg[1][1]               ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector1~2     ; 1       ;
; register_file:array_reg|array_reg[1][25]              ; 1       ;
; register_file:array_reg|array_reg[1][17]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector1~1     ; 1       ;
; register_file:array_reg|array_reg[1][33]              ; 1       ;
; register_file:array_reg|array_reg[1][41]              ; 1       ;
; ledMatrix_controler_fsm:right_display|Selector1~0     ; 1       ;
; register_file:array_reg|array_reg[1][49]              ; 1       ;
; register_file:array_reg|array_reg[1][57]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector7~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector7~3      ; 1       ;
; register_file:array_reg|array_reg[0][7]               ; 1       ;
; register_file:array_reg|array_reg[0][15]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector7~2      ; 1       ;
; register_file:array_reg|array_reg[0][23]              ; 1       ;
; register_file:array_reg|array_reg[0][31]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector7~1      ; 1       ;
; register_file:array_reg|array_reg[0][39]              ; 1       ;
; register_file:array_reg|array_reg[0][47]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector7~0      ; 1       ;
; register_file:array_reg|array_reg[0][55]              ; 1       ;
; register_file:array_reg|array_reg[0][63]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector6~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector6~3      ; 1       ;
; register_file:array_reg|array_reg[0][6]               ; 1       ;
; register_file:array_reg|array_reg[0][14]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector6~2      ; 1       ;
; register_file:array_reg|array_reg[0][22]              ; 1       ;
; register_file:array_reg|array_reg[0][30]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector6~1      ; 1       ;
; register_file:array_reg|array_reg[0][38]              ; 1       ;
; register_file:array_reg|array_reg[0][46]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector6~0      ; 1       ;
; register_file:array_reg|array_reg[0][54]              ; 1       ;
; register_file:array_reg|array_reg[0][62]              ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr2~1        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr2~0        ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector0~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector0~3      ; 1       ;
; register_file:array_reg|array_reg[0][0]               ; 1       ;
; register_file:array_reg|array_reg[0][8]               ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector0~2      ; 1       ;
; register_file:array_reg|array_reg[0][16]              ; 1       ;
; register_file:array_reg|array_reg[0][24]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector0~1      ; 1       ;
; register_file:array_reg|array_reg[0][32]              ; 1       ;
; register_file:array_reg|array_reg[0][40]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector0~0      ; 1       ;
; register_file:array_reg|array_reg[0][48]              ; 1       ;
; register_file:array_reg|array_reg[0][56]              ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr6~1        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr6~0        ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector5~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector5~3      ; 1       ;
; register_file:array_reg|array_reg[0][5]               ; 1       ;
; register_file:array_reg|array_reg[0][13]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector5~2      ; 1       ;
; register_file:array_reg|array_reg[0][21]              ; 1       ;
; register_file:array_reg|array_reg[0][29]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector5~1      ; 1       ;
; register_file:array_reg|array_reg[0][37]              ; 1       ;
; register_file:array_reg|array_reg[0][45]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector5~0      ; 1       ;
; register_file:array_reg|array_reg[0][53]              ; 1       ;
; register_file:array_reg|array_reg[0][61]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector3~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector3~3      ; 1       ;
; register_file:array_reg|array_reg[0][3]               ; 1       ;
; register_file:array_reg|array_reg[0][11]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector3~2      ; 1       ;
; register_file:array_reg|array_reg[0][19]              ; 1       ;
; register_file:array_reg|array_reg[0][27]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector3~1      ; 1       ;
; register_file:array_reg|array_reg[0][35]              ; 1       ;
; register_file:array_reg|array_reg[0][43]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector3~0      ; 1       ;
; register_file:array_reg|array_reg[0][51]              ; 1       ;
; register_file:array_reg|array_reg[0][59]              ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr0~1        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr0~0        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr4~1        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr4~0        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr10~1       ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr10~0       ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector4~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector4~3      ; 1       ;
; register_file:array_reg|array_reg[0][4]               ; 1       ;
; register_file:array_reg|array_reg[0][12]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector4~2      ; 1       ;
; register_file:array_reg|array_reg[0][20]              ; 1       ;
; register_file:array_reg|array_reg[0][28]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector4~1      ; 1       ;
; register_file:array_reg|array_reg[0][36]              ; 1       ;
; register_file:array_reg|array_reg[0][44]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector4~0      ; 1       ;
; register_file:array_reg|array_reg[0][52]              ; 1       ;
; register_file:array_reg|array_reg[0][60]              ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr14~1       ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr14~0       ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector2~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector2~3      ; 1       ;
; register_file:array_reg|array_reg[0][2]               ; 1       ;
; register_file:array_reg|array_reg[0][10]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector2~2      ; 1       ;
; register_file:array_reg|array_reg[0][18]              ; 1       ;
; register_file:array_reg|array_reg[0][26]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector2~1      ; 1       ;
; register_file:array_reg|array_reg[0][34]              ; 1       ;
; register_file:array_reg|array_reg[0][42]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector2~0      ; 1       ;
; register_file:array_reg|array_reg[0][50]              ; 1       ;
; register_file:array_reg|array_reg[0][58]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector1~4      ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector1~3      ; 1       ;
; register_file:array_reg|array_reg[0][1]               ; 1       ;
; register_file:array_reg|array_reg[0][9]               ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector1~2      ; 1       ;
; register_file:array_reg|array_reg[0][17]              ; 1       ;
; register_file:array_reg|array_reg[0][25]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector1~1      ; 1       ;
; register_file:array_reg|array_reg[0][33]              ; 1       ;
; register_file:array_reg|array_reg[0][41]              ; 1       ;
; ledMatrix_controler_fsm:left_display|Selector1~0      ; 1       ;
; register_file:array_reg|array_reg[0][49]              ; 1       ;
; register_file:array_reg|array_reg[0][57]              ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr12~1       ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr12~0       ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr8~1        ; 1       ;
; ledMatrix_controler_fsm:left_display|WideOr8~0        ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux0~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux1~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux2~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux3~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux4~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux5~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_2|Mux6~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux0~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux1~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux2~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux3~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux4~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux5~0                      ; 1       ;
; bin_to_sseg:bin_to_sseg_1|Mux6~0                      ; 1       ;
; univ_bin_counter:timer_for_speed|temp[27]~82          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[26]~81          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[26]~80          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[25]~79          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[25]~78          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[24]~77          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[24]~76          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[23]~75          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[23]~74          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[22]~73          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[22]~72          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[21]~71          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[21]~70          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[20]~69          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[20]~68          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[19]~67          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[19]~66          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[18]~65          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[18]~64          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[17]~63          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[17]~62          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[16]~61          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[16]~60          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[15]~59          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[15]~58          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[14]~57          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[14]~56          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[13]~55          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[13]~54          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[12]~53          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[12]~52          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[11]~51          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[11]~50          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[10]~49          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[10]~48          ; 1       ;
; univ_bin_counter:timer_for_speed|temp[9]~47           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[9]~46           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[8]~45           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[8]~44           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[7]~43           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[7]~42           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[6]~41           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[6]~40           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[5]~39           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[5]~38           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[4]~37           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[4]~36           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[3]~35           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[3]~34           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[2]~33           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[2]~32           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[1]~31           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[1]~30           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[0]~29           ; 1       ;
; univ_bin_counter:timer_for_speed|temp[0]~28           ; 1       ;
; univ_bin_counter:timer_raq|temp[23]~70                ; 1       ;
; univ_bin_counter:timer_raq|temp[22]~69                ; 1       ;
; univ_bin_counter:timer_raq|temp[22]~68                ; 1       ;
; univ_bin_counter:timer_raq|temp[21]~67                ; 1       ;
; univ_bin_counter:timer_raq|temp[21]~66                ; 1       ;
; univ_bin_counter:timer_raq|temp[20]~65                ; 1       ;
; univ_bin_counter:timer_raq|temp[20]~64                ; 1       ;
; univ_bin_counter:timer_raq|temp[19]~63                ; 1       ;
; univ_bin_counter:timer_raq|temp[19]~62                ; 1       ;
; univ_bin_counter:timer_raq|temp[18]~61                ; 1       ;
; univ_bin_counter:timer_raq|temp[18]~60                ; 1       ;
; univ_bin_counter:timer_raq|temp[17]~59                ; 1       ;
; univ_bin_counter:timer_raq|temp[17]~58                ; 1       ;
; univ_bin_counter:timer_raq|temp[16]~57                ; 1       ;
; univ_bin_counter:timer_raq|temp[16]~56                ; 1       ;
; univ_bin_counter:timer_raq|temp[15]~55                ; 1       ;
; univ_bin_counter:timer_raq|temp[15]~54                ; 1       ;
; univ_bin_counter:timer_raq|temp[14]~53                ; 1       ;
; univ_bin_counter:timer_raq|temp[14]~52                ; 1       ;
; univ_bin_counter:timer_raq|temp[13]~51                ; 1       ;
; univ_bin_counter:timer_raq|temp[13]~50                ; 1       ;
; univ_bin_counter:timer_raq|temp[12]~49                ; 1       ;
; univ_bin_counter:timer_raq|temp[12]~48                ; 1       ;
; univ_bin_counter:timer_raq|temp[11]~47                ; 1       ;
; univ_bin_counter:timer_raq|temp[11]~46                ; 1       ;
; univ_bin_counter:timer_raq|temp[10]~45                ; 1       ;
; univ_bin_counter:timer_raq|temp[10]~44                ; 1       ;
; univ_bin_counter:timer_raq|temp[9]~43                 ; 1       ;
; univ_bin_counter:timer_raq|temp[9]~42                 ; 1       ;
; univ_bin_counter:timer_raq|temp[8]~41                 ; 1       ;
; univ_bin_counter:timer_raq|temp[8]~40                 ; 1       ;
; univ_bin_counter:timer_raq|temp[7]~39                 ; 1       ;
; univ_bin_counter:timer_raq|temp[7]~38                 ; 1       ;
; univ_bin_counter:timer_raq|temp[6]~37                 ; 1       ;
; univ_bin_counter:timer_raq|temp[6]~36                 ; 1       ;
; univ_bin_counter:timer_raq|temp[5]~35                 ; 1       ;
; univ_bin_counter:timer_raq|temp[5]~34                 ; 1       ;
; univ_bin_counter:timer_raq|temp[4]~33                 ; 1       ;
; univ_bin_counter:timer_raq|temp[4]~32                 ; 1       ;
; univ_bin_counter:timer_raq|temp[3]~31                 ; 1       ;
; univ_bin_counter:timer_raq|temp[3]~30                 ; 1       ;
; univ_bin_counter:timer_raq|temp[2]~29                 ; 1       ;
; univ_bin_counter:timer_raq|temp[2]~28                 ; 1       ;
; univ_bin_counter:timer_raq|temp[1]~27                 ; 1       ;
; univ_bin_counter:timer_raq|temp[1]~26                 ; 1       ;
; univ_bin_counter:timer_raq|temp[0]~25                 ; 1       ;
; univ_bin_counter:timer_raq|temp[0]~24                 ; 1       ;
; univ_bin_counter:timer_ball|temp[23]~70               ; 1       ;
; univ_bin_counter:timer_ball|temp[22]~69               ; 1       ;
; univ_bin_counter:timer_ball|temp[22]~68               ; 1       ;
; univ_bin_counter:timer_ball|temp[21]~67               ; 1       ;
; univ_bin_counter:timer_ball|temp[21]~66               ; 1       ;
; univ_bin_counter:timer_ball|temp[20]~65               ; 1       ;
; univ_bin_counter:timer_ball|temp[20]~64               ; 1       ;
; univ_bin_counter:timer_ball|temp[19]~63               ; 1       ;
; univ_bin_counter:timer_ball|temp[19]~62               ; 1       ;
; univ_bin_counter:timer_ball|temp[18]~61               ; 1       ;
; univ_bin_counter:timer_ball|temp[18]~60               ; 1       ;
; univ_bin_counter:timer_ball|temp[17]~59               ; 1       ;
; univ_bin_counter:timer_ball|temp[17]~58               ; 1       ;
; univ_bin_counter:timer_ball|temp[16]~57               ; 1       ;
; univ_bin_counter:timer_ball|temp[16]~56               ; 1       ;
; univ_bin_counter:timer_ball|temp[15]~55               ; 1       ;
; univ_bin_counter:timer_ball|temp[15]~54               ; 1       ;
; univ_bin_counter:timer_ball|temp[14]~53               ; 1       ;
; univ_bin_counter:timer_ball|temp[14]~52               ; 1       ;
; univ_bin_counter:timer_ball|temp[13]~51               ; 1       ;
; univ_bin_counter:timer_ball|temp[13]~50               ; 1       ;
; univ_bin_counter:timer_ball|temp[12]~49               ; 1       ;
; univ_bin_counter:timer_ball|temp[12]~48               ; 1       ;
; univ_bin_counter:timer_ball|temp[11]~47               ; 1       ;
; univ_bin_counter:timer_ball|temp[11]~46               ; 1       ;
; univ_bin_counter:timer_ball|temp[10]~45               ; 1       ;
; univ_bin_counter:timer_ball|temp[10]~44               ; 1       ;
; univ_bin_counter:timer_ball|temp[9]~43                ; 1       ;
; univ_bin_counter:timer_ball|temp[9]~42                ; 1       ;
; univ_bin_counter:timer_ball|temp[8]~41                ; 1       ;
; univ_bin_counter:timer_ball|temp[8]~40                ; 1       ;
; univ_bin_counter:timer_ball|temp[7]~39                ; 1       ;
; univ_bin_counter:timer_ball|temp[7]~38                ; 1       ;
; univ_bin_counter:timer_ball|temp[6]~37                ; 1       ;
; univ_bin_counter:timer_ball|temp[6]~36                ; 1       ;
; univ_bin_counter:timer_ball|temp[5]~35                ; 1       ;
; univ_bin_counter:timer_ball|temp[5]~34                ; 1       ;
; univ_bin_counter:timer_ball|temp[4]~33                ; 1       ;
; univ_bin_counter:timer_ball|temp[4]~32                ; 1       ;
; univ_bin_counter:timer_ball|temp[3]~31                ; 1       ;
; univ_bin_counter:timer_ball|temp[3]~30                ; 1       ;
; univ_bin_counter:timer_ball|temp[2]~29                ; 1       ;
; univ_bin_counter:timer_ball|temp[2]~28                ; 1       ;
; univ_bin_counter:timer_ball|temp[1]~27                ; 1       ;
; univ_bin_counter:timer_ball|temp[1]~26                ; 1       ;
; univ_bin_counter:timer_ball|temp[0]~25                ; 1       ;
; univ_bin_counter:timer_ball|temp[0]~24                ; 1       ;
; speed:speed_up|Add0~37                                ; 1       ;
; speed:speed_up|Add0~35                                ; 1       ;
; speed:speed_up|Add0~33                                ; 1       ;
; speed:speed_up|Add0~31                                ; 1       ;
; speed:speed_up|Add0~29                                ; 1       ;
; speed:speed_up|Add0~27                                ; 1       ;
; speed:speed_up|Add0~25                                ; 1       ;
; speed:speed_up|Add0~23                                ; 1       ;
; speed:speed_up|Add0~21                                ; 1       ;
; speed:speed_up|Add0~19                                ; 1       ;
; speed:speed_up|Add0~17                                ; 1       ;
; speed:speed_up|Add0~15                                ; 1       ;
; speed:speed_up|Add0~13                                ; 1       ;
; speed:speed_up|Add0~11                                ; 1       ;
; speed:speed_up|Add0~9                                 ; 1       ;
; speed:speed_up|Add0~7                                 ; 1       ;
; speed:speed_up|Add0~5                                 ; 1       ;
; speed:speed_up|Add0~3                                 ; 1       ;
; speed:speed_up|Add0~1                                 ; 1       ;
; speed:speed_up|Add0~0                                 ; 1       ;
; ball_logic:ball_logic|tempX[3]~10                     ; 1       ;
; ball_logic:ball_logic|tempX[2]~9                      ; 1       ;
; ball_logic:ball_logic|tempX[2]~8                      ; 1       ;
; ball_logic:ball_logic|tempX[1]~6                      ; 1       ;
; ball_logic:ball_logic|tempX[1]~5                      ; 1       ;
; ball_logic:ball_logic|tempX[1]~4                      ; 1       ;
; univ_bin_counter:timer_fps|Add0~30                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~29                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~28                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~27                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~26                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~25                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~24                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~23                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~22                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~21                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~20                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~19                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~18                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~17                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~16                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~15                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~14                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~13                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~12                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~11                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~10                    ; 1       ;
; univ_bin_counter:timer_fps|Add0~9                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~8                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~7                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~6                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~5                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~4                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~3                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~2                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~1                     ; 1       ;
; univ_bin_counter:timer_fps|Add0~0                     ; 1       ;
+-------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 800 / 47,787 ( 2 % )   ;
; C16 interconnects     ; 47 / 1,804 ( 3 % )     ;
; C4 interconnects      ; 462 / 31,272 ( 1 % )   ;
; Direct links          ; 136 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 297 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 35 / 1,775 ( 2 % )     ;
; R4 interconnects      ; 501 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.52) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 25                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 28                           ;
; 1 Clock                            ; 37                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.00) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 4                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.72) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 1                            ;
; 3                                               ; 5                            ;
; 4                                               ; 1                            ;
; 5                                               ; 4                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.70) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 6                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 5                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 46           ; 0            ; 0            ; 7            ; 0            ; 46           ; 7            ; 0            ; 0            ; 0            ; 46           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 7            ; 53           ; 53           ; 46           ; 53           ; 7            ; 46           ; 53           ; 53           ; 53           ; 7            ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; score1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; score2[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M1[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B1_up              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B1_dw              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B2_up              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B2_dw              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                           ;
+------------------------------------------+------------------------------------------+-------------------+
; Source Clock(s)                          ; Destination Clock(s)                     ; Delay Added in ns ;
+------------------------------------------+------------------------------------------+-------------------+
; univ_bin_counter:timer_for_speed|temp[0] ; univ_bin_counter:timer_for_speed|temp[0] ; 72.4              ;
; clk                                      ; speed:speed_up|temp[10]                  ; 12.7              ;
; clk                                      ; clk                                      ; 9.5               ;
; clk,I/O                                  ; speed:speed_up|temp[10]                  ; 2.0               ;
+------------------------------------------+------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                    ;
+-----------------------------------------------+----------------------------------------------+-------------------+
; Source Register                               ; Destination Register                         ; Delay Added in ns ;
+-----------------------------------------------+----------------------------------------------+-------------------+
; speed:speed_up|temp[9]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[8]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[7]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[6]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[5]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[10]                       ; speed:speed_up|temp[10]                      ; 2.827             ;
; speed:speed_up|temp[4]                        ; speed:speed_up|temp[10]                      ; 2.827             ;
; univ_bin_counter:timer_for_speed|temp[0]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 2.414             ;
; speed:speed_up|temp[11]                       ; speed:speed_up|temp[11]                      ; 2.332             ;
; speed:speed_up|temp[14]                       ; speed:speed_up|temp[14]                      ; 2.188             ;
; speed:speed_up|temp[13]                       ; speed:speed_up|temp[14]                      ; 2.188             ;
; speed:speed_up|temp[12]                       ; speed:speed_up|temp[14]                      ; 2.188             ;
; speed:speed_up|temp[15]                       ; speed:speed_up|temp[15]                      ; 2.168             ;
; speed:speed_up|temp[19]                       ; speed:speed_up|temp[19]                      ; 2.128             ;
; speed:speed_up|temp[18]                       ; speed:speed_up|temp[19]                      ; 2.128             ;
; speed:speed_up|temp[17]                       ; speed:speed_up|temp[19]                      ; 2.128             ;
; speed:speed_up|temp[16]                       ; speed:speed_up|temp[19]                      ; 2.128             ;
; speed:speed_up|temp[22]                       ; speed:speed_up|temp[6]                       ; 2.007             ;
; speed:speed_up|temp[21]                       ; speed:speed_up|temp[6]                       ; 2.007             ;
; speed:speed_up|temp[20]                       ; speed:speed_up|temp[6]                       ; 2.007             ;
; speed:speed_up|temp[23]                       ; speed:speed_up|temp[6]                       ; 2.007             ;
; univ_bin_counter:timer_raq|temp[0]            ; univ_bin_counter:timer_raq|temp[0]           ; 1.581             ;
; ballmovement_fsm:ball_FSM|pr_state.mov_left   ; ball_logic:ball_logic|tempX[0]               ; 1.548             ;
; ballmovement_fsm:ball_FSM|pr_state.left_up    ; ball_logic:ball_logic|tempX[0]               ; 1.543             ;
; ballmovement_fsm:ball_FSM|pr_state.left_down  ; ball_logic:ball_logic|tempX[0]               ; 1.518             ;
; ballmovement_fsm:ball_FSM|pr_state.right_down ; ball_logic:ball_logic|tempX[0]               ; 1.503             ;
; univ_bin_counter:timer_for_speed|temp[1]      ; univ_bin_counter:timer_for_speed|temp[1]     ; 1.218             ;
; ballmovement_fsm:ball_FSM|pr_state.mov_right  ; ball_logic:ball_logic|tempX[0]               ; 1.213             ;
; ballmovement_fsm:ball_FSM|pr_state.right_up   ; ball_logic:ball_logic|tempX[0]               ; 1.199             ;
; univ_bin_counter:timer_for_speed|temp[26]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[25]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[24]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[23]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[22]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[21]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[20]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[19]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[18]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[17]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[16]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[15]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[14]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[13]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[12]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[11]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[10]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[9]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[8]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[7]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[6]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[5]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[4]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[3]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[2]      ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; univ_bin_counter:timer_for_speed|temp[27]     ; univ_bin_counter:timer_for_speed|temp[0]     ; 0.972             ;
; rst                                           ; ball_logic:ball_logic|tempX[2]               ; 0.877             ;
; ballmovement_fsm:ball_FSM|pr_state.stby       ; ball_logic:ball_logic|tempX[2]               ; 0.877             ;
; univ_bin_counter:timer_ball|temp[22]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[21]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[20]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[19]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[18]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[17]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[16]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[15]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[14]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[13]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[12]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[11]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[10]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[9]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[8]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[7]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[6]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[5]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[4]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[3]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[2]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[1]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[0]           ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_ball|temp[23]          ; ballmovement_fsm:ball_FSM|pr_state.mov_right ; 0.824             ;
; univ_bin_counter:timer_raq|temp[23]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[21]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[20]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[19]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[18]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[17]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[16]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[15]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[14]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[13]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[12]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[11]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[10]           ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[9]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[8]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[7]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[6]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[5]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
; univ_bin_counter:timer_raq|temp[4]            ; univ_bin_counter:timer_raq|temp[0]           ; 0.787             ;
+-----------------------------------------------+----------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "pong"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: timer_ball|Equal0~3  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G22 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[4]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[5]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[6]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[7]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[8]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[9]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[10]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[11]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[12]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node univ_bin_counter:timer_ball|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[4]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[5]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[6]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[7]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[8]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[9]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[10]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[11]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[12]
        Info (176357): Destination node univ_bin_counter:timer_ball|temp[13]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node univ_bin_counter:timer_raq|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[0]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[1]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[2]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[3]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[4]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[5]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[6]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[7]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[8]
        Info (176357): Destination node univ_bin_counter:timer_raq|temp[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/13.1/pong/output_files/pong.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5356 megabytes
    Info: Processing ended: Sun Jun 06 00:49:59 2021
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.1/pong/output_files/pong.fit.smsg.


