TimeQuest Timing Analyzer report for Practica3
Fri Feb 15 23:01:57 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Practica3                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 162.31 MHz ; 162.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.161 ; -264.935      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.551 ; -27.590       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.656 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -144.301              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.161 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 6.205      ;
; -5.076 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 6.120      ;
; -5.041 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.084      ; 6.085      ;
; -5.023 ; RegParPar:i5|output[1]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.076      ; 6.059      ;
; -5.002 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 6.046      ;
; -4.980 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 6.024      ;
; -4.958 ; RegParPar:i5|output[5]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.994      ;
; -4.882 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.926      ;
; -4.782 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.826      ;
; -4.770 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.814      ;
; -4.753 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.797      ;
; -4.748 ; RegParPar:i8|output[2]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.078      ; 5.786      ;
; -4.663 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.707      ;
; -4.623 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.667      ;
; -4.602 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.646      ;
; -4.600 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.644      ;
; -4.576 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.620      ;
; -4.558 ; RegParPar:i5|output[0]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.594      ;
; -4.509 ; RegParPar:i5|output[3]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.545      ;
; -4.506 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.550      ;
; -4.494 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.538      ;
; -4.470 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.514      ;
; -4.441 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.485      ;
; -4.417 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.461      ;
; -4.374 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.418      ;
; -4.319 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.363      ;
; -4.217 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.261      ;
; -4.210 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.254      ;
; -4.210 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 5.254      ;
; -4.203 ; RegParPar:i8|output[6]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.078      ; 5.241      ;
; -4.049 ; RegParPar:i5|output[7]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.085      ;
; -4.004 ; RegParPar:i5|output[4]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.040      ;
; -3.998 ; RegParPar:i5|output[6]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.076      ; 5.034      ;
; -3.925 ; TemporizadorC:i1|contador[2]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.963      ;
; -3.865 ; RegParPar:i8|output[4]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.903      ;
; -3.847 ; TemporizadorC:i1|contador[0]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.885      ;
; -3.831 ; TemporizadorC:i1|contador[14] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.869      ;
; -3.777 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.821      ;
; -3.720 ; TemporizadorC:i1|contador[11] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.758      ;
; -3.708 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.743      ;
; -3.702 ; RegParPar:i8|output[3]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.740      ;
; -3.674 ; TemporizadorC:i1|contador[1]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.712      ;
; -3.668 ; RegParPar:i6|output[2]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.706      ;
; -3.663 ; TemporizadorC:i1|contador[3]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.701      ;
; -3.652 ; ControlMux:i14|contador[1]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.003      ; 4.693      ;
; -3.635 ; RegParPar:i6|output[1]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.673      ;
; -3.630 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.665      ;
; -3.626 ; TemporizadorC:i1|contador[5]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.664      ;
; -3.614 ; TemporizadorC:i1|contador[14] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.649      ;
; -3.584 ; ControlMux:i14|contador[3]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.003      ; 4.625      ;
; -3.580 ; TemporizadorC:i1|contador[7]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.618      ;
; -3.578 ; RegParPar:i6|output[5]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.616      ;
; -3.565 ; TemporizadorC:i1|contador[10] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.603      ;
; -3.544 ; TemporizadorC:i1|contador[12] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.582      ;
; -3.534 ; RegParPar:i8|output[0]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.572      ;
; -3.503 ; TemporizadorC:i1|contador[11] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.538      ;
; -3.488 ; TemporizadorC:i1|contador[8]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.526      ;
; -3.457 ; TemporizadorC:i1|contador[1]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.492      ;
; -3.449 ; RegParPar:i7|output[1]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.487      ;
; -3.446 ; TemporizadorC:i1|contador[3]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.481      ;
; -3.438 ; RegParPar:i7|output[5]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.476      ;
; -3.412 ; TemporizadorC:i1|contador[9]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.450      ;
; -3.409 ; TemporizadorC:i1|contador[5]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.444      ;
; -3.396 ; RegParPar:i8|output[7]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.434      ;
; -3.391 ; TemporizadorC:i1|contador[15] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.429      ;
; -3.377 ; ControlMux:i14|contador[0]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.003      ; 4.418      ;
; -3.363 ; TemporizadorC:i1|contador[7]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.398      ;
; -3.349 ; RegParPar:i5|output[2]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.076      ; 4.385      ;
; -3.348 ; TemporizadorC:i1|contador[10] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.383      ;
; -3.343 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.378      ;
; -3.342 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.377      ;
; -3.332 ; TemporizadorC:i1|contador[6]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.370      ;
; -3.327 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.371      ;
; -3.327 ; TemporizadorC:i1|contador[12] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.362      ;
; -3.323 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.367      ;
; -3.318 ; TemporizadorC:i1|contador[2]  ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.356      ;
; -3.313 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.357      ;
; -3.308 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 4.350      ;
; -3.290 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.334      ;
; -3.290 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.334      ;
; -3.288 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.084      ; 4.332      ;
; -3.277 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 4.319      ;
; -3.271 ; TemporizadorC:i1|contador[8]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.306      ;
; -3.265 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.300      ;
; -3.264 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.299      ;
; -3.249 ; TemporizadorC:i1|contador[14] ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.284      ;
; -3.248 ; TemporizadorC:i1|contador[14] ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.283      ;
; -3.240 ; TemporizadorC:i1|contador[0]  ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.278      ;
; -3.224 ; TemporizadorC:i1|contador[14] ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.262      ;
; -3.221 ; TemporizadorC:i1|contador[13] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.259      ;
; -3.195 ; TemporizadorC:i1|contador[9]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.230      ;
; -3.174 ; TemporizadorC:i1|contador[15] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.209      ;
; -3.173 ; RegParPar:i6|output[0]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.211      ;
; -3.154 ; TemporizadorC:i1|contador[4]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.192      ;
; -3.138 ; TemporizadorC:i1|contador[11] ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.173      ;
; -3.137 ; ControlMux:i14|contador[2]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.003      ; 4.178      ;
; -3.137 ; TemporizadorC:i1|contador[11] ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.172      ;
; -3.121 ; RegParPar:i6|output[6]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.159      ;
; -3.118 ; RegParPar:i6|output[3]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.078      ; 4.156      ;
; -3.115 ; TemporizadorC:i1|contador[6]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 4.150      ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ControlReg:i12|contador[2]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlReg:i12|contador[3]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[0]        ; TemporizadorC:i1|contador[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[2]        ; TemporizadorC:i1|contador[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[3]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[5]        ; TemporizadorC:i1|contador[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[7]        ; TemporizadorC:i1|contador[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[8]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[9]        ; TemporizadorC:i1|contador[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[10]       ; TemporizadorC:i1|contador[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[11]       ; TemporizadorC:i1|contador[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[12]       ; TemporizadorC:i1|contador[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[14]       ; TemporizadorC:i1|contador[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|contador[2]          ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|contador[3]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|estado_act.Mult      ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlMux:i14|estado_act.Final     ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.995 ; ControlMux:i14|contador[2]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.281      ;
; 1.000 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.286      ;
; 1.029 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.060 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.061 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.347      ;
; 1.084 ; RegParPar:i9|output[0]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.417      ;
; 1.114 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.128 ; DetectorFlanco:i10|estado_act.Esp0  ; DetectorFlanco:i10|estado_act.Pulso                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.414      ;
; 1.184 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.184 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.185 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.202 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 1.483      ;
; 1.285 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.307 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.382 ; RegParPar:i9|output[5]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.715      ;
; 1.389 ; RegParPar:i9|output[7]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.722      ;
; 1.389 ; RegParPar:i9|output[1]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.722      ;
; 1.399 ; RegParPar:i9|output[2]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.732      ;
; 1.404 ; RegParPar:i9|output[4]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.417 ; RegParPar:i9|output[3]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.750      ;
; 1.423 ; RegParPar:i9|output[6]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.756      ;
; 1.435 ; ControlReg:i12|contador[2]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.499 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.787      ;
; 1.556 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.847      ;
; 1.556 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.847      ;
; 1.561 ; ControlMux:i14|estado_act.Final     ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 1.842      ;
; 1.566 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.857      ;
; 1.569 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.860      ;
; 1.571 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.862      ;
; 1.572 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.863      ;
; 1.573 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.864      ;
; 1.574 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.865      ;
; 1.576 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.867      ;
; 1.576 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.867      ;
; 1.577 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.868      ;
; 1.577 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.868      ;
; 1.577 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.868      ;
; 1.604 ; ControlMux:i14|estado_act.Mult      ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.005      ; 1.895      ;
; 1.610 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.901      ;
; 1.740 ; RegParPar:i3|output[0]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.073      ;
; 1.850 ; RegParPar:i3|output[5]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.183      ;
; 1.857 ; ControlMux:i14|contador[1]          ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.143      ;
; 1.860 ; RegParPar:i3|output[1]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.193      ;
; 1.864 ; RegParPar:i3|output[7]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.197      ;
; 1.866 ; RegParPar:i3|output[2]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.199      ;
; 1.878 ; RegParPar:i3|output[4]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.211      ;
; 1.885 ; RegParPar:i3|output[3]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.218      ;
; 1.889 ; RegParPar:i3|output[6]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.083      ; 2.222      ;
; 1.932 ; TemporizadorC:i1|contador[4]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.218      ;
; 1.935 ; TemporizadorC:i1|contador[4]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.221      ;
; 1.960 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.005      ; 2.251      ;
; 1.969 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; -0.005     ; 2.250      ;
; 1.972 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.260      ;
; 1.973 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.261      ;
; 1.987 ; ControlReg:i12|contador[1]          ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 2.268      ;
; 1.996 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.282      ;
; 1.999 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.285      ;
; 2.002 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.288      ;
; 2.003 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.289      ;
; 2.110 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.396      ;
; 2.113 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.399      ;
; 2.115 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 2.406      ;
; 2.143 ; ControlReg:i12|contador[0]          ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 2.424      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.162 ; ControlReg:i12|contador[1]          ; RegParPar:i8|output[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.451      ;
; 2.169 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.455      ;
; 2.172 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.174 ; ControlReg:i12|contador[1]          ; RegParPar:i7|output[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 2.463      ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                         ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.551 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.306 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.344      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -1.149 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.187      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
; -0.904 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.942      ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                         ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.656 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.901 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.058 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.344      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
; 2.303 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.589      ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Final                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Final                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Inicio                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Inicio                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Mult                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Mult                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Esp0                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Esp0                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Pulso                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Pulso                                                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[4]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[5]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[6]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[7]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[0]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[1]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[2]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[3]                                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[4]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; boton     ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
; input[*]  ; clk        ; 2.035 ; 2.035 ; Rise       ; clk             ;
;  input[0] ; clk        ; 1.144 ; 1.144 ; Rise       ; clk             ;
;  input[1] ; clk        ; 0.764 ; 0.764 ; Rise       ; clk             ;
;  input[2] ; clk        ; 1.181 ; 1.181 ; Rise       ; clk             ;
;  input[3] ; clk        ; 2.035 ; 2.035 ; Rise       ; clk             ;
;  input[4] ; clk        ; 1.154 ; 1.154 ; Rise       ; clk             ;
;  input[5] ; clk        ; 1.192 ; 1.192 ; Rise       ; clk             ;
;  input[6] ; clk        ; 1.191 ; 1.191 ; Rise       ; clk             ;
;  input[7] ; clk        ; 1.563 ; 1.563 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; boton     ; clk        ; -4.146 ; -4.146 ; Rise       ; clk             ;
; input[*]  ; clk        ; -0.048 ; -0.048 ; Rise       ; clk             ;
;  input[0] ; clk        ; -0.177 ; -0.177 ; Rise       ; clk             ;
;  input[1] ; clk        ; -0.048 ; -0.048 ; Rise       ; clk             ;
;  input[2] ; clk        ; -0.251 ; -0.251 ; Rise       ; clk             ;
;  input[3] ; clk        ; -0.698 ; -0.698 ; Rise       ; clk             ;
;  input[4] ; clk        ; -0.576 ; -0.576 ; Rise       ; clk             ;
;  input[5] ; clk        ; -0.494 ; -0.494 ; Rise       ; clk             ;
;  input[6] ; clk        ; -0.467 ; -0.467 ; Rise       ; clk             ;
;  input[7] ; clk        ; -0.486 ; -0.486 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bits[*]    ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 9.060  ; 9.060  ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 8.745  ; 8.745  ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 8.988  ; 8.988  ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 8.868  ; 8.868  ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 8.717  ; 8.717  ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
; datos[*]   ; clk        ; 11.170 ; 11.170 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 11.154 ; 11.154 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 10.561 ; 10.561 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 10.566 ; 10.566 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 10.836 ; 10.836 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 10.804 ; 10.804 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 10.629 ; 10.629 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 11.015 ; 11.015 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 10.999 ; 10.999 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 11.170 ; 11.170 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 11.158 ; 11.158 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 11.006 ; 11.006 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bits[*]    ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 8.545  ; 8.545  ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 8.053  ; 8.053  ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 8.294  ; 8.294  ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 8.252  ; 8.252  ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 8.000  ; 8.000  ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 8.574  ; 8.574  ; Rise       ; clk             ;
; datos[*]   ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 11.154 ; 11.154 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 10.561 ; 10.561 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 10.566 ; 10.566 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 10.836 ; 10.836 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 10.804 ; 10.804 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 10.629 ; 10.629 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 11.015 ; 11.015 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 10.999 ; 10.999 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 11.170 ; 11.170 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 11.158 ; 11.158 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 11.006 ; 11.006 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.291 ; -47.736       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.096 ; -0.646        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.752 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -117.148              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.291 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.362      ;
; -1.237 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.308      ;
; -1.233 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.304      ;
; -1.203 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.274      ;
; -1.200 ; RegParPar:i5|output[1]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.064      ; 2.263      ;
; -1.186 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.257      ;
; -1.168 ; RegParPar:i5|output[5]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.064      ; 2.231      ;
; -1.149 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.220      ;
; -1.133 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.204      ;
; -1.127 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.198      ;
; -1.112 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.183      ;
; -1.102 ; RegParPar:i8|output[2]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.065      ; 2.166      ;
; -1.075 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.146      ;
; -1.072 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.143      ;
; -1.065 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.136      ;
; -1.043 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.114      ;
; -1.024 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.095      ;
; -1.020 ; RegParPar:i5|output[0]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.064      ; 2.083      ;
; -1.014 ; RegParPar:i5|output[3]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.064      ; 2.077      ;
; -1.012 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.083      ;
; -1.008 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.079      ;
; -0.996 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.067      ;
; -0.984 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.055      ;
; -0.977 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.048      ;
; -0.966 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.037      ;
; -0.965 ; ControlMux:i14|contador[3]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.036      ;
; -0.929 ; ControlMux:i14|contador[1]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 2.000      ;
; -0.923 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.994      ;
; -0.922 ; ControlMux:i14|contador[0]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.993      ;
; -0.890 ; RegParPar:i8|output[6]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.954      ;
; -0.876 ; TemporizadorC:i1|contador[2]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.908      ;
; -0.858 ; TemporizadorC:i1|contador[0]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.890      ;
; -0.848 ; RegParPar:i5|output[7]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 1.000        ; 0.064      ; 1.911      ;
; -0.834 ; RegParPar:i5|output[4]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.064      ; 1.897      ;
; -0.834 ; TemporizadorC:i1|contador[14] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.866      ;
; -0.825 ; RegParPar:i5|output[6]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.064      ; 1.888      ;
; -0.803 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.831      ;
; -0.801 ; TemporizadorC:i1|contador[11] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.833      ;
; -0.797 ; ControlMux:i14|contador[1]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.833      ;
; -0.785 ; TemporizadorC:i1|contador[3]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.001      ; 1.818      ;
; -0.785 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.813      ;
; -0.772 ; ControlMux:i14|contador[3]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.808      ;
; -0.771 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.842      ;
; -0.767 ; TemporizadorC:i1|contador[1]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.799      ;
; -0.763 ; TemporizadorC:i1|contador[12] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.795      ;
; -0.761 ; TemporizadorC:i1|contador[14] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.789      ;
; -0.760 ; RegParPar:i8|output[4]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.824      ;
; -0.758 ; RegParPar:i6|output[2]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.822      ;
; -0.758 ; TemporizadorC:i1|contador[5]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.790      ;
; -0.748 ; TemporizadorC:i1|contador[7]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.780      ;
; -0.739 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.775      ;
; -0.732 ; RegParPar:i6|output[1]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.796      ;
; -0.729 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.765      ;
; -0.728 ; TemporizadorC:i1|contador[11] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.756      ;
; -0.724 ; RegParPar:i8|output[3]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.788      ;
; -0.719 ; TemporizadorC:i1|contador[10] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.712 ; TemporizadorC:i1|contador[3]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 1.741      ;
; -0.710 ; ControlMux:i14|contador[0]    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 1.000        ; 0.004      ; 1.746      ;
; -0.706 ; RegParPar:i6|output[5]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.770      ;
; -0.705 ; TemporizadorC:i1|contador[15] ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; TemporizadorC:i1|contador[8]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.001      ; 1.738      ;
; -0.694 ; TemporizadorC:i1|contador[1]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.722      ;
; -0.690 ; TemporizadorC:i1|contador[12] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.718      ;
; -0.685 ; TemporizadorC:i1|contador[5]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.713      ;
; -0.675 ; TemporizadorC:i1|contador[7]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.703      ;
; -0.663 ; TemporizadorC:i1|contador[9]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.695      ;
; -0.663 ; ControlReg:i12|contador[3]    ; RegParPar:i7|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.699      ;
; -0.660 ; TemporizadorC:i1|contador[2]  ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.692      ;
; -0.656 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.684      ;
; -0.656 ; TemporizadorC:i1|contador[2]  ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.684      ;
; -0.646 ; RegParPar:i8|output[0]        ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.065      ; 1.710      ;
; -0.646 ; TemporizadorC:i1|contador[10] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.674      ;
; -0.645 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[7]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.681      ;
; -0.645 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[6]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.681      ;
; -0.645 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[4]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.681      ;
; -0.645 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[3]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.681      ;
; -0.645 ; ControlReg:i12|contador[0]    ; RegParPar:i7|output[0]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.681      ;
; -0.642 ; TemporizadorC:i1|contador[0]  ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.674      ;
; -0.638 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.666      ;
; -0.638 ; TemporizadorC:i1|contador[0]  ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.666      ;
; -0.636 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.707      ;
; -0.635 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[7]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.671      ;
; -0.635 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[6]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.671      ;
; -0.635 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[4]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.671      ;
; -0.635 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[3]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.671      ;
; -0.635 ; ControlReg:i12|contador[2]    ; RegParPar:i7|output[0]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.671      ;
; -0.634 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.705      ;
; -0.632 ; TemporizadorC:i1|contador[15] ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.004     ; 1.660      ;
; -0.632 ; TemporizadorC:i1|contador[8]  ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 1.000        ; -0.003     ; 1.661      ;
; -0.630 ; TemporizadorC:i1|contador[6]  ; TemporizadorC:i1|contador[4]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.662      ;
; -0.629 ; ControlMux:i14|contador[2]    ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 1.000        ; 0.072      ; 1.700      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[7]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[6]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[5]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[4]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[3]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[2]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[1]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.619 ; ControlReg:i12|contador[0]    ; RegParPar:i6|output[0]                                                                                  ; clk          ; clk         ; 1.000        ; 0.004      ; 1.655      ;
; -0.618 ; TemporizadorC:i1|contador[14] ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.650      ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlReg:i12|contador[2]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlReg:i12|contador[3]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[0]        ; TemporizadorC:i1|contador[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[2]        ; TemporizadorC:i1|contador[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[3]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[5]        ; TemporizadorC:i1|contador[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[7]        ; TemporizadorC:i1|contador[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[8]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[9]        ; TemporizadorC:i1|contador[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[10]       ; TemporizadorC:i1|contador[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[11]       ; TemporizadorC:i1|contador[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[12]       ; TemporizadorC:i1|contador[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[14]       ; TemporizadorC:i1|contador[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|contador[2]          ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|contador[3]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|estado_act.Mult      ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlMux:i14|estado_act.Final     ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.372 ; ControlMux:i14|contador[2]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.397 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.410 ; RegParPar:i9|output[0]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.619      ;
; 0.416 ; ControlReg:i12|contador[1]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.440 ; DetectorFlanco:i10|estado_act.Esp0  ; DetectorFlanco:i10|estado_act.Pulso                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.593      ;
; 0.450 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.601      ;
; 0.450 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.601      ;
; 0.451 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.602      ;
; 0.463 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.006     ; 0.609      ;
; 0.508 ; ControlReg:i12|contador[0]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.515 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.525 ; RegParPar:i9|output[5]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.734      ;
; 0.528 ; RegParPar:i9|output[1]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.737      ;
; 0.528 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; RegParPar:i9|output[7]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.738      ;
; 0.536 ; RegParPar:i9|output[2]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.538 ; RegParPar:i9|output[4]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.747      ;
; 0.542 ; ControlReg:i12|contador[2]          ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; RegParPar:i9|output[3]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.754      ;
; 0.548 ; RegParPar:i9|output[6]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.757      ;
; 0.551 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.705      ;
; 0.579 ; ControlMux:i14|estado_act.Final     ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.006     ; 0.725      ;
; 0.580 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 0.737      ;
; 0.584 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 0.741      ;
; 0.588 ; ControlMux:i14|estado_act.Mult      ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.746      ;
; 0.602 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.760      ;
; 0.603 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.761      ;
; 0.608 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.766      ;
; 0.611 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.769      ;
; 0.614 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.772      ;
; 0.616 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[11]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.774      ;
; 0.616 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.774      ;
; 0.617 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[9]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.775      ;
; 0.617 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[14]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.775      ;
; 0.618 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.776      ;
; 0.618 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.776      ;
; 0.618 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[15]                                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.776      ;
; 0.653 ; RegParPar:i3|output[0]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.862      ;
; 0.689 ; RegParPar:i3|output[5]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.898      ;
; 0.692 ; RegParPar:i3|output[1]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.901      ;
; 0.698 ; RegParPar:i3|output[7]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.907      ;
; 0.699 ; RegParPar:i3|output[2]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.908      ;
; 0.706 ; RegParPar:i3|output[4]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.915      ;
; 0.708 ; RegParPar:i3|output[3]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.917      ;
; 0.708 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|estado_act.Final                                                                         ; clk          ; clk         ; 0.000        ; 0.006      ; 0.866      ;
; 0.710 ; RegParPar:i3|output[6]              ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.919      ;
; 0.729 ; ControlMux:i14|contador[1]          ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.735 ; ControlReg:i12|contador[1]          ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 0.882      ;
; 0.738 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.892      ;
; 0.738 ; ControlMux:i14|estado_act.Inicio    ; ControlMux:i14|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.892      ;
; 0.745 ; TemporizadorC:i1|contador[4]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.896      ;
; 0.748 ; TemporizadorC:i1|contador[4]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.899      ;
; 0.756 ; DetectorFlanco:i10|estado_act.Pulso ; ControlMux:i14|estado_act.Mult                                                                          ; clk          ; clk         ; 0.000        ; -0.006     ; 0.902      ;
; 0.758 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.909      ;
; 0.761 ; TemporizadorC:i1|contador[13]       ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.912      ;
; 0.771 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.922      ;
; 0.774 ; TemporizadorC:i1|contador[6]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.925      ;
; 0.787 ; ControlMux:i14|contador[0]          ; ControlMux:i14|contador[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; ControlReg:i12|contador[0]          ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 0.935      ;
; 0.804 ; TemporizadorC:i1|contador[9]        ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.955      ;
; 0.807 ; TemporizadorC:i1|contador[9]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.958      ;
; 0.818 ; ControlMux:i14|estado_act.Inicio    ; TemporizadorC:i1|contador[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.976      ;
; 0.845 ; TemporizadorC:i1|contador[11]       ; TemporizadorC:i1|contador[12]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.997      ;
; 0.845 ; TemporizadorC:i1|contador[9]        ; TemporizadorC:i1|contador[10]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.997      ;
; 0.846 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.997      ;
; 0.849 ; TemporizadorC:i1|contador[15]       ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.000      ;
; 0.849 ; TemporizadorC:i1|contador[8]        ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.001      ;
; 0.855 ; TemporizadorC:i1|contador[1]        ; TemporizadorC:i1|contador[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.857 ; ControlReg:i12|contador[2]          ; ControlMux:i14|estado_act.Inicio                                                                        ; clk          ; clk         ; 0.000        ; -0.005     ; 1.004      ;
; 0.860 ; TemporizadorC:i1|contador[10]       ; TemporizadorC:i1|contador[8]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.011      ;
; 0.863 ; TemporizadorC:i1|contador[10]       ; TemporizadorC:i1|contador[3]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.014      ;
+-------+-------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                         ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.096 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.127      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; -0.005 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.037  ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.994      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
; 0.128  ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.904      ;
+--------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                         ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.843 ; ControlMux:i14|estado_act.Final     ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.994      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.885 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; TemporizadorC:i1|contador[8]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
; 0.976 ; DetectorFlanco:i10|estado_act.Pulso ; ControlReg:i12|contador[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.127      ;
+-------+-------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; AsciiA16Seg:i11|altsyncram:memoria_rtl_0|altsyncram_n771:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|contador[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|contador[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Final                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Final                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Inicio                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Inicio                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlMux:i14|estado_act.Mult                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlMux:i14|estado_act.Mult                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControlReg:i12|contador[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControlReg:i12|contador[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Esp0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Esp0                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Pulso                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DetectorFlanco:i10|estado_act.Pulso                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i2|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i2|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i3|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i3|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[4]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[5]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[6]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i4|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i4|output[7]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[0]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[1]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[2]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RegParPar:i5|output[3]                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RegParPar:i5|output[4]                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; boton     ; clk        ; 2.082  ; 2.082  ; Rise       ; clk             ;
; input[*]  ; clk        ; 0.439  ; 0.439  ; Rise       ; clk             ;
;  input[0] ; clk        ; -0.025 ; -0.025 ; Rise       ; clk             ;
;  input[1] ; clk        ; -0.194 ; -0.194 ; Rise       ; clk             ;
;  input[2] ; clk        ; -0.004 ; -0.004 ; Rise       ; clk             ;
;  input[3] ; clk        ; 0.439  ; 0.439  ; Rise       ; clk             ;
;  input[4] ; clk        ; 0.040  ; 0.040  ; Rise       ; clk             ;
;  input[5] ; clk        ; 0.052  ; 0.052  ; Rise       ; clk             ;
;  input[6] ; clk        ; 0.058  ; 0.058  ; Rise       ; clk             ;
;  input[7] ; clk        ; 0.256  ; 0.256  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; boton     ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
; input[*]  ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  input[0] ; clk        ; 0.448  ; 0.448  ; Rise       ; clk             ;
;  input[1] ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  input[2] ; clk        ; 0.403  ; 0.403  ; Rise       ; clk             ;
;  input[3] ; clk        ; 0.123  ; 0.123  ; Rise       ; clk             ;
;  input[4] ; clk        ; 0.227  ; 0.227  ; Rise       ; clk             ;
;  input[5] ; clk        ; 0.274  ; 0.274  ; Rise       ; clk             ;
;  input[6] ; clk        ; 0.281  ; 0.281  ; Rise       ; clk             ;
;  input[7] ; clk        ; 0.261  ; 0.261  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; bits[*]    ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 4.575 ; 4.575 ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 4.459 ; 4.459 ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 4.540 ; 4.540 ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
; datos[*]   ; clk        ; 6.060 ; 6.060 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 6.060 ; 6.060 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 5.945 ; 5.945 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 5.916 ; 5.916 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 5.925 ; 5.925 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 5.930 ; 5.930 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 6.054 ; 6.054 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 6.042 ; 6.042 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 5.928 ; 5.928 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; bits[*]    ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; datos[*]   ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 6.060 ; 6.060 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 5.945 ; 5.945 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 5.916 ; 5.916 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 5.925 ; 5.925 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 5.930 ; 5.930 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 6.054 ; 6.054 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 6.042 ; 6.042 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 5.928 ; 5.928 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.161   ; 0.215 ; -1.551   ; 0.752   ; -1.814              ;
;  clk             ; -5.161   ; 0.215 ; -1.551   ; 0.752   ; -1.814              ;
; Design-wide TNS  ; -264.935 ; 0.0   ; -27.59   ; 0.0     ; -144.301            ;
;  clk             ; -264.935 ; 0.000 ; -27.590  ; 0.000   ; -144.301            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; boton     ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
; input[*]  ; clk        ; 2.035 ; 2.035 ; Rise       ; clk             ;
;  input[0] ; clk        ; 1.144 ; 1.144 ; Rise       ; clk             ;
;  input[1] ; clk        ; 0.764 ; 0.764 ; Rise       ; clk             ;
;  input[2] ; clk        ; 1.181 ; 1.181 ; Rise       ; clk             ;
;  input[3] ; clk        ; 2.035 ; 2.035 ; Rise       ; clk             ;
;  input[4] ; clk        ; 1.154 ; 1.154 ; Rise       ; clk             ;
;  input[5] ; clk        ; 1.192 ; 1.192 ; Rise       ; clk             ;
;  input[6] ; clk        ; 1.191 ; 1.191 ; Rise       ; clk             ;
;  input[7] ; clk        ; 1.563 ; 1.563 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; boton     ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
; input[*]  ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  input[0] ; clk        ; 0.448  ; 0.448  ; Rise       ; clk             ;
;  input[1] ; clk        ; 0.469  ; 0.469  ; Rise       ; clk             ;
;  input[2] ; clk        ; 0.403  ; 0.403  ; Rise       ; clk             ;
;  input[3] ; clk        ; 0.123  ; 0.123  ; Rise       ; clk             ;
;  input[4] ; clk        ; 0.227  ; 0.227  ; Rise       ; clk             ;
;  input[5] ; clk        ; 0.274  ; 0.274  ; Rise       ; clk             ;
;  input[6] ; clk        ; 0.281  ; 0.281  ; Rise       ; clk             ;
;  input[7] ; clk        ; 0.261  ; 0.261  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; bits[*]    ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 9.060  ; 9.060  ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 8.745  ; 8.745  ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 8.988  ; 8.988  ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 8.868  ; 8.868  ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 9.025  ; 9.025  ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 8.717  ; 8.717  ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
; datos[*]   ; clk        ; 11.170 ; 11.170 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 11.154 ; 11.154 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 10.834 ; 10.834 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 10.561 ; 10.561 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 10.855 ; 10.855 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 10.566 ; 10.566 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 10.519 ; 10.519 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 10.836 ; 10.836 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 10.804 ; 10.804 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 10.629 ; 10.629 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 11.000 ; 11.000 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 11.015 ; 11.015 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 10.999 ; 10.999 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 11.170 ; 11.170 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 11.158 ; 11.158 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 11.006 ; 11.006 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; bits[*]    ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  bits[0]   ; clk        ; 4.378 ; 4.378 ; Rise       ; clk             ;
;  bits[1]   ; clk        ; 4.213 ; 4.213 ; Rise       ; clk             ;
;  bits[2]   ; clk        ; 4.295 ; 4.295 ; Rise       ; clk             ;
;  bits[3]   ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  bits[4]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  bits[5]   ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  bits[6]   ; clk        ; 4.183 ; 4.183 ; Rise       ; clk             ;
;  bits[7]   ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
; datos[*]   ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  datos[0]  ; clk        ; 6.060 ; 6.060 ; Rise       ; clk             ;
;  datos[1]  ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
;  datos[2]  ; clk        ; 5.831 ; 5.831 ; Rise       ; clk             ;
;  datos[3]  ; clk        ; 5.945 ; 5.945 ; Rise       ; clk             ;
;  datos[4]  ; clk        ; 5.836 ; 5.836 ; Rise       ; clk             ;
;  datos[5]  ; clk        ; 5.805 ; 5.805 ; Rise       ; clk             ;
;  datos[6]  ; clk        ; 5.935 ; 5.935 ; Rise       ; clk             ;
;  datos[7]  ; clk        ; 5.916 ; 5.916 ; Rise       ; clk             ;
;  datos[8]  ; clk        ; 5.787 ; 5.787 ; Rise       ; clk             ;
;  datos[9]  ; clk        ; 5.925 ; 5.925 ; Rise       ; clk             ;
;  datos[10] ; clk        ; 5.961 ; 5.961 ; Rise       ; clk             ;
;  datos[11] ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
;  datos[12] ; clk        ; 5.939 ; 5.939 ; Rise       ; clk             ;
;  datos[13] ; clk        ; 5.930 ; 5.930 ; Rise       ; clk             ;
;  datos[14] ; clk        ; 6.054 ; 6.054 ; Rise       ; clk             ;
;  datos[15] ; clk        ; 6.042 ; 6.042 ; Rise       ; clk             ;
;  datos[16] ; clk        ; 5.928 ; 5.928 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1046     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1046     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 40       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 40       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 159   ; 159  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 168   ; 168  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 15 23:01:56 2019
Info: Command: quartus_sta Practica3 -c Practica3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practica3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.161      -264.935 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is -1.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.551       -27.590 clk 
Info (332146): Worst-case removal slack is 1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.656         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -144.301 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.291       -47.736 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is -0.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.096        -0.646 clk 
Info (332146): Worst-case removal slack is 0.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.752         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -117.148 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Fri Feb 15 23:01:57 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


