static T_1\r\nF_1 ( T_2 * V_1 , T_3 * V_2 , T_4 * V_3 )\r\n{\r\nT_5 * V_4 ;\r\nT_4 * V_5 ;\r\nT_6 type ;\r\nT_7 V_6 ;\r\nT_7 V_7 ;\r\nT_1 V_8 ;\r\ntype = F_2 ( V_1 , V_9 ) ;\r\nF_3 ( V_2 -> V_10 , V_11 , L_1 , F_4 ( type , V_12 , L_2 ) ) ;\r\nF_5 ( V_3 , V_13 , V_1 , V_9 , V_14 , V_15 ) ;\r\nV_4 = F_5 ( V_3 , V_16 , V_1 , V_17 , V_18 , V_15 ) ;\r\nF_5 ( V_3 , V_19 , V_1 , V_20 , V_21 , V_15 ) ;\r\nV_8 = V_20 + V_21 ;\r\nswitch ( type ) {\r\ncase V_22 :\r\ncase V_23 :\r\nV_7 = F_6 ( V_1 , V_20 ) - V_24 ;\r\nif ( V_7 == V_25 ) {\r\nF_5 ( V_3 , V_26 , V_1 , V_24 , V_25 , V_15 ) ;\r\nV_8 += V_25 ;\r\n}\r\nbreak;\r\ncase V_27 :\r\ncase V_28 :\r\nV_6 = F_6 ( V_1 , V_20 ) - V_29 ;\r\nif ( V_6 > 0 ) {\r\nF_5 ( V_3 , V_30 , V_1 , V_29 , V_6 , V_31 ) ;\r\nV_8 += V_6 ;\r\n}\r\nbreak;\r\ncase V_32 :\r\nV_7 = F_6 ( V_1 , V_20 ) - V_33 ;\r\nif ( V_7 > 0 ) {\r\nF_5 ( V_3 , V_34 , V_1 , V_33 , V_7 , V_35 | V_31 ) ;\r\nV_8 += V_7 ;\r\n}\r\nbreak;\r\ncase V_36 :\r\nV_7 = F_6 ( V_1 , V_20 ) - V_37 ;\r\nif ( V_7 > 0 ) {\r\nF_5 ( V_3 , V_38 , V_1 , V_39 , V_40 , V_15 ) ;\r\nF_5 ( V_3 , V_34 , V_1 , V_37 , V_7 , V_35 | V_31 ) ;\r\nV_8 += V_7 ;\r\n}\r\nbreak;\r\ncase V_41 :\r\nV_5 = F_7 ( V_4 , V_42 ) ;\r\nF_5 ( V_5 , V_43 , V_1 , V_17 , V_18 , V_15 ) ;\r\nF_5 ( V_3 , V_44 , V_1 , V_45 , V_46 , V_31 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nreturn V_8 ;\r\n}\r\nstatic int\r\nF_8 ( T_2 * V_1 , T_3 * V_2 , T_4 * V_47 , void * T_8 V_48 )\r\n{\r\nT_5 * V_49 ;\r\nT_4 * V_3 ;\r\nF_9 ( V_2 -> V_10 , V_50 , L_3 ) ;\r\nV_49 = F_5 ( V_47 , V_51 , V_1 , 0 , - 1 , V_31 ) ;\r\nV_3 = F_7 ( V_49 , V_52 ) ;\r\nreturn F_1 ( V_1 , V_2 , V_3 ) ;\r\n}\r\nvoid\r\nF_10 ( void )\r\n{\r\nstatic T_9 V_53 [] = {\r\n{ & V_13 , { L_4 , L_5 , V_54 , V_55 , F_11 ( V_12 ) , 0x0 , NULL , V_56 } } ,\r\n{ & V_16 , { L_6 , L_7 , V_54 , V_55 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_19 , { L_8 , L_9 , V_57 , V_55 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_26 , { L_10 , L_11 , V_58 , V_55 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_38 , { L_12 , L_13 , V_58 , V_55 , F_11 ( V_59 ) , 0x0 , NULL , V_56 } } ,\r\n{ & V_34 , { L_14 , L_15 , V_60 , V_61 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_30 , { L_16 , L_17 , V_62 , V_61 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_44 , { L_18 , L_19 , V_62 , V_61 , NULL , 0x0 , NULL , V_56 } } ,\r\n{ & V_43 , { L_20 , L_21 , V_63 , 8 , F_12 ( & V_64 ) , V_65 , NULL , V_56 } }\r\n} ;\r\nstatic T_10 * V_66 [] = {\r\n& V_52 ,\r\n& V_42\r\n} ;\r\nV_51 = F_13 ( L_22 , L_3 , L_23 ) ;\r\nF_14 ( V_51 , V_53 , F_15 ( V_53 ) ) ;\r\nF_16 ( V_66 , F_15 ( V_66 ) ) ;\r\n}\r\nvoid\r\nF_17 ( void )\r\n{\r\nT_11 V_67 ;\r\nV_67 = F_18 ( F_8 , V_51 ) ;\r\nF_19 ( L_24 , V_68 , V_67 ) ;\r\nF_19 ( L_24 , V_69 , V_67 ) ;\r\n}
