TimeQuest Timing Analyzer report for OA
Mon Apr 24 11:12:11 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; OA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C7                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.93 MHz ; 143.93 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.343 ; -223.087           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.392 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -114.795                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.343 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 5.266      ;
; -4.271 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 5.195      ;
; -4.249 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 5.172      ;
; -4.200 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 5.123      ;
; -4.177 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 5.101      ;
; -4.174 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 5.097      ;
; -4.147 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.077     ; 5.068      ;
; -4.135 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 5.058      ;
; -4.128 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 5.052      ;
; -4.115 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 5.039      ;
; -4.076 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 5.000      ;
; -4.075 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.997      ;
; -4.020 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.941      ;
; -4.001 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.922      ;
; -4.000 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.921      ;
; -3.966 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 4.889      ;
; -3.948 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.870      ;
; -3.943 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.873      ;
; -3.942 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.872      ;
; -3.929 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.851      ;
; -3.928 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.850      ;
; -3.904 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.834      ;
; -3.894 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.818      ;
; -3.885 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.815      ;
; -3.871 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.799      ;
; -3.798 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.728      ;
; -3.785 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.715      ;
; -3.729 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.657      ;
; -3.704 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.634      ;
; -3.655 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.585      ;
; -3.629 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.559      ;
; -3.607 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.530      ;
; -3.602 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.530      ;
; -3.590 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.520      ;
; -3.579 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.507      ;
; -3.547 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.475      ;
; -3.535 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.459      ;
; -3.475 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.403      ;
; -3.471 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.401      ;
; -3.465 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 4.388      ;
; -3.456 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.384      ;
; -3.455 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.070     ; 4.383      ;
; -3.421 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.351      ;
; -3.419 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.342      ;
; -3.409 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.335      ;
; -3.407 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.330      ;
; -3.394 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.317      ;
; -3.393 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.317      ;
; -3.372 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.299      ;
; -3.370 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.295      ;
; -3.369 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.294      ;
; -3.360 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.284      ;
; -3.335 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.259      ;
; -3.331 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.256      ;
; -3.322 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.246      ;
; -3.315 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.241      ;
; -3.312 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.237      ;
; -3.307 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.233      ;
; -3.306 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.232      ;
; -3.298 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 4.221      ;
; -3.293 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.219      ;
; -3.292 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.218      ;
; -3.288 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.215      ;
; -3.272 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.195      ;
; -3.268 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.194      ;
; -3.266 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.192      ;
; -3.254 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.180      ;
; -3.250 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.177      ;
; -3.249 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.246 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.172      ;
; -3.244 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.171      ;
; -3.240 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.166      ;
; -3.235 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.159      ;
; -3.231 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.158      ;
; -3.221 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.145      ;
; -3.218 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.145      ;
; -3.213 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.137      ;
; -3.213 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.143      ;
; -3.212 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.137      ;
; -3.204 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.131      ;
; -3.203 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.130      ;
; -3.201 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.127      ;
; -3.200 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.124      ;
; -3.188 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.118      ;
; -3.185 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.108      ;
; -3.166 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.096      ;
; -3.165 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.092      ;
; -3.157 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.081      ;
; -3.156 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.075     ; 4.079      ;
; -3.152 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.078      ;
; -3.151 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.077      ;
; -3.147 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.070      ;
; -3.146 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.073      ;
; -3.143 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.066      ;
; -3.143 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.069      ;
; -3.134 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.061      ;
; -3.132 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.057      ;
; -3.127 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.052      ;
; -3.113 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.037      ;
; -3.111 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.037      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|pc[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.392 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.392 ; block_name:inst36|pc[1]                                                                       ; block_name:inst36|pc[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.392 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|pc[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.392 ; inst34                                                                                        ; inst34                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.424 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.701      ;
; 0.425 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.702      ;
; 0.425 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.702      ;
; 0.425 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.702      ;
; 0.426 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.703      ;
; 0.426 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.703      ;
; 0.428 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.705      ;
; 0.440 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.717      ;
; 0.441 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.718      ;
; 0.454 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.731      ;
; 0.467 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.744      ;
; 0.552 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.563 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.840      ;
; 0.567 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.844      ;
; 0.571 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.847      ;
; 0.590 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.867      ;
; 0.609 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.886      ;
; 0.626 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.903      ;
; 0.627 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.904      ;
; 0.629 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.906      ;
; 0.630 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.907      ;
; 0.633 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.910      ;
; 0.635 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.912      ;
; 0.636 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.645 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.922      ;
; 0.649 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.926      ;
; 0.649 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.926      ;
; 0.650 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.927      ;
; 0.650 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.927      ;
; 0.650 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.927      ;
; 0.651 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.928      ;
; 0.651 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.928      ;
; 0.652 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.929      ;
; 0.653 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.930      ;
; 0.667 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.943      ;
; 0.667 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.944      ;
; 0.668 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.945      ;
; 0.669 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.946      ;
; 0.669 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.946      ;
; 0.670 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.947      ;
; 0.672 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.949      ;
; 0.677 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.954      ;
; 0.678 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.955      ;
; 0.680 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.957      ;
; 0.681 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.958      ;
; 0.683 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.960      ;
; 0.693 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.970      ;
; 0.693 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.970      ;
; 0.694 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.971      ;
; 0.695 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.695 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.695 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.971      ;
; 0.819 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.096      ;
; 0.854 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.856 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.864 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.141      ;
; 0.936 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.214      ;
; 0.943 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.220      ;
; 0.944 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.221      ;
; 0.953 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.230      ;
; 0.956 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.233      ;
; 0.957 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.234      ;
; 0.958 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.235      ;
; 0.962 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.239      ;
; 0.963 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.242      ;
; 0.983 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.260      ;
; 0.985 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.262      ;
; 0.986 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.263      ;
; 0.997 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.274      ;
; 0.999 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.275      ;
; 0.999 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.276      ;
; 1.002 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.279      ;
; 1.004 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.279      ;
; 1.004 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.280      ;
; 1.004 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.281      ;
; 1.006 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.281      ;
; 1.011 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.287      ;
; 1.016 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.291      ;
; 1.038 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.317      ;
; 1.039 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.320      ;
; 1.042 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.043 ; block_name:inst36|Z                                                                           ; block_name:inst36|Z                                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.320      ;
; 1.055 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.332      ;
; 1.056 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.334      ;
; 1.057 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.334      ;
; 1.058 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.335      ;
; 1.062 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.337      ;
; 1.064 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.341      ;
; 1.065 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.070 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.347      ;
; 1.079 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.356      ;
; 1.083 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.357      ;
; 1.083 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.360      ;
; 1.084 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.361      ;
; 1.090 ; block_name:inst36|pc[1]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.365      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[0]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[1]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[2]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[3]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[4]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|Z                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[3]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[4]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[2]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[3]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[4]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[5]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[6]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[7]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[8]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; inst34                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; 0.179  ; 0.399        ; 0.220          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; x[*]      ; clk        ; 3.117 ; 3.511 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.754 ; 3.155 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.496 ; 2.865 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 2.777 ; 3.167 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 3.117 ; 3.511 ; Fall       ; clk             ;
;  x[4]     ; clk        ; 2.554 ; 2.944 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 2.686 ; 3.094 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 2.606 ; 3.008 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 2.184 ; 2.558 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 2.218 ; 2.529 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.573 ; 2.958 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 2.780 ; 3.201 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.297 ; 2.642 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.459 ; 2.787 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.330 ; 0.472 ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.495 ; 0.569 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.990 ; 3.382 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.003  ; -0.137 ; Fall       ; clk             ;
;  x[0]     ; clk        ; -2.076 ; -2.415 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -1.784 ; -2.144 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -2.158 ; -2.543 ; Fall       ; clk             ;
;  x[3]     ; clk        ; -1.904 ; -2.281 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -1.973 ; -2.317 ; Fall       ; clk             ;
;  x[5]     ; clk        ; -1.916 ; -2.292 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -2.049 ; -2.475 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -1.691 ; -2.016 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -1.685 ; -2.022 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -1.996 ; -2.341 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -2.337 ; -2.747 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -1.875 ; -2.212 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -2.035 ; -2.351 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.003  ; -0.137 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -0.155 ; -0.230 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -1.892 ; -2.271 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Z           ; clk        ; 7.283  ; 7.271  ; Rise       ; clk             ;
; y[*]        ; clk        ; 7.853  ; 7.938  ; Rise       ; clk             ;
;  y[0]       ; clk        ; 6.392  ; 6.344  ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.853  ; 7.938  ; Rise       ; clk             ;
;  y[2]       ; clk        ; 5.564  ; 5.584  ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.876  ; 6.807  ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.719  ; 6.670  ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.687  ; 7.707  ; Rise       ; clk             ;
;  y[6]       ; clk        ; 6.196  ; 6.163  ; Rise       ; clk             ;
;  y[7]       ; clk        ; 6.075  ; 6.042  ; Rise       ; clk             ;
;  y[8]       ; clk        ; 6.819  ; 6.850  ; Rise       ; clk             ;
; PRS         ; clk        ; 6.585  ; 6.550  ; Fall       ; clk             ;
; p[*]        ; clk        ; 8.668  ; 8.640  ; Fall       ; clk             ;
;  p[0]       ; clk        ; 8.593  ; 8.584  ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.356  ; 7.312  ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.149  ; 8.110  ; Fall       ; clk             ;
;  p[3]       ; clk        ; 7.431  ; 7.437  ; Fall       ; clk             ;
;  p[4]       ; clk        ; 8.668  ; 8.640  ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.598  ; 7.459  ; Fall       ; clk             ;
; result[*]   ; clk        ; 10.684 ; 10.608 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 6.429  ; 6.503  ; Fall       ; clk             ;
;  result[1]  ; clk        ; 6.319  ; 6.293  ; Fall       ; clk             ;
;  result[2]  ; clk        ; 6.303  ; 6.282  ; Fall       ; clk             ;
;  result[3]  ; clk        ; 6.861  ; 6.862  ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.092  ; 7.049  ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.370  ; 7.346  ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.089  ; 7.072  ; Fall       ; clk             ;
;  result[7]  ; clk        ; 6.574  ; 6.571  ; Fall       ; clk             ;
;  result[8]  ; clk        ; 8.169  ; 8.200  ; Fall       ; clk             ;
;  result[9]  ; clk        ; 6.267  ; 6.247  ; Fall       ; clk             ;
;  result[10] ; clk        ; 7.232  ; 7.247  ; Fall       ; clk             ;
;  result[11] ; clk        ; 6.255  ; 6.197  ; Fall       ; clk             ;
;  result[12] ; clk        ; 6.610  ; 6.535  ; Fall       ; clk             ;
;  result[13] ; clk        ; 6.581  ; 6.522  ; Fall       ; clk             ;
;  result[14] ; clk        ; 9.110  ; 9.062  ; Fall       ; clk             ;
;  result[15] ; clk        ; 10.684 ; 10.608 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 7.100 ; 7.088 ; Rise       ; clk             ;
; y[*]        ; clk        ; 5.451 ; 5.469 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 6.245 ; 6.198 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.702 ; 7.787 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 5.451 ; 5.469 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.710 ; 6.642 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.559 ; 6.510 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.543 ; 7.565 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 6.057 ; 6.024 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 5.945 ; 5.912 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 6.655 ; 6.684 ; Rise       ; clk             ;
; PRS         ; clk        ; 6.437 ; 6.404 ; Fall       ; clk             ;
; p[*]        ; clk        ; 6.841 ; 6.761 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 7.810 ; 7.837 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.175 ; 7.131 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 7.808 ; 7.804 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 6.951 ; 6.979 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.848 ; 7.854 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 6.841 ; 6.761 ; Fall       ; clk             ;
; result[*]   ; clk        ; 6.120 ; 6.062 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 6.285 ; 6.354 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 6.182 ; 6.157 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 6.166 ; 6.146 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 6.700 ; 6.700 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 6.924 ; 6.882 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.187 ; 7.164 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 6.919 ; 6.902 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 6.424 ; 6.420 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.957 ; 7.985 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 6.131 ; 6.110 ; Fall       ; clk             ;
;  result[10] ; clk        ; 7.055 ; 7.070 ; Fall       ; clk             ;
;  result[11] ; clk        ; 6.120 ; 6.062 ; Fall       ; clk             ;
;  result[12] ; clk        ; 6.459 ; 6.386 ; Fall       ; clk             ;
;  result[13] ; clk        ; 6.434 ; 6.377 ; Fall       ; clk             ;
;  result[14] ; clk        ; 8.917 ; 8.867 ; Fall       ; clk             ;
;  result[15] ; clk        ; 6.960 ; 6.871 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.44 MHz ; 159.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.857 ; -199.240          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.342 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -114.795                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.857 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.787      ;
; -3.793 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.724      ;
; -3.779 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.709      ;
; -3.715 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.646      ;
; -3.710 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.640      ;
; -3.702 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 4.632      ;
; -3.689 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.620      ;
; -3.646 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.577      ;
; -3.638 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.569      ;
; -3.630 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.557      ;
; -3.625 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 4.557      ;
; -3.566 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.494      ;
; -3.524 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.451      ;
; -3.521 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.448      ;
; -3.516 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.447      ;
; -3.497 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.424      ;
; -3.470 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.409      ;
; -3.462 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.401      ;
; -3.460 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.388      ;
; -3.457 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.385      ;
; -3.452 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 4.384      ;
; -3.449 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.059     ; 4.389      ;
; -3.433 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.071     ; 4.361      ;
; -3.417 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.356      ;
; -3.390 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.326      ;
; -3.354 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.293      ;
; -3.339 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.278      ;
; -3.276 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.215      ;
; -3.243 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.179      ;
; -3.207 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.146      ;
; -3.199 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.060     ; 4.138      ;
; -3.186 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.059     ; 4.126      ;
; -3.156 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.087      ;
; -3.127 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.063      ;
; -3.094 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.030      ;
; -3.092 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.067     ; 4.024      ;
; -3.081 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.017      ;
; -3.076 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.059     ; 4.016      ;
; -3.046 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.976      ;
; -3.044 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 3.975      ;
; -3.021 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.957      ;
; -3.018 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.948      ;
; -3.018 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.954      ;
; -3.013 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.953      ;
; -3.007 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.941      ;
; -2.994 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.930      ;
; -2.982 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.913      ;
; -2.980 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 3.912      ;
; -2.973 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.908      ;
; -2.966 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.896      ;
; -2.954 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.885      ;
; -2.950 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.883      ;
; -2.942 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.875      ;
; -2.929 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.863      ;
; -2.929 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.863      ;
; -2.921 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.854      ;
; -2.907 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.841      ;
; -2.902 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.833      ;
; -2.899 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.829      ;
; -2.899 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.833      ;
; -2.897 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.831      ;
; -2.891 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.826      ;
; -2.886 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.821      ;
; -2.871 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.806      ;
; -2.871 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.805      ;
; -2.871 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.805      ;
; -2.870 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.069     ; 3.800      ;
; -2.869 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.804      ;
; -2.863 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.797      ;
; -2.860 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.794      ;
; -2.859 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.794      ;
; -2.852 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.786      ;
; -2.850 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.786      ;
; -2.850 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.785      ;
; -2.843 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.776      ;
; -2.842 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.778      ;
; -2.839 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.774      ;
; -2.835 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.766      ;
; -2.829 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.062     ; 3.766      ;
; -2.827 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 3.758      ;
; -2.827 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.762      ;
; -2.819 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.753      ;
; -2.806 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.745      ;
; -2.804 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.744      ;
; -2.797 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.727      ;
; -2.793 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.727      ;
; -2.791 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 3.722      ;
; -2.786 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                      ; clk          ; clk         ; 1.000        ; -0.069     ; 3.716      ;
; -2.780 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.068     ; 3.711      ;
; -2.779 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.710      ;
; -2.776 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.065     ; 3.710      ;
; -2.770 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.703      ;
; -2.767 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.066     ; 3.700      ;
; -2.767 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.702      ;
; -2.761 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.697      ;
; -2.754 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3] ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.689      ;
; -2.752 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.067     ; 3.684      ;
; -2.733 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.664      ;
; -2.727 ; block_name:inst36|pc[0]                                                                     ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.662      ;
; -2.726 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                      ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.059     ; 3.666      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|pc[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.342 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.342 ; block_name:inst36|pc[1]                                                                       ; block_name:inst36|pc[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.343 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|pc[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.597      ;
; 0.343 ; inst34                                                                                        ; inst34                                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.597      ;
; 0.388 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.643      ;
; 0.390 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.644      ;
; 0.390 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.645      ;
; 0.391 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.645      ;
; 0.393 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.647      ;
; 0.393 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.647      ;
; 0.394 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.648      ;
; 0.405 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.660      ;
; 0.405 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.660      ;
; 0.406 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.661      ;
; 0.421 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.675      ;
; 0.505 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.760      ;
; 0.515 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.519 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; clk          ; clk         ; 0.000        ; 0.064      ; 0.774      ;
; 0.522 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.777      ;
; 0.546 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.800      ;
; 0.548 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.571 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.825      ;
; 0.573 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.827      ;
; 0.575 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.575 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.576 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.831      ;
; 0.579 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.834      ;
; 0.580 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.834      ;
; 0.588 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.842      ;
; 0.592 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.846      ;
; 0.593 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.847      ;
; 0.593 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.847      ;
; 0.594 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.594 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.595 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.849      ;
; 0.595 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.849      ;
; 0.597 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.851      ;
; 0.598 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.852      ;
; 0.606 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.861      ;
; 0.608 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.863      ;
; 0.609 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.864      ;
; 0.610 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.864      ;
; 0.611 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.866      ;
; 0.611 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.865      ;
; 0.614 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.869      ;
; 0.617 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.872      ;
; 0.619 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.873      ;
; 0.620 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.875      ;
; 0.621 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.876      ;
; 0.622 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.877      ;
; 0.631 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.886      ;
; 0.631 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.886      ;
; 0.631 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; clk          ; clk         ; 0.000        ; 0.064      ; 0.886      ;
; 0.631 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.886      ;
; 0.632 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.887      ;
; 0.632 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.887      ;
; 0.737 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.992      ;
; 0.758 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.011      ;
; 0.767 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; clk          ; clk         ; 0.000        ; 0.064      ; 1.022      ;
; 0.775 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.030      ;
; 0.831 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.065      ; 1.087      ;
; 0.857 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.111      ;
; 0.858 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.112      ;
; 0.860 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.114      ;
; 0.863 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.117      ;
; 0.863 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.117      ;
; 0.867 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.124      ;
; 0.868 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.122      ;
; 0.874 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.128      ;
; 0.895 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.150      ;
; 0.895 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.150      ;
; 0.896 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.151      ;
; 0.899 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.154      ;
; 0.902 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.906 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.161      ;
; 0.910 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.165      ;
; 0.914 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.169      ;
; 0.923 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.925 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.184      ;
; 0.926 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.181      ;
; 0.928 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.181      ;
; 0.939 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.943 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.198      ;
; 0.943 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.200      ;
; 0.946 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.199      ;
; 0.948 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.205      ;
; 0.955 ; block_name:inst36|Z                                                                           ; block_name:inst36|Z                                                                           ; clk          ; clk         ; 0.000        ; 0.064      ; 1.210      ;
; 0.957 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 0.959 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.213      ;
; 0.966 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; clk          ; clk         ; 0.000        ; 0.065      ; 1.222      ;
; 0.966 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 0.967 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.221      ;
; 0.968 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.223      ;
; 0.968 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.219      ;
; 0.968 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.222      ;
; 0.973 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.227      ;
; 0.977 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.230      ;
; 0.978 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.232      ;
; 0.990 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.247      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[0]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[1]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[2]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[3]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[4]                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|Z                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[3]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[4]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[2]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[3]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[4]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[5]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[6]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[7]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[8]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; inst34                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; 0.187  ; 0.405        ; 0.218          ; High Pulse Width ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; x[*]      ; clk        ; 2.749 ; 3.013 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.429 ; 2.695 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.197 ; 2.450 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 2.447 ; 2.710 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 2.749 ; 3.013 ; Fall       ; clk             ;
;  x[4]     ; clk        ; 2.245 ; 2.521 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 2.366 ; 2.643 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 2.293 ; 2.575 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 1.906 ; 2.168 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 1.939 ; 2.138 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.259 ; 2.521 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 2.450 ; 2.759 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.003 ; 2.265 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.149 ; 2.381 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.289 ; 0.519 ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.439 ; 0.614 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.659 ; 2.912 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.012  ; -0.213 ; Fall       ; clk             ;
;  x[0]     ; clk        ; -1.819 ; -2.036 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -1.557 ; -1.795 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -1.896 ; -2.171 ; Fall       ; clk             ;
;  x[3]     ; clk        ; -1.656 ; -1.922 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -1.721 ; -1.964 ; Fall       ; clk             ;
;  x[5]     ; clk        ; -1.669 ; -1.929 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -1.786 ; -2.102 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -1.455 ; -1.679 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -1.454 ; -1.696 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -1.742 ; -1.966 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -2.055 ; -2.355 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -1.627 ; -1.882 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -1.771 ; -1.992 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.012  ; -0.213 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -0.132 ; -0.304 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -1.652 ; -1.909 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 6.925 ; 6.861 ; Rise       ; clk             ;
; y[*]        ; clk        ; 7.547 ; 7.559 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 6.093 ; 5.992 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.547 ; 7.559 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 5.314 ; 5.310 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.552 ; 6.402 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.410 ; 6.276 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.395 ; 7.353 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 5.904 ; 5.827 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 5.807 ; 5.719 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 6.480 ; 6.493 ; Rise       ; clk             ;
; PRS         ; clk        ; 6.296 ; 6.193 ; Fall       ; clk             ;
; p[*]        ; clk        ; 8.161 ; 8.133 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 8.046 ; 8.133 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.003 ; 6.867 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 7.772 ; 7.779 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 6.975 ; 7.065 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 8.161 ; 8.111 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.200 ; 6.989 ; Fall       ; clk             ;
; result[*]   ; clk        ; 9.968 ; 9.829 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 6.135 ; 6.152 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 6.032 ; 5.949 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 6.017 ; 5.941 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 6.532 ; 6.505 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 6.762 ; 6.646 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.018 ; 6.934 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 6.751 ; 6.689 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 6.270 ; 6.184 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.761 ; 7.703 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 5.976 ; 5.922 ; Fall       ; clk             ;
;  result[10] ; clk        ; 6.876 ; 6.841 ; Fall       ; clk             ;
;  result[11] ; clk        ; 5.966 ; 5.862 ; Fall       ; clk             ;
;  result[12] ; clk        ; 6.305 ; 6.185 ; Fall       ; clk             ;
;  result[13] ; clk        ; 6.280 ; 6.170 ; Fall       ; clk             ;
;  result[14] ; clk        ; 8.672 ; 8.687 ; Fall       ; clk             ;
;  result[15] ; clk        ; 9.968 ; 9.829 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 6.757 ; 6.695 ; Rise       ; clk             ;
; y[*]        ; clk        ; 5.212 ; 5.207 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 5.959 ; 5.861 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.410 ; 7.425 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 5.212 ; 5.207 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.400 ; 6.256 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.263 ; 6.133 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.264 ; 7.228 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 5.778 ; 5.703 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 5.688 ; 5.603 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 6.330 ; 6.342 ; Rise       ; clk             ;
; PRS         ; clk        ; 6.161 ; 6.062 ; Fall       ; clk             ;
; p[*]        ; clk        ; 6.471 ; 6.415 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 7.349 ; 7.438 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 6.837 ; 6.705 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 7.470 ; 7.505 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 6.548 ; 6.643 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 7.463 ; 7.351 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 6.471 ; 6.415 ; Fall       ; clk             ;
; result[*]   ; clk        ; 5.842 ; 5.740 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 6.004 ; 6.019 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 5.907 ; 5.827 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 5.893 ; 5.820 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 6.384 ; 6.358 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 6.608 ; 6.496 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 6.851 ; 6.770 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 6.595 ; 6.534 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 6.131 ; 6.048 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 7.564 ; 7.506 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 5.851 ; 5.798 ; Fall       ; clk             ;
;  result[10] ; clk        ; 6.714 ; 6.680 ; Fall       ; clk             ;
;  result[11] ; clk        ; 5.842 ; 5.740 ; Fall       ; clk             ;
;  result[12] ; clk        ; 6.166 ; 6.050 ; Fall       ; clk             ;
;  result[13] ; clk        ; 6.145 ; 6.039 ; Fall       ; clk             ;
;  result[14] ; clk        ; 8.496 ; 8.507 ; Fall       ; clk             ;
;  result[15] ; clk        ; 6.617 ; 6.479 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.659 ; -70.782           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.165 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -98.252                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.659 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.603      ;
; -1.631 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.575      ;
; -1.627 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.571      ;
; -1.620 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.565      ;
; -1.614 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.559      ;
; -1.610 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.555      ;
; -1.609 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.553      ;
; -1.586 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.532      ;
; -1.583 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.526      ;
; -1.570 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 2.515      ;
; -1.569 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.516      ;
; -1.566 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.510      ;
; -1.518 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.574      ;
; -1.514 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.457      ;
; -1.505 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.561      ;
; -1.497 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.441      ;
; -1.480 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.432      ;
; -1.479 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.422      ;
; -1.476 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.428      ;
; -1.474 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.426      ;
; -1.471 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.414      ;
; -1.459 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.515      ;
; -1.452 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.398      ;
; -1.446 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.502      ;
; -1.440 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.384      ;
; -1.435 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.033     ; 2.389      ;
; -1.432 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.383      ;
; -1.432 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.043     ; 2.376      ;
; -1.424 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.376      ;
; -1.416 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.472      ;
; -1.413 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.360      ;
; -1.412 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.468      ;
; -1.404 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.460      ;
; -1.391 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.445      ;
; -1.378 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.432      ;
; -1.363 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.314      ;
; -1.357 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.413      ;
; -1.353 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.409      ;
; -1.352 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.408      ;
; -1.351 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.407      ;
; -1.345 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.401      ;
; -1.342 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.400      ;
; -1.342 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.294      ;
; -1.338 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.394      ;
; -1.333 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.389      ;
; -1.324 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.276      ;
; -1.320 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.272      ;
; -1.308 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.366      ;
; -1.294 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.245      ;
; -1.293 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.349      ;
; -1.292 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.244      ;
; -1.289 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.343      ;
; -1.286 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.237      ;
; -1.285 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.339      ;
; -1.284 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.342      ;
; -1.279 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                     ; clk          ; clk         ; 1.000        ; -0.033     ; 2.233      ;
; -1.277 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.331      ;
; -1.276 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.227      ;
; -1.274 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.330      ;
; -1.273 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.329      ;
; -1.271 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.423     ; 1.335      ;
; -1.269 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.041     ; 2.215      ;
; -1.267 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                     ; clk          ; clk         ; 1.000        ; -0.033     ; 2.221      ;
; -1.264 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.430     ; 1.321      ;
; -1.259 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.315      ;
; -1.249 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.305      ;
; -1.247 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.305      ;
; -1.245 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.301      ;
; -1.244 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.430     ; 1.301      ;
; -1.241 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.187      ;
; -1.237 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.293      ;
; -1.230 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.177      ;
; -1.226 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.170      ;
; -1.225 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; block_name:inst36|y[8]                                                                      ; clk          ; clk         ; 0.500        ; -0.432     ; 1.280      ;
; -1.225 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.279      ;
; -1.224 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.171      ;
; -1.215 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.273      ;
; -1.214 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.270      ;
; -1.212 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; block_name:inst36|pc[4]                                                                     ; clk          ; clk         ; 0.500        ; -0.434     ; 1.265      ;
; -1.210 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.156      ;
; -1.209 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; block_name:inst36|y[0]                                                                      ; clk          ; clk         ; 0.500        ; -0.434     ; 1.262      ;
; -1.209 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                      ; clk          ; clk         ; 1.000        ; -0.042     ; 2.154      ;
; -1.208 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; block_name:inst36|Z                                                                         ; clk          ; clk         ; 0.500        ; -0.434     ; 1.261      ;
; -1.207 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.158      ;
; -1.206 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; block_name:inst36|y[5]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.260      ;
; -1.206 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.152      ;
; -1.205 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.430     ; 1.262      ;
; -1.204 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                     ; clk          ; clk         ; 1.000        ; -0.041     ; 2.150      ;
; -1.203 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; block_name:inst36|pc[4]                                                                     ; clk          ; clk         ; 0.500        ; -0.433     ; 1.257      ;
; -1.200 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.256      ;
; -1.200 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; block_name:inst36|y[0]                                                                      ; clk          ; clk         ; 0.500        ; -0.433     ; 1.254      ;
; -1.199 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; block_name:inst36|Z                                                                         ; clk          ; clk         ; 0.500        ; -0.433     ; 1.253      ;
; -1.197 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; block_name:inst36|y[7]                                                                      ; clk          ; clk         ; 0.500        ; -0.432     ; 1.252      ;
; -1.196 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.140      ;
; -1.195 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; block_name:inst36|Z                                                                         ; clk          ; clk         ; 0.500        ; -0.432     ; 1.250      ;
; -1.194 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.143      ;
; -1.193 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; block_name:inst36|pc[2]                                                                     ; clk          ; clk         ; 0.500        ; -0.429     ; 1.251      ;
; -1.185 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; block_name:inst36|pc[1]                                                                     ; clk          ; clk         ; 0.500        ; -0.431     ; 1.241      ;
; -1.185 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; block_name:inst36|pc[0]                                                                     ; clk          ; clk         ; 0.500        ; -0.430     ; 1.242      ;
; -1.183 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; block_name:inst36|pc[4]                                                                     ; clk          ; clk         ; 0.500        ; -0.433     ; 1.237      ;
+--------+-----------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; inst34                                                                                        ; inst34                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.167 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|pc[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst36|pc[1]                                                                       ; block_name:inst36|pc[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|pc[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.175 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.175 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.175 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.176 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.176 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.177 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.319      ;
; 0.179 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.321      ;
; 0.183 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.184 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.195 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.337      ;
; 0.210 ; block_name:inst36|pc[3]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.350      ;
; 0.237 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.379      ;
; 0.242 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.384      ;
; 0.243 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.385      ;
; 0.244 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.386      ;
; 0.247 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.389      ;
; 0.250 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.273 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.273 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.415      ;
; 0.274 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.274 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.416      ;
; 0.276 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.277 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.279 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.421      ;
; 0.282 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.283 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.284 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.284 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.426      ;
; 0.285 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.285 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.285 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.286 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.288 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.291 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.433      ;
; 0.293 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.435      ;
; 0.294 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.436      ;
; 0.295 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.295 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.295 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.297 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.439      ;
; 0.298 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.298 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.301 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.443      ;
; 0.301 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.443      ;
; 0.303 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.445      ;
; 0.304 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.446      ;
; 0.305 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.447      ;
; 0.305 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.447      ;
; 0.306 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.448      ;
; 0.306 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.448      ;
; 0.307 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.449      ;
; 0.360 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.500      ;
; 0.361 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.366 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.508      ;
; 0.378 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.404 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.547      ;
; 0.420 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.422 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.422 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.431 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.573      ;
; 0.432 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.432 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.574      ;
; 0.434 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.434 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.435 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.439 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.440 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.582      ;
; 0.444 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.582      ;
; 0.444 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.444 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.445 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.583      ;
; 0.445 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.587      ;
; 0.450 ; block_name:inst36|pc[2]                                                                       ; block_name:inst36|y[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.588      ;
; 0.454 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.454 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.596      ;
; 0.454 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.596      ;
; 0.457 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.599      ;
; 0.457 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.599      ;
; 0.462 ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.605      ;
; 0.464 ; block_name:inst36|Z                                                                           ; block_name:inst36|Z                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.465 ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.607      ;
; 0.468 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|pc[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.609      ;
; 0.470 ; block_name:inst36|pc[0]                                                                       ; block_name:inst36|y[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.608      ;
; 0.477 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.478 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.485 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.627      ;
; 0.485 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.627      ;
; 0.488 ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.632      ;
; 0.488 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.630      ;
; 0.489 ; block_name:inst36|pc[1]                                                                       ; block_name:inst36|y[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.627      ;
; 0.489 ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.495 ; block_name:inst36|pc[4]                                                                       ; block_name:inst36|y[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.497 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.639      ;
; 0.498 ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.640      ;
+-------+-----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg1:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg2:inst11|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[0]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[10]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[11]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[12]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[13]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[15]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[16]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[1]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[2]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[3]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[4]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[5]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[6]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[7]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[8]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[9]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[1]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[2]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[3]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; Rg4:inst23|lpm_ff:lpm_ff_component|dffs[4]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|Z                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|pc[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; block_name:inst36|y[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; inst34                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[17]                                       ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[18]                                       ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[19]                                       ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Rg3:inst19|lpm_shiftreg:lpm_shiftreg_component|dffs[20]                                       ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[0] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[1] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[2] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[3] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[4] ;
; -0.103 ; 0.113        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; mycounter2:inst3|lpm_counter:lpm_counter_component|cntr_7cj:auto_generated|counter_reg_bit[5] ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[0]   ;
; -0.102 ; 0.114        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; Counter:inst25|lpm_counter:lpm_counter_component|cntr_e1k:auto_generated|counter_reg_bit[1]   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; x[*]      ; clk        ; 1.232  ; 1.938 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 1.065  ; 1.731 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 0.949  ; 1.607 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 1.090  ; 1.751 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 1.232  ; 1.938 ; Fall       ; clk             ;
;  x[4]     ; clk        ; 0.977  ; 1.607 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 1.042  ; 1.713 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 1.023  ; 1.699 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 0.779  ; 1.390 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 0.778  ; 1.393 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 0.961  ; 1.616 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 1.091  ; 1.741 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 0.856  ; 1.442 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 0.901  ; 1.502 ; Fall       ; clk             ;
;  x[13]    ; clk        ; -0.130 ; 0.134 ; Fall       ; clk             ;
;  x[14]    ; clk        ; -0.027 ; 0.208 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 1.200  ; 1.905 ; Fall       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.298  ; 0.029  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -0.740 ; -1.369 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -0.596 ; -1.225 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -0.809 ; -1.429 ; Fall       ; clk             ;
;  x[3]     ; clk        ; -0.657 ; -1.289 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.690 ; -1.290 ; Fall       ; clk             ;
;  x[5]     ; clk        ; -0.665 ; -1.291 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -0.755 ; -1.397 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -0.533 ; -1.113 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -0.545 ; -1.134 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -0.668 ; -1.278 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -0.871 ; -1.509 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -0.646 ; -1.224 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -0.687 ; -1.280 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.298  ; 0.029  ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.199  ; -0.042 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -0.662 ; -1.317 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 3.824 ; 3.974 ; Rise       ; clk             ;
; y[*]        ; clk        ; 4.326 ; 4.505 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.342 ; 3.446 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 4.326 ; 4.505 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 2.952 ; 3.018 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.560 ; 3.689 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.495 ; 3.630 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 4.231 ; 4.370 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 3.248 ; 3.358 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.199 ; 3.300 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.605 ; 3.747 ; Rise       ; clk             ;
; PRS         ; clk        ; 3.797 ; 3.929 ; Fall       ; clk             ;
; p[*]        ; clk        ; 4.963 ; 4.932 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 4.963 ; 4.729 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 4.140 ; 4.320 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.923 ; 4.773 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 4.369 ; 4.192 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 4.835 ; 4.932 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 4.240 ; 4.322 ; Fall       ; clk             ;
; result[*]   ; clk        ; 5.871 ; 5.956 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 3.729 ; 3.867 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.650 ; 3.772 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.646 ; 3.768 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.952 ; 4.079 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 4.030 ; 4.185 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 4.196 ; 4.342 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 4.044 ; 4.194 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 3.758 ; 3.890 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 4.690 ; 4.958 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 3.636 ; 3.731 ; Fall       ; clk             ;
;  result[10] ; clk        ; 4.142 ; 4.285 ; Fall       ; clk             ;
;  result[11] ; clk        ; 3.626 ; 3.712 ; Fall       ; clk             ;
;  result[12] ; clk        ; 3.790 ; 3.917 ; Fall       ; clk             ;
;  result[13] ; clk        ; 3.786 ; 3.903 ; Fall       ; clk             ;
;  result[14] ; clk        ; 5.559 ; 5.311 ; Fall       ; clk             ;
;  result[15] ; clk        ; 5.871 ; 5.956 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 3.730 ; 3.875 ; Rise       ; clk             ;
; y[*]        ; clk        ; 2.894 ; 2.958 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.267 ; 3.368 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 4.250 ; 4.425 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 2.894 ; 2.958 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.477 ; 3.601 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.416 ; 3.545 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 4.160 ; 4.296 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 3.178 ; 3.284 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.133 ; 3.231 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.520 ; 3.657 ; Rise       ; clk             ;
; PRS         ; clk        ; 3.720 ; 3.848 ; Fall       ; clk             ;
; p[*]        ; clk        ; 3.916 ; 3.901 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 4.562 ; 4.380 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 4.047 ; 4.220 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.751 ; 4.618 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 4.131 ; 3.965 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 4.371 ; 4.584 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 3.916 ; 3.901 ; Fall       ; clk             ;
; result[*]   ; clk        ; 3.555 ; 3.638 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 3.652 ; 3.785 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.579 ; 3.697 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.575 ; 3.693 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.867 ; 3.989 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 3.943 ; 4.093 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 4.101 ; 4.242 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 3.956 ; 4.100 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 3.680 ; 3.808 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 4.575 ; 4.834 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 3.564 ; 3.656 ; Fall       ; clk             ;
;  result[10] ; clk        ; 4.049 ; 4.187 ; Fall       ; clk             ;
;  result[11] ; clk        ; 3.555 ; 3.638 ; Fall       ; clk             ;
;  result[12] ; clk        ; 3.712 ; 3.834 ; Fall       ; clk             ;
;  result[13] ; clk        ; 3.710 ; 3.823 ; Fall       ; clk             ;
;  result[14] ; clk        ; 5.450 ; 5.209 ; Fall       ; clk             ;
;  result[15] ; clk        ; 3.943 ; 4.038 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.343   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.343   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -223.087 ; 0.0   ; 0.0      ; 0.0     ; -114.795            ;
;  clk             ; -223.087 ; 0.000 ; N/A      ; N/A     ; -114.795            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; x[*]      ; clk        ; 3.117 ; 3.511 ; Fall       ; clk             ;
;  x[0]     ; clk        ; 2.754 ; 3.155 ; Fall       ; clk             ;
;  x[1]     ; clk        ; 2.496 ; 2.865 ; Fall       ; clk             ;
;  x[2]     ; clk        ; 2.777 ; 3.167 ; Fall       ; clk             ;
;  x[3]     ; clk        ; 3.117 ; 3.511 ; Fall       ; clk             ;
;  x[4]     ; clk        ; 2.554 ; 2.944 ; Fall       ; clk             ;
;  x[5]     ; clk        ; 2.686 ; 3.094 ; Fall       ; clk             ;
;  x[6]     ; clk        ; 2.606 ; 3.008 ; Fall       ; clk             ;
;  x[7]     ; clk        ; 2.184 ; 2.558 ; Fall       ; clk             ;
;  x[8]     ; clk        ; 2.218 ; 2.529 ; Fall       ; clk             ;
;  x[9]     ; clk        ; 2.573 ; 2.958 ; Fall       ; clk             ;
;  x[10]    ; clk        ; 2.780 ; 3.201 ; Fall       ; clk             ;
;  x[11]    ; clk        ; 2.297 ; 2.642 ; Fall       ; clk             ;
;  x[12]    ; clk        ; 2.459 ; 2.787 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.330 ; 0.519 ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.495 ; 0.614 ; Fall       ; clk             ;
;  x[15]    ; clk        ; 2.990 ; 3.382 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; x[*]      ; clk        ; 0.298  ; 0.029  ; Fall       ; clk             ;
;  x[0]     ; clk        ; -0.740 ; -1.369 ; Fall       ; clk             ;
;  x[1]     ; clk        ; -0.596 ; -1.225 ; Fall       ; clk             ;
;  x[2]     ; clk        ; -0.809 ; -1.429 ; Fall       ; clk             ;
;  x[3]     ; clk        ; -0.657 ; -1.289 ; Fall       ; clk             ;
;  x[4]     ; clk        ; -0.690 ; -1.290 ; Fall       ; clk             ;
;  x[5]     ; clk        ; -0.665 ; -1.291 ; Fall       ; clk             ;
;  x[6]     ; clk        ; -0.755 ; -1.397 ; Fall       ; clk             ;
;  x[7]     ; clk        ; -0.533 ; -1.113 ; Fall       ; clk             ;
;  x[8]     ; clk        ; -0.545 ; -1.134 ; Fall       ; clk             ;
;  x[9]     ; clk        ; -0.668 ; -1.278 ; Fall       ; clk             ;
;  x[10]    ; clk        ; -0.871 ; -1.509 ; Fall       ; clk             ;
;  x[11]    ; clk        ; -0.646 ; -1.224 ; Fall       ; clk             ;
;  x[12]    ; clk        ; -0.687 ; -1.280 ; Fall       ; clk             ;
;  x[13]    ; clk        ; 0.298  ; 0.029  ; Fall       ; clk             ;
;  x[14]    ; clk        ; 0.199  ; -0.042 ; Fall       ; clk             ;
;  x[15]    ; clk        ; -0.662 ; -1.317 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Z           ; clk        ; 7.283  ; 7.271  ; Rise       ; clk             ;
; y[*]        ; clk        ; 7.853  ; 7.938  ; Rise       ; clk             ;
;  y[0]       ; clk        ; 6.392  ; 6.344  ; Rise       ; clk             ;
;  y[1]       ; clk        ; 7.853  ; 7.938  ; Rise       ; clk             ;
;  y[2]       ; clk        ; 5.564  ; 5.584  ; Rise       ; clk             ;
;  y[3]       ; clk        ; 6.876  ; 6.807  ; Rise       ; clk             ;
;  y[4]       ; clk        ; 6.719  ; 6.670  ; Rise       ; clk             ;
;  y[5]       ; clk        ; 7.687  ; 7.707  ; Rise       ; clk             ;
;  y[6]       ; clk        ; 6.196  ; 6.163  ; Rise       ; clk             ;
;  y[7]       ; clk        ; 6.075  ; 6.042  ; Rise       ; clk             ;
;  y[8]       ; clk        ; 6.819  ; 6.850  ; Rise       ; clk             ;
; PRS         ; clk        ; 6.585  ; 6.550  ; Fall       ; clk             ;
; p[*]        ; clk        ; 8.668  ; 8.640  ; Fall       ; clk             ;
;  p[0]       ; clk        ; 8.593  ; 8.584  ; Fall       ; clk             ;
;  p[1]       ; clk        ; 7.356  ; 7.312  ; Fall       ; clk             ;
;  p[2]       ; clk        ; 8.149  ; 8.110  ; Fall       ; clk             ;
;  p[3]       ; clk        ; 7.431  ; 7.437  ; Fall       ; clk             ;
;  p[4]       ; clk        ; 8.668  ; 8.640  ; Fall       ; clk             ;
;  p[5]       ; clk        ; 7.598  ; 7.459  ; Fall       ; clk             ;
; result[*]   ; clk        ; 10.684 ; 10.608 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 6.429  ; 6.503  ; Fall       ; clk             ;
;  result[1]  ; clk        ; 6.319  ; 6.293  ; Fall       ; clk             ;
;  result[2]  ; clk        ; 6.303  ; 6.282  ; Fall       ; clk             ;
;  result[3]  ; clk        ; 6.861  ; 6.862  ; Fall       ; clk             ;
;  result[4]  ; clk        ; 7.092  ; 7.049  ; Fall       ; clk             ;
;  result[5]  ; clk        ; 7.370  ; 7.346  ; Fall       ; clk             ;
;  result[6]  ; clk        ; 7.089  ; 7.072  ; Fall       ; clk             ;
;  result[7]  ; clk        ; 6.574  ; 6.571  ; Fall       ; clk             ;
;  result[8]  ; clk        ; 8.169  ; 8.200  ; Fall       ; clk             ;
;  result[9]  ; clk        ; 6.267  ; 6.247  ; Fall       ; clk             ;
;  result[10] ; clk        ; 7.232  ; 7.247  ; Fall       ; clk             ;
;  result[11] ; clk        ; 6.255  ; 6.197  ; Fall       ; clk             ;
;  result[12] ; clk        ; 6.610  ; 6.535  ; Fall       ; clk             ;
;  result[13] ; clk        ; 6.581  ; 6.522  ; Fall       ; clk             ;
;  result[14] ; clk        ; 9.110  ; 9.062  ; Fall       ; clk             ;
;  result[15] ; clk        ; 10.684 ; 10.608 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Z           ; clk        ; 3.730 ; 3.875 ; Rise       ; clk             ;
; y[*]        ; clk        ; 2.894 ; 2.958 ; Rise       ; clk             ;
;  y[0]       ; clk        ; 3.267 ; 3.368 ; Rise       ; clk             ;
;  y[1]       ; clk        ; 4.250 ; 4.425 ; Rise       ; clk             ;
;  y[2]       ; clk        ; 2.894 ; 2.958 ; Rise       ; clk             ;
;  y[3]       ; clk        ; 3.477 ; 3.601 ; Rise       ; clk             ;
;  y[4]       ; clk        ; 3.416 ; 3.545 ; Rise       ; clk             ;
;  y[5]       ; clk        ; 4.160 ; 4.296 ; Rise       ; clk             ;
;  y[6]       ; clk        ; 3.178 ; 3.284 ; Rise       ; clk             ;
;  y[7]       ; clk        ; 3.133 ; 3.231 ; Rise       ; clk             ;
;  y[8]       ; clk        ; 3.520 ; 3.657 ; Rise       ; clk             ;
; PRS         ; clk        ; 3.720 ; 3.848 ; Fall       ; clk             ;
; p[*]        ; clk        ; 3.916 ; 3.901 ; Fall       ; clk             ;
;  p[0]       ; clk        ; 4.562 ; 4.380 ; Fall       ; clk             ;
;  p[1]       ; clk        ; 4.047 ; 4.220 ; Fall       ; clk             ;
;  p[2]       ; clk        ; 4.751 ; 4.618 ; Fall       ; clk             ;
;  p[3]       ; clk        ; 4.131 ; 3.965 ; Fall       ; clk             ;
;  p[4]       ; clk        ; 4.371 ; 4.584 ; Fall       ; clk             ;
;  p[5]       ; clk        ; 3.916 ; 3.901 ; Fall       ; clk             ;
; result[*]   ; clk        ; 3.555 ; 3.638 ; Fall       ; clk             ;
;  result[0]  ; clk        ; 3.652 ; 3.785 ; Fall       ; clk             ;
;  result[1]  ; clk        ; 3.579 ; 3.697 ; Fall       ; clk             ;
;  result[2]  ; clk        ; 3.575 ; 3.693 ; Fall       ; clk             ;
;  result[3]  ; clk        ; 3.867 ; 3.989 ; Fall       ; clk             ;
;  result[4]  ; clk        ; 3.943 ; 4.093 ; Fall       ; clk             ;
;  result[5]  ; clk        ; 4.101 ; 4.242 ; Fall       ; clk             ;
;  result[6]  ; clk        ; 3.956 ; 4.100 ; Fall       ; clk             ;
;  result[7]  ; clk        ; 3.680 ; 3.808 ; Fall       ; clk             ;
;  result[8]  ; clk        ; 4.575 ; 4.834 ; Fall       ; clk             ;
;  result[9]  ; clk        ; 3.564 ; 3.656 ; Fall       ; clk             ;
;  result[10] ; clk        ; 4.049 ; 4.187 ; Fall       ; clk             ;
;  result[11] ; clk        ; 3.555 ; 3.638 ; Fall       ; clk             ;
;  result[12] ; clk        ; 3.712 ; 3.834 ; Fall       ; clk             ;
;  result[13] ; clk        ; 3.710 ; 3.823 ; Fall       ; clk             ;
;  result[14] ; clk        ; 5.450 ; 5.209 ; Fall       ; clk             ;
;  result[15] ; clk        ; 3.943 ; 4.038 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; PRS           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; p[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; p[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; p[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; p[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00261 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00261 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; p[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; p[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-009 s                 ; 3.29e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-009 s                ; 3.29e-009 s                ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00261 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00261 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; PRS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00261 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00261 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-007 V                  ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-010 s                 ; 3.59e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-007 V                 ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-010 s                ; 3.59e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; p[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; p[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; p[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; p[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; PRS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; result[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 265      ; 140      ; 276      ; 1100     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 265      ; 140      ; 276      ; 1100     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Apr 24 11:12:05 2017
Info: Command: quartus_sta OA -c OA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'OA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.343
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.343      -223.087 clk 
Info: Worst-case hold slack is 0.392
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.392         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -114.795 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.857
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.857      -199.240 clk 
Info: Worst-case hold slack is 0.342
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.342         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -114.795 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.659
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.659       -70.782 clk 
Info: Worst-case hold slack is 0.165
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.165         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -98.252 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 276 megabytes
    Info: Processing ended: Mon Apr 24 11:12:11 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


