module sign_extension (
	input  [15:0] input_data,
	output [31:0] output_data
);

	reg [31:0] output_data;

	always @(idata) begin : 
		output_data = {{16{input_data[15]}}, input_data};
	end

endmodule