/* Generated by Yosys 0.62 (git sha1 7326bb7d6641500ecb285c291a54a662cb1e76cf, g++ 14.3.0-16 -fvisibility-inlines-hidden -fmessage-length=0 -march=nocona -mtune=haswell -ftree-vectorize -fPIC -fstack-protector-strong -fno-plt -O2 -ffunction-sections -fdebug-prefix-map=/home/conda/feedstock_root/build_artifacts/yosys_1770212898249/work=/usr/local/src/conda/yosys-0.62 -fdebug-prefix-map=/home/dp665/.conda/envs/synth-research=/usr/local/src/conda-prefix -fPIC -O3) */

module ijklm_flat(BE_0, BE_1, BE_2, BE_3, SX, DI_0, DI_1, DI_2, DI_3, DI_4, DI_5, DI_6, DI_7, DI_8, DI_9, DI_10, DI_11, DI_12, DI_13, DI_14, DI_15
, DI_16, DI_17, DI_18, DI_19, DI_20, DI_21, DI_22, DI_23, DI_24, DI_25, DI_26, DI_27, DI_28, DI_29, DI_30, DI_31, DO_0, DO_1, DO_2, DO_3, DO_4
, DO_5, DO_6, DO_7, DO_8, DO_9, DO_10, DO_11, DO_12, DO_13, DO_14, DO_15, DO_16, DO_17, DO_18, DO_19, DO_20, DO_21, DO_22, DO_23, DO_24, DO_25
, DO_26, DO_27, DO_28, DO_29, DO_30, DO_31);
  input BE_0;
  wire BE_0;
  input BE_1;
  wire BE_1;
  input BE_2;
  wire BE_2;
  input BE_3;
  wire BE_3;
  input SX;
  wire SX;
  input DI_0;
  wire DI_0;
  input DI_1;
  wire DI_1;
  input DI_2;
  wire DI_2;
  input DI_3;
  wire DI_3;
  input DI_4;
  wire DI_4;
  input DI_5;
  wire DI_5;
  input DI_6;
  wire DI_6;
  input DI_7;
  wire DI_7;
  input DI_8;
  wire DI_8;
  input DI_9;
  wire DI_9;
  input DI_10;
  wire DI_10;
  input DI_11;
  wire DI_11;
  input DI_12;
  wire DI_12;
  input DI_13;
  wire DI_13;
  input DI_14;
  wire DI_14;
  input DI_15;
  wire DI_15;
  input DI_16;
  wire DI_16;
  input DI_17;
  wire DI_17;
  input DI_18;
  wire DI_18;
  input DI_19;
  wire DI_19;
  input DI_20;
  wire DI_20;
  input DI_21;
  wire DI_21;
  input DI_22;
  wire DI_22;
  input DI_23;
  wire DI_23;
  input DI_24;
  wire DI_24;
  input DI_25;
  wire DI_25;
  input DI_26;
  wire DI_26;
  input DI_27;
  wire DI_27;
  input DI_28;
  wire DI_28;
  input DI_29;
  wire DI_29;
  input DI_30;
  wire DI_30;
  input DI_31;
  wire DI_31;
  output DO_0;
  wire DO_0;
  output DO_1;
  wire DO_1;
  output DO_2;
  wire DO_2;
  output DO_3;
  wire DO_3;
  output DO_4;
  wire DO_4;
  output DO_5;
  wire DO_5;
  output DO_6;
  wire DO_6;
  output DO_7;
  wire DO_7;
  output DO_8;
  wire DO_8;
  output DO_9;
  wire DO_9;
  output DO_10;
  wire DO_10;
  output DO_11;
  wire DO_11;
  output DO_12;
  wire DO_12;
  output DO_13;
  wire DO_13;
  output DO_14;
  wire DO_14;
  output DO_15;
  wire DO_15;
  output DO_16;
  wire DO_16;
  output DO_17;
  wire DO_17;
  output DO_18;
  wire DO_18;
  output DO_19;
  wire DO_19;
  output DO_20;
  wire DO_20;
  output DO_21;
  wire DO_21;
  output DO_22;
  wire DO_22;
  output DO_23;
  wire DO_23;
  output DO_24;
  wire DO_24;
  output DO_25;
  wire DO_25;
  output DO_26;
  wire DO_26;
  output DO_27;
  wire DO_27;
  output DO_28;
  wire DO_28;
  output DO_29;
  wire DO_29;
  output DO_30;
  wire DO_30;
  output DO_31;
  wire DO_31;
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire BFILL;
  wire BSHIFT;
  wire DA0_0;
  wire DA0_1;
  wire DA0_2;
  wire DA0_3;
  wire DA0_4;
  wire DA0_5;
  wire DA0_6;
  wire DA0_7;
  wire DA1_0;
  wire DA1_1;
  wire DA1_2;
  wire DA1_3;
  wire DA1_4;
  wire DA1_5;
  wire DA1_6;
  wire DA1_7;
  wire DA2_0;
  wire DA2_1;
  wire DA2_2;
  wire DA2_3;
  wire DA2_4;
  wire DA2_5;
  wire DA2_6;
  wire DA2_7;
  wire DA3_0;
  wire DA3_1;
  wire DA3_2;
  wire DA3_3;
  wire DA3_4;
  wire DA3_5;
  wire DA3_6;
  wire DA3_7;
  wire DB0_0;
  wire DB0_1;
  wire DB0_2;
  wire DB0_3;
  wire DB0_4;
  wire DB0_5;
  wire DB0_6;
  wire DB0_7;
  wire DB1_0;
  wire DB1_1;
  wire DB1_2;
  wire DB1_3;
  wire DB1_4;
  wire DB1_5;
  wire DB1_6;
  wire DB1_7;
  wire HFILL;
  wire HSHIFT;
  wire SF1;
  wire SF2;
  wire SF3;
  wire SGN;
  wire SGN_SEL_0;
  wire SGN_SEL_1;
  assign SF3 = SGN & SX;
  assign SF2 = SGN & SX;
  assign SF1 = SGN & SX;
  assign HSHIFT = _00_ & _01_;
  assign BSHIFT = _02_ & _03_;
  assign HFILL = ! _08_;
  assign _00_ = ~ BE_1;
  assign _01_ = ~ BE_0;
  assign _02_ = ~ BE_2;
  assign _03_ = ~ BE_0;
  function [7:0] _26_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _26_ = b[7:0];
      2'b1?:
        _26_ = b[15:8];
      default:
        _26_ = a;
    endcase
  endfunction
  assign { DB0_7, DB0_6, DB0_5, DB0_4, DB0_3, DB0_2, DB0_1, DB0_0 } = _26_(8'hxx, { DA1_7, DA1_6, DA1_5, DA1_4, DA1_3, DA1_2, DA1_1, DA1_0, DA0_7, DA0_6, DA0_5, DA0_4, DA0_3, DA0_2, DA0_1, DA0_0 }, { BSHIFT, _04_ });
  assign _04_ = ~ BSHIFT;
  function [7:0] _28_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _28_ = b[7:0];
      2'b1?:
        _28_ = b[15:8];
      default:
        _28_ = a;
    endcase
  endfunction
  assign { DB1_7, DB1_6, DB1_5, DB1_4, DB1_3, DB1_2, DB1_1, DB1_0 } = _28_(8'hxx, { SF1, SF1, SF1, SF1, SF1, SF1, SF1, SF1, DA1_7, DA1_6, DA1_5, DA1_4, DA1_3, DA1_2, DA1_1, DA1_0 }, { BFILL, _05_ });
  assign _05_ = ~ BFILL;
  function [7:0] _30_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _30_ = b[7:0];
      2'b1?:
        _30_ = b[15:8];
      default:
        _30_ = a;
    endcase
  endfunction
  assign { DA0_7, DA0_6, DA0_5, DA0_4, DA0_3, DA0_2, DA0_1, DA0_0 } = _30_(8'hxx, { DI_23, DI_22, DI_21, DI_20, DI_19, DI_18, DI_17, DI_16, DI_7, DI_6, DI_5, DI_4, DI_3, DI_2, DI_1, DI_0 }, { HSHIFT, _06_ });
  assign _06_ = ~ HSHIFT;
  function [7:0] _32_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _32_ = b[7:0];
      2'b1?:
        _32_ = b[15:8];
      default:
        _32_ = a;
    endcase
  endfunction
  assign { DA1_7, DA1_6, DA1_5, DA1_4, DA1_3, DA1_2, DA1_1, DA1_0 } = _32_(8'hxx, { DI_31, DI_30, DI_29, DI_28, DI_27, DI_26, DI_25, DI_24, DI_15, DI_14, DI_13, DI_12, DI_11, DI_10, DI_9, DI_8 }, { HSHIFT, _07_ });
  assign _07_ = ~ HSHIFT;
  function [7:0] _34_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _34_ = b[7:0];
      2'b1?:
        _34_ = b[15:8];
      default:
        _34_ = a;
    endcase
  endfunction
  assign { DA2_7, DA2_6, DA2_5, DA2_4, DA2_3, DA2_2, DA2_1, DA2_0 } = _34_(8'hxx, { SF2, SF2, SF2, SF2, SF2, SF2, SF2, SF2, DI_23, DI_22, DI_21, DI_20, DI_19, DI_18, DI_17, DI_16 }, { HFILL, _08_ });
  function [7:0] _35_;
    input [7:0] a;
    input [15:0] b;
    input [1:0] s;
    casez (s) // synopsys parallel_case
      2'b?1:
        _35_ = b[7:0];
      2'b1?:
        _35_ = b[15:8];
      default:
        _35_ = a;
    endcase
  endfunction
  assign { DA3_7, DA3_6, DA3_5, DA3_4, DA3_3, DA3_2, DA3_1, DA3_0 } = _35_(8'hxx, { SF3, SF3, SF3, SF3, SF3, SF3, SF3, SF3, DI_31, DI_30, DI_29, DI_28, DI_27, DI_26, DI_25, DI_24 }, { HFILL, _08_ });
  function [0:0] _36_;
    input [0:0] a;
    input [3:0] b;
    input [3:0] s;
    casez (s) // synopsys parallel_case
      4'b???1:
        _36_ = b[0:0];
      4'b??1?:
        _36_ = b[1:1];
      4'b?1??:
        _36_ = b[2:2];
      4'b1???:
        _36_ = b[3:3];
      default:
        _36_ = a;
    endcase
  endfunction
  assign SGN = _36_(1'hx, { DI_7, DI_15, DI_23, DI_31 }, { _12_, _11_, _10_, _09_ });
  assign _09_ = { SGN_SEL_1, SGN_SEL_0 } == 2'h3;
  assign _10_ = { SGN_SEL_1, SGN_SEL_0 } == 2'h2;
  assign _11_ = { SGN_SEL_1, SGN_SEL_0 } == 2'h1;
  assign _12_ = ! { SGN_SEL_1, SGN_SEL_0 };
  function [1:0] _41_;
    input [1:0] a;
    input [7:0] b;
    input [3:0] s;
    casez (s) // synopsys parallel_case
      4'b???1:
        _41_ = b[1:0];
      4'b??1?:
        _41_ = b[3:2];
      4'b?1??:
        _41_ = b[5:4];
      4'b1???:
        _41_ = b[7:6];
      default:
        _41_ = a;
    endcase
  endfunction
  assign { SGN_SEL_1, SGN_SEL_0 } = _41_(2'hx, 8'h1b, { _15_, _14_, _13_, BE_3 });
  assign _13_ = { BE_3, BE_2 } == 2'h1;
  assign _14_ = { BE_3, BE_2, BE_1 } == 3'h1;
  assign _15_ = ! { BE_3, BE_2, BE_1 };
  assign _08_ = & { BE_3, BE_2, BE_1, BE_0 };
  assign BFILL = ^ { BE_3, BE_2, BE_1, BE_0 };
  assign DO_0 = DB0_0;
  assign DO_1 = DB0_1;
  assign DO_2 = DB0_2;
  assign DO_3 = DB0_3;
  assign DO_4 = DB0_4;
  assign DO_5 = DB0_5;
  assign DO_6 = DB0_6;
  assign DO_7 = DB0_7;
  assign DO_8 = DB1_0;
  assign DO_9 = DB1_1;
  assign DO_10 = DB1_2;
  assign DO_11 = DB1_3;
  assign DO_12 = DB1_4;
  assign DO_13 = DB1_5;
  assign DO_14 = DB1_6;
  assign DO_15 = DB1_7;
  assign DO_16 = DA2_0;
  assign DO_17 = DA2_1;
  assign DO_18 = DA2_2;
  assign DO_19 = DA2_3;
  assign DO_20 = DA2_4;
  assign DO_21 = DA2_5;
  assign DO_22 = DA2_6;
  assign DO_23 = DA2_7;
  assign DO_24 = DA3_0;
  assign DO_25 = DA3_1;
  assign DO_26 = DA3_2;
  assign DO_27 = DA3_3;
  assign DO_28 = DA3_4;
  assign DO_29 = DA3_5;
  assign DO_30 = DA3_6;
  assign DO_31 = DA3_7;
endmodule
