clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_adra 12 std_logic_vector sc_lv
vec_rsc_da 32 std_logic_vector sc_lv
vec_rsc_wea 1 std_logic sc_logic
vec_rsc_qa 32 std_logic_vector sc_lv
vec_rsc_adrb 12 std_logic_vector sc_lv
vec_rsc_db 32 std_logic_vector sc_lv
vec_rsc_web 1 std_logic sc_logic
vec_rsc_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_adra 12 std_logic_vector sc_lv
twiddle_rsc_da 32 std_logic_vector sc_lv
twiddle_rsc_wea 1 std_logic sc_logic
twiddle_rsc_qa 32 std_logic_vector sc_lv
twiddle_rsc_adrb 12 std_logic_vector sc_lv
twiddle_rsc_db 32 std_logic_vector sc_lv
twiddle_rsc_web 1 std_logic sc_logic
twiddle_rsc_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_lz 1 std_logic sc_logic
twiddle_h_rsc_adra 12 std_logic_vector sc_lv
twiddle_h_rsc_da 32 std_logic_vector sc_lv
twiddle_h_rsc_wea 1 std_logic sc_logic
twiddle_h_rsc_qa 32 std_logic_vector sc_lv
twiddle_h_rsc_adrb 12 std_logic_vector sc_lv
twiddle_h_rsc_db 32 std_logic_vector sc_lv
twiddle_h_rsc_web 1 std_logic sc_logic
twiddle_h_rsc_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_lz 1 std_logic sc_logic
result_rsc_0_0_adra 12 std_logic_vector sc_lv
result_rsc_0_0_da 32 std_logic_vector sc_lv
result_rsc_0_0_wea 1 std_logic sc_logic
result_rsc_0_0_qa 32 std_logic_vector sc_lv
result_rsc_0_0_adrb 12 std_logic_vector sc_lv
result_rsc_0_0_db 32 std_logic_vector sc_lv
result_rsc_0_0_web 1 std_logic sc_logic
result_rsc_0_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_0_0_lz 1 std_logic sc_logic
result_rsc_1_0_adra 12 std_logic_vector sc_lv
result_rsc_1_0_da 32 std_logic_vector sc_lv
result_rsc_1_0_wea 1 std_logic sc_logic
result_rsc_1_0_qa 32 std_logic_vector sc_lv
result_rsc_1_0_adrb 12 std_logic_vector sc_lv
result_rsc_1_0_db 32 std_logic_vector sc_lv
result_rsc_1_0_web 1 std_logic sc_logic
result_rsc_1_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_1_0_lz 1 std_logic sc_logic
result_rsc_2_0_adra 12 std_logic_vector sc_lv
result_rsc_2_0_da 32 std_logic_vector sc_lv
result_rsc_2_0_wea 1 std_logic sc_logic
result_rsc_2_0_qa 32 std_logic_vector sc_lv
result_rsc_2_0_adrb 12 std_logic_vector sc_lv
result_rsc_2_0_db 32 std_logic_vector sc_lv
result_rsc_2_0_web 1 std_logic sc_logic
result_rsc_2_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_2_0_lz 1 std_logic sc_logic
result_rsc_3_0_adra 12 std_logic_vector sc_lv
result_rsc_3_0_da 32 std_logic_vector sc_lv
result_rsc_3_0_wea 1 std_logic sc_logic
result_rsc_3_0_qa 32 std_logic_vector sc_lv
result_rsc_3_0_adrb 12 std_logic_vector sc_lv
result_rsc_3_0_db 32 std_logic_vector sc_lv
result_rsc_3_0_web 1 std_logic sc_logic
result_rsc_3_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_3_0_lz 1 std_logic sc_logic
result_rsc_4_0_adra 12 std_logic_vector sc_lv
result_rsc_4_0_da 32 std_logic_vector sc_lv
result_rsc_4_0_wea 1 std_logic sc_logic
result_rsc_4_0_qa 32 std_logic_vector sc_lv
result_rsc_4_0_adrb 12 std_logic_vector sc_lv
result_rsc_4_0_db 32 std_logic_vector sc_lv
result_rsc_4_0_web 1 std_logic sc_logic
result_rsc_4_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_4_0_lz 1 std_logic sc_logic
result_rsc_5_0_adra 12 std_logic_vector sc_lv
result_rsc_5_0_da 32 std_logic_vector sc_lv
result_rsc_5_0_wea 1 std_logic sc_logic
result_rsc_5_0_qa 32 std_logic_vector sc_lv
result_rsc_5_0_adrb 12 std_logic_vector sc_lv
result_rsc_5_0_db 32 std_logic_vector sc_lv
result_rsc_5_0_web 1 std_logic sc_logic
result_rsc_5_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_5_0_lz 1 std_logic sc_logic
result_rsc_6_0_adra 12 std_logic_vector sc_lv
result_rsc_6_0_da 32 std_logic_vector sc_lv
result_rsc_6_0_wea 1 std_logic sc_logic
result_rsc_6_0_qa 32 std_logic_vector sc_lv
result_rsc_6_0_adrb 12 std_logic_vector sc_lv
result_rsc_6_0_db 32 std_logic_vector sc_lv
result_rsc_6_0_web 1 std_logic sc_logic
result_rsc_6_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_6_0_lz 1 std_logic sc_logic
result_rsc_7_0_adra 12 std_logic_vector sc_lv
result_rsc_7_0_da 32 std_logic_vector sc_lv
result_rsc_7_0_wea 1 std_logic sc_logic
result_rsc_7_0_qa 32 std_logic_vector sc_lv
result_rsc_7_0_adrb 12 std_logic_vector sc_lv
result_rsc_7_0_db 32 std_logic_vector sc_lv
result_rsc_7_0_web 1 std_logic sc_logic
result_rsc_7_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_7_0_lz 1 std_logic sc_logic
result_rsc_8_0_adra 12 std_logic_vector sc_lv
result_rsc_8_0_da 32 std_logic_vector sc_lv
result_rsc_8_0_wea 1 std_logic sc_logic
result_rsc_8_0_qa 32 std_logic_vector sc_lv
result_rsc_8_0_adrb 12 std_logic_vector sc_lv
result_rsc_8_0_db 32 std_logic_vector sc_lv
result_rsc_8_0_web 1 std_logic sc_logic
result_rsc_8_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_8_0_lz 1 std_logic sc_logic
result_rsc_9_0_adra 12 std_logic_vector sc_lv
result_rsc_9_0_da 32 std_logic_vector sc_lv
result_rsc_9_0_wea 1 std_logic sc_logic
result_rsc_9_0_qa 32 std_logic_vector sc_lv
result_rsc_9_0_adrb 12 std_logic_vector sc_lv
result_rsc_9_0_db 32 std_logic_vector sc_lv
result_rsc_9_0_web 1 std_logic sc_logic
result_rsc_9_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_9_0_lz 1 std_logic sc_logic
result_rsc_10_0_adra 12 std_logic_vector sc_lv
result_rsc_10_0_da 32 std_logic_vector sc_lv
result_rsc_10_0_wea 1 std_logic sc_logic
result_rsc_10_0_qa 32 std_logic_vector sc_lv
result_rsc_10_0_adrb 12 std_logic_vector sc_lv
result_rsc_10_0_db 32 std_logic_vector sc_lv
result_rsc_10_0_web 1 std_logic sc_logic
result_rsc_10_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_10_0_lz 1 std_logic sc_logic
result_rsc_11_0_adra 12 std_logic_vector sc_lv
result_rsc_11_0_da 32 std_logic_vector sc_lv
result_rsc_11_0_wea 1 std_logic sc_logic
result_rsc_11_0_qa 32 std_logic_vector sc_lv
result_rsc_11_0_adrb 12 std_logic_vector sc_lv
result_rsc_11_0_db 32 std_logic_vector sc_lv
result_rsc_11_0_web 1 std_logic sc_logic
result_rsc_11_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_11_0_lz 1 std_logic sc_logic
result_rsc_12_0_adra 12 std_logic_vector sc_lv
result_rsc_12_0_da 32 std_logic_vector sc_lv
result_rsc_12_0_wea 1 std_logic sc_logic
result_rsc_12_0_qa 32 std_logic_vector sc_lv
result_rsc_12_0_adrb 12 std_logic_vector sc_lv
result_rsc_12_0_db 32 std_logic_vector sc_lv
result_rsc_12_0_web 1 std_logic sc_logic
result_rsc_12_0_qb 32 std_logic_vector sc_lv
result_rsc_triosy_12_0_lz 1 std_logic sc_logic
