
XILINX ISE14.7版本集成的DDR3控制器目前发现两个BUG：
（1）mig_7series_v1_9_ddr_phy_prbs_rdlvl.v文件中第228行在生成IP时被非法注释掉了，会影响到DDR3初始化过程中的读校准窗口错误，需手动去掉注释内容；
（2）不使用DDR3的DM时，直接使用IP会导致初始化过程中写校准通不过，需手工在程序中将DM拉到地，或在PCB中用物理方法将DM拉到地。


