TimeQuest Timing Analyzer report for Data_pipeline_Beha
Tue Oct 18 14:36:57 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'Controller:controller|Counter:counter|out[1]'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'Controller:controller|Counter:counter|out[1]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'Controller:controller|Counter:counter|out[1]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'Controller:controller|Counter:counter|out[1]'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'Controller:controller|Counter:counter|out[1]'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'Controller:controller|Counter:counter|out[1]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Data_pipeline_Beha                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                          ;
; Controller:controller|Counter:counter|out[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|Counter:counter|out[1] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                               ;
+------------+-----------------+----------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                    ;
+------------+-----------------+----------------------------------------------+-------------------------+
; INF MHz    ; 270.27 MHz      ; Controller:controller|Counter:counter|out[1] ; limit due to hold check ;
; 147.58 MHz ; 147.58 MHz      ; clk                                          ;                         ;
+------------+-----------------+----------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -6.175 ; -452.861      ;
; Controller:controller|Counter:counter|out[1] ; -2.527 ; -36.933       ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -2.614 ; -8.813        ;
; Controller:controller|Counter:counter|out[1] ; -1.850 ; -20.971       ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -1.380 ; -84.380       ;
; Controller:controller|Counter:counter|out[1] ; 0.500  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                       ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -6.175 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[11] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.381     ; 6.830      ;
; -6.129 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.783      ;
; -6.082 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[8]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.732      ;
; -6.074 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[10] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.724      ;
; -6.066 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.716      ;
; -6.063 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[5]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.713      ;
; -6.060 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.720      ;
; -6.059 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.719      ;
; -6.023 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.683      ;
; -6.003 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.653      ;
; -5.993 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.643      ;
; -5.944 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[4]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.598      ;
; -5.936 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.586      ;
; -5.931 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[14] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.591      ;
; -5.909 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.563      ;
; -5.907 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.561      ;
; -5.880 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[0]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.540      ;
; -5.879 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[0]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.539      ;
; -5.879 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[4]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.375     ; 6.540      ;
; -5.879 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[4]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.375     ; 6.540      ;
; -5.875 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[0]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.529      ;
; -5.873 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.381     ; 6.528      ;
; -5.872 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[13] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.526      ;
; -5.864 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[11] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.524      ;
; -5.792 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[14] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.452      ;
; -5.776 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.001      ; 6.813      ;
; -5.771 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[5]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.425      ;
; -5.756 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[13] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.416      ;
; -5.751 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[0]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.411      ;
; -5.734 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[4]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.394      ;
; -5.732 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[2]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.386      ;
; -5.731 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[2]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.385      ;
; -5.731 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.381     ; 6.386      ;
; -5.730 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.766      ;
; -5.723 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[1]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.377      ;
; -5.722 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[1]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.376      ;
; -5.718 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.368      ;
; -5.715 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.005     ; 6.746      ;
; -5.715 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.365      ;
; -5.712 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[5]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.366      ;
; -5.704 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.001      ; 6.741      ;
; -5.692 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[12] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.379     ; 6.349      ;
; -5.691 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[8]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.375     ; 6.352      ;
; -5.691 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[8]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.375     ; 6.352      ;
; -5.683 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.715      ;
; -5.680 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[13] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.334      ;
; -5.675 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.707      ;
; -5.669 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.006     ; 6.699      ;
; -5.669 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[2]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.381     ; 6.324      ;
; -5.667 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.699      ;
; -5.664 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.696      ;
; -5.661 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.703      ;
; -5.660 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.702      ;
; -5.658 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.694      ;
; -5.658 ; Controller:controller|oe[8]           ; Datapath:datapath|Reg_16bit:R3|out[10] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.391     ; 6.303      ;
; -5.629 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[2]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.283      ;
; -5.624 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.666      ;
; -5.622 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.648      ;
; -5.620 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.006     ; 6.650      ;
; -5.614 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.640      ;
; -5.614 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[2]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.268      ;
; -5.612 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[8]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.262      ;
; -5.611 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.643      ;
; -5.606 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.632      ;
; -5.604 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.636      ;
; -5.603 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.635      ;
; -5.603 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.629      ;
; -5.600 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.636      ;
; -5.599 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.635      ;
; -5.595 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.627      ;
; -5.594 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.626      ;
; -5.594 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.005     ; 6.625      ;
; -5.592 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.624      ;
; -5.592 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[4]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.382     ; 6.246      ;
; -5.592 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[14] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.252      ;
; -5.589 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.631      ;
; -5.588 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.630      ;
; -5.578 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[10] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.228      ;
; -5.576 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[10] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.226      ;
; -5.574 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.007     ; 6.603      ;
; -5.563 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.599      ;
; -5.559 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.001      ; 6.596      ;
; -5.552 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.594      ;
; -5.548 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.006     ; 6.578      ;
; -5.546 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.196      ;
; -5.545 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[4]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 6.581      ;
; -5.543 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.569      ;
; -5.540 ; Datapath:datapath|Reg_16bit:R1|out[5] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.001      ; 6.577      ;
; -5.537 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[9]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.569      ;
; -5.534 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[11] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.386     ; 6.184      ;
; -5.533 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 6.559      ;
; -5.532 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R1|out[14] ; clk                                          ; clk         ; 1.000        ; 0.006      ; 6.574      ;
; -5.532 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.564      ;
; -5.527 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.011     ; 6.552      ;
; -5.525 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.185      ;
; -5.525 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.376     ; 6.185      ;
; -5.522 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 6.554      ;
; -5.522 ; Controller:controller|oe[8]           ; Datapath:datapath|Reg_16bit:R3|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; -0.393     ; 6.165      ;
; -5.519 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.011     ; 6.544      ;
; -5.516 ; Datapath:datapath|Reg_16bit:R5|out[6] ; Datapath:datapath|Reg_16bit:R3|out[10] ; clk                                          ; clk         ; 1.000        ; 0.007      ; 6.559      ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|Counter:counter|out[1]'                                                                                                                                                             ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                       ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.527 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.734     ; 1.771      ;
; -2.498 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.832     ; 1.838      ;
; -2.495 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.832     ; 1.836      ;
; -2.403 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.734     ; 1.647      ;
; -2.371 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.846     ; 1.693      ;
; -2.370 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.846     ; 1.688      ;
; -2.364 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.711     ; 1.671      ;
; -2.329 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.722     ; 1.657      ;
; -2.308 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.864     ; 1.424      ;
; -2.306 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.863     ; 1.752      ;
; -2.281 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.846     ; 1.603      ;
; -2.281 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.846     ; 1.599      ;
; -2.276 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.847     ; 1.569      ;
; -2.246 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.834     ; 1.542      ;
; -2.218 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.833     ; 1.557      ;
; -2.212 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.721     ; 1.533      ;
; -2.210 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.832     ; 1.550      ;
; -2.207 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.832     ; 1.548      ;
; -2.196 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.831     ; 1.679      ;
; -2.184 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.864     ; 1.300      ;
; -2.182 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.863     ; 1.628      ;
; -2.154 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.847     ; 1.447      ;
; -2.124 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.714     ; 1.423      ;
; -2.116 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.711     ; 1.423      ;
; -2.093 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.714     ; 1.425      ;
; -1.585 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.375      ; 1.938      ;
; -1.526 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.277      ; 1.976      ;
; -1.511 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.263      ; 1.938      ;
; -1.435 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.398      ; 1.851      ;
; -1.432 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.275      ; 1.837      ;
; -1.404 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.276      ; 1.852      ;
; -1.387 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.277      ; 1.836      ;
; -1.367 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.245      ; 1.592      ;
; -1.364 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.246      ; 1.919      ;
; -1.361 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.278      ; 1.953      ;
; -1.336 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.262      ; 1.738      ;
; -1.314 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.263      ; 1.745      ;
; -1.311 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.395      ; 1.719      ;
; -1.309 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.387      ; 1.746      ;
; -1.290 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 0.388      ; 1.720      ;
; 0.882  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 3.073      ; 1.919      ;
; 1.102  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.943      ; 1.571      ;
; 1.103  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.944      ; 1.900      ;
; 1.129  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.960      ; 1.721      ;
; 1.204  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.961      ; 1.671      ;
; 1.226  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.973      ; 1.627      ;
; 1.266  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.974      ; 1.630      ;
; 1.270  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.975      ; 1.628      ;
; 1.270  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 2.976      ; 1.770      ;
; 1.358  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 3.093      ; 1.498      ;
; 1.367  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 3.096      ; 1.497      ;
; 1.382  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 3.073      ; 1.919      ;
; 1.385  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 3.085      ; 1.500      ;
; 1.396  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 3.093      ; 1.493      ;
; 1.602  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.943      ; 1.571      ;
; 1.603  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.944      ; 1.900      ;
; 1.629  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.960      ; 1.721      ;
; 1.704  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.961      ; 1.671      ;
; 1.726  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.973      ; 1.627      ;
; 1.766  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.974      ; 1.630      ;
; 1.770  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.975      ; 1.628      ;
; 1.770  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 2.976      ; 1.770      ;
; 1.858  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 3.093      ; 1.498      ;
; 1.867  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 3.096      ; 1.497      ;
; 1.885  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 3.085      ; 1.500      ;
; 1.896  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 3.093      ; 1.493      ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                     ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.614 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 3.807      ; 1.709      ;
; -2.557 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 2.698      ; 0.657      ;
; -2.375 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 3.807      ; 1.948      ;
; -2.114 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 3.807      ; 1.709      ;
; -2.057 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 2.698      ; 0.657      ;
; -1.875 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 3.807      ; 1.948      ;
; -1.267 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 2.698      ; 1.947      ;
; -0.767 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 2.698      ; 1.947      ;
; 0.391  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[0] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[2] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.602  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 1.109      ; 1.977      ;
; 0.748  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[2] ; clk                                          ; clk         ; 0.000        ; 1.109      ; 2.123      ;
; 0.902  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.263     ; 0.905      ;
; 0.902  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.263     ; 0.905      ;
; 1.078  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.246     ; 1.098      ;
; 1.078  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.246     ; 1.098      ;
; 1.280  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.333  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.277     ; 1.322      ;
; 1.333  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.277     ; 1.322      ;
; 1.333  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.277     ; 1.322      ;
; 1.351  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.266     ; 1.351      ;
; 1.357  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.266     ; 1.357      ;
; 1.357  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.266     ; 1.357      ;
; 1.388  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.390      ;
; 1.388  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.390      ;
; 1.388  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.390      ;
; 1.388  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.390      ;
; 1.388  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.390      ;
; 1.418  ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Datapath:datapath|Reg_16bit:R4|out[10]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.684      ;
; 1.431  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.253     ; 1.444      ;
; 1.432  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.428      ;
; 1.432  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.428      ;
; 1.432  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.428      ;
; 1.442  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.434      ;
; 1.442  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.434      ;
; 1.460  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.456      ;
; 1.460  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.456      ;
; 1.525  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.376     ; 1.415      ;
; 1.571  ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Datapath:datapath|Reg_16bit:R3|out[8]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.837      ;
; 1.587  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.595  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.247     ; 1.614      ;
; 1.595  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.247     ; 1.614      ;
; 1.595  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.247     ; 1.614      ;
; 1.595  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.247     ; 1.614      ;
; 1.595  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.247     ; 1.614      ;
; 1.620  ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Datapath:datapath|Reg_16bit:R2|out[10]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.622  ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Datapath:datapath|Reg_16bit:R1|out[10]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.623  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.625      ;
; 1.623  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.625      ;
; 1.623  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.264     ; 1.625      ;
; 1.636  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.266     ; 1.636      ;
; 1.636  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.266     ; 1.636      ;
; 1.639  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.257     ; 1.648      ;
; 1.639  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.257     ; 1.648      ;
; 1.640  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.249     ; 1.657      ;
; 1.640  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.249     ; 1.657      ;
; 1.649  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.253     ; 1.662      ;
; 1.649  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.253     ; 1.662      ;
; 1.649  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.253     ; 1.662      ;
; 1.649  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.253     ; 1.662      ;
; 1.660  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.656      ;
; 1.660  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.656      ;
; 1.660  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.656      ;
; 1.660  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.656      ;
; 1.660  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.270     ; 1.656      ;
; 1.667  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.281     ; 1.652      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.669  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.274     ; 1.661      ;
; 1.671  ; Datapath:datapath|Reg_16bit:R1|out[14]       ; Datapath:datapath|Reg_16bit:R4|out[14]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.937      ;
; 1.674  ; Datapath:datapath|Reg_16bit:R2|out[13]       ; Datapath:datapath|Reg_16bit:R4|out[13]       ; clk                                          ; clk         ; 0.000        ; 0.003      ; 1.943      ;
; 1.683  ; Datapath:datapath|Reg_16bit:R1|out[15]       ; Datapath:datapath|Reg_16bit:R2|out[15]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.684  ; Datapath:datapath|Reg_16bit:R1|out[15]       ; Datapath:datapath|Reg_16bit:R1|out[15]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.950      ;
; 1.684  ; Datapath:datapath|Reg_16bit:R1|out[4]        ; Datapath:datapath|Reg_16bit:R3|out[1]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.950      ;
; 1.688  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.382     ; 1.572      ;
; 1.690  ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Datapath:datapath|Reg_16bit:R3|out[5]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.956      ;
; 1.698  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R1|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.245     ; 1.719      ;
; 1.698  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R1|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.245     ; 1.719      ;
; 1.699  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.245     ; 1.720      ;
; 1.702  ; Datapath:datapath|Reg_16bit:R1|out[15]       ; Datapath:datapath|Reg_16bit:R4|out[15]       ; clk                                          ; clk         ; 0.000        ; 0.002      ; 1.970      ;
; 1.702  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.245     ; 1.723      ;
; 1.710  ; Datapath:datapath|Reg_16bit:R1|out[1]        ; Datapath:datapath|Reg_16bit:R4|out[1]        ; clk                                          ; clk         ; 0.000        ; 0.003      ; 1.979      ;
; 1.718  ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Datapath:datapath|Reg_16bit:R3|out[1]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.724  ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Datapath:datapath|Reg_16bit:R3|out[7]        ; clk                                          ; clk         ; 0.000        ; 0.011      ; 2.001      ;
; 1.725  ; Datapath:datapath|Reg_16bit:R3|out[4]        ; Datapath:datapath|Reg_16bit:R3|out[4]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 1.991      ;
; 1.777  ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Datapath:datapath|Reg_16bit:R1|out[11]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.780  ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Datapath:datapath|Reg_16bit:R2|out[11]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.787  ; Datapath:datapath|Reg_16bit:R2|out[6]        ; Datapath:datapath|Reg_16bit:R2|out[6]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 2.053      ;
; 1.790  ; Datapath:datapath|Reg_16bit:R2|out[6]        ; Datapath:datapath|Reg_16bit:R1|out[6]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 2.056      ;
; 1.791  ; Controller:controller|oe[3]                  ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.405     ; 1.652      ;
; 1.792  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R5|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.382     ; 1.676      ;
; 1.792  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.382     ; 1.676      ;
; 1.801  ; Datapath:datapath|Reg_16bit:R2|out[0]        ; Datapath:datapath|Reg_16bit:R4|out[0]        ; clk                                          ; clk         ; 0.000        ; -0.006     ; 2.061      ;
; 1.803  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.379     ; 1.690      ;
; 1.806  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R3|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.375     ; 1.697      ;
; 1.809  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R3|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.375     ; 1.700      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|Counter:counter|out[1]'                                                                                                                                                              ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                       ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -1.850 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 3.093      ; 1.493      ;
; -1.849 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 3.096      ; 1.497      ;
; -1.845 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 3.093      ; 1.498      ;
; -1.835 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 3.085      ; 1.500      ;
; -1.622 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.943      ; 1.571      ;
; -1.597 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.975      ; 1.628      ;
; -1.596 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.973      ; 1.627      ;
; -1.594 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.974      ; 1.630      ;
; -1.540 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.961      ; 1.671      ;
; -1.489 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.960      ; 1.721      ;
; -1.456 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.976      ; 1.770      ;
; -1.404 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 3.073      ; 1.919      ;
; -1.350 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 3.093      ; 1.493      ;
; -1.349 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 3.096      ; 1.497      ;
; -1.345 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 3.093      ; 1.498      ;
; -1.335 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 3.085      ; 1.500      ;
; -1.294 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 2.944      ; 1.900      ;
; -1.122 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.943      ; 1.571      ;
; -1.097 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.975      ; 1.628      ;
; -1.096 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.973      ; 1.627      ;
; -1.094 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.974      ; 1.630      ;
; -1.040 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.961      ; 1.671      ;
; -0.989 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.960      ; 1.721      ;
; -0.956 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.976      ; 1.770      ;
; -0.904 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 3.073      ; 1.919      ;
; -0.794 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 2.944      ; 1.900      ;
; 1.324  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.395      ; 1.719      ;
; 1.332  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.388      ; 1.720      ;
; 1.347  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.245      ; 1.592      ;
; 1.359  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.387      ; 1.746      ;
; 1.453  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.398      ; 1.851      ;
; 1.476  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.262      ; 1.738      ;
; 1.482  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.263      ; 1.745      ;
; 1.559  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.277      ; 1.836      ;
; 1.562  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.275      ; 1.837      ;
; 1.563  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.375      ; 1.938      ;
; 1.576  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.276      ; 1.852      ;
; 1.673  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.246      ; 1.919      ;
; 1.675  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.278      ; 1.953      ;
; 1.675  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.263      ; 1.938      ;
; 1.699  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 0.277      ; 1.976      ;
; 2.134  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.711     ; 1.423      ;
; 2.137  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.714     ; 1.423      ;
; 2.139  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.714     ; 1.425      ;
; 2.164  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.864     ; 1.300      ;
; 2.254  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.721     ; 1.533      ;
; 2.288  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.864     ; 1.424      ;
; 2.294  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.847     ; 1.447      ;
; 2.376  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.834     ; 1.542      ;
; 2.379  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.722     ; 1.657      ;
; 2.380  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.832     ; 1.548      ;
; 2.381  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.734     ; 1.647      ;
; 2.382  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.711     ; 1.671      ;
; 2.382  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.832     ; 1.550      ;
; 2.390  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.833     ; 1.557      ;
; 2.416  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.847     ; 1.569      ;
; 2.445  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.846     ; 1.599      ;
; 2.449  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.846     ; 1.603      ;
; 2.491  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.863     ; 1.628      ;
; 2.505  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.734     ; 1.771      ;
; 2.510  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.831     ; 1.679      ;
; 2.534  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.846     ; 1.688      ;
; 2.539  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.846     ; 1.693      ;
; 2.615  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.863     ; 1.752      ;
; 2.668  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.832     ; 1.836      ;
; 2.670  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.832     ; 1.838      ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[7]        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|Counter:counter|out[1]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|Mux18~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|Mux18~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|counter|out[1]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|counter|out[1]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[8]|datac             ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inA[*]    ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  inA[0]   ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  inA[1]   ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  inA[2]   ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  inA[3]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  inA[4]   ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  inA[5]   ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  inA[6]   ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  inA[7]   ; clk        ; 3.939 ; 3.939 ; Rise       ; clk             ;
;  inA[8]   ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  inA[9]   ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  inA[10]  ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  inA[11]  ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  inA[12]  ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  inA[13]  ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  inA[14]  ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  inA[15]  ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
; inB[*]    ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  inB[0]   ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  inB[1]   ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  inB[2]   ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  inB[3]   ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  inB[4]   ; clk        ; 4.142 ; 4.142 ; Rise       ; clk             ;
;  inB[5]   ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  inB[6]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  inB[7]   ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  inB[8]   ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inB[9]   ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  inB[10]  ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  inB[11]  ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  inB[12]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  inB[13]  ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  inB[14]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  inB[15]  ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
; reset     ; clk        ; 0.477 ; 0.477 ; Rise       ; clk             ;
; start     ; clk        ; 0.892 ; 0.892 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inA[*]    ; clk        ; -3.506 ; -3.506 ; Rise       ; clk             ;
;  inA[0]   ; clk        ; -3.935 ; -3.935 ; Rise       ; clk             ;
;  inA[1]   ; clk        ; -3.694 ; -3.694 ; Rise       ; clk             ;
;  inA[2]   ; clk        ; -3.557 ; -3.557 ; Rise       ; clk             ;
;  inA[3]   ; clk        ; -4.435 ; -4.435 ; Rise       ; clk             ;
;  inA[4]   ; clk        ; -3.926 ; -3.926 ; Rise       ; clk             ;
;  inA[5]   ; clk        ; -3.506 ; -3.506 ; Rise       ; clk             ;
;  inA[6]   ; clk        ; -3.985 ; -3.985 ; Rise       ; clk             ;
;  inA[7]   ; clk        ; -3.709 ; -3.709 ; Rise       ; clk             ;
;  inA[8]   ; clk        ; -3.935 ; -3.935 ; Rise       ; clk             ;
;  inA[9]   ; clk        ; -3.962 ; -3.962 ; Rise       ; clk             ;
;  inA[10]  ; clk        ; -4.098 ; -4.098 ; Rise       ; clk             ;
;  inA[11]  ; clk        ; -3.952 ; -3.952 ; Rise       ; clk             ;
;  inA[12]  ; clk        ; -4.268 ; -4.268 ; Rise       ; clk             ;
;  inA[13]  ; clk        ; -3.965 ; -3.965 ; Rise       ; clk             ;
;  inA[14]  ; clk        ; -3.772 ; -3.772 ; Rise       ; clk             ;
;  inA[15]  ; clk        ; -3.974 ; -3.974 ; Rise       ; clk             ;
; inB[*]    ; clk        ; -3.541 ; -3.541 ; Rise       ; clk             ;
;  inB[0]   ; clk        ; -3.684 ; -3.684 ; Rise       ; clk             ;
;  inB[1]   ; clk        ; -3.850 ; -3.850 ; Rise       ; clk             ;
;  inB[2]   ; clk        ; -3.692 ; -3.692 ; Rise       ; clk             ;
;  inB[3]   ; clk        ; -3.724 ; -3.724 ; Rise       ; clk             ;
;  inB[4]   ; clk        ; -3.912 ; -3.912 ; Rise       ; clk             ;
;  inB[5]   ; clk        ; -4.046 ; -4.046 ; Rise       ; clk             ;
;  inB[6]   ; clk        ; -3.902 ; -3.902 ; Rise       ; clk             ;
;  inB[7]   ; clk        ; -3.897 ; -3.897 ; Rise       ; clk             ;
;  inB[8]   ; clk        ; -3.701 ; -3.701 ; Rise       ; clk             ;
;  inB[9]   ; clk        ; -3.943 ; -3.943 ; Rise       ; clk             ;
;  inB[10]  ; clk        ; -3.823 ; -3.823 ; Rise       ; clk             ;
;  inB[11]  ; clk        ; -3.942 ; -3.942 ; Rise       ; clk             ;
;  inB[12]  ; clk        ; -3.541 ; -3.541 ; Rise       ; clk             ;
;  inB[13]  ; clk        ; -3.971 ; -3.971 ; Rise       ; clk             ;
;  inB[14]  ; clk        ; -4.014 ; -4.014 ; Rise       ; clk             ;
;  inB[15]  ; clk        ; -3.938 ; -3.938 ; Rise       ; clk             ;
; reset     ; clk        ; 1.666  ; 1.666  ; Rise       ; clk             ;
; start     ; clk        ; 1.416  ; 1.416  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 7.708 ; 7.708 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 6.364 ; 6.364 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 7.528 ; 7.528 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 7.708 ; 7.708 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 6.975 ; 6.975 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 6.583 ; 6.583 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 6.975 ; 6.975 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 6.974 ; 6.974 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 6.897 ; 6.897 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 6.892 ; 6.892 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 6.613 ; 6.613 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 6.694 ; 6.694 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 6.926 ; 6.926 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 6.713 ; 6.713 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 6.740 ; 6.740 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 6.902 ; 6.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 6.953 ; 6.953 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 6.676 ; 6.676 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 6.936 ; 6.936 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 6.364 ; 6.364 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 6.364 ; 6.364 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 7.528 ; 7.528 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 7.708 ; 7.708 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 6.583 ; 6.583 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 6.975 ; 6.975 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 6.974 ; 6.974 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 6.897 ; 6.897 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 6.892 ; 6.892 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 6.613 ; 6.613 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 6.694 ; 6.694 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 6.926 ; 6.926 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 6.713 ; 6.713 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 6.740 ; 6.740 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 6.902 ; 6.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 6.953 ; 6.953 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 6.676 ; 6.676 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 6.936 ; 6.936 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                 ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 6.800 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 6.944 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 6.928 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 6.447 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 6.914 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 6.902 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 6.447 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 6.922 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 6.944 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 6.914 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 7.146 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                         ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 6.800 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 6.944 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 6.437 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 6.928 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 6.447 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 6.914 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 6.902 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 6.447 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 6.922 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 6.938 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 6.944 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 6.914 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 7.146 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                         ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 6.800     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 6.944     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 6.928     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 6.447     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 6.914     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 6.902     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 6.447     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 6.922     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 6.944     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 6.914     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 7.146     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                 ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 6.800     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 6.944     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 6.437     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 6.928     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 6.447     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 6.914     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 6.902     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 6.447     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 6.922     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 6.938     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 6.944     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 6.914     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 7.146     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -2.028 ; -142.824      ;
; Controller:controller|Counter:counter|out[1] ; -0.614 ; -8.359        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -1.597 ; -5.580        ;
; Controller:controller|Counter:counter|out[1] ; -1.109 ; -13.109       ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -1.380 ; -84.380       ;
; Controller:controller|Counter:counter|out[1] ; 0.500  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                       ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.028 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 3.060      ;
; -2.018 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 3.050      ;
; -2.006 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 3.033      ;
; -2.003 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 3.031      ;
; -1.999 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 3.027      ;
; -1.996 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.005     ; 3.023      ;
; -1.994 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 3.026      ;
; -1.991 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 3.019      ;
; -1.985 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[3]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.012      ; 3.029      ;
; -1.984 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 3.016      ;
; -1.981 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 3.004      ;
; -1.980 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.004     ; 3.008      ;
; -1.979 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 3.016      ;
; -1.978 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 3.015      ;
; -1.977 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 3.000      ;
; -1.975 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[11] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.012      ; 3.019      ;
; -1.969 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.997      ;
; -1.969 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.992      ;
; -1.965 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.993      ;
; -1.962 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.989      ;
; -1.961 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.998      ;
; -1.961 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.989      ;
; -1.960 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 3.000      ;
; -1.958 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.981      ;
; -1.957 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.006     ; 2.983      ;
; -1.957 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.985      ;
; -1.957 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.989      ;
; -1.956 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.988      ;
; -1.956 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[5]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.996      ;
; -1.952 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.979      ;
; -1.951 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.979      ;
; -1.948 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[8]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.988      ;
; -1.947 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; -0.006     ; 2.973      ;
; -1.946 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.974      ;
; -1.945 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.982      ;
; -1.944 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.981      ;
; -1.939 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[9]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.967      ;
; -1.939 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.971      ;
; -1.939 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.962      ;
; -1.937 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.960      ;
; -1.937 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[10] ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.977      ;
; -1.936 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R2|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.017      ; 2.985      ;
; -1.935 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R1|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.017      ; 2.984      ;
; -1.933 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.956      ;
; -1.932 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 2.954      ;
; -1.930 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.962      ;
; -1.929 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.952      ;
; -1.928 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 2.950      ;
; -1.927 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.964      ;
; -1.927 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.955      ;
; -1.925 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.948      ;
; -1.923 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[4]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.955      ;
; -1.920 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 2.942      ;
; -1.920 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.952      ;
; -1.918 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R3|out[6]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.017      ; 2.967      ;
; -1.918 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R4|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.958      ;
; -1.917 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.945      ;
; -1.917 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[9]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.940      ;
; -1.916 ; Datapath:datapath|Reg_16bit:R1|out[1] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.948      ;
; -1.914 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.937      ;
; -1.913 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.945      ;
; -1.912 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.944      ;
; -1.911 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R3|out[9]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.943      ;
; -1.909 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.010     ; 2.931      ;
; -1.908 ; Datapath:datapath|Reg_16bit:R1|out[5] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.940      ;
; -1.908 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.001     ; 2.939      ;
; -1.908 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[7]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.948      ;
; -1.907 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R1|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.001     ; 2.938      ;
; -1.906 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[0]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.938      ;
; -1.906 ; Datapath:datapath|Reg_16bit:R1|out[1] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.938      ;
; -1.905 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.933      ;
; -1.905 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[9]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.933      ;
; -1.904 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R5|out[11] ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.941      ;
; -1.901 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.929      ;
; -1.901 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[4]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.928      ;
; -1.899 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R1|out[14] ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.936      ;
; -1.898 ; Datapath:datapath|Reg_16bit:R1|out[5] ; Datapath:datapath|Reg_16bit:R3|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.930      ;
; -1.897 ; Datapath:datapath|Reg_16bit:R5|out[6] ; Datapath:datapath|Reg_16bit:R3|out[10] ; clk                                          ; clk         ; 1.000        ; 0.007      ; 2.936      ;
; -1.896 ; Controller:controller|oe[1]           ; Datapath:datapath|Reg_16bit:R5|out[9]  ; Controller:controller|Counter:counter|out[1] ; clk         ; 1.000        ; 0.008      ; 2.936      ;
; -1.895 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.927      ;
; -1.895 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.918      ;
; -1.893 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R5|out[8]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.921      ;
; -1.891 ; Datapath:datapath|Reg_16bit:R1|out[1] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.919      ;
; -1.890 ; Datapath:datapath|Reg_16bit:R1|out[7] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.917      ;
; -1.890 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R3|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.001     ; 2.921      ;
; -1.890 ; Datapath:datapath|Reg_16bit:R1|out[4] ; Datapath:datapath|Reg_16bit:R4|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.010     ; 2.912      ;
; -1.889 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R2|out[9]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.921      ;
; -1.889 ; Datapath:datapath|Reg_16bit:R2|out[4] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.006     ; 2.915      ;
; -1.889 ; Datapath:datapath|Reg_16bit:R1|out[2] ; Datapath:datapath|Reg_16bit:R5|out[4]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.921      ;
; -1.889 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R3|out[9]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.916      ;
; -1.887 ; Datapath:datapath|Reg_16bit:R1|out[1] ; Datapath:datapath|Reg_16bit:R5|out[5]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.915      ;
; -1.886 ; Datapath:datapath|Reg_16bit:R2|out[1] ; Datapath:datapath|Reg_16bit:R1|out[9]  ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.918      ;
; -1.885 ; Datapath:datapath|Reg_16bit:R2|out[0] ; Datapath:datapath|Reg_16bit:R5|out[7]  ; clk                                          ; clk         ; 1.000        ; -0.009     ; 2.908      ;
; -1.884 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[0]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.911      ;
; -1.883 ; Datapath:datapath|Reg_16bit:R1|out[3] ; Datapath:datapath|Reg_16bit:R5|out[3]  ; clk                                          ; clk         ; 1.000        ; -0.005     ; 2.910      ;
; -1.883 ; Datapath:datapath|Reg_16bit:R1|out[5] ; Datapath:datapath|Reg_16bit:R4|out[6]  ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.911      ;
; -1.882 ; Datapath:datapath|Reg_16bit:R5|out[6] ; Datapath:datapath|Reg_16bit:R3|out[3]  ; clk                                          ; clk         ; 1.000        ; 0.004      ; 2.918      ;
; -1.882 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R5|out[10] ; clk                                          ; clk         ; 1.000        ; -0.004     ; 2.910      ;
; -1.882 ; Datapath:datapath|Reg_16bit:R1|out[0] ; Datapath:datapath|Reg_16bit:R5|out[11] ; clk                                          ; clk         ; 1.000        ; 0.000      ; 2.914      ;
; -1.881 ; Datapath:datapath|Reg_16bit:R2|out[2] ; Datapath:datapath|Reg_16bit:R2|out[7]  ; clk                                          ; clk         ; 1.000        ; 0.005      ; 2.918      ;
+--------+---------------------------------------+----------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|Counter:counter|out[1]'                                                                                                                                                             ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                       ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.614 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.376     ; 0.816      ;
; -0.600 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.409     ; 0.849      ;
; -0.597 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.408     ; 0.846      ;
; -0.565 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.376     ; 0.767      ;
; -0.560 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.362     ; 0.796      ;
; -0.547 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.369     ; 0.786      ;
; -0.536 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.416     ; 0.773      ;
; -0.533 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.416     ; 0.772      ;
; -0.516 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.428     ; 0.654      ;
; -0.511 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.409     ; 0.759      ;
; -0.503 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.426     ; 0.801      ;
; -0.495 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.418     ; 0.723      ;
; -0.492 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.410     ; 0.724      ;
; -0.491 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.416     ; 0.728      ;
; -0.490 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.416     ; 0.729      ;
; -0.483 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.408     ; 0.732      ;
; -0.479 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.409     ; 0.728      ;
; -0.473 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.365     ; 0.698      ;
; -0.471 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.407     ; 0.789      ;
; -0.469 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.368     ; 0.707      ;
; -0.467 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.428     ; 0.605      ;
; -0.454 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.426     ; 0.752      ;
; -0.447 ; Controller:controller|Counter:counter|out[3] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.418     ; 0.675      ;
; -0.445 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.362     ; 0.681      ;
; -0.442 ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.365     ; 0.681      ;
; -0.324 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.018     ; 0.884      ;
; -0.300 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.051     ; 0.907      ;
; -0.297 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.058     ; 0.892      ;
; -0.262 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.052     ; 0.852      ;
; -0.258 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.004     ; 0.852      ;
; -0.252 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.051     ; 0.858      ;
; -0.243 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.049     ; 0.919      ;
; -0.228 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.011     ; 0.825      ;
; -0.227 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.050     ; 0.834      ;
; -0.226 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.070     ; 0.722      ;
; -0.215 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.007     ; 0.798      ;
; -0.213 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.068     ; 0.869      ;
; -0.206 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.060     ; 0.792      ;
; -0.198 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.058     ; 0.795      ;
; -0.193 ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 1.000        ; -0.010     ; 0.789      ;
; 0.994  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.653      ; 0.878      ;
; 1.092  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.601      ; 0.716      ;
; 1.105  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.603      ; 0.863      ;
; 1.109  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.611      ; 0.789      ;
; 1.120  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.613      ; 0.787      ;
; 1.144  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.622      ; 0.844      ;
; 1.152  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.619      ; 0.750      ;
; 1.166  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.620      ; 0.752      ;
; 1.167  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.620      ; 0.752      ;
; 1.189  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.664      ; 0.720      ;
; 1.199  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.664      ; 0.696      ;
; 1.206  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.667      ; 0.700      ;
; 1.215  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.500        ; 1.660      ; 0.694      ;
; 1.494  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.653      ; 0.878      ;
; 1.592  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.601      ; 0.716      ;
; 1.605  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.603      ; 0.863      ;
; 1.609  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.611      ; 0.789      ;
; 1.620  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.613      ; 0.787      ;
; 1.644  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.622      ; 0.844      ;
; 1.652  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.619      ; 0.750      ;
; 1.666  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.620      ; 0.752      ;
; 1.667  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.620      ; 0.752      ;
; 1.689  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.664      ; 0.720      ;
; 1.699  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.664      ; 0.696      ;
; 1.706  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.667      ; 0.700      ;
; 1.715  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 1.000        ; 1.660      ; 0.694      ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                     ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.597 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 1.671      ; 0.367      ;
; -1.532 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 2.029      ; 0.790      ;
; -1.404 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 2.029      ; 0.918      ;
; -1.097 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 1.671      ; 0.367      ;
; -1.047 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 1.671      ; 0.917      ;
; -1.032 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 2.029      ; 0.790      ;
; -0.904 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 2.029      ; 0.918      ;
; -0.547 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk         ; -0.500       ; 1.671      ; 0.917      ;
; 0.215  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[0] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[2] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.273  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.058      ; 0.483      ;
; 0.273  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.058      ; 0.483      ;
; 0.346  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.068      ; 0.566      ;
; 0.346  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.068      ; 0.566      ;
; 0.389  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.055      ; 0.596      ;
; 0.394  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.055      ; 0.601      ;
; 0.394  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R3|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.055      ; 0.601      ;
; 0.414  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 0.358      ; 0.924      ;
; 0.451  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.017      ; 0.620      ;
; 0.454  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[2] ; clk                                          ; clk         ; 0.000        ; 0.358      ; 0.964      ;
; 0.466  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.050      ; 0.668      ;
; 0.466  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.050      ; 0.668      ;
; 0.466  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.050      ; 0.668      ;
; 0.492  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.492  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.492  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.492  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.492  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.701      ;
; 0.524  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.062      ; 0.738      ;
; 0.526  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.730      ;
; 0.526  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.730      ;
; 0.526  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.730      ;
; 0.537  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.737      ;
; 0.537  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.737      ;
; 0.539  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R1|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.070      ; 0.761      ;
; 0.540  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R1|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.070      ; 0.762      ;
; 0.542  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.070      ; 0.764      ;
; 0.543  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.747      ;
; 0.543  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.747      ;
; 0.544  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.070      ; 0.766      ;
; 0.567  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.012      ; 0.731      ;
; 0.569  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|Counter:counter|out[1] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.573  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R3|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.018      ; 0.743      ;
; 0.574  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R3|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.018      ; 0.744      ;
; 0.580  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.580  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.580  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.580  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.580  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.799      ;
; 0.581  ; Controller:controller|oe[3]                  ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; -0.002     ; 0.731      ;
; 0.589  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.015      ; 0.756      ;
; 0.589  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.012      ; 0.753      ;
; 0.593  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.802      ;
; 0.593  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.802      ;
; 0.593  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.057      ; 0.802      ;
; 0.607  ; Controller:controller|c1[1]                  ; Datapath:datapath|Reg_16bit:R4|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.059      ; 0.818      ;
; 0.609  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.609  ; Controller:controller|load[1]                ; Datapath:datapath|Reg_16bit:R2|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.612  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.065      ; 0.829      ;
; 0.612  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.065      ; 0.829      ;
; 0.613  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.058      ; 0.823      ;
; 0.613  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.058      ; 0.823      ;
; 0.615  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R5|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.012      ; 0.779      ;
; 0.622  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.015      ; 0.789      ;
; 0.623  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[1]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.623  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.623  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.623  ; Controller:controller|load[0]                ; Datapath:datapath|Reg_16bit:R1|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.624  ; Controller:controller|c1[0]                  ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.046      ; 0.822      ;
; 0.626  ; Controller:controller|load[2]                ; Datapath:datapath|Reg_16bit:R3|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.047      ; 0.825      ;
; 0.627  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[0]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.831      ;
; 0.627  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[2]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.831      ;
; 0.627  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.831      ;
; 0.627  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.831      ;
; 0.627  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[5]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.052      ; 0.831      ;
; 0.629  ; Datapath:datapath|Reg_16bit:R1|out[10]       ; Datapath:datapath|Reg_16bit:R4|out[10]       ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.629  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R1|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.017      ; 0.798      ;
; 0.629  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R2|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.017      ; 0.798      ;
; 0.630  ; Controller:controller|c1[1]                  ; Datapath:datapath|Reg_16bit:R2|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.060      ; 0.842      ;
; 0.634  ; Controller:controller|c1[1]                  ; Datapath:datapath|Reg_16bit:R2|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.060      ; 0.846      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[7]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[8]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.635  ; Controller:controller|oe[6]                  ; Datapath:datapath|Reg_16bit:R4|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.048      ; 0.835      ;
; 0.651  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[11]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.870      ;
; 0.654  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[15]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.067      ; 0.873      ;
; 0.659  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[12]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.069      ; 0.880      ;
; 0.661  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.069      ; 0.882      ;
; 0.662  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R1|out[3]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.069      ; 0.883      ;
; 0.668  ; Controller:controller|oe[2]                  ; Datapath:datapath|Reg_16bit:R2|out[14]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.069      ; 0.889      ;
; 0.678  ; Controller:controller|c1[0]                  ; Datapath:datapath|Reg_16bit:R4|out[4]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.046      ; 0.876      ;
; 0.693  ; Datapath:datapath|Reg_16bit:R1|out[11]       ; Datapath:datapath|Reg_16bit:R3|out[8]        ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.695  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R5|out[6]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.008      ; 0.855      ;
; 0.698  ; Controller:controller|c1[0]                  ; Datapath:datapath|Reg_16bit:R4|out[13]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.049      ; 0.899      ;
; 0.702  ; Controller:controller|oe[1]                  ; Datapath:datapath|Reg_16bit:R4|out[10]       ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.008      ; 0.862      ;
; 0.702  ; Controller:controller|c1[1]                  ; Datapath:datapath|Reg_16bit:R1|out[9]        ; Controller:controller|Counter:counter|out[1] ; clk         ; 0.000        ; 0.054      ; 0.908      ;
; 0.704  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|Counter:counter|out[3] ; clk                                          ; clk         ; 0.000        ; 0.000      ; 0.856      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|Counter:counter|out[1]'                                                                                                                                                              ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                       ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -1.109 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.664      ; 0.696      ;
; -1.108 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.667      ; 0.700      ;
; -1.107 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.660      ; 0.694      ;
; -1.085 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.664      ; 0.720      ;
; -1.026 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.601      ; 0.716      ;
; -1.010 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.619      ; 0.750      ;
; -1.009 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.620      ; 0.752      ;
; -1.009 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.620      ; 0.752      ;
; -0.967 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.613      ; 0.787      ;
; -0.963 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.611      ; 0.789      ;
; -0.919 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.622      ; 0.844      ;
; -0.916 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.653      ; 0.878      ;
; -0.881 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 0.000        ; 1.603      ; 0.863      ;
; -0.609 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[11]  ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.664      ; 0.696      ;
; -0.608 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[3]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.667      ; 0.700      ;
; -0.607 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[8]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.660      ; 0.694      ;
; -0.585 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.664      ; 0.720      ;
; -0.526 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[2]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.601      ; 0.716      ;
; -0.510 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[0]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.619      ; 0.750      ;
; -0.509 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[4] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.620      ; 0.752      ;
; -0.509 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c2[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.620      ; 0.752      ;
; -0.467 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[6]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.613      ; 0.787      ;
; -0.463 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|c1[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.611      ; 0.789      ;
; -0.419 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[4]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.622      ; 0.844      ;
; -0.416 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|oe[1]   ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.653      ; 0.878      ;
; -0.381 ; Controller:controller|Counter:counter|out[1] ; Controller:controller|load[0] ; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; -0.500       ; 1.603      ; 0.863      ;
; 0.792  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.070     ; 0.722      ;
; 0.799  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.010     ; 0.789      ;
; 0.805  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.007     ; 0.798      ;
; 0.836  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.011     ; 0.825      ;
; 0.852  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.060     ; 0.792      ;
; 0.853  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.058     ; 0.795      ;
; 0.856  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.004     ; 0.852      ;
; 0.884  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.050     ; 0.834      ;
; 0.902  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.018     ; 0.884      ;
; 0.904  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.052     ; 0.852      ;
; 0.909  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.051     ; 0.858      ;
; 0.937  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.068     ; 0.869      ;
; 0.950  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.058     ; 0.892      ;
; 0.958  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.051     ; 0.907      ;
; 0.968  ; Controller:controller|Counter:counter|out[0] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.049     ; 0.919      ;
; 1.033  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.428     ; 0.605      ;
; 1.043  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.362     ; 0.681      ;
; 1.046  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.365     ; 0.681      ;
; 1.063  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[11]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.365     ; 0.698      ;
; 1.075  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[10]  ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.368     ; 0.707      ;
; 1.082  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[2]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.428     ; 0.654      ;
; 1.093  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.418     ; 0.675      ;
; 1.134  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[0]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.410     ; 0.724      ;
; 1.137  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.409     ; 0.728      ;
; 1.140  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.408     ; 0.732      ;
; 1.141  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c1[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.418     ; 0.723      ;
; 1.143  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.376     ; 0.767      ;
; 1.144  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.416     ; 0.728      ;
; 1.145  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.416     ; 0.729      ;
; 1.155  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[8]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.369     ; 0.786      ;
; 1.158  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[3]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.362     ; 0.796      ;
; 1.168  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|c2[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.409     ; 0.759      ;
; 1.178  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.426     ; 0.752      ;
; 1.188  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[1] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.416     ; 0.772      ;
; 1.189  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|oe[6]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.416     ; 0.773      ;
; 1.192  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[1]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.376     ; 0.816      ;
; 1.196  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|oe[4]   ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.407     ; 0.789      ;
; 1.227  ; Controller:controller|Counter:counter|out[2] ; Controller:controller|load[0] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.426     ; 0.801      ;
; 1.254  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[2] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.408     ; 0.846      ;
; 1.258  ; Controller:controller|Counter:counter|out[3] ; Controller:controller|load[4] ; clk                                          ; Controller:controller|Counter:counter|out[1] ; 0.000        ; -0.409     ; 0.849      ;
+--------+----------------------------------------------+-------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:controller|Counter:counter|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:controller|Counter:counter|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R1|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R2|out[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Datapath:datapath|Reg_16bit:R3|out[7]        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|Counter:counter|out[1]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|c2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|load[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[10]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[10]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[11]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[11]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[6]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[6]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[8]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; Controller:controller|oe[8]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|Mux18~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|Mux18~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|Mux18~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|c2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|counter|out[1]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Rise       ; controller|counter|out[1]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|load[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[10]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[8]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|Counter:counter|out[1] ; Fall       ; controller|oe[8]|datac             ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inA[*]    ; clk        ; 2.457  ; 2.457  ; Rise       ; clk             ;
;  inA[0]   ; clk        ; 2.194  ; 2.194  ; Rise       ; clk             ;
;  inA[1]   ; clk        ; 2.057  ; 2.057  ; Rise       ; clk             ;
;  inA[2]   ; clk        ; 1.991  ; 1.991  ; Rise       ; clk             ;
;  inA[3]   ; clk        ; 2.457  ; 2.457  ; Rise       ; clk             ;
;  inA[4]   ; clk        ; 2.141  ; 2.141  ; Rise       ; clk             ;
;  inA[5]   ; clk        ; 1.998  ; 1.998  ; Rise       ; clk             ;
;  inA[6]   ; clk        ; 2.270  ; 2.270  ; Rise       ; clk             ;
;  inA[7]   ; clk        ; 2.065  ; 2.065  ; Rise       ; clk             ;
;  inA[8]   ; clk        ; 2.143  ; 2.143  ; Rise       ; clk             ;
;  inA[9]   ; clk        ; 2.171  ; 2.171  ; Rise       ; clk             ;
;  inA[10]  ; clk        ; 2.273  ; 2.273  ; Rise       ; clk             ;
;  inA[11]  ; clk        ; 2.160  ; 2.160  ; Rise       ; clk             ;
;  inA[12]  ; clk        ; 2.345  ; 2.345  ; Rise       ; clk             ;
;  inA[13]  ; clk        ; 2.212  ; 2.212  ; Rise       ; clk             ;
;  inA[14]  ; clk        ; 2.137  ; 2.137  ; Rise       ; clk             ;
;  inA[15]  ; clk        ; 2.198  ; 2.198  ; Rise       ; clk             ;
; inB[*]    ; clk        ; 2.279  ; 2.279  ; Rise       ; clk             ;
;  inB[0]   ; clk        ; 2.046  ; 2.046  ; Rise       ; clk             ;
;  inB[1]   ; clk        ; 2.158  ; 2.158  ; Rise       ; clk             ;
;  inB[2]   ; clk        ; 2.046  ; 2.046  ; Rise       ; clk             ;
;  inB[3]   ; clk        ; 2.062  ; 2.062  ; Rise       ; clk             ;
;  inB[4]   ; clk        ; 2.131  ; 2.131  ; Rise       ; clk             ;
;  inB[5]   ; clk        ; 2.279  ; 2.279  ; Rise       ; clk             ;
;  inB[6]   ; clk        ; 2.205  ; 2.205  ; Rise       ; clk             ;
;  inB[7]   ; clk        ; 2.172  ; 2.172  ; Rise       ; clk             ;
;  inB[8]   ; clk        ; 2.046  ; 2.046  ; Rise       ; clk             ;
;  inB[9]   ; clk        ; 2.164  ; 2.164  ; Rise       ; clk             ;
;  inB[10]  ; clk        ; 2.138  ; 2.138  ; Rise       ; clk             ;
;  inB[11]  ; clk        ; 2.163  ; 2.163  ; Rise       ; clk             ;
;  inB[12]  ; clk        ; 1.990  ; 1.990  ; Rise       ; clk             ;
;  inB[13]  ; clk        ; 2.198  ; 2.198  ; Rise       ; clk             ;
;  inB[14]  ; clk        ; 2.243  ; 2.243  ; Rise       ; clk             ;
;  inB[15]  ; clk        ; 2.153  ; 2.153  ; Rise       ; clk             ;
; reset     ; clk        ; -0.096 ; -0.096 ; Rise       ; clk             ;
; start     ; clk        ; 0.070  ; 0.070  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inA[*]    ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  inA[0]   ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  inA[1]   ; clk        ; -1.937 ; -1.937 ; Rise       ; clk             ;
;  inA[2]   ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  inA[3]   ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  inA[4]   ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
;  inA[5]   ; clk        ; -1.878 ; -1.878 ; Rise       ; clk             ;
;  inA[6]   ; clk        ; -2.150 ; -2.150 ; Rise       ; clk             ;
;  inA[7]   ; clk        ; -1.945 ; -1.945 ; Rise       ; clk             ;
;  inA[8]   ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  inA[9]   ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  inA[10]  ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  inA[11]  ; clk        ; -2.040 ; -2.040 ; Rise       ; clk             ;
;  inA[12]  ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
;  inA[13]  ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  inA[14]  ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  inA[15]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
; inB[*]    ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  inB[0]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[1]   ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  inB[2]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[3]   ; clk        ; -1.942 ; -1.942 ; Rise       ; clk             ;
;  inB[4]   ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  inB[5]   ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
;  inB[6]   ; clk        ; -2.085 ; -2.085 ; Rise       ; clk             ;
;  inB[7]   ; clk        ; -2.052 ; -2.052 ; Rise       ; clk             ;
;  inB[8]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[9]   ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  inB[10]  ; clk        ; -2.018 ; -2.018 ; Rise       ; clk             ;
;  inB[11]  ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  inB[12]  ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  inB[13]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
;  inB[14]  ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
;  inB[15]  ; clk        ; -2.033 ; -2.033 ; Rise       ; clk             ;
; reset     ; clk        ; 0.997  ; 0.997  ; Rise       ; clk             ;
; start     ; clk        ; 0.893  ; 0.893  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 4.098 ; 4.098 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 3.631 ; 3.631 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 4.046 ; 4.046 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 4.098 ; 4.098 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 3.951 ; 3.951 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 3.771 ; 3.771 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 3.654 ; 3.654 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 3.946 ; 3.946 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 3.951 ; 3.951 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 3.652 ; 3.652 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 3.894 ; 3.894 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 3.766 ; 3.766 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 3.803 ; 3.803 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 3.909 ; 3.909 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 3.822 ; 3.822 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 3.836 ; 3.836 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 3.939 ; 3.939 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 3.797 ; 3.797 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 3.914 ; 3.914 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 3.631 ; 3.631 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 3.631 ; 3.631 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 4.046 ; 4.046 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 4.098 ; 4.098 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 3.652 ; 3.652 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 3.771 ; 3.771 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 3.654 ; 3.654 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 3.946 ; 3.946 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 3.951 ; 3.951 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 3.652 ; 3.652 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 3.894 ; 3.894 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 3.766 ; 3.766 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 3.803 ; 3.803 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 3.909 ; 3.909 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 3.822 ; 3.822 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 3.836 ; 3.836 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 3.939 ; 3.939 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 3.797 ; 3.797 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 3.914 ; 3.914 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                 ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 3.624 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 3.674 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 3.659 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 3.441 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 3.644 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 3.636 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 3.441 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 3.656 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 3.674 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 3.644 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 3.750 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                         ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 3.624 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 3.674 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 3.431 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 3.659 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 3.441 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 3.644 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 3.636 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 3.441 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 3.656 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 3.669 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 3.674 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 3.644 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 3.750 ;      ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-------+------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                         ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 3.624     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 3.674     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 3.659     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 3.441     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 3.644     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 3.636     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 3.441     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 3.656     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 3.674     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 3.644     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 3.750     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                 ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+
; out[*]    ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[0]   ; Controller:controller|Counter:counter|out[1] ; 3.624     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[1]   ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[2]   ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[3]   ; Controller:controller|Counter:counter|out[1] ; 3.674     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[4]   ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[5]   ; Controller:controller|Counter:counter|out[1] ; 3.431     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[6]   ; Controller:controller|Counter:counter|out[1] ; 3.659     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[7]   ; Controller:controller|Counter:counter|out[1] ; 3.441     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[8]   ; Controller:controller|Counter:counter|out[1] ; 3.644     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[9]   ; Controller:controller|Counter:counter|out[1] ; 3.636     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[10]  ; Controller:controller|Counter:counter|out[1] ; 3.441     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[11]  ; Controller:controller|Counter:counter|out[1] ; 3.656     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[12]  ; Controller:controller|Counter:counter|out[1] ; 3.669     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[13]  ; Controller:controller|Counter:counter|out[1] ; 3.674     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[14]  ; Controller:controller|Counter:counter|out[1] ; 3.644     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  out[15]  ; Controller:controller|Counter:counter|out[1] ; 3.750     ;           ; Rise       ; Controller:controller|Counter:counter|out[1] ;
+-----------+----------------------------------------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -6.175   ; -2.614  ; N/A      ; N/A     ; -1.380              ;
;  Controller:controller|Counter:counter|out[1] ; -2.527   ; -1.850  ; N/A      ; N/A     ; 0.500               ;
;  clk                                          ; -6.175   ; -2.614  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                               ; -489.794 ; -29.784 ; 0.0      ; 0.0     ; -84.38              ;
;  Controller:controller|Counter:counter|out[1] ; -36.933  ; -20.971 ; N/A      ; N/A     ; 0.000               ;
;  clk                                          ; -452.861 ; -8.813  ; N/A      ; N/A     ; -84.380             ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; inA[*]    ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  inA[0]   ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  inA[1]   ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  inA[2]   ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  inA[3]   ; clk        ; 4.665 ; 4.665 ; Rise       ; clk             ;
;  inA[4]   ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
;  inA[5]   ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  inA[6]   ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  inA[7]   ; clk        ; 3.939 ; 3.939 ; Rise       ; clk             ;
;  inA[8]   ; clk        ; 4.165 ; 4.165 ; Rise       ; clk             ;
;  inA[9]   ; clk        ; 4.192 ; 4.192 ; Rise       ; clk             ;
;  inA[10]  ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  inA[11]  ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  inA[12]  ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  inA[13]  ; clk        ; 4.195 ; 4.195 ; Rise       ; clk             ;
;  inA[14]  ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  inA[15]  ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
; inB[*]    ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  inB[0]   ; clk        ; 3.914 ; 3.914 ; Rise       ; clk             ;
;  inB[1]   ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  inB[2]   ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  inB[3]   ; clk        ; 3.954 ; 3.954 ; Rise       ; clk             ;
;  inB[4]   ; clk        ; 4.142 ; 4.142 ; Rise       ; clk             ;
;  inB[5]   ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  inB[6]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  inB[7]   ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  inB[8]   ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  inB[9]   ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  inB[10]  ; clk        ; 4.053 ; 4.053 ; Rise       ; clk             ;
;  inB[11]  ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  inB[12]  ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  inB[13]  ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  inB[14]  ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  inB[15]  ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
; reset     ; clk        ; 0.477 ; 0.477 ; Rise       ; clk             ;
; start     ; clk        ; 0.892 ; 0.892 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; inA[*]    ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  inA[0]   ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  inA[1]   ; clk        ; -1.937 ; -1.937 ; Rise       ; clk             ;
;  inA[2]   ; clk        ; -1.871 ; -1.871 ; Rise       ; clk             ;
;  inA[3]   ; clk        ; -2.337 ; -2.337 ; Rise       ; clk             ;
;  inA[4]   ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
;  inA[5]   ; clk        ; -1.878 ; -1.878 ; Rise       ; clk             ;
;  inA[6]   ; clk        ; -2.150 ; -2.150 ; Rise       ; clk             ;
;  inA[7]   ; clk        ; -1.945 ; -1.945 ; Rise       ; clk             ;
;  inA[8]   ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  inA[9]   ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  inA[10]  ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  inA[11]  ; clk        ; -2.040 ; -2.040 ; Rise       ; clk             ;
;  inA[12]  ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
;  inA[13]  ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  inA[14]  ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  inA[15]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
; inB[*]    ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  inB[0]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[1]   ; clk        ; -2.038 ; -2.038 ; Rise       ; clk             ;
;  inB[2]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[3]   ; clk        ; -1.942 ; -1.942 ; Rise       ; clk             ;
;  inB[4]   ; clk        ; -2.011 ; -2.011 ; Rise       ; clk             ;
;  inB[5]   ; clk        ; -2.159 ; -2.159 ; Rise       ; clk             ;
;  inB[6]   ; clk        ; -2.085 ; -2.085 ; Rise       ; clk             ;
;  inB[7]   ; clk        ; -2.052 ; -2.052 ; Rise       ; clk             ;
;  inB[8]   ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
;  inB[9]   ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  inB[10]  ; clk        ; -2.018 ; -2.018 ; Rise       ; clk             ;
;  inB[11]  ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  inB[12]  ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  inB[13]  ; clk        ; -2.078 ; -2.078 ; Rise       ; clk             ;
;  inB[14]  ; clk        ; -2.123 ; -2.123 ; Rise       ; clk             ;
;  inB[15]  ; clk        ; -2.033 ; -2.033 ; Rise       ; clk             ;
; reset     ; clk        ; 1.666  ; 1.666  ; Rise       ; clk             ;
; start     ; clk        ; 1.416  ; 1.416  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 3.475 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 3.475 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 7.708 ; 7.708 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 6.364 ; 6.364 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 7.528 ; 7.528 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 7.708 ; 7.708 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 6.975 ; 6.975 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 6.583 ; 6.583 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 6.975 ; 6.975 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 6.974 ; 6.974 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 6.897 ; 6.897 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 6.374 ; 6.374 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 6.892 ; 6.892 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 6.613 ; 6.613 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 6.694 ; 6.694 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 6.926 ; 6.926 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 6.713 ; 6.713 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 6.740 ; 6.740 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 6.902 ; 6.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 6.953 ; 6.953 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 6.676 ; 6.676 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 6.936 ; 6.936 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port ; Clock Port                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+
; count[*]  ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ; 1.883 ;       ; Rise       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
;  count[1] ; Controller:controller|Counter:counter|out[1] ;       ; 1.883 ; Fall       ; Controller:controller|Counter:counter|out[1] ;
; count[*]  ; clk                                          ; 3.631 ; 3.631 ; Rise       ; clk                                          ;
;  count[0] ; clk                                          ; 3.631 ; 3.631 ; Rise       ; clk                                          ;
;  count[2] ; clk                                          ; 4.046 ; 4.046 ; Rise       ; clk                                          ;
;  count[3] ; clk                                          ; 4.098 ; 4.098 ; Rise       ; clk                                          ;
; out[*]    ; clk                                          ; 3.652 ; 3.652 ; Rise       ; clk                                          ;
;  out[0]   ; clk                                          ; 3.771 ; 3.771 ; Rise       ; clk                                          ;
;  out[1]   ; clk                                          ; 3.654 ; 3.654 ; Rise       ; clk                                          ;
;  out[2]   ; clk                                          ; 3.946 ; 3.946 ; Rise       ; clk                                          ;
;  out[3]   ; clk                                          ; 3.951 ; 3.951 ; Rise       ; clk                                          ;
;  out[4]   ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[5]   ; clk                                          ; 3.652 ; 3.652 ; Rise       ; clk                                          ;
;  out[6]   ; clk                                          ; 3.894 ; 3.894 ; Rise       ; clk                                          ;
;  out[7]   ; clk                                          ; 3.766 ; 3.766 ; Rise       ; clk                                          ;
;  out[8]   ; clk                                          ; 3.803 ; 3.803 ; Rise       ; clk                                          ;
;  out[9]   ; clk                                          ; 3.909 ; 3.909 ; Rise       ; clk                                          ;
;  out[10]  ; clk                                          ; 3.822 ; 3.822 ; Rise       ; clk                                          ;
;  out[11]  ; clk                                          ; 3.836 ; 3.836 ; Rise       ; clk                                          ;
;  out[12]  ; clk                                          ; 3.902 ; 3.902 ; Rise       ; clk                                          ;
;  out[13]  ; clk                                          ; 3.939 ; 3.939 ; Rise       ; clk                                          ;
;  out[14]  ; clk                                          ; 3.797 ; 3.797 ; Rise       ; clk                                          ;
;  out[15]  ; clk                                          ; 3.914 ; 3.914 ; Rise       ; clk                                          ;
+-----------+----------------------------------------------+-------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clk                                          ; clk                                          ; 17045    ; 0        ; 0        ; 0        ;
; Controller:controller|Counter:counter|out[1] ; clk                                          ; 7179     ; 15       ; 0        ; 0        ;
; clk                                          ; Controller:controller|Counter:counter|out[1] ; 40       ; 0        ; 0        ; 0        ;
; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 13       ; 13       ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clk                                          ; clk                                          ; 17045    ; 0        ; 0        ; 0        ;
; Controller:controller|Counter:counter|out[1] ; clk                                          ; 7179     ; 15       ; 0        ; 0        ;
; clk                                          ; Controller:controller|Counter:counter|out[1] ; 40       ; 0        ; 0        ; 0        ;
; Controller:controller|Counter:counter|out[1] ; Controller:controller|Counter:counter|out[1] ; 13       ; 13       ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 18 14:36:56 2022
Info: Command: quartus_sta Data_pipeline_Beha -c Data_pipeline_Beha
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_pipeline_Beha.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Controller:controller|Counter:counter|out[1] Controller:controller|Counter:counter|out[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.175      -452.861 clk 
    Info (332119):    -2.527       -36.933 Controller:controller|Counter:counter|out[1] 
Info (332146): Worst-case hold slack is -2.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.614        -8.813 clk 
    Info (332119):    -1.850       -20.971 Controller:controller|Counter:counter|out[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -84.380 clk 
    Info (332119):     0.500         0.000 Controller:controller|Counter:counter|out[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.028      -142.824 clk 
    Info (332119):    -0.614        -8.359 Controller:controller|Counter:counter|out[1] 
Info (332146): Worst-case hold slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597        -5.580 clk 
    Info (332119):    -1.109       -13.109 Controller:controller|Counter:counter|out[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -84.380 clk 
    Info (332119):     0.500         0.000 Controller:controller|Counter:counter|out[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Tue Oct 18 14:36:57 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


