{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.0",
   "Default View_TopLeft":"-199,1320",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:10.0 TLS
#  -string -flagsOSRD
preplace port fan_pwm -pg 1 -lvl 7 -x 2460 -y 1810 -defaultsOSRD
preplace port wifi_en_led -pg 1 -lvl 7 -x 2460 -y 1460 -defaultsOSRD
preplace port bt_en_led -pg 1 -lvl 7 -x 2460 -y 1480 -defaultsOSRD
preplace port ls_mezz_uart0_rx -pg 1 -lvl 0 -x -80 -y 2580 -defaultsOSRD
preplace port ls_mezz_uart0_tx -pg 1 -lvl 7 -x 2460 -y 2290 -defaultsOSRD
preplace port ls_mezz_uart1_rx -pg 1 -lvl 0 -x -80 -y 2780 -defaultsOSRD
preplace port ls_mezz_uart1_tx -pg 1 -lvl 7 -x 2460 -y 3310 -defaultsOSRD
preplace port bt_ctsn -pg 1 -lvl 0 -x -80 -y 1820 -defaultsOSRD
preplace port bt_rtsn -pg 1 -lvl 7 -x 2460 -y 2200 -defaultsOSRD
preplace portBus ls_mezz_int -pg 1 -lvl 0 -x -80 -y 2340 -defaultsOSRD
preplace portBus ls_mezz_rst -pg 1 -lvl 7 -x 2460 -y 2140 -defaultsOSRD
preplace portBus ls_mezz_pwm0 -pg 1 -lvl 7 -x 2460 -y 1930 -defaultsOSRD
preplace portBus ls_mezz_pwm1 -pg 1 -lvl 7 -x 2460 -y 2270 -defaultsOSRD
preplace portBus hs_mezz_csi0_c -pg 1 -lvl 7 -x 2460 -y 2550 -defaultsOSRD
preplace portBus hs_mezz_csi0_d -pg 1 -lvl 7 -x 2460 -y 2450 -defaultsOSRD
preplace portBus hs_mezz_csi1_c -pg 1 -lvl 7 -x 2460 -y 2350 -defaultsOSRD
preplace portBus hs_mezz_csi1_d -pg 1 -lvl 7 -x 2460 -y 2650 -defaultsOSRD
preplace portBus hs_mezz_csi0_mclk -pg 1 -lvl 7 -x 2460 -y 2750 -defaultsOSRD
preplace portBus hs_mezz_csi1_mclk -pg 1 -lvl 7 -x 2460 -y 2850 -defaultsOSRD
preplace portBus hs_mezz_dsi_clk -pg 1 -lvl 7 -x 2460 -y 2950 -defaultsOSRD
preplace portBus hs_mezz_dsi_d -pg 1 -lvl 7 -x 2460 -y 3050 -defaultsOSRD
preplace portBus hs_mezz_hsic_str -pg 1 -lvl 7 -x 2460 -y 3250 -defaultsOSRD
preplace portBus hs_mezz_hsic_d -pg 1 -lvl 7 -x 2460 -y 3150 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 3 -x 800 -y 1950 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 4 -x 1340 -y 2120 -defaultsOSRD
preplace inst rst_ps8_0_100M -pg 1 -lvl 3 -x 800 -y 1710 -defaultsOSRD
preplace inst axi_bram_ctrl_0 -pg 1 -lvl 5 -x 1846 -y 1290 -defaultsOSRD
preplace inst axi_bram_ctrl_0_bram -pg 1 -lvl 6 -x 2300 -y 1330 -defaultsOSRD
preplace inst axi_uart16550_0 -pg 1 -lvl 5 -x 1846 -y 2490 -defaultsOSRD
preplace inst axi_uart16550_1 -pg 1 -lvl 5 -x 1846 -y 2870 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 5 -x 1846 -y 2120 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 5 -x 1846 -y 1810 -defaultsOSRD
preplace inst axi_gpio_2 -pg 1 -lvl 5 -x 1846 -y 1430 -defaultsOSRD
preplace inst PWM_w_Int_0 -pg 1 -lvl 5 -x 1846 -y 1960 -defaultsOSRD
preplace inst PWM_w_Int_1 -pg 1 -lvl 5 -x 1846 -y 2300 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 2 -x 350 -y 2310 -defaultsOSRD
preplace inst xlslice_0 -pg 1 -lvl 6 -x 2300 -y 2550 -defaultsOSRD
preplace inst xlslice_1 -pg 1 -lvl 6 -x 2300 -y 2450 -defaultsOSRD
preplace inst xlslice_2 -pg 1 -lvl 6 -x 2300 -y 2350 -defaultsOSRD
preplace inst xlslice_3 -pg 1 -lvl 6 -x 2300 -y 2650 -defaultsOSRD
preplace inst xlslice_4 -pg 1 -lvl 6 -x 2300 -y 2750 -defaultsOSRD
preplace inst xlslice_5 -pg 1 -lvl 6 -x 2300 -y 2850 -defaultsOSRD
preplace inst xlslice_6 -pg 1 -lvl 6 -x 2300 -y 2950 -defaultsOSRD
preplace inst xlslice_7 -pg 1 -lvl 6 -x 2300 -y 3050 -defaultsOSRD
preplace inst xlslice_8 -pg 1 -lvl 6 -x 2300 -y 3250 -defaultsOSRD
preplace inst xlslice_9 -pg 1 -lvl 6 -x 2300 -y 3150 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 4 -x 1340 -y 760 -defaultsOSRD
preplace inst proc_sys_reset_0 -pg 1 -lvl 5 -x 1846 -y 50 -defaultsOSRD
preplace inst proc_sys_reset_1 -pg 1 -lvl 5 -x 1846 -y 230 -defaultsOSRD
preplace inst proc_sys_reset_2 -pg 1 -lvl 5 -x 1846 -y 410 -defaultsOSRD
preplace inst proc_sys_reset_3 -pg 1 -lvl 5 -x 1846 -y 590 -defaultsOSRD
preplace inst proc_sys_reset_4 -pg 1 -lvl 5 -x 1846 -y 770 -defaultsOSRD
preplace inst proc_sys_reset_5 -pg 1 -lvl 5 -x 1846 -y 950 -defaultsOSRD
preplace inst proc_sys_reset_6 -pg 1 -lvl 5 -x 1846 -y 1130 -defaultsOSRD
preplace inst POP_ro_puf_AXI4L_0 -pg 1 -lvl 1 -x 70 -y 1470 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 5 -50 1590 N 1590 450 1590 1180 1290 1560
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 2 3 460 1610 1140 630 1580
preplace netloc proc_sys_reset_0_peripheral_aresetn 1 0 5 -40 1560 N 1560 N 1560 1130 1560 1590
preplace netloc sin_0_1 1 0 6 NJ 2580 N 2580 NJ 2580 NJ 2580 NJ 2580 2100
preplace netloc axi_uart16550_0_sout 1 5 2 2170J 2290 NJ
preplace netloc sin_0_2 1 0 6 NJ 2780 N 2780 NJ 2780 NJ 2780 NJ 2780 2100
preplace netloc axi_uart16550_1_sout 1 5 2 2150J 3310 NJ
preplace netloc gpio_io_i_0_1 1 0 6 N 2340 180 1580 NJ 1580 NJ 1580 NJ 1580 2100
preplace netloc axi_gpio_0_gpio2_io_o 1 5 2 2170J 2140 NJ
preplace netloc PWM_w_Int_0_PWM_out 1 5 2 NJ 1930 NJ
preplace netloc PWM_w_Int_1_PWM_out 1 5 2 NJ 2270 NJ
preplace netloc xlconcat_0_dout 1 2 1 460 1960n
preplace netloc axi_uart16550_0_ip2intc_irpt 1 1 5 220 1550 NJ 1550 NJ 1550 NJ 1550 2120
preplace netloc axi_uart16550_1_ip2intc_irpt 1 1 5 230 1570 NJ 1570 NJ 1570 NJ 1570 2140
preplace netloc PWM_w_Int_0_Interrupt_Out 1 1 5 200 1530 NJ 1530 NJ 1530 NJ 1530 2110
preplace netloc PWM_w_Int_1_Interrupt_Out 1 1 5 210 1540 NJ 1540 NJ 1540 NJ 1540 2130
preplace netloc emio_uart0_ctsn_0_1 1 0 4 NJ 1820 190 1810 NJ 1810 1110
preplace netloc zynq_ultra_ps_e_0_emio_uart0_rtsn 1 3 4 1150J 1730 NJ 1730 NJ 1730 2440J
preplace netloc zynq_ultra_ps_e_0_emio_gpio_o 1 3 3 1160J 1800 1570J 2210 2160
preplace netloc xlslice_0_Dout 1 6 1 NJ 2550
preplace netloc xlslice_1_Dout 1 6 1 NJ 2450
preplace netloc xlslice_2_Dout 1 6 1 NJ 2350
preplace netloc xlslice_3_Dout 1 6 1 NJ 2650
preplace netloc xlslice_4_Dout 1 6 1 NJ 2750
preplace netloc xlslice_5_Dout 1 6 1 NJ 2850
preplace netloc xlslice_6_Dout 1 6 1 NJ 2950
preplace netloc xlslice_7_Dout 1 6 1 NJ 3050
preplace netloc xlslice_8_Dout 1 6 1 NJ 3250
preplace netloc xlslice_9_Dout 1 6 1 NJ 3150
preplace netloc clk_wiz_0_clk_out1 1 4 1 1490 10n
preplace netloc clk_wiz_0_clk_out2 1 4 1 1510 190n
preplace netloc clk_wiz_0_clk_out3 1 4 1 1530 370n
preplace netloc clk_wiz_0_clk_out4 1 4 1 1560 550n
preplace netloc clk_wiz_0_clk_out5 1 4 1 1570 730n
preplace netloc clk_wiz_0_clk_out6 1 4 1 1560 790n
preplace netloc clk_wiz_0_clk_out7 1 4 1 1510 810n
preplace netloc clk_wiz_0_locked 1 4 1 1590 90n
preplace netloc zynq_ultra_ps_e_0_pl_clk1 1 0 4 -60 1600 NJ 1600 NJ 1600 1120
preplace netloc ps8_0_axi_periph_M04_AXI 1 4 1 1530 1790n
preplace netloc ps8_0_axi_periph_M00_AXI 1 4 1 1580 1270n
preplace netloc S00_AXI_1 1 3 1 1170 1860n
preplace netloc axi_bram_ctrl_0_BRAM_PORTA 1 5 1 2110 1280n
preplace netloc axi_bram_ctrl_0_BRAM_PORTB 1 5 1 2100 1300n
preplace netloc ps8_0_axi_periph_M01_AXI 1 4 1 1540 2040n
preplace netloc ps8_0_axi_periph_M02_AXI 1 4 1 1520 2060n
preplace netloc axi_gpio_2_GPIO 1 5 2 NJ 1420 2440J
preplace netloc ps8_0_axi_periph_M03_AXI 1 4 1 1550 2080n
preplace netloc axi_gpio_1_GPIO 1 5 2 NJ 1810 NJ
preplace netloc ps8_0_axi_periph_M05_AXI 1 4 1 1510 1410n
preplace netloc axi_gpio_2_GPIO2 1 5 2 NJ 1440 2430J
preplace netloc ps8_0_axi_periph_M08_AXI 1 0 5 -60 1380 NJ 1380 NJ 1380 NJ 1380 1490
preplace netloc ps8_0_axi_periph_M06_AXI 1 4 1 1500 1940n
preplace netloc ps8_0_axi_periph_M07_AXI 1 4 1 1510 2160n
levelinfo -pg 1 -80 70 350 800 1340 1846 2300 2460
pagesize -pg 1 -db -bbox -sgen -260 -410 2690 3330
"
}
0
