영상: [CSA2021 컴퓨터시스템구조](https://www.youtube.com/playlist?list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc)

## 강의 소개
- 

## [제 1장 Part-1](https://www.youtube.com/watch?v=SG89LOgT7Vc&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=2)

### 디지털 컴퓨터(Digitial Computer)

- 정의

  - 이진 시스템을 사용하여 계산을 수행하는 디지털 시스템
  - 비트의 그룹을 사용하여 숫자, 문자 및 기타 정보를 표시하거나 처리
  - cpu 그 자체

  컴퓨터 하드웨어

  - CPU
    - 중앙 처리장치
    - 컴퓨터 그 자체로 정의 됨
    - 산술 논리 처리와 데이터의 저장, 제어 기능 수행

  - 주변장치
    - 메모리(RAM/ROM), 저장장치(Storage), 입출력장치(IO devices)

- 컴퓨터 소프트웨어

  - 운영체제
    - OS

  - 시스템 프로그램
    - 유틸리티, 데이터베이스, Editor
    - OS에 포함되거나 연결되어 시스템 운영을 보조

  - 응용프로그램


### 논리 게이트(Logic Gates)
- 이진 정보의 표시 
  - 0과 1의 전압 신호

- 논리 게이트
  - 기본 게이트
  - 진리표로 동작 정의
  - ![image-20220624101501607](1장-디지털-논리-회로-및-강의소개.assets\image-20220624101501607.png)


### [부울 대수(Boolean Algebra)](/이산-수학/명제,추론,귀납,부울대수/부울-대수.md)

- 

### 맵의 간소화 (Karnaugh Map)

![image-20220624102221882](1장-디지털-논리-회로-및-강의소개.assets\image-20220624102221882.png)

![image-20220624102900800](1장-디지털-논리-회로-및-강의소개.assets\image-20220624102900800.png)

- 논리항의 논리곱

  - ![image-20220624103020473](1장-디지털-논리-회로-및-강의소개.assets\image-20220624103020473.png)

  - 위 그림의 오른쪽 두 회로는 동치임

- 무정의 조건
  - 사용하지 않는 항을 활용하여 간소화함
  - ![image-20220624103304494](1장-디지털-논리-회로-및-강의소개.assets\image-20220624103304494.png)
  - x에 해당하는 부분은 1, 0 모두 가능하고
  - 카르노맵에서는 숫자가 많이 묶일수록 항이 간단해짐
  - 위의 경우 1 x x 1이 1 1 1 1 이라고 가정하면
  - A'라고 간단하게 정리 가능

- [4강 동치 관계](/이산-수학/이산수학-기초/동치-관계.md)

## [제 1장 Part-2](https://www.youtube.com/watch?v=gn5z3Un_qqM&list=PLc8fQ-m7b1hCHTT7VH2oo0Ng7Et096dYc&index=3)

### 조합회로 (Combinational Circuit)
- 정의
  - 입력과 출력을 가진 논리 게이트의 집합
  - 출력의 값은 입력의 0, 1의 조합에 의하여 결정되는 함수의 결과로 표시됨
  - n개의 입력 조합이 있을 경우 가능한 입력 조합 2!!n가지

- 조합 회로의 설계 절차
  - 해결할 문제의 제시
  - 입력과 출력의 변수에 문자 기호 부여
  - 입력 - 출력 관계를 정의하는 진리표 도출
  - 각 출력에 대한 간소화된 부울 함수 도출
  - 부울 함수에 대한 논리도 작성
  - 논리도를 바탕으로 회로 구현

- 반가산기
  - 2개의 비트값을 산술적으로 가산
  - ![image-20220624103836885](1장-디지털-논리-회로-및-강의소개.assets\image-20220624103836885.png)
  - Sum == XOR
  - carry == AND
  - XOR와 AND게이트를 연결하여 반가산기 구현

- 전가산기
  - ![image-20220624105349327](1장-디지털-논리-회로-및-강의소개.assets\image-20220624105349327.png)
  - ![image-20220624103926617](1장-디지털-논리-회로-및-강의소개.assets\image-20220624103926617.png)
  - ![image-20220624105412999](1장-디지털-논리-회로-및-강의소개.assets\image-20220624105412999.png)
  - 반가산기 두개를 묶어서
  - 전단계의 캐리를 현단계의 캐리에 더해서 전가산기 구현 


### 플립플롭 (Flip-Flop)

- 플립플롭의 정의

  - 1 비트의 디지털 정보를 저장하는 이진 셀(디지털 메모리)	

  - 동기식 순차회로의 기본적인 요소로 사용, 조합회로와 함께 순차회로를 구성
  - 입력의 상태가 변화를 일으키기 전까지는 이전의 출력 상태를 그대로 유지

- 플립플롭의 종류

  - 플립플롭은 다음 클럭이 들어왔을 때 결과 값이 출력됨
  - SR - 플립플롭
    - ![image-20220624110235607](1장-디지털-논리-회로-및-강의소개.assets\image-20220624110235607.png)
    - S와 R이 0; 이전 상태와 같을 때 :변화없음
    - R이 1 : 0으로 초기화
    - S가 1 : 1로 초기화
    - S와 R 모두 1일 수는 없음
  - D - 플립플롭
    - ![image-20220624110340060](1장-디지털-논리-회로-및-강의소개.assets\image-20220624110340060.png)
    - D가 0 : 0으로 초기화
    - D가 1 : 1로 초기화
  - JK - 플립플롭
    - ![image-20220624110357727](1장-디지털-논리-회로-및-강의소개.assets\image-20220624110357727.png)
    - SR과 똑같은데
    - JK는 둘다 1일 때 현재 Q 출력의 반대값(NOT Q)이 출력 됨
  - T - 플립플롭
    - ![image-20220624110444911](1장-디지털-논리-회로-및-강의소개.assets\image-20220624110444911.png)
    - T가 0일 때 : 이전 출력 값 유지
    - T가 1일 때 : 이전 출력 값의 반대 출력
  - 모서리-변이형 플립플롭
    - 입력값의 변화 모서리에서만 동작
      - Upward triggered FF
        - 입력값이 상향일 경우에만 동작 (0 -> 1)
      - Downward triggered FF
        - 입력값이 하향일 경우에만 동작(1 -> 0)
    - ![image-20220624111533709](1장-디지털-논리-회로-및-강의소개.assets\image-20220624111533709.png)
    - 
    - 올바른 동작을 위해서는 최소의 신호 유지 시간 필요
      - Setup time
        - 출력 변화를 위하여 입력(D)이 유지되어야 하는 최소 시간
      - Hold time
        - 출력 유지를 위하여 입력(D)이 바뀌지 않아야 하는 최소 시간

### 순차회로 (Sequential Circuit)
- 정의

  - 플립플롭과 게이트(또는 조합회로)를 서로 연결한 회로
  - 클럭펄스에 의하여 동기화된 입력 순차에 의하여 제어
  - 출력은 외부 입력과 플립플롭의 현 상태의 함수로 표시
  - ![image-20220624111839817](1장-디지털-논리-회로-및-강의소개.assets\image-20220624111839817.png)
    - input값과 함께 플립플롭의 출력값이 함께 입력되기때문에 input값에 따라 반드시 결과가 바뀐다고 보장할 수 없음
    - 같은 입력이라 하더라도 입력되는 순서에 따라서 결과가 바뀜

- 플립플롭의 입력식

  - FF의 입력을 만들어내는 조합 회로 부분
  - 부울 수식에 의하여 표현
  - ![image-20220624112702480](1장-디지털-논리-회로-및-강의소개.assets\image-20220624112702480.png)
  - 상태표와 상태도
  - ![image-20220624112639154](1장-디지털-논리-회로-및-강의소개.assets\image-20220624112639154.png)

  - x == 외부입력(Input)
  - A, B == 플립플롭의 출력
  - 00의 상태일 때 x에 1을 넣으면 (상태표 둘째줄) 01로 변하고 y(출력값)는 변화 없음

  