// rst | sel we addr_rs1 addr_rs2 addr_rd op
// 0 | 0 0 00000 00000 00000 0000

// reset
1 0 0 00000 00000 00000 0000

// modo 1
0 0 1 00000 00000 00000 0000
0 0 1 00000 00000 00001 0000
0 0 1 00000 00000 00010 0000
0 0 1 00000 00000 00011 0000
0 0 1 00000 00000 00100 0000
0 0 1 00000 00000 00101 0000
0 0 1 00000 00000 00110 0000
0 0 1 00000 00000 00111 0000
0 0 1 00000 00000 01000 0000
0 0 1 00000 00000 01001 0000
0 0 1 00000 00000 01010 0000

// modo 2
0 1 1 00000 00001 01110 0000
0 1 1 00001 00010 01111 0001
0 1 1 00010 00011 10000 0010
0 1 1 00011 00100 10001 0011 
0 1 1 00100 00101 10010 0100
0 1 1 00101 00110 10011 0101
0 1 1 00110 00111 10100 0110
0 1 1 00111 01000 10101 0111
0 1 1 01000 01001 10110 1000
0 1 1 01001 01010 10111 1001

// modo 1
0 0 1 00000 00000 00000 0000
0 0 1 00000 00000 00001 0000
0 0 1 00000 00000 00010 0000
0 0 1 00000 00000 00011 0000
0 0 1 00000 00000 00100 0000
0 0 1 00000 00000 00101 0000

// ... interrumpido por un reset
1 0 0 00000 00000 00000 0000

// modo 1
0 0 1 00000 00000 00000 0000
0 0 1 00000 00000 00001 0000
0 0 1 00000 00000 00010 0000
0 0 1 00000 00000 00011 0000
0 0 1 00000 00000 00100 0000
0 0 1 00000 00000 00101 0000