v1:做到PE output(若要提前半個cycle輸入，可從此版本開始修改)
v2:做到clk41完成(可於clk37完成排序後，開兩個除法器，最後應該可縮短2~3clk)
v3:完成到clk46(e^x2 & e^-x2 均移到fp_exp做，可提前一個clk完成)