TimeQuest Timing Analyzer report for top
Tue Dec 13 23:39:36 2016
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'vga_control_module:inst|CLK_25M'
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'vga_control_module:inst|CLK_25M'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'vga_control_module:inst|CLK_25M'
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'vga_control_module:inst|CLK_25M'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'vga_control_module:inst|CLK_25M'
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Hold: 'CLK'
 47. Fast 1200mV 0C Model Hold: 'vga_control_module:inst|CLK_25M'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                              ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE115F29C7                                                    ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; CLK                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                             ;
; vga_control_module:inst|CLK_25M ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_control_module:inst|CLK_25M } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                    ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 42.12 MHz  ; 42.12 MHz       ; vga_control_module:inst|CLK_25M ;      ;
; 195.05 MHz ; 195.05 MHz      ; CLK                             ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; vga_control_module:inst|CLK_25M ; -24.858 ; -843.192      ;
; CLK                             ; -4.127  ; -374.247      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -0.019 ; -0.019        ;
; vga_control_module:inst|CLK_25M ; 0.403  ; 0.000         ;
+---------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -163.748      ;
; vga_control_module:inst|CLK_25M ; -1.285 ; -107.940      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vga_control_module:inst|CLK_25M'                                                                                                                                                                                                      ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -24.858 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.297     ;
; -24.858 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.297     ;
; -24.857 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.296     ;
; -24.856 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.295     ;
; -24.854 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.293     ;
; -24.853 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.292     ;
; -24.852 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.549     ; 25.291     ;
; -24.636 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.194     ; 25.430     ;
; -24.611 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.194     ; 25.405     ;
; -24.526 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.194     ; 25.320     ;
; -24.326 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.203     ; 25.111     ;
; -24.301 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.203     ; 25.086     ;
; -24.216 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.203     ; 25.001     ;
; -24.172 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.557     ; 24.603     ;
; -24.172 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.557     ; 24.603     ;
; -24.171 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.557     ; 24.602     ;
; -24.169 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.557     ; 24.600     ;
; -24.168 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.557     ; 24.599     ;
; -24.084 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.556     ; 24.516     ;
; -24.082 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.556     ; 24.514     ;
; -23.560 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.556     ; 23.992     ;
; -23.386 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.556     ; 23.818     ;
; -23.183 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.194     ; 23.977     ;
; -22.873 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.203     ; 23.658     ;
; -22.742 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.636     ;
; -22.742 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.636     ;
; -22.741 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.635     ;
; -22.740 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.634     ;
; -22.738 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.632     ;
; -22.737 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.631     ;
; -22.736 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.630     ;
; -22.678 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.569     ;
; -22.678 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.569     ;
; -22.677 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.568     ;
; -22.676 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.567     ;
; -22.674 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.565     ;
; -22.673 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.564     ;
; -22.672 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.563     ;
; -22.576 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.470     ;
; -22.576 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.470     ;
; -22.575 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.469     ;
; -22.574 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.468     ;
; -22.572 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.466     ;
; -22.571 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.465     ;
; -22.570 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.464     ;
; -22.519 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.426     ;
; -22.519 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.426     ;
; -22.518 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.425     ;
; -22.516 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.423     ;
; -22.515 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.422     ;
; -22.515 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.411     ;
; -22.515 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.411     ;
; -22.515 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.406     ;
; -22.515 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.406     ;
; -22.514 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.410     ;
; -22.514 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.405     ;
; -22.513 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.409     ;
; -22.513 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.404     ;
; -22.511 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.407     ;
; -22.511 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.402     ;
; -22.510 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.406     ;
; -22.510 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.401     ;
; -22.509 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.102     ; 23.405     ;
; -22.509 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.400     ;
; -22.446 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.340     ;
; -22.446 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.340     ;
; -22.445 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.339     ;
; -22.444 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.338     ;
; -22.442 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.336     ;
; -22.441 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.335     ;
; -22.440 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.334     ;
; -22.427 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.090     ; 23.335     ;
; -22.426 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.090     ; 23.334     ;
; -22.371 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.278     ;
; -22.371 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.278     ;
; -22.370 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.277     ;
; -22.368 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.275     ;
; -22.367 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.091     ; 23.274     ;
; -22.352 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.243     ;
; -22.352 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.243     ;
; -22.351 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.242     ;
; -22.350 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.241     ;
; -22.348 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.239     ;
; -22.347 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.238     ;
; -22.346 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.237     ;
; -22.337 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.228     ;
; -22.337 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.228     ;
; -22.336 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.227     ;
; -22.335 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.226     ;
; -22.333 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.224     ;
; -22.332 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.223     ;
; -22.331 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.107     ; 23.222     ;
; -22.279 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.090     ; 23.187     ;
; -22.278 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.090     ; 23.186     ;
; -22.276 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.170     ;
; -22.276 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.170     ;
; -22.275 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.169     ;
; -22.274 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.168     ;
; -22.272 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.166     ;
; -22.271 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.104     ; 23.165     ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                         ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.127 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 5.048      ;
; -4.108 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.020      ;
; -4.106 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.018      ;
; -4.106 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.018      ;
; -4.106 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.018      ;
; -4.093 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.011      ;
; -4.092 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 5.003      ;
; -4.090 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.002      ;
; -4.066 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.984      ;
; -4.065 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.976      ;
; -4.063 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.975      ;
; -4.011 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.923      ;
; -4.011 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.923      ;
; -4.011 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.923      ;
; -4.002 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.923      ;
; -3.992 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.903      ;
; -3.985 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.906      ;
; -3.983 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.895      ;
; -3.969 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.880      ;
; -3.966 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.878      ;
; -3.961 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.879      ;
; -3.960 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.871      ;
; -3.958 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.870      ;
; -3.942 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.860      ;
; -3.941 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.852      ;
; -3.939 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.926 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.837      ;
; -3.924 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.836      ;
; -3.924 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.836      ;
; -3.924 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.836      ;
; -3.867 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.778      ;
; -3.844 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.755      ;
; -3.841 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.754      ;
; -3.841 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.754      ;
; -3.841 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.754      ;
; -3.827 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.738      ;
; -3.822 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.735      ;
; -3.822 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.735      ;
; -3.822 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.735      ;
; -3.794 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.705      ;
; -3.771 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.692      ;
; -3.761 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.673      ;
; -3.756 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.667      ;
; -3.729 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.626      ;
; -3.729 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.626      ;
; -3.729 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.626      ;
; -3.710 ; contorl_model:inst8|rN2[1]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.612      ;
; -3.707 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.620      ;
; -3.707 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.620      ;
; -3.707 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.620      ;
; -3.699 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.596      ;
; -3.699 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.596      ;
; -3.699 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.596      ;
; -3.696 ; contorl_model:inst8|rN2[0]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.598      ;
; -3.691 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.614      ;
; -3.691 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.614      ;
; -3.691 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.614      ;
; -3.652 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[1]    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.572      ;
; -3.652 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[2]    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.572      ;
; -3.652 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[0]    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.572      ;
; -3.637 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[2]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.543      ;
; -3.637 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[1]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.543      ;
; -3.637 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[0]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.543      ;
; -3.633 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.544      ;
; -3.631 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.542      ;
; -3.614 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.525      ;
; -3.603 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.516      ;
; -3.603 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.516      ;
; -3.603 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.516      ;
; -3.578 ; contorl_model:inst8|rN2[2]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.096     ; 4.480      ;
; -3.571 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.483      ;
; -3.571 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.483      ;
; -3.571 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.483      ;
; -3.549 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.456      ;
; -3.549 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.456      ;
; -3.549 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.456      ;
; -3.541 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.453      ;
; -3.509 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[3] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.420      ;
; -3.487 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.384      ;
; -3.487 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.384      ;
; -3.487 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.384      ;
; -3.459 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[2]    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.396      ;
; -3.459 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[1]    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.396      ;
; -3.459 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[0]    ; CLK          ; CLK         ; 1.000        ; -0.061     ; 4.396      ;
; -3.444 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.355      ;
; -3.430 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.330      ;
; -3.430 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.330      ;
; -3.430 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.330      ;
; -3.413 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.313      ;
; -3.413 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.313      ;
; -3.413 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.098     ; 4.313      ;
; -3.402 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN6[0]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN6[2]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN6[1]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.101     ; 4.299      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN4[2]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.308      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN4[1]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.308      ;
; -3.402 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN4[0]    ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.308      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                              ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                   ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.019 ; vga_control_module:inst|CLK_25M  ; vga_control_module:inst|CLK_25M                                                                           ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 3.051      ; 3.480      ;
; 0.402  ; contorl_model:inst8|rN9[1]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN6[1]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN4[1]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN3[1]       ; contorl_model:inst8|rN3[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; contorl_model:inst8|rN1[1]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; key_model:inst5|En               ; key_model:inst5|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rNum[3]      ; contorl_model:inst8|rNum[3]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rNum[2]      ; contorl_model:inst8|rNum[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rEnd         ; contorl_model:inst8|rEnd                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rNum[1]      ; contorl_model:inst8|rNum[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|En           ; contorl_model:inst8|En                                                                                    ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; contorl_model:inst8|rN8[1]       ; contorl_model:inst8|rN8[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; key_model:inst4|En               ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; key_model:inst6|En               ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.407  ; key_model:inst5|rPinOut          ; key_model:inst5|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN6[2]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN7[0]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN4[2]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN3[0]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rNum[0]      ; contorl_model:inst8|rNum[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN2[0]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN10[2]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|rN10[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN8[2]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; key_model:inst4|rPinOut          ; key_model:inst4|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409  ; key_model:inst6|rPinOut          ; key_model:inst6|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.674      ;
; 0.442  ; key_model:inst5|count[19]        ; key_model:inst5|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.709      ;
; 0.443  ; key_model:inst4|count[19]        ; key_model:inst4|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.709      ;
; 0.444  ; key_model:inst6|count[19]        ; key_model:inst6|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.709      ;
; 0.447  ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.714      ;
; 0.449  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.716      ;
; 0.450  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.717      ;
; 0.451  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.717      ;
; 0.452  ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.720      ;
; 0.454  ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.721      ;
; 0.456  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.722      ;
; 0.458  ; vga_control_module:inst|rAddr[9] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.254      ;
; 0.458  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.725      ;
; 0.458  ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.725      ;
; 0.459  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.725      ;
; 0.459  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.726      ;
; 0.459  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.726      ;
; 0.459  ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.725      ;
; 0.461  ; vga_control_module:inst|rAddr[1] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.257      ;
; 0.462  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.729      ;
; 0.465  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.731      ;
; 0.466  ; vga_control_module:inst|rAddr[7] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.262      ;
; 0.469  ; vga_control_module:inst|rAddr[2] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.265      ;
; 0.472  ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.739      ;
; 0.488  ; vga_control_module:inst|rAddr[3] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.284      ;
; 0.496  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.763      ;
; 0.500  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.767      ;
; 0.504  ; vga_control_module:inst|rAddr[8] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.544      ; 1.300      ;
; 0.523  ; vga_control_module:inst|CLK_25M  ; vga_control_module:inst|CLK_25M                                                                           ; vga_control_module:inst|CLK_25M ; CLK         ; -0.500       ; 3.051      ; 3.522      ;
; 0.573  ; vga_control_module:inst|rAddr[0] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.556      ; 1.381      ;
; 0.578  ; vga_control_module:inst|rAddr[5] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.550      ; 1.380      ;
; 0.585  ; vga_control_module:inst|rAddr[6] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.559      ; 1.396      ;
; 0.595  ; key_model:inst4|LastPinIn        ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.861      ;
; 0.596  ; key_model:inst6|LastPinIn        ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.861      ;
; 0.601  ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.868      ;
; 0.610  ; vga_control_module:inst|rAddr[4] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.558      ; 1.420      ;
; 0.611  ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.878      ;
; 0.613  ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.879      ;
; 0.626  ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.893      ;
; 0.640  ; key_model:inst5|count[9]         ; key_model:inst5|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.906      ;
; 0.640  ; key_model:inst4|count[9]         ; key_model:inst4|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.906      ;
; 0.641  ; key_model:inst5|count[15]        ; key_model:inst5|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641  ; key_model:inst5|count[5]         ; key_model:inst5|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641  ; key_model:inst5|count[7]         ; key_model:inst5|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641  ; key_model:inst6|count[9]         ; key_model:inst6|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641  ; key_model:inst4|count[5]         ; key_model:inst4|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641  ; key_model:inst4|count[7]         ; key_model:inst4|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.907      ;
; 0.642  ; key_model:inst6|count[5]         ; key_model:inst6|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.907      ;
; 0.642  ; key_model:inst6|count[7]         ; key_model:inst6|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.907      ;
; 0.642  ; key_model:inst4|count[15]        ; key_model:inst4|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.908      ;
; 0.643  ; key_model:inst6|count[15]        ; key_model:inst6|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.079      ; 0.908      ;
; 0.644  ; key_model:inst5|count[16]        ; key_model:inst5|count[16]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.911      ;
; 0.644  ; key_model:inst5|count[3]         ; key_model:inst5|count[3]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.910      ;
; 0.644  ; key_model:inst4|count[3]         ; key_model:inst4|count[3]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.910      ;
; 0.645  ; key_model:inst5|count[17]        ; key_model:inst5|count[17]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.081      ; 0.912      ;
; 0.645  ; key_model:inst5|count[8]         ; key_model:inst5|count[8]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.080      ; 0.911      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vga_control_module:inst|CLK_25M'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.403 ; vga_control_module:inst|rH       ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_control_module:inst|rV       ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.669      ;
; 0.442 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.708      ;
; 0.656 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.928      ;
; 0.664 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.930      ;
; 0.666 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.932      ;
; 0.666 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.932      ;
; 0.666 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.932      ;
; 0.670 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.936      ;
; 0.670 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.936      ;
; 0.675 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 0.941      ;
; 0.826 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.092      ;
; 0.899 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.079      ; 1.164      ;
; 0.974 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.242      ;
; 0.979 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.245      ;
; 0.982 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.248      ;
; 0.983 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.249      ;
; 0.985 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.251      ;
; 0.988 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.256      ;
; 0.993 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.260      ;
; 0.997 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.263      ;
; 0.998 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.264      ;
; 0.998 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.264      ;
; 1.002 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.268      ;
; 1.070 ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.336      ;
; 1.087 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.354      ;
; 1.091 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.357      ;
; 1.096 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.368      ;
; 1.103 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.369      ;
; 1.105 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.371      ;
; 1.108 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.374      ;
; 1.109 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.375      ;
; 1.111 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.377      ;
; 1.111 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.377      ;
; 1.115 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.382      ;
; 1.116 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.382      ;
; 1.119 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.385      ;
; 1.123 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.389      ;
; 1.124 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.390      ;
; 1.128 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.394      ;
; 1.148 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.079      ; 1.413      ;
; 1.148 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.079      ; 1.413      ;
; 1.149 ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.081      ; 1.416      ;
; 1.153 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.419      ;
; 1.158 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.424      ;
; 1.172 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.438      ;
; 1.175 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.441      ;
; 1.176 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.442      ;
; 1.179 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.445      ;
; 1.208 ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.081      ; 1.475      ;
; 1.221 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.487      ;
; 1.222 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.488      ;
; 1.223 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.489      ;
; 1.223 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.489      ;
; 1.227 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.493      ;
; 1.228 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.081      ; 1.495      ;
; 1.228 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.494      ;
; 1.228 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.494      ;
; 1.230 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.496      ;
; 1.231 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.497      ;
; 1.234 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.500      ;
; 1.237 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.503      ;
; 1.237 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.503      ;
; 1.240 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.506      ;
; 1.242 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.508      ;
; 1.242 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.508      ;
; 1.245 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.080      ; 1.511      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLK   ; Rise       ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|En                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a10[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a1[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a2[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a3[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a4[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a5[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a6[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a7[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a8[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a9[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rEnd                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[3]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|En                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|LastPinIn                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[16]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[17]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[18]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[19]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[9]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|rPinOut                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|En                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|LastPinIn                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[16]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[17]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[18]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[19]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[9]                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'                                                                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rH       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rV       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[9]  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[5] ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[2]    ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[3]    ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[4]    ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[5]    ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[6]    ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[7]    ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[1] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[2] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[3] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[4] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[7] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[8] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[9] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Key1      ; CLK                             ; 2.415 ; 2.916 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; 2.445 ; 2.916 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; 1.930 ; 2.360 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; 6.198 ; 6.761 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; 5.375 ; 5.813 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Key1      ; CLK                             ; -1.726 ; -2.231 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; -1.757 ; -2.232 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; -1.261 ; -1.706 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; -2.191 ; -2.705 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; -2.842 ; -3.335 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 10.524 ; 10.397 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 10.230 ; 10.114 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 8.659  ; 8.648  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 10.524 ; 10.397 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 9.134  ; 9.141  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 10.417 ; 10.203 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 8.408  ; 8.388  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 7.771  ; 7.777  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 9.321  ; 9.243  ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 10.834 ; 10.616 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 10.002 ; 10.059 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 9.322  ; 9.311  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 8.422  ; 8.440  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 8.224  ; 8.280  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 10.565 ; 10.581 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 10.834 ; 10.616 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 8.873  ; 8.841  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 9.779  ; 9.720  ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 10.378 ; 10.487 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 11.191 ; 10.977 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 8.013  ; 7.995  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 8.299  ; 8.271  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 9.676  ; 9.641  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 9.641  ; 9.472  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 10.276 ; 10.086 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 9.022  ; 8.865  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 11.191 ; 10.977 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 9.080  ; 8.996  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 9.833  ; 9.801  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 3.928  ;        ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 7.965  ; 7.945  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;        ; 3.812  ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 7.474  ; 7.476  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 9.837  ; 9.721  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 8.328  ; 8.313  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 10.118 ; 9.992  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 8.784  ; 8.787  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 10.016 ; 9.806  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 8.086  ; 8.063  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 7.474  ; 7.476  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 8.963  ; 8.884  ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 7.908  ; 7.957  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 9.615  ; 9.666  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 8.962  ; 8.948  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 8.099  ; 8.112  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 7.908  ; 7.957  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 10.158 ; 10.168 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 10.416 ; 10.202 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 8.531  ; 8.496  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 9.403  ; 9.342  ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 9.971  ; 10.080 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 7.705  ; 7.683  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 7.705  ; 7.683  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 7.979  ; 7.948  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 9.304  ; 9.265  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 9.267  ; 9.101  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 9.877  ; 9.691  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 8.674  ; 8.519  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 10.757 ; 10.548 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 8.730  ; 8.645  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 8.673  ; 8.596  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 3.796  ;        ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 7.657  ; 7.642  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;        ; 3.679  ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                     ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 45.55 MHz  ; 45.55 MHz       ; vga_control_module:inst|CLK_25M ;      ;
; 213.27 MHz ; 213.27 MHz      ; CLK                             ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; vga_control_module:inst|CLK_25M ; -22.989 ; -771.011      ;
; CLK                             ; -3.689  ; -330.608      ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLK                             ; 0.013 ; 0.000         ;
; vga_control_module:inst|CLK_25M ; 0.354 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -163.704      ;
; vga_control_module:inst|CLK_25M ; -1.285 ; -107.940      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vga_control_module:inst|CLK_25M'                                                                                                                                                                                                       ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -22.989 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.470     ;
; -22.989 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.470     ;
; -22.988 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.469     ;
; -22.987 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.468     ;
; -22.985 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.466     ;
; -22.984 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.465     ;
; -22.983 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.508     ; 23.464     ;
; -22.576 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.192     ; 23.373     ;
; -22.538 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.192     ; 23.335     ;
; -22.479 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.192     ; 23.276     ;
; -22.263 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.515     ; 22.737     ;
; -22.263 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.515     ; 22.737     ;
; -22.263 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.515     ; 22.737     ;
; -22.260 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.515     ; 22.734     ;
; -22.260 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.515     ; 22.734     ;
; -22.239 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.201     ; 23.027     ;
; -22.201 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.201     ; 22.989     ;
; -22.166 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.514     ; 22.641     ;
; -22.164 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.514     ; 22.639     ;
; -22.142 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.201     ; 22.930     ;
; -21.687 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.514     ; 22.162     ;
; -21.601 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.514     ; 22.076     ;
; -21.269 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.192     ; 22.066     ;
; -20.956 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.862     ;
; -20.956 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.862     ;
; -20.955 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.861     ;
; -20.954 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.860     ;
; -20.952 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.858     ;
; -20.951 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.857     ;
; -20.950 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.856     ;
; -20.942 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.845     ;
; -20.942 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.845     ;
; -20.941 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.844     ;
; -20.940 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.843     ;
; -20.938 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.841     ;
; -20.937 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.840     ;
; -20.936 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.839     ;
; -20.932 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.201     ; 21.720     ;
; -20.889 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.796     ;
; -20.889 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.796     ;
; -20.888 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.795     ;
; -20.887 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.794     ;
; -20.885 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.792     ;
; -20.884 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.791     ;
; -20.883 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.790     ;
; -20.812 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.718     ;
; -20.812 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.718     ;
; -20.811 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.717     ;
; -20.810 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.716     ;
; -20.808 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.714     ;
; -20.807 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.713     ;
; -20.806 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.712     ;
; -20.780 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.683     ;
; -20.780 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.683     ;
; -20.779 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.682     ;
; -20.778 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.681     ;
; -20.776 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.679     ;
; -20.775 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.678     ;
; -20.774 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.677     ;
; -20.708 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.614     ;
; -20.708 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.614     ;
; -20.707 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.613     ;
; -20.706 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.612     ;
; -20.704 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.610     ;
; -20.703 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.609     ;
; -20.702 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.608     ;
; -20.672 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.589     ;
; -20.672 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.589     ;
; -20.672 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.589     ;
; -20.669 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.586     ;
; -20.669 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.586     ;
; -20.640 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.543     ;
; -20.640 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.543     ;
; -20.639 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.542     ;
; -20.638 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.541     ;
; -20.636 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.539     ;
; -20.635 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.538     ;
; -20.634 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.537     ;
; -20.625 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.528     ;
; -20.625 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.528     ;
; -20.624 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.527     ;
; -20.623 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.526     ;
; -20.621 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.524     ;
; -20.620 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.523     ;
; -20.619 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.096     ; 21.522     ;
; -20.575 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.081     ; 21.493     ;
; -20.573 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rR[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.081     ; 21.491     ;
; -20.551 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.458     ;
; -20.551 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.458     ;
; -20.550 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.457     ;
; -20.549 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.456     ;
; -20.548 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.454     ;
; -20.548 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.454     ;
; -20.547 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.453     ;
; -20.547 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.454     ;
; -20.546 ; vga_control_module:inst|xpos[11]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.093     ; 21.452     ;
; -20.546 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.453     ;
; -20.545 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.092     ; 21.452     ;
; -20.544 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.461     ;
; -20.544 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rR[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 21.461     ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.689 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.609      ;
; -3.689 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.609      ;
; -3.689 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.609      ;
; -3.607 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.538      ;
; -3.602 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.522      ;
; -3.602 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.522      ;
; -3.602 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.522      ;
; -3.597 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.525      ;
; -3.594 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.516      ;
; -3.588 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.509      ;
; -3.582 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.504      ;
; -3.546 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.477      ;
; -3.545 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.473      ;
; -3.543 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.465      ;
; -3.528 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.449      ;
; -3.521 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.441      ;
; -3.521 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.441      ;
; -3.521 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.441      ;
; -3.521 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.443      ;
; -3.517 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.441      ;
; -3.517 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.441      ;
; -3.517 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.441      ;
; -3.506 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.437      ;
; -3.481 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.409      ;
; -3.481 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.403      ;
; -3.478 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.400      ;
; -3.472 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.393      ;
; -3.466 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.387      ;
; -3.457 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.378      ;
; -3.452 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.376      ;
; -3.452 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.376      ;
; -3.452 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.376      ;
; -3.452 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.380      ;
; -3.449 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.371      ;
; -3.447 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.368      ;
; -3.443 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.364      ;
; -3.405 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.326      ;
; -3.365 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.286      ;
; -3.356 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.277      ;
; -3.354 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.278      ;
; -3.354 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.278      ;
; -3.354 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.278      ;
; -3.351 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.259      ;
; -3.351 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.259      ;
; -3.351 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.259      ;
; -3.340 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.248      ;
; -3.340 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.248      ;
; -3.340 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.248      ;
; -3.333 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 4.255      ;
; -3.332 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.264      ;
; -3.332 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.264      ;
; -3.332 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.067     ; 4.264      ;
; -3.331 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.252      ;
; -3.317 ; contorl_model:inst8|rN2[1]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.231      ;
; -3.316 ; contorl_model:inst8|rN2[0]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.230      ;
; -3.314 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[1]    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.243      ;
; -3.314 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[2]    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.243      ;
; -3.314 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[0]    ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.243      ;
; -3.309 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.240      ;
; -3.295 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.219      ;
; -3.295 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.219      ;
; -3.295 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.219      ;
; -3.283 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.204      ;
; -3.270 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.190      ;
; -3.270 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.190      ;
; -3.270 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.190      ;
; -3.232 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[2]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.150      ;
; -3.232 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[1]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.150      ;
; -3.232 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[0]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.150      ;
; -3.227 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[0]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.146      ;
; -3.227 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[1]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.146      ;
; -3.227 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[2]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.146      ;
; -3.222 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.143      ;
; -3.197 ; contorl_model:inst8|rN2[2]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.111      ;
; -3.185 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.106      ;
; -3.182 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.103      ;
; -3.153 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.061      ;
; -3.153 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.061      ;
; -3.153 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.061      ;
; -3.137 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[2]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.083      ;
; -3.137 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[1]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.083      ;
; -3.137 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[0]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 4.083      ;
; -3.121 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[0]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.036      ;
; -3.121 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[2]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.036      ;
; -3.121 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[1]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.036      ;
; -3.064 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[3] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.986      ;
; -3.060 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.971      ;
; -3.060 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.971      ;
; -3.060 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.971      ;
; -3.053 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.961      ;
; -3.053 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.961      ;
; -3.053 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.961      ;
; -3.046 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.957      ;
; -3.046 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.957      ;
; -3.046 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.088     ; 3.957      ;
; -3.041 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN8[1]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.949      ;
; -3.041 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN8[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.949      ;
; -3.041 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN8[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.949      ;
; -3.040 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN6[0]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.948      ;
; -3.040 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN6[2]    ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.948      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                              ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                                   ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.013 ; vga_control_module:inst|CLK_25M  ; vga_control_module:inst|CLK_25M                                                                           ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 2.766      ; 3.193      ;
; 0.353 ; contorl_model:inst8|rN9[1]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rNum[3]      ; contorl_model:inst8|rNum[3]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rNum[2]      ; contorl_model:inst8|rNum[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rNum[1]      ; contorl_model:inst8|rNum[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN6[1]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN4[1]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN3[1]       ; contorl_model:inst8|rN3[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; contorl_model:inst8|rN1[1]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; key_model:inst5|En               ; key_model:inst5|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; key_model:inst4|En               ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; contorl_model:inst8|rEnd         ; contorl_model:inst8|rEnd                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; contorl_model:inst8|En           ; contorl_model:inst8|En                                                                                    ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; contorl_model:inst8|rN8[1]       ; contorl_model:inst8|rN8[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; key_model:inst6|En               ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.364 ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rNum[0]      ; contorl_model:inst8|rNum[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN2[0]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; key_model:inst5|rPinOut          ; key_model:inst5|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN10[2]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|rN10[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN6[2]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN7[0]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN4[2]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN3[0]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; key_model:inst4|rPinOut          ; key_model:inst4|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; key_model:inst6|rPinOut          ; key_model:inst6|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; contorl_model:inst8|rN8[2]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.608      ;
; 0.400 ; key_model:inst5|count[19]        ; key_model:inst5|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.643      ;
; 0.400 ; key_model:inst4|count[19]        ; key_model:inst4|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; key_model:inst6|count[19]        ; key_model:inst6|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.643      ;
; 0.404 ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.648      ;
; 0.407 ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.650      ;
; 0.407 ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.651      ;
; 0.407 ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.650      ;
; 0.408 ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.651      ;
; 0.410 ; vga_control_module:inst|rAddr[1] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.144      ;
; 0.411 ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.654      ;
; 0.411 ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.654      ;
; 0.413 ; vga_control_module:inst|rAddr[9] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.147      ;
; 0.417 ; vga_control_module:inst|rAddr[7] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.151      ;
; 0.417 ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.660      ;
; 0.419 ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.662      ;
; 0.422 ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.665      ;
; 0.422 ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.665      ;
; 0.423 ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.667      ;
; 0.424 ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.667      ;
; 0.424 ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; vga_control_module:inst|rAddr[2] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.159      ;
; 0.426 ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.428 ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.671      ;
; 0.436 ; vga_control_module:inst|rAddr[3] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.170      ;
; 0.436 ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.679      ;
; 0.447 ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.690      ;
; 0.453 ; vga_control_module:inst|rAddr[8] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.503      ; 1.187      ;
; 0.458 ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.701      ;
; 0.527 ; vga_control_module:inst|CLK_25M  ; vga_control_module:inst|CLK_25M                                                                           ; vga_control_module:inst|CLK_25M ; CLK         ; -0.500       ; 2.766      ; 3.207      ;
; 0.528 ; vga_control_module:inst|rAddr[5] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.509      ; 1.268      ;
; 0.532 ; vga_control_module:inst|rAddr[0] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.515      ; 1.278      ;
; 0.541 ; vga_control_module:inst|rAddr[6] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.518      ; 1.290      ;
; 0.550 ; key_model:inst4|LastPinIn        ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.793      ;
; 0.551 ; key_model:inst6|LastPinIn        ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.793      ;
; 0.560 ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.804      ;
; 0.563 ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.806      ;
; 0.572 ; vga_control_module:inst|rAddr[4] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.518      ; 1.321      ;
; 0.575 ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.819      ;
; 0.580 ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.073      ; 0.824      ;
; 0.584 ; key_model:inst4|count[9]         ; key_model:inst4|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; key_model:inst4|count[7]         ; key_model:inst4|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; key_model:inst5|count[9]         ; key_model:inst5|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; key_model:inst5|count[7]         ; key_model:inst5|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; key_model:inst6|count[9]         ; key_model:inst6|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; key_model:inst6|count[7]         ; key_model:inst6|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; key_model:inst4|count[5]         ; key_model:inst4|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; key_model:inst5|count[5]         ; key_model:inst5|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; key_model:inst6|count[5]         ; key_model:inst6|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; key_model:inst4|count[15]        ; key_model:inst4|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; key_model:inst5|count[15]        ; key_model:inst5|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; key_model:inst6|count[15]        ; key_model:inst6|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; key_model:inst5|count[16]        ; key_model:inst5|count[16]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; key_model:inst4|count[16]        ; key_model:inst4|count[16]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; key_model:inst4|count[8]         ; key_model:inst4|count[8]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; key_model:inst4|count[3]         ; key_model:inst4|count[3]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; key_model:inst5|count[8]         ; key_model:inst5|count[8]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.071      ; 0.832      ;
+-------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vga_control_module:inst|CLK_25M'                                                                                                                             ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.354 ; vga_control_module:inst|rH       ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_control_module:inst|rV       ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.597      ;
; 0.399 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.642      ;
; 0.599 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.848      ;
; 0.607 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.850      ;
; 0.609 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.852      ;
; 0.612 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.855      ;
; 0.612 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.855      ;
; 0.620 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 0.863      ;
; 0.765 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.008      ;
; 0.832 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.071      ; 1.074      ;
; 0.879 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.122      ;
; 0.886 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.136      ;
; 0.895 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.138      ;
; 0.895 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.138      ;
; 0.896 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.139      ;
; 0.899 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.142      ;
; 0.899 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.143      ;
; 0.904 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.147      ;
; 0.906 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.149      ;
; 0.906 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.149      ;
; 0.911 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.154      ;
; 0.985 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.232      ;
; 0.992 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.235      ;
; 0.992 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.235      ;
; 0.995 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.243      ;
; 1.003 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.246      ;
; 1.005 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.248      ;
; 1.006 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.249      ;
; 1.009 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.252      ;
; 1.009 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.252      ;
; 1.010 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.253      ;
; 1.013 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.256      ;
; 1.016 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.259      ;
; 1.021 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.264      ;
; 1.036 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.071      ; 1.278      ;
; 1.036 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.071      ; 1.278      ;
; 1.052 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.295      ;
; 1.058 ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.073      ; 1.302      ;
; 1.064 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.307      ;
; 1.066 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.309      ;
; 1.069 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.312      ;
; 1.070 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.313      ;
; 1.073 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.316      ;
; 1.094 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.338      ;
; 1.099 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.342      ;
; 1.105 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.348      ;
; 1.106 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.349      ;
; 1.108 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.351      ;
; 1.108 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.351      ;
; 1.110 ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.071      ; 1.352      ;
; 1.110 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.353      ;
; 1.112 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.073      ; 1.357      ;
; 1.113 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.356      ;
; 1.114 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.073      ; 1.358      ;
; 1.115 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.358      ;
; 1.119 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.362      ;
; 1.119 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.072      ; 1.362      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLK   ; Rise       ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|En                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a10[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a1[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a2[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a3[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a4[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a5[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a6[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a7[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a8[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a9[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rEnd                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[0]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[1]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[2]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[0]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[1]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[2]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[3]                                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[1]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[2]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[3]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[4]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[5]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[6]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[7]                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|En                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|LastPinIn                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[16]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[17]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[18]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[19]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[9]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst4|rPinOut                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|En                                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|LastPinIn                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[16]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[17]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[18]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[19]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[9]                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[8] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[9] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rH       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rV       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[9]  ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[11]   ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[1]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[2]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[3]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[4]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[6]    ;
; 0.230  ; 0.448        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[7]    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[5]    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[8]    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[9]    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[0]    ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[10]   ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[11]   ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[1]    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Key1      ; CLK                             ; 2.136 ; 2.492 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; 2.167 ; 2.506 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; 1.689 ; 1.996 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; 5.607 ; 6.029 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; 4.928 ; 5.126 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Key1      ; CLK                             ; -1.527 ; -1.882 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; -1.559 ; -1.899 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; -1.096 ; -1.416 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; -1.968 ; -2.309 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; -2.589 ; -2.919 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-------------+---------------------------------+--------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+-------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 9.675  ; 9.333 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 9.369  ; 9.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 7.915  ; 7.760 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 9.675  ; 9.333 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 8.340  ; 8.209 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 9.572  ; 9.164 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 7.649  ; 7.530 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 7.060  ; 6.980 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 8.507  ; 8.313 ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 9.979  ; 9.533 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 9.172  ; 9.030 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 8.511  ; 8.349 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 7.673  ; 7.571 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 7.472  ; 7.430 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 9.663  ; 9.510 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 9.979  ; 9.533 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 8.112  ; 7.928 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 8.916  ; 8.743 ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 9.333  ; 9.606 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 10.318 ; 9.860 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 7.288  ; 7.173 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 7.546  ; 7.417 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 8.844  ; 8.653 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 8.832  ; 8.513 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 9.443  ; 9.056 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 8.239  ; 7.968 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 10.318 ; 9.860 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 8.300  ; 8.069 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 8.932  ; 8.839 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 3.588  ;       ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 7.156  ; 7.214 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;        ; 3.411 ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+--------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 6.773 ; 6.692 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 8.991 ; 8.732 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 7.596 ; 7.444 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 9.284 ; 8.952 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 8.003 ; 7.874 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 9.187 ; 8.791 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 7.339 ; 7.221 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 6.773 ; 6.692 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 8.163 ; 7.973 ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 7.167 ; 7.122 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 8.800 ; 8.661 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 8.166 ; 8.006 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 7.361 ; 7.259 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 7.167 ; 7.122 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 9.272 ; 9.121 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 9.576 ; 9.144 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 7.782 ; 7.601 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 8.555 ; 8.385 ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 8.950 ; 9.216 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 6.992 ; 6.877 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 6.992 ; 6.877 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 7.239 ; 7.112 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 8.486 ; 8.299 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 8.474 ; 8.164 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 9.061 ; 8.685 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 7.904 ; 7.640 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 9.900 ; 9.457 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 7.963 ; 7.738 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 7.882 ; 7.706 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 3.449 ;       ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 6.862 ; 6.922 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;       ; 3.275 ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; vga_control_module:inst|CLK_25M ; -11.627 ; -371.736      ;
; CLK                             ; -1.562  ; -125.689      ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -0.090 ; -0.090        ;
; vga_control_module:inst|CLK_25M ; 0.181  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -3.000 ; -162.989      ;
; vga_control_module:inst|CLK_25M ; -1.000 ; -84.000       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vga_control_module:inst|CLK_25M'                                                                                                                                                                                                       ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -11.627 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.352     ;
; -11.627 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.352     ;
; -11.626 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.351     ;
; -11.625 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.350     ;
; -11.623 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.348     ;
; -11.622 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.347     ;
; -11.621 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.252     ; 12.346     ;
; -11.490 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.073     ; 12.394     ;
; -11.478 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.073     ; 12.382     ;
; -11.434 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.073     ; 12.338     ;
; -11.287 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[4]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 12.008     ;
; -11.286 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[5]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 12.007     ;
; -11.286 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[1]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 12.007     ;
; -11.283 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[3]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 12.004     ;
; -11.282 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[0]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 12.003     ;
; -11.261 ; contorl_model:inst8|rPoint[5]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 12.156     ;
; -11.249 ; contorl_model:inst8|rPoint[6]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 12.144     ;
; -11.244 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 11.965     ;
; -11.242 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[7]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 11.963     ;
; -11.205 ; contorl_model:inst8|rPoint[7]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 12.100     ;
; -10.981 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rR[2]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 11.702     ;
; -10.827 ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|rB[6]    ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.256     ; 11.548     ;
; -10.795 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[5] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.073     ; 11.699     ;
; -10.789 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.721     ;
; -10.789 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.721     ;
; -10.788 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.720     ;
; -10.787 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.719     ;
; -10.785 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.717     ;
; -10.784 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.716     ;
; -10.783 ; vga_control_module:inst|xpos[0]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.715     ;
; -10.739 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.667     ;
; -10.739 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.667     ;
; -10.738 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.666     ;
; -10.737 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.665     ;
; -10.735 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.663     ;
; -10.734 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.662     ;
; -10.733 ; vga_control_module:inst|ypos[3]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.661     ;
; -10.668 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.599     ;
; -10.668 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.599     ;
; -10.667 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.598     ;
; -10.666 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.597     ;
; -10.664 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.595     ;
; -10.663 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.594     ;
; -10.662 ; vga_control_module:inst|xpos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.593     ;
; -10.659 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.587     ;
; -10.659 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.587     ;
; -10.658 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.586     ;
; -10.657 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.585     ;
; -10.655 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.587     ;
; -10.655 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.587     ;
; -10.655 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.583     ;
; -10.654 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.586     ;
; -10.654 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.582     ;
; -10.653 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.585     ;
; -10.653 ; vga_control_module:inst|ypos[1]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.581     ;
; -10.651 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.583     ;
; -10.650 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.582     ;
; -10.649 ; vga_control_module:inst|xpos[2]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.581     ;
; -10.634 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.566     ;
; -10.634 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.566     ;
; -10.633 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.565     ;
; -10.632 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.564     ;
; -10.630 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.562     ;
; -10.629 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.561     ;
; -10.628 ; vga_control_module:inst|xpos[1]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.055     ; 11.560     ;
; -10.587 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.518     ;
; -10.587 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.518     ;
; -10.586 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.517     ;
; -10.585 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.516     ;
; -10.583 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.514     ;
; -10.582 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.513     ;
; -10.581 ; vga_control_module:inst|xpos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.512     ;
; -10.566 ; contorl_model:inst8|rPoint[4]                                                                             ; vga_control_module:inst|rAddr[6] ; CLK                             ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.082     ; 11.461     ;
; -10.546 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.474     ;
; -10.546 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.474     ;
; -10.545 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.473     ;
; -10.544 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.472     ;
; -10.542 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.470     ;
; -10.541 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.469     ;
; -10.540 ; vga_control_module:inst|ypos[9]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.468     ;
; -10.535 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.463     ;
; -10.535 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.463     ;
; -10.534 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.462     ;
; -10.533 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.461     ;
; -10.531 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.459     ;
; -10.530 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.458     ;
; -10.529 ; vga_control_module:inst|ypos[10]                                                                          ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.457     ;
; -10.522 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.453     ;
; -10.522 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.453     ;
; -10.521 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.452     ;
; -10.520 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.451     ;
; -10.518 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.446     ;
; -10.518 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.446     ;
; -10.518 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.449     ;
; -10.517 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.445     ;
; -10.517 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.448     ;
; -10.516 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.444     ;
; -10.516 ; vga_control_module:inst|xpos[8]                                                                           ; vga_control_module:inst|rB[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.056     ; 11.447     ;
; -10.514 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.442     ;
; -10.513 ; vga_control_module:inst|ypos[2]                                                                           ; vga_control_module:inst|rB[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 1.000        ; -0.059     ; 11.441     ;
+---------+-----------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                          ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.562 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.507      ;
; -1.549 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.488      ;
; -1.549 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.488      ;
; -1.549 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.488      ;
; -1.538 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.476      ;
; -1.537 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.481      ;
; -1.537 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.481      ;
; -1.537 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.481      ;
; -1.535 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.471      ;
; -1.508 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.456      ;
; -1.505 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.444      ;
; -1.505 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.444      ;
; -1.505 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.444      ;
; -1.496 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.441      ;
; -1.492 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.437      ;
; -1.491 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[2]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.442      ;
; -1.491 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[0]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.442      ;
; -1.491 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN10[1]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.442      ;
; -1.486 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.424      ;
; -1.475 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.406      ;
; -1.475 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.406      ;
; -1.475 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.406      ;
; -1.472 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.410      ;
; -1.471 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.407      ;
; -1.469 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.405      ;
; -1.468 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.406      ;
; -1.467 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[1]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.415      ;
; -1.467 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[2]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.415      ;
; -1.467 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN8[0]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.415      ;
; -1.465 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.401      ;
; -1.461 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.392      ;
; -1.461 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.392      ;
; -1.461 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.392      ;
; -1.453 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.392      ;
; -1.453 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.392      ;
; -1.453 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.392      ;
; -1.445 ; contorl_model:inst8|rN2[0]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.381      ;
; -1.444 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.392      ;
; -1.440 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.388      ;
; -1.426 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.370      ;
; -1.426 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.370      ;
; -1.426 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.370      ;
; -1.422 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.360      ;
; -1.420 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.364      ;
; -1.420 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.364      ;
; -1.420 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.364      ;
; -1.418 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.356      ;
; -1.417 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[0]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.356      ;
; -1.417 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[1]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.356      ;
; -1.417 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN2[2]    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.356      ;
; -1.407 ; contorl_model:inst8|a7[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.352      ;
; -1.407 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.343      ;
; -1.405 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.342      ;
; -1.403 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.339      ;
; -1.383 ; contorl_model:inst8|a6[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.321      ;
; -1.380 ; contorl_model:inst8|a8[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.316      ;
; -1.376 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[0]    ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.318      ;
; -1.376 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[1]    ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.318      ;
; -1.376 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN1[2]    ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.318      ;
; -1.372 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[0]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.372 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[2]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.372 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN5[1]    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.316      ;
; -1.364 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[2]    ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.327      ;
; -1.364 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[1]    ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.327      ;
; -1.364 ; key_model:inst4|rPinOut     ; contorl_model:inst8|rN9[0]    ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.327      ;
; -1.349 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.280      ;
; -1.349 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.280      ;
; -1.349 ; contorl_model:inst8|rNum[1] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.280      ;
; -1.341 ; contorl_model:inst8|rN2[1]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.277      ;
; -1.341 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.278      ;
; -1.337 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.274      ;
; -1.321 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[2]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.262      ;
; -1.321 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[1]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.262      ;
; -1.321 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN4[0]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.262      ;
; -1.306 ; contorl_model:inst8|a2[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.254      ;
; -1.305 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[0]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.239      ;
; -1.305 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[2]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.239      ;
; -1.305 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN3[1]    ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.239      ;
; -1.295 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.231      ;
; -1.287 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[7] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.224      ;
; -1.278 ; contorl_model:inst8|rN2[2]  ; contorl_model:inst8|a2[1]     ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.214      ;
; -1.276 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.214      ;
; -1.250 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN6[0]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.181      ;
; -1.250 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN6[2]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.181      ;
; -1.250 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN6[1]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.181      ;
; -1.240 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rNum[3]   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.186      ;
; -1.231 ; contorl_model:inst8|a3[1]   ; contorl_model:inst8|rPoint[3] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 2.169      ;
; -1.223 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[6] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.160      ;
; -1.219 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rNum[3]   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.165      ;
; -1.219 ; contorl_model:inst8|a1[1]   ; contorl_model:inst8|rPoint[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.156      ;
; -1.216 ; contorl_model:inst8|a5[1]   ; contorl_model:inst8|rPoint[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 2.152      ;
; -1.204 ; contorl_model:inst8|rN9[0]  ; contorl_model:inst8|a9[1]     ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.137      ;
; -1.202 ; contorl_model:inst8|a4[1]   ; contorl_model:inst8|rPoint[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.139      ;
; -1.200 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[2]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.131      ;
; -1.200 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[0]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.131      ;
; -1.200 ; contorl_model:inst8|rNum[3] ; contorl_model:inst8|rN7[1]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.131      ;
; -1.196 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN4[2]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.137      ;
; -1.196 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN4[1]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.137      ;
; -1.196 ; contorl_model:inst8|rNum[2] ; contorl_model:inst8|rN4[0]    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.137      ;
; -1.195 ; contorl_model:inst8|rNum[0] ; contorl_model:inst8|rN9[2]    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 2.140      ;
+--------+-----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                               ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                   ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.090 ; vga_control_module:inst|CLK_25M  ; vga_control_module:inst|CLK_25M                                                                           ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 1.562      ; 1.691      ;
; 0.181  ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; contorl_model:inst8|rN4[1]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; contorl_model:inst8|rN3[1]       ; contorl_model:inst8|rN3[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; key_model:inst5|En               ; key_model:inst5|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rNum[3]      ; contorl_model:inst8|rNum[3]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rNum[2]      ; contorl_model:inst8|rNum[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rEnd         ; contorl_model:inst8|rEnd                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rNum[1]      ; contorl_model:inst8|rNum[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN9[1]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|En           ; contorl_model:inst8|En                                                                                    ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[1]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN8[1]       ; contorl_model:inst8|rN8[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN6[1]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; contorl_model:inst8|rN1[1]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; key_model:inst4|En               ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; key_model:inst6|En               ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.040      ; 0.307      ;
; 0.188  ; key_model:inst5|rPinOut          ; key_model:inst5|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN4[2]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN3[0]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188  ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rNum[0]      ; contorl_model:inst8|rNum[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN2[0]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN10[2]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|rN10[0]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN8[2]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN6[2]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN7[0]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189  ; key_model:inst4|rPinOut          ; key_model:inst4|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190  ; key_model:inst6|rPinOut          ; key_model:inst6|rPinOut                                                                                   ; CLK                             ; CLK         ; 0.000        ; 0.040      ; 0.314      ;
; 0.196  ; vga_control_module:inst|rAddr[1] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.581      ;
; 0.199  ; vga_control_module:inst|rAddr[9] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.584      ;
; 0.199  ; key_model:inst5|count[19]        ; key_model:inst5|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200  ; contorl_model:inst8|rN2[1]       ; contorl_model:inst8|rN2[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200  ; key_model:inst4|count[19]        ; key_model:inst4|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201  ; vga_control_module:inst|rAddr[2] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.586      ;
; 0.201  ; vga_control_module:inst|rAddr[7] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.586      ;
; 0.201  ; key_model:inst6|count[19]        ; key_model:inst6|count[19]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202  ; contorl_model:inst8|rN5[0]       ; contorl_model:inst8|rN5[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.328      ;
; 0.203  ; contorl_model:inst8|rN7[1]       ; contorl_model:inst8|rN7[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.328      ;
; 0.204  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.329      ;
; 0.204  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.330      ;
; 0.204  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.329      ;
; 0.204  ; contorl_model:inst8|rN4[0]       ; contorl_model:inst8|rN4[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.330      ;
; 0.204  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.329      ;
; 0.204  ; contorl_model:inst8|rN1[0]       ; contorl_model:inst8|rN1[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.329      ;
; 0.205  ; contorl_model:inst8|rN9[0]       ; contorl_model:inst8|rN9[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.330      ;
; 0.205  ; contorl_model:inst8|rN8[0]       ; contorl_model:inst8|rN8[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.330      ;
; 0.207  ; vga_control_module:inst|rAddr[3] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.592      ;
; 0.208  ; contorl_model:inst8|rN2[2]       ; contorl_model:inst8|rN2[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.333      ;
; 0.208  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|rN10[2]                                                                               ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.333      ;
; 0.208  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.333      ;
; 0.208  ; contorl_model:inst8|rN1[2]       ; contorl_model:inst8|rN1[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.333      ;
; 0.211  ; contorl_model:inst8|rN10[1]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.336      ;
; 0.211  ; contorl_model:inst8|rN3[2]       ; contorl_model:inst8|rN3[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.337      ;
; 0.212  ; contorl_model:inst8|rN7[2]       ; contorl_model:inst8|rN7[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.337      ;
; 0.216  ; vga_control_module:inst|rAddr[8] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.251      ; 0.601      ;
; 0.226  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.351      ;
; 0.231  ; contorl_model:inst8|rN6[0]       ; contorl_model:inst8|rN6[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.356      ;
; 0.253  ; vga_control_module:inst|rAddr[0] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.263      ; 0.650      ;
; 0.256  ; key_model:inst4|LastPinIn        ; key_model:inst4|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.381      ;
; 0.257  ; key_model:inst6|LastPinIn        ; key_model:inst6|En                                                                                        ; CLK                             ; CLK         ; 0.000        ; 0.040      ; 0.381      ;
; 0.261  ; vga_control_module:inst|rAddr[5] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.255      ; 0.650      ;
; 0.262  ; contorl_model:inst8|rN5[1]       ; contorl_model:inst8|rN5[2]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.388      ;
; 0.263  ; vga_control_module:inst|rAddr[6] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.264      ; 0.661      ;
; 0.269  ; contorl_model:inst8|rN9[2]       ; contorl_model:inst8|rN9[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.394      ;
; 0.276  ; contorl_model:inst8|rN5[2]       ; contorl_model:inst8|rN5[0]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.402      ;
; 0.278  ; vga_control_module:inst|rAddr[4] ; szzm:inst3|altsyncram:altsyncram_component|altsyncram_8d81:auto_generated|ram_block1a0~porta_address_reg0 ; vga_control_module:inst|CLK_25M ; CLK         ; 0.000        ; 0.264      ; 0.676      ;
; 0.281  ; contorl_model:inst8|rN10[0]      ; contorl_model:inst8|a10[1]                                                                                ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.406      ;
; 0.291  ; key_model:inst5|count[9]         ; key_model:inst5|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291  ; key_model:inst6|count[9]         ; key_model:inst6|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291  ; key_model:inst4|count[9]         ; key_model:inst4|count[9]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.416      ;
; 0.292  ; key_model:inst5|count[7]         ; key_model:inst5|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292  ; key_model:inst6|count[7]         ; key_model:inst6|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292  ; key_model:inst4|count[7]         ; key_model:inst4|count[7]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.417      ;
; 0.293  ; key_model:inst5|count[15]        ; key_model:inst5|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; key_model:inst5|count[16]        ; key_model:inst5|count[16]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; key_model:inst5|count[8]         ; key_model:inst5|count[8]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; key_model:inst5|count[5]         ; key_model:inst5|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; key_model:inst6|count[5]         ; key_model:inst6|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; key_model:inst4|count[15]        ; key_model:inst4|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293  ; key_model:inst4|count[5]         ; key_model:inst4|count[5]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294  ; key_model:inst5|count[17]        ; key_model:inst5|count[17]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294  ; key_model:inst6|count[15]        ; key_model:inst6|count[15]                                                                                 ; CLK                             ; CLK         ; 0.000        ; 0.040      ; 0.418      ;
; 0.294  ; key_model:inst6|count[8]         ; key_model:inst6|count[8]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; key_model:inst5|count[6]         ; key_model:inst5|count[6]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294  ; key_model:inst5|count[3]         ; key_model:inst5|count[3]                                                                                  ; CLK                             ; CLK         ; 0.000        ; 0.041      ; 0.419      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vga_control_module:inst|CLK_25M'                                                                                                                             ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.181 ; vga_control_module:inst|rH       ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_control_module:inst|rV       ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.307      ;
; 0.198 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.324      ;
; 0.298 ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.432      ;
; 0.370 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.496      ;
; 0.404 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.530      ;
; 0.448 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.579      ;
; 0.456 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.582      ;
; 0.458 ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.585      ;
; 0.461 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.589      ;
; 0.465 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.591      ;
; 0.466 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.592      ;
; 0.479 ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.605      ;
; 0.499 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.625      ;
; 0.500 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.626      ;
; 0.503 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.629      ;
; 0.511 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.642      ;
; 0.519 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.645      ;
; 0.522 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.648      ;
; 0.523 ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; vga_control_module:inst|C1[4]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.651      ;
; 0.527 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.655      ;
; 0.529 ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.655      ;
; 0.531 ; vga_control_module:inst|C2[4]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.657      ;
; 0.531 ; vga_control_module:inst|C1[2]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.657      ;
; 0.532 ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.658      ;
; 0.536 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.662      ;
; 0.546 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.672      ;
; 0.547 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.673      ;
; 0.550 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.676      ;
; 0.551 ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|rAddr[5] ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.041      ; 0.676      ;
; 0.551 ; vga_control_module:inst|C1[8]    ; vga_control_module:inst|C1[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.677      ;
; 0.560 ; vga_control_module:inst|C2[11]   ; vga_control_module:inst|rV       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.686      ;
; 0.577 ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[9]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; vga_control_module:inst|C2[3]    ; vga_control_module:inst|C2[8]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; vga_control_module:inst|C2[1]    ; vga_control_module:inst|C2[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|C2[10]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; vga_control_module:inst|C1[3]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.708      ;
; 0.585 ; vga_control_module:inst|C1[1]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.711      ;
; 0.586 ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|C1[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.712      ;
; 0.588 ; vga_control_module:inst|C1[0]    ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.714      ;
; 0.590 ; vga_control_module:inst|C1[9]    ; vga_control_module:inst|rH       ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; vga_control_module:inst|C2[2]    ; vga_control_module:inst|C2[7]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.716      ;
; 0.590 ; vga_control_module:inst|C2[0]    ; vga_control_module:inst|C2[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; vga_control_module:inst|C1[6]    ; vga_control_module:inst|C1[11]   ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.717      ;
; 0.593 ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|C1[5]    ; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 0.000        ; 0.042      ; 0.719      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|En        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a10[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a1[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a2[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a3[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a4[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a5[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a6[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a7[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a8[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|a9[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rEnd      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN10[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN2[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN3[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN4[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN5[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN6[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN7[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN8[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rN9[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rNum[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; contorl_model:inst8|rPoint[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|En            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|LastPinIn     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst4|rPinOut       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|En            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|LastPinIn     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; key_model:inst5|rPinOut       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vga_control_module:inst|CLK_25M'                                                                ;
+--------+--------------+----------------+-----------------+---------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+---------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rAddr[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rB[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rG[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rH       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rR[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|rV       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|xpos[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|ypos[9]  ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[0]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[10]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[11]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[1]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[2]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[3]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[4]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[5]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[6]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[7]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[8]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C1[9]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[0]    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[10]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[11]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; vga_control_module:inst|CLK_25M ; Rise       ; vga_control_module:inst|C2[1]    ;
+--------+--------------+----------------+-----------------+---------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Key1      ; CLK                             ; 1.141 ; 1.979 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; 1.180 ; 2.011 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; 0.875 ; 1.667 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; 3.086 ; 4.024 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; 2.484 ; 3.460 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Key1      ; CLK                             ; -0.795 ; -1.628 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; -0.832 ; -1.659 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; -0.548 ; -1.341 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; -1.037 ; -1.907 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; -1.327 ; -2.202 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 5.515 ; 5.752 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 5.398 ; 5.638 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 4.622 ; 4.769 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 5.515 ; 5.752 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 4.857 ; 5.049 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 5.443 ; 5.657 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 4.489 ; 4.622 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 4.165 ; 4.261 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 4.931 ; 5.115 ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 5.647 ; 5.888 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 5.304 ; 5.574 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 4.920 ; 5.119 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 4.490 ; 4.630 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 4.389 ; 4.532 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 5.577 ; 5.873 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 5.647 ; 5.888 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 4.697 ; 4.852 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 5.155 ; 5.385 ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 5.758 ; 5.506 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 5.829 ; 6.084 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 4.261 ; 4.371 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 4.412 ; 4.529 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 5.086 ; 5.302 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 5.060 ; 5.227 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 5.369 ; 5.572 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 4.763 ; 4.891 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 5.829 ; 6.084 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 4.775 ; 4.937 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 5.223 ; 5.283 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 2.176 ;       ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 4.382 ; 4.272 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;       ; 2.189 ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 4.012 ; 4.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 5.199 ; 5.426 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 4.454 ; 4.593 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 5.310 ; 5.535 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 4.678 ; 4.861 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 5.242 ; 5.445 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 4.324 ; 4.451 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 4.012 ; 4.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 4.749 ; 4.924 ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 4.227 ; 4.362 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 5.106 ; 5.363 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 4.737 ; 4.926 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 4.325 ; 4.457 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 4.227 ; 4.362 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 5.370 ; 5.651 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 5.437 ; 5.666 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 4.523 ; 4.670 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 4.964 ; 5.183 ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 5.539 ; 5.299 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 4.104 ; 4.208 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 4.104 ; 4.208 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 4.250 ; 4.360 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 4.897 ; 5.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 4.872 ; 5.029 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 5.168 ; 5.361 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 4.587 ; 4.708 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 5.609 ; 5.852 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 4.597 ; 4.750 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 4.607 ; 4.706 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 2.110 ;       ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 4.219 ; 4.116 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;       ; 2.121 ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -24.858   ; -0.090 ; N/A      ; N/A     ; -3.000              ;
;  CLK                             ; -4.127    ; -0.090 ; N/A      ; N/A     ; -3.000              ;
;  vga_control_module:inst|CLK_25M ; -24.858   ; 0.181  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                  ; -1217.439 ; -0.09  ; 0.0      ; 0.0     ; -271.688            ;
;  CLK                             ; -374.247  ; -0.090 ; N/A      ; N/A     ; -163.748            ;
;  vga_control_module:inst|CLK_25M ; -843.192  ; 0.000  ; N/A      ; N/A     ; -107.940            ;
+----------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Key1      ; CLK                             ; 2.415 ; 2.916 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; 2.445 ; 2.916 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; 1.930 ; 2.360 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; 6.198 ; 6.761 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; 5.375 ; 5.813 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Key1      ; CLK                             ; -0.795 ; -1.628 ; Rise       ; CLK                             ;
; Key2      ; CLK                             ; -0.832 ; -1.659 ; Rise       ; CLK                             ;
; Key3      ; CLK                             ; -0.548 ; -1.341 ; Rise       ; CLK                             ;
; RSTn      ; CLK                             ; -1.037 ; -1.907 ; Rise       ; CLK                             ;
; RSTn      ; vga_control_module:inst|CLK_25M ; -1.327 ; -2.202 ; Rise       ; vga_control_module:inst|CLK_25M ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 10.524 ; 10.397 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 10.230 ; 10.114 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 8.659  ; 8.648  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 10.524 ; 10.397 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 9.134  ; 9.141  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 10.417 ; 10.203 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 8.408  ; 8.388  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 7.771  ; 7.777  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 9.321  ; 9.243  ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 10.834 ; 10.616 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 10.002 ; 10.059 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 9.322  ; 9.311  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 8.422  ; 8.440  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 8.224  ; 8.280  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 10.565 ; 10.581 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 10.834 ; 10.616 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 8.873  ; 8.841  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 9.779  ; 9.720  ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 10.378 ; 10.487 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 11.191 ; 10.977 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 8.013  ; 7.995  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 8.299  ; 8.271  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 9.676  ; 9.641  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 9.641  ; 9.472  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 10.276 ; 10.086 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 9.022  ; 8.865  ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 11.191 ; 10.977 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 9.080  ; 8.996  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 9.833  ; 9.801  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 3.928  ;        ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 7.965  ; 7.945  ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;        ; 3.812  ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port   ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+
; B[*]        ; vga_control_module:inst|CLK_25M ; 4.012 ; 4.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[0]       ; vga_control_module:inst|CLK_25M ; 5.199 ; 5.426 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[1]       ; vga_control_module:inst|CLK_25M ; 4.454 ; 4.593 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[2]       ; vga_control_module:inst|CLK_25M ; 5.310 ; 5.535 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[3]       ; vga_control_module:inst|CLK_25M ; 4.678 ; 4.861 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[4]       ; vga_control_module:inst|CLK_25M ; 5.242 ; 5.445 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[5]       ; vga_control_module:inst|CLK_25M ; 4.324 ; 4.451 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[6]       ; vga_control_module:inst|CLK_25M ; 4.012 ; 4.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  B[7]       ; vga_control_module:inst|CLK_25M ; 4.749 ; 4.924 ; Rise       ; vga_control_module:inst|CLK_25M ;
; G[*]        ; vga_control_module:inst|CLK_25M ; 4.227 ; 4.362 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[0]       ; vga_control_module:inst|CLK_25M ; 5.106 ; 5.363 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[1]       ; vga_control_module:inst|CLK_25M ; 4.737 ; 4.926 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[2]       ; vga_control_module:inst|CLK_25M ; 4.325 ; 4.457 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[3]       ; vga_control_module:inst|CLK_25M ; 4.227 ; 4.362 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[4]       ; vga_control_module:inst|CLK_25M ; 5.370 ; 5.651 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[5]       ; vga_control_module:inst|CLK_25M ; 5.437 ; 5.666 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[6]       ; vga_control_module:inst|CLK_25M ; 4.523 ; 4.670 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  G[7]       ; vga_control_module:inst|CLK_25M ; 4.964 ; 5.183 ; Rise       ; vga_control_module:inst|CLK_25M ;
; HSYNC       ; vga_control_module:inst|CLK_25M ; 5.539 ; 5.299 ; Rise       ; vga_control_module:inst|CLK_25M ;
; R[*]        ; vga_control_module:inst|CLK_25M ; 4.104 ; 4.208 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[0]       ; vga_control_module:inst|CLK_25M ; 4.104 ; 4.208 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[1]       ; vga_control_module:inst|CLK_25M ; 4.250 ; 4.360 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[2]       ; vga_control_module:inst|CLK_25M ; 4.897 ; 5.102 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[3]       ; vga_control_module:inst|CLK_25M ; 4.872 ; 5.029 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[4]       ; vga_control_module:inst|CLK_25M ; 5.168 ; 5.361 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[5]       ; vga_control_module:inst|CLK_25M ; 4.587 ; 4.708 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[6]       ; vga_control_module:inst|CLK_25M ; 5.609 ; 5.852 ; Rise       ; vga_control_module:inst|CLK_25M ;
;  R[7]       ; vga_control_module:inst|CLK_25M ; 4.597 ; 4.750 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_BLANK_N ; vga_control_module:inst|CLK_25M ; 4.607 ; 4.706 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ; 2.110 ;       ; Rise       ; vga_control_module:inst|CLK_25M ;
; VSYNC       ; vga_control_module:inst|CLK_25M ; 4.219 ; 4.116 ; Rise       ; vga_control_module:inst|CLK_25M ;
; VGA_CLK     ; vga_control_module:inst|CLK_25M ;       ; 2.121 ; Fall       ; vga_control_module:inst|CLK_25M ;
+-------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HSYNC         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VSYNC         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[7]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RSTn                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Key1                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Key3                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Key2                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; B[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; G[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; R[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.152 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.152 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; B[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; R[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.95e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.95e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VSYNC         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_SYNC_N    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; B[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; G[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[7]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; R[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                             ; 3048     ; 0        ; 0        ; 0        ;
; vga_control_module:inst|CLK_25M ; CLK                             ; 11       ; 1        ; 0        ; 0        ;
; CLK                             ; vga_control_module:inst|CLK_25M ; 1100248  ; 0        ; 0        ; 0        ;
; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 719973   ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                             ; 3048     ; 0        ; 0        ; 0        ;
; vga_control_module:inst|CLK_25M ; CLK                             ; 11       ; 1        ; 0        ; 0        ;
; CLK                             ; vga_control_module:inst|CLK_25M ; 1100248  ; 0        ; 0        ; 0        ;
; vga_control_module:inst|CLK_25M ; vga_control_module:inst|CLK_25M ; 719973   ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 146   ; 146  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec 13 23:39:30 2016
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name vga_control_module:inst|CLK_25M vga_control_module:inst|CLK_25M
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -24.858
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -24.858      -843.192 vga_control_module:inst|CLK_25M 
    Info:    -4.127      -374.247 CLK 
Info: Worst-case hold slack is -0.019
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.019        -0.019 CLK 
    Info:     0.403         0.000 vga_control_module:inst|CLK_25M 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -163.748 CLK 
    Info:    -1.285      -107.940 vga_control_module:inst|CLK_25M 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -22.989
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -22.989      -771.011 vga_control_module:inst|CLK_25M 
    Info:    -3.689      -330.608 CLK 
Info: Worst-case hold slack is 0.013
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.013         0.000 CLK 
    Info:     0.354         0.000 vga_control_module:inst|CLK_25M 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -163.704 CLK 
    Info:    -1.285      -107.940 vga_control_module:inst|CLK_25M 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -rise_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {vga_control_module:inst|CLK_25M}] -fall_to [get_clocks {CLK}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {vga_control_module:inst|CLK_25M}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.627
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.627      -371.736 vga_control_module:inst|CLK_25M 
    Info:    -1.562      -125.689 CLK 
Info: Worst-case hold slack is -0.090
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.090        -0.090 CLK 
    Info:     0.181         0.000 vga_control_module:inst|CLK_25M 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -162.989 CLK 
    Info:    -1.000       -84.000 vga_control_module:inst|CLK_25M 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Tue Dec 13 23:39:36 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


