# Projeto 01 ‚Äî O primeiro circuito em Verilog (Somador Completo)

---

## 1) Objetivo

Descrever **estruturalmente** (com portas l√≥gicas) o **somador completo** (*full adder*) em Verilog, **compilar no Quartus** e **simular no ModelSim** (sem testbench, for√ßando ondas nas entradas).

**Entradas:** `a`, `b`, `cin`  
**Sa√≠das:** `s`, `cout`

**Equa√ß√µes de refer√™ncia (para confer√™ncia):**
- `s    = a ^ b ^ cin`
- `cout = (a & b) | (cin & (a ^ b))`

**Diagrama l√≥gico (refer√™ncia):**
- ![Somador completo](../Aulas/Imagens/primeiroprojetoverilog.png)

Dica √∫til na descri√ß√£o **estrutural**: **nomeie as sa√≠das intermedi√°rias** das portas l√≥gicas (ex.: `w1`, `w2`, `w3`) para facilitar a liga√ß√£o entre blocos.  
Exemplo ilustrativo:  
![Rotulagem de sinais](../Aulas/Imagens/primeiroprojetoverilog2.png)

---

## 2) Criando o projeto no Quartus

1. Abra o Quartus ‚Üí **File > New Project Wizard**.  
2. **Introduction** ‚Üí clique em **Next**.  
3. **Directory, Name, Top-Level Entity**  
   - **Directory**: crie **uma pasta por projeto** (boa pr√°tica).  
   - **Name**: `projeto01`  
   - **Top-level entity**: `projeto01`  
   - ![Tela 2](../Aulas/Imagens/primeiroprojetoverilog3.png)
4. **Project Type**  
   - Marque **Empty project** (projeto em branco).  
5. **Add Files**  
   - *Pule por enquanto* (vamos criar o `.v` em seguida).  
6. **Family & Device Settings**  
   - Em **Device**, selecione o FPGA alvo. Se for **apenas simula√ß√£o**, qualquer dispositivo suportado serve. (Na placa real, o **c√≥digo do chip** est√° gravado no encapsulamento; utilize-o como refer√™ncia.)  
   - ![Device Exemplo](../Aulas/Imagens/primeiroprojetoverilog4.png)
7. **EDA Tool Settings**  
   - Deixe como est√° (ModelSim/Intel FPGA Edition). Clique em **Next**.  
8. **Summary**  
   - Revise **nome do projeto**, **dispositivo** e **diret√≥rio**. Clique em **Finish**.

> **O que √© ‚ÄúTop-level entity‚Äù?**  
> √â o **m√≥dulo Verilog de mais alto n√≠vel** que a s√≠ntese e a simula√ß√£o usar√£o como ‚Äúporta de entrada‚Äù do projeto. Manter **arquivo .v**, **m√≥dulo** e **Top-level** com o mesmo nome ajuda a evitar confus√µes.

---

## 3) Criando o arquivo Verilog

1. **File > New** ‚Üí **Verilog HDL File**.  
   ![Novo arquivo Verilog](../Aulas/Imagens/primeiroprojetoverilog6.png)
2. Cole o c√≥digo abaixo e **salve como** `projeto01.v`:

```verilog
// ---------------------------------------------------------
// projeto01.v
// Descri√ß√£o: Somador completo (full adder) - abordagem estrutural
// Entradas:  a, b, cin
// Sa√≠das:    s, cout
// ---------------------------------------------------------
module projeto01 (a, b, cin, s, cout);
   input a, b, cin;
   output s, cout;


    // Fios intermedi√°rios (1 bit)
    wire w1, w2, w3;

    // Abordagem estrutural com primitivas do Verilog
    xor u0 (w1,   a,   b);
    xor u1 (s,    w1,  cin);
    and u2 (w2,   cin, w1);
    and u3 (w3,   a,   b);
    or  u4 (cout, w2,  w3);

endmodule
```

3. **Salve** (√≠cone do disquete).  
4. **Compile** (√≠cone do **play** azul). Ao terminar, verifique as mensagens do compilador.

---

## 4) Conferindo o esquem√°tico (RTL)

- **Tools > Netlist Viewers > RTL Viewer**  
  ![RTL Viewer](../Aulas/Imagens/primeiroprojetoverilog7.png)  
- Confirme se o RTL corresponde ao somador completo (duas XOR, duas AND, uma OR).

---

## 5) Simulando no ModelSim (sem testbench)

> Evitaremos o simulador interno do Quartus; usaremos **ModelSim** (ou Questa) e **for√ßaremos** ondas nas entradas.

1. No Quartus: **Tools > Run Simulation Tool > RTL Simulation**.  
   - Escolha **Verilog** quando solicitado.  
   - ![Escolha Verilog](../Aulas/Imagens/primeiroprojetoverilog9.png)
2. No **ModelSim**:
   - Em **Library**, expanda **work** ‚Üí localize `projeto01` ‚Üí **bot√£o direito > Simulate**.  
     ![Simulate](../Aulas/Imagens/primeiroprojetoverilog10.png)
   - Na janela **Objects**, arraste `a`, `b`, `cin`, `s`, `cout` para a **Wave**.
3. **For√ßando entradas como clock** (gera todas as combina√ß√µes de 3 bits):
   - **cin**: bot√£o direito ‚Üí **Modify > Apply Wave...** ‚Üí **Clock**  
     - *Initial value:* `0`
     - *Clock period:* `100 ps`  
     - *Duty cycle:* `50%`  
     ![Apply Wave](../Aulas/Imagens/primeiroprojetoverilog12.png)
   - **b**: repita com **per√≠odo = 200 ps** (2√ó)  
   - **a**: repita com **per√≠odo = 400 ps** (4√ó)  
   - Organize na Wave do mais significativo para o menos: `a  b  cin  |  s  cout`.  
     ![Wave](../Aulas/Imagens/primeiroprojetoverilog14.png)
4. **Tempo de simula√ß√£o**
   - Ajuste **Run** para **1000 ps** (1 ns).  
     ![Set run](../Aulas/Imagens/primeiroprojetoverilog15.png)  
   - Clique **Run**.  
     ![Run](../Aulas/Imagens/primeiroprojetoverilog16.png)
5. **Confer√™ncia**  
   - Percorra a Wave e confira se `s` e `cout` obedecem √† tabela-verdade do somador completo.

---

## 6) Observa√ß√µes e corre√ß√µes t√©cnicas que apliquei

- **Grafia e termos**: ‚ÄúQuartus‚Äù, ‚ÄúNew Project Wizard‚Äù, ‚Äúsum√°rio‚Äù, ‚Äúsimula√ß√£o comportamental (RTL)‚Äù.  
- **C√≥digo Verilog**:  
  - Uso de `input wire`/`output wire` (sintaxe moderna e clara).  
  - Declara√ß√£o correta de `wire w1, w2, w3;` com coment√°rios ap√≥s `;`.  
  - Inst√¢ncias das primitivas `xor`, `and`, `or` com ordem consistente de portas.  
- **Top-level entity**: manter o nome do **m√≥dulo** igual ao **Top-level** simplifica a configura√ß√£o.  
- **ModelSim**: processo de **Apply Wave (Clock)** para gerar combina√ß√µes bin√°rias sem testbench.

---

## 7) Checklist r√°pido

- [ ] `projeto01.v` salvo e adicionado ao projeto.  
- [ ] Compila√ß√£o sem erros.  
- [ ] **RTL Viewer** condizente com o diagrama (XOR/AND/OR).  
- [ ] Simula√ß√£o com per√≠odos `a=400 ps`, `b=200 ps`, `cin=100 ps`.  
- [ ] Formas de onda de `s` e `cout` compat√≠veis com a l√≥gica esperada.

# FPGA e Verilog - Aula 13 - Programando a FPGA (Altera Cyclone IV)**

> **Objetivo:** configurar pinos no Quartus, compilar o projeto e programar a FPGA via **USB‚ÄëBlaster** usando **JTAG**. Exemplo pr√°tico com o **Projeto 01 (Somador Completo)**: entradas em chaves, sa√≠das em LEDs.

---

## 1) Por que **USB‚ÄëBlaster**? O que √© **JTAG**?

- **USB‚ÄëBlaster** √© a interface da Intel/Altera que converte **USB ‚Üî JTAG**.  
  - **JTAG** (Joint Test Action Group) √© um protocolo padr√£o para **programa√ß√£o** e **teste** em chips. Na placa, o USB‚ÄëBlaster envia/recebe os sinais **TCK, TMS, TDI, TDO** at√© a FPGA.
- Com ele voc√™ pode:
  - **Carregar** um arquivo **`.sof`** diretamente na **SRAM** da FPGA (vol√°til ‚Äî perde ao desligar).
  - (Opcional) **Gravar** mem√≥ria de configura√ß√£o externa (ex.: EPCS/AS) usando **`.pof`** no modo **Active Serial** ‚Äî persiste ap√≥s desligar.
- **Resumo da conex√£o**: **PC (USB)** ‚áÑ **USB‚ÄëBlaster** ‚áÑ **JTAG 10 pinos** da **placa FPGA**.

> ‚ö†Ô∏è **Importante:** al√©m do cabo JTAG, **alimente a placa** (USB de alimenta√ß√£o ou fonte DC, conforme o hardware). Sem alimenta√ß√£o, a programa√ß√£o falha.

---

## 2) Montagem f√≠sica e ‚Äúprimeiro boot‚Äù

1. **Alimentar** a placa (ver chave liga/desliga).  
2. **Conectar** o cabo **USB‚ÄëBlaster** ao conector **JTAG** (aten√ß√£o ao pino 1).  
3. Alguns kits acendem **displays/LEDs** ao ligar ‚Äî comportamento **depende** da l√≥gica do kit (muitos LEDs s√£o **ativo‚Äëbaixo**).

---

## 3) Preparando o **Projeto 01 (Somador Completo)** na placa

### 3.1 Mapeamento desejado (exemplo da aula)

- **Entradas (chaves):**
  - **Chave 1** ‚Üí `a`
  - **Chave 2** ‚Üí `b`
  - **Chave 3** ‚Üí `cin`
- **Sa√≠das (LEDs):**
  - **LED D6**  ‚Üí `cout`
  - **LED D12** ‚Üí `s`

> üîé **Aten√ß√£o:** a serigrafia **D6**, **D12**, ‚ÄúChave 1‚Äù, etc., **varia por placa**. Consulte a **documenta√ß√£o do seu kit** para descobrir **quais pinos f√≠sicos** do FPGA correspondem a cada recurso.

### 3.2 Onde descobrir os pinos?
- Procure a planilha/arquivo de pinos do kit (ex.: `.xls`):  
  ![Planilha de pinos](../Aulas/Imagens/1aula13.png)
- Ela relaciona **recurso da placa** ‚Üî **pino f√≠sico da FPGA** (ex.: `PIN_AB12`).  
- Em algumas placas, os sinais j√° v√™m **impressos na PCB** ao lado dos conectores/LEDs.

### 3.3 Atribui√ß√µes no **Pin Planner**
1. **Quartus** ‚Üí `Assignments > Pin Planner`  
   ![Pin Planner](../Aulas/Imagens/2aula13.png)
2. Na aba de pinos, localize as portas do seu **top‚Äëlevel** (`a`, `b`, `cin`, `s`, `cout`) e **atribua**:
   - **Location**: o **pino f√≠sico** (ex.: `PIN_<...>`) segundo a planilha.
   - **I/O Standard**: normalmente **`3.3‚ÄëV LVTTL`** para chaves/LEDs on‚Äëboard (confirme no manual!).
   - (Opcional) **Weak Pull‚ÄëUp** nas **entradas** (se necess√°rio).
   ![Atribui√ß√µes](../Aulas/Imagens/3aula13.png)
3. **Salvar**. As atribui√ß√µes ficam no arquivo do projeto **`.qsf`**.

> üí° **Dica pr√°tica:** se os **LEDs s√£o ativo‚Äëbaixo**, voc√™ ver√° l√≥gica **invertida** (LED acende com `0`). Ajuste no **hardware** (resistor/transistor j√° fixos) ou inverta no **Verilog** (`assign led = ~s;`).

### 3.4 Recompilar
- `Processing > Start Compilation` (ou bot√£o **‚ñ∂ Compile**). Aguarde terminar sem erros.

---

## 4) Programando a FPGA (JTAG)

1. **Abrir o Programmer**: `Tools > Programmer`  
   ![Programmer](../Aulas/Imagens/4aula13.png)
2. **Hardware Setup...** ‚Üí selecione **USB‚ÄëBlaster**.  
   - Se **n√£o aparecer**: driver do USB‚ÄëBlaster n√£o instalado/cabo desconectado.  
   ![USB‚ÄëBlaster](../Aulas/Imagens/5aula13.png)
3. **Mode**: **JTAG**.  
4. **Add File...** ‚Üí selecione o **`.sof`** rec√©m‚Äëcompilado.  
5. Marque **Program/Configure** e clique **Start**.  
   ![Progresso](../Aulas/Imagens/6aula13.png)
6. Aguarde **100%**. Deve aparecer **‚ÄúSuccessful‚Äù**.  
   ![Conclu√≠do](../Aulas/Imagens/7aula13.png)

> ‚úÖ Agora teste: altere as **chaves** (`a`, `b`, `cin`) e observe os **LEDs** (`s`, `cout`). Se a l√≥gica parecer invertida, verifique **ativo‚Äëbaixo** e pinos/IO‚Äëstandard.

---

## 5) (Opcional) Grava√ß√£o n√£o vol√°til

- Para que o projeto **permane√ßa** ap√≥s desligar:
  1. `File > Convert Programming Files...` ‚Üí gerar **`.pof`** (modo **Active Serial**/EPCS).  
  2. `Tools > Programmer` ‚Üí **Mode: Active Serial** ‚Üí programar a **mem√≥ria de configura√ß√£o** do kit.
- Nem todos os kits t√™m mem√≥ria AS ‚Äî confirme na documenta√ß√£o.

---

## 6) Resumo de **boas pr√°ticas** e **pitfalls**

- **Alimenta√ß√£o** primeiro; verifique **chave ON** na placa.  
- **USB‚ÄëBlaster** correto no **Hardware Setup**; cabo firme no conector **JTAG** (pino 1).  
- **IO Standard** compat√≠vel (**3.3‚ÄëV LVTTL** √© o mais comum).  
- **Recompile** ap√≥s qualquer altera√ß√£o de pinos (`.qsf`).  
- **Entradas flutuando?** Ative **pull‚Äëup** interno ou use resistores externos conforme o esquema do kit.  
- **LED n√£o acende**: checar se √© **ativo‚Äëbaixo** e se o pino mapeado est√° correto.  
- **Erro JTAG**: conferir driver, cabo, alimenta√ß√£o, sele√ß√£o de dispositivo na cadeia (**Auto Detect** pode ajudar).

---

## 7) Ap√™ndice ‚Äî Exemplo de entradas/sa√≠das e mapeamento (placeholders)

> Preencha os pinos reais a partir da planilha do seu kit.

| Sinal (top-level) | Recurso na placa | Pino FPGA (ex.) | IO Standard        | Observa√ß√£o                  |
|---|---|---|---|---|
| `a`   | Chave 1      | `PIN_<SW1>`   | 3.3‚ÄëV LVTTL      | Pode precisar pull‚Äëup |
| `b`   | Chave 2      | `PIN_<SW2>`   | 3.3‚ÄëV LVTTL      |                       |
| `cin` | Chave 3      | `PIN_<SW3>`   | 3.3‚ÄëV LVTTL      |                       |
| `s`   | LED D12      | `PIN_<LED12>` | 3.3‚ÄëV LVTTL      | LED possivelmente ativo‚Äëbaixo |
| `cout`| LED D6       | `PIN_<LED6>`  | 3.3‚ÄëV LVTTL      | LED possivelmente ativo‚Äëbaixo |


## 8) Refer√™ncias r√°pidas

- **Pin Planner**: `Assignments > Pin Planner`  
- **Compila√ß√£o**: `Processing > Start Compilation`  
- **Programmer (JTAG)**: `Tools > Programmer` ‚Üí **USB‚ÄëBlaster** ‚Üí **Add File (.sof)** ‚Üí **Start**

---

> **Nota final:** Consulte sempre o **esquema el√©trico** da placa para entender **n√≠veis l√≥gicos**, **pull‚Äëups/pull‚Äëdowns** e **invers√µes** (LEDs, bot√µes, chaves). Isso explica por que alguns sinais ‚Äúligam‚Äù quando voc√™ escreve `0` (ativo‚Äëbaixo) e evita diagn√≥sticos errados.

