{
  "OussamaCIFRE": "Oussama Oulkaid, doctorant CIFRE",
  "myAbout": "À propos",
  "myAnd": "et",
  "myAniahInternship2023": "Analyse modulaire pour la vérification formelle de circuits intégrés au niveau transistor",
  "myAniahProjectContext": "collaboration industrielle avec le LIP (Lyon) et Aniah",
  "myAniahProjectTitle": "\"Méthodes formelles pour la vérification de circuits intégrés au niveau transistor\"",
  "myAniahSite": "Site web d'Aniah",
  "myApril": "Avril",
  "myArchi2023Lecture": "Cours d'introduction à Chisel, et au concept de langage de construction matérielle en général.",
  "myArchi2023Slides": "Le support du cours est disponible",
  "myArchi2023Sources": "Les sources du TP sont disponibles",
  "myArchi2023Title": "Ecole thématique - Archi 2023",
  "myArchi2023Volume": "Cours magistral: 1h30\nTravaux pratique: 1h30",
  "myArchiWebsite": "Site de l'évenement :",
  "myArseneProjectContext": "ANR Arsene - PEPR CyberSécurité",
  "myArseneProjectTitle": "\"Sécurité matérielle et logicielle des systèmes embarqués\"",
  "myAugust": "Août",
  "myAuthorVersion": "Version auteur",
  "myBio": "Biographie",
  "myBioContent[0]": "Je suis diplomé de l'Ensimag (promo 2018), où j'ai étudié les Systèmes et Logiciels Embarqués, et de l'Université Grenoble Alpes, où j'ai obtenu un double diplôme en cyber-sécurité. ",
  "myBioContent[1]": "Ma thèse a ensuite été dirigée par Frédéric Rousseau et encadrée par Olivier Muller, entre 2018 et 2022, dans l'équipe SLS du laboratoire TIMA. Ces recherches visaient à utiliser le paradigme émergent des languages de construction matérielle pour développer une méthodologie flexible d'exploration d'espace de conception, avec un logiciel prototype et un banc d'applications proposés en Chisel.",
  "myBioContent[2]": "De mars 2022 à août 2023, j'ai été chercheur post-doctorant dans l'équipe CASH du laboratoire LIP, à Lyon. J'ai travaillé sur la vérification formelle de circuits électroniques (ERC) au niveau transistor, en collaboration avec Aniah, une entreprise grenobloise, et le laboratoire Verimag, à Grenoble.",
  "myCPP": "Classe préparatoire intégrée, groupe INP",
  "myCPPMajor": "Spécialité en mathématiques et informatique",
  "myCaoticProjectContext": "ARN CAOTIC",
  "myCaoticProjectTitle": "\"Collaborative Action on Timing Interference\"",
  "myCashSite": "Site web de l'équipe CASH",
  "myCode": "Les sources sont disponibles",
  "myCompCertInternship2023": "Compilation prouvée sécurisée vers processeur RISC-V",
  "myCurrentContent": "Depuis Septembre 2023, je suis maître de conférences à Grenoble, au sein du laboratoire Verimag, et de l'UFR IM²AG de l'Université Grenoble Alpes. N'hésitez pas à regarder la section \"Recherche\" pour plus d'informations sur mes activités !",
  "myCurrentProjectIntro": "Je suis actuellement impliqué dans les projets de recherche suivants",
  "myCurrentProjects": "Projets de recherche",
  "myCurriculum": "Curriculum Vitae",
  "myCySec": "Master en Cybersécurité",
  "myDSE": "Exploration d'espace de conception",
  "myDate2023": "Papier court (2 pages) et poster",
  "myDate2024News": "Notre papier \"A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving\" vient d'être accepté à DATE'24 !",
  "myDecember": "Décembre",
  "myDefense": "Informations sur ma thèse",
  "myDetails": "Détails",
  "myENSClasses": "Programmation en C et en OCaml: préparation des étudiant·es à l'épreuve de programmation de l'agrégation d'informatique.",
  "myENSDebugLesson": "Travaux pratiques sur l'utilisation de GDB pour la programmation en C.",
  "myERCTool1": "Prototype logiciel pour l'identification d'erreurs électriques (Electrical Rule Checking, ou ERC) sur des circuits décrits au niveau transistor. Développé durant mon post-doctorat, en collaboration avec",
  "myERCTool2": "Le prototype n'est pas disponible en ligne, en accord avec notre partenaire industriel",
  "myEdifixio": "Sécurité Web",
  "myEdifixioTitle": "Projet de Fin d'Etude",
  "myEducation": "Formation",
  "myEmailAddress": "Adresse mail ",
  "myEnsimag": "Diplôme d'Ingénieur en Informatique et Mathématiques Appliquées",
  "myEnsimagClasses": "Architecture: circuits numériques et éléments d'architecture\nExploitation des processeurs (assembleurs MIPS & RISC-V)\nProgrammation en C (projet de conception d'une bibliothèque graphique).",
  "myExperience": "Expérience Professionelle",
  "myFebruary": "Février",
  "myGermany": "Allemagne",
  "myHereLink": "ici",
  "myHome": "Accueil",
  "myHomepage": "Sources de cette page web",
  "myInCharge": "Responsable(s)",
  "myIndexTitle": "Page d'accueil",
  "myInternStudents": "Étudiant(e)s en stage",
  "myInternationalProceedings": "Conférences internationales",
  "myInternationalReviews": "Revues internationales",
  "myInternshipProposals": "Propositions de stage",
  "myInvitedBy": "Invité par",
  "myJanuary": "Janvier",
  "myJob": "Maître de Conférences - Verimag/UGA (Grenoble)",
  "myJobNews": "Nous proposons actuellement deux sujets de stage sur la sécurité matérielle, et un sur la vérification formelle de circuits intégrés - plus d'infos dans la section \"Recherche\" !",
  "myJobProposals": "Propositions d'emplois",
  "myJuly": "Juillet",
  "myJune": "Juin",
  "myLabelRes": "Label \"Recherche et Enseignement Supérieur\"",
  "myLabelResAdditional": "",
  "myLabelResContent": "Ensemble de formations visant à former les doctorant·es au métier d'Enseignant/Chercheur. Un mémoire portant sur cette formation et mon expérience d'enseignement peut être trouvé",
  "myLabelResSite": "Site web du label RES.",
  "myLastUpdate": "Dernière mise à jour le",
  "myLink": "Lien",
  "myMCFAppointment": "Je suis désormais maître de conférences au laboratoire Verimag et à l'UFR IM²AG",
  "myMCFResearchShort": "Conception numérique et vérification, sécurité, compilation",
  "myMCFResearchTitle": "Recherche :",
  "myMCFTeachingShort": "Architectures matérielles, programmation embarquée, sécurité matérielle",
  "myMCFTeachingTitle": "Enseignements :",
  "myMCFTitle": "Maître de Conférences",
  "myMailAddress": "Adresse postale",
  "myMajor": "Spécialité en Systèmes et Logiciels Embarqués (SLE)",
  "myMarch": "Mars",
  "myMatooma": "Développement Web, gestion de base de donnée",
  "myMatoomaTitle": "Stage et CDD",
  "myMay": "Mai",
  "myModelChecking": "Model Checking",
  "myMonths": "mois",
  "myNews": "Dernières actualités",
  "myNovember": "Novembre",
  "myNow": "maintenant",
  "myObfuscatedMail": "bruno[point]ferres[arobase]univ-grenoble-alpes[point]fr",
  "myOctober": "Octobre",
  "myOldTeaching": "Enseignements passés",
  "myOpenJobs": "N'hésitez pas à consulter la section \"Recherche\" pour voir nos opportunités d'emploi à Verimag!",
  "myOpenPositions": "Offres d'emploi",
  "myOussamaAdvising": "Thèse CIFRE dirigée par Matthieu Moy (LIP) et co-encadrée avec Pascal Raymond (Verimag) et Mehdi Khosravian (Aniah)",
  "myOussamaTopic": "Méthodes formelles pour la vérification de propriétés électriques sur des circuits intégrés",
  "myPersonal": "Personnel",
  "myPersonalTitle": "Personnel",
  "myPhD": "Thèse de doctorat préparée au sein de l'équipe SLS du laboratoire TIMA.",
  "myPhDJob": "Doctorant",
  "myPhDLong": "Méthodologie de conception de circuits pour FPGA basée sur le paradigme de construction matérielle",
  "myPhDShort": "Thèse de doctorat",
  "myPhDStudents": "Doctorant(e)s",
  "myPhDTeachingShort": "Architectures matérielles, programmation bas-niveau (C, asm)",
  "myPhDThesis": "Thèse de doctorat",
  "myPhDTitle": "\"Utilisation de langages de construction matérielle pour une exploration flexible des espaces de conception sur FPGA\"",
  "myPhDTopic": "Sujet :",
  "myPhoneNumber": "Téléphone",
  "myPlace": "Lieu",
  "myPolytechClasses": "Projet UNIX: utilisation de primitives systèmes pour concevoir un client de messagerie basé sur une synchronisation explicite.",
  "myPostDocShort": "Vérification formelle de règles électriques au niveau transistor",
  "myPostDocTeachingShort": "Programmation (C, OCaml, python)",
  "myPostDocTitle": "Chercheur post-doctorant",
  "myPoweredBy": "Basé sur",
  "myProjects": "Projets",
  "myPublications": "Publications",
  "myQece": "Prototype logiciel permettant à la fois de définir des méthodologies adaptables d'estimation de circuit numérique, et des processus flexibles d'exploration d'espace de conception.",
  "myQeceBenchmark": "Banc d'applications représentatives de l'utilisation des FPGAs, utilisé pour démontrer l'utilisabilité de QECE sur divers cas d'utilisation.",
  "myQualif": "Je suis qualifié en section 27 (informatique) du CNU, ce qui m'autorise à concourir pour les postes de Maître de Conférences en France.",
  "myRVVInternship2024": "Nous proposons un stage sur l'extension vectorielle de l'architecture RISC-V, sur des aspects à la fois théoriques et pratiques. Plus d'infos dans la section \"Recherche\" !",
  "myResearch": "Recherche",
  "myResearchInterests": "Intérêts de recherche",
  "myResearchIntro": "Mes recherches actuelles s'articulent principalement autour de la modélisation et de la vérification des systèmes embarqués, pour des propriétés de sûreté et de sécurité. En particulier, je m'intéresse à l'application des méthodes formelles pour la vérification à différents niveaux d'abstraction, du transistor au processeur. Je m'intéresse également à la compilation, en particulier les aspects bas-niveau de la compilation vers architecture RISC-V, ainsi que l'insertion de contre-mesures à la compilation.",
  "myResearchProjectTitle": "Projet de recherche",
  "myResume": "Mon CV",
  "mySAP": "Data science",
  "mySAPTitle": "Stage Assistant Ingénieur",
  "mySelfJobProposal": "Si mes activités de recherche vous intéressent, n'hésitez pas à me contacter pour discuter d'un éventuel stage, thèse ou postdoc (même si aucune offre ne semble vous convenir parmi celles proposées ici !).",
  "mySeptember": "Septembre",
  "mySlsSite": "Site web de l'équipe SLS",
  "mySoftware": "Logiciels",
  "mySummary": "Résumé",
  "mySupervisedStudents": "Étudiant(e)s supervisé(e)s",
  "mySxCProjectContext": "ANR SxC (site web à venir!)",
  "mySxCProjectTitle": "\"De Shannon à Cray\"",
  "myTODAESAuthorVersion": "Version auteur sur ArXiV",
  "myTODAESStatus": "In ACM Transactions on Design Automation of Electronic Systems (TODAES).",
  "myTODO": "Oups... Il n'y a rien pour l'instant!",
  "myTalks": "Présentations",
  "myTeaching": "Enseignements",
  "myTeachingIntro": "Enseignements en cours",
  "myTeachingIntroPast": "Enseignements passés",
  "myTeachingTitle": "Enseignements",
  "myTeachingTraining": "Formations à l'enseignement",
  "myThematics": "Thématiques",
  "myThesisTemplate": "Sources LaTeX pour la génération de mon manuscrit de thèse.",
  "myThesisTemplateName": "Manuscrit de thèse",
  "myTmpTeachingIntro": "Enseignements en tant que non permanent (2018-2023)",
  "myUE": "Unité d'enseignement",
  "myUFRSite": "Site web de l'UFR IM²AG",
  "myUsefulLinks": "Liens utiles :",
  "myVerimagSite": "Site web du laboratoire Verimag",
  "myVolume": "Volume",
  "myWebsite": "Site :",
  "myWith": "avec",
  "myYear": "Année",
  "noPositionOpened": "Aucune offre d'emploi disponible pour le moment.\nCependant, si mes recherches vous intéressent, n'hésitez pas à me contacter pour discuter d'un éventuel stage, thèse ou postdoc !"
}
