# 9.4 在XV6中设置中断

当XV6启动时，Shell会输出提示符“$ ”，如果我们在键盘上输入ls，最终可以看到“$ ls”。我们接下来通过研究Console是如何显示出“$ ls”，来看一下设备中断是如何工作的。

实际上“$ ”和“ls”还不太一样，“$ ”是Shell程序的输出，而“ls”是用户通过键盘输入之后再显示出来的。

对于“$ ”来说，实际上就是设备会将字符传输给UART的寄存器，UART之后会在发送完字符之后产生一个中断。在QEMU中，模拟的线路的另一端会有另一个UART芯片（模拟的），这个UART芯片连接到了虚拟的Console，它会进一步将“$ ”显示在console上。

![](<../.gitbook/assets/image (822).png>)

另一方面，对于“ls”，这是用户输入的字符。键盘连接到了UART的输入线路，当你在键盘上按下一个按键，UART芯片会将按键字符通过串口线发送到另一端的UART芯片。另一端的UART芯片先将数据bit合并成一个Byte，之后再产生一个中断，并告诉处理器说这里有一个来自于键盘的字符。之后Interrupt handler会处理来自于UART的字符。我们接下来会深入通过这两部分来弄清楚这里是如何工作的。

![](<../.gitbook/assets/image (711).png>)

RISC-V有许多与中断相关的寄存器：

* SIE（Supervisor Interrupt Enable）寄存器。这个寄存器中有一个bit（E）专门针对例如UART的外部设备的中断；有一个bit（S）专门针对软件中断，软件中断可能由一个CPU核触发给另一个CPU核；还有一个bit（T）专门针对定时器中断。我们这节课只关注外部设备的中断。
* SSTATUS（Supervisor Status）寄存器。这个寄存器中有一个bit来打开或者关闭中断。每一个CPU核都有独立的SIE和SSTATUS寄存器，除了通过SIE寄存器来单独控制特定的中断，还可以通过SSTATUS寄存器中的一个bit来控制所有的中断。
* SIP（Supervisor Interrupt Pending）寄存器。当发生中断时，处理器可以通过查看这个寄存器知道当前是什么类型的中断。
* SCAUSE寄存器，这个寄存器我们之前看过很多次。它会表明当前状态的原因是中断。
* STVEC寄存器，它会保存当trap，page fault或者中断发生时，CPU运行的用户程序的程序计数器，这样才能在稍后恢复程序的运行。

我们今天不会讨论SCAUSE和STVEC寄存器，因为在中断处理流程中，它们基本上与之前（注，lec06）的工作方式是一样的。接下来我们看看XV6是如何对其他寄存器进行编程，使得CPU处于一个能接受中断的状态。

接下来看看代码，首先是位于start.c的start函数。

![](<../.gitbook/assets/image (659).png>)

这里将所有的中断都设置在Supervisor mode，然后设置SIE寄存器来接收External，软件和定时器中断，之后初始化定时器。

接下来我们看一下main函数中是如何处理External中断。

![](<../.gitbook/assets/image (662).png>)

我们第一个外设是console，这是我们print的输出位置。查看位于console.c的consoleinit函数。

![](<../.gitbook/assets/image (667).png>)

这里首先初始化了锁，我们现在还不关心这个锁。然后调用了uartinit，uartinit函数位于uart.c文件。这个函数实际上就是配置好UART芯片使其可以被使用。

![](<../.gitbook/assets/image (856).png>)

这里的流程是先关闭中断，之后设置波特率，设置字符长度为8bit，重置FIFO，最后再重新打开中断。

> 学生提问：什么是波特率？
>
> Frans教授：这是串口线的传输速率。

以上就是uartinit函数，运行完这个函数之后，原则上UART就可以生成中断了。但是因为我们还没有对PLIC编程，所以中断不能被CPU感知。最终，在main函数中，需要调用plicinit函数。下图是plicinit函数。

![](<../.gitbook/assets/image (793).png>)

PLIC与外设一样，也占用了一个I/O地址（0xC000\_0000）。代码的第一行使能了UART的中断，这里实际上就是设置PLIC会接收哪些中断，进而将中断路由到CPU。类似的，代码的第二行设置PLIC接收来自IO磁盘的中断，我们这节课不会介绍这部分内容。

main函数中，plicinit之后就是plicinithart函数。plicinit是由0号CPU运行，之后，每个CPU的核都需要调用plicinithart函数表明对于哪些外设中断感兴趣。

![](<../.gitbook/assets/image (669).png>)

所以在plicinithart函数中，每个CPU的核都表明自己对来自于UART和VIRTIO的中断感兴趣。因为我们忽略中断的优先级，所以我们将优先级设置为0。

到目前为止，我们有了生成中断的外部设备，我们有了PLIC可以传递中断到单个的CPU。但是CPU自己还没有设置好接收中断，因为我们还没有设置好SSTATUS寄存器。在main函数的最后，程序调用了scheduler函数，

![](<../.gitbook/assets/image (777).png>)

scheduler函数主要是运行进程。但是在实际运行进程之前，会执行intr\_on函数来使得CPU能接收中断。

![](<../.gitbook/assets/image (839).png>)

intr\_on函数只完成一件事情，就是设置SSTATUS寄存器，打开中断标志位。

在这个时间点，中断被完全打开了。如果PLIC正好有pending的中断，那么这个CPU核会收到中断。

以上就是中断的基本设置。

> 学生提问：哪些核在intr\_on之后打开了中断？
>
> Frans教授：任何一个调用了intr\_on的CPU核，都会接收中断。实际上所有的CPU核都会运行intr\_on函数。





# 9.4 在XV6中设置中断

## 1. XV6启动后如何显示Shell提示符与用户输入

在XV6系统启动后，Shell在Console上显示提示符“$ ”，而用户输入命令（如`ls`）后，Console会显示完整的“$ ls”。这一过程展示了设备中断的工作原理，以下是对提示符输出和用户输入显示的细致解析：

- **提示符“$”的显示**：==提示符“$”来自Shell程序的输出。Shell将字符传输到UART寄存器，而UART在字符发送完成后会产生一个中断。==QEMU模拟器模拟了一条连接至虚拟Console的UART线路，使得字符可以在Console上显示。
- **用户输入“ls”**：==用户通过键盘输入的字符（如“ls”）会触发UART的输入线路，将字符通过串口传递给另一端的UART芯片，UART芯片将数据位合并成字节后产生中断，通知处理器有来自键盘的字符。之后，系统的中断处理程序（Interrupt handler）会负责处理这些字符。==

## 2. RISC-V的中断相关寄存器

RISC-V架构包含多个与中断相关的重要寄存器，控制和管理外部设备的中断过程。在学习UART中断之前，理解这些寄存器的作用至关重要：

- **SIE（Supervisor Interrupt Enable）寄存器**：==该寄存器包含多个位，每个位用于启用不同类型的中断。==例如，用于启用UART等外部设备的中断位、用于软件中断的位（由CPU核心触发）和用于定时器中断的位。本次课程仅关注外部设备的中断。
- **SSTATUS（Supervisor Status）寄存器**：==包含一个开关位，用于打开或关闭中断，每个CPU核心都有独立的SIE和SSTATUS寄存器。==可以通过SIE寄存器启用特定中断，也可以使用SSTATUS寄存器中的位来管理所有中断。
- **SIP（Supervisor Interrupt Pending）寄存器**：发生中断时，处理器可以通过此寄存器查看当前中断的类型。
- **SCAUSE寄存器**：==用于指示当前状态的原因是否为中断。==
- **STVEC寄存器**：存储当陷阱、页面故障或中断发生时的程序计数器，以便稍后恢复用户程序的运行。

此次课程不涉及SCAUSE和STVEC寄存器的详细内容，因为它们在中断处理流程中与之前的机制基本一致（第六节中已经讨论）。接下来分析XV6是如何对其他寄存器进行编程，使得CPU处于可接受中断的状态。

## 3. 中断设置代码分析

### 3.1 `start`函数：设置中断模式与启用中断

代码从`start.c`中的`start`函数开始：

- **配置Supervisor模式的中断**：==将中断设定为Supervisor模式，以便处理器在处理设备中断时保持在较高特权级别。==
- **启用SIE寄存器中的外部、软件和定时器中断**：通过设置SIE寄存器，使CPU能响应这些中断。
- **初始化定时器**：为定时器设定初始配置，以确保时间中断也能被处理。

### 3.2 `main`函数：处理外部中断

==`main`函数负责初始化控制台（Console），这是输出的主要显示位置，且设备中断依赖于此。==初始化代码如下：

1. **Console初始化**：调用`consoleinit`函数。

2. **consoleinit函数**：在`console.c`中定义，首先初始化一个锁（用于同步），然后调用`uartinit`函数初始化UART设备。

3. **uartinit函数**：==位于`uart.c`中，配置UART芯片的基本设置：==

   - ==关闭中断，设置波特率（串口传输速率）==，设定字符长度为8位，重置FIFO缓冲区，最后重新打开中断，以确保UART准备就绪，可以在必要时产生中断。

   > **学生提问**：什么是波特率？ **Frans教授**：波特率是串口传输速率，决定了UART芯片传输字符的速率。

### 3.3 `plicinit`函数：配置PLIC接收中断

`main`函数接下来调用了`plicinit`函数，这是中断控制的关键一环。

- **PLIC（Platform-Level Interrupt Controller）**：是外部中断管理模块，位于I/O地址0xC000_0000。
- **plicinit**的工作流程：
  - ==第一行代码使能UART中断，配置PLIC接收来自UART的中断并将其路由到CPU。==
  - 第二行代码配置PLIC接收IO磁盘的中断，但本课程不涉及这部分内容。

### 3.4 `plicinithart`函数：设置每个CPU核接收中断

在`plicinit`之后，`main`函数调用`plicinithart`函数，以便每个CPU核心指定接收哪些外设中断：

- **plicinithart函数**：每个CPU核心在此函数中表明自己对UART和VIRTIO设备中断的感兴趣，通过设置优先级为0，忽略中断优先级。

至此，外部设备可以产生中断，PLIC能够路由中断到特定CPU。然而，CPU还需要进一步设置才能接收中断。

### 3.5 `scheduler`函数：最终开启中断

`main`函数调用`scheduler`函数来安排任务，但在调度进程之前，执行`intr_on`函数启用CPU的中断接收能力：

- **intr_on函数**：设置SSTATUS寄存器中的中断标志位，允许CPU开始接收中断信号。

## 4. 中断机制的最终实现

到此步骤为止，中断机制已经完全开启。如果PLIC中有挂起的中断，那么相应的CPU核心将会收到中断请求。

> **学生提问**：哪些核心会在`intr_on`之后开启中断？
>
> **Frans教授**：所有调用了`intr_on`的CPU核心都将开启中断。实际操作中，所有CPU核心都会执行`intr_on`函数。

------

本节课详细讲解了XV6中的中断设置过程，通过逐步分析每个代码模块的设置、寄存器配置以及中断初始化操作，全面呈现了设备中断的工作流程。这些操作使得系统能够正确处理UART芯片产生的中断，实现字符输入和输出在Console上的显示。
