// Generated by CIRCT firtool-1.30.0
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module IngressUnit_295(
  input         clock,
                reset,
                io_vcalloc_req_ready,
                io_vcalloc_resp_vc_sel_3_0,
                io_vcalloc_resp_vc_sel_2_0,
                io_vcalloc_resp_vc_sel_1_0,
                io_vcalloc_resp_vc_sel_0_0,
                io_vcalloc_resp_vc_sel_0_1,
                io_vcalloc_resp_vc_sel_0_2,
                io_vcalloc_resp_vc_sel_0_3,
                io_vcalloc_resp_vc_sel_0_4,
                io_out_credit_available_3_0,
                io_out_credit_available_2_0,
                io_out_credit_available_1_0,
                io_out_credit_available_0_1,
                io_out_credit_available_0_2,
                io_out_credit_available_0_3,
                io_out_credit_available_0_4,
                io_salloc_req_0_ready,
                io_in_valid,
                io_in_bits_head,
                io_in_bits_tail,
  input  [72:0] io_in_bits_payload,
  input  [7:0]  io_in_bits_egress_id,
  output        io_vcalloc_req_valid,
                io_vcalloc_req_bits_vc_sel_3_0,
                io_vcalloc_req_bits_vc_sel_2_0,
                io_vcalloc_req_bits_vc_sel_1_0,
                io_vcalloc_req_bits_vc_sel_0_0,
                io_vcalloc_req_bits_vc_sel_0_1,
                io_vcalloc_req_bits_vc_sel_0_2,
                io_vcalloc_req_bits_vc_sel_0_3,
                io_vcalloc_req_bits_vc_sel_0_4,
                io_salloc_req_0_valid,
                io_salloc_req_0_bits_vc_sel_3_0,
                io_salloc_req_0_bits_vc_sel_2_0,
                io_salloc_req_0_bits_vc_sel_1_0,
                io_salloc_req_0_bits_vc_sel_0_0,
                io_salloc_req_0_bits_vc_sel_0_1,
                io_salloc_req_0_bits_vc_sel_0_2,
                io_salloc_req_0_bits_vc_sel_0_3,
                io_salloc_req_0_bits_vc_sel_0_4,
                io_salloc_req_0_bits_tail,
                io_out_0_valid,
                io_out_0_bits_flit_head,
                io_out_0_bits_flit_tail,
  output [72:0] io_out_0_bits_flit_payload,
  output [2:0]  io_out_0_bits_flit_flow_vnet_id,
  output [7:0]  io_out_0_bits_flit_flow_ingress_node,
  output [1:0]  io_out_0_bits_flit_flow_ingress_node_id,
  output [7:0]  io_out_0_bits_flit_flow_egress_node,
  output [1:0]  io_out_0_bits_flit_flow_egress_node_id,
  output [2:0]  io_out_0_bits_out_virt_channel,
  output        io_in_ready
);

  wire        _T_201;	// @[IngressUnit.scala:64:41]
  wire        _vcalloc_q_io_enq_ready;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_valid;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_3_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_2_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_1_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_0;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_1;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_2;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_3;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_4;	// @[IngressUnit.scala:76:25]
  wire        _vcalloc_buffer_io_enq_ready;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_valid;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_bits_head;	// @[IngressUnit.scala:75:30]
  wire        _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30]
  wire [72:0] _vcalloc_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:75:30]
  wire [2:0]  _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:75:30]
  wire [7:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:75:30]
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:75:30]
  wire [7:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:75:30]
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:75:30]
  wire [2:0]  _vcalloc_buffer_io_deq_bits_virt_channel_id;	// @[IngressUnit.scala:75:30]
  wire        _route_q_io_enq_ready;	// @[IngressUnit.scala:27:23]
  wire        _route_q_io_deq_valid;	// @[IngressUnit.scala:27:23]
  wire        _route_buffer_io_enq_ready;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_valid;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_bits_head;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:26:28]
  wire [72:0] _route_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:26:28]
  wire [2:0]  _route_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:26:28]
  wire [7:0]  _route_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:26:28]
  wire [1:0]  _route_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:26:28]
  wire [7:0]  _route_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:26:28]
  wire [1:0]  _route_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:26:28]
  wire [2:0]  _route_buffer_io_deq_bits_virt_channel_id;	// @[IngressUnit.scala:26:28]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T = io_in_bits_egress_id == 8'h5C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_1 = io_in_bits_egress_id == 8'h1A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_2 = io_in_bits_egress_id == 8'hA2;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_3 = io_in_bits_egress_id == 8'h14;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_4 = io_in_bits_egress_id == 8'h1E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_5 = io_in_bits_egress_id == 8'h72;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_6 = io_in_bits_egress_id == 8'h36;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_7 = io_in_bits_egress_id == 8'h38;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_8 = io_in_bits_egress_id == 8'h54;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_9 = io_in_bits_egress_id == 8'h64;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_10 = io_in_bits_egress_id == 8'hAC;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_11 = io_in_bits_egress_id == 8'h68;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_12 = io_in_bits_egress_id == 8'h2;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_13 = io_in_bits_egress_id == 8'hA6;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_14 = io_in_bits_egress_id == 8'h48;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_15 = io_in_bits_egress_id == 8'h44;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_16 = io_in_bits_egress_id == 8'hB8;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_17 = io_in_bits_egress_id == 8'h22;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_18 = io_in_bits_egress_id == 8'h76;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_19 = io_in_bits_egress_id == 8'h2A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_20 = io_in_bits_egress_id == 8'hC;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_21 = io_in_bits_egress_id == 8'hE;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_22 = io_in_bits_egress_id == 8'hB4;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_23 = io_in_bits_egress_id == 8'h30;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_24 = io_in_bits_egress_id == 8'h7A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_25 = io_in_bits_egress_id == 8'h92;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_26 = io_in_bits_egress_id == 8'h66;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_27 = io_in_bits_egress_id == 8'h6;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_28 = io_in_bits_egress_id == 8'h90;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_29 = io_in_bits_egress_id == 8'h28;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_30 = io_in_bits_egress_id == 8'h82;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_31 = io_in_bits_egress_id == 8'h4E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_32 = io_in_bits_egress_id == 8'h10;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_33 = io_in_bits_egress_id == 8'hAE;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_34 = io_in_bits_egress_id == 8'h8A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_35 = io_in_bits_egress_id == 8'h88;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_36 = io_in_bits_egress_id == 8'h9A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_37 = io_in_bits_egress_id == 8'h32;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_38 = io_in_bits_egress_id == 8'h40;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_39 = io_in_bits_egress_id == 8'h1C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_40 = io_in_bits_egress_id == 8'h16;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_41 = io_in_bits_egress_id == 8'hA;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_42 = io_in_bits_egress_id == 8'h52;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_43 = io_in_bits_egress_id == 8'h6E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_44 = io_in_bits_egress_id == 8'h56;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_45 = io_in_bits_egress_id == 8'h80;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_46 = io_in_bits_egress_id == 8'h98;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_47 = io_in_bits_egress_id == 8'h6A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_48 = io_in_bits_egress_id == 8'hB6;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_49 = io_in_bits_egress_id == 8'hA8;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_50 = io_in_bits_egress_id == 8'h3E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_51 = io_in_bits_egress_id == 8'hAA;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_52 = io_in_bits_egress_id == 8'h62;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_53 = io_in_bits_egress_id == 8'h26;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_54 = io_in_bits_egress_id == 8'h50;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_55 = io_in_bits_egress_id == 8'h8;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_56 = io_in_bits_egress_id == 8'h8E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_57 = io_in_bits_egress_id == 8'h94;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_58 = io_in_bits_egress_id == 8'h84;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_59 = io_in_bits_egress_id == 8'h6C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_60 = io_in_bits_egress_id == 8'h4A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_61 = io_in_bits_egress_id == 8'h42;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_62 = io_in_bits_egress_id == 8'h58;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_63 = io_in_bits_egress_id == 8'h8C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_64 = io_in_bits_egress_id == 8'h5E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_65 = io_in_bits_egress_id == 8'h7E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_66 = io_in_bits_egress_id == 8'h60;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_67 = io_in_bits_egress_id == 8'h12;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_68 = io_in_bits_egress_id == 8'h34;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_69 = io_in_bits_egress_id == 8'h70;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_70 = io_in_bits_egress_id == 8'h2C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_71 = io_in_bits_egress_id == 8'h3C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_72 = io_in_bits_egress_id == 8'hBC;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_73 = io_in_bits_egress_id == 8'h5A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_74 = io_in_bits_egress_id == 8'hB0;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_75 = io_in_bits_egress_id == 8'h18;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_76 = io_in_bits_egress_id == 8'h86;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_77 = io_in_bits_egress_id == 8'hA4;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_78 = io_in_bits_egress_id == 8'h4C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_79 = io_in_bits_egress_id == 8'hA0;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_80 = io_in_bits_egress_id == 8'hBE;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_81 = io_in_bits_egress_id == 8'h4;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_82 = io_in_bits_egress_id == 8'h46;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_83 = io_in_bits_egress_id == 8'hB2;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_85 = io_in_bits_egress_id == 8'h9E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_86 = io_in_bits_egress_id == 8'h78;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_87 = io_in_bits_egress_id == 8'h2E;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_88 = io_in_bits_egress_id == 8'hC0;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_89 = io_in_bits_egress_id == 8'h74;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_90 = io_in_bits_egress_id == 8'hBA;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_91 = io_in_bits_egress_id == 8'h20;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_92 = io_in_bits_egress_id == 8'h96;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_93 = io_in_bits_egress_id == 8'h3A;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_94 = io_in_bits_egress_id == 8'h7C;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_95 = io_in_bits_egress_id == 8'h24;	// @[IngressUnit.scala:30:72]
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_96 = io_in_bits_egress_id == 8'h9C;	// @[IngressUnit.scala:30:72]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_102 = _route_buffer_io_enq_bits_flow_egress_node_id_T_5 ? 6'h39 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_103 = _route_buffer_io_enq_bits_flow_egress_node_id_T_6 ? 5'h1B : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_104 = _route_buffer_io_enq_bits_flow_egress_node_id_T_7 ? 5'h1C : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_105 = _route_buffer_io_enq_bits_flow_egress_node_id_T_8 ? 6'h2A : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_106 = _route_buffer_io_enq_bits_flow_egress_node_id_T_9 ? 6'h32 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_108 = _route_buffer_io_enq_bits_flow_egress_node_id_T_11 ? 6'h34 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN = _route_buffer_io_enq_bits_flow_egress_node_id_T_14 ? 5'h12 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_0 = _route_buffer_io_enq_bits_flow_egress_node_id_T_15 ? 5'h11 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_114 = _route_buffer_io_enq_bits_flow_egress_node_id_T_17 ? 5'h11 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_115 = _route_buffer_io_enq_bits_flow_egress_node_id_T_18 ? 6'h3B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_116 = _route_buffer_io_enq_bits_flow_egress_node_id_T_19 ? 5'h15 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_121 = _route_buffer_io_enq_bits_flow_egress_node_id_T_24 ? 6'h3D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_123 = _route_buffer_io_enq_bits_flow_egress_node_id_T_26 ? 6'h33 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_1 = _route_buffer_io_enq_bits_flow_egress_node_id_T_29 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_128 = _route_buffer_io_enq_bits_flow_egress_node_id_T_31 ? 6'h27 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_134 = _route_buffer_io_enq_bits_flow_egress_node_id_T_37 ? 5'h19 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_137 = _route_buffer_io_enq_bits_flow_egress_node_id_T_40 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _route_buffer_io_enq_bits_flow_egress_node_T_138 = _route_buffer_io_enq_bits_flow_egress_node_id_T_41 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_139 = _route_buffer_io_enq_bits_flow_egress_node_id_T_42 ? 6'h29 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_140 = _route_buffer_io_enq_bits_flow_egress_node_id_T_43 ? 6'h37 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_141 = _route_buffer_io_enq_bits_flow_egress_node_id_T_44 ? 6'h2B : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_144 = _route_buffer_io_enq_bits_flow_egress_node_id_T_47 ? 6'h35 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_149 = _route_buffer_io_enq_bits_flow_egress_node_id_T_52 ? 6'h31 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_150 = _route_buffer_io_enq_bits_flow_egress_node_id_T_53 ? 5'h13 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_2 = _route_buffer_io_enq_bits_flow_egress_node_id_T_54 ? 3'h5 : 3'h0;	// @[IngressUnit.scala:30:72, :51:44, Mux.scala:27:73]
  wire [4:0]  _GEN_3 = _route_buffer_io_enq_bits_flow_egress_node_id_T_59 ? 5'h1B : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_157 = _route_buffer_io_enq_bits_flow_egress_node_id_T_60 ? 6'h25 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_158 = _route_buffer_io_enq_bits_flow_egress_node_id_T_61 ? 6'h21 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_4 = _route_buffer_io_enq_bits_flow_egress_node_id_T_62 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_161 = _route_buffer_io_enq_bits_flow_egress_node_id_T_64 ? 6'h2F : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_164 = _route_buffer_io_enq_bits_flow_egress_node_id_T_67 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_5 = _route_buffer_io_enq_bits_flow_egress_node_id_T_68 ? 4'hD : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_6 = _route_buffer_io_enq_bits_flow_egress_node_id_T_70 ? 4'hB : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_170 = _route_buffer_io_enq_bits_flow_egress_node_id_T_73 ? 6'h2D : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_7 = _route_buffer_io_enq_bits_flow_egress_node_id_T_78 ? 5'h13 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_179 = _route_buffer_io_enq_bits_flow_egress_node_id_T_82 ? 6'h23 : 6'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_184 = _route_buffer_io_enq_bits_flow_egress_node_id_T_87 ? 5'h17 : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _GEN_8 = _route_buffer_io_enq_bits_flow_egress_node_id_T_89 ? 5'h1D : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_190 = _route_buffer_io_enq_bits_flow_egress_node_id_T_93 ? 5'h1D : 5'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [3:0]  _GEN_9 = _route_buffer_io_enq_bits_flow_egress_node_id_T_95 ? 4'h9 : 4'h0;	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_194 = (_route_buffer_io_enq_bits_flow_egress_node_id_T ? 6'h2E : 6'h0) | {2'h0, _route_buffer_io_enq_bits_flow_egress_node_id_T_1 ? 4'hD : 4'h0};	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [1:0]  _GEN_10 = _route_buffer_io_enq_bits_flow_egress_node_T_194[5:4] | _route_buffer_io_enq_bits_flow_egress_node_T_102[5:4];	// @[Mux.scala:27:73]
  wire [3:0]  _GEN_11 = _route_buffer_io_enq_bits_flow_egress_node_T_194[3:0] | (_route_buffer_io_enq_bits_flow_egress_node_id_T_3 ? 4'hA : 4'h0) | {4{_route_buffer_io_enq_bits_flow_egress_node_id_T_4}} | _route_buffer_io_enq_bits_flow_egress_node_T_102[3:0] | _route_buffer_io_enq_bits_flow_egress_node_T_103[3:0] | _route_buffer_io_enq_bits_flow_egress_node_T_104[3:0] | _route_buffer_io_enq_bits_flow_egress_node_T_105[3:0] | _route_buffer_io_enq_bits_flow_egress_node_T_106[3:0] | _route_buffer_io_enq_bits_flow_egress_node_T_108[3:0];	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [2:0]  _GEN_12 = _GEN_11[3:1] | _GEN[2:0] | _GEN_0[2:0] | _route_buffer_io_enq_bits_flow_egress_node_T_115[3:1] | _route_buffer_io_enq_bits_flow_egress_node_T_116[3:1];	// @[Mux.scala:27:73]
  wire [1:0]  _GEN_13 = _GEN_12[1:0] | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_20}} | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_21}} | _route_buffer_io_enq_bits_flow_egress_node_T_121[2:1] | _route_buffer_io_enq_bits_flow_egress_node_T_123[2:1];	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_WIRE =
    (_route_buffer_io_enq_bits_flow_egress_node_id_T_2 ? 7'h51 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_10 ? 7'h56 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_13 ? 7'h53 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_16 ? 7'h5C : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_22 ? 7'h5A : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_25 ? 7'h49 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_28 ? 7'h48 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_30 ? 7'h41 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_33 ? 7'h57 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_34 ? 7'h45 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_35 ? 7'h44 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_36 ? 7'h4D : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_46 ? 7'h4C : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_48 ? 7'h5B : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_49 ? 7'h54 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_51 ? 7'h55 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_56 ? 7'h47 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_57 ? 7'h4A : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_58 ? 7'h42 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_63 ? 7'h46 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_72 ? 7'h5E : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_74 ? 7'h58 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_76 ? 7'h43 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_77 ? 7'h52 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_79 ? 7'h50 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_80 ? 7'h5F : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_83 ? 7'h59 : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_85 ? 7'h4F : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_88 ? 7'h60 : 7'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_90 ? 7'h5D : 7'h0) | (_route_buffer_io_enq_bits_flow_egress_node_id_T_92 ? 7'h4B : 7'h0)
    | {_route_buffer_io_enq_bits_flow_egress_node_id_T_45,
       _GEN_10[1] | _route_buffer_io_enq_bits_flow_egress_node_T_105[5] | _route_buffer_io_enq_bits_flow_egress_node_T_106[5] | _route_buffer_io_enq_bits_flow_egress_node_T_108[5] | _GEN[4] | _GEN_0[4] | _route_buffer_io_enq_bits_flow_egress_node_T_115[5] | _route_buffer_io_enq_bits_flow_egress_node_T_121[5] | _route_buffer_io_enq_bits_flow_egress_node_T_123[5] | _route_buffer_io_enq_bits_flow_egress_node_T_128[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_38 | _route_buffer_io_enq_bits_flow_egress_node_T_139[5] | _route_buffer_io_enq_bits_flow_egress_node_T_140[5] | _route_buffer_io_enq_bits_flow_egress_node_T_141[5] | _route_buffer_io_enq_bits_flow_egress_node_T_144[5] | _route_buffer_io_enq_bits_flow_egress_node_T_149[5] | _GEN_2[2] | _GEN_3[4] | _route_buffer_io_enq_bits_flow_egress_node_T_157[5] | _route_buffer_io_enq_bits_flow_egress_node_T_158[5] | _GEN_4[3] | _route_buffer_io_enq_bits_flow_egress_node_T_161[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _route_buffer_io_enq_bits_flow_egress_node_id_T_66 | _route_buffer_io_enq_bits_flow_egress_node_id_T_69 | _route_buffer_io_enq_bits_flow_egress_node_T_170[5] | _GEN_7[4] | _route_buffer_io_enq_bits_flow_egress_node_T_179[5] | _route_buffer_io_enq_bits_flow_egress_node_id_T_86 | _GEN_8[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_94,
       _GEN_10[0] | _route_buffer_io_enq_bits_flow_egress_node_T_103[4] | _route_buffer_io_enq_bits_flow_egress_node_T_104[4] | _route_buffer_io_enq_bits_flow_egress_node_T_106[4] | _route_buffer_io_enq_bits_flow_egress_node_T_108[4] | _route_buffer_io_enq_bits_flow_egress_node_T_114[4] | _route_buffer_io_enq_bits_flow_egress_node_T_115[4] | _route_buffer_io_enq_bits_flow_egress_node_T_116[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_23 | _route_buffer_io_enq_bits_flow_egress_node_T_121[4] | _route_buffer_io_enq_bits_flow_egress_node_T_123[4] | _GEN_1[2] | _route_buffer_io_enq_bits_flow_egress_node_T_134[4] | _route_buffer_io_enq_bits_flow_egress_node_T_140[4] | _route_buffer_io_enq_bits_flow_egress_node_T_144[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _route_buffer_io_enq_bits_flow_egress_node_T_149[4] | _route_buffer_io_enq_bits_flow_egress_node_T_150[4] | _GEN_3[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _route_buffer_io_enq_bits_flow_egress_node_id_T_66 | _GEN_5[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_69 | _GEN_6[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_71 | _route_buffer_io_enq_bits_flow_egress_node_id_T_86 | _route_buffer_io_enq_bits_flow_egress_node_T_184[4] | _GEN_8[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_91 | _route_buffer_io_enq_bits_flow_egress_node_T_190[4] | _route_buffer_io_enq_bits_flow_egress_node_id_T_94 | _GEN_9[3],
       _GEN_12[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_23 | _route_buffer_io_enq_bits_flow_egress_node_T_121[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_32 | _route_buffer_io_enq_bits_flow_egress_node_T_134[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_39 | _route_buffer_io_enq_bits_flow_egress_node_T_137[3] | _route_buffer_io_enq_bits_flow_egress_node_T_139[3] | _route_buffer_io_enq_bits_flow_egress_node_T_141[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _GEN_2[0] | _GEN_4[1] | _route_buffer_io_enq_bits_flow_egress_node_T_161[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _route_buffer_io_enq_bits_flow_egress_node_T_164[3] | _GEN_5[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_69 | _route_buffer_io_enq_bits_flow_egress_node_id_T_71 | _route_buffer_io_enq_bits_flow_egress_node_T_170[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_75 | _route_buffer_io_enq_bits_flow_egress_node_id_T_86 | _GEN_8[2] | _route_buffer_io_enq_bits_flow_egress_node_T_190[3] | _route_buffer_io_enq_bits_flow_egress_node_id_T_94,
       _GEN_13[1] | _GEN_1[0] | _route_buffer_io_enq_bits_flow_egress_node_T_128[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_39 | _route_buffer_io_enq_bits_flow_egress_node_T_138[2] | _route_buffer_io_enq_bits_flow_egress_node_T_140[2] | _route_buffer_io_enq_bits_flow_egress_node_T_144[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _route_buffer_io_enq_bits_flow_egress_node_id_T_55 | _GEN_3[1] | _route_buffer_io_enq_bits_flow_egress_node_T_157[2] | _GEN_4[0] | _route_buffer_io_enq_bits_flow_egress_node_T_161[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _GEN_6[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_71 | _route_buffer_io_enq_bits_flow_egress_node_T_170[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_75 | _GEN_7[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_86 | _route_buffer_io_enq_bits_flow_egress_node_T_184[2] | _route_buffer_io_enq_bits_flow_egress_node_T_190[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_94,
       _GEN_13[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_27 | _route_buffer_io_enq_bits_flow_egress_node_T_128[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_39 | _route_buffer_io_enq_bits_flow_egress_node_T_137[1] | _route_buffer_io_enq_bits_flow_egress_node_T_140[1] | _route_buffer_io_enq_bits_flow_egress_node_T_141[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _route_buffer_io_enq_bits_flow_egress_node_T_150[1] | _GEN_3[0] | _route_buffer_io_enq_bits_flow_egress_node_T_161[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _GEN_5[0] | _GEN_6[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_71 | _GEN_7[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_81 | _route_buffer_io_enq_bits_flow_egress_node_T_179[1] | _route_buffer_io_enq_bits_flow_egress_node_T_184[1] | _GEN_8[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_94 | _GEN_9[0],
       _GEN_11[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_12 | _route_buffer_io_enq_bits_flow_egress_node_T_114[0] | _route_buffer_io_enq_bits_flow_egress_node_T_115[0] | _route_buffer_io_enq_bits_flow_egress_node_T_116[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_21 | _route_buffer_io_enq_bits_flow_egress_node_T_121[0] | _route_buffer_io_enq_bits_flow_egress_node_T_123[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_27 | _route_buffer_io_enq_bits_flow_egress_node_T_128[0] | _route_buffer_io_enq_bits_flow_egress_node_T_134[0] | _route_buffer_io_enq_bits_flow_egress_node_T_137[0] | _route_buffer_io_enq_bits_flow_egress_node_T_138[0] | _route_buffer_io_enq_bits_flow_egress_node_T_139[0] | _route_buffer_io_enq_bits_flow_egress_node_T_140[0] | _route_buffer_io_enq_bits_flow_egress_node_T_141[0] | _route_buffer_io_enq_bits_flow_egress_node_T_144[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _route_buffer_io_enq_bits_flow_egress_node_T_149[0] | _route_buffer_io_enq_bits_flow_egress_node_T_150[0] | _route_buffer_io_enq_bits_flow_egress_node_T_157[0] | _route_buffer_io_enq_bits_flow_egress_node_T_158[0] | _route_buffer_io_enq_bits_flow_egress_node_T_161[0] | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _route_buffer_io_enq_bits_flow_egress_node_T_164[0] | _route_buffer_io_enq_bits_flow_egress_node_T_170[0] | _route_buffer_io_enq_bits_flow_egress_node_T_179[0] | _route_buffer_io_enq_bits_flow_egress_node_T_184[0] | _route_buffer_io_enq_bits_flow_egress_node_T_190[0]} | (_route_buffer_io_enq_bits_flow_egress_node_id_T_96 ? 7'h4E : 7'h0);	// @[IngressUnit.scala:30:72, Mux.scala:27:73]
  wire        at_dest = _route_buffer_io_enq_bits_flow_egress_node_WIRE == 7'h63;	// @[IngressUnit.scala:55:59, Mux.scala:27:73]
  assign _T_201 = _route_buffer_io_enq_ready & io_in_valid & io_in_bits_head & at_dest;	// @[IngressUnit.scala:26:28, :55:59, :64:41]
  wire        _GEN_14 = _T_201 | io_in_valid & _route_buffer_io_enq_ready & io_in_bits_head & ~at_dest;	// @[IngressUnit.scala:26:28, :55:59, :58:{86,89}, :62:24, :64:{41,53}, :65:26]
  wire        _io_vcalloc_req_valid_output = _route_buffer_io_deq_valid & _route_q_io_deq_valid & _route_buffer_io_deq_bits_head & _vcalloc_buffer_io_enq_ready & _vcalloc_q_io_enq_ready;	// @[IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :92:41]
  wire        _route_buffer_io_deq_ready_T_8 = _vcalloc_buffer_io_enq_ready & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head) & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head) & (_vcalloc_q_io_enq_ready | ~_route_buffer_io_deq_bits_head);	// @[IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :88:30, :94:27, :95:{27,37}, :96:29]
  wire        _vcalloc_q_io_enq_valid_T = io_vcalloc_req_ready & _io_vcalloc_req_valid_output;	// @[Decoupled.scala:51:35, IngressUnit.scala:92:41]
  wire [7:0]  _c_T_2 = {_vcalloc_q_io_deq_bits_vc_sel_3_0, _vcalloc_q_io_deq_bits_vc_sel_2_0, _vcalloc_q_io_deq_bits_vc_sel_1_0, _vcalloc_q_io_deq_bits_vc_sel_0_4, _vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2, _vcalloc_q_io_deq_bits_vc_sel_0_1, _vcalloc_q_io_deq_bits_vc_sel_0_0} & {io_out_credit_available_3_0, io_out_credit_available_2_0, io_out_credit_available_1_0, io_out_credit_available_0_4, io_out_credit_available_0_3, io_out_credit_available_0_2, io_out_credit_available_0_1, 1'h1};	// @[IngressUnit.scala:76:25, :107:{41,48,74}]
  wire        _vcalloc_buffer_io_deq_ready_T_1 = io_salloc_req_0_ready & _vcalloc_q_io_deq_valid & (|_c_T_2);	// @[IngressUnit.scala:76:25, :107:{48,82}, :110:83]
  wire        _out_bundle_valid_T = _vcalloc_buffer_io_deq_ready_T_1 & _vcalloc_buffer_io_deq_valid;	// @[Decoupled.scala:51:35, IngressUnit.scala:75:30, :110:83]
  reg         out_bundle_valid;	// @[IngressUnit.scala:116:8]
  reg         out_bundle_bits_flit_head;	// @[IngressUnit.scala:116:8]
  reg         out_bundle_bits_flit_tail;	// @[IngressUnit.scala:116:8]
  reg  [72:0] out_bundle_bits_flit_payload;	// @[IngressUnit.scala:116:8]
  reg  [2:0]  out_bundle_bits_flit_flow_vnet_id;	// @[IngressUnit.scala:116:8]
  reg  [7:0]  out_bundle_bits_flit_flow_ingress_node;	// @[IngressUnit.scala:116:8]
  reg  [1:0]  out_bundle_bits_flit_flow_ingress_node_id;	// @[IngressUnit.scala:116:8]
  reg  [7:0]  out_bundle_bits_flit_flow_egress_node;	// @[IngressUnit.scala:116:8]
  reg  [1:0]  out_bundle_bits_flit_flow_egress_node_id;	// @[IngressUnit.scala:116:8]
  reg  [2:0]  out_bundle_bits_out_virt_channel;	// @[IngressUnit.scala:116:8]
  always @(posedge clock) begin
    out_bundle_valid <= _out_bundle_valid_T;	// @[Decoupled.scala:51:35, IngressUnit.scala:116:8]
    out_bundle_bits_flit_head <= _vcalloc_buffer_io_deq_bits_head;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_tail <= _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_payload <= _vcalloc_buffer_io_deq_bits_payload;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_vnet_id <= _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_ingress_node <= _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_ingress_node_id <= _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_egress_node <= _vcalloc_buffer_io_deq_bits_flow_egress_node;	// @[IngressUnit.scala:75:30, :116:8]
    out_bundle_bits_flit_flow_egress_node_id <= _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// @[IngressUnit.scala:75:30, :116:8]
    if (_vcalloc_q_io_deq_bits_vc_sel_0_0 | _vcalloc_q_io_deq_bits_vc_sel_0_1 | _vcalloc_q_io_deq_bits_vc_sel_0_2 | _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_4)	// @[IngressUnit.scala:76:25, :123:67]
      out_bundle_bits_out_virt_channel <= {_vcalloc_q_io_deq_bits_vc_sel_0_4, |{_vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2}, _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_1};	// @[Cat.scala:33:92, IngressUnit.scala:76:25, :116:8, OneHot.scala:30:18, :32:{14,28}]
    else	// @[IngressUnit.scala:123:67]
      out_bundle_bits_out_virt_channel <= 3'h0;	// @[IngressUnit.scala:51:44, :116:8]
  end // always @(posedge)
  `ifndef SYNTHESIS
    always @(posedge clock) begin	// @[IngressUnit.scala:30:9]
      if (~reset & io_in_valid
          & ~(_route_buffer_io_enq_bits_flow_egress_node_id_T | _route_buffer_io_enq_bits_flow_egress_node_id_T_1 | _route_buffer_io_enq_bits_flow_egress_node_id_T_2 | _route_buffer_io_enq_bits_flow_egress_node_id_T_3 | _route_buffer_io_enq_bits_flow_egress_node_id_T_4 | _route_buffer_io_enq_bits_flow_egress_node_id_T_5 | _route_buffer_io_enq_bits_flow_egress_node_id_T_6 | _route_buffer_io_enq_bits_flow_egress_node_id_T_7 | _route_buffer_io_enq_bits_flow_egress_node_id_T_8 | _route_buffer_io_enq_bits_flow_egress_node_id_T_9 | _route_buffer_io_enq_bits_flow_egress_node_id_T_10 | _route_buffer_io_enq_bits_flow_egress_node_id_T_11 | _route_buffer_io_enq_bits_flow_egress_node_id_T_12 | _route_buffer_io_enq_bits_flow_egress_node_id_T_13 | _route_buffer_io_enq_bits_flow_egress_node_id_T_14 | _route_buffer_io_enq_bits_flow_egress_node_id_T_15 | _route_buffer_io_enq_bits_flow_egress_node_id_T_16 | _route_buffer_io_enq_bits_flow_egress_node_id_T_17 | _route_buffer_io_enq_bits_flow_egress_node_id_T_18 | _route_buffer_io_enq_bits_flow_egress_node_id_T_19 | _route_buffer_io_enq_bits_flow_egress_node_id_T_20 | _route_buffer_io_enq_bits_flow_egress_node_id_T_21 | _route_buffer_io_enq_bits_flow_egress_node_id_T_22 | _route_buffer_io_enq_bits_flow_egress_node_id_T_23 | _route_buffer_io_enq_bits_flow_egress_node_id_T_24 | _route_buffer_io_enq_bits_flow_egress_node_id_T_25 | _route_buffer_io_enq_bits_flow_egress_node_id_T_26 | _route_buffer_io_enq_bits_flow_egress_node_id_T_27 | _route_buffer_io_enq_bits_flow_egress_node_id_T_28 | _route_buffer_io_enq_bits_flow_egress_node_id_T_29 | _route_buffer_io_enq_bits_flow_egress_node_id_T_30 | _route_buffer_io_enq_bits_flow_egress_node_id_T_31 | _route_buffer_io_enq_bits_flow_egress_node_id_T_32 | _route_buffer_io_enq_bits_flow_egress_node_id_T_33 | _route_buffer_io_enq_bits_flow_egress_node_id_T_34 | _route_buffer_io_enq_bits_flow_egress_node_id_T_35 | _route_buffer_io_enq_bits_flow_egress_node_id_T_36 | _route_buffer_io_enq_bits_flow_egress_node_id_T_37
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_38 | _route_buffer_io_enq_bits_flow_egress_node_id_T_39 | _route_buffer_io_enq_bits_flow_egress_node_id_T_40 | _route_buffer_io_enq_bits_flow_egress_node_id_T_41 | _route_buffer_io_enq_bits_flow_egress_node_id_T_42 | _route_buffer_io_enq_bits_flow_egress_node_id_T_43 | _route_buffer_io_enq_bits_flow_egress_node_id_T_44 | _route_buffer_io_enq_bits_flow_egress_node_id_T_45 | _route_buffer_io_enq_bits_flow_egress_node_id_T_46 | _route_buffer_io_enq_bits_flow_egress_node_id_T_47 | _route_buffer_io_enq_bits_flow_egress_node_id_T_48 | _route_buffer_io_enq_bits_flow_egress_node_id_T_49 | _route_buffer_io_enq_bits_flow_egress_node_id_T_50 | _route_buffer_io_enq_bits_flow_egress_node_id_T_51 | _route_buffer_io_enq_bits_flow_egress_node_id_T_52 | _route_buffer_io_enq_bits_flow_egress_node_id_T_53 | _route_buffer_io_enq_bits_flow_egress_node_id_T_54 | _route_buffer_io_enq_bits_flow_egress_node_id_T_55 | _route_buffer_io_enq_bits_flow_egress_node_id_T_56 | _route_buffer_io_enq_bits_flow_egress_node_id_T_57 | _route_buffer_io_enq_bits_flow_egress_node_id_T_58 | _route_buffer_io_enq_bits_flow_egress_node_id_T_59 | _route_buffer_io_enq_bits_flow_egress_node_id_T_60 | _route_buffer_io_enq_bits_flow_egress_node_id_T_61 | _route_buffer_io_enq_bits_flow_egress_node_id_T_62 | _route_buffer_io_enq_bits_flow_egress_node_id_T_63 | _route_buffer_io_enq_bits_flow_egress_node_id_T_64 | _route_buffer_io_enq_bits_flow_egress_node_id_T_65 | _route_buffer_io_enq_bits_flow_egress_node_id_T_66 | _route_buffer_io_enq_bits_flow_egress_node_id_T_67 | _route_buffer_io_enq_bits_flow_egress_node_id_T_68 | _route_buffer_io_enq_bits_flow_egress_node_id_T_69 | _route_buffer_io_enq_bits_flow_egress_node_id_T_70 | _route_buffer_io_enq_bits_flow_egress_node_id_T_71 | _route_buffer_io_enq_bits_flow_egress_node_id_T_72 | _route_buffer_io_enq_bits_flow_egress_node_id_T_73 | _route_buffer_io_enq_bits_flow_egress_node_id_T_74 | _route_buffer_io_enq_bits_flow_egress_node_id_T_75
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_76 | _route_buffer_io_enq_bits_flow_egress_node_id_T_77 | _route_buffer_io_enq_bits_flow_egress_node_id_T_78 | _route_buffer_io_enq_bits_flow_egress_node_id_T_79 | _route_buffer_io_enq_bits_flow_egress_node_id_T_80 | _route_buffer_io_enq_bits_flow_egress_node_id_T_81 | _route_buffer_io_enq_bits_flow_egress_node_id_T_82 | _route_buffer_io_enq_bits_flow_egress_node_id_T_83 | io_in_bits_egress_id == 8'h0 | _route_buffer_io_enq_bits_flow_egress_node_id_T_85 | _route_buffer_io_enq_bits_flow_egress_node_id_T_86 | _route_buffer_io_enq_bits_flow_egress_node_id_T_87 | _route_buffer_io_enq_bits_flow_egress_node_id_T_88 | _route_buffer_io_enq_bits_flow_egress_node_id_T_89 | _route_buffer_io_enq_bits_flow_egress_node_id_T_90 | _route_buffer_io_enq_bits_flow_egress_node_id_T_91 | _route_buffer_io_enq_bits_flow_egress_node_id_T_92 | _route_buffer_io_enq_bits_flow_egress_node_id_T_93 | _route_buffer_io_enq_bits_flow_egress_node_id_T_94 | _route_buffer_io_enq_bits_flow_egress_node_id_T_95 | _route_buffer_io_enq_bits_flow_egress_node_id_T_96)) begin	// @[IngressUnit.scala:30:{9,27,72}, package.scala:73:59]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:30:9]
          $error("Assertion failed\n    at IngressUnit.scala:30 assert(!(io.in.valid && !cParam.possibleFlows.toSeq.map(_.egressId.U === io.in.bits.egress_id).orR))\n");	// @[IngressUnit.scala:30:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:30:9]
          $fatal;	// @[IngressUnit.scala:30:9]
      end
      if (~reset & _GEN_14 & ~_route_q_io_enq_ready) begin	// @[IngressUnit.scala:27:23, :62:24, :64:53, :65:26, :73:{9,36}]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:73:9]
          $error("Assertion failed\n    at IngressUnit.scala:73 assert(!(route_q.io.enq.valid && !route_q.io.enq.ready))\n");	// @[IngressUnit.scala:73:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:73:9]
          $fatal;	// @[IngressUnit.scala:73:9]
      end
      if (~reset & _vcalloc_q_io_enq_valid_T & ~_vcalloc_q_io_enq_ready) begin	// @[Decoupled.scala:51:35, IngressUnit.scala:76:25, :102:{9,38}]
        if (`ASSERT_VERBOSE_COND_)	// @[IngressUnit.scala:102:9]
          $error("Assertion failed\n    at IngressUnit.scala:102 assert(!(vcalloc_q.io.enq.valid && !vcalloc_q.io.enq.ready))\n");	// @[IngressUnit.scala:102:9]
        if (`STOP_COND_)	// @[IngressUnit.scala:102:9]
          $fatal;	// @[IngressUnit.scala:102:9]
      end
    end // always @(posedge)
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM_0;
    logic [31:0] _RANDOM_1;
    logic [31:0] _RANDOM_2;
    logic [31:0] _RANDOM_3;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        _RANDOM_1 = `RANDOM;
        _RANDOM_2 = `RANDOM;
        _RANDOM_3 = `RANDOM;
        out_bundle_valid = _RANDOM_0[0];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_head = _RANDOM_0[1];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_tail = _RANDOM_0[2];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_payload = {_RANDOM_0[31:3], _RANDOM_1, _RANDOM_2[11:0]};	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_vnet_id = _RANDOM_2[14:12];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_ingress_node = _RANDOM_2[22:15];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_ingress_node_id = _RANDOM_2[24:23];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_egress_node = {_RANDOM_2[31:25], _RANDOM_3[0]};	// @[IngressUnit.scala:116:8]
        out_bundle_bits_flit_flow_egress_node_id = _RANDOM_3[2:1];	// @[IngressUnit.scala:116:8]
        out_bundle_bits_out_virt_channel = _RANDOM_3[8:6];	// @[IngressUnit.scala:116:8]
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  Queue_5 route_buffer (	// @[IngressUnit.scala:26:28]
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (io_in_valid),
    .io_enq_bits_head                 (io_in_bits_head),
    .io_enq_bits_tail                 (io_in_bits_tail),
    .io_enq_bits_payload              (io_in_bits_payload),
    .io_enq_bits_flow_vnet_id         (3'h3),
    .io_enq_bits_flow_ingress_node    (8'h63),
    .io_enq_bits_flow_ingress_node_id (2'h0),
    .io_enq_bits_flow_egress_node     ({1'h0, _route_buffer_io_enq_bits_flow_egress_node_WIRE}),	// @[IngressUnit.scala:41:50, Mux.scala:27:73]
    .io_enq_bits_flow_egress_node_id  (2'h0),
    .io_enq_bits_virt_channel_id      (3'h0),	// @[IngressUnit.scala:51:44]
    .io_deq_ready                     (_route_buffer_io_deq_ready_T_8),	// @[IngressUnit.scala:95:37]
    .io_enq_ready                     (_route_buffer_io_enq_ready),
    .io_deq_valid                     (_route_buffer_io_deq_valid),
    .io_deq_bits_head                 (_route_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_route_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_route_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_1849 route_q (	// @[IngressUnit.scala:27:23]
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_GEN_14),	// @[IngressUnit.scala:62:24, :64:53, :65:26]
    .io_enq_bits_vc_sel_3_0 (_T_201 & io_in_bits_egress_id == 8'hC7),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_2_0 (_T_201 & io_in_bits_egress_id == 8'hC6),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_1_0 (_T_201 & io_in_bits_egress_id == 8'hC5),	// @[IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}]
    .io_enq_bits_vc_sel_0_1 (1'h0),
    .io_enq_bits_vc_sel_0_2 (1'h0),
    .io_enq_bits_vc_sel_0_3 (~_T_201),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_enq_bits_vc_sel_0_4 (~_T_201),	// @[IngressUnit.scala:63:23, :64:{41,53}, :66:52]
    .io_deq_ready           (_route_buffer_io_deq_ready_T_8 & _route_buffer_io_deq_valid & _route_buffer_io_deq_bits_tail),	// @[IngressUnit.scala:26:28, :95:37, :97:55]
    .io_enq_ready           (_route_q_io_enq_ready),
    .io_deq_valid           (_route_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (io_vcalloc_req_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (io_vcalloc_req_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (io_vcalloc_req_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (io_vcalloc_req_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (io_vcalloc_req_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (io_vcalloc_req_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (io_vcalloc_req_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (io_vcalloc_req_bits_vc_sel_0_4)
  );
  Queue_5 vcalloc_buffer (	// @[IngressUnit.scala:75:30]
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (_route_buffer_io_deq_valid & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head) & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)),	// @[IngressUnit.scala:26:28, :27:23, :88:{27,30,37}, :89:27]
    .io_enq_bits_head                 (_route_buffer_io_deq_bits_head),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_tail                 (_route_buffer_io_deq_bits_tail),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_payload              (_route_buffer_io_deq_bits_payload),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),	// @[IngressUnit.scala:26:28]
    .io_enq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id),	// @[IngressUnit.scala:26:28]
    .io_deq_ready                     (_vcalloc_buffer_io_deq_ready_T_1),	// @[IngressUnit.scala:110:83]
    .io_enq_ready                     (_vcalloc_buffer_io_enq_ready),
    .io_deq_valid                     (_vcalloc_buffer_io_deq_valid),
    .io_deq_bits_head                 (_vcalloc_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_vcalloc_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_vcalloc_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_vcalloc_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_vcalloc_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_vcalloc_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_vcalloc_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_vcalloc_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_vcalloc_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_1851 vcalloc_q (	// @[IngressUnit.scala:76:25]
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_vcalloc_q_io_enq_valid_T),	// @[Decoupled.scala:51:35]
    .io_enq_bits_vc_sel_3_0 (io_vcalloc_resp_vc_sel_3_0),
    .io_enq_bits_vc_sel_2_0 (io_vcalloc_resp_vc_sel_2_0),
    .io_enq_bits_vc_sel_1_0 (io_vcalloc_resp_vc_sel_1_0),
    .io_enq_bits_vc_sel_0_0 (io_vcalloc_resp_vc_sel_0_0),
    .io_enq_bits_vc_sel_0_1 (io_vcalloc_resp_vc_sel_0_1),
    .io_enq_bits_vc_sel_0_2 (io_vcalloc_resp_vc_sel_0_2),
    .io_enq_bits_vc_sel_0_3 (io_vcalloc_resp_vc_sel_0_3),
    .io_enq_bits_vc_sel_0_4 (io_vcalloc_resp_vc_sel_0_4),
    .io_deq_ready           (_vcalloc_buffer_io_deq_bits_tail & _out_bundle_valid_T),	// @[Decoupled.scala:51:35, IngressUnit.scala:75:30, :111:42]
    .io_enq_ready           (_vcalloc_q_io_enq_ready),
    .io_deq_valid           (_vcalloc_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (_vcalloc_q_io_deq_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (_vcalloc_q_io_deq_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (_vcalloc_q_io_deq_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (_vcalloc_q_io_deq_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (_vcalloc_q_io_deq_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (_vcalloc_q_io_deq_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (_vcalloc_q_io_deq_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (_vcalloc_q_io_deq_bits_vc_sel_0_4)
  );
  assign io_vcalloc_req_valid = _io_vcalloc_req_valid_output;	// @[IngressUnit.scala:92:41]
  assign io_salloc_req_0_valid = _vcalloc_buffer_io_deq_valid & _vcalloc_q_io_deq_valid & (|_c_T_2);	// @[IngressUnit.scala:75:30, :76:25, :107:{48,82}, :109:83]
  assign io_salloc_req_0_bits_vc_sel_3_0 = _vcalloc_q_io_deq_bits_vc_sel_3_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_2_0 = _vcalloc_q_io_deq_bits_vc_sel_2_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_1_0 = _vcalloc_q_io_deq_bits_vc_sel_1_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_0 = _vcalloc_q_io_deq_bits_vc_sel_0_0;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_1 = _vcalloc_q_io_deq_bits_vc_sel_0_1;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_2 = _vcalloc_q_io_deq_bits_vc_sel_0_2;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_3 = _vcalloc_q_io_deq_bits_vc_sel_0_3;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_vc_sel_0_4 = _vcalloc_q_io_deq_bits_vc_sel_0_4;	// @[IngressUnit.scala:76:25]
  assign io_salloc_req_0_bits_tail = _vcalloc_buffer_io_deq_bits_tail;	// @[IngressUnit.scala:75:30]
  assign io_out_0_valid = out_bundle_valid;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_head = out_bundle_bits_flit_head;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_tail = out_bundle_bits_flit_tail;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_payload = out_bundle_bits_flit_payload;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_vnet_id = out_bundle_bits_flit_flow_vnet_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_ingress_node = out_bundle_bits_flit_flow_ingress_node;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_ingress_node_id = out_bundle_bits_flit_flow_ingress_node_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_egress_node = out_bundle_bits_flit_flow_egress_node;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_flit_flow_egress_node_id = out_bundle_bits_flit_flow_egress_node_id;	// @[IngressUnit.scala:116:8]
  assign io_out_0_bits_out_virt_channel = out_bundle_bits_out_virt_channel;	// @[IngressUnit.scala:116:8]
  assign io_in_ready = _route_buffer_io_enq_ready;	// @[IngressUnit.scala:26:28]
endmodule

