Analysis & Synthesis report for 2048_game_top_module
Tue May 09 04:41:05 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |game_2048_top_module|maquina_Estados:ME|state
  9. User-Specified and Inferred Latches
 10. Registers Removed During Synthesis
 11. General Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Port Connectivity Checks: "logic_Module:LM"
 14. Post-Synthesis Netlist Statistics for Top Partition
 15. Elapsed Time Per Partition
 16. Analysis & Synthesis Messages
 17. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Tue May 09 04:41:05 2023       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; 2048_game_top_module                        ;
; Top-level Entity Name           ; game_2048_top_module                        ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 285                                         ;
; Total pins                      ; 40                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                                 ;
+---------------------------------------------------------------------------------+----------------------+----------------------+
; Option                                                                          ; Setting              ; Default Value        ;
+---------------------------------------------------------------------------------+----------------------+----------------------+
; Device                                                                          ; 5CSEMA5F31C6         ;                      ;
; Top-level entity name                                                           ; game_2048_top_module ; 2048_game_top_module ;
; Family name                                                                     ; Cyclone V            ; Cyclone V            ;
; Use smart compilation                                                           ; Off                  ; Off                  ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                   ; On                   ;
; Enable compact report table                                                     ; Off                  ; Off                  ;
; Restructure Multiplexers                                                        ; Auto                 ; Auto                 ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                  ; Off                  ;
; Create Debugging Nodes for IP Cores                                             ; Off                  ; Off                  ;
; Preserve fewer node names                                                       ; On                   ; On                   ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable               ; Enable               ;
; Verilog Version                                                                 ; Verilog_2001         ; Verilog_2001         ;
; VHDL Version                                                                    ; VHDL_1993            ; VHDL_1993            ;
; State Machine Processing                                                        ; Auto                 ; Auto                 ;
; Safe State Machine                                                              ; Off                  ; Off                  ;
; Extract Verilog State Machines                                                  ; On                   ; On                   ;
; Extract VHDL State Machines                                                     ; On                   ; On                   ;
; Ignore Verilog initial constructs                                               ; Off                  ; Off                  ;
; Iteration limit for constant Verilog loops                                      ; 5000                 ; 5000                 ;
; Iteration limit for non-constant Verilog loops                                  ; 250                  ; 250                  ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                   ; On                   ;
; Infer RAMs from Raw Logic                                                       ; On                   ; On                   ;
; Parallel Synthesis                                                              ; On                   ; On                   ;
; DSP Block Balancing                                                             ; Auto                 ; Auto                 ;
; NOT Gate Push-Back                                                              ; On                   ; On                   ;
; Power-Up Don't Care                                                             ; On                   ; On                   ;
; Remove Redundant Logic Cells                                                    ; Off                  ; Off                  ;
; Remove Duplicate Registers                                                      ; On                   ; On                   ;
; Ignore CARRY Buffers                                                            ; Off                  ; Off                  ;
; Ignore CASCADE Buffers                                                          ; Off                  ; Off                  ;
; Ignore GLOBAL Buffers                                                           ; Off                  ; Off                  ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                  ; Off                  ;
; Ignore LCELL Buffers                                                            ; Off                  ; Off                  ;
; Ignore SOFT Buffers                                                             ; On                   ; On                   ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                  ; Off                  ;
; Optimization Technique                                                          ; Balanced             ; Balanced             ;
; Carry Chain Length                                                              ; 70                   ; 70                   ;
; Auto Carry Chains                                                               ; On                   ; On                   ;
; Auto Open-Drain Pins                                                            ; On                   ; On                   ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                  ; Off                  ;
; Auto ROM Replacement                                                            ; On                   ; On                   ;
; Auto RAM Replacement                                                            ; On                   ; On                   ;
; Auto DSP Block Replacement                                                      ; On                   ; On                   ;
; Auto Shift Register Replacement                                                 ; Auto                 ; Auto                 ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto                 ; Auto                 ;
; Auto Clock Enable Replacement                                                   ; On                   ; On                   ;
; Strict RAM Replacement                                                          ; Off                  ; Off                  ;
; Allow Synchronous Control Signals                                               ; On                   ; On                   ;
; Force Use of Synchronous Clear Signals                                          ; Off                  ; Off                  ;
; Auto Resource Sharing                                                           ; Off                  ; Off                  ;
; Allow Any RAM Size For Recognition                                              ; Off                  ; Off                  ;
; Allow Any ROM Size For Recognition                                              ; Off                  ; Off                  ;
; Allow Any Shift Register Size For Recognition                                   ; Off                  ; Off                  ;
; Use LogicLock Constraints during Resource Balancing                             ; On                   ; On                   ;
; Ignore translate_off and synthesis_off directives                               ; Off                  ; Off                  ;
; Timing-Driven Synthesis                                                         ; On                   ; On                   ;
; Report Parameter Settings                                                       ; On                   ; On                   ;
; Report Source Assignments                                                       ; On                   ; On                   ;
; Report Connectivity Checks                                                      ; On                   ; On                   ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                  ; Off                  ;
; Synchronization Register Chain Length                                           ; 3                    ; 3                    ;
; Power Optimization During Synthesis                                             ; Normal compilation   ; Normal compilation   ;
; HDL message level                                                               ; Level2               ; Level2               ;
; Suppress Register Optimization Related Messages                                 ; Off                  ; Off                  ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000                 ; 5000                 ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000                 ; 5000                 ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                  ; 100                  ;
; Clock MUX Protection                                                            ; On                   ; On                   ;
; Auto Gated Clock Conversion                                                     ; Off                  ; Off                  ;
; Block Design Naming                                                             ; Auto                 ; Auto                 ;
; SDC constraint protection                                                       ; Off                  ; Off                  ;
; Synthesis Effort                                                                ; Auto                 ; Auto                 ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                   ; On                   ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                  ; Off                  ;
; Analysis & Synthesis Message Level                                              ; Medium               ; Medium               ;
; Disable Register Merging Across Hierarchies                                     ; Auto                 ; Auto                 ;
; Resource Aware Inference For Block RAM                                          ; On                   ; On                   ;
; Automatic Parallel Synthesis                                                    ; On                   ; On                   ;
; Partial Reconfiguration Bitstream ID                                            ; Off                  ; Off                  ;
+---------------------------------------------------------------------------------+----------------------+----------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
;     Processor 5            ;   0.0%      ;
;     Processor 6            ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                     ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                                 ; Library ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+
; PintarPantalla.sv                ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv       ;         ;
; mux_space.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_space.sv            ;         ;
; mux_dibujar.sv                   ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv          ;         ;
; ControladorGrafico.sv            ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/ControladorGrafico.sv   ;         ;
; clkdiv.sv                        ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/clkdiv.sv               ;         ;
; CheckPos.sv                      ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv             ;         ;
; game_2048_top_module.sv          ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/game_2048_top_module.sv ;         ;
; maquina_Estados.sv               ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/maquina_Estados.sv      ;         ;
; logic_Module.sv                  ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv         ;         ;
; VGA_Main_Module.sv               ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/VGA_Main_Module.sv      ;         ;
; up_slide.sv                      ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/up_slide.sv             ;         ;
; down_slide.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/down_slide.sv           ;         ;
; add_random.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/add_random.sv           ;         ;
; reset.sv                         ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/reset.sv                ;         ;
; right_slide.sv                   ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/right_slide.sv          ;         ;
; left_slide.sv                    ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/left_slide.sv           ;         ;
; check_matrix_full.sv             ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/check_matrix_full.sv    ;         ;
; have_move.sv                     ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/have_move.sv            ;         ;
; win.sv                           ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win.sv                  ;         ;
; win_or_lose.sv                   ; yes             ; User SystemVerilog HDL File  ; D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_or_lose.sv          ;         ;
+----------------------------------+-----------------+------------------------------+----------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 3006                         ;
;                                             ;                              ;
; Combinational ALUT usage for logic          ; 4311                         ;
;     -- 7 input functions                    ; 34                           ;
;     -- 6 input functions                    ; 1665                         ;
;     -- 5 input functions                    ; 996                          ;
;     -- 4 input functions                    ; 980                          ;
;     -- <=3 input functions                  ; 636                          ;
;                                             ;                              ;
; Dedicated logic registers                   ; 285                          ;
;                                             ;                              ;
; I/O pins                                    ; 40                           ;
;                                             ;                              ;
; Total DSP Blocks                            ; 0                            ;
;                                             ;                              ;
; Maximum fan-out node                        ; maquina_Estados:ME|state.000 ;
; Maximum fan-out                             ; 174                          ;
; Total fan-out                               ; 21446                        ;
; Average fan-out                             ; 4.59                         ;
+---------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                 ;
+--------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node     ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                 ; Entity Name          ; Library Name ;
+--------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------+----------------------+--------------+
; |game_2048_top_module          ; 4311 (0)            ; 285 (0)                   ; 0                 ; 0          ; 40   ; 0            ; |game_2048_top_module                                                               ; game_2048_top_module ; work         ;
;    |VGA_Main_Module:VGA|       ; 705 (0)             ; 22 (0)                    ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA                                           ; VGA_Main_Module      ; work         ;
;       |ControladorGrafico:cgr| ; 34 (34)             ; 20 (20)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|ControladorGrafico:cgr                    ; ControladorGrafico   ; work         ;
;       |PintarPantalla:pintor|  ; 670 (9)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor                     ; PintarPantalla       ; work         ;
;          |CheckPos:check|      ; 30 (30)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|CheckPos:check      ; CheckPos             ; work         ;
;          |mux_dibujar:mux_dib| ; 311 (311)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_dibujar:mux_dib ; mux_dibujar          ; work         ;
;          |mux_space:space0|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space0    ; mux_space            ; work         ;
;          |mux_space:space10|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space10   ; mux_space            ; work         ;
;          |mux_space:space11|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space11   ; mux_space            ; work         ;
;          |mux_space:space12|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space12   ; mux_space            ; work         ;
;          |mux_space:space13|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space13   ; mux_space            ; work         ;
;          |mux_space:space14|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space14   ; mux_space            ; work         ;
;          |mux_space:space15|   ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space15   ; mux_space            ; work         ;
;          |mux_space:space1|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space1    ; mux_space            ; work         ;
;          |mux_space:space2|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space2    ; mux_space            ; work         ;
;          |mux_space:space3|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space3    ; mux_space            ; work         ;
;          |mux_space:space4|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space4    ; mux_space            ; work         ;
;          |mux_space:space5|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space5    ; mux_space            ; work         ;
;          |mux_space:space6|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space6    ; mux_space            ; work         ;
;          |mux_space:space7|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space7    ; mux_space            ; work         ;
;          |mux_space:space8|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space8    ; mux_space            ; work         ;
;          |mux_space:space9|    ; 20 (20)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space9    ; mux_space            ; work         ;
;       |clkdiv:div|             ; 1 (1)               ; 2 (2)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|VGA_Main_Module:VGA|clkdiv:div                                ; clkdiv               ; work         ;
;    |logic_Module:LM|           ; 3584 (214)          ; 256 (0)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM                                               ; logic_Module         ; work         ;
;       |add_random:RandM|       ; 22 (22)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|add_random:RandM                              ; add_random           ; work         ;
;       |down_slide:DM|          ; 829 (829)           ; 64 (64)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|down_slide:DM                                 ; down_slide           ; work         ;
;       |left_slide:LM|          ; 816 (816)           ; 64 (64)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|left_slide:LM                                 ; left_slide           ; work         ;
;       |right_slide:RM|         ; 818 (818)           ; 64 (64)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|right_slide:RM                                ; right_slide          ; work         ;
;       |up_slide:UM|            ; 798 (798)           ; 64 (64)                   ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|up_slide:UM                                   ; up_slide             ; work         ;
;       |win_or_lose:WoLM|       ; 87 (15)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|win_or_lose:WoLM                              ; win_or_lose          ; work         ;
;          |have_move:h_move|    ; 34 (34)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|win_or_lose:WoLM|have_move:h_move             ; have_move            ; work         ;
;          |win:win_ver|         ; 38 (38)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|logic_Module:LM|win_or_lose:WoLM|win:win_ver                  ; win                  ; work         ;
;    |maquina_Estados:ME|        ; 22 (22)             ; 7 (7)                     ; 0                 ; 0          ; 0    ; 0            ; |game_2048_top_module|maquina_Estados:ME                                            ; maquina_Estados      ; work         ;
+--------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------+
; State Machine - |game_2048_top_module|maquina_Estados:ME|state                                ;
+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+
; Name      ; state.110 ; state.101 ; state.100 ; state.011 ; state.010 ; state.001 ; state.000 ;
+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+
; state.000 ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ; 0         ;
; state.001 ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ; 1         ;
; state.010 ; 0         ; 0         ; 0         ; 0         ; 1         ; 0         ; 1         ;
; state.011 ; 0         ; 0         ; 0         ; 1         ; 0         ; 0         ; 1         ;
; state.100 ; 0         ; 0         ; 1         ; 0         ; 0         ; 0         ; 1         ;
; state.101 ; 0         ; 1         ; 0         ; 0         ; 0         ; 0         ; 1         ;
; state.110 ; 1         ; 0         ; 0         ; 0         ; 0         ; 0         ; 1         ;
+-----------+-----------+-----------+-----------+-----------+-----------+-----------+-----------+


+--------------------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                                      ;
+-----------------------------------------------------+-------------------------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal                       ; Free of Timing Hazards ;
+-----------------------------------------------------+-------------------------------------------+------------------------+
; logic_Module:LM|cell_matrix_Direction_Wire[15][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[3][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[3][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[3][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[3][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[10][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[10][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[10][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[10][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[4][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[4][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[4][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[4][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[14][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[14][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[14][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[14][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[6][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[6][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[6][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[6][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[15][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[15][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[15][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[0][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[0][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[0][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[0][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[9][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[9][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[9][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[9][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[7][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[7][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[7][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[7][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[1][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[1][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[1][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[1][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[11][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[11][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[11][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[11][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[13][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[13][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[13][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[13][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[8][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[8][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[8][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[8][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[2][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[2][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[2][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[2][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[12][0]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[12][1]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[12][2]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[12][3]   ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[5][0]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[5][1]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[5][2]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; logic_Module:LM|cell_matrix_Direction_Wire[5][3]    ; logic_Module:LM|points_Direction_Wire[12] ; yes                    ;
; Number of user-specified and inferred latches = 64  ;                                           ;                        ;
+-----------------------------------------------------+-------------------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+---------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                    ;
+----------------------------------------------+----------------------------------------+
; Register name                                ; Reason for Removal                     ;
+----------------------------------------------+----------------------------------------+
; logic_Module:LM|reset:ResM|temp_input[15][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[15][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[15][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[15][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[14][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[14][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[14][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[14][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[13][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[13][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[13][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[13][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[12][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[12][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[12][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[12][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[11][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[11][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[11][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[11][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[10][3] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[10][2] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[10][1] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[10][0] ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[9][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[9][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[9][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[9][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[8][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[8][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[8][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[8][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[7][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[7][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[7][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[7][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[6][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[6][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[6][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[6][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[5][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[5][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[5][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[5][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[4][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[4][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[4][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[4][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[3][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[3][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[3][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[3][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[2][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[2][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[2][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[2][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[1][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[1][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[1][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[1][0]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[0][3]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[0][2]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[0][1]  ; Stuck at GND due to stuck port data_in ;
; logic_Module:LM|reset:ResM|temp_input[0][0]  ; Stuck at GND due to stuck port data_in ;
; maquina_Estados:ME|state~4                   ; Lost fanout                            ;
; maquina_Estados:ME|state~5                   ; Lost fanout                            ;
; maquina_Estados:ME|state~6                   ; Lost fanout                            ;
; Total Number of Removed Registers = 67       ;                                        ;
+----------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 285   ;
; Number of registers using Synchronous Clear  ; 20    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 7     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 10    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[0][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[3][2]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[2][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[1][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[0][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[12][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[8][3]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[4][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[0][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[0][0]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[1][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[2][2]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[3][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[15][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[11][1]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[7][2]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[3][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[3][3]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[8][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[9][3]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[10][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[11][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[11][0]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[10][1]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[14][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[10][1]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[2][2]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[6][3]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[10][0]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[14][2]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[4][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[7][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[6][2]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[5][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[4][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[4][3]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[12][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[13][2]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[14][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[15][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[15][0]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[14][3]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[5][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[6][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_out[7][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[6][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[2][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[7][1]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[11][3]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[15][0]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[9][2]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[8][0]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[13][3]                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[9][1]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[1][1]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[5][3]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[9][1]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[13][1]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[5][0]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_out[1][3]                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[13][2]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_out[12][3]                    ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[8][2]                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_out[12][3]                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[0][3]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[1][0]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[2][2]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[4][3]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[5][0]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[6][3]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[7][1]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[8][0]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[9][3]                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[10][0]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[11][1]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[12][0]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[13][3]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[14][1]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[15][0]                                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix[3][0]                                        ;
; 4:1                ; 64 bits   ; 128 LEs       ; 128 LEs              ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|cell_matrix_Direction_Wire[7][1]                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|right_slide:RM|cell_matrix_variable                      ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|left_slide:LM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|down_slide:DM|cell_matrix_variable                       ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |game_2048_top_module|logic_Module:LM|up_slide:UM|cell_matrix_variable                         ;
; 18:1               ; 7 bits    ; 84 LEs        ; 84 LEs               ; 0 LEs                  ; No         ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_dibujar:mux_dib|Selector8  ;
; 18:1               ; 6 bits    ; 72 LEs        ; 72 LEs               ; 0 LEs                  ; No         ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_dibujar:mux_dib|Selector4  ;
; 18:1               ; 8 bits    ; 96 LEs        ; 96 LEs               ; 0 LEs                  ; No         ; |game_2048_top_module|VGA_Main_Module:VGA|PintarPantalla:pintor|mux_dibujar:mux_dib|Selector20 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "logic_Module:LM"                                                                          ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; points_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 285                         ;
;     CLR               ; 7                           ;
;     ENA SCLR          ; 10                          ;
;     SCLR              ; 10                          ;
;     plain             ; 258                         ;
; arriav_lcell_comb     ; 4312                        ;
;     arith             ; 20                          ;
;         1 data inputs ; 20                          ;
;     extend            ; 34                          ;
;         7 data inputs ; 34                          ;
;     normal            ; 4258                        ;
;         1 data inputs ; 2                           ;
;         2 data inputs ; 242                         ;
;         3 data inputs ; 373                         ;
;         4 data inputs ; 980                         ;
;         5 data inputs ; 996                         ;
;         6 data inputs ; 1665                        ;
; boundary_port         ; 40                          ;
;                       ;                             ;
; Max LUT depth         ; 23.00                       ;
; Average LUT depth     ; 17.18                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:31     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 09 04:40:26 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off 2048_game -c 2048_game_top_module
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file pintarpantalla.sv
    Info (12023): Found entity 1: PintarPantalla File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file syncxy.sv
    Info (12023): Found entity 1: SyncXY File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/SyncXY.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_space.sv
    Info (12023): Found entity 1: mux_space File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_space.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_dibujar.sv
    Info (12023): Found entity 1: mux_dibujar File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file controladorgrafico.sv
    Info (12023): Found entity 1: ControladorGrafico File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/ControladorGrafico.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file clkdiv.sv
    Info (12023): Found entity 1: clkdiv File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/clkdiv.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file checkpos.sv
    Info (12023): Found entity 1: CheckPos File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file logic_module_tb.sv
    Info (12023): Found entity 1: logic_Module_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file game_2048_top_module.sv
    Info (12023): Found entity 1: game_2048_top_module File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/game_2048_top_module.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file maquina_estados.sv
    Info (12023): Found entity 1: maquina_Estados File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/maquina_Estados.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file logic_module.sv
    Info (12023): Found entity 1: logic_Module File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file vga_main_module.sv
    Info (12023): Found entity 1: VGA_Main_Module File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/VGA_Main_Module.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_slide.sv
    Info (12023): Found entity 1: up_slide File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/up_slide.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file up_slide_tb.sv
    Info (12023): Found entity 1: up_slide_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/up_slide_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file down_slide.sv
    Info (12023): Found entity 1: down_slide File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/down_slide.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file add_random.sv
    Info (12023): Found entity 1: add_random File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/add_random.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file maquina_estados_tb.sv
    Info (12023): Found entity 1: maquina_Estados_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/maquina_Estados_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reset.sv
    Info (12023): Found entity 1: reset File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/reset.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reset_tb.sv
    Info (12023): Found entity 1: reset_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/reset_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_slide.sv
    Info (12023): Found entity 1: right_slide File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/right_slide.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file right_slide_tb.sv
    Info (12023): Found entity 1: right_slide_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/right_slide_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file left_slide.sv
    Info (12023): Found entity 1: left_slide File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/left_slide.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file check_matrix_full.sv
    Info (12023): Found entity 1: check_matrix_full File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/check_matrix_full.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file check_matrix_full_tb.sv
    Info (12023): Found entity 1: check_matrix_full_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/check_matrix_full_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file have_move.sv
    Info (12023): Found entity 1: have_move File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/have_move.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file have_move_tb.sv
    Info (12023): Found entity 1: have_move_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/have_move_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file win.sv
    Info (12023): Found entity 1: win File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file win_tb.sv
    Info (12023): Found entity 1: win_tb File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_tb.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file win_or_lose.sv
    Info (12023): Found entity 1: win_or_lose File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_or_lose.sv Line: 1
Warning (10236): Verilog HDL Implicit Net warning at PintarPantalla.sv(13): created implicit net for "lines" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 13
Info (12127): Elaborating entity "game_2048_top_module" for the top level hierarchy
Info (12128): Elaborating entity "maquina_Estados" for hierarchy "maquina_Estados:ME" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/game_2048_top_module.sv Line: 49
Info (12128): Elaborating entity "logic_Module" for hierarchy "logic_Module:LM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/game_2048_top_module.sv Line: 66
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[0][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[0][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[0][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[0][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[1][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[1][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[1][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[1][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[2][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[2][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[2][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[2][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[3][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[3][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[3][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[3][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[4][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[4][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[4][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[4][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[5][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[5][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[5][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[5][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[6][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[6][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[6][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[6][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[7][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[7][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[7][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[7][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[8][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[8][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[8][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[8][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[9][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[9][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[9][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[9][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[10][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[10][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[10][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[10][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[11][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[11][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[11][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[11][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[12][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[12][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[12][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[12][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[13][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[13][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[13][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[13][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[14][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[14][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[14][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[14][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[15][0]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[15][1]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[15][2]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (10041): Inferred latch for "cell_matrix_Direction_Wire[15][3]" at logic_Module.sv(101) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 101
Info (12128): Elaborating entity "up_slide" for hierarchy "logic_Module:LM|up_slide:UM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 41
Info (12128): Elaborating entity "down_slide" for hierarchy "logic_Module:LM|down_slide:DM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 48
Info (12128): Elaborating entity "right_slide" for hierarchy "logic_Module:LM|right_slide:RM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 55
Info (12128): Elaborating entity "left_slide" for hierarchy "logic_Module:LM|left_slide:LM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 63
Info (12128): Elaborating entity "reset" for hierarchy "logic_Module:LM|reset:ResM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 69
Info (12128): Elaborating entity "add_random" for hierarchy "logic_Module:LM|reset:ResM|add_random:random_inst_1" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/reset.sv Line: 20
Info (12128): Elaborating entity "win_or_lose" for hierarchy "logic_Module:LM|win_or_lose:WoLM" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/logic_Module.sv Line: 80
Info (12128): Elaborating entity "have_move" for hierarchy "logic_Module:LM|win_or_lose:WoLM|have_move:h_move" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_or_lose.sv Line: 15
Info (12128): Elaborating entity "check_matrix_full" for hierarchy "logic_Module:LM|win_or_lose:WoLM|check_matrix_full:matrix_complete" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_or_lose.sv Line: 20
Info (12128): Elaborating entity "win" for hierarchy "logic_Module:LM|win_or_lose:WoLM|win:win_ver" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/win_or_lose.sv Line: 29
Info (12128): Elaborating entity "VGA_Main_Module" for hierarchy "VGA_Main_Module:VGA" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/game_2048_top_module.sv Line: 84
Info (12128): Elaborating entity "clkdiv" for hierarchy "VGA_Main_Module:VGA|clkdiv:div" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/VGA_Main_Module.sv Line: 15
Info (12128): Elaborating entity "ControladorGrafico" for hierarchy "VGA_Main_Module:VGA|ControladorGrafico:cgr" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/VGA_Main_Module.sv Line: 17
Info (12128): Elaborating entity "PintarPantalla" for hierarchy "VGA_Main_Module:VGA|PintarPantalla:pintor" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/VGA_Main_Module.sv Line: 19
Warning (10230): Verilog HDL assignment warning at PintarPantalla.sv(13): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 13
Info (12128): Elaborating entity "CheckPos" for hierarchy "VGA_Main_Module:VGA|PintarPantalla:pintor|CheckPos:check" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 17
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(5): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 5
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(6): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 6
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(7): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 7
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(8): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 8
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(9): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 9
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(10): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 10
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(11): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 11
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(12): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 12
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(13): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 13
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(14): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 14
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(15): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 15
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(16): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 16
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(17): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 17
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(18): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 18
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(19): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 19
Warning (10230): Verilog HDL assignment warning at CheckPos.sv(20): truncated value with size 32 to match size of target (1) File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/CheckPos.sv Line: 20
Info (12128): Elaborating entity "mux_space" for hierarchy "VGA_Main_Module:VGA|PintarPantalla:pintor|mux_space:space0" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 19
Info (12128): Elaborating entity "mux_dibujar" for hierarchy "VGA_Main_Module:VGA|PintarPantalla:pintor|mux_dibujar:mux_dib" File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/PintarPantalla.sv Line: 53
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(21): variable "rgb0" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 21
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(22): variable "rgb1" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 22
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(23): variable "rgb2" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 23
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(24): variable "rgb3" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 24
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(25): variable "rgb4" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 25
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(26): variable "rgb5" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 26
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(27): variable "rgb6" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 27
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(28): variable "rgb7" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 28
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(29): variable "rgb8" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 29
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(30): variable "rgb9" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 30
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(31): variable "rgb10" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 31
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(32): variable "rgb11" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 32
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(33): variable "rgb12" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 33
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(34): variable "rgb13" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 34
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(35): variable "rgb14" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 35
Warning (10235): Verilog HDL Always Construct warning at mux_dibujar.sv(36): variable "rgb15" is read inside the Always Construct but isn't in the Always Construct's Event Control File: D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/mux_dibujar.sv Line: 36
Info (286030): Timing-Driven Synthesis is running
Info (17049): 3 registers lost all their fanouts during netlist optimizations.
Info (144001): Generated suppressed messages file D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/output_files/2048_game_top_module.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4372 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 11 input pins
    Info (21059): Implemented 29 output pins
    Info (21061): Implemented 4332 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 35 warnings
    Info: Peak virtual memory: 4903 megabytes
    Info: Processing ended: Tue May 09 04:41:05 2023
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:33


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in D:/Quartus_proyectos/GIT/Lab2/drichmond_digital_design_lab_2023/lab4/output_files/2048_game_top_module.map.smsg.


