TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Wed Feb 05 14:47:54 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'signal'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'signal'
 15. Slow Model Recovery: 'signal'
 16. Slow Model Removal: 'signal'
 17. Slow Model Minimum Pulse Width: 'signal'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'signal'
 31. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Hold: 'signal'
 33. Fast Model Recovery: 'signal'
 34. Fast Model Removal: 'signal'
 35. Fast Model Minimum Pulse Width: 'signal'
 36. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'osc'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; signal                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 95.75 MHz  ; 95.75 MHz       ; inst|altpll_component|pll|clk[0] ;                                                               ;
; 421.94 MHz ; 405.02 MHz      ; signal                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.979 ; -30.878       ;
; signal                           ; -1.370 ; -7.456        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; signal                           ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 2.805 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -2.053 ; -16.424       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.979 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.293      ;
; -3.977 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.291      ;
; -3.968 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.282      ;
; -3.929 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.243      ;
; -3.761 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.075      ;
; -3.758 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.072      ;
; -3.757 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.071      ;
; -3.749 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.724     ; 1.063      ;
; 9.556  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.479     ;
; 9.556  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.479     ;
; 9.556  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.479     ;
; 9.556  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.479     ;
; 9.603  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.433     ;
; 9.603  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.433     ;
; 9.604  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.432     ;
; 9.604  ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.432     ;
; 9.636  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.399     ;
; 9.636  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.399     ;
; 9.636  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.399     ;
; 9.636  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.399     ;
; 9.656  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.380     ;
; 9.656  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.380     ;
; 9.656  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.380     ;
; 9.656  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.380     ;
; 9.683  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.353     ;
; 9.683  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.353     ;
; 9.684  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.352     ;
; 9.684  ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.352     ;
; 9.703  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.334     ;
; 9.703  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.334     ;
; 9.704  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.333     ;
; 9.704  ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.333     ;
; 9.711  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.324     ;
; 9.711  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.324     ;
; 9.711  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.324     ;
; 9.711  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.324     ;
; 9.730  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.306     ;
; 9.730  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.306     ;
; 9.730  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.306     ;
; 9.730  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.306     ;
; 9.758  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.278     ;
; 9.758  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.278     ;
; 9.759  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.277     ;
; 9.759  ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.277     ;
; 9.760  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.275     ;
; 9.760  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.275     ;
; 9.760  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.275     ;
; 9.760  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 10.275     ;
; 9.777  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.260     ;
; 9.777  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.260     ;
; 9.778  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.259     ;
; 9.778  ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.259     ;
; 9.779  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.257     ;
; 9.779  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.257     ;
; 9.779  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.257     ;
; 9.779  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.257     ;
; 9.807  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.229     ;
; 9.807  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.229     ;
; 9.808  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.228     ;
; 9.808  ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.228     ;
; 9.826  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.211     ;
; 9.826  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.211     ;
; 9.827  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.210     ;
; 9.827  ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.210     ;
; 9.874  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.162     ;
; 9.874  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.162     ;
; 9.874  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.162     ;
; 9.874  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 10.162     ;
; 9.921  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.116     ;
; 9.921  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.116     ;
; 9.922  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.115     ;
; 9.922  ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 10.115     ;
; 10.088 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.948      ;
; 10.088 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.948      ;
; 10.088 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.948      ;
; 10.088 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.948      ;
; 10.135 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.902      ;
; 10.135 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.902      ;
; 10.136 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.901      ;
; 10.136 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.901      ;
; 10.148 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.888      ;
; 10.148 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.888      ;
; 10.148 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.888      ;
; 10.148 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.888      ;
; 10.195 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.842      ;
; 10.195 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.842      ;
; 10.196 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.841      ;
; 10.196 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.841      ;
; 10.261 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 9.773      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.278 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.759      ;
; 10.341 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.004     ; 9.693      ;
; 10.361 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|recv_state.RX_IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.674      ;
; 10.377 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.660      ;
; 10.377 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.660      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.370 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.408      ;
; -1.290 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.328      ;
; -1.210 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.248      ;
; -1.158 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.196      ;
; -1.130 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.168      ;
; -1.078 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.116      ;
; -1.050 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.088      ;
; -1.023 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.061      ;
; -0.998 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.036      ;
; -0.970 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.008      ;
; -0.943 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.981      ;
; -0.918 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.956      ;
; -0.892 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.930      ;
; -0.864 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.902      ;
; -0.863 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.901      ;
; -0.838 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.876      ;
; -0.812 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.850      ;
; -0.784 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.822      ;
; -0.783 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.821      ;
; -0.758 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.796      ;
; -0.732 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.770      ;
; -0.732 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.770      ;
; -0.704 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.741      ;
; -0.652 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.690      ;
; -0.652 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.690      ;
; -0.436 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.474      ;
; -0.271 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.271 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.308      ;
; -0.225 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.263      ;
; -0.220 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.258      ;
; -0.220 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.258      ;
; 0.123  ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.915      ;
; 0.307  ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.618 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.642 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.643 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 0.649 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.935      ;
; 0.649 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.935      ;
; 0.665 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.951      ;
; 0.682 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.968      ;
; 0.686 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.972      ;
; 0.692 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.978      ;
; 0.693 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.979      ;
; 0.694 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.980      ;
; 0.694 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.980      ;
; 0.695 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.981      ;
; 0.695 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.981      ;
; 0.771 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.778 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.899 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.186      ;
; 0.899 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.186      ;
; 0.901 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.187      ;
; 0.908 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.195      ;
; 0.908 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.194      ;
; 0.909 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.196      ;
; 0.963 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.965 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.974 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[6]      ; trigger_clock_hundreds:inst5|i[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[8]      ; trigger_clock_hundreds:inst5|i[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[9]      ; trigger_clock_hundreds:inst5|i[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[15]     ; trigger_clock_hundreds:inst5|i[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.991 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 0.995 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.281      ;
; 1.001 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.004 ; trigger_clock_hundreds:inst5|out[1]    ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.291      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[19]     ; trigger_clock_hundreds:inst5|i[19]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.296      ;
; 1.011 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[14]     ; trigger_clock_hundreds:inst5|i[14]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|out[0]    ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.303      ;
; 1.017 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; trigger_clock_hundreds:inst5|i[0]      ; trigger_clock_hundreds:inst5|i[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.033 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.319      ;
; 1.038 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.324      ;
; 1.039 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.042 ; trigger_clock_hundreds:inst5|reset     ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.328      ;
; 1.050 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.336      ;
; 1.051 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.337      ;
; 1.052 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.338      ;
; 1.096 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.382      ;
; 1.158 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.211 ; uart:inst4|Buffer[2]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.496      ;
; 1.241 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.243 ; trigger_clock_hundreds:inst5|out[2]    ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.530      ;
; 1.244 ; trigger_clock_hundreds:inst5|out[6]    ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.531      ;
; 1.250 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.535      ;
; 1.251 ; trigger_clock_hundreds:inst5|out[7]    ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.538      ;
; 1.253 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.538      ;
; 1.253 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.540      ;
; 1.254 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.541      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.915      ;
; 0.972 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.258      ;
; 0.977 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.263      ;
; 1.022 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.188 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.474      ;
; 1.404 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.690      ;
; 1.455 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.484 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.770      ;
; 1.510 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.796      ;
; 1.535 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.821      ;
; 1.536 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.822      ;
; 1.564 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.850      ;
; 1.590 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.876      ;
; 1.615 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.901      ;
; 1.616 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.902      ;
; 1.644 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.930      ;
; 1.670 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.956      ;
; 1.695 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.981      ;
; 1.722 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.008      ;
; 1.750 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.036      ;
; 1.775 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.061      ;
; 1.802 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.088      ;
; 1.830 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.116      ;
; 1.882 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.168      ;
; 1.910 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.196      ;
; 1.962 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.248      ;
; 2.042 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.328      ;
; 2.122 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.408      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
; 2.805 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.723      ; 1.956      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
; -2.053 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.723      ; 1.956      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_READ_BITS     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_READ_BITS     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_RECEIVED      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_RECEIVED      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx                          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx                          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[0]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[0]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[1]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[1]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[2]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[2]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[3]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[3]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[0]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[0]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[10]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[10]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[1]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[1]           ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; eight_switch ; osc        ; 10.789 ; 10.789 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 11.300 ; 11.300 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 11.306 ; 11.306 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 11.297 ; 11.297 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; 6.350  ; 6.350  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 10.779 ; 10.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 11.248 ; 11.248 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 11.480 ; 11.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 11.585 ; 11.585 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; eight_switch ; osc        ; -6.615 ; -6.615 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -6.902 ; -6.902 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -5.896 ; -5.896 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -5.607 ; -5.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; -6.102 ; -6.102 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -6.500 ; -6.500 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -6.881 ; -6.881 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -5.876 ; -5.876 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -5.440 ; -5.440 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.720  ; 4.720  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.002  ; 8.002  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.002  ; 8.002  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.649  ; 6.649  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 7.790  ; 7.790  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 7.676  ; 7.676  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.858  ; 6.858  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.655  ; 6.655  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 24.459 ; 24.459 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 24.423 ; 24.423 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 24.459 ; 24.459 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 24.336 ; 24.336 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 24.440 ; 24.440 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 24.117 ; 24.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 24.119 ; 24.119 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 24.116 ; 24.116 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 19.730 ; 19.730 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 19.730 ; 19.730 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 17.042 ; 17.042 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 14.960 ; 14.960 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.191 ; 17.191 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 17.540 ; 17.540 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 19.108 ; 19.108 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 19.729 ; 19.729 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.220  ; 6.220  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 6.991  ; 6.991  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 4.720 ; 4.720 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 5.344 ; 5.344 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 6.367 ; 6.367 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 5.344 ; 5.344 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 6.043 ; 6.043 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 6.041 ; 6.041 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 5.682 ; 5.682 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 5.350 ; 5.350 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 5.360 ; 5.360 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 5.667 ; 5.667 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 5.703 ; 5.703 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 5.580 ; 5.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 5.683 ; 5.683 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 5.365 ; 5.365 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 5.363 ; 5.363 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 5.360 ; 5.360 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 6.636 ; 6.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.781 ; 7.781 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 6.770 ; 6.770 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.636 ; 6.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.067 ; 7.067 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.292 ; 7.292 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.652 ; 7.652 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.830 ; 7.830 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.220 ; 6.220 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 6.991 ; 6.991 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -1.624 ; -12.668       ;
; signal                           ; 0.070  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; signal                           ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 2.209 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -1.329 ; -10.632       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.624 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.566      ;
; -1.623 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.565      ;
; -1.619 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.561      ;
; -1.616 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.558      ;
; -1.551 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.493      ;
; -1.548 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.490      ;
; -1.547 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.489      ;
; -1.540 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.090     ; 0.482      ;
; 16.015 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.015      ;
; 16.015 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.015      ;
; 16.015 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.015      ;
; 16.015 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 4.015      ;
; 16.050 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.980      ;
; 16.050 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.980      ;
; 16.050 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.980      ;
; 16.050 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.980      ;
; 16.079 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.951      ;
; 16.079 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.951      ;
; 16.079 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.951      ;
; 16.079 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.951      ;
; 16.083 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.947      ;
; 16.083 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.947      ;
; 16.083 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.947      ;
; 16.083 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.947      ;
; 16.098 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.932      ;
; 16.098 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.932      ;
; 16.098 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.932      ;
; 16.098 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.932      ;
; 16.110 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.110 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.920      ;
; 16.124 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.907      ;
; 16.125 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.906      ;
; 16.125 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.906      ;
; 16.125 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.906      ;
; 16.138 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.892      ;
; 16.138 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.892      ;
; 16.138 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.892      ;
; 16.138 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.892      ;
; 16.159 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.872      ;
; 16.160 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.871      ;
; 16.160 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.871      ;
; 16.160 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.871      ;
; 16.179 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.851      ;
; 16.179 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.851      ;
; 16.179 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.851      ;
; 16.179 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.851      ;
; 16.188 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.843      ;
; 16.189 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.842      ;
; 16.189 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.842      ;
; 16.189 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.842      ;
; 16.192 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.839      ;
; 16.193 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.838      ;
; 16.193 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.838      ;
; 16.193 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.838      ;
; 16.207 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.824      ;
; 16.208 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.823      ;
; 16.208 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.823      ;
; 16.208 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.823      ;
; 16.219 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.812      ;
; 16.220 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.811      ;
; 16.220 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.811      ;
; 16.220 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.811      ;
; 16.247 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.784      ;
; 16.248 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.783      ;
; 16.248 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.783      ;
; 16.248 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.783      ;
; 16.275 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.755      ;
; 16.275 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.755      ;
; 16.275 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.755      ;
; 16.275 ; uart:inst4|rx_clk_divider[8] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.755      ;
; 16.288 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.743      ;
; 16.289 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.742      ;
; 16.289 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.742      ;
; 16.289 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.742      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.307 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.724      ;
; 16.311 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.719      ;
; 16.311 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.719      ;
; 16.311 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.719      ;
; 16.311 ; uart:inst4|rx_clk_divider[9] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.719      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.341 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.690      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
; 16.355 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.676      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.070 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.962      ;
; 0.105 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.927      ;
; 0.140 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.892      ;
; 0.151 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.881      ;
; 0.175 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.857      ;
; 0.186 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.846      ;
; 0.210 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.822      ;
; 0.221 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.811      ;
; 0.223 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.809      ;
; 0.245 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.787      ;
; 0.256 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.776      ;
; 0.258 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.774      ;
; 0.279 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.753      ;
; 0.291 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.741      ;
; 0.292 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.740      ;
; 0.293 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.739      ;
; 0.314 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.718      ;
; 0.326 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.706      ;
; 0.327 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.704      ;
; 0.349 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.683      ;
; 0.349 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.683      ;
; 0.361 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.671      ;
; 0.362 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.669      ;
; 0.384 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.648      ;
; 0.439 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.593      ;
; 0.501 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.531      ;
; 0.502 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.529      ;
; 0.516 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.516      ;
; 0.522 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.510      ;
; 0.522 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.510      ;
; 0.637 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.252 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.262 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.272 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.424      ;
; 0.273 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.275 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[5]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.427      ;
; 0.276 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.428      ;
; 0.278 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.430      ;
; 0.278 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.430      ;
; 0.284 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.436      ;
; 0.284 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.436      ;
; 0.298 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.450      ;
; 0.329 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.346 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.498      ;
; 0.348 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.500      ;
; 0.354 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.355 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; trigger_clock_hundreds:inst5|i[12]     ; trigger_clock_hundreds:inst5|i[12]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; trigger_clock_hundreds:inst5|i[20]     ; trigger_clock_hundreds:inst5|i[20]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[6]      ; trigger_clock_hundreds:inst5|i[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[13]     ; trigger_clock_hundreds:inst5|i[13]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[8]      ; trigger_clock_hundreds:inst5|i[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[9]      ; trigger_clock_hundreds:inst5|i[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[15]     ; trigger_clock_hundreds:inst5|i[15]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[19]     ; trigger_clock_hundreds:inst5|i[19]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[21]     ; trigger_clock_hundreds:inst5|i[21]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[14]     ; trigger_clock_hundreds:inst5|i[14]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[7]      ; trigger_clock_hundreds:inst5|i[7]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[17]     ; trigger_clock_hundreds:inst5|i[17]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; trigger_clock_hundreds:inst5|i[0]      ; trigger_clock_hundreds:inst5|i[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; trigger_clock_hundreds:inst5|out[1]    ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.382 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; trigger_clock_hundreds:inst5|out[0]    ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; trigger_clock_hundreds:inst5|reset     ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.538      ;
; 0.388 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.539      ;
; 0.389 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.540      ;
; 0.389 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.540      ;
; 0.389 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.540      ;
; 0.391 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.542      ;
; 0.393 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.544      ;
; 0.398 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.551      ;
; 0.404 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.558      ;
; 0.408 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.560      ;
; 0.419 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.428 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.580      ;
; 0.437 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.450 ; uart:inst4|Buffer[2]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; trigger_clock_hundreds:inst5|out[6]    ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; trigger_clock_hundreds:inst5|out[2]    ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.608      ;
; 0.464 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.615      ;
; 0.466 ; trigger_clock_hundreds:inst5|out[7]    ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.618      ;
; 0.474 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.626      ;
; 0.474 ; trigger_clock_hundreds:inst5|out[5]    ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.626      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.395      ;
; 0.358 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.516      ;
; 0.377 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.531      ;
; 0.441 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.593      ;
; 0.496 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.648      ;
; 0.517 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.671      ;
; 0.531 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.683      ;
; 0.552 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.706      ;
; 0.566 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.718      ;
; 0.587 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.741      ;
; 0.601 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.753      ;
; 0.622 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.776      ;
; 0.635 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.787      ;
; 0.657 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.811      ;
; 0.670 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.822      ;
; 0.694 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.846      ;
; 0.705 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.857      ;
; 0.729 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.881      ;
; 0.740 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.892      ;
; 0.775 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.927      ;
; 0.810 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.962      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
; 2.209 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 2.089      ; 0.912      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
; -1.329 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 2.089      ; 0.912      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_READ_BITS     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_READ_BITS     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_RECEIVED      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_RECEIVED      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_bits_remaining[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|rx_clk_divider[1]           ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+-------+-------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+--------------+------------+-------+-------+------------+----------------------------------+
; eight_switch ; osc        ; 4.574 ; 4.574 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 4.859 ; 4.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 4.832 ; 4.832 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 4.826 ; 4.826 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; 3.705 ; 3.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 4.589 ; 4.589 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 4.838 ; 4.838 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 4.885 ; 4.885 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 4.921 ; 4.921 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; eight_switch ; osc        ; -3.028 ; -3.028 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -3.215 ; -3.215 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.812 ; -2.812 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.690 ; -2.690 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; -3.585 ; -3.585 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.981 ; -2.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.217 ; -3.217 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.798 ; -2.798 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.613 ; -2.613 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.945 ; 1.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.107 ; 3.107 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.107 ; 3.107 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.585 ; 2.585 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.024 ; 3.024 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.992 ; 2.992 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.686 ; 2.686 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.587 ; 2.587 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 8.993 ; 8.993 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 8.960 ; 8.960 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 8.993 ; 8.993 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 8.939 ; 8.939 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 8.973 ; 8.973 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 8.869 ; 8.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 8.869 ; 8.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 8.865 ; 8.865 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 7.330 ; 7.330 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 7.327 ; 7.327 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 6.354 ; 6.354 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 5.571 ; 5.571 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 6.406 ; 6.406 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 6.562 ; 6.562 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.102 ; 7.102 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 7.330 ; 7.330 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.529 ; 2.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.767 ; 2.767 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.945 ; 1.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.162 ; 2.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.518 ; 2.518 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.162 ; 2.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.388 ; 2.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.403 ; 2.403 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.254 ; 2.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.164 ; 2.164 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.114 ; 2.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.209 ; 2.209 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.242 ; 2.242 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.184 ; 2.184 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.221 ; 2.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.114 ; 2.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.558 ; 2.558 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 2.993 ; 2.993 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 2.594 ; 2.594 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 2.558 ; 2.558 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.712 ; 2.712 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 2.805 ; 2.805 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 2.950 ; 2.950 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.008 ; 3.008 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.529 ; 2.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.767 ; 2.767 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -3.979  ; 0.215 ; 2.209    ; -2.053  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -3.979  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  signal                           ; -1.370  ; 0.215 ; 2.209    ; -2.053  ; -1.469              ;
; Design-wide TNS                   ; -38.334 ; 0.0   ; 0.0      ; -16.424 ; -11.245             ;
;  inst|altpll_component|pll|clk[0] ; -30.878 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  signal                           ; -7.456  ; 0.000 ; 0.000    ; -16.424 ; -11.245             ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; eight_switch ; osc        ; 10.789 ; 10.789 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; 11.300 ; 11.300 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; 11.306 ; 11.306 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; 11.297 ; 11.297 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; 6.350  ; 6.350  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; 10.779 ; 10.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; 11.248 ; 11.248 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; 11.480 ; 11.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; 11.585 ; 11.585 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+--------------+------------+--------+--------+------------+----------------------------------+
; eight_switch ; osc        ; -3.028 ; -3.028 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; five_switch  ; osc        ; -3.215 ; -3.215 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; four_switch  ; osc        ; -2.812 ; -2.812 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; one_switch   ; osc        ; -2.690 ; -2.690 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rx_line      ; osc        ; -3.585 ; -3.585 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; seven_switch ; osc        ; -2.981 ; -2.981 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; six_switch   ; osc        ; -3.217 ; -3.217 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; three_switch ; osc        ; -2.798 ; -2.798 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; two_switch   ; osc        ; -2.613 ; -2.613 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; cts       ; osc        ; 4.720  ; 4.720  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.002  ; 8.002  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.002  ; 8.002  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.649  ; 6.649  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 7.790  ; 7.790  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 7.676  ; 7.676  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 6.858  ; 6.858  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.655  ; 6.655  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 24.459 ; 24.459 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 24.423 ; 24.423 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 24.459 ; 24.459 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 24.336 ; 24.336 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 24.440 ; 24.440 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 24.117 ; 24.117 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 24.119 ; 24.119 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 24.116 ; 24.116 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 19.730 ; 19.730 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 19.730 ; 19.730 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 17.042 ; 17.042 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 14.960 ; 14.960 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 17.191 ; 17.191 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 17.540 ; 17.540 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 19.108 ; 19.108 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 19.729 ; 19.729 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 6.220  ; 6.220  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 6.991  ; 6.991  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; cts       ; osc        ; 1.945 ; 1.945 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.162 ; 2.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.518 ; 2.518 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.162 ; 2.162 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.388 ; 2.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.403 ; 2.403 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.254 ; 2.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.164 ; 2.164 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.114 ; 2.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.209 ; 2.209 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.242 ; 2.242 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.184 ; 2.184 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.221 ; 2.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.118 ; 2.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.114 ; 2.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 2.558 ; 2.558 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 2.993 ; 2.993 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 2.594 ; 2.594 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 2.558 ; 2.558 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 2.712 ; 2.712 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 2.805 ; 2.805 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 2.950 ; 2.950 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.008 ; 3.008 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.529 ; 2.529 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 2.767 ; 2.767 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77228    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 77228    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 257   ; 257  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 150   ; 150  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 05 14:47:52 2014
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMT_Timebin_Counts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.979       -30.878 inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.370        -7.456 signal 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 signal 
Info (332146): Worst-case recovery slack is 2.805
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.805         0.000 signal 
Info (332146): Worst-case removal slack is -2.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.053       -16.424 signal 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 signal 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624       -12.668 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.070         0.000 signal 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 signal 
Info (332146): Worst-case recovery slack is 2.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.209         0.000 signal 
Info (332146): Worst-case removal slack is -1.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.329       -10.632 signal 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 signal 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 405 megabytes
    Info: Processing ended: Wed Feb 05 14:47:54 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


