Flow report for DE10Nano
Sun Sep 12 17:44:08 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Sun Sep 12 17:42:31 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; DE10Nano                                    ;
; Top-level Entity Name           ; fpga_top                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 20,834 / 41,910 ( 50 % )                    ;
; Total registers                 ; 20098                                       ;
; Total pins                      ; 217 / 314 ( 69 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 274,198 / 5,662,720 ( 5 % )                 ;
; Total DSP Blocks                ; 9 / 112 ( 8 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 09/12/2021 17:19:27 ;
; Main task         ; Compilation         ;
; Revision Name     ; DE10Nano            ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------+-----------------------------------+----------------+
; Assignment Name                                                                ; Value                                                                                     ; Default Value      ; Entity Name                       ; Section Id     ;
+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------+-----------------------------------+----------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP                                            ; On                                                                                        ; Off                ; --                                ; --             ;
; ALLOW_ANY_RAM_SIZE_FOR_RECOGNITION                                             ; On                                                                                        ; Off                ; --                                ; --             ;
; ALLOW_ANY_ROM_SIZE_FOR_RECOGNITION                                             ; On                                                                                        ; Off                ; --                                ; --             ;
; ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION                                  ; On                                                                                        ; Off                ; --                                ; --             ;
; ALM_REGISTER_PACKING_EFFORT                                                    ; High                                                                                      ; Medium             ; --                                ; --             ;
; AUTO_DELAY_CHAINS_FOR_HIGH_FANOUT_INPUT_PINS                                   ; On                                                                                        ; Off                ; --                                ; --             ;
; AUTO_RESOURCE_SHARING                                                          ; On                                                                                        ; Off                ; --                                ; --             ;
; COMPILER_SIGNATURE_ID                                                          ; 57487827970978.163148156420928                                                            ; --                 ; --                                ; --             ;
; ECO_REGENERATE_REPORT                                                          ; On                                                                                        ; Off                ; --                                ; --             ;
; EDA_DESIGN_INSTANCE_NAME                                                       ; NA                                                                                        ; --                 ; --                                ; tb             ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                                                ; On                                                                                        ; --                 ; --                                ; eda_simulation ;
; EDA_GENERATE_RTL_SIMULATION_COMMAND_SCRIPT                                     ; On                                                                                        ; --                 ; --                                ; eda_simulation ;
; EDA_MAINTAIN_DESIGN_HIERARCHY                                                  ; On                                                                                        ; --                 ; --                                ; eda_simulation ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH                                           ; tb                                                                                        ; --                 ; --                                ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT                                                         ; None                                                                                      ; --                 ; --                                ; eda_simulation ;
; EDA_TEST_BENCH_ENABLE_STATUS                                                   ; NOT_USED                                                                                  ; --                 ; --                                ; eda_simulation ;
; EDA_TEST_BENCH_FILE                                                            ; verif/tb.sv                                                                               ; --                 ; --                                ; tb             ;
; EDA_TEST_BENCH_MODULE_NAME                                                     ; tb                                                                                        ; --                 ; --                                ; tb             ;
; EDA_TEST_BENCH_NAME                                                            ; tb                                                                                        ; --                 ; --                                ; eda_simulation ;
; EDA_TEST_BENCH_RUN_SIM_FOR                                                     ; 1 us                                                                                      ; --                 ; --                                ; tb             ;
; EDA_TIME_SCALE                                                                 ; 1 ps                                                                                      ; --                 ; --                                ; eda_simulation ;
; ENABLE_SIGNALTAP                                                               ; On                                                                                        ; --                 ; --                                ; --             ;
; FITTER_AGGRESSIVE_ROUTABILITY_OPTIMIZATION                                     ; Always                                                                                    ; Automatically      ; --                                ; --             ;
; FITTER_EFFORT                                                                  ; Standard Fit                                                                              ; Auto Fit           ; --                                ; --             ;
; FORCE_SYNCH_CLEAR                                                              ; On                                                                                        ; Off                ; --                                ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_ISW_FILE                                                                   ; ../ip/soc_system/soc_system/synthesis/submodules/hps.pre.xml                              ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; HPS_PARTITION                                                                  ; On                                                                                        ; --                 ; soc_system_ddr3_hps_hps_io_border ; --             ;
; IP_SEARCH_PATHS                                                                ; ..\ip                                                                                     ; --                 ; --                                ; --             ;
; MAX_CORE_JUNCTION_TEMP                                                         ; 100                                                                                       ; --                 ; --                                ; --             ;
; MIN_CORE_JUNCTION_TEMP                                                         ; -40                                                                                       ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier/multiplier.bsf                                              ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier/multiplier_inst.v                                           ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier/multiplier_bb.v                                             ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_unsigned/multiplier_unsigned.bsf                            ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_unsigned/multiplier_unsigned_inst.v                         ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_unsigned/multiplier_unsigned_bb.v                           ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider/divider.bsf                                                    ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider/divider_inst.v                                                 ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider/divider_bb.v                                                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider_unsigned/divider_unsigned.bsf                                  ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider_unsigned/divider_unsigned_inst.v                               ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/divider_unsigned/divider_unsigned_bb.v                                 ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_signed_unsigned/multiplier_signed_unsigned.bsf              ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_signed_unsigned/multiplier_signed_unsigned_inst.v           ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/multiplier_signed_unsigned/multiplier_signed_unsigned_bb.v             ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/wishbone_buff/wishbone_buff_inst.v                                     ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/wishbone_buff/wishbone_buff_bb.v                                       ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/../soc_system.cmp                                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/../../../../quartus/C                               ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/soc_system_ddr3_hps_hps.svd                         ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/../../soc_system.qsys                               ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../ip/soc_system/soc_system/synthesis/submodules/hps.pre.xml                              ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/ram_mem/ram_mem_bb.v                                                   ; --                 ; --                                ; --             ;
; MISC_FILE                                                                      ; ../src/rtl/quartus/ram_debug/ram_debug_bb.v                                               ; --                 ; --                                ; --             ;
; MLAB_ADD_TIMING_CONSTRAINTS_FOR_MIXED_PORT_FEED_THROUGH_MODE_SETTING_DONT_CARE ; On                                                                                        ; Off                ; --                                ; --             ;
; MUX_RESTRUCTURE                                                                ; On                                                                                        ; Auto               ; --                                ; --             ;
; NUM_PARALLEL_PROCESSORS                                                        ; All                                                                                       ; --                 ; --                                ; --             ;
; OPTIMIZATION_MODE                                                              ; Aggressive Area                                                                           ; Balanced           ; --                                ; --             ;
; OPTIMIZATION_TECHNIQUE                                                         ; Area                                                                                      ; Balanced           ; --                                ; --             ;
; OPTIMIZE_POWER_DURING_FITTING                                                  ; Off                                                                                       ; Normal compilation ; --                                ; --             ;
; OPTIMIZE_POWER_DURING_SYNTHESIS                                                ; Off                                                                                       ; Normal compilation ; --                                ; --             ;
; PARTITION_COLOR                                                                ; -- (Not supported for targeted family)                                                    ; --                 ; fpga_top                          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL                                            ; -- (Not supported for targeted family)                                                    ; --                 ; fpga_top                          ; Top            ;
; PARTITION_NETLIST_TYPE                                                         ; -- (Not supported for targeted family)                                                    ; --                 ; fpga_top                          ; Top            ;
; PERIPHERY_TO_CORE_PLACEMENT_AND_ROUTING_OPTIMIZATION                           ; On                                                                                        ; Off                ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_ASYNCHRONOUS_SIGNAL_PIPELINING                              ; On                                                                                        ; Off                ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                                                 ; On                                                                                        ; Off                ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA                                        ; On                                                                                        ; Off                ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_EFFORT                                                      ; Extra                                                                                     ; Normal             ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION                                        ; On                                                                                        ; Off                ; --                                ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING                                           ; On                                                                                        ; Off                ; --                                ; --             ;
; POWER_BOARD_THERMAL_MODEL                                                      ; None (CONSERVATIVE)                                                                       ; --                 ; --                                ; --             ;
; POWER_PRESET_COOLING_SOLUTION                                                  ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                     ; --                 ; --                                ; --             ;
; PRE_MAPPING_RESYNTHESIS                                                        ; On                                                                                        ; Off                ; --                                ; --             ;
; PROJECT_OUTPUT_DIRECTORY                                                       ; output/quartus                                                                            ; --                 ; --                                ; --             ;
; REMOVE_REDUNDANT_LOGIC_CELLS                                                   ; On                                                                                        ; Off                ; --                                ; --             ;
; ROUTER_CLOCKING_TOPOLOGY_ANALYSIS                                              ; On                                                                                        ; Off                ; --                                ; --             ;
; ROUTER_LCELL_INSERTION_AND_LOGIC_DUPLICATION                                   ; On                                                                                        ; Auto               ; --                                ; --             ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL                                               ; MAXIMUM                                                                                   ; Normal             ; --                                ; --             ;
; SAFE_STATE_MACHINE                                                             ; On                                                                                        ; Off                ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/mor1kx                                                                         ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/wishbone                                                                       ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/common                                                                         ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/quartus/pll_riscv                                                              ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/waveshare/ili9486                                                              ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/waveshare                                                                      ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/spi                                                                            ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/de10nano/ddr3                                                                  ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/adafruit/st7735r                                                               ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/adafruit                                                                       ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../ip/terasic_hps_ddr3                                                                    ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl                                                                                ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/ddr3                                                                           ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/de10nano                                                                       ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/de10nano/st7735r                                                               ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/mem                                                                            ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/mmc                                                                            ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/quartus                                                                        ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/quartus/pll                                                                    ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/quartus/ram_1r1w_64kbx32b                                                      ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/quartus/ram_1rw_8192x16                                                        ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/sdcard                                                                         ; --                 ; --                                ; --             ;
; SEARCH_PATH                                                                    ; ../src/rtl/shield                                                                         ; --                 ; --                                ; --             ;
; SLD_FILE                                                                       ; ../ip/soc_system/soc_system/synthesis/soc_system.debuginfo                                ; --                 ; --                                ; --             ;
; SLD_FILE                                                                       ; db/DE10Nano_auto_stripped.stp                                                             ; --                 ; --                                ; --             ;
; SLD_INFO                                                                       ; QSYS_NAME soc_system HAS_SOPCINFO 1 GENERATION_ID 1595898224                              ; --                 ; soc_system                        ; --             ;
; SMART_RECOMPILE                                                                ; On                                                                                        ; Off                ; --                                ; --             ;
; SOPCINFO_FILE                                                                  ; ../ip/soc_system/soc_system/synthesis/../../soc_system.sopcinfo                           ; --                 ; --                                ; --             ;
; SYNTHESIS_ONLY_QIP                                                             ; On                                                                                        ; --                 ; --                                ; --             ;
; SYNTH_GATED_CLOCK_CONVERSION                                                   ; On                                                                                        ; Off                ; --                                ; --             ;
; TOP_LEVEL_ENTITY                                                               ; fpga_top                                                                                  ; DE10Nano           ; --                                ; --             ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN                                          ; On                                                                                        ; Off                ; --                                ; --             ;
; USE_SIGNALTAP_FILE                                                             ; DE10Nano.stp                                                                              ; --                 ; --                                ; --             ;
; VERILOG_INPUT_VERSION                                                          ; SystemVerilog_2005                                                                        ; Verilog_2001       ; --                                ; --             ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES                                              ; Off                                                                                       ; --                 ; --                                ; --             ;
+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------+-----------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:02:24     ; 2.2                     ; 5562 MB             ; 00:04:24                           ;
; Fitter               ; 00:17:31     ; 1.3                     ; 8398 MB             ; 00:53:21                           ;
; Assembler            ; 00:00:28     ; 1.0                     ; 5197 MB             ; 00:00:28                           ;
; Timing Analyzer      ; 00:01:35     ; 3.0                     ; 6637 MB             ; 00:04:24                           ;
; Total                ; 00:21:58     ; --                      ; --                  ; 01:02:37                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-TG8ITNC  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; DESKTOP-TG8ITNC  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; DESKTOP-TG8ITNC  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; DESKTOP-TG8ITNC  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off DE10Nano -c DE10Nano
quartus_fit --read_settings_files=off --write_settings_files=off DE10Nano -c DE10Nano
quartus_asm --read_settings_files=off --write_settings_files=off DE10Nano -c DE10Nano
quartus_sta DE10Nano -c DE10Nano



