41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 82 44 0 \NUL
Zeo Zhang
22 8 96 76 76 0 \NUL
xzhan214
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 134 452 0 \NUL
On page 3
22 64 496 290 476 0 \NUL
connect the outputs and the inputs
22 448 472 518 452 0 \NUL
On page 3
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 754 476 0 \NUL
I found in_2 and 3 are unrelevant to the output.
22 272 739 354 719 0 \NUL
On page 4-6
22 270 763 609 743 0 \NUL
for 1 and 2, I just changed the signs to chnge gates.
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
22 382 516 766 496 0 \NUL
b_2 is in_0 XOR in_1 b_1 is in_1 XOR b_2 b_0 is always 0
22 41 517 343 497 0 \NUL
So in_4to1 represent the first four binary digit 
22 270 787 655 767 0 \NUL
Two same input to NOR/NAND gate will make it an inverter.
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 98 44 0 \NUL
Slug, Sammy
22 8 96 48 76 0 \NUL
sslug
19 392 168 451 149 0
a0
7 448 496 497 447 0 1
19 424 408 483 389 0
c0
7 496 408 545 359 0 1
7 496 456 545 407 0 1
7 448 376 497 327 0 1
19 424 432 483 413 0
c1
19 424 288 483 269 0
b0
7 496 288 545 239 0 1
7 496 336 545 287 0 1
7 448 256 497 207 0 1
19 424 312 483 293 0
b1
19 344 200 403 181 0
a1
7 400 496 449 447 0 1
19 384 528 443 509 0
d0
19 344 504 403 485 0
d1
7 360 456 409 407 0 1
19 296 456 355 437 0
e1
19 296 424 355 405 0
e0
7 360 408 409 359 0 1
7 400 376 449 327 0 1
7 360 336 409 287 0 1
19 296 288 355 269 0
f1
19 296 248 355 229 0
f0
7 360 288 409 239 0 1
7 400 256 449 207 0 1
19 296 376 355 357 0
g1
19 296 344 355 325 0
g0
7 200 376 249 327 0 1
7 152 376 201 327 0 1
19 136 408 195 389 0
h0
19 96 384 155 365 0
h1
22 279 60 667 40 0 \NUL
Your circuit must use senders to interface with these LEDs.
22 280 32 522 12 0 \NUL
Do not add any circuitry to this page.
1 480 398 497 383
1 480 422 497 431
1 480 278 497 263
1 449 231 448 158
1 480 302 497 311
1 449 471 440 518
1 401 471 400 494
1 352 446 361 431
1 352 414 361 383
1 352 278 361 311
1 352 238 361 263
1 401 231 400 190
1 352 366 449 351
1 352 334 401 351
1 201 351 192 398
1 153 351 152 374
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 82 44 0 \NUL
Zeo Zhang
22 8 96 76 76 0 \NUL
xzhan214
19 468 106 527 87 0
in_3
19 468 138 527 119 0
in_2
19 463 172 522 153 0
in_1
19 469 204 528 185 0
in_0
20 571 106 630 87 0
a_3
20 574 138 633 119 0
a_2
20 574 172 633 153 0
a_1
20 575 204 634 185 0
a_0
20 668 437 727 418 0
b_1
20 667 474 726 455 0
b_0
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
20 128 400 187 381 0
e1
20 128 424 187 405 0
e0
20 128 448 187 429 0
f1
20 128 472 187 453 0
f0
20 128 496 187 477 0
g1
20 128 520 187 501 0
g0
20 128 544 187 525 0
h1
20 128 568 187 549 0
h0
20 35 221 94 202 0
a1
20 34 251 93 232 0
a0
20 128 304 187 285 0
c1
20 128 328 187 309 0
c0
20 128 352 187 333 0
d1
20 128 376 187 357 0
d0
19 330 364 389 345 0
in_1
19 336 451 395 432 0
in_1
19 332 392 391 373 0
in_0
35 430 393 479 344 0 0
20 626 378 685 359 0
b_2
35 543 452 592 403 0 0
14 601 489 650 440
20 33 287 92 268 0
b1
20 36 318 95 299 0
b0
1 576 194 525 194
1 572 96 524 96
1 575 128 524 128
1 575 162 519 162
1 386 354 431 354
1 431 382 388 382
1 476 368 627 368
1 392 441 544 441
1 476 368 544 413
1 589 427 669 427
1 647 464 668 464
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 82 44 0 \NUL
Zeo Zhang
22 8 96 76 76 0 \NUL
xzhan214
20 718 284 777 265 0
c_0
4 625 299 674 250 2 0
5 158 200 207 151 0
5 118 221 167 172 0
5 193 439 242 390 0
3 370 221 419 172 1 0
19 39 185 98 166 0
in_2
19 39 207 98 188 0
in_1
19 51 423 110 404 0
in_0
19 48 352 107 333 0
in_2
19 43 294 102 275 0
in_1
19 39 229 98 210 0
in_0
5 131 281 180 232 0
19 42 266 101 247 0
in_2
19 44 322 103 303 0
in_0
3 372 295 421 246 1 0
5 141 402 190 353 0
19 47 387 106 368 0
in_1
3 372 380 421 331 1 0
19 48 473 107 454 0
in_2
5 125 517 174 468 0
19 48 501 107 482 0
in_1
19 44 543 103 524 0
in_0
3 384 517 433 468 1 0
1 95 175 159 175
1 95 197 119 196
1 107 413 194 414
1 204 175 371 182
1 164 196 371 196
1 95 219 371 210
1 98 256 132 256
1 177 256 373 256
1 99 284 373 270
1 100 312 373 284
1 103 377 142 377
1 104 342 373 341
1 187 377 373 355
1 239 414 373 369
1 104 491 126 492
1 104 463 385 478
1 171 492 385 492
1 100 533 385 506
1 416 196 626 260
1 418 270 626 269
1 418 355 626 279
1 626 288 430 492
1 671 274 719 274
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 82 44 0 \NUL
Zeo Zhang
22 8 96 76 76 0 \NUL
xzhan214
3 427 223 476 174 1 1
19 40 139 99 120 0
in_2
19 45 179 104 160 0
in_1
19 51 423 110 404 0
in_0
19 48 352 107 333 0
in_2
19 43 294 102 275 0
in_1
19 41 222 100 203 0
in_0
19 42 266 101 247 0
in_2
19 44 322 103 303 0
in_0
3 431 287 480 238 1 1
19 47 387 106 368 0
in_1
3 372 380 421 331 1 1
19 48 473 107 454 0
in_2
19 48 501 107 482 0
in_1
19 44 543 103 524 0
in_0
3 382 521 431 472 1 1
3 624 292 673 243 2 1
20 726 274 785 255 0
c_1
3 324 155 373 106 0 1
3 179 273 228 224 0 1
3 215 398 264 349 0 1
3 185 198 234 149 0 1
3 213 443 262 394 0 1
3 203 521 252 472 0 1
1 97 212 428 212
1 99 284 432 262
1 100 312 432 276
1 104 342 373 341
1 104 463 383 482
1 100 533 383 510
1 477 262 625 262
1 473 198 625 253
1 418 355 625 272
1 428 496 625 281
1 670 267 727 264
1 96 129 325 116
1 96 129 325 144
1 101 169 186 159
1 101 169 186 187
1 98 256 180 234
1 98 256 180 262
1 370 130 428 184
1 231 173 428 198
1 225 248 432 248
1 103 377 216 359
1 103 377 216 387
1 107 413 214 404
1 107 413 214 432
1 104 491 204 482
1 104 491 204 510
1 261 373 373 355
1 259 418 373 369
1 249 496 383 496
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 7 63 81 43 0 \NUL
Zeo Zhang
22 8 96 76 76 0 \NUL
xzhan214
20 717 281 776 262 0
c_2
4 555 297 604 248 2 1
19 50 387 109 368 0
in_2
19 48 304 107 285 0
in_1
19 51 220 110 201 0
in_0
19 47 277 106 258 0
in_2
19 47 505 106 486 0
in_2
19 49 442 108 423 0
in_0
19 53 163 112 144 0
in_2
19 48 534 107 515 0
in_1
4 394 191 443 142 1 1
4 400 416 449 367 1 1
4 391 306 440 257 1 1
4 405 523 454 474 1 1
19 46 332 105 313 0
in_0
19 51 190 110 171 0
in_1
19 50 415 109 396 0
in_1
19 49 565 108 546 0
in_0
4 293 223 342 174 0 1
4 208 315 257 266 0 1
4 149 401 198 352 0 1
4 310 349 359 300 0 1
4 164 510 213 461 0 1
4 201 578 250 529 0 1
4 632 297 681 248 0 1
1 109 153 395 152
1 107 180 395 166
1 103 267 392 267
1 106 405 401 391
1 105 432 401 405
1 104 524 406 498
1 440 166 556 258
1 437 281 556 267
1 446 391 556 277
1 451 498 556 286
1 107 210 294 184
1 107 210 294 212
1 339 198 395 180
1 104 294 209 276
1 104 294 209 304
1 102 322 311 310
1 102 322 311 338
1 106 377 150 362
1 106 377 150 390
1 103 495 165 471
1 103 495 165 499
1 105 555 202 539
1 105 555 202 567
1 247 553 406 512
1 210 485 406 484
1 195 376 401 377
1 254 290 392 281
1 356 324 392 295
1 601 272 633 258
1 601 272 633 286
1 678 272 718 271
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
