AArch64 coWRExpNExp+DSB-TLBI-DSB+VMALL
{
pte_x=(valid:0);
0:X1=pte_x;
0:X2=(oa:phy_x);
0:X3=x;
}
P0;
STR X2,[X1]    ;
DSB ISH        ;
TLBI VMALLE1IS ;
DSB ISH        ;
L0:LDR X4,[X3] ;
exists (fault(P0:L0,x,MMU:Translation))
