# 数字逻辑与处理器 问与答

## 数字电路概论知识

#### 1. 什么是模拟信号/数字信号？数字电路的优点？数字电路分析和设计的基本过程？

+ 模拟信号与数字信号：
	- 模拟信号是连续变化的信号
	- 数字信号是离散的信号，是模拟信号经过采样、量化、编码之后的得到的。
	- 模拟信号→时间采样→幅度量化→数字信号
	- 数字信号→数模转换→滤波→模拟信号
+ 数字电路的优点：
	- 集成化程度高
	- 抗噪声能力强
	- 运算功能强大：数值和逻辑运算都可实现
	- 信号的传输和处理更有效更可靠
	- 数字信号便于存储
+ 数字电路的分析：
	- 基础器件→电路结构→抽象计算(算法)：层次由低到高
+ 数字电路的设计：
	- 抽象计算(算法)→电路结构→基础器件：层次由高到低


#### 2. URISC是什么？ISA是什么？有什么作用？

+ URISC：Ultimate Reduced Instruction Set Computer
	- **超级精简指令计算机**
	- 只有一条指令的通用计算机
	- 结构：程序计数器、寄存器、内存地址寄存器、内存数据寄存器
+ ISA：Instruction Set Architecture
	- **指令集体系结构**
	- 硬件与软件之间的接口

#### 3. 冯·诺依曼计算机的结构组成？

+ 输入设备：输入程序和数据
+ 存储器：存放程序、数据和结果
+ 运算器：处理和运算数据
	- ALU：Arithmetic Logical Unit -- 算数逻辑单元
+ 输出设备：输出结果
+ 控制器：实现计算机自动化，指令自动装入和自动执行

#### 4. 数字电路领域有哪些基本原理？

+ 摩尔定律
+ 计算复杂性理论：计算机求解问题的难易程度
	- 时间复杂性：多项式时间，指数型时间不可实现
	- 空间复杂性：占用的空间资源
+ 算法复杂性理论：
	- Kolmogorov算法复杂度(算法复杂度)：最短的程序长度
+ 能耗速度理论：
	- 香农理论：传输1bit数据所需最低能量为0.693kT
	- 海森堡测不准原理→(推出)→传输1bit数据最小开关时间为0.04ps
	- 门级特征尺寸越小，集成度越大，每个开关动作消耗能量急剧上升


## 数的表示与布尔代数

#### 5. 编码与解码？编码有什么特性？为什么使用二进制编码？二进制编码有哪些类别？其他进位计数制？

+ 编码：信息从一种形式转换为另一种形式
+ 解码：编码的逆过程体现
+ 编码的基本特性：
	- 普适性
	- 统一性
	- 结构性
	- 紧凑性
	- 鲁棒性
+ 二进制编码的优点：
	- 容易表示，两种对立的状态
	- 运算简单
+ 二进制编码的分类：
	- 有符号整数编码：
		* 原码：符号位和幅值表示法
		* 反码：负数反码是原码符号位不变、数值位按位取反
		* 补码：负数补码是反码的基础上末位加1
		* 正数原码、反码、补码是一样的
		* 错误问题：
			+ 有符号运算，出现**溢出**(超出表示范围)代表结果错误
			+ 无符号预算：出现**进位**代表结果错误
	- BCD码：二进制表示十进制
		* 一般使用8421码
	- 格雷码：
		* 相邻状态的编码只有一位数字发生变化
	- ASCII码：
		* 采用7位二进制代码对字符进行编码
+ 进位计数制-数制：
	- 基数
	- 数码
	- 位权
+ 位序：
	- MSB：Most Significant Bit，最高有效位
	- LSB：Least Significant Bit，最低有效位


#### 6. 布尔代数中有哪些重要的定理？

+ 德摩根定理/反演律
+ 对偶定律：
	- X+0=X → (对偶) → X*1=X
	- 注意对偶定律中，与和或对偶，0与1对偶，但是变量X不变
+ 多数定理：
	- XY+X'Z+YZ = XY+X'Z
	- 应用：
		* 用于化简逻辑表达式
		* 用于消除竞争冒险
+ 求反函数：
	- 与和或互换，0与1互换，布尔变量求反


* * *
## 组合逻辑分析与设计

#### 7. 组合逻辑如何用布尔代数式表示？得到的布尔代数式如何化简？

+ 组合逻辑标准式：
	- 最小项的或
		* 最小项：包含全部变量(原变量或反变量)的与项，例A'B'CD
	- 最大项的与
		* 最大项：包含全部变量(原变量或反变量)的或项，例A+B'+C'+D
	- 开状态项：使函数为1的所有输入组合
	- 关状态项：使函数为0的所有输入组合
	- 无关项：实际电路中不会出现的项，在真值表中可以取0或1任一值
+ 为什么要化简布尔代数式：
	- 使得形式更简单，功能更明显
	- 门电路更简单，容易实现
	- 节省元件和空间资源
+ 化简布尔代数式的方法：
	- 使用布尔代数的定理
	- 卡诺图化简法：找到能覆盖所有输出取值为1的**本原蕴含项的最小集合**
		* 蕴含项：开状态项集合中的单个元素
		* 本原蕴含项：无法与另一个蕴含项相结合的蕴含项
		* 本质本原蕴含项：
			+ 某元素仅由一个本原蕴含项覆盖，该本原蕴含项一定是本质本原蕴含项
			+ 本质本原蕴含项是最简表达式的一部分
	- 计算机辅助化简：QM算法
		* 搜索本原蕴含项
		* 寻找最小覆盖


#### 8. 给定组合逻辑电路，如何分析其功能？给定一个功能要求，如何设计出满足要求的组合逻辑电路？

+ 组合逻辑的分析：
	- 找出输入输出之间的逻辑表达式
	- 列出真值表
	- 确定电路功能
+ 组合逻辑的设计：
	- 根据功能进行逻辑抽象
	- 列出真值表
	- 化简布尔表达式
	- 确定电路结构
	- 映射成基础器件


#### 9. 多位加法器的串行和并行各有什么优缺点？

+ 串行加法器
	- 优点：电路简单，使用器件少
	- 缺点：位间进位是串行进行的，第i位的加法必须等到低位进位到来后才能进行
+ 并行加法器
	- 电路复杂
	- 运算速度快
+ 超前进位(CLA，Carry Look Ahead)
	- 理论上，CLA可以做出任何字长的全超前进位并行加法器
	- 受到门电路**扇入**、**扇出**的限制，单级CLA的位数有限
	- 解决方法：
		* 多个超前进位并行加法器串联
		* 多级超前进位并行加法器


#### 10. 常用的开关电路有哪些？

+ CMOS
	- 与门
	- 非门
	- 或门
	- 与非门
	- 或非门
+ 传输门

	![image](https://raw.githubusercontent.com/charlesliucn/summer-review/master/04-%E6%95%B0%E5%AD%97%E9%80%BB%E8%BE%91%E4%B8%8E%E5%A4%84%E7%90%86%E5%99%A8%E5%9F%BA%E7%A1%80/figures/P1.png?token=AYGNCDVxHjuX3fJlmkXG7GRJtKioeskKks5ZluNgwA%3D%3D)
	
	- 使能信号为1时，两个管子至少一个导通
	- 使能信号为0时，两个管子同时截止
	- 传输门可以用来实现三态门：
		* 状态1：逻辑0
		* 状态2：逻辑1
		* 状态3：高阻态
		* 三态门的应用：总线
+ CMOS漏极开路门
+ 线与：多个门的输出直接相连，实现**与**功能


#### 11. 什么是毛刺？什么是冒险？冒险的分类有哪些？如何消除组合电路中的冒险？逻辑电路中有哪些非理想的因素？

+ 毛刺：
	- 组合逻辑电路输出端的多余脉冲
	- 输出值本应保持不变，但是出现了瞬时变化
+ 冒险：
	- 电路的固有特征，若电路可能产生毛刺，则电路存在冒险
	- 存在冒险的电路是否产生毛刺取决于输入值和电路的电特性
	- 冒险的分类：
		* 静态冒险：输出经历瞬时转换
		* 动态冒险：本应单次跳变的输出信号发生不止一次跳变
		* 无静态冒险，仍可能存在动态冒险
+ 消除静态冒险：
	- 前提：输出的毛刺是单端输入取值变化的结果
	- 方法一：使用多数定理，增加本原蕴含项
	- 方法二：使用采样脉冲
+ 逻辑电路的非理想因素
	- 稳态因素：
		* 逻辑电平：0或1对应的电压范围越宽，抗干扰能力越强
		* 噪声容限：输出电压与输入电压之前的电压差
		* 扇出系数：最坏负载情况下，一个逻辑门能驱动的输入端数目
			+ TTL(晶体管-晶体管逻辑)电路的扇出系数一般小于10
			+ 输出系数增大，负载电容增大，工作速度大幅下降
	- 动态因素：
		* 速度：逻辑门的输出状态转换时间
		* 延时：逻辑门输入发生变化到输出发生变化所用时间
			+ 最小值
			+ 平均值
			+ 最大值
			+ 坏处：可能导致冒险的存在
			+ 好处：利用延时产生脉冲整形器
		* 功耗：CMOS理想情况下静态功耗为0，但由开关电流和短路电流会引起动态功耗
			+ 降低功耗方法：降低电路电压和频率，但是导致工作速度下降

## 时序逻辑设计与有限状态机

#### 12. 什么是时序逻辑电路？时序逻辑电路的时钟是什么？时钟信号如何产生？什么是有限状态机？有限状态机的分类？

+ 时序逻辑电路：
	- 定义：任一时刻输出不仅取决于当前的输入信号，还有原来的状态有关
	- 特征：时序逻辑电路必须含有具有记忆功能的存储器件
	- 过程的离散化是为了充分利用数字信号处理的简单快捷高效
+ 时钟：分布于包含记忆元件电路中的一个周期信号
	- 同步：保证所有元件在同一时刻改变状态
		* 时钟域：所有同步于同一个时钟信号的信号集合
	- 异步：不使用同一时钟信号
		* 跨时钟域：在两个不同的时钟域之间传递数据
	- 特性参数：
		* 周期/频率
		* 占空比
		* 摆率
		* 上升时间和下降时间
	- 时钟信号的产生：
		* 环形振荡器(电电53题)：奇数个反相器头尾相连构成
	- 亚稳态：值可能是1也可能是0
		* 亚稳态不能避免
		* 合理设计容忍亚稳态：同步器/异步FIFO
+ 有限状态机：
	- 输入集合和输出集合都是有限的，状态的数目是有限的
	- 有限状态机可表达为五元组
	- Mealy机：
		* 输出依赖于当前网络状态和当前输入
	- Moore机：
		* 输出只依赖于电路当前状态，与当前输入无关
	- 有限状态机的自启动：
		* FSM处于非正常工作状态时，如果能在无其他干预的情况下，经过若干次状态转换进入正常工作状态
		* 不能自启动的电路可以通过增加组合电路实现自启动，将某个无用状态的次态改变，使其进入正常工作状态


#### 13. 基本的时序逻辑单元有哪些？

+ 锁存器：任意时刻连续监测输入，并改变输出状态，与时钟信号无关(具有**透明性**)
	- 时间参数：
		* 最小脉宽：输入信号保持有效的最短时间
		* 延时：输入信号变化，导致输出信号改变所需的时间
		* 建立时间：锁存开始前，输入信号应保持不变的最短时间
		* 保持时间：锁存操作后，输入信号应保持不变的最短时间
	- 分类：
		* SR锁存器：Q+ = S + R'Q
		* 门控D锁存器
	- 应用：
		* 计算机或数字信号的输入缓冲电路
		* 防止输入信号到达时间不一致造成竞争与冒险
+ 触发器：仅在时钟信号有效时采样输入，并改变输出状态
	- 主从触发器：
		* 避免锁存器的透明性
		* 触发由时钟信号控制
	- 边沿触发器：
		* 利用时钟上升沿或下降沿进行触发
		* 输出会在触发器固有延时之后立即发生变化
	- 常见四种触发器：
		* RS触发器：Q+ = S + R'Q
		* JK触发器：Q+ = JQ' + K'Q
		* D触发器：Q+ = D
		* T触发器：Q+ = T'Q + TQ'
	- 触发器之间的转换：
		* D→T：D = T'Q + TQ'
		* D→JK：D = JQ'+K'Q
		* D→RS：D = S + R'Q
+ 时钟约束：
	- 相关物理量：
		* 时钟周期T
		* 建立时间t_setup
		* 保持时间t_hold
		* 时钟漂移t_skew：同一时钟信号到达两个不同时序单元时钟不一致
	- 不考虑时钟漂移：
		* 建立时间约束：T≥t_cq + t_com_max + t_setup
		* 保持时间约束：t_cq + t_com_min ≥ t_hold
	- 考虑时钟漂移：
		* 建立时间约束：T≥t_cq + t_com_max + t_setup + t_skew
		* 保持时间约束：t_cq + t_com_min - t_skew ≥ t_hold


#### 14. 给定同步时序电路，如何分析其功能？给定一个功能要求，如何设计出满足要求的同步时序电路？(与第8题是镜像问题)

+ 同步时序电路的分析方法：
	- 根据电路写出触发器**激励方程**(触发器的输入端表示)
	- 将激励方程代入触发器**特性方程**(现态和输入信号的函数)得到**次态方程**(触发器的下一状态是什么)
	- 按照电路图得到**输出方程**(有限状态机的输出逻辑布尔表达式)
	- 根据次态方程和输出方程得到状态表
	- 根据状态表得到时序电路状态图
	- 根据状态图画出时序图
	- 最后确定电路行为和功能
+ 同步时序电路的设计方法：
	- 确定输入输出，抽象出一个有限状态机
	- 对状态进行化简
		* 行匹配技术(匹配：对具有相同次态和输出的行进行合并)
		* 蕴含表技术
	- 对状态进行分配
		* 顺序编码：一般顺序/格雷码顺序
		* 随机编码
		* 单点编码
		* 面向输出的编码
		* 最小位变化法
		* 基于次态和输入输出准则法
	- 确定激励方程与输出方程
	- 画出两级或多级逻辑电路图

#### 15. 典型的时序逻辑电路有哪些？

+ 寄存器
	- 存储寄存器：仅用于存储
	- 移位寄存器：移位+存储
		* 按照移位方向：左移、右移、双向移位寄存器
		* 按照输入输出串并行：并入并出、串入并出、串入串出、并入串出
		* 串行输出：仅最后一个单元存储值可以输出
		* 并行输出：所有触发器存储值可见，输出端数目与触发器数目成正比
+ 计数器
	- 作用：记录输入脉冲个数
	- 定义：能够记录的最大值称为模
	- 应用：定时、分频、数字运算等
	- 分类：
		* 工作方式：同步、异步
		* 功能：加减、进制计数器等
	- 典型的计数器：
		* 加法/减法计数器
		* 特殊进制计数器(模n的计数器)
	- 基于移位寄存器的计数器：
		* 环形计数器：移位寄存器的串行输出接回串行输入
			+ N个触发器，N个不同状态，模为N
		* 扭环形计数器：移位寄存器的串行输出取反接回串行输入
			+ N个触发器，2N个不同状态，模为2N
			+ 比环形计数器模增加一倍


## 计算机指令系统

