# Задачи домашнего задания 02

## 01_edge_and_pulse_detection

Напишите детектор однотактового сигнала (010).

Для формата вывода посмотрите
`$display` в файле `testbench.sv`.

## 02_single_and_double_rate_fibonacci

Сделайте модуль, который генерирует 2 числа Фибоначчи за такт.

## 03_serial_adder_using_logic_operations_only

Напишите последовательный сумматор, используя только операторы `^` (XOR), `|` (OR),
`&` (AND) и `~` (NOT).

Информацию про однобитный полный сумматор можно найти в книге Харрис и Харрис
или на [Википедии](https://en.wikipedia.org/wiki/Adder_(electronics)#Full_adder).

Для формата вывода посмотрите
`$display` в файле `testbench.sv`.

## 04_serial_adder_with_vld

Напишите модуль, реализующий последовательное сложение двух чисел (сложение
одной пары бит за такт). У модуля есть входы `a` и `b`, выход `sum`.
Также, у модуля есть контрольные сигналы `vld` и `last`.

Сигнал `vld` означает, что входные сигналы являются валидными. Сигнал `last`
означает, что получены последние биты чисел.

Когда `vld` в 1, модуль должен сложить `a` и `b` и выдать сумму `sum`.
Когда `last` в 1, модуль должен выдать сумму и сбросить свое состояние на
начальное, но только если сигнал `vld` тоже в 1, иначе `last` должен игнорироваться.

Когда `rst` в 1, модуль долен сбросить свое состояние на начальное.

## 05_serial_comparator_most_significant_first

Напишите модуль, который последовательно сравнивает 2 числа.

Входы модуля `a` и `b` - это биты от двух чисел, причем старшие биты идут первыми.
Выходы модуля `a_less_b`, `a_eq_b` и `a_greater_b` должны показывать отношение между
`a` и `b`.
Модуль также должен использовать входы `clk` и `rst`.

Для формата вывода посмотрите
`$display` в файле `testbench.sv`.

## 06_serial_comparator_most_significant_first_using_fsm

Напишите последовательный компаратор, аналогичный предыдущему упражнению, но
используя конечный автомат для определения выходов.
Старшие биты приходят первыми.
