1具有減低延遲、傾斜、串音之時脈繞線合成策略應用於多重時脈系統晶片之研究(2/2)
Clock Routing Synthesized Strategies for Reducing Delay, Skew, and Crosstalk in
Multi-Clock SoC (2/2)
計畫類別：個別型計畫
國科會計劃編號：NSC 95-2221-E-343-007
執行期限：95 年 8 月 1 日至 96 年 7 月 31 日
主持人：南華大學資工系 蔡加春教授
一、 中文摘要
時脈延遲與時脈傾斜是影響晶片系統設計的兩個主要
因素。一個系統晶片是由多個 IP 或模組所組成，其時脈網
路可被分割成多重時域的時脈，且每一個子時脈網路亦包
含數個 IP 和模組，而我們也可適時地切換不同時域的時
脈，以降低系統晶片的功率消耗。這樣的時脈網路結構下，
也因此造成時脈繞線在晶片系統設計的複雜性，在時脈合
成中如何達到最小的時脈延遲與時脈傾斜及最低的串音影
響，將是在晶片系統設計扮演關鍵的地位。本專案中，我
們提出了在晶片系統實體設計中之一些時脈繞線策略，包
含有 RLC 延遲模型的連線分析、時脈中點的數值計算法、
結合灰色理論和 DME 的時脈繞線法、RLC 時脈樹中插入
緩衝器的建構和減少時脈樹的串音干擾等。
首先，我們以目前的 RLC 延遲模型做連線分析，利用
RLC 樹的二階轉換函數與數值延遲模型，配合動差與結合
LU 矩陣的分解，提出另一種延遲模型分析，並使用最小平
方曲線逼近法，得到兩個不同阻尼因素的經驗延遲公式。
經實驗結果，在 RLC 線段方面，我們延遲時間比 Elmore,
CPC, IFN 和 LW 等延遲模型絕對誤差總平均準確
15.91%；在 RLC 時脈樹方面，我們比 LW 和 IFN 延遲模
型總平均絕對誤差準確了 3.24%.
接著，我們提出時脈中點的數值計算法，把分佈均勻
的 RLC 等效線段轉換成 RC 等效線段的延遲模型，如此能
使兩子樹的時脈中點尋求可由數值計算法成功地由下往上
找出零傾斜的合成樹，利用此程序可以遞迴方式而建構出
零傾斜多層的 RLC 時脈樹。我們使用 DME 的繞線方法配
合標準例子和 HSPICE 比較延遲的準確度，結果在時脈傾
斜和時脈延遲的絕對誤差分別只有 0.016% 與 0.51%。
進一步，我們完成了 GDME 利用灰色關聯度和 DME
時脈繞線成功地建構出 RLC 時脈樹，首先使用灰色關聯度
分析在晶片系統中的時脈端聚集，藉著各 IP 時脈輸入端的
座標、負載電容、內部的延遲和傾斜等因素來計算時脈端
的配對，然後採用 DME 由下往上及由上往下建構出 RLC
時脈樹，經由標準例子測試，實驗結果顯示 GDME 和
HSPICE 在時脈傾斜和延遲的比較分別只有 0.017% 和
0.2%的誤差，和其它 DME 方法在總連線長度比較總平均
改進 3.58%。
另外，我們提出緩衝器驅動的零傾斜 RLC 時脈樹，結
合了 RLC 延遲模型、零傾斜中點法和緩衝器插入等，我們
利用單元緩衝器來截斷時脈繞線在成長建構中所產生的非
零傾斜的遞增現象，而建構出零傾斜的 RLC 時脈繞線樹，
經由標準例子測試，實驗結果顯示具有插入緩衝器方法在
時脈延遲可改進達 97%，和 LTM-MMM-AWA/DME and
LTM-GMA-AWA/DME 比較在總連線長度分別改進 10%和
2%，和 IDME 比較在最大時脈延遲改善 23.04%。
最後，我們提出耦合管理演算法來減少時脈繞線的串
音，使用兩個 RLC 時脈繞線先分析出有無受串音影響的時
脈傾斜和時脈延遲的參數，並以串音參數大小之判斷值結
合重新繞線的方法，完成最小串音的時脈繞線，實驗證明
顯示此方法在考量串音影響之時脈延遲和傾斜能分別有效
地改善 4.4% and 20%。
關鍵字：單晶片系統，串音，時脈繞線，時脈延遲，
時脈傾斜誤差。
英文摘要
Clock delay and clock skew are critical for SoC
(system-on a chip) design. Since an SoC consists of a number
of IPs (Intellectual properties) and modules, its clock system
may be partitioned into multiple domains each covering several
IPs and modules. We can turn off certain domains to reduce
power consumption in idle modules. Consequently, clock
routing in SoC is complicated and how to synthesize a clock
routing with minimal clock delay, clock skew, and crosstalk is
critical for SoC. In this study, we propose several clock routing
strategies including interconnection analysis of RLC delay
model, numerical-based tapping point search, mixed Grey
theory and DME clock routing, buffered RLC clock tree
construction, and coupling-aware crosstalk reduction for
clock synthesis in SoC physical design.
Firstly, we give the interconnection analysis for few
existed RLC delay models and propose a numerical delay
model based on second-order transfer function of an RLC tree.
Combining LU decomposition matrices associated with
matching moments, we derive two empirical delay formulas for
different damping factors using the least squares curve fitting
to obtain time domain responses of all the branches of an RLC
tree. Compared with SPICE simulation, experimental results
show that our delay model has the accuracy of 15.91% in total
absolute average error to single RLC section than other delay
models, Elmore, CPC, IFN and LW, and the accuracy of
3.24% in total average error to all the sinks in an RLC
interconnected tree than LW and IFN models.
Secondly, we present a new numerical method based on
uniformly distributed RLC model for tapping point search. The
model simplifies an RLC wire to be the equivalent RC-based
delay model such that a tapping point for two RLC-based
subtrees can be accurately formulated in numerical approach.
With the bottom-up recursion for two-based subtrees, tapping
points can be successively determined by the numerical
formulas to form a new zero-skew merged tree. This procedure
is recursively operated and propagated to upgraded levels to
get a zero-skew multi-level RLC clock tree. Benchmarks are
tested by our approach associated with DME algorithm in
linear running time and experimental results compared with
Hspice show the absolute average errors of only 0.016% and
0.51% in skew ratio and critical delay, respectively.
Thirdly, we combine Grey relation with DME, called
GDME, to successfully construct the RLC clock tree. Grey
relational analysis is first used to predefine the clustering
match of clock sinks in SoC. The parameters of each IP’s clock
sink, location, capacitive load, intrinsic delay, and intrinsic
skew are accounted into the determination of each pair-sink
matching. Then, DME algorithm based on bottom-up and
3綜合以上之相關研究所述，在考量 RLC 連線
模型下，SoC 的多重時脈繞線工作具有相當的複雜
度。對完成的多重時脈繞線結果作串音干擾檢測與補
救解決策略，這對 SoC 系統效能仍具有關鍵性的技
術與目標。
最後，重新審視與驗證在 RLC 連線延遲方法下
之多時脈樹合成方法效能，同時整合現有積體電路設
計流程與強化 SoC 電腦輔助設計自動化技術，得到
最佳的時脈繞線效能。
三、 研究方法及成果
我們提出五個時脈繞線合成策略來配合時脈合
成設計，如圖三之流程，從實際的晶片設計流程來建
立一些經驗法則，結合 physical placement & routing，
以 Synopsys 的 Astro 先完成 placement 工作，建置適
當的 clock tree，最後完成較佳的 clock 繞線。完成繞
線後，再抽取 clock tree 所有的電路參數資訊等，經
timing 的分析與評估其 clock path delay 與 clock skew
是否符合系統的要求，如果有任何未滿足之處，則回
到 clock planning & tree synthesis 重新作調整與評
估，及考量對 clock tree 作 buffer 插入與調整 buffer
大小，且更新 netlist。
Define clock tree structure
Placement
Clock tree synthesis
Distributed RLC extraction
and delay timing
calculation
Timing analysis
Timing constraint
satisfied?
End
No
Yes
Logic synthesis
GDME clock routing
with minimal delay and
zero skew
Coupling-aware
RLC-based clock
routing for crosstalk
minimization
Proposed routing
strategies
Numerical-based
tapping point
searching for RLC
clock tree construction
Delay modeling based
on second-order
moment matching
for RLC trees
Zero-skew driven
buffered RLC clock
tree construction
Routing
圖三 積體電路時脈合成設計流程
首先，我們以目前的 RLC 延遲模型做連線分析，
利用 RLC 樹的二階轉換函數與數值延遲模型，配合
動差與結合 LU 矩陣的分解，提出另一種延遲模型分
析，並使用最小平方曲線逼近法，得到兩個不同阻尼
因素的經驗延遲公式。經實驗結果，如圖四(a)在 RLC
線段方面，我們延遲時間比 Elmore [15]、CPC [16]、
IFN [2] 和 LW[17]等延遲模型絕對誤差總平均準確
15.91%；在圖四(b)RLC 時脈樹方面，我們比 LW 和
IFN 延遲模型總平均絕對誤差準確了 3.24%。
接著，我們提出時脈中點的數值計算法，把分佈
均勻的 RLC 等效線段轉換成 RC 等效線段的延遲模
型，如此能使兩子樹的時脈中點尋求可由數值計算法
成功地由下往上找出零傾斜的合成樹，利用此程序可
以遞迴方式而建構出零傾斜多層的 RLC 時脈樹。我
們使用 DME 的繞線方法配合標準例子和 HSPICE 比
較延遲的準確度，結果在表 1 顯示時脈傾斜和時脈延
遲的絕對誤差如分別只有 0.016% 與 0.51%。
(a)
Comparison of sectional delay for RLC tree
LW
IFN
Ours
0
1
2
3
4
5
6
7
8
1Delay models
Tatal average errors(%)
LW
IFN
Ours
(b)
Single RLC section
Elmore
IFN
CPC
LW Ours
0
5
10
15
20
25
30
35
40
1
Delay models
Total average errors(%)
Elmore
IFN
CPC
LW
Ours
圖四 延遲模型絕對誤差比較
表 1 時脈傾斜和時脈延遲的絕對誤差
Ours HspiceBench-
marks
#
Sinks Delay(ps) Skew CPU(s) Delay(ps) Skew(ps) Ratio(%)
Error
(%)
r1 267 40383.58 0 0.031 40408 7 0.017 -0.06
r2 598 107174.53 0 0.125 107210 50 0.046 -0.03
r3 862 161620.94 0 0.156 161560 30 0.018 0.04
r4 1903 473502.92 0 0.469 473000 100 0.021 0.10
r5 3101 802415.55 0 1.171 801260 20 0.002 2.24
Pri1 269 4883.19 0 0.047 4849.5 0.2 0.004 0.69
Pri2 603 20013.75 0 0.094 19928 1 0.005 0.43
Absolute
average - - 0.299 - - 0.016 0.51
進一步，我們完成了 GDME 利用灰色關聯度和
DME 時脈繞線成功地建構出 RLC 時脈樹，首先使用
灰色關聯度分析在晶片系統中的時脈端聚集，藉著各
IP 時脈輸入端的座標、負載電容、內部的延遲和傾斜
等因素來計算時脈端的配對，然後採用 DME 由下往
上及由上往下建構出 RLC 時脈樹，經由標準例子測
試，實驗結果在表 2 顯示 GDME 和 HSPICE 在時脈
傾斜和延遲的比較分別只有 0.017% 和 0.2%的誤
差，和其它 DME 方法在總連線長度比較總平均改進
3.58%。
表 2 GDME 和 HSPICE 在時脈傾斜和延遲的比較
Ours GDME Hspice
Bench-
marks
#
Sinks Cost
(mm)
Delay
(ps)
Skew
(ps)
Delay
(ps)
Skew
(ps)
Skew
ratio
(%)
Delay
error
(%)
Pri1 269 130.7 4870.07 0 4831 0.2 0.004 0.79
Pri2 603 347.9 18538.91 0 18459 0 0 0.43
r1 267 1433.9 42451.56 0 42486 5 0.012 -0.08
r2 598 2902.9 114132.49 0 114160 80 0.070 -0.02
r3 862 3670.7 158598.84 0 158520 10 0.006 0.05
r4 1903 7578.3 460173.06 0 459710 110 0.024 0.10
r5 3101 10916.9 772744.89 0 771680 20 0.003 0.14
Absolute
average - - - - - 0.017 0.20
另外，我們提出緩衝器驅動的零傾斜 RLC 時脈
樹，結合了 RLC 延遲模型、零傾斜中點法和緩衝器
插入等，我們利用單元緩衝器來截斷時脈繞線在成長
5研究成果與論文發表
The proposed RLC delay model is based on second-order moment matching for RLC trees and derives two
empirical formulas for delay calculation. Our approach combines the distributed loop matrices and decomposes them to
be the expression matching moments with LU matrices. Experimental results are published in [19, 20]. For the results,
we always get the most accurate in propagation delay compared with Hspice. And, our delay model has more accurate
than existing delay models, Elmore, CPC, IFN and LW, about 15.91% in total absolute average error in single RLC
section and more accurate than LW and IFN about 3.24% in total average error to all the sinks in RLC interconnect tree.
But, we find that the delay models adopted by CPC and IFN are dedicated for transmission lines. Thus, our delay model
is suitable for general RLC wires in clock synthesis while CPC and IFN are for transmission lines.
19. Chia-Chun Tsai, Jan-Ou Wu, Chung-Chieh Kuo, Trong-Yen Lee, and Rong-Shue Hsiao“Delay Modeling Based
on Second-Order Moment Matching for RLC Trees,”The 17th VLSI Design/CAD Symposium, pp. 449-452, Aug.
2006.
20. Chia-Chun Tsai, Jan-Ou Wu, Trong-Yen Lee, and Rong-Shue Hsiao, “Delay Modeling for RLC Trees with LU
Decomposition Matrice,” IEEE The Fourth International Conference on Information Technology and
Applications (ICITA), pp. 688-692, Jan. 2007.
The proposed approach of numerical-based tapping point searching is based on uniformly distributed RLC model
that simplifies the RLC wire to be the equivalent RC-based delay model such that the numerical-based tapping point
search for RLC clock tree is not difficult. We have proved that the numerical-based tapping point search associated with
the DME approach can construct an exact zero-skew multi-level RLC clock tree. Experimental results for benchmarks
have been published in [21, 22]. They show that our approach associated with DME algorithm compared with Hspice
are 0.016% and 0.51% in skew ratio and critical delay, respectively, in absolute average error.
21. Jan-Ou Wu, Chia-Chun Tsai, Yu-Ting Hsieh, Chung-Chieh Kuo, and Trong-Yen Lee, “Exact Zero-Skew
RLC Clock Tree Construction Based on Tapping Point Numerical Search,”The 17th VLSI Design/CAD
Symposium, pp. 461-464, Aug. 2006.
22. Chia-Chun Tsai, Jan-Ou Wu, Yu-Ting Hsieh, Chung-Chieh Kuo, and Trong-Yen Lee, “Tapping point
Numerical-Based Search for Exact Zero-Skew RLC Clock Tree Construction,”IEEE Asia Pacific Conference on
Circuits and Systems (APCCAS), pp. 813-816, Dec. 2006.
The proposed GDME clock routing algorithm associates all the parameters, intrinsic delay, intrinsic skew,
capacitive load, and locations of each clock sink of an IP in SoC with Grey relational analysis as well as the DME
approach to construct a zero-skew RLC clock tree. Grey relational analysis is used to predefine the clustering match of
clock sinks and the DME based on bottom-up and top-down phases is used for clock tree construction. Experimental
results are published in [23, 24]. The results demonstrate that the GDME improves up to 3.58% for total average in
terms of total wire length compared with other improved DME algorithms. And, the results compared with Hspice are
0.017% and 0.2% absolute average error in terms of skew and delay, respectively.
23. Chia-Chun Tsai, Jan-Ou Wu, Yu-Ting Hsieh, Trong-Yen Lee, and Rong-Shue Hsiao, “RLC Clock Tree
Construction Based on DME Algorithms Associated with Grey Relational Cluster,” IEEE The Fourth
1出席國際會議研討心得報告
南華大學資工系 蔡加春 教授
國科會專題計畫補助：NSC 95-2221-E-343-007，2006/8~2007/7
NSC 94-2215-E-343-001，2005/8~2006/7
具有減低延遲、傾斜、串音之時脈繞線合成策略應用於多重時脈系統晶片之研究(1/2-2/2)
Clock Routing Synthesized Strategies for Reducing Delay, Skew, and Crosstalk in
Multi-Clock SoC (1/2-2/2)
 2007年資訊技術與應用國際研討會 (ICITA 2007)
資訊技術與應用國際研討會（ICITA---International Conference on Information
Technology & Applications）是一個高品質又專業的技術研討會，它提供給此領域
的業界、學術界及資訊技術系統應用者等經驗交流的機會。，引起熱烈的迴響
與好評。今年是第四屆 ICITA 國際研討會（ICITA2007），於 2007 年 1 月 15-18
日在中國黑龍江省哈爾濱（Harbin）之黑龍江大學國際學生大樓會議中心舉行，
國內有七位學者前往發表論文。
本年國際研討會計有來自世界各地 11 個國家專家學者投稿，但只有 150 篇
論文被接受在會議上發表，這些被接受論文分布於兩天半與三個 meeting rooms
舉行，包含 20 regular lecture sessions。本人計有兩篇論文 lectures 在會中發表。
 Chia-Chun Tsai, Jan-Ou Wu, Yu-Ting Hsieh, Trong-Yen Lee, and Rong-Shue Hsiao, “RLC
Clock Tree Construction Based on DME Algorithms Associated with Grey Relational Cluster,” 
IEEE The Fourth International Conference on Information Technology and Applications
(ICITA), pp. 706-711, Jan 15-18, 2007, Harbin. (Paper ID:1615)
 Chia-Chun Tsai, Jan-Ou Wu, Chung-Chieh Kuo, Trong-Yen Lee, and Rong-Shue Hsiao,
“Delay Modeling for RLC Trees with LU Decomposition Matrice,” IEEE The Fourth
International Conference on Information Technology and Applications (ICITA), pp. 688-692,
Jan 15-18, 2007, Harbin. (Paper ID:1611)
3APCCAS 於 2006 年 12 月 4-7 日在新加 (Singapore) 的 Grand Copthorne
Waterfront 旅館舉行，會議主題為"The Ever Evolving Circuits and Systems"，會
議主題最高指導主席為劉濱達教授，國內有十幾位學者前往發表論文，本人與
蕭培墉教授一同前往。
本年國際研討會計有來自世界各地大量文章投稿，但只有 500 篇論文被接受
在會議上發表，這些被接受論文分布於三整天與七個 meeting rooms 舉行，包含
51 regular lecture sessions, 22 special lecture sessions, and 1 regular poster session，
可見會議內容之豐富。另有兩場 Keynote talks，Prof. Liu Rueywen of the University
of Notre Dame : MIMO Wireless Communication with (Strong) Interferences:
Channel-Design for Interference-Free and Optimal Capacity 及 Dr. Tetsuro Itakura
of Toshiba Corporation: Trend of Analog Circuits and Low-Voltage Design,
respectively.
本人計有兩篇 lectures 在會中發表，還擔任 session chair.
 Chia-Chun Tsai, Jan-Ou Wu, Yu-Ting Shieh, Chung-Chieh Kuo, and Trong-Yen Lee, “Tapping
Point Numerical-Based Search for Exact Zero-Skew RLC Clock Tree Construction,”IEEE
Asia-Pacific Conference on Circuits and Systems, pp. 813-816, Dec. 4-7, 2006, Singapore.
(Paper ID:170)
 Chia-Chun Tsai, Jan-Ou Wu, Trong-Yen Lee, and Rong-Shue Hsiao, “Propagation Delay
Minimization on RLC-Based Bus with Repeater Insertion,”IEEE Asia-Pacific Conference on
Circuits and Systems, pp. 1287-1290, Dec. 4-7, 2006, Singapore. (Paper ID:167)
5本人計有一篇 lecture (Paper ID:1523，Chia-Chun Tsai, Jan-Ou Wu, Chien-Wen Kao,
Trong-Yen Lee, and Rong-Shue Hsiao, “Coupling Aware RLC-Based Clock Routings for Crosstalk
Minimization,”) 與兩篇 posters (Paper ID:1668，Chia-Chun Tsai, Huang-Chi Chou, Trong-Yen
Lee, and Rong-Shue Hsiao, “A Single Chip Image Sensor Embedded Smooth Spatial Filter with
A/D Conversion,”。 Paper ID:2205，Chun-Ying Lai, Shyh-Kang Jeng, Yao-Wen Chang, and
Chia-Chun Tsai,“Inductance Extraction for General Interconnect Structures,”)在會中發表。
此行參加研討會，與來自世界各地之國際學者相互交流，藉此了解他們研
究方向與成果，並帶回大會相關資料與論文摘要及光碟片，及與一些國際學者
與業界交流經驗。感謝國科會計畫所補助之機票與註冊費；雖然生活經費透支
不少，但也有更豐碩的收穫。
 2005年單晶片設計國際會議 (ISOCC 2005)
單晶片設計國際會議（ISOCC---International SoC Design Conference）是一
個高品質又專業的技術研討會，它提供給此領域的工業界、學術界及單晶片設
計與系統技術應用者等經驗交流的機會。此 ISOCC 研討會於 1992 年發源於韓
國，每年十月下旬都在韓國首都首爾市舉行，為單晶片設計重要的國際會議之
一，也引起熱烈的迴響與好評。
7此次台灣有五位學者與研究單位參加此研討會，發表五篇文章。我的口頭
論文發表安排於 10/20 下午 1:50 至 2:10，題目為「A Current-Mode CMOS Image Sensor
Based on Smooth Spatial Filter」，與會學者高度參與討論，尤其 Session 主持人韓國漢
陽大學 Jeongjin Roh 教授更是對我們的晶片設計的技術頗有興趣，屢次詢問到深
層關鍵技術。
