
IR_REMOTE.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000018  00800100  000002ac  00000340  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002ac  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000f  00800118  00800118  00000358  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000358  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000388  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000068  00000000  00000000  000003c4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a8c  00000000  00000000  0000042c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008a3  00000000  00000000  00000eb8  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000004fa  00000000  00000000  0000175b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000e8  00000000  00000000  00001c58  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004ae  00000000  00000000  00001d40  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000111  00000000  00000000  000021ee  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000058  00000000  00000000  000022ff  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	6f c0       	rjmp	.+222    	; 0xe4 <__vector_1>
   6:	00 00       	nop
   8:	5e c0       	rjmp	.+188    	; 0xc6 <__bad_interrupt>
   a:	00 00       	nop
   c:	5c c0       	rjmp	.+184    	; 0xc6 <__bad_interrupt>
   e:	00 00       	nop
  10:	5a c0       	rjmp	.+180    	; 0xc6 <__bad_interrupt>
  12:	00 00       	nop
  14:	58 c0       	rjmp	.+176    	; 0xc6 <__bad_interrupt>
  16:	00 00       	nop
  18:	56 c0       	rjmp	.+172    	; 0xc6 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	54 c0       	rjmp	.+168    	; 0xc6 <__bad_interrupt>
  1e:	00 00       	nop
  20:	52 c0       	rjmp	.+164    	; 0xc6 <__bad_interrupt>
  22:	00 00       	nop
  24:	50 c0       	rjmp	.+160    	; 0xc6 <__bad_interrupt>
  26:	00 00       	nop
  28:	4e c0       	rjmp	.+156    	; 0xc6 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	4c c0       	rjmp	.+152    	; 0xc6 <__bad_interrupt>
  2e:	00 00       	nop
  30:	4a c0       	rjmp	.+148    	; 0xc6 <__bad_interrupt>
  32:	00 00       	nop
  34:	48 c0       	rjmp	.+144    	; 0xc6 <__bad_interrupt>
  36:	00 00       	nop
  38:	46 c0       	rjmp	.+140    	; 0xc6 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	44 c0       	rjmp	.+136    	; 0xc6 <__bad_interrupt>
  3e:	00 00       	nop
  40:	43 c0       	rjmp	.+134    	; 0xc8 <__vector_16>
  42:	00 00       	nop
  44:	40 c0       	rjmp	.+128    	; 0xc6 <__bad_interrupt>
  46:	00 00       	nop
  48:	3e c0       	rjmp	.+124    	; 0xc6 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	3c c0       	rjmp	.+120    	; 0xc6 <__bad_interrupt>
  4e:	00 00       	nop
  50:	3a c0       	rjmp	.+116    	; 0xc6 <__bad_interrupt>
  52:	00 00       	nop
  54:	38 c0       	rjmp	.+112    	; 0xc6 <__bad_interrupt>
  56:	00 00       	nop
  58:	36 c0       	rjmp	.+108    	; 0xc6 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	34 c0       	rjmp	.+104    	; 0xc6 <__bad_interrupt>
  5e:	00 00       	nop
  60:	32 c0       	rjmp	.+100    	; 0xc6 <__bad_interrupt>
  62:	00 00       	nop
  64:	30 c0       	rjmp	.+96     	; 0xc6 <__bad_interrupt>
  66:	00 00       	nop
  68:	2e c0       	rjmp	.+92     	; 0xc6 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	2c c0       	rjmp	.+88     	; 0xc6 <__bad_interrupt>
  6e:	00 00       	nop
  70:	2a c0       	rjmp	.+84     	; 0xc6 <__bad_interrupt>
  72:	00 00       	nop
  74:	28 c0       	rjmp	.+80     	; 0xc6 <__bad_interrupt>
  76:	00 00       	nop
  78:	26 c0       	rjmp	.+76     	; 0xc6 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	24 c0       	rjmp	.+72     	; 0xc6 <__bad_interrupt>
  7e:	00 00       	nop
  80:	22 c0       	rjmp	.+68     	; 0xc6 <__bad_interrupt>
  82:	00 00       	nop
  84:	20 c0       	rjmp	.+64     	; 0xc6 <__bad_interrupt>
  86:	00 00       	nop
  88:	1e c0       	rjmp	.+60     	; 0xc6 <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e1       	ldi	r29, 0x10	; 16
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	ec ea       	ldi	r30, 0xAC	; 172
  a0:	f2 e0       	ldi	r31, 0x02	; 2
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a8 31       	cpi	r26, 0x18	; 24
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
  b2:	21 e0       	ldi	r18, 0x01	; 1
  b4:	a8 e1       	ldi	r26, 0x18	; 24
  b6:	b1 e0       	ldi	r27, 0x01	; 1
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	a7 32       	cpi	r26, 0x27	; 39
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	e2 d0       	rcall	.+452    	; 0x288 <main>
  c4:	f1 c0       	rjmp	.+482    	; 0x2a8 <_exit>

000000c6 <__bad_interrupt>:
  c6:	9c cf       	rjmp	.-200    	; 0x0 <__vectors>

000000c8 <__vector_16>:
unsigned char get_IR_Code (void) {
	return IR_Code[2];
}

void clear_IR_Code (void) {
	IR_Code[2] = 0;
  c8:	1f 92       	push	r1
  ca:	0f 92       	push	r0
  cc:	0f b6       	in	r0, 0x3f	; 63
  ce:	0f 92       	push	r0
  d0:	11 24       	eor	r1, r1
  d2:	f8 94       	cli
  d4:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <IR_State>
  d8:	78 94       	sei
  da:	0f 90       	pop	r0
  dc:	0f be       	out	0x3f, r0	; 63
  de:	0f 90       	pop	r0
  e0:	1f 90       	pop	r1
  e2:	18 95       	reti

000000e4 <__vector_1>:
  e4:	1f 92       	push	r1
  e6:	0f 92       	push	r0
  e8:	0f b6       	in	r0, 0x3f	; 63
  ea:	0f 92       	push	r0
  ec:	11 24       	eor	r1, r1
  ee:	0b b6       	in	r0, 0x3b	; 59
  f0:	0f 92       	push	r0
  f2:	2f 93       	push	r18
  f4:	3f 93       	push	r19
  f6:	8f 93       	push	r24
  f8:	9f 93       	push	r25
  fa:	ef 93       	push	r30
  fc:	ff 93       	push	r31
  fe:	f8 94       	cli
 100:	82 b7       	in	r24, 0x32	; 50
 102:	80 93 1f 01 	sts	0x011F, r24	; 0x80011f <IR_TimeCount>
 106:	12 be       	out	0x32, r1	; 50
 108:	78 94       	sei
 10a:	80 91 1e 01 	lds	r24, 0x011E	; 0x80011e <IR_State>
 10e:	81 30       	cpi	r24, 0x01	; 1
 110:	51 f0       	breq	.+20     	; 0x126 <__vector_1+0x42>
 112:	18 f0       	brcs	.+6      	; 0x11a <__vector_1+0x36>
 114:	82 30       	cpi	r24, 0x02	; 2
 116:	e1 f0       	breq	.+56     	; 0x150 <__vector_1+0x6c>
 118:	6f c0       	rjmp	.+222    	; 0x1f8 <__vector_1+0x114>
 11a:	81 e0       	ldi	r24, 0x01	; 1
 11c:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <IR_State>
 120:	10 92 1f 01 	sts	0x011F, r1	; 0x80011f <IR_TimeCount>
 124:	69 c0       	rjmp	.+210    	; 0x1f8 <__vector_1+0x114>
 126:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 12a:	8f 3a       	cpi	r24, 0xAF	; 175
 12c:	70 f0       	brcs	.+28     	; 0x14a <__vector_1+0x66>
 12e:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 132:	89 3d       	cpi	r24, 0xD9	; 217
 134:	50 f4       	brcc	.+20     	; 0x14a <__vector_1+0x66>
 136:	82 e0       	ldi	r24, 0x02	; 2
 138:	80 93 1e 01 	sts	0x011E, r24	; 0x80011e <IR_State>
 13c:	10 92 1f 01 	sts	0x011F, r1	; 0x80011f <IR_TimeCount>
 140:	10 92 21 01 	sts	0x0121, r1	; 0x800121 <IR_BitCount>
 144:	10 92 22 01 	sts	0x0122, r1	; 0x800122 <IR_RxBit>
 148:	57 c0       	rjmp	.+174    	; 0x1f8 <__vector_1+0x114>
 14a:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <IR_State>
 14e:	54 c0       	rjmp	.+168    	; 0x1f8 <__vector_1+0x114>
 150:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <IR_RxBit>
 154:	86 95       	lsr	r24
 156:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <IR_RxBit>
 15a:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 15e:	8d 30       	cpi	r24, 0x0D	; 13
 160:	50 f0       	brcs	.+20     	; 0x176 <__vector_1+0x92>
 162:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 166:	84 31       	cpi	r24, 0x14	; 20
 168:	30 f4       	brcc	.+12     	; 0x176 <__vector_1+0x92>
 16a:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <IR_RxBit>
 16e:	8f 77       	andi	r24, 0x7F	; 127
 170:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <IR_RxBit>
 174:	10 c0       	rjmp	.+32     	; 0x196 <__vector_1+0xb2>
 176:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 17a:	8c 31       	cpi	r24, 0x1C	; 28
 17c:	50 f0       	brcs	.+20     	; 0x192 <__vector_1+0xae>
 17e:	80 91 1f 01 	lds	r24, 0x011F	; 0x80011f <IR_TimeCount>
 182:	86 32       	cpi	r24, 0x26	; 38
 184:	30 f4       	brcc	.+12     	; 0x192 <__vector_1+0xae>
 186:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <IR_RxBit>
 18a:	80 68       	ori	r24, 0x80	; 128
 18c:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <IR_RxBit>
 190:	02 c0       	rjmp	.+4      	; 0x196 <__vector_1+0xb2>
 192:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <IR_State>
 196:	10 92 1f 01 	sts	0x011F, r1	; 0x80011f <IR_TimeCount>
 19a:	80 91 21 01 	lds	r24, 0x0121	; 0x800121 <IR_BitCount>
 19e:	8f 5f       	subi	r24, 0xFF	; 255
 1a0:	80 93 21 01 	sts	0x0121, r24	; 0x800121 <IR_BitCount>
 1a4:	80 91 21 01 	lds	r24, 0x0121	; 0x800121 <IR_BitCount>
 1a8:	87 70       	andi	r24, 0x07	; 7
 1aa:	69 f4       	brne	.+26     	; 0x1c6 <__vector_1+0xe2>
 1ac:	e0 91 21 01 	lds	r30, 0x0121	; 0x800121 <IR_BitCount>
 1b0:	e6 95       	lsr	r30
 1b2:	e6 95       	lsr	r30
 1b4:	e6 95       	lsr	r30
 1b6:	f0 e0       	ldi	r31, 0x00	; 0
 1b8:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <IR_RxBit>
 1bc:	ee 5d       	subi	r30, 0xDE	; 222
 1be:	fe 4f       	sbci	r31, 0xFE	; 254
 1c0:	80 83       	st	Z, r24
 1c2:	10 92 22 01 	sts	0x0122, r1	; 0x800122 <IR_RxBit>
 1c6:	80 91 21 01 	lds	r24, 0x0121	; 0x800121 <IR_BitCount>
 1ca:	80 32       	cpi	r24, 0x20	; 32
 1cc:	a9 f4       	brne	.+42     	; 0x1f8 <__vector_1+0x114>
 1ce:	e3 e2       	ldi	r30, 0x23	; 35
 1d0:	f1 e0       	ldi	r31, 0x01	; 1
 1d2:	82 81       	ldd	r24, Z+2	; 0x02
 1d4:	90 e0       	ldi	r25, 0x00	; 0
 1d6:	80 95       	com	r24
 1d8:	90 95       	com	r25
 1da:	99 27       	eor	r25, r25
 1dc:	23 81       	ldd	r18, Z+3	; 0x03
 1de:	30 e0       	ldi	r19, 0x00	; 0
 1e0:	82 17       	cp	r24, r18
 1e2:	93 07       	cpc	r25, r19
 1e4:	29 f4       	brne	.+10     	; 0x1f0 <__vector_1+0x10c>
 1e6:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <IR_State>
 1ea:	10 92 21 01 	sts	0x0121, r1	; 0x800121 <IR_BitCount>
 1ee:	04 c0       	rjmp	.+8      	; 0x1f8 <__vector_1+0x114>
 1f0:	10 92 1e 01 	sts	0x011E, r1	; 0x80011e <IR_State>
 1f4:	10 92 21 01 	sts	0x0121, r1	; 0x800121 <IR_BitCount>
 1f8:	78 94       	sei
 1fa:	ff 91       	pop	r31
 1fc:	ef 91       	pop	r30
 1fe:	9f 91       	pop	r25
 200:	8f 91       	pop	r24
 202:	3f 91       	pop	r19
 204:	2f 91       	pop	r18
 206:	0f 90       	pop	r0
 208:	0b be       	out	0x3b, r0	; 59
 20a:	0f 90       	pop	r0
 20c:	0f be       	out	0x3f, r0	; 63
 20e:	0f 90       	pop	r0
 210:	1f 90       	pop	r1
 212:	18 95       	reti

00000214 <get_IR_Code>:
 214:	80 91 25 01 	lds	r24, 0x0125	; 0x800125 <IR_Code+0x2>
 218:	08 95       	ret

0000021a <Ext_Int0_Init>:
}

void Ext_Int0_Init() {
	// External Interrupt 0 Enable : PORTD.0
	EICRA	|=	0x02;	// falling edge
 21a:	ea e6       	ldi	r30, 0x6A	; 106
 21c:	f0 e0       	ldi	r31, 0x00	; 0
 21e:	80 81       	ld	r24, Z
 220:	82 60       	ori	r24, 0x02	; 2
 222:	80 83       	st	Z, r24
	EICRB	|=	0x00;
 224:	8a b7       	in	r24, 0x3a	; 58
 226:	8a bf       	out	0x3a, r24	; 58
	EIMSK	|=	0x01;
 228:	89 b7       	in	r24, 0x39	; 57
 22a:	81 60       	ori	r24, 0x01	; 1
 22c:	89 bf       	out	0x39, r24	; 57
	EIFR	|=	0x01;
 22e:	88 b7       	in	r24, 0x38	; 56
 230:	81 60       	ori	r24, 0x01	; 1
 232:	88 bf       	out	0x38, r24	; 56
 234:	08 95       	ret

00000236 <Timer0_Init>:
}

void Timer0_Init() {
	// Timer/Counter0 Control register Clock Select(prescaler 1024)
	// 1/(14745600Hz/1024) = 0.000069s
	TCCR0 = 0x07;	// prescaler 1024
 236:	87 e0       	ldi	r24, 0x07	; 7
 238:	83 bf       	out	0x33, r24	; 51

	// TOIE0 = 0x01, (Timer/Counter0 Overflow Interrupt Enable)
	TIMSK = 0x01;
 23a:	81 e0       	ldi	r24, 0x01	; 1
 23c:	87 bf       	out	0x37, r24	; 55
 23e:	08 95       	ret

00000240 <IR_Init>:
}

void IR_Init()
{
	IR_DDR = 0x00;
 240:	11 ba       	out	0x11, r1	; 17
	Timer0_Init();
 242:	f9 df       	rcall	.-14     	; 0x236 <Timer0_Init>
	Ext_Int0_Init();
 244:	ea cf       	rjmp	.-44     	; 0x21a <Ext_Int0_Init>
 246:	08 95       	ret

00000248 <CPU_Setup>:
 248:	8f ef       	ldi	r24, 0xFF	; 255
unsigned char NUM[6] = {0x00, 0x00, 0x00, 0x00, 0x00, 0x00};
	
unsigned char IR_RxCode;

void CPU_Setup(){
	FND_SEL_DDR = 0xff;
 24a:	87 bb       	out	0x17, r24	; 23
	FND_DB_DDR = 0xff;
 24c:	82 b9       	out	0x02, r24	; 2
 24e:	08 95       	ret

00000250 <FND_Display>:
}

void FND_Display() {
	for (unsigned char k=0; k<2; k++){
 250:	80 e0       	ldi	r24, 0x00	; 0
 252:	17 c0       	rjmp	.+46     	; 0x282 <FND_Display+0x32>
		FND_SEL=DGT[k];
 254:	28 2f       	mov	r18, r24
 256:	30 e0       	ldi	r19, 0x00	; 0
 258:	f9 01       	movw	r30, r18
 25a:	e0 50       	subi	r30, 0x00	; 0
 25c:	ff 4f       	sbci	r31, 0xFF	; 255
 25e:	90 81       	ld	r25, Z
 260:	98 bb       	out	0x18, r25	; 24
		FND_DB=FND[NUM[k]];
 262:	f9 01       	movw	r30, r18
 264:	e8 5e       	subi	r30, 0xE8	; 232
 266:	fe 4f       	sbci	r31, 0xFE	; 254
 268:	e0 81       	ld	r30, Z
 26a:	f0 e0       	ldi	r31, 0x00	; 0
 26c:	ea 5f       	subi	r30, 0xFA	; 250
 26e:	fe 4f       	sbci	r31, 0xFE	; 254
 270:	90 81       	ld	r25, Z
 272:	93 b9       	out	0x03, r25	; 3
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 274:	ef ef       	ldi	r30, 0xFF	; 255
 276:	ff e8       	ldi	r31, 0x8F	; 143
 278:	31 97       	sbiw	r30, 0x01	; 1
 27a:	f1 f7       	brne	.-4      	; 0x278 <FND_Display+0x28>
 27c:	00 c0       	rjmp	.+0      	; 0x27e <FND_Display+0x2e>
 27e:	00 00       	nop
	FND_SEL_DDR = 0xff;
	FND_DB_DDR = 0xff;
}

void FND_Display() {
	for (unsigned char k=0; k<2; k++){
 280:	8f 5f       	subi	r24, 0xFF	; 255
 282:	82 30       	cpi	r24, 0x02	; 2
 284:	38 f3       	brcs	.-50     	; 0x254 <FND_Display+0x4>
		FND_SEL=DGT[k];
		FND_DB=FND[NUM[k]];
		_delay_ms(dTime);
	}
}
 286:	08 95       	ret

00000288 <main>:

int main(void) {
	CPU_Setup();
 288:	df df       	rcall	.-66     	; 0x248 <CPU_Setup>
	IR_Init();
 28a:	da df       	rcall	.-76     	; 0x240 <IR_Init>
	sei();
 28c:	78 94       	sei
	
	while(1) {
		IR_RxCode = get_IR_Code();
 28e:	c2 df       	rcall	.-124    	; 0x214 <get_IR_Code>
 290:	80 93 20 01 	sts	0x0120, r24	; 0x800120 <IR_RxCode>
 294:	e8 e1       	ldi	r30, 0x18	; 24
		NUM[1]=(IR_RxCode >> 4) & 0x0f;
 296:	f1 e0       	ldi	r31, 0x01	; 1
 298:	98 2f       	mov	r25, r24
 29a:	92 95       	swap	r25
 29c:	9f 70       	andi	r25, 0x0F	; 15
 29e:	91 83       	std	Z+1, r25	; 0x01
		NUM[0]=(IR_RxCode)&0x0f;
 2a0:	8f 70       	andi	r24, 0x0F	; 15
 2a2:	80 83       	st	Z, r24
		
		FND_Display();
 2a4:	d5 df       	rcall	.-86     	; 0x250 <FND_Display>
 2a6:	f3 cf       	rjmp	.-26     	; 0x28e <main+0x6>

000002a8 <_exit>:
 2a8:	f8 94       	cli

000002aa <__stop_program>:
 2aa:	ff cf       	rjmp	.-2      	; 0x2aa <__stop_program>
