Timing Analyzer report for cordicphase
Tue Jan  7 19:26:42 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CLOCK'
 13. Slow 1200mV 85C Model Hold: 'i_CLOCK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_CLOCK'
 22. Slow 1200mV 0C Model Hold: 'i_CLOCK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_CLOCK'
 30. Fast 1200mV 0C Model Hold: 'i_CLOCK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; cordicphase                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; i_CLOCK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.27 MHz ; 224.27 MHz      ; i_CLOCK    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; i_CLOCK ; -3.459 ; -252.236         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; i_CLOCK ; 0.432 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; i_CLOCK ; -3.000 ; -163.596                       ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CLOCK'                                                                                                           ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.459 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.379      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.428 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.851      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.230      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.286 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.206      ;
; -3.247 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.082     ; 4.166      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.230 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.578     ; 3.653      ;
; -3.229 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.083     ; 4.147      ;
; -3.216 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.579     ; 3.638      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.210 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.130      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.200 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.120      ;
; -3.172 ; uart1_tx:u_TX|r_PRESCALER[2]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.083     ; 4.090      ;
; -3.169 ; uart1_tx:u_TX|r_PRESCALER[1]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.083     ; 4.087      ;
; -3.153 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.083     ; 4.071      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.129 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.049      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[0]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[1]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[2]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[3]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[4]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[5]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[6]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[7]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.108 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[8]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.080     ; 4.029      ;
; -3.098 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.082     ; 4.017      ;
; -3.085 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.081     ; 4.005      ;
; -3.084 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.082     ; 4.003      ;
; -3.078 ; uart1_tx:u_TX|r_PRESCALER[9]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.577     ; 3.502      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CLOCK'                                                                                                           ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; uart1_rx:u_RX|r_state.IDLE      ; uart1_rx:u_RX|r_state.IDLE      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart1_rx:u_RX|r_state.STOP_BIT  ; uart1_rx:u_RX|r_state.STOP_BIT  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; r_mem_full                      ; r_mem_full                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_mem_index[2]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_mem_index[1]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_wave_count                    ; r_wave_count                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_tx:u_TX|o_BUSY            ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_state.WAIT_LSB                ; r_state.WAIT_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_state.SEND_MSB                ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_state.WAIT_FINAL              ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_TX_START                      ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_rx:u_RX|o_BUSY            ; uart1_rx:u_RX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; r_mem_index[0]                  ; r_mem_index[0]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; r_state.STORE_WORD              ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.500 ; r_mem_index[0]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.793      ;
; 0.518 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.810      ;
; 0.544 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.836      ;
; 0.544 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.836      ;
; 0.544 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.836      ;
; 0.550 ; uart1_rx:u_RX|r_RX_SYNC[1]      ; uart1_rx:u_RX|r_RX_SYNC[2]      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.842      ;
; 0.561 ; uart1_rx:u_RX|o_BUSY            ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.853      ;
; 0.579 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_TX1                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.871      ;
; 0.583 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.875      ;
; 0.584 ; uart1_tx:u_TX|o_BUSY            ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.876      ;
; 0.589 ; uart1_rx:u_RX|o_BUSY            ; s_prev_RX_BUSY                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.881      ;
; 0.628 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.418      ;
; 0.631 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.417      ;
; 0.634 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.420      ;
; 0.638 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.428      ;
; 0.643 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.429      ;
; 0.674 ; r_state.STORE_WORD              ; r_state.STORE_MSB               ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 0.966      ;
; 0.690 ; r_word_buffer[15]               ; r_TX_DATA[7]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.983      ;
; 0.692 ; r_word_buffer[1]                ; r_TX_DATA[1]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.985      ;
; 0.698 ; r_word_buffer[3]                ; r_TX_DATA[3]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 0.991      ;
; 0.727 ; r_word_buffer[0]                ; r_TX_DATA[0]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.020      ;
; 0.727 ; r_word_buffer[4]                ; r_TX_DATA[4]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.020      ;
; 0.736 ; r_word_buffer[10]               ; r_TX_DATA[2]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.101      ; 1.050      ;
; 0.743 ; uart1_tx:u_TX|r_PRESCALER[9]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.101      ; 1.057      ;
; 0.748 ; r_mem_index[1]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.041      ;
; 0.751 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.541      ;
; 0.754 ; uart1_tx:u_TX|r_PRESCALER[10]   ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.100      ; 1.066      ;
; 0.756 ; r_mem_index[0]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.542      ;
; 0.761 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.572      ; 1.545      ;
; 0.763 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; uart1_tx:u_TX|r_PRESCALER[4]    ; uart1_tx:u_TX|r_PRESCALER[4]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[7]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.551      ;
; 0.766 ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[6]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[8]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.059      ;
; 0.770 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.062      ;
; 0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.064      ;
; 0.774 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.560      ;
; 0.783 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.569      ;
; 0.783 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.573      ;
; 0.783 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.574      ; 1.569      ;
; 0.784 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.574      ;
; 0.785 ; s_TX_START                      ; r_state.IDLE                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.079      ; 1.076      ;
; 0.785 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.078      ;
; 0.788 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[5]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.080      ;
; 0.792 ; r_state.STORE_WORD              ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.084      ;
; 0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.081      ; 1.088      ;
; 0.799 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.091      ;
; 0.800 ; s_TX_START                      ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.092      ;
; 0.804 ; uart1_rx:u_RX|r_BIT_INDEX[2]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.572      ; 1.588      ;
; 0.810 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.102      ;
; 0.820 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.112      ;
; 0.821 ; r_state.WAIT_LSB                ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.113      ;
; 0.824 ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.579      ; 1.615      ;
; 0.833 ; s_prev_RX_BUSY                  ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.125      ;
; 0.860 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|o_TX_LINE         ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.152      ;
; 0.862 ; r_state.SEND_LSB                ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.154      ;
; 0.870 ; r_state.STORE_WORD              ; r_state.WAIT_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.162      ;
; 0.879 ; r_state.SEND_LSB                ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.171      ;
; 0.885 ; r_state.WAIT_TX1                ; r_state.SEND_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.080      ; 1.177      ;
; 0.899 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.578      ; 1.689      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 240.1 MHz ; 240.1 MHz       ; i_CLOCK    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_CLOCK ; -3.165 ; -228.304        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_CLOCK ; 0.382 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_CLOCK ; -3.000 ; -163.596                      ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CLOCK'                                                                                                            ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.165 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.625      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.089      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -3.079 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 4.008      ;
; -2.981 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.076     ; 3.907      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.974 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.903      ;
; -2.959 ; uart1_tx:u_TX|r_PRESCALER[2]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.076     ; 3.885      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.958 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.887      ;
; -2.957 ; uart1_tx:u_TX|r_PRESCALER[1]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.076     ; 3.883      ;
; -2.952 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.544     ; 3.410      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.949 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.542     ; 3.409      ;
; -2.947 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.075     ; 3.874      ;
; -2.896 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.076     ; 3.822      ;
; -2.866 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.075     ; 3.793      ;
; -2.862 ; uart1_tx:u_TX|r_PRESCALER[9]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.544     ; 3.320      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.848 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.777      ;
; -2.844 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.072     ; 3.774      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.831 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.760      ;
; -2.813 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.073     ; 3.742      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CLOCK'                                                                                                            ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; uart1_rx:u_RX|r_state.IDLE      ; uart1_rx:u_RX|r_state.IDLE      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart1_rx:u_RX|r_state.STOP_BIT  ; uart1_rx:u_RX|r_state.STOP_BIT  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; r_mem_full                      ; r_mem_full                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_mem_index[2]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_mem_index[1]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_wave_count                    ; r_wave_count                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_tx:u_TX|o_BUSY            ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_state.WAIT_LSB                ; r_state.WAIT_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_state.SEND_MSB                ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_state.WAIT_FINAL              ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_TX_START                      ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_rx:u_RX|o_BUSY            ; uart1_rx:u_RX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; r_mem_index[0]                  ; r_mem_index[0]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; r_state.STORE_WORD              ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.466 ; r_mem_index[0]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.733      ;
; 0.478 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.745      ;
; 0.498 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.765      ;
; 0.498 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.765      ;
; 0.498 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.765      ;
; 0.516 ; uart1_rx:u_RX|r_RX_SYNC[1]      ; uart1_rx:u_RX|r_RX_SYNC[2]      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.783      ;
; 0.516 ; uart1_rx:u_RX|o_BUSY            ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.783      ;
; 0.533 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_TX1                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.800      ;
; 0.537 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.804      ;
; 0.537 ; uart1_tx:u_TX|o_BUSY            ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.804      ;
; 0.548 ; uart1_rx:u_RX|o_BUSY            ; s_prev_RX_BUSY                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.815      ;
; 0.562 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.298      ;
; 0.566 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.302      ;
; 0.571 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.308      ;
; 0.576 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.313      ;
; 0.578 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.314      ;
; 0.611 ; r_word_buffer[15]               ; r_TX_DATA[7]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.879      ;
; 0.612 ; r_word_buffer[1]                ; r_TX_DATA[1]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.880      ;
; 0.617 ; r_word_buffer[3]                ; r_TX_DATA[3]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.885      ;
; 0.625 ; r_state.STORE_WORD              ; r_state.STORE_MSB               ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.892      ;
; 0.641 ; r_word_buffer[0]                ; r_TX_DATA[0]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.909      ;
; 0.643 ; r_word_buffer[4]                ; r_TX_DATA[4]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.911      ;
; 0.651 ; r_word_buffer[10]               ; r_TX_DATA[2]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.919      ;
; 0.658 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.395      ;
; 0.660 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.396      ;
; 0.684 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.420      ;
; 0.685 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.972      ;
; 0.687 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.423      ;
; 0.688 ; uart1_tx:u_TX|r_PRESCALER[9]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.091      ; 0.974      ;
; 0.690 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.092      ; 0.977      ;
; 0.692 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.428      ;
; 0.697 ; r_mem_index[1]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.964      ;
; 0.700 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.436      ;
; 0.700 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.436      ;
; 0.701 ; s_TX_START                      ; r_state.IDLE                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.071      ; 0.967      ;
; 0.701 ; uart1_tx:u_TX|r_PRESCALER[10]   ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.091      ; 0.987      ;
; 0.702 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.439      ;
; 0.702 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.439      ;
; 0.703 ; r_mem_index[0]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 0.970      ;
; 0.706 ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.544      ; 1.445      ;
; 0.708 ; uart1_tx:u_TX|r_PRESCALER[4]    ; uart1_tx:u_TX|r_PRESCALER[4]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[7]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[6]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[8]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.984      ;
; 0.726 ; uart1_rx:u_RX|r_BIT_INDEX[2]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.462      ;
; 0.727 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.995      ;
; 0.730 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[5]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 0.998      ;
; 0.737 ; r_state.STORE_WORD              ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.004      ;
; 0.742 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.073      ; 1.010      ;
; 0.743 ; s_TX_START                      ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.010      ;
; 0.744 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.011      ;
; 0.755 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.022      ;
; 0.762 ; r_state.WAIT_LSB                ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.029      ;
; 0.767 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.034      ;
; 0.776 ; s_prev_RX_BUSY                  ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.043      ;
; 0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.528      ;
; 0.792 ; uart1_rx:u_RX|r_state.START_BIT ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.530      ; 1.517      ;
; 0.803 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.539      ;
; 0.803 ; uart1_tx:u_TX|r_PRESCALER[4]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.541      ; 1.539      ;
; 0.804 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.542      ; 1.541      ;
; 0.805 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|o_TX_LINE         ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.072      ; 1.072      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_CLOCK ; -0.834 ; -49.404         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_CLOCK ; 0.178 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_CLOCK ; -3.000 ; -118.429                      ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CLOCK'                                                                                                            ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.834 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.785      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.826 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.777      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.797 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.748      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.795 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.547      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.791 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.742      ;
; -0.781 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.038     ; 1.730      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.721      ;
; -0.766 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.717      ;
; -0.756 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.037     ; 1.706      ;
; -0.748 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.037     ; 1.698      ;
; -0.729 ; uart1_tx:u_TX|r_PRESCALER[2]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.038     ; 1.678      ;
; -0.728 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.038     ; 1.677      ;
; -0.728 ; uart1_tx:u_TX|r_PRESCALER[1]    ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.038     ; 1.677      ;
; -0.719 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.037     ; 1.669      ;
; -0.717 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.236     ; 1.468      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.714 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.665      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[0]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[1]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[2]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[3]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[4]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[5]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[6]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[7]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[8]    ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.036     ; 1.664      ;
; -0.713 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.037     ; 1.663      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
; -0.712 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 1.000        ; -0.235     ; 1.464      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CLOCK'                                                                                                            ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; uart1_rx:u_RX|r_DATA_BUFFER[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; uart1_rx:u_RX|r_DATA_BUFFER[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; uart1_rx:u_RX|r_DATA_BUFFER[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; uart1_rx:u_RX|r_DATA_BUFFER[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; uart1_rx:u_RX|r_DATA_BUFFER[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; uart1_rx:u_RX|r_DATA_BUFFER[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; uart1_rx:u_RX|r_DATA_BUFFER[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; uart1_rx:u_RX|r_DATA_BUFFER[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart1_rx:u_RX|r_state.IDLE      ; uart1_rx:u_RX|r_state.IDLE      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart1_rx:u_RX|r_state.STOP_BIT  ; uart1_rx:u_RX|r_state.STOP_BIT  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_mem_full                      ; r_mem_full                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_mem_index[2]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_mem_index[1]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_wave_count                    ; r_wave_count                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; uart1_rx:u_RX|o_sig_CRRP_DATA   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart1_tx:u_TX|o_BUSY            ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state.WAIT_LSB                ; r_state.WAIT_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state.SEND_MSB                ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_state.WAIT_FINAL              ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; s_TX_START                      ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart1_rx:u_RX|o_BUSY            ; uart1_rx:u_RX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart1_rx:u_RX|r_state.DATA_BITS ; uart1_rx:u_RX|r_state.DATA_BITS ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; r_mem_index[0]                  ; r_mem_index[0]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; r_state.STORE_WORD              ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; r_mem_index[0]                  ; r_mem_index[1]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.324      ;
; 0.212 ; uart1_tx:u_TX|r_INDEX[2]        ; uart1_tx:u_TX|r_INDEX[0]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.333      ;
; 0.218 ; uart1_rx:u_RX|r_RX_SYNC[1]      ; uart1_rx:u_RX|r_RX_SYNC[2]      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.340      ;
; 0.219 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.340      ;
; 0.220 ; uart1_tx:u_TX|r_INDEX[0]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.341      ;
; 0.233 ; uart1_rx:u_RX|o_BUSY            ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.353      ;
; 0.239 ; uart1_rx:u_RX|o_BUSY            ; s_prev_RX_BUSY                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.359      ;
; 0.243 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_TX1                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.363      ;
; 0.244 ; uart1_tx:u_TX|o_BUSY            ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.364      ;
; 0.248 ; uart1_tx:u_TX|o_BUSY            ; s_TX_START                      ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.368      ;
; 0.258 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.578      ;
; 0.260 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.579      ;
; 0.261 ; r_word_buffer[15]               ; r_TX_DATA[7]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; r_word_buffer[1]                ; r_TX_DATA[1]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.382      ;
; 0.264 ; r_word_buffer[3]                ; r_TX_DATA[3]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.385      ;
; 0.266 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.586      ;
; 0.269 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.589      ;
; 0.269 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.588      ;
; 0.274 ; r_word_buffer[0]                ; r_TX_DATA[0]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; r_word_buffer[4]                ; r_TX_DATA[4]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.395      ;
; 0.277 ; r_state.STORE_WORD              ; r_state.STORE_MSB               ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.397      ;
; 0.280 ; r_word_buffer[10]               ; r_TX_DATA[2]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.401      ;
; 0.296 ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart1_tx:u_TX|r_PRESCALER[9]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.425      ;
; 0.299 ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; r_mem_index[1]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; s_TX_START                      ; r_state.IDLE                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; uart1_rx:u_RX|r_BIT_INDEX[0]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.621      ;
; 0.304 ; r_mem_index[0]                  ; r_mem_index[2]                  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart1_tx:u_TX|r_PRESCALER[10]   ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.044      ; 0.432      ;
; 0.306 ; uart1_tx:u_TX|r_PRESCALER[4]    ; uart1_tx:u_TX|r_PRESCALER[4]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[7]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; uart1_rx:u_RX|r_CLOCK_COUNT[12] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[6]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; uart1_rx:u_RX|r_CLOCK_COUNT[6]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[8]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart1_tx:u_TX|r_PRESCALER[11]   ; uart1_tx:u_TX|r_PRESCALER[11]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; uart1_rx:u_RX|r_CLOCK_COUNT[2]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; uart1_rx:u_RX|r_CLOCK_COUNT[3]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; uart1_rx:u_RX|r_CLOCK_COUNT[7]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; uart1_rx:u_RX|r_CLOCK_COUNT[1]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart1_rx:u_RX|r_BIT_INDEX[2]    ; uart1_rx:u_RX|r_BIT_INDEX[1]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.635      ;
; 0.318 ; uart1_tx:u_TX|r_PRESCALER[5]    ; uart1_tx:u_TX|r_PRESCALER[5]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.638      ;
; 0.319 ; uart1_rx:u_RX|r_CLOCK_COUNT[9]  ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.638      ;
; 0.321 ; uart1_tx:u_TX|r_PRESCALER[7]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.641      ;
; 0.322 ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; uart1_rx:u_RX|r_CLOCK_COUNT[0]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.442      ;
; 0.323 ; r_state.STORE_WORD              ; r_state.SEND_MSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.443      ;
; 0.325 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[3]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.446      ;
; 0.325 ; s_TX_START                      ; uart1_tx:u_TX|o_BUSY            ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.445      ;
; 0.327 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|r_INDEX[1]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.448      ;
; 0.331 ; uart1_tx:u_TX|r_INDEX[1]        ; uart1_tx:u_TX|r_INDEX[2]        ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[9]    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.651      ;
; 0.332 ; uart1_rx:u_RX|r_CLOCK_COUNT[5]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.651      ;
; 0.334 ; uart1_tx:u_TX|r_PRESCALER[6]    ; uart1_tx:u_TX|r_PRESCALER[10]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.654      ;
; 0.335 ; r_state.WAIT_LSB                ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.455      ;
; 0.335 ; uart1_tx:u_TX|r_PRESCALER[8]    ; uart1_tx:u_TX|r_PRESCALER[12]   ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.655      ;
; 0.338 ; uart1_rx:u_RX|r_CLOCK_COUNT[4]  ; uart1_rx:u_RX|r_CLOCK_COUNT[8]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.235      ; 0.657      ;
; 0.342 ; s_prev_RX_BUSY                  ; r_state.STORE_WORD              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.462      ;
; 0.345 ; uart1_rx:u_RX|r_CLOCK_COUNT[10] ; uart1_rx:u_RX|r_CLOCK_COUNT[11] ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.236      ; 0.665      ;
; 0.349 ; uart1_tx:u_TX|r_INDEX[3]        ; uart1_tx:u_TX|o_TX_LINE         ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.470      ;
; 0.355 ; r_state.SEND_LSB                ; r_state.WAIT_FINAL              ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; r_state.STORE_WORD              ; r_state.WAIT_LSB                ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.036      ; 0.476      ;
; 0.360 ; r_TX_DATA[4]                    ; uart1_tx:u_TX|r_DATA_BUFFER[5]  ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.042      ; 0.486      ;
; 0.361 ; r_word_buffer[12]               ; r_TX_DATA[4]                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.037      ; 0.482      ;
; 0.362 ; uart1_tx:u_TX|o_BUSY            ; r_state.IDLE                    ; i_CLOCK      ; i_CLOCK     ; 0.000        ; 0.035      ; 0.481      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.459   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  i_CLOCK         ; -3.459   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -252.236 ; 0.0   ; 0.0      ; 0.0     ; -163.596            ;
;  i_CLOCK         ; -252.236 ; 0.000 ; N/A      ; N/A     ; -163.596            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_RX_BUSY       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sig_CRRP_DATA ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_TX_BUSY       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA_READY    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CLOCK                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RX                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_sig_CRRP_DATA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA_READY    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_sig_CRRP_DATA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_DATA_READY    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_RX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_sig_CRRP_DATA ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_TX_BUSY       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_DATA_READY    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLOCK    ; i_CLOCK  ; 1806     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_CLOCK    ; i_CLOCK  ; 1806     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; i_CLOCK ; i_CLOCK ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_RX       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; o_DATA[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA_READY    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_BUSY       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_BUSY       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sig_CRRP_DATA ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_RX       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; o_DATA[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_DATA_READY    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_RX_BUSY       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_TX_BUSY       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_sig_CRRP_DATA ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Tue Jan  7 19:26:38 2025
Info: Command: quartus_sta cordicphase -c cordicphase
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cordicphase.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK i_CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.459            -252.236 i_CLOCK 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 i_CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -163.596 i_CLOCK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.165            -228.304 i_CLOCK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 i_CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -163.596 i_CLOCK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.834
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.834             -49.404 i_CLOCK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 i_CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -118.429 i_CLOCK 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Tue Jan  7 19:26:42 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


