/*
** ###################################################################
**     Processors:          MIMX9506AVZXN_ca55
**                          MIMX9506AVZXN_cm33
**                          MIMX9506AVZXN_cm7
**                          MIMX9506XVZXN_ca55
**                          MIMX9506XVZXN_cm33
**                          MIMX9506XVZXN_cm7
**                          MIMX9534AVZXN_ca55
**                          MIMX9534AVZXN_cm33
**                          MIMX9534AVZXN_cm7
**                          MIMX9534CVTXN_ca55
**                          MIMX9534CVTXN_cm33
**                          MIMX9534CVTXN_cm7
**                          MIMX9534CVZXN_ca55
**                          MIMX9534CVZXN_cm33
**                          MIMX9534CVZXN_cm7
**                          MIMX9534DVTXN_ca55
**                          MIMX9534DVTXN_cm33
**                          MIMX9534DVTXN_cm7
**                          MIMX9534DVZXN_ca55
**                          MIMX9534DVZXN_cm33
**                          MIMX9534DVZXN_cm7
**                          MIMX9534XVTXN_ca55
**                          MIMX9534XVTXN_cm33
**                          MIMX9534XVTXN_cm7
**                          MIMX9534XVZXN_ca55
**                          MIMX9534XVZXN_cm33
**                          MIMX9534XVZXN_cm7
**                          MIMX9536AVZXN_ca55
**                          MIMX9536AVZXN_cm33
**                          MIMX9536AVZXN_cm7
**                          MIMX9536CVTXN_ca55
**                          MIMX9536CVTXN_cm33
**                          MIMX9536CVTXN_cm7
**                          MIMX9536CVZXN_ca55
**                          MIMX9536CVZXN_cm33
**                          MIMX9536CVZXN_cm7
**                          MIMX9536DVTXN_ca55
**                          MIMX9536DVTXN_cm33
**                          MIMX9536DVTXN_cm7
**                          MIMX9536DVZXN_ca55
**                          MIMX9536DVZXN_cm33
**                          MIMX9536DVZXN_cm7
**                          MIMX9536DVZXQ_ca55
**                          MIMX9536DVZXQ_cm33
**                          MIMX9536DVZXQ_cm7
**                          MIMX9536XVTXN_ca55
**                          MIMX9536XVTXN_cm33
**                          MIMX9536XVTXN_cm7
**                          MIMX9536XVZXN_ca55
**                          MIMX9536XVZXN_cm33
**                          MIMX9536XVZXN_cm7
**                          MIMX9546AVZXN_ca55
**                          MIMX9546AVZXN_cm33
**                          MIMX9546AVZXN_cm7
**                          MIMX9546XVZXN_ca55
**                          MIMX9546XVZXN_cm33
**                          MIMX9546XVZXN_cm7
**                          MIMX9554AVTXN_ca55
**                          MIMX9554AVTXN_cm33
**                          MIMX9554AVTXN_cm7
**                          MIMX9554AVZXN_ca55
**                          MIMX9554AVZXN_cm33
**                          MIMX9554AVZXN_cm7
**                          MIMX9554CVTXN_ca55
**                          MIMX9554CVTXN_cm33
**                          MIMX9554CVTXN_cm7
**                          MIMX9554CVZXN_ca55
**                          MIMX9554CVZXN_cm33
**                          MIMX9554CVZXN_cm7
**                          MIMX9554DVTXN_ca55
**                          MIMX9554DVTXN_cm33
**                          MIMX9554DVTXN_cm7
**                          MIMX9554DVZXN_ca55
**                          MIMX9554DVZXN_cm33
**                          MIMX9554DVZXN_cm7
**                          MIMX9554XVTXN_ca55
**                          MIMX9554XVTXN_cm33
**                          MIMX9554XVTXN_cm7
**                          MIMX9554XVZXN_ca55
**                          MIMX9554XVZXN_cm33
**                          MIMX9554XVZXN_cm7
**                          MIMX9556AVZXN_ca55
**                          MIMX9556AVZXN_cm33
**                          MIMX9556AVZXN_cm7
**                          MIMX9556CVTXN_ca55
**                          MIMX9556CVTXN_cm33
**                          MIMX9556CVTXN_cm7
**                          MIMX9556CVZXN_ca55
**                          MIMX9556CVZXN_cm33
**                          MIMX9556CVZXN_cm7
**                          MIMX9556DVTXN_ca55
**                          MIMX9556DVTXN_cm33
**                          MIMX9556DVTXN_cm7
**                          MIMX9556DVZXN_ca55
**                          MIMX9556DVZXN_cm33
**                          MIMX9556DVZXN_cm7
**                          MIMX9556XVTXN_ca55
**                          MIMX9556XVTXN_cm33
**                          MIMX9556XVTXN_cm7
**                          MIMX9556XVZXN_ca55
**                          MIMX9556XVZXN_cm33
**                          MIMX9556XVZXN_cm7
**                          MIMX9574AVZXN_ca55
**                          MIMX9574AVZXN_cm33
**                          MIMX9574AVZXN_cm7
**                          MIMX9574CVTXN_ca55
**                          MIMX9574CVTXN_cm33
**                          MIMX9574CVTXN_cm7
**                          MIMX9574CVZXN_ca55
**                          MIMX9574CVZXN_cm33
**                          MIMX9574CVZXN_cm7
**                          MIMX9574DVTXN_ca55
**                          MIMX9574DVTXN_cm33
**                          MIMX9574DVTXN_cm7
**                          MIMX9574DVZXN_ca55
**                          MIMX9574DVZXN_cm33
**                          MIMX9574DVZXN_cm7
**                          MIMX9574XVTXN_ca55
**                          MIMX9574XVTXN_cm33
**                          MIMX9574XVTXN_cm7
**                          MIMX9574XVZXN_ca55
**                          MIMX9574XVZXN_cm33
**                          MIMX9574XVZXN_cm7
**                          MIMX9576AVZXN_ca55
**                          MIMX9576AVZXN_cm33
**                          MIMX9576AVZXN_cm7
**                          MIMX9576CVTXN_ca55
**                          MIMX9576CVTXN_cm33
**                          MIMX9576CVTXN_cm7
**                          MIMX9576CVZXN_ca55
**                          MIMX9576CVZXN_cm33
**                          MIMX9576CVZXN_cm7
**                          MIMX9576DVTXN_ca55
**                          MIMX9576DVTXN_cm33
**                          MIMX9576DVTXN_cm7
**                          MIMX9576DVZXN_ca55
**                          MIMX9576DVZXN_cm33
**                          MIMX9576DVZXN_cm7
**                          MIMX9576XVTXN_ca55
**                          MIMX9576XVTXN_cm33
**                          MIMX9576XVTXN_cm7
**                          MIMX9576XVZXN_ca55
**                          MIMX9576XVZXN_cm33
**                          MIMX9576XVZXN_cm7
**                          MIMX9586AVZXN_ca55
**                          MIMX9586AVZXN_cm33
**                          MIMX9586AVZXN_cm7
**                          MIMX9586XVZXN_ca55
**                          MIMX9586XVZXN_cm33
**                          MIMX9586XVZXN_cm7
**                          MIMX9594AVZXN_ca55
**                          MIMX9594AVZXN_cm33
**                          MIMX9594AVZXN_cm7
**                          MIMX9594CVTXN_ca55
**                          MIMX9594CVTXN_cm33
**                          MIMX9594CVTXN_cm7
**                          MIMX9594CVZXN_ca55
**                          MIMX9594CVZXN_cm33
**                          MIMX9594CVZXN_cm7
**                          MIMX9594DVTXN_ca55
**                          MIMX9594DVTXN_cm33
**                          MIMX9594DVTXN_cm7
**                          MIMX9594DVZXN_ca55
**                          MIMX9594DVZXN_cm33
**                          MIMX9594DVZXN_cm7
**                          MIMX9594XVTXN_ca55
**                          MIMX9594XVTXN_cm33
**                          MIMX9594XVTXN_cm7
**                          MIMX9594XVZXN_ca55
**                          MIMX9594XVZXN_cm33
**                          MIMX9594XVZXN_cm7
**                          MIMX9596AVZXN_ca55
**                          MIMX9596AVZXN_cm33
**                          MIMX9596AVZXN_cm7
**                          MIMX9596CVTXN_ca55
**                          MIMX9596CVTXN_cm33
**                          MIMX9596CVTXN_cm7
**                          MIMX9596CVZXN_ca55
**                          MIMX9596CVZXN_cm33
**                          MIMX9596CVZXN_cm7
**                          MIMX9596DVTXN_ca55
**                          MIMX9596DVTXN_cm33
**                          MIMX9596DVTXN_cm7
**                          MIMX9596DVZXN_ca55
**                          MIMX9596DVZXN_cm33
**                          MIMX9596DVZXN_cm7
**                          MIMX9596DVZXQ_ca55
**                          MIMX9596DVZXQ_cm33
**                          MIMX9596DVZXQ_cm7
**                          MIMX9596XVTXN_ca55
**                          MIMX9596XVTXN_cm33
**                          MIMX9596XVTXN_cm7
**                          MIMX9596XVZXN_ca55
**                          MIMX9596XVZXN_cm33
**                          MIMX9596XVZXN_cm7
**                          MIMX95N4AVTXN_ca55
**                          MIMX95N4AVTXN_cm33
**                          MIMX95N4AVTXN_cm7
**                          MIMX95N4AVZXN_ca55
**                          MIMX95N4AVZXN_cm33
**                          MIMX95N4AVZXN_cm7
**                          MIMX95N4CVTXN_ca55
**                          MIMX95N4CVTXN_cm33
**                          MIMX95N4CVTXN_cm7
**                          MIMX95N4CVZXN_ca55
**                          MIMX95N4CVZXN_cm33
**                          MIMX95N4CVZXN_cm7
**                          MIMX95N4DVTXN_ca55
**                          MIMX95N4DVTXN_cm33
**                          MIMX95N4DVTXN_cm7
**                          MIMX95N4DVZXN_ca55
**                          MIMX95N4DVZXN_cm33
**                          MIMX95N4DVZXN_cm7
**                          MIMX95N4XVTXN_ca55
**                          MIMX95N4XVTXN_cm33
**                          MIMX95N4XVTXN_cm7
**                          MIMX95N4XVZXN_ca55
**                          MIMX95N4XVZXN_cm33
**                          MIMX95N4XVZXN_cm7
**                          MIMX95N6AVTXN_ca55
**                          MIMX95N6AVTXN_cm33
**                          MIMX95N6AVTXN_cm7
**                          MIMX95N6AVZXN_ca55
**                          MIMX95N6AVZXN_cm33
**                          MIMX95N6AVZXN_cm7
**                          MIMX95N6CVTXN_ca55
**                          MIMX95N6CVTXN_cm33
**                          MIMX95N6CVTXN_cm7
**                          MIMX95N6CVYXN_ca55
**                          MIMX95N6CVYXN_cm33
**                          MIMX95N6CVYXN_cm7
**                          MIMX95N6CVZXN_ca55
**                          MIMX95N6CVZXN_cm33
**                          MIMX95N6CVZXN_cm7
**                          MIMX95N6DVTXN_ca55
**                          MIMX95N6DVTXN_cm33
**                          MIMX95N6DVTXN_cm7
**                          MIMX95N6DVZXN_ca55
**                          MIMX95N6DVZXN_cm33
**                          MIMX95N6DVZXN_cm7
**                          MIMX95N6XVTXN_ca55
**                          MIMX95N6XVTXN_cm33
**                          MIMX95N6XVTXN_cm7
**                          MIMX95N6XVZXN_ca55
**                          MIMX95N6XVZXN_cm33
**                          MIMX95N6XVZXN_cm7
**
**     Version:             rev. 2.0, 2024-10-29
**     Build:               b250522
**
**     Abstract:
**         CMSIS Peripheral Access Layer for ENETC_SI
**
**     Copyright 1997-2016 Freescale Semiconductor, Inc.
**     Copyright 2016-2025 NXP
**     SPDX-License-Identifier: BSD-3-Clause
**
**     http:                 www.nxp.com
**     mail:                 support@nxp.com
**
**     Revisions:
**     - rev. 1.0 (2023-01-10)
**         Initial version.
**     - rev. 2.0 (2024-10-29)
**         Change the device header file from single flat file to multiple files based on peripherals,
**         each peripheral with dedicated header file located in periphN folder.
**
** ###################################################################
*/

/*!
 * @file PERI_ENETC_SI.h
 * @version 2.0
 * @date 2024-10-29
 * @brief CMSIS Peripheral Access Layer for ENETC_SI
 *
 * CMSIS Peripheral Access Layer for ENETC_SI
 */

#if !defined(PERI_ENETC_SI_H_)
#define PERI_ENETC_SI_H_                         /**< Symbol preventing repeated inclusion */

#if (defined(CPU_MIMX9506AVZXN_ca55) || defined(CPU_MIMX9506XVZXN_ca55))
#include "MIMX9506_ca55_COMMON.h"
#elif (defined(CPU_MIMX9506AVZXN_cm33) || defined(CPU_MIMX9506XVZXN_cm33))
#include "MIMX9506_cm33_COMMON.h"
#elif (defined(CPU_MIMX9506AVZXN_cm7) || defined(CPU_MIMX9506XVZXN_cm7))
#include "MIMX9506_cm7_COMMON.h"
#elif (defined(CPU_MIMX9534AVZXN_ca55) || defined(CPU_MIMX9534CVTXN_ca55) || defined(CPU_MIMX9534CVZXN_ca55) || defined(CPU_MIMX9534DVTXN_ca55) || defined(CPU_MIMX9534DVZXN_ca55) || defined(CPU_MIMX9534XVTXN_ca55) || defined(CPU_MIMX9534XVZXN_ca55))
#include "MIMX9534_ca55_COMMON.h"
#elif (defined(CPU_MIMX9534AVZXN_cm33) || defined(CPU_MIMX9534CVTXN_cm33) || defined(CPU_MIMX9534CVZXN_cm33) || defined(CPU_MIMX9534DVTXN_cm33) || defined(CPU_MIMX9534DVZXN_cm33) || defined(CPU_MIMX9534XVTXN_cm33) || defined(CPU_MIMX9534XVZXN_cm33))
#include "MIMX9534_cm33_COMMON.h"
#elif (defined(CPU_MIMX9534AVZXN_cm7) || defined(CPU_MIMX9534CVTXN_cm7) || defined(CPU_MIMX9534CVZXN_cm7) || defined(CPU_MIMX9534DVTXN_cm7) || defined(CPU_MIMX9534DVZXN_cm7) || defined(CPU_MIMX9534XVTXN_cm7) || defined(CPU_MIMX9534XVZXN_cm7))
#include "MIMX9534_cm7_COMMON.h"
#elif (defined(CPU_MIMX9536AVZXN_ca55) || defined(CPU_MIMX9536CVTXN_ca55) || defined(CPU_MIMX9536CVZXN_ca55) || defined(CPU_MIMX9536DVTXN_ca55) || defined(CPU_MIMX9536DVZXN_ca55) || defined(CPU_MIMX9536DVZXQ_ca55) || defined(CPU_MIMX9536XVTXN_ca55) || defined(CPU_MIMX9536XVZXN_ca55))
#include "MIMX9536_ca55_COMMON.h"
#elif (defined(CPU_MIMX9536AVZXN_cm33) || defined(CPU_MIMX9536CVTXN_cm33) || defined(CPU_MIMX9536CVZXN_cm33) || defined(CPU_MIMX9536DVTXN_cm33) || defined(CPU_MIMX9536DVZXN_cm33) || defined(CPU_MIMX9536DVZXQ_cm33) || defined(CPU_MIMX9536XVTXN_cm33) || defined(CPU_MIMX9536XVZXN_cm33))
#include "MIMX9536_cm33_COMMON.h"
#elif (defined(CPU_MIMX9536AVZXN_cm7) || defined(CPU_MIMX9536CVTXN_cm7) || defined(CPU_MIMX9536CVZXN_cm7) || defined(CPU_MIMX9536DVTXN_cm7) || defined(CPU_MIMX9536DVZXN_cm7) || defined(CPU_MIMX9536DVZXQ_cm7) || defined(CPU_MIMX9536XVTXN_cm7) || defined(CPU_MIMX9536XVZXN_cm7))
#include "MIMX9536_cm7_COMMON.h"
#elif (defined(CPU_MIMX9546AVZXN_ca55) || defined(CPU_MIMX9546XVZXN_ca55))
#include "MIMX9546_ca55_COMMON.h"
#elif (defined(CPU_MIMX9546AVZXN_cm33) || defined(CPU_MIMX9546XVZXN_cm33))
#include "MIMX9546_cm33_COMMON.h"
#elif (defined(CPU_MIMX9546AVZXN_cm7) || defined(CPU_MIMX9546XVZXN_cm7))
#include "MIMX9546_cm7_COMMON.h"
#elif (defined(CPU_MIMX9554AVTXN_ca55) || defined(CPU_MIMX9554AVZXN_ca55) || defined(CPU_MIMX9554CVTXN_ca55) || defined(CPU_MIMX9554CVZXN_ca55) || defined(CPU_MIMX9554DVTXN_ca55) || defined(CPU_MIMX9554DVZXN_ca55) || defined(CPU_MIMX9554XVTXN_ca55) || defined(CPU_MIMX9554XVZXN_ca55))
#include "MIMX9554_ca55_COMMON.h"
#elif (defined(CPU_MIMX9554AVTXN_cm33) || defined(CPU_MIMX9554AVZXN_cm33) || defined(CPU_MIMX9554CVTXN_cm33) || defined(CPU_MIMX9554CVZXN_cm33) || defined(CPU_MIMX9554DVTXN_cm33) || defined(CPU_MIMX9554DVZXN_cm33) || defined(CPU_MIMX9554XVTXN_cm33) || defined(CPU_MIMX9554XVZXN_cm33))
#include "MIMX9554_cm33_COMMON.h"
#elif (defined(CPU_MIMX9554AVTXN_cm7) || defined(CPU_MIMX9554AVZXN_cm7) || defined(CPU_MIMX9554CVTXN_cm7) || defined(CPU_MIMX9554CVZXN_cm7) || defined(CPU_MIMX9554DVTXN_cm7) || defined(CPU_MIMX9554DVZXN_cm7) || defined(CPU_MIMX9554XVTXN_cm7) || defined(CPU_MIMX9554XVZXN_cm7))
#include "MIMX9554_cm7_COMMON.h"
#elif (defined(CPU_MIMX9556AVZXN_ca55) || defined(CPU_MIMX9556CVTXN_ca55) || defined(CPU_MIMX9556CVZXN_ca55) || defined(CPU_MIMX9556DVTXN_ca55) || defined(CPU_MIMX9556DVZXN_ca55) || defined(CPU_MIMX9556XVTXN_ca55) || defined(CPU_MIMX9556XVZXN_ca55))
#include "MIMX9556_ca55_COMMON.h"
#elif (defined(CPU_MIMX9556AVZXN_cm33) || defined(CPU_MIMX9556CVTXN_cm33) || defined(CPU_MIMX9556CVZXN_cm33) || defined(CPU_MIMX9556DVTXN_cm33) || defined(CPU_MIMX9556DVZXN_cm33) || defined(CPU_MIMX9556XVTXN_cm33) || defined(CPU_MIMX9556XVZXN_cm33))
#include "MIMX9556_cm33_COMMON.h"
#elif (defined(CPU_MIMX9556AVZXN_cm7) || defined(CPU_MIMX9556CVTXN_cm7) || defined(CPU_MIMX9556CVZXN_cm7) || defined(CPU_MIMX9556DVTXN_cm7) || defined(CPU_MIMX9556DVZXN_cm7) || defined(CPU_MIMX9556XVTXN_cm7) || defined(CPU_MIMX9556XVZXN_cm7))
#include "MIMX9556_cm7_COMMON.h"
#elif (defined(CPU_MIMX9574AVZXN_ca55) || defined(CPU_MIMX9574CVTXN_ca55) || defined(CPU_MIMX9574CVZXN_ca55) || defined(CPU_MIMX9574DVTXN_ca55) || defined(CPU_MIMX9574DVZXN_ca55) || defined(CPU_MIMX9574XVTXN_ca55) || defined(CPU_MIMX9574XVZXN_ca55))
#include "MIMX9574_ca55_COMMON.h"
#elif (defined(CPU_MIMX9574AVZXN_cm33) || defined(CPU_MIMX9574CVTXN_cm33) || defined(CPU_MIMX9574CVZXN_cm33) || defined(CPU_MIMX9574DVTXN_cm33) || defined(CPU_MIMX9574DVZXN_cm33) || defined(CPU_MIMX9574XVTXN_cm33) || defined(CPU_MIMX9574XVZXN_cm33))
#include "MIMX9574_cm33_COMMON.h"
#elif (defined(CPU_MIMX9574AVZXN_cm7) || defined(CPU_MIMX9574CVTXN_cm7) || defined(CPU_MIMX9574CVZXN_cm7) || defined(CPU_MIMX9574DVTXN_cm7) || defined(CPU_MIMX9574DVZXN_cm7) || defined(CPU_MIMX9574XVTXN_cm7) || defined(CPU_MIMX9574XVZXN_cm7))
#include "MIMX9574_cm7_COMMON.h"
#elif (defined(CPU_MIMX9576AVZXN_ca55) || defined(CPU_MIMX9576CVTXN_ca55) || defined(CPU_MIMX9576CVZXN_ca55) || defined(CPU_MIMX9576DVTXN_ca55) || defined(CPU_MIMX9576DVZXN_ca55) || defined(CPU_MIMX9576XVTXN_ca55) || defined(CPU_MIMX9576XVZXN_ca55))
#include "MIMX9576_ca55_COMMON.h"
#elif (defined(CPU_MIMX9576AVZXN_cm33) || defined(CPU_MIMX9576CVTXN_cm33) || defined(CPU_MIMX9576CVZXN_cm33) || defined(CPU_MIMX9576DVTXN_cm33) || defined(CPU_MIMX9576DVZXN_cm33) || defined(CPU_MIMX9576XVTXN_cm33) || defined(CPU_MIMX9576XVZXN_cm33))
#include "MIMX9576_cm33_COMMON.h"
#elif (defined(CPU_MIMX9576AVZXN_cm7) || defined(CPU_MIMX9576CVTXN_cm7) || defined(CPU_MIMX9576CVZXN_cm7) || defined(CPU_MIMX9576DVTXN_cm7) || defined(CPU_MIMX9576DVZXN_cm7) || defined(CPU_MIMX9576XVTXN_cm7) || defined(CPU_MIMX9576XVZXN_cm7))
#include "MIMX9576_cm7_COMMON.h"
#elif (defined(CPU_MIMX9586AVZXN_ca55) || defined(CPU_MIMX9586XVZXN_ca55))
#include "MIMX9586_ca55_COMMON.h"
#elif (defined(CPU_MIMX9586AVZXN_cm33) || defined(CPU_MIMX9586XVZXN_cm33))
#include "MIMX9586_cm33_COMMON.h"
#elif (defined(CPU_MIMX9586AVZXN_cm7) || defined(CPU_MIMX9586XVZXN_cm7))
#include "MIMX9586_cm7_COMMON.h"
#elif (defined(CPU_MIMX9594AVZXN_ca55) || defined(CPU_MIMX9594CVTXN_ca55) || defined(CPU_MIMX9594CVZXN_ca55) || defined(CPU_MIMX9594DVTXN_ca55) || defined(CPU_MIMX9594DVZXN_ca55) || defined(CPU_MIMX9594XVTXN_ca55) || defined(CPU_MIMX9594XVZXN_ca55))
#include "MIMX9594_ca55_COMMON.h"
#elif (defined(CPU_MIMX9594AVZXN_cm33) || defined(CPU_MIMX9594CVTXN_cm33) || defined(CPU_MIMX9594CVZXN_cm33) || defined(CPU_MIMX9594DVTXN_cm33) || defined(CPU_MIMX9594DVZXN_cm33) || defined(CPU_MIMX9594XVTXN_cm33) || defined(CPU_MIMX9594XVZXN_cm33))
#include "MIMX9594_cm33_COMMON.h"
#elif (defined(CPU_MIMX9594AVZXN_cm7) || defined(CPU_MIMX9594CVTXN_cm7) || defined(CPU_MIMX9594CVZXN_cm7) || defined(CPU_MIMX9594DVTXN_cm7) || defined(CPU_MIMX9594DVZXN_cm7) || defined(CPU_MIMX9594XVTXN_cm7) || defined(CPU_MIMX9594XVZXN_cm7))
#include "MIMX9594_cm7_COMMON.h"
#elif (defined(CPU_MIMX9596AVZXN_ca55) || defined(CPU_MIMX9596CVTXN_ca55) || defined(CPU_MIMX9596CVZXN_ca55) || defined(CPU_MIMX9596DVTXN_ca55) || defined(CPU_MIMX9596DVZXN_ca55) || defined(CPU_MIMX9596DVZXQ_ca55) || defined(CPU_MIMX9596XVTXN_ca55) || defined(CPU_MIMX9596XVZXN_ca55))
#include "MIMX9596_ca55_COMMON.h"
#elif (defined(CPU_MIMX9596AVZXN_cm33) || defined(CPU_MIMX9596CVTXN_cm33) || defined(CPU_MIMX9596CVZXN_cm33) || defined(CPU_MIMX9596DVTXN_cm33) || defined(CPU_MIMX9596DVZXN_cm33) || defined(CPU_MIMX9596DVZXQ_cm33) || defined(CPU_MIMX9596XVTXN_cm33) || defined(CPU_MIMX9596XVZXN_cm33))
#include "MIMX9596_cm33_COMMON.h"
#elif (defined(CPU_MIMX9596AVZXN_cm7) || defined(CPU_MIMX9596CVTXN_cm7) || defined(CPU_MIMX9596CVZXN_cm7) || defined(CPU_MIMX9596DVTXN_cm7) || defined(CPU_MIMX9596DVZXN_cm7) || defined(CPU_MIMX9596DVZXQ_cm7) || defined(CPU_MIMX9596XVTXN_cm7) || defined(CPU_MIMX9596XVZXN_cm7))
#include "MIMX9596_cm7_COMMON.h"
#elif (defined(CPU_MIMX95N4AVTXN_ca55) || defined(CPU_MIMX95N4AVZXN_ca55) || defined(CPU_MIMX95N4CVTXN_ca55) || defined(CPU_MIMX95N4CVZXN_ca55) || defined(CPU_MIMX95N4DVTXN_ca55) || defined(CPU_MIMX95N4DVZXN_ca55) || defined(CPU_MIMX95N4XVTXN_ca55) || defined(CPU_MIMX95N4XVZXN_ca55))
#include "MIMX95N4_ca55_COMMON.h"
#elif (defined(CPU_MIMX95N4AVTXN_cm33) || defined(CPU_MIMX95N4AVZXN_cm33) || defined(CPU_MIMX95N4CVTXN_cm33) || defined(CPU_MIMX95N4CVZXN_cm33) || defined(CPU_MIMX95N4DVTXN_cm33) || defined(CPU_MIMX95N4DVZXN_cm33) || defined(CPU_MIMX95N4XVTXN_cm33) || defined(CPU_MIMX95N4XVZXN_cm33))
#include "MIMX95N4_cm33_COMMON.h"
#elif (defined(CPU_MIMX95N4AVTXN_cm7) || defined(CPU_MIMX95N4AVZXN_cm7) || defined(CPU_MIMX95N4CVTXN_cm7) || defined(CPU_MIMX95N4CVZXN_cm7) || defined(CPU_MIMX95N4DVTXN_cm7) || defined(CPU_MIMX95N4DVZXN_cm7) || defined(CPU_MIMX95N4XVTXN_cm7) || defined(CPU_MIMX95N4XVZXN_cm7))
#include "MIMX95N4_cm7_COMMON.h"
#elif (defined(CPU_MIMX95N6AVTXN_ca55) || defined(CPU_MIMX95N6AVZXN_ca55) || defined(CPU_MIMX95N6CVTXN_ca55) || defined(CPU_MIMX95N6CVYXN_ca55) || defined(CPU_MIMX95N6CVZXN_ca55) || defined(CPU_MIMX95N6DVTXN_ca55) || defined(CPU_MIMX95N6DVZXN_ca55) || defined(CPU_MIMX95N6XVTXN_ca55) || defined(CPU_MIMX95N6XVZXN_ca55))
#include "MIMX95N6_ca55_COMMON.h"
#elif (defined(CPU_MIMX95N6AVTXN_cm33) || defined(CPU_MIMX95N6AVZXN_cm33) || defined(CPU_MIMX95N6CVTXN_cm33) || defined(CPU_MIMX95N6CVYXN_cm33) || defined(CPU_MIMX95N6CVZXN_cm33) || defined(CPU_MIMX95N6DVTXN_cm33) || defined(CPU_MIMX95N6DVZXN_cm33) || defined(CPU_MIMX95N6XVTXN_cm33) || defined(CPU_MIMX95N6XVZXN_cm33))
#include "MIMX95N6_cm33_COMMON.h"
#elif (defined(CPU_MIMX95N6AVTXN_cm7) || defined(CPU_MIMX95N6AVZXN_cm7) || defined(CPU_MIMX95N6CVTXN_cm7) || defined(CPU_MIMX95N6CVYXN_cm7) || defined(CPU_MIMX95N6CVZXN_cm7) || defined(CPU_MIMX95N6DVTXN_cm7) || defined(CPU_MIMX95N6DVZXN_cm7) || defined(CPU_MIMX95N6XVTXN_cm7) || defined(CPU_MIMX95N6XVZXN_cm7))
#include "MIMX95N6_cm7_COMMON.h"
#else
  #error "No valid CPU defined!"
#endif

/* ----------------------------------------------------------------------------
   -- Device Peripheral Access Layer
   ---------------------------------------------------------------------------- */

/*!
 * @addtogroup Peripheral_access_layer Device Peripheral Access Layer
 * @{
 */


/*
** Start of section using anonymous unions
*/

#if defined(__ARMCC_VERSION)
  #if (__ARMCC_VERSION >= 6010050)
    #pragma clang diagnostic push
  #else
    #pragma push
    #pragma anon_unions
  #endif
#elif defined(__GNUC__)
  /* anonymous unions are enabled by default */
#elif defined(__IAR_SYSTEMS_ICC__)
  #pragma language=extended
#else
  #error Not supported compiler type
#endif

/* ----------------------------------------------------------------------------
   -- ENETC_SI Peripheral Access Layer
   ---------------------------------------------------------------------------- */

/*!
 * @addtogroup ENETC_SI_Peripheral_Access_Layer ENETC_SI Peripheral Access Layer
 * @{
 */

/** ENETC_SI - Size of Registers Arrays */
#define ENETC_SI_SICTR_COUNT                      2u
#define ENETC_SI_MSGSR_PSI_A_VSI_NUM_COUNT        2u
#define ENETC_SI_SI_BOOT_LOAD_COUNT               2u
#define ENETC_SI_TX_MSI_COUNT                     8u
#define ENETC_SI_RX_GRP_COUNT                     8u
#define ENETC_SI_BDR_COUNT                        8u

/** ENETC_SI - Register Layout Typedef */
typedef struct {
  __IO uint32_t SIMR;                              /**< Station interface mode register, offset: 0x0 */
  __I  uint32_t SISR;                              /**< Station interface status register, offset: 0x4 */
       uint8_t RESERVED_0[16];
  __I  uint32_t SICTR[ENETC_SI_SICTR_COUNT];       /**< Station interface current time register 0..Station interface current time register 1, array offset: 0x18, array step: 0x4 */
  __I  uint32_t SIPCAPR0;                          /**< Station interface port capability register 0, offset: 0x20 */
  __I  uint32_t SIPCAPR1;                          /**< Station interface port capability register 1, offset: 0x24 */
       uint8_t RESERVED_1[8];
  __I  uint32_t SITSR;                             /**< Station interface timer status register, offset: 0x30 */
       uint8_t RESERVED_2[4];
  __IO uint32_t SIRBGCR;                           /**< Station interface receive BDR group control register, offset: 0x38 */
       uint8_t RESERVED_3[4];
  __IO uint32_t SIBCAR;                            /**< Station interface buffer cache attribute register, offset: 0x40 */
  __IO uint32_t SIMCAR;                            /**< Station interface message cache attribute register, offset: 0x44, not available in all instances (available on 246 out of 738) */
  __IO uint32_t SICCAR;                            /**< Station interface command cache attribute register, offset: 0x48 */
       uint8_t RESERVED_4[52];
  __I  uint32_t SIPMAR0;                           /**< Station interface primary MAC address register 0, offset: 0x80 */
  __I  uint32_t SIPMAR1;                           /**< Station interface primary MAC address register 1, offset: 0x84 */
       uint8_t RESERVED_5[8];
  __I  uint32_t SICVLANR1;                         /**< Station interface custom VLAN register 1, offset: 0x90 */
  __I  uint32_t SICVLANR2;                         /**< Station interface custom VLAN register 2, offset: 0x94 */
       uint8_t RESERVED_6[104];
  __IO uint32_t SIVLANIPVMR0;                      /**< Station interface VLAN to IPV mapping register 0, offset: 0x100 */
  __IO uint32_t SIVLANIPVMR1;                      /**< Station interface VLAN to IPV mapping register 1, offset: 0x104 */
       uint8_t RESERVED_7[72];
  __IO uint32_t SIIPVBDRMR0;                       /**< Station interface IPV to ring mapping register, offset: 0x150 */
       uint8_t RESERVED_8[176];
  union {                                          /* offset: 0x204 */
    struct {                                         /* offset: 0x204 */
      __IO uint32_t PSIMSGRR;                          /**< Physical station interface message receive register, offset: 0x204, not available in all instances (available on 246 out of 738) */
      __IO uint32_t PSIMSGSR;                          /**< Physical station interface message send register, offset: 0x208, not available in all instances (available on 246 out of 738) */
           uint8_t RESERVED_0[4];
      struct {                                         /* offset: 0x210, array step: 0x8 */
        __IO uint32_t PSIVMSGRCVAR0;                     /**< PSI VSI 1 message receive address register 0..PSI VSI 2 message receive address register 0, array offset: 0x210, array step: 0x8, not available in all instances (available on 246 out of 738) */
        __IO uint32_t PSIVMSGRCVAR1;                     /**< PSI VSI 1 message receive address register 1..PSI VSI 2 message receive address register 1, array offset: 0x214, array step: 0x8, not available in all instances (available on 246 out of 738) */
      } VSI_NUM[ENETC_SI_MSGSR_PSI_A_VSI_NUM_COUNT];
    } PSI_A;
    struct {                                         /* offset: 0x204 */
      __I  uint32_t VSIMSGSR;                          /**< Virtual station interface message send register, offset: 0x204, not available in all instances (available on 492 out of 738) */
      __I  uint32_t VSIMSGRR;                          /**< Virtual station interface message receive register, offset: 0x208, not available in all instances (available on 492 out of 738) */
           uint8_t RESERVED_0[4];
      __IO uint32_t VSIMSGSNDAR0;                      /**< Virtual station interface message address send register 0, offset: 0x210, not available in all instances (available on 492 out of 738) */
      __IO uint32_t VSIMSGSNDAR1;                      /**< Virtual station interface message send address register 1, offset: 0x214, not available in all instances (available on 492 out of 738) */
    } VSI_A;
  };
       uint8_t RESERVED_9[224];
  __I  uint32_t SIROCT0;                           /**< Station interface receive octets counter (ifInOctets) 0, offset: 0x300 */
  __I  uint32_t SIROCT1;                           /**< Station interface receive octets counter (ifInOctets) 1, offset: 0x304 */
  __I  uint32_t SIRFRM0;                           /**< Station interface receive frame counter (aFrameReceivedOK) 0, offset: 0x308 */
  __I  uint32_t SIRFRM1;                           /**< Station interface receive frame counter (aFrameReceivedOK) 1, offset: 0x30C */
  __I  uint32_t SIRUCA0;                           /**< Station interface receive unicast frame counter (ifInUcastPkts) 0, offset: 0x310 */
  __I  uint32_t SIRUCA1;                           /**< Station interface receive unicast frame counter (ifInUcastPkts) 1, offset: 0x314 */
  __I  uint32_t SIRMCA0;                           /**< Station interface receive multicast frame counter (ifInMulticastPkts) 0, offset: 0x318 */
  __I  uint32_t SIRMCA1;                           /**< Station interface receive multicast frame counter (ifInMulticastPkts) 1, offset: 0x31C */
  __I  uint32_t SITOCT0;                           /**< Station interface transmit octets counter (ifOutOctets) 0, offset: 0x320 */
  __I  uint32_t SITOCT1;                           /**< Station interface transmit octets counter (ifOutOctets) 1, offset: 0x324 */
  __I  uint32_t SITFRM0;                           /**< Station interface transmit frame counter (aFrameTransmittedOK) 0, offset: 0x328 */
  __I  uint32_t SITFRM1;                           /**< Station interface transmit frame counter (aFrameTransmittedOK) 1, offset: 0x32C */
  __I  uint32_t SITUCA0;                           /**< Station interface transmit unicast frame counter (ifOutUcastPkts) 0, offset: 0x330 */
  __I  uint32_t SITUCA1;                           /**< Station interface transmit unicast frame counter (ifOutUcastPkts) 1, offset: 0x334 */
  __I  uint32_t SITMCA0;                           /**< Station interface transmit multicast frame counter (ifOutMulticastPkts) 0, offset: 0x338 */
  __I  uint32_t SITMCA1;                           /**< Station interface transmit multicast frame counter (ifOutMulticastPkts) 1, offset: 0x33C */
  __I  uint32_t SITDFCR;                           /**< Station interface transmit discard frame counter, offset: 0x340 */
       uint8_t RESERVED_10[172];
  __I  uint32_t SIBLPR[ENETC_SI_SI_BOOT_LOAD_COUNT]; /**< Station interface boot loader parameter register 0..Station interface boot loader parameter register 1, array offset: 0x3F0, array step: 0x4, not available in all instances (available on 492 out of 738) */
       uint8_t RESERVED_11[1032];
  __IO uint32_t SICBDRMR;                          /**< Station interface command BDR mode register, offset: 0x800 */
  __I  uint32_t SICBDRSR;                          /**< Station interface command BDR status register, offset: 0x804 */
       uint8_t RESERVED_12[8];
  __IO uint32_t SICBDRBAR0;                        /**< Station interface command BDR base address register 0, offset: 0x810 */
  __IO uint32_t SICBDRBAR1;                        /**< Station interface command BDR base address register 1, offset: 0x814 */
  __IO uint32_t SICBDRPIR;                         /**< Station interface command BDR producer index register, offset: 0x818 */
  __IO uint32_t SICBDRCIR;                         /**< Station interface command BDR consumer index register, offset: 0x81C */
  __IO uint32_t SICBDRLENR;                        /**< Station interface command BDR length register, offset: 0x820 */
       uint8_t RESERVED_13[124];
  __IO uint32_t SICBDRIER;                         /**< Station interface command BDR interrupt enable register, offset: 0x8A0 */
  __IO uint32_t SICBDRIDR;                         /**< Station interface command BDR interrupt detect register, offset: 0x8A4 */
       uint8_t RESERVED_14[88];
  __I  uint32_t SICAPR0;                           /**< Station interface capability register 0, offset: 0x900 */
  __I  uint32_t SICAPR1;                           /**< Station interface capability register 1, offset: 0x904 */
  __I  uint32_t SICAPR2;                           /**< Station interface capability register 2, offset: 0x908 */
       uint8_t RESERVED_15[244];
  union {                                          /* offset: 0xA00 */
    struct {                                         /* offset: 0xA00 */
      __IO uint32_t PSIIER;                            /**< Physical station interface interrupt enable register, offset: 0xA00, not available in all instances (available on 246 out of 738) */
           uint8_t RESERVED_0[4];
      __IO uint32_t PSIIDR;                            /**< Physical station interface interrupt detect register, offset: 0xA08, not available in all instances (available on 246 out of 738) */
    } PSI;
    struct {                                         /* offset: 0xA00 */
      __IO uint32_t VSIIER;                            /**< Virtual station interface interrupt enable register, offset: 0xA00, not available in all instances (available on 492 out of 738) */
           uint8_t RESERVED_0[4];
      __IO uint32_t VSIIDR;                            /**< Virtual station interface interrupt detect register, offset: 0xA08, not available in all instances (available on 492 out of 738) */
    } VSI;
  };
       uint8_t RESERVED_16[12];
  __IO uint32_t SITXIDR0;                          /**< Station interface transmit interrupt detect register 0, offset: 0xA18 */
  __IO uint32_t SITXIDR1;                          /**< Station interface transmit interrupt detect register 1, offset: 0xA1C */
       uint8_t RESERVED_17[8];
  __IO uint32_t SIRXIDR0;                          /**< Station interface receive interrupt detect register 0, offset: 0xA28 */
       uint8_t RESERVED_18[4];
  __IO uint32_t SIMSIVR;                           /**< Station interface MSI-X vector register, offset: 0xA30 */
  __IO uint32_t SICMSIVR;                          /**< Station interface command MSI-X vector register, offset: 0xA34 */
       uint8_t RESERVED_19[8];
  __IO uint32_t SITMRIER;                          /**< Station interface timer interrupt enable register, offset: 0xA40 */
  __IO uint32_t SITMRIDR;                          /**< Station interface timer interrupt detect register, offset: 0xA44 */
       uint8_t RESERVED_20[4];
  __IO uint32_t SITMRMSIVR;                        /**< Station interface timer MSI-X vector register, offset: 0xA4C */
       uint8_t RESERVED_21[176];
  __IO uint32_t SIMSITRVR[ENETC_SI_TX_MSI_COUNT];  /**< Station interface MSI-X transmit ring 0 vector register..Station interface MSI-X transmit ring 7 vector register, array offset: 0xB00, array step: 0x4 */
       uint8_t RESERVED_22[96];
  __IO uint32_t SIMSIRRVR[ENETC_SI_RX_GRP_COUNT];  /**< Station interface MSI-X receive ring 0 vector register..Station interface MSI-X receive ring 7 vector register, array offset: 0xB80, array step: 0x4 */
       uint8_t RESERVED_23[608];
  __IO uint32_t SICMECR;                           /**< Station interface correctable memory error configuration register, offset: 0xE00 */
  __IO uint32_t SICMESR;                           /**< Station interface correctable memory error status register, offset: 0xE04 */
       uint8_t RESERVED_24[4];
  __I  uint32_t SICMECTR;                          /**< Station interface correctable memory error count register, offset: 0xE0C */
  __IO uint32_t SIUPECR;                           /**< Station interface uncorrectable programming error configuration register, offset: 0xE10 */
  __IO uint32_t SIUPESR;                           /**< Station interface uncorrectable programming error status register, offset: 0xE14 */
       uint8_t RESERVED_25[4];
  __I  uint32_t SIUPECTR;                          /**< Station interface uncorrectable programming error count register, offset: 0xE1C */
  __IO uint32_t SIUNSBECR;                         /**< Station interface uncorrectable non-fatal system bus error configuration register, offset: 0xE20 */
  __IO uint32_t SIUNSBESR;                         /**< Station interface uncorrectable non-fatal system bus error status register, offset: 0xE24 */
       uint8_t RESERVED_26[4];
  __I  uint32_t SIUNSBECTR;                        /**< Station interface uncorrectable non-fatal system bus error count register, offset: 0xE2C */
  __IO uint32_t SIUFSBECR;                         /**< Station interface uncorrectable fatal system bus error configuration register, offset: 0xE30 */
  __IO uint32_t SIUFSBESR;                         /**< Station interface uncorrectable fatal system bus error status register, offset: 0xE34 */
       uint8_t RESERVED_27[8];
  __IO uint32_t SIUNMECR;                          /**< Station interface uncorrectable non-fatal memory error configuration register, offset: 0xE40 */
  __IO uint32_t SIUNMESR0;                         /**< Station interface uncorrectable non-fatal memory error status register 0, offset: 0xE44 */
  __I  uint32_t SIUNMESR1;                         /**< Station interface uncorrectable non-fatal memory error status register 1, offset: 0xE48 */
  __I  uint32_t SIUNMECTR;                         /**< Station interface uncorrectable non-fatal memory error count register, offset: 0xE4C */
  __IO uint32_t SIUFMECR;                          /**< Station interface uncorrectable fatal memory error configuration register, offset: 0xE50 */
  __IO uint32_t SIUFMESR0;                         /**< Station interface uncorrectable fatal memory error status register 0, offset: 0xE54 */
  __I  uint32_t SIUFMESR1;                         /**< Station interface uncorrectable fatal memory error status register 1, offset: 0xE58 */
       uint8_t RESERVED_28[420];
  __I  uint32_t SIMAFTCAPR;                        /**< Station interface MAC address filter table capability register, offset: 0x1000 */
       uint8_t RESERVED_29[252];
  __I  uint32_t SIVFTCAPR;                         /**< Station interface VLAN filter table capability register, offset: 0x1100 */
       uint8_t RESERVED_30[508];
  __IO uint32_t SILSOSFMR0;                        /**< Station interface LSO segmentation flag mask register 0, offset: 0x1300 */
  __IO uint32_t SILSOSFMR1;                        /**< Station interface LSO segmentation flag mask register 1, offset: 0x1304 */
       uint8_t RESERVED_31[760];
  __I  uint32_t SIRSSCAPR;                         /**< Station interface RSS capability register, offset: 0x1600 */
       uint8_t RESERVED_32[27132];
  struct {                                         /* offset: 0x8000, array step: 0x200 */
    __IO uint32_t TBMR;                              /**< Tx BDR 0 mode register..Tx BDR 7 mode register, array offset: 0x8000, array step: 0x200 */
    __IO uint32_t TBSR;                              /**< Tx BDR 0 status register..Tx BDR 7 status register, array offset: 0x8004, array step: 0x200 */
         uint8_t RESERVED_0[8];
    __IO uint32_t TBBAR0;                            /**< Tx BDR 0 base address register 0..Tx BDR 7 base address register 0, array offset: 0x8010, array step: 0x200 */
    __IO uint32_t TBBAR1;                            /**< Tx BDR 0 base address register 1..Tx BDR 7 base address register 1, array offset: 0x8014, array step: 0x200 */
    __IO uint32_t TBPIR;                             /**< Tx BDR 0 producer index register..Tx BDR 7 producer index register, array offset: 0x8018, array step: 0x200 */
    __IO uint32_t TBCIR;                             /**< Tx BDR 0 consumer index register..Tx BDR 7 consumer index register, array offset: 0x801C, array step: 0x200 */
    __IO uint32_t TBLENR;                            /**< Tx BDR 0 length register..Tx BDR 7 length register, array offset: 0x8020, array step: 0x200 */
         uint8_t RESERVED_1[124];
    __IO uint32_t TBIER;                             /**< Tx BDR 0 interrupt enable register..Tx BDR 7 interrupt enable register, array offset: 0x80A0, array step: 0x200 */
    __I  uint32_t TBIDR;                             /**< Tx BDR 0 interrupt detect register..Tx BDR 7 interrupt detect register, array offset: 0x80A4, array step: 0x200 */
    __IO uint32_t TBICR0;                            /**< Tx BDR 0 interrupt coalescing register 0..Tx BDR 7 interrupt coalescing register 0, array offset: 0x80A8, array step: 0x200 */
    __IO uint32_t TBICR1;                            /**< Tx BDR 0 interrupt coalescing register 1..Tx BDR 7 interrupt coalescing register 1, array offset: 0x80AC, array step: 0x200 */
         uint8_t RESERVED_2[80];
    __IO uint32_t RBMR;                              /**< Rx BDR 0 mode register..Rx BDR 7 mode register, array offset: 0x8100, array step: 0x200 */
    __IO uint32_t RBSR;                              /**< Rx BDR 0 status register..Rx BDR 7 status register, array offset: 0x8104, array step: 0x200 */
    __IO uint32_t RBBSR;                             /**< Rx BDR 0 buffer size register..Rx BDR 7 buffer size register, array offset: 0x8108, array step: 0x200 */
    __IO uint32_t RBCIR;                             /**< Rx BDR 0 consumer index register..Rx BDR 7 consumer index register, array offset: 0x810C, array step: 0x200 */
    __IO uint32_t RBBAR0;                            /**< Rx BDR 0 base address register 0..Rx BDR 7 base address register 0, array offset: 0x8110, array step: 0x200 */
    __IO uint32_t RBBAR1;                            /**< Rx BDR 0 base address register 1..Rx BDR 7 base address register 1, array offset: 0x8114, array step: 0x200 */
    __IO uint32_t RBPIR;                             /**< Rx BDR 0 producer index register..Rx BDR 7 producer index register, array offset: 0x8118, array step: 0x200 */
         uint8_t RESERVED_3[4];
    __IO uint32_t RBLENR;                            /**< Rx BDR 0 length register..Rx BDR 7 length register, array offset: 0x8120, array step: 0x200 */
         uint8_t RESERVED_4[12];
    __IO uint32_t RBRSCR;                            /**< Rx BDR 0 RSC register..Rx BDR 7 RSC register, array offset: 0x8130, array step: 0x200 */
         uint8_t RESERVED_5[76];
    __I  uint32_t RBDCR;                             /**< Rx BDR 0 drop count register..Rx BDR 7 drop count register, array offset: 0x8180, array step: 0x200 */
         uint8_t RESERVED_6[28];
    __IO uint32_t RBIER;                             /**< Rx BDR 0 interrupt enable register..Rx BDR 7 interrupt enable register, array offset: 0x81A0, array step: 0x200 */
    __I  uint32_t RBIDR;                             /**< Rx BDR 0 interrupt detect register..Rx BDR 7 interrupt detect register, array offset: 0x81A4, array step: 0x200 */
    __IO uint32_t RBICR0;                            /**< Rx BDR 0 interrupt coalescing register 0..Rx BDR 7 interrupt coalescing register 0, array offset: 0x81A8, array step: 0x200 */
    __IO uint32_t RBICR1;                            /**< Rx BDR 0 interrupt coalescing register 1..Rx BDR 7 interrupt coalescing register 1, array offset: 0x81AC, array step: 0x200 */
         uint8_t RESERVED_7[80];
  } BDR[ENETC_SI_BDR_COUNT];
} ENETC_SI_Type;

/* ----------------------------------------------------------------------------
   -- ENETC_SI Register Masks
   ---------------------------------------------------------------------------- */

/*!
 * @addtogroup ENETC_SI_Register_Masks ENETC_SI Register Masks
 * @{
 */

/*! @name SIMR - Station interface mode register */
/*! @{ */

#define ENETC_SI_SIMR_RSSE_MASK                  (0x1U)
#define ENETC_SI_SIMR_RSSE_SHIFT                 (0U)
/*! RSSE - RSS classification enable
 *  0b0..RSS classification is disabled
 *  0b1..RSS classification is enabled
 */
#define ENETC_SI_SIMR_RSSE(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_RSSE_SHIFT)) & ENETC_SI_SIMR_RSSE_MASK)

#define ENETC_SI_SIMR_RNUM_MASK                  (0x2U)
#define ENETC_SI_SIMR_RNUM_SHIFT                 (1U)
/*! RNUM - Receive no unicast mode
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_SIMR_RNUM(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_RNUM_SHIFT)) & ENETC_SI_SIMR_RNUM_MASK)

#define ENETC_SI_SIMR_RNMM_MASK                  (0x4U)
#define ENETC_SI_SIMR_RNMM_SHIFT                 (2U)
/*! RNMM - Receive no multicast mode
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_SIMR_RNMM(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_RNMM_SHIFT)) & ENETC_SI_SIMR_RNMM_MASK)

#define ENETC_SI_SIMR_RNBM_MASK                  (0x8U)
#define ENETC_SI_SIMR_RNBM_SHIFT                 (3U)
/*! RNBM - Receive no broadcast mode
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_SIMR_RNBM(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_RNBM_SHIFT)) & ENETC_SI_SIMR_RNBM_MASK)

#define ENETC_SI_SIMR_V2IPVE_MASK                (0x10U)
#define ENETC_SI_SIMR_V2IPVE_SHIFT               (4U)
/*! V2IPVE - VLAN to IPV mapping enable
 *  0b0..Disabled. Default IPV is selected from PQOSMR[DIPV].
 *  0b1..Enabled
 */
#define ENETC_SI_SIMR_V2IPVE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_V2IPVE_SHIFT)) & ENETC_SI_SIMR_V2IPVE_MASK)

#define ENETC_SI_SIMR_DEFAULT_RX_GROUP_MASK      (0x70000U)
#define ENETC_SI_SIMR_DEFAULT_RX_GROUP_SHIFT     (16U)
#define ENETC_SI_SIMR_DEFAULT_RX_GROUP(x)        (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_DEFAULT_RX_GROUP_SHIFT)) & ENETC_SI_SIMR_DEFAULT_RX_GROUP_MASK)

#define ENETC_SI_SIMR_EN_MASK                    (0x80000000U)
#define ENETC_SI_SIMR_EN_SHIFT                   (31U)
/*! EN - Enable station interface.
 *  0b0..Station interface is disabled.
 *  0b1..Station interface is enabled.
 */
#define ENETC_SI_SIMR_EN(x)                      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMR_EN_SHIFT)) & ENETC_SI_SIMR_EN_MASK)
/*! @} */

/*! @name SISR - Station interface status register */
/*! @{ */

#define ENETC_SI_SISR_TX_BUSY_MASK               (0x1U)
#define ENETC_SI_SISR_TX_BUSY_SHIFT              (0U)
#define ENETC_SI_SISR_TX_BUSY(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SISR_TX_BUSY_SHIFT)) & ENETC_SI_SISR_TX_BUSY_MASK)

#define ENETC_SI_SISR_MAC_UP_MASK                (0x2U)
#define ENETC_SI_SISR_MAC_UP_SHIFT               (1U)
#define ENETC_SI_SISR_MAC_UP(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SISR_MAC_UP_SHIFT)) & ENETC_SI_SISR_MAC_UP_MASK)

#define ENETC_SI_SISR_MAC_MP_MASK                (0x4U)
#define ENETC_SI_SISR_MAC_MP_SHIFT               (2U)
#define ENETC_SI_SISR_MAC_MP(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SISR_MAC_MP_SHIFT)) & ENETC_SI_SISR_MAC_MP_MASK)

#define ENETC_SI_SISR_VLAN_P_MASK                (0x8U)
#define ENETC_SI_SISR_VLAN_P_SHIFT               (3U)
#define ENETC_SI_SISR_VLAN_P(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SISR_VLAN_P_SHIFT)) & ENETC_SI_SISR_VLAN_P_MASK)

#define ENETC_SI_SISR_VLAN_UTA_MASK              (0x10U)
#define ENETC_SI_SISR_VLAN_UTA_SHIFT             (4U)
#define ENETC_SI_SISR_VLAN_UTA(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SISR_VLAN_UTA_SHIFT)) & ENETC_SI_SISR_VLAN_UTA_MASK)
/*! @} */

/*! @name SICTR - Station interface current time register 0..Station interface current time register 1 */
/*! @{ */

#define ENETC_SI_SICTR_CURR_TIME_MASK            (0xFFFFFFFFU)
#define ENETC_SI_SICTR_CURR_TIME_SHIFT           (0U)
#define ENETC_SI_SICTR_CURR_TIME(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICTR_CURR_TIME_SHIFT)) & ENETC_SI_SICTR_CURR_TIME_MASK)
/*! @} */

/*! @name SIPCAPR0 - Station interface port capability register 0 */
/*! @{ */

#define ENETC_SI_SIPCAPR0_RSC_MASK               (0x1U)
#define ENETC_SI_SIPCAPR0_RSC_SHIFT              (0U)
/*! RSC
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_RSC(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_RSC_SHIFT)) & ENETC_SI_SIPCAPR0_RSC_MASK)

#define ENETC_SI_SIPCAPR0_LSO_MASK               (0x2U)
#define ENETC_SI_SIPCAPR0_LSO_SHIFT              (1U)
/*! LSO
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_LSO(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_LSO_SHIFT)) & ENETC_SI_SIPCAPR0_LSO_MASK)

#define ENETC_SI_SIPCAPR0_RFS_MASK               (0x4U)
#define ENETC_SI_SIPCAPR0_RFS_SHIFT              (2U)
/*! RFS
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_RFS(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_RFS_SHIFT)) & ENETC_SI_SIPCAPR0_RFS_MASK)

#define ENETC_SI_SIPCAPR0_FP_MASK                (0x8U)
#define ENETC_SI_SIPCAPR0_FP_SHIFT               (3U)
/*! FP
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_FP(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_FP_SHIFT)) & ENETC_SI_SIPCAPR0_FP_MASK)

#define ENETC_SI_SIPCAPR0_TGS_MASK               (0x10U)
#define ENETC_SI_SIPCAPR0_TGS_SHIFT              (4U)
/*! TGS
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_TGS(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_TGS_SHIFT)) & ENETC_SI_SIPCAPR0_TGS_MASK)

#define ENETC_SI_SIPCAPR0_TSD_MASK               (0x20U)
#define ENETC_SI_SIPCAPR0_TSD_SHIFT              (5U)
/*! TSD
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_TSD(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_TSD_SHIFT)) & ENETC_SI_SIPCAPR0_TSD_MASK)

#define ENETC_SI_SIPCAPR0_CBS_MASK               (0x40U)
#define ENETC_SI_SIPCAPR0_CBS_SHIFT              (6U)
/*! CBS
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_CBS(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_CBS_SHIFT)) & ENETC_SI_SIPCAPR0_CBS_MASK)

#define ENETC_SI_SIPCAPR0_RSS_MASK               (0x100U)
#define ENETC_SI_SIPCAPR0_RSS_SHIFT              (8U)
/*! RSS
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_RSS(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_RSS_SHIFT)) & ENETC_SI_SIPCAPR0_RSS_MASK)

#define ENETC_SI_SIPCAPR0_PSFP_MASK              (0x200U)
#define ENETC_SI_SIPCAPR0_PSFP_SHIFT             (9U)
/*! PSFP
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_PSFP(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_PSFP_SHIFT)) & ENETC_SI_SIPCAPR0_PSFP_MASK)

#define ENETC_SI_SIPCAPR0_IPFLT_MASK             (0x400U)
#define ENETC_SI_SIPCAPR0_IPFLT_SHIFT            (10U)
/*! IPFLT
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_IPFLT(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_IPFLT_SHIFT)) & ENETC_SI_SIPCAPR0_IPFLT_MASK)

#define ENETC_SI_SIPCAPR0_RP_MASK                (0x800U)
#define ENETC_SI_SIPCAPR0_RP_SHIFT               (11U)
/*! RP
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_RP(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_RP_SHIFT)) & ENETC_SI_SIPCAPR0_RP_MASK)

#define ENETC_SI_SIPCAPR0_WO_MASK                (0x2000U)
#define ENETC_SI_SIPCAPR0_WO_SHIFT               (13U)
/*! WO
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_WO(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_WO_SHIFT)) & ENETC_SI_SIPCAPR0_WO_MASK)

#define ENETC_SI_SIPCAPR0_FS_MASK                (0x10000U)
#define ENETC_SI_SIPCAPR0_FS_SHIFT               (16U)
/*! FS - Functional Safety (FS) supported.
 *  0b0..Not supported
 *  0b1..Supported
 */
#define ENETC_SI_SIPCAPR0_FS(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR0_FS_SHIFT)) & ENETC_SI_SIPCAPR0_FS_MASK)
/*! @} */

/*! @name SIPCAPR1 - Station interface port capability register 1 */
/*! @{ */

#define ENETC_SI_SIPCAPR1_NUM_TCS_MASK           (0x70U)
#define ENETC_SI_SIPCAPR1_NUM_TCS_SHIFT          (4U)
#define ENETC_SI_SIPCAPR1_NUM_TCS(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR1_NUM_TCS_SHIFT)) & ENETC_SI_SIPCAPR1_NUM_TCS_MASK)

#define ENETC_SI_SIPCAPR1_NUM_MCH_MASK           (0x300U)
#define ENETC_SI_SIPCAPR1_NUM_MCH_SHIFT          (8U)
#define ENETC_SI_SIPCAPR1_NUM_MCH(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR1_NUM_MCH_SHIFT)) & ENETC_SI_SIPCAPR1_NUM_MCH_MASK)

#define ENETC_SI_SIPCAPR1_NUM_UCH_MASK           (0xC00U)
#define ENETC_SI_SIPCAPR1_NUM_UCH_SHIFT          (10U)
#define ENETC_SI_SIPCAPR1_NUM_UCH(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR1_NUM_UCH_SHIFT)) & ENETC_SI_SIPCAPR1_NUM_UCH_MASK)

#define ENETC_SI_SIPCAPR1_NUM_MSIX_MASK          (0x3F000U)
#define ENETC_SI_SIPCAPR1_NUM_MSIX_SHIFT         (12U)
#define ENETC_SI_SIPCAPR1_NUM_MSIX(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR1_NUM_MSIX_SHIFT)) & ENETC_SI_SIPCAPR1_NUM_MSIX_MASK)

#define ENETC_SI_SIPCAPR1_NUM_IPV_MASK           (0x80000000U)
#define ENETC_SI_SIPCAPR1_NUM_IPV_SHIFT          (31U)
#define ENETC_SI_SIPCAPR1_NUM_IPV(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPCAPR1_NUM_IPV_SHIFT)) & ENETC_SI_SIPCAPR1_NUM_IPV_MASK)
/*! @} */

/*! @name SITSR - Station interface timer status register */
/*! @{ */

#define ENETC_SI_SITSR_SYNC_MASK                 (0x1U)
#define ENETC_SI_SITSR_SYNC_SHIFT                (0U)
/*! SYNC - Timer synchronization */
#define ENETC_SI_SITSR_SYNC(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITSR_SYNC_SHIFT)) & ENETC_SI_SITSR_SYNC_MASK)

#define ENETC_SI_SITSR_PARAM_VAL_MASK            (0xFFFFFFFEU)
#define ENETC_SI_SITSR_PARAM_VAL_SHIFT           (1U)
/*! PARAM_VAL - User specific parameter values */
#define ENETC_SI_SITSR_PARAM_VAL(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITSR_PARAM_VAL_SHIFT)) & ENETC_SI_SITSR_PARAM_VAL_MASK)
/*! @} */

/*! @name SIRBGCR - Station interface receive BDR group control register */
/*! @{ */

#define ENETC_SI_SIRBGCR_NUM_GROUPS_MASK         (0x7U)
#define ENETC_SI_SIRBGCR_NUM_GROUPS_SHIFT        (0U)
/*! NUM_GROUPS - Number of groups */
#define ENETC_SI_SIRBGCR_NUM_GROUPS(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRBGCR_NUM_GROUPS_SHIFT)) & ENETC_SI_SIRBGCR_NUM_GROUPS_MASK)

#define ENETC_SI_SIRBGCR_RINGS_PER_GROUP_MASK    (0x70000U)
#define ENETC_SI_SIRBGCR_RINGS_PER_GROUP_SHIFT   (16U)
/*! RINGS_PER_GROUP - Number of rings per group */
#define ENETC_SI_SIRBGCR_RINGS_PER_GROUP(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRBGCR_RINGS_PER_GROUP_SHIFT)) & ENETC_SI_SIRBGCR_RINGS_PER_GROUP_MASK)
/*! @} */

/*! @name SIBCAR - Station interface buffer cache attribute register */
/*! @{ */

#define ENETC_SI_SIBCAR_BD_WRCACHE_MASK          (0xFU)
#define ENETC_SI_SIBCAR_BD_WRCACHE_SHIFT         (0U)
#define ENETC_SI_SIBCAR_BD_WRCACHE(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_WRCACHE_SHIFT)) & ENETC_SI_SIBCAR_BD_WRCACHE_MASK)

#define ENETC_SI_SIBCAR_BD_WRDOMAIN_MASK         (0x30U)
#define ENETC_SI_SIBCAR_BD_WRDOMAIN_SHIFT        (4U)
#define ENETC_SI_SIBCAR_BD_WRDOMAIN(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_WRDOMAIN_SHIFT)) & ENETC_SI_SIBCAR_BD_WRDOMAIN_MASK)

#define ENETC_SI_SIBCAR_BD_WRSNP_MASK            (0xC0U)
#define ENETC_SI_SIBCAR_BD_WRSNP_SHIFT           (6U)
#define ENETC_SI_SIBCAR_BD_WRSNP(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_WRSNP_SHIFT)) & ENETC_SI_SIBCAR_BD_WRSNP_MASK)

#define ENETC_SI_SIBCAR_WRCACHE_MASK             (0xF00U)
#define ENETC_SI_SIBCAR_WRCACHE_SHIFT            (8U)
#define ENETC_SI_SIBCAR_WRCACHE(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_WRCACHE_SHIFT)) & ENETC_SI_SIBCAR_WRCACHE_MASK)

#define ENETC_SI_SIBCAR_WRDOMAIN_MASK            (0x3000U)
#define ENETC_SI_SIBCAR_WRDOMAIN_SHIFT           (12U)
#define ENETC_SI_SIBCAR_WRDOMAIN(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_WRDOMAIN_SHIFT)) & ENETC_SI_SIBCAR_WRDOMAIN_MASK)

#define ENETC_SI_SIBCAR_WRSNP_MASK               (0xC000U)
#define ENETC_SI_SIBCAR_WRSNP_SHIFT              (14U)
#define ENETC_SI_SIBCAR_WRSNP(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_WRSNP_SHIFT)) & ENETC_SI_SIBCAR_WRSNP_MASK)

#define ENETC_SI_SIBCAR_BD_RDCACHE_MASK          (0xF0000U)
#define ENETC_SI_SIBCAR_BD_RDCACHE_SHIFT         (16U)
#define ENETC_SI_SIBCAR_BD_RDCACHE(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_RDCACHE_SHIFT)) & ENETC_SI_SIBCAR_BD_RDCACHE_MASK)

#define ENETC_SI_SIBCAR_BD_RDDOMAIN_MASK         (0x300000U)
#define ENETC_SI_SIBCAR_BD_RDDOMAIN_SHIFT        (20U)
#define ENETC_SI_SIBCAR_BD_RDDOMAIN(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_RDDOMAIN_SHIFT)) & ENETC_SI_SIBCAR_BD_RDDOMAIN_MASK)

#define ENETC_SI_SIBCAR_BD_RDSNP_MASK            (0xC00000U)
#define ENETC_SI_SIBCAR_BD_RDSNP_SHIFT           (22U)
#define ENETC_SI_SIBCAR_BD_RDSNP(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_BD_RDSNP_SHIFT)) & ENETC_SI_SIBCAR_BD_RDSNP_MASK)

#define ENETC_SI_SIBCAR_RDCACHE_MASK             (0xF000000U)
#define ENETC_SI_SIBCAR_RDCACHE_SHIFT            (24U)
#define ENETC_SI_SIBCAR_RDCACHE(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_RDCACHE_SHIFT)) & ENETC_SI_SIBCAR_RDCACHE_MASK)

#define ENETC_SI_SIBCAR_RDDOMAIN_MASK            (0x30000000U)
#define ENETC_SI_SIBCAR_RDDOMAIN_SHIFT           (28U)
#define ENETC_SI_SIBCAR_RDDOMAIN(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_RDDOMAIN_SHIFT)) & ENETC_SI_SIBCAR_RDDOMAIN_MASK)

#define ENETC_SI_SIBCAR_RDSNP_MASK               (0xC0000000U)
#define ENETC_SI_SIBCAR_RDSNP_SHIFT              (30U)
#define ENETC_SI_SIBCAR_RDSNP(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBCAR_RDSNP_SHIFT)) & ENETC_SI_SIBCAR_RDSNP_MASK)
/*! @} */

/*! @name SIMCAR - Station interface message cache attribute register */
/*! @{ */

#define ENETC_SI_SIMCAR_MSG_WRCACHE_MASK         (0xFU)
#define ENETC_SI_SIMCAR_MSG_WRCACHE_SHIFT        (0U)
#define ENETC_SI_SIMCAR_MSG_WRCACHE(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_WRCACHE_SHIFT)) & ENETC_SI_SIMCAR_MSG_WRCACHE_MASK)

#define ENETC_SI_SIMCAR_MSG_WRDOMAIN_MASK        (0x30U)
#define ENETC_SI_SIMCAR_MSG_WRDOMAIN_SHIFT       (4U)
#define ENETC_SI_SIMCAR_MSG_WRDOMAIN(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_WRDOMAIN_SHIFT)) & ENETC_SI_SIMCAR_MSG_WRDOMAIN_MASK)

#define ENETC_SI_SIMCAR_MSG_WRSNP_MASK           (0xC0U)
#define ENETC_SI_SIMCAR_MSG_WRSNP_SHIFT          (6U)
#define ENETC_SI_SIMCAR_MSG_WRSNP(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_WRSNP_SHIFT)) & ENETC_SI_SIMCAR_MSG_WRSNP_MASK)

#define ENETC_SI_SIMCAR_MSG_RDCACHE_MASK         (0xF0000U)
#define ENETC_SI_SIMCAR_MSG_RDCACHE_SHIFT        (16U)
#define ENETC_SI_SIMCAR_MSG_RDCACHE(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_RDCACHE_SHIFT)) & ENETC_SI_SIMCAR_MSG_RDCACHE_MASK)

#define ENETC_SI_SIMCAR_MSG_RDDOMAIN_MASK        (0x300000U)
#define ENETC_SI_SIMCAR_MSG_RDDOMAIN_SHIFT       (20U)
#define ENETC_SI_SIMCAR_MSG_RDDOMAIN(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_RDDOMAIN_SHIFT)) & ENETC_SI_SIMCAR_MSG_RDDOMAIN_MASK)

#define ENETC_SI_SIMCAR_MSG_RDSNP_MASK           (0xC00000U)
#define ENETC_SI_SIMCAR_MSG_RDSNP_SHIFT          (22U)
#define ENETC_SI_SIMCAR_MSG_RDSNP(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMCAR_MSG_RDSNP_SHIFT)) & ENETC_SI_SIMCAR_MSG_RDSNP_MASK)
/*! @} */

/*! @name SICCAR - Station interface command cache attribute register */
/*! @{ */

#define ENETC_SI_SICCAR_CBD_WRCACHE_MASK         (0xFU)
#define ENETC_SI_SICCAR_CBD_WRCACHE_SHIFT        (0U)
#define ENETC_SI_SICCAR_CBD_WRCACHE(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_WRCACHE_SHIFT)) & ENETC_SI_SICCAR_CBD_WRCACHE_MASK)

#define ENETC_SI_SICCAR_CBD_WRDOMAIN_MASK        (0x30U)
#define ENETC_SI_SICCAR_CBD_WRDOMAIN_SHIFT       (4U)
#define ENETC_SI_SICCAR_CBD_WRDOMAIN(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_WRDOMAIN_SHIFT)) & ENETC_SI_SICCAR_CBD_WRDOMAIN_MASK)

#define ENETC_SI_SICCAR_CBD_WRSNP_MASK           (0xC0U)
#define ENETC_SI_SICCAR_CBD_WRSNP_SHIFT          (6U)
#define ENETC_SI_SICCAR_CBD_WRSNP(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_WRSNP_SHIFT)) & ENETC_SI_SICCAR_CBD_WRSNP_MASK)

#define ENETC_SI_SICCAR_CWRCACHE_MASK            (0xF00U)
#define ENETC_SI_SICCAR_CWRCACHE_SHIFT           (8U)
#define ENETC_SI_SICCAR_CWRCACHE(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CWRCACHE_SHIFT)) & ENETC_SI_SICCAR_CWRCACHE_MASK)

#define ENETC_SI_SICCAR_CWRDOMAIN_MASK           (0x3000U)
#define ENETC_SI_SICCAR_CWRDOMAIN_SHIFT          (12U)
#define ENETC_SI_SICCAR_CWRDOMAIN(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CWRDOMAIN_SHIFT)) & ENETC_SI_SICCAR_CWRDOMAIN_MASK)

#define ENETC_SI_SICCAR_CWRSNP_MASK              (0xC000U)
#define ENETC_SI_SICCAR_CWRSNP_SHIFT             (14U)
#define ENETC_SI_SICCAR_CWRSNP(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CWRSNP_SHIFT)) & ENETC_SI_SICCAR_CWRSNP_MASK)

#define ENETC_SI_SICCAR_CBD_RDCACHE_MASK         (0xF0000U)
#define ENETC_SI_SICCAR_CBD_RDCACHE_SHIFT        (16U)
#define ENETC_SI_SICCAR_CBD_RDCACHE(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_RDCACHE_SHIFT)) & ENETC_SI_SICCAR_CBD_RDCACHE_MASK)

#define ENETC_SI_SICCAR_CBD_RDDOMAIN_MASK        (0x300000U)
#define ENETC_SI_SICCAR_CBD_RDDOMAIN_SHIFT       (20U)
#define ENETC_SI_SICCAR_CBD_RDDOMAIN(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_RDDOMAIN_SHIFT)) & ENETC_SI_SICCAR_CBD_RDDOMAIN_MASK)

#define ENETC_SI_SICCAR_CBD_RDSNP_MASK           (0xC00000U)
#define ENETC_SI_SICCAR_CBD_RDSNP_SHIFT          (22U)
#define ENETC_SI_SICCAR_CBD_RDSNP(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CBD_RDSNP_SHIFT)) & ENETC_SI_SICCAR_CBD_RDSNP_MASK)

#define ENETC_SI_SICCAR_CRDCACHE_MASK            (0xF000000U)
#define ENETC_SI_SICCAR_CRDCACHE_SHIFT           (24U)
#define ENETC_SI_SICCAR_CRDCACHE(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CRDCACHE_SHIFT)) & ENETC_SI_SICCAR_CRDCACHE_MASK)

#define ENETC_SI_SICCAR_CRDDOMAIN_MASK           (0x30000000U)
#define ENETC_SI_SICCAR_CRDDOMAIN_SHIFT          (28U)
#define ENETC_SI_SICCAR_CRDDOMAIN(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CRDDOMAIN_SHIFT)) & ENETC_SI_SICCAR_CRDDOMAIN_MASK)

#define ENETC_SI_SICCAR_CRDSNP_MASK              (0xC0000000U)
#define ENETC_SI_SICCAR_CRDSNP_SHIFT             (30U)
#define ENETC_SI_SICCAR_CRDSNP(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICCAR_CRDSNP_SHIFT)) & ENETC_SI_SICCAR_CRDSNP_MASK)
/*! @} */

/*! @name SIPMAR0 - Station interface primary MAC address register 0 */
/*! @{ */

#define ENETC_SI_SIPMAR0_PRIM_MAC_ADDR_MASK      (0xFFFFFFFFU)
#define ENETC_SI_SIPMAR0_PRIM_MAC_ADDR_SHIFT     (0U)
#define ENETC_SI_SIPMAR0_PRIM_MAC_ADDR(x)        (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPMAR0_PRIM_MAC_ADDR_SHIFT)) & ENETC_SI_SIPMAR0_PRIM_MAC_ADDR_MASK)
/*! @} */

/*! @name SIPMAR1 - Station interface primary MAC address register 1 */
/*! @{ */

#define ENETC_SI_SIPMAR1_PRIM_MAC_ADDR_MASK      (0xFFFFU)
#define ENETC_SI_SIPMAR1_PRIM_MAC_ADDR_SHIFT     (0U)
#define ENETC_SI_SIPMAR1_PRIM_MAC_ADDR(x)        (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIPMAR1_PRIM_MAC_ADDR_SHIFT)) & ENETC_SI_SIPMAR1_PRIM_MAC_ADDR_MASK)
/*! @} */

/*! @name SICVLANR1 - Station interface custom VLAN register 1 */
/*! @{ */

#define ENETC_SI_SICVLANR1_ETYPE_MASK            (0xFFFFU)
#define ENETC_SI_SICVLANR1_ETYPE_SHIFT           (0U)
#define ENETC_SI_SICVLANR1_ETYPE(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICVLANR1_ETYPE_SHIFT)) & ENETC_SI_SICVLANR1_ETYPE_MASK)

#define ENETC_SI_SICVLANR1_V_MASK                (0x80000000U)
#define ENETC_SI_SICVLANR1_V_SHIFT               (31U)
#define ENETC_SI_SICVLANR1_V(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICVLANR1_V_SHIFT)) & ENETC_SI_SICVLANR1_V_MASK)
/*! @} */

/*! @name SICVLANR2 - Station interface custom VLAN register 2 */
/*! @{ */

#define ENETC_SI_SICVLANR2_ETYPE_MASK            (0xFFFFU)
#define ENETC_SI_SICVLANR2_ETYPE_SHIFT           (0U)
#define ENETC_SI_SICVLANR2_ETYPE(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICVLANR2_ETYPE_SHIFT)) & ENETC_SI_SICVLANR2_ETYPE_MASK)

#define ENETC_SI_SICVLANR2_V_MASK                (0x80000000U)
#define ENETC_SI_SICVLANR2_V_SHIFT               (31U)
#define ENETC_SI_SICVLANR2_V(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICVLANR2_V_SHIFT)) & ENETC_SI_SICVLANR2_V_MASK)
/*! @} */

/*! @name SIVLANIPVMR0 - Station interface VLAN to IPV mapping register 0 */
/*! @{ */

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_0_MASK     (0xFU)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_0_SHIFT    (0U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_0(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_0_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_0_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_1_MASK     (0xF0U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_1_SHIFT    (4U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_1(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_1_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_1_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_2_MASK     (0xF00U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_2_SHIFT    (8U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_2(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_2_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_2_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_3_MASK     (0xF000U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_3_SHIFT    (12U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_3(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_3_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_3_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_4_MASK     (0xF0000U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_4_SHIFT    (16U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_4(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_4_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_4_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_5_MASK     (0xF00000U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_5_SHIFT    (20U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_5(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_5_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_5_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_6_MASK     (0xF000000U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_6_SHIFT    (24U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_6(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_6_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_6_MASK)

#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_7_MASK     (0xF0000000U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_7_SHIFT    (28U)
#define ENETC_SI_SIVLANIPVMR0_PCP_DEI_7(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR0_PCP_DEI_7_SHIFT)) & ENETC_SI_SIVLANIPVMR0_PCP_DEI_7_MASK)
/*! @} */

/*! @name SIVLANIPVMR1 - Station interface VLAN to IPV mapping register 1 */
/*! @{ */

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_8_MASK     (0xFU)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_8_SHIFT    (0U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_8(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_8_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_8_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_9_MASK     (0xF0U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_9_SHIFT    (4U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_9(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_9_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_9_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_10_MASK    (0xF00U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_10_SHIFT   (8U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_10(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_10_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_10_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_11_MASK    (0xF000U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_11_SHIFT   (12U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_11(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_11_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_11_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_12_MASK    (0xF0000U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_12_SHIFT   (16U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_12(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_12_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_12_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_13_MASK    (0xF00000U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_13_SHIFT   (20U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_13(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_13_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_13_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_14_MASK    (0xF000000U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_14_SHIFT   (24U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_14(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_14_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_14_MASK)

#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_15_MASK    (0xF0000000U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_15_SHIFT   (28U)
#define ENETC_SI_SIVLANIPVMR1_PCP_DEI_15(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVLANIPVMR1_PCP_DEI_15_SHIFT)) & ENETC_SI_SIVLANIPVMR1_PCP_DEI_15_MASK)
/*! @} */

/*! @name SIIPVBDRMR0 - Station interface IPV to ring mapping register */
/*! @{ */

#define ENETC_SI_SIIPVBDRMR0_IPV0BDR_MASK        (0x7U)
#define ENETC_SI_SIIPVBDRMR0_IPV0BDR_SHIFT       (0U)
#define ENETC_SI_SIIPVBDRMR0_IPV0BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV0BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV0BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV1BDR_MASK        (0x70U)
#define ENETC_SI_SIIPVBDRMR0_IPV1BDR_SHIFT       (4U)
#define ENETC_SI_SIIPVBDRMR0_IPV1BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV1BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV1BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV2BDR_MASK        (0x700U)
#define ENETC_SI_SIIPVBDRMR0_IPV2BDR_SHIFT       (8U)
#define ENETC_SI_SIIPVBDRMR0_IPV2BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV2BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV2BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV3BDR_MASK        (0x7000U)
#define ENETC_SI_SIIPVBDRMR0_IPV3BDR_SHIFT       (12U)
#define ENETC_SI_SIIPVBDRMR0_IPV3BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV3BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV3BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV4BDR_MASK        (0x70000U)
#define ENETC_SI_SIIPVBDRMR0_IPV4BDR_SHIFT       (16U)
#define ENETC_SI_SIIPVBDRMR0_IPV4BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV4BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV4BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV5BDR_MASK        (0x700000U)
#define ENETC_SI_SIIPVBDRMR0_IPV5BDR_SHIFT       (20U)
#define ENETC_SI_SIIPVBDRMR0_IPV5BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV5BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV5BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV6BDR_MASK        (0x7000000U)
#define ENETC_SI_SIIPVBDRMR0_IPV6BDR_SHIFT       (24U)
#define ENETC_SI_SIIPVBDRMR0_IPV6BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV6BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV6BDR_MASK)

#define ENETC_SI_SIIPVBDRMR0_IPV7BDR_MASK        (0x70000000U)
#define ENETC_SI_SIIPVBDRMR0_IPV7BDR_SHIFT       (28U)
#define ENETC_SI_SIIPVBDRMR0_IPV7BDR(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIIPVBDRMR0_IPV7BDR_SHIFT)) & ENETC_SI_SIIPVBDRMR0_IPV7BDR_MASK)
/*! @} */

/*! @name PSIMSGRR - Physical station interface message receive register */
/*! @{ */

#define ENETC_SI_PSIMSGRR_MR1_MASK               (0x2U)
#define ENETC_SI_PSIMSGRR_MR1_SHIFT              (1U)
#define ENETC_SI_PSIMSGRR_MR1(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGRR_MR1_SHIFT)) & ENETC_SI_PSIMSGRR_MR1_MASK)

#define ENETC_SI_PSIMSGRR_MR2_MASK               (0x4U)
#define ENETC_SI_PSIMSGRR_MR2_SHIFT              (2U)
#define ENETC_SI_PSIMSGRR_MR2(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGRR_MR2_SHIFT)) & ENETC_SI_PSIMSGRR_MR2_MASK)

#define ENETC_SI_PSIMSGRR_MC_MASK                (0xFFFF0000U)
#define ENETC_SI_PSIMSGRR_MC_SHIFT               (16U)
#define ENETC_SI_PSIMSGRR_MC(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGRR_MC_SHIFT)) & ENETC_SI_PSIMSGRR_MC_MASK)
/*! @} */

/*! @name PSIMSGSR - Physical station interface message send register */
/*! @{ */

#define ENETC_SI_PSIMSGSR_MS1_MASK               (0x2U)
#define ENETC_SI_PSIMSGSR_MS1_SHIFT              (1U)
#define ENETC_SI_PSIMSGSR_MS1(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGSR_MS1_SHIFT)) & ENETC_SI_PSIMSGSR_MS1_MASK)

#define ENETC_SI_PSIMSGSR_MS2_MASK               (0x4U)
#define ENETC_SI_PSIMSGSR_MS2_SHIFT              (2U)
#define ENETC_SI_PSIMSGSR_MS2(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGSR_MS2_SHIFT)) & ENETC_SI_PSIMSGSR_MS2_MASK)

#define ENETC_SI_PSIMSGSR_MC_MASK                (0xFFFF0000U)
#define ENETC_SI_PSIMSGSR_MC_SHIFT               (16U)
#define ENETC_SI_PSIMSGSR_MC(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIMSGSR_MC_SHIFT)) & ENETC_SI_PSIMSGSR_MC_MASK)
/*! @} */

/*! @name PSIVMSGRCVAR0 - PSI VSI 1 message receive address register 0..PSI VSI 2 message receive address register 0 */
/*! @{ */

#define ENETC_SI_PSIVMSGRCVAR0_MSIZE_MASK        (0x1FU)
#define ENETC_SI_PSIVMSGRCVAR0_MSIZE_SHIFT       (0U)
/*! MSIZE - Message size */
#define ENETC_SI_PSIVMSGRCVAR0_MSIZE(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIVMSGRCVAR0_MSIZE_SHIFT)) & ENETC_SI_PSIVMSGRCVAR0_MSIZE_MASK)

#define ENETC_SI_PSIVMSGRCVAR0_ADDRL_MASK        (0xFFFFFFC0U)
#define ENETC_SI_PSIVMSGRCVAR0_ADDRL_SHIFT       (6U)
#define ENETC_SI_PSIVMSGRCVAR0_ADDRL(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIVMSGRCVAR0_ADDRL_SHIFT)) & ENETC_SI_PSIVMSGRCVAR0_ADDRL_MASK)
/*! @} */

/* The count of ENETC_SI_PSIVMSGRCVAR0 */
#define ENETC_SI_PSIVMSGRCVAR0_COUNT             (2U)

/*! @name PSIVMSGRCVAR1 - PSI VSI 1 message receive address register 1..PSI VSI 2 message receive address register 1 */
/*! @{ */

#define ENETC_SI_PSIVMSGRCVAR1_ADDRH_MASK        (0xFFFFFFFFU)
#define ENETC_SI_PSIVMSGRCVAR1_ADDRH_SHIFT       (0U)
#define ENETC_SI_PSIVMSGRCVAR1_ADDRH(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIVMSGRCVAR1_ADDRH_SHIFT)) & ENETC_SI_PSIVMSGRCVAR1_ADDRH_MASK)
/*! @} */

/* The count of ENETC_SI_PSIVMSGRCVAR1 */
#define ENETC_SI_PSIVMSGRCVAR1_COUNT             (2U)

/*! @name VSIMSGSR - Virtual station interface message send register */
/*! @{ */

#define ENETC_SI_VSIMSGSR_MB_MASK                (0x1U)
#define ENETC_SI_VSIMSGSR_MB_SHIFT               (0U)
#define ENETC_SI_VSIMSGSR_MB(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSR_MB_SHIFT)) & ENETC_SI_VSIMSGSR_MB_MASK)

#define ENETC_SI_VSIMSGSR_MS_MASK                (0x2U)
#define ENETC_SI_VSIMSGSR_MS_SHIFT               (1U)
#define ENETC_SI_VSIMSGSR_MS(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSR_MS_SHIFT)) & ENETC_SI_VSIMSGSR_MS_MASK)

#define ENETC_SI_VSIMSGSR_MC_MASK                (0xFFFF0000U)
#define ENETC_SI_VSIMSGSR_MC_SHIFT               (16U)
#define ENETC_SI_VSIMSGSR_MC(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSR_MC_SHIFT)) & ENETC_SI_VSIMSGSR_MC_MASK)
/*! @} */

/*! @name VSIMSGRR - Virtual station interface message receive register */
/*! @{ */

#define ENETC_SI_VSIMSGRR_MR_MASK                (0x1U)
#define ENETC_SI_VSIMSGRR_MR_SHIFT               (0U)
#define ENETC_SI_VSIMSGRR_MR(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGRR_MR_SHIFT)) & ENETC_SI_VSIMSGRR_MR_MASK)

#define ENETC_SI_VSIMSGRR_MC_MASK                (0xFFFF0000U)
#define ENETC_SI_VSIMSGRR_MC_SHIFT               (16U)
#define ENETC_SI_VSIMSGRR_MC(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGRR_MC_SHIFT)) & ENETC_SI_VSIMSGRR_MC_MASK)
/*! @} */

/*! @name VSIMSGSNDAR0 - Virtual station interface message address send register 0 */
/*! @{ */

#define ENETC_SI_VSIMSGSNDAR0_MSIZE_MASK         (0x1FU)
#define ENETC_SI_VSIMSGSNDAR0_MSIZE_SHIFT        (0U)
/*! MSIZE - Message size */
#define ENETC_SI_VSIMSGSNDAR0_MSIZE(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSNDAR0_MSIZE_SHIFT)) & ENETC_SI_VSIMSGSNDAR0_MSIZE_MASK)

#define ENETC_SI_VSIMSGSNDAR0_ADDRL_MASK         (0xFFFFFFC0U)
#define ENETC_SI_VSIMSGSNDAR0_ADDRL_SHIFT        (6U)
#define ENETC_SI_VSIMSGSNDAR0_ADDRL(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSNDAR0_ADDRL_SHIFT)) & ENETC_SI_VSIMSGSNDAR0_ADDRL_MASK)
/*! @} */

/*! @name VSIMSGSNDAR1 - Virtual station interface message send address register 1 */
/*! @{ */

#define ENETC_SI_VSIMSGSNDAR1_ADDRH_MASK         (0xFFFFFFFFU)
#define ENETC_SI_VSIMSGSNDAR1_ADDRH_SHIFT        (0U)
#define ENETC_SI_VSIMSGSNDAR1_ADDRH(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIMSGSNDAR1_ADDRH_SHIFT)) & ENETC_SI_VSIMSGSNDAR1_ADDRH_MASK)
/*! @} */

/*! @name SIROCT0 - Station interface receive octets counter (ifInOctets) 0 */
/*! @{ */

#define ENETC_SI_SIROCT0_ROCT_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SIROCT0_ROCT_LOW_SHIFT          (0U)
#define ENETC_SI_SIROCT0_ROCT_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIROCT0_ROCT_LOW_SHIFT)) & ENETC_SI_SIROCT0_ROCT_LOW_MASK)
/*! @} */

/*! @name SIROCT1 - Station interface receive octets counter (ifInOctets) 1 */
/*! @{ */

#define ENETC_SI_SIROCT1_ROCT_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SIROCT1_ROCT_HIGH_SHIFT         (0U)
#define ENETC_SI_SIROCT1_ROCT_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIROCT1_ROCT_HIGH_SHIFT)) & ENETC_SI_SIROCT1_ROCT_HIGH_MASK)
/*! @} */

/*! @name SIRFRM0 - Station interface receive frame counter (aFrameReceivedOK) 0 */
/*! @{ */

#define ENETC_SI_SIRFRM0_RFRM_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SIRFRM0_RFRM_LOW_SHIFT          (0U)
#define ENETC_SI_SIRFRM0_RFRM_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRFRM0_RFRM_LOW_SHIFT)) & ENETC_SI_SIRFRM0_RFRM_LOW_MASK)
/*! @} */

/*! @name SIRFRM1 - Station interface receive frame counter (aFrameReceivedOK) 1 */
/*! @{ */

#define ENETC_SI_SIRFRM1_RFRM_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SIRFRM1_RFRM_HIGH_SHIFT         (0U)
#define ENETC_SI_SIRFRM1_RFRM_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRFRM1_RFRM_HIGH_SHIFT)) & ENETC_SI_SIRFRM1_RFRM_HIGH_MASK)
/*! @} */

/*! @name SIRUCA0 - Station interface receive unicast frame counter (ifInUcastPkts) 0 */
/*! @{ */

#define ENETC_SI_SIRUCA0_RUCA_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SIRUCA0_RUCA_LOW_SHIFT          (0U)
#define ENETC_SI_SIRUCA0_RUCA_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRUCA0_RUCA_LOW_SHIFT)) & ENETC_SI_SIRUCA0_RUCA_LOW_MASK)
/*! @} */

/*! @name SIRUCA1 - Station interface receive unicast frame counter (ifInUcastPkts) 1 */
/*! @{ */

#define ENETC_SI_SIRUCA1_RUCA_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SIRUCA1_RUCA_HIGH_SHIFT         (0U)
#define ENETC_SI_SIRUCA1_RUCA_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRUCA1_RUCA_HIGH_SHIFT)) & ENETC_SI_SIRUCA1_RUCA_HIGH_MASK)
/*! @} */

/*! @name SIRMCA0 - Station interface receive multicast frame counter (ifInMulticastPkts) 0 */
/*! @{ */

#define ENETC_SI_SIRMCA0_RMCA_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SIRMCA0_RMCA_LOW_SHIFT          (0U)
#define ENETC_SI_SIRMCA0_RMCA_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRMCA0_RMCA_LOW_SHIFT)) & ENETC_SI_SIRMCA0_RMCA_LOW_MASK)
/*! @} */

/*! @name SIRMCA1 - Station interface receive multicast frame counter (ifInMulticastPkts) 1 */
/*! @{ */

#define ENETC_SI_SIRMCA1_RMCA_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SIRMCA1_RMCA_HIGH_SHIFT         (0U)
#define ENETC_SI_SIRMCA1_RMCA_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRMCA1_RMCA_HIGH_SHIFT)) & ENETC_SI_SIRMCA1_RMCA_HIGH_MASK)
/*! @} */

/*! @name SITOCT0 - Station interface transmit octets counter (ifOutOctets) 0 */
/*! @{ */

#define ENETC_SI_SITOCT0_TOCT_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SITOCT0_TOCT_LOW_SHIFT          (0U)
#define ENETC_SI_SITOCT0_TOCT_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITOCT0_TOCT_LOW_SHIFT)) & ENETC_SI_SITOCT0_TOCT_LOW_MASK)
/*! @} */

/*! @name SITOCT1 - Station interface transmit octets counter (ifOutOctets) 1 */
/*! @{ */

#define ENETC_SI_SITOCT1_TOCT_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SITOCT1_TOCT_HIGH_SHIFT         (0U)
#define ENETC_SI_SITOCT1_TOCT_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITOCT1_TOCT_HIGH_SHIFT)) & ENETC_SI_SITOCT1_TOCT_HIGH_MASK)
/*! @} */

/*! @name SITFRM0 - Station interface transmit frame counter (aFrameTransmittedOK) 0 */
/*! @{ */

#define ENETC_SI_SITFRM0_TFRM_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SITFRM0_TFRM_LOW_SHIFT          (0U)
#define ENETC_SI_SITFRM0_TFRM_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITFRM0_TFRM_LOW_SHIFT)) & ENETC_SI_SITFRM0_TFRM_LOW_MASK)
/*! @} */

/*! @name SITFRM1 - Station interface transmit frame counter (aFrameTransmittedOK) 1 */
/*! @{ */

#define ENETC_SI_SITFRM1_TFRM_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SITFRM1_TFRM_HIGH_SHIFT         (0U)
#define ENETC_SI_SITFRM1_TFRM_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITFRM1_TFRM_HIGH_SHIFT)) & ENETC_SI_SITFRM1_TFRM_HIGH_MASK)
/*! @} */

/*! @name SITUCA0 - Station interface transmit unicast frame counter (ifOutUcastPkts) 0 */
/*! @{ */

#define ENETC_SI_SITUCA0_TUCA_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SITUCA0_TUCA_LOW_SHIFT          (0U)
#define ENETC_SI_SITUCA0_TUCA_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITUCA0_TUCA_LOW_SHIFT)) & ENETC_SI_SITUCA0_TUCA_LOW_MASK)
/*! @} */

/*! @name SITUCA1 - Station interface transmit unicast frame counter (ifOutUcastPkts) 1 */
/*! @{ */

#define ENETC_SI_SITUCA1_TUCA_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SITUCA1_TUCA_HIGH_SHIFT         (0U)
#define ENETC_SI_SITUCA1_TUCA_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITUCA1_TUCA_HIGH_SHIFT)) & ENETC_SI_SITUCA1_TUCA_HIGH_MASK)
/*! @} */

/*! @name SITMCA0 - Station interface transmit multicast frame counter (ifOutMulticastPkts) 0 */
/*! @{ */

#define ENETC_SI_SITMCA0_TMCA_LOW_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SITMCA0_TMCA_LOW_SHIFT          (0U)
#define ENETC_SI_SITMCA0_TMCA_LOW(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITMCA0_TMCA_LOW_SHIFT)) & ENETC_SI_SITMCA0_TMCA_LOW_MASK)
/*! @} */

/*! @name SITMCA1 - Station interface transmit multicast frame counter (ifOutMulticastPkts) 1 */
/*! @{ */

#define ENETC_SI_SITMCA1_TMCA_HIGH_MASK          (0xFFFFFFFFU)
#define ENETC_SI_SITMCA1_TMCA_HIGH_SHIFT         (0U)
#define ENETC_SI_SITMCA1_TMCA_HIGH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITMCA1_TMCA_HIGH_SHIFT)) & ENETC_SI_SITMCA1_TMCA_HIGH_MASK)
/*! @} */

/*! @name SITDFCR - Station interface transmit discard frame counter */
/*! @{ */

#define ENETC_SI_SITDFCR_COUNT_MASK              (0xFFFFFFFFU)
#define ENETC_SI_SITDFCR_COUNT_SHIFT             (0U)
/*! COUNT - Counter */
#define ENETC_SI_SITDFCR_COUNT(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITDFCR_COUNT_SHIFT)) & ENETC_SI_SITDFCR_COUNT_MASK)
/*! @} */

/*! @name SIBLPR - Station interface boot loader parameter register 0..Station interface boot loader parameter register 1 */
/*! @{ */

#define ENETC_SI_SIBLPR_PARAM_VAL_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SIBLPR_PARAM_VAL_SHIFT          (0U)
#define ENETC_SI_SIBLPR_PARAM_VAL(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIBLPR_PARAM_VAL_SHIFT)) & ENETC_SI_SIBLPR_PARAM_VAL_MASK)
/*! @} */

/* The count of ENETC_SI_SIBLPR */
#define ENETC_SI_SIBLPR_COUNT                    (2U)

/*! @name SICBDRMR - Station interface command BDR mode register */
/*! @{ */

#define ENETC_SI_SICBDRMR_EN_MASK                (0x80000000U)
#define ENETC_SI_SICBDRMR_EN_SHIFT               (31U)
#define ENETC_SI_SICBDRMR_EN(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRMR_EN_SHIFT)) & ENETC_SI_SICBDRMR_EN_MASK)
/*! @} */

/*! @name SICBDRSR - Station interface command BDR status register */
/*! @{ */

#define ENETC_SI_SICBDRSR_BUSY_MASK              (0x1U)
#define ENETC_SI_SICBDRSR_BUSY_SHIFT             (0U)
#define ENETC_SI_SICBDRSR_BUSY(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRSR_BUSY_SHIFT)) & ENETC_SI_SICBDRSR_BUSY_MASK)
/*! @} */

/*! @name SICBDRBAR0 - Station interface command BDR base address register 0 */
/*! @{ */

#define ENETC_SI_SICBDRBAR0_ADDRL_MASK           (0xFFFFFF80U)
#define ENETC_SI_SICBDRBAR0_ADDRL_SHIFT          (7U)
#define ENETC_SI_SICBDRBAR0_ADDRL(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRBAR0_ADDRL_SHIFT)) & ENETC_SI_SICBDRBAR0_ADDRL_MASK)
/*! @} */

/*! @name SICBDRBAR1 - Station interface command BDR base address register 1 */
/*! @{ */

#define ENETC_SI_SICBDRBAR1_ADDRH_MASK           (0xFFFFFFFFU)
#define ENETC_SI_SICBDRBAR1_ADDRH_SHIFT          (0U)
#define ENETC_SI_SICBDRBAR1_ADDRH(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRBAR1_ADDRH_SHIFT)) & ENETC_SI_SICBDRBAR1_ADDRH_MASK)
/*! @} */

/*! @name SICBDRPIR - Station interface command BDR producer index register */
/*! @{ */

#define ENETC_SI_SICBDRPIR_BDR_INDEX_MASK        (0x3FFU)
#define ENETC_SI_SICBDRPIR_BDR_INDEX_SHIFT       (0U)
#define ENETC_SI_SICBDRPIR_BDR_INDEX(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRPIR_BDR_INDEX_SHIFT)) & ENETC_SI_SICBDRPIR_BDR_INDEX_MASK)
/*! @} */

/*! @name SICBDRCIR - Station interface command BDR consumer index register */
/*! @{ */

#define ENETC_SI_SICBDRCIR_BDR_INDEX_MASK        (0x3FFU)
#define ENETC_SI_SICBDRCIR_BDR_INDEX_SHIFT       (0U)
#define ENETC_SI_SICBDRCIR_BDR_INDEX(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRCIR_BDR_INDEX_SHIFT)) & ENETC_SI_SICBDRCIR_BDR_INDEX_MASK)

#define ENETC_SI_SICBDRCIR_SBE_MASK              (0x80000000U)
#define ENETC_SI_SICBDRCIR_SBE_SHIFT             (31U)
#define ENETC_SI_SICBDRCIR_SBE(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRCIR_SBE_SHIFT)) & ENETC_SI_SICBDRCIR_SBE_MASK)
/*! @} */

/*! @name SICBDRLENR - Station interface command BDR length register */
/*! @{ */

#define ENETC_SI_SICBDRLENR_LENGTH_MASK          (0x7F8U)
#define ENETC_SI_SICBDRLENR_LENGTH_SHIFT         (3U)
#define ENETC_SI_SICBDRLENR_LENGTH(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRLENR_LENGTH_SHIFT)) & ENETC_SI_SICBDRLENR_LENGTH_MASK)
/*! @} */

/*! @name SICBDRIER - Station interface command BDR interrupt enable register */
/*! @{ */

#define ENETC_SI_SICBDRIER_CBDCIE_MASK           (0x1U)
#define ENETC_SI_SICBDRIER_CBDCIE_SHIFT          (0U)
#define ENETC_SI_SICBDRIER_CBDCIE(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRIER_CBDCIE_SHIFT)) & ENETC_SI_SICBDRIER_CBDCIE_MASK)
/*! @} */

/*! @name SICBDRIDR - Station interface command BDR interrupt detect register */
/*! @{ */

#define ENETC_SI_SICBDRIDR_CBDC_MASK             (0x1U)
#define ENETC_SI_SICBDRIDR_CBDC_SHIFT            (0U)
#define ENETC_SI_SICBDRIDR_CBDC(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICBDRIDR_CBDC_SHIFT)) & ENETC_SI_SICBDRIDR_CBDC_MASK)
/*! @} */

/*! @name SICAPR0 - Station interface capability register 0 */
/*! @{ */

#define ENETC_SI_SICAPR0_NUM_TX_BDR_MASK         (0xFFU)
#define ENETC_SI_SICAPR0_NUM_TX_BDR_SHIFT        (0U)
#define ENETC_SI_SICAPR0_NUM_TX_BDR(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICAPR0_NUM_TX_BDR_SHIFT)) & ENETC_SI_SICAPR0_NUM_TX_BDR_MASK)

#define ENETC_SI_SICAPR0_NUM_RX_BDR_MASK         (0xFF0000U)
#define ENETC_SI_SICAPR0_NUM_RX_BDR_SHIFT        (16U)
#define ENETC_SI_SICAPR0_NUM_RX_BDR(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICAPR0_NUM_RX_BDR_SHIFT)) & ENETC_SI_SICAPR0_NUM_RX_BDR_MASK)
/*! @} */

/*! @name SICAPR1 - Station interface capability register 1 */
/*! @{ */

#define ENETC_SI_SICAPR1_NUM_RX_GRP_MASK         (0xFF0000U)
#define ENETC_SI_SICAPR1_NUM_RX_GRP_SHIFT        (16U)
#define ENETC_SI_SICAPR1_NUM_RX_GRP(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICAPR1_NUM_RX_GRP_SHIFT)) & ENETC_SI_SICAPR1_NUM_RX_GRP_MASK)
/*! @} */

/*! @name SICAPR2 - Station interface capability register 2 */
/*! @{ */

#define ENETC_SI_SICAPR2_VTP_MASK                (0xFU)
#define ENETC_SI_SICAPR2_VTP_SHIFT               (0U)
#define ENETC_SI_SICAPR2_VTP(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICAPR2_VTP_SHIFT)) & ENETC_SI_SICAPR2_VTP_MASK)
/*! @} */

/*! @name PSIIER - Physical station interface interrupt enable register */
/*! @{ */

#define ENETC_SI_PSIIER_MR1IE_MASK               (0x2U)
#define ENETC_SI_PSIIER_MR1IE_SHIFT              (1U)
#define ENETC_SI_PSIIER_MR1IE(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIER_MR1IE_SHIFT)) & ENETC_SI_PSIIER_MR1IE_MASK)

#define ENETC_SI_PSIIER_MR2IE_MASK               (0x4U)
#define ENETC_SI_PSIIER_MR2IE_SHIFT              (2U)
#define ENETC_SI_PSIIER_MR2IE(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIER_MR2IE_SHIFT)) & ENETC_SI_PSIIER_MR2IE_MASK)

#define ENETC_SI_PSIIER_FLR1IE_MASK              (0x20000U)
#define ENETC_SI_PSIIER_FLR1IE_SHIFT             (17U)
#define ENETC_SI_PSIIER_FLR1IE(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIER_FLR1IE_SHIFT)) & ENETC_SI_PSIIER_FLR1IE_MASK)

#define ENETC_SI_PSIIER_FLR2IE_MASK              (0x40000U)
#define ENETC_SI_PSIIER_FLR2IE_SHIFT             (18U)
#define ENETC_SI_PSIIER_FLR2IE(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIER_FLR2IE_SHIFT)) & ENETC_SI_PSIIER_FLR2IE_MASK)
/*! @} */

/*! @name PSIIDR - Physical station interface interrupt detect register */
/*! @{ */

#define ENETC_SI_PSIIDR_TXR_MASK                 (0x1U)
#define ENETC_SI_PSIIDR_TXR_SHIFT                (0U)
#define ENETC_SI_PSIIDR_TXR(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_TXR_SHIFT)) & ENETC_SI_PSIIDR_TXR_MASK)

#define ENETC_SI_PSIIDR_MR1_MASK                 (0x2U)
#define ENETC_SI_PSIIDR_MR1_SHIFT                (1U)
#define ENETC_SI_PSIIDR_MR1(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_MR1_SHIFT)) & ENETC_SI_PSIIDR_MR1_MASK)

#define ENETC_SI_PSIIDR_MR2_MASK                 (0x4U)
#define ENETC_SI_PSIIDR_MR2_SHIFT                (2U)
#define ENETC_SI_PSIIDR_MR2(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_MR2_SHIFT)) & ENETC_SI_PSIIDR_MR2_MASK)

#define ENETC_SI_PSIIDR_RXR_MASK                 (0x10000U)
#define ENETC_SI_PSIIDR_RXR_SHIFT                (16U)
#define ENETC_SI_PSIIDR_RXR(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_RXR_SHIFT)) & ENETC_SI_PSIIDR_RXR_MASK)

#define ENETC_SI_PSIIDR_FLR1_MASK                (0x20000U)
#define ENETC_SI_PSIIDR_FLR1_SHIFT               (17U)
#define ENETC_SI_PSIIDR_FLR1(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_FLR1_SHIFT)) & ENETC_SI_PSIIDR_FLR1_MASK)

#define ENETC_SI_PSIIDR_FLR2_MASK                (0x40000U)
#define ENETC_SI_PSIIDR_FLR2_SHIFT               (18U)
#define ENETC_SI_PSIIDR_FLR2(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_PSIIDR_FLR2_SHIFT)) & ENETC_SI_PSIIDR_FLR2_MASK)
/*! @} */

/*! @name VSIIER - Virtual station interface interrupt enable register */
/*! @{ */

#define ENETC_SI_VSIIER_MSIE_MASK                (0x100U)
#define ENETC_SI_VSIIER_MSIE_SHIFT               (8U)
#define ENETC_SI_VSIIER_MSIE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIER_MSIE_SHIFT)) & ENETC_SI_VSIIER_MSIE_MASK)

#define ENETC_SI_VSIIER_MRIE_MASK                (0x200U)
#define ENETC_SI_VSIIER_MRIE_SHIFT               (9U)
#define ENETC_SI_VSIIER_MRIE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIER_MRIE_SHIFT)) & ENETC_SI_VSIIER_MRIE_MASK)
/*! @} */

/*! @name VSIIDR - Virtual station interface interrupt detect register */
/*! @{ */

#define ENETC_SI_VSIIDR_TXR_MASK                 (0x1U)
#define ENETC_SI_VSIIDR_TXR_SHIFT                (0U)
#define ENETC_SI_VSIIDR_TXR(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIDR_TXR_SHIFT)) & ENETC_SI_VSIIDR_TXR_MASK)

#define ENETC_SI_VSIIDR_MS_MASK                  (0x100U)
#define ENETC_SI_VSIIDR_MS_SHIFT                 (8U)
#define ENETC_SI_VSIIDR_MS(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIDR_MS_SHIFT)) & ENETC_SI_VSIIDR_MS_MASK)

#define ENETC_SI_VSIIDR_MR_MASK                  (0x200U)
#define ENETC_SI_VSIIDR_MR_SHIFT                 (9U)
#define ENETC_SI_VSIIDR_MR(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIDR_MR_SHIFT)) & ENETC_SI_VSIIDR_MR_MASK)

#define ENETC_SI_VSIIDR_RXR_MASK                 (0x10000U)
#define ENETC_SI_VSIIDR_RXR_SHIFT                (16U)
#define ENETC_SI_VSIIDR_RXR(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_VSIIDR_RXR_SHIFT)) & ENETC_SI_VSIIDR_RXR_MASK)
/*! @} */

/*! @name SITXIDR0 - Station interface transmit interrupt detect register 0 */
/*! @{ */

#define ENETC_SI_SITXIDR0_TXT0_MASK              (0x1U)
#define ENETC_SI_SITXIDR0_TXT0_SHIFT             (0U)
#define ENETC_SI_SITXIDR0_TXT0(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT0_SHIFT)) & ENETC_SI_SITXIDR0_TXT0_MASK)

#define ENETC_SI_SITXIDR0_TXT1_MASK              (0x2U)
#define ENETC_SI_SITXIDR0_TXT1_SHIFT             (1U)
#define ENETC_SI_SITXIDR0_TXT1(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT1_SHIFT)) & ENETC_SI_SITXIDR0_TXT1_MASK)

#define ENETC_SI_SITXIDR0_TXT2_MASK              (0x4U)
#define ENETC_SI_SITXIDR0_TXT2_SHIFT             (2U)
#define ENETC_SI_SITXIDR0_TXT2(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT2_SHIFT)) & ENETC_SI_SITXIDR0_TXT2_MASK)

#define ENETC_SI_SITXIDR0_TXT3_MASK              (0x8U)
#define ENETC_SI_SITXIDR0_TXT3_SHIFT             (3U)
#define ENETC_SI_SITXIDR0_TXT3(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT3_SHIFT)) & ENETC_SI_SITXIDR0_TXT3_MASK)

#define ENETC_SI_SITXIDR0_TXT4_MASK              (0x10U)
#define ENETC_SI_SITXIDR0_TXT4_SHIFT             (4U)
#define ENETC_SI_SITXIDR0_TXT4(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT4_SHIFT)) & ENETC_SI_SITXIDR0_TXT4_MASK)

#define ENETC_SI_SITXIDR0_TXT5_MASK              (0x20U)
#define ENETC_SI_SITXIDR0_TXT5_SHIFT             (5U)
#define ENETC_SI_SITXIDR0_TXT5(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT5_SHIFT)) & ENETC_SI_SITXIDR0_TXT5_MASK)

#define ENETC_SI_SITXIDR0_TXT6_MASK              (0x40U)
#define ENETC_SI_SITXIDR0_TXT6_SHIFT             (6U)
#define ENETC_SI_SITXIDR0_TXT6(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT6_SHIFT)) & ENETC_SI_SITXIDR0_TXT6_MASK)

#define ENETC_SI_SITXIDR0_TXT7_MASK              (0x80U)
#define ENETC_SI_SITXIDR0_TXT7_SHIFT             (7U)
#define ENETC_SI_SITXIDR0_TXT7(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT7_SHIFT)) & ENETC_SI_SITXIDR0_TXT7_MASK)

#define ENETC_SI_SITXIDR0_TXT8_MASK              (0x100U)
#define ENETC_SI_SITXIDR0_TXT8_SHIFT             (8U)
#define ENETC_SI_SITXIDR0_TXT8(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT8_SHIFT)) & ENETC_SI_SITXIDR0_TXT8_MASK)

#define ENETC_SI_SITXIDR0_TXT9_MASK              (0x200U)
#define ENETC_SI_SITXIDR0_TXT9_SHIFT             (9U)
#define ENETC_SI_SITXIDR0_TXT9(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT9_SHIFT)) & ENETC_SI_SITXIDR0_TXT9_MASK)

#define ENETC_SI_SITXIDR0_TXT10_MASK             (0x400U)
#define ENETC_SI_SITXIDR0_TXT10_SHIFT            (10U)
#define ENETC_SI_SITXIDR0_TXT10(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT10_SHIFT)) & ENETC_SI_SITXIDR0_TXT10_MASK)

#define ENETC_SI_SITXIDR0_TXT11_MASK             (0x800U)
#define ENETC_SI_SITXIDR0_TXT11_SHIFT            (11U)
#define ENETC_SI_SITXIDR0_TXT11(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT11_SHIFT)) & ENETC_SI_SITXIDR0_TXT11_MASK)

#define ENETC_SI_SITXIDR0_TXT12_MASK             (0x1000U)
#define ENETC_SI_SITXIDR0_TXT12_SHIFT            (12U)
#define ENETC_SI_SITXIDR0_TXT12(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT12_SHIFT)) & ENETC_SI_SITXIDR0_TXT12_MASK)

#define ENETC_SI_SITXIDR0_TXT13_MASK             (0x2000U)
#define ENETC_SI_SITXIDR0_TXT13_SHIFT            (13U)
#define ENETC_SI_SITXIDR0_TXT13(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT13_SHIFT)) & ENETC_SI_SITXIDR0_TXT13_MASK)

#define ENETC_SI_SITXIDR0_TXT14_MASK             (0x4000U)
#define ENETC_SI_SITXIDR0_TXT14_SHIFT            (14U)
#define ENETC_SI_SITXIDR0_TXT14(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT14_SHIFT)) & ENETC_SI_SITXIDR0_TXT14_MASK)

#define ENETC_SI_SITXIDR0_TXT15_MASK             (0x8000U)
#define ENETC_SI_SITXIDR0_TXT15_SHIFT            (15U)
#define ENETC_SI_SITXIDR0_TXT15(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXT15_SHIFT)) & ENETC_SI_SITXIDR0_TXT15_MASK)

#define ENETC_SI_SITXIDR0_TXF0_MASK              (0x10000U)
#define ENETC_SI_SITXIDR0_TXF0_SHIFT             (16U)
#define ENETC_SI_SITXIDR0_TXF0(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF0_SHIFT)) & ENETC_SI_SITXIDR0_TXF0_MASK)

#define ENETC_SI_SITXIDR0_TXF1_MASK              (0x20000U)
#define ENETC_SI_SITXIDR0_TXF1_SHIFT             (17U)
#define ENETC_SI_SITXIDR0_TXF1(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF1_SHIFT)) & ENETC_SI_SITXIDR0_TXF1_MASK)

#define ENETC_SI_SITXIDR0_TXF2_MASK              (0x40000U)
#define ENETC_SI_SITXIDR0_TXF2_SHIFT             (18U)
#define ENETC_SI_SITXIDR0_TXF2(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF2_SHIFT)) & ENETC_SI_SITXIDR0_TXF2_MASK)

#define ENETC_SI_SITXIDR0_TXF3_MASK              (0x80000U)
#define ENETC_SI_SITXIDR0_TXF3_SHIFT             (19U)
#define ENETC_SI_SITXIDR0_TXF3(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF3_SHIFT)) & ENETC_SI_SITXIDR0_TXF3_MASK)

#define ENETC_SI_SITXIDR0_TXF4_MASK              (0x100000U)
#define ENETC_SI_SITXIDR0_TXF4_SHIFT             (20U)
#define ENETC_SI_SITXIDR0_TXF4(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF4_SHIFT)) & ENETC_SI_SITXIDR0_TXF4_MASK)

#define ENETC_SI_SITXIDR0_TXF5_MASK              (0x200000U)
#define ENETC_SI_SITXIDR0_TXF5_SHIFT             (21U)
#define ENETC_SI_SITXIDR0_TXF5(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF5_SHIFT)) & ENETC_SI_SITXIDR0_TXF5_MASK)

#define ENETC_SI_SITXIDR0_TXF6_MASK              (0x400000U)
#define ENETC_SI_SITXIDR0_TXF6_SHIFT             (22U)
#define ENETC_SI_SITXIDR0_TXF6(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF6_SHIFT)) & ENETC_SI_SITXIDR0_TXF6_MASK)

#define ENETC_SI_SITXIDR0_TXF7_MASK              (0x800000U)
#define ENETC_SI_SITXIDR0_TXF7_SHIFT             (23U)
#define ENETC_SI_SITXIDR0_TXF7(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF7_SHIFT)) & ENETC_SI_SITXIDR0_TXF7_MASK)

#define ENETC_SI_SITXIDR0_TXF8_MASK              (0x1000000U)
#define ENETC_SI_SITXIDR0_TXF8_SHIFT             (24U)
#define ENETC_SI_SITXIDR0_TXF8(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF8_SHIFT)) & ENETC_SI_SITXIDR0_TXF8_MASK)

#define ENETC_SI_SITXIDR0_TXF9_MASK              (0x2000000U)
#define ENETC_SI_SITXIDR0_TXF9_SHIFT             (25U)
#define ENETC_SI_SITXIDR0_TXF9(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF9_SHIFT)) & ENETC_SI_SITXIDR0_TXF9_MASK)

#define ENETC_SI_SITXIDR0_TXF10_MASK             (0x4000000U)
#define ENETC_SI_SITXIDR0_TXF10_SHIFT            (26U)
#define ENETC_SI_SITXIDR0_TXF10(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF10_SHIFT)) & ENETC_SI_SITXIDR0_TXF10_MASK)

#define ENETC_SI_SITXIDR0_TXF11_MASK             (0x8000000U)
#define ENETC_SI_SITXIDR0_TXF11_SHIFT            (27U)
#define ENETC_SI_SITXIDR0_TXF11(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF11_SHIFT)) & ENETC_SI_SITXIDR0_TXF11_MASK)

#define ENETC_SI_SITXIDR0_TXF12_MASK             (0x10000000U)
#define ENETC_SI_SITXIDR0_TXF12_SHIFT            (28U)
#define ENETC_SI_SITXIDR0_TXF12(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF12_SHIFT)) & ENETC_SI_SITXIDR0_TXF12_MASK)

#define ENETC_SI_SITXIDR0_TXF13_MASK             (0x20000000U)
#define ENETC_SI_SITXIDR0_TXF13_SHIFT            (29U)
#define ENETC_SI_SITXIDR0_TXF13(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF13_SHIFT)) & ENETC_SI_SITXIDR0_TXF13_MASK)

#define ENETC_SI_SITXIDR0_TXF14_MASK             (0x40000000U)
#define ENETC_SI_SITXIDR0_TXF14_SHIFT            (30U)
#define ENETC_SI_SITXIDR0_TXF14(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF14_SHIFT)) & ENETC_SI_SITXIDR0_TXF14_MASK)

#define ENETC_SI_SITXIDR0_TXF15_MASK             (0x80000000U)
#define ENETC_SI_SITXIDR0_TXF15_SHIFT            (31U)
#define ENETC_SI_SITXIDR0_TXF15(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR0_TXF15_SHIFT)) & ENETC_SI_SITXIDR0_TXF15_MASK)
/*! @} */

/*! @name SITXIDR1 - Station interface transmit interrupt detect register 1 */
/*! @{ */

#define ENETC_SI_SITXIDR1_TXT16_MASK             (0x1U)
#define ENETC_SI_SITXIDR1_TXT16_SHIFT            (0U)
#define ENETC_SI_SITXIDR1_TXT16(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT16_SHIFT)) & ENETC_SI_SITXIDR1_TXT16_MASK)

#define ENETC_SI_SITXIDR1_TXT17_MASK             (0x2U)
#define ENETC_SI_SITXIDR1_TXT17_SHIFT            (1U)
#define ENETC_SI_SITXIDR1_TXT17(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT17_SHIFT)) & ENETC_SI_SITXIDR1_TXT17_MASK)

#define ENETC_SI_SITXIDR1_TXT18_MASK             (0x4U)
#define ENETC_SI_SITXIDR1_TXT18_SHIFT            (2U)
#define ENETC_SI_SITXIDR1_TXT18(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT18_SHIFT)) & ENETC_SI_SITXIDR1_TXT18_MASK)

#define ENETC_SI_SITXIDR1_TXT19_MASK             (0x8U)
#define ENETC_SI_SITXIDR1_TXT19_SHIFT            (3U)
#define ENETC_SI_SITXIDR1_TXT19(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT19_SHIFT)) & ENETC_SI_SITXIDR1_TXT19_MASK)

#define ENETC_SI_SITXIDR1_TXT20_MASK             (0x10U)
#define ENETC_SI_SITXIDR1_TXT20_SHIFT            (4U)
#define ENETC_SI_SITXIDR1_TXT20(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT20_SHIFT)) & ENETC_SI_SITXIDR1_TXT20_MASK)

#define ENETC_SI_SITXIDR1_TXT21_MASK             (0x20U)
#define ENETC_SI_SITXIDR1_TXT21_SHIFT            (5U)
#define ENETC_SI_SITXIDR1_TXT21(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT21_SHIFT)) & ENETC_SI_SITXIDR1_TXT21_MASK)

#define ENETC_SI_SITXIDR1_TXT22_MASK             (0x40U)
#define ENETC_SI_SITXIDR1_TXT22_SHIFT            (6U)
#define ENETC_SI_SITXIDR1_TXT22(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT22_SHIFT)) & ENETC_SI_SITXIDR1_TXT22_MASK)

#define ENETC_SI_SITXIDR1_TXT23_MASK             (0x80U)
#define ENETC_SI_SITXIDR1_TXT23_SHIFT            (7U)
#define ENETC_SI_SITXIDR1_TXT23(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXT23_SHIFT)) & ENETC_SI_SITXIDR1_TXT23_MASK)

#define ENETC_SI_SITXIDR1_TXF16_MASK             (0x10000U)
#define ENETC_SI_SITXIDR1_TXF16_SHIFT            (16U)
#define ENETC_SI_SITXIDR1_TXF16(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF16_SHIFT)) & ENETC_SI_SITXIDR1_TXF16_MASK)

#define ENETC_SI_SITXIDR1_TXF17_MASK             (0x20000U)
#define ENETC_SI_SITXIDR1_TXF17_SHIFT            (17U)
#define ENETC_SI_SITXIDR1_TXF17(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF17_SHIFT)) & ENETC_SI_SITXIDR1_TXF17_MASK)

#define ENETC_SI_SITXIDR1_TXF18_MASK             (0x40000U)
#define ENETC_SI_SITXIDR1_TXF18_SHIFT            (18U)
#define ENETC_SI_SITXIDR1_TXF18(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF18_SHIFT)) & ENETC_SI_SITXIDR1_TXF18_MASK)

#define ENETC_SI_SITXIDR1_TXF19_MASK             (0x80000U)
#define ENETC_SI_SITXIDR1_TXF19_SHIFT            (19U)
#define ENETC_SI_SITXIDR1_TXF19(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF19_SHIFT)) & ENETC_SI_SITXIDR1_TXF19_MASK)

#define ENETC_SI_SITXIDR1_TXF20_MASK             (0x100000U)
#define ENETC_SI_SITXIDR1_TXF20_SHIFT            (20U)
#define ENETC_SI_SITXIDR1_TXF20(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF20_SHIFT)) & ENETC_SI_SITXIDR1_TXF20_MASK)

#define ENETC_SI_SITXIDR1_TXF21_MASK             (0x200000U)
#define ENETC_SI_SITXIDR1_TXF21_SHIFT            (21U)
#define ENETC_SI_SITXIDR1_TXF21(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF21_SHIFT)) & ENETC_SI_SITXIDR1_TXF21_MASK)

#define ENETC_SI_SITXIDR1_TXF22_MASK             (0x400000U)
#define ENETC_SI_SITXIDR1_TXF22_SHIFT            (22U)
#define ENETC_SI_SITXIDR1_TXF22(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF22_SHIFT)) & ENETC_SI_SITXIDR1_TXF22_MASK)

#define ENETC_SI_SITXIDR1_TXF23_MASK             (0x800000U)
#define ENETC_SI_SITXIDR1_TXF23_SHIFT            (23U)
#define ENETC_SI_SITXIDR1_TXF23(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITXIDR1_TXF23_SHIFT)) & ENETC_SI_SITXIDR1_TXF23_MASK)
/*! @} */

/*! @name SIRXIDR0 - Station interface receive interrupt detect register 0 */
/*! @{ */

#define ENETC_SI_SIRXIDR0_RX0_MASK               (0x1U)
#define ENETC_SI_SIRXIDR0_RX0_SHIFT              (0U)
#define ENETC_SI_SIRXIDR0_RX0(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX0_SHIFT)) & ENETC_SI_SIRXIDR0_RX0_MASK)

#define ENETC_SI_SIRXIDR0_RX1_MASK               (0x2U)
#define ENETC_SI_SIRXIDR0_RX1_SHIFT              (1U)
#define ENETC_SI_SIRXIDR0_RX1(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX1_SHIFT)) & ENETC_SI_SIRXIDR0_RX1_MASK)

#define ENETC_SI_SIRXIDR0_RX2_MASK               (0x4U)
#define ENETC_SI_SIRXIDR0_RX2_SHIFT              (2U)
#define ENETC_SI_SIRXIDR0_RX2(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX2_SHIFT)) & ENETC_SI_SIRXIDR0_RX2_MASK)

#define ENETC_SI_SIRXIDR0_RX3_MASK               (0x8U)
#define ENETC_SI_SIRXIDR0_RX3_SHIFT              (3U)
#define ENETC_SI_SIRXIDR0_RX3(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX3_SHIFT)) & ENETC_SI_SIRXIDR0_RX3_MASK)

#define ENETC_SI_SIRXIDR0_RX4_MASK               (0x10U)
#define ENETC_SI_SIRXIDR0_RX4_SHIFT              (4U)
#define ENETC_SI_SIRXIDR0_RX4(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX4_SHIFT)) & ENETC_SI_SIRXIDR0_RX4_MASK)

#define ENETC_SI_SIRXIDR0_RX5_MASK               (0x20U)
#define ENETC_SI_SIRXIDR0_RX5_SHIFT              (5U)
#define ENETC_SI_SIRXIDR0_RX5(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX5_SHIFT)) & ENETC_SI_SIRXIDR0_RX5_MASK)

#define ENETC_SI_SIRXIDR0_RX6_MASK               (0x40U)
#define ENETC_SI_SIRXIDR0_RX6_SHIFT              (6U)
#define ENETC_SI_SIRXIDR0_RX6(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX6_SHIFT)) & ENETC_SI_SIRXIDR0_RX6_MASK)

#define ENETC_SI_SIRXIDR0_RX7_MASK               (0x80U)
#define ENETC_SI_SIRXIDR0_RX7_SHIFT              (7U)
#define ENETC_SI_SIRXIDR0_RX7(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX7_SHIFT)) & ENETC_SI_SIRXIDR0_RX7_MASK)

#define ENETC_SI_SIRXIDR0_RX8_MASK               (0x100U)
#define ENETC_SI_SIRXIDR0_RX8_SHIFT              (8U)
#define ENETC_SI_SIRXIDR0_RX8(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX8_SHIFT)) & ENETC_SI_SIRXIDR0_RX8_MASK)

#define ENETC_SI_SIRXIDR0_RX9_MASK               (0x200U)
#define ENETC_SI_SIRXIDR0_RX9_SHIFT              (9U)
#define ENETC_SI_SIRXIDR0_RX9(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX9_SHIFT)) & ENETC_SI_SIRXIDR0_RX9_MASK)

#define ENETC_SI_SIRXIDR0_RX10_MASK              (0x400U)
#define ENETC_SI_SIRXIDR0_RX10_SHIFT             (10U)
#define ENETC_SI_SIRXIDR0_RX10(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX10_SHIFT)) & ENETC_SI_SIRXIDR0_RX10_MASK)

#define ENETC_SI_SIRXIDR0_RX11_MASK              (0x800U)
#define ENETC_SI_SIRXIDR0_RX11_SHIFT             (11U)
#define ENETC_SI_SIRXIDR0_RX11(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX11_SHIFT)) & ENETC_SI_SIRXIDR0_RX11_MASK)

#define ENETC_SI_SIRXIDR0_RX12_MASK              (0x1000U)
#define ENETC_SI_SIRXIDR0_RX12_SHIFT             (12U)
#define ENETC_SI_SIRXIDR0_RX12(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX12_SHIFT)) & ENETC_SI_SIRXIDR0_RX12_MASK)

#define ENETC_SI_SIRXIDR0_RX13_MASK              (0x2000U)
#define ENETC_SI_SIRXIDR0_RX13_SHIFT             (13U)
#define ENETC_SI_SIRXIDR0_RX13(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX13_SHIFT)) & ENETC_SI_SIRXIDR0_RX13_MASK)

#define ENETC_SI_SIRXIDR0_RX14_MASK              (0x4000U)
#define ENETC_SI_SIRXIDR0_RX14_SHIFT             (14U)
#define ENETC_SI_SIRXIDR0_RX14(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX14_SHIFT)) & ENETC_SI_SIRXIDR0_RX14_MASK)

#define ENETC_SI_SIRXIDR0_RX15_MASK              (0x8000U)
#define ENETC_SI_SIRXIDR0_RX15_SHIFT             (15U)
#define ENETC_SI_SIRXIDR0_RX15(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX15_SHIFT)) & ENETC_SI_SIRXIDR0_RX15_MASK)

#define ENETC_SI_SIRXIDR0_RX16_MASK              (0x10000U)
#define ENETC_SI_SIRXIDR0_RX16_SHIFT             (16U)
#define ENETC_SI_SIRXIDR0_RX16(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX16_SHIFT)) & ENETC_SI_SIRXIDR0_RX16_MASK)

#define ENETC_SI_SIRXIDR0_RX17_MASK              (0x20000U)
#define ENETC_SI_SIRXIDR0_RX17_SHIFT             (17U)
#define ENETC_SI_SIRXIDR0_RX17(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX17_SHIFT)) & ENETC_SI_SIRXIDR0_RX17_MASK)

#define ENETC_SI_SIRXIDR0_RX18_MASK              (0x40000U)
#define ENETC_SI_SIRXIDR0_RX18_SHIFT             (18U)
#define ENETC_SI_SIRXIDR0_RX18(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX18_SHIFT)) & ENETC_SI_SIRXIDR0_RX18_MASK)

#define ENETC_SI_SIRXIDR0_RX19_MASK              (0x80000U)
#define ENETC_SI_SIRXIDR0_RX19_SHIFT             (19U)
#define ENETC_SI_SIRXIDR0_RX19(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX19_SHIFT)) & ENETC_SI_SIRXIDR0_RX19_MASK)

#define ENETC_SI_SIRXIDR0_RX20_MASK              (0x100000U)
#define ENETC_SI_SIRXIDR0_RX20_SHIFT             (20U)
#define ENETC_SI_SIRXIDR0_RX20(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX20_SHIFT)) & ENETC_SI_SIRXIDR0_RX20_MASK)

#define ENETC_SI_SIRXIDR0_RX21_MASK              (0x200000U)
#define ENETC_SI_SIRXIDR0_RX21_SHIFT             (21U)
#define ENETC_SI_SIRXIDR0_RX21(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX21_SHIFT)) & ENETC_SI_SIRXIDR0_RX21_MASK)

#define ENETC_SI_SIRXIDR0_RX22_MASK              (0x400000U)
#define ENETC_SI_SIRXIDR0_RX22_SHIFT             (22U)
#define ENETC_SI_SIRXIDR0_RX22(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX22_SHIFT)) & ENETC_SI_SIRXIDR0_RX22_MASK)

#define ENETC_SI_SIRXIDR0_RX23_MASK              (0x800000U)
#define ENETC_SI_SIRXIDR0_RX23_SHIFT             (23U)
#define ENETC_SI_SIRXIDR0_RX23(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRXIDR0_RX23_SHIFT)) & ENETC_SI_SIRXIDR0_RX23_MASK)
/*! @} */

/*! @name SIMSIVR - Station interface MSI-X vector register */
/*! @{ */

#define ENETC_SI_SIMSIVR_VECTOR_MASK             (0x3FU)
#define ENETC_SI_SIMSIVR_VECTOR_SHIFT            (0U)
#define ENETC_SI_SIMSIVR_VECTOR(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMSIVR_VECTOR_SHIFT)) & ENETC_SI_SIMSIVR_VECTOR_MASK)
/*! @} */

/*! @name SICMSIVR - Station interface command MSI-X vector register */
/*! @{ */

#define ENETC_SI_SICMSIVR_VECTOR_MASK            (0x3FU)
#define ENETC_SI_SICMSIVR_VECTOR_SHIFT           (0U)
#define ENETC_SI_SICMSIVR_VECTOR(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMSIVR_VECTOR_SHIFT)) & ENETC_SI_SICMSIVR_VECTOR_MASK)
/*! @} */

/*! @name SITMRIER - Station interface timer interrupt enable register */
/*! @{ */

#define ENETC_SI_SITMRIER_SYNCE_MASK             (0x1U)
#define ENETC_SI_SITMRIER_SYNCE_SHIFT            (0U)
#define ENETC_SI_SITMRIER_SYNCE(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITMRIER_SYNCE_SHIFT)) & ENETC_SI_SITMRIER_SYNCE_MASK)
/*! @} */

/*! @name SITMRIDR - Station interface timer interrupt detect register */
/*! @{ */

#define ENETC_SI_SITMRIDR_SYNC_MASK              (0x1U)
#define ENETC_SI_SITMRIDR_SYNC_SHIFT             (0U)
#define ENETC_SI_SITMRIDR_SYNC(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITMRIDR_SYNC_SHIFT)) & ENETC_SI_SITMRIDR_SYNC_MASK)
/*! @} */

/*! @name SITMRMSIVR - Station interface timer MSI-X vector register */
/*! @{ */

#define ENETC_SI_SITMRMSIVR_VECTOR_MASK          (0x3FU)
#define ENETC_SI_SITMRMSIVR_VECTOR_SHIFT         (0U)
#define ENETC_SI_SITMRMSIVR_VECTOR(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SITMRMSIVR_VECTOR_SHIFT)) & ENETC_SI_SITMRMSIVR_VECTOR_MASK)
/*! @} */

/*! @name SIMSITRVR - Station interface MSI-X transmit ring 0 vector register..Station interface MSI-X transmit ring 7 vector register */
/*! @{ */

#define ENETC_SI_SIMSITRVR_VECTOR_MASK           (0x3FU)
#define ENETC_SI_SIMSITRVR_VECTOR_SHIFT          (0U)
#define ENETC_SI_SIMSITRVR_VECTOR(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMSITRVR_VECTOR_SHIFT)) & ENETC_SI_SIMSITRVR_VECTOR_MASK)
/*! @} */

/* The count of ENETC_SI_SIMSITRVR */
#define ENETC_SI_SIMSITRVR_COUNT                 (8U)

/*! @name SIMSIRRVR - Station interface MSI-X receive ring 0 vector register..Station interface MSI-X receive ring 7 vector register */
/*! @{ */

#define ENETC_SI_SIMSIRRVR_VECTOR_MASK           (0x3FU)
#define ENETC_SI_SIMSIRRVR_VECTOR_SHIFT          (0U)
#define ENETC_SI_SIMSIRRVR_VECTOR(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMSIRRVR_VECTOR_SHIFT)) & ENETC_SI_SIMSIRRVR_VECTOR_MASK)
/*! @} */

/* The count of ENETC_SI_SIMSIRRVR */
#define ENETC_SI_SIMSIRRVR_COUNT                 (8U)

/*! @name SICMECR - Station interface correctable memory error configuration register */
/*! @{ */

#define ENETC_SI_SICMECR_THRESHOLD_MASK          (0xFFU)
#define ENETC_SI_SICMECR_THRESHOLD_SHIFT         (0U)
/*! THRESHOLD - Threshold */
#define ENETC_SI_SICMECR_THRESHOLD(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMECR_THRESHOLD_SHIFT)) & ENETC_SI_SICMECR_THRESHOLD_MASK)
/*! @} */

/*! @name SICMESR - Station interface correctable memory error status register */
/*! @{ */

#define ENETC_SI_SICMESR_LINK_SLICE_ID_MASK      (0x1FU)
#define ENETC_SI_SICMESR_LINK_SLICE_ID_SHIFT     (0U)
/*! LINK_SLICE_ID - Link or Slice ID */
#define ENETC_SI_SICMESR_LINK_SLICE_ID(x)        (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMESR_LINK_SLICE_ID_SHIFT)) & ENETC_SI_SICMESR_LINK_SLICE_ID_MASK)

#define ENETC_SI_SICMESR_MEM_ID_MASK             (0x1F00U)
#define ENETC_SI_SICMESR_MEM_ID_SHIFT            (8U)
/*! MEM_ID - Memory ID */
#define ENETC_SI_SICMESR_MEM_ID(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMESR_MEM_ID_SHIFT)) & ENETC_SI_SICMESR_MEM_ID_MASK)

#define ENETC_SI_SICMESR_SBEE_MASK               (0x80000000U)
#define ENETC_SI_SICMESR_SBEE_SHIFT              (31U)
/*! SBEE - Single-bit ECC error */
#define ENETC_SI_SICMESR_SBEE(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMESR_SBEE_SHIFT)) & ENETC_SI_SICMESR_SBEE_MASK)
/*! @} */

/*! @name SICMECTR - Station interface correctable memory error count register */
/*! @{ */

#define ENETC_SI_SICMECTR_COUNT_MASK             (0xFFU)
#define ENETC_SI_SICMECTR_COUNT_SHIFT            (0U)
/*! COUNT - Count */
#define ENETC_SI_SICMECTR_COUNT(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SICMECTR_COUNT_SHIFT)) & ENETC_SI_SICMECTR_COUNT_MASK)
/*! @} */

/*! @name SIUPECR - Station interface uncorrectable programming error configuration register */
/*! @{ */

#define ENETC_SI_SIUPECR_RD_MASK                 (0x80000000U)
#define ENETC_SI_SIUPECR_RD_SHIFT                (31U)
/*! RD - Report disable */
#define ENETC_SI_SIUPECR_RD(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPECR_RD_SHIFT)) & ENETC_SI_SIUPECR_RD_MASK)
/*! @} */

/*! @name SIUPESR - Station interface uncorrectable programming error status register */
/*! @{ */

#define ENETC_SI_SIUPESR_DROP_SI_EN_MASK         (0x1U)
#define ENETC_SI_SIUPESR_DROP_SI_EN_SHIFT        (0U)
#define ENETC_SI_SIUPESR_DROP_SI_EN(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_DROP_SI_EN_SHIFT)) & ENETC_SI_SIUPESR_DROP_SI_EN_MASK)

#define ENETC_SI_SIUPESR_DROP_RING_EN_MASK       (0x2U)
#define ENETC_SI_SIUPESR_DROP_RING_EN_SHIFT      (1U)
#define ENETC_SI_SIUPESR_DROP_RING_EN(x)         (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_DROP_RING_EN_SHIFT)) & ENETC_SI_SIUPESR_DROP_RING_EN_MASK)

#define ENETC_SI_SIUPESR_DROP_GRP_SEL_MASK       (0x4U)
#define ENETC_SI_SIUPESR_DROP_GRP_SEL_SHIFT      (2U)
#define ENETC_SI_SIUPESR_DROP_GRP_SEL(x)         (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_DROP_GRP_SEL_SHIFT)) & ENETC_SI_SIUPESR_DROP_GRP_SEL_MASK)

#define ENETC_SI_SIUPESR_DROP_RING_SEL_MASK      (0x8U)
#define ENETC_SI_SIUPESR_DROP_RING_SEL_SHIFT     (3U)
#define ENETC_SI_SIUPESR_DROP_RING_SEL(x)        (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_DROP_RING_SEL_SHIFT)) & ENETC_SI_SIUPESR_DROP_RING_SEL_MASK)

#define ENETC_SI_SIUPESR_M_MASK                  (0x40000000U)
#define ENETC_SI_SIUPESR_M_SHIFT                 (30U)
/*! M - Multiple */
#define ENETC_SI_SIUPESR_M(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_M_SHIFT)) & ENETC_SI_SIUPESR_M_MASK)

#define ENETC_SI_SIUPESR_PE_MASK                 (0x80000000U)
#define ENETC_SI_SIUPESR_PE_SHIFT                (31U)
/*! PE - Programming error */
#define ENETC_SI_SIUPESR_PE(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPESR_PE_SHIFT)) & ENETC_SI_SIUPESR_PE_MASK)
/*! @} */

/*! @name SIUPECTR - Station interface uncorrectable programming error count register */
/*! @{ */

#define ENETC_SI_SIUPECTR_COUNT_MASK             (0xFFFFFFFFU)
#define ENETC_SI_SIUPECTR_COUNT_SHIFT            (0U)
/*! COUNT - Count */
#define ENETC_SI_SIUPECTR_COUNT(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUPECTR_COUNT_SHIFT)) & ENETC_SI_SIUPECTR_COUNT_MASK)
/*! @} */

/*! @name SIUNSBECR - Station interface uncorrectable non-fatal system bus error configuration register */
/*! @{ */

#define ENETC_SI_SIUNSBECR_THRESHOLD_MASK        (0xFFU)
#define ENETC_SI_SIUNSBECR_THRESHOLD_SHIFT       (0U)
/*! THRESHOLD - Threshold */
#define ENETC_SI_SIUNSBECR_THRESHOLD(x)          (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNSBECR_THRESHOLD_SHIFT)) & ENETC_SI_SIUNSBECR_THRESHOLD_MASK)
/*! @} */

/*! @name SIUNSBESR - Station interface uncorrectable non-fatal system bus error status register */
/*! @{ */

#define ENETC_SI_SIUNSBESR_SB_ID_MASK            (0xF00U)
#define ENETC_SI_SIUNSBESR_SB_ID_SHIFT           (8U)
/*! SB_ID - System Bus ID */
#define ENETC_SI_SIUNSBESR_SB_ID(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNSBESR_SB_ID_SHIFT)) & ENETC_SI_SIUNSBESR_SB_ID_MASK)

#define ENETC_SI_SIUNSBESR_SBE_MASK              (0x80000000U)
#define ENETC_SI_SIUNSBESR_SBE_SHIFT             (31U)
/*! SBE - System bus error */
#define ENETC_SI_SIUNSBESR_SBE(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNSBESR_SBE_SHIFT)) & ENETC_SI_SIUNSBESR_SBE_MASK)
/*! @} */

/*! @name SIUNSBECTR - Station interface uncorrectable non-fatal system bus error count register */
/*! @{ */

#define ENETC_SI_SIUNSBECTR_COUNT_MASK           (0xFFU)
#define ENETC_SI_SIUNSBECTR_COUNT_SHIFT          (0U)
/*! COUNT - Count */
#define ENETC_SI_SIUNSBECTR_COUNT(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNSBECTR_COUNT_SHIFT)) & ENETC_SI_SIUNSBECTR_COUNT_MASK)
/*! @} */

/*! @name SIUFSBECR - Station interface uncorrectable fatal system bus error configuration register */
/*! @{ */

#define ENETC_SI_SIUFSBECR_RD_MASK               (0x80000000U)
#define ENETC_SI_SIUFSBECR_RD_SHIFT              (31U)
/*! RD - Report disable */
#define ENETC_SI_SIUFSBECR_RD(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFSBECR_RD_SHIFT)) & ENETC_SI_SIUFSBECR_RD_MASK)
/*! @} */

/*! @name SIUFSBESR - Station interface uncorrectable fatal system bus error status register */
/*! @{ */

#define ENETC_SI_SIUFSBESR_SB_ID_MASK            (0xF00U)
#define ENETC_SI_SIUFSBESR_SB_ID_SHIFT           (8U)
/*! SB_ID - System Bus ID */
#define ENETC_SI_SIUFSBESR_SB_ID(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFSBESR_SB_ID_SHIFT)) & ENETC_SI_SIUFSBESR_SB_ID_MASK)

#define ENETC_SI_SIUFSBESR_M_MASK                (0x40000000U)
#define ENETC_SI_SIUFSBESR_M_SHIFT               (30U)
/*! M - Multiple */
#define ENETC_SI_SIUFSBESR_M(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFSBESR_M_SHIFT)) & ENETC_SI_SIUFSBESR_M_MASK)

#define ENETC_SI_SIUFSBESR_SBE_MASK              (0x80000000U)
#define ENETC_SI_SIUFSBESR_SBE_SHIFT             (31U)
/*! SBE - System bus error */
#define ENETC_SI_SIUFSBESR_SBE(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFSBESR_SBE_SHIFT)) & ENETC_SI_SIUFSBESR_SBE_MASK)
/*! @} */

/*! @name SIUNMECR - Station interface uncorrectable non-fatal memory error configuration register */
/*! @{ */

#define ENETC_SI_SIUNMECR_THRESHOLD_MASK         (0xFFU)
#define ENETC_SI_SIUNMECR_THRESHOLD_SHIFT        (0U)
/*! THRESHOLD - Threshold */
#define ENETC_SI_SIUNMECR_THRESHOLD(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMECR_THRESHOLD_SHIFT)) & ENETC_SI_SIUNMECR_THRESHOLD_MASK)

#define ENETC_SI_SIUNMECR_RD_MASK                (0x80000000U)
#define ENETC_SI_SIUNMECR_RD_SHIFT               (31U)
/*! RD - Report disable */
#define ENETC_SI_SIUNMECR_RD(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMECR_RD_SHIFT)) & ENETC_SI_SIUNMECR_RD_MASK)
/*! @} */

/*! @name SIUNMESR0 - Station interface uncorrectable non-fatal memory error status register 0 */
/*! @{ */

#define ENETC_SI_SIUNMESR0_MEM_ID_MASK           (0x1F00U)
#define ENETC_SI_SIUNMESR0_MEM_ID_SHIFT          (8U)
/*! MEM_ID - Memory ID */
#define ENETC_SI_SIUNMESR0_MEM_ID(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMESR0_MEM_ID_SHIFT)) & ENETC_SI_SIUNMESR0_MEM_ID_MASK)

#define ENETC_SI_SIUNMESR0_SYNDROME_MASK         (0x7FF0000U)
#define ENETC_SI_SIUNMESR0_SYNDROME_SHIFT        (16U)
/*! SYNDROME - Syndrome */
#define ENETC_SI_SIUNMESR0_SYNDROME(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMESR0_SYNDROME_SHIFT)) & ENETC_SI_SIUNMESR0_SYNDROME_MASK)

#define ENETC_SI_SIUNMESR0_MBEE_MASK             (0x80000000U)
#define ENETC_SI_SIUNMESR0_MBEE_SHIFT            (31U)
/*! MBEE - Multi-bit ECC error */
#define ENETC_SI_SIUNMESR0_MBEE(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMESR0_MBEE_SHIFT)) & ENETC_SI_SIUNMESR0_MBEE_MASK)
/*! @} */

/*! @name SIUNMESR1 - Station interface uncorrectable non-fatal memory error status register 1 */
/*! @{ */

#define ENETC_SI_SIUNMESR1_ADDR_MASK             (0xFFFFFFFFU)
#define ENETC_SI_SIUNMESR1_ADDR_SHIFT            (0U)
/*! ADDR - Address */
#define ENETC_SI_SIUNMESR1_ADDR(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMESR1_ADDR_SHIFT)) & ENETC_SI_SIUNMESR1_ADDR_MASK)
/*! @} */

/*! @name SIUNMECTR - Station interface uncorrectable non-fatal memory error count register */
/*! @{ */

#define ENETC_SI_SIUNMECTR_COUNT_MASK            (0xFFU)
#define ENETC_SI_SIUNMECTR_COUNT_SHIFT           (0U)
/*! COUNT - Count */
#define ENETC_SI_SIUNMECTR_COUNT(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUNMECTR_COUNT_SHIFT)) & ENETC_SI_SIUNMECTR_COUNT_MASK)
/*! @} */

/*! @name SIUFMECR - Station interface uncorrectable fatal memory error configuration register */
/*! @{ */

#define ENETC_SI_SIUFMECR_RD_MASK                (0x80000000U)
#define ENETC_SI_SIUFMECR_RD_SHIFT               (31U)
/*! RD - Report disable */
#define ENETC_SI_SIUFMECR_RD(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMECR_RD_SHIFT)) & ENETC_SI_SIUFMECR_RD_MASK)
/*! @} */

/*! @name SIUFMESR0 - Station interface uncorrectable fatal memory error status register 0 */
/*! @{ */

#define ENETC_SI_SIUFMESR0_LINK_SLICE_ID_MASK    (0x1FU)
#define ENETC_SI_SIUFMESR0_LINK_SLICE_ID_SHIFT   (0U)
/*! LINK_SLICE_ID - Link or Slice ID */
#define ENETC_SI_SIUFMESR0_LINK_SLICE_ID(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR0_LINK_SLICE_ID_SHIFT)) & ENETC_SI_SIUFMESR0_LINK_SLICE_ID_MASK)

#define ENETC_SI_SIUFMESR0_MEM_ID_MASK           (0x1F00U)
#define ENETC_SI_SIUFMESR0_MEM_ID_SHIFT          (8U)
/*! MEM_ID - Memory ID */
#define ENETC_SI_SIUFMESR0_MEM_ID(x)             (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR0_MEM_ID_SHIFT)) & ENETC_SI_SIUFMESR0_MEM_ID_MASK)

#define ENETC_SI_SIUFMESR0_SYNDROME_MASK         (0x7FF0000U)
#define ENETC_SI_SIUFMESR0_SYNDROME_SHIFT        (16U)
/*! SYNDROME - Syndrome */
#define ENETC_SI_SIUFMESR0_SYNDROME(x)           (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR0_SYNDROME_SHIFT)) & ENETC_SI_SIUFMESR0_SYNDROME_MASK)

#define ENETC_SI_SIUFMESR0_M_MASK                (0x40000000U)
#define ENETC_SI_SIUFMESR0_M_SHIFT               (30U)
/*! M - Multiple */
#define ENETC_SI_SIUFMESR0_M(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR0_M_SHIFT)) & ENETC_SI_SIUFMESR0_M_MASK)

#define ENETC_SI_SIUFMESR0_MBEE_MASK             (0x80000000U)
#define ENETC_SI_SIUFMESR0_MBEE_SHIFT            (31U)
/*! MBEE - Multi-bit ECC error */
#define ENETC_SI_SIUFMESR0_MBEE(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR0_MBEE_SHIFT)) & ENETC_SI_SIUFMESR0_MBEE_MASK)
/*! @} */

/*! @name SIUFMESR1 - Station interface uncorrectable fatal memory error status register 1 */
/*! @{ */

#define ENETC_SI_SIUFMESR1_ADDR_MASK             (0xFFFFFFFFU)
#define ENETC_SI_SIUFMESR1_ADDR_SHIFT            (0U)
/*! ADDR - Address */
#define ENETC_SI_SIUFMESR1_ADDR(x)               (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIUFMESR1_ADDR_SHIFT)) & ENETC_SI_SIUFMESR1_ADDR_MASK)
/*! @} */

/*! @name SIMAFTCAPR - Station interface MAC address filter table capability register */
/*! @{ */

#define ENETC_SI_SIMAFTCAPR_NUM_MAC_AFTE_MASK    (0xFFU)
#define ENETC_SI_SIMAFTCAPR_NUM_MAC_AFTE_SHIFT   (0U)
#define ENETC_SI_SIMAFTCAPR_NUM_MAC_AFTE(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIMAFTCAPR_NUM_MAC_AFTE_SHIFT)) & ENETC_SI_SIMAFTCAPR_NUM_MAC_AFTE_MASK)
/*! @} */

/*! @name SIVFTCAPR - Station interface VLAN filter table capability register */
/*! @{ */

#define ENETC_SI_SIVFTCAPR_NUM_VLAN_FTE_MASK     (0xFFU)
#define ENETC_SI_SIVFTCAPR_NUM_VLAN_FTE_SHIFT    (0U)
#define ENETC_SI_SIVFTCAPR_NUM_VLAN_FTE(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIVFTCAPR_NUM_VLAN_FTE_SHIFT)) & ENETC_SI_SIVFTCAPR_NUM_VLAN_FTE_MASK)
/*! @} */

/*! @name SILSOSFMR0 - Station interface LSO segmentation flag mask register 0 */
/*! @{ */

#define ENETC_SI_SILSOSFMR0_TCP_1ST_SEG_MASK     (0xFFFU)
#define ENETC_SI_SILSOSFMR0_TCP_1ST_SEG_SHIFT    (0U)
#define ENETC_SI_SILSOSFMR0_TCP_1ST_SEG(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SILSOSFMR0_TCP_1ST_SEG_SHIFT)) & ENETC_SI_SILSOSFMR0_TCP_1ST_SEG_MASK)

#define ENETC_SI_SILSOSFMR0_TCP_MID_SEG_MASK     (0xFFF0000U)
#define ENETC_SI_SILSOSFMR0_TCP_MID_SEG_SHIFT    (16U)
#define ENETC_SI_SILSOSFMR0_TCP_MID_SEG(x)       (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SILSOSFMR0_TCP_MID_SEG_SHIFT)) & ENETC_SI_SILSOSFMR0_TCP_MID_SEG_MASK)
/*! @} */

/*! @name SILSOSFMR1 - Station interface LSO segmentation flag mask register 1 */
/*! @{ */

#define ENETC_SI_SILSOSFMR1_TCP_LAST_SEG_MASK    (0xFFFU)
#define ENETC_SI_SILSOSFMR1_TCP_LAST_SEG_SHIFT   (0U)
#define ENETC_SI_SILSOSFMR1_TCP_LAST_SEG(x)      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SILSOSFMR1_TCP_LAST_SEG_SHIFT)) & ENETC_SI_SILSOSFMR1_TCP_LAST_SEG_MASK)
/*! @} */

/*! @name SIRSSCAPR - Station interface RSS capability register */
/*! @{ */

#define ENETC_SI_SIRSSCAPR_NUM_RSS_MASK          (0xFU)
#define ENETC_SI_SIRSSCAPR_NUM_RSS_SHIFT         (0U)
#define ENETC_SI_SIRSSCAPR_NUM_RSS(x)            (((uint32_t)(((uint32_t)(x)) << ENETC_SI_SIRSSCAPR_NUM_RSS_SHIFT)) & ENETC_SI_SIRSSCAPR_NUM_RSS_MASK)
/*! @} */

/*! @name TBMR - Tx BDR 0 mode register..Tx BDR 7 mode register */
/*! @{ */

#define ENETC_SI_TBMR_PRIO_MASK                  (0x7U)
#define ENETC_SI_TBMR_PRIO_SHIFT                 (0U)
/*! PRIO - Priority
 *  0b000..Lowest priority
 *  0b001..Next lowest priority
 *  0b010..Next lowest priority
 *  0b011..Next lowest priority
 *  0b100..Next lowest priority
 *  0b101..Next highest priority
 *  0b110..Next highest priority
 *  0b111..Highest priority
 */
#define ENETC_SI_TBMR_PRIO(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_PRIO_SHIFT)) & ENETC_SI_TBMR_PRIO_MASK)

#define ENETC_SI_TBMR_WRR_MASK                   (0x70U)
#define ENETC_SI_TBMR_WRR_SHIFT                  (4U)
/*! WRR - Weighted Round Robin (WRR)
 *  0b000..Weight of 1
 *  0b001..Weight of 2
 *  0b010..Weight of 3
 *  0b011..Weight of 4
 *  0b100..Weight of 5
 *  0b101..Weight of 6
 *  0b110..Weight of 7
 *  0b111..Weight of 8
 */
#define ENETC_SI_TBMR_WRR(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_WRR_SHIFT)) & ENETC_SI_TBMR_WRR_MASK)

#define ENETC_SI_TBMR_CRC_MASK                   (0x100U)
#define ENETC_SI_TBMR_CRC_SHIFT                  (8U)
/*! CRC - Cyclic Redundancy Check (CRC)
 *  0b0..FCS is not present in the frame provided by SW (calculated and appended by the HW).
 *  0b1..FCS is present in the frame provided by SW.
 */
#define ENETC_SI_TBMR_CRC(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_CRC_SHIFT)) & ENETC_SI_TBMR_CRC_MASK)

#define ENETC_SI_TBMR_VIH_MASK                   (0x200U)
#define ENETC_SI_TBMR_VIH_SHIFT                  (9U)
/*! VIH - VLAN Insert Hint
 *  0b0..Calculations performed by HW in the transmit scheduler will not account for the extra 4 bytes of the VLAN
 *       tag added to the frame when descriptor-based VLAN insertion offload is used.
 *  0b1..Calculations performed by HW in the transmit scheduler involving the size of the frame will always
 *       account for an extra 4 bytes to the frame regardless of whether descriptor-based VLAN insertion offload is used
 *       or not.
 */
#define ENETC_SI_TBMR_VIH(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_VIH_SHIFT)) & ENETC_SI_TBMR_VIH_MASK)

#define ENETC_SI_TBMR_FWB_MASK                   (0x1000000U)
#define ENETC_SI_TBMR_FWB_SHIFT                  (24U)
/*! FWB - Force Writeback
 *  0b0..Disabled.
 *  0b1..Enabled.
 */
#define ENETC_SI_TBMR_FWB(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_FWB_SHIFT)) & ENETC_SI_TBMR_FWB_MASK)

#define ENETC_SI_TBMR_EN_MASK                    (0x80000000U)
#define ENETC_SI_TBMR_EN_SHIFT                   (31U)
/*! EN - Enables and disables the Tx BD ring.
 *  0b0..Disabled.
 *  0b1..Enabled. When the ring is non-empty, transmit packets will be processed.
 */
#define ENETC_SI_TBMR_EN(x)                      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBMR_EN_SHIFT)) & ENETC_SI_TBMR_EN_MASK)
/*! @} */

/* The count of ENETC_SI_TBMR */
#define ENETC_SI_TBMR_COUNT                      (8U)

/*! @name TBSR - Tx BDR 0 status register..Tx BDR 7 status register */
/*! @{ */

#define ENETC_SI_TBSR_BUSY_MASK                  (0x1U)
#define ENETC_SI_TBSR_BUSY_SHIFT                 (0U)
#define ENETC_SI_TBSR_BUSY(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBSR_BUSY_SHIFT)) & ENETC_SI_TBSR_BUSY_MASK)

#define ENETC_SI_TBSR_SBE_MASK                   (0x10000U)
#define ENETC_SI_TBSR_SBE_SHIFT                  (16U)
#define ENETC_SI_TBSR_SBE(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBSR_SBE_SHIFT)) & ENETC_SI_TBSR_SBE_MASK)
/*! @} */

/* The count of ENETC_SI_TBSR */
#define ENETC_SI_TBSR_COUNT                      (8U)

/*! @name TBBAR0 - Tx BDR 0 base address register 0..Tx BDR 7 base address register 0 */
/*! @{ */

#define ENETC_SI_TBBAR0_ADDRL_MASK               (0xFFFFFF80U)
#define ENETC_SI_TBBAR0_ADDRL_SHIFT              (7U)
#define ENETC_SI_TBBAR0_ADDRL(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBBAR0_ADDRL_SHIFT)) & ENETC_SI_TBBAR0_ADDRL_MASK)
/*! @} */

/* The count of ENETC_SI_TBBAR0 */
#define ENETC_SI_TBBAR0_COUNT                    (8U)

/*! @name TBBAR1 - Tx BDR 0 base address register 1..Tx BDR 7 base address register 1 */
/*! @{ */

#define ENETC_SI_TBBAR1_ADDRH_MASK               (0xFFFFFFFFU)
#define ENETC_SI_TBBAR1_ADDRH_SHIFT              (0U)
#define ENETC_SI_TBBAR1_ADDRH(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBBAR1_ADDRH_SHIFT)) & ENETC_SI_TBBAR1_ADDRH_MASK)
/*! @} */

/* The count of ENETC_SI_TBBAR1 */
#define ENETC_SI_TBBAR1_COUNT                    (8U)

/*! @name TBPIR - Tx BDR 0 producer index register..Tx BDR 7 producer index register */
/*! @{ */

#define ENETC_SI_TBPIR_BDR_INDEX_MASK            (0xFFFFU)
#define ENETC_SI_TBPIR_BDR_INDEX_SHIFT           (0U)
#define ENETC_SI_TBPIR_BDR_INDEX(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBPIR_BDR_INDEX_SHIFT)) & ENETC_SI_TBPIR_BDR_INDEX_MASK)
/*! @} */

/* The count of ENETC_SI_TBPIR */
#define ENETC_SI_TBPIR_COUNT                     (8U)

/*! @name TBCIR - Tx BDR 0 consumer index register..Tx BDR 7 consumer index register */
/*! @{ */

#define ENETC_SI_TBCIR_BDR_INDEX_MASK            (0xFFFFU)
#define ENETC_SI_TBCIR_BDR_INDEX_SHIFT           (0U)
#define ENETC_SI_TBCIR_BDR_INDEX(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBCIR_BDR_INDEX_SHIFT)) & ENETC_SI_TBCIR_BDR_INDEX_MASK)

#define ENETC_SI_TBCIR_STAT_ID_MASK              (0x7FFF0000U)
#define ENETC_SI_TBCIR_STAT_ID_SHIFT             (16U)
#define ENETC_SI_TBCIR_STAT_ID(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBCIR_STAT_ID_SHIFT)) & ENETC_SI_TBCIR_STAT_ID_MASK)

#define ENETC_SI_TBCIR_SBE_MASK                  (0x80000000U)
#define ENETC_SI_TBCIR_SBE_SHIFT                 (31U)
#define ENETC_SI_TBCIR_SBE(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBCIR_SBE_SHIFT)) & ENETC_SI_TBCIR_SBE_MASK)
/*! @} */

/* The count of ENETC_SI_TBCIR */
#define ENETC_SI_TBCIR_COUNT                     (8U)

/*! @name TBLENR - Tx BDR 0 length register..Tx BDR 7 length register */
/*! @{ */

#define ENETC_SI_TBLENR_LENGTH_MASK              (0x1FFF8U)
#define ENETC_SI_TBLENR_LENGTH_SHIFT             (3U)
#define ENETC_SI_TBLENR_LENGTH(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBLENR_LENGTH_SHIFT)) & ENETC_SI_TBLENR_LENGTH_MASK)
/*! @} */

/* The count of ENETC_SI_TBLENR */
#define ENETC_SI_TBLENR_COUNT                    (8U)

/*! @name TBIER - Tx BDR 0 interrupt enable register..Tx BDR 7 interrupt enable register */
/*! @{ */

#define ENETC_SI_TBIER_TXTIE_MASK                (0x1U)
#define ENETC_SI_TBIER_TXTIE_SHIFT               (0U)
#define ENETC_SI_TBIER_TXTIE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBIER_TXTIE_SHIFT)) & ENETC_SI_TBIER_TXTIE_MASK)

#define ENETC_SI_TBIER_TXFIE_MASK                (0x2U)
#define ENETC_SI_TBIER_TXFIE_SHIFT               (1U)
#define ENETC_SI_TBIER_TXFIE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBIER_TXFIE_SHIFT)) & ENETC_SI_TBIER_TXFIE_MASK)
/*! @} */

/* The count of ENETC_SI_TBIER */
#define ENETC_SI_TBIER_COUNT                     (8U)

/*! @name TBIDR - Tx BDR 0 interrupt detect register..Tx BDR 7 interrupt detect register */
/*! @{ */

#define ENETC_SI_TBIDR_TXT_MASK                  (0x1U)
#define ENETC_SI_TBIDR_TXT_SHIFT                 (0U)
#define ENETC_SI_TBIDR_TXT(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBIDR_TXT_SHIFT)) & ENETC_SI_TBIDR_TXT_MASK)

#define ENETC_SI_TBIDR_TXF_MASK                  (0x2U)
#define ENETC_SI_TBIDR_TXF_SHIFT                 (1U)
#define ENETC_SI_TBIDR_TXF(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBIDR_TXF_SHIFT)) & ENETC_SI_TBIDR_TXF_MASK)
/*! @} */

/* The count of ENETC_SI_TBIDR */
#define ENETC_SI_TBIDR_COUNT                     (8U)

/*! @name TBICR0 - Tx BDR 0 interrupt coalescing register 0..Tx BDR 7 interrupt coalescing register 0 */
/*! @{ */

#define ENETC_SI_TBICR0_ICPT_MASK                (0xFU)
#define ENETC_SI_TBICR0_ICPT_SHIFT               (0U)
#define ENETC_SI_TBICR0_ICPT(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBICR0_ICPT_SHIFT)) & ENETC_SI_TBICR0_ICPT_MASK)

#define ENETC_SI_TBICR0_ICEN_MASK                (0x80000000U)
#define ENETC_SI_TBICR0_ICEN_SHIFT               (31U)
#define ENETC_SI_TBICR0_ICEN(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBICR0_ICEN_SHIFT)) & ENETC_SI_TBICR0_ICEN_MASK)
/*! @} */

/* The count of ENETC_SI_TBICR0 */
#define ENETC_SI_TBICR0_COUNT                    (8U)

/*! @name TBICR1 - Tx BDR 0 interrupt coalescing register 1..Tx BDR 7 interrupt coalescing register 1 */
/*! @{ */

#define ENETC_SI_TBICR1_ICTT_MASK                (0xFFFFFFFFU)
#define ENETC_SI_TBICR1_ICTT_SHIFT               (0U)
#define ENETC_SI_TBICR1_ICTT(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_TBICR1_ICTT_SHIFT)) & ENETC_SI_TBICR1_ICTT_MASK)
/*! @} */

/* The count of ENETC_SI_TBICR1 */
#define ENETC_SI_TBICR1_COUNT                    (8U)

/*! @name RBMR - Rx BDR 0 mode register..Rx BDR 7 mode register */
/*! @{ */

#define ENETC_SI_RBMR_AL_MASK                    (0x1U)
#define ENETC_SI_RBMR_AL_SHIFT                   (0U)
/*! AL - Alignment
 *  0b0..No alignment applied
 *  0b1..2-byte alignment applied to the start of the frame
 */
#define ENETC_SI_RBMR_AL(x)                      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_AL_SHIFT)) & ENETC_SI_RBMR_AL_MASK)

#define ENETC_SI_RBMR_BDS_MASK                   (0x4U)
#define ENETC_SI_RBMR_BDS_SHIFT                  (2U)
/*! BDS - BD Size
 *  0b0..16B buffer descriptors format
 *  0b1..32B buffer descriptors format
 */
#define ENETC_SI_RBMR_BDS(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_BDS_SHIFT)) & ENETC_SI_RBMR_BDS_MASK)

#define ENETC_SI_RBMR_CM_MASK                    (0x10U)
#define ENETC_SI_RBMR_CM_SHIFT                   (4U)
/*! CM - Congestion mode
 *  0b0..Lossy
 *  0b1..Lossless
 */
#define ENETC_SI_RBMR_CM(x)                      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_CM_SHIFT)) & ENETC_SI_RBMR_CM_MASK)

#define ENETC_SI_RBMR_VTE_MASK                   (0x20U)
#define ENETC_SI_RBMR_VTE_SHIFT                  (5U)
/*! VTE - VLAN tag extract enable
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_RBMR_VTE(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_VTE_SHIFT)) & ENETC_SI_RBMR_VTE_MASK)

#define ENETC_SI_RBMR_VTPD_MASK                  (0x40U)
#define ENETC_SI_RBMR_VTPD_SHIFT                 (6U)
/*! VTPD - VLAN tag presentation disable
 *  0b0..Extracted VLAN is presented
 *  0b1..Extracted VLAN is not presented
 */
#define ENETC_SI_RBMR_VTPD(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_VTPD_SHIFT)) & ENETC_SI_RBMR_VTPD_MASK)

#define ENETC_SI_RBMR_CRC_MASK                   (0x100U)
#define ENETC_SI_RBMR_CRC_SHIFT                  (8U)
/*! CRC - Cyclic Redundancy Check (CRC)
 *  0b0..FCS is removed
 *  0b1..FCS is preserved
 */
#define ENETC_SI_RBMR_CRC(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_CRC_SHIFT)) & ENETC_SI_RBMR_CRC_MASK)

#define ENETC_SI_RBMR_EN_MASK                    (0x80000000U)
#define ENETC_SI_RBMR_EN_SHIFT                   (31U)
/*! EN
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_RBMR_EN(x)                      (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBMR_EN_SHIFT)) & ENETC_SI_RBMR_EN_MASK)
/*! @} */

/* The count of ENETC_SI_RBMR */
#define ENETC_SI_RBMR_COUNT                      (8U)

/*! @name RBSR - Rx BDR 0 status register..Rx BDR 7 status register */
/*! @{ */

#define ENETC_SI_RBSR_EMPTY_MASK                 (0x1U)
#define ENETC_SI_RBSR_EMPTY_SHIFT                (0U)
#define ENETC_SI_RBSR_EMPTY(x)                   (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBSR_EMPTY_SHIFT)) & ENETC_SI_RBSR_EMPTY_MASK)

#define ENETC_SI_RBSR_SBE_MASK                   (0x10000U)
#define ENETC_SI_RBSR_SBE_SHIFT                  (16U)
#define ENETC_SI_RBSR_SBE(x)                     (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBSR_SBE_SHIFT)) & ENETC_SI_RBSR_SBE_MASK)
/*! @} */

/* The count of ENETC_SI_RBSR */
#define ENETC_SI_RBSR_COUNT                      (8U)

/*! @name RBBSR - Rx BDR 0 buffer size register..Rx BDR 7 buffer size register */
/*! @{ */

#define ENETC_SI_RBBSR_BSIZE_MASK                (0xFFFFU)
#define ENETC_SI_RBBSR_BSIZE_SHIFT               (0U)
#define ENETC_SI_RBBSR_BSIZE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBBSR_BSIZE_SHIFT)) & ENETC_SI_RBBSR_BSIZE_MASK)
/*! @} */

/* The count of ENETC_SI_RBBSR */
#define ENETC_SI_RBBSR_COUNT                     (8U)

/*! @name RBCIR - Rx BDR 0 consumer index register..Rx BDR 7 consumer index register */
/*! @{ */

#define ENETC_SI_RBCIR_BDR_INDEX_MASK            (0xFFFFU)
#define ENETC_SI_RBCIR_BDR_INDEX_SHIFT           (0U)
#define ENETC_SI_RBCIR_BDR_INDEX(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBCIR_BDR_INDEX_SHIFT)) & ENETC_SI_RBCIR_BDR_INDEX_MASK)
/*! @} */

/* The count of ENETC_SI_RBCIR */
#define ENETC_SI_RBCIR_COUNT                     (8U)

/*! @name RBBAR0 - Rx BDR 0 base address register 0..Rx BDR 7 base address register 0 */
/*! @{ */

#define ENETC_SI_RBBAR0_ADDRL_MASK               (0xFFFFFF80U)
#define ENETC_SI_RBBAR0_ADDRL_SHIFT              (7U)
#define ENETC_SI_RBBAR0_ADDRL(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBBAR0_ADDRL_SHIFT)) & ENETC_SI_RBBAR0_ADDRL_MASK)
/*! @} */

/* The count of ENETC_SI_RBBAR0 */
#define ENETC_SI_RBBAR0_COUNT                    (8U)

/*! @name RBBAR1 - Rx BDR 0 base address register 1..Rx BDR 7 base address register 1 */
/*! @{ */

#define ENETC_SI_RBBAR1_ADDRH_MASK               (0xFFFFFFFFU)
#define ENETC_SI_RBBAR1_ADDRH_SHIFT              (0U)
#define ENETC_SI_RBBAR1_ADDRH(x)                 (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBBAR1_ADDRH_SHIFT)) & ENETC_SI_RBBAR1_ADDRH_MASK)
/*! @} */

/* The count of ENETC_SI_RBBAR1 */
#define ENETC_SI_RBBAR1_COUNT                    (8U)

/*! @name RBPIR - Rx BDR 0 producer index register..Rx BDR 7 producer index register */
/*! @{ */

#define ENETC_SI_RBPIR_BDR_INDEX_MASK            (0xFFFFU)
#define ENETC_SI_RBPIR_BDR_INDEX_SHIFT           (0U)
#define ENETC_SI_RBPIR_BDR_INDEX(x)              (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBPIR_BDR_INDEX_SHIFT)) & ENETC_SI_RBPIR_BDR_INDEX_MASK)

#define ENETC_SI_RBPIR_SBE_MASK                  (0x80000000U)
#define ENETC_SI_RBPIR_SBE_SHIFT                 (31U)
#define ENETC_SI_RBPIR_SBE(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBPIR_SBE_SHIFT)) & ENETC_SI_RBPIR_SBE_MASK)
/*! @} */

/* The count of ENETC_SI_RBPIR */
#define ENETC_SI_RBPIR_COUNT                     (8U)

/*! @name RBLENR - Rx BDR 0 length register..Rx BDR 7 length register */
/*! @{ */

#define ENETC_SI_RBLENR_LENGTH_MASK              (0x1FFF8U)
#define ENETC_SI_RBLENR_LENGTH_SHIFT             (3U)
#define ENETC_SI_RBLENR_LENGTH(x)                (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBLENR_LENGTH_SHIFT)) & ENETC_SI_RBLENR_LENGTH_MASK)
/*! @} */

/* The count of ENETC_SI_RBLENR */
#define ENETC_SI_RBLENR_COUNT                    (8U)

/*! @name RBRSCR - Rx BDR 0 RSC register..Rx BDR 7 RSC register */
/*! @{ */

#define ENETC_SI_RBRSCR_SIZE_MASK                (0xFFFFU)
#define ENETC_SI_RBRSCR_SIZE_SHIFT               (0U)
/*! SIZE - Size */
#define ENETC_SI_RBRSCR_SIZE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBRSCR_SIZE_SHIFT)) & ENETC_SI_RBRSCR_SIZE_MASK)

#define ENETC_SI_RBRSCR_CT_MASK                  (0x20000000U)
#define ENETC_SI_RBRSCR_CT_SHIFT                 (29U)
/*! CT - Coalesce Timestamp
 *  0b0..Not permitted; a segment containing the TCP timestamp option terminates the coalesce operation
 *  0b1..Permitted
 */
#define ENETC_SI_RBRSCR_CT(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBRSCR_CT_SHIFT)) & ENETC_SI_RBRSCR_CT_MASK)

#define ENETC_SI_RBRSCR_EN_MASK                  (0x80000000U)
#define ENETC_SI_RBRSCR_EN_SHIFT                 (31U)
/*! EN - Enable
 *  0b0..Disabled
 *  0b1..Enabled
 */
#define ENETC_SI_RBRSCR_EN(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBRSCR_EN_SHIFT)) & ENETC_SI_RBRSCR_EN_MASK)
/*! @} */

/* The count of ENETC_SI_RBRSCR */
#define ENETC_SI_RBRSCR_COUNT                    (8U)

/*! @name RBDCR - Rx BDR 0 drop count register..Rx BDR 7 drop count register */
/*! @{ */

#define ENETC_SI_RBDCR_COUNT_MASK                (0xFFFFFFFFU)
#define ENETC_SI_RBDCR_COUNT_SHIFT               (0U)
#define ENETC_SI_RBDCR_COUNT(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBDCR_COUNT_SHIFT)) & ENETC_SI_RBDCR_COUNT_MASK)
/*! @} */

/* The count of ENETC_SI_RBDCR */
#define ENETC_SI_BDR_RBDCR_COUNT                 (8U)

/*! @name RBIER - Rx BDR 0 interrupt enable register..Rx BDR 7 interrupt enable register */
/*! @{ */

#define ENETC_SI_RBIER_RXTIE_MASK                (0x1U)
#define ENETC_SI_RBIER_RXTIE_SHIFT               (0U)
#define ENETC_SI_RBIER_RXTIE(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBIER_RXTIE_SHIFT)) & ENETC_SI_RBIER_RXTIE_MASK)
/*! @} */

/* The count of ENETC_SI_RBIER */
#define ENETC_SI_RBIER_COUNT                     (8U)

/*! @name RBIDR - Rx BDR 0 interrupt detect register..Rx BDR 7 interrupt detect register */
/*! @{ */

#define ENETC_SI_RBIDR_RXT_MASK                  (0x1U)
#define ENETC_SI_RBIDR_RXT_SHIFT                 (0U)
#define ENETC_SI_RBIDR_RXT(x)                    (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBIDR_RXT_SHIFT)) & ENETC_SI_RBIDR_RXT_MASK)
/*! @} */

/* The count of ENETC_SI_RBIDR */
#define ENETC_SI_RBIDR_COUNT                     (8U)

/*! @name RBICR0 - Rx BDR 0 interrupt coalescing register 0..Rx BDR 7 interrupt coalescing register 0 */
/*! @{ */

#define ENETC_SI_RBICR0_ICPT_MASK                (0x1FFU)
#define ENETC_SI_RBICR0_ICPT_SHIFT               (0U)
#define ENETC_SI_RBICR0_ICPT(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBICR0_ICPT_SHIFT)) & ENETC_SI_RBICR0_ICPT_MASK)

#define ENETC_SI_RBICR0_ICEN_MASK                (0x80000000U)
#define ENETC_SI_RBICR0_ICEN_SHIFT               (31U)
#define ENETC_SI_RBICR0_ICEN(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBICR0_ICEN_SHIFT)) & ENETC_SI_RBICR0_ICEN_MASK)
/*! @} */

/* The count of ENETC_SI_RBICR0 */
#define ENETC_SI_RBICR0_COUNT                    (8U)

/*! @name RBICR1 - Rx BDR 0 interrupt coalescing register 1..Rx BDR 7 interrupt coalescing register 1 */
/*! @{ */

#define ENETC_SI_RBICR1_ICTT_MASK                (0xFFFFFFFFU)
#define ENETC_SI_RBICR1_ICTT_SHIFT               (0U)
#define ENETC_SI_RBICR1_ICTT(x)                  (((uint32_t)(((uint32_t)(x)) << ENETC_SI_RBICR1_ICTT_SHIFT)) & ENETC_SI_RBICR1_ICTT_MASK)
/*! @} */

/* The count of ENETC_SI_RBICR1 */
#define ENETC_SI_RBICR1_COUNT                    (8U)


/*!
 * @}
 */ /* end of group ENETC_SI_Register_Masks */


/*!
 * @}
 */ /* end of group ENETC_SI_Peripheral_Access_Layer */


/*
** End of section using anonymous unions
*/

#if defined(__ARMCC_VERSION)
  #if (__ARMCC_VERSION >= 6010050)
    #pragma clang diagnostic pop
  #else
    #pragma pop
  #endif
#elif defined(__GNUC__)
  /* leave anonymous unions enabled */
#elif defined(__IAR_SYSTEMS_ICC__)
  #pragma language=default
#else
  #error Not supported compiler type
#endif

/*!
 * @}
 */ /* end of group Peripheral_access_layer */


#endif  /* PERI_ENETC_SI_H_ */

