<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:00:41.041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0181829</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치 및 방법</inventionTitle><inventionTitleEng>ELECTRICAL APPARATUS AND METHOD FOR MANAGING MEMORY BASED  SUBGRAPH SAMPLING FOR GRAPH NEURAL NETWORKS</inventionTitleEng><openDate>2025.06.23</openDate><openNumber>10-2025-0091660</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/042</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0499</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치는 학습 데이터셋을 배치 사이즈 단위의 서브그래프로 분할하는 분할부; 각 서브그래프에 포함된 노드를, 외부 서브그래프의 노드와 인접하게 배치된 경계 노드와 상기 서브그래프 내부에 위치한 노드만 인접하게 배치된 내부 노드로 분류하는 분류부; 상기 각 서브그래프의 중간 임베딩(intermediate embedding)으로서 상기 경계 노드에 대한 임베딩을 저장 및 관리하는 임베딩부; 및 상기 분할부, 상기 분류부 및 상기 임베딩부를 제어하는 적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의 프로세서는, 그래프 데이터셋을 각 서브그래프로 분할하는 도중, 상기 각 서브그래프에 포함된 노드를 경계 노드와 내부 노드로 분류하고, 상기 경계 노드에 대한 중간 임베딩만을 저장하여 중간 임베딩 테이블로 관리하도록 구성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 학습 데이터셋을 배치 사이즈 단위의 서브그래프로 분할하는 분할부;각 서브그래프에 포함된 노드를, 외부 서브그래프의 노드와 인접하게 배치된 경계 노드와 상기 서브그래프 내부에 위치한 노드만 인접하게 배치된 내부 노드로 분류하는 분류부; 상기 각 서브그래프의 중간 임베딩(intermediate embedding)으로서 상기 경계 노드에 대한 임베딩을 저장 및 관리하는 임베딩부; 및 상기 분할부, 상기 분류부 및 상기 임베딩부를 제어하는 적어도 하나의 프로세서를 포함하며,상기 적어도 하나의 프로세서는, 그래프 데이터셋을 각 서브그래프로 분할하는 도중, 상기 각 서브그래프에 포함된 노드를 경계 노드와 내부 노드로 분류하고, 상기 경계 노드에 대한 중간 임베딩만을 저장하여 중간 임베딩 테이블로 관리하도록 구성된서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,기설정된 간격(staleness) 별로 상기 중간 임베딩을 업데이트하는 업데이트부를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 적어도 하나의 프로세서는,상기 업데이트부가 각 학습 단계에 참여한 서브그래프와 인접한 외부 서브그래프의 중간 임베딩만을 업데이트하도록 구성된서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 적어도 하나의 프로세서는, 상기 업데이트부가 상기 인접한 외부 서브그래프의 중간 임베딩이 업데이트된 이전 학습 단계를 확인하고, 상기 인접한 외부 서브그래프의 현재 학습 단계와 상기 이전 학습 단계의 차가 기설정된 단계를 초과한 서브그래프만 상기 중간 임베딩을 업데이트하도록 구성된서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 적어도 하나의 프로세서는, 각 학습 단계마다 현재 학습 단계와 상기 이전 학습 단계의 차가 기설정된 단계를 초과한 상기 인접한 외부 서브그래프의 개수가 최소인 서브그래프를 배치로 선택하도록 구성된서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 적어도 하나의 프로세서는, 상기 배치로 선택된 서브그래프의 인덱스를 메인 학습 모듈에 전달하고,상기 메인 학습 모델이 상기 서브그래프의 인덱스와 상기 서브그래프에 인접한 외부 서브그래프의 중간 임베딩을 로드하여 GPU에서 순전파 및 역전파 학습을 진행하기 위한 상기 배치를 생성하도록 구성된서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서상기 중간 임베딩 테이블은 이전 임베딩 테이블보다 메모리 크기가 작은 것을 특징으로 하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 적어도 하나의 프로세서는, 상기 이전 임베딩 테이블을 상기 중간 임베딩 테이블로 업데이트하는 경우, 상기 이전 임베딩 테이블의 상기 서브그래프 주소를 상기 중간 임베딩 테이블의 상기 서브그래프 주소로 리맵핑하도록 구성된 서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 전자 장치.</claim></claimInfo><claimInfo><claim>9. 학습을 위한 그래프 데이터셋을 배치 사이즈 단위의 서브그래프로 분할하는 단계;각 서브그래프에 포함된 노드를, 외부 서브그래프의 노드와 인접하게 배치된 경계 노드와 상기 서브그래프 내부에 위치한 노드만 인접하게 배치된 내부 노드로 분류하는 단계; 및 상기 경계 노드에 대한 중간 임베딩만을 상기 각 서브그래프의 중간 임베딩 테이블로 저장 및 관리하는 단계를 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,기설정된 간격(staleness) 별로 상기 중간 임베딩을 업데이트하는 단계를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 업데이트하는 단계는, 각 학습 단계에 참여한 서브그래프와 인접한 외부 서브그래프의 중간 임베딩만을 업데이트하는 단계를 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 업데이트하는 단계는, 상기 인접한 외부 서브그래프의 중간 임베딩이 업데이트된 이전 학습 단계를 확인하는 단계; 및 상기 인접한 외부 서브그래프의 현재 학습 단계와 상기 이전 학습 단계의 차가 기설정된 단계를 초과한 서브그래프만 상기 중간 임베딩을 업데이트하는 단계를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 업데이트하는 단계는,  각 학습 단계마다 현재 학습 단계와 상기 이전 학습 단계의 차가 기설정된 단계를 초과한 상기 인접한 외부 서브그래프의 개수가 최소인 서브그래프를 배치로 선택하는 단계를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 배치로 선택되는 서브그래프는 하나의 에포크(epoch)에서 배치로 선택되지 않은 서브그래프인 것을 특징으로 하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 배치로 선택된 서브그래프의 인덱스를 메인 학습 모듈에 전달하는 단계; 상기 메인 학습 모델이 상기 서브그래프의 인덱스와 상기 서브그래프에 인접한 외부 서브그래프의 중간 임베딩을 로드하여 상기 배치를 생성하는 단계; 및 상기 배치를 이용하여 GPU에서 순전파 및 역전파 학습을 진행하는 단계를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>16. 제9 항에 있어서,상기 중간 임베딩 테이블은 이전 임베딩 테이블보다 메모리 크기가 작은 것을 특징으로 하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 이전 임베딩 테이블을 상기 중간 임베딩 테이블로 업데이트하는 경우, 상기 이전 임베딩 테이블의 상기 서브그래프 주소를 상기 중간 임베딩 테이블의 상기 서브그래프 주소로 리맵핑하는 단계를 더 포함하는서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법.</claim></claimInfo><claimInfo><claim>18. 컴퓨터와 결합되어 제9 항 내지 제17 항 중 어느 한 항의 서브그래프 샘플링 기반 그래프 뉴럴 네트워크의 메모리 관리 방법을 실행시키기 위하여 컴퓨터 판독 가능한 기록매체에 저장된 프로그램.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>울산광역시 울주군...</address><code>120150812047</code><country>대한민국</country><engName>UNIST(ULSAN NATIONAL INSTITUTE OF SCIENCE AND TECHNOLOGY)</engName><name>울산과학기술원</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>울산광역시 울주군...</address><code> </code><country> </country><engName>Choi Young-ri</engName><name>최영리</name></inventorInfo><inventorInfo><address>울산광역시 울주군...</address><code> </code><country> </country><engName>JUNESOO KANG</engName><name>강준수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구  법원로*길  **, *층 (서초동, 태흥빌딩)</address><code>920201001264</code><country>대한민국</country><engName>BLT Patent &amp; Law Firm</engName><name>특허법인비엘티</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.14</receiptDate><receiptNumber>1-1-2023-1403418-88</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2024.01.25</receiptDate><receiptNumber>4-1-2024-5044479-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.06.18</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.07.17</receiptDate><receiptNumber>9-6-2025-0016783-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.01.23</receiptDate><receiptNumber>9-5-2025-0088949-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.21</receiptDate><receiptNumber>1-1-2025-0323856-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.03.21</receiptDate><receiptNumber>1-1-2025-0323830-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for final refusal</documentEngName><documentName>최후의견제출통지서</documentName><receiptDate>2025.10.02</receiptDate><receiptNumber>9-5-2025-0960973-52</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230181829.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93833953af3c1afa293a949207f8145db50eb9b53a2c067a0b1379d690625cdba7d82cf89f81088a66d35de94dceab2061c52fae8094d32809</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf418ef51f3dcb3ca2fffe9fddeeb94c8fddb5533c330d69f66ebaded1128f057961689cf1f36ec33a4dba19b9a480de3a9d9e9f7570753a93</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>