---
title: "Day-1 Sysyem Verilog" 
date: "2025-07-14"
thumbnail: "../../../assets/img/SystemVerilog/image.png"
---

# SystemVerilog 기본 개념 정리


## `blocking (=)` vs `non-blocking (<=)`

**📌 개념 요약**

| 구분              | `=` (Blocking)                      | `<=` (Non-blocking)                        |
|-------------------|-------------------------------------|--------------------------------------------|
| 이름              | Blocking assignment                | Non-blocking assignment                    |
| 동작 방식         | **순차적 실행** (한 줄씩 차례로 실행됨) | **병렬 실행** (모든 할당이 동시에 예약됨)     |
| 주로 사용 위치    | `combinational logic` (조합 논리)   | `sequential logic` (순차 논리)             |
| 동작 순서         | 즉시 값 할당                         | 이벤트 큐에 값 예약 → 나중에 한 번에 갱신     |
| 시뮬레이션 결과   | 의도치 않은 동작이 발생할 수 있음     | 의도한 동작 유지 가능                      |
| race condition    | 발생 가능성 높음                    | 방지 가능 (순차적 레지스터 설계에 적합)      |



## 🧠 SystemVerilog 연산자 정리 모음: Shift & 비교

---

## 🔁 Shift 연산자

| 연산자     | 이름                   | 설명                                                                 |
|------------|------------------------|----------------------------------------------------------------------|
| `<<`       | **논리적 좌측 시프트**   | 비트를 왼쪽으로 이동, 오른쪽은 **0**으로 채움 (부호 무시)             |
| `<<<`      | **산술적 좌측 시프트**   | 부호(sign)를 유지하면서 왼쪽으로 이동 (signed 타입에서 의미 있음)     |
| `>>`       | **논리적 우측 시프트**   | 오른쪽으로 이동, 왼쪽은 **0**으로 채움 (unsigned에 주로 사용)         |
| `>>>`      | **산술적 우측 시프트**   | 부호(sign)를 유지하면서 오른쪽 이동 (signed 변수 전용)  


### 📌 Shift 예시
```verilog
8'b0001_0101 << 2  
 // 결과: 8'b0101_0000
8'sb1001_0101 <<< 2 
// 부호 유지하며 shift (signed만 의미 있음)
```

## 비교 연산자

| 연산자   | 이름            | 설명                                          |
| ----- | ------------- | ------------------------------------------- |
| `==`  | **논리적 동등 비교** | `x`, `z` 같은 미정 상태를 **무시하고 비교** (0 또는 1만 비교) |
| `===` | **4상태 동등 비교** | `x`, `z` 포함한 **완전한 비트 일치 여부**를 비교           |
| `!=`  | 논리적 비교 (다름)   | `x`, `z` 무시하고 다르면 true                      |
| `!==` | 4상태 비교 (다름)   | `x`, `z` 포함하여 완전 불일치 여부 판단                  |

```verilog
4'b010x == 4'b0101   // true → x 무시하고 비교
4'b010x === 4'b0101  // false → x는 무시 불가, bit level mismatch
```









































## 🧪 Testbench 관점에서의 용어

- **Driver**: DUT의 **입력**을 담당  
  → 출력 시에는 `FF(clk)` 처리 필요
- **Monitor**: DUT의 **출력**을 담당  
  → 출력 시에는 **비동기(non-clk)** 처리 필요
- **Sample**: Monitor가 DUT의 출력을 **샘플링**하는 것

---

## 🔧 task vs function

| 항목       | `task`                       | `function`                 |
|------------|------------------------------|----------------------------|
| 시간 흐름   | 있음 (`#`, `@` 사용 가능)       | 없음                        |
| 반환 값     | 없음                         | 있음                        |
| 사용 용도   | 동작 순서나 지연 포함 작업 처리 | 계산, 간단한 로직 등        |

---

## 🗂 파일 확장자

- `.sv`: **SystemVerilog** 파일 → **컴파일러 필요**
- `.v`: **Verilog** 파일

> ✅ `.sv`는 지원 가능한 시뮬레이터나 툴에서만 작동하므로 환경 설정 필요

---

## 🧱 Class 관련 개념

- Class는 **함수형 구조**를 가지며 `task` 사용 가능
- 그러나 내부에서는 `initial`, `always` 사용 불가  
  → 이유: **시간 흐름**이 없기 때문

---

## ⏱ Delay 표현 방법

- `#`: **timescale 기준의 지연**
- `##`: **clock 주기를 지난다는 의미**


```verilog
##4  // clk을 4번 지나는 의미

// 어떤 클럭인지 명확하지 않기 때문에 아래처럼 작성하는 것이 안전:
repeat(4) @(posedge clk);
```

## ⚙️ 기본 데이터 타입
기본 Default 값:

- 값: x

- Signed: unsigned

- 상태: 4-state (0, 1, z, x)

| 타입        | 크기    | Signed | 상태      |
| --------- | ----- | ------ | ------- |
| `integer` | 32bit | Yes    | 4-state |
| `int`     | 32bit | No     | 2-state |

## 📐 Dynamic Array 관련

- 갯수 반드시 선언 필수 → 안 하면 컴파일 에러 발생

- 남는 부분은 X로 초기화됨

- delete() 사용 시 전부 X로 초기화