module adder;
    wire a, b, s, c;
    wire s0, c0, c1, c2;

    xor(s0, a, b);
    xor(s, s0, c);

    and(c0, a, b);
    and(c1, b, c);
    and(c2, a, c);

    or(c, c0, c1, c2);
endmodule
