Minisys开发板晶振的时钟输出为100MHz，但在开发的过程中，需要更高或更低频率的时钟，这时就需要时钟IP，将晶振输出的100MHz时钟，进行倍频或分频，从而得到准确且无毛刺的所需时钟。

 

## 1 时钟IP建立

Ø 在流程栏里，单击IP Catalog

<center><img src="../s3-1.png" width = 300></center>                             

 

Ø 在右侧弹出的IP Catalog对话框里，搜索需要的IP，如clock，然后选择Clocking Wizard

  <center><img src="../s3-2.png" width = 400></center>

 

Ø 在弹出的Customize IP对话框里，定制IP；首先给IP命名，如clk_div，然后再在Clocking Options标签页，将时钟类型配置为PLL，其他保持默认即可

 <center><img src="../s3-3.png" width = 600></center>

 

Ø 在Output Clocks标签页，配置输出时钟，如20MHz（最小输出时钟频率为5MHz），下方端口处需选择locked，用于指示PLL锁定时间，最后点击OK；

 <center><img src="../s3-4.png" width = 600></center>

 

Ø 在弹出来的生成IP界面，选择Generate；

  <center><img src="../s3-5.png" width = 300></center>



Ø 当IP综合完成后，在Design Sources中就出现了刚刚创建的时钟IP，clk_div；

   <center><img src="../s3-6.png" width = 300></center>

 

## 2 时钟IP集成

Ø 创建好IP后，需要例化，才能使用，时钟IP clk_div的例化如下：

<center><img src="../s3-7.png" width = 300></center>

注：IP的例化名需要与IP名相同，且例化端口需要与IP提供的端口名相同；

 

Ø 例化好后，在Design Sources里会发现，生成的IP已经被集成进去

<center><img src="../s3-8.png" width = 400></center>

 

## 3 时钟IP时序

时钟IP时序如下，当PLL锁定信号locked为1时，clk_out1才会输出需要的时钟信号；

 <center><img src="../s3-9.png" width = 700></center>

