0.7
2020.2
May 22 2024
19:03:11
D:/GiaPhuc/Project_1/Dense_0/FC_64/FC_64.sim/sim_1/impl/timing/xsim/top_design_tb_time_impl.v,1741091023,verilog,,,,BUF_group;DSP48E2_HD164;DSP48E2_HD165;DSP48E2_HD166;DSP48E2_HD167;DSP48E2_HD168;DSP48E2_HD169;DSP48E2_HD170;DSP48E2_HD171;DSP48E2_HD172;DSP48E2_HD173;DSP48E2_HD174;DSP48E2_HD175;DSP48E2_HD176;DSP48E2_HD177;DSP48E2_HD178;DSP48E2_HD179;DSP48E2_HD180;DSP48E2_HD181;DSP48E2_HD182;DSP48E2_HD183;DSP48E2_HD184;DSP48E2_HD185;DSP48E2_HD186;DSP48E2_HD187;DSP48E2_HD188;DSP48E2_HD189;DSP48E2_HD190;DSP48E2_HD191;DSP48E2_HD192;DSP48E2_HD193;DSP48E2_HD194;DSP48E2_HD195;DSP48E2_HD196;DSP48E2_HD197;DSP48E2_HD198;DSP48E2_HD199;DSP48E2_HD200;DSP48E2_HD201;DSP48E2_HD202;DSP48E2_HD203;DSP48E2_HD204;DSP48E2_HD205;DSP48E2_HD206;DSP48E2_HD207;DSP48E2_HD208;DSP48E2_HD209;DSP48E2_HD210;DSP48E2_HD211;DSP48E2_HD212;DSP48E2_HD213;DSP48E2_HD214;DSP48E2_HD215;DSP48E2_HD216;DSP48E2_HD217;DSP48E2_HD218;DSP48E2_HD219;DSP48E2_HD220;DSP48E2_HD221;DSP48E2_HD222;DSP48E2_HD223;DSP48E2_HD224;DSP48E2_HD225;DSP48E2_HD226;DSP48E2_UNIQ_BASE_;IBUF_HD227;IBUF_HD228;IBUF_HD229;IBUF_HD230;IBUF_HD231;IBUF_HD232;IBUF_HD233;IBUF_HD234;IBUF_HD235;IBUF_HD236;IBUF_HD237;IBUF_HD238;IBUF_HD239;IBUF_HD240;IBUF_HD241;IBUF_HD242;IBUF_HD243;IBUF_HD244;IBUF_HD245;IBUF_HD246;IBUF_HD247;IBUF_HD248;IBUF_HD249;IBUF_HD250;IBUF_HD251;IBUF_HD252;IBUF_HD253;IBUF_HD254;IBUF_HD255;IBUF_HD256;IBUF_HD257;IBUF_HD258;IBUF_HD259;IBUF_HD260;IBUF_HD261;IBUF_HD262;IBUF_HD263;IBUF_HD264;IBUF_HD265;IBUF_HD266;IBUF_HD267;IBUF_HD268;IBUF_HD269;IBUF_HD270;IBUF_HD271;IBUF_HD272;IBUF_HD273;IBUF_HD274;IBUF_HD275;IBUF_HD276;IBUF_HD277;IBUF_HD278;IBUF_HD279;IBUF_HD280;IBUF_HD281;IBUF_HD282;IBUF_HD283;IBUF_HD284;IBUF_HD285;IBUF_HD286;IBUF_HD287;IBUF_HD288;IBUF_HD289;IBUF_HD290;IBUF_HD291;IBUF_HD292;IBUF_HD293;IBUF_HD294;IBUF_HD295;IBUF_HD296;IBUF_HD297;IBUF_HD298;IBUF_HD299;IBUF_HD300;IBUF_HD301;IBUF_HD302;IBUF_HD303;IBUF_HD304;IBUF_HD305;IBUF_HD306;IBUF_HD307;IBUF_HD308;IBUF_HD309;IBUF_HD310;IBUF_HD311;IBUF_HD312;IBUF_HD313;IBUF_HD314;IBUF_HD315;IBUF_HD316;IBUF_HD317;IBUF_HD318;IBUF_HD319;IBUF_HD320;IBUF_HD321;IBUF_HD322;IBUF_HD323;IBUF_HD324;IBUF_HD325;IBUF_HD326;IBUF_UNIQ_BASE_;adder;adder_tree_16;controller;data_buffer;data_buffer__parameterized0;datapath;delay_line__parameterized2;delay_line__parameterized2_1;delay_line__parameterized2_11;delay_line__parameterized2_13;delay_line__parameterized2_15;delay_line__parameterized2_17;delay_line__parameterized2_19;delay_line__parameterized2_21;delay_line__parameterized2_23;delay_line__parameterized2_25;delay_line__parameterized2_27;delay_line__parameterized2_29;delay_line__parameterized2_3;delay_line__parameterized2_5;delay_line__parameterized2_7;delay_line__parameterized2_9;dsp;dsp_0;dsp_10;dsp_12;dsp_14;dsp_16;dsp_18;dsp_2;dsp_20;dsp_22;dsp_24;dsp_26;dsp_28;dsp_4;dsp_6;dsp_8;fxp_mult;fxp_mult__xdcDup__1;fxp_mult__xdcDup__10;fxp_mult__xdcDup__11;fxp_mult__xdcDup__12;fxp_mult__xdcDup__13;fxp_mult__xdcDup__14;fxp_mult__xdcDup__15;fxp_mult__xdcDup__2;fxp_mult__xdcDup__3;fxp_mult__xdcDup__4;fxp_mult__xdcDup__5;fxp_mult__xdcDup__6;fxp_mult__xdcDup__7;fxp_mult__xdcDup__8;fxp_mult__xdcDup__9;glbl;mult;mult__16;mult__17;mult__18;mult__19;mult__20;mult__21;mult__22;mult__23;mult__24;mult__25;mult__26;mult__27;mult__28;mult__29;mult__30;mult_gen_v12_0_21;mult_gen_v12_0_21__16;mult_gen_v12_0_21__17;mult_gen_v12_0_21__18;mult_gen_v12_0_21__19;mult_gen_v12_0_21__20;mult_gen_v12_0_21__21;mult_gen_v12_0_21__22;mult_gen_v12_0_21__23;mult_gen_v12_0_21__24;mult_gen_v12_0_21__25;mult_gen_v12_0_21__26;mult_gen_v12_0_21__27;mult_gen_v12_0_21__28;mult_gen_v12_0_21__29;mult_gen_v12_0_21__30;mult_gen_v12_0_21_viv;mult_gen_v12_0_21_viv__16;mult_gen_v12_0_21_viv__17;mult_gen_v12_0_21_viv__18;mult_gen_v12_0_21_viv__19;mult_gen_v12_0_21_viv__20;mult_gen_v12_0_21_viv__21;mult_gen_v12_0_21_viv__22;mult_gen_v12_0_21_viv__23;mult_gen_v12_0_21_viv__24;mult_gen_v12_0_21_viv__25;mult_gen_v12_0_21_viv__26;mult_gen_v12_0_21_viv__27;mult_gen_v12_0_21_viv__28;mult_gen_v12_0_21_viv__29;mult_gen_v12_0_21_viv__30;ping_pong_buffer;process_unit;process_unit__xdcDup__1;process_unit__xdcDup__10;process_unit__xdcDup__11;process_unit__xdcDup__12;process_unit__xdcDup__13;process_unit__xdcDup__14;process_unit__xdcDup__15;process_unit__xdcDup__2;process_unit__xdcDup__3;process_unit__xdcDup__4;process_unit__xdcDup__5;process_unit__xdcDup__6;process_unit__xdcDup__7;process_unit__xdcDup__8;process_unit__xdcDup__9;pu_array;top_design,,uvm,,,,,,
D:/GiaPhuc/Project_1/Dense_0/FC_64/FC_64.srcs/sim_1/new/top_design_tb.sv,1740999695,systemVerilog,,,,top_design_tb,,uvm,,,,,,
