# Exercice 011 : Anti-rebond de Bouton (Button Debounce)

## ğŸ¯ Objectif

ImplÃ©menter un circuit d'anti-rebond pour filtrer les rebonds mÃ©caniques des boutons et gÃ©nÃ©rer une impulsion propre Ã  chaque appui.

## ğŸ“š Concepts

- **Rebond mÃ©canique** : Les contacts mÃ©caniques gÃ©nÃ¨rent des oscillations parasites (~5-20 ms)
- **Filtrage temporel** : Ignorer les changements pendant une fenÃªtre de temps
- **DÃ©tection de front** : GÃ©nÃ©rer une impulsion sur front montant/descendant
- **Synchronisation** : Ã‰viter les problÃ¨mes de mÃ©tastabilitÃ©

## ğŸ”§ SpÃ©cifications

### EntrÃ©es
- `i_Clk` : Horloge 25 MHz
- `i_Switch_1` : Bouton/Switch Ã  filtrer

### Sorties
- `o_Switch` : Signal filtrÃ© (Ã©tat stable)

### ParamÃ¨tres
- `DEBOUNCE_TIME` : Temps d'anti-rebond en cycles d'horloge
  - Simulation : 50 cycles (2 Î¼s)
  - MatÃ©riel : 250_000 cycles (10 ms @ 25 MHz)

### Comportement

**ProblÃ¨me sans anti-rebond :**
```
Signal physique:  ___â”Œâ”â”Œâ”â”Œâ”€â”€â”€â”€â”€â”€  (rebonds pendant ~10 ms)
Sans filtrage:    ___â”Œâ”â”Œâ”â”Œâ”€â”€â”€â”€â”€â”€  (plusieurs impulsions parasites)
Compteur:         001234567â”€â”€â”€â”€  (incrÃ©mente plusieurs fois!)
```

**Avec anti-rebond :**
```
Signal physique:  ___â”Œâ”â”Œâ”â”Œâ”€â”€â”€â”€â”€â”€
Avec filtrage:    _______â”Œâ”€â”€â”€â”€â”€â”€  (une seule transition propre)
Compteur:         0000001â”€â”€â”€â”€â”€â”€  (incrÃ©mente une seule fois)
```

### Algorithme

1. **Synchronisation** : Double registre pour Ã©viter mÃ©tastabilitÃ©
2. **Temporisation** : Compteur qui attend DEBOUNCE_TIME
3. **Validation** : Le signal doit rester stable pendant toute la pÃ©riode
4. **Mise Ã  jour** : Mise Ã  jour du signal de sortie seulement aprÃ¨s stabilisation

## ğŸ’¡ ImplÃ©mentation

### Logique d'anti-rebond

```verilog
// Synchronisation double pour Ã©viter mÃ©tastabilitÃ©
reg r_Sync_1 = 0;
reg r_Sync_2 = 0;

always @(posedge i_Clk) begin
    r_Sync_1 <= i_Switch_1;
    r_Sync_2 <= r_Sync_1;
end

// Compteur d'anti-rebond
reg [17:0] r_Debounce_Count = 0;
reg r_Switch_State = 0;

always @(posedge i_Clk) begin
    if (r_Sync_2 != r_Switch_State) begin
        // Signal a changÃ©, commencer Ã  compter
        r_Debounce_Count <= r_Debounce_Count + 1;

        if (r_Debounce_Count >= DEBOUNCE_TIME) begin
            // Signal stable assez longtemps, valider le changement
            r_Switch_State <= r_Sync_2;
            r_Debounce_Count <= 0;
        end
    end else begin
        // Signal identique, reset le compteur
        r_Debounce_Count <= 0;
    end
end
```

## ğŸ§ª Tests

Le testbench vÃ©rifie :
1. âœ… Synchronisation (Ã©vite mÃ©tastabilitÃ©)
2. âœ… Filtrage des rebonds courts (< DEBOUNCE_TIME)
3. âœ… Passage des transitions longues (> DEBOUNCE_TIME)
4. âœ… Multiple appuis avec rebonds
5. âœ… StabilitÃ© de l'Ã©tat entre les transitions

## ğŸ“Š Ressources utilisÃ©es

- **Registres** : ~22 (sync 2-bit + compteur 18-bit + Ã©tat 1-bit)
- **LUTs** : ~30 (comparateur + additionneur + logique)
- **FrÃ©quence max** : 25 MHz
- **Latence** : 10 ms (250_000 cycles @ 25 MHz)

## ğŸ“ Points d'apprentissage

1. **MÃ©tastabilitÃ©** : Toujours synchroniser les signaux externes asynchrones
2. **Filtrage temporel** : Solution pratique pour les problÃ¨mes mÃ©caniques
3. **ParamÃ©trage** : Adapter la constante selon l'application (bouton vs. contact)
4. **Design robuste** : NÃ©cessaire pour toute interface utilisateur rÃ©elle

## ğŸ”— Utilisation future

Ce module sera rÃ©utilisÃ© dans tous les exercices suivants utilisant des boutons :
- Compteurs up/down avec boutons
- ChronomÃ¨tre start/stop
- Jeux interactifs
- Interfaces utilisateur

## ğŸŒŸ AmÃ©lioration possible

Pour dÃ©tecter les **fronts** (utile pour compteurs) :
```verilog
reg r_Switch_Prev = 0;
wire w_Rising_Edge = r_Switch_State && !r_Switch_Prev;

always @(posedge i_Clk) begin
    r_Switch_Prev <= r_Switch_State;
end
```
