\documentclass{book}

\usepackage[utf8]{inputenc}
\usepackage{titlesec}
\usepackage{easylist}
\usepackage{hanging}
\usepackage{hyperref}
\usepackage[a4paper,top=2.0cm,bottom=2.0cm,left=2.0cm,right=2.0cm]{geometry}
\usepackage{blindtext}
\usepackage{tipa}
\usepackage{epigraph}
\usepackage{enumerate}
\usepackage{longtable}
\usepackage{setspace}
\usepackage{verbatim}
\usepackage[T1]{fontenc}
\usepackage{graphicx}
\usepackage[italian]{babel}
\usepackage{amsmath}
\usepackage{pbox}
\usepackage{fancyhdr}
\usepackage{cancel}
\usepackage{tabularx}
\usepackage{booktabs}
\usepackage{multirow}
\usepackage{longtable}
\usepackage{tikz}
\usepackage{qtree}
\usepackage{tikz-qtree}
\usepackage{subfig}
\usepackage{xcolor}
\usepackage{amssymb}
\usepackage{mathrsfs}
\usepackage{textcomp}
\usepackage{circuitikz}
\usepackage{amsthm}

\linespread{1.5} % l'interlinea

\frenchspacing

\newcommand{\abs}[1]{\lvert#1\rvert}

\usepackage{floatflt,epsfig}

\usepackage{multicol}
\newcommand\yellowbigsqcup[1][\displaystyle]{%
  \fboxrule0pt
  \ifx#1\textstyle\fboxsep-0.6pt\else\fboxsep-1.25pt\fi
  \mathrel{\fcolorbox{white}{yellow}{$#1\bigsqcup$}}}

\tikzset{
	% async
	latch/.style={flipflop, flipflop def={t1=D, t6=Q, t3=CLK, 
	t4=\ctikztextnot{Q}}},
	flipflop SR/.style={flipflop, flipflop def={t1=S, t3=R, c2=1, t6=Q, 
	t4=\ctikztextnot{Q}}},
	% sync
	flipflop D/.style={flipflop, flipflop def={t1=D, t6=Q, c3=1, 
	t4=\ctikztextnot{Q}}},
	flipflop T/.style={flipflop, flipflop def={t1=T, t6=Q, c3=1, 
	t4=\ctikztextnot{Q}}},
	flipflop JK/.style={flipflop,
	flipflop def={t1=J, t3=K, c2=1, t6=Q, t4=\ctikztextnot{Q}}},
	% additional features
	add async SR/.style={flipflop def={%
	tu={\ctikztextnot{SET}}, td={\ctikztextnot{RST}}}},
	dot on notQ/.style={flipflop def={t4={Q}, n4=1}},
}

\title{Calcolatori Elettronici}
\author{Nicola Ferru}
\begin{document}
\maketitle
\chapter{Introduzione}
\section{Programma}
\begin{enumerate}
	\item Reti logiche;
	\item Unità di memoria;
	\item CPU - Set di Istruzioni;
	\item CPU - ALU;
	\item Unità di Input/Output.
\end{enumerate}
In questo corso il linguaggio di programmazione che verrà utilizzato, sarà l'assembler per l'architettura Mips, 
\section{Rete logica}
\newtheorem{Rlogica}{Rete Logica}
\begin{Rlogica}
In elettronica una rete logica è un insieme di dispositivi interconnessi che realizza un'elaborazione ovvero una certa funzione logica. Possono essere di natura elettronica, nell'accezione più comune, ma potenzialmente anche di altra natura, se in grado di trasmettere e elaborare un segnale, come nella fotonica, eccetera. Esistono essenzialmente due tipi principali di reti logiche: le reti unilaterali e le reti bilaterali.
\end{Rlogica}
\section{Algebra di Bool}
\subsubsection{Primarie}
AND rende il valore unitario solo nel caso in cui entrambe le variabili sono ad 1, in caso contrario rende 0, questo è molto utile in programmazione per controllare se i valori contenuti in due variabili sono uguali o due condizioni sono uguali. La formula matematica è $A\wedge B$. Questa operazione logica viene definita anche prodotto logico. 
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[and port] (and1) {};
     \end{circuitikz}
    \caption{AND porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c||} 
		\hline
		a&b&risultato\\\hline
		0&0&0\\
		0&1&0\\
		1&0&0\\
		1&1&1\\\hline
	\end{tabular}
	\caption{AND}
	\label{table:1.1}
\end{table}\\
OR rende il valore unitario se almeno una delle due variabili è a 1, infatti, in questo caso vale la regola del uno, l'altro o tutti e due. La formula matematica è $A \vee B$. Questa operazione viene definita anche somma logica.
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[or port] (or1) {}
        
    ;\end{circuitikz}
    \caption{OR porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c||} 
		\hline
		a&b&risultato\\\hline
		0&0&0\\
		0&1&1\\
		1&0&1\\
		1&1&1\\\hline
	\end{tabular}
	\caption{OR}
	\label{table:1.2}
\end{table}\\
NOT nega il contenuto di una variabile quindi se il valore è pari a 1 il risultato sarà 0 e viceversa.
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[not port] (not1) {}
        
    ;\end{circuitikz}
    \caption{NOT porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c||} 
		\hline
		a&risultato\\\hline\
		1&0\\
		0&1\\\hline
	\end{tabular}
	\caption{NOT}
	\label{table:1.3}
\end{table}
\subsubsection{Composte}
NAND è la congiunzione negata di AND, $\overline{A\wedge B} = A\overline{\wedge}B$, come è normale che sia negando la porta AND l'unico caso in cui dara 0 sarà quando tutti e due i valori passati in ingresso saranno a 1.
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[nand port] (nand1) {}
    ;\end{circuitikz}
    \caption{NAND porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c||} 
		\hline
		A&B&$A\wedge B$\\\hline
		0&0&1\\
		0&1&1\\
		1&0&1\\
		1&1&0\\\hline
	\end{tabular}
	\caption{NAND}
	\label{table:1.4}
\end{table}\\
La negazione della disgiunzione $\neg (A \vee B)\equiv A \overline{\vee} B$, e l'unione delle congiunzioni $\neg A \wedge \neg B$ risultano così di seguito:
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[nor port] (nor1) {}
        
    ;\end{circuitikz}
    \caption{NOR porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c c c c c||} 
		\hline
		A&B&$A\vee B$&$A \overline{\vee}B$&$\neg A$&$\neg B$&$\neg A \wedge \neg B$\\\hline
		0&0&0&1&1&1&1\\
		0&1&1&0&1&0&0\\
		1&0&1&0&0&1&0\\
		1&1&1&0&0&0&0\\\hline
	\end{tabular}
	\caption{NOR}
	\label{table:1.5}
\end{table}\\
La XOR è un operatore che è simile alla OR ma va ad escludere i valori uguali, quindi se A = B il risultato reso sarà 0.
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[xor port] (xor1) {}
        
    ;\end{circuitikz}
    \caption{XOR porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c||} 
		\hline
		a&b&risultato\\\hline
		0&0&0\\
		0&1&1\\
		1&0&1\\
		1&1&0\\\hline
	\end{tabular}
	\caption{XOR}
	\label{table:1.6}
\end{table}\\
Ovviamente come tutti le perte esiste la sua versione negata quindi esiste la XNOR.
\begin{figure}[h!]
    \centering
    \begin{circuitikz}  
        \draw
        (0,0) node[xnor port] (xnor1) {}
        
    ;\end{circuitikz}
    \caption{XNOR porta logica}
\end{figure}
\begin{table}[h!]
	\centering
	\begin{tabular}{||c c c||} 
		\hline
		a&b&risultato\\\hline
		0&0&1\\
		0&1&0\\
		1&0&0\\
		1&1&1\\\hline
	\end{tabular}
	\caption{XOR}
	\label{table:1.7}
\end{table}\\
Sostanzialmente gli operatori che vengono più utilizzati nella programmazione sono AND, OR, NOT. Gli altri sono molto secondari e vengono utilizzati raramente. In alcuni manuali lo 0 diventa Falso e 1 diventa Vero.
Diamo per assodato che tutte le funzioni logiche possono essere eseguite con gli operatori AND, OR e NOT, nulla di più.
\subsection{Leggi legata alle porte logiche}
L'algebra di bool è un algebra complessa, quindi è giusto che per semplificare potenziali calcoli siano state inventate delle regole, che consentono di individuare dei casi e di risparmiare parecchio tempo e fatiche. Ovviamente essendo AND e OR i principali operatori logici, le formule sono tarati su quelli.
\begin{table}[htbp]  \centering  \begin{tabular}{@{} ccc @{}}    \toprule    Name & AND form & OR form \\     \midrule    Identity law & $1A=A$ & $0+A=A$ \\     Null law & $0A=0$ & $1+A=1$ \\     Idempotent law & $AA=A$ & $A+A=A$ \\     Inverse law & $A\bar{A}=0$ & $A+\bar{A}=1$ \\     Commutative law & $AB = BA$ & $A + B =B + A$ \\     Associative law & $(AB)C=A(BC)$ & $A(B+C)=AB+AC$ \\     Distributive law & $A+BC=(A+B)(A+C)$ & $A(B+C)=AB+AC$ \\ 
    Absirption law & $A(A+B)=A$ & $A+AB=A$\\    De Morgan's law & $\overline{AB}=\bar{A}+\bar{B}$ & $\overline{A+B}=\bar{A}\bar{B}$ \\     \bottomrule  \end{tabular}  \caption{Leggi legate alle porte Logiche AND e OR}  \label{tab:label}\end{table}
\section{Rappresentazione grafica dei latch}
\newtheorem{latch}{Latch}
\begin{latch}
\centering
In elettronica digitale, il latch (letteralmente "serratura", "chiavistello") è un circuito elettronico bistabile, caratterizzato quindi da almeno due stati stabili, in grado di memorizzare un bit di informazione nei sistemi a logica sequenziale asincrona. Il latch modifica lo stato logico dell'uscita al variare del segnale di ingresso, mentre il flip-flop, basato sulla struttura del latch, cambia lo stato logico dell'uscita solamente quando il segnale di clock è nel semiperiodo attivo.\\
l latch costituisce l'elemento base di tutti i circuiti sequenziali ma trova anche delle applicazioni come elemento singolo, ad esempio per eliminare i rimbalzi dei componenti elettromeccanici come pulsanti, interruttori e commutatori.\\
Spesso i latch sono usati in gruppi, alcuni dei quali hanno nomi speciali come il quad latch (gruppo di quattro) e l'octal latch (gruppo di otto). Molti tipi di display a 7 segmenti o alfanumerici contenenti il circuito di decodifica, dispongono di un pin collegato a questo circuito, il quale permette, tramite il cambio del livello logico, di "stoppare" il valore in quel momento visualizzato.
\end{latch}

\begin{circuitikz}
	\draw  (0,0) node[flipflop JK]{JK};
\end{circuitikz}
\begin{circuitikz}
	\draw  (0,0) node[flipflop D]{D};
\end{circuitikz}
\begin{circuitikz}
	\draw  (0,0) node[flipflop T]{T};
\end{circuitikz}
\begin{circuitikz}
	\draw  (0,0) node[flipflop SR]{SR};
\end{circuitikz}


\end{document}