Fitter report for MC68K
Mon Apr 04 22:42:20 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 04 22:42:20 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; MC68K                                       ;
; Top-level Entity Name           ; MC68K                                       ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,744 / 32,070 ( 15 % )                     ;
; Total registers                 ; 4148                                        ;
; Total pins                      ; 243 / 457 ( 53 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,361,200 / 4,065,280 ( 58 % )              ;
; Total RAM Blocks                ; 297 / 397 ( 75 % )                          ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Auto Packed Registers                                              ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Fast Fit                              ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.51        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
;     Processor 3            ;   3.6%      ;
;     Processor 4            ;   3.6%      ;
;     Processor 5            ;   3.6%      ;
;     Processor 6            ;   3.6%      ;
;     Processor 7            ;   3.5%      ;
;     Processor 8            ;   3.5%      ;
;     Processor 9            ;   3.3%      ;
;     Processor 10           ;   3.3%      ;
;     Processor 11           ;   3.3%      ;
;     Processor 12           ;   3.3%      ;
;     Processor 13           ;   3.3%      ;
;     Processor 14           ;   3.3%      ;
;     Processor 15           ;   3.3%      ;
;     Processor 16           ;   3.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Reset_L~inputCLKENA0                                                                                                                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_CKE_H                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_CKE~output                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|Blank_L                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; VGA_BLANK_N~output                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|arbitration_blocked                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|arbitration_blocked~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|arbitration_lost                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|arbitration_lost~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt_tx[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt_tx[1]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|byte_cnt[1]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|byte_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|byte_cnt[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|byte_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[2]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[13]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[13]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[6]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|crc_in[2]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|crc_in[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|data_cnt[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|data_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|first_compare_bit                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|first_compare_bit~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[10]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[13]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[15]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[25]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[25]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[27]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[27]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|id[28]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|node_bus_off                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|node_bus_off~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|node_error_passive                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|node_error_passive~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_cnt1[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_cnt1[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_frame                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_frame~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|passive_cnt[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|passive_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rtr1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rtr1~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_idle                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_idle~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_rtr2                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_rtr2~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|susp_cnt[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|susp_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|susp_cnt_en                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|susp_cnt_en~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tmp_fifo[0][6]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tmp_fifo[0][6]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|transmitting                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|transmitting~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[8]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_pointer[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_pointer[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_pointer[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|write_data_to_tmp_fifo                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|write_data_to_tmp_fifo~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[1]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[2]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[2]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[3]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[3]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[5]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[3]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[3]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[4]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[4]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[5]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[7]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3|data_out[7]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[3]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[3]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[4]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[4]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[7]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[7]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1|data_out[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1|data_out[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[2]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[2]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[2]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[2]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[7]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[7]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG|data_out[1]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG|data_out[1]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[4]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[4]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG3|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG3|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[5]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[5]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[4]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[1]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[7]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[7]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG0|data_out[0]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG0|data_out[0]~DUPLICATE                                                                                                                                                                                                                                     ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_cnt[3]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_cnt[4]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_stuff_cnt[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_stuff_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bus_free_cnt[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bus_free_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[4]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[4]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[6]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[6]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[5]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[2]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[3]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_info_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[4]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|rd_pointer[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[2]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer[5]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|crc_err                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|crc_err~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|data_cnt[2]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|data_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|data_len[0]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|data_len[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|enable_overload_cnt2                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|enable_overload_cnt2~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|error_frame                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|error_frame~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[12]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[16]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|id[16]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|ide                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|ide~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|node_bus_off                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|node_bus_off~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|overload_cnt2[0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|overload_cnt2[0]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|overload_frame                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|overload_frame~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rtr1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rtr1~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_ack                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_ack~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_ack_lim                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_ack_lim~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_data                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_data~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[8]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[8]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|suspend                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|suspend~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tmp_fifo[0][0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tmp_fifo[0][0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|transmitting                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|transmitting~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[0]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[0]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_pointer[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_state                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_state~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|waiting_for_bus_free                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|waiting_for_bus_free~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[0]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[7]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0|data_out[7]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG2|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG2|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[3]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[3]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[4]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[4]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2|data_out[5]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[1]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[2]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[2]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[5]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[5]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[6]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3|data_out[6]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG|data_out[3]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG|data_out[3]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:IRQ_EN_REG|data_out[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:IRQ_EN_REG|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:IRQ_EN_REG|data_out[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:IRQ_EN_REG|data_out[1]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[3]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG0|data_out[3]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[5]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG1|data_out[5]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG2|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG3|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG3|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[4]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[5]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[5]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[3]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[3]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[4]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[4]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[6]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[6]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[7]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7|data_out[7]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG8|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[0]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9|data_out[2]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[3]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[3]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[6]                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG|data_out[6]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; CanBus:inst5|can_top:inst2|wb_ack_o                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CanBus:inst5|can_top:inst2|wb_ack_o~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.PrechargingAllBanks                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.PrechargingAllBanks~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|Timer[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:inst2|M68kDramController_Verilog:inst1|Timer[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|Timer[14]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:inst2|M68kDramController_Verilog:inst1|Timer[14]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Dram:inst2|M68kDramController_Verilog:inst1|Timer[15]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Dram:inst2|M68kDramController_Verilog:inst1|Timer[15]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|cr[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|cr[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|core_cmd[2]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|core_cmd[2]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|core_cmd[3]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|core_cmd[3]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:fSDA[1]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:fSDA[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:filter_cnt[2]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:filter_cnt[2]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_a                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state.wr_a~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[8]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[8]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen~DUPLICATE                                                                                                                                                                                                                         ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|sr[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|sr[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|txr[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|txr[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|rp[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|rp[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|sper[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|sper[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|tcnt[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|tcnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[1]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[4]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[5]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[7]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|S_state[0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|S_state[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[22]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[22]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[25]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[25]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_AND                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_AND~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_MOVE                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_MOVE~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|get_extendedOPC                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|get_extendedOPC~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[0]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[2]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mem_byte                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mem_byte~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.andi                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.andi~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.bsr2                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.bsr2~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.cmpm                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.cmpm~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int3                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int3~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.movem                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.movem~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.movep2                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.movep2~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.mul13                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.mul13~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.op_AxAy                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.op_AxAy~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movepw                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movepw~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[7]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[22]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[22]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[25]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[25]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rIPL_nr[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rIPL_nr[1]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|set_store_in_tmp                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|set_store_in_tmp~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|state[1]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_interrupt                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_interrupt~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[2]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[2]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trapd                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trapd~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|use_direct_data~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|as_s                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|as_s~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|lds_e                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|lds_e~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|lds_s                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|lds_s~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; M68000CPU:inst17|TG68:inst|uds_s                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; M68000CPU:inst17|TG68:inst|uds_s~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; OnChipIO:inst8|LCD_Controller:inst2|timer[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|LCD_Controller:inst2|timer[0]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; OnChipIO:inst8|LCD_Controller:inst2|timer[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|LCD_Controller:inst2|timer[1]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; OnChipIO:inst8|LCD_Controller:inst2|timer[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|LCD_Controller:inst2|timer[3]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer2|ControlRegister[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer2|ControlRegister[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer4|DataRegister[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer4|DataRegister[0]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer4|DataRegister[3]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer4|DataRegister[3]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer4|TheTimer[19]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer4|TheTimer[19]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer5|DataRegister[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer5|DataRegister[0]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer5|DataRegister[5]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer5|DataRegister[5]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer5|DataRegister[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer5|DataRegister[7]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer5|TheTimer[18]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer5|TheTimer[18]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer6|DataRegister[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer6|DataRegister[1]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer6|DataRegister[4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer6|DataRegister[4]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer6|TheTimer[4]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer6|TheTimer[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer7|DataRegister[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer7|DataRegister[1]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer7|DataRegister[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer7|DataRegister[2]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer7|DataRegister[3]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer7|DataRegister[3]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer7|IRQ_Internal                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer7|IRQ_Internal~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer8|DataRegister[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer8|DataRegister[6]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipIO:inst8|Timer:Timer8|TheTimer[23]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipIO:inst8|Timer:Timer8|TheTimer[23]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxReady                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxReady~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxShiftReg[1]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxShiftReg[1]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxState.RxParity_state                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxState.RxParity_state~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[0]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[1]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBitCount[1]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[1]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxClkCnt[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxShiftReg[4]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxShiftReg[4]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState.Tx1Stop_State                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState.Tx1Stop_State~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState.TxStart_State                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState.TxStart_State~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|ACIA_Count[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|ACIA_Count[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|ACIA_Count[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|ACIA_Count[2]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|address_reg_b[0]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|address_reg_b[0]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+------------+---------------+----------------+
; Location      ;                ;              ; LCD_BLON   ; PIN_AK29      ; QSF Assignment ;
; Location      ;                ;              ; LCD_ON     ; PIN_AH27      ; QSF Assignment ;
; Global Signal ; MC68K          ; Clk_50Mhz    ; *          ; GLOBAL CLOCK  ; QSF Assignment ;
+---------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11973 ) ; 0.00 % ( 0 / 11973 )       ; 0.00 % ( 0 / 11973 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11973 ) ; 0.00 % ( 0 / 11973 )       ; 0.00 % ( 0 / 11973 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11757 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 185 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 31 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/M68kV6.0 - 800by480/MC68K.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,744 / 32,070        ; 15 %  ;
; ALMs needed [=A-B+C]                                        ; 4,744                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,399 / 32,070        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 995                   ;       ;
;         [b] ALMs used for LUT logic                         ; 3,530                 ;       ;
;         [c] ALMs used for registers                         ; 874                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 692 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 37 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 36                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 714 / 3,207           ; 22 %  ;
;     -- Logic LABs                                           ; 714                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 7,203                 ;       ;
;     -- 7 input functions                                    ; 251                   ;       ;
;     -- 6 input functions                                    ; 2,138                 ;       ;
;     -- 5 input functions                                    ; 1,526                 ;       ;
;     -- 4 input functions                                    ; 1,215                 ;       ;
;     -- <=3 input functions                                  ; 2,073                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 532                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 4,130                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,736 / 64,140        ; 6 %   ;
;         -- Secondary logic registers                        ; 394 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,833                 ;       ;
;         -- Routing optimization registers                   ; 297                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 243 / 457             ; 53 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 18                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 297 / 397             ; 75 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,361,200 / 4,065,280 ; 58 %  ;
; Total block memory implementation bits                      ; 3,041,280 / 4,065,280 ; 75 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 8.8% / 9.0% / 8.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 38.9% / 41.5% / 36.4% ;       ;
; Maximum fan-out                                             ; 3989                  ;       ;
; Highest non-global fan-out                                  ; 472                   ;       ;
; Total fan-out                                               ; 52576                 ;       ;
; Average fan-out                                             ; 4.14                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4684 / 32070 ( 15 % ) ; 61 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4684                  ; 61                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5325 / 32070 ( 17 % ) ; 74 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 966                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3500                  ; 30                   ; 0                              ;
;         [c] ALMs used for registers                         ; 859                   ; 15                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 678 / 32070 ( 2 % )   ; 13 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 37 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 36                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 704 / 3207 ( 22 % )   ; 11 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 704                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 7105                  ; 98                   ; 0                              ;
;     -- 7 input functions                                    ; 250                   ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 2115                  ; 23                   ; 0                              ;
;     -- 5 input functions                                    ; 1512                  ; 14                   ; 0                              ;
;     -- 4 input functions                                    ; 1199                  ; 16                   ; 0                              ;
;     -- <=3 input functions                                  ; 2029                  ; 44                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 525                   ; 7                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 3650 / 64140 ( 6 % )  ; 86 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 392 / 64140 ( < 1 % ) ; 2 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 3746                  ; 87                   ; 0                              ;
;         -- Routing optimization registers                   ; 296                   ; 1                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 238                   ; 0                    ; 5                              ;
; I/O registers                                               ; 18                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 2361200               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 3041280               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 297 / 397 ( 74 % )    ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 5 / 116 ( 4 % )                ;
; Double data rate I/O output circuitry                       ; 2 / 400 ( < 1 % )     ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 4 / 54 ( 7 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 5977                  ; 129                  ; 1                              ;
;     -- Registered Input Connections                         ; 5392                  ; 96                   ; 0                              ;
;     -- Output Connections                                   ; 28                    ; 254                  ; 5825                           ;
;     -- Registered Output Connections                        ; 8                     ; 254                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 56313                 ; 913                  ; 5917                           ;
;     -- Registered Connections                               ; 22284                 ; 731                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 36                    ; 263                  ; 5706                           ;
;     -- sld_hub:auto_hub                                     ; 263                   ; 0                    ; 120                            ;
;     -- hard_block:auto_generated_inst                       ; 5706                  ; 120                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 40                    ; 43                   ; 6                              ;
;     -- Output Ports                                         ; 216                   ; 60                   ; 17                             ;
;     -- Bidir Ports                                          ; 18                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 27                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 44                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50       ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Can0_RX        ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Can1_RX        ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRQ2_L         ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRQ4_L         ; W15   ; 3B       ; 40           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RS232_RxData   ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; Reset_L        ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1454                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]          ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]          ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]          ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]          ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]          ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]          ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]          ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]          ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]          ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]          ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TraceRequest_L ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; miso_i         ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AS_L             ; F8    ; 8A       ; 2            ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[0]    ; E9    ; 8A       ; 30           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[10]   ; D5    ; 8A       ; 20           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[11]   ; D4    ; 8A       ; 10           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[12]   ; D2    ; 8A       ; 12           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[13]   ; D1    ; 8A       ; 6            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[14]   ; C8    ; 8A       ; 30           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[15]   ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[16]   ; C5    ; 8A       ; 22           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[17]   ; C4    ; 8A       ; 20           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[18]   ; C2    ; 8A       ; 12           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[19]   ; B8    ; 8A       ; 30           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[1]    ; E8    ; 8A       ; 18           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[20]   ; B7    ; 8A       ; 32           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[21]   ; B6    ; 8A       ; 14           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[22]   ; B5    ; 8A       ; 14           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[23]   ; B3    ; 8A       ; 14           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[24]   ; B2    ; 8A       ; 16           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[25]   ; B1    ; 8A       ; 16           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[26]   ; A10   ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[27]   ; A9    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[28]   ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[29]   ; A6    ; 8A       ; 26           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[2]    ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[30]   ; A5    ; 8A       ; 26           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[31]   ; A4    ; 8A       ; 24           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[3]    ; E4    ; 8A       ; 10           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[4]    ; E3    ; 8A       ; 8            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[5]    ; E2    ; 8A       ; 8            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[6]    ; D10   ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[7]    ; D9    ; 8A       ; 30           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[8]    ; D7    ; 8A       ; 18           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AddressBus[9]    ; D6    ; 8A       ; 22           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; BG_L             ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CPUClock         ; E6    ; 8A       ; 4            ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Can0_TX          ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Can1_TX          ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CanBusSelect_H   ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]     ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]    ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]    ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]    ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]     ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]     ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]     ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]     ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]     ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]     ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]     ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]     ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]     ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]       ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]       ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N       ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE         ; AK13  ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK         ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N        ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM        ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N       ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_STATE[0]    ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DRAM_STATE[1]    ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DRAM_STATE[2]    ; AF6   ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DRAM_STATE[3]    ; AF8   ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DRAM_STATE[4]    ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; DRAM_UDQM        ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N        ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[0]     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[10]    ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[11]    ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[12]    ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[13]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[14]    ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[15]    ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[1]     ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[2]     ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[3]     ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[4]     ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[5]     ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[6]     ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[7]     ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[8]     ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusIn[9]     ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[0]    ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[10]   ; AG1   ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[11]   ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[12]   ; AA30  ; 5B       ; 89           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[13]   ; AA12  ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[14]   ; K12   ; 8A       ; 12           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[15]   ; A3    ; 8A       ; 24           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[1]    ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[2]    ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[3]    ; AH5   ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[4]    ; AH4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[5]    ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[6]    ; AG6   ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[7]    ; AG5   ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[8]    ; AG3   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DataBusOut[9]    ; AG2   ; 3A       ; 16           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DramDtack_L      ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DramRamSelect_H  ; E1    ; 8A       ; 6            ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; Dtack_L          ; H7    ; 8A       ; 16           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GraphicsSelect_L ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]          ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]          ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]          ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]          ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]          ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]          ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]          ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]          ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]          ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]          ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]          ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]          ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]          ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]          ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]          ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]          ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]          ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]          ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]          ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]          ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]          ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]          ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]          ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]          ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]          ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]          ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]          ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]          ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]          ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]          ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]          ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]          ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]          ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]          ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]          ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]          ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IOSelect_H       ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Contrast_DE1 ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[0]      ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[1]      ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[2]      ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[3]      ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[4]      ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[5]      ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[6]      ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_Data[7]      ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_E            ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_RS           ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_RW           ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LDS_L            ; AK3   ; 3B       ; 20           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]          ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]          ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]          ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]          ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]          ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]          ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]          ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]          ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]          ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]          ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RS232_TxData     ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RW               ; F9    ; 8A       ; 2            ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RamSelect_H      ; K7    ; 8A       ; 8            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ResetOut         ; AG7   ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RomSelect_H      ; K8    ; 8A       ; 8            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SSN_O[0]         ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UDS_L            ; H8    ; 8A       ; 24           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N      ; F10   ; 8A       ; 6            ; 81           ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]         ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]         ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]         ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]         ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]         ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]         ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]         ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]         ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK          ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]         ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]         ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]         ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]         ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]         ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]         ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]         ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]         ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS           ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]         ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]         ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]         ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]         ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]         ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]         ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]         ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]         ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N       ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS           ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mosi_o           ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sck_o            ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                    ;
; DRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                   ;
; DRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                   ;
; DRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                   ;
; DRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                   ;
; DRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                   ;
; DRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                   ;
; DRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                    ;
; DRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                    ;
; DRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                    ;
; DRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                    ;
; DRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                    ;
; DRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                    ;
; DRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                    ;
; DRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                    ;
; DRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                    ;
; SCL         ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|iscl_oen           ;
; SDA         ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen~DUPLICATE ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 24 / 32 ( 75 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 49 / 80 ( 61 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 15 / 16 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 1.2V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 75 / 80 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; DataBusOut[15]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; AddressBus[31]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A5       ; 489        ; 8A             ; AddressBus[30]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; AddressBus[29]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; AddressBus[28]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; AddressBus[27]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; AddressBus[26]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; DataBusOut[13]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; Reset_L                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; IRQ2_L                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; DataBusIn[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; DataBusIn[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RS232_RxData                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; LCD_Data[1]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; DataBusOut[12]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; LCD_Data[0]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; LCD_Data[2]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; DataBusOut[11]                  ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; Can0_TX                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; DataBusIn[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RS232_TxData                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LCD_Data[3]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; Can1_TX                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; DataBusIn[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; DataBusIn[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LCD_Data[4]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; DataBusIn[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; sck_o                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; SSN_O[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; LCD_Data[5]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; LCD_Data[6]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; DRAM_STATE[2]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; DRAM_STATE[3]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; DataBusIn[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; DataBusIn[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; mosi_o                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; miso_i                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; LCD_Data[7]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; DataBusOut[10]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; DataBusOut[9]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; DataBusOut[8]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; DataBusOut[7]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; DataBusOut[6]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; ResetOut                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; DRAM_STATE[1]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; DRAM_STATE[4]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; DataBusIn[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; DataBusIn[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; DataBusIn[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; LCD_Contrast_DE1                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; DataBusOut[5]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; DataBusOut[4]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; DataBusOut[3]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; DataBusIn[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; DataBusIn[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; LCD_RS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; DataBusOut[2]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; DataBusOut[1]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; BG_L                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; SDA                             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; SCL                             ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; DataBusIn[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; DataBusIn[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; LCD_E                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; DataBusOut[0]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; LDS_L                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; DRAM_STATE[0]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; DataBusIn[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; LCD_RW                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; AddressBus[25]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; AddressBus[24]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; AddressBus[23]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; AddressBus[22]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 510        ; 8A             ; AddressBus[21]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 477        ; 8A             ; AddressBus[20]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; AddressBus[19]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; AddressBus[18]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; AddressBus[17]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; AddressBus[16]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; AddressBus[15]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; AddressBus[14]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; AddressBus[13]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; AddressBus[12]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; AddressBus[11]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D5       ; 499        ; 8A             ; AddressBus[10]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 495        ; 8A             ; AddressBus[9]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; AddressBus[8]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; AddressBus[7]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ; 472        ; 8A             ; AddressBus[6]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; DramRamSelect_H                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; AddressBus[5]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; AddressBus[4]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E4       ; 519        ; 8A             ; AddressBus[3]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; CPUClock                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ; 531        ; 8A             ; AddressBus[2]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ; 503        ; 8A             ; AddressBus[1]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; AddressBus[0]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; GraphicsSelect_L                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; AS_L                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RW                              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; DramDtack_L                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; Dtack_L                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; UDS_L                           ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; IOSelect_H                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; CanBusSelect_H                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RamSelect_H                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; RomSelect_H                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; DataBusOut[14]                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; IRQ4_L                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; TraceRequest_L                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; Can0_RX                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; Can1_RX                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; RS232_TxData     ; Missing drive strength and slew rate ;
; DataBusOut[15]   ; Missing drive strength and slew rate ;
; DataBusOut[14]   ; Missing drive strength and slew rate ;
; DataBusOut[13]   ; Missing drive strength and slew rate ;
; DataBusOut[12]   ; Missing drive strength and slew rate ;
; DataBusOut[11]   ; Missing drive strength and slew rate ;
; DataBusOut[10]   ; Missing drive strength and slew rate ;
; DataBusOut[9]    ; Missing drive strength and slew rate ;
; DataBusOut[8]    ; Missing drive strength and slew rate ;
; DataBusOut[7]    ; Missing drive strength and slew rate ;
; DataBusOut[6]    ; Missing drive strength and slew rate ;
; DataBusOut[5]    ; Missing drive strength and slew rate ;
; DataBusOut[4]    ; Missing drive strength and slew rate ;
; DataBusOut[3]    ; Missing drive strength and slew rate ;
; DataBusOut[2]    ; Missing drive strength and slew rate ;
; DataBusOut[1]    ; Missing drive strength and slew rate ;
; DataBusOut[0]    ; Missing drive strength and slew rate ;
; DataBusIn[15]    ; Missing drive strength and slew rate ;
; DataBusIn[14]    ; Missing drive strength and slew rate ;
; DataBusIn[13]    ; Missing drive strength and slew rate ;
; DataBusIn[12]    ; Missing drive strength and slew rate ;
; DataBusIn[11]    ; Missing drive strength and slew rate ;
; DataBusIn[10]    ; Missing drive strength and slew rate ;
; DataBusIn[9]     ; Missing drive strength and slew rate ;
; DataBusIn[8]     ; Missing drive strength and slew rate ;
; DataBusIn[7]     ; Missing drive strength and slew rate ;
; DataBusIn[6]     ; Missing drive strength and slew rate ;
; DataBusIn[5]     ; Missing drive strength and slew rate ;
; DataBusIn[4]     ; Missing drive strength and slew rate ;
; DataBusIn[3]     ; Missing drive strength and slew rate ;
; DataBusIn[2]     ; Missing drive strength and slew rate ;
; DataBusIn[1]     ; Missing drive strength and slew rate ;
; DataBusIn[0]     ; Missing drive strength and slew rate ;
; VGA_HS           ; Missing drive strength and slew rate ;
; VGA_VS           ; Missing drive strength and slew rate ;
; VGA_BLANK_N      ; Missing drive strength and slew rate ;
; VGA_SYNC_N       ; Missing drive strength and slew rate ;
; VGA_CLK          ; Missing drive strength and slew rate ;
; DRAM_CLK         ; Missing drive strength and slew rate ;
; DRAM_CKE         ; Missing drive strength and slew rate ;
; DRAM_CS_N        ; Missing drive strength and slew rate ;
; DRAM_CAS_N       ; Missing drive strength and slew rate ;
; DRAM_RAS_N       ; Missing drive strength and slew rate ;
; DRAM_WE_N        ; Missing drive strength and slew rate ;
; DRAM_UDQM        ; Missing drive strength and slew rate ;
; DRAM_LDQM        ; Missing drive strength and slew rate ;
; sck_o            ; Missing drive strength and slew rate ;
; mosi_o           ; Missing drive strength and slew rate ;
; Can0_TX          ; Missing drive strength and slew rate ;
; Can1_TX          ; Missing drive strength and slew rate ;
; CPUClock         ; Missing drive strength and slew rate ;
; Dtack_L          ; Missing drive strength and slew rate ;
; RomSelect_H      ; Missing drive strength and slew rate ;
; RamSelect_H      ; Missing drive strength and slew rate ;
; DramRamSelect_H  ; Missing drive strength and slew rate ;
; IOSelect_H       ; Missing drive strength and slew rate ;
; GraphicsSelect_L ; Missing drive strength and slew rate ;
; CanBusSelect_H   ; Missing drive strength and slew rate ;
; BG_L             ; Missing drive strength and slew rate ;
; ResetOut         ; Missing drive strength and slew rate ;
; DramDtack_L      ; Missing drive strength and slew rate ;
; AS_L             ; Missing drive strength and slew rate ;
; UDS_L            ; Missing drive strength and slew rate ;
; LDS_L            ; Missing drive strength and slew rate ;
; RW               ; Missing drive strength and slew rate ;
; LCD_RS           ; Missing drive strength and slew rate ;
; LCD_E            ; Missing drive strength and slew rate ;
; LCD_RW           ; Missing drive strength and slew rate ;
; LCD_Contrast_DE1 ; Missing drive strength and slew rate ;
; AddressBus[31]   ; Missing drive strength and slew rate ;
; AddressBus[30]   ; Missing drive strength and slew rate ;
; AddressBus[29]   ; Missing drive strength and slew rate ;
; AddressBus[28]   ; Missing drive strength and slew rate ;
; AddressBus[27]   ; Missing drive strength and slew rate ;
; AddressBus[26]   ; Missing drive strength and slew rate ;
; AddressBus[25]   ; Missing drive strength and slew rate ;
; AddressBus[24]   ; Missing drive strength and slew rate ;
; AddressBus[23]   ; Missing drive strength and slew rate ;
; AddressBus[22]   ; Missing drive strength and slew rate ;
; AddressBus[21]   ; Missing drive strength and slew rate ;
; AddressBus[20]   ; Missing drive strength and slew rate ;
; AddressBus[19]   ; Missing drive strength and slew rate ;
; AddressBus[18]   ; Missing drive strength and slew rate ;
; AddressBus[17]   ; Missing drive strength and slew rate ;
; AddressBus[16]   ; Missing drive strength and slew rate ;
; AddressBus[15]   ; Missing drive strength and slew rate ;
; AddressBus[14]   ; Missing drive strength and slew rate ;
; AddressBus[13]   ; Missing drive strength and slew rate ;
; AddressBus[12]   ; Missing drive strength and slew rate ;
; AddressBus[11]   ; Missing drive strength and slew rate ;
; AddressBus[10]   ; Missing drive strength and slew rate ;
; AddressBus[9]    ; Missing drive strength and slew rate ;
; AddressBus[8]    ; Missing drive strength and slew rate ;
; AddressBus[7]    ; Missing drive strength and slew rate ;
; AddressBus[6]    ; Missing drive strength and slew rate ;
; AddressBus[5]    ; Missing drive strength and slew rate ;
; AddressBus[4]    ; Missing drive strength and slew rate ;
; AddressBus[3]    ; Missing drive strength and slew rate ;
; AddressBus[2]    ; Missing drive strength and slew rate ;
; AddressBus[1]    ; Missing drive strength and slew rate ;
; AddressBus[0]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]     ; Missing drive strength and slew rate ;
; DRAM_BA[1]       ; Missing drive strength and slew rate ;
; DRAM_BA[0]       ; Missing drive strength and slew rate ;
; DRAM_STATE[4]    ; Missing drive strength and slew rate ;
; DRAM_STATE[3]    ; Missing drive strength and slew rate ;
; DRAM_STATE[2]    ; Missing drive strength and slew rate ;
; DRAM_STATE[1]    ; Missing drive strength and slew rate ;
; DRAM_STATE[0]    ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX3[6]          ; Missing drive strength and slew rate ;
; HEX3[5]          ; Missing drive strength and slew rate ;
; HEX3[4]          ; Missing drive strength and slew rate ;
; HEX3[3]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX4[6]          ; Missing drive strength and slew rate ;
; HEX4[5]          ; Missing drive strength and slew rate ;
; HEX4[4]          ; Missing drive strength and slew rate ;
; HEX4[3]          ; Missing drive strength and slew rate ;
; HEX4[2]          ; Missing drive strength and slew rate ;
; HEX4[1]          ; Missing drive strength and slew rate ;
; HEX4[0]          ; Missing drive strength and slew rate ;
; HEX5[6]          ; Missing drive strength and slew rate ;
; HEX5[5]          ; Missing drive strength and slew rate ;
; HEX5[4]          ; Missing drive strength and slew rate ;
; HEX5[3]          ; Missing drive strength and slew rate ;
; HEX5[2]          ; Missing drive strength and slew rate ;
; HEX5[1]          ; Missing drive strength and slew rate ;
; HEX5[0]          ; Missing drive strength and slew rate ;
; LCD_Data[7]      ; Missing drive strength and slew rate ;
; LCD_Data[6]      ; Missing drive strength and slew rate ;
; LCD_Data[5]      ; Missing drive strength and slew rate ;
; LCD_Data[4]      ; Missing drive strength and slew rate ;
; LCD_Data[3]      ; Missing drive strength and slew rate ;
; LCD_Data[2]      ; Missing drive strength and slew rate ;
; LCD_Data[1]      ; Missing drive strength and slew rate ;
; LCD_Data[0]      ; Missing drive strength and slew rate ;
; LEDR[9]          ; Missing drive strength and slew rate ;
; LEDR[8]          ; Missing drive strength and slew rate ;
; LEDR[7]          ; Missing drive strength and slew rate ;
; LEDR[6]          ; Missing drive strength and slew rate ;
; LEDR[5]          ; Missing drive strength and slew rate ;
; LEDR[4]          ; Missing drive strength and slew rate ;
; LEDR[3]          ; Missing drive strength and slew rate ;
; LEDR[2]          ; Missing drive strength and slew rate ;
; LEDR[1]          ; Missing drive strength and slew rate ;
; LEDR[0]          ; Missing drive strength and slew rate ;
; SSN_O[0]         ; Missing drive strength and slew rate ;
; VGA_B[7]         ; Missing drive strength and slew rate ;
; VGA_B[6]         ; Missing drive strength and slew rate ;
; VGA_B[5]         ; Missing drive strength and slew rate ;
; VGA_B[4]         ; Missing drive strength and slew rate ;
; VGA_B[3]         ; Missing drive strength and slew rate ;
; VGA_B[2]         ; Missing drive strength and slew rate ;
; VGA_B[1]         ; Missing drive strength and slew rate ;
; VGA_B[0]         ; Missing drive strength and slew rate ;
; VGA_G[7]         ; Missing drive strength and slew rate ;
; VGA_G[6]         ; Missing drive strength and slew rate ;
; VGA_G[5]         ; Missing drive strength and slew rate ;
; VGA_G[4]         ; Missing drive strength and slew rate ;
; VGA_G[3]         ; Missing drive strength and slew rate ;
; VGA_G[2]         ; Missing drive strength and slew rate ;
; VGA_G[1]         ; Missing drive strength and slew rate ;
; VGA_G[0]         ; Missing drive strength and slew rate ;
; VGA_R[7]         ; Missing drive strength and slew rate ;
; VGA_R[6]         ; Missing drive strength and slew rate ;
; VGA_R[5]         ; Missing drive strength and slew rate ;
; VGA_R[4]         ; Missing drive strength and slew rate ;
; VGA_R[3]         ; Missing drive strength and slew rate ;
; VGA_R[2]         ; Missing drive strength and slew rate ;
; VGA_R[1]         ; Missing drive strength and slew rate ;
; VGA_R[0]         ; Missing drive strength and slew rate ;
; DRAM_DQ[15]      ; Missing drive strength and slew rate ;
; DRAM_DQ[14]      ; Missing drive strength and slew rate ;
; DRAM_DQ[13]      ; Missing drive strength and slew rate ;
; DRAM_DQ[12]      ; Missing drive strength and slew rate ;
; DRAM_DQ[11]      ; Missing drive strength and slew rate ;
; DRAM_DQ[10]      ; Missing drive strength and slew rate ;
; DRAM_DQ[9]       ; Missing drive strength and slew rate ;
; DRAM_DQ[8]       ; Missing drive strength and slew rate ;
; DRAM_DQ[7]       ; Missing drive strength and slew rate ;
; DRAM_DQ[6]       ; Missing drive strength and slew rate ;
; DRAM_DQ[5]       ; Missing drive strength and slew rate ;
; DRAM_DQ[4]       ; Missing drive strength and slew rate ;
; DRAM_DQ[3]       ; Missing drive strength and slew rate ;
; DRAM_DQ[2]       ; Missing drive strength and slew rate ;
; DRAM_DQ[1]       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]       ; Missing drive strength and slew rate ;
; SCL              ; Missing drive strength and slew rate ;
; SDA              ; Missing drive strength and slew rate ;
; DRAM_STATE[4]    ; Missing location assignment          ;
; DRAM_STATE[3]    ; Missing location assignment          ;
; DRAM_STATE[2]    ; Missing location assignment          ;
; DRAM_STATE[1]    ; Missing location assignment          ;
; DRAM_STATE[0]    ; Missing location assignment          ;
+------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                  ; Integer PLL                ;
;     -- PLL Location                                                                                              ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                   ; none                       ;
;     -- PLL Bandwidth                                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                         ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                        ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                         ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                   ; N/A                        ;
;     -- M Counter                                                                                                 ; 12                         ;
;     -- N Counter                                                                                                 ; 2                          ;
;     -- PLL Refclk Select                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                        ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                   ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                        ;                            ;
;         -- ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 12                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;         -- ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 30.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 10                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;         -- ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 6                          ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;         -- ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X0_Y22_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 180.000000 degrees         ;
;             -- C Counter                                                                                         ; 6                          ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 4                          ;
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |MC68K                                                                                                                                  ; 4744.0 (1.7)         ; 5397.5 (2.3)                     ; 690.5 (0.7)                                       ; 37.0 (0.0)                       ; 0.0 (0.0)            ; 7203 (4)            ; 4130 (0)                  ; 18 (18)       ; 2361200           ; 297   ; 0          ; 243  ; 0            ; |MC68K                                                                                                                                                                                                                                                                                                                                            ; MC68K                             ; work         ;
;    |AddressDecoder_Verilog:inst20|                                                                                                      ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|AddressDecoder_Verilog:inst20                                                                                                                                                                                                                                                                                                              ; AddressDecoder_Verilog            ; work         ;
;    |CanBus:inst5|                                                                                                                       ; 1859.0 (2.0)         ; 2321.0 (3.0)                     ; 471.2 (1.0)                                       ; 9.1 (0.0)                        ; 0.0 (0.0)            ; 2728 (3)            ; 2536 (0)                  ; 0 (0)         ; 640               ; 2     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5                                                                                                                                                                                                                                                                                                                               ; CanBus                            ; work         ;
;       |CanBusDecoder:inst8|                                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|CanBusDecoder:inst8                                                                                                                                                                                                                                                                                                           ; CanBusDecoder                     ; work         ;
;       |can_top:inst1|                                                                                                                   ; 922.3 (8.5)          ; 1155.4 (11.4)                    ; 239.7 (3.6)                                       ; 6.6 (0.6)                        ; 0.0 (0.0)            ; 1348 (18)           ; 1267 (19)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1                                                                                                                                                                                                                                                                                                                 ; can_top                           ; work         ;
;          |can_bsp:i_can_bsp|                                                                                                            ; 711.9 (341.3)        ; 905.1 (374.1)                    ; 196.4 (34.5)                                      ; 3.1 (1.7)                        ; 0.0 (0.0)            ; 1083 (544)          ; 933 (312)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp                                                                                                                                                                                                                                                                                               ; can_bsp                           ; work         ;
;             |can_acf:i_can_acf|                                                                                                         ; 39.9 (39.9)          ; 45.1 (45.1)                      ; 6.6 (6.6)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 86 (86)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_acf:i_can_acf                                                                                                                                                                                                                                                                             ; can_acf                           ; work         ;
;             |can_crc:i_can_crc_rx|                                                                                                      ; 7.8 (7.8)            ; 8.1 (8.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx                                                                                                                                                                                                                                                                          ; can_crc                           ; work         ;
;             |can_fifo:i_can_fifo|                                                                                                       ; 322.8 (322.8)        ; 477.8 (477.8)                    ; 155.0 (155.0)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 437 (437)           ; 602 (602)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo                                                                                                                                                                                                                                                                           ; can_fifo                          ; work         ;
;                |altsyncram:length_fifo_rtl_0|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;                   |altsyncram_nvj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0|altsyncram_nvj1:auto_generated                                                                                                                                                                                                               ; altsyncram_nvj1                   ; work         ;
;                |altsyncram:overrun_info_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;                   |altsyncram_hvj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0|altsyncram_hvj1:auto_generated                                                                                                                                                                                                              ; altsyncram_hvj1                   ; work         ;
;          |can_btl:i_can_btl|                                                                                                            ; 33.8 (33.8)          ; 37.0 (37.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_btl:i_can_btl                                                                                                                                                                                                                                                                                               ; can_btl                           ; work         ;
;          |can_registers:i_can_registers|                                                                                                ; 168.2 (105.5)        ; 201.9 (117.8)                    ; 36.6 (13.7)                                       ; 2.8 (1.4)                        ; 0.0 (0.0)            ; 185 (177)           ; 282 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers                                                                                                                                                                                                                                                                                   ; can_registers                     ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG0|                                                                                         ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG1|                                                                                         ; 2.5 (2.5)            ; 3.3 (3.3)                        ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG2|                                                                                         ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG2                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG3|                                                                                         ; 2.3 (2.3)            ; 3.8 (3.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG0|                                                                                         ; 1.2 (1.2)            ; 3.8 (3.8)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG1|                                                                                         ; 1.7 (1.7)            ; 3.5 (3.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG2|                                                                                         ; 1.3 (1.3)            ; 3.8 (3.8)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG3|                                                                                         ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:BUS_TIMING_0_REG|                                                                                             ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG                                                                                                                                                                                                                                                     ; can_register                      ; work         ;
;             |can_register:BUS_TIMING_1_REG|                                                                                             ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:BUS_TIMING_1_REG                                                                                                                                                                                                                                                     ; can_register                      ; work         ;
;             |can_register:IRQ_EN_REG|                                                                                                   ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:IRQ_EN_REG                                                                                                                                                                                                                                                           ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG0|                                                                                                 ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG0                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG1|                                                                                                 ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG1                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG10|                                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG10                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG11|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG11                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG12|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG12                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG2|                                                                                                 ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG2                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG3|                                                                                                 ; 1.2 (1.2)            ; 2.3 (2.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG3                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG4|                                                                                                 ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG4                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG5|                                                                                                 ; 2.0 (2.0)            ; 2.6 (2.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG5                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG6|                                                                                                 ; 2.7 (2.7)            ; 3.4 (3.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG6                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG7|                                                                                                 ; 0.3 (0.3)            ; 3.6 (3.6)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG7                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG8|                                                                                                 ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG8                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG9|                                                                                                 ; 2.5 (2.5)            ; 2.9 (2.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register:TX_DATA_REG9                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_3|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_3                                                                                                                                                                                                                                             ; can_register_asyn                 ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_7|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_7                                                                                                                                                                                                                                             ; can_register_asyn                 ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_LOW|                                                                                   ; 1.1 (1.1)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_LOW                                                                                                                                                                                                                                           ; can_register_asyn                 ; work         ;
;             |can_register_asyn:ERROR_WARNING_REG|                                                                                       ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG                                                                                                                                                                                                                                               ; can_register_asyn                 ; work         ;
;             |can_register_asyn:MODE_REG_BASIC|                                                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:MODE_REG_BASIC                                                                                                                                                                                                                                                  ; can_register_asyn                 ; work         ;
;             |can_register_asyn:MODE_REG_EXT|                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn:MODE_REG_EXT                                                                                                                                                                                                                                                    ; can_register_asyn                 ; work         ;
;             |can_register_asyn_syn:COMMAND_REG|                                                                                         ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG                                                                                                                                                                                                                                                 ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG0|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG0                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG1|                                                                                        ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG1                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG4|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG4                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:MODE_REG0|                                                                                           ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:MODE_REG0                                                                                                                                                                                                                                                   ; can_register_asyn_syn             ; work         ;
;       |can_top:inst2|                                                                                                                   ; 927.2 (10.3)         ; 1155.1 (10.9)                    ; 230.4 (0.6)                                       ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 1366 (17)           ; 1269 (20)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2                                                                                                                                                                                                                                                                                                                 ; can_top                           ; work         ;
;          |can_bsp:i_can_bsp|                                                                                                            ; 703.8 (336.9)        ; 892.5 (379.0)                    ; 190.3 (43.1)                                      ; 1.6 (1.0)                        ; 0.0 (0.0)            ; 1081 (542)          ; 933 (306)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp                                                                                                                                                                                                                                                                                               ; can_bsp                           ; work         ;
;             |can_acf:i_can_acf|                                                                                                         ; 32.9 (32.9)          ; 37.3 (37.3)                      ; 4.9 (4.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 86 (86)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_acf:i_can_acf                                                                                                                                                                                                                                                                             ; can_acf                           ; work         ;
;             |can_crc:i_can_crc_rx|                                                                                                      ; 8.0 (8.0)            ; 8.4 (8.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx                                                                                                                                                                                                                                                                          ; can_crc                           ; work         ;
;             |can_fifo:i_can_fifo|                                                                                                       ; 326.0 (326.0)        ; 467.8 (467.8)                    ; 141.8 (141.8)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 437 (437)           ; 609 (609)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo                                                                                                                                                                                                                                                                           ; can_fifo                          ; work         ;
;                |altsyncram:length_fifo_rtl_0|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0                                                                                                                                                                                                                                              ; altsyncram                        ; work         ;
;                   |altsyncram_nvj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0|altsyncram_nvj1:auto_generated                                                                                                                                                                                                               ; altsyncram_nvj1                   ; work         ;
;                |altsyncram:overrun_info_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;                   |altsyncram_hvj1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0|altsyncram_hvj1:auto_generated                                                                                                                                                                                                              ; altsyncram_hvj1                   ; work         ;
;          |can_btl:i_can_btl|                                                                                                            ; 32.5 (32.5)          ; 35.2 (35.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_btl:i_can_btl                                                                                                                                                                                                                                                                                               ; can_btl                           ; work         ;
;          |can_registers:i_can_registers|                                                                                                ; 180.5 (116.8)        ; 216.5 (131.6)                    ; 36.8 (15.0)                                       ; 0.9 (0.2)                        ; 0.0 (0.0)            ; 206 (198)           ; 284 (19)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers                                                                                                                                                                                                                                                                                   ; can_registers                     ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG0|                                                                                         ; 2.8 (2.8)            ; 3.1 (3.1)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG0                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG1|                                                                                         ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG1                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG2|                                                                                         ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG2                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_CODE_REG3|                                                                                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_CODE_REG3                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG0|                                                                                         ; 1.9 (1.9)            ; 3.4 (3.4)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG0                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG1|                                                                                         ; 2.0 (2.0)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG1                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG2|                                                                                         ; 1.9 (1.9)            ; 3.1 (3.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG2                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:ACCEPTANCE_MASK_REG3|                                                                                         ; 2.7 (2.7)            ; 4.0 (4.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:ACCEPTANCE_MASK_REG3                                                                                                                                                                                                                                                 ; can_register                      ; work         ;
;             |can_register:BUS_TIMING_0_REG|                                                                                             ; 1.1 (1.1)            ; 2.9 (2.9)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_0_REG                                                                                                                                                                                                                                                     ; can_register                      ; work         ;
;             |can_register:BUS_TIMING_1_REG|                                                                                             ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_1_REG                                                                                                                                                                                                                                                     ; can_register                      ; work         ;
;             |can_register:IRQ_EN_REG|                                                                                                   ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:IRQ_EN_REG                                                                                                                                                                                                                                                           ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG0|                                                                                                 ; 2.0 (2.0)            ; 2.9 (2.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG0                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG1|                                                                                                 ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG1                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG10|                                                                                                ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG10                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG11|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG11                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG12|                                                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG12                                                                                                                                                                                                                                                        ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG2|                                                                                                 ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG2                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG3|                                                                                                 ; 1.7 (1.7)            ; 2.6 (2.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG3                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG4|                                                                                                 ; 2.7 (2.7)            ; 3.6 (3.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG4                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG5|                                                                                                 ; 2.0 (2.0)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG5                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG6|                                                                                                 ; 2.6 (2.6)            ; 3.7 (3.7)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG6                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG7|                                                                                                 ; 1.3 (1.3)            ; 3.7 (3.7)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG7                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG8|                                                                                                 ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG8                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register:TX_DATA_REG9|                                                                                                 ; 2.6 (2.6)            ; 3.8 (3.8)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:TX_DATA_REG9                                                                                                                                                                                                                                                         ; can_register                      ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_3|                                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_3                                                                                                                                                                                                                                             ; can_register_asyn                 ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_7|                                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_7                                                                                                                                                                                                                                             ; can_register_asyn                 ; work         ;
;             |can_register_asyn:CLOCK_DIVIDER_REG_LOW|                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_LOW                                                                                                                                                                                                                                           ; can_register_asyn                 ; work         ;
;             |can_register_asyn:ERROR_WARNING_REG|                                                                                       ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:ERROR_WARNING_REG                                                                                                                                                                                                                                               ; can_register_asyn                 ; work         ;
;             |can_register_asyn:MODE_REG_BASIC|                                                                                          ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:MODE_REG_BASIC                                                                                                                                                                                                                                                  ; can_register_asyn                 ; work         ;
;             |can_register_asyn:MODE_REG_EXT|                                                                                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:MODE_REG_EXT                                                                                                                                                                                                                                                    ; can_register_asyn                 ; work         ;
;             |can_register_asyn_syn:COMMAND_REG|                                                                                         ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG                                                                                                                                                                                                                                                 ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG0|                                                                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG0                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG1|                                                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG1                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:COMMAND_REG4|                                                                                        ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:COMMAND_REG4                                                                                                                                                                                                                                                ; can_register_asyn_syn             ; work         ;
;             |can_register_asyn_syn:MODE_REG0|                                                                                           ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:MODE_REG0                                                                                                                                                                                                                                                   ; can_register_asyn_syn             ; work         ;
;       |lpm_bustri2:inst21|                                                                                                              ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|lpm_bustri2:inst21                                                                                                                                                                                                                                                                                                            ; lpm_bustri2                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|lpm_bustri2:inst21|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                            ; lpm_bustri                        ; work         ;
;       |lpm_bustri2:inst4|                                                                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|lpm_bustri2:inst4                                                                                                                                                                                                                                                                                                             ; lpm_bustri2                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|CanBus:inst5|lpm_bustri2:inst4|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                             ; lpm_bustri                        ; work         ;
;    |ClockGen:inst7|                                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:inst7                                                                                                                                                                                                                                                                                                                             ; ClockGen                          ; clockgen     ;
;       |ClockGen_0002:clockgen_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:inst7|ClockGen_0002:clockgen_inst                                                                                                                                                                                                                                                                                                 ; ClockGen_0002                     ; ClockGen     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                         ; altera_pll                        ; work         ;
;    |Dram:inst2|                                                                                                                         ; 138.2 (0.7)          ; 149.1 (1.0)                      ; 10.9 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 205 (1)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:inst2                                                                                                                                                                                                                                                                                                                                 ; Dram                              ; work         ;
;       |M68kDramController_Verilog:inst1|                                                                                                ; 118.7 (118.7)        ; 126.7 (126.7)                    ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 175 (175)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:inst2|M68kDramController_Verilog:inst1                                                                                                                                                                                                                                                                                                ; M68kDramController_Verilog        ; work         ;
;       |lpm_bustri0:inst2|                                                                                                               ; 18.8 (0.0)           ; 21.4 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:inst2|lpm_bustri0:inst2                                                                                                                                                                                                                                                                                                               ; lpm_bustri0                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 18.8 (18.8)          ; 21.4 (21.4)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dram:inst2|lpm_bustri0:inst2|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                               ; lpm_bustri                        ; work         ;
;    |Dtack_Generator_Verilog:inst21|                                                                                                     ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Dtack_Generator_Verilog:inst21                                                                                                                                                                                                                                                                                                             ; Dtack_Generator_Verilog           ; work         ;
;    |IIC_SPI_Interface:inst32|                                                                                                           ; 198.8 (1.3)          ; 218.6 (1.8)                      ; 21.5 (0.5)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 321 (2)             ; 298 (1)                   ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32                                                                                                                                                                                                                                                                                                                   ; IIC_SPI_Interface                 ; work         ;
;       |SPI_BUS_Decoder:inst2|                                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|SPI_BUS_Decoder:inst2                                                                                                                                                                                                                                                                                             ; SPI_BUS_Decoder                   ; work         ;
;       |i2c_master_top:inst22|                                                                                                           ; 107.2 (42.9)         ; 118.1 (44.2)                     ; 11.3 (1.7)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 184 (66)            ; 164 (55)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|i2c_master_top:inst22                                                                                                                                                                                                                                                                                             ; i2c_master_top                    ; work         ;
;          |i2c_master_byte_ctrl:byte_ctrl|                                                                                               ; 64.3 (20.5)          ; 73.9 (25.1)                      ; 9.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (38)            ; 109 (30)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl                                                                                                                                                                                                                                                              ; i2c_master_byte_ctrl              ; work         ;
;             |i2c_master_bit_ctrl:bit_ctrl|                                                                                              ; 43.8 (43.8)          ; 48.8 (48.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl                                                                                                                                                                                                                                 ; i2c_master_bit_ctrl               ; work         ;
;       |lpm_bustri2:inst26|                                                                                                              ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|lpm_bustri2:inst26                                                                                                                                                                                                                                                                                                ; lpm_bustri2                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|lpm_bustri2:inst26|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                ; lpm_bustri                        ; work         ;
;       |simple_spi_top:inst1|                                                                                                            ; 84.6 (55.8)          ; 92.7 (56.7)                      ; 9.3 (1.8)                                         ; 1.2 (1.0)                        ; 0.0 (0.0)            ; 127 (90)            ; 133 (70)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1                                                                                                                                                                                                                                                                                              ; simple_spi_top                    ; work         ;
;          |fifo4:rfifo|                                                                                                                  ; 19.1 (19.1)          ; 21.1 (21.1)                      ; 2.3 (2.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 23 (23)             ; 31 (31)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo                                                                                                                                                                                                                                                                                  ; fifo4                             ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;                |altsyncram_edi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|altsyncram:mem_rtl_0|altsyncram_edi1:auto_generated                                                                                                                                                                                                                              ; altsyncram_edi1                   ; work         ;
;          |fifo4:wfifo|                                                                                                                  ; 9.7 (9.7)            ; 14.9 (14.9)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 32 (32)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo                                                                                                                                                                                                                                                                                  ; fifo4                             ; work         ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;                |altsyncram_edi1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |MC68K|IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|altsyncram:mem_rtl_0|altsyncram_edi1:auto_generated                                                                                                                                                                                                                              ; altsyncram_edi1                   ; work         ;
;    |InterruptPriorityEncoder:inst28|                                                                                                    ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|InterruptPriorityEncoder:inst28                                                                                                                                                                                                                                                                                                            ; InterruptPriorityEncoder          ; work         ;
;    |M68000CPU:inst17|                                                                                                                   ; 1706.6 (0.0)         ; 1786.7 (0.0)                     ; 104.3 (0.0)                                       ; 24.3 (0.0)                       ; 0.0 (0.0)            ; 2590 (0)            ; 517 (0)                   ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17                                                                                                                                                                                                                                                                                                                           ; M68000CPU                         ; work         ;
;       |BusRequestLogic:inst1|                                                                                                           ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|BusRequestLogic:inst1                                                                                                                                                                                                                                                                                                     ; BusRequestLogic                   ; work         ;
;       |TG68:inst|                                                                                                                       ; 1703.4 (14.2)        ; 1782.9 (15.6)                    ; 103.7 (1.9)                                       ; 24.2 (0.6)                       ; 0.0 (0.0)            ; 2587 (22)           ; 514 (19)                  ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst                                                                                                                                                                                                                                                                                                                 ; TG68                              ; work         ;
;          |TG68_fast:TG68_fast_inst|                                                                                                     ; 1689.1 (1689.1)      ; 1767.3 (1767.3)                  ; 101.8 (101.8)                                     ; 23.6 (23.6)                      ; 0.0 (0.0)            ; 2565 (2565)         ; 495 (495)                 ; 0 (0)         ; 1088              ; 4     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst                                                                                                                                                                                                                                                                                        ; TG68_fast                         ; work         ;
;             |altsyncram:regfile_high_rtl_0|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0                                                                                                                                                                                                                                                          ; altsyncram                        ; work         ;
;                |altsyncram_uvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_uvj1:auto_generated                                                                                                                                                                                                                           ; altsyncram_uvj1                   ; work         ;
;             |altsyncram:regfile_high_rtl_1|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1                                                                                                                                                                                                                                                          ; altsyncram                        ; work         ;
;                |altsyncram_uvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_uvj1:auto_generated                                                                                                                                                                                                                           ; altsyncram_uvj1                   ; work         ;
;             |altsyncram:regfile_low_rtl_0|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_uvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_uvj1:auto_generated                                                                                                                                                                                                                            ; altsyncram_uvj1                   ; work         ;
;             |altsyncram:regfile_low_rtl_1|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_uvj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 272               ; 1     ; 0          ; 0    ; 0            ; |MC68K|M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_uvj1:auto_generated                                                                                                                                                                                                                            ; altsyncram_uvj1                   ; work         ;
;    |OnChipIO:inst8|                                                                                                                     ; 442.7 (0.0)          ; 473.8 (0.0)                      ; 31.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 735 (0)             ; 355 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8                                                                                                                                                                                                                                                                                                                             ; OnChipIO                          ; work         ;
;       |HexTo7SegmentDisplay:inst10|                                                                                                     ; 4.7 (4.7)            ; 6.5 (6.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|HexTo7SegmentDisplay:inst10                                                                                                                                                                                                                                                                                                 ; HexTo7SegmentDisplay              ; work         ;
;       |HexTo7SegmentDisplay:inst11|                                                                                                     ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|HexTo7SegmentDisplay:inst11                                                                                                                                                                                                                                                                                                 ; HexTo7SegmentDisplay              ; work         ;
;       |HexTo7SegmentDisplay:inst21|                                                                                                     ; 4.8 (4.8)            ; 5.2 (5.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|HexTo7SegmentDisplay:inst21                                                                                                                                                                                                                                                                                                 ; HexTo7SegmentDisplay              ; work         ;
;       |IODecoder:inst1|                                                                                                                 ; 26.4 (26.4)          ; 26.7 (26.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|IODecoder:inst1                                                                                                                                                                                                                                                                                                             ; IODecoder                         ; work         ;
;       |LCD_Controller:inst2|                                                                                                            ; 6.8 (6.8)            ; 13.1 (13.1)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|LCD_Controller:inst2                                                                                                                                                                                                                                                                                                        ; LCD_Controller                    ; work         ;
;       |Latch8Bit:inst|                                                                                                                  ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Latch8Bit:inst                                                                                                                                                                                                                                                                                                              ; Latch8Bit                         ; work         ;
;       |Latch8Bit:inst23|                                                                                                                ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Latch8Bit:inst23                                                                                                                                                                                                                                                                                                            ; Latch8Bit                         ; work         ;
;       |Latch8Bit:inst3|                                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Latch8Bit:inst3                                                                                                                                                                                                                                                                                                             ; Latch8Bit                         ; work         ;
;       |Latch8Bit:inst4|                                                                                                                 ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Latch8Bit:inst4                                                                                                                                                                                                                                                                                                             ; Latch8Bit                         ; work         ;
;       |Latch8Bit:inst8|                                                                                                                 ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Latch8Bit:inst8                                                                                                                                                                                                                                                                                                             ; Latch8Bit                         ; work         ;
;       |Timer:Timer1|                                                                                                                    ; 104.6 (104.6)        ; 107.7 (107.7)                    ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 154 (154)           ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer1                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer2|                                                                                                                    ; 39.0 (39.0)          ; 40.7 (40.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer2                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer3|                                                                                                                    ; 37.9 (37.9)          ; 39.5 (39.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer3                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer4|                                                                                                                    ; 39.3 (39.3)          ; 40.5 (40.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer4                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer5|                                                                                                                    ; 38.8 (38.8)          ; 40.5 (40.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer5                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer6|                                                                                                                    ; 38.8 (38.8)          ; 42.0 (42.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer6                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer7|                                                                                                                    ; 38.7 (38.7)          ; 40.2 (40.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer7                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |Timer:Timer8|                                                                                                                    ; 38.7 (38.7)          ; 38.8 (38.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|Timer:Timer8                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;       |TraceExceptionControlBit:inst16|                                                                                                 ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|TraceExceptionControlBit:inst16                                                                                                                                                                                                                                                                                             ; TraceExceptionControlBit          ; work         ;
;       |lpm_bustri2:inst15|                                                                                                              ; 10.8 (0.0)           ; 12.3 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|lpm_bustri2:inst15                                                                                                                                                                                                                                                                                                          ; lpm_bustri2                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 10.8 (10.8)          ; 12.3 (12.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|lpm_bustri2:inst15|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                          ; lpm_bustri                        ; work         ;
;       |lpm_bustri2:inst17|                                                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|lpm_bustri2:inst17                                                                                                                                                                                                                                                                                                          ; lpm_bustri2                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipIO:inst8|lpm_bustri2:inst17|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                          ; lpm_bustri                        ; work         ;
;    |OnChipM68xxIO:inst11|                                                                                                               ; 82.4 (0.0)           ; 105.0 (0.0)                      ; 22.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 138 (0)             ; 126 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11                                                                                                                                                                                                                                                                                                                       ; OnChipM68xxIO                     ; work         ;
;       |ACIA_6850:inst16|                                                                                                                ; 57.0 (12.5)          ; 77.8 (20.0)                      ; 20.8 (7.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (22)             ; 108 (25)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_6850:inst16                                                                                                                                                                                                                                                                                                      ; ACIA_6850                         ; work         ;
;          |ACIA_RX:RxDev|                                                                                                                ; 22.5 (22.5)          ; 30.8 (30.8)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev                                                                                                                                                                                                                                                                                        ; ACIA_RX                           ; work         ;
;          |ACIA_TX:TxDev|                                                                                                                ; 22.0 (22.0)          ; 27.0 (27.0)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev                                                                                                                                                                                                                                                                                        ; ACIA_TX                           ; work         ;
;       |ACIA_BaudRate_Generator:inst1|                                                                                                   ; 24.4 (0.0)           ; 26.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1                                                                                                                                                                                                                                                                                         ; ACIA_BaudRate_Generator           ; work         ;
;          |ACIA_Clock:inst20|                                                                                                            ; 23.3 (23.3)          ; 24.8 (24.8)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20                                                                                                                                                                                                                                                                       ; ACIA_Clock                        ; work         ;
;          |Latch3Bit:inst1|                                                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|Latch3Bit:inst1                                                                                                                                                                                                                                                                         ; Latch3Bit                         ; work         ;
;       |M68xxIODecoder:inst|                                                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipM68xxIO:inst11|M68xxIODecoder:inst                                                                                                                                                                                                                                                                                                   ; M68xxIODecoder                    ; work         ;
;    |OnChipROM16KWords:inst16|                                                                                                           ; 82.0 (0.0)           ; 88.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 60 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16                                                                                                                                                                                                                                                                                                                   ; OnChipROM16KWords                 ; work         ;
;       |OnChipRom16KWord:inst3|                                                                                                          ; 76.7 (0.0)           ; 82.5 (0.0)                       ; 6.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 60 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3                                                                                                                                                                                                                                                                                            ; OnChipRom16KWord                  ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 76.7 (0.0)           ; 82.5 (0.0)                       ; 6.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 60 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;             |altsyncram_ts44:auto_generated|                                                                                            ; 76.7 (0.0)           ; 82.5 (0.0)                       ; 6.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 60 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated                                                                                                                                                                                                                             ; altsyncram_ts44                   ; work         ;
;                |altsyncram_8i53:altsyncram1|                                                                                            ; 1.3 (0.6)            ; 2.5 (1.0)                        ; 1.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1                                                                                                                                                                                                 ; altsyncram_8i53                   ; work         ;
;                   |decode_5la:decode5|                                                                                                  ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|decode_5la:decode5                                                                                                                                                                              ; decode_5la                        ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                                                                                              ; 75.5 (65.5)          ; 80.0 (70.0)                      ; 5.0 (5.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 109 (92)            ; 57 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                   ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                  ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                ; sld_rom_sr                        ; work         ;
;       |lpm_bustri0:inst|                                                                                                                ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|lpm_bustri0:inst                                                                                                                                                                                                                                                                                                  ; lpm_bustri0                       ; work         ;
;          |lpm_bustri:lpm_bustri_component|                                                                                              ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipROM16KWords:inst16|lpm_bustri0:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                                                  ; lpm_bustri                        ; work         ;
;    |OnChipRam256kbyte:inst6|                                                                                                            ; 113.8 (0.0)          ; 119.8 (0.0)                      ; 6.9 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 2 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6                                                                                                                                                                                                                                                                                                                    ; OnChipRam256kbyte                 ; work         ;
;       |SramBlock_32KWord:inst|                                                                                                          ; 25.5 (2.5)           ; 28.5 (3.0)                       ; 3.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (3)              ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst                                                                                                                                                                                                                                                                                             ; SramBlock_32KWord                 ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 9.5 (0.0)            ; 10.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3                                                                                                                                                                                                                                                                            ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.5 (0.0)            ; 10.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 9.5 (0.0)            ; 10.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                             ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                          ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                                ; mux_ofb                           ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 5.0 (0.0)            ; 6.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4                                                                                                                                                                                                                                                                            ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 5.0 (0.0)            ; 6.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                            ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 5.0 (0.0)            ; 6.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                             ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                          ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                                ; mux_ofb                           ; work         ;
;          |lpm_bustri2:inst|                                                                                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|lpm_bustri2:inst                                                                                                                                                                                                                                                                            ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|lpm_bustri2:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                            ; lpm_bustri                        ; work         ;
;          |lpm_bustri2:inst1|                                                                                                            ; 2.5 (0.0)            ; 3.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|lpm_bustri2:inst1                                                                                                                                                                                                                                                                           ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|lpm_bustri2:inst1|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                           ; lpm_bustri                        ; work         ;
;       |SramBlock_32KWord:inst4|                                                                                                         ; 25.6 (1.5)           ; 26.3 (2.0)                       ; 1.7 (0.5)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 34 (2)              ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4                                                                                                                                                                                                                                                                                            ; SramBlock_32KWord                 ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 10.9 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.9 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 10.9 (0.0)           ; 11.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.9 (8.9)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |lpm_bustri2:inst|                                                                                                             ; 3.2 (0.0)            ; 3.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|lpm_bustri2:inst                                                                                                                                                                                                                                                                           ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|lpm_bustri2:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                           ; lpm_bustri                        ; work         ;
;       |SramBlock_32KWord:inst5|                                                                                                         ; 30.0 (3.3)           ; 30.6 (3.8)                       ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (5)              ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5                                                                                                                                                                                                                                                                                            ; SramBlock_32KWord                 ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |lpm_bustri2:inst|                                                                                                             ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|lpm_bustri2:inst                                                                                                                                                                                                                                                                           ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|lpm_bustri2:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                           ; lpm_bustri                        ; work         ;
;          |lpm_bustri2:inst1|                                                                                                            ; 3.5 (0.0)            ; 5.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|lpm_bustri2:inst1                                                                                                                                                                                                                                                                          ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 3.5 (3.5)            ; 5.0 (5.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|lpm_bustri2:inst1|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                          ; lpm_bustri                        ; work         ;
;       |SramBlock_32KWord:inst6|                                                                                                         ; 32.7 (4.0)           ; 34.3 (4.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (5)              ; 2 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6                                                                                                                                                                                                                                                                                            ; SramBlock_32KWord                 ; work         ;
;          |Ram32kByte:inst3|                                                                                                             ; 11.0 (0.0)           ; 11.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 11.0 (0.0)           ; 11.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 11.0 (0.0)           ; 11.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |Ram32kByte:inst4|                                                                                                             ; 12.2 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4                                                                                                                                                                                                                                                                           ; Ram32kByte                        ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 12.2 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 2 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;                |altsyncram_ba04:auto_generated|                                                                                         ; 12.2 (0.7)           ; 12.3 (0.8)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 2 (2)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated                                                                                                                                                                                                            ; altsyncram_ba04                   ; work         ;
;                   |decode_11a:rden_decode|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_11a:rden_decode                                                                                                                                                                                     ; decode_11a                        ; work         ;
;                   |decode_8la:decode3|                                                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3                                                                                                                                                                                         ; decode_8la                        ; work         ;
;                   |mux_ofb:mux2|                                                                                                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|mux_ofb:mux2                                                                                                                                                                                               ; mux_ofb                           ; work         ;
;          |lpm_bustri2:inst|                                                                                                             ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|lpm_bustri2:inst                                                                                                                                                                                                                                                                           ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|lpm_bustri2:inst|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                           ; lpm_bustri                        ; work         ;
;          |lpm_bustri2:inst1|                                                                                                            ; 1.0 (0.0)            ; 2.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|lpm_bustri2:inst1                                                                                                                                                                                                                                                                          ; lpm_bustri2                       ; work         ;
;             |lpm_bustri:lpm_bustri_component|                                                                                           ; 1.0 (1.0)            ; 2.5 (2.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|lpm_bustri2:inst1|lpm_bustri:lpm_bustri_component                                                                                                                                                                                                                                          ; lpm_bustri                        ; work         ;
;    |TraceExceptionGenerator:inst30|                                                                                                     ; 5.1 (5.1)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|TraceExceptionGenerator:inst30                                                                                                                                                                                                                                                                                                             ; TraceExceptionGenerator           ; work         ;
;    |Video_Controller800x480:inst1|                                                                                                      ; 42.0 (0.0)           ; 43.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 25 (0)                    ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |MC68K|Video_Controller800x480:inst1                                                                                                                                                                                                                                                                                                              ; Video_Controller800x480           ; work         ;
;       |ColourPallette_2PortRam:inst3|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |MC68K|Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3                                                                                                                                                                                                                                                                                ; ColourPallette_2PortRam           ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |MC68K|Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                ; altsyncram                        ; work         ;
;             |altsyncram_b634:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 1     ; 0          ; 0    ; 0            ; |MC68K|Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated                                                                                                                                                                                                                 ; altsyncram_b634                   ; work         ;
;       |GraphicsLCD_Controller_Verilog:inst5|                                                                                            ; 42.0 (42.0)          ; 43.0 (43.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5                                                                                                                                                                                                                                                                         ; GraphicsLCD_Controller_Verilog    ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 60.5 (0.5)           ; 72.5 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (1)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 60.0 (0.0)           ; 72.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 60.0 (0.0)           ; 72.0 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 60.0 (2.2)           ; 72.0 (2.2)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (1)              ; 88 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                ; alt_sld_fab_alt_sld_fab_ident     ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 55.8 (0.0)           ; 67.8 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 55.8 (37.2)          ; 67.8 (46.7)                      ; 12.0 (9.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (62)             ; 83 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.5 (8.5)            ; 8.6 (8.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 12.5 (12.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MC68K|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RS232_TxData     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusOut[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DataBusIn[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CS_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sck_o            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mosi_o           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Can0_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Can1_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CPUClock         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dtack_L          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RomSelect_H      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RamSelect_H      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DramRamSelect_H  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IOSelect_H       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GraphicsSelect_L ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CanBusSelect_H   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BG_L             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ResetOut         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DramDtack_L      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AS_L             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UDS_L            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LDS_L            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RW               ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_RS           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_E            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_RW           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Contrast_DE1 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AddressBus[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_STATE[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_STATE[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_STATE[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_STATE[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_STATE[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LCD_Data[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SSN_O[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]      ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]      ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]      ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]      ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]      ; Bidir    ; -- ; (4)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]      ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]       ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]       ; Bidir    ; -- ; --   ; (2)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]       ; Bidir    ; -- ; --   ; (2)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]       ; Bidir    ; -- ; --   ; (2)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]       ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]       ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]       ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]       ; Bidir    ; -- ; --   ; (3)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]       ; Bidir    ; -- ; --   ; (2)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[0]       ; Bidir    ; -- ; (3)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; SCL              ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDA              ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[7]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Reset_L          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRQ2_L           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRQ4_L           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TraceRequest_L   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; miso_i           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Can0_RX          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Can1_RX          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RS232_RxData     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[15]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[15]                                                                             ; 0                 ; 3       ;
; DRAM_DQ[14]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[14]                                                                             ; 1                 ; 3       ;
; DRAM_DQ[13]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[13]                                                                             ; 1                 ; 3       ;
; DRAM_DQ[12]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[12]                                                                             ; 1                 ; 3       ;
; DRAM_DQ[11]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[11]                                                                             ; 0                 ; 4       ;
; DRAM_DQ[10]                                                                                                                                ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[10]                                                                             ; 1                 ; 3       ;
; DRAM_DQ[9]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[9]                                                                              ; 1                 ; 3       ;
; DRAM_DQ[8]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[8]                                                                              ; 1                 ; 2       ;
; DRAM_DQ[7]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[7]                                                                              ; 1                 ; 2       ;
; DRAM_DQ[6]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[6]                                                                              ; 1                 ; 2       ;
; DRAM_DQ[5]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[5]                                                                              ; 0                 ; 3       ;
; DRAM_DQ[4]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[4]                                                                              ; 0                 ; 3       ;
; DRAM_DQ[3]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[3]                                                                              ; 1                 ; 3       ;
; DRAM_DQ[2]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[2]                                                                              ; 1                 ; 3       ;
; DRAM_DQ[1]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[1]                                                                              ; 1                 ; 2       ;
; DRAM_DQ[0]                                                                                                                                 ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DataOut[0]                                                                              ; 0                 ; 3       ;
; SCL                                                                                                                                        ;                   ;         ;
;      - IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSCL[0] ; 0                 ; 0       ;
; SDA                                                                                                                                        ;                   ;         ;
;      - IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSDA[0] ; 1                 ; 0       ;
; SW[7]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[7]~13                                                                                           ; 0                 ; 0       ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[7]~20                                                                                           ; 0                 ; 0       ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[7]~24                                                                                           ; 0                 ; 0       ;
; SW[6]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[6]~27                                                                                           ; 0                 ; 0       ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[6]~32                                                                                           ; 0                 ; 0       ;
; SW[5]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[5]~39                                                                                           ; 1                 ; 0       ;
; SW[4]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[4]~49                                                                                           ; 1                 ; 0       ;
; SW[3]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[3]~60                                                                                           ; 1                 ; 0       ;
; SW[2]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[2]~72                                                                                           ; 0                 ; 0       ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[2]~73                                                                                           ; 0                 ; 0       ;
; SW[1]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[1]~81                                                                                           ; 1                 ; 0       ;
; SW[9]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|Timer:Timer1|DataOut[1]~81                                                                                           ; 1                 ; 0       ;
; SW[0]                                                                                                                                      ;                   ;         ;
;      - OnChipIO:inst8|lpm_bustri2:inst17|lpm_bustri:lpm_bustri_component|dout[0]~0                                                         ; 1                 ; 0       ;
;      - OnChipIO:inst8|lpm_bustri2:inst15|lpm_bustri:lpm_bustri_component|dout[0]~9                                                         ; 1                 ; 0       ;
;      - OnChipIO:inst8|lpm_bustri2:inst15|lpm_bustri:lpm_bustri_component|dout[0]~14                                                        ; 1                 ; 0       ;
; Reset_L                                                                                                                                    ;                   ;         ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_CKE_H                                                                             ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DramState[4]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DramState[3]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DramState[2]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DramState[1]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|DramState[0]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|idle_flag                                                                               ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|H_Sync_out                                                       ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Sync_out                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_CAS_L                                                                             ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_RAS_L                                                                             ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_WE_L                                                                              ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Dtack_L                                                                                 ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[12]                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[11]                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[10]                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[9]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[8]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[7]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[6]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[5]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[4]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[3]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[2]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[1]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[0]                                                                           ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_BA[1]                                                                             ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_BA[0]                                                                             ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|H_Data_On                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Data_On                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[0]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[1]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[2]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[3]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[4]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[5]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[6]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[7]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[8]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|HCount[9]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[9]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[8]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[7]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[6]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[5]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[4]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[3]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[2]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[1]                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|VCount[0]                                                        ; 1                 ; 0       ;
;      - IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|gb                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~reg0                                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~reg0                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~reg0                                                                        ; 1                 ; 0       ;
;      - IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|gb                                                                        ; 1                 ; 0       ;
;      - Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Clock                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|NOP_count[2]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|NOP_count[0]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|NOP_count[1]                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|NOP_num[1]                                                                              ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|StateAfterNOP.ModeRegister_opt                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|StateAfterNOP.autorefresh_opt_ref                                                       ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|StateAfterNOP.Refresh_opt                                                               ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|StateAfterNOP.request_timeout                                                           ; 1                 ; 0       ;
;      - OnChipIO:inst8|LCD_Controller:inst2|RS~0                                                                                            ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[4]                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[3]                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[2]                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[1]                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[0]                                                                        ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                         ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                          ; 1                 ; 0       ;
;      - Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                          ; 1                 ; 0       ;
;      - ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                   ; 1                 ; 0       ;
;      - Reset_L~inputCLKENA0                                                                                                                ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                   ;                   ;         ;
; SW[8]                                                                                                                                      ;                   ;         ;
;      - M68000CPU:inst17|BusRequestLogic:inst1|Next_state~4                                                                                 ; 1                 ; 0       ;
;      - M68000CPU:inst17|BusRequestLogic:inst1|Next_state.GotBusRequest~0                                                                   ; 1                 ; 0       ;
;      - M68000CPU:inst17|BusRequestLogic:inst1|Next_state.IDLE~0                                                                            ; 1                 ; 0       ;
; IRQ2_L                                                                                                                                     ;                   ;         ;
;      - InterruptPriorityEncoder:inst28|IPL~0                                                                                               ; 1                 ; 0       ;
;      - InterruptPriorityEncoder:inst28|IPL~2                                                                                               ; 1                 ; 0       ;
; IRQ4_L                                                                                                                                     ;                   ;         ;
;      - InterruptPriorityEncoder:inst28|IPL~1                                                                                               ; 1                 ; 0       ;
;      - InterruptPriorityEncoder:inst28|IPL~2                                                                                               ; 1                 ; 0       ;
; TraceRequest_L                                                                                                                             ;                   ;         ;
;      - TraceExceptionGenerator:inst30|TraceIRQ_L~3                                                                                         ; 0                 ; 0       ;
; miso_i                                                                                                                                     ;                   ;         ;
;      - IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg~16                                                                               ; 1                 ; 0       ;
; Can0_RX                                                                                                                                    ;                   ;         ;
;      - CanBus:inst5|can_top:inst1|rx_sync_tmp~0                                                                                            ; 0                 ; 0       ;
; Can1_RX                                                                                                                                    ;                   ;         ;
;      - CanBus:inst5|can_top:inst2|rx_sync_tmp~0                                                                                            ; 1                 ; 0       ;
; RS232_RxData                                                                                                                               ;                   ;         ;
;      - OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatDel0                                                                       ; 0                 ; 0       ;
;      - OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatEdge~0                                                                     ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CanBus:inst5|can_top:inst1|always1~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y15_N30        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~3                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~4                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~5                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~6                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|Decoder0~7                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y19_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|always16~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y18_N48        ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|always20~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y19_N0         ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|always20~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y18_N45        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|always21~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y19_N33       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|always25~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y19_N12       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc~1                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y19_N0         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always2~0                                                                                                                                                                                                                                                                              ; LABCELL_X55_Y15_N45        ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always3~0                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y14_N12        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always4~0                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y17_N57        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~681                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y21_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~683                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y21_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~685                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~687                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y20_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~689                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~691                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~693                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~695                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y21_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~697                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~699                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~701                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~703                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~705                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y21_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~707                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~709                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y17_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~711                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~713                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~715                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~717                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y20_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~719                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~721                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~723                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y21_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~725                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y19_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~727                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y17_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~729                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~731                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~733                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~735                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y17_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~737                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~739                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~741                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y17_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~743                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y21_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~745                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y20_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~747                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~749                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~751                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y19_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~753                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~755                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y20_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~757                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y18_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~759                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~761                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~763                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y21_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~765                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y21_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~767                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y17_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~769                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y20_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~771                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~773                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y20_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~775                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y20_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~777                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y18_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~779                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y18_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~781                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y17_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~783                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~785                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~787                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~789                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~791                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~793                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y21_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~795                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~797                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y20_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~799                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y21_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~801                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y20_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~803                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y17_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~805                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y17_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~807                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y20_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt~0                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y14_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|length_fifo~6                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y15_N3         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer~1                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y15_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer~0                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y17_N42        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_err_cnt~18                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y18_N48        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|set_arbitration_lost_irq                                                                                                                                                                                                                                                                                   ; LABCELL_X45_Y17_N51        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt~12                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y17_N42        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X45_Y20_N39        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|LessThan0~2                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y14_N6         ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|clk_en_q                                                                                                                                                                                                                                                                                                   ; FF_X45_Y19_N53             ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|delay~1                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y17_N15       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|sample_point                                                                                                                                                                                                                                                                                               ; FF_X45_Y19_N38             ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|can_register_asyn_syn:MODE_REG0|data_out[0]                                                                                                                                                                                                                                                    ; FF_X45_Y17_N41             ; 118     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|comb~0                                                                                                                                                                                                                                                                                         ; LABCELL_X48_Y16_N48        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_code_0~0                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y16_N6         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_code_1                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N15        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_code_2                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_code_3                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N57        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_mask_0~0                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y16_N45        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_mask_1                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N12        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_mask_2                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N36        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_acceptance_mask_3                                                                                                                                                                                                                                                                           ; LABCELL_X53_Y16_N39        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_bus_timing_0                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y16_N24        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_bus_timing_1                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y16_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_clock_divider_hi                                                                                                                                                                                                                                                                            ; LABCELL_X51_Y15_N42        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_clock_divider_low                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y15_N45        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_error_warning_limit                                                                                                                                                                                                                                                                         ; LABCELL_X53_Y16_N33        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_interrupt_enable                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y16_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_mode                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y16_N15        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_0~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N48        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_10                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y16_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_11                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y16_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_12                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y16_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_1~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N24        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_2~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N3         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_3~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N42        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_4~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N36        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_5~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N45        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_6~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N39        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_7~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N51        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_8~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N21        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst1|can_registers:i_can_registers|we_tx_data_9~0                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y16_N27        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|always1~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X55_Y11_N48        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y9_N6          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y9_N9          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~2                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y9_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~3                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y9_N15         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~4                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y9_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~5                                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y10_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~6                                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y10_N27       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|Decoder0~7                                                                                                                                                                                                                                                                                                 ; MLABCELL_X72_Y10_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|always16~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y11_N54        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|always20~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y13_N36        ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|always20~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y10_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|always21~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y11_N57        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|always25~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y11_N27        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc~1                                                                                                                                                                                                                                                                                 ; MLABCELL_X65_Y11_N54       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always2~0                                                                                                                                                                                                                                                                              ; LABCELL_X75_Y7_N48         ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always3~0                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y8_N24         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|always4~0                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y7_N42         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~681                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~683                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~685                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y10_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~687                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~689                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~691                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y8_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~693                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y10_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~695                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N42         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~697                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y9_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~699                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N21         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~701                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~703                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N18         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~705                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y11_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~707                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y8_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~709                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y10_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~711                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N30         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~713                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y10_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~715                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y10_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~717                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y11_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~719                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~721                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y10_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~723                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y8_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~725                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~727                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y10_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~729                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y8_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~731                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~733                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~735                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y9_N42         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~737                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y8_N39        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~739                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y11_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~741                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y11_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~743                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y11_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~745                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y11_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~747                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y8_N15         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~749                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y11_N12        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~751                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y11_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~753                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y11_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~755                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y8_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~757                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~759                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y8_N3          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~761                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y11_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~763                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y11_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~765                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~767                                                                                                                                                                                                                                                                               ; LABCELL_X83_Y11_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~769                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y11_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~771                                                                                                                                                                                                                                                                               ; LABCELL_X81_Y8_N45         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~773                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y9_N21         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~775                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y11_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~777                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y10_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~779                                                                                                                                                                                                                                                                               ; LABCELL_X85_Y10_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~781                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y8_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~783                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y9_N45         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~785                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y8_N18        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~787                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y10_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~789                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y8_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~791                                                                                                                                                                                                                                                                               ; LABCELL_X80_Y10_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~793                                                                                                                                                                                                                                                                               ; MLABCELL_X82_Y8_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~795                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~797                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y9_N21         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~799                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y9_N36         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~801                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~803                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y7_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~805                                                                                                                                                                                                                                                                               ; MLABCELL_X84_Y8_N45        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~807                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y9_N18         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|info_cnt~0                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y8_N18         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|length_fifo~6                                                                                                                                                                                                                                                                          ; LABCELL_X75_Y7_N6          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_info_pointer~1                                                                                                                                                                                                                                                                      ; LABCELL_X68_Y7_N0          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|wr_pointer~0                                                                                                                                                                                                                                                                           ; LABCELL_X74_Y11_N51        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt~18                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y12_N9         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|set_arbitration_lost_irq                                                                                                                                                                                                                                                                                   ; LABCELL_X61_Y11_N12        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt~12                                                                                                                                                                                                                                                                                              ; LABCELL_X55_Y12_N21        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X61_Y13_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|LessThan0~2                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y10_N0         ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|clk_en_q                                                                                                                                                                                                                                                                                                   ; FF_X61_Y10_N11             ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|delay~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X51_Y10_N30        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sample_point                                                                                                                                                                                                                                                                                               ; FF_X61_Y12_N11             ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn_syn:MODE_REG0|data_out[0]                                                                                                                                                                                                                                                    ; FF_X64_Y10_N38             ; 121     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|comb~0                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y14_N6         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_code_0~0                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y10_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_code_1                                                                                                                                                                                                                                                                           ; LABCELL_X57_Y10_N48        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_code_2                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y9_N30         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_code_3                                                                                                                                                                                                                                                                           ; LABCELL_X64_Y11_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_mask_0~0                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y10_N42        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_mask_1                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y9_N9          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_mask_2                                                                                                                                                                                                                                                                           ; LABCELL_X57_Y10_N0         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_acceptance_mask_3                                                                                                                                                                                                                                                                           ; LABCELL_X57_Y10_N57        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_bus_timing_0                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y10_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_bus_timing_1                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y10_N21        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_clock_divider_hi                                                                                                                                                                                                                                                                            ; LABCELL_X62_Y8_N57         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_clock_divider_low                                                                                                                                                                                                                                                                           ; LABCELL_X62_Y8_N54         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_error_warning_limit                                                                                                                                                                                                                                                                         ; LABCELL_X57_Y10_N18        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_interrupt_enable                                                                                                                                                                                                                                                                            ; LABCELL_X61_Y11_N45        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_mode                                                                                                                                                                                                                                                                                        ; LABCELL_X61_Y14_N3         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_0~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N33        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_10                                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y8_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_11                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y10_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_12                                                                                                                                                                                                                                                                                  ; LABCELL_X57_Y10_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_1~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N36        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_2~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_3~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N24        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_4~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N30        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_5~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N39        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_6~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N51        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_7~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N3         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_8~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N15        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|we_tx_data_9~0                                                                                                                                                                                                                                                                                 ; LABCELL_X57_Y10_N9         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 3983    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 15      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 17      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X0_Y22_N1 ; 139     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.InitialisingState                                                                                                                                                                                                                                                                              ; FF_X37_Y2_N14              ; 49      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.WaitingForPowerUpState                                                                                                                                                                                                                                                                         ; FF_X27_Y4_N20              ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.wait_CAS                                                                                                                                                                                                                                                                                       ; FF_X19_Y1_N47              ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|ResetOut_L~1                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y4_N9          ; 234     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~en                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~en                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Dram:inst2|lpm_bustri0:inst2|lpm_bustri:lpm_bustri_component|dout[7]~9                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y8_N18         ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|Mux15~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y5_N48         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|Mux15~1                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y5_N51         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|Mux15~2                                                                                                                                                                                                                                                                                                  ; LABCELL_X53_Y5_N54         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|cr~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y5_N57         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|cr~7                                                                                                                                                                                                                                                                                                     ; LABCELL_X53_Y5_N33         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|ctr[7]                                                                                                                                                                                                                                                                                                   ; FF_X53_Y4_N2               ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|Equal1~2                                                                                                                                                                                                                                     ; LABCELL_X55_Y6_N42         ; 22      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[15]~0                                                                                                                                                                                                                                    ; LABCELL_X53_Y6_N51         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|gen_clken~1                                                                                                                                                                                                                                  ; LABCELL_X53_Y4_N36         ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial                                                                                                                                                                                                                                          ; FF_X52_Y4_N8               ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~0                                                                                                                                                                                                                                    ; MLABCELL_X52_Y4_N54        ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|i2c_master_top:inst22|prer[7]~1                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y5_N45         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|inst4                                                                                                                                                                                                                                                                                                                          ; FF_X47_Y4_N53              ; 136     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|always6~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y4_N24         ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|mem~17                                                                                                                                                                                                                                                                                        ; LABCELL_X48_Y5_N51         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|wp~2                                                                                                                                                                                                                                                                                          ; LABCELL_X48_Y5_N18         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|mem~11                                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y3_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|rfwe                                                                                                                                                                                                                                                                                                      ; FF_X50_Y4_N34              ; 9       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|spcr[6]                                                                                                                                                                                                                                                                                                   ; FF_X48_Y5_N11              ; 44      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|spcr[6]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y4_N18         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|sper[1]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y4_N24         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|spssr[0]~0                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y4_N48         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg~2                                                                                                                                                                                                                                                                                                    ; LABCELL_X50_Y4_N9          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|wfwe~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y3_N42        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|BusRequestLogic:inst1|Current_state.WaitingforBusGrantAcknowledge                                                                                                                                                                                                                                                                      ; FF_X39_Y6_N38              ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|S_state[1]~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y6_N6          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[10]~37                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y6_N12        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[15]~31                                                                                                                                                                                                                                                                                        ; LABCELL_X33_Y6_N24         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Flags[7]~33                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y6_N3          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[31]~2                                                                                                                                                                                                                                                                                       ; LABCELL_X19_Y6_N42         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[14]~17                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y13_N0         ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[3]~28                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y12_N12        ; 422     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|bit_number_reg[4]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y6_N54         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|brief[3]~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y7_N24        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|clkena~0                                                                                                                                                                                                                                                                                            ; MLABCELL_X39_Y6_N48        ; 178     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|data_write_tmp[15]~3                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y6_N39         ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|decodeOPC                                                                                                                                                                                                                                                                                           ; FF_X23_Y6_N47              ; 190     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_reg[25]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X18_Y11_N18        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|div_sign~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y7_N18        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|ea_data[0]~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y13_N24       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|endOPC                                                                                                                                                                                                                                                                                              ; FF_X22_Y6_N56              ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|fetchOPC                                                                                                                                                                                                                                                                                            ; FF_X18_Y6_N14              ; 87      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|interrupt                                                                                                                                                                                                                                                                                           ; FF_X16_Y6_N41              ; 79      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|last_data_read[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y6_N18         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mem_byte~0                                                                                                                                                                                                                                                                                          ; MLABCELL_X39_Y6_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|memaddr[31]~1                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y6_N12         ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|mulu_reg[0]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y14_N51        ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[15]~2                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y7_N9         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[5]~4                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y6_N12        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rIPL_nr[0]~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y6_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|regfile_high~22                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y10_N6        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|regfile_low~22                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y10_N9        ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|rot_cnt[0]~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y7_N6         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_SR[15]~1                                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y11_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|trap_vector[6]~6                                                                                                                                                                                                                                                                                    ; MLABCELL_X28_Y6_N18        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|clkena~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X39_Y6_N36        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; M68000CPU:inst17|TG68:inst|cpuIPL[2]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y6_N45         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|IODecoder:inst1|HexDisplay1and0Enable~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y12_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|IODecoder:inst1|HexDisplay3and2Enable~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y12_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|IODecoder:inst1|HexDisplay5and4Enable~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y12_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|IODecoder:inst1|OutputPortA_Enable~0                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y9_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|IODecoder:inst1|OutputPortB_Enable~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y6_N36         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|LCD_Controller:inst2|E~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y6_N36         ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|LCD_Controller:inst2|RS~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y6_N3          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer1|DataOut[7]~19                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y10_N54        ; 88      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer1|process_0~2                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y12_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer2|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X57_Y13_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer3|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y11_N0         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer4|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y12_N39        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer5|process_0~1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N30       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer6|process_0~0                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X47_Y14_N48       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer7|process_0~0                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y11_N57       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipIO:inst8|Timer:Timer8|ControlRegister[0]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y12_N48        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxBdEdge                                                                                                                                                                                                                                                                                            ; FF_X51_Y8_N26              ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDatEdge                                                                                                                                                                                                                                                                                           ; FF_X51_Y8_N59              ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_RX:RxDev|RxDout[7]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y8_N33         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxBdEdge                                                                                                                                                                                                                                                                                            ; FF_X51_Y8_N50              ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|ACIA_TX:TxDev|TxState.TxData_State                                                                                                                                                                                                                                                                                ; FF_X51_Y9_N20              ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|CtrlReg[6]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y11_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|Reset                                                                                                                                                                                                                                                                                                             ; FF_X51_Y8_N44              ; 107     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_6850:inst16|TranReg[0]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y11_N0         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|ACIA_BaudRate_Generator:inst1|ACIA_Clock:inst20|Equal5~4                                                                                                                                                                                                                                                                           ; LABCELL_X45_Y6_N48         ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OnChipM68xxIO:inst11|M68xxIODecoder:inst|ACIA1_Baud_Enable~1                                                                                                                                                                                                                                                                                            ; LABCELL_X48_Y11_N15        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|decode_5la:decode5|eq_node[0]~1                                                                                                                                                                              ; LABCELL_X9_Y4_N0           ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|decode_5la:decode5|eq_node[1]~0                                                                                                                                                                              ; LABCELL_X9_Y4_N39          ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                    ; LABCELL_X7_Y2_N0           ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                    ; MLABCELL_X6_Y2_N21         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                                                                                                                                                                           ; FF_X1_Y4_N7                ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~2                                                                                                                                                   ; MLABCELL_X3_Y4_N0          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter~1                                                                                                                                              ; MLABCELL_X3_Y4_N51         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N24        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N3         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N36        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N39        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N54        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N57        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N30        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N33        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; LABCELL_X50_Y6_N42         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X50_Y6_N45         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; MLABCELL_X47_Y9_N51        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                     ; MLABCELL_X47_Y9_N27        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N6         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N9         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N12        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N15        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; MLABCELL_X39_Y24_N48       ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~1                                                                                                                                                                                     ; LABCELL_X46_Y13_N12        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N51        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; LABCELL_X46_Y13_N54        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~1                                                                                                                                                                                     ; LABCELL_X46_Y13_N57        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_11a:rden_decode|w_anode275w[2]~0                                                                                                                                                                                 ; MLABCELL_X39_Y24_N51       ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_11a:rden_decode|w_anode275w[2]~1                                                                                                                                                                                 ; MLABCELL_X39_Y24_N54       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_11a:rden_decode|w_anode275w[2]~2                                                                                                                                                                                 ; MLABCELL_X39_Y24_N57       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N18        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N21        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N24        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                     ; LABCELL_X42_Y26_N27        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                      ; MLABCELL_X47_Y9_N36        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                      ; MLABCELL_X47_Y9_N45        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                      ; MLABCELL_X47_Y9_N0         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                      ; MLABCELL_X47_Y9_N39        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode223w[2]~0                                                                                                                                                                                      ; LABCELL_X42_Y26_N0         ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode236w[2]~0                                                                                                                                                                                      ; LABCELL_X42_Y26_N39        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode244w[2]~0                                                                                                                                                                                      ; LABCELL_X42_Y26_N45        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|decode_8la:decode3|w_anode252w[2]~0                                                                                                                                                                                      ; LABCELL_X42_Y26_N48        ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_L                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14                   ; 1354    ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Reset_L                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14                   ; 101     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Clock                                                                                                                                                                                                                                                                              ; FF_X24_Y78_N8              ; 12      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3              ; 179     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X0_Y2_N3              ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                ; FF_X1_Y2_N59               ; 24      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                     ; LABCELL_X2_Y3_N21          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1        ; LABCELL_X2_Y2_N48          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                          ; FF_X2_Y2_N44               ; 18      ; Async. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                        ; MLABCELL_X3_Y2_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                          ; FF_X2_Y2_N53               ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~2                          ; LABCELL_X7_Y2_N18          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                   ; MLABCELL_X3_Y2_N9          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~1      ; LABCELL_X2_Y3_N9           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~1 ; MLABCELL_X3_Y2_N45         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]     ; FF_X3_Y3_N41               ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]    ; FF_X1_Y2_N44               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]     ; FF_X1_Y3_N32               ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0              ; MLABCELL_X3_Y3_N42         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                    ; FF_X3_Y3_N32               ; 71      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                  ; MLABCELL_X3_Y2_N21         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 3983    ; Global Clock         ; GCLK7            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 15      ; Global Clock         ; GCLK4            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 17      ; Global Clock         ; GCLK1            ; --                        ;
; ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X0_Y22_N1 ; 139     ; Global Clock         ; GCLK3            ; --                        ;
; Reset_L                                                                           ; PIN_AA14                   ; 1354    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0|altsyncram_nvj1:auto_generated|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 4            ; 64           ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 64                          ; 4                           ; 64                          ; 4                           ; 256                 ; 1           ; 0     ; None                        ; M10K_X58_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0|altsyncram_hvj1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None                        ; M10K_X58_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:length_fifo_rtl_0|altsyncram_nvj1:auto_generated|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 4            ; 64           ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 64                          ; 4                           ; 64                          ; 4                           ; 256                 ; 1           ; 0     ; None                        ; M10K_X76_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|altsyncram:overrun_info_rtl_0|altsyncram_hvj1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None                        ; M10K_X76_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage               ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:rfifo|altsyncram:mem_rtl_0|altsyncram_edi1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                        ; M10K_X49_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; IIC_SPI_Interface:inst32|simple_spi_top:inst1|fifo4:wfifo|altsyncram:mem_rtl_0|altsyncram_edi1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0     ; None                        ; M10K_X49_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_uvj1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None                        ; M10K_X26_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_uvj1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None                        ; M10K_X26_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_uvj1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None                        ; M10K_X26_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_uvj1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 16           ; 17           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 272    ; 17                          ; 16                          ; 17                          ; 16                          ; 272                 ; 1           ; 0     ; None                        ; M10K_X26_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; OnChipROM16KWords:inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_ts44:auto_generated|altsyncram_8i53:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 16384                       ; 16                          ; 16384                       ; 16                          ; 262144              ; 32          ; 0     ; ../Assignment3.mif          ; M10K_X5_Y4_N0, M10K_X5_Y6_N0, M10K_X14_Y13_N0, M10K_X14_Y12_N0, M10K_X5_Y7_N0, M10K_X5_Y8_N0, M10K_X14_Y1_N0, M10K_X14_Y3_N0, M10K_X5_Y12_N0, M10K_X5_Y11_N0, M10K_X5_Y14_N0, M10K_X5_Y13_N0, M10K_X14_Y6_N0, M10K_X14_Y5_N0, M10K_X5_Y5_N0, M10K_X5_Y3_N0, M10K_X5_Y1_N0, M10K_X14_Y2_N0, M10K_X14_Y8_N0, M10K_X14_Y7_N0, M10K_X14_Y10_N0, M10K_X14_Y9_N0, M10K_X26_Y2_N0, M10K_X5_Y2_N0, M10K_X26_Y4_N0, M10K_X14_Y4_N0, M10K_X14_Y16_N0, M10K_X14_Y15_N0, M10K_X14_Y11_N0, M10K_X14_Y14_N0, M10K_X5_Y10_N0, M10K_X5_Y9_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X58_Y25_N0, M10K_X69_Y28_N0, M10K_X49_Y28_N0, M10K_X49_Y33_N0, M10K_X76_Y26_N0, M10K_X76_Y23_N0, M10K_X58_Y30_N0, M10K_X49_Y30_N0, M10K_X69_Y24_N0, M10K_X49_Y20_N0, M10K_X58_Y24_N0, M10K_X49_Y21_N0, M10K_X49_Y24_N0, M10K_X76_Y27_N0, M10K_X76_Y24_N0, M10K_X49_Y34_N0, M10K_X76_Y25_N0, M10K_X49_Y35_N0, M10K_X69_Y25_N0, M10K_X49_Y25_N0, M10K_X49_Y32_N0, M10K_X49_Y36_N0, M10K_X69_Y30_N0, M10K_X58_Y36_N0, M10K_X58_Y26_N0, M10K_X49_Y29_N0, M10K_X58_Y29_N0, M10K_X69_Y29_N0, M10K_X49_Y13_N0, M10K_X58_Y13_N0, M10K_X41_Y18_N0, M10K_X49_Y16_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X41_Y22_N0, M10K_X69_Y27_N0, M10K_X14_Y25_N0, M10K_X26_Y25_N0, M10K_X38_Y25_N0, M10K_X26_Y26_N0, M10K_X14_Y24_N0, M10K_X26_Y21_N0, M10K_X41_Y39_N0, M10K_X41_Y33_N0, M10K_X41_Y24_N0, M10K_X41_Y36_N0, M10K_X38_Y21_N0, M10K_X38_Y35_N0, M10K_X14_Y32_N0, M10K_X38_Y23_N0, M10K_X41_Y40_N0, M10K_X38_Y30_N0, M10K_X26_Y41_N0, M10K_X38_Y38_N0, M10K_X41_Y21_N0, M10K_X41_Y35_N0, M10K_X41_Y42_N0, M10K_X41_Y23_N0, M10K_X38_Y40_N0, M10K_X26_Y40_N0, M10K_X49_Y38_N0, M10K_X38_Y32_N0, M10K_X41_Y38_N0, M10K_X26_Y37_N0, M10K_X38_Y29_N0, M10K_X41_Y27_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X49_Y9_N0, M10K_X41_Y6_N0, M10K_X41_Y5_N0, M10K_X41_Y9_N0, M10K_X41_Y37_N0, M10K_X69_Y5_N0, M10K_X69_Y23_N0, M10K_X41_Y11_N0, M10K_X76_Y6_N0, M10K_X58_Y12_N0, M10K_X58_Y4_N0, M10K_X69_Y2_N0, M10K_X58_Y35_N0, M10K_X69_Y18_N0, M10K_X58_Y14_N0, M10K_X76_Y20_N0, M10K_X69_Y31_N0, M10K_X69_Y6_N0, M10K_X58_Y23_N0, M10K_X69_Y20_N0, M10K_X76_Y22_N0, M10K_X69_Y17_N0, M10K_X41_Y8_N0, M10K_X76_Y19_N0, M10K_X76_Y18_N0, M10K_X69_Y14_N0, M10K_X69_Y12_N0, M10K_X76_Y15_N0, M10K_X58_Y20_N0, M10K_X49_Y10_N0, M10K_X58_Y6_N0, M10K_X58_Y18_N0            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X14_Y21_N0, M10K_X69_Y26_N0, M10K_X26_Y23_N0, M10K_X26_Y22_N0, M10K_X26_Y32_N0, M10K_X38_Y20_N0, M10K_X38_Y12_N0, M10K_X14_Y23_N0, M10K_X26_Y18_N0, M10K_X38_Y16_N0, M10K_X38_Y13_N0, M10K_X38_Y17_N0, M10K_X38_Y9_N0, M10K_X14_Y20_N0, M10K_X26_Y10_N0, M10K_X26_Y6_N0, M10K_X26_Y35_N0, M10K_X41_Y29_N0, M10K_X38_Y33_N0, M10K_X14_Y30_N0, M10K_X26_Y15_N0, M10K_X14_Y26_N0, M10K_X41_Y25_N0, M10K_X41_Y19_N0, M10K_X38_Y7_N0, M10K_X26_Y20_N0, M10K_X38_Y10_N0, M10K_X26_Y8_N0, M10K_X38_Y36_N0, M10K_X26_Y29_N0, M10K_X38_Y28_N0, M10K_X38_Y24_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X41_Y17_N0, M10K_X38_Y15_N0, M10K_X41_Y16_N0, M10K_X41_Y15_N0, M10K_X41_Y7_N0, M10K_X49_Y6_N0, M10K_X41_Y12_N0, M10K_X58_Y5_N0, M10K_X49_Y1_N0, M10K_X69_Y9_N0, M10K_X58_Y9_N0, M10K_X49_Y5_N0, M10K_X49_Y2_N0, M10K_X38_Y11_N0, M10K_X58_Y17_N0, M10K_X41_Y10_N0, M10K_X58_Y8_N0, M10K_X58_Y2_N0, M10K_X49_Y22_N0, M10K_X76_Y10_N0, M10K_X58_Y1_N0, M10K_X69_Y3_N0, M10K_X76_Y9_N0, M10K_X58_Y7_N0, M10K_X49_Y15_N0, M10K_X69_Y13_N0, M10K_X58_Y19_N0, M10K_X69_Y16_N0, M10K_X38_Y18_N0, M10K_X49_Y12_N0, M10K_X49_Y8_N0, M10K_X76_Y14_N0                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst6|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM            ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X14_Y27_N0, M10K_X38_Y27_N0, M10K_X49_Y26_N0, M10K_X58_Y28_N0, M10K_X38_Y26_N0, M10K_X38_Y31_N0, M10K_X26_Y30_N0, M10K_X26_Y33_N0, M10K_X49_Y27_N0, M10K_X38_Y39_N0, M10K_X38_Y34_N0, M10K_X26_Y38_N0, M10K_X49_Y23_N0, M10K_X58_Y31_N0, M10K_X41_Y34_N0, M10K_X58_Y34_N0, M10K_X41_Y20_N0, M10K_X38_Y19_N0, M10K_X26_Y28_N0, M10K_X14_Y22_N0, M10K_X41_Y31_N0, M10K_X38_Y42_N0, M10K_X26_Y27_N0, M10K_X26_Y39_N0, M10K_X49_Y31_N0, M10K_X49_Y40_N0, M10K_X26_Y31_N0, M10K_X49_Y39_N0, M10K_X26_Y34_N0, M10K_X38_Y37_N0, M10K_X41_Y32_N0, M10K_X26_Y36_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM             ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X41_Y13_N0, M10K_X49_Y11_N0, M10K_X58_Y11_N0, M10K_X58_Y33_N0, M10K_X41_Y28_N0, M10K_X49_Y17_N0, M10K_X76_Y21_N0, M10K_X58_Y22_N0, M10K_X76_Y8_N0, M10K_X69_Y19_N0, M10K_X49_Y14_N0, M10K_X58_Y21_N0, M10K_X58_Y32_N0, M10K_X69_Y21_N0, M10K_X49_Y19_N0, M10K_X58_Y27_N0, M10K_X41_Y14_N0, M10K_X76_Y17_N0, M10K_X69_Y11_N0, M10K_X76_Y11_N0, M10K_X76_Y13_N0, M10K_X76_Y4_N0, M10K_X69_Y22_N0, M10K_X69_Y15_N0, M10K_X69_Y8_N0, M10K_X69_Y7_N0, M10K_X76_Y12_N0, M10K_X49_Y7_N0, M10K_X49_Y18_N0, M10K_X69_Y10_N0, M10K_X58_Y16_N0, M10K_X58_Y10_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; OnChipRam256kbyte:inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_ba04:auto_generated|ALTSYNCRAM             ; AUTO ; Single Port      ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32          ; 0     ; None                        ; M10K_X41_Y2_N0, M10K_X41_Y4_N0, M10K_X26_Y5_N0, M10K_X41_Y1_N0, M10K_X26_Y24_N0, M10K_X38_Y3_N0, M10K_X26_Y3_N0, M10K_X38_Y1_N0, M10K_X41_Y30_N0, M10K_X38_Y14_N0, M10K_X26_Y14_N0, M10K_X26_Y19_N0, M10K_X38_Y22_N0, M10K_X14_Y29_N0, M10K_X69_Y4_N0, M10K_X38_Y8_N0, M10K_X38_Y5_N0, M10K_X14_Y28_N0, M10K_X38_Y41_N0, M10K_X14_Y17_N0, M10K_X26_Y17_N0, M10K_X14_Y19_N0, M10K_X41_Y41_N0, M10K_X26_Y16_N0, M10K_X41_Y3_N0, M10K_X41_Y26_N0, M10K_X58_Y3_N0, M10K_X26_Y7_N0, M10K_X38_Y6_N0, M10K_X38_Y2_N0, M10K_X38_Y4_N0, M10K_X26_Y1_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 24           ; 64           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 1536   ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1           ; 0     ; ColourPallette_2PortRam.mif ; M10K_X26_Y80_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Grounded Input Enables               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 24,240 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 595 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 9,517 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,742 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,080 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,374 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 1,345 / 12,676 ( 11 % )   ;
; R14/C12 interconnect drivers                ; 1,674 / 20,720 ( 8 % )    ;
; R3 interconnects                            ; 12,819 / 130,992 ( 10 % ) ;
; R6 interconnects                            ; 18,679 / 266,960 ( 7 % )  ;
; Spine clocks                                ; 25 / 360 ( 7 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 238          ; 18           ; 238          ; 0            ; 0            ; 247       ; 238          ; 0            ; 247       ; 247       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 9            ; 229          ; 9            ; 247          ; 247          ; 0         ; 9            ; 247          ; 0         ; 0         ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 245          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ; 247          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RS232_TxData        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusOut[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DataBusIn[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sck_o               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mosi_o              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Can0_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Can1_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPUClock            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dtack_L             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RomSelect_H         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RamSelect_H         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DramRamSelect_H     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IOSelect_H          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GraphicsSelect_L    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CanBusSelect_H      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BG_L                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ResetOut            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DramDtack_L         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AS_L                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UDS_L               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LDS_L               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RW                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_E               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Contrast_DE1    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[31]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[30]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[29]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[28]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[27]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[26]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[25]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[24]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[23]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[22]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AddressBus[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_STATE[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_STATE[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_STATE[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_STATE[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_STATE[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_Data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SSN_O[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SCL                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDA                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset_L             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRQ2_L              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRQ4_L              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TraceRequest_L      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; miso_i              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Can0_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Can1_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS232_RxData        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                               ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                            ; Destination Clock(s)                                                       ; Delay Added in ns ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
; inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3765.6            ;
; altera_reserved_tck                                                        ; altera_reserved_tck                                                        ; 698.7             ;
; inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; 246.4             ;
; I/O                                                                        ; inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk ; 99.9              ;
+----------------------------------------------------------------------------+----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                            ; Destination Register                                                         ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
; DRAM_DQ[6]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[6]                       ; 6.612             ;
; DRAM_DQ[3]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[3]                       ; 6.597             ;
; DRAM_DQ[2]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[2]                       ; 6.582             ;
; DRAM_DQ[12]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[12]                      ; 6.326             ;
; DRAM_DQ[9]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[9]                       ; 6.314             ;
; DRAM_DQ[10]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[10]                      ; 6.279             ;
; DRAM_DQ[4]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[4]                       ; 6.268             ;
; DRAM_DQ[1]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[1]                       ; 6.251             ;
; DRAM_DQ[14]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[14]                      ; 6.245             ;
; DRAM_DQ[7]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[7]                       ; 6.234             ;
; DRAM_DQ[0]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[0]                       ; 6.193             ;
; DRAM_DQ[13]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[13]                      ; 6.191             ;
; DRAM_DQ[8]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[8]                       ; 6.164             ;
; DRAM_DQ[11]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[11]                      ; 6.008             ;
; DRAM_DQ[5]                                                                                                 ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[5]                       ; 5.837             ;
; DRAM_DQ[15]                                                                                                ; Dram:inst2|M68kDramController_Verilog:inst1|DataOut[15]                      ; 5.768             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_id1                                                        ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 4.537             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_id1                                                        ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 4.316             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_cnt2[2]                                              ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 4.028             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_rtr1                                                       ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.957             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_ide                                                        ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.957             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_id2                                                        ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.957             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_rtr2                                                       ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.957             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_stuff_cnt[2]                                              ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok         ; 3.462             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_rtr1                                                       ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 3.445             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_ide                                                        ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 3.445             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_id2                                                        ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 3.445             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_rtr2                                                       ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 3.445             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_cnt2[0]                                              ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.444             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|overload_cnt2[1]                                              ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked               ; 3.441             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_stuff_cnt[1]                                              ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok         ; 3.407             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|bit_stuff_cnt[0]                                              ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok         ; 3.390             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt_en                                              ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 3.347             ;
; OnChipIO:inst8|Timer:Timer7|TheTimer[12]                                                                   ; OnChipIO:inst8|Timer:Timer7|TheTimer[12]                                     ; 3.331             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|arbitration_lost                                              ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 3.318             ;
; OnChipIO:inst8|Timer:Timer7|TheTimer[2]                                                                    ; OnChipIO:inst8|Timer:Timer7|TheTimer[12]                                     ; 3.313             ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|clk_en_q                                                      ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 3.296             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_inter                                                      ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 3.273             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[1]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 3.200             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[0]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 3.123             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_crc                                                        ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|tx_next_sp                      ; 3.115             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|transmitter                                                   ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 3.110             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[4]                                                  ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit_q                   ; 3.109             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|seg2                                                          ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 3.034             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|clk_en_q                                                      ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 3.019             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sample_point                                                  ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_acf:i_can_acf|id_ok         ; 2.999             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_crc:i_can_crc_rx|crc[7]                                   ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|tx_next_sp                      ; 2.985             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[2]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[3]                   ; 2.985             ;
; OnChipIO:inst8|Timer:Timer6|TheTimer[5]                                                                    ; OnChipIO:inst8|Timer:Timer6|TheTimer[4]                                      ; 2.983             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|error_cnt2[1]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.955             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_crc                                                        ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|tx_next_sp                      ; 2.953             ;
; OnChipIO:inst8|Timer:Timer1|TheTimer[13]                                                                   ; OnChipIO:inst8|Timer:Timer1|TheTimer[13]                                     ; 2.945             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit                                                   ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit_q                   ; 2.935             ;
; OnChipIO:inst8|Timer:Timer1|TheTimer[1]                                                                    ; OnChipIO:inst8|Timer:Timer1|TheTimer[13]                                     ; 2.916             ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_1_REG|data_out[6]         ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 2.916             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                                                  ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 2.914             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|rx_idle                                                       ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 2.913             ;
; CanBus:inst5|can_top:inst1|rx_sync                                                                         ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 2.913             ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|sampled_bit                                                   ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 2.913             ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|hard_sync_blocked                                             ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 2.913             ;
; OnChipIO:inst8|Timer:Timer6|TheTimer[8]                                                                    ; OnChipIO:inst8|Timer:Timer6|TheTimer[4]                                      ; 2.912             ;
; OnChipIO:inst8|Timer:Timer1|TheTimer[6]                                                                    ; OnChipIO:inst8|Timer:Timer1|TheTimer[13]                                     ; 2.898             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|transmitter                                                   ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.897             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[11]                                             ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[30]              ; 2.896             ;
; OnChipIO:inst8|Timer:Timer5|TheTimer[5]                                                                    ; OnChipIO:inst8|Timer:Timer5|TheTimer[15]                                     ; 2.895             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[1]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[3]                   ; 2.891             ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register:BUS_TIMING_1_REG|data_out[4]         ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 2.891             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|error_cnt2[2]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.888             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|error_cnt2[0]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.877             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[5]                                          ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_busy               ; 2.877             ;
; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[0]                                                  ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|quant_cnt[2]                    ; 2.876             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[11]                                         ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_busy               ; 2.873             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_mask[9]                                          ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|movem_busy               ; 2.866             ;
; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|seg2                                                          ; CanBus:inst5|can_top:inst1|can_btl:i_can_btl|quant_cnt[2]                    ; 2.865             ;
; OnChipIO:inst8|Timer:Timer6|TheTimer[0]                                                                    ; OnChipIO:inst8|Timer:Timer6|TheTimer[4]                                      ; 2.864             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|data_cnt[2]                                                   ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo~5      ; 2.823             ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:CLOCK_DIVIDER_REG_7|data_out[0] ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.818             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[0]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[3]                   ; 2.802             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[2]                               ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[1] ; 2.800             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[3]                               ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[1] ; 2.795             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[8]                                              ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|TG68_PC[30]              ; 2.794             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[2]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|tx_err_cnt[4]                   ; 2.792             ;
; CanBus:inst5|can_top:inst2|rx_sync                                                                         ; CanBus:inst5|can_top:inst2|can_btl:i_can_btl|sampled_bit_q                   ; 2.783             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[12]                                             ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                     ; 2.780             ;
; OnChipIO:inst8|Timer:Timer5|TheTimer[6]                                                                    ; OnChipIO:inst8|Timer:Timer5|TheTimer[15]                                     ; 2.773             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.bra1                                       ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_write_back          ; 2.771             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[1]                               ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[1] ; 2.767             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[5]                               ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|can_fifo:i_can_fifo|fifo_cnt[1] ; 2.764             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[13]                                             ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                     ; 2.758             ;
; CanBus:inst5|can_top:inst2|can_registers:i_can_registers|can_register_asyn:MODE_REG_EXT|data_out[0]        ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.733             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[15]                                             ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                     ; 2.726             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|SVmode                                                 ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|stop                     ; 2.724             ;
; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[4]                                              ; M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|exec_ADD                 ; 2.724             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[7]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.717             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt[2]                                              ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt_tx[0]             ; 2.709             ;
; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[8]                                                 ; CanBus:inst5|can_top:inst2|can_bsp:i_can_bsp|rx_err_cnt[5]                   ; 2.705             ;
; Dram:inst2|M68kDramController_Verilog:inst1|NOP_count[2]                                                   ; Dram:inst2|M68kDramController_Verilog:inst1|Refresh_count[2]                 ; 2.690             ;
; Dram:inst2|M68kDramController_Verilog:inst1|Timer[3]                                                       ; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.wait_CAS            ; 2.685             ;
; Dram:inst2|M68kDramController_Verilog:inst1|Timer[4]                                                       ; Dram:inst2|M68kDramController_Verilog:inst1|CurrentState.wait_CAS            ; 2.683             ;
; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt[1]                                              ; CanBus:inst5|can_top:inst1|can_bsp:i_can_bsp|bit_stuff_cnt_tx[0]             ; 2.680             ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "MC68K"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|Z_error -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 350
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[6] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 621
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[8] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 621
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|opcode[15] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 621
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.trap1 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int2 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.rte -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int1 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int3 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.trap2 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.int4 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.trap3 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node M68000CPU:inst17|TG68:inst|TG68_fast:TG68_fast_inst|micro_state.nop -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/TG68_fast.vhd Line: 358
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|H_Sync_out -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/GraphicsLCD_Controller_verilog.v Line: 8
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Sync_out -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/GraphicsLCD_Controller_verilog.v Line: 8
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_CAS_L -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 29
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_RAS_L -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 28
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_WE_L -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 30
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node IIC_SPI_Interface:inst32|simple_spi_top:inst1|sck_o -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/simple_spi_top.v Line: 241
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node IIC_SPI_Interface:inst32|simple_spi_top:inst1|treg[7] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/simple_spi_top.v Line: 425
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|Dtack_L -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 35
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[12] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[11] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[10] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[9] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[8] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[7] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[6] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[5] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[4] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[3] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[2] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[1] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_Addr[0] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_BA[1] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Dram:inst2|M68kDramController_Verilog:inst1|SDram_BA[0] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/M68kDramController_Verilog.v Line: 166
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|H_Data_On -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/GraphicsLCD_Controller_verilog.v Line: 95
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Data_On -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/GraphicsLCD_Controller_verilog.v Line: 95
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[7] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a7~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 269
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[6] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a6~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 236
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[5] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a5~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 203
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[4] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a4~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 170
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[3] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a3~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 137
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[2] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a2~portb_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 104
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~PORTADATAOUT0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|q_b[1] -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 34
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~porta_we_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~portb_re_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~porta_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~portb_address_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~porta_datain_reg0 -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Warning (176047): Ignored Global Signal option from source node Clk_50Mhz to destination node Video_Controller800x480:inst1|ColourPallette_2PortRam:inst3|altsyncram:altsyncram_component|altsyncram_b634:auto_generated|ram_block1a1~porta_memory_reg -- source does not feed directly to destination File: C:/M68kV6.0 - 800by480/db/altsyncram_b634.tdf Line: 71
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 243 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3848 fanout uses global clock CLKCTRL_G7
    Info (11162): ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 15 fanout uses global clock CLKCTRL_G4
    Info (11162): ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 62 fanout uses global clock CLKCTRL_G1
    Info (11162): ClockGen:inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 135 fanout uses global clock CLKCTRL_G3
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): Reset_L~inputCLKENA0 with 1218 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver Reset_L~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad Reset_L is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'M68k.sdc'
Warning (332174): Ignored filter at M68k.sdc(10): CLOCK2_50 could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 10
Warning (332049): Ignored create_clock at M68k.sdc(10): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 10
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 10
Warning (332174): Ignored filter at M68k.sdc(11): CLOCK3_50 could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 11
Warning (332049): Ignored create_clock at M68k.sdc(11): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 11
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 11
Warning (332174): Ignored filter at M68k.sdc(12): CLOCK4_50 could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 12
Warning (332049): Ignored create_clock at M68k.sdc(12): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 12
    Info (332050): create_clock -period 20 [get_ports CLOCK4_50] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 12
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at M68k.sdc(19): TD_CLK27 could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 19
Warning (332049): Ignored create_clock at M68k.sdc(19): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 19
    Info (332050): create_clock -period "27 MHz"  -name tv_27m [get_ports TD_CLK27] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 19
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst7|clockgen_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -duty_cycle 50.00 -name {inst7|clockgen_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {inst7|clockgen_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -duty_cycle 50.00 -name {inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 6 -phase 180.00 -duty_cycle 50.00 -name {inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk} {inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at M68k.sdc(61): TD_DATA* could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 61
Warning (332174): Ignored filter at M68k.sdc(61): tv_27m could not be matched with a clock File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(61): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 61
    Info (332050): set_input_delay -max -clock tv_27m 3.692 [get_ports TD_DATA*] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(61): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 61
Warning (332049): Ignored set_input_delay at M68k.sdc(62): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 62
    Info (332050): set_input_delay -min -clock tv_27m 2.492 [get_ports TD_DATA*] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 62
Warning (332049): Ignored set_input_delay at M68k.sdc(62): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 62
Warning (332174): Ignored filter at M68k.sdc(63): TD_HS could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(63): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 63
    Info (332050): set_input_delay -max -clock tv_27m 3.654 [get_ports TD_HS] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(63): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 63
Warning (332049): Ignored set_input_delay at M68k.sdc(64): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 64
    Info (332050): set_input_delay -min -clock tv_27m 2.454 [get_ports TD_HS] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 64
Warning (332049): Ignored set_input_delay at M68k.sdc(64): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 64
Warning (332174): Ignored filter at M68k.sdc(65): TD_VS could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(65): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 65
    Info (332050): set_input_delay -max -clock tv_27m 3.656 [get_ports TD_VS] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(65): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 65
Warning (332049): Ignored set_input_delay at M68k.sdc(66): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 66
    Info (332050): set_input_delay -min -clock tv_27m 2.456 [get_ports TD_VS] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 66
Warning (332049): Ignored set_input_delay at M68k.sdc(66): Argument -clock is not an object ID File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 66
Warning (332174): Ignored filter at M68k.sdc(98): VGA_BLANK could not be matched with a port File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 98
Warning (332049): Ignored set_output_delay at M68k.sdc(98): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 98
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 98
Warning (332049): Ignored set_output_delay at M68k.sdc(99): Argument <targets> is an empty collection File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 99
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK] File: C:/M68kV6.0 - 800by480/M68k.sdc Line: 99
Warning (332060): Node: IIC_SPI_Interface:inst32|inst4 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register IIC_SPI_Interface:inst32|simple_spi_top:inst1|prdata_o[2] is being clocked by IIC_SPI_Interface:inst32|inst4
Warning (332060): Node: Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Sync_out is being clocked by Video_Controller800x480:inst1|GraphicsLCD_Controller_Verilog:inst5|V_Clock
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   62.500 altera_reserved_tck
    Info (332111):   10.000     clk_dram
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 inst7|clockgen_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 inst7|clockgen_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   33.333 inst7|clockgen_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 inst7|clockgen_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 inst7|clockgen_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk
Warning (128008): Can't perform fitting netlist optimizations during fast fit compilation
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type I/O output buffer
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:34
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170089): 4e+03 ns of routing delay (approximately 2.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (11888): Total time spent on timing analysis during the Fitter is 9.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:18
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/M68kV6.0 - 800by480/MC68K.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 143 warnings
    Info: Peak virtual memory: 8407 megabytes
    Info: Processing ended: Mon Apr 04 22:42:22 2022
    Info: Elapsed time: 00:02:39
    Info: Total CPU time (on all processors): 00:17:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/M68kV6.0 - 800by480/MC68K.fit.smsg.


