TimeQuest Timing Analyzer report for Lab5
Sat Feb 14 17:18:13 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clk'
 27. Slow 1200mV 0C Model Hold: 'Clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clk'
 40. Fast 1200mV 0C Model Hold: 'Clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Lab5                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.47 MHz ; 224.47 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.455 ; -43.394            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.404 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -47.975                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                            ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.455 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.376      ;
; -3.453 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.374      ;
; -3.312 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.233      ;
; -3.299 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.220      ;
; -3.269 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.190      ;
; -3.134 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 4.055      ;
; -2.998 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.919      ;
; -2.805 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.724      ;
; -2.705 ; shift_reg_8:A_reg|R[3]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.625      ;
; -2.680 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.599      ;
; -2.565 ; shift_reg_8:A_reg|R[4]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.485      ;
; -2.496 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.416      ;
; -2.496 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.416      ;
; -2.486 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.407      ;
; -2.486 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.407      ;
; -2.486 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.407      ;
; -2.486 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.407      ;
; -2.486 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.407      ;
; -2.341 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.261      ;
; -2.341 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.261      ;
; -2.336 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.257      ;
; -2.336 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.257      ;
; -2.336 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.257      ;
; -2.336 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.257      ;
; -2.336 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.257      ;
; -2.301 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.219      ;
; -2.301 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.219      ;
; -2.291 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.210      ;
; -2.291 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.210      ;
; -2.291 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.210      ;
; -2.291 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.210      ;
; -2.291 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.210      ;
; -2.196 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.116      ;
; -2.196 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.116      ;
; -2.186 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.107      ;
; -2.186 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.107      ;
; -2.186 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.107      ;
; -2.186 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.107      ;
; -2.186 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.107      ;
; -2.180 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.100      ;
; -2.180 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 3.100      ;
; -2.170 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.091      ;
; -2.170 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.091      ;
; -2.170 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.091      ;
; -2.170 ; control:control_module|counter_cur.E1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.091      ;
; -2.170 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.091      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.134 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 3.055      ;
; -2.074 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.080     ; 2.992      ;
; -2.023 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.943      ;
; -2.023 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.943      ;
; -2.014 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.934      ;
; -2.014 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.934      ;
; -2.013 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.934      ;
; -2.013 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.934      ;
; -2.013 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.934      ;
; -2.013 ; control:control_module|counter_cur.B1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.934      ;
; -2.013 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.934      ;
; -2.004 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.925      ;
; -2.004 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.925      ;
; -2.004 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.925      ;
; -2.004 ; control:control_module|counter_cur.C1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.925      ;
; -2.004 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.925      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.993 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.914      ;
; -1.989 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.908      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.909 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.079     ; 2.828      ;
; -1.878 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.798      ;
; -1.878 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.078     ; 2.798      ;
; -1.868 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.789      ;
; -1.868 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.789      ;
; -1.868 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.789      ;
; -1.868 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.789      ;
; -1.868 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.789      ;
; -1.837 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.758      ;
; -1.837 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.758      ;
; -1.837 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.758      ;
; -1.837 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.077     ; 2.758      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.437 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.438 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.703      ;
; 0.487 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.752      ;
; 0.575 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.841      ;
; 0.594 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.859      ;
; 0.599 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.865      ;
; 0.600 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.865      ;
; 0.604 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.869      ;
; 0.609 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.874      ;
; 0.610 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.875      ;
; 0.617 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.882      ;
; 0.637 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.902      ;
; 0.651 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.078      ; 0.915      ;
; 0.661 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.664 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.930      ;
; 0.667 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.932      ;
; 0.673 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.938      ;
; 0.674 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.675 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.940      ;
; 0.688 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.954      ;
; 0.714 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 0.979      ;
; 0.780 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.045      ;
; 0.785 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.050      ;
; 0.787 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.052      ;
; 0.791 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.056      ;
; 0.797 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.819 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.084      ;
; 0.827 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.092      ;
; 0.846 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.112      ;
; 0.858 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.123      ;
; 0.892 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.159      ;
; 0.935 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.200      ;
; 1.006 ; shift_reg_8:A_reg|R[6]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.271      ;
; 1.014 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.281      ;
; 1.045 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.308      ;
; 1.067 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.332      ;
; 1.125 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.297 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.565      ;
; 1.333 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.599      ;
; 1.333 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.599      ;
; 1.340 ; shift_reg_8:A_reg|R[5]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.605      ;
; 1.380 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.648      ;
; 1.381 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.647      ;
; 1.381 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.647      ;
; 1.398 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.399 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.666      ;
; 1.400 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.667      ;
; 1.401 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.668      ;
; 1.402 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.402 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.407 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.675      ;
; 1.408 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.675      ;
; 1.409 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.676      ;
; 1.409 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.676      ;
; 1.410 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.677      ;
; 1.417 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.685      ;
; 1.435 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.702      ;
; 1.436 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.703      ;
; 1.436 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.703      ;
; 1.437 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.704      ;
; 1.444 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.712      ;
; 1.478 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.746      ;
; 1.492 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.760      ;
; 1.499 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.764      ;
; 1.548 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.816      ;
; 1.549 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.817      ;
; 1.549 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.817      ;
; 1.550 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.818      ;
; 1.550 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.818      ;
; 1.551 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.819      ;
; 1.561 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.827      ;
; 1.628 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.896      ;
; 1.642 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.910      ;
; 1.656 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.923      ;
; 1.685 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.951      ;
; 1.685 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.951      ;
; 1.690 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.958      ;
; 1.695 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.963      ;
; 1.696 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.964      ;
; 1.696 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.964      ;
; 1.697 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.965      ;
; 1.697 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.965      ;
; 1.697 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.965      ;
; 1.718 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.985      ;
; 1.719 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.986      ;
; 1.719 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.986      ;
; 1.720 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.987      ;
; 1.722 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.990      ;
; 1.723 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.991      ;
; 1.723 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.991      ;
; 1.724 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.992      ;
; 1.724 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.992      ;
; 1.724 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.992      ;
; 1.727 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.995      ;
; 1.733 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.999      ;
; 1.745 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 2.011      ;
; 1.745 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 2.011      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; X                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; X                                       ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; X                                       ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 4.215 ; 4.634 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.646 ; 1.995 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.551 ; 4.882 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.937 ; 4.262 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.551 ; 4.813 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 4.075 ; 4.484 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 4.424 ; 4.882 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 4.072 ; 4.562 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.785 ; 4.158 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.523 ; 3.849 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 2.095 ; 2.459 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.960 ; -2.346 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.178 ; -1.524 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.982 ; -1.311 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -1.138 ; -1.448 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -1.454 ; -1.752 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -1.169 ; -1.482 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -1.305 ; -1.633 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -1.127 ; -1.454 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -1.250 ; -1.593 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -1.466 ; -1.749 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.982 ; -1.311 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.387  ; 8.338  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.381  ; 8.319  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.328  ; 8.278  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.863  ; 7.793  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.976  ; 7.873  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.387  ; 8.338  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.058  ; 8.000  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.216  ; 8.252  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.170 ; 11.132 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.228  ; 9.178  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.009  ; 8.979  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.170 ; 11.132 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.274  ; 9.185  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.159  ; 9.129  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.358  ; 9.290  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.000  ; 9.130  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 12.784 ; 12.820 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.598 ; 11.601 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.019 ; 11.087 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 10.847 ; 10.875 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 10.020 ; 10.019 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.557 ; 10.476 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 12.784 ; 12.820 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 11.610 ; 11.725 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.031 ; 9.937  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.576  ; 9.458  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.676  ; 8.641  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.323  ; 8.318  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.718  ; 8.607  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.901  ; 7.793  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.267  ; 9.352  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 10.031 ; 9.937  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 13.714 ; 13.714 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.906  ; 6.857  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.517  ; 7.458  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.513  ; 7.477  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 6.906  ; 6.889  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 6.952  ; 6.857  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.537  ; 7.476  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.203  ; 7.147  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.352  ; 7.430  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 8.149  ; 8.134  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.369  ; 8.271  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.149  ; 8.134  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.234 ; 10.221 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.373  ; 8.278  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.306  ; 8.208  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.497  ; 8.383  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.179  ; 8.270  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 9.089  ; 9.088  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.853 ; 10.865 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.350 ; 10.527 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 10.132 ; 10.180 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.089  ; 9.088  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.621  ; 9.508  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.853 ; 11.834 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.618 ; 10.767 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 7.110  ; 7.038  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.698  ; 8.597  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.889  ; 7.865  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.575  ; 7.503  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.882  ; 7.813  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.110  ; 7.038  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.511  ; 8.551  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.183  ; 9.152  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 13.212 ; 13.210 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.34 MHz ; 247.34 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -3.043 ; -37.478           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.355 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -47.975                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                             ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.043 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.973      ;
; -3.037 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.967      ;
; -2.908 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.838      ;
; -2.906 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.836      ;
; -2.876 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.806      ;
; -2.775 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.705      ;
; -2.695 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.625      ;
; -2.413 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.342      ;
; -2.341 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.270      ;
; -2.329 ; shift_reg_8:A_reg|R[3]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.258      ;
; -2.262 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.191      ;
; -2.262 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.191      ;
; -2.251 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.181      ;
; -2.251 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.181      ;
; -2.251 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.181      ;
; -2.251 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.181      ;
; -2.251 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.181      ;
; -2.200 ; shift_reg_8:A_reg|R[4]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.129      ;
; -2.094 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.022      ;
; -2.094 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.071     ; 3.022      ;
; -2.089 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.018      ;
; -2.089 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.018      ;
; -2.083 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.012      ;
; -2.083 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.012      ;
; -2.083 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.012      ;
; -2.083 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.012      ;
; -2.083 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.012      ;
; -2.078 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.008      ;
; -2.078 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.008      ;
; -2.078 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.008      ;
; -2.078 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.008      ;
; -2.078 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 3.008      ;
; -1.976 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.905      ;
; -1.976 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.905      ;
; -1.965 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.895      ;
; -1.965 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.895      ;
; -1.965 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.895      ;
; -1.965 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.895      ;
; -1.965 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.895      ;
; -1.961 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.890      ;
; -1.961 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.890      ;
; -1.950 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.880      ;
; -1.950 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.880      ;
; -1.950 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.880      ;
; -1.950 ; control:control_module|counter_cur.E1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.880      ;
; -1.950 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.880      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.878 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.809      ;
; -1.820 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.749      ;
; -1.820 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.749      ;
; -1.809 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.739      ;
; -1.809 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.739      ;
; -1.809 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.739      ;
; -1.809 ; control:control_module|counter_cur.B1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.739      ;
; -1.809 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.739      ;
; -1.801 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.730      ;
; -1.801 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.730      ;
; -1.790 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.790 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.790 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.790 ; control:control_module|counter_cur.C1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.790 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.789 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.071     ; 2.717      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.710 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.640      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.705 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.636      ;
; -1.697 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.626      ;
; -1.676 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.605      ;
; -1.676 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.070     ; 2.605      ;
; -1.665 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.595      ;
; -1.665 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.595      ;
; -1.665 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.595      ;
; -1.665 ; control:control_module|counter_cur.F1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.595      ;
; -1.665 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.069     ; 2.595      ;
; -1.592 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.523      ;
; -1.592 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.523      ;
; -1.592 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.523      ;
; -1.592 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.068     ; 2.523      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.403 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.404 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.646      ;
; 0.447 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.689      ;
; 0.529 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.770      ;
; 0.547 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.789      ;
; 0.548 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.790      ;
; 0.550 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.791      ;
; 0.552 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.794      ;
; 0.556 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.798      ;
; 0.558 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.800      ;
; 0.565 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.807      ;
; 0.582 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.823      ;
; 0.602 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.843      ;
; 0.605 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.846      ;
; 0.607 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.848      ;
; 0.609 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.850      ;
; 0.610 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.851      ;
; 0.616 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.857      ;
; 0.616 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.857      ;
; 0.617 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.858      ;
; 0.630 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.871      ;
; 0.653 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.895      ;
; 0.724 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.966      ;
; 0.731 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.733 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.735 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.069      ; 0.975      ;
; 0.741 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.070      ; 0.982      ;
; 0.760 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.002      ;
; 0.767 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.009      ;
; 0.787 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.029      ;
; 0.795 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.035      ;
; 0.796 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.039      ;
; 0.857 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.098      ;
; 0.918 ; shift_reg_8:A_reg|R[6]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.159      ;
; 0.933 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.176      ;
; 0.957 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.069      ; 1.197      ;
; 0.973 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.215      ;
; 0.997 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.241      ;
; 1.153 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.180 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.423      ;
; 1.180 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.423      ;
; 1.222 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.222 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.226 ; shift_reg_8:A_reg|R[5]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.467      ;
; 1.234 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.478      ;
; 1.236 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.479      ;
; 1.237 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.480      ;
; 1.238 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.481      ;
; 1.239 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.482      ;
; 1.260 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.503      ;
; 1.260 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.503      ;
; 1.264 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.507      ;
; 1.265 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.265 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.508      ;
; 1.266 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.509      ;
; 1.267 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.308 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.552      ;
; 1.335 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.578      ;
; 1.336 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.579      ;
; 1.337 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.580      ;
; 1.337 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.580      ;
; 1.341 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.585      ;
; 1.353 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.597      ;
; 1.369 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.613      ;
; 1.373 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.614      ;
; 1.377 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.621      ;
; 1.378 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.622      ;
; 1.378 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.622      ;
; 1.379 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.623      ;
; 1.379 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.623      ;
; 1.380 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.624      ;
; 1.386 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.628      ;
; 1.467 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.710      ;
; 1.509 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.753      ;
; 1.516 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.760      ;
; 1.517 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.517 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.518 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.762      ;
; 1.518 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.762      ;
; 1.519 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.763      ;
; 1.524 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.542 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.784      ;
; 1.542 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.785      ;
; 1.542 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.785      ;
; 1.565 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.809      ;
; 1.578 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.821      ;
; 1.578 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.821      ;
; 1.592 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.835      ;
; 1.592 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.835      ;
; 1.593 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.836      ;
; 1.593 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.836      ;
; 1.594 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.594 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.594 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.594 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.594 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.837      ;
; 1.595 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.838      ;
; 1.596 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.840      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; X                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; X                                       ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; X                                       ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 3.783 ; 4.064 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.431 ; 1.654 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.072 ; 4.250 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.536 ; 3.739 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.072 ; 4.197 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 3.680 ; 3.892 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 3.999 ; 4.250 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 3.674 ; 3.962 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.420 ; 3.602 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.171 ; 3.328 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 1.872 ; 2.083 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.742 ; -1.971 ; Rise       ; Clk             ;
; Run          ; Clk        ; -1.015 ; -1.235 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.845 ; -1.055 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -0.982 ; -1.175 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -1.278 ; -1.452 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -1.016 ; -1.205 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -1.147 ; -1.343 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -0.971 ; -1.177 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -1.095 ; -1.299 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -1.301 ; -1.450 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.845 ; -1.055 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.556  ; 7.517  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.547  ; 7.505  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.530  ; 7.429  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.138  ; 7.008  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.185  ; 7.098  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.556  ; 7.517  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.245  ; 7.215  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.361  ; 7.489  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.074 ; 9.973  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.406  ; 8.228  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.147  ; 8.048  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.074 ; 9.973  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.381  ; 8.282  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.326  ; 8.180  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.519  ; 8.326  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.115  ; 8.245  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 11.627 ; 11.457 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.637 ; 10.399 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 9.962  ; 9.892  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 9.873  ; 9.791  ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 9.069  ; 9.009  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 9.585  ; 9.422  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.627 ; 11.457 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.433 ; 10.702 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 8.937  ; 8.944  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.663  ; 8.512  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.838  ; 7.753  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.560  ; 7.457  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.879  ; 7.766  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.123  ; 7.032  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.317  ; 8.323  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.937  ; 8.944  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 12.611 ; 12.318 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 6.228  ; 6.142  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 6.803  ; 6.711  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 6.800  ; 6.693  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 6.228  ; 6.168  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 6.272  ; 6.142  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 6.821  ; 6.722  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 6.510  ; 6.428  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 6.611  ; 6.730  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.349  ; 7.274  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.605  ; 7.442  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.385  ; 7.274  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.258  ; 9.125  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.579  ; 7.455  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 7.529  ; 7.379  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 7.715  ; 7.536  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 7.349  ; 7.499  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 8.253  ; 8.158  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 9.947  ; 9.720  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 9.346  ; 9.363  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 9.226  ; 9.133  ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.253  ; 8.158  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.751  ; 8.557  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.755 ; 10.582 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.558  ; 9.823  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.427  ; 6.319  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.890  ; 7.732  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.148  ; 7.042  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.856  ; 6.738  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.147  ; 7.023  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 6.427  ; 6.319  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 7.627  ; 7.619  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.191  ; 8.228  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 12.133 ; 11.850 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.173 ; -11.275           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -40.143                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                             ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.173 ; control:control_module|counter_cur.B0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.121      ;
; -1.171 ; control:control_module|counter_cur.D0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.119      ;
; -1.105 ; control:control_module|counter_cur.G0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.053      ;
; -1.093 ; control:control_module|counter_cur.E0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.041      ;
; -1.077 ; control:control_module|counter_cur.A0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.025      ;
; -1.018 ; control:control_module|counter_cur.C0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.966      ;
; -0.948 ; control:control_module|counter_cur.F0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.896      ;
; -0.859 ; shift_reg_8:B_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.807      ;
; -0.807 ; shift_reg_8:A_reg|R[3]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.755      ;
; -0.783 ; control:control_module|counter_cur.H0 ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.731      ;
; -0.745 ; shift_reg_8:A_reg|R[4]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.693      ;
; -0.739 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.686      ;
; -0.739 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.686      ;
; -0.733 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.681      ;
; -0.662 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.609      ;
; -0.662 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.609      ;
; -0.656 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.656 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.656 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.656 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.656 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.620 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.567      ;
; -0.620 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.567      ;
; -0.614 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.562      ;
; -0.614 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.562      ;
; -0.614 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.562      ;
; -0.614 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.562      ;
; -0.614 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.562      ;
; -0.584 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.531      ;
; -0.584 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.531      ;
; -0.578 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.526      ;
; -0.578 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.526      ;
; -0.578 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.526      ;
; -0.578 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.526      ;
; -0.578 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.526      ;
; -0.574 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.521      ;
; -0.574 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.521      ;
; -0.568 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.516      ;
; -0.568 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.516      ;
; -0.568 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.516      ;
; -0.568 ; control:control_module|counter_cur.E1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.516      ;
; -0.568 ; control:control_module|counter_cur.E1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.516      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.551 ; control:control_module|counter_cur.A1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.504 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.451      ;
; -0.504 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.451      ;
; -0.498 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.446      ;
; -0.498 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.446      ;
; -0.498 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.446      ;
; -0.498 ; control:control_module|counter_cur.B1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.446      ;
; -0.498 ; control:control_module|counter_cur.B1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.446      ;
; -0.496 ; shift_reg_8:A_reg|R[1]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.443      ;
; -0.474 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.421      ;
; -0.474 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.421      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.474 ; control:control_module|counter_cur.D1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.422      ;
; -0.468 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.416      ;
; -0.468 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.416      ;
; -0.468 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.416      ;
; -0.468 ; control:control_module|counter_cur.C1 ; shift_reg_8:B_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.416      ;
; -0.468 ; control:control_module|counter_cur.C1 ; shift_reg_8:A_reg|R[0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.416      ;
; -0.434 ; shift_reg_8:A_reg|R[0]                ; X                      ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.382      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; control:control_module|counter_cur.H1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.380      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[5] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[6] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:B_reg|R[7] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.396 ; control:control_module|counter_cur.G1 ; shift_reg_8:A_reg|R[2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.344      ;
; -0.393 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[3] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.340      ;
; -0.393 ; control:control_module|counter_cur.F1 ; shift_reg_8:A_reg|R[4] ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.340      ;
+--------+---------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.193 ; control:control_module|counter_cur.D1   ; control:control_module|counter_cur.E0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; control:control_module|counter_cur.B1   ; control:control_module|counter_cur.C0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.318      ;
; 0.219 ; shift_reg_8:A_reg|R[4]                  ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.343      ;
; 0.256 ; control:control_module|counter_cur.C1   ; control:control_module|counter_cur.D0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.380      ;
; 0.261 ; shift_reg_8:B_reg|R[5]                  ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; control:control_module|counter_cur.A0   ; control:control_module|counter_cur.A1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.266 ; control:control_module|counter_cur.F1   ; control:control_module|counter_cur.G0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; control:control_module|counter_cur.E1   ; control:control_module|counter_cur.F0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.269 ; control:control_module|counter_cur.B0   ; control:control_module|counter_cur.B1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.393      ;
; 0.275 ; shift_reg_8:B_reg|R[2]                  ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.275 ; control:control_module|counter_cur.G0   ; control:control_module|counter_cur.G1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.283 ; shift_reg_8:A_reg|R[5]                  ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.406      ;
; 0.284 ; control:control_module|counter_cur.H0   ; control:control_module|counter_cur.H1   ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.407      ;
; 0.302 ; shift_reg_8:B_reg|R[6]                  ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; shift_reg_8:B_reg|R[7]                  ; shift_reg_8:B_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.305 ; shift_reg_8:B_reg|R[4]                  ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.429      ;
; 0.306 ; X                                       ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.429      ;
; 0.309 ; shift_reg_8:A_reg|R[7]                  ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.432      ;
; 0.310 ; shift_reg_8:A_reg|R[6]                  ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.433      ;
; 0.311 ; shift_reg_8:A_reg|R[7]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.434      ;
; 0.320 ; shift_reg_8:B_reg|R[3]                  ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.444      ;
; 0.326 ; control:control_module|counter_cur.Wait ; control:control_module|counter_cur.A0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.450      ;
; 0.339 ; control:control_module|counter_cur.A1   ; control:control_module|counter_cur.B0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.463      ;
; 0.342 ; control:control_module|counter_cur.D0   ; control:control_module|counter_cur.D1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.466      ;
; 0.343 ; control:control_module|counter_cur.F0   ; control:control_module|counter_cur.F1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.467      ;
; 0.348 ; shift_reg_8:B_reg|R[1]                  ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.471      ;
; 0.354 ; control:control_module|counter_cur.E0   ; control:control_module|counter_cur.E1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.478      ;
; 0.358 ; shift_reg_8:A_reg|R[2]                  ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.482      ;
; 0.369 ; control:control_module|counter_cur.I    ; control:control_module|counter_cur.Wait ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.493      ;
; 0.383 ; shift_reg_8:A_reg|R[0]                  ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.507      ;
; 0.388 ; shift_reg_8:A_reg|R[1]                  ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.511      ;
; 0.391 ; shift_reg_8:A_reg|R[3]                  ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.516      ;
; 0.434 ; shift_reg_8:B_reg|R[0]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.557      ;
; 0.448 ; control:control_module|counter_cur.G1   ; control:control_module|counter_cur.H0   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.572      ;
; 0.461 ; control:control_module|counter_cur.C0   ; control:control_module|counter_cur.C1   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.585      ;
; 0.464 ; shift_reg_8:A_reg|R[6]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.587      ;
; 0.468 ; control:control_module|counter_cur.H1   ; control:control_module|counter_cur.I    ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.591      ;
; 0.523 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.648      ;
; 0.591 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.716      ;
; 0.611 ; shift_reg_8:A_reg|R[5]                  ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.734      ;
; 0.618 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.742      ;
; 0.618 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.742      ;
; 0.628 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.753      ;
; 0.630 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.754      ;
; 0.630 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.754      ;
; 0.640 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.764      ;
; 0.640 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.765      ;
; 0.641 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.765      ;
; 0.642 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.766      ;
; 0.642 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.766      ;
; 0.643 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.767      ;
; 0.643 ; control:control_module|counter_cur.C1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.768      ;
; 0.644 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.768      ;
; 0.651 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.775      ;
; 0.652 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.776      ;
; 0.652 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.776      ;
; 0.653 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.777      ;
; 0.653 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.777      ;
; 0.654 ; control:control_module|counter_cur.F1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.778      ;
; 0.654 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.778      ;
; 0.654 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.778      ;
; 0.655 ; control:control_module|counter_cur.B1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.780      ;
; 0.671 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.796      ;
; 0.677 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.802      ;
; 0.686 ; control:control_module|counter_cur.H0   ; X                                       ; Clk          ; Clk         ; 0.000        ; 0.039      ; 0.809      ;
; 0.706 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.830      ;
; 0.709 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.834      ;
; 0.710 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.835      ;
; 0.710 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.835      ;
; 0.710 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.835      ;
; 0.711 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.836      ;
; 0.712 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.739 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.864      ;
; 0.745 ; control:control_module|counter_cur.G1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.870      ;
; 0.766 ; control:control_module|counter_cur.F1   ; shift_reg_8:B_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.890      ;
; 0.767 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.891      ;
; 0.767 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.891      ;
; 0.768 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.893      ;
; 0.769 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.894      ;
; 0.769 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.894      ;
; 0.769 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.894      ;
; 0.770 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.771 ; control:control_module|counter_cur.C1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.896      ;
; 0.774 ; control:control_module|counter_cur.H1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.898      ;
; 0.777 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.902      ;
; 0.780 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.905      ;
; 0.781 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.906      ;
; 0.781 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.906      ;
; 0.781 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[2]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.906      ;
; 0.782 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.907      ;
; 0.783 ; control:control_module|counter_cur.B1   ; shift_reg_8:B_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.908      ;
; 0.789 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[5]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.913      ;
; 0.790 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[7]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.914      ;
; 0.791 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[6]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.915      ;
; 0.791 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[0]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.915      ;
; 0.791 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[3]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.915      ;
; 0.792 ; control:control_module|counter_cur.D1   ; shift_reg_8:A_reg|R[1]                  ; Clk          ; Clk         ; 0.000        ; 0.041      ; 0.917      ;
; 0.792 ; control:control_module|counter_cur.E1   ; shift_reg_8:A_reg|R[4]                  ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.916      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                         ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; X                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; X                                       ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H0   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.H1   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[0]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[5]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[6]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[7]                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[0]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.A1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.B1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.C1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.D1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.E1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.F1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G0   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.G1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.I    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_module|counter_cur.Wait ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[1]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[2]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[3]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:A_reg|R[4]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[1]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[2]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[3]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[4]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[5]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[6]                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; shift_reg_8:B_reg|R[7]                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[0]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[1]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[2]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[3]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[4]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[5]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[6]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; A_reg|R[7]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[0]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[1]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[2]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[3]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[4]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[5]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[6]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; B_reg|R[7]|clk                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; X|clk                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.A0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.A1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.B0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.B1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.C0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.C1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.D0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.D1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.E0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.E1|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.F0|clk       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_module|counter_cur.F1|clk       ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 2.013 ; 2.695 ; Rise       ; Clk             ;
; Run          ; Clk        ; 0.755 ; 1.358 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 2.156 ; 2.812 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 1.877 ; 2.461 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 2.156 ; 2.767 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 1.877 ; 2.590 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 2.060 ; 2.812 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 1.874 ; 2.616 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 1.733 ; 2.426 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 1.675 ; 2.321 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 1.007 ; 1.597 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.910 ; -1.576 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.519 ; -1.122 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.441 ; -1.023 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -0.523 ; -1.099 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -0.677 ; -1.273 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -0.535 ; -1.117 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -0.610 ; -1.210 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -0.502 ; -1.090 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -0.568 ; -1.170 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -0.691 ; -1.293 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.441 ; -1.023 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.425 ; 4.477 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.425 ; 4.465 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.397 ; 4.455 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.116 ; 4.173 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.183 ; 4.166 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.421 ; 4.477 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.263 ; 4.275 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.408 ; 4.320 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.041 ; 6.123 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.824 ; 4.954 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.712 ; 4.808 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 6.041 ; 6.123 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.859 ; 4.943 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.711 ; 4.904 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.798 ; 4.996 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.825 ; 4.764 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 6.850 ; 7.183 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.997 ; 6.296 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.971 ; 6.204 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.656 ; 5.885 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 5.206 ; 5.395 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 5.492 ; 5.700 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.850 ; 7.183 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 6.348 ; 6.068 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.581 ; 5.418 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.993 ; 5.110 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.543 ; 4.660 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.321 ; 4.465 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.570 ; 4.642 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.154 ; 4.128 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.072 ; 5.185 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.581 ; 5.418 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 7.072 ; 7.597 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.633 ; 3.689 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 3.932 ; 3.996 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 3.929 ; 4.051 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.633 ; 3.713 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.647 ; 3.689 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 3.933 ; 3.997 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.774 ; 3.814 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 3.925 ; 3.878 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.224 ; 4.274 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.351 ; 4.453 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.224 ; 4.363 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.511 ; 5.690 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.346 ; 4.437 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.300 ; 4.391 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.393 ; 4.491 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.359 ; 4.274 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.703 ; 4.896 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.597 ; 5.888 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.608 ; 5.883 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.268 ; 5.543 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.703 ; 4.896 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.983 ; 5.178 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.349 ; 6.649 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.814 ; 5.547 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.720 ; 3.766 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.516 ; 4.647 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.113 ; 4.262 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.951 ; 4.031 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.116 ; 4.218 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.720 ; 3.766 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.658 ; 4.761 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.130 ; 4.990 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 6.816 ; 7.321 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.455  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -3.455  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -43.394 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  Clk             ; -43.394 ; 0.000 ; N/A      ; N/A     ; -47.975             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 4.215 ; 4.634 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.646 ; 1.995 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; 4.551 ; 4.882 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; 3.937 ; 4.262 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; 4.551 ; 4.813 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; 4.075 ; 4.484 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; 4.424 ; 4.882 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; 4.072 ; 4.562 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; 3.785 ; 4.158 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; 3.523 ; 3.849 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; 2.095 ; 2.459 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.910 ; -1.576 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.519 ; -1.122 ; Rise       ; Clk             ;
; SW[*]        ; Clk        ; -0.441 ; -1.023 ; Rise       ; Clk             ;
;  SW[0]       ; Clk        ; -0.523 ; -1.099 ; Rise       ; Clk             ;
;  SW[1]       ; Clk        ; -0.677 ; -1.273 ; Rise       ; Clk             ;
;  SW[2]       ; Clk        ; -0.535 ; -1.117 ; Rise       ; Clk             ;
;  SW[3]       ; Clk        ; -0.610 ; -1.210 ; Rise       ; Clk             ;
;  SW[4]       ; Clk        ; -0.502 ; -1.090 ; Rise       ; Clk             ;
;  SW[5]       ; Clk        ; -0.568 ; -1.170 ; Rise       ; Clk             ;
;  SW[6]       ; Clk        ; -0.691 ; -1.293 ; Rise       ; Clk             ;
;  SW[7]       ; Clk        ; -0.441 ; -1.023 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.387  ; 8.338  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.381  ; 8.319  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.328  ; 8.278  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.863  ; 7.793  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.976  ; 7.873  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.387  ; 8.338  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.058  ; 8.000  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.216  ; 8.252  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.170 ; 11.132 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.228  ; 9.178  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.009  ; 8.979  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.170 ; 11.132 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.274  ; 9.185  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.159  ; 9.129  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.358  ; 9.290  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.000  ; 9.130  ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 12.784 ; 12.820 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 11.598 ; 11.601 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 11.019 ; 11.087 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 10.847 ; 10.875 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 10.020 ; 10.019 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 10.557 ; 10.476 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 12.784 ; 12.820 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 11.610 ; 11.725 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.031 ; 9.937  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 9.576  ; 9.458  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.676  ; 8.641  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.323  ; 8.318  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.718  ; 8.607  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.901  ; 7.793  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.267  ; 9.352  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 10.031 ; 9.937  ; Rise       ; Clk             ;
; X_val     ; Clk        ; 13.714 ; 13.714 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 3.633 ; 3.689 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 3.932 ; 3.996 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 3.929 ; 4.051 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 3.633 ; 3.713 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 3.647 ; 3.689 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 3.933 ; 3.997 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 3.774 ; 3.814 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 3.925 ; 3.878 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.224 ; 4.274 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.351 ; 4.453 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.224 ; 4.363 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.511 ; 5.690 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.346 ; 4.437 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.300 ; 4.391 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.393 ; 4.491 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 4.359 ; 4.274 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.703 ; 4.896 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.597 ; 5.888 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.608 ; 5.883 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.268 ; 5.543 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.703 ; 4.896 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.983 ; 5.178 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.349 ; 6.649 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.814 ; 5.547 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.720 ; 3.766 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.516 ; 4.647 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.113 ; 4.262 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.951 ; 4.031 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.116 ; 4.218 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 3.720 ; 3.766 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 4.658 ; 4.761 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.130 ; 4.990 ; Rise       ; Clk             ;
; X_val     ; Clk        ; 6.816 ; 7.321 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X_val         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; X_val         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 390      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 390      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 113   ; 113  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sat Feb 14 17:18:11 2015
Info: Command: quartus_sta Lab5 -c Lab5
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.455             -43.394 Clk 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.975 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.043             -37.478 Clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.975 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.173             -11.275 Clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.143 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 676 megabytes
    Info: Processing ended: Sat Feb 14 17:18:13 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


