<stg><name>order_book_Pipeline_BID_PUSH_LOOP1</name>


<trans_list>

<trans id="1144" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1145" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1146" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1147" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1148" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1152" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="1149" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="2">

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="6" op_0_bw="32">
<![CDATA[
newFuncRoot:0 %new_idx_7 = alloca i32 1

]]></Node>
<StgValue><ssdm name="new_idx_7"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="4" op_0_bw="32">
<![CDATA[
newFuncRoot:1 %i = alloca i32 1

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:2 %level = alloca i32 1

]]></Node>
<StgValue><ssdm name="level"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:3 %input_price = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_price"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="8" op_0_bw="32">
<![CDATA[
newFuncRoot:4 %input_size_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_size_1"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="16" op_0_bw="32">
<![CDATA[
newFuncRoot:5 %input_orderID_1 = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_orderID_1"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="3" op_0_bw="32">
<![CDATA[
newFuncRoot:6 %input_direction = alloca i32 1

]]></Node>
<StgValue><ssdm name="input_direction"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
newFuncRoot:7 %insert_path_2_read = read i32 @_ssdm_op_Read.ap_auto.i32, i32 %insert_path_2

]]></Node>
<StgValue><ssdm name="insert_path_2_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:8 %insert_level_0_i701560_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %insert_level_0_i701560

]]></Node>
<StgValue><ssdm name="insert_level_0_i701560_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:9 %tmp = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %empty

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:10 %input_size_read = read i8 @_ssdm_op_Read.ap_auto.i8, i8 %input_size

]]></Node>
<StgValue><ssdm name="input_size_read"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:11 %input_orderID_read = read i16 @_ssdm_op_Read.ap_auto.i16, i16 %input_orderID

]]></Node>
<StgValue><ssdm name="input_orderID_read"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="120" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:12 %zext_ln68_read = read i3 @_ssdm_op_Read.ap_auto.i3, i3 %zext_ln68

]]></Node>
<StgValue><ssdm name="zext_ln68_read"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="4" op_0_bw="3">
<![CDATA[
newFuncRoot:13 %zext_ln68_cast = zext i3 %zext_ln68_read

]]></Node>
<StgValue><ssdm name="zext_ln68_cast"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:14 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_783, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:15 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_784, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:16 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_785, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:17 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_786, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:18 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_787, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:19 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_788, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:20 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_789, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:21 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_790, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:22 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_791, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:23 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_792, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:24 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_793, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:25 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_794, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:26 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_99, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:27 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_98, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:28 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_97, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:29 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_96, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:30 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_95, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:31 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_94, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:32 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_93, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:33 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_92, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:34 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_91, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:35 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_90, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:36 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_89, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:37 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_88, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:38 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_83, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:39 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_82, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:40 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_81, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:41 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_80, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:42 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_79, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:43 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_78, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:44 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_77, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:45 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_76, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:46 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_75, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:47 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_74, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="156" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:48 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_73, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:49 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_72, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="158" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:50 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_71, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="159" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:51 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_70, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:52 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_69, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:53 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_68, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:54 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_67, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:55 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_66, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:56 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_65, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="165" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:57 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_64, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:58 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:59 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="168" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:60 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:61 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:62 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_27, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:63 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_26, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="172" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:64 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_25, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:65 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_24, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:66 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_23, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="175" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:67 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_22, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="176" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:68 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_21, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:69 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_20, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:70 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_19, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="179" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:71 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_18, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="180" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:72 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_17, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:73 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_16, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:74 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="183" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:75 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:76 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="185" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:77 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:78 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:79 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="188" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:80 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:81 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:82 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:83 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:84 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:85 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:86 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_55, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:87 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_54, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:88 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_53, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:89 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_52, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:90 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_51, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:91 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_50, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:92 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_49, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:93 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_48, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:94 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_47, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="203" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:95 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_46, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:96 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_45, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:97 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_44, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:98 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_43, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:99 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_42, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="208" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:100 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_41, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:101 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_40, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:102 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_39, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="211" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:103 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_38, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:104 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_37, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:105 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_36, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:106 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_35, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="215" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:107 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_34, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:108 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_33, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="217" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="64" op_3_bw="64" op_4_bw="64">
<![CDATA[
newFuncRoot:109 %specmemcore_ln0 = specmemcore void @_ssdm_op_SpecMemCore, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_32, i64 666, i64 18, i64 18446744073709551615

]]></Node>
<StgValue><ssdm name="specmemcore_ln0"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="218" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:110 %store_ln362 = store i3 5, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="219" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:111 %store_ln362 = store i16 %input_orderID_read, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="220" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
newFuncRoot:112 %store_ln362 = store i8 %input_size_read, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="221" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
newFuncRoot:113 %store_ln362 = store i16 %tmp, i16 %input_price

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="222" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
newFuncRoot:114 %store_ln70 = store i3 0, i3 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="223" bw="0" op_0_bw="4" op_1_bw="4">
<![CDATA[
newFuncRoot:115 %store_ln88 = store i4 %zext_ln68_cast, i4 %i

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="6" op_1_bw="6">
<![CDATA[
newFuncRoot:116 %store_ln26 = store i6 0, i6 %new_idx_7

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="225" bw="0" op_0_bw="0">
<![CDATA[
newFuncRoot:117 %br_ln0 = br void %for.body.i715

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="227" bw="6" op_0_bw="6" op_1_bw="0">
<![CDATA[
for.body.i715:0 %new_idx_1 = load i6 %new_idx_7

]]></Node>
<StgValue><ssdm name="new_idx_1"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="228" bw="4" op_0_bw="4" op_1_bw="0">
<![CDATA[
for.body.i715:1 %i_1 = load i4 %i

]]></Node>
<StgValue><ssdm name="i_1"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="229" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
for.body.i715:2 %level_1 = load i3 %level

]]></Node>
<StgValue><ssdm name="level_1"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i715:5 %icmp_ln88 = icmp_eq  i3 %level_1, i3 %insert_level_0_i701560_read

]]></Node>
<StgValue><ssdm name="icmp_ln88"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="234" bw="3" op_0_bw="3" op_1_bw="3">
<![CDATA[
for.body.i715:7 %add_ln103 = add i3 %level_1, i3 1

]]></Node>
<StgValue><ssdm name="add_ln103"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i715:8 %br_ln88 = br i1 %icmp_ln88, void %for.body.i715.split, void %_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="2" op_0_bw="6">
<![CDATA[
for.body.i715.split:0 %trunc_ln88 = trunc i6 %new_idx_1

]]></Node>
<StgValue><ssdm name="trunc_ln88"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1083" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.end63.i:0 %i_2 = add i4 %i_1, i4 15

]]></Node>
<StgValue><ssdm name="i_2"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1084" bw="32" op_0_bw="4">
<![CDATA[
if.end63.i:1 %sext_ln26 = sext i4 %i_2

]]></Node>
<StgValue><ssdm name="sext_ln26"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>BitSelector</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1085" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
if.end63.i:2 %bit = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %insert_path_2_read, i32 %sext_ln26

]]></Node>
<StgValue><ssdm name="bit"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1090" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:7 %store_ln70 = store i3 %add_ln103, i3 %level

]]></Node>
<StgValue><ssdm name="store_ln70"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1091" bw="0" op_0_bw="4" op_1_bw="4" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:8 %store_ln88 = store i4 %i_2, i4 %i

]]></Node>
<StgValue><ssdm name="store_ln88"/></StgValue>
</operation>
</state>

<state id="2" st_id="3">

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="4" op_0_bw="4" op_1_bw="6" op_2_bw="32" op_3_bw="32">
<![CDATA[
for.body.i715.split:3 %lshr_ln362_1 = partselect i4 @_ssdm_op_PartSelect.i4.i6.i32.i32, i6 %new_idx_1, i32 2, i32 5

]]></Node>
<StgValue><ssdm name="lshr_ln362_1"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="64" op_0_bw="4">
<![CDATA[
for.body.i715.split:4 %zext_ln362 = zext i4 %lshr_ln362_1

]]></Node>
<StgValue><ssdm name="zext_ln362"/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_55, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_54, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_53, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_52, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_51, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_50, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_49, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_48, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946"/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_47, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947"/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_46, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948"/></StgValue>
</operation>

<operation id="153" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_45, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949"/></StgValue>
</operation>

<operation id="154" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_44, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950"/></StgValue>
</operation>

<operation id="155" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_43, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951"/></StgValue>
</operation>

<operation id="156" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_42, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952"/></StgValue>
</operation>

<operation id="157" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_41, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953"/></StgValue>
</operation>

<operation id="158" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_40, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954"/></StgValue>
</operation>

<operation id="159" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_39, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955"/></StgValue>
</operation>

<operation id="160" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_38, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956"/></StgValue>
</operation>

<operation id="161" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_37, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957"/></StgValue>
</operation>

<operation id="162" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_36, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958"/></StgValue>
</operation>

<operation id="163" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_35, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959"/></StgValue>
</operation>

<operation id="164" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_34, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960"/></StgValue>
</operation>

<operation id="165" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_33, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961"/></StgValue>
</operation>

<operation id="166" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
for.body.i715.split:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_32, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962"/></StgValue>
</operation>

<operation id="167" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_963 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_963"/></StgValue>
</operation>

<operation id="168" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_964 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_964"/></StgValue>
</operation>

<operation id="169" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_965 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_965"/></StgValue>
</operation>

<operation id="170" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_966 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_966"/></StgValue>
</operation>

<operation id="171" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_967 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_967"/></StgValue>
</operation>

<operation id="172" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_968 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_968"/></StgValue>
</operation>

<operation id="173" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_969 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_969"/></StgValue>
</operation>

<operation id="174" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_970 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_970"/></StgValue>
</operation>

<operation id="175" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_971 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_971"/></StgValue>
</operation>

<operation id="176" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_972 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_972"/></StgValue>
</operation>

<operation id="177" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_973 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_973"/></StgValue>
</operation>

<operation id="178" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_974 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_974"/></StgValue>
</operation>

<operation id="179" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_975 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_975"/></StgValue>
</operation>

<operation id="180" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_976 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_976"/></StgValue>
</operation>

<operation id="181" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_977 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_977"/></StgValue>
</operation>

<operation id="182" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_978 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_978"/></StgValue>
</operation>

<operation id="183" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_979 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_979"/></StgValue>
</operation>

<operation id="184" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_980 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_980"/></StgValue>
</operation>

<operation id="185" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_981 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_981"/></StgValue>
</operation>

<operation id="186" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_982 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_982"/></StgValue>
</operation>

<operation id="187" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_983 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_983"/></StgValue>
</operation>

<operation id="188" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_984 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_984"/></StgValue>
</operation>

<operation id="189" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_985 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_985"/></StgValue>
</operation>

<operation id="190" st_id="2" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_986 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_986"/></StgValue>
</operation>

<operation id="191" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1086" bw="5" op_0_bw="6">
<![CDATA[
if.end63.i:3 %trunc_ln29 = trunc i6 %new_idx_1

]]></Node>
<StgValue><ssdm name="trunc_ln29"/></StgValue>
</operation>

<operation id="192" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1087" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
if.end63.i:4 %shl_ln29 = shl i6 %new_idx_1, i6 1

]]></Node>
<StgValue><ssdm name="shl_ln29"/></StgValue>
</operation>

<operation id="193" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="bit" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1088" bw="6" op_0_bw="6" op_1_bw="5" op_2_bw="1">
<![CDATA[
if.end63.i:5 %or_ln29_3 = bitconcatenate i6 @_ssdm_op_BitConcatenate.i6.i5.i1, i5 %trunc_ln29, i1 1

]]></Node>
<StgValue><ssdm name="or_ln29_3"/></StgValue>
</operation>

<operation id="194" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1089" bw="6" op_0_bw="1" op_1_bw="6" op_2_bw="6">
<![CDATA[
if.end63.i:6 %new_idx = select i1 %bit, i6 %or_ln29_3, i6 %shl_ln29

]]></Node>
<StgValue><ssdm name="new_idx"/></StgValue>
</operation>

<operation id="195" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1092" bw="0" op_0_bw="6" op_1_bw="6" op_2_bw="0" op_3_bw="0">
<![CDATA[
if.end63.i:9 %store_ln26 = store i6 %new_idx, i6 %new_idx_7

]]></Node>
<StgValue><ssdm name="store_ln26"/></StgValue>
</operation>

<operation id="196" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1093" bw="0" op_0_bw="0">
<![CDATA[
if.end63.i:10 %br_ln88 = br void %for.body.i715

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>
</state>

<state id="3" st_id="4">

<operation id="197" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_963 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_963"/></StgValue>
</operation>

<operation id="198" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_964 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_964"/></StgValue>
</operation>

<operation id="199" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_965 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_965"/></StgValue>
</operation>

<operation id="200" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_966 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_966"/></StgValue>
</operation>

<operation id="201" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:33 %tmp_s = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_963, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_964, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_965, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_966, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="202" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_967 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_967"/></StgValue>
</operation>

<operation id="203" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_968 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_968"/></StgValue>
</operation>

<operation id="204" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_969 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_969"/></StgValue>
</operation>

<operation id="205" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_970 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_970"/></StgValue>
</operation>

<operation id="206" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:38 %tmp_1 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_967, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_968, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_969, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_970, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="207" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_971 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_971"/></StgValue>
</operation>

<operation id="208" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_972 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_972"/></StgValue>
</operation>

<operation id="209" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_973 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_973"/></StgValue>
</operation>

<operation id="210" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_974 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_974"/></StgValue>
</operation>

<operation id="211" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:43 %tmp_2 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_971, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_972, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_973, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_974, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="212" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_975 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_975"/></StgValue>
</operation>

<operation id="213" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_976 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_976"/></StgValue>
</operation>

<operation id="214" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_977 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_977"/></StgValue>
</operation>

<operation id="215" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_978 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_978"/></StgValue>
</operation>

<operation id="216" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:48 %tmp_3 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_975, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_976, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_977, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_978, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="217" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_979 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_979"/></StgValue>
</operation>

<operation id="218" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_980 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_980"/></StgValue>
</operation>

<operation id="219" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_981 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_981"/></StgValue>
</operation>

<operation id="220" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_982 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_982"/></StgValue>
</operation>

<operation id="221" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:53 %tmp_4 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_979, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_980, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_981, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_982, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="222" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_983 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_983"/></StgValue>
</operation>

<operation id="223" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_984 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_984"/></StgValue>
</operation>

<operation id="224" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_985 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_985"/></StgValue>
</operation>

<operation id="225" st_id="3" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="16" op_0_bw="4">
<![CDATA[
for.body.i715.split:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_986 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_986"/></StgValue>
</operation>

<operation id="226" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
for.body.i715.split:58 %tmp_5 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_983, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_984, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_985, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_986, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="227" st_id="3" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
for.body.i715.split:59 %input_price_2 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_s, i3 1, i16 %tmp_1, i3 2, i16 %tmp_2, i3 3, i16 %tmp_3, i3 4, i16 %tmp_4, i3 5, i16 %tmp_5, i16 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_price_2"/></StgValue>
</operation>
</state>

<state id="4" st_id="5">

<operation id="228" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="230" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i715:3 %input_price_1 = load i16 %input_price

]]></Node>
<StgValue><ssdm name="input_price_1"/></StgValue>
</operation>

<operation id="229" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
for.body.i715.split:1 %specpipeline_ln91 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_4

]]></Node>
<StgValue><ssdm name="specpipeline_ln91"/></StgValue>
</operation>

<operation id="230" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
for.body.i715.split:2 %specloopname_ln88 = specloopname void @_ssdm_op_SpecLoopName, void @empty_9

]]></Node>
<StgValue><ssdm name="specloopname_ln88"/></StgValue>
</operation>

<operation id="231" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
for.body.i715.split:60 %icmp_ln92 = icmp_sgt  i16 %input_price_1, i16 %input_price_2

]]></Node>
<StgValue><ssdm name="icmp_ln92"/></StgValue>
</operation>

<operation id="232" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
for.body.i715.split:61 %br_ln92 = br i1 %icmp_ln92, void %if.else37.i, void %if.then28.i

]]></Node>
<StgValue><ssdm name="br_ln92"/></StgValue>
</operation>

<operation id="233" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.else37.i:0 %icmp_ln97 = icmp_eq  i16 %input_price_1, i16 %input_price_2

]]></Node>
<StgValue><ssdm name="icmp_ln97"/></StgValue>
</operation>

<operation id="234" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
if.else37.i:1 %br_ln97 = br i1 %icmp_ln97, void %if.end63.i, void %land.lhs.true.i724

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="235" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_987 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_83, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_987"/></StgValue>
</operation>

<operation id="236" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_988 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_82, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_988"/></StgValue>
</operation>

<operation id="237" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_989 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_81, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_989"/></StgValue>
</operation>

<operation id="238" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_990 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_80, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_990"/></StgValue>
</operation>

<operation id="239" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_991 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_79, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_991"/></StgValue>
</operation>

<operation id="240" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_992 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_78, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_992"/></StgValue>
</operation>

<operation id="241" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_993 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_77, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_993"/></StgValue>
</operation>

<operation id="242" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_994 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_76, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_994"/></StgValue>
</operation>

<operation id="243" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_995 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_75, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_995"/></StgValue>
</operation>

<operation id="244" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_996 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_74, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_996"/></StgValue>
</operation>

<operation id="245" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_997 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_73, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_997"/></StgValue>
</operation>

<operation id="246" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_998 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_72, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_998"/></StgValue>
</operation>

<operation id="247" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_999 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_71, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_999"/></StgValue>
</operation>

<operation id="248" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1000 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_70, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1000"/></StgValue>
</operation>

<operation id="249" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1001 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_69, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1001"/></StgValue>
</operation>

<operation id="250" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1002 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_68, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1002"/></StgValue>
</operation>

<operation id="251" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1003 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_67, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1003"/></StgValue>
</operation>

<operation id="252" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1004 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_66, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1004"/></StgValue>
</operation>

<operation id="253" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1005 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_65, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1005"/></StgValue>
</operation>

<operation id="254" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1006 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_64, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1006"/></StgValue>
</operation>

<operation id="255" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1007 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1007"/></StgValue>
</operation>

<operation id="256" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1008 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1008"/></StgValue>
</operation>

<operation id="257" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1009 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1009"/></StgValue>
</operation>

<operation id="258" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
land.lhs.true.i724:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1010 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1010"/></StgValue>
</operation>

<operation id="259" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1011 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_987

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1011"/></StgValue>
</operation>

<operation id="260" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1012 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_988

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1012"/></StgValue>
</operation>

<operation id="261" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1013 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_989

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1013"/></StgValue>
</operation>

<operation id="262" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1014 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_990

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1014"/></StgValue>
</operation>

<operation id="263" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1015 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_991

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1015"/></StgValue>
</operation>

<operation id="264" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1016 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_992

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1016"/></StgValue>
</operation>

<operation id="265" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1017 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_993

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1017"/></StgValue>
</operation>

<operation id="266" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1018 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_994

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1018"/></StgValue>
</operation>

<operation id="267" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1019 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_995

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1019"/></StgValue>
</operation>

<operation id="268" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1020 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_996

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1020"/></StgValue>
</operation>

<operation id="269" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1021 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_997

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1021"/></StgValue>
</operation>

<operation id="270" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1022 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_998

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1022"/></StgValue>
</operation>

<operation id="271" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1023 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_999

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1023"/></StgValue>
</operation>

<operation id="272" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1024 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1000

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1024"/></StgValue>
</operation>

<operation id="273" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1025 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1001

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1025"/></StgValue>
</operation>

<operation id="274" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1026 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1002

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1026"/></StgValue>
</operation>

<operation id="275" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1027 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1003

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1027"/></StgValue>
</operation>

<operation id="276" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1028 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1004

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1028"/></StgValue>
</operation>

<operation id="277" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1029 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1005

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1029"/></StgValue>
</operation>

<operation id="278" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1030 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1006

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1030"/></StgValue>
</operation>

<operation id="279" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1031 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1007

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1031"/></StgValue>
</operation>

<operation id="280" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1032 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1008

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1032"/></StgValue>
</operation>

<operation id="281" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1033 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1009

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1033"/></StgValue>
</operation>

<operation id="282" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1034 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1010

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1034"/></StgValue>
</operation>

<operation id="283" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_819 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_83, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_819"/></StgValue>
</operation>

<operation id="284" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_820 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_82, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_820"/></StgValue>
</operation>

<operation id="285" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_821 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_81, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_821"/></StgValue>
</operation>

<operation id="286" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_822 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_80, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_822"/></StgValue>
</operation>

<operation id="287" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_823 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_79, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_823"/></StgValue>
</operation>

<operation id="288" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_824 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_78, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_824"/></StgValue>
</operation>

<operation id="289" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_825 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_77, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_825"/></StgValue>
</operation>

<operation id="290" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_826 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_76, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_826"/></StgValue>
</operation>

<operation id="291" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_827 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_75, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_827"/></StgValue>
</operation>

<operation id="292" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_828 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_74, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_828"/></StgValue>
</operation>

<operation id="293" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_829 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_73, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_829"/></StgValue>
</operation>

<operation id="294" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_830 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_72, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_830"/></StgValue>
</operation>

<operation id="295" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_831 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_71, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_831"/></StgValue>
</operation>

<operation id="296" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_832 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_70, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_832"/></StgValue>
</operation>

<operation id="297" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_833 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_69, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_833"/></StgValue>
</operation>

<operation id="298" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_834 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_68, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_834"/></StgValue>
</operation>

<operation id="299" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_835 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_67, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_835"/></StgValue>
</operation>

<operation id="300" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_836 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_66, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_836"/></StgValue>
</operation>

<operation id="301" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_837 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_65, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_837"/></StgValue>
</operation>

<operation id="302" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_838 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_64, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_838"/></StgValue>
</operation>

<operation id="303" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_839 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_63, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_839"/></StgValue>
</operation>

<operation id="304" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_840 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_62, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_840"/></StgValue>
</operation>

<operation id="305" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_841 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_61, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_841"/></StgValue>
</operation>

<operation id="306" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="4" op_0_bw="16" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_842 = getelementptr i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_60, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_842"/></StgValue>
</operation>

<operation id="307" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_891 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_819

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_891"/></StgValue>
</operation>

<operation id="308" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_892 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_820

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_892"/></StgValue>
</operation>

<operation id="309" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_893 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_821

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_893"/></StgValue>
</operation>

<operation id="310" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_894 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_822

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_894"/></StgValue>
</operation>

<operation id="311" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_895 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_823

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_895"/></StgValue>
</operation>

<operation id="312" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:109 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_896 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_824

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_896"/></StgValue>
</operation>

<operation id="313" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_897 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_825

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_897"/></StgValue>
</operation>

<operation id="314" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_898 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_826

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_898"/></StgValue>
</operation>

<operation id="315" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="807" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_899 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_827

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_899"/></StgValue>
</operation>

<operation id="316" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="808" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:114 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_900 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_828

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_900"/></StgValue>
</operation>

<operation id="317" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:115 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_901 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_829

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_901"/></StgValue>
</operation>

<operation id="318" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:116 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_902 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_830

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_902"/></StgValue>
</operation>

<operation id="319" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:118 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_903 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_831

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_903"/></StgValue>
</operation>

<operation id="320" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:119 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_904 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_832

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_904"/></StgValue>
</operation>

<operation id="321" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:120 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_905 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_833

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_905"/></StgValue>
</operation>

<operation id="322" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:121 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_906 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_834

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_906"/></StgValue>
</operation>

<operation id="323" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:123 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_907 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_835

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_907"/></StgValue>
</operation>

<operation id="324" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:124 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_908 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_836

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_908"/></StgValue>
</operation>

<operation id="325" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:125 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_909 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_837

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_909"/></StgValue>
</operation>

<operation id="326" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:126 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_910 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_838

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_910"/></StgValue>
</operation>

<operation id="327" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:128 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_911 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_839

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_911"/></StgValue>
</operation>

<operation id="328" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:129 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_912 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_840

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_912"/></StgValue>
</operation>

<operation id="329" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="824" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:130 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_913 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_841

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_913"/></StgValue>
</operation>

<operation id="330" st_id="4" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:131 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_914 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_842

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_914"/></StgValue>
</operation>

<operation id="331" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="859" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then28.i:165 %switch_ln94 = switch i3 %level_1, void %V22.i21.i1481.case.0, i3 5, void %V22.i21.i1481.case.5, i3 1, void %V22.i21.i1481.case.1, i3 2, void %V22.i21.i1481.case.2, i3 3, void %V22.i21.i1481.case.3, i3 4, void %V22.i21.i1481.case.4

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="332" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="861" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.4:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33743, i2 0, void %arrayidx3210.i1488.3.case.03740, i2 1, void %arrayidx3210.i1488.3.case.13741, i2 2, void %arrayidx3210.i1488.3.case.23742

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="333" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="895" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3739:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="334" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="897" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.3:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33737, i2 0, void %arrayidx3210.i1488.3.case.03734, i2 1, void %arrayidx3210.i1488.3.case.13735, i2 2, void %arrayidx3210.i1488.3.case.23736

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="335" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="931" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3733:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="336" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="933" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.2:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33731, i2 0, void %arrayidx3210.i1488.3.case.03728, i2 1, void %arrayidx3210.i1488.3.case.13729, i2 2, void %arrayidx3210.i1488.3.case.23730

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="337" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="967" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3727:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="338" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="969" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.1:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33725, i2 0, void %arrayidx3210.i1488.3.case.03722, i2 1, void %arrayidx3210.i1488.3.case.13723, i2 2, void %arrayidx3210.i1488.3.case.23724

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="339" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1003" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3721:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="340" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="1005" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.5:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33749, i2 0, void %arrayidx3210.i1488.3.case.03746, i2 1, void %arrayidx3210.i1488.3.case.13747, i2 2, void %arrayidx3210.i1488.3.case.23748

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="341" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="1039" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3745:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="342" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1041" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.0:0 %switch_ln94 = switch i2 %trunc_ln88, void %arrayidx3210.i1488.3.case.33719, i2 0, void %arrayidx3210.i1488.3.case.03716, i2 1, void %arrayidx3210.i1488.3.case.13717, i2 2, void %arrayidx3210.i1488.3.case.23718

]]></Node>
<StgValue><ssdm name="switch_ln94"/></StgValue>
</operation>

<operation id="343" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="1075" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit3715:0 %br_ln94 = br void %arrayidx3210.i1488.3.exit

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="344" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1080" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:3 %store_ln362 = store i16 %input_price_2, i16 %input_price

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>
</state>

<state id="5" st_id="6">

<operation id="345" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1011 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_987

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1011"/></StgValue>
</operation>

<operation id="346" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1012 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_988

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1012"/></StgValue>
</operation>

<operation id="347" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1013 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_989

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1013"/></StgValue>
</operation>

<operation id="348" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1014 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_990

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1014"/></StgValue>
</operation>

<operation id="349" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:28 %tmp_24 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1011, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1012, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1013, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1014, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="350" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1015 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_991

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1015"/></StgValue>
</operation>

<operation id="351" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1016 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_992

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1016"/></StgValue>
</operation>

<operation id="352" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1017 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_993

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1017"/></StgValue>
</operation>

<operation id="353" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1018 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_994

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1018"/></StgValue>
</operation>

<operation id="354" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:33 %tmp_25 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1015, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1016, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1017, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1018, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="355" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1019 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_995

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1019"/></StgValue>
</operation>

<operation id="356" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1020 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_996

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1020"/></StgValue>
</operation>

<operation id="357" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1021 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_997

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1021"/></StgValue>
</operation>

<operation id="358" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1022 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_998

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1022"/></StgValue>
</operation>

<operation id="359" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:38 %tmp_26 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1019, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1020, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1021, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1022, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="360" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1023 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_999

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1023"/></StgValue>
</operation>

<operation id="361" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1024 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1000

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1024"/></StgValue>
</operation>

<operation id="362" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1025 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1001

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1025"/></StgValue>
</operation>

<operation id="363" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1026 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1002

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1026"/></StgValue>
</operation>

<operation id="364" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:43 %tmp_27 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1023, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1024, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1025, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1026, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="365" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1027 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1003

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1027"/></StgValue>
</operation>

<operation id="366" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1028 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1004

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1028"/></StgValue>
</operation>

<operation id="367" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1029 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1005

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1029"/></StgValue>
</operation>

<operation id="368" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1030 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1006

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1030"/></StgValue>
</operation>

<operation id="369" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:48 %tmp_28 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1027, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1028, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1029, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1030, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="370" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1031 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1007

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1031"/></StgValue>
</operation>

<operation id="371" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1032 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1008

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1032"/></StgValue>
</operation>

<operation id="372" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1033 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1009

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1033"/></StgValue>
</operation>

<operation id="373" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="16" op_0_bw="4">
<![CDATA[
land.lhs.true.i724:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1034 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1010

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1034"/></StgValue>
</operation>

<operation id="374" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
land.lhs.true.i724:53 %tmp_29 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1031, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1032, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1033, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1034, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_29"/></StgValue>
</operation>

<operation id="375" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
land.lhs.true.i724:54 %input_orderID_4 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_24, i3 1, i16 %tmp_25, i3 2, i16 %tmp_26, i3 3, i16 %tmp_27, i3 4, i16 %tmp_28, i3 5, i16 %tmp_29, i16 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_orderID_4"/></StgValue>
</operation>

<operation id="376" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:103 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_891 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_819

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_891"/></StgValue>
</operation>

<operation id="377" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_892 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_820

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_892"/></StgValue>
</operation>

<operation id="378" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_893 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_821

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_893"/></StgValue>
</operation>

<operation id="379" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_894 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_822

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_894"/></StgValue>
</operation>

<operation id="380" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:107 %tmp_12 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_891, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_892, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_893, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_894, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="381" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:108 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_895 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_823

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_895"/></StgValue>
</operation>

<operation id="382" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:109 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_896 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_824

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_896"/></StgValue>
</operation>

<operation id="383" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:110 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_897 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_825

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_897"/></StgValue>
</operation>

<operation id="384" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:111 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_898 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_826

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_898"/></StgValue>
</operation>

<operation id="385" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="806" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:112 %tmp_13 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_895, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_896, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_897, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_898, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="386" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="807" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:113 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_899 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_827

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_899"/></StgValue>
</operation>

<operation id="387" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="808" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:114 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_900 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_828

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_900"/></StgValue>
</operation>

<operation id="388" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="809" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:115 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_901 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_829

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_901"/></StgValue>
</operation>

<operation id="389" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="810" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:116 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_902 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_830

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_902"/></StgValue>
</operation>

<operation id="390" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="811" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:117 %tmp_14 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_899, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_900, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_901, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_902, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="391" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="812" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:118 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_903 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_831

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_903"/></StgValue>
</operation>

<operation id="392" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="813" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:119 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_904 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_832

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_904"/></StgValue>
</operation>

<operation id="393" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="814" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:120 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_905 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_833

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_905"/></StgValue>
</operation>

<operation id="394" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="815" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:121 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_906 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_834

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_906"/></StgValue>
</operation>

<operation id="395" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="816" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:122 %tmp_15 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_903, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_904, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_905, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_906, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="396" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="817" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:123 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_907 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_835

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_907"/></StgValue>
</operation>

<operation id="397" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="818" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:124 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_908 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_836

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_908"/></StgValue>
</operation>

<operation id="398" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="819" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:125 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_909 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_837

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_909"/></StgValue>
</operation>

<operation id="399" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="820" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:126 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_910 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_838

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_910"/></StgValue>
</operation>

<operation id="400" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="821" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:127 %tmp_16 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_907, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_908, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_909, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_910, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="401" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="822" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:128 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_911 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_839

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_911"/></StgValue>
</operation>

<operation id="402" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="823" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:129 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_912 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_840

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_912"/></StgValue>
</operation>

<operation id="403" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="824" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:130 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_913 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_841

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_913"/></StgValue>
</operation>

<operation id="404" st_id="5" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="825" bw="16" op_0_bw="4">
<![CDATA[
if.then28.i:131 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_914 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_842

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_914"/></StgValue>
</operation>

<operation id="405" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="826" bw="16" op_0_bw="16" op_1_bw="2" op_2_bw="16" op_3_bw="2" op_4_bw="16" op_5_bw="2" op_6_bw="16" op_7_bw="2" op_8_bw="16" op_9_bw="16" op_10_bw="2">
<![CDATA[
if.then28.i:132 %tmp_17 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.4i16.i16.i2, i2 0, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_911, i2 1, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_912, i2 2, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_913, i2 3, i16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_914, i16 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="406" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="827" bw="16" op_0_bw="16" op_1_bw="3" op_2_bw="16" op_3_bw="3" op_4_bw="16" op_5_bw="3" op_6_bw="16" op_7_bw="3" op_8_bw="16" op_9_bw="3" op_10_bw="16" op_11_bw="3" op_12_bw="16" op_13_bw="16" op_14_bw="3">
<![CDATA[
if.then28.i:133 %input_orderID_3 = sparsemux i16 @_ssdm_op_SparseMux.ap_auto.6i16.i16.i3, i3 0, i16 %tmp_12, i3 1, i16 %tmp_13, i3 2, i16 %tmp_14, i3 3, i16 %tmp_15, i3 4, i16 %tmp_16, i3 5, i16 %tmp_17, i16 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_orderID_3"/></StgValue>
</operation>
</state>

<state id="6" st_id="7">

<operation id="407" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="231" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
for.body.i715:4 %input_orderID_2 = load i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="input_orderID_2"/></StgValue>
</operation>

<operation id="408" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="233" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
for.body.i715:6 %speclooptripcount_ln0 = speclooptripcount void @_ssdm_op_SpecLoopTripCount, i64 0, i64 6, i64 5

]]></Node>
<StgValue><ssdm name="speclooptripcount_ln0"/></StgValue>
</operation>

<operation id="409" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
land.lhs.true.i724:55 %icmp_ln97_1 = icmp_ult  i16 %input_orderID_2, i16 %input_orderID_4

]]></Node>
<StgValue><ssdm name="icmp_ln97_1"/></StgValue>
</operation>

<operation id="410" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true.i724:56 %br_ln97 = br i1 %icmp_ln97_1, void %if.end63.i, void %if.then52.i

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="411" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1035 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_27, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1035"/></StgValue>
</operation>

<operation id="412" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1036 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_26, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1036"/></StgValue>
</operation>

<operation id="413" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1037 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_25, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1037"/></StgValue>
</operation>

<operation id="414" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1038 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_24, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1038"/></StgValue>
</operation>

<operation id="415" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1039 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_23, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1039"/></StgValue>
</operation>

<operation id="416" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1040 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_22, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1040"/></StgValue>
</operation>

<operation id="417" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1041 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_21, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1041"/></StgValue>
</operation>

<operation id="418" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1042 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_20, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1042"/></StgValue>
</operation>

<operation id="419" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1043 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_19, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1043"/></StgValue>
</operation>

<operation id="420" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1044 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_18, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1044"/></StgValue>
</operation>

<operation id="421" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1045 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_17, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1045"/></StgValue>
</operation>

<operation id="422" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1046 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_16, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1046"/></StgValue>
</operation>

<operation id="423" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1047 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1047"/></StgValue>
</operation>

<operation id="424" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1048 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1048"/></StgValue>
</operation>

<operation id="425" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1049 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1049"/></StgValue>
</operation>

<operation id="426" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1050 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1050"/></StgValue>
</operation>

<operation id="427" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1051 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1051"/></StgValue>
</operation>

<operation id="428" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1052 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1052"/></StgValue>
</operation>

<operation id="429" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1053 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1053"/></StgValue>
</operation>

<operation id="430" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1054 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1054"/></StgValue>
</operation>

<operation id="431" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1055 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1055"/></StgValue>
</operation>

<operation id="432" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1056 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1056"/></StgValue>
</operation>

<operation id="433" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1057 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1057"/></StgValue>
</operation>

<operation id="434" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1058 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1058"/></StgValue>
</operation>

<operation id="435" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:24 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1059 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_783, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1059"/></StgValue>
</operation>

<operation id="436" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:25 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1060 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_784, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1060"/></StgValue>
</operation>

<operation id="437" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:26 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1061 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_785, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1061"/></StgValue>
</operation>

<operation id="438" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:27 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1062 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_786, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1062"/></StgValue>
</operation>

<operation id="439" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:28 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1063 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_787, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1063"/></StgValue>
</operation>

<operation id="440" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:29 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1064 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_788, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1064"/></StgValue>
</operation>

<operation id="441" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:30 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1065 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_789, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1065"/></StgValue>
</operation>

<operation id="442" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:31 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1066 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_790, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1066"/></StgValue>
</operation>

<operation id="443" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:32 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1067 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_791, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1067"/></StgValue>
</operation>

<operation id="444" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:33 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1068 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_792, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1068"/></StgValue>
</operation>

<operation id="445" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:34 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1069 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_793, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1069"/></StgValue>
</operation>

<operation id="446" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:35 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1070 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_794, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1070"/></StgValue>
</operation>

<operation id="447" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:36 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1071 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_99, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1071"/></StgValue>
</operation>

<operation id="448" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:37 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1072 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_98, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1072"/></StgValue>
</operation>

<operation id="449" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:38 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1073 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_97, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1073"/></StgValue>
</operation>

<operation id="450" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:39 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1074 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_96, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1074"/></StgValue>
</operation>

<operation id="451" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:40 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1075 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_95, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1075"/></StgValue>
</operation>

<operation id="452" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:41 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1076 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_94, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1076"/></StgValue>
</operation>

<operation id="453" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:42 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1077 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_93, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1077"/></StgValue>
</operation>

<operation id="454" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:43 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1078 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_92, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1078"/></StgValue>
</operation>

<operation id="455" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:44 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1079 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_91, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1079"/></StgValue>
</operation>

<operation id="456" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:45 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1080 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_90, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1080"/></StgValue>
</operation>

<operation id="457" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:46 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1081 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_89, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1081"/></StgValue>
</operation>

<operation id="458" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then52.i:47 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1082 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_88, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1082"/></StgValue>
</operation>

<operation id="459" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1083 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1035

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1083"/></StgValue>
</operation>

<operation id="460" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1084 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1036

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1084"/></StgValue>
</operation>

<operation id="461" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1085 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1037

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1085"/></StgValue>
</operation>

<operation id="462" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1086 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1038

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1086"/></StgValue>
</operation>

<operation id="463" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1087 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1039

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1087"/></StgValue>
</operation>

<operation id="464" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1088 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1040

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1088"/></StgValue>
</operation>

<operation id="465" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1089 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1041

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1089"/></StgValue>
</operation>

<operation id="466" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1090 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1042

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1090"/></StgValue>
</operation>

<operation id="467" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1091 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1043

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1091"/></StgValue>
</operation>

<operation id="468" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1092 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1044

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1092"/></StgValue>
</operation>

<operation id="469" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1093 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1045

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1093"/></StgValue>
</operation>

<operation id="470" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1094 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1046

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1094"/></StgValue>
</operation>

<operation id="471" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1095 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1047

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1095"/></StgValue>
</operation>

<operation id="472" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1096 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1048

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1096"/></StgValue>
</operation>

<operation id="473" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1097 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1049

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1097"/></StgValue>
</operation>

<operation id="474" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1098 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1050

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1098"/></StgValue>
</operation>

<operation id="475" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1099 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1051

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1099"/></StgValue>
</operation>

<operation id="476" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1100 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1052

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1100"/></StgValue>
</operation>

<operation id="477" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1101 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1053

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1101"/></StgValue>
</operation>

<operation id="478" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1102 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1054

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1102"/></StgValue>
</operation>

<operation id="479" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1103 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1055

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1103"/></StgValue>
</operation>

<operation id="480" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1104 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1056

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1104"/></StgValue>
</operation>

<operation id="481" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1105 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1057

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1105"/></StgValue>
</operation>

<operation id="482" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1106 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1058

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1106"/></StgValue>
</operation>

<operation id="483" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1107 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1059

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1107"/></StgValue>
</operation>

<operation id="484" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1108 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1060

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1108"/></StgValue>
</operation>

<operation id="485" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1109 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1061

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1109"/></StgValue>
</operation>

<operation id="486" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1110 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1062

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1110"/></StgValue>
</operation>

<operation id="487" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1111 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1063

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1111"/></StgValue>
</operation>

<operation id="488" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1112 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1064

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1112"/></StgValue>
</operation>

<operation id="489" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1113 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1065

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1113"/></StgValue>
</operation>

<operation id="490" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1114 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1066

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1114"/></StgValue>
</operation>

<operation id="491" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1115 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1067

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1115"/></StgValue>
</operation>

<operation id="492" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1116 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1068

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1116"/></StgValue>
</operation>

<operation id="493" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1117 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1069

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1117"/></StgValue>
</operation>

<operation id="494" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1118 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1070

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1118"/></StgValue>
</operation>

<operation id="495" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1119 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1071

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1119"/></StgValue>
</operation>

<operation id="496" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1120 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1072

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1120"/></StgValue>
</operation>

<operation id="497" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1121 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1073

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1121"/></StgValue>
</operation>

<operation id="498" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1122 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1074

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1122"/></StgValue>
</operation>

<operation id="499" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1123 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1075

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1123"/></StgValue>
</operation>

<operation id="500" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1124 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1076

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1124"/></StgValue>
</operation>

<operation id="501" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1125 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1077

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1125"/></StgValue>
</operation>

<operation id="502" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1126 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1078

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1126"/></StgValue>
</operation>

<operation id="503" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1127 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1079

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1127"/></StgValue>
</operation>

<operation id="504" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1128 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1080

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1128"/></StgValue>
</operation>

<operation id="505" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1129 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1081

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1129"/></StgValue>
</operation>

<operation id="506" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1130 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1082

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1130"/></StgValue>
</operation>

<operation id="507" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0">
<![CDATA[
if.then52.i:110 %switch_ln99 = switch i3 %level_1, void %V22.i21.i1481.case.03371, i3 5, void %V22.i21.i1481.case.53376, i3 1, void %V22.i21.i1481.case.13372, i3 2, void %V22.i21.i1481.case.23373, i3 3, void %V22.i21.i1481.case.33374, i3 4, void %V22.i21.i1481.case.43375

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="508" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.43375:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33785, i2 0, void %arrayidx578.i1486.3.case.03782, i2 1, void %arrayidx578.i1486.3.case.13783, i2 2, void %arrayidx578.i1486.3.case.23784

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="509" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3781:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="510" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.33374:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33779, i2 0, void %arrayidx578.i1486.3.case.03776, i2 1, void %arrayidx578.i1486.3.case.13777, i2 2, void %arrayidx578.i1486.3.case.23778

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="511" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3775:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="512" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.23373:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33773, i2 0, void %arrayidx578.i1486.3.case.03770, i2 1, void %arrayidx578.i1486.3.case.13771, i2 2, void %arrayidx578.i1486.3.case.23772

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="513" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3769:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="514" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.13372:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33767, i2 0, void %arrayidx578.i1486.3.case.03764, i2 1, void %arrayidx578.i1486.3.case.13765, i2 2, void %arrayidx578.i1486.3.case.23766

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="515" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="615" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3763:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="516" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.53376:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33791, i2 0, void %arrayidx578.i1486.3.case.03788, i2 1, void %arrayidx578.i1486.3.case.13789, i2 2, void %arrayidx578.i1486.3.case.23790

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="517" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3787:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="518" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
V22.i21.i1481.case.03371:0 %switch_ln99 = switch i2 %trunc_ln88, void %arrayidx578.i1486.3.case.33761, i2 0, void %arrayidx578.i1486.3.case.03758, i2 1, void %arrayidx578.i1486.3.case.13759, i2 2, void %arrayidx578.i1486.3.case.23760

]]></Node>
<StgValue><ssdm name="switch_ln99"/></StgValue>
</operation>

<operation id="519" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit3757:0 %br_ln99 = br void %arrayidx578.i1486.3.exit

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="520" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:1 %store_ln362 = store i16 %input_orderID_4, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="521" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:0 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_795 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_27, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_795"/></StgValue>
</operation>

<operation id="522" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:1 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_796 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_26, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_796"/></StgValue>
</operation>

<operation id="523" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:2 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_797 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_25, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_797"/></StgValue>
</operation>

<operation id="524" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_798 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_24, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_798"/></StgValue>
</operation>

<operation id="525" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_799 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_23, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_799"/></StgValue>
</operation>

<operation id="526" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:5 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_800 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_22, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_800"/></StgValue>
</operation>

<operation id="527" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:6 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_801 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_21, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_801"/></StgValue>
</operation>

<operation id="528" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:7 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_802 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_20, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_802"/></StgValue>
</operation>

<operation id="529" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_803 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_19, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_803"/></StgValue>
</operation>

<operation id="530" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:9 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_804 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_18, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_804"/></StgValue>
</operation>

<operation id="531" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:10 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_805 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_17, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_805"/></StgValue>
</operation>

<operation id="532" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:11 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_806 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_16, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_806"/></StgValue>
</operation>

<operation id="533" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:12 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_807 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_15, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_807"/></StgValue>
</operation>

<operation id="534" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:13 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_808 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_14, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_808"/></StgValue>
</operation>

<operation id="535" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:14 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_809 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_13, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_809"/></StgValue>
</operation>

<operation id="536" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:15 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_810 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_12, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_810"/></StgValue>
</operation>

<operation id="537" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:16 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_811 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_11, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_811"/></StgValue>
</operation>

<operation id="538" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:17 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_812 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_10, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_812"/></StgValue>
</operation>

<operation id="539" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:18 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_813 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_9, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_813"/></StgValue>
</operation>

<operation id="540" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:19 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_814 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_8, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_814"/></StgValue>
</operation>

<operation id="541" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:20 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_815 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_7, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_815"/></StgValue>
</operation>

<operation id="542" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:21 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_816 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_6, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_816"/></StgValue>
</operation>

<operation id="543" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:22 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_817 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_5, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_817"/></StgValue>
</operation>

<operation id="544" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="4" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:23 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_818 = getelementptr i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_4, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_818"/></StgValue>
</operation>

<operation id="545" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_843 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_783, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_843"/></StgValue>
</operation>

<operation id="546" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_844 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_784, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_844"/></StgValue>
</operation>

<operation id="547" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_845 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_785, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_845"/></StgValue>
</operation>

<operation id="548" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_846 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_786, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_846"/></StgValue>
</operation>

<operation id="549" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:52 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_847 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_787, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_847"/></StgValue>
</operation>

<operation id="550" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_848 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_788, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_848"/></StgValue>
</operation>

<operation id="551" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_849 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_789, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_849"/></StgValue>
</operation>

<operation id="552" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_850 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_790, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_850"/></StgValue>
</operation>

<operation id="553" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_851 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_791, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_851"/></StgValue>
</operation>

<operation id="554" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:57 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_852 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_792, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_852"/></StgValue>
</operation>

<operation id="555" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_853 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_793, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_853"/></StgValue>
</operation>

<operation id="556" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_854 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_794, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_854"/></StgValue>
</operation>

<operation id="557" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_855 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_99, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_855"/></StgValue>
</operation>

<operation id="558" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_856 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_98, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_856"/></StgValue>
</operation>

<operation id="559" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:62 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_857 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_97, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_857"/></StgValue>
</operation>

<operation id="560" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_858 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_96, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_858"/></StgValue>
</operation>

<operation id="561" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_859 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_95, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_859"/></StgValue>
</operation>

<operation id="562" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_860 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_94, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_860"/></StgValue>
</operation>

<operation id="563" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_861 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_93, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_861"/></StgValue>
</operation>

<operation id="564" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:67 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_862 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_92, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_862"/></StgValue>
</operation>

<operation id="565" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_863 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_91, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_863"/></StgValue>
</operation>

<operation id="566" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_864 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_90, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_864"/></StgValue>
</operation>

<operation id="567" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_865 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_89, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_865"/></StgValue>
</operation>

<operation id="568" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="4" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
if.then28.i:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_866 = getelementptr i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_88, i64 0, i64 %zext_ln362

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_866"/></StgValue>
</operation>

<operation id="569" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:72 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_867 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_795

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_867"/></StgValue>
</operation>

<operation id="570" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_868 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_796

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_868"/></StgValue>
</operation>

<operation id="571" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_869 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_797

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_869"/></StgValue>
</operation>

<operation id="572" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_870 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_798

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_870"/></StgValue>
</operation>

<operation id="573" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:77 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_871 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_799

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_871"/></StgValue>
</operation>

<operation id="574" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_872 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_800

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_872"/></StgValue>
</operation>

<operation id="575" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_873 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_801

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_873"/></StgValue>
</operation>

<operation id="576" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_874 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_802

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_874"/></StgValue>
</operation>

<operation id="577" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_875 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_803

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_875"/></StgValue>
</operation>

<operation id="578" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:83 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_876 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_804

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_876"/></StgValue>
</operation>

<operation id="579" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_877 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_805

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_877"/></StgValue>
</operation>

<operation id="580" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_878 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_806

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_878"/></StgValue>
</operation>

<operation id="581" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_879 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_807

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_879"/></StgValue>
</operation>

<operation id="582" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_880 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_808

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_880"/></StgValue>
</operation>

<operation id="583" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_881 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_809

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_881"/></StgValue>
</operation>

<operation id="584" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_882 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_810

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_882"/></StgValue>
</operation>

<operation id="585" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_883 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_811

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_883"/></StgValue>
</operation>

<operation id="586" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_884 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_812

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_884"/></StgValue>
</operation>

<operation id="587" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_885 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_813

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_885"/></StgValue>
</operation>

<operation id="588" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_886 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_814

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_886"/></StgValue>
</operation>

<operation id="589" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_887 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_815

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_887"/></StgValue>
</operation>

<operation id="590" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_888 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_816

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_888"/></StgValue>
</operation>

<operation id="591" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_889 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_817

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_889"/></StgValue>
</operation>

<operation id="592" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_890 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_818

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_890"/></StgValue>
</operation>

<operation id="593" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:134 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_915 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_843

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_915"/></StgValue>
</operation>

<operation id="594" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:135 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_916 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_844

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_916"/></StgValue>
</operation>

<operation id="595" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:136 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_917 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_845

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_917"/></StgValue>
</operation>

<operation id="596" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:137 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_918 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_846

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_918"/></StgValue>
</operation>

<operation id="597" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:139 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_919 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_847

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_919"/></StgValue>
</operation>

<operation id="598" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:140 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_920 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_848

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_920"/></StgValue>
</operation>

<operation id="599" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:141 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_921 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_849

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_921"/></StgValue>
</operation>

<operation id="600" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:142 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_922 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_850

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_922"/></StgValue>
</operation>

<operation id="601" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:144 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_923 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_851

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_923"/></StgValue>
</operation>

<operation id="602" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:145 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_924 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_852

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_924"/></StgValue>
</operation>

<operation id="603" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="840" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:146 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_925 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_853

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_925"/></StgValue>
</operation>

<operation id="604" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:147 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_926 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_854

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_926"/></StgValue>
</operation>

<operation id="605" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:149 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_927 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_855

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_927"/></StgValue>
</operation>

<operation id="606" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="844" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:150 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_928 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_856

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_928"/></StgValue>
</operation>

<operation id="607" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:151 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_929 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_857

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_929"/></StgValue>
</operation>

<operation id="608" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:152 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_930 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_858

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_930"/></StgValue>
</operation>

<operation id="609" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:154 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_931 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_859

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_931"/></StgValue>
</operation>

<operation id="610" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:155 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_932 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_860

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_932"/></StgValue>
</operation>

<operation id="611" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:156 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_933 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_861

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_933"/></StgValue>
</operation>

<operation id="612" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:157 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_934 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_862

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_934"/></StgValue>
</operation>

<operation id="613" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:159 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_935 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_863

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_935"/></StgValue>
</operation>

<operation id="614" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:160 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_936 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_864

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_936"/></StgValue>
</operation>

<operation id="615" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:161 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_937 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_865

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_937"/></StgValue>
</operation>

<operation id="616" st_id="6" stage="2" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:162 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_938 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_866

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_938"/></StgValue>
</operation>

<operation id="617" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="0"/>
<literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1078" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0" op_3_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:1 %store_ln362 = store i16 %input_orderID_3, i16 %input_orderID_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1084" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1095" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:0 %input_size_1_load = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load"/></StgValue>
</operation>

<operation id="1085" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1096" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:1 %input_direction_load = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load"/></StgValue>
</operation>

<operation id="1086" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1097" bw="0" op_0_bw="0" op_1_bw="6" op_2_bw="6">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:2 %write_ln88 = write void @_ssdm_op_Write.ap_auto.i6P0A, i6 %new_idx_7_out, i6 %new_idx_1

]]></Node>
<StgValue><ssdm name="write_ln88"/></StgValue>
</operation>

<operation id="1087" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1098" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="3">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:3 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i3P0A, i3 %input_direction_3_out, i3 %input_direction_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1088" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1099" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:4 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_orderID_3_out, i16 %input_orderID_2

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1089" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1100" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:5 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i8P0A, i8 %input_size_3_out, i8 %input_size_1_load

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1090" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1101" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:6 %write_ln0 = write void @_ssdm_op_Write.ap_auto.i16P0A, i16 %input_price_3_out, i16 %input_price_1

]]></Node>
<StgValue><ssdm name="write_ln0"/></StgValue>
</operation>

<operation id="1091" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1102" bw="0">
<![CDATA[
_Z7add_bidPA64_5orderRS_RjRiPiS5_RN3hls6streamIS_Li0EEES9_RNS7_I7ap_uintILi32EELi0EEERNS7_I8metadataLi0EEERSB_SH_SB_SE_S_b.exit.loopexit.exitStub:7 %ret_ln0 = ret

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>

<state id="7" st_id="8">

<operation id="618" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:48 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1083 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1035

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1083"/></StgValue>
</operation>

<operation id="619" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:49 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1084 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1036

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1084"/></StgValue>
</operation>

<operation id="620" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:50 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1085 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1037

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1085"/></StgValue>
</operation>

<operation id="621" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:51 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1086 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1038

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1086"/></StgValue>
</operation>

<operation id="622" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:52 %tmp_30 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1083, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1084, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1085, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1086, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_30"/></StgValue>
</operation>

<operation id="623" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:53 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1087 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1039

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1087"/></StgValue>
</operation>

<operation id="624" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:54 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1088 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1040

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1088"/></StgValue>
</operation>

<operation id="625" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:55 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1089 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1041

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1089"/></StgValue>
</operation>

<operation id="626" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:56 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1090 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1042

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1090"/></StgValue>
</operation>

<operation id="627" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:57 %tmp_31 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1087, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1088, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1089, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1090, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_31"/></StgValue>
</operation>

<operation id="628" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:58 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1091 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1043

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1091"/></StgValue>
</operation>

<operation id="629" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:59 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1092 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1044

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1092"/></StgValue>
</operation>

<operation id="630" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:60 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1093 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1045

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1093"/></StgValue>
</operation>

<operation id="631" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:61 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1094 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1046

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1094"/></StgValue>
</operation>

<operation id="632" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:62 %tmp_32 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1091, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1092, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1093, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1094, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_32"/></StgValue>
</operation>

<operation id="633" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:63 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1095 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1047

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1095"/></StgValue>
</operation>

<operation id="634" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:64 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1096 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1048

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1096"/></StgValue>
</operation>

<operation id="635" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:65 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1097 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1049

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1097"/></StgValue>
</operation>

<operation id="636" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:66 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1098 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1050

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1098"/></StgValue>
</operation>

<operation id="637" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:67 %tmp_33 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1095, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1096, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1097, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1098, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_33"/></StgValue>
</operation>

<operation id="638" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:68 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1099 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1051

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1099"/></StgValue>
</operation>

<operation id="639" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:69 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1100 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1052

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1100"/></StgValue>
</operation>

<operation id="640" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:70 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1101 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1053

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1101"/></StgValue>
</operation>

<operation id="641" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:71 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1102 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1054

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1102"/></StgValue>
</operation>

<operation id="642" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:72 %tmp_34 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1099, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1100, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1101, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1102, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_34"/></StgValue>
</operation>

<operation id="643" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1103 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1055

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1103"/></StgValue>
</operation>

<operation id="644" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1104 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1056

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1104"/></StgValue>
</operation>

<operation id="645" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1105 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1057

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1105"/></StgValue>
</operation>

<operation id="646" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="8" op_0_bw="4">
<![CDATA[
if.then52.i:76 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1106 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1058

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1106"/></StgValue>
</operation>

<operation id="647" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then52.i:77 %tmp_35 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1103, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1104, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1105, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1106, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="648" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then52.i:78 %input_size_3 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_30, i3 1, i8 %tmp_31, i3 2, i8 %tmp_32, i3 3, i8 %tmp_33, i3 4, i8 %tmp_34, i3 5, i8 %tmp_35, i8 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_size_3"/></StgValue>
</operation>

<operation id="649" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1107 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1059

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1107"/></StgValue>
</operation>

<operation id="650" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1108 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1060

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1108"/></StgValue>
</operation>

<operation id="651" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:81 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1109 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1061

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1109"/></StgValue>
</operation>

<operation id="652" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1110 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1062

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1110"/></StgValue>
</operation>

<operation id="653" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:83 %tmp_36 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1107, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1108, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1109, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1110, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="654" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1111 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1063

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1111"/></StgValue>
</operation>

<operation id="655" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1112 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1064

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1112"/></StgValue>
</operation>

<operation id="656" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:86 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1113 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1065

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1113"/></StgValue>
</operation>

<operation id="657" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1114 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1066

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1114"/></StgValue>
</operation>

<operation id="658" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:88 %tmp_37 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1111, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1112, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1113, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1114, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="659" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1115 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1067

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1115"/></StgValue>
</operation>

<operation id="660" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1116 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1068

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1116"/></StgValue>
</operation>

<operation id="661" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:91 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1117 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1069

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1117"/></StgValue>
</operation>

<operation id="662" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1118 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1070

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1118"/></StgValue>
</operation>

<operation id="663" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:93 %tmp_38 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1115, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1116, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1117, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1118, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="664" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1119 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1071

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1119"/></StgValue>
</operation>

<operation id="665" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1120 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1072

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1120"/></StgValue>
</operation>

<operation id="666" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:96 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1121 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1073

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1121"/></StgValue>
</operation>

<operation id="667" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1122 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1074

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1122"/></StgValue>
</operation>

<operation id="668" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:98 %tmp_39 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1119, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1120, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1121, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1122, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="669" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1123 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1075

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1123"/></StgValue>
</operation>

<operation id="670" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1124 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1076

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1124"/></StgValue>
</operation>

<operation id="671" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:101 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1125 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1077

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1125"/></StgValue>
</operation>

<operation id="672" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:102 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1126 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1078

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1126"/></StgValue>
</operation>

<operation id="673" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:103 %tmp_40 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1123, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1124, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1125, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1126, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="674" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:104 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1127 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1079

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1127"/></StgValue>
</operation>

<operation id="675" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:105 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1128 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1080

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1128"/></StgValue>
</operation>

<operation id="676" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:106 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1129 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1081

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1129"/></StgValue>
</operation>

<operation id="677" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="3" op_0_bw="4">
<![CDATA[
if.then52.i:107 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1130 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1082

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1130"/></StgValue>
</operation>

<operation id="678" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then52.i:108 %tmp_41 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1127, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1128, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1129, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1130, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="679" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then52.i:109 %input_direction_2 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_36, i3 1, i3 %tmp_37, i3 2, i3 %tmp_38, i3 3, i3 %tmp_39, i3 4, i3 %tmp_40, i3 5, i3 %tmp_41, i3 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_direction_2"/></StgValue>
</operation>

<operation id="680" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:0 %input_size_1_load_48 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_48"/></StgValue>
</operation>

<operation id="681" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:1 %input_direction_load_48 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_48"/></StgValue>
</operation>

<operation id="682" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="683" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:3 %store_ln99 = store i8 %input_size_1_load_48, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1053

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="684" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1005

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="685" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:5 %store_ln99 = store i3 %input_direction_load_48, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1077

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="686" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23784:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3781

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="687" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:0 %input_size_1_load_47 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_47"/></StgValue>
</operation>

<operation id="688" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:1 %input_direction_load_47 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_47"/></StgValue>
</operation>

<operation id="689" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="485" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="690" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:3 %store_ln99 = store i8 %input_size_1_load_47, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1052

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="691" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1004

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="692" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:5 %store_ln99 = store i3 %input_direction_load_47, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1076

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="693" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13783:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3781

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="694" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:0 %input_size_1_load_46 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_46"/></StgValue>
</operation>

<operation id="695" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:1 %input_direction_load_46 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_46"/></StgValue>
</operation>

<operation id="696" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="697" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:3 %store_ln99 = store i8 %input_size_1_load_46, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1051

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="698" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1003

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="699" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:5 %store_ln99 = store i3 %input_direction_load_46, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1075

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="700" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03782:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3781

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="701" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:0 %input_size_1_load_45 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_45"/></StgValue>
</operation>

<operation id="702" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:1 %input_direction_load_45 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_45"/></StgValue>
</operation>

<operation id="703" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="704" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:3 %store_ln99 = store i8 %input_size_1_load_45, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1054

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="705" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1006

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="706" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:5 %store_ln99 = store i3 %input_direction_load_45, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1078

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="707" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33785:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3781

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="708" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:0 %input_size_1_load_44 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_44"/></StgValue>
</operation>

<operation id="709" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:1 %input_direction_load_44 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_44"/></StgValue>
</operation>

<operation id="710" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="711" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:3 %store_ln99 = store i8 %input_size_1_load_44, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1049

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="712" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1001

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="713" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:5 %store_ln99 = store i3 %input_direction_load_44, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1073

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="714" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23778:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3775

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="715" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:0 %input_size_1_load_43 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_43"/></StgValue>
</operation>

<operation id="716" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:1 %input_direction_load_43 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_43"/></StgValue>
</operation>

<operation id="717" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="718" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:3 %store_ln99 = store i8 %input_size_1_load_43, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1048

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="719" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1000

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="720" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:5 %store_ln99 = store i3 %input_direction_load_43, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1072

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="721" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13777:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3775

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="722" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:0 %input_size_1_load_42 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_42"/></StgValue>
</operation>

<operation id="723" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:1 %input_direction_load_42 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_42"/></StgValue>
</operation>

<operation id="724" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="725" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:3 %store_ln99 = store i8 %input_size_1_load_42, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1047

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="726" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_999

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="727" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:5 %store_ln99 = store i3 %input_direction_load_42, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1071

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="728" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03776:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3775

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="729" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:0 %input_size_1_load_41 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_41"/></StgValue>
</operation>

<operation id="730" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:1 %input_direction_load_41 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_41"/></StgValue>
</operation>

<operation id="731" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="732" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:3 %store_ln99 = store i8 %input_size_1_load_41, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1050

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="733" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1002

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="734" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:5 %store_ln99 = store i3 %input_direction_load_41, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1074

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="735" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33779:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3775

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="736" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:0 %input_size_1_load_40 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_40"/></StgValue>
</operation>

<operation id="737" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:1 %input_direction_load_40 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_40"/></StgValue>
</operation>

<operation id="738" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="739" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:3 %store_ln99 = store i8 %input_size_1_load_40, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1045

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="740" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_997

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="741" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:5 %store_ln99 = store i3 %input_direction_load_40, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1069

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="742" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23772:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3769

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="743" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:0 %input_size_1_load_39 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_39"/></StgValue>
</operation>

<operation id="744" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:1 %input_direction_load_39 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_39"/></StgValue>
</operation>

<operation id="745" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="746" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:3 %store_ln99 = store i8 %input_size_1_load_39, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1044

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="747" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_996

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="748" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:5 %store_ln99 = store i3 %input_direction_load_39, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1068

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="749" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13771:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3769

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="750" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:0 %input_size_1_load_38 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_38"/></StgValue>
</operation>

<operation id="751" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:1 %input_direction_load_38 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_38"/></StgValue>
</operation>

<operation id="752" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="753" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:3 %store_ln99 = store i8 %input_size_1_load_38, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1043

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="754" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_995

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="755" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:5 %store_ln99 = store i3 %input_direction_load_38, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1067

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="756" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03770:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3769

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="757" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:0 %input_size_1_load_37 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_37"/></StgValue>
</operation>

<operation id="758" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:1 %input_direction_load_37 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_37"/></StgValue>
</operation>

<operation id="759" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="760" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:3 %store_ln99 = store i8 %input_size_1_load_37, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1046

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="761" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_998

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="762" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:5 %store_ln99 = store i3 %input_direction_load_37, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1070

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="763" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33773:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3769

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="764" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:0 %input_size_1_load_36 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_36"/></StgValue>
</operation>

<operation id="765" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:1 %input_direction_load_36 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_36"/></StgValue>
</operation>

<operation id="766" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="767" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:3 %store_ln99 = store i8 %input_size_1_load_36, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1041

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="768" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_993

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="769" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:5 %store_ln99 = store i3 %input_direction_load_36, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1065

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="770" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23766:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3763

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="771" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:0 %input_size_1_load_35 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_35"/></StgValue>
</operation>

<operation id="772" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:1 %input_direction_load_35 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_35"/></StgValue>
</operation>

<operation id="773" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="774" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:3 %store_ln99 = store i8 %input_size_1_load_35, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1040

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="775" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_992

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="776" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:5 %store_ln99 = store i3 %input_direction_load_35, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1064

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="777" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13765:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3763

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="778" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:0 %input_size_1_load_34 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_34"/></StgValue>
</operation>

<operation id="779" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:1 %input_direction_load_34 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_34"/></StgValue>
</operation>

<operation id="780" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="781" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:3 %store_ln99 = store i8 %input_size_1_load_34, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1039

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="782" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_991

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="783" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:5 %store_ln99 = store i3 %input_direction_load_34, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1063

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="784" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="605" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03764:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3763

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="785" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:0 %input_size_1_load_33 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_33"/></StgValue>
</operation>

<operation id="786" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:1 %input_direction_load_33 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_33"/></StgValue>
</operation>

<operation id="787" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="788" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:3 %store_ln99 = store i8 %input_size_1_load_33, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1042

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="789" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_994

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="790" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:5 %store_ln99 = store i3 %input_direction_load_33, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1066

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="791" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33767:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3763

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="792" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:0 %input_size_1_load_32 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_32"/></StgValue>
</operation>

<operation id="793" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:1 %input_direction_load_32 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_32"/></StgValue>
</operation>

<operation id="794" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="795" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:3 %store_ln99 = store i8 %input_size_1_load_32, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1057

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="796" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1009

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="797" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:5 %store_ln99 = store i3 %input_direction_load_32, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1081

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="798" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="625" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23790:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3787

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="799" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:0 %input_size_1_load_31 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_31"/></StgValue>
</operation>

<operation id="800" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:1 %input_direction_load_31 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_31"/></StgValue>
</operation>

<operation id="801" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="802" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:3 %store_ln99 = store i8 %input_size_1_load_31, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1056

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="803" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1008

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="804" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:5 %store_ln99 = store i3 %input_direction_load_31, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1080

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="805" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13789:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3787

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="806" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="635" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:0 %input_size_1_load_30 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_30"/></StgValue>
</operation>

<operation id="807" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:1 %input_direction_load_30 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_30"/></StgValue>
</operation>

<operation id="808" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="809" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:3 %store_ln99 = store i8 %input_size_1_load_30, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1055

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="810" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1007

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="811" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:5 %store_ln99 = store i3 %input_direction_load_30, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1079

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="812" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03788:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3787

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="813" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:0 %input_size_1_load_29 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_29"/></StgValue>
</operation>

<operation id="814" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:1 %input_direction_load_29 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_29"/></StgValue>
</operation>

<operation id="815" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="816" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:3 %store_ln99 = store i8 %input_size_1_load_29, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1058

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="817" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1010

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="818" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:5 %store_ln99 = store i3 %input_direction_load_29, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1082

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="819" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33791:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3787

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="820" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:0 %input_size_1_load_28 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_28"/></StgValue>
</operation>

<operation id="821" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:1 %input_direction_load_28 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_28"/></StgValue>
</operation>

<operation id="822" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="823" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:3 %store_ln99 = store i8 %input_size_1_load_28, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1037

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="824" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_989

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="825" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:5 %store_ln99 = store i3 %input_direction_load_28, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1061

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="826" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.23760:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3757

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="827" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:0 %input_size_1_load_27 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_27"/></StgValue>
</operation>

<operation id="828" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:1 %input_direction_load_27 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_27"/></StgValue>
</operation>

<operation id="829" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="665" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="830" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:3 %store_ln99 = store i8 %input_size_1_load_27, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1036

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="831" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_988

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="832" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:5 %store_ln99 = store i3 %input_direction_load_27, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1060

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="833" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.13759:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3757

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="834" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="671" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:0 %input_size_1_load_26 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_26"/></StgValue>
</operation>

<operation id="835" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:1 %input_direction_load_26 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_26"/></StgValue>
</operation>

<operation id="836" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="837" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:3 %store_ln99 = store i8 %input_size_1_load_26, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1035

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="838" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_987

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="839" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="676" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:5 %store_ln99 = store i3 %input_direction_load_26, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1059

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="840" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.03758:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3757

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="841" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:0 %input_size_1_load_25 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_25"/></StgValue>
</operation>

<operation id="842" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:1 %input_direction_load_25 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_25"/></StgValue>
</operation>

<operation id="843" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:2 %store_ln99 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="844" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:3 %store_ln99 = store i8 %input_size_1_load_25, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1038

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="845" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:4 %store_ln99 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_990

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="846" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:5 %store_ln99 = store i3 %input_direction_load_25, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_1062

]]></Node>
<StgValue><ssdm name="store_ln99"/></StgValue>
</operation>

<operation id="847" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.case.33761:6 %br_ln99 = br void %arrayidx578.i1486.3.exit3757

]]></Node>
<StgValue><ssdm name="br_ln99"/></StgValue>
</operation>

<operation id="848" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:72 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_867 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_795

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_867"/></StgValue>
</operation>

<operation id="849" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:73 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_868 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_796

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_868"/></StgValue>
</operation>

<operation id="850" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:74 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_869 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_797

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_869"/></StgValue>
</operation>

<operation id="851" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:75 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_870 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_798

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_870"/></StgValue>
</operation>

<operation id="852" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:76 %tmp_6 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_867, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_868, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_869, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_870, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="853" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:77 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_871 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_799

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_871"/></StgValue>
</operation>

<operation id="854" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:78 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_872 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_800

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_872"/></StgValue>
</operation>

<operation id="855" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:79 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_873 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_801

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_873"/></StgValue>
</operation>

<operation id="856" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:80 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_874 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_802

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_874"/></StgValue>
</operation>

<operation id="857" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:81 %tmp_7 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_871, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_872, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_873, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_874, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="858" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:82 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_875 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_803

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_875"/></StgValue>
</operation>

<operation id="859" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:83 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_876 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_804

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_876"/></StgValue>
</operation>

<operation id="860" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:84 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_877 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_805

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_877"/></StgValue>
</operation>

<operation id="861" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:85 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_878 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_806

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_878"/></StgValue>
</operation>

<operation id="862" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:86 %tmp_8 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_875, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_876, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_877, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_878, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="863" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:87 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_879 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_807

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_879"/></StgValue>
</operation>

<operation id="864" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:88 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_880 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_808

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_880"/></StgValue>
</operation>

<operation id="865" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:89 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_881 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_809

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_881"/></StgValue>
</operation>

<operation id="866" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:90 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_882 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_810

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_882"/></StgValue>
</operation>

<operation id="867" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:91 %tmp_9 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_879, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_880, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_881, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_882, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="868" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:92 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_883 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_811

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_883"/></StgValue>
</operation>

<operation id="869" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:93 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_884 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_812

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_884"/></StgValue>
</operation>

<operation id="870" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:94 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_885 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_813

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_885"/></StgValue>
</operation>

<operation id="871" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:95 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_886 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_814

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_886"/></StgValue>
</operation>

<operation id="872" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:96 %tmp_10 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_883, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_884, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_885, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_886, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="873" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:97 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_887 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_815

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_887"/></StgValue>
</operation>

<operation id="874" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:98 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_888 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_816

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_888"/></StgValue>
</operation>

<operation id="875" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:99 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_889 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_817

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_889"/></StgValue>
</operation>

<operation id="876" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="8" op_0_bw="4">
<![CDATA[
if.then28.i:100 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_890 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_818

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_890"/></StgValue>
</operation>

<operation id="877" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="8" op_3_bw="2" op_4_bw="8" op_5_bw="2" op_6_bw="8" op_7_bw="2" op_8_bw="8" op_9_bw="8" op_10_bw="2">
<![CDATA[
if.then28.i:101 %tmp_11 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.4i8.i8.i2, i2 0, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_887, i2 1, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_888, i2 2, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_889, i2 3, i8 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_890, i8 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="878" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="8" op_0_bw="8" op_1_bw="3" op_2_bw="8" op_3_bw="3" op_4_bw="8" op_5_bw="3" op_6_bw="8" op_7_bw="3" op_8_bw="8" op_9_bw="3" op_10_bw="8" op_11_bw="3" op_12_bw="8" op_13_bw="8" op_14_bw="3">
<![CDATA[
if.then28.i:102 %input_size_2 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.6i8.i8.i3, i3 0, i8 %tmp_6, i3 1, i8 %tmp_7, i3 2, i8 %tmp_8, i3 3, i8 %tmp_9, i3 4, i8 %tmp_10, i3 5, i8 %tmp_11, i8 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_size_2"/></StgValue>
</operation>

<operation id="879" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="0"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="828" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:134 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_915 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_843

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_915"/></StgValue>
</operation>

<operation id="880" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="829" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:135 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_916 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_844

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_916"/></StgValue>
</operation>

<operation id="881" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-2"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="830" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:136 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_917 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_845

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_917"/></StgValue>
</operation>

<operation id="882" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="trunc_ln88" val="-1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="831" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:137 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_918 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_846

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_918"/></StgValue>
</operation>

<operation id="883" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="832" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:138 %tmp_18 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_915, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_916, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_917, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_918, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="884" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="833" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:139 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_919 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_847

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_919"/></StgValue>
</operation>

<operation id="885" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="834" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:140 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_920 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_848

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_920"/></StgValue>
</operation>

<operation id="886" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="835" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:141 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_921 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_849

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_921"/></StgValue>
</operation>

<operation id="887" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="836" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:142 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_922 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_850

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_922"/></StgValue>
</operation>

<operation id="888" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="837" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:143 %tmp_19 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_919, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_920, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_921, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_922, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="889" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="838" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:144 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_923 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_851

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_923"/></StgValue>
</operation>

<operation id="890" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="839" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:145 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_924 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_852

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_924"/></StgValue>
</operation>

<operation id="891" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="840" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:146 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_925 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_853

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_925"/></StgValue>
</operation>

<operation id="892" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="841" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:147 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_926 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_854

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_926"/></StgValue>
</operation>

<operation id="893" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="842" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:148 %tmp_20 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_923, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_924, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_925, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_926, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="894" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="843" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:149 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_927 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_855

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_927"/></StgValue>
</operation>

<operation id="895" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="844" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:150 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_928 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_856

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_928"/></StgValue>
</operation>

<operation id="896" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="845" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:151 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_929 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_857

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_929"/></StgValue>
</operation>

<operation id="897" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="846" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:152 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_930 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_858

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_930"/></StgValue>
</operation>

<operation id="898" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="847" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:153 %tmp_21 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_927, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_928, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_929, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_930, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="899" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="848" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:154 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_931 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_859

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_931"/></StgValue>
</operation>

<operation id="900" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="849" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:155 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_932 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_860

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_932"/></StgValue>
</operation>

<operation id="901" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="850" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:156 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_933 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_861

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_933"/></StgValue>
</operation>

<operation id="902" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="851" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:157 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_934 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_862

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_934"/></StgValue>
</operation>

<operation id="903" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
</and_exp></or_exp>
</condition>

<Node id="852" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:158 %tmp_22 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_931, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_932, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_933, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_934, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="904" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="853" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:159 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_935 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_863

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_935"/></StgValue>
</operation>

<operation id="905" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="854" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:160 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_936 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_864

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_936"/></StgValue>
</operation>

<operation id="906" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="855" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:161 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_937 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_865

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_937"/></StgValue>
</operation>

<operation id="907" st_id="7" stage="1" lat="2">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="856" bw="3" op_0_bw="4">
<![CDATA[
if.then28.i:162 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_938 = load i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_866

]]></Node>
<StgValue><ssdm name="order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_938"/></StgValue>
</operation>

<operation id="908" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
</and_exp></or_exp>
</condition>

<Node id="857" bw="3" op_0_bw="3" op_1_bw="2" op_2_bw="3" op_3_bw="2" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="3" op_10_bw="2">
<![CDATA[
if.then28.i:163 %tmp_23 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.4i3.i3.i2, i2 0, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_935, i2 1, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_936, i2 2, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_937, i2 3, i3 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_938, i3 0, i2 %trunc_ln88

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="909" st_id="7" stage="1" lat="1">
<core>BinarySparseMux_DontCare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="858" bw="3" op_0_bw="3" op_1_bw="3" op_2_bw="3" op_3_bw="3" op_4_bw="3" op_5_bw="3" op_6_bw="3" op_7_bw="3" op_8_bw="3" op_9_bw="3" op_10_bw="3" op_11_bw="3" op_12_bw="3" op_13_bw="3" op_14_bw="3">
<![CDATA[
if.then28.i:164 %input_direction_1 = sparsemux i3 @_ssdm_op_SparseMux.ap_auto.6i3.i3.i3, i3 0, i3 %tmp_18, i3 1, i3 %tmp_19, i3 2, i3 %tmp_20, i3 3, i3 %tmp_21, i3 4, i3 %tmp_22, i3 5, i3 %tmp_23, i3 0, i3 %level_1

]]></Node>
<StgValue><ssdm name="input_direction_1"/></StgValue>
</operation>

<operation id="910" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="863" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:0 %input_size_1_load_24 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_24"/></StgValue>
</operation>

<operation id="911" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="864" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:1 %input_direction_load_24 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_24"/></StgValue>
</operation>

<operation id="912" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="865" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_957

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="913" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="866" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:3 %store_ln94 = store i8 %input_size_1_load_24, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_813

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="914" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="867" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_837

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="915" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="868" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:5 %store_ln94 = store i3 %input_direction_load_24, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_861

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="916" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="869" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23742:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3739

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="917" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="871" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:0 %input_size_1_load_23 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_23"/></StgValue>
</operation>

<operation id="918" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="872" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:1 %input_direction_load_23 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_23"/></StgValue>
</operation>

<operation id="919" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="873" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_956

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="920" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="874" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:3 %store_ln94 = store i8 %input_size_1_load_23, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_812

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="921" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="875" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_836

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="922" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="876" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:5 %store_ln94 = store i3 %input_direction_load_23, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_860

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="923" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="877" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13741:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3739

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="924" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="879" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:0 %input_size_1_load_22 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_22"/></StgValue>
</operation>

<operation id="925" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="880" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:1 %input_direction_load_22 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_22"/></StgValue>
</operation>

<operation id="926" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="881" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_955

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="927" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="882" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:3 %store_ln94 = store i8 %input_size_1_load_22, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_811

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="928" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="883" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_835

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="929" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="884" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:5 %store_ln94 = store i3 %input_direction_load_22, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_859

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="930" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="885" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03740:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3739

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="931" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="887" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:0 %input_size_1_load_21 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_21"/></StgValue>
</operation>

<operation id="932" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="888" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:1 %input_direction_load_21 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_21"/></StgValue>
</operation>

<operation id="933" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="889" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_958

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="934" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="890" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:3 %store_ln94 = store i8 %input_size_1_load_21, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_814

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="935" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="891" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_838

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="936" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="892" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:5 %store_ln94 = store i3 %input_direction_load_21, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_862

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="937" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="893" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33743:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3739

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="938" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="899" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:0 %input_size_1_load_20 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_20"/></StgValue>
</operation>

<operation id="939" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="900" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:1 %input_direction_load_20 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_20"/></StgValue>
</operation>

<operation id="940" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="901" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_953

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="941" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="902" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:3 %store_ln94 = store i8 %input_size_1_load_20, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_809

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="942" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="903" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_833

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="943" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="904" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:5 %store_ln94 = store i3 %input_direction_load_20, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_857

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="944" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="905" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23736:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3733

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="945" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="907" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:0 %input_size_1_load_19 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_19"/></StgValue>
</operation>

<operation id="946" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="908" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:1 %input_direction_load_19 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_19"/></StgValue>
</operation>

<operation id="947" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="909" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_952

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="948" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="910" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:3 %store_ln94 = store i8 %input_size_1_load_19, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_808

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="949" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="911" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_832

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="950" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="912" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:5 %store_ln94 = store i3 %input_direction_load_19, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_856

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="951" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="913" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13735:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3733

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="952" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="915" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:0 %input_size_1_load_18 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_18"/></StgValue>
</operation>

<operation id="953" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="916" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:1 %input_direction_load_18 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_18"/></StgValue>
</operation>

<operation id="954" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="917" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_951

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="955" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="918" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:3 %store_ln94 = store i8 %input_size_1_load_18, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_807

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="956" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="919" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_831

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="957" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="920" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:5 %store_ln94 = store i3 %input_direction_load_18, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_855

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="958" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="921" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03734:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3733

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="959" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="923" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:0 %input_size_1_load_17 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_17"/></StgValue>
</operation>

<operation id="960" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="924" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:1 %input_direction_load_17 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_17"/></StgValue>
</operation>

<operation id="961" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="925" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_954

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="962" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="926" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:3 %store_ln94 = store i8 %input_size_1_load_17, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_810

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="963" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="927" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_834

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="964" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="928" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:5 %store_ln94 = store i3 %input_direction_load_17, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_858

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="965" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="929" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33737:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3733

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="966" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="935" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:0 %input_size_1_load_16 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_16"/></StgValue>
</operation>

<operation id="967" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="936" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:1 %input_direction_load_16 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_16"/></StgValue>
</operation>

<operation id="968" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="937" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_949

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="969" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="938" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:3 %store_ln94 = store i8 %input_size_1_load_16, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_805

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="970" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="939" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_829

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="971" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="940" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:5 %store_ln94 = store i3 %input_direction_load_16, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_853

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="972" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="941" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23730:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3727

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="973" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="943" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:0 %input_size_1_load_15 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_15"/></StgValue>
</operation>

<operation id="974" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="944" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:1 %input_direction_load_15 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_15"/></StgValue>
</operation>

<operation id="975" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="945" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_948

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="976" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="946" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:3 %store_ln94 = store i8 %input_size_1_load_15, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_804

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="977" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="947" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_828

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="978" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="948" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:5 %store_ln94 = store i3 %input_direction_load_15, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_852

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="979" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="949" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13729:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3727

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="980" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="951" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:0 %input_size_1_load_14 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_14"/></StgValue>
</operation>

<operation id="981" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="952" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:1 %input_direction_load_14 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_14"/></StgValue>
</operation>

<operation id="982" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="953" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_947

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="983" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="954" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:3 %store_ln94 = store i8 %input_size_1_load_14, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_803

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="984" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="955" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_827

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="985" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="956" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:5 %store_ln94 = store i3 %input_direction_load_14, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_851

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="986" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="957" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03728:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3727

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="987" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="959" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:0 %input_size_1_load_13 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_13"/></StgValue>
</operation>

<operation id="988" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="960" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:1 %input_direction_load_13 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_13"/></StgValue>
</operation>

<operation id="989" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="961" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_950

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="990" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="962" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:3 %store_ln94 = store i8 %input_size_1_load_13, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_806

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="991" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="963" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_830

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="992" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="964" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:5 %store_ln94 = store i3 %input_direction_load_13, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_854

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="993" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="2"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="965" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33731:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3727

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="994" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="971" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:0 %input_size_1_load_12 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_12"/></StgValue>
</operation>

<operation id="995" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="972" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:1 %input_direction_load_12 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_12"/></StgValue>
</operation>

<operation id="996" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="973" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_945

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="997" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="974" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:3 %store_ln94 = store i8 %input_size_1_load_12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_801

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="998" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="975" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_825

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="999" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="976" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:5 %store_ln94 = store i3 %input_direction_load_12, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_849

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1000" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="977" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23724:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3721

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1001" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="979" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:0 %input_size_1_load_11 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_11"/></StgValue>
</operation>

<operation id="1002" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="980" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:1 %input_direction_load_11 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_11"/></StgValue>
</operation>

<operation id="1003" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="981" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_944

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1004" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="982" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:3 %store_ln94 = store i8 %input_size_1_load_11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_800

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1005" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="983" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_824

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1006" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="984" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:5 %store_ln94 = store i3 %input_direction_load_11, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_848

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1007" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="985" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13723:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3721

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1008" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="987" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:0 %input_size_1_load_10 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_10"/></StgValue>
</operation>

<operation id="1009" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="988" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:1 %input_direction_load_10 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_10"/></StgValue>
</operation>

<operation id="1010" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="989" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_943

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1011" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="990" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:3 %store_ln94 = store i8 %input_size_1_load_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_799

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1012" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="991" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_823

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1013" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="992" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:5 %store_ln94 = store i3 %input_direction_load_10, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_847

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1014" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="993" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03722:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3721

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1015" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="995" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:0 %input_size_1_load_9 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_9"/></StgValue>
</operation>

<operation id="1016" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="996" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:1 %input_direction_load_9 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_9"/></StgValue>
</operation>

<operation id="1017" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="997" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_946

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1018" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="998" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:3 %store_ln94 = store i8 %input_size_1_load_9, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_802

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1019" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="999" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_826

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1020" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1000" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:5 %store_ln94 = store i3 %input_direction_load_9, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_850

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1021" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="1"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1001" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33725:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3721

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1022" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1007" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:0 %input_size_1_load_8 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_8"/></StgValue>
</operation>

<operation id="1023" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1008" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:1 %input_direction_load_8 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_8"/></StgValue>
</operation>

<operation id="1024" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1009" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_961

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1025" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1010" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:3 %store_ln94 = store i8 %input_size_1_load_8, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_817

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1026" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1011" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_841

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1027" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1012" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:5 %store_ln94 = store i3 %input_direction_load_8, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_865

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1028" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1013" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23748:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3745

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1029" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1015" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:0 %input_size_1_load_7 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_7"/></StgValue>
</operation>

<operation id="1030" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1016" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:1 %input_direction_load_7 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_7"/></StgValue>
</operation>

<operation id="1031" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1017" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_960

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1032" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1018" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:3 %store_ln94 = store i8 %input_size_1_load_7, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_816

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1033" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1019" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_840

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1034" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1020" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:5 %store_ln94 = store i3 %input_direction_load_7, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_864

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1035" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1021" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13747:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3745

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1036" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1023" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:0 %input_size_1_load_6 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_6"/></StgValue>
</operation>

<operation id="1037" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1024" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:1 %input_direction_load_6 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_6"/></StgValue>
</operation>

<operation id="1038" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1025" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_959

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1039" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1026" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:3 %store_ln94 = store i8 %input_size_1_load_6, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_815

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1040" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1027" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_839

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1041" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1028" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:5 %store_ln94 = store i3 %input_direction_load_6, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_863

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1042" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1029" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03746:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3745

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1043" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1031" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:0 %input_size_1_load_5 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_5"/></StgValue>
</operation>

<operation id="1044" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1032" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:1 %input_direction_load_5 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_5"/></StgValue>
</operation>

<operation id="1045" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1033" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_962

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1046" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1034" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:3 %store_ln94 = store i8 %input_size_1_load_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_818

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1047" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1035" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_842

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1048" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1036" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:5 %store_ln94 = store i3 %input_direction_load_5, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_866

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1049" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="-3"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1037" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33749:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3745

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1050" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1043" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:0 %input_size_1_load_4 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_4"/></StgValue>
</operation>

<operation id="1051" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1044" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:1 %input_direction_load_4 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_4"/></StgValue>
</operation>

<operation id="1052" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1045" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_941

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1053" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1046" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:3 %store_ln94 = store i8 %input_size_1_load_4, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_797

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1054" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1047" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_821

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1055" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1048" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:5 %store_ln94 = store i3 %input_direction_load_4, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_845

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1056" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="1049" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.23718:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3715

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1057" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1051" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:0 %input_size_1_load_3 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_3"/></StgValue>
</operation>

<operation id="1058" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1052" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:1 %input_direction_load_3 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_3"/></StgValue>
</operation>

<operation id="1059" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1053" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_940

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1060" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1054" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:3 %store_ln94 = store i8 %input_size_1_load_3, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_796

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1061" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1055" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_820

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1062" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1056" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:5 %store_ln94 = store i3 %input_direction_load_3, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_844

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1063" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1057" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.13717:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3715

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1064" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1059" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:0 %input_size_1_load_2 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_2"/></StgValue>
</operation>

<operation id="1065" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1060" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:1 %input_direction_load_2 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_2"/></StgValue>
</operation>

<operation id="1066" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1061" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_939

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1067" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1062" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:3 %store_ln94 = store i8 %input_size_1_load_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_795

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1068" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1063" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_819

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1069" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1064" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:5 %store_ln94 = store i3 %input_direction_load_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_843

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1070" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="1065" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.03716:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3715

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="1071" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1067" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:0 %input_size_1_load_1 = load i8 %input_size_1

]]></Node>
<StgValue><ssdm name="input_size_1_load_1"/></StgValue>
</operation>

<operation id="1072" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1068" bw="3" op_0_bw="3" op_1_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:1 %input_direction_load_1 = load i3 %input_direction

]]></Node>
<StgValue><ssdm name="input_direction_load_1"/></StgValue>
</operation>

<operation id="1073" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1069" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:2 %store_ln94 = store i16 %input_price_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_942

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1074" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1070" bw="0" op_0_bw="8" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:3 %store_ln94 = store i8 %input_size_1_load_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_798

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1075" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1071" bw="0" op_0_bw="16" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:4 %store_ln94 = store i16 %input_orderID_2, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_822

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1076" st_id="7" stage="1" lat="1">
<core>RAM_1P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1072" bw="0" op_0_bw="3" op_1_bw="4" op_2_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:5 %store_ln94 = store i3 %input_direction_load_1, i4 %order_book_stream_stream_stream_stream_stream_stream_stream_ap_uint_ap_u_846

]]></Node>
<StgValue><ssdm name="store_ln94"/></StgValue>
</operation>

<operation id="1077" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
<literal name="level_1" val="!5"/>
<literal name="level_1" val="!1"/>
<literal name="level_1" val="!2"/>
<literal name="level_1" val="!3"/>
<literal name="level_1" val="!4"/>
<literal name="trunc_ln88" val="-1"/>
</and_exp></or_exp>
</condition>

<Node id="1073" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.case.33719:6 %br_ln94 = br void %arrayidx3210.i1488.3.exit3715

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>
</state>

<state id="8" st_id="9">

<operation id="1078" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:0 %store_ln362 = store i3 %input_direction_2, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1079" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:2 %store_ln362 = store i8 %input_size_3, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1080" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="0"/>
<literal name="icmp_ln97" val="1"/>
<literal name="icmp_ln97_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="0" op_0_bw="0">
<![CDATA[
arrayidx578.i1486.3.exit:3 %br_ln101 = br void %if.end63.i

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>

<operation id="1081" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1077" bw="0" op_0_bw="3" op_1_bw="3" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:0 %store_ln362 = store i3 %input_direction_1, i3 %input_direction

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1082" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1079" bw="0" op_0_bw="8" op_1_bw="8" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="0" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0" op_16_bw="0" op_17_bw="0" op_18_bw="0" op_19_bw="0" op_20_bw="0" op_21_bw="0" op_22_bw="0" op_23_bw="0" op_24_bw="0" op_25_bw="0" op_26_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:2 %store_ln362 = store i8 %input_size_2, i8 %input_size_1

]]></Node>
<StgValue><ssdm name="store_ln362"/></StgValue>
</operation>

<operation id="1083" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln92" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="1081" bw="0" op_0_bw="0">
<![CDATA[
arrayidx3210.i1488.3.exit:4 %br_ln96 = br void %if.end63.i

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
