Modelli per lo sviluppo FPGA tra cui progettazione RTL (Verilog/VHDL), chiusura temporale, attraversamento del dominio del clock, sintesi di alto livello e verifica. Copre sia l'approccio HDL tradizionale che quello moderno HLS. Utilizzare quando viene menzionato "," ".
