---
title: 'Unit 0: Introduction to Synthesis'
date: 2024-02-16 14:28:58
categories:
- DC synthesis
tags:
- DC
- synthesis
---

> 这一系列的博文撰写是基于`DC 2017 Workshop` ，此workshop目标是教用户`使用Synopsys的Design Compiler工具将RTL代码综合成门级网表`(<font color=red>with acceptable post-placement timing and congestion</font>, 此workshop中使用的是`topo mode`，会进行粗略的布局)。
> 具体来说，通过如下步骤：
>
> 1. 读取RTL代码
>
> 2. <font color=red>加载library, technology data, floorplan constraints</font>
>
> 3. applying and checking 时序约束
>
> 4. <font color=red>使用聚焦于timing和congestion的```DC Ultra```以及```SPG(Synopsys Physical Guidance)```优化features</font>
>
> 5. 分析timing报告
>
> 6. <font color=red>分析layout congestion（DC Graphical feature）</font>
>
> 7. 生成physical design tools工具需要的result文件
>
>    -->做完实验之后，就可以理解对应的概念了！！！
>
>    -->TBD 待更新

# 标题1

## 标题2

### 标题3

#### 标题4



