Classic Timing Analyzer report for ula
Sat Apr 15 11:28:33 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                        ;
+------------------------------+-------+---------------+-------------+---------+----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+----------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 16.123 ns   ; b_in[3] ; r_out[6] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;          ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+----------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; tpd                                                                ;
+-------+-------------------+-----------------+-----------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To       ;
+-------+-------------------+-----------------+-----------+----------+
; N/A   ; None              ; 16.123 ns       ; b_in[3]   ; r_out[6] ;
; N/A   ; None              ; 16.002 ns       ; b_in[4]   ; r_out[6] ;
; N/A   ; None              ; 15.924 ns       ; b_in[2]   ; r_out[6] ;
; N/A   ; None              ; 15.842 ns       ; b_in[1]   ; r_out[2] ;
; N/A   ; None              ; 15.822 ns       ; b_in[1]   ; r_out[6] ;
; N/A   ; None              ; 15.726 ns       ; b_in[5]   ; r_out[6] ;
; N/A   ; None              ; 15.653 ns       ; a_in[1]   ; r_out[6] ;
; N/A   ; None              ; 15.633 ns       ; b_in[2]   ; r_out[2] ;
; N/A   ; None              ; 15.630 ns       ; a_in[1]   ; r_out[2] ;
; N/A   ; None              ; 15.624 ns       ; b_in[2]   ; r_out[3] ;
; N/A   ; None              ; 15.583 ns       ; b_in[3]   ; r_out[4] ;
; N/A   ; None              ; 15.521 ns       ; b_in[1]   ; r_out[3] ;
; N/A   ; None              ; 15.461 ns       ; b_in[3]   ; r_out[7] ;
; N/A   ; None              ; 15.414 ns       ; b_in[2]   ; r_out[4] ;
; N/A   ; None              ; 15.394 ns       ; b_in[1]   ; r_out[4] ;
; N/A   ; None              ; 15.340 ns       ; b_in[4]   ; r_out[7] ;
; N/A   ; None              ; 15.324 ns       ; b_in[3]   ; r_out[3] ;
; N/A   ; None              ; 15.319 ns       ; b_in[1]   ; r_out[5] ;
; N/A   ; None              ; 15.313 ns       ; b_in[2]   ; r_out[5] ;
; N/A   ; None              ; 15.278 ns       ; b_in[3]   ; r_out[5] ;
; N/A   ; None              ; 15.262 ns       ; b_in[2]   ; r_out[7] ;
; N/A   ; None              ; 15.183 ns       ; a_in[2]   ; r_out[6] ;
; N/A   ; None              ; 15.180 ns       ; a_in[3]   ; r_out[6] ;
; N/A   ; None              ; 15.171 ns       ; b_in[1]   ; r_out[7] ;
; N/A   ; None              ; 15.150 ns       ; b_in[4]   ; r_out[4] ;
; N/A   ; None              ; 15.113 ns       ; a_in[1]   ; r_out[4] ;
; N/A   ; None              ; 15.111 ns       ; b_in[6]   ; r_out[6] ;
; N/A   ; None              ; 15.093 ns       ; a_in[1]   ; r_out[3] ;
; N/A   ; None              ; 15.077 ns       ; a_in[4]   ; r_out[6] ;
; N/A   ; None              ; 15.065 ns       ; a_in[5]   ; r_out[6] ;
; N/A   ; None              ; 15.064 ns       ; b_in[5]   ; r_out[7] ;
; N/A   ; None              ; 14.991 ns       ; a_in[1]   ; r_out[7] ;
; N/A   ; None              ; 14.902 ns       ; b_in[1]   ; r_out[1] ;
; N/A   ; None              ; 14.890 ns       ; b_in[4]   ; r_out[5] ;
; N/A   ; None              ; 14.886 ns       ; a_in[1]   ; r_out[5] ;
; N/A   ; None              ; 14.848 ns       ; a_in[2]   ; r_out[2] ;
; N/A   ; None              ; 14.835 ns       ; op_sel[0] ; r_out[2] ;
; N/A   ; None              ; 14.766 ns       ; a_in[2]   ; r_out[3] ;
; N/A   ; None              ; 14.756 ns       ; op_sel[2] ; r_out[2] ;
; N/A   ; None              ; 14.643 ns       ; a_in[2]   ; r_out[4] ;
; N/A   ; None              ; 14.640 ns       ; a_in[3]   ; r_out[4] ;
; N/A   ; None              ; 14.626 ns       ; a_in[6]   ; r_out[6] ;
; N/A   ; None              ; 14.521 ns       ; a_in[2]   ; r_out[7] ;
; N/A   ; None              ; 14.518 ns       ; a_in[3]   ; r_out[7] ;
; N/A   ; None              ; 14.469 ns       ; a_in[1]   ; r_out[1] ;
; N/A   ; None              ; 14.455 ns       ; a_in[2]   ; r_out[5] ;
; N/A   ; None              ; 14.449 ns       ; b_in[6]   ; r_out[7] ;
; N/A   ; None              ; 14.415 ns       ; a_in[4]   ; r_out[7] ;
; N/A   ; None              ; 14.403 ns       ; a_in[5]   ; r_out[7] ;
; N/A   ; None              ; 14.390 ns       ; a_in[3]   ; r_out[3] ;
; N/A   ; None              ; 14.350 ns       ; op_sel[0] ; r_out[4] ;
; N/A   ; None              ; 14.349 ns       ; a_in[3]   ; r_out[5] ;
; N/A   ; None              ; 14.299 ns       ; b_in[5]   ; r_out[5] ;
; N/A   ; None              ; 14.271 ns       ; op_sel[2] ; r_out[4] ;
; N/A   ; None              ; 14.222 ns       ; a_in[4]   ; r_out[4] ;
; N/A   ; None              ; 14.140 ns       ; op_sel[0] ; r_out[3] ;
; N/A   ; None              ; 14.136 ns       ; op_sel[0] ; r_out[1] ;
; N/A   ; None              ; 14.061 ns       ; op_sel[2] ; r_out[3] ;
; N/A   ; None              ; 14.057 ns       ; op_sel[2] ; r_out[1] ;
; N/A   ; None              ; 13.989 ns       ; a_in[7]   ; r_out[7] ;
; N/A   ; None              ; 13.980 ns       ; op_sel[0] ; r_out[5] ;
; N/A   ; None              ; 13.965 ns       ; a_in[4]   ; r_out[5] ;
; N/A   ; None              ; 13.964 ns       ; a_in[6]   ; r_out[7] ;
; N/A   ; None              ; 13.918 ns       ; b_in[7]   ; r_out[7] ;
; N/A   ; None              ; 13.901 ns       ; op_sel[2] ; r_out[5] ;
; N/A   ; None              ; 13.745 ns       ; op_sel[0] ; r_out[6] ;
; N/A   ; None              ; 13.709 ns       ; op_sel[3] ; r_out[6] ;
; N/A   ; None              ; 13.637 ns       ; a_in[5]   ; r_out[5] ;
; N/A   ; None              ; 13.560 ns       ; c_in      ; r_out[6] ;
; N/A   ; None              ; 13.417 ns       ; op_sel[2] ; r_out[6] ;
; N/A   ; None              ; 13.346 ns       ; c_in      ; r_out[2] ;
; N/A   ; None              ; 13.319 ns       ; c_in      ; r_out[4] ;
; N/A   ; None              ; 13.281 ns       ; op_sel[0] ; r_out[7] ;
; N/A   ; None              ; 13.244 ns       ; c_in      ; r_out[5] ;
; N/A   ; None              ; 13.185 ns       ; b_in[3]   ; c_out    ;
; N/A   ; None              ; 13.142 ns       ; c_in      ; r_out[1] ;
; N/A   ; None              ; 13.096 ns       ; c_in      ; r_out[7] ;
; N/A   ; None              ; 13.064 ns       ; b_in[4]   ; c_out    ;
; N/A   ; None              ; 13.031 ns       ; c_in      ; r_out[0] ;
; N/A   ; None              ; 13.028 ns       ; op_sel[3] ; r_out[4] ;
; N/A   ; None              ; 13.018 ns       ; c_in      ; r_out[3] ;
; N/A   ; None              ; 12.986 ns       ; b_in[2]   ; c_out    ;
; N/A   ; None              ; 12.973 ns       ; op_sel[3] ; r_out[1] ;
; N/A   ; None              ; 12.884 ns       ; b_in[1]   ; c_out    ;
; N/A   ; None              ; 12.853 ns       ; op_sel[3] ; r_out[2] ;
; N/A   ; None              ; 12.840 ns       ; op_sel[0] ; r_out[0] ;
; N/A   ; None              ; 12.788 ns       ; b_in[5]   ; c_out    ;
; N/A   ; None              ; 12.715 ns       ; a_in[1]   ; c_out    ;
; N/A   ; None              ; 12.660 ns       ; op_sel[3] ; r_out[5] ;
; N/A   ; None              ; 12.488 ns       ; b_in[6]   ; c_out    ;
; N/A   ; None              ; 12.455 ns       ; a_in[7]   ; c_out    ;
; N/A   ; None              ; 12.385 ns       ; b_in[7]   ; c_out    ;
; N/A   ; None              ; 12.298 ns       ; op_sel[3] ; r_out[3] ;
; N/A   ; None              ; 12.245 ns       ; a_in[2]   ; c_out    ;
; N/A   ; None              ; 12.242 ns       ; a_in[3]   ; c_out    ;
; N/A   ; None              ; 12.233 ns       ; op_sel[1] ; r_out[2] ;
; N/A   ; None              ; 12.139 ns       ; a_in[4]   ; c_out    ;
; N/A   ; None              ; 12.127 ns       ; a_in[5]   ; c_out    ;
; N/A   ; None              ; 12.123 ns       ; op_sel[1] ; r_out[1] ;
; N/A   ; None              ; 12.000 ns       ; a_in[6]   ; c_out    ;
; N/A   ; None              ; 11.988 ns       ; op_sel[2] ; r_out[0] ;
; N/A   ; None              ; 11.980 ns       ; op_sel[1] ; r_out[4] ;
; N/A   ; None              ; 11.969 ns       ; op_sel[1] ; r_out[0] ;
; N/A   ; None              ; 11.807 ns       ; a_in[1]   ; r_out[0] ;
; N/A   ; None              ; 11.802 ns       ; op_sel[1] ; r_out[6] ;
; N/A   ; None              ; 11.737 ns       ; op_sel[1] ; r_out[3] ;
; N/A   ; None              ; 11.667 ns       ; b_in[0]   ; r_out[6] ;
; N/A   ; None              ; 11.654 ns       ; a_in[0]   ; r_out[6] ;
; N/A   ; None              ; 11.644 ns       ; b_in[0]   ; r_out[2] ;
; N/A   ; None              ; 11.631 ns       ; a_in[0]   ; r_out[2] ;
; N/A   ; None              ; 11.527 ns       ; op_sel[1] ; r_out[7] ;
; N/A   ; None              ; 11.393 ns       ; op_sel[2] ; r_out[7] ;
; N/A   ; None              ; 11.387 ns       ; b_in[0]   ; r_out[4] ;
; N/A   ; None              ; 11.370 ns       ; a_in[0]   ; r_out[4] ;
; N/A   ; None              ; 11.357 ns       ; op_sel[1] ; r_out[5] ;
; N/A   ; None              ; 11.312 ns       ; b_in[0]   ; r_out[5] ;
; N/A   ; None              ; 11.295 ns       ; a_in[0]   ; r_out[5] ;
; N/A   ; None              ; 11.202 ns       ; b_in[0]   ; r_out[3] ;
; N/A   ; None              ; 11.185 ns       ; a_in[0]   ; r_out[3] ;
; N/A   ; None              ; 11.164 ns       ; b_in[0]   ; r_out[7] ;
; N/A   ; None              ; 11.147 ns       ; a_in[0]   ; r_out[7] ;
; N/A   ; None              ; 10.895 ns       ; b_in[0]   ; r_out[1] ;
; N/A   ; None              ; 10.888 ns       ; op_sel[2] ; c_out    ;
; N/A   ; None              ; 10.878 ns       ; a_in[0]   ; r_out[1] ;
; N/A   ; None              ; 10.828 ns       ; a_in[3]   ; r_out[2] ;
; N/A   ; None              ; 10.825 ns       ; op_sel[0] ; c_out    ;
; N/A   ; None              ; 10.807 ns       ; a_in[7]   ; r_out[6] ;
; N/A   ; None              ; 10.655 ns       ; op_sel[1] ; c_out    ;
; N/A   ; None              ; 10.641 ns       ; a_in[5]   ; r_out[4] ;
; N/A   ; None              ; 10.600 ns       ; op_sel[3] ; c_out    ;
; N/A   ; None              ; 10.574 ns       ; a_in[4]   ; r_out[3] ;
; N/A   ; None              ; 10.410 ns       ; a_in[2]   ; r_out[1] ;
; N/A   ; None              ; 10.196 ns       ; op_sel[2] ; v_out    ;
; N/A   ; None              ; 10.188 ns       ; a_in[6]   ; r_out[5] ;
; N/A   ; None              ; 10.174 ns       ; b_in[0]   ; r_out[0] ;
; N/A   ; None              ; 10.165 ns       ; a_in[0]   ; r_out[0] ;
; N/A   ; None              ; 9.981 ns        ; op_sel[3] ; r_out[0] ;
; N/A   ; None              ; 9.908 ns        ; op_sel[3] ; v_out    ;
; N/A   ; None              ; 9.461 ns        ; op_sel[3] ; r_out[7] ;
; N/A   ; None              ; 8.729 ns        ; b_in[0]   ; c_out    ;
; N/A   ; None              ; 8.716 ns        ; a_in[0]   ; c_out    ;
+-------+-------------------+-----------------+-----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Apr 15 11:28:33 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ula -c ula --timing_analysis_only
Info: Longest tpd from source pin "b_in[3]" to destination pin "r_out[6]" is 16.123 ns
    Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_C11; Fanout = 8; PIN Node = 'b_in[3]'
    Info: 2: + IC(5.817 ns) + CELL(0.393 ns) = 7.060 ns; Loc. = LCCOMB_X35_Y34_N18; Fanout = 2; COMB Node = 'Add0~7'
    Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.131 ns; Loc. = LCCOMB_X35_Y34_N20; Fanout = 2; COMB Node = 'Add0~9'
    Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 7.202 ns; Loc. = LCCOMB_X35_Y34_N22; Fanout = 2; COMB Node = 'Add0~11'
    Info: 5: + IC(0.000 ns) + CELL(0.410 ns) = 7.612 ns; Loc. = LCCOMB_X35_Y34_N24; Fanout = 2; COMB Node = 'Add0~12'
    Info: 6: + IC(1.064 ns) + CELL(0.438 ns) = 9.114 ns; Loc. = LCCOMB_X34_Y33_N16; Fanout = 1; COMB Node = 'Mux2~2'
    Info: 7: + IC(0.266 ns) + CELL(0.438 ns) = 9.818 ns; Loc. = LCCOMB_X34_Y33_N10; Fanout = 1; COMB Node = 'Mux2~3'
    Info: 8: + IC(0.944 ns) + CELL(0.420 ns) = 11.182 ns; Loc. = LCCOMB_X34_Y35_N26; Fanout = 1; COMB Node = 'Mux2~4'
    Info: 9: + IC(0.255 ns) + CELL(0.420 ns) = 11.857 ns; Loc. = LCCOMB_X34_Y35_N4; Fanout = 1; COMB Node = 'Mux2~5'
    Info: 10: + IC(0.251 ns) + CELL(0.419 ns) = 12.527 ns; Loc. = LCCOMB_X34_Y35_N22; Fanout = 1; COMB Node = 'Mux2~6'
    Info: 11: + IC(0.808 ns) + CELL(2.788 ns) = 16.123 ns; Loc. = PIN_C12; Fanout = 0; PIN Node = 'r_out[6]'
    Info: Total cell delay = 6.718 ns ( 41.67 % )
    Info: Total interconnect delay = 9.405 ns ( 58.33 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Sat Apr 15 11:28:33 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


