`timescale 1ns / 1ps
///////////////////////////////////////////////////////////////////////////////
//////////////////////////////mux code/////////////////////////////////
///////////////////////////////////////////////////////////////////////////////
module mux2to1_2(A, B, sel, out);
    //input and output ports declarations
    input [31:0] A, B;
    input sel;
    output [31:0]out;
    
    //logic
    assign out = (sel == 1'b0) ? A:B;
endmodule

///////////////////////////////////////////////////////////////////////////////
//////////////////////////////write back cycle main code/////////////////////////////////
///////////////////////////////////////////////////////////////////////////////

module Writeback_cycle(RegWriteW, ResultSrcW, ALUResultW, ReaddataW, PCPlus4W, RdW, ResultW);
   //input and output declarations
    input RegWriteW, ResultSrcW; 
    input [31:0]ALUResultW, ReaddataW, PCPlus4W;
    input [4:0]RdW;
    output [31:0]ResultW;
    
    // mux instatiations
    mux2to1_2 mux2to1(
    .A(ALUResultW), 
    .B(ReaddataW),  
    .sel(ResultSrcW), 
    .out(ResultW)
    );
    
endmodule
