DÆ°á»›i Ä‘Ã¢y lÃ  phiÃªn báº£n `README.md` báº±ng tiáº¿ng Viá»‡t, Ä‘Æ°á»£c viáº¿t chi tiáº¿t vÃ  chuyÃªn nghiá»‡p, phÃ¹ há»£p Ä‘á»ƒ trÃ¬nh bÃ y trong Ä‘á»“ Ã¡n mÃ´n há»c hoáº·c Portfolio cÃ¡ nhÃ¢n trÃªn GitHub.

---

# Bá»™ Xá»­ LÃ½ RV32IM Pipelined (RV32IM Pipelined Processor)

Dá»± Ã¡n nÃ y lÃ  mÃ£ nguá»“n Verilog mÃ´ táº£ má»™t bá»™ vi xá»­ lÃ½ **RISC-V 32-bit (RV32IM)**. Thiáº¿t káº¿ sá»­ dá»¥ng kiáº¿n trÃºc **Pipeline 5 táº§ng (5-stage pipeline)** cá»• Ä‘iá»ƒn, tÃ­ch há»£p bá»™ nhÃ¢n/chia pháº§n cá»©ng (M-Extension) vÃ  cÃ¡c ká»¹ thuáº­t xá»­ lÃ½ xung Ä‘á»™t (Hazard Handling) tiÃªn tiáº¿n.

## ğŸ“‚ Cáº¥u trÃºc Dá»± Ã¡n

Báº£ng dÆ°á»›i Ä‘Ã¢y mÃ´ táº£ chá»©c nÄƒng cá»§a cÃ¡c file mÃ£ nguá»“n chÃ­nh:

| TÃªn File | MÃ´ táº£ |
| --- | --- |
| <br>**`DatapathPipelined.v`** |  Module trung tÃ¢m chá»©a toÃ n bá»™ Datapath vÃ  Control Logic. Bao gá»“m 5 táº§ng pipeline (Fetch, Decode, Execute, Memory, Writeback), bá»™ thanh ghi (Register File), vÃ  cÃ¡c Ä‘Æ¡n vá»‹ phÃ¡t hiá»‡n xung Ä‘á»™t/forwarding.

 |
| <br>**`DividerUnsignedPipelined.v`** |  Bá»™ chia pháº§n cá»©ng 8 táº§ng (8-stage pipeline). Thá»±c hiá»‡n phÃ©p chia sá»‘ nguyÃªn 32-bit sá»­ dá»¥ng thuáº­t toÃ¡n dá»‹ch-trá»« vá»›i hiá»‡u nÄƒng cao.

 |
| <br>**`cla.v`** |  Bá»™ cá»™ng nhÃ¬n trÆ°á»›c sá»‘ nhá»› (Carry Lookahead Adder - CLA) 32-bit. ÄÆ°á»£c sá»­ dá»¥ng trong táº§ng Execute Ä‘á»ƒ tÄƒng tá»‘c Ä‘á»™ tÃ­nh toÃ¡n sá»‘ há»c so vá»›i bá»™ cá»™ng Ripple-Carry thÃ´ng thÆ°á»ng.

 |
| <br>**`mem_initial_contents.hex`** |  File chá»©a mÃ£ mÃ¡y (machine code) dÆ°á»›i dáº¡ng tháº­p lá»¥c phÃ¢n Ä‘á»ƒ khá»Ÿi táº¡o bá»™ nhá»› Instruction Memory phá»¥c vá»¥ mÃ´ phá»ng.

 |

## ğŸš€ CÃ¡c TÃ­nh NÄƒng Ná»•i Báº­t

### 1. Kiáº¿n trÃºc Pipeline 5 Táº§ng

Bá»™ xá»­ lÃ½ thá»±c hiá»‡n Ä‘áº§y Ä‘á»§ 5 giai Ä‘oáº¡n chuáº©n cá»§a RISC-V:

* 
**IF (Instruction Fetch):** Láº¥y lá»‡nh tá»« bá»™ nhá»›.


* 
**ID (Instruction Decode):** Giáº£i mÃ£ lá»‡nh vÃ  Ä‘á»c thanh ghi.


* 
**EX (Execute):** Thá»±c thi phÃ©p tÃ­nh ALU hoáº·c tÃ­nh Ä‘á»‹a chá»‰ ráº½ nhÃ¡nh.


* 
**MEM (Memory):** Truy cáº­p bá»™ nhá»› dá»¯ liá»‡u (Load/Store).


* 
**WB (Writeback):** Ghi káº¿t quáº£ ngÆ°á»£c láº¡i vÃ o thanh ghi.



### 2. Há»— trá»£ M-Extension (NhÃ¢n & Chia)

* 
**PhÃ©p NhÃ¢n (`MUL`):** Xá»­ lÃ½ trá»±c tiáº¿p táº¡i táº§ng Execute.


* **PhÃ©p Chia (`DIV/REM`):**
* Sá»­ dá»¥ng module **Divider 8 táº§ng pipeline** riÃªng biá»‡t.


* Há»— trá»£ chia cÃ³ dáº¥u vÃ  khÃ´ng dáº¥u (xá»­ lÃ½ Ä‘áº£o dáº¥u Ä‘áº§u vÃ o/Ä‘áº§u ra).


* CÃ³ cÆ¡ cháº¿ **Shadow Pipeline** trong Datapath Ä‘á»ƒ theo dÃµi lá»‡nh chia Ä‘ang cháº¡y vÃ  xá»­ lÃ½ xung Ä‘á»™t khi ghi káº¿t quáº£ (Writeback).





### 3. CÆ¡ cháº¿ Xá»­ lÃ½ Hazard (Xung Ä‘á»™t)

Há»‡ thá»‘ng tá»± Ä‘á»™ng phÃ¡t hiá»‡n vÃ  xá»­ lÃ½ cÃ¡c loáº¡i xung Ä‘á»™t Ä‘á»ƒ Ä‘áº£m báº£o tÃ­nh Ä‘Ãºng Ä‘áº¯n cá»§a chÆ°Æ¡ng trÃ¬nh:

* 
**Data Hazard:** Sá»­ dá»¥ng **Forwarding Unit** (Bypass) Ä‘á»ƒ chuyá»ƒn dá»¯ liá»‡u tá»« táº§ng MEM hoáº·c WB trá»±c tiáº¿p xuá»‘ng táº§ng EX mÃ  khÃ´ng cáº§n Ä‘á»£i ghi vÃ o thanh ghi .


* 
**Load-Use Hazard:** Tá»± Ä‘á»™ng phÃ¡t hiá»‡n sá»± phá»¥ thuá»™c vÃ o lá»‡nh Load phÃ­a trÆ°á»›c vÃ  chÃ¨n khoáº£ng nghá»‰ (Stall).


* 
**Structural Hazard (Divider):** Logic kiá»ƒm soÃ¡t Ä‘áº·c biá»‡t Ä‘á»ƒ ngÄƒn xung Ä‘á»™t khi bá»™ chia vÃ  pipeline chÃ­nh cÃ¹ng muá»‘n ghi vÃ o Register File táº¡i má»™t thá»i Ä‘iá»ƒm.


* 
**Control Hazard:** Tá»± Ä‘á»™ng xÃ³a (Flush) cÃ¡c lá»‡nh sai trong Ä‘Æ°á»ng á»‘ng khi gáº·p lá»‡nh ráº½ nhÃ¡nh (Branch/Jump).



### 4. Tá»‘i Æ°u hÃ³a Sá»‘ há»c

* 
**CLA Adder:** Sá»­ dá»¥ng kiáº¿n trÃºc cÃ¢y `gp1` -> `gp4` -> `gp8` Ä‘á»ƒ giáº£m thiá»ƒu Ä‘á»™ trá»… lan truyá»n bit nhá»› (carry propagation delay) trong cÃ¡c phÃ©p cá»™ng trá»«.



## ğŸ›  Táº­p Lá»‡nh Há»— Trá»£ (ISA Support)

Bá»™ xá»­ lÃ½ há»— trá»£ táº­p lá»‡nh RV32IM cÆ¡ báº£n:

* **Sá»‘ há»c/Logic:** `ADD`, `SUB`, `AND`, `OR`, `XOR`, `SLL`, `SRL`, `SRA`, `SLT`, `SLTU`.
* **Tá»©c thá»i (Immediate):** `ADDI`, `ANDI`, `ORI`, `XORI`, `SLLI`, `SRLI`, `SRAI`, `SLTI`, `SLTIU`.
* **Äiá»u khiá»ƒn dÃ²ng lá»‡nh:** `BEQ`, `BNE`, `BLT`, `BGE`, `BLTU`, `BGEU`, `JAL`, `JALR`.
* **Truy cáº­p bá»™ nhá»›:** `LW`, `LB`, `LH`, `LBU`, `LHU`, `SW`, `SB`, `SH`.
* **Xá»­ lÃ½ thanh ghi PC:** `LUI`, `AUIPC`.
* **M-Extension:** `MUL`, `MULH`, `MULHSU`, `MULHU`, `DIV`, `DIVU`, `REM`, `REMU`.
* 
**System:** `ECALL` (MÃ´ phá»ng dá»«ng chÆ°Æ¡ng trÃ¬nh qua opcode `OpcodeEnviron`).

## ğŸ“ SÆ¡ Ä‘á»“ Khá»‘i (Minh há»a)

```mermaid
graph TD
    Fetch[Náº¡p Lá»‡nh] --> Decode[Giáº£i MÃ£]
    Decode --> Execute[Thá»±c Thi]
    Execute --> Memory[Truy Cáº­p Mem]
    Memory --> Writeback[Ghi Thanh Ghi]
    
    subgraph "M-Extension Unit"
    Execute -- "Báº¯t Ä‘áº§u Chia" --> Divider[Bá»™ Chia Pipeline 8 Táº§ng]
    Divider -- "Káº¿t quáº£ (Sau 8 chu ká»³)" --> Writeback
    end
    
    ForwardingUnit -- "Bypass Dá»¯ liá»‡u" --> Execute
    HazardUnit -- "Stall/Flush" --> Fetch & Decode

```

---

*Dá»± Ã¡n nÃ y minh há»a má»™t thiáº¿t káº¿ ká»¹ thuáº­t sá»‘ phá»©c táº¡p, káº¿t há»£p giá»¯a kiáº¿n trÃºc Ä‘Æ°á»ng á»‘ng tiÃªu chuáº©n vá»›i cÃ¡c Ä‘Æ¡n vá»‹ sá»‘ há»c Ä‘a chu ká»³ vÃ  logic xá»­ lÃ½ xung Ä‘á»™t cháº·t cháº½.*