TimeQuest Timing Analyzer report for multiciclo
Tue Dec 11 19:19:10 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 69.41 MHz  ; 69.41 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.407 ; -1842.449     ;
; clk_rom ; -3.273  ; -223.058      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.442 ; 0.000         ;
; clk_rom ; 2.314 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.407 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.305      ; 14.748     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.381 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.534     ;
; -13.376 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.086      ; 14.498     ;
; -13.299 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.538     ;
; -13.299 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.538     ;
; -13.299 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.538     ;
; -13.299 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.538     ;
; -13.298 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.466     ;
; -13.298 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.466     ;
; -13.298 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.466     ;
; -13.297 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.173      ; 14.506     ;
; -13.295 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.452     ;
; -13.295 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.452     ;
; -13.295 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.452     ;
; -13.295 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.452     ;
; -13.289 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.225      ; 14.550     ;
; -13.289 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.550     ;
; -13.289 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.550     ;
; -13.283 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.305      ; 14.624     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.257 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.410     ;
; -13.252 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.086      ; 14.374     ;
; -13.213 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.471     ;
; -13.213 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.471     ;
; -13.213 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.471     ;
; -13.213 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.471     ;
; -13.213 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.471     ;
; -13.175 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.414     ;
; -13.175 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.414     ;
; -13.175 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.414     ;
; -13.175 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.414     ;
; -13.174 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.342     ;
; -13.174 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.342     ;
; -13.174 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.342     ;
; -13.173 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.173      ; 14.382     ;
; -13.171 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.328     ;
; -13.171 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.328     ;
; -13.171 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.328     ;
; -13.171 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.328     ;
; -13.165 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.225      ; 14.426     ;
; -13.165 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.426     ;
; -13.165 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.426     ;
; -13.144 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.305      ; 14.485     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.118 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.271     ;
; -13.113 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.086      ; 14.235     ;
; -13.095 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.305      ; 14.436     ;
; -13.089 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.347     ;
; -13.089 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.347     ;
; -13.089 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.347     ;
; -13.089 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.347     ;
; -13.089 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.222      ; 14.347     ;
; -13.075 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.336     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.069 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.117      ; 14.222     ;
; -13.064 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.086      ; 14.186     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.037      ; 14.122     ;
; -13.044 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.006      ; 14.086     ;
; -13.036 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.275     ;
; -13.036 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.275     ;
; -13.036 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.275     ;
; -13.036 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.203      ; 14.275     ;
; -13.035 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.203     ;
; -13.035 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.203     ;
; -13.035 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.132      ; 14.203     ;
; -13.034 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.173      ; 14.243     ;
; -13.032 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.189     ;
; -13.032 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.189     ;
; -13.032 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.189     ;
; -13.032 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.121      ; 14.189     ;
; -13.028 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.491      ; 14.555     ;
; -13.026 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.225      ; 14.287     ;
; -13.026 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.287     ;
; -13.026 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.225      ; 14.287     ;
; -13.023 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.491      ; 14.550     ;
; -13.002 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.303      ; 14.341     ;
; -13.002 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.303      ; 14.341     ;
; -13.002 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.303      ; 14.341     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                           ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.273 ; regbuf:rgB|sr_out[13]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.704     ; 3.534      ;
; -3.220 ; regbuf:rgB|sr_out[0]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -1.017     ; 3.168      ;
; -3.218 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.425      ;
; -3.200 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.397      ;
; -3.188 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.385      ;
; -3.187 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.384      ;
; -3.187 ; reg:pc|sr_out[8]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; -0.890     ; 3.262      ;
; -3.184 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.381      ;
; -3.179 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.376      ;
; -3.176 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.373      ;
; -3.173 ; reg:pc|sr_out[8]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.880     ; 3.258      ;
; -3.172 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.369      ;
; -3.169 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.733     ; 3.401      ;
; -3.168 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.375      ;
; -3.163 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.405      ;
; -3.159 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.768     ; 3.356      ;
; -3.147 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.389      ;
; -3.144 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.332      ;
; -3.136 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.324      ;
; -3.131 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.319      ;
; -3.131 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.319      ;
; -3.129 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.317      ;
; -3.127 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.369      ;
; -3.126 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.368      ;
; -3.124 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.366      ;
; -3.123 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.330      ;
; -3.121 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.736     ; 3.350      ;
; -3.116 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.358      ;
; -3.115 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.357      ;
; -3.113 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.723     ; 3.355      ;
; -3.111 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.299      ;
; -3.110 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.298      ;
; -3.108 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; -0.786     ; 3.287      ;
; -3.108 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.296      ;
; -3.106 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; -0.786     ; 3.285      ;
; -3.106 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; -0.786     ; 3.285      ;
; -3.105 ; regbuf:rgB|sr_out[17]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.420     ; 3.650      ;
; -3.105 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.293      ;
; -3.104 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.311      ;
; -3.102 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.290      ;
; -3.100 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.288      ;
; -3.099 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.287      ;
; -3.098 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.305      ;
; -3.097 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.285      ;
; -3.096 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.303      ;
; -3.096 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.284      ;
; -3.095 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.283      ;
; -3.093 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.281      ;
; -3.093 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.300      ;
; -3.090 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.297      ;
; -3.086 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.274      ;
; -3.085 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.273      ;
; -3.078 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; -0.786     ; 3.257      ;
; -3.077 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.265      ;
; -3.075 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.263      ;
; -3.070 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.258      ;
; -3.070 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.258      ;
; -3.069 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.247      ;
; -3.066 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.254      ;
; -3.061 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.239      ;
; -3.057 ; reg:pc|sr_out[9]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; -0.890     ; 3.132      ;
; -3.057 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.235      ;
; -3.057 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.235      ;
; -3.057 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.235      ;
; -3.056 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.234      ;
; -3.053 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.231      ;
; -3.051 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.229      ;
; -3.049 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.227      ;
; -3.045 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.223      ;
; -3.045 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.223      ;
; -3.045 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.223      ;
; -3.045 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.223      ;
; -3.044 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.222      ;
; -3.042 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.220      ;
; -3.041 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.219      ;
; -3.041 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.248      ;
; -3.041 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.219      ;
; -3.039 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.246      ;
; -3.038 ; regbuf:rgB|sr_out[4]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.656     ; 3.347      ;
; -3.037 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.215      ;
; -3.037 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.215      ;
; -3.035 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.213      ;
; -3.033 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.211      ;
; -3.032 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.777     ; 3.220      ;
; -3.032 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.239      ;
; -3.031 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.209      ;
; -3.031 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.238      ;
; -3.029 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.207      ;
; -3.029 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.207      ;
; -3.023 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.230      ;
; -3.021 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.228      ;
; -3.017 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.787     ; 3.195      ;
; -3.016 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.223      ;
; -3.012 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; -0.758     ; 3.219      ;
; -3.004 ; regbuf:rgB|sr_out[22]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.687     ; 3.282      ;
; -2.992 ; regbuf:rgB|sr_out[14]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.416     ; 3.541      ;
; -2.990 ; regbuf:rgB|sr_out[29]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -1.008     ; 2.947      ;
; -2.986 ; regbuf:rgB|sr_out[5]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.691     ; 3.260      ;
; -2.973 ; reg:pc|sr_out[5]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; -0.782     ; 3.156      ;
; -2.970 ; regbuf:rgB|sr_out[0]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -1.027     ; 2.908      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.442 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.649      ; 1.357      ;
; 0.483 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.238      ; 0.987      ;
; 0.503 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.351      ; 1.120      ;
; 0.657 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.672 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.349      ; 1.287      ;
; 0.715 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.745 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.585      ; 1.596      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.809 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.759      ; 1.834      ;
; 0.828 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.849 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.887 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.623      ; 1.776      ;
; 0.896 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.220      ;
; 0.932 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.167      ; 1.365      ;
; 0.953 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.020      ; 1.239      ;
; 0.973 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.309      ; 1.548      ;
; 0.986 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.649      ; 1.901      ;
; 0.995 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 1.006 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.535      ; 1.807      ;
; 1.028 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.122      ; 1.416      ;
; 1.078 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.313      ; 1.657      ;
; 1.080 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.844      ; 2.190      ;
; 1.132 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.668      ; 2.066      ;
; 1.135 ; breg:bcoreg|breg32_rtl_1_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.925      ; 2.326      ;
; 1.139 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.303      ; 1.708      ;
; 1.142 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.186      ; 1.594      ;
; 1.155 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.181      ; 1.602      ;
; 1.186 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.040     ; 1.412      ;
; 1.187 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.181      ; 1.634      ;
; 1.187 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.181      ; 1.634      ;
; 1.193 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.274      ; 1.733      ;
; 1.265 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.041     ; 1.490      ;
; 1.269 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.906      ; 2.441      ;
; 1.270 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.941      ; 2.477      ;
; 1.323 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.759      ; 2.348      ;
; 1.361 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.648      ;
; 1.363 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.956      ; 2.585      ;
; 1.363 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.650      ;
; 1.366 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.040     ; 1.592      ;
; 1.385 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.358      ; 2.009      ;
; 1.397 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.664      ; 2.327      ;
; 1.412 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.303      ; 1.981      ;
; 1.420 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.303      ; 1.989      ;
; 1.429 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.754      ;
; 1.434 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.759      ;
; 1.435 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.760      ;
; 1.439 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.764      ;
; 1.440 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.765      ;
; 1.441 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.766      ;
; 1.442 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.767      ;
; 1.444 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 1.750      ;
; 1.451 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.151      ; 1.868      ;
; 1.466 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.822      ;
; 1.498 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.768      ;
; 1.507 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.173      ; 1.914      ;
; 1.520 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.925      ; 2.711      ;
; 1.526 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.816      ; 2.576      ;
; 1.529 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.195      ; 1.990      ;
; 1.537 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.784      ;
; 1.538 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.041     ; 1.763      ;
; 1.545 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.817      ; 2.596      ;
; 1.549 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.123      ; 1.938      ;
; 1.549 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.123      ; 1.938      ;
; 1.549 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.123      ; 1.938      ;
; 1.549 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.123      ; 1.938      ;
; 1.553 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.145      ; 1.964      ;
; 1.553 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 1.964      ;
; 1.553 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.145      ; 1.964      ;
; 1.562 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.560      ; 2.356      ;
; 1.567 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.897      ;
; 1.567 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.897      ;
; 1.580 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.677      ; 2.523      ;
; 1.588 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.898      ;
; 1.602 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.648      ; 2.516      ;
; 1.603 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.131     ; 1.738      ;
; 1.645 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.695      ; 2.606      ;
; 1.649 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.919      ;
; 1.653 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.927      ;
; 1.661 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.592      ; 2.519      ;
; 1.661 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.225      ; 2.152      ;
; 1.680 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.664      ; 2.610      ;
; 1.682 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.934      ;
; 1.688 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.935      ;
; 1.694 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.204      ; 2.132      ;
; 1.698 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 2.000      ;
; 1.698 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 2.000      ;
; 1.698 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 2.000      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.702 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.259      ; 2.227      ;
; 1.711 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.642      ; 2.619      ;
; 1.724 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.251      ; 2.241      ;
; 1.727 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.521      ; 2.514      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.314 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 1.772      ;
; 2.394 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 1.852      ;
; 2.490 ; mips_control:ctr_mips|pstate.writemem_st                                                                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 1.948      ;
; 2.577 ; regbuf:rgB|sr_out[7]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; -0.695     ; 2.116      ;
; 2.594 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.042      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.661 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.119      ;
; 2.671 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.732     ; 2.173      ;
; 2.681 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.781     ; 2.134      ;
; 2.687 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.781     ; 2.140      ;
; 2.694 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.152      ;
; 2.704 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.162      ;
; 2.705 ; regbuf:rgB|sr_out[1]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; -0.876     ; 2.063      ;
; 2.708 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.156      ;
; 2.720 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.178      ;
; 2.746 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.194      ;
; 2.766 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.787     ; 2.213      ;
; 2.769 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; -0.787     ; 2.216      ;
; 2.807 ; regbuf:rgB|sr_out[2]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.695     ; 2.346      ;
; 2.815 ; regbuf:regULA|sr_out[3]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.123     ; 2.926      ;
; 2.838 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.295      ;
; 2.838 ; regbuf:rgB|sr_out[3]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.736     ; 2.336      ;
; 2.842 ; mips_control:ctr_mips|pstate.writemem_st                                                                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.290      ;
; 2.842 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.299      ;
; 2.844 ; regbuf:rgB|sr_out[26]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.376     ; 2.702      ;
; 2.847 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.304      ;
; 2.849 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.306      ;
; 2.855 ; regbuf:rgB|sr_out[30]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; -0.376     ; 2.713      ;
; 2.856 ; regbuf:rgB|sr_out[2]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; -0.685     ; 2.405      ;
; 2.857 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.314      ;
; 2.858 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.315      ;
; 2.865 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.322      ;
; 2.867 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; -0.777     ; 2.324      ;
; 2.868 ; regbuf:rgB|sr_out[7]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; -0.685     ; 2.417      ;
; 2.868 ; regbuf:rgB|sr_out[6]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; -0.730     ; 2.372      ;
; 2.874 ; regbuf:rgB|sr_out[6]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; -0.720     ; 2.388      ;
; 2.877 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.335      ;
; 2.896 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.354      ;
; 2.906 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.364      ;
; 2.910 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.358      ;
; 2.922 ; mips_control:ctr_mips|pstate.ldreghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.380      ;
; 2.938 ; regbuf:rgB|sr_out[8]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.695     ; 2.477      ;
; 2.945 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.403      ;
; 2.949 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.407      ;
; 2.951 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.409      ;
; 2.951 ; mips_control:ctr_mips|pstate.ldregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.742     ; 2.443      ;
; 2.962 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.420      ;
; 2.976 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.424      ;
; 2.982 ; mips_control:ctr_mips|pstate.writemem_st                                                                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.440      ;
; 3.004 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.452      ;
; 3.008 ; reg:pc|sr_out[3]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.772     ; 2.470      ;
; 3.013 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.461      ;
; 3.014 ; regbuf:rgB|sr_out[19]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.326     ; 2.922      ;
; 3.015 ; regbuf:rgB|sr_out[14]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; -0.426     ; 2.823      ;
; 3.016 ; regbuf:regULA|sr_out[8]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.356     ; 2.894      ;
; 3.017 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.475      ;
; 3.021 ; regbuf:rgB|sr_out[4]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.666     ; 2.589      ;
; 3.027 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.485      ;
; 3.030 ; regbuf:regULA|sr_out[8]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.366     ; 2.898      ;
; 3.031 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.786     ; 2.479      ;
; 3.039 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.727     ; 2.546      ;
; 3.043 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.776     ; 2.501      ;
; 3.047 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.727     ; 2.554      ;
; 3.048 ; regbuf:rgB|sr_out[1]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.866     ; 2.416      ;
; 3.050 ; reg:pc|sr_out[7]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.772     ; 2.512      ;
; 3.058 ; regbuf:rgB|sr_out[4]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; -0.656     ; 2.636      ;
; 3.058 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.733     ; 2.559      ;
; 3.066 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; -0.733     ; 2.567      ;
; 3.070 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.791     ; 2.513      ;
+-------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -3.333 ; -3.333 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 26.836 ; 26.836 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 26.546 ; 26.546 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 26.836 ; 26.836 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.529 ; 26.529 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 26.541 ; 26.541 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 26.223 ; 26.223 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 26.222 ; 26.222 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 26.498 ; 26.498 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 25.191 ; 25.191 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 23.913 ; 23.913 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 24.119 ; 24.119 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 24.147 ; 24.147 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 24.384 ; 24.384 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 23.903 ; 23.903 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 24.605 ; 24.605 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 25.191 ; 25.191 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 28.265 ; 28.265 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 26.659 ; 26.659 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 25.488 ; 25.488 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 28.265 ; 28.265 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 28.074 ; 28.074 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 25.100 ; 25.100 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 24.844 ; 24.844 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 25.505 ; 25.505 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 25.698 ; 25.698 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 25.421 ; 25.421 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 23.288 ; 23.288 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 25.396 ; 25.396 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 25.420 ; 25.420 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 25.647 ; 25.647 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 22.896 ; 22.896 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 25.698 ; 25.698 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 24.073 ; 24.073 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.871 ; 22.871 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 23.112 ; 23.112 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 22.870 ; 22.870 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 23.139 ; 23.139 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 23.080 ; 23.080 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 23.353 ; 23.353 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 24.073 ; 24.073 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 24.849 ; 24.849 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 24.607 ; 24.607 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 24.583 ; 24.583 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 24.585 ; 24.585 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 24.849 ; 24.849 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 24.842 ; 24.842 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 24.288 ; 24.288 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 24.571 ; 24.571 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 25.131 ; 25.131 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 25.131 ; 25.131 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 24.832 ; 24.832 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 24.706 ; 24.706 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 24.822 ; 24.822 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 24.501 ; 24.501 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 24.541 ; 24.541 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 24.698 ; 24.698 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.958 ; 26.958 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 23.177 ; 23.177 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 22.696 ; 22.696 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 22.702 ; 22.702 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 26.410 ; 26.410 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 25.983 ; 25.983 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 24.865 ; 24.865 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 26.958 ; 26.958 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 25.464 ; 25.464 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 22.529 ; 22.529 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 20.184 ; 20.184 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 22.673 ; 22.673 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 23.360 ; 23.360 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 21.388 ; 21.388 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.029 ; 20.029 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 21.230 ; 21.230 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 20.391 ; 20.391 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 20.975 ; 20.975 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 18.851 ; 18.851 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 21.926 ; 21.926 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 20.097 ; 20.097 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 20.733 ; 20.733 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 19.870 ; 19.870 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 20.691 ; 20.691 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 20.176 ; 20.176 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 19.239 ; 19.239 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 19.291 ; 19.291 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 19.806 ; 19.806 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 18.965 ; 18.965 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 21.177 ; 21.177 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.149 ; 22.149 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 22.887 ; 22.887 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 19.514 ; 19.514 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 22.226 ; 22.226 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 23.570 ; 23.570 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 23.067 ; 23.067 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 23.261 ; 23.261 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 24.448 ; 24.448 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 21.648 ; 21.648 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 25.464 ; 25.464 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 22.501 ; 22.501 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 16.934 ; 16.934 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 16.917 ; 16.917 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 16.929 ; 16.929 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 16.611 ; 16.611 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.610 ; 16.610 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 16.886 ; 16.886 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 18.062 ; 18.062 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 16.767 ; 16.767 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 16.984 ; 16.984 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 17.001 ; 17.001 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 17.239 ; 17.239 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.793 ; 16.793 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 17.478 ; 17.478 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 18.062 ; 18.062 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 20.117 ; 20.117 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 18.507 ; 18.507 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 17.346 ; 17.346 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 20.117 ; 20.117 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 19.935 ; 19.935 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.961 ; 16.961 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.709 ; 16.709 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 17.341 ; 17.341 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 19.331 ; 19.331 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 19.056 ; 19.056 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 16.917 ; 16.917 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 19.026 ; 19.026 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 19.048 ; 19.048 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 19.250 ; 19.250 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 16.527 ; 16.527 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 19.331 ; 19.331 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 15.445 ; 15.445 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.244 ; 14.244 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 14.486 ; 14.486 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.243 ; 14.243 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 14.511 ; 14.511 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 14.482 ; 14.482 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 14.727 ; 14.727 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 15.445 ; 15.445 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 17.649 ; 17.649 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 17.409 ; 17.409 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 17.415 ; 17.415 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 17.397 ; 17.397 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 17.649 ; 17.649 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 17.646 ; 17.646 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 17.091 ; 17.091 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 17.373 ; 17.373 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 17.031 ; 17.031 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 17.031 ; 17.031 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 16.732 ; 16.732 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 16.606 ; 16.606 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 16.722 ; 16.722 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 16.401 ; 16.401 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 16.441 ; 16.441 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 16.598 ; 16.598 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 19.680 ; 19.680 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 15.899 ; 15.899 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.416 ; 15.416 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.424 ; 15.424 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 19.132 ; 19.132 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.705 ; 18.705 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 17.587 ; 17.587 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 19.680 ; 19.680 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 16.769 ; 16.769 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 14.338 ; 14.338 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.327 ; 13.327 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 16.391 ; 16.391 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.824 ; 12.824 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.888 ; 12.888 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 14.375 ; 14.375 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 12.220 ; 12.220 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 13.652 ; 13.652 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 13.266 ; 13.266 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.107 ; 12.107 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 12.126 ; 12.126 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 13.285 ; 13.285 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 13.043 ; 13.043 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 13.077 ; 13.077 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 15.816 ; 15.816 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 13.563 ; 13.563 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 13.959 ; 13.959 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.474 ; 14.474 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 16.769 ; 16.769 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 14.486 ; 14.486 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 15.829 ; 15.829 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 15.137 ; 15.137 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 14.978 ; 14.978 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 15.852 ; 15.852 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 12.793 ; 12.793 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 13.120 ; 13.120 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 13.412 ; 13.412 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 13.106 ; 13.106 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 13.118 ; 13.118 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 12.796 ; 12.796 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 12.793 ; 12.793 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 13.072 ; 13.072 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 12.993 ; 12.993 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 13.018 ; 13.018 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 13.255 ; 13.255 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 12.801 ; 12.801 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 13.486 ; 13.486 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 14.039 ; 14.039 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 13.608 ; 13.608 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 15.409 ; 15.409 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 14.247 ; 14.247 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 17.018 ; 17.018 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 16.836 ; 16.836 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 13.888 ; 13.888 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 13.608 ; 13.608 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 14.253 ; 14.253 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 12.029 ; 12.029 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 14.558 ; 14.558 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 12.419 ; 12.419 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 14.528 ; 14.528 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 14.550 ; 14.550 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 14.752 ; 14.752 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 12.029 ; 12.029 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 14.833 ; 14.833 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 10.465 ; 10.465 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 10.465 ; 10.465 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 10.706 ; 10.706 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.472 ; 10.472 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 10.744 ; 10.744 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 10.957 ; 10.957 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 11.677 ; 11.677 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 12.053 ; 12.053 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 12.372 ; 12.372 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 12.380 ; 12.380 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 12.388 ; 12.388 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 12.612 ; 12.612 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 12.607 ; 12.607 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 12.053 ; 12.053 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 12.366 ; 12.366 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 12.698 ; 12.698 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 12.398 ; 12.398 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 12.277 ; 12.277 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 12.360 ; 12.360 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 12.107 ; 12.107 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 11.848 ; 11.848 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 12.355 ; 12.355 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 11.848 ; 11.848 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 11.849 ; 11.849 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 15.586 ; 15.586 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 15.161 ; 15.161 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 14.043 ; 14.043 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 16.110 ; 16.110 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 8.787  ; 8.787  ; Rise       ; clk             ;
;  data[0]                ; clk        ; 12.508 ; 12.508 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 11.897 ; 11.897 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 12.011 ; 12.011 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 14.707 ; 14.707 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 10.780 ; 10.780 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 11.359 ; 11.359 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 9.978  ; 9.978  ; Rise       ; clk             ;
;  data[7]                ; clk        ; 10.832 ; 10.832 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 10.924 ; 10.924 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 12.268 ; 12.268 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 11.933 ; 11.933 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 10.566 ; 10.566 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 12.531 ; 12.531 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  data[15]               ; clk        ; 11.299 ; 11.299 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 8.787  ; 8.787  ; Rise       ; clk             ;
;  data[17]               ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  data[18]               ; clk        ; 9.967  ; 9.967  ; Rise       ; clk             ;
;  data[19]               ; clk        ; 9.557  ; 9.557  ; Rise       ; clk             ;
;  data[20]               ; clk        ; 11.098 ; 11.098 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 12.534 ; 12.534 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 11.926 ; 11.926 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 10.516 ; 10.516 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 11.483 ; 11.483 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 13.926 ; 13.926 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 11.808 ; 11.808 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 13.846 ; 13.846 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 12.781 ; 12.781 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 12.863 ; 12.863 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 13.379 ; 13.379 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 12.798 ; 12.798 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 14.908 ; 14.908 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 15.235 ; 15.235 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 15.527 ; 15.527 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 15.221 ; 15.221 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 15.233 ; 15.233 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 14.911 ; 14.911 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 14.908 ; 14.908 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 15.187 ; 15.187 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 14.328 ; 14.328 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 14.328 ; 14.328 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 14.552 ; 14.552 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 14.567 ; 14.567 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 14.802 ; 14.802 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 14.358 ; 14.358 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 15.046 ; 15.046 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 15.630 ; 15.630 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 14.435 ; 14.435 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 16.236 ; 16.236 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 15.074 ; 15.074 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 17.845 ; 17.845 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 17.663 ; 17.663 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 14.715 ; 14.715 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 14.435 ; 14.435 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 15.080 ; 15.080 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 15.381 ; 15.381 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 17.892 ; 17.892 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 15.762 ; 15.762 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 17.870 ; 17.870 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 17.871 ; 17.871 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 18.121 ; 18.121 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 15.381 ; 15.381 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 18.180 ; 18.180 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 13.195 ; 13.195 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 13.196 ; 13.196 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 13.437 ; 13.437 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 13.195 ; 13.195 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 13.460 ; 13.460 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 13.429 ; 13.429 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 13.673 ; 13.673 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 14.364 ; 14.364 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 15.044 ; 15.044 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 15.363 ; 15.363 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 15.371 ; 15.371 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 15.379 ; 15.379 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 15.603 ; 15.603 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 15.598 ; 15.598 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 15.044 ; 15.044 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 15.357 ; 15.357 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 13.760 ; 13.760 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 14.364 ; 14.364 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 14.063 ; 14.063 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 13.937 ; 13.937 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 14.053 ; 14.053 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 13.760 ; 13.760 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 13.772 ; 13.772 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 13.931 ; 13.931 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 13.030 ; 13.030 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 13.555 ; 13.555 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 13.067 ; 13.067 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 13.030 ; 13.030 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 16.771 ; 16.771 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 16.343 ; 16.343 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 15.235 ; 15.235 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 17.297 ; 17.297 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 14.338 ; 14.338 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.327 ; 13.327 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 16.391 ; 16.391 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.824 ; 12.824 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.888 ; 12.888 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 14.375 ; 14.375 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 12.220 ; 12.220 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 13.652 ; 13.652 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 13.266 ; 13.266 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.107 ; 12.107 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 12.126 ; 12.126 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 13.285 ; 13.285 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 13.043 ; 13.043 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 13.077 ; 13.077 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 15.816 ; 15.816 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 13.563 ; 13.563 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 13.959 ; 13.959 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.474 ; 14.474 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 16.769 ; 16.769 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 14.486 ; 14.486 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 15.829 ; 15.829 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 15.137 ; 15.137 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 14.978 ; 14.978 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 15.852 ; 15.852 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 19.018 ; 19.018 ; 19.018 ; 19.018 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 19.013 ; 19.013 ; 19.013 ; 19.013 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 18.695 ; 18.695 ; 18.695 ; 18.695 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 18.694 ; 18.694 ; 18.694 ; 18.694 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 16.899 ; 16.899 ; 16.899 ; 16.899 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 17.133 ; 17.133 ; 17.133 ; 17.133 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 17.591 ; 17.591 ; 17.591 ; 17.591 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 18.177 ; 18.177 ; 18.177 ; 18.177 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 19.481 ; 19.481 ; 19.481 ; 19.481 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 18.310 ; 18.310 ; 18.310 ; 18.310 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 21.087 ; 21.087 ; 21.087 ; 21.087 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 20.896 ; 20.896 ; 20.896 ; 20.896 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 17.922 ; 17.922 ; 17.922 ; 17.922 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 17.666 ; 17.666 ; 17.666 ; 17.666 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 18.327 ; 18.327 ; 18.327 ; 18.327 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 19.088 ; 19.088 ; 19.088 ; 19.088 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 16.949 ; 16.949 ; 16.949 ; 16.949 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 19.058 ; 19.058 ; 19.058 ; 19.058 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 19.080 ; 19.080 ; 19.080 ; 19.080 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 19.282 ; 19.282 ; 19.282 ; 19.282 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 16.559 ; 16.559 ; 16.559 ; 16.559 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 19.363 ; 19.363 ; 19.363 ; 19.363 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.201 ; 15.201 ; 15.201 ; 15.201 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 15.410 ; 15.410 ; 15.410 ; 15.410 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 15.683 ; 15.683 ; 15.683 ; 15.683 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 17.449 ; 17.449 ; 17.449 ; 17.449 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 17.701 ; 17.701 ; 17.701 ; 17.701 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 17.694 ; 17.694 ; 17.694 ; 17.694 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 17.140 ; 17.140 ; 17.140 ; 17.140 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 17.423 ; 17.423 ; 17.423 ; 17.423 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 18.617 ; 18.617 ; 18.617 ; 18.617 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 18.318 ; 18.318 ; 18.318 ; 18.318 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 18.192 ; 18.192 ; 18.192 ; 18.192 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 17.987 ; 17.987 ; 17.987 ; 17.987 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 18.184 ; 18.184 ; 18.184 ; 18.184 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 16.501 ; 16.501 ; 16.501 ; 16.501 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 20.209 ; 20.209 ; 20.209 ; 20.209 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.782 ; 19.782 ; 19.782 ; 19.782 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 18.664 ; 18.664 ; 18.664 ; 18.664 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 20.757 ; 20.757 ; 20.757 ; 20.757 ;
; debug[0]   ; data[0]                ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; debug[0]   ; data[1]                ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; debug[0]   ; data[2]                ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; debug[0]   ; data[3]                ; 15.941 ; 15.941 ; 15.941 ; 15.941 ;
; debug[0]   ; data[4]                ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; debug[0]   ; data[5]                ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; debug[0]   ; data[6]                ; 13.666 ; 13.666 ; 13.666 ; 13.666 ;
; debug[0]   ; data[7]                ; 13.673 ; 13.673 ; 13.673 ; 13.673 ;
; debug[0]   ; data[8]                ; 13.980 ; 13.980 ; 13.980 ; 13.980 ;
; debug[0]   ; data[9]                ; 14.084 ; 14.084 ; 14.084 ; 14.084 ;
; debug[0]   ; data[10]               ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; debug[0]   ; data[11]               ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; debug[0]   ; data[12]               ; 13.657 ; 13.657 ; 13.657 ; 13.657 ;
; debug[0]   ; data[13]               ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; debug[0]   ; data[14]               ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; debug[0]   ; data[15]               ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; debug[0]   ; data[16]               ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; debug[0]   ; data[17]               ; 12.982 ; 12.982 ; 12.982 ; 12.982 ;
; debug[0]   ; data[18]               ; 12.645 ; 12.645 ; 12.645 ; 12.645 ;
; debug[0]   ; data[19]               ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; debug[0]   ; data[20]               ; 14.663 ; 14.663 ; 14.663 ; 14.663 ;
; debug[0]   ; data[21]               ; 15.507 ; 15.507 ; 15.507 ; 15.507 ;
; debug[0]   ; data[22]               ; 15.701 ; 15.701 ; 15.701 ; 15.701 ;
; debug[0]   ; data[23]               ; 13.840 ; 13.840 ; 13.840 ; 13.840 ;
; debug[0]   ; data[24]               ; 15.660 ; 15.660 ; 15.660 ; 15.660 ;
; debug[0]   ; data[25]               ; 16.803 ; 16.803 ; 16.803 ; 16.803 ;
; debug[0]   ; data[26]               ; 16.263 ; 16.263 ; 16.263 ; 16.263 ;
; debug[0]   ; data[27]               ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; debug[0]   ; data[28]               ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; debug[0]   ; data[29]               ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; debug[0]   ; data[30]               ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; debug[0]   ; data[31]               ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 19.722 ; 19.722 ; 19.722 ; 19.722 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 20.012 ; 20.012 ; 20.012 ; 20.012 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 19.705 ; 19.705 ; 19.705 ; 19.705 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 19.717 ; 19.717 ; 19.717 ; 19.717 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 19.399 ; 19.399 ; 19.399 ; 19.399 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 19.398 ; 19.398 ; 19.398 ; 19.398 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 17.353 ; 17.353 ; 17.353 ; 17.353 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 17.587 ; 17.587 ; 17.587 ; 17.587 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 17.379 ; 17.379 ; 17.379 ; 17.379 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 18.648 ; 18.648 ; 18.648 ; 18.648 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 19.697 ; 19.697 ; 19.697 ; 19.697 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 18.526 ; 18.526 ; 18.526 ; 18.526 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 21.303 ; 21.303 ; 21.303 ; 21.303 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 21.112 ; 21.112 ; 21.112 ; 21.112 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 18.138 ; 18.138 ; 18.138 ; 18.138 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 17.882 ; 17.882 ; 17.882 ; 17.882 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 18.543 ; 18.543 ; 18.543 ; 18.543 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 19.626 ; 19.626 ; 19.626 ; 19.626 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 17.487 ; 17.487 ; 17.487 ; 17.487 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 19.618 ; 19.618 ; 19.618 ; 19.618 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 19.820 ; 19.820 ; 19.820 ; 19.820 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 17.097 ; 17.097 ; 17.097 ; 17.097 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 19.901 ; 19.901 ; 19.901 ; 19.901 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 15.087 ; 15.087 ; 15.087 ; 15.087 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 15.328 ; 15.328 ; 15.328 ; 15.328 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 15.086 ; 15.086 ; 15.086 ; 15.086 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 15.351 ; 15.351 ; 15.351 ; 15.351 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 15.320 ; 15.320 ; 15.320 ; 15.320 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 16.255 ; 16.255 ; 16.255 ; 16.255 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 17.962 ; 17.962 ; 17.962 ; 17.962 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 18.196 ; 18.196 ; 18.196 ; 18.196 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 18.193 ; 18.193 ; 18.193 ; 18.193 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 17.899 ; 17.899 ; 17.899 ; 17.899 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 17.600 ; 17.600 ; 17.600 ; 17.600 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 17.474 ; 17.474 ; 17.474 ; 17.474 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 17.590 ; 17.590 ; 17.590 ; 17.590 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 17.269 ; 17.269 ; 17.269 ; 17.269 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 16.777 ; 16.777 ; 16.777 ; 16.777 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 16.302 ; 16.302 ; 16.302 ; 16.302 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 20.010 ; 20.010 ; 20.010 ; 20.010 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 19.583 ; 19.583 ; 19.583 ; 19.583 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.465 ; 18.465 ; 18.465 ; 18.465 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 20.558 ; 20.558 ; 20.558 ; 20.558 ;
; debug[1]   ; data[0]                ; 15.172 ; 15.172 ; 15.172 ; 15.172 ;
; debug[1]   ; data[1]                ; 13.766 ; 13.766 ; 13.766 ; 13.766 ;
; debug[1]   ; data[2]                ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; debug[1]   ; data[3]                ; 16.977 ; 16.977 ; 16.977 ; 16.977 ;
; debug[1]   ; data[4]                ; 12.727 ; 12.727 ; 12.727 ; 12.727 ;
; debug[1]   ; data[5]                ; 14.715 ; 14.715 ; 14.715 ; 14.715 ;
; debug[1]   ; data[6]                ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; debug[1]   ; data[7]                ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; debug[1]   ; data[8]                ; 13.509 ; 13.509 ; 13.509 ; 13.509 ;
; debug[1]   ; data[9]                ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; debug[1]   ; data[10]               ; 15.526 ; 15.526 ; 15.526 ; 15.526 ;
; debug[1]   ; data[11]               ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; debug[1]   ; data[12]               ; 14.038 ; 14.038 ; 14.038 ; 14.038 ;
; debug[1]   ; data[13]               ; 14.407 ; 14.407 ; 14.407 ; 14.407 ;
; debug[1]   ; data[14]               ; 13.729 ; 13.729 ; 13.729 ; 13.729 ;
; debug[1]   ; data[15]               ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; debug[1]   ; data[16]               ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; debug[1]   ; data[17]               ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; debug[1]   ; data[18]               ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; debug[1]   ; data[19]               ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; debug[1]   ; data[20]               ; 13.945 ; 13.945 ; 13.945 ; 13.945 ;
; debug[1]   ; data[21]               ; 15.925 ; 15.925 ; 15.925 ; 15.925 ;
; debug[1]   ; data[22]               ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
; debug[1]   ; data[23]               ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; debug[1]   ; data[24]               ; 15.716 ; 15.716 ; 15.716 ; 15.716 ;
; debug[1]   ; data[25]               ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; debug[1]   ; data[26]               ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; debug[1]   ; data[27]               ; 16.193 ; 16.193 ; 16.193 ; 16.193 ;
; debug[1]   ; data[28]               ; 18.005 ; 18.005 ; 18.005 ; 18.005 ;
; debug[1]   ; data[29]               ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; debug[1]   ; data[30]               ; 18.640 ; 18.640 ; 18.640 ; 18.640 ;
; debug[1]   ; data[31]               ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 14.822 ; 14.822 ; 14.822 ; 14.822 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 15.114 ; 15.114 ; 15.114 ; 15.114 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 14.808 ; 14.808 ; 14.808 ; 14.808 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 14.820 ; 14.820 ; 14.820 ; 14.820 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 14.498 ; 14.498 ; 14.498 ; 14.498 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 14.495 ; 14.495 ; 14.495 ; 14.495 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 13.999 ; 13.999 ; 13.999 ; 13.999 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 14.208 ; 14.208 ; 14.208 ; 14.208 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 14.470 ; 14.470 ; 14.470 ; 14.470 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 14.701 ; 14.701 ; 14.701 ; 14.701 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 15.254 ; 15.254 ; 15.254 ; 15.254 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 16.057 ; 16.057 ; 16.057 ; 16.057 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 14.895 ; 14.895 ; 14.895 ; 14.895 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 17.666 ; 17.666 ; 17.666 ; 17.666 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 17.484 ; 17.484 ; 17.484 ; 17.484 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 14.536 ; 14.536 ; 14.536 ; 14.536 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 14.256 ; 14.256 ; 14.256 ; 14.256 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 14.901 ; 14.901 ; 14.901 ; 14.901 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 17.435 ; 17.435 ; 17.435 ; 17.435 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 17.436 ; 17.436 ; 17.436 ; 17.436 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 17.661 ; 17.661 ; 17.661 ; 17.661 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 14.909 ; 14.909 ; 14.909 ; 14.909 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 17.711 ; 17.711 ; 17.711 ; 17.711 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 13.292 ; 13.292 ; 13.292 ; 13.292 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 13.533 ; 13.533 ; 13.533 ; 13.533 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 13.291 ; 13.291 ; 13.291 ; 13.291 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 13.556 ; 13.556 ; 13.556 ; 13.556 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 13.525 ; 13.525 ; 13.525 ; 13.525 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 13.769 ; 13.769 ; 13.769 ; 13.769 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 14.460 ; 14.460 ; 14.460 ; 14.460 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 16.489 ; 16.489 ; 16.489 ; 16.489 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 16.465 ; 16.465 ; 16.465 ; 16.465 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 16.467 ; 16.467 ; 16.467 ; 16.467 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 16.731 ; 16.731 ; 16.731 ; 16.731 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 16.724 ; 16.724 ; 16.724 ; 16.724 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 16.170 ; 16.170 ; 16.170 ; 16.170 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 16.453 ; 16.453 ; 16.453 ; 16.453 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 15.188 ; 15.188 ; 15.188 ; 15.188 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 14.888 ; 14.888 ; 14.888 ; 14.888 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 14.850 ; 14.850 ; 14.850 ; 14.850 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 14.750 ; 14.750 ; 14.750 ; 14.750 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 13.325 ; 13.325 ; 13.325 ; 13.325 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 12.837 ; 12.837 ; 12.837 ; 12.837 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 12.800 ; 12.800 ; 12.800 ; 12.800 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 16.541 ; 16.541 ; 16.541 ; 16.541 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 15.005 ; 15.005 ; 15.005 ; 15.005 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 17.067 ; 17.067 ; 17.067 ; 17.067 ;
; debug[0]   ; data[0]                ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; debug[0]   ; data[1]                ; 13.112 ; 13.112 ; 13.112 ; 13.112 ;
; debug[0]   ; data[2]                ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; debug[0]   ; data[3]                ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
; debug[0]   ; data[4]                ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; debug[0]   ; data[5]                ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; debug[0]   ; data[6]                ; 13.666 ; 13.666 ; 13.666 ; 13.666 ;
; debug[0]   ; data[7]                ; 13.291 ; 13.291 ; 13.291 ; 13.291 ;
; debug[0]   ; data[8]                ; 13.980 ; 13.980 ; 13.980 ; 13.980 ;
; debug[0]   ; data[9]                ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; debug[0]   ; data[10]               ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; debug[0]   ; data[11]               ; 12.919 ; 12.919 ; 12.919 ; 12.919 ;
; debug[0]   ; data[12]               ; 13.657 ; 13.657 ; 13.657 ; 13.657 ;
; debug[0]   ; data[13]               ; 12.020 ; 12.020 ; 12.020 ; 12.020 ;
; debug[0]   ; data[14]               ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; debug[0]   ; data[15]               ; 11.947 ; 11.947 ; 11.947 ; 11.947 ;
; debug[0]   ; data[16]               ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; debug[0]   ; data[17]               ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; debug[0]   ; data[18]               ; 12.645 ; 12.645 ; 12.645 ; 12.645 ;
; debug[0]   ; data[19]               ; 12.183 ; 12.183 ; 12.183 ; 12.183 ;
; debug[0]   ; data[20]               ; 14.663 ; 14.663 ; 14.663 ; 14.663 ;
; debug[0]   ; data[21]               ; 15.190 ; 15.190 ; 15.190 ; 15.190 ;
; debug[0]   ; data[22]               ; 15.701 ; 15.701 ; 15.701 ; 15.701 ;
; debug[0]   ; data[23]               ; 13.006 ; 13.006 ; 13.006 ; 13.006 ;
; debug[0]   ; data[24]               ; 15.660 ; 15.660 ; 15.660 ; 15.660 ;
; debug[0]   ; data[25]               ; 16.100 ; 16.100 ; 16.100 ; 16.100 ;
; debug[0]   ; data[26]               ; 16.263 ; 16.263 ; 16.263 ; 16.263 ;
; debug[0]   ; data[27]               ; 15.143 ; 15.143 ; 15.143 ; 15.143 ;
; debug[0]   ; data[28]               ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; debug[0]   ; data[29]               ; 14.565 ; 14.565 ; 14.565 ; 14.565 ;
; debug[0]   ; data[30]               ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; debug[0]   ; data[31]               ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 15.567 ; 15.567 ; 15.567 ; 15.567 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 15.858 ; 15.858 ; 15.858 ; 15.858 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 15.552 ; 15.552 ; 15.552 ; 15.552 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 15.243 ; 15.243 ; 15.243 ; 15.243 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 15.243 ; 15.243 ; 15.243 ; 15.243 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 15.520 ; 15.520 ; 15.520 ; 15.520 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 14.109 ; 14.109 ; 14.109 ; 14.109 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 14.333 ; 14.333 ; 14.333 ; 14.333 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 14.348 ; 14.348 ; 14.348 ; 14.348 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 14.139 ; 14.139 ; 14.139 ; 14.139 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 14.827 ; 14.827 ; 14.827 ; 14.827 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 15.411 ; 15.411 ; 15.411 ; 15.411 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 18.058 ; 18.058 ; 18.058 ; 18.058 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 16.887 ; 16.887 ; 16.887 ; 16.887 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 19.664 ; 19.664 ; 19.664 ; 19.664 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 19.473 ; 19.473 ; 19.473 ; 19.473 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 16.499 ; 16.499 ; 16.499 ; 16.499 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 16.243 ; 16.243 ; 16.243 ; 16.243 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 16.904 ; 16.904 ; 16.904 ; 16.904 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 18.033 ; 18.033 ; 18.033 ; 18.033 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 15.900 ; 15.900 ; 15.900 ; 15.900 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 18.008 ; 18.008 ; 18.008 ; 18.008 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 18.032 ; 18.032 ; 18.032 ; 18.032 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 18.259 ; 18.259 ; 18.259 ; 18.259 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 15.508 ; 15.508 ; 15.508 ; 15.508 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 18.310 ; 18.310 ; 18.310 ; 18.310 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 12.494 ; 12.494 ; 12.494 ; 12.494 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 12.735 ; 12.735 ; 12.735 ; 12.735 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 12.501 ; 12.501 ; 12.501 ; 12.501 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 12.986 ; 12.986 ; 12.986 ; 12.986 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 13.706 ; 13.706 ; 13.706 ; 13.706 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 15.142 ; 15.142 ; 15.142 ; 15.142 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 15.148 ; 15.148 ; 15.148 ; 15.148 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 15.155 ; 15.155 ; 15.155 ; 15.155 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 15.384 ; 15.384 ; 15.384 ; 15.384 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 15.378 ; 15.378 ; 15.378 ; 15.378 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 14.824 ; 14.824 ; 14.824 ; 14.824 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 15.138 ; 15.138 ; 15.138 ; 15.138 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 14.092 ; 14.092 ; 14.092 ; 14.092 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 13.665 ; 13.665 ; 13.665 ; 13.665 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 13.781 ; 13.781 ; 13.781 ; 13.781 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 13.488 ; 13.488 ; 13.488 ; 13.488 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 13.500 ; 13.500 ; 13.500 ; 13.500 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 13.659 ; 13.659 ; 13.659 ; 13.659 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 14.649 ; 14.649 ; 14.649 ; 14.649 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 14.168 ; 14.168 ; 14.168 ; 14.168 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 14.174 ; 14.174 ; 14.174 ; 14.174 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 17.882 ; 17.882 ; 17.882 ; 17.882 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 17.455 ; 17.455 ; 17.455 ; 17.455 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 16.337 ; 16.337 ; 16.337 ; 16.337 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 18.430 ; 18.430 ; 18.430 ; 18.430 ;
; debug[1]   ; data[0]                ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; debug[1]   ; data[1]                ; 13.766 ; 13.766 ; 13.766 ; 13.766 ;
; debug[1]   ; data[2]                ; 13.108 ; 13.108 ; 13.108 ; 13.108 ;
; debug[1]   ; data[3]                ; 16.977 ; 16.977 ; 16.977 ; 16.977 ;
; debug[1]   ; data[4]                ; 12.701 ; 12.701 ; 12.701 ; 12.701 ;
; debug[1]   ; data[5]                ; 14.715 ; 14.715 ; 14.715 ; 14.715 ;
; debug[1]   ; data[6]                ; 12.007 ; 12.007 ; 12.007 ; 12.007 ;
; debug[1]   ; data[7]                ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; debug[1]   ; data[8]                ; 13.401 ; 13.401 ; 13.401 ; 13.401 ;
; debug[1]   ; data[9]                ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; debug[1]   ; data[10]               ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; debug[1]   ; data[11]               ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; debug[1]   ; data[12]               ; 13.441 ; 13.441 ; 13.441 ; 13.441 ;
; debug[1]   ; data[13]               ; 14.407 ; 14.407 ; 14.407 ; 14.407 ;
; debug[1]   ; data[14]               ; 12.090 ; 12.090 ; 12.090 ; 12.090 ;
; debug[1]   ; data[15]               ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; debug[1]   ; data[16]               ; 12.582 ; 12.582 ; 12.582 ; 12.582 ;
; debug[1]   ; data[17]               ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; debug[1]   ; data[18]               ; 12.418 ; 12.418 ; 12.418 ; 12.418 ;
; debug[1]   ; data[19]               ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; debug[1]   ; data[20]               ; 12.973 ; 12.973 ; 12.973 ; 12.973 ;
; debug[1]   ; data[21]               ; 15.925 ; 15.925 ; 15.925 ; 15.925 ;
; debug[1]   ; data[22]               ; 13.291 ; 13.291 ; 13.291 ; 13.291 ;
; debug[1]   ; data[23]               ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; debug[1]   ; data[24]               ; 14.811 ; 14.811 ; 14.811 ; 14.811 ;
; debug[1]   ; data[25]               ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; debug[1]   ; data[26]               ; 14.239 ; 14.239 ; 14.239 ; 14.239 ;
; debug[1]   ; data[27]               ; 16.193 ; 16.193 ; 16.193 ; 16.193 ;
; debug[1]   ; data[28]               ; 15.014 ; 15.014 ; 15.014 ; 15.014 ;
; debug[1]   ; data[29]               ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; debug[1]   ; data[30]               ; 15.337 ; 15.337 ; 15.337 ; 15.337 ;
; debug[1]   ; data[31]               ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
+------------+------------------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.473 ; -770.622      ;
; clk_rom ; -1.460 ; -79.705       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.190 ; 0.000         ;
; clk_rom ; 0.856 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.473 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.669      ;
; -5.466 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.058      ; 6.556      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.456 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.568      ;
; -5.451 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.647      ;
; -5.450 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.646      ;
; -5.444 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.058      ; 6.534      ;
; -5.443 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.058      ; 6.533      ;
; -5.438 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.115      ; 6.585      ;
; -5.438 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.585      ;
; -5.438 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.585      ;
; -5.435 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.571      ;
; -5.435 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.571      ;
; -5.435 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.571      ;
; -5.435 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.571      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.434 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.546      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.545      ;
; -5.416 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.115      ; 6.563      ;
; -5.416 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.563      ;
; -5.416 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.563      ;
; -5.415 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.115      ; 6.562      ;
; -5.415 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.562      ;
; -5.415 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.562      ;
; -5.413 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.549      ;
; -5.413 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.549      ;
; -5.413 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.549      ;
; -5.413 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.549      ;
; -5.412 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.548      ;
; -5.412 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.548      ;
; -5.412 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.548      ;
; -5.412 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.548      ;
; -5.410 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.532      ;
; -5.410 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.532      ;
; -5.410 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.532      ;
; -5.410 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.532      ;
; -5.405 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.164      ; 6.601      ;
; -5.398 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.058      ; 6.488      ;
; -5.394 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.520      ;
; -5.394 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.520      ;
; -5.394 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.520      ;
; -5.388 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.121      ; 6.541      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.080      ; 6.500      ;
; -5.388 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.510      ;
; -5.388 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.510      ;
; -5.388 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.510      ;
; -5.388 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.510      ;
; -5.387 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.509      ;
; -5.387 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.509      ;
; -5.387 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.509      ;
; -5.387 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.509      ;
; -5.372 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.498      ;
; -5.372 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.498      ;
; -5.372 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.498      ;
; -5.371 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.497      ;
; -5.371 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.497      ;
; -5.371 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.094      ; 6.497      ;
; -5.370 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.115      ; 6.517      ;
; -5.370 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.517      ;
; -5.370 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.115      ; 6.517      ;
; -5.367 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.503      ;
; -5.367 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.503      ;
; -5.367 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.503      ;
; -5.367 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.104      ; 6.503      ;
; -5.366 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.121      ; 6.519      ;
; -5.365 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.121      ; 6.518      ;
; -5.359 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.543      ;
; -5.359 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.543      ;
; -5.359 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.543      ;
; -5.359 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.543      ;
; -5.359 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.543      ;
; -5.342 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.126      ; 6.500      ;
; -5.342 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.464      ;
; -5.342 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.464      ;
; -5.342 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.464      ;
; -5.342 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.090      ; 6.464      ;
; -5.339 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.210      ; 6.581      ;
; -5.337 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.210      ; 6.579      ;
; -5.337 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.521      ;
; -5.337 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.521      ;
; -5.337 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.521      ;
; -5.337 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.152      ; 6.521      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.711 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.596      ;
; -0.707 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.592      ;
; -0.706 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.591      ;
; -0.701 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.586      ;
; -0.701 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.586      ;
; -0.700 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.585      ;
; -0.700 ; reg:pc|sr_out[8]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; -0.189     ; 1.510      ;
; -0.696 ; regbuf:rgB|sr_out[13]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.085     ; 1.610      ;
; -0.693 ; regbuf:rgB|sr_out[0]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.233     ; 1.459      ;
; -0.692 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.577      ;
; -0.692 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.114     ; 1.577      ;
; -0.690 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.585      ;
; -0.688 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.541      ;
; -0.688 ; reg:pc|sr_out[8]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.179     ; 1.508      ;
; -0.681 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.534      ;
; -0.681 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.534      ;
; -0.681 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.534      ;
; -0.679 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.532      ;
; -0.676 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.529      ;
; -0.674 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.527      ;
; -0.674 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.527      ;
; -0.674 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.569      ;
; -0.674 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.527      ;
; -0.673 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.526      ;
; -0.672 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.567      ;
; -0.671 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.579      ;
; -0.670 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.523      ;
; -0.669 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.512      ;
; -0.668 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.521      ;
; -0.666 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.509      ;
; -0.664 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.507      ;
; -0.664 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.572      ;
; -0.664 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.572      ;
; -0.662 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.557      ;
; -0.662 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.570      ;
; -0.661 ; regbuf:rgB|sr_out[17]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 1.683      ;
; -0.660 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.101     ; 1.558      ;
; -0.660 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.513      ;
; -0.660 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.513      ;
; -0.659 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.502      ;
; -0.659 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.502      ;
; -0.659 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.502      ;
; -0.659 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.554      ;
; -0.658 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.553      ;
; -0.657 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; -0.155     ; 1.501      ;
; -0.657 ; regbuf:rgB|sr_out[3]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.103     ; 1.553      ;
; -0.657 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.565      ;
; -0.656 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; -0.155     ; 1.500      ;
; -0.656 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.564      ;
; -0.655 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; -0.155     ; 1.499      ;
; -0.654 ; reg:pc|sr_out[9]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; -0.189     ; 1.464      ;
; -0.653 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.548      ;
; -0.653 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.561      ;
; -0.651 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.091     ; 1.559      ;
; -0.650 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.493      ;
; -0.650 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.493      ;
; -0.650 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.104     ; 1.545      ;
; -0.647 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.500      ;
; -0.647 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.490      ;
; -0.644 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.487      ;
; -0.644 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.487      ;
; -0.642 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.495      ;
; -0.642 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.485      ;
; -0.641 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; -0.155     ; 1.485      ;
; -0.640 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.156     ; 1.483      ;
; -0.638 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.491      ;
; -0.638 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.491      ;
; -0.637 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.146     ; 1.490      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.334      ; 0.676      ;
; 0.192 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.138      ; 0.482      ;
; 0.222 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.160      ; 0.534      ;
; 0.289 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.294 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.446      ;
; 0.311 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.160      ; 0.623      ;
; 0.327 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.267      ; 0.747      ;
; 0.346 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.372      ; 0.870      ;
; 0.358 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.315      ; 0.849      ;
; 0.398 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.406 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.030      ; 0.588      ;
; 0.425 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.099      ; 0.676      ;
; 0.430 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.590      ;
; 0.433 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.334      ; 0.919      ;
; 0.440 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.141      ; 0.733      ;
; 0.443 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.289      ; 0.884      ;
; 0.454 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.466 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.084      ; 0.702      ;
; 0.481 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.147      ; 0.780      ;
; 0.486 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.147      ; 0.785      ;
; 0.486 ; reg:ir|sr_out[14]                         ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.141      ; 0.779      ;
; 0.486 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.147      ; 0.785      ;
; 0.492 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.136      ; 0.780      ;
; 0.492 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.333      ; 0.977      ;
; 0.504 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.400      ; 1.056      ;
; 0.521 ; breg:bcoreg|breg32_rtl_1_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.433      ; 1.106      ;
; 0.527 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.024      ; 0.703      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.134      ; 0.821      ;
; 0.546 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.019     ; 0.679      ;
; 0.558 ; reg:ir|sr_out[1]                          ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.126      ; 0.836      ;
; 0.566 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.468      ; 1.186      ;
; 0.572 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.372      ; 1.096      ;
; 0.576 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.475      ; 1.203      ;
; 0.589 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.348      ; 1.089      ;
; 0.589 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.507      ; 1.248      ;
; 0.598 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.186      ; 0.936      ;
; 0.620 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.126      ; 0.898      ;
; 0.620 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.019     ; 0.753      ;
; 0.625 ; regbuf:regULA|sr_out[3]                   ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.190      ;
; 0.628 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.802      ;
; 0.631 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.805      ;
; 0.636 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.105      ; 0.879      ;
; 0.638 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.209      ;
; 0.647 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.306      ; 1.091      ;
; 0.659 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.358      ; 1.169      ;
; 0.659 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgA|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.830      ;
; 0.672 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.674 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.843      ;
; 0.678 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.847      ;
; 0.678 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.847      ;
; 0.682 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.851      ;
; 0.683 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.852      ;
; 0.684 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.853      ;
; 0.684 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.853      ;
; 0.685 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.462      ; 1.299      ;
; 0.690 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.126      ; 0.968      ;
; 0.693 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.823      ;
; 0.698 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.878      ;
; 0.702 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.034     ; 0.820      ;
; 0.705 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.126      ; 0.983      ;
; 0.716 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.348      ; 1.216      ;
; 0.721 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.043     ; 0.830      ;
; 0.722 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.341      ; 1.215      ;
; 0.724 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.135      ; 0.997      ;
; 0.728 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.293      ; 1.173      ;
; 0.734 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.322      ; 1.208      ;
; 0.746 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.884      ;
; 0.749 ; regbuf:regULA|sr_out[17]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ; clk          ; clk         ; 0.000        ; 0.314      ; 1.201      ;
; 0.749 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.126      ; 1.027      ;
; 0.751 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.897      ;
; 0.752 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.972      ;
; 0.754 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.972      ;
; 0.754 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.972      ;
; 0.754 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.972      ;
; 0.754 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.972      ;
; 0.757 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.326      ; 1.235      ;
; 0.759 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.988      ;
; 0.759 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.988      ;
; 0.759 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.988      ;
; 0.760 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.331      ;
; 0.763 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.315      ; 1.230      ;
; 0.768 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.898      ;
; 0.773 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.978      ;
; 0.786 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.937      ;
; 0.792 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.256      ; 1.200      ;
; 0.796 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.973      ;
; 0.796 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.973      ;
; 0.801 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.019      ;
; 0.803 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.945      ;
; 0.804 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.075      ; 1.017      ;
; 0.805 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.999      ;
; 0.816 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.044     ; 0.924      ;
; 0.817 ; regbuf:regULA|sr_out[12]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.433      ; 1.388      ;
; 0.818 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.023      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                           ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.856 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 0.849      ;
; 0.884 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 0.877      ;
; 0.934 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 0.927      ;
; 0.973 ; regbuf:rgB|sr_out[7]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; -0.129     ; 0.982      ;
; 0.987 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 0.970      ;
; 0.998 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 0.991      ;
; 1.006 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.126     ; 1.018      ;
; 1.007 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.149     ; 0.996      ;
; 1.008 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.001      ;
; 1.009 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.149     ; 0.998      ;
; 1.014 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.007      ;
; 1.020 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.156     ; 1.002      ;
; 1.020 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.003      ;
; 1.021 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.014      ;
; 1.023 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; -0.156     ; 1.005      ;
; 1.029 ; regbuf:rgB|sr_out[1]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; -0.215     ; 0.952      ;
; 1.048 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.103     ; 1.083      ;
; 1.051 ; regbuf:regULA|sr_out[3]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.190      ; 1.379      ;
; 1.055 ; regbuf:rgB|sr_out[30]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.249      ;
; 1.060 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.043      ;
; 1.061 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.053      ;
; 1.064 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.056      ;
; 1.065 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.057      ;
; 1.065 ; regbuf:rgB|sr_out[26]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.259      ;
; 1.067 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.059      ;
; 1.072 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.064      ;
; 1.073 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.065      ;
; 1.073 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.065      ;
; 1.073 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; -0.129     ; 1.082      ;
; 1.077 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; -0.146     ; 1.069      ;
; 1.081 ; regbuf:rgB|sr_out[6]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; -0.124     ; 1.095      ;
; 1.082 ; regbuf:rgB|sr_out[6]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; -0.114     ; 1.106      ;
; 1.084 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.077      ;
; 1.093 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.086      ;
; 1.096 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; -0.119     ; 1.115      ;
; 1.098 ; regbuf:rgB|sr_out[7]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; -0.119     ; 1.117      ;
; 1.099 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.092      ;
; 1.105 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.088      ;
; 1.106 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.099      ;
; 1.110 ; regbuf:rgB|sr_out[8]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.129     ; 1.119      ;
; 1.110 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.093      ;
; 1.123 ; regbuf:rgB|sr_out[19]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.350      ;
; 1.131 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.124      ;
; 1.133 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.126      ;
; 1.134 ; regbuf:rgB|sr_out[4]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.075     ; 1.197      ;
; 1.134 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.127      ;
; 1.136 ; regbuf:rgB|sr_out[14]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 1.291      ;
; 1.137 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.136     ; 1.139      ;
; 1.138 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.121      ;
; 1.139 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.132      ;
; 1.139 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.132      ;
; 1.139 ; regbuf:rgB|sr_out[4]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; -0.065     ; 1.212      ;
; 1.139 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.132      ;
; 1.142 ; regbuf:regULA|sr_out[8]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.357      ;
; 1.145 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.138      ;
; 1.148 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.101     ; 1.185      ;
; 1.151 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.134      ;
; 1.152 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.145      ;
; 1.153 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.136      ;
; 1.154 ; regbuf:regULA|sr_out[8]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.359      ;
; 1.156 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; -0.101     ; 1.193      ;
; 1.158 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.094     ; 1.202      ;
; 1.158 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; -0.101     ; 1.195      ;
; 1.159 ; reg:pc|sr_out[3]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.144     ; 1.153      ;
; 1.160 ; regbuf:rgB|sr_out[16]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.354      ;
; 1.161 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.094     ; 1.205      ;
; 1.174 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.157      ;
; 1.176 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.126     ; 1.188      ;
; 1.180 ; regbuf:rgB|sr_out[23]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.365      ;
; 1.182 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.126     ; 1.194      ;
; 1.186 ; reg:pc|sr_out[7]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.144     ; 1.180      ;
; 1.188 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.136     ; 1.190      ;
; 1.189 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.126     ; 1.201      ;
; 1.189 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.182      ;
; 1.190 ; regbuf:regULA|sr_out[3]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.180      ; 1.508      ;
; 1.195 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.188      ;
; 1.196 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.159     ; 1.175      ;
; 1.197 ; regbuf:rgB|sr_out[31]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.391      ;
; 1.198 ; regbuf:rgB|sr_out[9]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; -0.129     ; 1.207      ;
; 1.200 ; regbuf:rgB|sr_out[24]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; -0.143     ; 1.195      ;
; 1.201 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.184      ;
; 1.202 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.195      ;
; 1.204 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.117     ; 1.225      ;
; 1.205 ; regbuf:rgB|sr_out[0]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; -0.233     ; 1.110      ;
; 1.205 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.198      ;
; 1.207 ; regbuf:regULA|sr_out[2]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.190      ; 1.535      ;
; 1.207 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.200      ;
; 1.212 ; reg:pc|sr_out[6]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.144     ; 1.206      ;
; 1.213 ; regbuf:rgB|sr_out[1]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; -0.205     ; 1.146      ;
; 1.215 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.198      ;
; 1.216 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.209      ;
; 1.218 ; regbuf:rgB|sr_out[6]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; -0.124     ; 1.232      ;
; 1.218 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.211      ;
; 1.219 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.212      ;
; 1.223 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; -0.155     ; 1.206      ;
; 1.224 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.145     ; 1.217      ;
; 1.226 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.159     ; 1.205      ;
; 1.229 ; regbuf:rgB|sr_out[15]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; -0.143     ; 1.224      ;
; 1.230 ; regbuf:rgB|sr_out[7]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.129     ; 1.239      ;
; 1.237 ; regbuf:rgB|sr_out[5]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; -0.070     ; 1.305      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.145 ; 3.145 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 12.733 ; 12.733 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 12.606 ; 12.606 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 12.733 ; 12.733 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 12.589 ; 12.589 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 12.602 ; 12.602 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 12.451 ; 12.451 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 12.565 ; 12.565 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 11.669 ; 11.669 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 11.759 ; 11.759 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 11.784 ; 11.784 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 11.891 ; 11.891 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 11.687 ; 11.687 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 11.989 ; 11.989 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 12.260 ; 12.260 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 12.736 ; 12.736 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 12.172 ; 12.172 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 13.385 ; 13.385 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 13.391 ; 13.391 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 11.975 ; 11.975 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 11.810 ; 11.810 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 12.155 ; 12.155 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 12.201 ; 12.201 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 11.910 ; 11.910 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 11.031 ; 11.031 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 12.131 ; 12.131 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 11.897 ; 11.897 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 12.201 ; 12.201 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 10.840 ; 10.840 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 12.175 ; 12.175 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 11.327 ; 11.327 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 10.756 ; 10.756 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 10.879 ; 10.879 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 10.893 ; 10.893 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 10.873 ; 10.873 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 10.982 ; 10.982 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 11.327 ; 11.327 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 11.971 ; 11.971 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 11.876 ; 11.876 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 11.880 ; 11.880 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 11.886 ; 11.886 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 11.969 ; 11.969 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 11.971 ; 11.971 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 11.720 ; 11.720 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 11.866 ; 11.866 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 11.844 ; 11.844 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 11.844 ; 11.844 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 11.708 ; 11.708 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 11.660 ; 11.660 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 11.697 ; 11.697 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 11.569 ; 11.569 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 11.580 ; 11.580 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 11.652 ; 11.652 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 12.653 ; 12.653 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 10.931 ; 10.931 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 10.708 ; 10.708 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 10.717 ; 10.717 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 12.485 ; 12.485 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 12.303 ; 12.303 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 11.795 ; 11.795 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 12.653 ; 12.653 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 12.111 ; 12.111 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 9.748  ; 9.748  ; Rise       ; clk             ;
;  data[2]                ; clk        ; 10.699 ; 10.699 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 11.207 ; 11.207 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 10.104 ; 10.104 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 9.541  ; 9.541  ; Rise       ; clk             ;
;  data[6]                ; clk        ; 10.059 ; 10.059 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
;  data[8]                ; clk        ; 9.946  ; 9.946  ; Rise       ; clk             ;
;  data[9]                ; clk        ; 8.964  ; 8.964  ; Rise       ; clk             ;
;  data[10]               ; clk        ; 10.364 ; 10.364 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 9.600  ; 9.600  ; Rise       ; clk             ;
;  data[12]               ; clk        ; 9.804  ; 9.804  ; Rise       ; clk             ;
;  data[13]               ; clk        ; 9.433  ; 9.433  ; Rise       ; clk             ;
;  data[14]               ; clk        ; 9.873  ; 9.873  ; Rise       ; clk             ;
;  data[15]               ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  data[16]               ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
;  data[17]               ; clk        ; 9.160  ; 9.160  ; Rise       ; clk             ;
;  data[18]               ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  data[19]               ; clk        ; 9.005  ; 9.005  ; Rise       ; clk             ;
;  data[20]               ; clk        ; 10.090 ; 10.090 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 10.697 ; 10.697 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 10.971 ; 10.971 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 9.569  ; 9.569  ; Rise       ; clk             ;
;  data[24]               ; clk        ; 10.688 ; 10.688 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 11.352 ; 11.352 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 11.173 ; 11.173 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 11.255 ; 11.255 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 11.968 ; 11.968 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 10.617 ; 10.617 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 12.111 ; 12.111 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 11.025 ; 11.025 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297  ; 6.297  ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297  ; 6.297  ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 9.334  ; 9.334  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 9.207  ; 9.207  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 9.334  ; 9.334  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 9.190  ; 9.190  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 9.203  ; 9.203  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 9.050  ; 9.050  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 9.052  ; 9.052  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 9.166  ; 9.166  ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 9.751  ; 9.751  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 9.153  ; 9.153  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 9.247  ; 9.247  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 9.264  ; 9.264  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 9.372  ; 9.372  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 9.177  ; 9.177  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 9.485  ; 9.485  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 9.751  ; 9.751  ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 10.615 ; 10.615 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 9.950  ; 9.950  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 9.392  ; 9.392  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 10.607 ; 10.607 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 10.615 ; 10.615 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 9.197  ; 9.197  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 9.041  ; 9.041  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 9.368  ; 9.368  ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 10.284 ; 10.284 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 9.994  ; 9.994  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 9.115  ; 9.115  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 10.221 ; 10.221 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 9.985  ; 9.985  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 10.284 ; 10.284 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 8.926  ; 8.926  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 10.266 ; 10.266 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 8.481  ; 8.481  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.919  ; 7.919  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 8.038  ; 8.038  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.917  ; 7.917  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 8.053  ; 8.053  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 8.035  ; 8.035  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 8.145  ; 8.145  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 8.481  ; 8.481  ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 9.462  ; 9.462  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 9.364  ; 9.364  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 9.367  ; 9.367  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 9.375  ; 9.375  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 9.457  ; 9.457  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 9.462  ; 9.462  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 9.208  ; 9.208  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 9.355  ; 9.355  ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 9.080  ; 9.080  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 9.080  ; 9.080  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 8.944  ; 8.944  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 8.896  ; 8.896  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 8.933  ; 8.933  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 8.805  ; 8.805  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 8.816  ; 8.816  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 8.888  ; 8.888  ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 10.385 ; 10.385 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 8.663  ; 8.663  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 8.439  ; 8.439  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 8.448  ; 8.448  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 10.215 ; 10.215 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 10.036 ; 10.036 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 9.526  ; 9.526  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 10.385 ; 10.385 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 9.109  ; 9.109  ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 8.066  ; 8.066  ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.679  ; 7.679  ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.459  ; 7.459  ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 8.995  ; 8.995  ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.037  ; 7.037  ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.215  ; 7.215  ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.268  ; 7.268  ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 7.640  ; 7.640  ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 8.013  ; 8.013  ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 6.942  ; 6.942  ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.603  ; 7.603  ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.861  ; 7.861  ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.407  ; 7.407  ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 6.890  ; 6.890  ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 6.873  ; 6.873  ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 6.926  ; 6.926  ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.336  ; 7.336  ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 7.242  ; 7.242  ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.171  ; 7.171  ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 6.645  ; 6.645  ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.326  ; 7.326  ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.725  ; 8.725  ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 7.694  ; 7.694  ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 7.766  ; 7.766  ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.947  ; 7.947  ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 9.109  ; 9.109  ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 8.101  ; 8.101  ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 8.651  ; 8.651  ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 8.471  ; 8.471  ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 8.313  ; 8.313  ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 8.712  ; 8.712  ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 8.057  ; 8.057  ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 6.668 ; 6.668 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.511 ; 6.511 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 6.757 ; 6.757 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 6.551 ; 6.551 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 6.856 ; 6.856 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 7.121 ; 7.121 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 7.823 ; 7.823 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 7.258 ; 7.258 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 8.475 ; 8.475 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 7.066 ; 7.066 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 7.239 ; 7.239 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 7.238 ; 7.238 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 7.465 ; 7.465 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 7.229 ; 7.229 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 7.528 ; 7.528 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.467 ; 5.467 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.493 ; 5.493 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 5.474 ; 5.474 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 6.369 ; 6.369 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 6.377 ; 6.377 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 6.452 ; 6.452 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 6.352 ; 6.352 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 6.489 ; 6.489 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 6.352 ; 6.352 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 6.300 ; 6.300 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 6.224 ; 6.224 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 6.287 ; 6.287 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 6.215 ; 6.215 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.999 ; 5.999 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.588 ; 7.588 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 7.078 ; 7.078 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 7.936 ; 7.936 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 6.491 ; 6.491 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 6.171 ; 6.171 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 6.121 ; 6.121 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 7.475 ; 7.475 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 5.642 ; 5.642 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 6.183 ; 6.183 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 6.023 ; 6.023 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 5.413 ; 5.413 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 6.269 ; 6.269 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 5.803 ; 5.803 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 5.656 ; 5.656 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 6.202 ; 6.202 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 5.451 ; 5.451 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.833 ; 5.833 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 7.028 ; 7.028 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 6.100 ; 6.100 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 6.804 ; 6.804 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297 ; 6.297 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 8.248 ; 8.248 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 8.406 ; 8.406 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.533 ; 8.533 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 8.389 ; 8.389 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 8.399 ; 8.399 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.249 ; 8.249 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.248 ; 8.248 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.363 ; 8.363 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 7.896 ; 7.896 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 7.896 ; 7.896 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.000 ; 8.000 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.010 ; 8.010 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.116 ; 8.116 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 7.930 ; 7.930 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 8.235 ; 8.235 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 8.500 ; 8.500 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 8.009 ; 8.009 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.935 ; 8.935 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 9.584 ; 9.584 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 9.593 ; 9.593 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.166 ; 8.166 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.009 ; 8.009 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 8.354 ; 8.354 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 8.405 ; 8.405 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 9.458 ; 9.458 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.586 ; 8.586 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 9.687 ; 9.687 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 9.454 ; 9.454 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 9.754 ; 9.754 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 8.405 ; 8.405 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 9.744 ; 9.744 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.340 ; 7.340 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.340 ; 7.340 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.342 ; 7.342 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.479 ; 7.479 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 7.456 ; 7.456 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 7.565 ; 7.565 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 7.905 ; 7.905 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 8.319 ; 8.319 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 8.478 ; 8.478 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 8.483 ; 8.483 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 8.491 ; 8.491 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 8.570 ; 8.570 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 8.566 ; 8.566 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 8.319 ; 8.319 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 8.466 ; 8.466 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 7.712 ; 7.712 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 7.987 ; 7.987 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 7.850 ; 7.850 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 7.792 ; 7.792 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 7.840 ; 7.840 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 7.712 ; 7.712 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 7.719 ; 7.719 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 7.787 ; 7.787 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.533 ; 7.533 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.309 ; 7.309 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 9.070 ; 9.070 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 8.888 ; 8.888 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.391 ; 8.391 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 9.248 ; 9.248 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.645 ; 6.645 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 8.066 ; 8.066 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.679 ; 7.679 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.459 ; 7.459 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 8.995 ; 8.995 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.037 ; 7.037 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.268 ; 7.268 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 7.640 ; 7.640 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 8.013 ; 8.013 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.603 ; 7.603 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.861 ; 7.861 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.407 ; 7.407 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 6.890 ; 6.890 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 6.926 ; 6.926 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.336 ; 7.336 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 7.242 ; 7.242 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 6.645 ; 6.645 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.326 ; 7.326 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.725 ; 8.725 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 7.694 ; 7.694 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 7.766 ; 7.766 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.947 ; 7.947 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 9.109 ; 9.109 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 8.101 ; 8.101 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 8.651 ; 8.651 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 8.471 ; 8.471 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 8.313 ; 8.313 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 8.712 ; 8.712 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 8.057 ; 8.057 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 9.919  ; 9.919  ; 9.919  ; 9.919  ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 10.046 ; 10.046 ; 10.046 ; 10.046 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 9.915  ; 9.915  ; 9.915  ; 9.915  ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 9.762  ; 9.762  ; 9.762  ; 9.762  ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 9.878  ; 9.878  ; 9.878  ; 9.878  ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 8.934  ; 8.934  ; 8.934  ; 8.934  ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 9.049  ; 9.049  ; 9.049  ; 9.049  ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 9.254  ; 9.254  ; 9.254  ; 9.254  ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 9.525  ; 9.525  ; 9.525  ; 9.525  ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 10.179 ; 10.179 ; 10.179 ; 10.179 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 9.615  ; 9.615  ; 9.615  ; 9.615  ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 9.418  ; 9.418  ; 9.418  ; 9.418  ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 9.253  ; 9.253  ; 9.253  ; 9.253  ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 9.598  ; 9.598  ; 9.598  ; 9.598  ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 9.993  ; 9.993  ; 9.993  ; 9.993  ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 9.757  ; 9.757  ; 9.757  ; 9.757  ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 10.056 ; 10.056 ; 10.056 ; 10.056 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 8.698  ; 8.698  ; 8.698  ; 8.698  ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 10.038 ; 10.038 ; 10.038 ; 10.038 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 8.037  ; 8.037  ; 8.037  ; 8.037  ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 8.154  ; 8.154  ; 8.154  ; 8.154  ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 8.608  ; 8.608  ; 8.608  ; 8.608  ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 9.160  ; 9.160  ; 9.160  ; 9.160  ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 9.547  ; 9.547  ; 9.547  ; 9.547  ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 9.363  ; 9.363  ; 9.363  ; 9.363  ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 9.400  ; 9.400  ; 9.400  ; 9.400  ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 8.628  ; 8.628  ; 8.628  ; 8.628  ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 10.405 ; 10.405 ; 10.405 ; 10.405 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 9.715  ; 9.715  ; 9.715  ; 9.715  ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 10.573 ; 10.573 ; 10.573 ; 10.573 ;
; debug[0]   ; data[0]                ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; debug[0]   ; data[1]                ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; debug[0]   ; data[2]                ; 8.190  ; 8.190  ; 8.190  ; 8.190  ;
; debug[0]   ; data[3]                ; 8.495  ; 8.495  ; 8.495  ; 8.495  ;
; debug[0]   ; data[4]                ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; debug[0]   ; data[5]                ; 7.641  ; 7.641  ; 7.641  ; 7.641  ;
; debug[0]   ; data[6]                ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; debug[0]   ; data[7]                ; 7.409  ; 7.409  ; 7.409  ; 7.409  ;
; debug[0]   ; data[8]                ; 7.518  ; 7.518  ; 7.518  ; 7.518  ;
; debug[0]   ; data[9]                ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; debug[0]   ; data[10]               ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[11]               ; 7.368  ; 7.368  ; 7.368  ; 7.368  ;
; debug[0]   ; data[12]               ; 7.363  ; 7.363  ; 7.363  ; 7.363  ;
; debug[0]   ; data[13]               ; 7.545  ; 7.545  ; 7.545  ; 7.545  ;
; debug[0]   ; data[14]               ; 7.316  ; 7.316  ; 7.316  ; 7.316  ;
; debug[0]   ; data[15]               ; 7.632  ; 7.632  ; 7.632  ; 7.632  ;
; debug[0]   ; data[16]               ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; debug[0]   ; data[17]               ; 6.949  ; 6.949  ; 6.949  ; 6.949  ;
; debug[0]   ; data[18]               ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; debug[0]   ; data[19]               ; 6.753  ; 6.753  ; 6.753  ; 6.753  ;
; debug[0]   ; data[20]               ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; debug[0]   ; data[21]               ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; debug[0]   ; data[22]               ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[0]   ; data[23]               ; 7.468  ; 7.468  ; 7.468  ; 7.468  ;
; debug[0]   ; data[24]               ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[25]               ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
; debug[0]   ; data[26]               ; 8.658  ; 8.658  ; 8.658  ; 8.658  ;
; debug[0]   ; data[27]               ; 8.535  ; 8.535  ; 8.535  ; 8.535  ;
; debug[0]   ; data[28]               ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; debug[0]   ; data[29]               ; 8.310  ; 8.310  ; 8.310  ; 8.310  ;
; debug[0]   ; data[30]               ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; debug[0]   ; data[31]               ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 10.266 ; 10.266 ; 10.266 ; 10.266 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 10.393 ; 10.393 ; 10.393 ; 10.393 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 10.249 ; 10.249 ; 10.249 ; 10.249 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 10.111 ; 10.111 ; 10.111 ; 10.111 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 9.152  ; 9.152  ; 9.152  ; 9.152  ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 9.246  ; 9.246  ; 9.246  ; 9.246  ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 9.263  ; 9.263  ; 9.263  ; 9.263  ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 9.371  ; 9.371  ; 9.371  ; 9.371  ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 9.176  ; 9.176  ; 9.176  ; 9.176  ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 9.484  ; 9.484  ; 9.484  ; 9.484  ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 9.750  ; 9.750  ; 9.750  ; 9.750  ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 9.693  ; 9.693  ; 9.693  ; 9.693  ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 10.906 ; 10.906 ; 10.906 ; 10.906 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 10.912 ; 10.912 ; 10.912 ; 10.912 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 9.496  ; 9.496  ; 9.496  ; 9.496  ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 10.015 ; 10.015 ; 10.015 ; 10.015 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 9.136  ; 9.136  ; 9.136  ; 9.136  ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 10.242 ; 10.242 ; 10.242 ; 10.242 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 10.305 ; 10.305 ; 10.305 ; 10.305 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 8.947  ; 8.947  ; 8.947  ; 8.947  ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 10.287 ; 10.287 ; 10.287 ; 10.287 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 8.024  ; 8.024  ; 8.024  ; 8.024  ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 8.026  ; 8.026  ; 8.026  ; 8.026  ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 8.163  ; 8.163  ; 8.163  ; 8.163  ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 8.140  ; 8.140  ; 8.140  ; 8.140  ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 9.346  ; 9.346  ; 9.346  ; 9.346  ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 9.444  ; 9.444  ; 9.444  ; 9.444  ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 9.337  ; 9.337  ; 9.337  ; 9.337  ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 9.199  ; 9.199  ; 9.199  ; 9.199  ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 9.063  ; 9.063  ; 9.063  ; 9.063  ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 9.015  ; 9.015  ; 9.015  ; 9.015  ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 8.924  ; 8.924  ; 8.924  ; 8.924  ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 9.007  ; 9.007  ; 9.007  ; 9.007  ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 8.555  ; 8.555  ; 8.555  ; 8.555  ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 10.332 ; 10.332 ; 10.332 ; 10.332 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 10.150 ; 10.150 ; 10.150 ; 10.150 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 10.500 ; 10.500 ; 10.500 ; 10.500 ;
; debug[1]   ; data[0]                ; 8.150  ; 8.150  ; 8.150  ; 8.150  ;
; debug[1]   ; data[1]                ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; debug[1]   ; data[2]                ; 8.565  ; 8.565  ; 8.565  ; 8.565  ;
; debug[1]   ; data[3]                ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[4]                ; 6.995  ; 6.995  ; 6.995  ; 6.995  ;
; debug[1]   ; data[5]                ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; debug[1]   ; data[6]                ; 6.894  ; 6.894  ; 6.894  ; 6.894  ;
; debug[1]   ; data[7]                ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; debug[1]   ; data[8]                ; 7.325  ; 7.325  ; 7.325  ; 7.325  ;
; debug[1]   ; data[9]                ; 7.353  ; 7.353  ; 7.353  ; 7.353  ;
; debug[1]   ; data[10]               ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; debug[1]   ; data[11]               ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; debug[1]   ; data[12]               ; 7.517  ; 7.517  ; 7.517  ; 7.517  ;
; debug[1]   ; data[13]               ; 7.675  ; 7.675  ; 7.675  ; 7.675  ;
; debug[1]   ; data[14]               ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; debug[1]   ; data[15]               ; 7.663  ; 7.663  ; 7.663  ; 7.663  ;
; debug[1]   ; data[16]               ; 7.357  ; 7.357  ; 7.357  ; 7.357  ;
; debug[1]   ; data[17]               ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; debug[1]   ; data[18]               ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; debug[1]   ; data[19]               ; 7.046  ; 7.046  ; 7.046  ; 7.046  ;
; debug[1]   ; data[20]               ; 7.445  ; 7.445  ; 7.445  ; 7.445  ;
; debug[1]   ; data[21]               ; 8.546  ; 8.546  ; 8.546  ; 8.546  ;
; debug[1]   ; data[22]               ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; debug[1]   ; data[23]               ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; debug[1]   ; data[24]               ; 8.285  ; 8.285  ; 8.285  ; 8.285  ;
; debug[1]   ; data[25]               ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[26]               ; 8.646  ; 8.646  ; 8.646  ; 8.646  ;
; debug[1]   ; data[27]               ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[1]   ; data[28]               ; 9.557  ; 9.557  ; 9.557  ; 9.557  ;
; debug[1]   ; data[29]               ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; debug[1]   ; data[30]               ; 9.771  ; 9.771  ; 9.771  ; 9.771  ;
; debug[1]   ; data[31]               ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 7.931  ; 7.931  ; 7.931  ; 7.931  ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.685  ; 7.685  ; 7.685  ; 7.685  ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 7.708  ; 7.708  ; 7.708  ; 7.708  ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.824  ; 7.824  ; 7.824  ; 7.824  ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 8.585  ; 8.585  ; 8.585  ; 8.585  ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 7.828  ; 7.828  ; 7.828  ; 7.828  ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 7.671  ; 7.671  ; 7.671  ; 7.671  ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 8.181  ; 8.181  ; 8.181  ; 8.181  ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.987  ; 7.987  ; 7.987  ; 7.987  ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.149  ; 7.149  ; 7.149  ; 7.149  ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.151  ; 7.151  ; 7.151  ; 7.151  ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.288  ; 7.288  ; 7.288  ; 7.288  ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 7.265  ; 7.265  ; 7.265  ; 7.265  ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 8.844  ; 8.844  ; 8.844  ; 8.844  ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.149  ; 8.149  ; 8.149  ; 8.149  ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 8.012  ; 8.012  ; 8.012  ; 8.012  ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 7.218  ; 7.218  ; 7.218  ; 7.218  ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 6.994  ; 6.994  ; 6.994  ; 6.994  ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 6.984  ; 6.984  ; 6.984  ; 6.984  ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; debug[0]   ; data[0]                ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; debug[0]   ; data[1]                ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; debug[0]   ; data[2]                ; 8.190  ; 8.190  ; 8.190  ; 8.190  ;
; debug[0]   ; data[3]                ; 8.209  ; 8.209  ; 8.209  ; 8.209  ;
; debug[0]   ; data[4]                ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; debug[0]   ; data[5]                ; 7.024  ; 7.024  ; 7.024  ; 7.024  ;
; debug[0]   ; data[6]                ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; debug[0]   ; data[7]                ; 7.250  ; 7.250  ; 7.250  ; 7.250  ;
; debug[0]   ; data[8]                ; 7.518  ; 7.518  ; 7.518  ; 7.518  ;
; debug[0]   ; data[9]                ; 6.627  ; 6.627  ; 6.627  ; 6.627  ;
; debug[0]   ; data[10]               ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[11]               ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; debug[0]   ; data[12]               ; 7.363  ; 7.363  ; 7.363  ; 7.363  ;
; debug[0]   ; data[13]               ; 6.609  ; 6.609  ; 6.609  ; 6.609  ;
; debug[0]   ; data[14]               ; 7.316  ; 7.316  ; 7.316  ; 7.316  ;
; debug[0]   ; data[15]               ; 6.565  ; 6.565  ; 6.565  ; 6.565  ;
; debug[0]   ; data[16]               ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; debug[0]   ; data[17]               ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; debug[0]   ; data[18]               ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; debug[0]   ; data[19]               ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; debug[0]   ; data[20]               ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; debug[0]   ; data[21]               ; 8.209  ; 8.209  ; 8.209  ; 8.209  ;
; debug[0]   ; data[22]               ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[0]   ; data[23]               ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; debug[0]   ; data[24]               ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[25]               ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[0]   ; data[26]               ; 8.658  ; 8.658  ; 8.658  ; 8.658  ;
; debug[0]   ; data[27]               ; 8.128  ; 8.128  ; 8.128  ; 8.128  ;
; debug[0]   ; data[28]               ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; debug[0]   ; data[29]               ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; debug[0]   ; data[30]               ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; debug[0]   ; data[31]               ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 8.217  ; 8.217  ; 8.217  ; 8.217  ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 8.335  ; 8.335  ; 8.335  ; 8.335  ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.531  ; 7.531  ; 7.531  ; 7.531  ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 7.645  ; 7.645  ; 7.645  ; 7.645  ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 8.966  ; 8.966  ; 8.966  ; 8.966  ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 10.179 ; 10.179 ; 10.179 ; 10.179 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 10.185 ; 10.185 ; 10.185 ; 10.185 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 8.769  ; 8.769  ; 8.769  ; 8.769  ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 8.604  ; 8.604  ; 8.604  ; 8.604  ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 9.303  ; 9.303  ; 9.303  ; 9.303  ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 8.233  ; 8.233  ; 8.233  ; 8.233  ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 6.803  ; 6.803  ; 6.803  ; 6.803  ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 6.924  ; 6.924  ; 6.924  ; 6.924  ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 6.809  ; 6.809  ; 6.809  ; 6.809  ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 6.931  ; 6.931  ; 6.931  ; 6.931  ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.039  ; 7.039  ; 7.039  ; 7.039  ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.377  ; 7.377  ; 7.377  ; 7.377  ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.156  ; 8.156  ; 8.156  ; 8.156  ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 8.166  ; 8.166  ; 8.166  ; 8.166  ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.250  ; 8.250  ; 8.250  ; 8.250  ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 8.250  ; 8.250  ; 8.250  ; 8.250  ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 7.604  ; 7.604  ; 7.604  ; 7.604  ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 7.409  ; 7.409  ; 7.409  ; 7.409  ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 7.457  ; 7.457  ; 7.457  ; 7.457  ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 7.329  ; 7.329  ; 7.329  ; 7.329  ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 7.404  ; 7.404  ; 7.404  ; 7.404  ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.161  ; 9.161  ; 9.161  ; 9.161  ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; debug[1]   ; data[0]                ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; debug[1]   ; data[1]                ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; debug[1]   ; data[2]                ; 7.094  ; 7.094  ; 7.094  ; 7.094  ;
; debug[1]   ; data[3]                ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[4]                ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; debug[1]   ; data[5]                ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; debug[1]   ; data[6]                ; 6.614  ; 6.614  ; 6.614  ; 6.614  ;
; debug[1]   ; data[7]                ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; debug[1]   ; data[8]                ; 7.288  ; 7.288  ; 7.288  ; 7.288  ;
; debug[1]   ; data[9]                ; 7.353  ; 7.353  ; 7.353  ; 7.353  ;
; debug[1]   ; data[10]               ; 7.222  ; 7.222  ; 7.222  ; 7.222  ;
; debug[1]   ; data[11]               ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; debug[1]   ; data[12]               ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; debug[1]   ; data[13]               ; 7.675  ; 7.675  ; 7.675  ; 7.675  ;
; debug[1]   ; data[14]               ; 6.667  ; 6.667  ; 6.667  ; 6.667  ;
; debug[1]   ; data[15]               ; 7.663  ; 7.663  ; 7.663  ; 7.663  ;
; debug[1]   ; data[16]               ; 6.811  ; 6.811  ; 6.811  ; 6.811  ;
; debug[1]   ; data[17]               ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; debug[1]   ; data[18]               ; 6.713  ; 6.713  ; 6.713  ; 6.713  ;
; debug[1]   ; data[19]               ; 7.046  ; 7.046  ; 7.046  ; 7.046  ;
; debug[1]   ; data[20]               ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; debug[1]   ; data[21]               ; 8.546  ; 8.546  ; 8.546  ; 8.546  ;
; debug[1]   ; data[22]               ; 7.311  ; 7.311  ; 7.311  ; 7.311  ;
; debug[1]   ; data[23]               ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; debug[1]   ; data[24]               ; 7.896  ; 7.896  ; 7.896  ; 7.896  ;
; debug[1]   ; data[25]               ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[26]               ; 7.747  ; 7.747  ; 7.747  ; 7.747  ;
; debug[1]   ; data[27]               ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[1]   ; data[28]               ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; debug[1]   ; data[29]               ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; debug[1]   ; data[30]               ; 8.220  ; 8.220  ; 8.220  ; 8.220  ;
; debug[1]   ; data[31]               ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
+------------+------------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.407   ; 0.190 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.407   ; 0.190 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.273    ; 0.856 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2065.507 ; 0.0   ; 0.0      ; 0.0     ; -1082.702           ;
;  clk             ; -1842.449 ; 0.000 ; N/A      ; N/A     ; -737.322            ;
;  clk_rom         ; -223.058  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.606 ; 5.606 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 26.836 ; 26.836 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 26.546 ; 26.546 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 26.836 ; 26.836 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.529 ; 26.529 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 26.541 ; 26.541 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 26.223 ; 26.223 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 26.222 ; 26.222 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 26.498 ; 26.498 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 25.191 ; 25.191 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 23.913 ; 23.913 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 24.119 ; 24.119 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 24.147 ; 24.147 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 24.384 ; 24.384 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 23.903 ; 23.903 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 24.605 ; 24.605 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 25.191 ; 25.191 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 28.265 ; 28.265 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 26.659 ; 26.659 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 25.488 ; 25.488 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 28.265 ; 28.265 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 28.074 ; 28.074 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 25.100 ; 25.100 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 24.844 ; 24.844 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 25.505 ; 25.505 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 25.698 ; 25.698 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 25.421 ; 25.421 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 23.288 ; 23.288 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 25.396 ; 25.396 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 25.420 ; 25.420 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 25.647 ; 25.647 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 22.896 ; 22.896 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 25.698 ; 25.698 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 24.073 ; 24.073 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.871 ; 22.871 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 23.112 ; 23.112 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 22.870 ; 22.870 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 23.139 ; 23.139 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 23.080 ; 23.080 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 23.353 ; 23.353 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 24.073 ; 24.073 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 24.849 ; 24.849 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 24.607 ; 24.607 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 24.583 ; 24.583 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 24.585 ; 24.585 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 24.849 ; 24.849 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 24.842 ; 24.842 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 24.288 ; 24.288 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 24.571 ; 24.571 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 25.131 ; 25.131 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 25.131 ; 25.131 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 24.832 ; 24.832 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 24.706 ; 24.706 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 24.822 ; 24.822 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 24.501 ; 24.501 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 24.541 ; 24.541 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 24.698 ; 24.698 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.958 ; 26.958 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 23.177 ; 23.177 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 22.696 ; 22.696 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 22.702 ; 22.702 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 26.410 ; 26.410 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 25.983 ; 25.983 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 24.865 ; 24.865 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 26.958 ; 26.958 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 25.464 ; 25.464 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 22.529 ; 22.529 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 20.184 ; 20.184 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 22.673 ; 22.673 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 23.360 ; 23.360 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 21.388 ; 21.388 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.029 ; 20.029 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 21.230 ; 21.230 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 20.391 ; 20.391 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 20.975 ; 20.975 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 18.851 ; 18.851 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 21.926 ; 21.926 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 20.097 ; 20.097 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 20.733 ; 20.733 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 19.870 ; 19.870 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 20.691 ; 20.691 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 20.176 ; 20.176 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 19.239 ; 19.239 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 19.291 ; 19.291 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 19.806 ; 19.806 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 18.965 ; 18.965 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 21.177 ; 21.177 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.149 ; 22.149 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 22.887 ; 22.887 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 19.514 ; 19.514 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 22.226 ; 22.226 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 23.570 ; 23.570 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 23.067 ; 23.067 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 23.261 ; 23.261 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 24.448 ; 24.448 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 21.648 ; 21.648 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 25.464 ; 25.464 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 22.501 ; 22.501 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 11.037 ; 11.037 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 16.934 ; 16.934 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 17.224 ; 17.224 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 16.917 ; 16.917 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 16.929 ; 16.929 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 16.611 ; 16.611 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.610 ; 16.610 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 16.886 ; 16.886 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 18.062 ; 18.062 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 16.767 ; 16.767 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 16.984 ; 16.984 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 17.001 ; 17.001 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 17.239 ; 17.239 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.793 ; 16.793 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 17.478 ; 17.478 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 18.062 ; 18.062 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 20.117 ; 20.117 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 18.507 ; 18.507 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 17.346 ; 17.346 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 20.117 ; 20.117 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 19.935 ; 19.935 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.961 ; 16.961 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.709 ; 16.709 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 17.341 ; 17.341 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 19.331 ; 19.331 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 19.056 ; 19.056 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 16.917 ; 16.917 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 19.026 ; 19.026 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 19.048 ; 19.048 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 19.250 ; 19.250 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 16.527 ; 16.527 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 19.331 ; 19.331 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 15.445 ; 15.445 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.244 ; 14.244 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 14.486 ; 14.486 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.243 ; 14.243 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 14.511 ; 14.511 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 14.482 ; 14.482 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 14.727 ; 14.727 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 15.445 ; 15.445 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 17.649 ; 17.649 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 17.409 ; 17.409 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 17.415 ; 17.415 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 17.397 ; 17.397 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 17.649 ; 17.649 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 17.646 ; 17.646 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 17.091 ; 17.091 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 17.373 ; 17.373 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 17.031 ; 17.031 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 17.031 ; 17.031 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 16.732 ; 16.732 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 16.606 ; 16.606 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 16.722 ; 16.722 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 16.401 ; 16.401 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 16.441 ; 16.441 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 16.598 ; 16.598 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 19.680 ; 19.680 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 15.899 ; 15.899 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.416 ; 15.416 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.424 ; 15.424 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 19.132 ; 19.132 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.705 ; 18.705 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 17.587 ; 17.587 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 19.680 ; 19.680 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 16.769 ; 16.769 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 14.338 ; 14.338 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.327 ; 13.327 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 16.391 ; 16.391 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 12.299 ; 12.299 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.824 ; 12.824 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 12.888 ; 12.888 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 13.565 ; 13.565 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 14.375 ; 14.375 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 12.220 ; 12.220 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 13.652 ; 13.652 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 14.059 ; 14.059 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 13.266 ; 13.266 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 12.107 ; 12.107 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 12.036 ; 12.036 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 12.126 ; 12.126 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 13.285 ; 13.285 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 13.043 ; 13.043 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 12.942 ; 12.942 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 13.077 ; 13.077 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 15.816 ; 15.816 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 13.563 ; 13.563 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 13.959 ; 13.959 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.474 ; 14.474 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 16.769 ; 16.769 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 14.486 ; 14.486 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 15.829 ; 15.829 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 15.137 ; 15.137 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 14.978 ; 14.978 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 15.852 ; 15.852 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 14.459 ; 14.459 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 6.668 ; 6.668 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.511 ; 6.511 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.510 ; 6.510 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 6.532 ; 6.532 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 6.757 ; 6.757 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 6.551 ; 6.551 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 6.856 ; 6.856 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 7.121 ; 7.121 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 7.823 ; 7.823 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 7.258 ; 7.258 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 8.475 ; 8.475 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 7.066 ; 7.066 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 6.909 ; 6.909 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 7.239 ; 7.239 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 7.238 ; 7.238 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.359 ; 6.359 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 7.465 ; 7.465 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 7.229 ; 7.229 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 7.528 ; 7.528 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.467 ; 5.467 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.493 ; 5.493 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 5.474 ; 5.474 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 5.582 ; 5.582 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 6.364 ; 6.364 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 6.369 ; 6.369 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 6.377 ; 6.377 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 6.456 ; 6.456 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 6.452 ; 6.452 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 6.205 ; 6.205 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 6.352 ; 6.352 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 6.489 ; 6.489 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 6.352 ; 6.352 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 6.300 ; 6.300 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 6.224 ; 6.224 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 6.287 ; 6.287 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 6.215 ; 6.215 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.991 ; 5.991 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.999 ; 5.999 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 7.767 ; 7.767 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.588 ; 7.588 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 7.078 ; 7.078 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 7.936 ; 7.936 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 6.491 ; 6.491 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 6.171 ; 6.171 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 6.121 ; 6.121 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 7.475 ; 7.475 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 5.642 ; 5.642 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 5.799 ; 5.799 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 5.157 ; 5.157 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 6.183 ; 6.183 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 6.023 ; 6.023 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 5.413 ; 5.413 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 6.269 ; 6.269 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 5.803 ; 5.803 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 5.656 ; 5.656 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 6.475 ; 6.475 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 6.202 ; 6.202 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 5.451 ; 5.451 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.833 ; 5.833 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 7.028 ; 7.028 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 6.100 ; 6.100 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 6.960 ; 6.960 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 6.622 ; 6.622 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 6.575 ; 6.575 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 6.804 ; 6.804 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 6.519 ; 6.519 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 6.297 ; 6.297 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 8.248 ; 8.248 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 8.406 ; 8.406 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.533 ; 8.533 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 8.389 ; 8.389 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 8.399 ; 8.399 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.249 ; 8.249 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.248 ; 8.248 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.363 ; 8.363 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 7.896 ; 7.896 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 7.896 ; 7.896 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.000 ; 8.000 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.010 ; 8.010 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.116 ; 8.116 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 7.930 ; 7.930 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 8.235 ; 8.235 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 8.500 ; 8.500 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 8.009 ; 8.009 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.935 ; 8.935 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 9.584 ; 9.584 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 9.593 ; 9.593 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.166 ; 8.166 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.009 ; 8.009 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 8.354 ; 8.354 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 8.405 ; 8.405 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 9.458 ; 9.458 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.586 ; 8.586 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 9.687 ; 9.687 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 9.454 ; 9.454 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 9.754 ; 9.754 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 8.405 ; 8.405 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 9.744 ; 9.744 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.340 ; 7.340 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.340 ; 7.340 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.342 ; 7.342 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.479 ; 7.479 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 7.456 ; 7.456 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 7.565 ; 7.565 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 7.905 ; 7.905 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 8.319 ; 8.319 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 8.478 ; 8.478 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 8.483 ; 8.483 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 8.491 ; 8.491 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 8.570 ; 8.570 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 8.566 ; 8.566 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 8.319 ; 8.319 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 8.466 ; 8.466 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 7.712 ; 7.712 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 7.987 ; 7.987 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 7.850 ; 7.850 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 7.792 ; 7.792 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 7.840 ; 7.840 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 7.712 ; 7.712 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 7.719 ; 7.719 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 7.787 ; 7.787 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.533 ; 7.533 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.309 ; 7.309 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.299 ; 7.299 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 9.070 ; 9.070 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 8.888 ; 8.888 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.391 ; 8.391 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 9.248 ; 9.248 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.645 ; 6.645 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 8.066 ; 8.066 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.679 ; 7.679 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.459 ; 7.459 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 8.995 ; 8.995 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 7.037 ; 7.037 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.215 ; 7.215 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 7.268 ; 7.268 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 7.640 ; 7.640 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 8.013 ; 8.013 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.603 ; 7.603 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 7.861 ; 7.861 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 7.407 ; 7.407 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 6.890 ; 6.890 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 6.926 ; 6.926 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 7.336 ; 7.336 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 7.242 ; 7.242 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 6.645 ; 6.645 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 7.326 ; 7.326 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.725 ; 8.725 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 7.694 ; 7.694 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 7.766 ; 7.766 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.947 ; 7.947 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 9.109 ; 9.109 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 8.101 ; 8.101 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 8.651 ; 8.651 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 8.471 ; 8.471 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 8.313 ; 8.313 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 8.712 ; 8.712 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 8.057 ; 8.057 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Progagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 19.018 ; 19.018 ; 19.018 ; 19.018 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 19.308 ; 19.308 ; 19.308 ; 19.308 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 19.013 ; 19.013 ; 19.013 ; 19.013 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 18.695 ; 18.695 ; 18.695 ; 18.695 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 18.694 ; 18.694 ; 18.694 ; 18.694 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 18.970 ; 18.970 ; 18.970 ; 18.970 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 16.899 ; 16.899 ; 16.899 ; 16.899 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 17.133 ; 17.133 ; 17.133 ; 17.133 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 17.370 ; 17.370 ; 17.370 ; 17.370 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 16.889 ; 16.889 ; 16.889 ; 16.889 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 17.591 ; 17.591 ; 17.591 ; 17.591 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 18.177 ; 18.177 ; 18.177 ; 18.177 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 19.481 ; 19.481 ; 19.481 ; 19.481 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 18.310 ; 18.310 ; 18.310 ; 18.310 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 21.087 ; 21.087 ; 21.087 ; 21.087 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 20.896 ; 20.896 ; 20.896 ; 20.896 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 17.922 ; 17.922 ; 17.922 ; 17.922 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 17.666 ; 17.666 ; 17.666 ; 17.666 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 18.327 ; 18.327 ; 18.327 ; 18.327 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 19.088 ; 19.088 ; 19.088 ; 19.088 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 16.949 ; 16.949 ; 16.949 ; 16.949 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 19.058 ; 19.058 ; 19.058 ; 19.058 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 19.080 ; 19.080 ; 19.080 ; 19.080 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 19.282 ; 19.282 ; 19.282 ; 19.282 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 16.559 ; 16.559 ; 16.559 ; 16.559 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 19.363 ; 19.363 ; 19.363 ; 19.363 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.201 ; 15.201 ; 15.201 ; 15.201 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 15.200 ; 15.200 ; 15.200 ; 15.200 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 15.410 ; 15.410 ; 15.410 ; 15.410 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 15.683 ; 15.683 ; 15.683 ; 15.683 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 17.449 ; 17.449 ; 17.449 ; 17.449 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 17.701 ; 17.701 ; 17.701 ; 17.701 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 17.694 ; 17.694 ; 17.694 ; 17.694 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 17.140 ; 17.140 ; 17.140 ; 17.140 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 17.423 ; 17.423 ; 17.423 ; 17.423 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 18.617 ; 18.617 ; 18.617 ; 18.617 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 18.318 ; 18.318 ; 18.318 ; 18.318 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 18.192 ; 18.192 ; 18.192 ; 18.192 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 18.308 ; 18.308 ; 18.308 ; 18.308 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 17.987 ; 17.987 ; 17.987 ; 17.987 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 18.027 ; 18.027 ; 18.027 ; 18.027 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 18.184 ; 18.184 ; 18.184 ; 18.184 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 16.976 ; 16.976 ; 16.976 ; 16.976 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 16.495 ; 16.495 ; 16.495 ; 16.495 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 16.501 ; 16.501 ; 16.501 ; 16.501 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 20.209 ; 20.209 ; 20.209 ; 20.209 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.782 ; 19.782 ; 19.782 ; 19.782 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 18.664 ; 18.664 ; 18.664 ; 18.664 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 20.757 ; 20.757 ; 20.757 ; 20.757 ;
; debug[0]   ; data[0]                ; 15.515 ; 15.515 ; 15.515 ; 15.515 ;
; debug[0]   ; data[1]                ; 14.114 ; 14.114 ; 14.114 ; 14.114 ;
; debug[0]   ; data[2]                ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; debug[0]   ; data[3]                ; 15.941 ; 15.941 ; 15.941 ; 15.941 ;
; debug[0]   ; data[4]                ; 13.718 ; 13.718 ; 13.718 ; 13.718 ;
; debug[0]   ; data[5]                ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; debug[0]   ; data[6]                ; 13.666 ; 13.666 ; 13.666 ; 13.666 ;
; debug[0]   ; data[7]                ; 13.673 ; 13.673 ; 13.673 ; 13.673 ;
; debug[0]   ; data[8]                ; 13.980 ; 13.980 ; 13.980 ; 13.980 ;
; debug[0]   ; data[9]                ; 14.084 ; 14.084 ; 14.084 ; 14.084 ;
; debug[0]   ; data[10]               ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; debug[0]   ; data[11]               ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; debug[0]   ; data[12]               ; 13.657 ; 13.657 ; 13.657 ; 13.657 ;
; debug[0]   ; data[13]               ; 14.165 ; 14.165 ; 14.165 ; 14.165 ;
; debug[0]   ; data[14]               ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; debug[0]   ; data[15]               ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; debug[0]   ; data[16]               ; 13.317 ; 13.317 ; 13.317 ; 13.317 ;
; debug[0]   ; data[17]               ; 12.982 ; 12.982 ; 12.982 ; 12.982 ;
; debug[0]   ; data[18]               ; 12.645 ; 12.645 ; 12.645 ; 12.645 ;
; debug[0]   ; data[19]               ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; debug[0]   ; data[20]               ; 14.663 ; 14.663 ; 14.663 ; 14.663 ;
; debug[0]   ; data[21]               ; 15.507 ; 15.507 ; 15.507 ; 15.507 ;
; debug[0]   ; data[22]               ; 15.701 ; 15.701 ; 15.701 ; 15.701 ;
; debug[0]   ; data[23]               ; 13.840 ; 13.840 ; 13.840 ; 13.840 ;
; debug[0]   ; data[24]               ; 15.660 ; 15.660 ; 15.660 ; 15.660 ;
; debug[0]   ; data[25]               ; 16.803 ; 16.803 ; 16.803 ; 16.803 ;
; debug[0]   ; data[26]               ; 16.263 ; 16.263 ; 16.263 ; 16.263 ;
; debug[0]   ; data[27]               ; 16.113 ; 16.113 ; 16.113 ; 16.113 ;
; debug[0]   ; data[28]               ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; debug[0]   ; data[29]               ; 15.550 ; 15.550 ; 15.550 ; 15.550 ;
; debug[0]   ; data[30]               ; 17.936 ; 17.936 ; 17.936 ; 17.936 ;
; debug[0]   ; data[31]               ; 15.408 ; 15.408 ; 15.408 ; 15.408 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 19.722 ; 19.722 ; 19.722 ; 19.722 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 20.012 ; 20.012 ; 20.012 ; 20.012 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 19.705 ; 19.705 ; 19.705 ; 19.705 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 19.717 ; 19.717 ; 19.717 ; 19.717 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 19.399 ; 19.399 ; 19.399 ; 19.399 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 19.398 ; 19.398 ; 19.398 ; 19.398 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 19.674 ; 19.674 ; 19.674 ; 19.674 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 17.353 ; 17.353 ; 17.353 ; 17.353 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 17.570 ; 17.570 ; 17.570 ; 17.570 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 17.587 ; 17.587 ; 17.587 ; 17.587 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 17.825 ; 17.825 ; 17.825 ; 17.825 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 17.379 ; 17.379 ; 17.379 ; 17.379 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 18.064 ; 18.064 ; 18.064 ; 18.064 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 18.648 ; 18.648 ; 18.648 ; 18.648 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 19.697 ; 19.697 ; 19.697 ; 19.697 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 18.526 ; 18.526 ; 18.526 ; 18.526 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 21.303 ; 21.303 ; 21.303 ; 21.303 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 21.112 ; 21.112 ; 21.112 ; 21.112 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 18.138 ; 18.138 ; 18.138 ; 18.138 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 17.882 ; 17.882 ; 17.882 ; 17.882 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 18.543 ; 18.543 ; 18.543 ; 18.543 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 19.626 ; 19.626 ; 19.626 ; 19.626 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 17.487 ; 17.487 ; 17.487 ; 17.487 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 19.596 ; 19.596 ; 19.596 ; 19.596 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 19.618 ; 19.618 ; 19.618 ; 19.618 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 19.820 ; 19.820 ; 19.820 ; 19.820 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 17.097 ; 17.097 ; 17.097 ; 17.097 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 19.901 ; 19.901 ; 19.901 ; 19.901 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 15.087 ; 15.087 ; 15.087 ; 15.087 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 15.328 ; 15.328 ; 15.328 ; 15.328 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 15.086 ; 15.086 ; 15.086 ; 15.086 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 15.351 ; 15.351 ; 15.351 ; 15.351 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 15.320 ; 15.320 ; 15.320 ; 15.320 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 16.255 ; 16.255 ; 16.255 ; 16.255 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 17.962 ; 17.962 ; 17.962 ; 17.962 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 17.944 ; 17.944 ; 17.944 ; 17.944 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 18.196 ; 18.196 ; 18.196 ; 18.196 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 18.193 ; 18.193 ; 18.193 ; 18.193 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 17.920 ; 17.920 ; 17.920 ; 17.920 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 17.899 ; 17.899 ; 17.899 ; 17.899 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 17.600 ; 17.600 ; 17.600 ; 17.600 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 17.474 ; 17.474 ; 17.474 ; 17.474 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 17.590 ; 17.590 ; 17.590 ; 17.590 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 17.269 ; 17.269 ; 17.269 ; 17.269 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 17.309 ; 17.309 ; 17.309 ; 17.309 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 16.777 ; 16.777 ; 16.777 ; 16.777 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 16.296 ; 16.296 ; 16.296 ; 16.296 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 16.302 ; 16.302 ; 16.302 ; 16.302 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 20.010 ; 20.010 ; 20.010 ; 20.010 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 19.583 ; 19.583 ; 19.583 ; 19.583 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.465 ; 18.465 ; 18.465 ; 18.465 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 20.558 ; 20.558 ; 20.558 ; 20.558 ;
; debug[1]   ; data[0]                ; 15.172 ; 15.172 ; 15.172 ; 15.172 ;
; debug[1]   ; data[1]                ; 13.766 ; 13.766 ; 13.766 ; 13.766 ;
; debug[1]   ; data[2]                ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; debug[1]   ; data[3]                ; 16.977 ; 16.977 ; 16.977 ; 16.977 ;
; debug[1]   ; data[4]                ; 12.727 ; 12.727 ; 12.727 ; 12.727 ;
; debug[1]   ; data[5]                ; 14.715 ; 14.715 ; 14.715 ; 14.715 ;
; debug[1]   ; data[6]                ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; debug[1]   ; data[7]                ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; debug[1]   ; data[8]                ; 13.509 ; 13.509 ; 13.509 ; 13.509 ;
; debug[1]   ; data[9]                ; 13.613 ; 13.613 ; 13.613 ; 13.613 ;
; debug[1]   ; data[10]               ; 15.526 ; 15.526 ; 15.526 ; 15.526 ;
; debug[1]   ; data[11]               ; 14.016 ; 14.016 ; 14.016 ; 14.016 ;
; debug[1]   ; data[12]               ; 14.038 ; 14.038 ; 14.038 ; 14.038 ;
; debug[1]   ; data[13]               ; 14.407 ; 14.407 ; 14.407 ; 14.407 ;
; debug[1]   ; data[14]               ; 13.729 ; 13.729 ; 13.729 ; 13.729 ;
; debug[1]   ; data[15]               ; 14.253 ; 14.253 ; 14.253 ; 14.253 ;
; debug[1]   ; data[16]               ; 13.855 ; 13.855 ; 13.855 ; 13.855 ;
; debug[1]   ; data[17]               ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; debug[1]   ; data[18]               ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; debug[1]   ; data[19]               ; 13.164 ; 13.164 ; 13.164 ; 13.164 ;
; debug[1]   ; data[20]               ; 13.945 ; 13.945 ; 13.945 ; 13.945 ;
; debug[1]   ; data[21]               ; 15.925 ; 15.925 ; 15.925 ; 15.925 ;
; debug[1]   ; data[22]               ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
; debug[1]   ; data[23]               ; 14.011 ; 14.011 ; 14.011 ; 14.011 ;
; debug[1]   ; data[24]               ; 15.716 ; 15.716 ; 15.716 ; 15.716 ;
; debug[1]   ; data[25]               ; 17.316 ; 17.316 ; 17.316 ; 17.316 ;
; debug[1]   ; data[26]               ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; debug[1]   ; data[27]               ; 16.193 ; 16.193 ; 16.193 ; 16.193 ;
; debug[1]   ; data[28]               ; 18.005 ; 18.005 ; 18.005 ; 18.005 ;
; debug[1]   ; data[29]               ; 16.276 ; 16.276 ; 16.276 ; 16.276 ;
; debug[1]   ; data[30]               ; 18.640 ; 18.640 ; 18.640 ; 18.640 ;
; debug[1]   ; data[31]               ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Progagation Delay                                               ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 7.974  ; 7.974  ; 7.974  ; 7.974  ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 7.931  ; 7.931  ; 7.931  ; 7.931  ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.685  ; 7.685  ; 7.685  ; 7.685  ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 7.708  ; 7.708  ; 7.708  ; 7.708  ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.824  ; 7.824  ; 7.824  ; 7.824  ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 8.188  ; 8.188  ; 8.188  ; 8.188  ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 8.585  ; 8.585  ; 8.585  ; 8.585  ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 9.237  ; 9.237  ; 9.237  ; 9.237  ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 7.828  ; 7.828  ; 7.828  ; 7.828  ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 7.671  ; 7.671  ; 7.671  ; 7.671  ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 9.059  ; 9.059  ; 9.059  ; 9.059  ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 8.181  ; 8.181  ; 8.181  ; 8.181  ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.987  ; 7.987  ; 7.987  ; 7.987  ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 9.323  ; 9.323  ; 9.323  ; 9.323  ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.149  ; 7.149  ; 7.149  ; 7.149  ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.270  ; 7.270  ; 7.270  ; 7.270  ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.151  ; 7.151  ; 7.151  ; 7.151  ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.288  ; 7.288  ; 7.288  ; 7.288  ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 7.265  ; 7.265  ; 7.265  ; 7.265  ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 7.374  ; 7.374  ; 7.374  ; 7.374  ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 7.714  ; 7.714  ; 7.714  ; 7.714  ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.749  ; 8.749  ; 8.749  ; 8.749  ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.842  ; 8.842  ; 8.842  ; 8.842  ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 8.844  ; 8.844  ; 8.844  ; 8.844  ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.149  ; 8.149  ; 8.149  ; 8.149  ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 8.012  ; 8.012  ; 8.012  ; 8.012  ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.961  ; 7.961  ; 7.961  ; 7.961  ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.947  ; 7.947  ; 7.947  ; 7.947  ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 7.218  ; 7.218  ; 7.218  ; 7.218  ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 6.994  ; 6.994  ; 6.994  ; 6.994  ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 6.984  ; 6.984  ; 6.984  ; 6.984  ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 8.076  ; 8.076  ; 8.076  ; 8.076  ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; debug[0]   ; data[0]                ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; debug[0]   ; data[1]                ; 7.238  ; 7.238  ; 7.238  ; 7.238  ;
; debug[0]   ; data[2]                ; 8.190  ; 8.190  ; 8.190  ; 8.190  ;
; debug[0]   ; data[3]                ; 8.209  ; 8.209  ; 8.209  ; 8.209  ;
; debug[0]   ; data[4]                ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; debug[0]   ; data[5]                ; 7.024  ; 7.024  ; 7.024  ; 7.024  ;
; debug[0]   ; data[6]                ; 7.372  ; 7.372  ; 7.372  ; 7.372  ;
; debug[0]   ; data[7]                ; 7.250  ; 7.250  ; 7.250  ; 7.250  ;
; debug[0]   ; data[8]                ; 7.518  ; 7.518  ; 7.518  ; 7.518  ;
; debug[0]   ; data[9]                ; 6.627  ; 6.627  ; 6.627  ; 6.627  ;
; debug[0]   ; data[10]               ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; debug[0]   ; data[11]               ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; debug[0]   ; data[12]               ; 7.363  ; 7.363  ; 7.363  ; 7.363  ;
; debug[0]   ; data[13]               ; 6.609  ; 6.609  ; 6.609  ; 6.609  ;
; debug[0]   ; data[14]               ; 7.316  ; 7.316  ; 7.316  ; 7.316  ;
; debug[0]   ; data[15]               ; 6.565  ; 6.565  ; 6.565  ; 6.565  ;
; debug[0]   ; data[16]               ; 7.108  ; 7.108  ; 7.108  ; 7.108  ;
; debug[0]   ; data[17]               ; 6.666  ; 6.666  ; 6.666  ; 6.666  ;
; debug[0]   ; data[18]               ; 6.794  ; 6.794  ; 6.794  ; 6.794  ;
; debug[0]   ; data[19]               ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; debug[0]   ; data[20]               ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; debug[0]   ; data[21]               ; 8.209  ; 8.209  ; 8.209  ; 8.209  ;
; debug[0]   ; data[22]               ; 8.400  ; 8.400  ; 8.400  ; 8.400  ;
; debug[0]   ; data[23]               ; 7.111  ; 7.111  ; 7.111  ; 7.111  ;
; debug[0]   ; data[24]               ; 8.249  ; 8.249  ; 8.249  ; 8.249  ;
; debug[0]   ; data[25]               ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[0]   ; data[26]               ; 8.658  ; 8.658  ; 8.658  ; 8.658  ;
; debug[0]   ; data[27]               ; 8.128  ; 8.128  ; 8.128  ; 8.128  ;
; debug[0]   ; data[28]               ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; debug[0]   ; data[29]               ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; debug[0]   ; data[30]               ; 9.424  ; 9.424  ; 9.424  ; 9.424  ;
; debug[0]   ; data[31]               ; 7.973  ; 7.973  ; 7.973  ; 7.973  ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 8.217  ; 8.217  ; 8.217  ; 8.217  ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 8.335  ; 8.335  ; 8.335  ; 8.335  ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.531  ; 7.531  ; 7.531  ; 7.531  ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.635  ; 7.635  ; 7.635  ; 7.635  ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 7.645  ; 7.645  ; 7.645  ; 7.645  ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 7.565  ; 7.565  ; 7.565  ; 7.565  ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.870  ; 7.870  ; 7.870  ; 7.870  ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 9.530  ; 9.530  ; 9.530  ; 9.530  ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 8.966  ; 8.966  ; 8.966  ; 8.966  ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 10.179 ; 10.179 ; 10.179 ; 10.179 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 10.185 ; 10.185 ; 10.185 ; 10.185 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 8.769  ; 8.769  ; 8.769  ; 8.769  ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 8.604  ; 8.604  ; 8.604  ; 8.604  ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 8.949  ; 8.949  ; 8.949  ; 8.949  ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 9.303  ; 9.303  ; 9.303  ; 9.303  ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 9.524  ; 9.524  ; 9.524  ; 9.524  ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 9.594  ; 9.594  ; 9.594  ; 9.594  ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 8.233  ; 8.233  ; 8.233  ; 8.233  ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 9.568  ; 9.568  ; 9.568  ; 9.568  ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 6.803  ; 6.803  ; 6.803  ; 6.803  ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 6.924  ; 6.924  ; 6.924  ; 6.924  ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 6.809  ; 6.809  ; 6.809  ; 6.809  ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 6.950  ; 6.950  ; 6.950  ; 6.950  ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 6.931  ; 6.931  ; 6.931  ; 6.931  ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.039  ; 7.039  ; 7.039  ; 7.039  ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.377  ; 7.377  ; 7.377  ; 7.377  ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.156  ; 8.156  ; 8.156  ; 8.156  ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 8.160  ; 8.160  ; 8.160  ; 8.160  ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 8.166  ; 8.166  ; 8.166  ; 8.166  ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.250  ; 8.250  ; 8.250  ; 8.250  ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 8.250  ; 8.250  ; 8.250  ; 8.250  ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 8.147  ; 8.147  ; 8.147  ; 8.147  ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 7.604  ; 7.604  ; 7.604  ; 7.604  ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 7.409  ; 7.409  ; 7.409  ; 7.409  ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 7.457  ; 7.457  ; 7.457  ; 7.457  ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 7.329  ; 7.329  ; 7.329  ; 7.329  ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 7.336  ; 7.336  ; 7.336  ; 7.336  ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 7.404  ; 7.404  ; 7.404  ; 7.404  ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 7.789  ; 7.789  ; 7.789  ; 7.789  ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.575  ; 7.575  ; 7.575  ; 7.575  ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.161  ; 9.161  ; 9.161  ; 9.161  ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 9.511  ; 9.511  ; 9.511  ; 9.511  ;
; debug[1]   ; data[0]                ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; debug[1]   ; data[1]                ; 7.467  ; 7.467  ; 7.467  ; 7.467  ;
; debug[1]   ; data[2]                ; 7.094  ; 7.094  ; 7.094  ; 7.094  ;
; debug[1]   ; data[3]                ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; debug[1]   ; data[4]                ; 6.913  ; 6.913  ; 6.913  ; 6.913  ;
; debug[1]   ; data[5]                ; 7.899  ; 7.899  ; 7.899  ; 7.899  ;
; debug[1]   ; data[6]                ; 6.614  ; 6.614  ; 6.614  ; 6.614  ;
; debug[1]   ; data[7]                ; 7.219  ; 7.219  ; 7.219  ; 7.219  ;
; debug[1]   ; data[8]                ; 7.288  ; 7.288  ; 7.288  ; 7.288  ;
; debug[1]   ; data[9]                ; 7.353  ; 7.353  ; 7.353  ; 7.353  ;
; debug[1]   ; data[10]               ; 7.222  ; 7.222  ; 7.222  ; 7.222  ;
; debug[1]   ; data[11]               ; 7.528  ; 7.528  ; 7.528  ; 7.528  ;
; debug[1]   ; data[12]               ; 7.266  ; 7.266  ; 7.266  ; 7.266  ;
; debug[1]   ; data[13]               ; 7.675  ; 7.675  ; 7.675  ; 7.675  ;
; debug[1]   ; data[14]               ; 6.667  ; 6.667  ; 6.667  ; 6.667  ;
; debug[1]   ; data[15]               ; 7.663  ; 7.663  ; 7.663  ; 7.663  ;
; debug[1]   ; data[16]               ; 6.811  ; 6.811  ; 6.811  ; 6.811  ;
; debug[1]   ; data[17]               ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; debug[1]   ; data[18]               ; 6.713  ; 6.713  ; 6.713  ; 6.713  ;
; debug[1]   ; data[19]               ; 7.046  ; 7.046  ; 7.046  ; 7.046  ;
; debug[1]   ; data[20]               ; 7.036  ; 7.036  ; 7.036  ; 7.036  ;
; debug[1]   ; data[21]               ; 8.546  ; 8.546  ; 8.546  ; 8.546  ;
; debug[1]   ; data[22]               ; 7.311  ; 7.311  ; 7.311  ; 7.311  ;
; debug[1]   ; data[23]               ; 7.560  ; 7.560  ; 7.560  ; 7.560  ;
; debug[1]   ; data[24]               ; 7.896  ; 7.896  ; 7.896  ; 7.896  ;
; debug[1]   ; data[25]               ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[26]               ; 7.747  ; 7.747  ; 7.747  ; 7.747  ;
; debug[1]   ; data[27]               ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[1]   ; data[28]               ; 8.173  ; 8.173  ; 8.173  ; 8.173  ;
; debug[1]   ; data[29]               ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; debug[1]   ; data[30]               ; 8.220  ; 8.220  ; 8.220  ; 8.220  ;
; debug[1]   ; data[31]               ; 8.169  ; 8.169  ; 8.169  ; 8.169  ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6456050  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 388      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6456050  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 388      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 4     ; 4     ;
; Unconstrained Input Port Paths  ; 226   ; 226   ;
; Unconstrained Output Ports      ; 89    ; 89    ;
; Unconstrained Output Port Paths ; 11425 ; 11425 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 11 19:19:07 2018
Info: Command: quartus_sta multiciclo -c multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.407     -1842.449 clk 
    Info (332119):    -3.273      -223.058 clk_rom 
Info (332146): Worst-case hold slack is 0.442
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.442         0.000 clk 
    Info (332119):     2.314         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.473      -770.622 clk 
    Info (332119):    -1.460       -79.705 clk_rom 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.190         0.000 clk 
    Info (332119):     0.856         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Tue Dec 11 19:19:10 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


