<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2960794-A1" country="EP" doc-number="2960794" kind="A1" date="20151230" family-id="51688202" file-reference-id="318335" date-produced="20180824" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="160451483" ucid="EP-2960794-A1"><document-id><country>EP</country><doc-number>2960794</doc-number><kind>A1</kind><date>20151230</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-15168734-A" is-representative="YES"><document-id mxw-id="PAPP193865934" load-source="patent-office" format="original"><country>EP</country><doc-number>15168734.0</doc-number><date>20150521</date><lang>FR</lang></document-id><document-id mxw-id="PAPP193865935" load-source="docdb" format="epo"><country>EP</country><doc-number>15168734</doc-number><kind>A</kind><date>20150521</date><lang>FR</lang></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC162033684" ucid="FR-1455996-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>1455996</doc-number><kind>A</kind><date>20140626</date></document-id></priority-claim></priority-claims><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL-1869707116" load-source="docdb">H04L  12/707       20130101ALI20161205BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1869707619" load-source="docdb">H04L  12/703       20130101ALI20161205BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1869708097" load-source="docdb">H04B   1/74        20060101ALI20161205BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1869708692" load-source="docdb">G06F  11/20        20060101ALI20161205BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1869709148" load-source="docdb">G06F  13/40        20060101ALI20161205BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1869714605" load-source="docdb">G06F  11/00        20060101AFI20161205BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL-1779706436" load-source="docdb" scheme="CPC">G06F  11/0793      20130101 LI20170727BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1779706437" load-source="docdb" scheme="CPC">G06F  11/0745      20130101 LI20170727BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1865060869" load-source="docdb" scheme="CPC">H04L  45/28        20130101 LA20161222BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1865060870" load-source="docdb" scheme="CPC">H04L  45/22        20130101 LA20161222BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1865060871" load-source="docdb" scheme="CPC">H04B   1/74        20130101 LI20161222BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1865060872" load-source="docdb" scheme="CPC">G06F  11/07        20130101 LI20161221BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1865060873" load-source="docdb" scheme="CPC">G06F  11/00        20130101 LI20161222BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984700693" load-source="docdb" scheme="CPC">G06F  13/4027      20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984702213" load-source="docdb" scheme="CPC">G06F  11/201       20130101 FI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984705018" load-source="docdb" scheme="CPC">G06F2201/85        20130101 LA20151231BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT165545915" lang="DE" load-source="patent-office">Verfahren und System zur Verwaltung einer Zusammenschaltung</invention-title><invention-title mxw-id="PT165545916" lang="EN" load-source="patent-office">Method and system of management for an interconnection</invention-title><invention-title mxw-id="PT165545917" lang="FR" load-source="patent-office">METHODES ET SYSTEMES DE GESTION D'UNE INTERCONNEXION</invention-title><citations><patent-citations><patcit mxw-id="PCIT335739807" load-source="docdb" ucid="US-20110231697-A1"><document-id format="epo"><country>US</country><doc-number>20110231697</doc-number><kind>A1</kind><date>20110922</date></document-id><sources><source name="SEA" category="Y" created-by-npl="N"/></sources></patcit></patent-citations><non-patent-citations><nplcit><text>None</text><sources><source mxw-id="PNPL62034762" load-source="docdb" name="APP"/></sources></nplcit><nplcit><text>ZIAKAS D ET AL: "IntelÂ TM QuickPath Interconnect Architectural Features Supporting Scalable System Architectures", HIGH PERFORMANCE INTERCONNECTS (HOTI), 2010 IEEE 18TH ANNUAL SYMPOSIUM ON, IEEE, PISCATAWAY, NJ, USA, 18 August 2010 (2010-08-18), pages 1 - 6, XP031757055, ISBN: 978-1-4244-8547-5</text><sources><source mxw-id="PNPL66246757" load-source="docdb" name="SEA" category="Y"/></sources></nplcit></non-patent-citations></citations></technical-data><parties><applicants><applicant mxw-id="PPAR1103322948" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>BULL SAS</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR1103328050" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>BULL S.A.S.</last-name></addressbook></applicant><applicant mxw-id="PPAR1101641470" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Bull S.A.S.</last-name><iid>101083839</iid><address><street>Rue Jean Jaurès BP 68</street><city>78340 Les Clayes-sous-Bois</city><country>FR</country></address></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR1103344598" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>SAINTES MAXIME</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103321668" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>Saintes, Maxime</last-name></addressbook></inventor><inventor mxw-id="PPAR1101646795" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Saintes, Maxime</last-name><address><street>59, Rue du Général Gallieni</street><city>78220 Viroflay</city><country>FR</country></address></addressbook></inventor></inventors><agents><agent mxw-id="PPAR1101646635" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Demulsant, Xavier</last-name><iid>100987085</iid><address><street>Dejade &amp; Biset 35, rue de Châteaudun</street><city>75009 Paris</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><designated-states><ep-contracting-states><country mxw-id="DS660611156" load-source="docdb">AL</country><country mxw-id="DS660688026" load-source="docdb">AT</country><country mxw-id="DS660783531" load-source="docdb">BE</country><country mxw-id="DS660610645" load-source="docdb">BG</country><country mxw-id="DS660690838" load-source="docdb">CH</country><country mxw-id="DS660783532" load-source="docdb">CY</country><country mxw-id="DS660606630" load-source="docdb">CZ</country><country mxw-id="DS660611158" load-source="docdb">DE</country><country mxw-id="DS660783533" load-source="docdb">DK</country><country mxw-id="DS660783534" load-source="docdb">EE</country><country mxw-id="DS660685279" load-source="docdb">ES</country><country mxw-id="DS660610646" load-source="docdb">FI</country><country mxw-id="DS660610651" load-source="docdb">FR</country><country mxw-id="DS660611163" load-source="docdb">GB</country><country mxw-id="DS660783535" load-source="docdb">GR</country><country mxw-id="DS660611164" load-source="docdb">HR</country><country mxw-id="DS660606631" load-source="docdb">HU</country><country mxw-id="DS660690855" load-source="docdb">IE</country><country mxw-id="DS660783536" load-source="docdb">IS</country><country mxw-id="DS660610652" load-source="docdb">IT</country><country mxw-id="DS660783537" load-source="docdb">LI</country><country mxw-id="DS660610653" load-source="docdb">LT</country><country mxw-id="DS660688039" load-source="docdb">LU</country><country mxw-id="DS660610654" load-source="docdb">LV</country><country mxw-id="DS660610659" load-source="docdb">MC</country><country mxw-id="DS660688040" load-source="docdb">MK</country><country mxw-id="DS660688041" load-source="docdb">MT</country><country mxw-id="DS660688042" load-source="docdb">NL</country><country mxw-id="DS660690856" load-source="docdb">NO</country><country mxw-id="DS660688047" load-source="docdb">PL</country><country mxw-id="DS660685280" load-source="docdb">PT</country><country mxw-id="DS660685722" load-source="docdb">RO</country><country mxw-id="DS660685281" load-source="docdb">RS</country><country mxw-id="DS660688048" load-source="docdb">SE</country><country mxw-id="DS660611166" load-source="docdb">SI</country><country mxw-id="DS660690857" load-source="docdb">SK</country><country mxw-id="DS660690858" load-source="docdb">SM</country><country mxw-id="DS660783538" load-source="docdb">TR</country></ep-contracting-states><ep-extended-states><ep-extended-state-data><country>BA</country></ep-extended-state-data><ep-extended-state-data><country>ME</country></ep-extended-state-data></ep-extended-states></designated-states></international-convention-data></bibliographic-data><abstract mxw-id="PA166479853" lang="FR" load-source="patent-office"><p id="pa01" num="0001">Une carte (1) de circuit imprimé comprenant<br/>
- une première interface de connexion (11) configurée pour gérer une première interconnexion (10) avec cette carte (1), ladite première interconnexion (10) incluant une pluralité de liens ;<br/>
- une deuxième interface de connexion (13) configurée pour gérer une deuxième interconnexion (20) avec cette carte (1);<br/>
- la première interface de connexion (11) étant en outre configurée pour détecter l'occurrence d'une panne dans un lien de la première interconnexion (10) ;<br/>
- la deuxième interface de connexion étant en outre configurée<br/>
∘ pour partager l'information d'occurrence de la panne;<br/>
∘ pour sélectionner une solution de repli parmi une liste de solutions de repli;<br/>
∘ pour supprimer la solution de repli sélectionnée une fois appliquée ;<br/>
<br/>
- le processeur étant en outre configuré<br/>
∘ pour appliquer la solution de repli sélectionnée à la première interconnexion;<br/>
∘ pour réinitialiser la première interconnexion.
<img id="iaf01" file="imgaf001.tif" wi="125" he="89" img-content="drawing" img-format="tif"/></p></abstract><abstract mxw-id="PA166759665" lang="FR" source="EPO" load-source="docdb"><p>Une carte (1) de circuit imprimé comprenant 
- une première interface de connexion (11) configurée pour gérer une première interconnexion (10) avec cette carte (1), ladite première interconnexion (10) incluant une pluralité de liens ; 
- une deuxième interface de connexion (13) configurée pour gérer une deuxième interconnexion (20) avec cette carte (1); 
- la première interface de connexion (11) étant en outre configurée pour détecter l'occurrence d'une panne dans un lien de la première interconnexion (10) ; 
- la deuxième interface de connexion étant en outre configurée 
ˆ˜ pour partager l'information d'occurrence de la panne; 
ˆ˜ pour sélectionner une solution de repli parmi une liste de solutions de repli; 
ˆ˜ pour supprimer la solution de repli sélectionnée une fois appliquée ;  
- le processeur étant en outre configuré 
ˆ˜ pour appliquer la solution de repli sélectionnée à la première interconnexion; 
ˆ˜ pour réinitialiser la première interconnexion.</p></abstract><description mxw-id="PDES98404554" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><p id="p0001" num="0001">La présente invention concerne les interconnexions entre des interfaces de connexions dans une infrastructure informatique.</p><p id="p0002" num="0002">On entend, ici, par infrastructure informatique un serveur, un supercalculateur ou tout autre dispositif informatique comprenant au moins deux interfaces de connexion (ou « socket » en terminologie anglo-saxonne) reliées entre elles par une interconnexion. Une interconnexion est une liaison physique et logique entre deux interfaces de connexion. Une interconnexion comprend, généralement, une pluralité de liens, chacun intégrant une pluralité de voies qui déterminent la largeur du lien de l'interconnexion.</p><p id="p0003" num="0003">Etant configurées pour répondre à des besoins de calcul croissants, les infrastructures informatiques incluent de plus en plus d'interconnexions d'interfaces de connexions avec cohérence de cache. Il s'ensuit que le risque d'occurrence d'une panne dans ces interconnexions est de plus en plus élevé. Par conséquent, l'exécution d'une application distribuée ou plus simplement la communication entre les sockets d'une infrastructure informatique pourrait être fréquemment mise en péril.</p><p id="p0004" num="0004">Ainsi, afin de limiter l'impact d'une panne dans une interconnexion sur les performances de l'infrastructure informatique, des solutions de repli doivent être adoptées dès la détection de cette panne.</p><p id="p0005" num="0005">Il est à noter à ce propos qu'à ce jour la détection de la panne d'un lien d'interconnexion ne se fait que du côté réception de ce lien d'interconnexion, la partie de l'interconnexion qui envoie les données sur ce lien ne pouvant voir cette panne. Un mécanisme approprié est, donc, requis pour signaler cette panne à la partie émettrice de l'interconnexion pour appliquer une solution de repli adéquate en réponse à cette panne.</p><p id="p0006" num="0006">On distingue, à cet égard, deux approches.</p><p id="p0007" num="0007">Dans une première approche dite « en bande » ou en terminologie anglosaxonne « in-band », l'interface de connexion émettrice de l'interconnexion<!-- EPO <DP n="2"> --> est informée de l'occurrence d'une panne sur un lien de l'interconnexion via cette même interconnexion. Cette approche a
<ul><li>l'avantage de ne pas nécessiter d'autre canal de communication dédié (c.à.d. un canal de communication autre que l'interconnexion où la panne est survenue), et</li><li>l'inconvénient d'être complexe à mettre en oeuvre et pas suffisamment robuste vu qu'elle utilise l'interconnexion où la panne a eu lieu pour corriger cette panne.</li></ul></p><p id="p0008" num="0008">En l'espèce, l'interconnexion de type QPI (pour « Quick Path Interconnect ») pour une interconnexion avec cohérence de cache ne permet de relier que 8 interfaces de connexion au maximum.</p><p id="p0009" num="0009">Par ailleurs, les solutions de repli autorisées par cette approche « inband » sont
<ul><li>soit la division par deux ou par quatre de la largeur d'un lien de l'interconnexion, en excluant un certain nombre de canaux physiques de ce lien ;</li><li>soit la division par deux de la fréquence d'un lien, en plus de la largeur de ce lien.</li></ul></p><p id="p0010" num="0010">Selon une seconde approche hors-bande (ou, en anglais, « out-of-band »), il est aussi possible d'exclure un lien redondant d'une interconnexion, ou d'exclure une interface de connexion (« socket ») de cette interconnexion en utilisant un canal de communication différent de cette interconnexion elle-même.</p><p id="p0011" num="0011">Un objet de la présente invention est de proposer une solution hors-bande adaptée à la gravité de la panne d'une interconnexion, en pénalisant le moins possible les performances de l'infrastructure informatique intégrant cette interconnexion.</p><p id="p0012" num="0012">Un autre objet de la présente invention est de proposer une méthode hors-bande permettant de démarrer un serveur contenant jusqu'à 16 sockets interconnectés avec cohérence de cache, bien qu'un composant des interconnexions de ces sockets tombe en panne.<!-- EPO <DP n="3"> --></p><p id="p0013" num="0013">Un autre objet de la présente invention est de pouvoir exclure d'une infrastructure informatique, telle qu'un serveur, un socket.</p><p id="p0014" num="0014">Un autre objet de la présente invention est de proposer une méthode d'interconnexion d'interfaces de connexion tolérante aux pannes dans les liens d'interconnexion.</p><p id="p0015" num="0015">Un autre objet de la présente invention est d'améliorer la fiabilité d'une infrastructure informatique en permettant une réaction rapide aux pannes dans ses interconnexions.</p><p id="p0016" num="0016">Un autre objet de la présente invention est d'adopter des solutions de repli dans les interconnexions d'une infrastructure informatique (telle qu'un serveur ou un super-calculateur) suite à l'occurrence d'une panne dans une interconnexion reliant deux sockets de cette infrastructure.</p><p id="p0017" num="0017">A ces fins, l'invention propose, selon un premier aspect, une méthode de gestion d'une première interconnexion entre une première carte de circuit imprimé et une deuxième carte de circuit imprimé dans une infrastructure informatique, ladite première interconnexion incluant une pluralité de liens d'interconnexion, ladite première carte de circuit imprimé et ladite deuxième carte de circuit imprimé étant en outre interconnectées par une deuxième interconnexion, chacune de la première et de la deuxième carte de circuit imprimé incluant
<ul><li>une première interface de connexion configurée pour gérer la première interconnexion ;</li><li>une deuxième interface de connexion configurée pour gérer la deuxième interconnexion;</li><li>un processeur configuré pour exécuter des tâches prédéfinies ;</li></ul>
cette méthode comprenant les étapes suivantes
<ul><li>détection de l'occurrence d'une panne dans un lien de la première interconnexion par la première interface de connexion de la première carte de circuit imprimé ou par la première interface de connexion de la deuxième carte de circuit imprimé ;</li><li>partage, à travers la deuxième interconnexion, entre la première carte de circuit imprimé et la deuxième carte de circuit imprimé de<!-- EPO <DP n="4"> --> l'information d'occurrence de la panne dans un lien de la première interconnexion;</li><li>sélection, par la deuxième interface de connexion de la première carte de circuit imprimé et par la deuxième interface de connexion de la deuxième carte de circuit imprimé, d'une solution de repli parmi une liste prédéfinie de solutions de repli en réponse à ladite panne;</li><li>application, par le processeur de la première carte de circuit imprimé, de la solution de repli sélectionnée à la première interconnexion ;</li><li>application, par le processeur de la deuxième carte de circuit imprimé de la solution de repli sélectionnée à la première interconnexion;</li><li>suppression de la solution de repli appliquée de la liste prédéfinie de solutions de repli ;</li><li>réinitialisation la première interconnexion.</li></ul></p><p id="p0018" num="0018">La méthode présente, selon diverses réalisations, les caractères suivants, le cas échéant combinés :
<ul><li>la méthode comprend une étape de synchronisation de l'étape d'application de la solution de repli par le processeur de la première carte de circuit imprimé et l'étape d'application de la solution de repli par le processeur de la deuxième carte de circuit imprimé.</li><li>la liste prédéfinie de solutions de repli comprend
<ul><li>o la réduction de la largeur du lien en panne de la première interconnexion, sans redémarrage de l'infrastructure informatique;</li><li>o la réduction de la vitesse de transfert du lien en panne de la première interconnexion, en redémarrant l'infrastructure informatique;</li><li>o la réduction de la vitesse de transfert et de la largeur du lien en panne de la première interconnexion, en redémarrant l'infrastructure informatique;</li><li>o l'exclusion du lien redondant en panne, en redémarrant l'infrastructure informatique ;</li><li>o l'exclusion des deux premières interfaces de connexion reliées entre elles par un lien non-redondant en panne de la première interconnexion, en redémarrant l'infrastructure informatique.<!-- EPO <DP n="5"> --></li><li>- la méthode comprend une étape de communication entre le processeur et la deuxième interface de connexion d'une même carte de circuit imprimé à travers un registre compris dans la première interface de connexion de cette carte de circuit imprimé, ladite carte de circuit imprimé étant la première carte ou la deuxième carte de circuit imprimé.</li><li>- la deuxième interconnexion est comprise dans un réseau d'interconnexion Ethernet.</li></ul></li></ul></p><p id="p0019" num="0019">L'invention propose, selon un deuxième aspect, une carte de circuit imprimé comprenant
<ul><li>une première interface de connexion configurée pour gérer une première interconnexion avec cette carte de circuit imprimé, ladite première interconnexion incluant une pluralité de liens d'interconnexion ;</li><li>une deuxième interface de connexion configurée pour gérer une deuxième interconnexion avec cette carte de circuit imprimé ;</li><li>un processeur configuré pour exécuter des tâches prédéfinies ;</li><li>la première interface de connexion étant en outre configurée pour détecter l'occurrence d'une panne dans un lien de la première interconnexion;</li><li>la deuxième interface de connexion étant en outre configurée
<ul><li>o pour partager, à travers la deuxième interconnexion, l'information d'occurrence de la panne dans un lien de la première interconnexion;</li><li>o pour sélectionner une solution de repli parmi une liste prédéfinie de solutions de repli en réponse à ladite panne;</li><li>o pour supprimer la solution de repli sélectionnée une fois appliquée de la liste prédéfinie de solutions de repli ;</li></ul></li><li>le processeur étant en outre configuré
<ul><li>o pour appliquer la solution de repli sélectionnée à la première interconnexion;</li><li>o pour réinitialiser la première interconnexion.</li></ul></li></ul></p><p id="p0020" num="0020">La deuxième interface de connexion et le processeur communiquent à travers un registre compris dans la première interface de connexion.<!-- EPO <DP n="6"> --></p><p id="p0021" num="0021">Pour réinitialiser la première interconnexion, le processeur est, en outre, configuré pour attendre que la deuxième interface de connexion écrive une valeur prédéfinie dans le registre.</p><p id="p0022" num="0022">L'invention propose, selon un troisième aspect, une infrastructure informatique comprenant une première interconnexion entre une première carte de circuit imprimé et une deuxième carte de circuit imprimé telles que présentées ci-dessus. L'infrastructure est notamment un serveur ou un supercalculateur.</p><p id="p0023" num="0023">D'autres objets et avantages de l'invention apparaîtront à la lumière de la description de modes de réalisation, faite ci-après en référence aux dessins annexés dans lesquels :
<ul><li>la <figref idrefs="f0001">figure 1</figref> illustre une pluralité de cartes de circuit imprimé interconnectées dans une infrastructure informatique selon un mode de réalisation;</li><li>la <figref idrefs="f0002">figure 2</figref> illustre des étapes d'un algorithme distribué à exécuter, par des entités des cartes de circuit imprimé, suite à une panne dans une interconnexion selon un mode de réalisation.</li></ul></p><p id="p0024" num="0024">En se référant à la <figref idrefs="f0001">figure 1</figref>, il est affiché une pluralité de cartes 1-3 de circuit imprimé interconnectées.</p><p id="p0025" num="0025">Les cartes 1-3 de circuit imprimé peuvent être des cartes mères 1-3 comprises dans un serveur, un super-calculateur ou toute autre infrastructure informatique. A titre d'exemple, le serveur « Bullion2 »®, produit proposé par le déposant et disponible dans le commerce, peut inclure jusqu'à huit cartes mères <b>1-3.</b></p><p id="p0026" num="0026">Une carte <b>1</b> de circuit imprimé est directement interconnectée à chacune des autres cartes <b>2-3</b> de circuit imprimé au moyen d'une première interconnexion <b>10.</b></p><p id="p0027" num="0027">Cette première interconnexion <b>10</b> est dite directe, ou encore complète, dans le sens où chaque carte <b>1</b> de circuit imprimé a la visibilité directe de toutes les autres cartes <b>2-3</b> de circuit imprimé auxquelles elle est interconnectée. Autrement dit, la communication entre deux cartes <b>1-2</b> de circuit imprimé ne<!-- EPO <DP n="7"> --> peut se faire en passant par une autre carte <b>3</b> de circuit imprimé. Il en résulte qu'une carte <b>1</b> de circuit imprimé a une première interconnexion <b>10</b> avec chacune des autres cartes <b>2-3</b> de circuit imprimé.</p><p id="p0028" num="0028">Dans un mode de réalisation, la première interconnexion <b>10</b> est de type XQPI (pour « eXtended QuickPath Interconnect ») qui est une solution d'interconnexion proposée par le déposant et disponible dans le commerce.</p><p id="p0029" num="0029">Par ailleurs, les cartes <b>1-3</b> de circuit imprimé sont, en outre, reliées entre eux au moyen d'une deuxième interconnexion <b>20.</b> Cette deuxième interconnexion <b>20</b> constitue un réseau secondaire pour la mise en oeuvre d'un mécanisme hors-bande (« out-of-band ») pour la gestion de première interconnexion <b>10.</b></p><p id="p0030" num="0030">Dans un mode de réalisation, la deuxième interconnexion <b>20</b> est un réseau d'interconnexion Ethernet reliant les cartes <b>1-3</b> de circuit imprimé.</p><p id="p0031" num="0031">Une carte <b>1, 2</b> de circuit imprimé comprend une première interface de connexion <b>11, 21</b> configurée pour gérer les interactions de cette carte <b>1, 2</b> de circuit imprimé à travers la première interconnexion <b>10.</b></p><p id="p0032" num="0032">Dans un mode de réalisation, la première interface de connexion <b>11, 21</b> est une puce électronique configurée pour gérer une première interconnexion <b>10.</b> Dans le cas d'une première interconnexion <b>10</b> de type XQPI, la puce électronique <b>11, 21</b> est le composant BCS (pour « Bull Coherent Switch », une solution proposée par le déposant et disponible dans le commerce) ou toute version ultérieure de celui-ci telle que BCS2 (pour « Bull Coherent Switch 2»). Il en résulte que, dans un mode de réalisation, les interfaces de connexion BCS2 des différentes cartes <b>1-3</b> de circuit imprimé sont reliées entre elles, deux à deux, au moyen d'une interconnexion XQPI <b>10.</b></p><p id="p0033" num="0033">La première interface de connexion <b>11, 21</b> est pourvue d'un registre <b>18, 28,</b> ou plus généralement d'un espace mémoire <b>18, 28,</b> configuré d'une part pour y écrire et, éventuellement, lire le(s) erreur(s) survenue(s) sur la première interconnexion <b>10,</b> et d'autre part utilisé pour synchroniser les programmes informatiques <b>17, 27</b> et les procédures <b>19, 29</b> (présentés ci-dessous).<!-- EPO <DP n="8"> --></p><p id="p0034" num="0034">La carte <b>1, 2</b> de circuit imprimé comprend, en outre, un processeur <b>12, 22</b> (ou CPU pour « Central Processing Unit » en terminologie anglo-saxonne) configuré pour exécuter un programme informatique <b>17, 27.</b> Ce programme informatique <b>17, 27</b> est de type BIOS (pour « Basic Input Output System ») ou, plus généralement, de type micrologiciel incluant une pluralité de tâches. Ainsi, le processeur <b>12, 22</b> est programmé pour exécuter des tâches spécifiées dans le programme informatique <b>17, 27.</b></p><p id="p0035" num="0035">Le processeur <b>12, 22</b> est relié à la première interface de connexion <b>11, 21</b> au moyen d'un lien QPI (pour « Quick Path Interconnect») <b>16, 26.</b></p><p id="p0036" num="0036">De plus, la carte <b>1, 2</b> de circuit imprimé comprend une deuxième interface de connexion <b>13, 23</b> configurée pour gérer la deuxième interconnexion <b>20.</b></p><p id="p0037" num="0037">La deuxième interface de connexion <b>13, 23</b> est le composant BMC (pour « Baseboard Management Controller», une solution proposée par le déposant et disponible dans le commerce) configuré pour gérer le réseau d'interconnexion Ethernet <b>20.</b></p><p id="p0038" num="0038">La deuxième interface de connexion <b>13, 23</b> d'une carte <b>1, 2</b> de circuit imprimé communique avec la première interface de communication <b>11, 21,</b> et avec le processeur <b>12, 22</b> de cette même carte <b>1, 2</b> de circuit imprimé, respectivement, par des canaux <b>14-15, 24-25</b> à faible débit. Par exemple, les canaux <b>14-15, 24-25</b> à faible débit sont des bus I2C (pour « Inter Integrated Circuit »).</p><p id="p0039" num="0039">Les interactions de la deuxième interface de connexion <b>13, 23</b> à travers la deuxième interconnexion <b>20</b> et à travers les canaux <b>14-15, 24-25</b> à faible débit sont effectuées conformément à une procédure <b>19, 29</b> prédéfinie.</p><p id="p0040" num="0040">En exécutant, respectivement, le programme informatique <b>17</b> et la procédure <b>19,</b> le processeur <b>12</b> et la deuxième interface de connexion <b>13</b> d'une même carte <b>1</b> de circuit imprimé communiquent par l'intermédiaire du registre <b>18</b> local.</p><p id="p0041" num="0041">A l'occurrence d'une erreur sur un lien de la première interconnexion <b>10,</b> cette erreur est écrite/mentionnée dans le registre de la carte de circuit imprimé réceptrice pour ce lien de l'interconnexion. A titre d'exemple, si la<!-- EPO <DP n="9"> --> carte <b>2</b> de circuit imprimé constitue la partie réceptrice pour la première interconnexion <b>10,</b> alors, à l'occurrence d'une erreur dans un lien de cette première interconnexion, cette erreur est notifiée dans le registre <b>28</b> local à la carte <b>2</b> de circuit imprimé réceptrice.</p><p id="p0042" num="0042">Plus généralement, à l'occurrence d'une panne sur la première interconnexion <b>10</b> liant deux cartes <b>1</b> et <b>2</b> de circuit imprimé, cette panne est notifiée dans le registre <b>18, 28</b> de la carte <b>1, 2</b> de circuit imprimé réceptrice de cette première interconnexion <b>10.</b></p><p id="p0043" num="0043">A l'occurrence d'une panne dans la première interconnexion <b>10,</b> les liens de cette première interconnexion <b>10</b> sont initialisés avec une solution de repli choisie par les deuxièmes interfaces de connexion <b>13, 23.</b> En d'autres termes, ces liens sont reprogrammés avec une solution de repli ensuite réinitialisés. La solution de repli est choisie/sélectionnée parmi la liste suivante,
<ul><li>réduction, par exemple division par deux, de la largeur du lien en panne de la première interconnexion <b>10,</b> sans redémarrage de l'infrastructure informatique;</li><li>réduction, par exemple division par deux, de la vitesse de transfert du lien en panne de la première interconnexion <b>10,</b> en redémarrant l'infrastructure informatique;</li><li>réduction de la vitesse de transfert et de la largeur du lien en panne de la première interconnexion <b>10,</b> en redémarrant l'infrastructure informatique;</li><li>exclusion du lien redondant en panne, en redémarrant l'infrastructure informatique ;</li><li>exclusion des premières interfaces de connexion <b>11, 21</b> reliées entre elles par un lien non-redondant en panne, en redémarrant l'infrastructure informatique.</li></ul></p><p id="p0044" num="0044">La solution de repli à appliquer en réponse à une panne dans la première interconnexion <b>10</b> est choisie, de préférence, dans l'ordre croissant de dégradation des performances de l'infrastructure informatique. A titre d'exemple, la liste des solutions de repli présentée ci-dessus est classée<!-- EPO <DP n="10"> --> dans l'ordre croissant de dégradation des performances de l'infrastructure informatique.</p><p id="p0045" num="0045">Pour la division par deux de la vitesse de transfert, l'information des liens en panne de la première interconnexion <b>10</b> dont la vitesse peut être divisée par deux est enregistrée dans une mémoire de la deuxième interface de connexion <b>13, 23.</b> Cette mémoire de la deuxième interface de connexion <b>13, 23</b> est persistante à travers les cycles arrêt/marche (coupure de courant puis rétablissement du courant ou power-off/power-on) de l'infrastructure informatique. Ainsi, lorsque l'infrastructure informatique subit un cycle arrêt/marche, les deuxièmes interfaces de connexion <b>13</b> et <b>23</b> coordonnent, respectivement, avec le processeur <b>12</b> et le processeur <b>22</b> pour reconfigurer, au début de l'initialisation de cette infrastructure et avant l'initialisation de la première interconnexion <b>10,</b> la vitesse de transfert (par exemple, la diviser par deux) des liens de cette première interconnexion <b>10</b> dans les premières interfaces de connexion <b>11</b> et <b>21</b> aux deux bouts de la première interconnexion <b>10.</b></p><p id="p0046" num="0046">Pour l'exclusion d'un lien redondant, l'information des liens redondants en panne qui peuvent être exclus est enregistrée dans la mémoire de la deuxième interface de communication <b>13, 23</b> qui est persistante à travers les cycles arrêt/marche (power-off/power-on) du serveur. Ainsi, lorsque l'infrastructure informatique comprenant la première interconnexion <b>10</b> subit un cycle arrét/marche, les deuxièmes interfaces de connexion <b>13, 23</b> indiquent, au début de l'initialisation de l'infrastructure informatique et avant l'initialisation de la première interconnexion <b>10,</b> aux processeurs <b>12, 22</b> de ne pas initialiser les liens exclus de la première interconnexion <b>10.</b></p><p id="p0047" num="0047">Par ailleurs, pour l'exclusion d'une carte <b>1, 2</b> de circuit imprimé, l'information des liens non-redondants en panne de la première interconnexion <b>10</b> est enregistrée dans une mémoire des deuxièmes interfaces de connexion <b>13, 23</b> qui est persistante à travers les cycles arrêt/marche du serveur. Lorsque l'infrastructure informatique comprenant cette première interconnexion <b>10</b> subit un cycle arrêt/marche, chacune des deux deuxièmes interfaces de connexion <b>13, 23</b> des cartes <b>1, 2</b> de circuit imprimé exclues ne démarre pas le processeur <b>12, 22</b> et la première interface de connexion <b>11, 21</b> locaux. Au début de l'initialisation de<!-- EPO <DP n="11"> --> l'infrastructure informatique et avant l'initialisation de la première interconnexion <b>10,</b> les autres deuxièmes interfaces de connexion indiquent à leurs processeurs locaux de ne pas essayer de communiquer avec les cartes de circuit imprimé exclues. Avantageusement, cette action permet de démarrer l'infrastructure informatique quoi qu'il arrive, au prix bien entendu d'une baisse de performances.</p><p id="p0048" num="0048">A l'occurrence d'une panne sur un lien de la première interconnexion <b>10,</b> le processeur <b>22</b> et la deuxième interface de connexion <b>23</b> de la carte <b>2</b> de circuit imprimé réceptrice pour ce lien de la première interconnexion <b>10</b> exécutent un algorithme distribué pour appliquer une solution de repli. Cet algorithme distribué résulte de l'exécution conjuguée du programme informatique <b>27</b> par le processeur <b>22</b> et de la procédure <b>29</b> par la deuxième interface de connexion <b>23.</b> Avantageusement, en disposant d'une mémoire persistante à travers les cycles arrêt/marche, la deuxième interface de connexion <b>23</b> est capable de choisir une solution de repli suite à une panne dans la première interconnexion <b>10.</b></p><p id="p0049" num="0049">Le processeur <b>22</b> et la deuxième interface de connexion <b>23</b> sont conjugués dans le sens où leur travail (à savoir l'exécution, respectivement, du programme informatique <b>27</b> et la procédure <b>29)</b> est simultané et concourt à une fin commune, à savoir l'initialisation de la première interconnexion <b>10</b> avec la solution de repli appropriée en réponse à la panne détectée.</p><p id="p0050" num="0050">Pour l'exécution de l'algorithme distribué, le processeur <b>22</b> et la deuxième interface de connexion <b>23</b> d'une même carte <b>2</b> de circuit imprimé communiquent en faisant des lectures et écritures dans le registre <b>28</b> de cette carte <b>2</b> de circuit imprimé.</p><p id="p0051" num="0051">A l'occurrence d'une panne dans la première interconnexion <b>10,</b> l'algorithme distribué permet
<ul><li>de partager, à travers la deuxième interconnexion <b>20</b> (qui constitue un réseau secondaire pour la mise en oeuvre d'un mécanisme hors-bande pour la gestion de première interconnexion <b>10),</b> l'information d'occurrence de cette panne ;</li><li>de sélectionner dans la liste de solutions de repli celle qui dégrade le moins les performances de l'infrastructure informatique ;<!-- EPO <DP n="12"> --></li><li>d'appliquer cette solution de repli;</li><li>de supprimer cette solution de la liste des solutions de repli possibles ; et</li><li>de réinitialiser la première interconnexion <b>10.</b></li></ul></p><p id="p0052" num="0052">Pour l'initialisation de la première interconnexion <b>10,</b> chacune des deux premières interfaces de connexion <b>11, 21</b> est contrôlée (c.à.d. pilotée)
<ul><li>par le processeur <b>12, 22</b> conformément au programme informatique <b>17, 27.</b> Ce contrôle s'effectue à travers le lien QPI <b>16, 26</b> qui relie le processeur <b>12, 22</b> à la première interface de connexion <b>11, 21</b> correspondante ; et</li><li>par la deuxième interface de connexion <b>13, 23,</b> conformément, à la procédure <b>19, 29.</b> Ce contrôle s'effectue à travers le canal à faible débit <b>14, 24.</b></li></ul></p><p id="p0053" num="0053">Pour simplifier la présentation de cet algorithme distribué, en référence à la <figref idrefs="f0002">figure 2</figref>, la carte <b>2</b> de circuit imprimé est considérée dans la suite comme étant la carte de circuit imprimé réceptrice dans la première interconnexion <b>10.</b> La carte <b>1</b> de circuit imprimé est considérée comme étant la partie émettrice dans cette première interconnexion <b>10.</b> Il s'ensuit qu'à l'occurrence d'une erreur sur cette première interconnexion <b>10,</b> c'est dans le registre <b>28</b> de la carte <b>2</b> de circuit imprimé que cette erreur est notée.</p><p id="p0054" num="0054">Dans une première étape de synchronisation <b>(E0</b> sur la <figref idrefs="f0002">figure 2</figref>), le processeur <b>12</b> attend que la deuxième interface de connexion <b>13</b> locale écrive une valeur prédéfinie dans le registre <b>18</b> local (par exemple, mettre la valeur un dans le registre <b>18).</b> Cette étape vise à ce que les programmes informatique <b>17</b> et <b>27</b> des cartes <b>1</b> et <b>2</b> de circuit imprimé interconnectées par la première interconnexion <b>10</b> arrivent à un point de synchronisation. En effet, étant communicantes à travers la deuxième interface de connexion <b>20,</b> les deuxièmes interfaces de connexion <b>13</b> et <b>23</b> conduisent les deux processeurs <b>17</b> et <b>27</b> à un point de synchronisation en fonction des valeurs qu'elles écrivent dans, respectivement, le registre <b>18</b> et le registre <b>28.</b></p><p id="p0055" num="0055">Chacun des deux processeurs <b>12</b> et <b>22</b> prépare ensuite l'initialisation (étape <b>E1</b> sur la <figref idrefs="f0002">figure 2</figref>) des liens locaux de la première interconnexion <b>10</b><!-- EPO <DP n="13"> --> conformément aux instructions des programmes informatiques <b>17</b> et <b>27</b> respectifs.</p><p id="p0056" num="0056">Subséquemment, l'initialisation des liens locaux de la première interconnexion <b>10</b> est effectuée (étape <b>E2</b> sur la <figref idrefs="f0002">figure 2</figref>) en exécutant, par les processeurs <b>12</b> et <b>22,</b> respectivement, des instructions des programmes informatique <b>17</b> et <b>27.</b></p><p id="p0057" num="0057">Autrement dit, le processeur <b>12, 22</b> de chaque carte <b>1, 2</b> de circuit imprimé essaie d'initialiser (étape <b>E2</b> sur la <figref idrefs="f0002">figure 2</figref>) les liens locaux de la première interconnexion <b>10.</b> Ainsi, à l'issue de l'étape <b>E2</b> et dès l'occurrence d'une panne sur la première interconnexion <b>10,</b> la valeur du registre <b>28</b> de la carte <b>2</b> de circuit imprimé réceptrice est égale à une valeur indiquant la présence d'une panne.</p><p id="p0058" num="0058">Suite à l'étape d'initialisation <b>E2,</b> le processeur <b>12, 22</b> de chaque carte <b>1, 2</b> de circuit imprimé lit le registre <b>18, 28</b> local des liens de la première interconnexion <b>10</b> (étape <b>E3</b> sur la <figref idrefs="f0002">Figure 2</figref>) pour y voir s'il y a des liens en panne.</p><p id="p0059" num="0059">Ainsi, en fonction de la valeur lue du registre (test <b>T0</b> exécuté localement par le processeur), deux suites sont possibles dans l'algorithme distribué.</p><p id="p0060" num="0060">Si aucune erreur n'est détectée localement (chaque processeur n'ayant connaissance que des erreurs locales à sa carte de circuit imprimé) dans les liens de la première interconnexion <b>10,</b> l'initialisation de ces liens est considérée comme étant réussie et se termine (étape <b>E9),</b> à condition que la solution de repli sélectionnée soit déjà appliquée (test <b>T5).</b> Si la solution de repli sélectionnée est à appliquer pour la première fois (Test <b>T5),</b> alors un renvoi vers l'étape <b>E4</b> (qui sera présentée ci-dessous) est effectué.</p><p id="p0061" num="0061">En présence d'un lien en panne de la première interconnexion <b>10</b> local à une carte <b>1, 2</b> de circuit imprimé (valeur du registre local étant égale à un), le processeur <b>12, 22</b> correspondant vérifie (test <b>T1</b> sur la <figref idrefs="f0002">figure 2</figref>) que la solution de repli choisie n'a déjà pas été appliquée (étape <b>E7</b> sur la <figref idrefs="f0002">figure 2</figref>) à ce lien en panne de la première interconnexion <b>10</b> (par exemple, vérifier que la division par deux de la largeur du lien de la première interconnexion <b>10</b> ne lui est déjà pas été appliquée).<!-- EPO <DP n="14"> --></p><p id="p0062" num="0062">Autrement dit, le test <b>T1</b> permet de vérifier si la solution de repli choisie sera appliquée pour la première fois au lien en panne de la première interconnexion <b>10.</b></p><p id="p0063" num="0063">Si c'est le cas, c'est-à-dire que la solution de repli choisie n'a déjà pas été appliquée sur le lien en panne de la première interconnexion, alors le processeur <b>12, 22</b> local vérifie (test <b>T3</b> sur la <figref idrefs="f0002">figure 2</figref>) que l'application à ce lien de la solution de repli choisie est autorisée.</p><p id="p0064" num="0064">Si l'application de la solution de repli choisie est autorisée, alors le processeur <b>12, 22</b> transmet (étape <b>E4</b> sur la <figref idrefs="f0002">figure 2</figref>) l'information des liens défaillants (notamment, la valeur des registres) à la deuxième interface de connexion <b>13, 23</b> locale.</p><p id="p0065" num="0065">A l'étape suivante <b>E5,</b> chacune des deuxièmes interfaces de connexion <b>13, 23</b> fait la synthèse de l'état des liens de la première interconnexion <b>10</b> et transmet cette synthèse au processeur <b>12 22</b> local. Pour cela, les deuxièmes interfaces de connexion
<ul><li>communiquent entre eux la valeur des registres <b>18, 28</b> de leur carte de circuit imprimé respective à travers la deuxième interface d'interconnexion <b>20</b> (ainsi, à l'occurrence d'une panne, le registre <b>18</b> de la carte <b>1</b> de circuit imprimé émettrice reçoit la même valeur indiquant la présence d'une erreur par l'intermédiaire de la deuxième interface de connexion <b>13) ;</b></li><li>font la synthèse des erreurs, et la transmette à leur processeur local à travers le registre local.</li></ul></p><p id="p0066" num="0066">Autrement dit, les deuxièmes interfaces de connexion <b>13</b> et <b>23</b> partagent (étape <b>E5),</b> à travers la deuxième interconnexion <b>20,</b> toute occurrence de panne dans la première interconnexion <b>10.</b></p><p id="p0067" num="0067">Avantageusement, la synthèse des erreurs transmise aux processeurs <b>12, 22</b> permet à chacun des processeurs <b>12, 22</b> de connaitre les erreurs vues à l'autre bout de ses liens locaux.</p><p id="p0068" num="0068">Un test <b>T4,</b> exécuté par les deuxièmes interfaces de connexion <b>13</b> et <b>23,</b> vérifie si aucun lien de la première interconnexion <b>10</b> n'est en panne (c.à.d.<!-- EPO <DP n="15"> --> vérifie globalement qu'il n'y a pas d'erreur). Si c'est le cas, alors l'initialisation des liens des premières interconnexions <b>10</b> est considérée comme étant réussie (étape <b>E9</b> sur la <figref idrefs="f0002">figure 2</figref>).</p><p id="p0069" num="0069">Sinon, c'est-à-dire en présence d'un lien en panne de la première interconnexion <b>10,</b> une nouvelle étape de synchronisation <b>(E6</b> sur la <figref idrefs="f0002">figure 2</figref>) dans laquelle chacun des processeurs <b>12, 22</b> se met en attente sur un point de synchronisation avec la deuxième interface de connexion <b>13, 23</b> locale de sa carte <b>1, 2</b> de circuit imprimé à travers le registre <b>28</b> local. En effet, le processeur <b>12, 22</b> attend à ce que la deuxième interface de connexion <b>23</b> locale écrive dans le registre <b>28</b> local une valeur particulière marquant le point de synchronisation (par exemple, la valeur quatre).</p><p id="p0070" num="0070">Dès que le registre <b>18, 28</b> local vaut la valeur quatre, la solution de repli choisie est appliquée (étape <b>E7</b> de la <figref idrefs="f0002">figure 2</figref>). C'est-à-dire, après une étape de synchronisation <b>(E6</b> dans la <figref idrefs="f0002">Figure 2</figref>), chacun des processeurs <b>12, 22</b> reprogramme (étape <b>E7</b> sur la <figref idrefs="f0002">Figure 2</figref>) les liens de la première interconnexion <b>10</b> dans lesquels il a vu une erreur ou pour lesquels la deuxième interface de connexion <b>13, 23</b> locale lui a signalé une erreur.</p><p id="p0071" num="0071">Comme indiqué sur la <figref idrefs="f0002">figure 2</figref>, la fin de cette étape <b>E7</b> renvoie à l'étape <b>E2</b> d'initialisation. L'initialisation reprend sans pouvoir à nouveau réappliquer la même solution de repli qui vient d'être appliquée. Autrement dit, en présence d'une erreur, l'initialisation des liens de la première interconnexion échoue et se termine parce que la solution de repli a déjà été effectuée (test <b>T1</b>) à l'étape <b>E7,</b> d'où l'étape <b>E8</b> indiquant l'arrêt de la procédure d'initialisation des liens de la première interconnexion <b>10.</b> De même, lorsque la solution de replie choisie n'est pas autorisée, cette étape <b>E8</b> est aussi appelée.</p><p id="p0072" num="0072">Avantageusement, la communication des informations nécessaires à l'algorithme entre deux côtés d'un lien de la première interconnexion <b>10</b> est réalisée par un mécanisme « out-of-band », mettant en oeuvre la deuxième interconnexion <b>20.</b> Cette deuxième interconnexion <b>20,</b> en l'occurrence une interconnexion Ethernet des deuxièmes interfaces de connexion <b>13</b> et <b>23,</b> constitue un autre canal de communication que la première interconnexion <b>10</b> des premières interfaces de connexion <b>11</b> et <b>21.</b> Avantageusement, ce mécanisme est plus simple et plus robuste qu'un mécanisme « inband »<!-- EPO <DP n="16"> --> passant par la première interconnexion <b>10</b> des premières interfaces de connexion <b>11</b> et <b>21.</b></p><p id="p0073" num="0073">Avantageusement, les différents modes de réalisations présentés ci-dessus permettent la communication entre deux processus distribués malgré l'occurrence d'une panne sur leur interconnexion.</p><p id="p0074" num="0074">Avantageusement, lorsqu'une panne est détectée sur un lien de la première interconnexion <b>10</b> et est mentionnée dans le registre <b>18, 28,</b> l'algorithme distribué décrit ci-dessus permet d'initialiser la première interconnexion <b>10</b> malgré la panne qui s'y trouve.</p></description><claims mxw-id="PCLM90459492" lang="FR" load-source="patent-office"><!-- EPO <DP n="17"> --><claim id="c-fr-0001" num="0001"><claim-text>Méthode de gestion d'une première interconnexion (10) entre une première carte (1) de circuit imprimé et une deuxième carte (2) de circuit imprimé dans une infrastructure informatique, ladite première interconnexion incluant une pluralité de liens d'interconnexion, ladite première carte (1) de circuit imprimé et ladite deuxième carte (2) de circuit imprimé étant en outre interconnectées par une deuxième interconnexion (20), chacune de la première et de la deuxième carte (1,2) de circuit imprimé incluant
<claim-text>- une première interface de connexion (11, 21) configurée pour gérer la première interconnexion (10) ;</claim-text>
<claim-text>- une deuxième interface de connexion (13, 23) configurée pour gérer la deuxième interconnexion (20) ;</claim-text>
<claim-text>- un processeur (12, 22) configuré pour exécuter des tâches prédéfinies ;</claim-text>
cette méthode comprenant les étapes suivantes
<claim-text>- détection de l'occurrence d'une panne dans un lien de la première interconnexion (10) par la première interface de connexion (11) de la première carte (1) de circuit imprimé ou par la première interface de connexion (21) de la deuxième carte (2) de circuit imprimé ;</claim-text>
<claim-text>- partage, à travers la deuxième interconnexion (2), entre la première carte (1) de circuit imprimé et la deuxième carte (2) de circuit imprimé de l'information d'occurrence de la panne dans un lien de la première interconnexion (10);</claim-text>
<claim-text>- sélection, par la deuxième interface de connexion (13) de la première carte de circuit imprimé et par la deuxième interface de connexion (23) de la deuxième carte de circuit imprimé, d'une solution de repli parmi une liste prédéfinie de solutions de repli en réponse à ladite panne;</claim-text>
<claim-text>- application, par le processeur de la première carte (1) de circuit imprimé, de la solution de repli sélectionnée à la première interconnexion (10) ;</claim-text>
<claim-text>- application, par le processeur de la deuxième carte (1) de circuit imprimé de la solution de repli sélectionnée à la première interconnexion (10);<!-- EPO <DP n="18"> --></claim-text>
<claim-text>- suppression de la solution de repli appliquée de la liste prédéfinie de solutions de repli ;</claim-text>
<claim-text>- réinitialisation la première interconnexion (10).</claim-text></claim-text></claim><claim id="c-fr-0002" num="0002"><claim-text>Méthode selon la revendication 1, comprenant en outre une étape de synchronisation de l'étape d'application de la solution de repli par le processeur (12) de la première carte (1) de circuit imprimé et l'étape d'application de la solution de repli par le processeur (22) de la deuxième carte (2) de circuit imprimé.</claim-text></claim><claim id="c-fr-0003" num="0003"><claim-text>Méthode selon la revendication 1 ou 2, dans laquelle la liste prédéfinie de solutions de repli comprend
<claim-text>- la réduction de la largeur du lien en panne de la première interconnexion (10), sans redémarrage de l'infrastructure informatique;</claim-text>
<claim-text>- la réduction de la vitesse de transfert du lien en panne de la première interconnexion (10), en redémarrant l'infrastructure informatique;</claim-text>
<claim-text>- la réduction de la vitesse de transfert et de la largeur du lien en panne de la première interconnexion (10), en redémarrant l'infrastructure informatique;</claim-text>
<claim-text>- l'exclusion du lien redondant en panne, en redémarrant l'infrastructure informatique ;</claim-text>
<claim-text>- l'exclusion des deux premières interfaces de connexion (11, 21) reliées entre elles par un lien non-redondant en panne de la première interconnexion (10), en redémarrant l'infrastructure informatique.</claim-text></claim-text></claim><claim id="c-fr-0004" num="0004"><claim-text>Méthode selon l'une quelconque des revendications précédentes, comprenant en outre une étape de communication entre le processeur (12, 22) et la deuxième interface de connexion (13, 23) d'une même carte (1, 2) de circuit imprimé à travers un registre (18, 28) compris dans la première interface de connexion (11, 21) de cette carte (1, 2) de circuit imprimé, ladite carte (1, 2) de circuit imprimé étant la première carte (1) ou la deuxième carte (2) de circuit imprimé.<!-- EPO <DP n="19"> --></claim-text></claim><claim id="c-fr-0005" num="0005"><claim-text>Méthode selon l'une quelconque des revendications précédentes, dans laquelle la deuxième interconnexion est comprise dans un réseau d'interconnexion Ethernet.</claim-text></claim><claim id="c-fr-0006" num="0006"><claim-text>Une carte (1) de circuit imprimé comprenant
<claim-text>- une première interface de connexion (11) configurée pour gérer une première interconnexion (10) avec cette carte (1) de circuit imprimé, ladite première interconnexion (10) incluant une pluralité de liens d'interconnexion ;</claim-text>
<claim-text>- une deuxième interface de connexion (13) configurée pour gérer une deuxième interconnexion (20) avec cette carte (1) de circuit imprimé ;</claim-text>
<claim-text>- un processeur (12) configuré pour exécuter des tâches prédéfinies ;</claim-text>
<claim-text>- la première interface de connexion (11) étant en outre configurée pour détecter l'occurrence d'une panne dans un lien de la première interconnexion (10) ;</claim-text>
<claim-text>- la deuxième interface de connexion étant en outre configurée
<claim-text>o pour partager, à travers la deuxième interconnexion, l'information d'occurrence de la panne dans un lien de la première interconnexion;</claim-text>
<claim-text>o pour sélectionner une solution de repli parmi une liste prédéfinie de solutions de repli en réponse à ladite panne;</claim-text>
<claim-text>o pour supprimer la solution de repli sélectionnée une fois appliquée de la liste prédéfinie de solutions de repli ;</claim-text></claim-text>
<claim-text>- le processeur étant en outre configuré
<claim-text>o pour appliquer la solution de repli sélectionnée à la première interconnexion;</claim-text>
<claim-text>o pour réinitialiser la première interconnexion.</claim-text></claim-text></claim-text></claim><claim id="c-fr-0007" num="0007"><claim-text>Carte (1) de circuit imprimé selon la revendication précédente, dans laquelle la deuxième interface de connexion (13) et le processeur (12) communiquent à travers un registre (18) compris dans la première interface de connexion (11).</claim-text></claim><claim id="c-fr-0008" num="0008"><claim-text>Carte (1) de circuit imprimé selon la revendication précédente, dans laquelle, pour réinitialiser la première interconnexion (10), le processeur (12) est configuré pour attendre que la deuxième<!-- EPO <DP n="20"> --> interface de connexion (13) écrive une valeur prédéfinie dans le registre (18).</claim-text></claim><claim id="c-fr-0009" num="0009"><claim-text>Infrastructure informatique comprenant une première interconnexion (10) entre une première carte (1) de circuit imprimé et une deuxième carte de circuit imprimé selon la revendication 6.</claim-text></claim></claims><drawings mxw-id="PDW20422217" load-source="patent-office"><!-- EPO <DP n="21"> --><figure id="f0001" num="1"><img id="if0001" file="imgf0001.tif" wi="165" he="119" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="22"> --><figure id="f0002" num="2"><img id="if0002" file="imgf0002.tif" wi="118" he="233" img-content="drawing" img-format="tif"/></figure></drawings><search-report-data><doc-page id="srep0001" file="srep0001.tif" wi="158" he="233" type="tif"/><doc-page id="srep0002" file="srep0002.tif" wi="158" he="233" type="tif"/></search-report-data><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
