Timing Analyzer report for TubesSisdig
Sun Jan 12 15:02:01 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 13. Slow 1200mV 85C Model Setup: 'i_clk'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 24. Slow 1200mV 0C Model Setup: 'i_clk'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 34. Fast 1200mV 0C Model Setup: 'i_clk'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   4.0%      ;
;     Processor 4            ;   3.7%      ;
;     Processors 5-14        ;   2.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 102.12 MHz ; 102.12 MHz      ; i_clk                                            ;      ;
; 184.37 MHz ; 184.37 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -15.054 ; -311.870      ;
; i_clk                                            ; -8.792  ; -2294.323     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.452 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.761 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -843.932      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -101.116      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -15.054 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.313     ; 15.732     ;
; -14.979 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.658     ;
; -14.950 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.313     ; 15.628     ;
; -14.886 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 15.569     ;
; -14.875 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.554     ;
; -14.811 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 15.495     ;
; -14.780 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.459     ;
; -14.676 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.355     ;
; -14.612 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 15.296     ;
; -14.515 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.194     ;
; -14.411 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 15.090     ;
; -14.347 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 15.031     ;
; -14.256 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.408     ;
; -14.251 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 14.930     ;
; -14.195 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.347     ;
; -14.152 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.304     ;
; -14.147 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.312     ; 14.826     ;
; -14.120 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.272     ;
; -14.091 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.243     ;
; -14.088 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.166      ; 15.245     ;
; -14.083 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 14.767     ;
; -14.027 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.166      ; 15.184     ;
; -14.016 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.161      ; 15.168     ;
; -13.952 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.166      ; 15.109     ;
; -13.682 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.311     ; 14.362     ;
; -13.607 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 14.288     ;
; -13.408 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 14.089     ;
; -13.143 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 13.824     ;
; -12.884 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 14.038     ;
; -12.879 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 13.560     ;
; -12.823 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 13.977     ;
; -12.748 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 13.902     ;
; -10.746 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.311     ; 11.426     ;
; -10.577 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 11.258     ;
; -10.531 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 11.212     ;
; -10.343 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 11.024     ;
; -9.899  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 11.053     ;
; -9.883  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 11.037     ;
; -9.851  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.163      ; 11.005     ;
; -9.821  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 10.502     ;
; -8.881  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.335     ; 9.537      ;
; -8.706  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 9.363      ;
; -8.628  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 9.285      ;
; -8.363  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 9.020      ;
; -8.104  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 9.234      ;
; -8.099  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 8.756      ;
; -8.043  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 9.173      ;
; -7.968  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 9.098      ;
; -5.242  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.335     ; 5.898      ;
; -5.073  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 5.730      ;
; -5.027  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 5.684      ;
; -4.839  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.334     ; 5.496      ;
; -4.424  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.346      ;
; -4.411  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.331      ;
; -4.406  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.325      ;
; -4.398  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.317      ;
; -4.395  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 5.525      ;
; -4.379  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 5.509      ;
; -4.347  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.139      ; 5.477      ;
; -4.344  ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.264      ;
; -4.308  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.227      ;
; -4.307  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.226      ;
; -4.306  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.225      ;
; -4.306  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.225      ;
; -4.306  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.225      ;
; -4.305  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.224      ;
; -4.304  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.223      ;
; -4.263  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.184      ;
; -4.255  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.176      ;
; -4.235  ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.155      ;
; -4.217  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.137      ;
; -4.215  ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.137      ;
; -4.206  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.127      ;
; -4.204  ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.126      ;
; -4.204  ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.124      ;
; -4.203  ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.123      ;
; -4.201  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.123      ;
; -4.200  ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 5.122      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.192  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.110      ;
; -4.188  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.078     ; 5.111      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.184  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.102      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
; -4.167  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.087      ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.792 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.165     ;
; -8.763 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.308      ; 10.119     ;
; -8.732 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.122     ;
; -8.730 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.322      ; 10.100     ;
; -8.708 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.098     ;
; -8.703 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.093     ;
; -8.703 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.076     ;
; -8.701 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.091     ;
; -8.698 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.287      ; 10.033     ;
; -8.696 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.086     ;
; -8.694 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.084     ;
; -8.694 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.084     ;
; -8.679 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.052     ;
; -8.674 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.047     ;
; -8.672 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.045     ;
; -8.670 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.057     ;
; -8.669 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 10.059     ;
; -8.667 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.040     ;
; -8.665 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.038     ;
; -8.665 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.038     ;
; -8.646 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.033     ;
; -8.641 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.028     ;
; -8.640 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 10.013     ;
; -8.639 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.026     ;
; -8.638 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.990      ;
; -8.634 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.021     ;
; -8.632 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.019     ;
; -8.632 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 10.019     ;
; -8.630 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.295      ; 9.973      ;
; -8.628 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.313      ; 9.989      ;
; -8.614 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.966      ;
; -8.609 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.961      ;
; -8.607 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.994      ;
; -8.607 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.959      ;
; -8.602 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.954      ;
; -8.600 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.952      ;
; -8.600 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.952      ;
; -8.580 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.309      ; 9.937      ;
; -8.575 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.927      ;
; -8.570 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.930      ;
; -8.568 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.946      ;
; -8.546 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.906      ;
; -8.544 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.922      ;
; -8.541 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.901      ;
; -8.539 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.899      ;
; -8.539 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.917      ;
; -8.537 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.915      ;
; -8.534 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.894      ;
; -8.532 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.892      ;
; -8.532 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.892      ;
; -8.532 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.910      ;
; -8.530 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.908      ;
; -8.530 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.908      ;
; -8.520 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.894      ;
; -8.507 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.867      ;
; -8.505 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.883      ;
; -8.496 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.870      ;
; -8.491 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.865      ;
; -8.489 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.863      ;
; -8.485 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 9.875      ;
; -8.484 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.858      ;
; -8.482 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.856      ;
; -8.482 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.856      ;
; -8.463 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 9.853      ;
; -8.457 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.831      ;
; -8.456 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 9.829      ;
; -8.447 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 9.837      ;
; -8.447 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 9.837      ;
; -8.434 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 9.807      ;
; -8.427 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.342      ; 9.817      ;
; -8.423 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.810      ;
; -8.418 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 9.791      ;
; -8.418 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 9.791      ;
; -8.401 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.788      ;
; -8.398 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.325      ; 9.771      ;
; -8.391 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.743      ;
; -8.385 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.772      ;
; -8.385 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.772      ;
; -8.369 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.721      ;
; -8.365 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.339      ; 9.752      ;
; -8.356 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.321      ; 9.725      ;
; -8.353 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.705      ;
; -8.353 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.705      ;
; -8.333 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.304      ; 9.685      ;
; -8.323 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.683      ;
; -8.321 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.699      ;
; -8.301 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.661      ;
; -8.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.677      ;
; -8.296 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.338      ; 9.682      ;
; -8.285 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.645      ;
; -8.285 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.645      ;
; -8.283 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.661      ;
; -8.283 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.661      ;
; -8.273 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.326      ; 9.647      ;
; -8.272 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.338      ; 9.658      ;
; -8.267 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.338      ; 9.653      ;
; -8.265 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.312      ; 9.625      ;
; -8.265 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.338      ; 9.651      ;
; -8.263 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.330      ; 9.641      ;
; -8.260 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.338      ; 9.646      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.758      ;
; 0.500 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]         ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.793      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]         ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.514 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.807      ;
; 0.517 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.810      ;
; 0.521 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.814      ;
; 0.523 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.816      ;
; 0.527 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.820      ;
; 0.557 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.849      ;
; 0.557 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.849      ;
; 0.558 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.506      ; 1.318      ;
; 0.558 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.850      ;
; 0.592 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.494      ; 1.340      ;
; 0.641 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.937      ;
; 0.653 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.575      ; 1.440      ;
; 0.662 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.575      ; 1.449      ;
; 0.683 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.484      ; 1.421      ;
; 0.698 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.991      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.994      ;
; 0.714 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.484      ; 1.452      ;
; 0.723 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.017      ;
; 0.725 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.018      ;
; 0.739 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.103      ; 1.054      ;
; 0.741 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.041      ;
; 0.750 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.480      ; 1.484      ;
; 0.751 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.044      ;
; 0.751 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.044      ;
; 0.752 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.752 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[6]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.049      ;
; 0.758 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.484      ; 1.496      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]    ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.761 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.059      ;
; 0.827 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.119      ;
; 0.843 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.135      ;
; 0.894 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.033      ;
; 0.897 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.036      ;
; 0.899 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.038      ;
; 0.922 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.061      ;
; 0.922 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.215      ;
; 0.925 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.064      ;
; 1.047 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.186      ;
; 1.052 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.191      ;
; 1.073 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.366      ;
; 1.092 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.231      ;
; 1.094 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.233      ;
; 1.096 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.235      ;
; 1.098 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.237      ;
; 1.116 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.429      ;
; 1.139 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.103     ; 1.278      ;
; 1.152 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.104     ; 1.290      ;
; 1.156 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.579     ; 0.819      ;
; 1.156 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.579     ; 0.819      ;
; 1.156 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.579     ; 0.819      ;
; 1.157 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.579     ; 0.820      ;
; 1.158 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.579     ; 0.821      ;
; 1.168 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.591     ; 0.819      ;
; 1.169 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.591     ; 0.820      ;
; 1.245 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.101     ; 1.386      ;
; 1.246 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 109.77 MHz ; 109.77 MHz      ; i_clk                                            ;      ;
; 196.81 MHz ; 196.81 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -13.846 ; -283.136      ;
; i_clk                                            ; -8.110  ; -2101.448     ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.401 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.705 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -4.000 ; -843.178      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -101.116      ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                              ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -13.846 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 14.529     ;
; -13.765 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 14.448     ;
; -13.754 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 14.438     ;
; -13.673 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 14.357     ;
; -13.652 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 14.337     ;
; -13.560 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.306     ; 14.246     ;
; -13.541 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 14.225     ;
; -13.460 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 14.144     ;
; -13.347 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.306     ; 14.033     ;
; -13.283 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 13.967     ;
; -13.202 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 13.886     ;
; -13.089 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.306     ; 13.775     ;
; -12.983 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 13.668     ;
; -12.946 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 14.074     ;
; -12.932 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 14.060     ;
; -12.912 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 14.040     ;
; -12.902 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.307     ; 13.587     ;
; -12.865 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 13.993     ;
; -12.851 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 13.979     ;
; -12.831 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.136      ; 13.959     ;
; -12.789 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.305     ; 13.476     ;
; -12.752 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.138      ; 13.882     ;
; -12.738 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.138      ; 13.868     ;
; -12.718 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.138      ; 13.848     ;
; -12.620 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 13.302     ;
; -12.528 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 13.211     ;
; -12.315 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 12.998     ;
; -12.057 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 12.740     ;
; -11.757 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 12.441     ;
; -11.720 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 12.847     ;
; -11.706 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 12.833     ;
; -11.686 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 12.813     ;
; -9.873  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.310     ; 10.555     ;
; -9.685  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 10.368     ;
; -9.661  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 10.344     ;
; -9.484  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.309     ; 10.167     ;
; -9.057  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 10.184     ;
; -9.047  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 10.174     ;
; -9.033  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.135      ; 10.160     ;
; -8.990  ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.308     ; 9.674      ;
; -8.225  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.329     ; 8.888      ;
; -8.081  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 8.745      ;
; -7.973  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 8.637      ;
; -7.715  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 8.379      ;
; -7.415  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.327     ; 8.080      ;
; -7.378  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 8.486      ;
; -7.364  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 8.472      ;
; -7.344  ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 8.452      ;
; -4.871  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.329     ; 5.534      ;
; -4.683  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 5.347      ;
; -4.659  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 5.323      ;
; -4.482  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.328     ; 5.146      ;
; -4.081  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.009      ;
; -4.078  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.070     ; 5.010      ;
; -4.078  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.006      ;
; -4.055  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 5.163      ;
; -4.045  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 5.153      ;
; -4.034  ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.963      ;
; -4.031  ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.116      ; 5.139      ;
; -4.025  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.954      ;
; -3.986  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.914      ;
; -3.985  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.913      ;
; -3.985  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.913      ;
; -3.984  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.912      ;
; -3.984  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.912      ;
; -3.983  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.911      ;
; -3.982  ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.910      ;
; -3.927  ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.856      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.872  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.799      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.869  ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.075     ; 4.796      ;
; -3.864  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.070     ; 4.796      ;
; -3.863  ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.070     ; 4.795      ;
; -3.862  ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.070     ; 4.794      ;
; -3.852  ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.781      ;
; -3.850  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.780      ;
; -3.850  ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.069     ; 4.783      ;
; -3.850  ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.779      ;
; -3.848  ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 4.777      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
; -3.847  ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 4.775      ;
+---------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.110 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.284      ; 9.433      ;
; -8.060 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.271      ; 9.370      ;
; -8.060 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.398      ;
; -8.042 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 9.364      ;
; -8.032 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.370      ;
; -8.030 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.368      ;
; -8.026 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.364      ;
; -8.021 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.359      ;
; -8.021 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.359      ;
; -8.020 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.358      ;
; -8.010 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.335      ;
; -7.997 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.335      ;
; -7.992 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.329      ;
; -7.982 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.307      ;
; -7.980 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.305      ;
; -7.976 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.301      ;
; -7.971 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.296      ;
; -7.971 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.296      ;
; -7.970 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.295      ;
; -7.964 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.301      ;
; -7.962 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.299      ;
; -7.958 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.295      ;
; -7.953 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.290      ;
; -7.953 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.290      ;
; -7.952 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.289      ;
; -7.947 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.272      ;
; -7.929 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.266      ;
; -7.923 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.251      ; 9.213      ;
; -7.873 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.178      ;
; -7.856 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.261      ; 9.156      ;
; -7.853 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 9.167      ;
; -7.845 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.150      ;
; -7.843 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.148      ;
; -7.839 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.144      ;
; -7.834 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.139      ;
; -7.834 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.139      ;
; -7.833 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.138      ;
; -7.810 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 9.115      ;
; -7.806 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.274      ; 9.119      ;
; -7.806 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.121      ;
; -7.803 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.132      ;
; -7.801 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.139      ;
; -7.778 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.093      ;
; -7.776 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.091      ;
; -7.775 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.104      ;
; -7.774 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.112      ;
; -7.773 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.102      ;
; -7.772 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.087      ;
; -7.769 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.098      ;
; -7.767 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.082      ;
; -7.767 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.082      ;
; -7.766 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.081      ;
; -7.765 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.103      ;
; -7.764 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.093      ;
; -7.764 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.093      ;
; -7.763 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.101      ;
; -7.763 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.092      ;
; -7.756 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.084      ;
; -7.751 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.076      ;
; -7.745 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.299      ; 9.083      ;
; -7.743 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 9.058      ;
; -7.740 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 9.069      ;
; -7.733 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.070      ;
; -7.728 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.056      ;
; -7.726 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.054      ;
; -7.724 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.049      ;
; -7.722 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.050      ;
; -7.717 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.045      ;
; -7.717 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.045      ;
; -7.716 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.044      ;
; -7.715 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.040      ;
; -7.713 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.038      ;
; -7.706 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.043      ;
; -7.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.283      ; 9.026      ;
; -7.697 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.034      ;
; -7.695 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.286      ; 9.020      ;
; -7.695 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.032      ;
; -7.693 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 9.021      ;
; -7.677 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 9.014      ;
; -7.654 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.991      ;
; -7.626 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.963      ;
; -7.624 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.961      ;
; -7.620 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.957      ;
; -7.615 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.952      ;
; -7.615 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.952      ;
; -7.614 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 8.919      ;
; -7.614 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.951      ;
; -7.591 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.298      ; 8.928      ;
; -7.587 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 8.892      ;
; -7.578 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 8.883      ;
; -7.576 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 8.881      ;
; -7.558 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.266      ; 8.863      ;
; -7.547 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 8.862      ;
; -7.544 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 8.873      ;
; -7.538 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a12~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.273      ; 8.850      ;
; -7.521 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.275      ; 8.835      ;
; -7.520 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 8.835      ;
; -7.517 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.290      ; 8.846      ;
; -7.511 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 8.826      ;
; -7.509 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0  ; i_clk        ; i_clk       ; 1.000        ; 0.276      ; 8.824      ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                             ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.684      ;
; 0.469 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]         ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.737      ;
; 0.471 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]         ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.739      ;
; 0.473 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.741      ;
; 0.475 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.743      ;
; 0.479 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.747      ;
; 0.488 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.756      ;
; 0.493 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.760      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.783      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.783      ;
; 0.516 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.783      ;
; 0.531 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.445      ; 1.206      ;
; 0.550 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.436      ; 1.216      ;
; 0.579 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.315      ;
; 0.594 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.330      ;
; 0.598 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.865      ;
; 0.601 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.869      ;
; 0.626 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.893      ;
; 0.633 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.292      ;
; 0.645 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.912      ;
; 0.647 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.915      ;
; 0.650 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.309      ;
; 0.666 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.934      ;
; 0.668 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                               ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.935      ;
; 0.680 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.416      ;
; 0.680 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.416      ;
; 0.686 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.093      ; 0.974      ;
; 0.686 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.972      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.973      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.428      ; 1.349      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.977      ;
; 0.692 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.978      ;
; 0.693 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.979      ;
; 0.695 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.431      ;
; 0.699 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.542      ; 1.437      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.968      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.968      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.429      ; 1.361      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[29]                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.074      ; 0.973      ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.705 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.980      ;
; 0.766 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.033      ;
; 0.784 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.051      ;
; 0.828 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.930      ;
; 0.831 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.933      ;
; 0.833 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.935      ;
; 0.852 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.954      ;
; 0.853 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.121      ;
; 0.855 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 0.957      ;
; 0.954 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.222      ;
; 0.994 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.096      ;
; 0.995 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.097      ;
; 1.018 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.120      ;
; 1.020 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.122      ;
; 1.025 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.127      ;
; 1.027 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.129      ;
; 1.027 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.123     ; 1.143      ;
; 1.042 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.309      ;
; 1.045 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.314      ;
; 1.048 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.124     ; 1.149      ;
; 1.107 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.573     ; 0.759      ;
; 1.107 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.573     ; 0.759      ;
; 1.107 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.573     ; 0.759      ;
; 1.108 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.573     ; 0.760      ;
; 1.110 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.574     ; 0.761      ;
; 1.115 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.581     ; 0.759      ;
; 1.116 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.582     ; 0.759      ;
; 1.119 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.392      ;
; 1.126 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.396      ;
; 1.140 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.408      ;
; 1.141 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.121     ; 1.245      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -5.891 ; -95.284       ;
; i_clk                                            ; -3.308 ; -755.533      ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.186 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.303 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -490.459      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -68.000       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.891 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 6.715      ;
; -5.862 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.687      ;
; -5.837 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 6.661      ;
; -5.818 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.150     ; 6.645      ;
; -5.808 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.633      ;
; -5.789 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.614      ;
; -5.789 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.149     ; 6.617      ;
; -5.735 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.560      ;
; -5.716 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.149     ; 6.544      ;
; -5.690 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.515      ;
; -5.636 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 6.461      ;
; -5.617 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.149     ; 6.445      ;
; -5.613 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.630      ;
; -5.592 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.151     ; 6.418      ;
; -5.572 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.589      ;
; -5.562 ; uart:uart_module|uart_rx:u_RX|img_dout[13] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.579      ;
; -5.559 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.576      ;
; -5.540 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.043      ; 6.560      ;
; -5.538 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.151     ; 6.364      ;
; -5.519 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.148     ; 6.348      ;
; -5.518 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.535      ;
; -5.508 ; uart:uart_module|uart_rx:u_RX|img_dout[15] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.040      ; 6.525      ;
; -5.499 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.043      ; 6.519      ;
; -5.489 ; uart:uart_module|uart_rx:u_RX|img_dout[14] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.043      ; 6.509      ;
; -5.333 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.154     ; 6.156      ;
; -5.304 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 6.128      ;
; -5.231 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 6.055      ;
; -5.132 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 5.956      ;
; -5.055 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 6.071      ;
; -5.034 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 5.859      ;
; -5.014 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 6.030      ;
; -5.004 ; uart:uart_module|uart_rx:u_RX|img_dout[12] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 6.020      ;
; -4.030 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.154     ; 4.853      ;
; -3.995 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 4.819      ;
; -3.905 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 4.729      ;
; -3.806 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.153     ; 4.630      ;
; -3.729 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 4.745      ;
; -3.708 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.152     ; 4.533      ;
; -3.688 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 4.704      ;
; -3.678 ; uart:uart_module|uart_rx:u_RX|img_dout[11] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.039      ; 4.694      ;
; -3.278 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.164     ; 4.091      ;
; -3.253 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 4.067      ;
; -3.085 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 3.899      ;
; -2.985 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 3.799      ;
; -2.905 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 3.911      ;
; -2.884 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.162     ; 3.699      ;
; -2.864 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 3.870      ;
; -2.854 ; uart:uart_module|uart_rx:u_RX|img_dout[10] ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 3.860      ;
; -1.746 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[5]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.164     ; 2.559      ;
; -1.711 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 2.525      ;
; -1.569 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 2.383      ;
; -1.483 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[6]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.163     ; 2.297      ;
; -1.320 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 2.326      ;
; -1.309 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 2.315      ;
; -1.308 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.262      ;
; -1.305 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.255      ;
; -1.303 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.253      ;
; -1.300 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.251      ;
; -1.287 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[2]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.029      ; 2.293      ;
; -1.286 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.236      ;
; -1.285 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.235      ;
; -1.284 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.234      ;
; -1.284 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.234      ;
; -1.284 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.235      ;
; -1.283 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.233      ;
; -1.282 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.232      ;
; -1.281 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.231      ;
; -1.245 ; uart:uart_module|uart_rx:u_RX|img_dout[9]  ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.162     ; 2.060      ;
; -1.237 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.190      ;
; -1.235 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.188      ;
; -1.233 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.184      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.229 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.178      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.227 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.176      ;
; -1.222 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.173      ;
; -1.217 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.171      ;
; -1.216 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.170      ;
; -1.214 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.168      ;
; -1.213 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; sevensegment:sevs_module|counter[20]       ; sevensegment:sevs_module|curr_val[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.162      ;
; -1.213 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.164      ;
; -1.211 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.162      ;
; -1.211 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.160      ;
; -1.211 ; sevensegment:sevs_module|counter[18]       ; sevensegment:sevs_module|curr_val[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.038     ; 2.160      ;
; -1.210 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.164      ;
; -1.209 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.033     ; 2.163      ;
; -1.209 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|curr_val[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.036     ; 2.160      ;
; -1.208 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.158      ;
; -1.208 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|curr_val[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.158      ;
+--------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.308 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.130      ; 4.447      ;
; -3.290 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.140      ; 4.439      ;
; -3.286 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.443      ;
; -3.270 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.423      ;
; -3.264 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.412      ;
; -3.257 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.136      ; 4.402      ;
; -3.249 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.397      ;
; -3.247 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.148      ; 4.404      ;
; -3.246 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.404      ;
; -3.242 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.390      ;
; -3.242 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.408      ;
; -3.241 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.143      ; 4.393      ;
; -3.241 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.389      ;
; -3.239 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.387      ;
; -3.237 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.385      ;
; -3.233 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.381      ;
; -3.232 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.380      ;
; -3.231 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.389      ;
; -3.227 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.393      ;
; -3.226 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.388      ;
; -3.224 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.382      ;
; -3.223 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.381      ;
; -3.221 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.379      ;
; -3.220 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.386      ;
; -3.219 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.377      ;
; -3.219 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.385      ;
; -3.217 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.383      ;
; -3.215 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.373      ;
; -3.215 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.381      ;
; -3.214 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.372      ;
; -3.213 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.367      ;
; -3.211 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.377      ;
; -3.211 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.373      ;
; -3.210 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.376      ;
; -3.204 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.366      ;
; -3.203 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.365      ;
; -3.203 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.369      ;
; -3.201 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.363      ;
; -3.199 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.361      ;
; -3.198 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.352      ;
; -3.197 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.358      ;
; -3.195 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.357      ;
; -3.194 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.356      ;
; -3.191 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.345      ;
; -3.190 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.344      ;
; -3.188 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.342      ;
; -3.188 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.354      ;
; -3.186 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.340      ;
; -3.182 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.336      ;
; -3.182 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[3]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.343      ;
; -3.181 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.335      ;
; -3.181 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.347      ;
; -3.180 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.346      ;
; -3.178 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.344      ;
; -3.176 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.342      ;
; -3.175 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[12] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.336      ;
; -3.174 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[9]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.335      ;
; -3.172 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.338      ;
; -3.172 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.333      ;
; -3.171 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.337      ;
; -3.170 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[7]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.331      ;
; -3.166 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[1]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.327      ;
; -3.165 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[4]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.326      ;
; -3.154 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.302      ;
; -3.144 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.292      ;
; -3.137 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.285      ;
; -3.137 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.285      ;
; -3.136 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.294      ;
; -3.132 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.298      ;
; -3.128 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a5~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.139      ; 4.276      ;
; -3.126 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.284      ;
; -3.123 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.147      ; 4.279      ;
; -3.122 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.288      ;
; -3.119 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.277      ;
; -3.119 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.277      ;
; -3.116 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.278      ;
; -3.115 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.281      ;
; -3.115 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.281      ;
; -3.110 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a3~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.149      ; 4.268      ;
; -3.106 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.272      ;
; -3.106 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.268      ;
; -3.103 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.257      ;
; -3.099 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.261      ;
; -3.099 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.261      ;
; -3.093 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.247      ;
; -3.093 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.259      ;
; -3.091 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.144      ; 4.244      ;
; -3.090 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.153      ; 4.252      ;
; -3.087 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[8]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.248      ;
; -3.086 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.240      ;
; -3.086 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.240      ;
; -3.083 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.249      ;
; -3.079 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[10] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a7~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.156      ; 4.244      ;
; -3.077 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.145      ; 4.231      ;
; -3.077 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[5]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.238      ;
; -3.076 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.242      ;
; -3.076 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.242      ;
; -3.070 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[2]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.231      ;
; -3.070 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.152      ; 4.231      ;
; -3.067 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[11] ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a6~portb_address_reg0 ; i_clk        ; i_clk       ; 1.000        ; 0.157      ; 4.233      ;
+--------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                          ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]   ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|storedinram          ; uart:uart_module|uart_rx:u_RX|storedinram                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|r_TX_DATA[0]                                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|o_BUSY               ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                             ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed    ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en     ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|pixcount[0]          ; uart:uart_module|uart_rx:u_RX|pixcount[0]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun         ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.initial    ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                  ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]     ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]         ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]         ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]         ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.315      ;
; 0.206 ; uart:uart_module|uart_rx:u_RX|img_din[12]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[33]                                                               ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.210 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a1~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.237      ; 0.552      ;
; 0.212 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.332      ;
; 0.216 ; uart:uart_module|uart_rx:u_RX|img_din[9]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.232      ; 0.552      ;
; 0.220 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]           ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.340      ;
; 0.230 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.350      ;
; 0.231 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.351      ;
; 0.231 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]           ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                         ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.351      ;
; 0.244 ; clockmodifier:clockmodifier_module|clk_out_intem   ; clockmodifier:clockmodifier_module|clk_out_intem                                                                 ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk       ; 0.000        ; 1.188      ; 1.651      ;
; 0.253 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[30] ; uart:uart_module|uart_rx:u_RX|img_dout[9]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[31] ; uart:uart_module|uart_rx:u_RX|img_dout[10]                                                                       ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[29] ; uart:uart_module|uart_rx:u_RX|img_dout[8]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.376      ;
; 0.263 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.224      ; 0.591      ;
; 0.266 ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[0]     ; uart:uart_module|uart_tx:u_TX|o_TX_LINE                                                                          ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; uart:uart_module|r_TX_DATA[0]                      ; uart:uart_module|uart_tx:u_TX|r_DATA_BUFFER[1]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.386      ;
; 0.269 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]         ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.389      ;
; 0.273 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a8~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.224      ; 0.601      ;
; 0.276 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.235      ; 0.595      ;
; 0.278 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][3]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; uart:uart_module|uart_rx:u_RX|img_din[11]          ; uart:uart_module|uart_rx:u_RX|img_rtl_0_bypass[32]                                                               ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.235      ; 0.598      ;
; 0.289 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]     ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.410      ;
; 0.293 ; uart:uart_module|uart_rx:u_RX|img_din[10]          ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a2~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.224      ; 0.621      ;
; 0.295 ; uart:uart_module|uart_rx:u_RX|img_din[8]           ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_91j1:auto_generated|ram_block1a0~porta_datain_reg0 ; i_clk                                            ; i_clk       ; 0.000        ; 0.224      ; 0.623      ;
; 0.296 ; clockmodifier:clockmodifier_module|counter[1]      ; clockmodifier:clockmodifier_module|counter[1]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|pixcount[6]          ; uart:uart_module|uart_rx:u_RX|pixcount[6]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[16]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[22]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[31]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[2]          ; uart:uart_module|uart_rx:u_RX|pixcount[2]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[3]          ; uart:uart_module|uart_rx:u_RX|pixcount[3]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|pixcount[5]          ; uart:uart_module|uart_rx:u_RX|pixcount[5]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[14]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[24]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[19]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[17]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[18]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[20]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[21]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[30]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[27]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[29]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|pixcount[4]          ; uart:uart_module|uart_rx:u_RX|pixcount[4]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart:uart_module|uart_rx:u_RX|pixcount[7]          ; uart:uart_module|uart_rx:u_RX|pixcount[7]                                                                        ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[23]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[25]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[26]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[28]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.044      ; 0.427      ;
; 0.302 ; clockmodifier:clockmodifier_module|counter[15]     ; clockmodifier:clockmodifier_module|counter[15]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[13]     ; clockmodifier:clockmodifier_module|counter[13]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[3]      ; clockmodifier:clockmodifier_module|counter[3]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]       ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[7]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]   ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31]                                                                ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                 ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                    ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]       ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                     ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[31]     ; clockmodifier:clockmodifier_module|counter[31]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[11]     ; clockmodifier:clockmodifier_module|counter[11]                                                                   ; i_clk                                            ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
+-------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                             ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.303 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; sevensegment:sevs_module|counter[31]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.344 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.464      ;
; 0.349 ; uart:uart_module|uart_rx:u_RX|pixcount[24] ; sevensegment:sevs_module|curr_val[24] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.405      ;
; 0.350 ; uart:uart_module|uart_rx:u_RX|pixcount[17] ; sevensegment:sevs_module|curr_val[17] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.406      ;
; 0.351 ; uart:uart_module|uart_rx:u_RX|pixcount[30] ; sevensegment:sevs_module|curr_val[30] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.407      ;
; 0.352 ; sevensegment:sevs_module|counter[2]        ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.472      ;
; 0.358 ; uart:uart_module|uart_rx:u_RX|pixcount[27] ; sevensegment:sevs_module|curr_val[27] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.414      ;
; 0.360 ; uart:uart_module|uart_rx:u_RX|pixcount[29] ; sevensegment:sevs_module|curr_val[29] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.416      ;
; 0.364 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.485      ;
; 0.408 ; uart:uart_module|uart_rx:u_RX|pixcount[26] ; sevensegment:sevs_module|curr_val[26] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.464      ;
; 0.409 ; uart:uart_module|uart_rx:u_RX|pixcount[21] ; sevensegment:sevs_module|curr_val[21] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.465      ;
; 0.420 ; uart:uart_module|uart_rx:u_RX|pixcount[23] ; sevensegment:sevs_module|curr_val[23] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.476      ;
; 0.420 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.541      ;
; 0.421 ; uart:uart_module|uart_rx:u_RX|pixcount[22] ; sevensegment:sevs_module|curr_val[22] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.477      ;
; 0.424 ; uart:uart_module|uart_rx:u_RX|pixcount[16] ; sevensegment:sevs_module|curr_val[16] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.480      ;
; 0.425 ; uart:uart_module|uart_rx:u_RX|pixcount[31] ; sevensegment:sevs_module|curr_val[31] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.481      ;
; 0.453 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[0]        ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; uart:uart_module|uart_rx:u_RX|pixcount[28] ; sevensegment:sevs_module|curr_val[28] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.058     ; 0.511      ;
; 0.455 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; uart:uart_module|uart_rx:u_RX|pixcount[13] ; sevensegment:sevs_module|curr_val[13] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.247     ; 0.325      ;
; 0.458 ; uart:uart_module|uart_rx:u_RX|pixcount[8]  ; sevensegment:sevs_module|curr_val[8]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.247     ; 0.325      ;
; 0.459 ; uart:uart_module|uart_rx:u_RX|pixcount[15] ; sevensegment:sevs_module|curr_val[15] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.247     ; 0.326      ;
; 0.459 ; uart:uart_module|uart_rx:u_RX|pixcount[10] ; sevensegment:sevs_module|curr_val[10] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.247     ; 0.326      ;
; 0.460 ; uart:uart_module|uart_rx:u_RX|pixcount[18] ; sevensegment:sevs_module|curr_val[18] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.059     ; 0.515      ;
; 0.460 ; uart:uart_module|uart_rx:u_RX|pixcount[9]  ; sevensegment:sevs_module|curr_val[9]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.247     ; 0.327      ;
; 0.463 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; sevensegment:sevs_module|counter[14]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[30]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; uart:uart_module|uart_rx:u_RX|pixcount[25] ; sevensegment:sevs_module|curr_val[25] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.255     ; 0.325      ;
; 0.466 ; uart:uart_module|uart_rx:u_RX|pixcount[19] ; sevensegment:sevs_module|curr_val[19] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.255     ; 0.325      ;
; 0.466 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sevensegment:sevs_module|counter[6]        ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[22]       ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; sevensegment:sevs_module|counter[8]        ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; sevensegment:sevs_module|counter[4]        ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[12]       ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[10]       ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[24]       ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[28]       ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; sevensegment:sevs_module|counter[26]       ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.507 ; uart:uart_module|uart_rx:u_RX|pixcount[20] ; sevensegment:sevs_module|curr_val[20] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; -0.056     ; 0.565      ;
; 0.512 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.633      ;
; 0.515 ; sevensegment:sevs_module|counter[15]       ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; sevensegment:sevs_module|counter[5]        ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[13]       ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[3]        ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; sevensegment:sevs_module|counter[1]        ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[19]       ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[17]       ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[21]       ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[7]        ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[29]       ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[11]       ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[27]       ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[9]        ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[23]       ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[25]       ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
+-------+--------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -15.054   ; 0.186 ; N/A      ; N/A     ; -4.000              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -15.054   ; 0.303 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -8.792    ; 0.186 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS                                   ; -2606.193 ; 0.0   ; 0.0      ; 0.0     ; -945.048            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -311.870  ; 0.000 ; N/A      ; N/A     ; -101.116            ;
;  i_clk                                            ; -2294.323 ; 0.000 ; N/A      ; N/A     ; -843.932            ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_btn1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn3                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn4                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3370     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1737377  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 122742   ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3370     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1737377  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 122742   ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 229   ; 229  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jan 12 15:02:00 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.054            -311.870 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -8.792           -2294.323 i_clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 i_clk 
    Info (332119):     0.761               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -843.932 i_clk 
    Info (332119):    -1.487            -101.116 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.846            -283.136 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -8.110           -2101.448 i_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_clk 
    Info (332119):     0.705               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -843.178 i_clk 
    Info (332119):    -1.487            -101.116 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.891             -95.284 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -3.308            -755.533 i_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_clk 
    Info (332119):     0.303               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -490.459 i_clk 
    Info (332119):    -1.000             -68.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4898 megabytes
    Info: Processing ended: Sun Jan 12 15:02:01 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


