<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(250,330)" to="(300,330)"/>
    <wire from="(580,190)" to="(580,260)"/>
    <wire from="(560,280)" to="(600,280)"/>
    <wire from="(770,170)" to="(770,380)"/>
    <wire from="(590,130)" to="(590,150)"/>
    <wire from="(360,130)" to="(590,130)"/>
    <wire from="(650,170)" to="(680,170)"/>
    <wire from="(270,110)" to="(300,110)"/>
    <wire from="(660,300)" to="(680,300)"/>
    <wire from="(560,240)" to="(560,280)"/>
    <wire from="(250,230)" to="(300,230)"/>
    <wire from="(710,70)" to="(710,300)"/>
    <wire from="(270,380)" to="(770,380)"/>
    <wire from="(270,70)" to="(270,110)"/>
    <wire from="(680,170)" to="(680,240)"/>
    <wire from="(680,300)" to="(710,300)"/>
    <wire from="(270,70)" to="(710,70)"/>
    <wire from="(300,230)" to="(300,310)"/>
    <wire from="(680,260)" to="(680,300)"/>
    <wire from="(360,330)" to="(600,330)"/>
    <wire from="(560,240)" to="(680,240)"/>
    <wire from="(680,170)" to="(770,170)"/>
    <wire from="(580,260)" to="(680,260)"/>
    <wire from="(270,350)" to="(300,350)"/>
    <wire from="(580,190)" to="(590,190)"/>
    <wire from="(600,320)" to="(600,330)"/>
    <wire from="(270,350)" to="(270,380)"/>
    <wire from="(250,130)" to="(300,130)"/>
    <wire from="(770,170)" to="(830,170)"/>
    <wire from="(710,300)" to="(830,300)"/>
    <wire from="(300,150)" to="(300,230)"/>
    <comp lib="1" loc="(660,300)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(250,130)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(211,334)" name="Text">
      <a name="text" val="K"/>
    </comp>
    <comp lib="1" loc="(360,330)" name="NAND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(250,230)" name="Clock"/>
    <comp lib="1" loc="(360,130)" name="NAND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="6" loc="(212,128)" name="Text">
      <a name="text" val="J"/>
    </comp>
    <comp lib="6" loc="(895,172)" name="Text">
      <a name="text" val="Q"/>
    </comp>
    <comp lib="0" loc="(830,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(877,304)" name="Text">
      <a name="text" val="Q'"/>
    </comp>
    <comp lib="1" loc="(650,170)" name="NAND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(250,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(830,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
