
Pentium 4アーキテクチャをアップデート
Intelはついに次世代デスクトップCPU「Prescott(プレスコット)」の概要を明らかにした。Prescottは、次世代プロセス技術90nmで製造されるCPUで、今年第4四半期に登場すると見られる。「NetBurst」とIntelが名付けたPentium 4のアーキテクチャをアップデートしたマイクロアーキテクチャを備える。1MBの大容量L2キャッシュと倍増されたL1キャッシュを備え、クロックは4〜5GHzレンジをターゲットとする。また、IntelはPrescottの次に、来年には次々世代CPU「Tejas(テハス)」が控えていることも、公式に明らかにした。
Prescottは、Pentium 4をベースとしながらも、単純なプロセス縮小版ではなく、アーキテクチャに改良が加えられている。しかし、アーキテクチャの改良はアップデート(updated)であって拡張(Enhanced)ではない。この微妙な言い回しは、1年後にさらに大きくPentium 4アーキテクチャを拡張したTejasが控えているからだと思われる。Tejasと比べたら、あくまでも小幅な改良というわけだ。しかし、実際にはPrescottでのアーキテクチャの改良は多岐に渡っていて、小幅な改良とも言い難い。まさに、アップデート版Pentium 4だ。
数多いPrescottの改良ポイント
Prescottでの改良点は、以下の通り。
CPUアーキテクチャの改良
L2キャッシュを1MBに倍増
L1データキャッシュを16KBに倍増
トレースキャッシュ(L1命令キャッシュ)を改良
800MHz FSB(フロントサイドバス)
Hyper-Threadingの改良(Improved Hyper-Threading Technology)
13のPrescott新命令の追加(Prescott New Instructions)
LaGrandeテクノロジサポート
プリフェッチと分岐予測を改良(Improved Pre-Fetcher & Branch Predictor)
より進歩した省電力制御の搭載(Advanced Power Management)
符号付き乗算命令のレイテンシの改善(Improved imul latency)
ライトコンバイニング(Write Combining)バッファの追加(Additional WC Buffers)
回路設計の改良
クロックディストリビューションネットワークの改良(Improved Clock Distribution)
CADツールの改良による物理設計の最適化での性能向上
プロセス技術
90nmノード、50nmゲート長のプロセス
歪みシリコンの採用
7層配線、低誘電(Low-k)率(配線間膜)材料
キャッシュはL1/L2ともに倍増へ
まず、キャッシュの増量は、CPUの周波数の向上にともない、DRAMメインメモリとのギャップが開くために必須となる。DRAMアクセスレイテンシの増大を、キャッシュで隠蔽するためだ。
ここで目立つのは、今回Intelは、L2だけでなくL1も増量したこと。Intelは伝統的に小L1キャッシュ+比較的大容量のL2キャッシュの構成を取る。なかなかL1は増やさないが、これは高周波数時にもL1のレイテンシをミニマムに抑えるためだ。今回L1も増量したことは、内蔵SRAMもそれだけ高速化したことを示している。また、それに合わせてトレースキャッシュも改良されたようだ。
Hyper-Threadingの改良については、詳細は明らかにされていない。しかし、Hyper-Threadingの性能のボトムラインをアップする改良になるという。13のPrescott新命令は図の通り。Hyper-Threadingのために、スレッド間の同期を取るための命令が追加されている。
Intelのセキュアコンピューティングアーキテクチャ「LaGrande」のサポートは、思ったより早かった。詳細は明らかにされていないが、説明を行なったIntelのJustin Rattner氏(Senior Fellow and Director, Microprocessor Research Labs)によると「特定のプロセスが他のプロセスから保護された状態で走る、セキュアトランザクションが可能になる」という。となると、Prescottは保護された実行モードを持ち、バーチャルセキュアメモリ空間を備えると見られる。PrescottでLaGrandeを実装するということは、Intelがすでに2年以上前から、セキュアコンピューティングのプランを具体化させていたことになる。
パワーマネージメントの改良は、新たな機能拡張というよりPrescottでは必須だったと思われる。というのは、今回の90nmではトランジスタの漏れ電流(リーク)が増大してしまうからだ。トランジスタ自体の、漏れ電流の低減策が遅れているため、特に高速動作するCPUでは、パワーマネージメントを強化しなければならない。
プロセス技術も高周波数化に向けてチューン
クロックディストリビューションネットワークの改良は、IntelがCPUアーキテクチャをアップデートする際に用いる標準的な手法のひとつ。これにより、クロックスキューを抑え、より高周波数化が容易になる。
面白い改良では、CADツールの向上による物理設計の改良がある。データフローの方向に合わせてツールがブロックの配置を最適化して、パスの短縮を図っているようだ。CADツールのインテリジェンスを向上させることでも、性能の向上を図ることができるというわけだ。
Prescottは、Intelの90nmプロセス「P1262」で製造される。このプロセスでは、トランジスタのゲート長はノードの90nmよりもずっと小さく50nmだ。ゲート長を短くするのは、トランジスタをより高速にするためだ。これによって、Intelのプロセスは移行の度により高速化されてきた。
後藤弘茂のWeekly海外ニュース
