{"patent_id": "10-2021-0080089", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0088279", "출원번호": "10-2021-0080089", "발명의 명칭": "빛에 반응하는 뉴런 소자를 구현하는 트랜지스터", "출원인": "한국과학기술원", "발명자": "최양규"}}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "빛에 반응하는 뉴런 소자를 구현하는 트랜지스터에 있어서, 정공 배리어 영역 또는 전자 배리어 영역을 포함하는 반도체 기판; 상기 정공 배리어 영역 또는 상기 전자 배리어 영역 상에 수평 방향으로 연장 형성되는 부유 바디층(Floatingbody); 상기 부유 바디층의 양단에 형성되는 소스 영역 및 드레인 영역; 상기 부유 바디층 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트 영역을 포함하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 부유 바디층은, 충격 이온화(Impact ionization)에 의해 발생한 정공 및 상기 부유 바디층으로 입사되는 광자(Photon)에 의해발생한 정공 모두를 축적하는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 소스 영역 및 상기 드레인 영역은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시키는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 반도체 기판은, 실리콘(Si), 실리콘 게르마늄(SiGe), 인장 실리콘(Strained Si), 인장 실리콘 게르마늄(Strained SiGe), 절연층 매몰 실리콘(Silicon-On-Insulator, SOI), 실리콘 카바이드(SiC) 또는 3-5족 화합물 반도체 중 적어도 어느하나로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 정공 배리어 영역 또는 상기 전자 배리어 영역은, 매립된 산화물(Buried oxide), 매립된 n-웰(Buried n-well), 매립된 p-웰(Buried p-well), 매립된 SiC(BuriedSiC) 또는 매립된 SiGe(Buried SiGe) 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,공개특허 10-2022-0088279-3-상기 부유 바디층은, 평면형, 핀(Fin)형, 나노선(Nanowire)형 또는 나노시트(Nanosheet)형 중 어느 하나의 구조를 갖는 가운데, 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 3-5족 화합물 반도체 중 적어도 어느 하나로 형성되는 것을 특징으로 하는트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 반도체 기판은, 백 게이트(Back gate)로 동작 가능한 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 소스 영역 및 상기 드레인 영역은, p형 실리콘, n형 실리콘 또는 금속실리사이드 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 p형 실리콘 또는 상기 n형 실리콘으로 형성되는 상기 소스 영역 및 상기 드레인 영역은, 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장(Epitaxial growth), 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 어느 하나 이상의 방식으로형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서,상기 금속실리사이드는, 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt), 납(Pb), 이리듐(Ir), 니켈(Ni), 티타늄(Ti), 텅스텐(W), 코발트(Co) 중 적어도 어느 하나를 포함하고, 상기 금속실리사이드로 형성되는 상기 소스 영역 및 상기 드레인 영역은, 개선된 접합을 위해 도펀트 펀석(Dopant segregation)을 이용하는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 게이트 절연막은, 산화막(Silicon oxide), 질화막(Silicon nitride), 산화질화막(Silicon oxynitride), 산화 알루미늄(Aluminumoxide), 산화 하프늄(Hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(Zinc oxide), 산화 지르코늄(Zirconium oxide), 고분자 절연막(Polymer dielectric) 또는 산화하프늄지르코늄(HZO) 중 적어도 어느하나로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서,상기 게이트 절연막은, 폴리실리콘(Poly-silicon), 비정질 실리콘(Amorphous silicon), 금속 산화물(Metal oxide), 실리콘 질화물(Silicon nitride), 실리콘 산화질화물(Silicon oxynitride), 실리콘 나노결정 물질(Silicon nano-crystal) 또는 금속 산화물 나노결정 중 적어도 어느 하나로 형성되는 전하 저장층을 포함하는 것을 특징으로 하는 트랜지공개특허 10-2022-0088279-4-스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 게이트 영역은, n형 폴리실리콘, p형 폴리실리콘, 질화티타늄(TiN), 질화탄탈륨(TaN) 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐(W), 은(Ag) 또는주석(Sn) 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서,상기 게이트 영역은, 상기 부유 바디층으로의 광자 투과율을 높이기 위해 산화 아연(ZnO), 산화 주석(SnO) 또는 인듐 주석 산화물(TIO) 중 적어도 어느 하나를 포함하는 투명 금속 물질로 형성되는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "빛에 반응하는 뉴런 소자를 구현하는 트랜지스터에 있어서, 반도체 기판; 상기 반도체 기판 상에 수직 방향으로 서로 이격된 채 형성되는 소스 영역 및 드레인 영역; 상기 소스 영역 및 상기 드레인 영역 사이에 상기 수직 방향으로 연장 형성되는 부유 바디층(Floating body); 상기 부유 바디층 측면 전체를 둘러싸고 있는 전면 게이트 구조(Gate-all-around)를 갖는 게이트 영역; 및 상기 부유 바디층과 상기 게이트 영역 사이에 형성되는 게이트 절연막을 포함하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 부유 바디층은, 충격 이온화(impact ionization)에 의해 발생한 정공 및 상기 부유 바디층으로 입사되는 광자(photon)에 의해발생한 정공 모두를 축적하는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 소스 영역 및 상기 드레인 영역은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시키는 것을 특징으로 하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "뉴로모픽 기반 인공 시지각 시스템에 있어서,반도체 기판, 소스 영역 및 드레인 영역, 부유 바디층, 게이트 영역 및 게이트 절연막을 포함하는 적어도 하나의 트랜지스터로 구현되는, 빛에 반응하는 적어도 하나의 뉴런 소자를 포함하고, 상기 적어도 하나의 트랜지스터에 포함되는 부유 바디층은, 공개특허 10-2022-0088279-5-충격 이온화(Impact ionization)에 의해 발생한 정공 및 상기 부유 바디층으로 입사되는 광자(Photon)에 의해발생한 정공 모두를 축적하는 것을 특징으로 하며, 상기 적어도 하나의 트랜지스터에 포함되는 상기 소스 영역 및 상기 드레인 영역은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시키는 것을 특징으로 하는 뉴로모픽 기반 인공 시지각 시스템."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,상기 뉴로모픽 기반 인공 시지각 시스템은, 적어도 하나의 시냅스 소자, 적어도 하나의 저항, 적어도 하나의 축전기 또는 적어도 하나의 추가 트랜지스터중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 뉴로모픽 기반 인공 시지각 시스템."}
{"patent_id": "10-2021-0080089", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "빛에 반응하는 뉴런 소자를 구현하는 트랜지스터에 있어서, 정공 배리어 영역 또는 전자 배리어 영역을 포함하는 반도체 기판; 상기 정공 배리어 영역 또는 상기 전자 배리어 영역 상에 수평 방향으로 연장 형성된 채, 입사되는 광자(Photon)에 의해 발생한 정공 모두를 축적하는 부유 바디층(Floating body); 상기 부유 바디층의 양단에 형성되는 소스 영역 및 드레인 영역; 상기 부유 바디층 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트 영역을 포함하는 트랜지스터."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "빛에 반응하는 뉴런 소자를 구현하는 트랜지스터가 개시된다. 일 실시예에 따르면, 트랜지스터는, 정공 배리어 영역 또는 전자 배리어 영역을 포함하는 반도체 기판; 상기 정공 배리어 영역 또는 상기 전자 배리어 영역 상에 수평 방향으로 연장 형성되는 부유 바디층(Floating body); 상기 부유 바디층의 양단에 형성되는 소스 영역 및 드레인 영역; 상기 부유 바디층 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트 영 역을 포함한다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 실시예들은 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터와, 상기 뉴런 소자를 포함하는 뉴로모픽 기 반 인공 시지각 시스템에 관한 것이다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 동작에서 막대한 에너지를 소모하는 기존의 폰 노이만(Von Neumann) 방식의 한계를 극복할 수 있는 대 안으로, 뉴로모픽 컴퓨팅(Neuromorphic computing) 시스템이 많은 관심을 받고 있다. 뉴로모픽 컴퓨팅은 인간 의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 기술이다. 인간의 뇌는 매우 복잡한 기능을 수행 하지만 뇌가 소비하는 에너지는 20 W 밖에 되지 않는다. 뉴로모픽 컴퓨팅은 이러한 인간의 뇌 구조 자체를 모 방하여 기존 컴퓨팅보다 월등한 연상, 추론, 인식 등의 인공지능 동작을 초 저전력으로 수행할 수 있다. 이러한 뉴로모픽 컴퓨팅은 생물학적 시지각 시스템을 모방하여 효율적인 패턴 인식, 물체 감지 및 실시간 이미 지 처리를 가능하게 하기 위한, 인공 시지각 시스템에 많이 사용된다. 생물학적 시지각 시스템에서는, 망막에 존재하는 광 수용체(Photoreceptor)가 외부 빛을 받으면 망막의 신경절 세포(Ganglion cell)가 활성화될 수 있 다. 이에, 신경절 세포는 빛의 세기에 따라 달라지는 전기적 스파이크 신호를 생성하고, 이 신호를 시각 피질 (Visual cortex)로 전송할 수 있다. 따라서, 시각 피질로 전송된 신호를 기반으로, 신경망에서 광학 이미지 처 리가 시작되어 물체를 인식할 수 있게 된다. 하드웨어를 사용하여 이와 같은 생물학적 시지각 시스템을 모방하 려면, 광 수용체 및 신경절 세포와 같은 망막 뉴런의 역할을 하는 구성 요소가 필요하다. 그러나 기존의 수동 광 검출기(Photodetector)는 이러한 기능이 없기 때문에 적용될 수 없다.대신, 광 신호를 감지하는 이미지 센서, 광 신호를 전기 신호로 변환하는 회로 및 전송된 신호를 처리하는 인공 신경망이 결합된 시스템이 사용된다. 하지만 이러한 방법은 하드웨어 비용이 높을 뿐만 아니라, 광 신호를 전 기 신호로 변환하는 과정에서 병목 현상이 발생하여 신호 지연과 추가 전력 소비가 발생할 수 있다. 이에, 이미지 센서, 광 신호 변환 회로 및 처리 인공 신경망을 사용하는 기존 기술의 한계를 극복하기 위한 기 술이 제안될 필요가 있다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "일 실시예들은, 빛이 입사될 때 스파이킹 특성이 변화함으로써 빛에 반응하는 뉴런 소자를 구현한 트랜지스터 및 상기 뉴런 소자를 포함하는 인공 시지각 시스템을 제안하고자 한다. 이에, 일 실시예들은 단일 소자에서 빛을 감지하는 기능과 스파이크를 발현하는 기능 모두를 갖는 트랜지스터 및 상기 뉴런 소자를 포함하는 인공 시지각 시스템을 제안하고자 한다. 다만, 일 실시예들이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것은 아니며, 설명되는 예시들의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따르면, 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터는, 정공 배리어 영역 또는 전자 배리어 영역을 포함하는 반도체 기판; 상기 정공 배리어 영역 또는 상기 전자 배리어 영역 상에 수평 방향으로 연장 형 성되는 부유 바디층(Floating body); 상기 부유 바디층의 양단에 형성되는 소스 영역 및 드레인 영역; 상기 부 유 바디층 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트 영역을 포함한다. 일측에 따르면, 상기 부유 바디층은, 충격 이온화(Impact ionization)에 의해 발생한 정공 및 상기 부유 바디층 으로 입사되는 광자(Photon)에 의해 발생한 정공 모두를 축적하는 것을 특징으로 할 수 있다. 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신 호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호 를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파 수를 증가시키는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 반도체 기판은, 실리콘(Si), 실리콘 게르마늄(SiGe), 인장 실리콘(Strained Si), 인장 실리콘 게르마늄(Strained SiGe), 절연층 매몰 실리콘(Silicon-On-Insulator, SOI), 실리콘 카바이드 (SiC) 또는 3-5족 화합물 반도체 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 정공 배리어 영역 또는 상기 전자 배리어 영역은, 매립된 산화물(Buried oxide), 매립된 n-웰(Buried n-well), 매립된 p-웰(Buried p-well), 매립된 SiC(Buried SiC) 또는 매립된 SiGe(Buried SiGe) 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 부유 바디층은, 평면형, 핀(Fin)형, 나노선(Nanowire)형 또는 나노시트 (Nanosheet)형 중 어느 하나의 구조를 갖는 가운데, 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 3-5족 화합물 반 도체 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 반도체 기판은, 백 게이트(Back gate)로 동작 가능한 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, p형 실리콘, n형 실리콘 또는 금속실리사이드 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 p형 실리콘 또는 상기 n형 실리콘으로 형성되는 상기 소스 영역 및 상기 드레인 영역은, 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피 택셜 성장(Epitaxial growth), 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 어느 하나 이상의 방 식으로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 금속실리사이드는, 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt), 납(Pb), 이리듐(Ir), 니켈(Ni), 티타늄(Ti), 텅스텐(W), 코발트(Co) 중 적어도 어느 하나를 포함하고, 상기 금속실리사이드로 형성되는 상기 소스 영역 및 상기 드레인 영역은, 개선된 접합을 위해 도펀트 펀석(Dopant segregation)을 이용하는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 게이트 절연막은, 산화막(Silicon oxide), 질화막(Silicon nitride), 산화질화막 (Silicon oxynitride), 산화 알루미늄(Aluminum oxide), 산화 하프늄(Hafnium oxide), 산화질화 하프늄 (Hafnium Oxynitride), 산화 아연(Zinc oxide), 산화 지르코늄(Zirconium oxide), 고분자 절연막(Polymer dielectric) 또는 산화하프늄지르코늄(HZO) 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 게이트 절연막은, 폴리실리콘(Poly-silicon), 비정질 실리콘(Amorphous silicon), 금속 산화물(Metal oxide), 실리콘 질화물(Silicon nitride), 실리콘 산화질화물(Silicon oxynitride), 실리콘 나노결정 물질(Silicon nano-crystal) 또는 금속 산화물 나노결정 중 적어도 어느 하나로 형성되는 전하 저장층을 포함하는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 게이트 영역은, n형 폴리실리콘, p형 폴리실리콘, 질화티타늄(TiN), 질화탄탈륨 (TaN) 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐(W), 은(Ag) 또는 주석(Sn) 중 적어도 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 게이트 영역은, 상기 부유 바디층으로의 광자 투과율을 높이기 위해 산화 아연 (ZnO), 산화 주석(SnO) 또는 인듐 주석 산화물(TIO) 중 적어도 어느 하나를 포함하는 투명 금속 물질로 형성되 는 것을 특징으로 할 수 있다. 일 실시예에 따르면, 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터는, 반도체 기판; 상기 반도체 기판 상에 수직 방향으로 서로 이격된 채 형성되는 소스 영역 및 드레인 영역; 상기 소스 영역 및 상기 드레인 영역 사이 에 상기 수직 방향으로 연장 형성되는 부유 바디층(Floating body); 상기 부유 바디층 측면 전체를 둘러싸고 있 는 전면 게이트 구조(Gate-all-around)를 갖는 게이트 영역; 및 상기 부유 바디층과 상기 게이트 영역 사이에 형성되는 게이트 절연막을 포함한다. 일측에 따르면, 상기 부유 바디층은, 충격 이온화(impact ionization)에 의해 발생한 정공 및 상기 부유 바디층 으로 입사되는 광자(photon)에 의해 발생한 정공 모두를 축적하는 것을 특징으로 할 수 있다. 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신 호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호 를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파 수를 증가시키는 것을 특징으로 할 수 있다. 일 실시예에 따르면, 뉴로모픽 기반 인공 시지각 시스템은, 반도체 기판, 소스 영역 및 드레인 영역, 부유 바디 층, 게이트 영역 및 게이트 절연막을 포함하는 적어도 하나의 트랜지스터로 구현되는, 빛에 반응하는 적어도 하 나의 뉴런 소자를 포함하고, 상기 적어도 하나의 트랜지스터에 포함되는 부유 바디층은, 충격 이온화(Impact ionization)에 의해 발생한 정공 및 상기 부유 바디층으로 입사되는 광자(Photon)에 의해 발생한 정공 모두를 축적하는 것을 특징으로 하며, 상기 적어도 하나의 트랜지스터에 포함되는 상기 소스 영역 및 상기 드레인 영역 은, 상기 소스 영역 및 상기 드레인 영역으로 전류 신호가 인가되는 것에 응답하여 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형태의 전압 신호를 출력하고, 광자가 입사되는 것에 응답하여 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시키는 것을 특징으로 할 수 있다. 일측에 따르면, 상기 뉴로모픽 기반 인공 시지각 시스템은, 적어도 하나의 시냅스 소자, 적어도 하나의 저항, 적어도 하나의 축전기 또는 적어도 하나의 추가 트랜지스터 중 적어도 어느 하나를 더 포함하는 것을 특징으로 할 수 있다. 일 실시예에 따르면, 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터는, 정공 배리어 영역 또는 전자 배리어 영역을 포함하는 반도체 기판; 상기 정공 배리어 영역 또는 상기 전자 배리어 영역 상에 수평 방향으로 연장 형 성된 채, 입사되는 광자(Photon)에 의해 발생한 정공 모두를 축적하는 부유 바디층(Floating body); 상기 부유 바디층의 양단에 형성되는 소스 영역 및 드레인 영역; 상기 부유 바디층 상에 형성되는 게이트 절연막; 및 상기 게이트 절연막 상에 형성되는 게이트 영역을 포함할 수 있다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시예들은, 빛이 입사될 때 스파이킹 특성이 변화함으로써 빛에 반응하는 뉴런 소자를 구현한 트랜지스터 및 상기 뉴런 소자를 포함하는 인공 시지각 시스템을 제안할 수 있다. 이에, 일 실시예들은 단일 소자에서 빛을 감지하는 기능과 스파이크를 발현하는 기능 모두를 갖는 트랜지스터 및 상기 뉴런 소자를 포함하는 인공 시지각 시스템을 제안할 수 있다. 따라서, 일 실시예들은 이미지 센서, 광 신호 변환 회로 및 처리 인공 신경망을 사용하는 기존 기술과 달리 추 가적인 구성요소를 필요로 하지 않아 적은 하드웨어 비용을 소모하여 저비용 고집적을 달성하는 효과와, 광 신 호를 전기 신호로 변환하는 과정에서 발생되는 신호 지연 및 추가 전력 소비 등의 병목 현상을 제거하는 효과를 도모할 수 있다. 일 실시예들은 상기 효과들로 한정되는 것이 아니며, 설명되는 예시들의 기술적 사상 및 기술 영역으로부터 벗 어나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용 된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 이하, 설명되는 실시예에 따른 빛에 반응하는 뉴런 소자는 트랜지스터를 기반으로 한다. 이 때, 뉴런 소자를 구현하는 트랜지스터는 수평형 트랜지스터 구조 또는 수직형 트랜지스터 구조를 가질 수 있다. 실시예를 상세하게 설명하기에 앞서 용어를 정리하면, 통상적으로 부유 바디 또는 부유 바디층(Floating body) 은 4-전극(게이트, 소스, 드레인, 바디) 기반의 전계 트랜지스터의 채널과 달리, 3-전극(게이트, 소스, 드레 인)으로 이루어진 트랜지스터의 채널(Channel)을 의미한다. 대표적으로, 절연층 매몰 실리콘(Silicon-On- Insulator, SOI) 기판 상의 소자에서 널리 사용될 수 있다. 이 경우 채널 상부에 존재하는 게이트는 매우 얇은 게이트 절연막을 통해 노출된 채널 상부 또는 일부의 채널 전위를 제어할 수 있다. 하지만, 채널 하부는 매립 산화막(Buried oxide)과 인접해 있어 SOI 기판인 백 게이트(Back-gate)를 통해 전압을 인가해도 매우 두꺼운 매 립 산화막 때문에 채널 하부의 전위 조절이 어렵다. 따라서, SOI 소자는 채널 하부의 전위를 효과적으로 제어 할 수 없어, 원하지 않는 부유 바디 효과가 발생한다.좀 더 광의의 개념에서는, 나노선(Nanowire)이나 나노시트(Nanosheet) 등의 채널이 전면 게이트(Gate-All- Around, GAA)에 의해 둘러싸인 GAA 트랜지스터의 고립된 채널에도, 바디에 별도의 전압을 인가할 수 없기 때문 에 부유 바디가 될 수 있다. 그러나, 이 경우에는 채널 전면을 감싸고 있는 게이트와 매우 얇은 게이트 절연막 때문에 채널 전위가 게이트에 의해 잘 통제되기 때문에 부유 바디의 효과가 완화될 수 있다. 수평형 트랜지스터와 달리 수직형 트랜지스터는, 벌크 실리콘(Bulk-Si) 기판 상에 형성되기 때문에 외관상 부유 바디가 없을 것으로 언뜻 보여지나, 실제는 그렇지 않다. 예를 들면, p형 바디(Body)인 경우, 수직 방향으로 배치된 n+ 소스 영역과 n+ 드레인 영역, n형 바디인 경우, 수직 배치된 p+ 소스 영역과 p+ 드레인 영역에 의해 채널이 고립되어 부유 바디 구조가 형성될 수 있다. 여기에서 위 첨자 '+'는 도핑 농도가 1020cm-3 정도로 매우 높음을 의미한다. 유사하게, 수직 돌기 아래에 매립된 SiC(Buried SiC) 또는 매립된 SiGe(Buried SiGe) 등에 의해서도 채널이 벌크 실리콘 기판과 전기적 절연되어 부유 바디가 만들어질 수 있다. 따라서, 이하에서는 수 평형 트랜지스터와 수직형 트랜지스터 두 경우 모두 부유 바디를 갖는 것으로 표현될 수 있다. 도 1은 망막 뉴런을 포함하는 생물학적 시지각 시스템을 설명하기 위한 도면이다. 도 1을 참조하면, 인간의 망막은 광 수용체(Photoreceptor), 양극성 세포(Bipolar cell), 신경절 세포 (Ganglion cell), 수평 세포(Horizontal cell), 무축삭 세포(Amacrine cell) 등의 다양한 뉴런들로 구성될 수 있다. 광 수용체는 광 신호를 받아 이를 전기 신호로 변환하여 양극성 세포를 통해 신경절 세포로 신호를 전달 한다. 수평 세포는 광 수용체의 반응성을 제어하여 외부 환경에 대한 적응을 조절하며, 무축삭 세포는 신경절 세포의 측면 억제를 통해 대비 차이를 만들어 감각 지각을 향상시킨다. 신경절 세포로부터 스파이크 신호를 수 신하는 시각 피질은, 신경망에서의 신호 처리를 통해 대상을 인식할 수 있다. 이와 같은 생물학적 시지각 시스템은, 후술되는 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터 기반의 인공 시지각 시스템으로 모방될 수 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다. 도 2a는 일 실시예에 따른 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터를 나타낸 사시도이고, 도 2b는 도 2a에 도시된 트랜지스터의 A-A' 단면을 나타낸 측면 단면도이다. 도 2a 내지 2b를 참조하면, 일 실시예에 따른 수평형 트랜지스터는 빛에 반응하는 뉴런 소자를 구현하는 소자인 바, 이하 수평형 트랜지스터는 뉴런 소자를 의미할 수 있다. 또한, 이하, 수평형 트랜지스터(20 0)는 편의를 위해 트랜지스터로 명명될 수 있다. 트랜지스터는 반도체 기판, 부유 바디층(Floating body), 소스 영역 및 드레인 영역 , 게이트 절연막과, 게이트 영역을 포함할 수 있다. 반도체 기판은, 실리콘(Si), 실리콘 게르마늄(SiGe), 인장 실리콘(Strained Si), 인장 실리콘 게르마늄 (Strained SiGe), 절연층 매몰 실리콘(Silicon-On-Insulator, SOI), 실리콘 카바이드(SiC) 또는 3-5족 화합물 반도체 중 적어도 어느 하나로 형성될 수 있다. 이러한 반도체 기판은 전압 바이어스를 가하는 백 게이트(Back gate)로 동작 가능하며, 정공 배리어 영역 (또는 전자 배리어 영역)을 포함하도록 구성될 수 있다. 여기서, 정공 배리어 영역(또는 전자 배리어 영역)은 매립된 산화물(Buried oxide), p형 바디(body)인 경 우 매립된 n-웰(Buried n-well), n형 바디(body)인 경우 매립된 p-웰(Buried p-well), 매립된 SiC(Buried SiC) 또는 매립된 SiGe(Buried SiGe) 중 적어도 어느 하나로 형성될 수 있다. 부유 바디층은 정공 배리어 영역(또는 전자 배리어 영역) 상에 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 3-5족 화합물 반도체 중 적어도 어느 하나로 형성될 수 있다. 특히, 부유 바디층은 충격 이온화(Impact ionization)에 의해 발생한 정공 및 부유 바디층으로 입사 되는 빛에 포함되는 광자(Photon)에 의해 발생한 정공 모두를 축적함으로써, 트랜지스터에서 뉴런의 스파 이킹 동작이 가능하도록 할 수 있다. 이 때, 부유 바디층은 평면형, 핀(Fin)형, 나노선(Nanowire)형 또는 나노시트(Nanosheet)형 중 어느 하나 의 구조를 가질 수 있으며, 트랜지스터가 수평형 트랜지스터임을 고려하여 수평 방향으로 연장 형성될 수있다. 그러나 이에 제한되거나 한정되지 않고 부유 바디층은 수직 방향으로 연장 형성될 수도 있다. 이 에 대한 상세한 설명은 도 3a 내지 3b를 참조하여 기재하기로 한다. 소스 영역 및 드레인 영역은, p형 실리콘, n형 실리콘 또는 금속실리사이드 중 적어도 어느 하나로 부유 바디층의 양단에 형성될 수 있다. 예를 들어, 소스 영역 및 드레인 영역은 p형 실리콘 또는 n형 실리콘으로 형성될 수 있으며, 이러한 경우 소스 영역 및 드레인 영역은 부유 바디층의 이온 타입과 반대되는 타입을 갖게 될 수 있다. 보다 구체적인 예를 들면, 부유 바디층이 p형인 경우 소스 영역 및 드레인 영역이 n형일 수 있으며, 부유 바디층이 n형인 경우 소스 영역 및 드레인 영역은 p형일 수 있다. 또한, 소스 영역 및 드레인 영역이 p형 실리콘 또는 n형 실리콘으로 형성되는 경우, 소스 영역 및 드레인 영역은 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장(Epitaxial growth), 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 어느 하나 이상의 방식으로 형성될 수 있다. 다른 예를 들면, 소스 영역 및 드레인 영역은 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨 (Gd), 터븀(Tb), 세륨(Ce), 백금(Pt), 납(Pb), 이리듐(Ir), 니켈(Ni), 티타늄(Ti), 텅스텐(W), 코발트(Co) 중 적어도 어느 하나를 포함하는 금속실리사이드로 형성될 수 있으며, 이러한 경우 금속실리사이드로 형성되는 소 스 영역 및 드레인 영역은 개선된 접합을 위해 도펀트 펀석(Dopant segregation)을 이용할 수 있는 바, 트랜지스터는 도펀트 편석 쇼트키 장벽 트랜지스터일 수 있다. 이와 같은 소스 영역 및 드레인 영역은, 소스 영역 및 드레인 영역으로 전류 신호가 인가 되는 것에 응답하여 부유 바디층에서의 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형 태의 전압 신호를 출력할 수 있다. 특히, 소스 영역 및 드레인 영역은 부유 바디층으로 광자가 입사되는 것에 응답하여 부유 바디 층에서의 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시킬 수 있다. 이에 대한 상세한 설명은 아래의 도 4를 참조하여 기재하기로 한다. 게이트 절연막은, 부유 바디층과 게이트 영역을 절연하는 구성요소로서, 부유 바디층 상에 산화막(Silicon oxide), 질화막(Silicon nitride), 산화질화막(Silicon oxynitride), 산화 알루미늄(Aluminum oxide), 산화 하프늄(Hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(Zinc oxide), 산화 지 르코늄(Zirconium oxide), 고분자 절연막(Polymer dielectric) 또는 산화하프늄지르코늄(HZO) 중 적어도 어느 하나로 형성될 수 있다. 또한, 게이트 절연막은 폴리실리콘(Poly-silicon), 비정질 실리콘(Amorphous silicon), 금속 산화물 (Metal oxide), 실리콘 질화물(Silicon nitride), 실리콘 산화질화물(Silicon oxynitride), 실리콘 나노결정 물질(Silicon nano-crystal) 또는 금속 산화물 나노결정 중 적어도 어느 하나로 형성되는 전하 저장층을 포함할 수도 있다. 게이트 영역은, 게이트 절연막 상에 n형 폴리실리콘, p형 폴리실리콘, 질화티타늄(TiN), 질화탄탈륨 (TaN) 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐(W), 은(Ag) 또는 주석(Sn) 중 적어도 어느 하나로 형성될 수 있다. 반면, 게이트 영역은 부유 바디층으로의 광자 투과율을 높이기 위해 산화 아연(ZnO), 산화 주석(SnO) 또는 인듐 주석 산화물(TIO) 중 적어도 어느 하나를 포함하는 투명 금속 물질로도 형성될 수 있다. 또한, 게이트 영역은 이중 게이트(Double-gate), 삼중 게이트(Tri-gate), 오메가 게이트(Omega-gate) 또 는 다중 게이트(Multiple-gate) 중 적어도 어느 하나의 구조를 가질 수 있다. 이와 같은 게이트 영역 및 게이트 절연막은, 부유 바디층의 도핑 농도가 일정값(예컨대, 5*1017cm-3) 이상일 경우 필요하지 않을 수 있다. 이 경우, 트랜지스터는 2단자 npn 게이트리스(npn gateless) 트랜지스터 또는 pnp 게이트리스(pnp gateless) 트랜지스터의 구조를 가질 수 있다. 도 3a는 다른 일 실시예에 따른 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터를 나타낸 사시도이고, 도 3b는 도 3a에 도시된 트랜지스터의 A-A' 단면을 나타낸 측면 단면도이다. 도 3a 내지 3b를 참조하면, 다른 일 실시예에 따른 수직형 트랜지스터는 빛에 반응하는 뉴런 소자를 구현 하는 소자인 바, 이하 수직형 트랜지스터는 뉴런 소자를 의미할 수 있다. 또한, 이하, 수직형 트랜지스터 는 편의를 위해 트랜지스터로 명명될 수 있다. 트랜지스터는 반도체 기판, 소스 영역 및 드레인 영역, 부유 바디층(Floating body), 게이트 영역과, 게이트 절연막을 포함할 수 있다. 반도체 기판은, 실리콘(Si), 실리콘 게르마늄(SiGe), 인장 실리콘(Strained Si), 인장 실리콘 게르마늄 (Strained SiGe), 절연층 매몰 실리콘(Silicon-On-Insulator, SOI), 실리콘 카바이드(SiC) 또는 3-5족 화합물 반도체 중 적어도 어느 하나로 형성될 수 있다. 이러한 반도체 기판은 전압 바이어스를 가하는 백 게이트(Back gate)로 동작 가능하며, 정공 배리어 영역 (또는 전자 배리어 영역)을 포함하지 않도록 구성될 수 있다. 이는, 후술되는 게이트 영역이 부유 바디층의 측면 전체를 둘러싸고 있는 전면 게이트 구조(Gate- All-Around; GAA)를 갖게 됨에 따라, 부유 바디층에서 충격 이온화 또는 광자에 의해 생긴 정공이 정공 배 리어 없이도 갇힐 수 있기 때문이다. 소스 영역 및 드레인 영역은, p형 실리콘, n형 실리콘 또는 금속실리사이드 중 적어도 어느 하나로 반도체 기판 상에 수직 방향으로 서로 이격된 채 형성될 수 있다. 예를 들어, 소스 영역 및 드레인 영역은 p형 실리콘 또는 n형 실리콘으로 형성될 수 있으며, 이러한 경우 소스 영역 및 드레인 영역은 부유 바디층의 이온 타입과 반대되는 타입을 갖게 될 수 있다. 보다 구체적인 예를 들면, 부유 바디층이 p형인 경우 소스 영역 및 드레인 영역이 n형일 수 있으며, 부유 바디층이 n형인 경우 소스 영역 및 드레인 영역은 p형일 수 있다. 또한, 소스 영역 및 드레인 영역이 p형 실리콘 또는 n형 실리콘으로 형성되는 경우, 소스 영역 및 드레인 영역은 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장(Epitaxial growth), 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 어느 하나 이상의 방식으로 형성될 수 있다. 다른 예를 들면, 소스 영역 및 드레인 영역은 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨 (Gd), 터븀(Tb), 세륨(Ce), 백금(Pt), 납(Pb), 이리듐(Ir), 니켈(Ni), 티타늄(Ti), 텅스텐(W), 코발트(Co) 중 적어도 어느 하나를 포함하는 금속실리사이드로 형성될 수 있으며, 이러한 경우 금속실리사이드로 형성되는 소 스 영역 및 드레인 영역은 개선된 접합을 위해 도펀트 펀석(Dopant segregation)을 이용할 수 있는 바, 트랜지스터는 도펀트 편석 쇼트키 장벽 트랜지스터일 수 있다. 이와 같은 소스 영역 및 드레인 영역은, 소스 영역 및 드레인 영역으로 전류 신호가 인가 되는 것에 응답하여 부유 바디층에서의 통합(Integration) 현상 및 발화(Firing) 현상을 통해 스파이크 형 태의 전압 신호를 출력할 수 있다. 특히, 소스 영역 및 드레인 영역은 부유 바디층으로 광자가 입사되는 것에 응답하여 부유 바디 층에서의 발화 임계 전압(Firing threshold voltage)을 낮춰 스파이킹 주파수를 증가시킬 수 있다. 이에 대한 상세한 설명은 아래의 도 4를 참조하여 기재하기로 한다. 부유 바디층은 소스 영역 및 드레인 영역 사이에 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 3- 5족 화합물 반도체 중 적어도 어느 하나로 연장 형성될 수 있다. 특히, 부유 바디층은 충격 이온화(Impact ionization)에 의해 발생한 정공 및 부유 바디층으로 입사 되는 빛에 포함되는 광자(Photon)에 의해 발생한 정공 모두를 축적함으로써, 트랜지스터에서 뉴런의 스파 이킹 동작이 가능하도록 할 수 있다. 이 때, 부유 바디층은 평면형, 핀(Fin)형, 나노선(Nanowire)형 또는 나노시트(Nanosheet)형 중 어느 하나 의 구조를 가질 수 있으며, 트랜지스터가 수직형 트랜지스터임을 고려하여 수직 방향으로 연장 형성될 수 있다. 게이트 영역은, 부유 바디층의 측면 전체를 둘러싸고 있는 전면 게이트 구조를 갖도록 n형 폴리실리 콘, p형 폴리실리콘, 질화티타늄(TiN), 질화탄탈륨(TaN) 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐(W), 은(Ag) 또는 주석(Sn) 중 적어 도 어느 하나로 형성될 수 있다. 반면, 게이트 영역은 부유 바디층으로의 광자 투과율을 높이기 위해 산화 아연(ZnO), 산화 주석(SnO) 또는 인듐 주석 산화물(TIO) 중 적어도 어느 하나를 포함하는 투명 금속 물질로도 형성될 수 있다. 또한, 게이트 영역은 이중 게이트(Double-gate), 삼중 게이트(Tri-gate), 오메가 게이트(Omega-gate) 또 는 다중 게이트(Multiple-gate) 중 적어도 어느 하나의 구조를 가질 수 있다. 게이트 절연막은, 부유 바디층과 게이트 영역을 절연하는 구성요소로서, 부유 바디층과 게 이트 영역 사이에 산화막(Silicon oxide), 질화막(Silicon nitride), 산화질화막(Silicon oxynitride), 산화 알루미늄(Aluminum oxide), 산화 하프늄(Hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아 연(Zinc oxide), 산화 지르코늄(Zirconium oxide), 고분자 절연막(Polymer dielectric) 또는 산화하프늄지르코 늄(HZO) 중 적어도 어느 하나로 형성될 수 있다. 또한, 게이트 절연막은 폴리실리콘(Poly-silicon), 비정질 실리콘(Amorphous silicon), 금속 산화물 (Metal oxide), 실리콘 질화물(Silicon nitride), 실리콘 산화질화물(Silicon oxynitride), 실리콘 나노결정 물질(Silicon nano-crystal) 또는 금속 산화물 나노결정 중 적어도 어느 하나로 형성되는 전하 저장층을 포함할 수도 있다. 이와 같은 게이트 영역 및 게이트 절연막은, 부유 바디층의 도핑 농도가 일정값(예컨대, 5*1017cm-3) 이상일 경우 필요하지 않을 수 있다. 이 경우, 트랜지스터는 2단자 npn 게이트리스(npn gateless) 트랜지스터 또는 pnp 게이트리스(pnp gateless) 트랜지스터의 구조를 가질 수 있다. 이상 설명되는 수평형 트랜지스터 및 수직형 트랜지스터는, 뉴로모픽 기반 인공 시지각 시스템에 포 함됨으로써, 인공 시지각 시스템이 생물학적 시지각 시스템을 모방하도록 할 수 있다. 이러한 경우, 인공 시지 각 시스템은, 전술된 수평형 트랜지스터 또는 수직형 트랜지스터이 적어도 하나 이상 포함하는 것에 그치지 않고, 적어도 하나의 시냅스 소자, 적어도 하나의 저항, 적어도 하나의 축전기 또는 적어도 하나의 추가 트랜지스터(수평형 트랜지스터 또는 수직형 트랜지스터와 구별되는 다른 트랜지스터) 중 적어도 어느 하나를 더 포함할 수 있다. 도 4는 빛에 반응하는 뉴런 소자의 동작 원리를 설명하기 위한 도면이다. 도 4를 참조하면, 도 2a 내지 2b 또는 도 3a 내지 3b를 통해 설명된 빛에 반응하는 뉴런 소자를 구현하는 트랜 지스터에서, 소스 영역 또는 드레인 영역으로 전류 신호가 인가되면, 전하가 축적되는 통합(Integration) 현상 이 발생할 수 있다. 이후, 축적된 전하가 일정값(발화 임계 전압(Firing threshold voltage; VT, firing)에 기반 한 값) 이상이 되면, 축적된 전하가 빠져나가는 발화(Firing) 현상이 발생할 수 있다. 이와 같은 통합 현상과 발화 현상의 반복으로 트랜지스터는 스파이크 형태의 전압 신호를 출력하게 된다. 여기서, 축적된 전하가 한순간에 빠져나가는 원리는, 단일 트랜지스터 래치(Single transistor latch) 현상에 기반한다. 보다 구체적으로, 소스 영역 및 드레인 영역에서의 높은 전압에 의해 발생된 충격 이온화(Impact ionization)에 따라 생겨난 정공이 일정 이상 쌓이면서 급격하게 큰 전류가 흐르는 현상이다. 이 때, 충격 이온화 이외에 광자에 의해 추가적인 정공이 생기게 되면 발화 임계 전압(Firing threshold voltage; VT, firing)이 감소하게 되어, 스파이킹 주파수가 증가되는 것과 같이 스파이킹이 활발해질 수 있다. 따라서, 빛인 광자에 반응하여 스파이킹 주파수가 증가되는 생물학적 망막 뉴런의 특성이 트랜지스터를 통해 모 방될 수 있다. 도 5a 내지 5b는 도 3a 내지 3b에 도시된 트랜지스터로부터 실제 측정한 빛의 세기에 따른 전기적 측정 결과를 나타낸 그래프이다. 이하, 수직형 트랜지스터에 대한 전기적 측정 결과가 설명되나, 수평형 트랜지스터에 대한전기적 측정 결과 역시 동일하게 나타날 수 있다. 도 5a를 참조하면, 트랜지스터로 일정한 전류 신호가 입력되는 경우 스파이크 형태의 전압이 출력되는 것을 확 인할 수 있다. 이 때, 빛이 조사되면 발화 임계 전압이 감소하면서 스파이킹이 활발해지는 것을 확인할 수 있 다. 그 이유는 광자에 의해 부유 바디층에 추가적인 정공이 생기면서 더 낮은 전압에서 발화가 발생할 수 있기 때문이다. 도 5b를 참조하면, 빛의 세기가 증가할수록 스파이킹 주파수가 증가하는 것을 알 수 있다. 도 5a 내지 5b의 실험은 수직 나노선 직경이 700nm인 수직형 트랜지스터(뉴런 소자)에서 직접 측정되었으며, 뉴 런 동작을 가능하게 하기 위해 -1V의 게이트 전압과 100nA 드레인 정전류가 인가되었다. 또한 광원으로는 LED 백색광이 사용되었다. 도 6a 내지 6c는 도 3a 내지 3b에 도시된 트랜지스터로부터 실제 측정한 빛의 파장에 따른 전기적 측정 결과를 나타낸 그래프이다. 이하, 수직형 트랜지스터에 대한 전기적 측정 결과가 설명되나, 수평형 트랜지스터에 대한 전기적 측정 결과 역시 동일하게 나타날 수 있다. 도 6a를 참조하면, 파장이 638nm인 적색광(R)이 트랜지스터에 조사되었을 때 발화 임계 전압이 감소하면서 스파 이킹이 활발해지는 것을 확인할 수 있다. 반면, 도 6b를 참조하면, 파장이 1550nm인 적외선(IR)이 조사되었을 때 발화 임계 전압 및 스파이킹 주파수에 변화가 없는 것을 확인할 수 있다. 그 이유는, 적외선의 경우 실리콘의 에너지 밴드갭(1.12eV) 보다 그 에너지가 작기 때문에, 정공이 생겨날 수 없기 때문이다. 한편, 도 6c를 참조하면, 적색광(R), 녹색광(G), 청색광(B) 중 청색광에서 스파이킹 주파수 변화가 가장 적은 것을 알 수 있다. 그 이유는 파장이 감소할수록, 에너지 손실이 증가해 침투 깊이(Penetration depth)가 감소 하기 때문이다. 도 6a 내지 6c의 실험 역시 수직 나노선 직경이 700nm인 수직형 트랜지스터(뉴런 소자)에서 직접 측정되었으며, 뉴런 동작을 가능하게 하기 위해 -1V의 게이트 전압과 100nA 드레인 정전류가 인가되었다. 또한 광원으로는 레 이저와 특정 파장대의 빛을 조사하기 위한 다이오드가 사용되었다. 도 7a 내지 7c는 도 3a 내지 3b에 도시된 트랜지스터의 게이트 전압에 따른 전기적 측정 결과를 나타낸 그래프 이다. 이하, 수직형 트랜지스터에 대한 전기적 측정 결과가 설명되나, 수평형 트랜지스터에 대한 전기적 측정 결과 역시 동일하게 나타날 수 있다. 생물학적 망막 뉴런의 빛에 대한 반응성은 외부 환경의 영향을 받는다. 예를 들어, 눈이 밝은 환경에 지속적으 로 노출되면 반응성은 작아지고, 어두운 환경에 지속적으로 노출되면 반응성은 높아진다. 이러한 특성은 망막 뉴런이 변화하는 외부 환경에 적응할 수 있도록 도와주기 때문에, 트랜지스터로 구현되는 뉴런 소자 역시 뉴런 소자의 반응성을 조절하는 기능이 필요하다. 이는 게이트 전압의 조절을 통해 구현될 수 있다. 도 7a와 같이 게이트 전압이 -1V일 때는 빛이 조사됨에 따라 발화 임계 전압 및 스파이킹 주파수가 크게 변하지 만, 도 7b와 같이 게이트 전압이 -2V일 때는 변화가 거의 없는 것을 확인할 수 있다. 이에, 도 7c와 같이 게이 트 전압이 증가할수록 스파이킹 주파수의 변화가 증가하는 것을 확인할 수 있다. 그 이유는 게이트 전압이 낮을 때에는 소스 영역 또는 드레인 영역과 부유 바디층 간 에너지 배리어 차이가 커 서 광자에 의해 추가적인 정공이 생겨나도 그 영향이 작기 때문이다. 도 7a 내지 7c의 실험 역시 수직 나노선 직경이 700nm인 수직형 트랜지스터(뉴런 소자)에서 직접 측정되었으며, 뉴런 동작을 가능하게 하기 100nA 드레인 정전류가 인가되었다. 또한 광원으로는 LED 백색광이 사용되었다. 도 8a 내지 8b는 도 3a 내지 3b에 도시된 트랜지스터를 이용한 패턴 인식의 시뮬레이션 결과를 나타낸 그래프이 다. 이하, 수직형 트랜지스터를 이용한 시뮬레이션 결과가 설명되나, 수평형 트랜지스터를 이용한 시뮬레이션 결과 역시 동일하게 나타날 수 있다.도 8a를 참조하면, 3*3 흑백 화소로 구성된 이미지 패턴에서 'X' 패턴과 'O' 패턴을 식별하기 위한 신경망이 구 성되었다. 신경망은 9개의 입력 층(1 내지 9)과 9*2개의 출력 층(A, B)으로 구성되어 있다. 각 화소는 하나의 입력 뉴런을 나타내며, 흰색 화소는 빛을 받은 화소, 검은색 화소는 빛을 받지 않은 화소를 나타낸다. SPICE 회로 시뮬레이션을 이용해 빛을 받지 않은 뉴런 소자의 스파이킹 특성과, 1.2mW의 백색광 받은 뉴런 소자의 스 파이킹 특성을 모델링하였으며, 시냅스는 유효저항으로 모사될 수 있으므로 2단자 저항으로 표현하였다. 도 8b를 참조하면, 각 출력 층과 연결된 시냅스들에서 출력되는 전류의 합을 비교하였을 때, 'X' 패턴이 입력되 었을 경우에는 출력 층 A와 연결된 시냅스들에서 출력되는 전류의 스파이킹 주파수가 더 크고, 'O' 패턴이 입력 되었을 경우에는 출력 층 B와 연결된 시냅스들에서 출력되는 전류의 스파이킹 주파수가 더 큰 것을 확인할 수 있다. 따라서 제안하는 빛에 반응하는 뉴런 소자를 이용하여 이미지 패턴 인식이 수행될 수 있으며, 이미지 센 서와 변환 회로 없이 인공 시지각 시스템이 구성될 수 있기 때문에, 적은 하드웨어 비용으로 인공 시지각 시스 템이 구성될 수 있을 뿐만 아니라, 광 신호를 전기 신호로 변환하는 과정에서 발생하는 신호 지연과 추가 전력 소비 등의 병목 현상이 제거될 수 있다. 이에, 설명된 트랜지스터가 구현하는 뉴런 소자는 고집적 인공 시지각 시스템을 저비용으로 구성하며, 대량 생산이 가능하도록 할 수 있다."}
{"patent_id": "10-2021-0080089", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2021-0080089", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 망막 뉴런을 포함하는 생물학적 시지각 시스템을 설명하기 위한 도면이다. 도 2a는 일 실시예에 따른 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터를 나타낸 사시도이다. 도 2b는 도 2a에 도시된 트랜지스터의 A-A' 단면을 나타낸 측면 단면도이다. 도 3a는 다른 일 실시예에 따른 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터를 나타낸 사시도이다. 도 3b는 도 3a에 도시된 트랜지스터의 A-A' 단면을 나타낸 측면 단면도이다. 도 4는 빛에 반응하는 뉴런 소자의 동작 원리를 설명하기 위한 도면이다. 도 5a 내지 5b는 도 3a 내지 3b에 도시된 트랜지스터로부터 실제 측정한 빛의 세기에 따른 전기적 측정 결과를 나타낸 그래프이다. 도 6a 내지 6c는 도 3a 내지 3b에 도시된 트랜지스터로부터 실제 측정한 빛의 파장에 따른 전기적 측정 결과를 나타낸 그래프이다. 도 7a 내지 7c는 도 3a 내지 3b에 도시된 트랜지스터의 게이트 전압에 따른 전기적 측정 결과를 나타낸 그래프 이다. 도 8a 내지 8b는 도 3a 내지 3b에 도시된 트랜지스터를 이용한 패턴 인식의 시뮬레이션 결과를 나타낸 그래프이 다."}
