---
title: "Unidad 4: Unidad de Ejecuci√≥n (UE)"
description: "An√°lisis del √≥rgano de c√°lculo del procesador: composici√≥n, representaci√≥n de datos (C2, Exceso a M, IEEE-754), dise√±o de la ALU, Carry Lookahead, y algoritmos de multiplicaci√≥n/divisi√≥n."
tags: ["Arquitectura", "CPU", "Unidad de Ejecuci√≥n", "ALU", "Aritm√©tica", "Complemento a 2", "CLA"]
---

# üß† Unidad 4: Unidad de Ejecuci√≥n (UE)

## üìå Sinopsis y Objetivos

Esta unidad se centra en la **Unidad de Ejecuci√≥n (UE)**, el √≥rgano de c√°lculo del procesador. Se abordan su **composici√≥n** (ALU, GPR, FPU), las **representaciones de datos** (Complemento a 2, Exceso a M, Punto Flotante), el dise√±o de la **ALU** (incluyendo el **Carry Lookahead Adder**), y los algoritmos de **multiplicaci√≥n y divisi√≥n** implementados por hardware.

---

### üéØ Objetivos de Aprendizaje

- Identificar la funci√≥n y los componentes clave de la **Unidad de Ejecuci√≥n**.  
- Justificar el uso del **Complemento a 2 (C2)** y del **Exceso a M** en la representaci√≥n num√©rica.  
- Comprender la soluci√≥n **Carry Lookahead (CLA)** al problema del retardo por acarreo.  
- Analizar los algoritmos de **Multiplicaci√≥n** (Booth, Wallace) y **Divisi√≥n** (SRT).  

---

## üöÄ Desarrollo Tem√°tico

### 1. Funci√≥n y Composici√≥n de la UE

La **Unidad de Ejecuci√≥n (UE)** es el **√≥rgano de c√°lculo** de la CPU, responsable de ejecutar las instrucciones aritm√©ticas y l√≥gicas.

**Componentes principales:**
- **ALU** (Unidad Aritm√©tica-L√≥gica)  
- **GPR** (Registros de Prop√≥sito General)  
- **FPU** (Unidad de Punto Flotante)  
- **Registros temporales** (como Y y Z)

**Rol:** realizar operaciones aritm√©ticas, l√≥gicas, de corrimiento y mantener los *flags* de estado (Zero, Sign, Carry, Overflow).

---

### 2. Representaci√≥n de Datos y Aritm√©tica

La representaci√≥n de los datos condiciona el dise√±o de la ALU.  
El **Complemento a 2 (C2)** es el est√°ndar para n√∫meros enteros con signo, ya que permite reutilizar el mismo circuito para suma y resta, y adem√°s evita el problema del doble cero.

| T√©cnica de Enteros | Propiedad Clave | Uso Principal |
| :--- | :--- | :--- |
| **Signo-Magnitud** | El bit m√°s significativo indica el signo. | Intuitivo, pero aritm√©tica compleja. |
| **Complemento a 2 (C2)** | √önico cero; simplifica suma/resta. | Est√°ndar en ALU. |
| **Exceso a M (Bias)** | Mantiene el orden binario. | Exponentes en punto flotante (IEEE-754). |

Otras codificaciones:  
- **BCD (Binary Coded Decimal):** precisi√≥n decimal.  
- **C√≥digo Gray:** minimiza errores en transiciones binarias.

---

### 3. Dise√±o de la ALU y Propagaci√≥n de Acarreo

#### üîπ Problema del Sumador Convencional

El **sumador por arrastre de acarreo (ripple-carry adder)** presenta un retardo proporcional al n√∫mero de bits (`n`), lo que limita la frecuencia del procesador.

#### üîπ Soluci√≥n: Carry Lookahead Adder (CLA)

El **CLA** reduce ese retardo al calcular los acarreos en **paralelo**, en lugar de propagarlos secuencialmente.

**Conceptos base:**
- **Generar:** \( G_i = A_i \times B_i \)
- **Propagar:** \( P_i = A_i + B_i \)

**Ecuaci√≥n general del acarreo:**

C(i+1) = G(i) + P(i) √ó C(i)


> Esta expresi√≥n se interpreta como:  
> ‚Äúel acarreo siguiente es generado directamente o propagado desde el bit anterior‚Äù.  
> Al predecir todos los acarreos simult√°neamente, se reduce el retardo de forma dr√°stica.  

---

### 4. Operaciones Complejas por Hardware

#### üî∏ Multiplicaci√≥n
Los algoritmos **Booth** y el **√Årbol de Wallace** optimizan la multiplicaci√≥n binaria:
- Booth reduce el n√∫mero de sumas parciales.
- Wallace combina sumas mediante el uso de **Carry Save Adders (CSA)**, acelerando el c√°lculo total.

#### üî∏ Divisi√≥n
Los algoritmos **SRT (Sweeney‚ÄìRobertson‚ÄìTocher)** permiten realizar divisiones con una estimaci√≥n sucesiva del cociente.  
Aunque son m√°s complejos, ofrecen **mayor velocidad** que los m√©todos *restoring* o *non-restoring*.

---

### 5. Registros y L√≥gica a Nivel de Bit

Los **Registros de Prop√≥sito General (GPR)** est√°n compuestos por **flip-flops tipo D**.  
Las operaciones de **corrimiento** (l√≥gico o aritm√©tico) y **rotaci√≥n** se implementan mediante **circuitos de desplazamiento** especializados o **shift registers**.

---

## üí° Conclusi√≥n

La **Unidad de Ejecuci√≥n** constituye el n√∫cleo operativo de la CPU.  
Las decisiones sobre **representaci√≥n num√©rica (C2)**, manejo del **acarreo (CLA)** y algoritmos de **aritm√©tica compleja** (Booth, SRT) determinan el equilibrio entre **precisi√≥n**, **rendimiento** y **complejidad del hardware**.
