
---
title: '2纳米芯片问世！芯片性能要起飞？！'
categories: 
 - 新媒体
 - ZAKER
 - 精读
headimg: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aed_1024.jpg'
author: ZAKER
comments: false
date: Sat, 08 May 2021 23:06:09 GMT
thumbnail: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aed_1024.jpg'
---

<div>   
<p><b>2 纳米芯片问世！芯片性能要起飞？！ </b></p><p><strong>雷科技数码 3C 组</strong></p><p><strong>编辑丨</strong>MoFirLee</p><p>蓝色巨人崛起了！</p><p>近日，IBM 宣布了一条可以轰炸整个科技圈的消息，成功研发出了全球首款 2nm EUV 工艺的半导体芯片。</p><p><strong>IBM 表示，与台积电的 5nm 相比，2nm 芯片的晶体管密度几乎是前者的两倍，达到了 333.33 MTr/mm2，即每平方毫米可容纳 3.3 亿个晶体管。</strong></p><p></p><div class="img_box" id="id_imagebox_0" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_0" data-original="http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aed_1024.jpg" data-height="354" data-width="584" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aed_1024.jpg" referrerpolicy="no-referrer"></div></div>讲的生动形象点，就是这种技术可以在人的指甲盖（大概 150 平方毫米）上安装 500 亿个晶体管。<p></p><p>按照 IBM 官方的说法，<strong>在</strong><strong>电力消耗统一的条件下，2nm 相较于 7nm 性能高出 45%，而在同一输出性能下，2nm 的功耗也会减少 75%。</strong></p><p><strong>2nm 芯片，IBM 第一个实现量产？</strong></p><p>众所周知，目前最先进且实现量产的芯片工艺为 5nm，而台积电改良版的 5nm EUV 工艺将会在 2021 下半年推出，有传言称，苹果的 A15 仿生芯片会搭载这项技术。</p><p></p><div class="img_box" id="id_imagebox_1" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_1" data-original="http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aee_1024.jpg" data-height="250" data-width="550" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7aee_1024.jpg" referrerpolicy="no-referrer"></div></div>IBM 宣布造出 2nm 芯片之前，这家公司是没有 10nm 以下的工艺晶圆场的，现在出了这么大一个新闻，是否意味着 IBM 直接从 10nm 以上的制程工艺直接过渡到 2nm 呢？<p></p><p><strong>当然不是，因为 IBM 的 2nm 是在位于纽约州奥尔巴尼的芯片制造研究中心做出来的，要知道实验室做出来的东西与实现量产，两者之间的关系并不对等。</strong></p><p>通常情况下，工艺从实验室里出来，到正式量产商用，这一过程需要芯片代工厂不断提升晶圆的良率。所谓的晶圆良率，指的是最终完成所有测试的合格芯片与整片晶圆上的有效芯片的比值，晶圆良率越高，产出的芯片就会越多，废弃的芯片也就越少。简单点来讲，就是晶圆良率决定了工艺成本。</p><p>如果工艺的晶圆良率很低，量产需要芯片代工厂投入更多的晶圆，成本随之增加，这些增加的成本会给到厂商，产品的价格涨了，最终这些成本会叠加到消费者身上。</p><p></p><div class="img_box" id="id_imagebox_2" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_2" data-original="http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7aef_1024.jpg" data-height="608" data-width="1080" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7aef_1024.jpg" referrerpolicy="no-referrer"></div></div>就目前来看，IBM 的 2nm 芯片还处于实验室阶段，距离量产商用还很遥远，即便解决了晶圆良率问题，IBM 现在也没有大规模实现量产芯片的能力，反倒是有可能将这项制程工艺交给像台积电、三星这样的芯片制作商进行代工。<p></p><p>为什么这么说？<strong>因为 IBM 在 2014 年将自己的晶圆厂卖给了格罗方德（一家位于美国加州硅谷桑尼维尔市半导体晶圆代工厂商），所以，现在的 IBM 可以说是 " 力不从心 "。</strong></p><p><strong>IBM 的 2nm 工艺是什么技术？</strong></p><p>5nm 工艺推出之前，业界采用的是 FinFET（鳍式场效应晶体管）结构，与传统晶体管结构，只能在闸门一侧控制电路连通与断开不同，FinFET 晶体管结构中的闸门类似鱼鳍的叉状，可以控制闸门两侧电路的连通和断开，进一步减少了漏电的几率，同时，大幅缩短了晶体管的栅长。</p><p><strong>讲得通俗易懂点，就是传统的 FET（场效应管）属于平面架构，只能控制一侧的电路，而 FinFET 则是 3D 立体架构，可以同时控制两侧电路。</strong></p><p>当工艺演进到 5nm 后，FinFET 结构已经无法满足晶体管所需的静电控制，会出现严重的漏电问题。为此，三星率先采用了 GAA（环绕式栅极）的晶体管结构，并对 3nm 制程工艺的芯片进行研发。</p><div class="img_box" id="id_imagebox_3" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_3" data-original="http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af0_1024.jpg" data-height="720" data-width="960" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af0_1024.jpg" referrerpolicy="no-referrer"></div></div>不凑巧的是，IBM 的 2nm 制程工艺也是同样的 GAA 结构。不过，GAA 晶体管结构又可分为纳米线结构 GAAFET 和纳米片结构 MBCFET，<strong>而 IBM 采用的是纳米片结构。</strong><p></p><p></p><div class="img_box" id="id_imagebox_4" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_4" data-original="http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af1_1024.jpg" data-height="127" data-width="640" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af1_1024.jpg" referrerpolicy="no-referrer"></div></div>与纳米线结构相比，纳米片结构的接触面积更大，但不利于片与片之间的刻蚀（通过化学或物理的方法去除硅片表面不需要的部分）和薄膜生长（集成电路在制造过程中需要在晶圆片表面生长数层材质不同、厚度不同的薄膜）。<p></p><p>需要注意的是，IBM 的 2nm 已不再是指栅极长度（MOS 管的最小沟道长度），而是等效成了芯片上晶体管节点密度。<strong>因此，这里的 2nm 只是一个命名代号，而非物理上的 2nm。</strong></p><p></p><div class="img_box" id="id_imagebox_5" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_5" data-original="http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af2_1024.jpg" data-height="400" data-width="696" src="https://cors.zfour.workers.dev/?http://zkres1.myzaker.com/202105/60978ad4b15ec00a9f7c7af2_1024.jpg" referrerpolicy="no-referrer"></div></div>另外，IBM 表示，2nm 制程工艺还用到了其他技术，例如为了减少漏电和降低功耗的「底部电介质隔离」技术；可以精准门控的「内层空间干燥处理」技术；还有用于图案薄膜或大部分晶片部分的「EUV 光刻」技术。<p></p><p><strong>老牌芯片制造商的 2nm 进度如何？</strong></p><p>说白了，IBM 宣布 2nm 芯片，只是为了「秀肌肉」罢了，想要引起外界更多的关注。</p><p>既然知道了 IBM 2nm 是实验室产品，还无法实现量产，那么像三星和台积电这样的元老级芯片制作商的 2nm 进展如何呢？</p><p>结合现有的消息来看，台积电和三星的 5nm 均已实现量产。台积电计划今年下半年推出 N5P 工艺，也就是升级版的 5nm 工艺。到了 2022，台积电将量产 4nm 工艺，进一步扩大 EUV 的适用范围；2022 下半年，台积电将量产 3nm 工艺。</p><p><strong>至于 2nm 工艺，此前据台媒报道称，台积电预计会在 2024 年实现 2nm 工艺的量产。</strong></p><p></p><div class="img_box" id="id_imagebox_6" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_6" data-original="http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7af3_1024.jpg" data-height="304" data-width="396" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7af3_1024.jpg" referrerpolicy="no-referrer"></div></div><strong>而三星这边暂时没有量产 2nm 工艺的消息，只是决定自家 3nm 工艺将采用 GAA 架构。</strong><p></p><p>值得一提的是，由于 IBM 并没有量产 2nm 的能力，再加上它与三星和英特尔有合作，如果 IBM 抢在台积电和三星之前，解决了晶圆良率问题，那么 2nm 工艺最有可能让三星来代工。</p><p><strong>总结</strong></p><p>在整个半导体行业，只有晶圆良率提升到一定的程度，芯片才能实现大规模量产，然后再转化成产品来到消费者手中。所以，历代 IBM 制程工艺的研发都要早于台积电量产的时间。</p><p>举个例子，IBM 在 2015 年研发出了 7nm 制程工艺，而台积电的 7nm 量产时间为 2018 年；再比如 5nm 制程工艺，IBM 研发时间为 2017 年，台积电则是在 2020 年才实现了 5nm 工艺的量产。因此，IBM 提前研发出 2nm 制程工艺，实属正常。</p><p>芯片制造技术可以看作是一种点石成金的炼金术，只要能掌握这项核心技术，那么便可以轻松控制上下游产业链。如果中国制造能够在芯片领域获得新突破，并加入全球产业竞争内卷的话，这对于国内的消费者来说，绝对可以称得上是一件值得高兴的事。</p><p></p><div class="img_box" id="id_imagebox_7" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_7" data-original="http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7af4_1024.jpg" data-height="720" data-width="1080" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202105/60978ad4b15ec00a9f7c7af4_1024.jpg" referrerpolicy="no-referrer"></div></div>不过，从不好的方面来看，3nm 制程工艺或许已经是突破「摩尔定律」的极限，因为硅的晶格常数是 543pm，再往前是不可能突破物理极限的，所以只能另辟蹊径，芯片厂商需要探索新的架构和设计。<p></p><p>本质上，IBM 的 2nm 并没有突破物理极限，而是采用了新的 GAA 架构，虽然可以通过增大晶体管节点的密度，来提升芯片的性能，但是这种解决方案也不是万能的，缺点也很明显（片与片之间刻蚀和不利于薄膜生长）。如果找不到新的突破口的话，最坏的结果就是整个芯片行业可能会停滞不前。</p><p>以 5nm 为例，苹果的 A14 仿生芯片采用的是台积电 5nm 制程工艺，而现在安卓旗舰搭载的骁龙 888 则是三星的 5nm 工艺，前者性能相较于上代提升并不明显，甚至可以说是挤牙膏；后者发热严重，功耗翻车。综合来看，5nm 的实际表现还不如 7nm。</p><p>如果按照这个思路继续往下推导的话，IBM 的 2nm 可能没有想象中的那么好，往往理论并不能代表实际表现。</p><p>又有国货成了海外众筹爆款！SINEX 三合一电脑包在海外众筹网站获得 685%，全球媒体都在盛赞。因为它同时兼具了电脑包、电脑支架、键盘腕托三大功能，重量却只有 300g，厚度更是薄至一颗硬币。无论是出差还是去图书馆自习，这个电脑包的轻便都会让你眼前一亮。</p><div id="recommend_bottom"></div><div id="article_bottom"></div>  
</div>
            