;================================================================================
; Start-Gap Wear Leveling Configuration for PCM
; 基於論文 MICRO'09
;================================================================================

; Memory Organization
Channels 1
Ranks 1
Banks 4
Rows 8192
Cols 8192

; Device Parameters  
BusWidth 64
DeviceWidth 8
BurstLength 8
CacheLineSize 256

; Timing Parameters (簡化測試)
CPUFreq 2000
CLK 800

tCL 50
tRCD 50
tRP 50  
tCWL 40
tWR 40
tRAS 80
tRTP 20
tCCD 8
tRFC 200
tWL 40

; Memory Controller
MEM_CTL FCFS
INTERCONNECT OffChipBus

; Start-Gap Parameters
EnableWearLeveling true
MemoryLines 262144
GapWriteInterval 100
WearLevelingDebug false

; Statistics
PrintStats true
PrintConfig true
