平成９年（行ケ）第１７３号審決取消請求事件（平成１１年１１月８日口頭弁論終
結）
判 決
原 告 エスジーエス－トムソン マイクロエレクトロニク
ス インク．
代表者 【Ａ】
訴訟代理人弁理士 【Ｂ】
同 【Ｃ】
被 告 特許庁長官 【Ｄ】
指定代理人 【Ｅ】
同 【Ｆ】
同 【Ｇ】
同 【Ｈ】
主 文
特許庁が、平成７年審判第８２６９号事件について、平成９年２月１７
日にした審決を取り消す。
訴訟費用は被告の負担とする。
事実及び理由
第１ 当事者の求めた判決
主文と同旨
原告の請求を棄却する。
訴訟費用は原告の負担とする。
第２ 当事者間に争いのない事実
原告は、昭和６１年８月２０日（優先権主張、１９８５年８月２０日・アメ
リカ合衆国）、名称を「レーザ溶断フユーズを備えた、欠陥要素をデイスエイブル
する回路」とする発明（平成４年１０月６日付手続補正書による補正により、名称
を「半導体メモリで使用する行デコーダ回路」と変更、以下「本願発明」とい
う。）につき特許出願をした（特願昭６１ー１９５１１９号）が、平成７年１月１
た。
特許庁は、同請求を平成７年審判第８２６９号事件として審理したうえ、平
成９年２月１７日に「本件審判の請求は、成り立たない。」との審決をし、その謄
本は同年３月１７日、原告に送達された。
複数の行と複数の列に配列されたメモリセルのマトリックスと冗長行とを有
する半導体メモリのための行デコーダであって、複数の入力端子を有しており、複
数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを具備しており、
前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース電流路は、接地
と第１のノードとの間に直列に接続されており、前記複数のＰチャネルトランジス
タのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノードとの間に並列
に接続されており、前記複数のＮチャネルトランジスタの各々のゲートは、前記複
数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタのゲートと、前
記複数の入力端子の内のそれぞれ対応する入力端子とに接続されてなるＮＡＮＤゲ
ートと、前記第１のノードに接続された第１の端子と前記第２のノードに接続され
た第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子があるときに溶断
されるフューズ素子と、ドレイン－ソース電流路が、前記電源電圧と前記第２のノ
ードとの間に接続されており、ゲートが接地に接続されたプルアップＰチャネルト
ランジスタと、入力が前記第２のノードのみに接続され、出力が、制御されるべき
出力ノードのみに接続されたインバータとを具備しており、前記プルアップＰチャ
ネルトランジスタの電流容量が、前記ＮＡＮＤゲートを通って接地に流れる電流路
の電流容量に比較して小さく、前記出力ノードが、前記フューズ素子の状態に係わ
りなく低インピーダンスであることを特徴とする行デコーダ。
審決は、別添審決書写し記載のとおり、本願発明が、特開昭５９ー１５７８
「第１刊行物発明」という。）及び特開昭６０ー２０３９７号公報（甲第８号証、
以下「第２刊行物」という。）に記載された発明（以下「第２刊行物発明」とい
う。）に基づき、当業者が容易に発明をすることができたものと認められるので、
特許法２９条２項の規定により特許をすることができないとした。
第３ 原告主張の審決取消事由の要点
審決の理由中、本願発明の要旨の認定、本願明細書の記載事項の認定（審決
書２頁８～１１行、４頁１０行～５頁１９行）、第１、第２刊行物の記載事項の認
定（同６頁１行～１０頁４行）、本願発明と第１刊行物発明との第１相違点、第２
相違点及び相違点３の認定並びに第１相違点及び相違点３についての判断は認める
（但し、本願明細書の「トランジスタ１２５は小さな容量成分を有する小型のトラ
ンジスタであり、」（甲第６号証１５頁１５～１６行）との記載は、「トランジス
タ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記であるか
ら、審決の本願明細書の記載事項の認定中、本願明細書のこの部分の記載に基づく
「小さな容量成分」（審決書５頁１４行）は、「小さな電流容量」が正しく、した
がって、第２相違点の認定中の「小さな容量成分」（審決書１２頁６行）も、「小
さな電流容量」が正しい。）。
審決は、本願発明と第１刊行物発明との相違点を看過し（取消事由１）、さ
らに第２相違点についての判断を誤った（取消事由２）結果、本願発明が、第１、
第２刊行物発明に基づき、当業者が容易に発明をすることができたとの誤った結論
に至ったものであるから、違法として取り消されなければならない。
審決は、本願発明と第１刊行物発明とが、第１相違点（審決書１１頁１３～
～１５行）と認定した。
しかしながら、本願発明と第１刊行物発明とは、上記の３点のほか、次の各
点で相違するものであり、審決は、この相違点を看過したものである。そして、本
願発明は、この相違点に係る構成により、動作に際して消費する余分の電力が極め
て僅かであり、また、ＮＡＮＤゲートの出力に接続された第２のノード１２３の動
作遅れを避けることができるという効果を奏するものである。
(1) 第１刊行物に「ノアゲートの後段にインバータＱ０３・Ｑ０４を接続し、
該インバータの負荷トランジスタＱ０３とＱ０４との間にヒューズｆ１３を接続」
（審決書７頁３～６行）することが記載されており、この記載と、第１刊行物（甲
第７号証）の図面第３図から見て、第１刊行物発明では、ノアゲートの出力節点Ｎ
中にフューズ素子ｆ１３が組み込まれている。これに対し、本願発明においては、
上記本願発明の要旨のとおり、フューズ素子の第１の端子がＮＡＮＤゲートの第１
のノードに、フューズ素子の第２の端子がＮＡＮＤゲートの第２のノードに、それ
ぞれ接続されており、したがって、そのＮＡＮＤゲート内にフューズ素子が組み込
まれているものである。
したがって、本願発明と第１刊行物発明とは、「ヒューズ素子が組み込ま
れる位置に関して、第１刊行物発明では、ノアゲートの出力節点Ｎ３に入力が接続
されたインバータ（トランジスタＱ０３とＱ０４からなる回路）の中にフューズ素
子ｆ１３が組み込まれているのに対して、本願発明では、フューズ素子の第１の端
子がＮＡＮＤゲートの第１のノードに、フューズ素子の第２の端子がＮＡＮＤゲー
トの第２のノードに接続されて、そのＮＡＮＤゲート内にフューズ素子が組み込ま
れている点」において相違する（以下「第４相違点」という。）。
(2) 審決は、本願発明と第１刊行物発明との第２相違点として、「プルアップ
トランジスタが、第１刊行物発明では、ゲートも電源に接続されるトランジスタか
らなるのに対して、本願発明ではゲートが接地されたプルアップＰチャネルトラン
ジスタであり、かつ、『前記プルアップＰチャネルトランジスタの電流容量が、前
記ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さ』い構成
を有し、これにより上述の『トランジスタ１２５は小さな容量成分を有する小型の
トランジスタであり、第１図に示した従前の回路の動作の遅れに比較して、その影
響は僅かである』という本発明の効果を得る点」（審決書１１頁１８行～１２頁９
行）を挙げている（但し、上記のとおり、「小さな容量成分」の部分は「小さな電
流容量」が正しい。）。しかしながら、プルアップトランジスタに関しては、それ
のみならず、「第１刊行物発明では、プルアップトランジスタが、インバータとい
う論理機能回路の一部を構成しているトランジスタからなるのに対して、本願発明
では、プルアップトランジスタが、ＮＡＮＤゲートやインバータなどの論理機能回
路とは全く独立したプルアップＰチャネルトランジスタである点」においても相違
するものである（以下「第５相違点」という。）。
(1) 審決は、上記の本願発明と第１刊行物発明との第２相違点について、「本
願発明のプルアップトランジスタをゲートが接地されたＰ型とすることの効果は、
低容量・高速動作が行えるようになることであるが、このことは、第２刊行物発明
に記載されているので、第１刊行物発明におけるプルアップトランジスタについて
も、同じ効果を期待して本願発明のように構成することは当業者が容易に想到し得
たところにすぎない。」（審決書１３頁９～１６行）と判断したが、それは誤りで
ある。
(2) 最初に、第２相違点の「小さな容量成分」の部分は「小さな電流容量」が
正しいこと（本願明細書の「トランジスタ１２５は小さな容量成分を有する小型の
トランジスタであり、」（甲第６号証１５頁１５～１６行）との記載が「トランジ
スタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記である
こと）の理由を主張する。
電界効果トランジスタ（ＦＥＴ）において、「容量（キャパシタンス）」
が問題になるのは、ゲート－ドレイン間とゲート－ソース間であり、ドレインーソ
ース間は、電流チャネルであって、直流も流れるので、「容量」は存在しない。そ
して、本願明細書の「ノード１２３が“ロー”に駆動されるときにトランジスタ１
「ノード１２３が“ロー”に駆動されるとき」とは、ノード１２３上の電荷が放電
してノード１２３がローレベルになることであり、その場合には、トランジスタ１
チャネルトランジスタ（１３３，１３３，１３３）を介して放電されることにな
る。したがって、問題となるのは、トランジスタ１２５の電流容量と、直列接続さ
れているＮチャネルトランジスタ（１３３，１３３，１３３）の電流容量の大小関
係である。すなわち、トランジスタ１２５（プルアップＰチャネルトランジスタ）
の電流容量が、ＮＡＮＤゲートを通って接地に流れる電流路（直列接続されている
Ｎチャネルトランジスタ（１３３，１３３，１３３））の電流容量に比較して小さ
いことが必要とされる。
他方、トランジスタ１２５のゲートは接地電位に接続されており、常時接
地電位に維持されているので、電源投入後の動作中、トランジスタ１２５のゲート
を充放電することはなく、トランジスタ１２５のゲート容量、すなわち、トランジ
スタ１２５のゲート－ドレイン間容量とトランジスタ１２５のゲート－ソース問容
量が動作に影響することはない。
したがって、「トランジスタ１２５は小さな容量成分を有する小型のトラ
ンジスタであり」（本願明細書第１５頁第１５～１６行）との記載中の「容量成
分」が「電流容量」の誤記であることは明らかである。
(3) 審決は、上記のとおり、「本願発明のプルアップトランジスタをゲートが
接地されたＰ型とするとの効果は、低容量・高速動作が行われるようになることで
ある」と認定するが、本願発明において高速動作が実現できるのはプルアップトラ
ンジスタがＰ型であることによるのではなく、プルアップトランジスタの電流容量
を、ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく構成
したことによるものであるから、審決の上記本願発明の効果の認定は誤りである。
そして、審決は、上記の認定に引き続いて、さらに、「このことは、第２
刊行物発明に記載されている」と認定しているが、第２刊行物に「通常動作の時に
ワード線を非選択レベルにドライブするトランジスタを取り除いてあるため、容量
が減少してアクセス時間は短くなり」（甲第８号証３頁右上欄１８行～左下欄１
行）と記載されているように、第２刊行物発明において容量を減少してアクセス時
間が短くなるのは、ワード線を非選択レベルにドライブするトランジスタを取り除
いたことによるものであって、プルアップトランジスタの電流容量を、ＮＡＮＤゲ
ートを通って接地に流れる電流路の電流容量に比較して小さく構成したことによる
ものではないから、審決は、この点でも認定を誤っている。
したがって、審決の「第１刊行物発明におけるプルアップトランジスタに
ついても、同じ効果を期待して本願発明のように構成することは当業者が容易に想
到し得たところにすぎない。」との判断が誤りであることは明白である。
第４ 被告の反論の要点
審決の認定・判断は正当であり、原告主張の取消事由は理由がない。
(1) 第４相違点について
原告の主張する第４相違点は、本願発明において、フューズ素子（１２
がＮＡＮＤゲートの第２のノードに、それぞれ接続されていること、すなわち、本
願発明が、本願明細書（甲第６号証）の第４図(ｃ)に表示されているものであるこ
とを前提とするものである。
しかしながら、本願出願時において、本願明細書の第３図が「本発明の１
実施例を示すもの」、第４図(ａ)～(ｃ)が「本発明の別の実施例を示すもの」とさ
れていたところ、その後、特許請求の範囲が補正されたにもかかわらず、第３図及
び第４図(ａ)、(ｂ)は、本願発明を説明する上での参考例に訂正されずに、今なお
本願発明の実施例とされている。それのみならず、本願明細書には、動作に際して
消費する余分の電力が極めて僅かであり、また、ＮＡＮＤゲートの出力に接続され
た第２のノード１２３の動作遅れを避けることができるという原告主張の効果は記
載されておらず、本願明細書に記載された効果は、アクティブ化になっていない全
デコーダが、そのノード１２３を電源電圧の通常レベルにおくので、トランジスタ
ストークが抑制される点である。そうすると、かかる本願明細書記載の効果から判
断して、本願明細書の特許請求の範囲に記載されたＮＡＮＤ回路のトランジスタの
接続の構成及びヒューズ素子の組み込まれる位置の構成は例示的な構成であり、特
許請求の範囲の記載の技術的解釈としては、本願発明が、第３図及び第４図(ａ)～
(ｃ)にそれぞれ表示されたものを実施例として含む、ＮＡＮＤゲートと、ＮＡＮＤ
ゲートに接続されるヒューズと、その後のワード線に接続されるゲート接地のＰチ
ャネルトランジスタからなる半導体行デコ一ダ回路であるものと解すべきである。
審決は、かかる観点から、本願発明と第１刊行物発明の相違点及び一致点
を審決書記載のとおり認定したものであり、その認定に誤りはない。
(2) 第５相違点について
審決がした本願発明と第１刊行物発明の相違点及び一致点の認定に誤りが
ないことは上記(1)のとおりである。
(1) 原告は、本願明細書の「トランジスタ１２５は小さな容量成分を有する小
型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記載が「トラ
ンジスタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記で
あると主張する。しかしながら、「容量成分」と「電流容量」は、いずれも技術的
に確立している用語であり、かつ、「容量成分」は、静電容量すなわちコンデンサ
成分を意味するものであって、「電流容量」とは概念が異なるものである。そし
て、発明の認定は、明細書に記載された事項に基づいて行うものであり、明細書に
記載された事項の認定は、明白な誤記を除いては、明細書の記載そのものに従うべ
きであるから、本願明細書の「容量成分」が「電流容量」の誤記であるとすること
は理由がない。
(2) 上記(1)のとおり、本願明細書の「トランジスタ１２５は小さな容量成分
を有する小型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記
載が「トランジスタ１２５は小さな電流容量を有する小型のトランジスタであ
り、」の誤記であることを認めることはできない。
そうすると、原告が、それが誤記であることを前提として、本願発明の高
速動作が、プルアップトランジスタの「電流容量」を、ＮＡＮＤゲートを通って接
地に流れる電流路の電流容量に比較して小さく構成したことによるものであると主
張すること、及び第２刊行物発明において容量を減少してアクセス時間が短くなる
のは、プルアップトランジスタの「電流容量」を、ＮＡＮＤゲートを通って接地に
流れる電流路の電流容量に比較して小さく構成したことによるものではないと主張
することは、いずれもその前提を欠くものである。
そして、第２刊行物（甲第８号証）の第６図(ａ)に表示された実施例で
は、プルアップ素子として負荷抵抗Ｒを、第６図(ｂ)に表示された実施例では、負
荷抵抗の代わりにプルアップトランジスタＴｐを用いることが示されているとこ
ろ、第２刊行物には、「第５図ないし７図では、負荷に高抵抗でないものを用いて
いるため、ヒューズＦＳを切ることによる非選択化の際、より速くワード線を非選
択レベルに落ち着かせることができる」（審決書９頁１４～１８行）との記載があ
るから、第６図(ａ)の例の抵抗Ｒと同様、第６図(ｂ)の例のプルアップトランジス
タＴｐも高抵抗でないことが明らかである。他方、第６図(ａ)の例では抵抗Ｒが用
いられているのであるから、その「容量」は無いか、又は無視できる程度に極めて
小さいもので、抵抗成分のみと見ることができる。そして、第６図(ｂ)の例はその
変形例であり、上記のとおり、抵抗Ｒと同様に高抵抗でない抵抗成分としての役割
を行うものであるから、その容量も、第６図(ａ)の例の抵抗Ｒと同様に、無いか、
又は無視できる程度に極めて小さいものでなければならない。したがって、第２刊
行物の第６図(ｂ)に表示されたトランジスタＴｐは、本願明細書に記載された「小
さな容量成分を有する小型のトランジスタ」と同じものであるということができ、
本願発明と同様の効果を奏するものである。
したがって、審決の「このことは、第２刊行物発明に記載されている」と
の認定にも誤りはない。
以上のとおりであるから、審決の第２相違点についての判断に誤りはな
い。
第５ 当裁判所の判断
(1) 第４相違点について
(イ) 前示争いのない本願発明の要旨は、本願発明を、「複数の入力端子を
有しており、複数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを
具備しており、前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース
電流路は、接地と第１のノードとの間に直列に接続されており、前記複数のＰチャ
ネルトランジスタのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノー
ドとの間に並列に接続されており、前記複数のＮチャネルトランジスタの各々のゲ
ートは、前記複数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタ
のゲートと、前記複数の入力端子の内のそれぞれ対応する入力端子とに接続されて
なるＮＡＮＤゲートと、前記第１のノードに接続された第１の端子と前記第２のノ
ードに接続された第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子が
あるときに溶断されるフューズ素子と・・・を具備して」いると規定するものであ
る。
そして、この規定によれば、本願発明は、フューズ素子の第１の端子が
ＮＡＮＤゲート内の第１のノードに接続され、フューズ素子の第２の端子がＮＡＮ
Ｄゲート内の第２のノードに接続されるものであるから、そのＮＡＮＤゲート内に
フューズ素子が組み込まれる構成を有していることは明白である。
これに対し、第１刊行物に「ノアゲートの後段にインバータＱ０３・Ｑ
ｆ１３を接続」（審決書７頁３～６行）することが記載されていることは当事者間
に争いがなく、さらに、第１刊行物（甲第７号証）には「第３図は本発明の他の実
施例を示すものであり・・・本実施例は非活性化のヒューズｆ１３をインバータ部
の節点Ｎ２とトランジスタＱ０４の間に直列に入れてある。」（同号証３頁左上欄
行物発明においては、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ
（トランジスタＱ０３とＱ０４から成る回路）の中にフューズ素子ｆ１３が組み込
まれていることが認められる。
そうすると、本願発明と第１刊行物発明とは、当事者間に争いのない第
ではＮＡＮＤゲートである点のほかに、ヒューズ素子が組み込まれる位置とノアゲ
ート（又はこれに対応するＮＡＮＤゲート）との位置関係に関して、「第１刊行物
発明では、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ（トランジス
タＱ０３とＱ０４からなる回路）の中にフューズ素子ｆ１３が組み込まれているの
に対して、本願発明では、ＮＡＮＤゲート内に、第１の端子が第１のノードに接続
され、第２の端子が第２のノードに接続されて、フューズ素子が組み込まれている
点」、すなわち、第４相違点において相違するものといわざるを得ない。
(ロ) ところで、平成４年１０月６日付手続補正書（甲第３号証）、平成６
年２月１０日付手続補正書（甲第４号証）、平成８年９月５日付手続補正書（甲第
いう。）によれば、その特許請求の範囲の記載は、前示争いのない本願発明の要旨
の規定と同一であり、かつ、特許請求の範囲に記載された発明は、その第４図(ｃ)
に表示されたものであることが認められる。
しかるところ、被告は、本願明細書の特許請求の範囲に記載された構成
が例示であり、特許請求の範囲の記載の技術的解釈としては、本願発明が、第４図
(ｃ)に表示されたもののみならず、第３図及び第４図(ａ)、(ｂ)にそれぞれ表示さ
れたものも実施例として含む半導体行デコ一ダ回路であるものと解すべきであると
主張するが、該主張は、本願発明が、審決の認定した本願発明の要旨（前示のとお
り、本願明細書の特許請求の範囲の記載と同一である。）によって規定されたもの
以外のものであると主張することに帰するものであって、到底採用できないもので
あることは論を俟たない。
(ハ) したがって、審決には、第４相違点を看過した誤りがあるものという
べきである。
(2) 第５相違点について
前示争いのない本願発明の要旨は、本願発明を、「複数の入力端子を有し
ており、複数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを具備
しており、前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース電流
路は、接地と第１のノードとの間に直列に接続されており、前記複数のＰチャネル
トランジスタのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノードと
の間に並列に接続されており、前記複数のＮチャネルトランジスタの各々のゲート
は、前記複数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタのゲ
ートと、前記複数の入力端子の内のそれぞれ対応する入力端子とに接続されてなる
ＮＡＮＤゲートと、前記第１のノードに接続された第１の端子と前記第２のノード
に接続された第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子がある
ときに溶断されるフューズ素子と、ドレイン－ソース電流路が、前記電源電圧と前
記第２のノードとの間に接続されており、ゲートが接地に接続されたプルアップＰ
チャネルトランジスタと、入力が前記第２のノードのみに接続され、出力が、制御
されるべき出力ノードのみに接続されたインバータとを具備して」いると規定する
ものである。
この規定によれば、本願発明において、プルアップトランジスタのドレイ
ン－ソース電流路の一端が第２のノードに接続されるものであるところ、当該第２
のノードには、ＮＡＮＤゲートの構成要素である複数のＰチャネルトランジスタの
各ドレイン－ソース電流路の一端が並列接続され、ＮＡＮＤゲートの構成要素であ
る直列接続された複数のＮチャネルトランジスタのドレイン－ソース電流路の一端
が第１のノード及びフューズ素子を介して接続され、さらに、インバータの入力が
接続されるものであることが認められる。そうであれば、技術常識上、本願発明の
プルアップトランジスタは、ＮＡＮＤゲートやインバータなどの論理機能回路と相
互に関係して動作するものと見るべきであり、これらの論理機能回路から全く独立
しているものと認めることはできない。
したがって、本願発明のプルアップトランジスタが、ＮＡＮＤゲートやイ
ンバータなどの論理機能回路とは全く独立したプルアップＰチャネルトランジスタ
であることを根拠として、本願発明と第１刊行物発明とが第５相違点において相違
するとの原告の主張は理由がなく、審決に、かかる相違点の看過はないものという
べきである。
(1) 第２相違点に係る本願発明の構成は、「ゲートが接地されたプルアップＰ
チャネルトランジスタであり、かつ、『前記プルアップＰチャネルトランジスタの
電流容量が、前記ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較し
て小さ』い構成」（審決書１１頁末行～１２頁５行）であるところ、審決は、「本
願発明のプルアップトランジスタをゲートが接地されたＰ型とすることの効果は、
低容量・高速動作が行えるようになることである」（同１３頁９～１１行）とす
る。
本願明細書には、このような構成の作用効果に関連して、第３図に表示さ
れたものに関してではあるが、「トランジスタ１２５の大きさは、比較的小さな電
流容量（例えば２μＡ）を有する弱いトランジスタが選択される。こうして、通常
の動作においては、ノード１２３の状態は、ノード１２１の状態、すなわち、ＮＡ
ＮＤゲート１２０の出力によって決定され、トランジスタ１２５の出力は、この回
路の動作には本質的に影響しない。このために、当然に謂うまでもなく、また、よ
く知られているように、ＮＡＮＤゲート１２０を介して接地に至る電流路の電流容
量は、トランジスタ１２５の効果を抑制する。当業者は、このような効果を達成す
る適切なパラメータのトランジスタを設計することを容易にできるであろう。典型
的な例として、電流容量は２ｍＡである。ノード１２７によって制御される行の内
に欠陥のある要素が在れば、例えば、レーザによって、あるいは、大電流の使用あ
るいは他の公知の手段によってフューズ１２２を溶断する。こうして、デコーダ１
する。この手法の利点は、インバータ１２６が、電源電圧と接地電圧との何れに対
しても比較的低い２つの低インピーダンス状態を有し、要素１２８から伝播する、
あるいはこの行ラインに関係するいかなる雑音も、インバータ１２６内のトランジ
スタの働きによって抑制され、ノード１２７に制御される行は例え一瞬たりとも雑
音によってエネイブルあるいはディスエイブルされない。」（甲第６号証１１頁８
行～１２頁１６行、甲第４号証補正の内容(1)）との記載がある。
すなわち、本願明細書には、その第３図に表示されたものについて、プル
アップＰトランジスタが、通常の動作においてはデコーダ回路の動作に本質的に影
響しないが、半導体メモリの行の中に欠陥のある要素が発見され、フューズ１２２
が溶断されてデコーダ（ＮＡＮＤゲート）１２０がノード１２３から分離されたと
きにおいては、ノード１２３を電源電圧レベルに恒久的に保持することでインバー
タ１２６の出力（ノード１２７）を論理“０”状態（接地状態）にし、ノード１２
れているところ、本願明細書には、さらに、「第３図に示す実施例は、アクティブ
“ハイ”の入力と、やはりアクティブ“ハイ”の出力を有するデコーダの場合の使
用に適している。第４図(ｃ)に示す実施例も、同様に同じ条件で使用される。」
（甲第６号証１３頁末行～１４頁３行）との記載があるから、この作用効果は、第
る。
しかしながら、本願明細書には、第２相違点に係る本願発明の「ゲートが
接地されたプルアップＰチャネルトランジスタ」との構成によって、低容量・高速
動作が行えるようになるとの効果を奏する旨の記載はないというべきである。
すなわち、本願明細書には、「本発明に従う回路が動作する速度に関して
の唯一の効果は、ノード１２３が“ロー”に駆動されるときにトランジスタ１２５
に打ち勝つために必要な時間が僅かことである（注、「僅かなことである」の誤記
と認められる。）。何故ならば、トランジスタ１２５は小さな容量成分を有する小
型のトランジスタであり、第１図に示した従前の回路の動作の遅れに比較して、そ
の影響は僅かである。」（甲第６号証１５頁１２～末行）との記載があるところ、
この記載の「容量成分」が「電流容量」の誤記であるかどうかについては争いがあ
るが、仮に被告主張のとおり、誤記ではないとしても、前示記載において、低容
量・高速動作の効果は、トランジスタ１２５が小さな容量成分を有する小型のトラ
ンジスタであることによるものであって、第２相違点に係る本願発明のプルアップ
トランジスタをゲートが接地されたＰ型とする構成の効果ではないことが明らかで
ある。
したがって、審決の「本願発明のプルアップトランジスタをゲートが接地
されたＰ型とするとの効果は、低容量・高速動作が行えるようになることである」
という認定はいずれにせよ誤りであるといわざるを得ないから、かかる認定に基づ
く第２相違点についての判断も誤りというべきである。
判断を誤ったものであり、その取消しを求める原告の本訴請求は理由があるので、
これを認容することとし、訴訟費用の負担につき行政事件訴訟法７条、民事訴訟法
東京高等裁判所第１３民事部
裁判長裁判官 田中康久
裁判官 石原直樹
裁判官 清水 節
