#Substrate Graph
# noVertices
30
# noArcs
82
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 436 436 1
2 100 100 0
3 125 125 0
4 100 100 0
5 243 243 1
6 150 150 0
7 506 506 1
8 450 450 1
9 150 150 0
10 624 624 1
11 150 150 0
12 368 368 1
13 137 137 1
14 230 230 1
15 150 150 0
16 500 500 1
17 261 261 1
18 500 500 1
19 150 150 0
20 418 418 1
21 125 125 0
22 125 125 0
23 125 125 0
24 150 150 1
25 150 150 1
26 125 125 0
27 100 100 0
28 243 243 1
29 150 150 0
# Arcs: idS idT delay bandwidth
6 7 1 75
6 8 4 75
7 6 1 75
7 9 3 75
7 10 4 156
7 11 1 75
7 12 3 125
13 14 1 62
13 15 1 75
14 13 1 62
14 1 2 93
14 15 1 75
10 16 1 125
10 17 2 93
10 7 4 156
10 18 1 125
10 8 1 125
8 16 1 125
8 6 4 75
8 18 1 125
8 10 1 125
15 13 1 75
15 14 1 75
0 2 2 50
0 5 1 75
24 22 1 75
24 21 1 75
3 2 2 50
3 5 1 75
18 16 1 125
18 1 2 125
18 10 1 125
18 8 1 125
25 26 1 75
25 23 1 75
26 4 1 50
26 25 1 75
16 20 2 125
16 18 1 125
16 10 1 125
16 8 1 125
4 26 1 50
4 23 1 50
23 4 1 50
23 25 1 75
21 24 1 75
21 27 3 50
2 0 2 50
2 3 2 50
22 24 1 75
22 27 3 50
1 14 2 93
1 20 3 125
1 18 2 125
1 5 3 93
28 29 1 75
28 11 3 75
28 12 1 93
12 7 3 125
12 9 1 75
12 29 1 75
12 28 1 93
11 7 1 75
11 28 3 75
27 22 3 50
27 21 3 50
29 28 1 75
29 12 1 75
9 7 3 75
9 12 1 75
19 17 1 75
19 20 1 75
17 19 1 75
17 20 1 93
17 10 2 93
20 16 2 125
20 19 1 75
20 1 3 125
20 17 1 93
5 0 1 75
5 3 1 75
5 1 3 93
