 2
 
CMOS 製程於高頻時 Low k 層介電效應偏移對被動元件影響之研究(II) 
摘要  
為了實現 SoC 概念使主被動電路被整合在單一晶片中，將被動電路設計於 CMOS 中，
不僅可以讓製作成本大幅降低，對於未來與數位電路整合更為有利，設計應用於毫米波
CMOS 前端射頻積體電路，是一個相當值得研究的目標。 
本計畫主要分成三大部分： (a) Low k 材料之微波介電量測；應用下探針針方式量側傳輸線
法，利用一種近似去埋藏法的量測技術，先量測到整體的參數(包含量測針、量測 PAD 與
傳輸線的參數)。利用不同長度的傳輸線相減，是可以有效的將量測針、量測 PAD 的效應，
從所量測到的參數中扣除，藉此得到 Low k 材料於高頻時之準確介電參數。(b) 介電層介
電參數對被動元件特性影響之探討與改進；在量測出精確 CMOS 製程中 Low k 層的介電參
數後，可藉由微帶線之波導波長、傳播常數、相位速度以及電氣長度之計算，來補償實際
設計時電氣長度，可使設計的頻率不會因高頻時的介電係數之漂移而受到影響。另外，由
於 Low k 層的材料總衰減常數的表現不好，介電損失主導了整個衰減常數，總衰減常數主
要的來源是介電材料所產生的損失。因此，在 CMOS 製程中設計整合被動微波元件時，克
服 Low k 層不好的介電損失將是設計上的ㄧ大挑戰，在本計劃中提出了以步階阻抗諧振器
與共平面波導(CPW)來減少介電損所造成的損失。(c) 高頻微波濾波元件之設計；藉由前二
個部分的成果，針對 60GHz 系統設計一低損耗高頻濾波器，再藉由台積電 CMOS 製程製
作元件，量測實際電路後，比對模擬與量測結果，來證實萃取出 Low K 基版介電參數之準
確性與所提出之電氣長度補償與低損耗設計準則之實用性。 
 透過該計畫的執行，其所研究之成果，透過該計畫的執行，其所研究之成果，總計發
表 7 篇期刊，詳細情形如下：(1)已刊登重點性期刊有:  
1. Chun Hsien Huang, Na Fu Wang, Y.Z. Tsai, Chien-Chih Liu, Chen-I. Hung, and 
Mau-Phon Houng, “The formation of a SiOx interfacial layer on low-k SiOCH materials 
fabricated in ULSI application, “ Materials Chemistry and Physics, 110(2), pp.299-302, 
2008  
2. Chun Hsien Huang, Hui Ling Huang, Chen I Hung, Na Fu Wang, Yeong Her Wang, and 
Mau Phon Houng, “Bond Structure in Porous SiOCH Low-k Film Fabricated by 
Ultraviolet Irradiation,” Japanese Journal of Applied Physics, 2008, vol. 47 (3), pp. 
1532-1535.  
3. Huang, Chun-Hsien, Li, En-Jui, Chang, Wai-Jyh, Wang, Na-Fu,Hung, Chen-I, Houng, 
Mau-Phon, “Charge trapping behavior of SiO2-Anodic Al2O3-SiO2 gate dielectrics for 
nonvolatile memory applications,” SOLID-STATE ELECTRONICS, vol. 53, Issue 3, pp. 
279-284, 2009. 
4. Wen-Jeng Lin, Jain-Yi Li, Lih-Shan Chen, Ding-Bing Lin, and Mau-Phon Houng,“A New 
Approach of Dual-Band Filters by Stepped Impedance Simplified Cascaded Quadruplet 
Resonators with Slot Coupling,”Progress In Electromagnetics Research Letter, vol. 9, pp. 
19-28, 2009.  
5. Wen-Jeng Lin, Jain-Yi Li, Lih-Shan Chen, Ding-Bing Lin, and Mau-Phon 
Houng,“Investigation in Open Circuited Metal Lines Embedded in Defected Ground 
 4
為了實現 SoC 在微波積體電路被動元件的應用，於 CMOS 製程中整合被動電路以成趨
勢，隨著半導體技術日新月異，高速化之 CMOS 製程技術一路從 0.18 μm 到 0.13 μm，其
中 0.13 μm 之截止頻率 ft 約達 90 GHz，再進步現在 90 nm 之截止頻率 ft 約達 140 GHz，
雖然離正式量產仍有些差距，但是勉強可以用來應付毫米波設計。除了 CMOS 製程進步的
潛力外，利用 CMOS 製程，不僅可以讓製作成本大幅降低，對於未來與數位電路整合更為
有利，設計應用於毫米波 CMOS 前端射頻積體電路，是一個相當值得研究的目標。 
當被動電路設計於 CMOS 製程中時，其介電層為減少 RC Delay 的 Low K 層，因為傳
輸線特性及被動元件的元件參數，都與微波基板的介電特性有密切的關係，一般而言，微
波基板會常被拿來應用，必須了解的微波基板參數有 (1) 介電常數 ( Dielectric Constant,ε
r)：(2) 介電品質因素 ( Q Factor, Qd)：(3) 低溫度係數 ( Temperature codfficient of Frequency, 
τf )等特性。由於介電常數決定被動元件尺寸與電路的訊號線長度，當介電常數越高，元
件的尺寸就越小，越能應用在更高的操作頻率且能保持體積小的優勢；反之則越大。其次
微波基板的介電損失 tanδ=1/Qd，由文獻提出，被動電路的損耗中，介電材料所貢獻的損失
佔整體損失的 98.82%，而在介電材料上的導體所提供的損失佔整體損失的 1.18%。由此可
見，導體損失只提供微量的損失；介電損失主導了整個衰減常數，可以說介電損失多大，
總衰減常數就會有多大。總衰減常數主要的來源是介電材料所產生的損失。因此，在 CMOS
製程中設計整合被動微波元件時，精準的 Low K 層總衰減常數，儼然成為一個重要的課題。 
一般應用上以 Qd 值要在 3000 以上較為適用，因為介電損失的大小直接影響基板的選
擇性，另外，用來穩定共振頻率的低溫度係數，一般的要求大多在 20ppm/℃以作為補償[1]。
因此，精確的量測高頻介電材料之介電特性是相當重要的。 
介電材料在低頻時，有著電偶極極化和離子極化兩種機制下，在加上電場均勻分佈在
空氣與介質中，有效介電常數將會隨頻率增加而減少；而在高頻時，由於色散現象，在加
上大部分電場都在介質中，所以基板的有效介電常數就會增加。在 CMOS 製程廠所提供的
參數，主要是針對低頻時的介電效應，當 CMOS 被動電路設計於高頻時，將會因為介電基
版參數的不準確，而造成結果上的漂移。為了精準掌握於 CMOS 製程中被動電路的設計，
CMOS 之中的 Low K 層的介電參數的萃取是相當重要的課題。準確的介電參數，在設計中
有相當的大的幫助。 
兩種常用來量測微波基板之高頻介電特性的方法有共振器法和傳輸線法。常見共振器
法為環形共振器，這種方法實作簡單且容易量測基板的介電特性，可從所量測到的共振頻
率來得到該基板的有效介電常數。傳輸線的方法可分兩種 (1) 單一傳輸線：(2) 不同長度
之傳輸線。單一傳輸線須藉助測試載具來進行量測，在進行去埋藏法或 TRL 校正來將測試
載具的效應從量測到的參數中扣除。近年來，文獻中常利用去埋藏法或 TRL 校正來萃取基
板的介電特性。然而，去埋藏法的計算過程是複雜的，它必須先量得整體的參數及測試載
具的參數，再藉由 ABCD 矩陣轉換，得到待測物 ( Device under test, DUT)的參數。在這些
轉換過程中難免會發生錯誤，就會影響研究結果的準確性。而 TRL 校正，必須設計校正 kit，
並輸入到網路分析儀(VNA)，再量測待測物的參數。 
一種近似去埋藏法的量測技術－不同長度之傳輸線，這種方法所量得的介電常數可以
精確到誤差在 0.5~1.0%。此法藉由長度差來將下針效應扣除，可以輕易地用來量測基板的
介電特性，藉由扣除後兩條不同長度之傳輸線的轉換相角(transformation phase； 21θ )，可以
換算出基板的有效介電常數。 
不過，有關不同長度之傳輸線的文獻中皆有提到，當兩傳輸線的長度差距越大，就能
 6
重要性，因此計畫中選擇設計高頻濾波器。 
依照濾波特性分類，可分為低通(low-pass)、高通(high-pass)、帶通(band-pass)和帶拒
(band-reject)濾波器等四種，本次設計為應用於 60-GHzWPAN 射頻前端系統之帶通濾波
器。以接收電路為例，圖 2-3 為 60-GHz WPAN 射頻前端接收電路方塊圖，其中本次設計
之帶通濾波器位於圖中方框內，最主要的功能是過濾從射頻晶片天線接收下來的訊號，利
用帶通濾波器良好的濾波效果，擷取特定頻率範圍之訊號，並消除其他頻帶不必要之干擾
訊號。 
 
圖 2-3、 60-GHz WPAN 射頻前端接收電路方塊圖 
在量測出精確 CMOS 製程中 Low k 層的介電參數後，設計將可以使用微帶線理論來進
行濾波器的設計，當具有精確的 Low k 層的介電參數時，可藉由微帶線之波導波長、傳播
常數、相位速度以及電氣長度之計算，來補償實際設計時電氣長度，可使設計的頻率不會
因高頻時的介電係數之漂移而受到影響。另外，由於 Low k 層的材料特性，可以預知總衰
減常數的表現將不是很好，介電損失主導了整個衰減常數，可以說介電損失多大，總衰減
常數就會有多大。總衰減常數主要的來源是介電材料所產生的損失。因此，在 CMOS 製程
中設計整合被動微波元件時，克服 Low k 層不好的介電損失將是設計上的ㄧ大挑戰，在本
計劃中提出了以步階阻抗諧振器與共平面波導(CPW)來減少介電損所造成的損失。除了上
述帶通濾波器相關參數外，在以步階阻抗諧振器來設計帶通濾波器時，有兩個相當重要的
指標：(1) 諧振腔結構之縮小化設計直接關係到電路的尺寸大小，尤其在使用 IC 製程設計
濾波器上，如何在不影響濾波特性下，有效縮小濾波器尺寸將是設計的關鍵。(2) 諧振腔結
構之品質參數(quality factor；Q 值)的高低左右濾波特性，當 Q 值高時，插入損失較好且
頻寬小而停帶區陡峭；當 Q 值低時，插入損失較差且頻寬大而停帶區平緩。而 CPW 方式
則使用共平面波導的理論，使訊號不會經過介質而來減少介質所造成的損失。 
本計畫分為二年計畫，第一年量測 CMOS 多層 Low k 之基版介電參數，探討 Low k 高
頻介電效應，並建立高頻被動元件設計準則與補償準則。第二年利用第一年建立之準則針
對步階阻抗諧振器設計一應用於 60GHz 系統之低損耗濾波器，使用 IE3D 與 HFSS 等模擬
軟體，代入 Low k 基版參數，藉由 CIC 的下線流程，使用台積電 CMOS 製程製作元件，量
測實際電路後，比對模擬與量測結果，來證實萃取出 Low K 基版介電參數之準確性與所提
出之電氣長度補償與低損耗設計準則之實用性。 
第二章 low K 材料的成長與分析 
2-1 沉積介電薄膜流程 
將清洗完成的基板，置入 PECVD 系統沉積，反應氣體為氧氣(O
2
)，在本實驗中固定氧
氣流量；反應前趨物(Precursor)為三甲基甲烷(Trimethylsilane, TMS)，在本實驗中與 O
2
的比
 8
0 1000 2000 3000 4000
A
bs
or
ba
nc
e(
ar
b.
 u
ni
ts
)
 OSG (400~4000cm-1)
Wavenumber (cm-1)
Atmospheric CO2
Si-O-Si
rocking
C-HX stretching
Si-O-Si stretching
(network-link)
H-OH-related bondsSi-CH3 stretching
Si-C stretching & 
Si-(CH3)2 bending
Si-H stretching
Si-H & Si-OH
Si-(CH3)3 bending
Si-O-Si stretching
(cage-link)
 
圖 2-5 碳化矽玻璃(Organosilicate Glass;OSG)的紅外線光譜圖 
由圖 2-6 至圖 2-8 中發現，在 Gas Ratio 3、Gas Ratio 4.5 與 Gas Ratio 6 不同沉積壓力時，
薄膜的化學結構看起來似乎並沒有太大的改變，但主鍵 Si-O-Si stretching 有些微的變動，
隨著壓力增加，而往高波數的地方偏移，若往高波數地方移動，表示薄膜結構趨於 Cage- 
like，則薄膜較為鬆散[10]，且波數 1060-1160cm-1 為 Cage-like 吸收峰的範圍，此範圍的面
積大小可看出薄膜是否趨於鬆散的結構，並且利用 Origin 軟體，使用高斯(Gaussian)的方式
計算 Cage- like 吸收峰的面積。 
500 1000 1500 2000 2500 3000 3500 4000
Pressure 4.5
Pressure 3.5
Pressure 2.5
Gas Ratio3
A
bs
or
ba
nc
e(
ar
b.
 u
ni
ts
)
Wavenumber (cm-1)
Si-O-Si
rocking
C-HX stretching
Si-O-Si stretching
(network-link)
Pressure 1.5
Si-CH3 stretching
Si-C stretching & 
Si-(CH3)2 bending
Si-H stretching
Si-O-Si stretching
(cage-link) 
 
圖 2-6  Gas Ratio 3 時，不同沉積壓力的紅外線光譜圖。 
500 1000 1500 2000 2500 3000 3500 4000
A
bs
or
ba
nc
e(
ar
b.
 u
ni
ts
)
Wavenumber (cm-1)
Pressure 4.5
Pressure 3.5
Pressure 2.5
Gas Ratio4.5
Si-O-Si
rocking
C-H
X
 stretching
Si-O-Si stretching
(network-link)
Pressure 1.5
Si-CH3 stretching
Si-C stretching & 
Si-(CH3)2 bending
Si-H stretching
Si-O-Si stretching
(cage-link) 
 
圖 2-7  Gas Ratio 4.5 時，不同沉積壓力的紅外線光譜圖。 
 10
整個量測系統連結，如圖 3-6 所示，再使用 ICS(Interactive Characterization Software)來
控制量測儀器的量測參數與程序，最後將輸出入的資料儲存成 Excel 檔整理之。  
電壓-電容(C-V)由Hp-4284A測得，由4-1式求得介電常數。  
0
0
ox r
ox
ox ox
r
AC
t
C t
A
ε ε
ε ε
=
×= ×
      (3-1) 
C
ox
為所測得之電容值、ε0 為真空介電常數(8.854×10
-14 
F/cm )、A 為電極面積、t
ox
為
薄膜之厚度。 
電流-電壓(I-V)由 Hp-4156 測得，將量測的 I-V 圖將橫座標的電壓值除以薄膜厚度，縱
座標的電流值除以電極面積，可得到電流密度對應電場的關係圖。  
3-2 電性分析 
由表 3-1 為利用 C-V 法求得之介電常數，當沉積壓力增加時，其介電常數有逐漸下降
的趨勢，因沉積壓力大，沉積速率隨著增加，沉積的薄膜結構較為鬆散，並且碳/甲基含量
增加，使得薄膜的孔隙度增加，介電常數便往下降；另外，在 Gas Ratio 3 與 Pressure 3.5
時，介電常數的增加，是因為水氣所造成的影響，並且從 FTIR 圖譜中可以看到有明顯的水
氣鍵。 
表3-1 在Gas Ratio 3不同沉積壓力時，C-V法求得之介電常數。 
Condition Dielectric Constant 
Pressure 1.5 3.126 
Pressure 2.5 3.142 
Pressure 3.5 3.441 
Pressure 4.5 3.079 
 
圖 3-1 為 Gas Ratio 3 時，不同沉積壓力之 C-V 量測結果，量測頻率為 1MHz，掃瞄電
壓範圍由-40V 至+40V。由量測結果得知，C-V 曲線有偏移(shift)、扭曲(stretch out)與反轉
區有感應電容三種現象產生。 
-40 -35 -30 -25 -20 -15 -10 -5 0 5 10 15 20 25 30 35 40
0.4
0.5
0.6
0.7
0.8
0.9
1.0
C
/C
ox
Bias (V)
Gas Ratio 3
 Pressure 1.5
 Pressure 2.5
 Pressure 3.5
 Pressure 4.5
 Ideal
 
 12
增加而增加。 
-40-35-30-25-20-15-10 -5 0 5 10 15 20 25 30 35 40
0.4
0.5
0.6
0.7
0.8
0.9
1.0
 
 
C
/C
ox
Bias (V)
Gas Ratio 3 , Pressure 1.5
 
圖 3-2  Gas Ratio 3 沉積壓力 1.5 torr 時的 C-V 的磁滯曲線。 
-40-35-30-25-20-15-10 -5 0 5 10 15 20 25 30 35 40
0.4
0.5
0.6
0.7
0.8
0.9
1.0
 
  
 
C
/C
ox
Bias (V)
Gas Ratio 3 , Pressure 2.5
 
圖 3-3  Gas Ratio 3 沉積壓力 2.5 torr 時的 C-V 的磁滯曲線。 
 
-40-35-30-25-20-15-10 -5 0 5 10 15 20 25 30 35 40
0.4
0.5
0.6
0.7
0.8
0.9
1.0
 
 
 
 
C
/C
ox
Bias (V)
Gas Ratio 3 , Pressure 3.5
 
圖 3-4  Gas Ratio 3 沉積壓力 3.5 torr 時的 C-V 的磁滯曲線。 
表3-3 在Gas Ratio 3不同沉積壓力時，氧化層捕獲電荷相對量(Nh)。 
Condition ΔVh Nh (charges/cm2) 
Pressure 1.5 2.1 3.089×1011 
 14
 
圖 4-2 DLTL 結構 
4-3 實驗結果 
先量測到整體的參數(包含 SMA、焊錫和傳輸線的參數)經由反矩陣的方式求得傳輸線
本身的特徵值，所得到的這些特徵值跟我們傳輸線的γ 有關，就可以獲得傳輸線本身的衰
減常數(α )和傳播常數( β )。這樣的一個推導結果，最後得到了兩條傳輸線相減後的α 值和
β 值，證明了利用不同長度的傳輸線相減，是可以有效的將 SMA 和焊錫的效應，從所量測
到的參數中扣除。 
在文獻中[19-20]，所量測介電特性的頻率範圍皆只有幾 GHz，當實際跟著設計時發現，
當傳輸線的轉換相角(Transformation phase； 21θ )超過 180− °時，經由式子換算後的介電特
性，在轉換相角超過 180− °之後的介電特性，會快速地趨近於零。因此，可以假設文獻當
中的介電特性，量測的頻率範圍不高，是因為傳輸線的轉換相角超過 180− °，造成之後的
介電特性會趨近零，所以各文獻只有呈現出當傳輸線的轉換相角在 180− °之前的介電特
性。本研究將以 FR4 和 Duroid 5880 兩種微波基板來研究不同長度之傳輸線。首先以 FR4
證明轉換相角對於介電常數的變化，如圖 3.4 所示。 
1 2 3 4 5 6 7 8 9 10
-200
-150
-100
-50
0
50
100
150
200
0
1
2
3
4
5
Frequency (GHz)
 
 
θ21  θ21
         Er
Er
ΔL=35mm
 
 
圖 4-3 比較相角修改前後的介電常數 
而圖 4-3 中，是將從網路分析儀所量到的轉換相角，直接代入(3.7)所得之介電特性。圖
中所示，當頻率超過 4.5GHz，也就轉換相角超過 180− °後，所得介電常數會快速變小至零。
以數學角度來說明相角問題的話，可用 πn 的方式來表示 °180 與 °360 之間的關係，他們在
數學上雖然有著”量”的差別，但在數學的習慣上，會用 πn 或者 πn2 來表示之後的相角；但
在實際的 DLTL 應用上， °180 、 °360 、 °540 …等角度，各有其代表意義，他們所表示的是
在各頻率下的相角，所以數學上的表示法無法應用在 DLTL 上。圖 4-4 所示為將轉換相角
修改後所得之介電常數，圖中可以明顯看出，修改後的介電常數，當頻率超過 4.5 GHz 後，
介電常數並沒有下降到零。 
 16
4-6 所示則為考慮相角和多重反射效應之後所得之介電常數。 
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
4.0
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
 
 
D
ie
le
ct
ric
 C
on
st
an
t
Frequency (GHz)
 
圖 4-6 考慮相角及多重反射效應後所得 FR4 之介電常數 
由圖中可發現，所得到的介電常數在 3GHz 之前，由於受到電偶極極化和離子極化兩
種機制的影響下，再加上隨著頻率的增加，所捕捉到的振盪子的數目漸漸減少，導致介電
常數下降；當頻率高於 3GHz，所能捕捉到振盪子的數目固定，所以介電常數會呈現定值。 
圖 4-7 所示為 FR4 的有效介電常數，由圖中可得，一般未考慮色散效應的方程式所得
到的有效介電常數為定值。而所得的有效介電常數，因為也只有考慮離子極化的情形下，
以致於在 4GHz 之前的特性也無法完整的詮釋出。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 4-7 比較三種不同公式所得 FR4 之有效介電常數 
由實驗所得到的特性，在 4GHz 前，有著電偶極極化和離子極化兩種機制下，在加上
電場均勻分佈在空氣與介質中，所以有效介電常數會隨頻率增加而減少；在 4GHz 後，由
於色散現象，在加上大部分電場都在介質中，所以基板的有效介電常數就會增加。 
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
3.25
3.30
3.35
3.40
3.45
3.50
 
 
Eeff(f)
Frequency (GHz)
 calculated by (6)
 measured by (10)
        calculated by (11)
 18
圖 4-9 比較有無考慮多重反射效應所得 FR4 之正切損失 
同樣地，利用不同長度之傳輸線來量測 duroid 5880，圖 4-10 所示為未修該轉換相角前
的介電常數；圖 4-11 所示為修改轉換相角後的介電常數。由兩種不同基板的未修改轉換相
角的介電常數圖可知，相角的因素，是造成不同長度之傳輸線應用的限制。圖 4-12 所示，
有效介電常數在較低頻率時，因為不同極化機制的影響下，會隨頻率增加而減少；而較高
頻率時，因為色散效應及大部分電場分佈在介質中的影響，有效介電常數會隨頻率增加。
所得的介電常數如圖 4-13 所示，不同極化機制的影響下及捕捉到的電荷數目減少，造成介
電常數減小；而當捕捉的電荷數目為定值時，介電常數將不在隨頻率而變化。至於頻率高
於 18GHz 後，由於已達到 SMA 接頭的使用極限，所以，儘管我們已經將多重反射效應及
邊緣效應考慮進去，但介電常數還是增加。因此，我們可以定義出 DLTL 的使用限制之ㄧ，
就是 SMA 接頭的操作頻率範圍。圖 4-14 所示為 duroid 5880 的衰減常數，由圖可見，duroid 
5880 的主要損失來源同樣是介電損失，佔整體的 94.24%；導體損失則佔 5.76%。而在 1GHz
的正切損失也與所了解的量相同[24]，如圖 4-15 所示。 
一般微波元件所要求的正切損失約 0.001(Qf=5000~6000)，因為基板內充滿著帶電性的
電荷。所以，當訊號在基板上傳遞時，電磁波會進入到基板內，造成電荷的移動，而電荷
的移動量大小，則是決定基板所產生正切損失大小。移動量大，所產生的損失就會變大，
如同 FR4 板，正切損失高達 0.025；而移動量小，所產生的損失就會小，如 duroid 5880，
正切損失在 0.0009。 
1 2 3 4 5 6 7 8 9 10
-200
-150
-100
-50
0
50
100
150
200
0
1
2
3
4
Er
 
 
θ21
Frequency (GHz)
ΔL=35mm
 
 
圖 4-10 轉換相角未修改前之 duroid 5880 介電常數 
1 2 3 4 5 6 7 8 9 10
-800
-600
-400
-200
0
2.0
2.1
2.2
2.3
2.4
2.5
Er
 
 
θ21
Frequency (GHz)
ΔL=50mm
 
 
 20
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
Duroid 5880 ΔL=264mm
 Total Loss 
 Conductor Loss     5.76% 
 Dielectric Loss     94.24%
 
 
Lo
ss
 (d
B
/c
m
)
Frequency (GHz)
 
圖 4-14 duroid 5880 之衰減常數 
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18
0.0004
0.0006
0.0008
0.0010
0.0012
 
 
Lo
ss
 T
an
ge
nt
Frequency (GHz)
 
圖 4-15 duroid 5880 之正切損失 
針對高頻low k介電常數量測部分，由於頻率高，會採用下針on wafer形式進行量測，量測
光罩設計如4-16所示。 
 
 22
  
(a) (b) 
 
  
(c)                    (d) 
 
 
(e) 
圖 5-2  EDS 分析 (a)NO RTA (b)100°C (c)300°C (d)500°C (e)600°C 
 
當退火完成後，使用 RMS 分析其不同溫度下之表驗粗糙度，如圖 5-3 所示。 
 
 
 24
0 5 10 15
0.05
0.10
0.15
0.20
0.25
0.30
0.35
0.40
0.45
0.50
0.55
0.60
0.65
0.70
0.75
0.80
0.85
0.90
0.95
1.00
 600C
 500C
 100C
 NO RTA
 300C
 
 
Ph
as
e 
co
ns
ta
nt
(r
ad
/m
m
)
Frequency(GHz)
 
圖 5-5 相位常數 
 
代入公式可求得衰減常數如圖 5-6 所示。 
 
0 5 10 15
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4  600C
500C
 100C
 NO RTA
300C
 
 
A
tt
en
ua
tio
n 
co
ns
ta
nt
(d
B/
m
m
)
Frequency(GHz)
 
圖 5-6 衰減常數 
 
代入公式可求得 Loss Tangent 如圖 5-7 所示。 
 
0 2 4 6 8 10 12 14 16 18
0.001
0.002
0.003
0.004
0.005
0.006
 
 
Lo
ss
 T
an
ge
nt
Frequency(GHz)
 600C
 500C
 100C
 NO RTA
 300C
 
圖 5-7 Loss Tangent 
 
代入公式可求得介電常數如圖 5-8 所示。 
 
 26
 
圖 6-1 16 GHz 之濾波器結構圖 
 
圖 6-2 為實作試片圖。 
 
 
圖 6-2 16 GHz 濾波器實作試片圖 
 
圖 6-3 為 S 參數量測與模擬比較圖。 
 
 
圖 6-3 S 參數量測與模擬比較圖。 
 
表 6-1 為模擬與量測 S 參數之比較表，由此可知模擬與實測的值是接近的，由此可知所得
到之高頻 Low K 介電特性是準確的。 
 
表 6-1 模擬與量測 S 參數之比較表 
 Center frequency S11 S21 
Simulation 16 GHz -24.1 dB -0.6 dB 
Measurement 16.15 GHz -20.4 dB -2.4 dB 
 
6-2 微小化可控寬頻環型帶通濾波器 
 28
 
                      (a)                             (b) 
圖 6-5 (a) Frequency response of S21 under varied impedance of short-circuited stubs (Z2) (b) 
Frequency response of S21 under varied impedance of short-circuited stubs (θC) 
 
電路完成佈局後，圖 6-6 為正常情況下考慮製程規則與 RF Pad 效應的電路完成佈局圖，
其中因為諧振器本身為封閉電路，所以多了黃色圖層的 Bridge 設計，造成的 Z2 阻抗的變
異性已經考慮進去電路的設計佈局，包含阻抗以及耦合電容效應的變異性考以參看圖
6-5a、圖 6-5b，使得 function fail 的補救機制十分完善。最終，將此電路代回模擬軟體 IE3D
進行 full EM post-simulation。圖 6-7橘色區塊所示，在 26GHz - 40 GHz 插入損耗為 1.6 dB – 
1.8 dB，表現極佳，輸入反射損耗也都符合寬頻濾波器的需求，小於 10 dB。另一方面，頻
段外因為耦合電容效應產生一傳輸零點，使得在 46 GHz 頻帶處具有插入損失低於 30 dB 
造成高頻的選擇性表現良好。一個全新的微小化可控寬頻環型濾波器被設計出來，且電路
面積在 0.75 x 0.75 (mm2) 以內。 
 
 
圖 6-6 濾波器架構圖 
 
 
圖 6-7 濾波器 S參數模擬圖 
 30
7. 建立高頻微波介電量測技術與方法，包括微帶線TRL校正，CPW TRL校正，並成功在
RF4基板與氧化鋁基板獲得驗證。 
8. 以建立之高頻微波介電量測技術，使用CPW TRL校正方式，透過網路分析儀萃取所需參
數，並透過公式推算出Low K SiOCH薄膜之1~16 GHz之高頻介電參數，並透過不同之退
火溫度來測試此薄膜可承受之退火溫度。 
9. 當C的含量愈高時，介電常數會越低，在1GHz到16GHz的量測頻率範圍內，退火溫度越
高，介電常數越高(NO RTA:2.42，600°C :2.71)，Loss tangent方面，不同的退火溫度分別
為0.0059 ± 0.0004(600°C) ; 0.0018 ± 0.0004(500°C) ; 0.0027 ± 0.0003(100°C) ;0.0023 
±0.0005(NO RTA), 0.0022 ± 0.0003(300°C)，當溫度600°C時有很高的Loss tangent值，由此
可知此Low K薄膜在微波基板範圍使用時，退火溫度不可高於600°C，而在1~18 GHz頻率
範圍內具有low K特性與良好的Loss tangent值。 
10. 為了驗證所量測出的高頻Low K材料之介電特性的準確性，將所量測到的16 GHz之介電
常數與Loss tangent值，帶入模擬軟體IE3D裡，計算出波導波長，設計出一中央頻率為16 
GHz之濾波器，並以網路分析儀(PNA)量測S參數，以量測數值與模擬數值比對，來驗證
其高頻特性之準確性，由實測結果顯示所量測之Low K薄膜高頻微波特性是可靠的參
數。 
11. 設計一晶片濾波器，操作於高頻，並透過國家晶片中心給半導體工廠代工，來驗證量測
與推測之Low K材料的介電特性與可供未來作高頻電路被主動電路的參考特性依據。此
30GHz之濾波器已進入CIC製程程序，等未來晶片製作完成，將以高頻探針進行 G-S-G 
測試。 
 
本計畫執行年，目標是量測low K材料高頻介電特性。第一年依據low K材料，利用電漿輔
助化學氣相沉積(PECVD)法，在矽基材上沉積低介電常數之碳化矽玻璃(Organosilicate 
Glass；OSG)，藉由改變沉積壓力與氣體流量比例，探討其對OSG薄膜結構與特性之影響。
由於釐米波以及毫米波積體電路設計技術在台灣正逐漸進入成熟階段，晶片RC 延遲效應
被廣泛討論，成功大學在此方面亦正在迅速發展掌握設計經驗。亦因該計畫之資助，在實
驗室建立起初步規模，並符合第一年計畫預期目標。 第二年以建立之高頻微波介電量測技
術，使用CPW TRL校正方式，透過網路分析儀萃取所需參數，並透過公式推算出Low K 
SiOCH薄膜之高頻介電參數，並透過高頻濾波器的設計加以驗證，以設計並自行製作一16 
GHz之濾波器與tapout至CIC之30 GHz濾波器，符合整體計畫預期目標與進度。 
 
透過該計畫的執行，其所研究之相關成果，總計發表 7 篇期刊，詳細情形如下：(1)已刊登
重點性期刊有:  
1. Chun Hsien Huang, Na Fu Wang, Y.Z. Tsai, Chien-Chih Liu, Chen-I. Hung, and 
Mau-Phon Houng, “The formation of a SiOx interfacial layer on low-k SiOCH materials 
fabricated in ULSI application, “ Materials Chemistry and Physics, 110(2), pp.299-302, 
2008  
2. Chun Hsien Huang, Hui Ling Huang, Chen I Hung, Na Fu Wang, Yeong Her Wang, and 
Mau Phon Houng, “Bond Structure in Porous SiOCH Low-k Film Fabricated by 
Ultraviolet Irradiation,” Japanese Journal of Applied Physics, 2008, vol. 47 (3), pp. 
1532-1535.  
 32
9. Camisa, R.L.; Taylor, G.; Reichert, W.; Cuomo, F.; Brown, R., ” A flip-chip GaAs power 
FET with gate and drain via connections”, Electron Device Letters, IEEE Volume 
5,  Issue 4,  Apr 1984 Page(s):118 – 120.  
10. 張簡旭珂, “氟化有機矽玻璃作為積體電路製程中低介電常數材料應用之特性研究”, 國
立成功大學材料科學及工程學系, p.21, 2004. 
11. 鄭建星, “應用於先進積體電路之低介電常數材料, 電子月刊, 第6卷, 第10期”, 
p.116-128, 2000. 
12. 劉柏村, “介電常數薄膜之檢測與製程整合技術探討, 電子與材料雜誌, 第17期”, 
p.95-106, 2000. 
13. Joe Vella, “Critical Issues for Interconnects Mechanical Strength and Adhesion based on 
Nanoindentation”, Indira Adhihetty, p.6-12, 2003 
14. C. Kittel, “Introduction to Solid State Physics”, John Wiley & Sons, Inc., NY (1996), pp. 
381-390. 
15. L.L. Chapelon, “Characterization and integration of a CVD porous SiOCH with enhanced 
mechanical properties for 65 nm CMOS interconnects and below”, Microelectronic 
Engineering, 76, p.1, 2004. 
16. 李宗憲, “應變矽金氧半場效電晶體之電性分析”, 正修科技大學電子 
17. “In-fixture Microstrip Device Measurements using TRL Calibration”, Agilent PN 8720-2. 
18. K.C. Gupta, R. Grag, and R. Chada, “Computer Aided Design of Microwave Circuits”, 
Dedham, MA﹕Artech House, 1981. 
19. N.K., S.M. Voda, and D.M. Pozar,” Two Methods for the Measurement of Substrate 
Dielectric Constant”, Microwave Theory and Techniques, IEEE Transactions on, Volume: 
35, Issue: 7, Pages: 636 – 642, Jul 1987. 
20. M.H. Kermani and M.A. Elsabbagh, and Prof. Omar M. Ramahi,” Accurate Broad-Band 
Measurement of Complex Permittivity using Striplines”, Electromagnetic Compatibility and 
Propagation Laboratory. 
21. P+M Services [R] Ltd. 
22. Bungard Elektronik GmbH & Co. KG. 
23. Merix Corporation Acquires Data Circuit Systems, Inc. 
24. Rogers Corporation. 
 
第十一屆電子電機協會無線微波技術研討會 
洪茂峰 
成功大學電機工程學系微電子所 
 
(一) 目的 
此次參加 The 11th annual IEEE Wireless and Microwave Technology Conference(2010 
IEEE Wireless and Microwave Technology Conference(WAMICON))的目的，在於加
強研究領域的交流，以及能各國精英的報告討論，有助於了解目前主流技術所在。 
(二) 參加會議過程 
從桃園中正機場出發，經過將近 20 個小時的空中飛行，來到了美國奧蘭多國際機
場，在國際線候機室一樓的是入境大廳，有為到達乘客提供的行李領取處和海關檢查處
且為中轉旅客提供了商業便利設施和設有觀光導遊服務中心，二樓是檢疫所、入境審查
台等入境相關設施，而三樓則是離境大廳。由於當地旅館與研討會地點大眾交通不便，
於是我們承租了當地租車到達旅館休息，經過一晚的休息之後，我們直達會場參加了在
美國佛羅里達舉辦的第十一屆電子電機協會無線微波技術研討會。 
首先，先在會場辦理註冊的手續，緊接著便進入會場聆聽由會議主席所主持的
tutorial course。 我們確信許多新技術和電路在過去討論會被提出並且造成了貢獻， 它
的主辦者就是 IEEE，由於許多原因，這些會議依然是延續以往的慣例，為技術人員和
電路系统設計者提供更多互動的機會。 這些互動包含了短训班，邀請演講者和晚會等
等。 為了報償組織者、作者和參加者的努力使得討論會成功，並預先安排了盛大的宴
會和招待。 會議涵蓋內容如下列圖表。 
 
(三) 與會心得 
在這一次的投稿，除了聽取新知，另ㄧ方面也能夠針對別人的演講跟報告來檢視更
多實驗室研究上的疏失以及未來可以改善的地方。 總之，研討會中，與會中參與論文
與技術交流暨人脈聯繫，由諸多會議的參與討論，更確認研究內容的修改方向與內容的
優缺點，由會議學者的建言更加深往後在論文題材的質與量，會議中包含了相當多技術
與問答，在參與多場技術研討與技術的會議講座中，了解未來的積體電路技術與電路設
計的趨勢與發展暨瓶頸。 
(四) 建議 
The 11th annual IEEE Wireless and Microwave Technology Conference 國際研討會，為
一具有前瞻性的國際會議，其中探討了許多現今資訊技術的趨勢並且展現出各位學者不
同創新技術與建議，經過各學者發展與討論，讓參與會的人員都深感獲益良多。由於此
會議的歷史悠久，且其所涵蓋範圍廣大，議題眾多且熱門，雖然未在我國舉辦此會議，
但希望未來我國能不斷地爭取類似的大型國際研討會主辦權，相信這將會對我國的學術
活動有正面的意義及幫助，並且有形無形的提升我國的資訊競爭力。政府補助博士研究
生出席國際研討會，更是有助於學術技術交流的廣泛與人脈的建立養成暨培養國際觀。 
(五) 攜回資訊名稱及內容 
攜回大會議程一份，內含論文題目及發表單位。 
(六) 其他 
本人參加這次在美國佛羅里達舉辦的 The 11th annual IEEE Wireless and Microwave 
Technology Conference 國際研討會感覺獲益良多，聽取了許多外國學者的優異研究成
果，且此次會議的各項內容均為未來熱門與具發展性的話題，可以由此得知國際間資訊
工程與技術未來發展的趨勢讓我擴展了國際觀。最後本人特別感謝國科會補助本人經
費，使本人有機會能到美國佛羅里達參與此次盛會。未來，希望國家能讓更多的人有機
會能參與類似的研討會，進而提升國內學者的學術涵養與實務能力。 
無研發成果推廣資料 
