<table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong><br />
A   B</p></td>
<td><p><strong>输出</strong><br />
A XNOR B</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table>

**同或门**（，偶尔写作、，在[Intel處理器中](../Page/Intel.md "wikilink")，此项功能被命名為"test"），又称**异或非门**，是数字逻辑中实现[逻辑双条件的](../Page/若且唯若.md "wikilink")[逻辑门](../Page/逻辑门.md "wikilink")，功能见右侧[真值表](../Page/真值表.md "wikilink")。若两个输入的电平相同，则输出为高电平（1）；若两个输入的电平相异，则输出为低电平（0）。

## 概述

下列包括逻辑门的3种符号：形状特征型符号（[ANSI](../Page/ANSI.md "wikilink")/[IEEE](../Page/IEEE.md "wikilink")
Std 91-1984）、[IEC矩形国标符号](../Page/IEC.md "wikilink")（IEC
60617-12）和不再使用的[DIN符号](../Page/DIN.md "wikilink")（DIN
40700）。其他的逻辑门符号见[逻辑门符号表](../Page/逻辑门#符号表.md "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符号</p></th>
<th><p>功能表</p></th>
<th><p>继电器逻辑</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE Std 91-1984</p></td>
<td><p>IEC 60617-12</p></td>
<td><p>DIN 40700</p></td>
<td></td>
</tr>
<tr class="even">
<td><p><span class="math inline">$Y = \overline{A \oplus B}$</span><br />
<br />
<span class="math inline"><em>Y</em> = <em>A</em> ⊙ <em>B</em></span><br />
<br />
<span class="math inline">$Y = \overline{A \,\underline{\lor}\, B}$</span><br />
<br />
<span class="math inline">$Y = A \,\overline{\underline{\lor}}\, B$</span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XNOR_ANSI.svg" title="fig:XNOR_ANSI.svg">XNOR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XNOR_IEC.svg" title="fig:XNOR_IEC.svg">XNOR_IEC.svg</a><br />
<a href="https://zh.wikipedia.org/wiki/File:IEC_XNOR.svg" title="fig:IEC_XNOR.svg">IEC_XNOR.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XNOR_DIN.svg" title="fig:XNOR_DIN.svg">XNOR_DIN.svg</a><br />
或<br />
<a href="https://zh.wikipedia.org/wiki/File:XNOR_DIN_2.svg" title="fig:XNOR_DIN_2.svg">XNOR_DIN_2.svg</a></p></td>
</tr>
</tbody>
</table>

\(Y = \overline{A \oplus B}\)等价於\(Y = A \cdot B + \overline{A} \cdot \overline{B}\)。

## 硬件描述和引脚分配

同或门是基本的逻辑门，因此在[TTL和](../Page/晶体管-晶体管逻辑电路.md "wikilink")[CMOS](../Page/CMOS.md "wikilink")[集成电路中都是可以使用的](../Page/集成电路.md "wikilink")。标准的[CMOS](../Page/CMOS.md "wikilink")[集成电路为](../Page/集成电路.md "wikilink")4077，包含四个独立的2输入同或门。引脚分配如下：

<table>
<tbody>
<tr class="odd">
<td><p><a href="https://zh.wikipedia.org/wiki/File:XNOR_Pinout.png" title="fig:XNOR_Pinout.png">XNOR_Pinout.png</a>集成电路的引脚分配图]]</p></td>
<td></td>
</tr>
</tbody>
</table>

包括[NXP在内的很多半导体制造商都生产这一元件](../Page/NXP.md "wikilink")，封装方式分为直插[DIP封装和](../Page/双列直插式封装.md "wikilink")两种。元件的可在大多数元件数据库查询到。

## 备选方案

如果没有现成的同或门，我们可利用四个[或非门或五个](../Page/或非门.md "wikilink")[与非门来实现](../Page/与非门.md "wikilink")，连线方法见下图。因为与非门和或非门是“通用的门电路”，因此任何一个逻辑函数都可单独由[与非逻辑或](../Page/与非逻辑.md "wikilink")[或非逻辑来实现](../Page/或非逻辑.md "wikilink")。

|                                                                                                        |                                                                                                           |
| ------------------------------------------------------------------------------------------------------ | --------------------------------------------------------------------------------------------------------- |
| [XNOR_using_NOR.svg](https://zh.wikipedia.org/wiki/File:XNOR_using_NOR.svg "fig:XNOR_using_NOR.svg") | [XNOR_Using_NAND.png](https://zh.wikipedia.org/wiki/File:XNOR_Using_NAND.png "fig:XNOR_Using_NAND.png") |

## 参见

  - [克罗内克函数](../Page/克罗内克函数.md "wikilink")
  - [逻辑双条件](../Page/逻辑双条件.md "wikilink")

## 参考文献

  -
  -
  -
{{-}}

[es:Puerta lógica\#Puerta equivalencia
(XNOR)](../Page/es:Puerta_lógica#Puerta_equivalencia_\(XNOR\).md "wikilink")
[it:Algebra di
Boole\#XNOR](../Page/it:Algebra_di_Boole#XNOR.md "wikilink")

[Category:逻辑门](https://zh.wikipedia.org/wiki/Category:逻辑门 "wikilink")