\newpage
\section*{Liste des Abréviations}

\noindent \\
\begin{tabular}{ l l l }
\textbf{Abrev} 	& \textbf{English}						&	\textbf{Français} \\[1.0ex]
\textbf{AoXT}  	& Affinity on First Next Touch  		& 	Affinité d'acces Premiere fois Suivant \\[0.6ex]
\textbf{BC}  		& Cache Bloc 							& 	Bloc Cache \\[0.6ex]
\textbf{BM}  		& Memory Bloc 							& 	Bloc Mémoire \\[0.6ex]
\textbf{CPU}  	& Central Processing Unit (processor)	& 	Unité centrale du traitement (processeur) \\[0.6ex]
\textbf{DAG }  	& Direct acyclic graph 					& 	Graphe acyclique derigé  \\[0.6ex]
\textbf{DRAM }  & Dynamic Random Access Memory      & Mémoire à acces aleatoire dynamique \\[0.6ex]
\textbf{FBoPP } 	& FeedBack oriented Page Placement & Retroaction orientée placement de Page \\[0.6ex]
\textbf{FP }  		& Fireplane interconnect SunMS & Fireplane interconnect SunMS \\[0.6ex]
\textbf{HLSMN} 	& High Level Simulator of MC NUMA & Simulateur de Haut niveau MC NUMA \\[0.6ex]
\textbf{HT }  	& HyperTransport (AMD) & HyperTransport (AMD) \\[0.6ex]
\textbf{ICN }  	& InterConnect Network & Réseau D'interConnexion \\[0.6ex]
\textbf{ILP}  		& Instruction Level Parallelism & Parallelisme au niveau des instructions \\[0.6ex]
\textbf{IMC }  	& Integrated Memory Controller  & Controlleur Mémoire integré \\[0.6ex]
\textbf{JIT}  		& Just In Time (Compiler) & Juste au temps (Compilateur) \\[0.6ex]
\textbf{L1/2/3}  	& L1/2/3 Cache (Level 1/2/3) & Cache Niveau 1/2/3 \\[0.6ex]
\textbf{LAWS }  	& Locality-Aware Work-Stealing  & Vol de travail basé sur la Localité \\[0.6ex]
\textbf{LFU}  	& Least Frequently used & Moins Utilisé Fréquement  \\[0.6ex]
\textbf{LRU}  	& Least Recently used & Moins Utilisé Récement  \\[0.6ex]
\textbf{MAI }  	& Memory Affinity Interface & Interface d'Affiity Mémoire \\[0.6ex]
\textbf{MC }  	& MultiCore Processor  & Processeur Multcoeurs \\[0.6ex]
\textbf{MIMD}  	& Multiple Instructions Multiple Data  & Plusieurs Instructions Plusieurs données \\[0.6ex]
\textbf{MINAS} 	& Memory Affinity Management FW & Framework de Gestion Affinité Mémoire \\[0.6ex]
\textbf{MISD}  	& Multiple Instructions Single Data  & Plusieurs Instructions Une seule donnée\\[0.6ex]
\textbf{MPO }  	& Memory Placement Optimisation & Optimisation du Placement Mémoire\\[0.6ex]
\textbf{MRV}  	& Most Recent Value & Valeur la plus recente \\[0.6ex]
\textbf{MSNoC}	& MultiSocket Network on Chip & MultiSocket réseau sur Puce \\[0.6ex]
\textbf{NUMA}  	& Non Uniform Memory Architecture  & Architecture à Mémoire non uniforme \\[0.6ex]
\textbf{QPI}  	& Quick Path Interconnect (Intel) & Quick Path Interconnect (Intel) \\[0.6ex]
\textbf{SDN }  	& SubDagNode & Noeud d'un sous DAG \\[0.6ex]
\textbf{SIMD}  	& Single Instruction Multiple Data  & Un Flux d'Instructions données multiples\\[0.6ex]
\textbf{SIMD}  	& Single Instruction Multiple Data  & Un Flux d'Instructions Une seule données\\[0.6ex]
\textbf{SMP}  	& Symetric MultiProcessors & Multiprocesseurs Symmetrique \\[0.6ex]
\textbf{SMT}  	& Simultaneous MultiThreading  & MultiThreading Simultané \\[0.6ex]
\textbf{SRAM}  	& Static Random Access Memory      & Mémoire à acces aleatoire statique \\[0.6ex]
\textbf{UMA}  	& Uniform Memory Architecture  & Architecture à Mémoire uniforme \\[0.6ex]
\textbf{WP }  	& Write Policy & Politique de Modification \\[0.6ex]
\textbf{WS }  	& Work Stealing (LoadBalancing) & Vol de travail (Equilibtrage de charge) \\[0.6ex]
\textbf{XH-VHFU}  & eXecution Horizon Heuristic  & Heuristique Horizon d'execution
 \end{tabular}

 