/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "th.ff0\t\0"
  /* 8 */ "sha512sig0\t\0"
  /* 20 */ "sha256sig0\t\0"
  /* 32 */ "sha512sum0\t\0"
  /* 44 */ "sha256sum0\t\0"
  /* 56 */ "sm3p0\t\0"
  /* 63 */ "th.ff1\t\0"
  /* 71 */ "sha512sig1\t\0"
  /* 83 */ "sha256sig1\t\0"
  /* 95 */ "th.dcache.cpal1\t\0"
  /* 112 */ "th.dcache.cval1\t\0"
  /* 129 */ "sha512sum1\t\0"
  /* 141 */ "sha256sum1\t\0"
  /* 153 */ "sm3p1\t\0"
  /* 160 */ "vsext.vf2\t\0"
  /* 171 */ "vzext.vf2\t\0"
  /* 182 */ "aes64ks2\t\0"
  /* 192 */ "c.srai64\t\0"
  /* 202 */ "c.slli64\t\0"
  /* 212 */ "c.srli64\t\0"
  /* 222 */ "vsext.vf4\t\0"
  /* 233 */ "vzext.vf4\t\0"
  /* 244 */ "xperm4\t\0"
  /* 252 */ "vsext.vf8\t\0"
  /* 263 */ "vzext.vf8\t\0"
  /* 274 */ "xperm8\t\0"
  /* 282 */ "brev8\t\0"
  /* 289 */ "th.lbia\t\0"
  /* 298 */ "th.sbia\t\0"
  /* 307 */ "th.ldia\t\0"
  /* 316 */ "th.sdia\t\0"
  /* 325 */ "th.lhia\t\0"
  /* 334 */ "th.shia\t\0"
  /* 343 */ "th.lbuia\t\0"
  /* 353 */ "th.lhuia\t\0"
  /* 363 */ "th.lwuia\t\0"
  /* 373 */ "th.lwia\t\0"
  /* 382 */ "th.swia\t\0"
  /* 391 */ "lla\t\0"
  /* 396 */ "th.mula\t\0"
  /* 405 */ "sfence.vma\t\0"
  /* 417 */ "sinval.vma\t\0"
  /* 429 */ "hfence.gvma\t\0"
  /* 442 */ "hinval.gvma\t\0"
  /* 455 */ "hfence.vvma\t\0"
  /* 468 */ "hinval.vvma\t\0"
  /* 481 */ "th.dcache.cpa\t\0"
  /* 496 */ "th.dcache.ipa\t\0"
  /* 511 */ "th.icache.ipa\t\0"
  /* 526 */ "th.dcache.cipa\t\0"
  /* 542 */ "sra\t\0"
  /* 547 */ "th.dcache.cva\t\0"
  /* 562 */ "th.dcache.iva\t\0"
  /* 577 */ "th.icache.iva\t\0"
  /* 592 */ "th.dcache.civa\t\0"
  /* 608 */ "orc.b\t\0"
  /* 615 */ "c.sext.b\t\0"
  /* 625 */ "c.zext.b\t\0"
  /* 635 */ "hlv.b\t\0"
  /* 642 */ "hsv.b\t\0"
  /* 649 */ "th.lbib\t\0"
  /* 658 */ "th.sbib\t\0"
  /* 667 */ "th.ldib\t\0"
  /* 676 */ "th.sdib\t\0"
  /* 685 */ "th.lhib\t\0"
  /* 694 */ "th.shib\t\0"
  /* 703 */ "th.lbuib\t\0"
  /* 713 */ "th.lhuib\t\0"
  /* 723 */ "th.lwuib\t\0"
  /* 733 */ "th.lwib\t\0"
  /* 742 */ "th.swib\t\0"
  /* 751 */ "lb\t\0"
  /* 755 */ "th.lrb\t\0"
  /* 763 */ "th.srb\t\0"
  /* 771 */ "th.lurb\t\0"
  /* 780 */ "th.surb\t\0"
  /* 789 */ "c.sb\t\0"
  /* 795 */ "c.sub\t\0"
  /* 802 */ "vt.maskc\t\0"
  /* 812 */ "th.sync\t\0"
  /* 821 */ "auipc\t\0"
  /* 828 */ "csrrc\t\0"
  /* 835 */ "fsub.d\t\0"
  /* 843 */ "fmsub.d\t\0"
  /* 852 */ "fnmsub.d\t\0"
  /* 862 */ "sc.d\t\0"
  /* 868 */ "fadd.d\t\0"
  /* 876 */ "fmadd.d\t\0"
  /* 885 */ "fnmadd.d\t\0"
  /* 895 */ "amoadd.d\t\0"
  /* 905 */ "amoand.d\t\0"
  /* 915 */ "fround.d\t\0"
  /* 925 */ "fle.d\t\0"
  /* 932 */ "fcvt.h.d\t\0"
  /* 942 */ "fli.d\t\0"
  /* 949 */ "fsgnj.d\t\0"
  /* 958 */ "fcvt.l.d\t\0"
  /* 968 */ "fmul.d\t\0"
  /* 976 */ "fminm.d\t\0"
  /* 985 */ "fmaxm.d\t\0"
  /* 994 */ "fmin.d\t\0"
  /* 1002 */ "amomin.d\t\0"
  /* 1012 */ "fsgnjn.d\t\0"
  /* 1022 */ "amoswap.d\t\0"
  /* 1033 */ "feq.d\t\0"
  /* 1040 */ "fleq.d\t\0"
  /* 1048 */ "fltq.d\t\0"
  /* 1056 */ "lr.d\t\0"
  /* 1062 */ "amoor.d\t\0"
  /* 1071 */ "amoxor.d\t\0"
  /* 1081 */ "fcvt.s.d\t\0"
  /* 1091 */ "fclass.d\t\0"
  /* 1101 */ "flt.d\t\0"
  /* 1108 */ "fsqrt.d\t\0"
  /* 1117 */ "fcvt.lu.d\t\0"
  /* 1128 */ "amominu.d\t\0"
  /* 1139 */ "fcvt.wu.d\t\0"
  /* 1150 */ "amomaxu.d\t\0"
  /* 1161 */ "fdiv.d\t\0"
  /* 1169 */ "hlv.d\t\0"
  /* 1176 */ "hsv.d\t\0"
  /* 1183 */ "fcvtmod.w.d\t\0"
  /* 1196 */ "fcvt.w.d\t\0"
  /* 1206 */ "fmvh.x.d\t\0"
  /* 1216 */ "fmv.x.d\t\0"
  /* 1225 */ "fmax.d\t\0"
  /* 1233 */ "amomax.d\t\0"
  /* 1243 */ "fsgnjx.d\t\0"
  /* 1253 */ "froundnx.d\t\0"
  /* 1265 */ "c.add\t\0"
  /* 1272 */ "sh1add\t\0"
  /* 1280 */ "sh2add\t\0"
  /* 1288 */ "sh3add\t\0"
  /* 1296 */ "th.ldd\t\0"
  /* 1304 */ "th.sdd\t\0"
  /* 1312 */ "sm4ed\t\0"
  /* 1319 */ "la.tls.gd\t\0"
  /* 1330 */ "c.ld\t\0"
  /* 1336 */ "c.fld\t\0"
  /* 1343 */ "c.and\t\0"
  /* 1350 */ "th.lrd\t\0"
  /* 1358 */ "th.flrd\t\0"
  /* 1367 */ "th.srd\t\0"
  /* 1375 */ "th.fsrd\t\0"
  /* 1384 */ "th.lurd\t\0"
  /* 1393 */ "th.flurd\t\0"
  /* 1403 */ "th.surd\t\0"
  /* 1412 */ "th.fsurd\t\0"
  /* 1422 */ "c.sd\t\0"
  /* 1428 */ "c.fsd\t\0"
  /* 1435 */ "th.lwud\t\0"
  /* 1444 */ "th.lwd\t\0"
  /* 1452 */ "th.swd\t\0"
  /* 1460 */ "fence\t\0"
  /* 1467 */ "bge\t\0"
  /* 1472 */ "la.tls.ie\t\0"
  /* 1483 */ "bne\t\0"
  /* 1488 */ "vfmv.s.f\t\0"
  /* 1498 */ "vfmv.v.f\t\0"
  /* 1508 */ "vfsub.vf\t\0"
  /* 1518 */ "vfmsub.vf\t\0"
  /* 1529 */ "vfnmsub.vf\t\0"
  /* 1541 */ "vfrsub.vf\t\0"
  /* 1552 */ "vfwsub.vf\t\0"
  /* 1563 */ "vfmsac.vf\t\0"
  /* 1574 */ "vfnmsac.vf\t\0"
  /* 1586 */ "vfwnmsac.vf\t\0"
  /* 1599 */ "vfwmsac.vf\t\0"
  /* 1611 */ "vfmacc.vf\t\0"
  /* 1622 */ "vfnmacc.vf\t\0"
  /* 1634 */ "vfwnmacc.vf\t\0"
  /* 1647 */ "vfwmacc.vf\t\0"
  /* 1659 */ "vfadd.vf\t\0"
  /* 1669 */ "vfmadd.vf\t\0"
  /* 1680 */ "vfnmadd.vf\t\0"
  /* 1692 */ "vfwadd.vf\t\0"
  /* 1703 */ "vmfge.vf\t\0"
  /* 1713 */ "vmfle.vf\t\0"
  /* 1723 */ "vmfne.vf\t\0"
  /* 1733 */ "vfsgnj.vf\t\0"
  /* 1744 */ "vfmul.vf\t\0"
  /* 1754 */ "vfwmul.vf\t\0"
  /* 1765 */ "vfmin.vf\t\0"
  /* 1775 */ "vfsgnjn.vf\t\0"
  /* 1787 */ "vfslide1down.vf\t\0"
  /* 1804 */ "vfslide1up.vf\t\0"
  /* 1819 */ "vmfeq.vf\t\0"
  /* 1829 */ "vmfgt.vf\t\0"
  /* 1839 */ "vmflt.vf\t\0"
  /* 1849 */ "vfdiv.vf\t\0"
  /* 1859 */ "vfrdiv.vf\t\0"
  /* 1870 */ "vfmax.vf\t\0"
  /* 1880 */ "vfsgnjx.vf\t\0"
  /* 1892 */ "vfwsub.wf\t\0"
  /* 1903 */ "vfwadd.wf\t\0"
  /* 1914 */ "fsub.h\t\0"
  /* 1922 */ "fmsub.h\t\0"
  /* 1931 */ "fnmsub.h\t\0"
  /* 1941 */ "fcvt.d.h\t\0"
  /* 1951 */ "fadd.h\t\0"
  /* 1959 */ "fmadd.h\t\0"
  /* 1968 */ "fnmadd.h\t\0"
  /* 1978 */ "fround.h\t\0"
  /* 1988 */ "fle.h\t\0"
  /* 1995 */ "fli.h\t\0"
  /* 2002 */ "fsgnj.h\t\0"
  /* 2011 */ "fcvt.l.h\t\0"
  /* 2021 */ "fmul.h\t\0"
  /* 2029 */ "fminm.h\t\0"
  /* 2038 */ "fmaxm.h\t\0"
  /* 2047 */ "fmin.h\t\0"
  /* 2055 */ "fsgnjn.h\t\0"
  /* 2065 */ "feq.h\t\0"
  /* 2072 */ "fleq.h\t\0"
  /* 2080 */ "fltq.h\t\0"
  /* 2088 */ "fcvt.s.h\t\0"
  /* 2098 */ "fclass.h\t\0"
  /* 2108 */ "flt.h\t\0"
  /* 2115 */ "fsqrt.h\t\0"
  /* 2124 */ "c.sext.h\t\0"
  /* 2134 */ "c.zext.h\t\0"
  /* 2144 */ "fcvt.lu.h\t\0"
  /* 2155 */ "fcvt.wu.h\t\0"
  /* 2166 */ "fdiv.h\t\0"
  /* 2174 */ "hlv.h\t\0"
  /* 2181 */ "hsv.h\t\0"
  /* 2188 */ "fcvt.w.h\t\0"
  /* 2198 */ "fmv.x.h\t\0"
  /* 2207 */ "fmax.h\t\0"
  /* 2215 */ "fsgnjx.h\t\0"
  /* 2225 */ "froundnx.h\t\0"
  /* 2237 */ "sha512sig0h\t\0"
  /* 2250 */ "sha512sig1h\t\0"
  /* 2263 */ "th.mulah\t\0"
  /* 2273 */ "packh\t\0"
  /* 2280 */ "c.lh\t\0"
  /* 2286 */ "flh\t\0"
  /* 2291 */ "clmulh\t\0"
  /* 2299 */ "th.lrh\t\0"
  /* 2307 */ "th.srh\t\0"
  /* 2315 */ "th.lurh\t\0"
  /* 2324 */ "th.surh\t\0"
  /* 2333 */ "c.sh\t\0"
  /* 2339 */ "fsh\t\0"
  /* 2344 */ "th.mulsh\t\0"
  /* 2354 */ "cbo.flush\t\0"
  /* 2365 */ "th.sync.i\t\0"
  /* 2376 */ "fence.i\t\0"
  /* 2385 */ "prefetch.i\t\0"
  /* 2397 */ "vmv.v.i\t\0"
  /* 2406 */ "aes64ks1i\t\0"
  /* 2417 */ "c.srai\t\0"
  /* 2425 */ "csrrci\t\0"
  /* 2433 */ "c.addi\t\0"
  /* 2441 */ "c.andi\t\0"
  /* 2449 */ "wfi\t\0"
  /* 2454 */ "c.li\t\0"
  /* 2460 */ "c.slli\t\0"
  /* 2468 */ "c.srli\t\0"
  /* 2476 */ "vsetivli\t\0"
  /* 2486 */ "vsetvli\t\0"
  /* 2495 */ "aes32dsmi\t\0"
  /* 2506 */ "aes32esmi\t\0"
  /* 2517 */ "bclri\t\0"
  /* 2524 */ "rori\t\0"
  /* 2530 */ "xori\t\0"
  /* 2536 */ "th.srri\t\0"
  /* 2545 */ "aes32dsi\t\0"
  /* 2555 */ "aes32esi\t\0"
  /* 2565 */ "csrrsi\t\0"
  /* 2573 */ "bseti\t\0"
  /* 2580 */ "slti\t\0"
  /* 2586 */ "bexti\t\0"
  /* 2593 */ "c.lui\t\0"
  /* 2600 */ "vssra.vi\t\0"
  /* 2610 */ "vsra.vi\t\0"
  /* 2619 */ "vrsub.vi\t\0"
  /* 2629 */ "vmadc.vi\t\0"
  /* 2639 */ "vsadd.vi\t\0"
  /* 2649 */ "vadd.vi\t\0"
  /* 2658 */ "vand.vi\t\0"
  /* 2667 */ "vmsge.vi\t\0"
  /* 2677 */ "vmsle.vi\t\0"
  /* 2687 */ "vmsne.vi\t\0"
  /* 2697 */ "vsll.vi\t\0"
  /* 2706 */ "vssrl.vi\t\0"
  /* 2716 */ "vsrl.vi\t\0"
  /* 2725 */ "vslidedown.vi\t\0"
  /* 2740 */ "vslideup.vi\t\0"
  /* 2753 */ "vmseq.vi\t\0"
  /* 2763 */ "vrgather.vi\t\0"
  /* 2776 */ "vor.vi\t\0"
  /* 2784 */ "vxor.vi\t\0"
  /* 2793 */ "vmsgt.vi\t\0"
  /* 2803 */ "vmslt.vi\t\0"
  /* 2813 */ "vsaddu.vi\t\0"
  /* 2824 */ "vmsgeu.vi\t\0"
  /* 2835 */ "vmsleu.vi\t\0"
  /* 2846 */ "vmsgtu.vi\t\0"
  /* 2857 */ "vmsltu.vi\t\0"
  /* 2868 */ "binvi\t\0"
  /* 2875 */ "vnsra.wi\t\0"
  /* 2885 */ "vnsrl.wi\t\0"
  /* 2895 */ "vnclip.wi\t\0"
  /* 2906 */ "vnclipu.wi\t\0"
  /* 2918 */ "csrrwi\t\0"
  /* 2926 */ "c.j\t\0"
  /* 2931 */ "c.ebreak\t\0"
  /* 2941 */ "pack\t\0"
  /* 2947 */ "fcvt.d.l\t\0"
  /* 2957 */ "fcvt.h.l\t\0"
  /* 2967 */ "fcvt.s.l\t\0"
  /* 2977 */ "sha512sig0l\t\0"
  /* 2990 */ "sha512sig1l\t\0"
  /* 3003 */ "c.jal\t\0"
  /* 3010 */ "cbo.inval\t\0"
  /* 3021 */ "sfence.w.inval\t\0"
  /* 3037 */ "tail\t\0"
  /* 3043 */ "th.l2cache.call\t\0"
  /* 3060 */ "th.dcache.call\t\0"
  /* 3076 */ "ecall\t\0"
  /* 3083 */ "th.l2cache.iall\t\0"
  /* 3100 */ "th.dcache.iall\t\0"
  /* 3116 */ "th.icache.iall\t\0"
  /* 3132 */ "th.l2cache.ciall\t\0"
  /* 3150 */ "th.dcache.ciall\t\0"
  /* 3167 */ "sll\t\0"
  /* 3172 */ "rol\t\0"
  /* 3177 */ "sc.d.rl\t\0"
  /* 3186 */ "amoadd.d.rl\t\0"
  /* 3199 */ "amoand.d.rl\t\0"
  /* 3212 */ "amomin.d.rl\t\0"
  /* 3225 */ "amoswap.d.rl\t\0"
  /* 3239 */ "lr.d.rl\t\0"
  /* 3248 */ "amoor.d.rl\t\0"
  /* 3260 */ "amoxor.d.rl\t\0"
  /* 3273 */ "amominu.d.rl\t\0"
  /* 3287 */ "amomaxu.d.rl\t\0"
  /* 3301 */ "amomax.d.rl\t\0"
  /* 3314 */ "sc.w.rl\t\0"
  /* 3323 */ "amoadd.w.rl\t\0"
  /* 3336 */ "amoand.w.rl\t\0"
  /* 3349 */ "amomin.w.rl\t\0"
  /* 3362 */ "amoswap.w.rl\t\0"
  /* 3376 */ "lr.w.rl\t\0"
  /* 3385 */ "amoor.w.rl\t\0"
  /* 3397 */ "amoxor.w.rl\t\0"
  /* 3410 */ "amominu.w.rl\t\0"
  /* 3424 */ "amomaxu.w.rl\t\0"
  /* 3438 */ "amomax.w.rl\t\0"
  /* 3451 */ "sc.d.aqrl\t\0"
  /* 3462 */ "amoadd.d.aqrl\t\0"
  /* 3477 */ "amoand.d.aqrl\t\0"
  /* 3492 */ "amomin.d.aqrl\t\0"
  /* 3507 */ "amoswap.d.aqrl\t\0"
  /* 3523 */ "lr.d.aqrl\t\0"
  /* 3534 */ "amoor.d.aqrl\t\0"
  /* 3548 */ "amoxor.d.aqrl\t\0"
  /* 3563 */ "amominu.d.aqrl\t\0"
  /* 3579 */ "amomaxu.d.aqrl\t\0"
  /* 3595 */ "amomax.d.aqrl\t\0"
  /* 3610 */ "sc.w.aqrl\t\0"
  /* 3621 */ "amoadd.w.aqrl\t\0"
  /* 3636 */ "amoand.w.aqrl\t\0"
  /* 3651 */ "amomin.w.aqrl\t\0"
  /* 3666 */ "amoswap.w.aqrl\t\0"
  /* 3682 */ "lr.w.aqrl\t\0"
  /* 3693 */ "amoor.w.aqrl\t\0"
  /* 3707 */ "amoxor.w.aqrl\t\0"
  /* 3722 */ "amominu.w.aqrl\t\0"
  /* 3738 */ "amomaxu.w.aqrl\t\0"
  /* 3754 */ "amomax.w.aqrl\t\0"
  /* 3769 */ "srl\t\0"
  /* 3774 */ "th.addsl\t\0"
  /* 3784 */ "c.mul\t\0"
  /* 3791 */ "clmul\t\0"
  /* 3798 */ "vsetvl\t\0"
  /* 3806 */ "viota.m\t\0"
  /* 3815 */ "vmsbf.m\t\0"
  /* 3824 */ "vmsif.m\t\0"
  /* 3833 */ "vmsof.m\t\0"
  /* 3842 */ "vcpop.m\t\0"
  /* 3851 */ "vfirst.m\t\0"
  /* 3861 */ "rem\t\0"
  /* 3866 */ "vfmerge.vfm\t\0"
  /* 3879 */ "aes64im\t\0"
  /* 3888 */ "vmadc.vim\t\0"
  /* 3899 */ "vadc.vim\t\0"
  /* 3909 */ "vmerge.vim\t\0"
  /* 3921 */ "vmand.mm\t\0"
  /* 3931 */ "vmnand.mm\t\0"
  /* 3942 */ "vmandn.mm\t\0"
  /* 3953 */ "vmorn.mm\t\0"
  /* 3963 */ "vmor.mm\t\0"
  /* 3972 */ "vmnor.mm\t\0"
  /* 3982 */ "vmxnor.mm\t\0"
  /* 3993 */ "vmxor.mm\t\0"
  /* 4003 */ "aes64dsm\t\0"
  /* 4013 */ "aes64esm\t\0"
  /* 4023 */ "vcompress.vm\t\0"
  /* 4037 */ "vmsbc.vvm\t\0"
  /* 4048 */ "vsbc.vvm\t\0"
  /* 4058 */ "vmadc.vvm\t\0"
  /* 4069 */ "vadc.vvm\t\0"
  /* 4079 */ "vmerge.vvm\t\0"
  /* 4091 */ "vmsbc.vxm\t\0"
  /* 4102 */ "vsbc.vxm\t\0"
  /* 4112 */ "vmadc.vxm\t\0"
  /* 4123 */ "vadc.vxm\t\0"
  /* 4133 */ "vmerge.vxm\t\0"
  /* 4145 */ "cbo.clean\t\0"
  /* 4156 */ "vt.maskcn\t\0"
  /* 4167 */ "andn\t\0"
  /* 4173 */ "min\t\0"
  /* 4178 */ "c.addi4spn\t\0"
  /* 4190 */ "orn\t\0"
  /* 4195 */ "cbo.zero\t\0"
  /* 4205 */ "fence.tso\t\0"
  /* 4216 */ "wrs.nto\t\0"
  /* 4225 */ "wrs.sto\t\0"
  /* 4234 */ "unzip\t\0"
  /* 4241 */ "c.unimp\t\0"
  /* 4250 */ "jump\t\0"
  /* 4256 */ "c.nop\t\0"
  /* 4263 */ "cpop\t\0"
  /* 4269 */ "c.addi16sp\t\0"
  /* 4281 */ "c.ldsp\t\0"
  /* 4289 */ "c.fldsp\t\0"
  /* 4298 */ "c.sdsp\t\0"
  /* 4306 */ "c.fsdsp\t\0"
  /* 4315 */ "c.lwsp\t\0"
  /* 4323 */ "c.flwsp\t\0"
  /* 4332 */ "c.swsp\t\0"
  /* 4340 */ "c.fswsp\t\0"
  /* 4349 */ "sc.d.aq\t\0"
  /* 4358 */ "amoadd.d.aq\t\0"
  /* 4371 */ "amoand.d.aq\t\0"
  /* 4384 */ "amomin.d.aq\t\0"
  /* 4397 */ "amoswap.d.aq\t\0"
  /* 4411 */ "lr.d.aq\t\0"
  /* 4420 */ "amoor.d.aq\t\0"
  /* 4432 */ "amoxor.d.aq\t\0"
  /* 4445 */ "amominu.d.aq\t\0"
  /* 4459 */ "amomaxu.d.aq\t\0"
  /* 4473 */ "amomax.d.aq\t\0"
  /* 4486 */ "sc.w.aq\t\0"
  /* 4495 */ "amoadd.w.aq\t\0"
  /* 4508 */ "amoand.w.aq\t\0"
  /* 4521 */ "amomin.w.aq\t\0"
  /* 4534 */ "amoswap.w.aq\t\0"
  /* 4548 */ "lr.w.aq\t\0"
  /* 4557 */ "amoor.w.aq\t\0"
  /* 4569 */ "amoxor.w.aq\t\0"
  /* 4582 */ "amominu.w.aq\t\0"
  /* 4596 */ "amomaxu.w.aq\t\0"
  /* 4610 */ "amomax.w.aq\t\0"
  /* 4623 */ "beq\t\0"
  /* 4628 */ "prefetch.r\t\0"
  /* 4640 */ "sha512sum0r\t\0"
  /* 4653 */ "sha512sum1r\t\0"
  /* 4666 */ "sfence.inval.ir\t\0"
  /* 4683 */ "c.jr\t\0"
  /* 4689 */ "c.jalr\t\0"
  /* 4697 */ "bclr\t\0"
  /* 4703 */ "clmulr\t\0"
  /* 4711 */ "c.or\t\0"
  /* 4717 */ "xnor\t\0"
  /* 4723 */ "ror\t\0"
  /* 4728 */ "c.xor\t\0"
  /* 4735 */ "fsub.s\t\0"
  /* 4743 */ "fmsub.s\t\0"
  /* 4752 */ "fnmsub.s\t\0"
  /* 4762 */ "th.sync.s\t\0"
  /* 4773 */ "fcvt.d.s\t\0"
  /* 4783 */ "fadd.s\t\0"
  /* 4791 */ "fmadd.s\t\0"
  /* 4800 */ "fnmadd.s\t\0"
  /* 4810 */ "fround.s\t\0"
  /* 4820 */ "fle.s\t\0"
  /* 4827 */ "vfmv.f.s\t\0"
  /* 4837 */ "fcvt.h.s\t\0"
  /* 4847 */ "fli.s\t\0"
  /* 4854 */ "fsgnj.s\t\0"
  /* 4863 */ "fcvt.l.s\t\0"
  /* 4873 */ "fmul.s\t\0"
  /* 4881 */ "fminm.s\t\0"
  /* 4890 */ "fmaxm.s\t\0"
  /* 4899 */ "fmin.s\t\0"
  /* 4907 */ "fsgnjn.s\t\0"
  /* 4917 */ "feq.s\t\0"
  /* 4924 */ "fleq.s\t\0"
  /* 4932 */ "fltq.s\t\0"
  /* 4940 */ "fclass.s\t\0"
  /* 4950 */ "flt.s\t\0"
  /* 4957 */ "fsqrt.s\t\0"
  /* 4966 */ "fcvt.lu.s\t\0"
  /* 4977 */ "fcvt.wu.s\t\0"
  /* 4988 */ "fdiv.s\t\0"
  /* 4996 */ "fcvt.w.s\t\0"
  /* 5006 */ "vmv.x.s\t\0"
  /* 5015 */ "fmax.s\t\0"
  /* 5023 */ "fsgnjx.s\t\0"
  /* 5033 */ "froundnx.s\t\0"
  /* 5045 */ "th.sfence.vmas\t\0"
  /* 5061 */ "aes64ds\t\0"
  /* 5070 */ "aes64es\t\0"
  /* 5079 */ "th.sync.is\t\0"
  /* 5091 */ "sm4ks\t\0"
  /* 5098 */ "th.icache.ialls\t\0"
  /* 5115 */ "th.muls\t\0"
  /* 5124 */ "csrrs\t\0"
  /* 5131 */ "vredand.vs\t\0"
  /* 5143 */ "vredsum.vs\t\0"
  /* 5155 */ "vwredsum.vs\t\0"
  /* 5168 */ "vfredosum.vs\t\0"
  /* 5182 */ "vfwredosum.vs\t\0"
  /* 5197 */ "vfredusum.vs\t\0"
  /* 5211 */ "vfwredusum.vs\t\0"
  /* 5226 */ "vfredmin.vs\t\0"
  /* 5239 */ "vredmin.vs\t\0"
  /* 5251 */ "vredor.vs\t\0"
  /* 5262 */ "vredxor.vs\t\0"
  /* 5274 */ "vwredsumu.vs\t\0"
  /* 5288 */ "vredminu.vs\t\0"
  /* 5301 */ "vredmaxu.vs\t\0"
  /* 5314 */ "vfredmax.vs\t\0"
  /* 5327 */ "vredmax.vs\t\0"
  /* 5339 */ "dret\t\0"
  /* 5345 */ "mret\t\0"
  /* 5351 */ "sret\t\0"
  /* 5357 */ "uret\t\0"
  /* 5363 */ "bset\t\0"
  /* 5369 */ "blt\t\0"
  /* 5374 */ "slt\t\0"
  /* 5379 */ "c.not\t\0"
  /* 5386 */ "th.tst\t\0"
  /* 5394 */ "th.ext\t\0"
  /* 5402 */ "bext\t\0"
  /* 5408 */ "hlv.bu\t\0"
  /* 5416 */ "c.lbu\t\0"
  /* 5423 */ "th.lrbu\t\0"
  /* 5432 */ "th.lurbu\t\0"
  /* 5442 */ "bgeu\t\0"
  /* 5448 */ "hlv.hu\t\0"
  /* 5456 */ "hlvx.hu\t\0"
  /* 5465 */ "c.lhu\t\0"
  /* 5472 */ "mulhu\t\0"
  /* 5479 */ "th.lrhu\t\0"
  /* 5488 */ "th.lurhu\t\0"
  /* 5498 */ "sltiu\t\0"
  /* 5505 */ "fcvt.d.lu\t\0"
  /* 5516 */ "fcvt.h.lu\t\0"
  /* 5527 */ "fcvt.s.lu\t\0"
  /* 5538 */ "remu\t\0"
  /* 5544 */ "minu\t\0"
  /* 5550 */ "mulhsu\t\0"
  /* 5558 */ "bltu\t\0"
  /* 5564 */ "sltu\t\0"
  /* 5570 */ "th.extu\t\0"
  /* 5579 */ "divu\t\0"
  /* 5585 */ "fcvt.d.wu\t\0"
  /* 5596 */ "fcvt.h.wu\t\0"
  /* 5607 */ "fcvt.s.wu\t\0"
  /* 5618 */ "hlv.wu\t\0"
  /* 5626 */ "hlvx.wu\t\0"
  /* 5635 */ "lwu\t\0"
  /* 5640 */ "th.lrwu\t\0"
  /* 5649 */ "th.lurwu\t\0"
  /* 5659 */ "maxu\t\0"
  /* 5665 */ "vlseg2e32.v\t\0"
  /* 5678 */ "vlsseg2e32.v\t\0"
  /* 5692 */ "vssseg2e32.v\t\0"
  /* 5706 */ "vsseg2e32.v\t\0"
  /* 5719 */ "vlseg3e32.v\t\0"
  /* 5732 */ "vlsseg3e32.v\t\0"
  /* 5746 */ "vssseg3e32.v\t\0"
  /* 5760 */ "vsseg3e32.v\t\0"
  /* 5773 */ "vlseg4e32.v\t\0"
  /* 5786 */ "vlsseg4e32.v\t\0"
  /* 5800 */ "vssseg4e32.v\t\0"
  /* 5814 */ "vsseg4e32.v\t\0"
  /* 5827 */ "vlseg5e32.v\t\0"
  /* 5840 */ "vlsseg5e32.v\t\0"
  /* 5854 */ "vssseg5e32.v\t\0"
  /* 5868 */ "vsseg5e32.v\t\0"
  /* 5881 */ "vlseg6e32.v\t\0"
  /* 5894 */ "vlsseg6e32.v\t\0"
  /* 5908 */ "vssseg6e32.v\t\0"
  /* 5922 */ "vsseg6e32.v\t\0"
  /* 5935 */ "vlseg7e32.v\t\0"
  /* 5948 */ "vlsseg7e32.v\t\0"
  /* 5962 */ "vssseg7e32.v\t\0"
  /* 5976 */ "vsseg7e32.v\t\0"
  /* 5989 */ "vlseg8e32.v\t\0"
  /* 6002 */ "vlsseg8e32.v\t\0"
  /* 6016 */ "vssseg8e32.v\t\0"
  /* 6030 */ "vsseg8e32.v\t\0"
  /* 6043 */ "vle32.v\t\0"
  /* 6052 */ "vl1re32.v\t\0"
  /* 6063 */ "vl2re32.v\t\0"
  /* 6074 */ "vl4re32.v\t\0"
  /* 6085 */ "vl8re32.v\t\0"
  /* 6096 */ "vlse32.v\t\0"
  /* 6106 */ "vsse32.v\t\0"
  /* 6116 */ "vse32.v\t\0"
  /* 6125 */ "vloxseg2ei32.v\t\0"
  /* 6141 */ "vsoxseg2ei32.v\t\0"
  /* 6157 */ "vluxseg2ei32.v\t\0"
  /* 6173 */ "vsuxseg2ei32.v\t\0"
  /* 6189 */ "vloxseg3ei32.v\t\0"
  /* 6205 */ "vsoxseg3ei32.v\t\0"
  /* 6221 */ "vluxseg3ei32.v\t\0"
  /* 6237 */ "vsuxseg3ei32.v\t\0"
  /* 6253 */ "vloxseg4ei32.v\t\0"
  /* 6269 */ "vsoxseg4ei32.v\t\0"
  /* 6285 */ "vluxseg4ei32.v\t\0"
  /* 6301 */ "vsuxseg4ei32.v\t\0"
  /* 6317 */ "vloxseg5ei32.v\t\0"
  /* 6333 */ "vsoxseg5ei32.v\t\0"
  /* 6349 */ "vluxseg5ei32.v\t\0"
  /* 6365 */ "vsuxseg5ei32.v\t\0"
  /* 6381 */ "vloxseg6ei32.v\t\0"
  /* 6397 */ "vsoxseg6ei32.v\t\0"
  /* 6413 */ "vluxseg6ei32.v\t\0"
  /* 6429 */ "vsuxseg6ei32.v\t\0"
  /* 6445 */ "vloxseg7ei32.v\t\0"
  /* 6461 */ "vsoxseg7ei32.v\t\0"
  /* 6477 */ "vluxseg7ei32.v\t\0"
  /* 6493 */ "vsuxseg7ei32.v\t\0"
  /* 6509 */ "vloxseg8ei32.v\t\0"
  /* 6525 */ "vsoxseg8ei32.v\t\0"
  /* 6541 */ "vluxseg8ei32.v\t\0"
  /* 6557 */ "vsuxseg8ei32.v\t\0"
  /* 6573 */ "vloxei32.v\t\0"
  /* 6585 */ "vsoxei32.v\t\0"
  /* 6597 */ "vluxei32.v\t\0"
  /* 6609 */ "vsuxei32.v\t\0"
  /* 6621 */ "vlseg2e64.v\t\0"
  /* 6634 */ "vlsseg2e64.v\t\0"
  /* 6648 */ "vssseg2e64.v\t\0"
  /* 6662 */ "vsseg2e64.v\t\0"
  /* 6675 */ "vlseg3e64.v\t\0"
  /* 6688 */ "vlsseg3e64.v\t\0"
  /* 6702 */ "vssseg3e64.v\t\0"
  /* 6716 */ "vsseg3e64.v\t\0"
  /* 6729 */ "vlseg4e64.v\t\0"
  /* 6742 */ "vlsseg4e64.v\t\0"
  /* 6756 */ "vssseg4e64.v\t\0"
  /* 6770 */ "vsseg4e64.v\t\0"
  /* 6783 */ "vlseg5e64.v\t\0"
  /* 6796 */ "vlsseg5e64.v\t\0"
  /* 6810 */ "vssseg5e64.v\t\0"
  /* 6824 */ "vsseg5e64.v\t\0"
  /* 6837 */ "vlseg6e64.v\t\0"
  /* 6850 */ "vlsseg6e64.v\t\0"
  /* 6864 */ "vssseg6e64.v\t\0"
  /* 6878 */ "vsseg6e64.v\t\0"
  /* 6891 */ "vlseg7e64.v\t\0"
  /* 6904 */ "vlsseg7e64.v\t\0"
  /* 6918 */ "vssseg7e64.v\t\0"
  /* 6932 */ "vsseg7e64.v\t\0"
  /* 6945 */ "vlseg8e64.v\t\0"
  /* 6958 */ "vlsseg8e64.v\t\0"
  /* 6972 */ "vssseg8e64.v\t\0"
  /* 6986 */ "vsseg8e64.v\t\0"
  /* 6999 */ "vle64.v\t\0"
  /* 7008 */ "vl1re64.v\t\0"
  /* 7019 */ "vl2re64.v\t\0"
  /* 7030 */ "vl4re64.v\t\0"
  /* 7041 */ "vl8re64.v\t\0"
  /* 7052 */ "vlse64.v\t\0"
  /* 7062 */ "vsse64.v\t\0"
  /* 7072 */ "vse64.v\t\0"
  /* 7081 */ "vloxseg2ei64.v\t\0"
  /* 7097 */ "vsoxseg2ei64.v\t\0"
  /* 7113 */ "vluxseg2ei64.v\t\0"
  /* 7129 */ "vsuxseg2ei64.v\t\0"
  /* 7145 */ "vloxseg3ei64.v\t\0"
  /* 7161 */ "vsoxseg3ei64.v\t\0"
  /* 7177 */ "vluxseg3ei64.v\t\0"
  /* 7193 */ "vsuxseg3ei64.v\t\0"
  /* 7209 */ "vloxseg4ei64.v\t\0"
  /* 7225 */ "vsoxseg4ei64.v\t\0"
  /* 7241 */ "vluxseg4ei64.v\t\0"
  /* 7257 */ "vsuxseg4ei64.v\t\0"
  /* 7273 */ "vloxseg5ei64.v\t\0"
  /* 7289 */ "vsoxseg5ei64.v\t\0"
  /* 7305 */ "vluxseg5ei64.v\t\0"
  /* 7321 */ "vsuxseg5ei64.v\t\0"
  /* 7337 */ "vloxseg6ei64.v\t\0"
  /* 7353 */ "vsoxseg6ei64.v\t\0"
  /* 7369 */ "vluxseg6ei64.v\t\0"
  /* 7385 */ "vsuxseg6ei64.v\t\0"
  /* 7401 */ "vloxseg7ei64.v\t\0"
  /* 7417 */ "vsoxseg7ei64.v\t\0"
  /* 7433 */ "vluxseg7ei64.v\t\0"
  /* 7449 */ "vsuxseg7ei64.v\t\0"
  /* 7465 */ "vloxseg8ei64.v\t\0"
  /* 7481 */ "vsoxseg8ei64.v\t\0"
  /* 7497 */ "vluxseg8ei64.v\t\0"
  /* 7513 */ "vsuxseg8ei64.v\t\0"
  /* 7529 */ "vloxei64.v\t\0"
  /* 7541 */ "vsoxei64.v\t\0"
  /* 7553 */ "vluxei64.v\t\0"
  /* 7565 */ "vsuxei64.v\t\0"
  /* 7577 */ "vlseg2e16.v\t\0"
  /* 7590 */ "vlsseg2e16.v\t\0"
  /* 7604 */ "vssseg2e16.v\t\0"
  /* 7618 */ "vsseg2e16.v\t\0"
  /* 7631 */ "vlseg3e16.v\t\0"
  /* 7644 */ "vlsseg3e16.v\t\0"
  /* 7658 */ "vssseg3e16.v\t\0"
  /* 7672 */ "vsseg3e16.v\t\0"
  /* 7685 */ "vlseg4e16.v\t\0"
  /* 7698 */ "vlsseg4e16.v\t\0"
  /* 7712 */ "vssseg4e16.v\t\0"
  /* 7726 */ "vsseg4e16.v\t\0"
  /* 7739 */ "vlseg5e16.v\t\0"
  /* 7752 */ "vlsseg5e16.v\t\0"
  /* 7766 */ "vssseg5e16.v\t\0"
  /* 7780 */ "vsseg5e16.v\t\0"
  /* 7793 */ "vlseg6e16.v\t\0"
  /* 7806 */ "vlsseg6e16.v\t\0"
  /* 7820 */ "vssseg6e16.v\t\0"
  /* 7834 */ "vsseg6e16.v\t\0"
  /* 7847 */ "vlseg7e16.v\t\0"
  /* 7860 */ "vlsseg7e16.v\t\0"
  /* 7874 */ "vssseg7e16.v\t\0"
  /* 7888 */ "vsseg7e16.v\t\0"
  /* 7901 */ "vlseg8e16.v\t\0"
  /* 7914 */ "vlsseg8e16.v\t\0"
  /* 7928 */ "vssseg8e16.v\t\0"
  /* 7942 */ "vsseg8e16.v\t\0"
  /* 7955 */ "vle16.v\t\0"
  /* 7964 */ "vl1re16.v\t\0"
  /* 7975 */ "vl2re16.v\t\0"
  /* 7986 */ "vl4re16.v\t\0"
  /* 7997 */ "vl8re16.v\t\0"
  /* 8008 */ "vlse16.v\t\0"
  /* 8018 */ "vsse16.v\t\0"
  /* 8028 */ "vse16.v\t\0"
  /* 8037 */ "vloxseg2ei16.v\t\0"
  /* 8053 */ "vsoxseg2ei16.v\t\0"
  /* 8069 */ "vluxseg2ei16.v\t\0"
  /* 8085 */ "vsuxseg2ei16.v\t\0"
  /* 8101 */ "vloxseg3ei16.v\t\0"
  /* 8117 */ "vsoxseg3ei16.v\t\0"
  /* 8133 */ "vluxseg3ei16.v\t\0"
  /* 8149 */ "vsuxseg3ei16.v\t\0"
  /* 8165 */ "vloxseg4ei16.v\t\0"
  /* 8181 */ "vsoxseg4ei16.v\t\0"
  /* 8197 */ "vluxseg4ei16.v\t\0"
  /* 8213 */ "vsuxseg4ei16.v\t\0"
  /* 8229 */ "vloxseg5ei16.v\t\0"
  /* 8245 */ "vsoxseg5ei16.v\t\0"
  /* 8261 */ "vluxseg5ei16.v\t\0"
  /* 8277 */ "vsuxseg5ei16.v\t\0"
  /* 8293 */ "vloxseg6ei16.v\t\0"
  /* 8309 */ "vsoxseg6ei16.v\t\0"
  /* 8325 */ "vluxseg6ei16.v\t\0"
  /* 8341 */ "vsuxseg6ei16.v\t\0"
  /* 8357 */ "vloxseg7ei16.v\t\0"
  /* 8373 */ "vsoxseg7ei16.v\t\0"
  /* 8389 */ "vluxseg7ei16.v\t\0"
  /* 8405 */ "vsuxseg7ei16.v\t\0"
  /* 8421 */ "vloxseg8ei16.v\t\0"
  /* 8437 */ "vsoxseg8ei16.v\t\0"
  /* 8453 */ "vluxseg8ei16.v\t\0"
  /* 8469 */ "vsuxseg8ei16.v\t\0"
  /* 8485 */ "vloxei16.v\t\0"
  /* 8497 */ "vsoxei16.v\t\0"
  /* 8509 */ "vluxei16.v\t\0"
  /* 8521 */ "vsuxei16.v\t\0"
  /* 8533 */ "vfrec7.v\t\0"
  /* 8543 */ "vfrsqrt7.v\t\0"
  /* 8555 */ "vlseg2e8.v\t\0"
  /* 8567 */ "vlsseg2e8.v\t\0"
  /* 8580 */ "vssseg2e8.v\t\0"
  /* 8593 */ "vsseg2e8.v\t\0"
  /* 8605 */ "vlseg3e8.v\t\0"
  /* 8617 */ "vlsseg3e8.v\t\0"
  /* 8630 */ "vssseg3e8.v\t\0"
  /* 8643 */ "vsseg3e8.v\t\0"
  /* 8655 */ "vlseg4e8.v\t\0"
  /* 8667 */ "vlsseg4e8.v\t\0"
  /* 8680 */ "vssseg4e8.v\t\0"
  /* 8693 */ "vsseg4e8.v\t\0"
  /* 8705 */ "vlseg5e8.v\t\0"
  /* 8717 */ "vlsseg5e8.v\t\0"
  /* 8730 */ "vssseg5e8.v\t\0"
  /* 8743 */ "vsseg5e8.v\t\0"
  /* 8755 */ "vlseg6e8.v\t\0"
  /* 8767 */ "vlsseg6e8.v\t\0"
  /* 8780 */ "vssseg6e8.v\t\0"
  /* 8793 */ "vsseg6e8.v\t\0"
  /* 8805 */ "vlseg7e8.v\t\0"
  /* 8817 */ "vlsseg7e8.v\t\0"
  /* 8830 */ "vssseg7e8.v\t\0"
  /* 8843 */ "vsseg7e8.v\t\0"
  /* 8855 */ "vlseg8e8.v\t\0"
  /* 8867 */ "vlsseg8e8.v\t\0"
  /* 8880 */ "vssseg8e8.v\t\0"
  /* 8893 */ "vsseg8e8.v\t\0"
  /* 8905 */ "vle8.v\t\0"
  /* 8913 */ "vl1re8.v\t\0"
  /* 8923 */ "vl2re8.v\t\0"
  /* 8933 */ "vl4re8.v\t\0"
  /* 8943 */ "vl8re8.v\t\0"
  /* 8953 */ "vlse8.v\t\0"
  /* 8962 */ "vsse8.v\t\0"
  /* 8971 */ "vse8.v\t\0"
  /* 8979 */ "vloxseg2ei8.v\t\0"
  /* 8994 */ "vsoxseg2ei8.v\t\0"
  /* 9009 */ "vluxseg2ei8.v\t\0"
  /* 9024 */ "vsuxseg2ei8.v\t\0"
  /* 9039 */ "vloxseg3ei8.v\t\0"
  /* 9054 */ "vsoxseg3ei8.v\t\0"
  /* 9069 */ "vluxseg3ei8.v\t\0"
  /* 9084 */ "vsuxseg3ei8.v\t\0"
  /* 9099 */ "vloxseg4ei8.v\t\0"
  /* 9114 */ "vsoxseg4ei8.v\t\0"
  /* 9129 */ "vluxseg4ei8.v\t\0"
  /* 9144 */ "vsuxseg4ei8.v\t\0"
  /* 9159 */ "vloxseg5ei8.v\t\0"
  /* 9174 */ "vsoxseg5ei8.v\t\0"
  /* 9189 */ "vluxseg5ei8.v\t\0"
  /* 9204 */ "vsuxseg5ei8.v\t\0"
  /* 9219 */ "vloxseg6ei8.v\t\0"
  /* 9234 */ "vsoxseg6ei8.v\t\0"
  /* 9249 */ "vluxseg6ei8.v\t\0"
  /* 9264 */ "vsuxseg6ei8.v\t\0"
  /* 9279 */ "vloxseg7ei8.v\t\0"
  /* 9294 */ "vsoxseg7ei8.v\t\0"
  /* 9309 */ "vluxseg7ei8.v\t\0"
  /* 9324 */ "vsuxseg7ei8.v\t\0"
  /* 9339 */ "vloxseg8ei8.v\t\0"
  /* 9354 */ "vsoxseg8ei8.v\t\0"
  /* 9369 */ "vluxseg8ei8.v\t\0"
  /* 9384 */ "vsuxseg8ei8.v\t\0"
  /* 9399 */ "vloxei8.v\t\0"
  /* 9410 */ "vsoxei8.v\t\0"
  /* 9421 */ "vluxei8.v\t\0"
  /* 9432 */ "vsuxei8.v\t\0"
  /* 9443 */ "vid.v\t\0"
  /* 9450 */ "vfwcvt.f.f.v\t\0"
  /* 9464 */ "vfcvt.xu.f.v\t\0"
  /* 9478 */ "vfwcvt.xu.f.v\t\0"
  /* 9493 */ "vfcvt.rtz.xu.f.v\t\0"
  /* 9511 */ "vfwcvt.rtz.xu.f.v\t\0"
  /* 9530 */ "vfcvt.x.f.v\t\0"
  /* 9543 */ "vfwcvt.x.f.v\t\0"
  /* 9557 */ "vfcvt.rtz.x.f.v\t\0"
  /* 9574 */ "vfwcvt.rtz.x.f.v\t\0"
  /* 9592 */ "vlseg2e32ff.v\t\0"
  /* 9607 */ "vlseg3e32ff.v\t\0"
  /* 9622 */ "vlseg4e32ff.v\t\0"
  /* 9637 */ "vlseg5e32ff.v\t\0"
  /* 9652 */ "vlseg6e32ff.v\t\0"
  /* 9667 */ "vlseg7e32ff.v\t\0"
  /* 9682 */ "vlseg8e32ff.v\t\0"
  /* 9697 */ "vle32ff.v\t\0"
  /* 9708 */ "vlseg2e64ff.v\t\0"
  /* 9723 */ "vlseg3e64ff.v\t\0"
  /* 9738 */ "vlseg4e64ff.v\t\0"
  /* 9753 */ "vlseg5e64ff.v\t\0"
  /* 9768 */ "vlseg6e64ff.v\t\0"
  /* 9783 */ "vlseg7e64ff.v\t\0"
  /* 9798 */ "vlseg8e64ff.v\t\0"
  /* 9813 */ "vle64ff.v\t\0"
  /* 9824 */ "vlseg2e16ff.v\t\0"
  /* 9839 */ "vlseg3e16ff.v\t\0"
  /* 9854 */ "vlseg4e16ff.v\t\0"
  /* 9869 */ "vlseg5e16ff.v\t\0"
  /* 9884 */ "vlseg6e16ff.v\t\0"
  /* 9899 */ "vlseg7e16ff.v\t\0"
  /* 9914 */ "vlseg8e16ff.v\t\0"
  /* 9929 */ "vle16ff.v\t\0"
  /* 9940 */ "vlseg2e8ff.v\t\0"
  /* 9954 */ "vlseg3e8ff.v\t\0"
  /* 9968 */ "vlseg4e8ff.v\t\0"
  /* 9982 */ "vlseg5e8ff.v\t\0"
  /* 9996 */ "vlseg6e8ff.v\t\0"
  /* 10010 */ "vlseg7e8ff.v\t\0"
  /* 10024 */ "vlseg8e8ff.v\t\0"
  /* 10038 */ "vle8ff.v\t\0"
  /* 10048 */ "vlm.v\t\0"
  /* 10055 */ "vsm.v\t\0"
  /* 10062 */ "vs1r.v\t\0"
  /* 10070 */ "vmv1r.v\t\0"
  /* 10079 */ "vs2r.v\t\0"
  /* 10087 */ "vmv2r.v\t\0"
  /* 10096 */ "vs4r.v\t\0"
  /* 10104 */ "vmv4r.v\t\0"
  /* 10113 */ "vs8r.v\t\0"
  /* 10121 */ "vmv8r.v\t\0"
  /* 10130 */ "vfclass.v\t\0"
  /* 10141 */ "vfsqrt.v\t\0"
  /* 10151 */ "vfcvt.f.xu.v\t\0"
  /* 10165 */ "vfwcvt.f.xu.v\t\0"
  /* 10180 */ "vmv.v.v\t\0"
  /* 10189 */ "vfcvt.f.x.v\t\0"
  /* 10202 */ "vfwcvt.f.x.v\t\0"
  /* 10216 */ "th.rev\t\0"
  /* 10224 */ "div\t\0"
  /* 10229 */ "c.mv\t\0"
  /* 10235 */ "binv\t\0"
  /* 10241 */ "vrgatherei16.vv\t\0"
  /* 10258 */ "th.vmaqa.vv\t\0"
  /* 10271 */ "vssra.vv\t\0"
  /* 10281 */ "vsra.vv\t\0"
  /* 10290 */ "vasub.vv\t\0"
  /* 10300 */ "vfsub.vv\t\0"
  /* 10310 */ "vfmsub.vv\t\0"
  /* 10321 */ "vfnmsub.vv\t\0"
  /* 10333 */ "vnmsub.vv\t\0"
  /* 10344 */ "vssub.vv\t\0"
  /* 10354 */ "vsub.vv\t\0"
  /* 10363 */ "vfwsub.vv\t\0"
  /* 10374 */ "vwsub.vv\t\0"
  /* 10384 */ "vfmsac.vv\t\0"
  /* 10395 */ "vfnmsac.vv\t\0"
  /* 10407 */ "vnmsac.vv\t\0"
  /* 10418 */ "vfwnmsac.vv\t\0"
  /* 10431 */ "vfwmsac.vv\t\0"
  /* 10443 */ "vmsbc.vv\t\0"
  /* 10453 */ "vfmacc.vv\t\0"
  /* 10464 */ "vfnmacc.vv\t\0"
  /* 10476 */ "vfwnmacc.vv\t\0"
  /* 10489 */ "vmacc.vv\t\0"
  /* 10499 */ "vfwmacc.vv\t\0"
  /* 10511 */ "vwmacc.vv\t\0"
  /* 10522 */ "vmadc.vv\t\0"
  /* 10532 */ "vaadd.vv\t\0"
  /* 10542 */ "vfadd.vv\t\0"
  /* 10552 */ "vfmadd.vv\t\0"
  /* 10563 */ "vfnmadd.vv\t\0"
  /* 10575 */ "vmadd.vv\t\0"
  /* 10585 */ "vsadd.vv\t\0"
  /* 10595 */ "vadd.vv\t\0"
  /* 10604 */ "vfwadd.vv\t\0"
  /* 10615 */ "vwadd.vv\t\0"
  /* 10625 */ "vand.vv\t\0"
  /* 10634 */ "vmfle.vv\t\0"
  /* 10644 */ "vmsle.vv\t\0"
  /* 10654 */ "vmfne.vv\t\0"
  /* 10664 */ "vmsne.vv\t\0"
  /* 10674 */ "vmulh.vv\t\0"
  /* 10684 */ "vfsgnj.vv\t\0"
  /* 10695 */ "vsll.vv\t\0"
  /* 10704 */ "vssrl.vv\t\0"
  /* 10714 */ "vsrl.vv\t\0"
  /* 10723 */ "vfmul.vv\t\0"
  /* 10733 */ "vsmul.vv\t\0"
  /* 10743 */ "vmul.vv\t\0"
  /* 10752 */ "vfwmul.vv\t\0"
  /* 10763 */ "vwmul.vv\t\0"
  /* 10773 */ "vrem.vv\t\0"
  /* 10782 */ "vfmin.vv\t\0"
  /* 10792 */ "vmin.vv\t\0"
  /* 10801 */ "vfsgnjn.vv\t\0"
  /* 10813 */ "vmfeq.vv\t\0"
  /* 10823 */ "vmseq.vv\t\0"
  /* 10833 */ "vrgather.vv\t\0"
  /* 10846 */ "vor.vv\t\0"
  /* 10854 */ "vxor.vv\t\0"
  /* 10863 */ "vmflt.vv\t\0"
  /* 10873 */ "vmslt.vv\t\0"
  /* 10883 */ "th.vmaqau.vv\t\0"
  /* 10897 */ "vasubu.vv\t\0"
  /* 10908 */ "vssubu.vv\t\0"
  /* 10919 */ "vwsubu.vv\t\0"
  /* 10930 */ "vwmaccu.vv\t\0"
  /* 10942 */ "vaaddu.vv\t\0"
  /* 10953 */ "vsaddu.vv\t\0"
  /* 10964 */ "vwaddu.vv\t\0"
  /* 10975 */ "vmsleu.vv\t\0"
  /* 10986 */ "vmulhu.vv\t\0"
  /* 10997 */ "vwmulu.vv\t\0"
  /* 11008 */ "vremu.vv\t\0"
  /* 11018 */ "vminu.vv\t\0"
  /* 11028 */ "th.vmaqasu.vv\t\0"
  /* 11043 */ "vwmaccsu.vv\t\0"
  /* 11056 */ "vmulhsu.vv\t\0"
  /* 11068 */ "vwmulsu.vv\t\0"
  /* 11080 */ "vmsltu.vv\t\0"
  /* 11091 */ "vdivu.vv\t\0"
  /* 11101 */ "vmaxu.vv\t\0"
  /* 11111 */ "vfdiv.vv\t\0"
  /* 11121 */ "vdiv.vv\t\0"
  /* 11130 */ "vfmax.vv\t\0"
  /* 11140 */ "vmax.vv\t\0"
  /* 11149 */ "vfsgnjx.vv\t\0"
  /* 11161 */ "vnsra.wv\t\0"
  /* 11171 */ "vfwsub.wv\t\0"
  /* 11182 */ "vwsub.wv\t\0"
  /* 11192 */ "vfwadd.wv\t\0"
  /* 11203 */ "vwadd.wv\t\0"
  /* 11213 */ "vnsrl.wv\t\0"
  /* 11223 */ "vnclip.wv\t\0"
  /* 11234 */ "vwsubu.wv\t\0"
  /* 11245 */ "vwaddu.wv\t\0"
  /* 11256 */ "vnclipu.wv\t\0"
  /* 11268 */ "sc.w\t\0"
  /* 11274 */ "fcvt.d.w\t\0"
  /* 11284 */ "amoadd.w\t\0"
  /* 11294 */ "amoand.w\t\0"
  /* 11304 */ "vfncvt.rod.f.f.w\t\0"
  /* 11322 */ "vfncvt.f.f.w\t\0"
  /* 11336 */ "vfncvt.xu.f.w\t\0"
  /* 11351 */ "vfncvt.rtz.xu.f.w\t\0"
  /* 11370 */ "vfncvt.x.f.w\t\0"
  /* 11384 */ "vfncvt.rtz.x.f.w\t\0"
  /* 11402 */ "fcvt.h.w\t\0"
  /* 11412 */ "prefetch.w\t\0"
  /* 11424 */ "amomin.w\t\0"
  /* 11434 */ "amoswap.w\t\0"
  /* 11445 */ "lr.w\t\0"
  /* 11451 */ "amoor.w\t\0"
  /* 11460 */ "amoxor.w\t\0"
  /* 11470 */ "fcvt.s.w\t\0"
  /* 11480 */ "c.zext.w\t\0"
  /* 11490 */ "amominu.w\t\0"
  /* 11501 */ "vfncvt.f.xu.w\t\0"
  /* 11516 */ "amomaxu.w\t\0"
  /* 11527 */ "hlv.w\t\0"
  /* 11534 */ "hsv.w\t\0"
  /* 11541 */ "vfncvt.f.x.w\t\0"
  /* 11555 */ "fmv.x.w\t\0"
  /* 11564 */ "amomax.w\t\0"
  /* 11574 */ "th.mulaw\t\0"
  /* 11584 */ "sraw\t\0"
  /* 11590 */ "c.subw\t\0"
  /* 11598 */ "c.addw\t\0"
  /* 11606 */ "sraiw\t\0"
  /* 11613 */ "c.addiw\t\0"
  /* 11622 */ "slliw\t\0"
  /* 11629 */ "srliw\t\0"
  /* 11636 */ "roriw\t\0"
  /* 11643 */ "th.srriw\t\0"
  /* 11653 */ "packw\t\0"
  /* 11660 */ "c.lw\t\0"
  /* 11666 */ "c.flw\t\0"
  /* 11673 */ "sllw\t\0"
  /* 11679 */ "rolw\t\0"
  /* 11685 */ "srlw\t\0"
  /* 11691 */ "mulw\t\0"
  /* 11697 */ "remw\t\0"
  /* 11703 */ "cpopw\t\0"
  /* 11710 */ "th.lrw\t\0"
  /* 11718 */ "th.flrw\t\0"
  /* 11727 */ "rorw\t\0"
  /* 11733 */ "csrrw\t\0"
  /* 11740 */ "th.srw\t\0"
  /* 11748 */ "th.fsrw\t\0"
  /* 11757 */ "th.lurw\t\0"
  /* 11766 */ "th.flurw\t\0"
  /* 11776 */ "th.surw\t\0"
  /* 11785 */ "th.fsurw\t\0"
  /* 11795 */ "c.sw\t\0"
  /* 11801 */ "th.dcache.csw\t\0"
  /* 11816 */ "c.fsw\t\0"
  /* 11823 */ "th.dcache.isw\t\0"
  /* 11838 */ "th.dcache.cisw\t\0"
  /* 11854 */ "th.mulsw\t\0"
  /* 11864 */ "sh1add.uw\t\0"
  /* 11875 */ "sh2add.uw\t\0"
  /* 11886 */ "sh3add.uw\t\0"
  /* 11897 */ "slli.uw\t\0"
  /* 11906 */ "remuw\t\0"
  /* 11913 */ "divuw\t\0"
  /* 11920 */ "th.revw\t\0"
  /* 11929 */ "divw\t\0"
  /* 11935 */ "clzw\t\0"
  /* 11941 */ "ctzw\t\0"
  /* 11947 */ "fmvp.d.x\t\0"
  /* 11957 */ "fmv.d.x\t\0"
  /* 11966 */ "fmv.h.x\t\0"
  /* 11975 */ "vmv.s.x\t\0"
  /* 11984 */ "vmv.v.x\t\0"
  /* 11993 */ "fmv.w.x\t\0"
  /* 12002 */ "max\t\0"
  /* 12007 */ "th.vmaqa.vx\t\0"
  /* 12020 */ "vssra.vx\t\0"
  /* 12030 */ "vsra.vx\t\0"
  /* 12039 */ "vasub.vx\t\0"
  /* 12049 */ "vnmsub.vx\t\0"
  /* 12060 */ "vrsub.vx\t\0"
  /* 12070 */ "vssub.vx\t\0"
  /* 12080 */ "vsub.vx\t\0"
  /* 12089 */ "vwsub.vx\t\0"
  /* 12099 */ "vnmsac.vx\t\0"
  /* 12110 */ "vmsbc.vx\t\0"
  /* 12120 */ "vmacc.vx\t\0"
  /* 12130 */ "vwmacc.vx\t\0"
  /* 12141 */ "vmadc.vx\t\0"
  /* 12151 */ "vaadd.vx\t\0"
  /* 12161 */ "vmadd.vx\t\0"
  /* 12171 */ "vsadd.vx\t\0"
  /* 12181 */ "vadd.vx\t\0"
  /* 12190 */ "vwadd.vx\t\0"
  /* 12200 */ "vand.vx\t\0"
  /* 12209 */ "vmsge.vx\t\0"
  /* 12219 */ "vmsle.vx\t\0"
  /* 12229 */ "vmsne.vx\t\0"
  /* 12239 */ "vmulh.vx\t\0"
  /* 12249 */ "vsll.vx\t\0"
  /* 12258 */ "vssrl.vx\t\0"
  /* 12268 */ "vsrl.vx\t\0"
  /* 12277 */ "vsmul.vx\t\0"
  /* 12287 */ "vmul.vx\t\0"
  /* 12296 */ "vwmul.vx\t\0"
  /* 12306 */ "vrem.vx\t\0"
  /* 12315 */ "vmin.vx\t\0"
  /* 12324 */ "vslide1down.vx\t\0"
  /* 12340 */ "vslidedown.vx\t\0"
  /* 12355 */ "vslide1up.vx\t\0"
  /* 12369 */ "vslideup.vx\t\0"
  /* 12382 */ "vmseq.vx\t\0"
  /* 12392 */ "vrgather.vx\t\0"
  /* 12405 */ "vor.vx\t\0"
  /* 12413 */ "vxor.vx\t\0"
  /* 12422 */ "th.vmaqaus.vx\t\0"
  /* 12437 */ "vwmaccus.vx\t\0"
  /* 12450 */ "vmsgt.vx\t\0"
  /* 12460 */ "vmslt.vx\t\0"
  /* 12470 */ "th.vmaqau.vx\t\0"
  /* 12484 */ "vasubu.vx\t\0"
  /* 12495 */ "vssubu.vx\t\0"
  /* 12506 */ "vwsubu.vx\t\0"
  /* 12517 */ "vwmaccu.vx\t\0"
  /* 12529 */ "vaaddu.vx\t\0"
  /* 12540 */ "vsaddu.vx\t\0"
  /* 12551 */ "vwaddu.vx\t\0"
  /* 12562 */ "vmsgeu.vx\t\0"
  /* 12573 */ "vmsleu.vx\t\0"
  /* 12584 */ "vmulhu.vx\t\0"
  /* 12595 */ "vwmulu.vx\t\0"
  /* 12606 */ "vremu.vx\t\0"
  /* 12616 */ "vminu.vx\t\0"
  /* 12626 */ "th.vmaqasu.vx\t\0"
  /* 12641 */ "vwmaccsu.vx\t\0"
  /* 12654 */ "vmulhsu.vx\t\0"
  /* 12666 */ "vwmulsu.vx\t\0"
  /* 12678 */ "vmsgtu.vx\t\0"
  /* 12689 */ "vmsltu.vx\t\0"
  /* 12700 */ "vdivu.vx\t\0"
  /* 12710 */ "vmaxu.vx\t\0"
  /* 12720 */ "vdiv.vx\t\0"
  /* 12729 */ "vmax.vx\t\0"
  /* 12738 */ "vnsra.wx\t\0"
  /* 12748 */ "vwsub.wx\t\0"
  /* 12758 */ "vwadd.wx\t\0"
  /* 12768 */ "vnsrl.wx\t\0"
  /* 12778 */ "vnclip.wx\t\0"
  /* 12789 */ "vwsubu.wx\t\0"
  /* 12800 */ "vwaddu.wx\t\0"
  /* 12811 */ "vnclipu.wx\t\0"
  /* 12823 */ "th.tstnbz\t\0"
  /* 12834 */ "c.bnez\t\0"
  /* 12842 */ "th.mvnez\t\0"
  /* 12852 */ "clz\t\0"
  /* 12857 */ "c.beqz\t\0"
  /* 12865 */ "th.mveqz\t\0"
  /* 12875 */ "ctz\t\0"
  /* 12880 */ ".insn r4 \0"
  /* 12890 */ ".insn b \0"
  /* 12899 */ ".insn i \0"
  /* 12908 */ ".insn j \0"
  /* 12917 */ ".insn r \0"
  /* 12926 */ ".insn s \0"
  /* 12935 */ ".insn u \0"
  /* 12944 */ "# XRay Function Patchable RET.\0"
  /* 12975 */ "# XRay Typed Event Log.\0"
  /* 12999 */ "# XRay Custom Event Log.\0"
  /* 13024 */ "# XRay Function Enter.\0"
  /* 13047 */ "# XRay Tail Call Exit.\0"
  /* 13070 */ "# XRay Function Exit.\0"
  /* 13092 */ "LIFETIME_END\0"
  /* 13105 */ "PSEUDO_PROBE\0"
  /* 13118 */ "BUNDLE\0"
  /* 13125 */ "DBG_VALUE\0"
  /* 13135 */ "DBG_INSTR_REF\0"
  /* 13149 */ "DBG_PHI\0"
  /* 13157 */ "DBG_LABEL\0"
  /* 13167 */ "LIFETIME_START\0"
  /* 13182 */ "DBG_VALUE_LIST\0"
  /* 13197 */ "# FEntry call\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    13126U,	// DBG_VALUE
    13183U,	// DBG_VALUE_LIST
    13136U,	// DBG_INSTR_REF
    13150U,	// DBG_PHI
    13158U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    13119U,	// BUNDLE
    13168U,	// LIFETIME_START
    13093U,	// LIFETIME_END
    13106U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    13198U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    13025U,	// PATCHABLE_FUNCTION_ENTER
    12945U,	// PATCHABLE_RET
    13071U,	// PATCHABLE_FUNCTION_EXIT
    13048U,	// PATCHABLE_TAIL_CALL
    13000U,	// PATCHABLE_EVENT_CALL
    12976U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// MEMBARRIER
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    7U,	// ADJCALLSTACKDOWN
    7U,	// ADJCALLSTACKUP
    7U,	// BuildPairF64Pseudo
    7U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    17652U,	// PseudoAddTPRel
    7U,	// PseudoAtomicLoadNand32
    7U,	// PseudoAtomicLoadNand64
    7U,	// PseudoBR
    7U,	// PseudoBRIND
    150511U,	// PseudoCALL
    7U,	// PseudoCALLIndirect
    8408047U,	// PseudoCALLReg
    7U,	// PseudoCCADD
    7U,	// PseudoCCADDW
    7U,	// PseudoCCAND
    7U,	// PseudoCCMOVGPR
    7U,	// PseudoCCOR
    7U,	// PseudoCCSUB
    7U,	// PseudoCCSUBW
    7U,	// PseudoCCXOR
    7U,	// PseudoCmpXchg32
    7U,	// PseudoCmpXchg64
    605062459U,	// PseudoFLD
    605063407U,	// PseudoFLH
    605072789U,	// PseudoFLW
    7U,	// PseudoFROUND_D
    7U,	// PseudoFROUND_H
    7U,	// PseudoFROUND_S
    605062551U,	// PseudoFSD
    605063460U,	// PseudoFSH
    605072939U,	// PseudoFSW
    10522779U,	// PseudoJump
    8405385U,	// PseudoLA
    8406312U,	// PseudoLA_TLS_GD
    8406465U,	// PseudoLA_TLS_IE
    8405744U,	// PseudoLB
    8410411U,	// PseudoLBU
    8406325U,	// PseudoLD
    8407275U,	// PseudoLH
    8410460U,	// PseudoLHU
    8407449U,	// PseudoLI
    8405384U,	// PseudoLLA
    8416655U,	// PseudoLW
    8410628U,	// PseudoLWU
    7U,	// PseudoLongBEQ
    7U,	// PseudoLongBGE
    7U,	// PseudoLongBGEU
    7U,	// PseudoLongBLT
    7U,	// PseudoLongBLTU
    7U,	// PseudoLongBNE
    7U,	// PseudoMaskedAtomicLoadAdd32
    7U,	// PseudoMaskedAtomicLoadMax32
    7U,	// PseudoMaskedAtomicLoadMin32
    7U,	// PseudoMaskedAtomicLoadNand32
    7U,	// PseudoMaskedAtomicLoadSub32
    7U,	// PseudoMaskedAtomicLoadUMax32
    7U,	// PseudoMaskedAtomicLoadUMin32
    7U,	// PseudoMaskedAtomicSwap32
    7U,	// PseudoMaskedCmpXchg32
    7U,	// PseudoQuietFLE_D
    7U,	// PseudoQuietFLE_H
    7U,	// PseudoQuietFLE_S
    7U,	// PseudoQuietFLT_D
    7U,	// PseudoQuietFLT_H
    7U,	// PseudoQuietFLT_S
    7U,	// PseudoRET
    7U,	// PseudoRVVInitUndefM1
    7U,	// PseudoRVVInitUndefM2
    7U,	// PseudoRVVInitUndefM4
    7U,	// PseudoRVVInitUndefM8
    7U,	// PseudoReadVL
    7U,	// PseudoReadVLENB
    605061912U,	// PseudoSB
    605062545U,	// PseudoSD
    8405610U,	// PseudoSEXT_B
    8407119U,	// PseudoSEXT_H
    605063456U,	// PseudoSH
    605072918U,	// PseudoSW
    150494U,	// PseudoTAIL
    7U,	// PseudoTAILIndirect
    7U,	// PseudoTHVdotVMAQASU_VV_M1
    7U,	// PseudoTHVdotVMAQASU_VV_M1_MASK
    7U,	// PseudoTHVdotVMAQASU_VV_M2
    7U,	// PseudoTHVdotVMAQASU_VV_M2_MASK
    7U,	// PseudoTHVdotVMAQASU_VV_M4
    7U,	// PseudoTHVdotVMAQASU_VV_M4_MASK
    7U,	// PseudoTHVdotVMAQASU_VV_M8
    7U,	// PseudoTHVdotVMAQASU_VV_M8_MASK
    7U,	// PseudoTHVdotVMAQASU_VV_MF2
    7U,	// PseudoTHVdotVMAQASU_VV_MF2_MASK
    7U,	// PseudoTHVdotVMAQASU_VX_M1
    7U,	// PseudoTHVdotVMAQASU_VX_M1_MASK
    7U,	// PseudoTHVdotVMAQASU_VX_M2
    7U,	// PseudoTHVdotVMAQASU_VX_M2_MASK
    7U,	// PseudoTHVdotVMAQASU_VX_M4
    7U,	// PseudoTHVdotVMAQASU_VX_M4_MASK
    7U,	// PseudoTHVdotVMAQASU_VX_M8
    7U,	// PseudoTHVdotVMAQASU_VX_M8_MASK
    7U,	// PseudoTHVdotVMAQASU_VX_MF2
    7U,	// PseudoTHVdotVMAQASU_VX_MF2_MASK
    7U,	// PseudoTHVdotVMAQAUS_VX_M1
    7U,	// PseudoTHVdotVMAQAUS_VX_M1_MASK
    7U,	// PseudoTHVdotVMAQAUS_VX_M2
    7U,	// PseudoTHVdotVMAQAUS_VX_M2_MASK
    7U,	// PseudoTHVdotVMAQAUS_VX_M4
    7U,	// PseudoTHVdotVMAQAUS_VX_M4_MASK
    7U,	// PseudoTHVdotVMAQAUS_VX_M8
    7U,	// PseudoTHVdotVMAQAUS_VX_M8_MASK
    7U,	// PseudoTHVdotVMAQAUS_VX_MF2
    7U,	// PseudoTHVdotVMAQAUS_VX_MF2_MASK
    7U,	// PseudoTHVdotVMAQAU_VV_M1
    7U,	// PseudoTHVdotVMAQAU_VV_M1_MASK
    7U,	// PseudoTHVdotVMAQAU_VV_M2
    7U,	// PseudoTHVdotVMAQAU_VV_M2_MASK
    7U,	// PseudoTHVdotVMAQAU_VV_M4
    7U,	// PseudoTHVdotVMAQAU_VV_M4_MASK
    7U,	// PseudoTHVdotVMAQAU_VV_M8
    7U,	// PseudoTHVdotVMAQAU_VV_M8_MASK
    7U,	// PseudoTHVdotVMAQAU_VV_MF2
    7U,	// PseudoTHVdotVMAQAU_VV_MF2_MASK
    7U,	// PseudoTHVdotVMAQAU_VX_M1
    7U,	// PseudoTHVdotVMAQAU_VX_M1_MASK
    7U,	// PseudoTHVdotVMAQAU_VX_M2
    7U,	// PseudoTHVdotVMAQAU_VX_M2_MASK
    7U,	// PseudoTHVdotVMAQAU_VX_M4
    7U,	// PseudoTHVdotVMAQAU_VX_M4_MASK
    7U,	// PseudoTHVdotVMAQAU_VX_M8
    7U,	// PseudoTHVdotVMAQAU_VX_M8_MASK
    7U,	// PseudoTHVdotVMAQAU_VX_MF2
    7U,	// PseudoTHVdotVMAQAU_VX_MF2_MASK
    7U,	// PseudoTHVdotVMAQA_VV_M1
    7U,	// PseudoTHVdotVMAQA_VV_M1_MASK
    7U,	// PseudoTHVdotVMAQA_VV_M2
    7U,	// PseudoTHVdotVMAQA_VV_M2_MASK
    7U,	// PseudoTHVdotVMAQA_VV_M4
    7U,	// PseudoTHVdotVMAQA_VV_M4_MASK
    7U,	// PseudoTHVdotVMAQA_VV_M8
    7U,	// PseudoTHVdotVMAQA_VV_M8_MASK
    7U,	// PseudoTHVdotVMAQA_VV_MF2
    7U,	// PseudoTHVdotVMAQA_VV_MF2_MASK
    7U,	// PseudoTHVdotVMAQA_VX_M1
    7U,	// PseudoTHVdotVMAQA_VX_M1_MASK
    7U,	// PseudoTHVdotVMAQA_VX_M2
    7U,	// PseudoTHVdotVMAQA_VX_M2_MASK
    7U,	// PseudoTHVdotVMAQA_VX_M4
    7U,	// PseudoTHVdotVMAQA_VX_M4_MASK
    7U,	// PseudoTHVdotVMAQA_VX_M8
    7U,	// PseudoTHVdotVMAQA_VX_M8_MASK
    7U,	// PseudoTHVdotVMAQA_VX_MF2
    7U,	// PseudoTHVdotVMAQA_VX_MF2_MASK
    7U,	// PseudoVAADDU_VV_M1
    7U,	// PseudoVAADDU_VV_M1_MASK
    7U,	// PseudoVAADDU_VV_M1_TU
    7U,	// PseudoVAADDU_VV_M2
    7U,	// PseudoVAADDU_VV_M2_MASK
    7U,	// PseudoVAADDU_VV_M2_TU
    7U,	// PseudoVAADDU_VV_M4
    7U,	// PseudoVAADDU_VV_M4_MASK
    7U,	// PseudoVAADDU_VV_M4_TU
    7U,	// PseudoVAADDU_VV_M8
    7U,	// PseudoVAADDU_VV_M8_MASK
    7U,	// PseudoVAADDU_VV_M8_TU
    7U,	// PseudoVAADDU_VV_MF2
    7U,	// PseudoVAADDU_VV_MF2_MASK
    7U,	// PseudoVAADDU_VV_MF2_TU
    7U,	// PseudoVAADDU_VV_MF4
    7U,	// PseudoVAADDU_VV_MF4_MASK
    7U,	// PseudoVAADDU_VV_MF4_TU
    7U,	// PseudoVAADDU_VV_MF8
    7U,	// PseudoVAADDU_VV_MF8_MASK
    7U,	// PseudoVAADDU_VV_MF8_TU
    7U,	// PseudoVAADDU_VX_M1
    7U,	// PseudoVAADDU_VX_M1_MASK
    7U,	// PseudoVAADDU_VX_M1_TU
    7U,	// PseudoVAADDU_VX_M2
    7U,	// PseudoVAADDU_VX_M2_MASK
    7U,	// PseudoVAADDU_VX_M2_TU
    7U,	// PseudoVAADDU_VX_M4
    7U,	// PseudoVAADDU_VX_M4_MASK
    7U,	// PseudoVAADDU_VX_M4_TU
    7U,	// PseudoVAADDU_VX_M8
    7U,	// PseudoVAADDU_VX_M8_MASK
    7U,	// PseudoVAADDU_VX_M8_TU
    7U,	// PseudoVAADDU_VX_MF2
    7U,	// PseudoVAADDU_VX_MF2_MASK
    7U,	// PseudoVAADDU_VX_MF2_TU
    7U,	// PseudoVAADDU_VX_MF4
    7U,	// PseudoVAADDU_VX_MF4_MASK
    7U,	// PseudoVAADDU_VX_MF4_TU
    7U,	// PseudoVAADDU_VX_MF8
    7U,	// PseudoVAADDU_VX_MF8_MASK
    7U,	// PseudoVAADDU_VX_MF8_TU
    7U,	// PseudoVAADD_VV_M1
    7U,	// PseudoVAADD_VV_M1_MASK
    7U,	// PseudoVAADD_VV_M1_TU
    7U,	// PseudoVAADD_VV_M2
    7U,	// PseudoVAADD_VV_M2_MASK
    7U,	// PseudoVAADD_VV_M2_TU
    7U,	// PseudoVAADD_VV_M4
    7U,	// PseudoVAADD_VV_M4_MASK
    7U,	// PseudoVAADD_VV_M4_TU
    7U,	// PseudoVAADD_VV_M8
    7U,	// PseudoVAADD_VV_M8_MASK
    7U,	// PseudoVAADD_VV_M8_TU
    7U,	// PseudoVAADD_VV_MF2
    7U,	// PseudoVAADD_VV_MF2_MASK
    7U,	// PseudoVAADD_VV_MF2_TU
    7U,	// PseudoVAADD_VV_MF4
    7U,	// PseudoVAADD_VV_MF4_MASK
    7U,	// PseudoVAADD_VV_MF4_TU
    7U,	// PseudoVAADD_VV_MF8
    7U,	// PseudoVAADD_VV_MF8_MASK
    7U,	// PseudoVAADD_VV_MF8_TU
    7U,	// PseudoVAADD_VX_M1
    7U,	// PseudoVAADD_VX_M1_MASK
    7U,	// PseudoVAADD_VX_M1_TU
    7U,	// PseudoVAADD_VX_M2
    7U,	// PseudoVAADD_VX_M2_MASK
    7U,	// PseudoVAADD_VX_M2_TU
    7U,	// PseudoVAADD_VX_M4
    7U,	// PseudoVAADD_VX_M4_MASK
    7U,	// PseudoVAADD_VX_M4_TU
    7U,	// PseudoVAADD_VX_M8
    7U,	// PseudoVAADD_VX_M8_MASK
    7U,	// PseudoVAADD_VX_M8_TU
    7U,	// PseudoVAADD_VX_MF2
    7U,	// PseudoVAADD_VX_MF2_MASK
    7U,	// PseudoVAADD_VX_MF2_TU
    7U,	// PseudoVAADD_VX_MF4
    7U,	// PseudoVAADD_VX_MF4_MASK
    7U,	// PseudoVAADD_VX_MF4_TU
    7U,	// PseudoVAADD_VX_MF8
    7U,	// PseudoVAADD_VX_MF8_MASK
    7U,	// PseudoVAADD_VX_MF8_TU
    7U,	// PseudoVADC_VIM_M1
    7U,	// PseudoVADC_VIM_M1_TU
    7U,	// PseudoVADC_VIM_M2
    7U,	// PseudoVADC_VIM_M2_TU
    7U,	// PseudoVADC_VIM_M4
    7U,	// PseudoVADC_VIM_M4_TU
    7U,	// PseudoVADC_VIM_M8
    7U,	// PseudoVADC_VIM_M8_TU
    7U,	// PseudoVADC_VIM_MF2
    7U,	// PseudoVADC_VIM_MF2_TU
    7U,	// PseudoVADC_VIM_MF4
    7U,	// PseudoVADC_VIM_MF4_TU
    7U,	// PseudoVADC_VIM_MF8
    7U,	// PseudoVADC_VIM_MF8_TU
    7U,	// PseudoVADC_VVM_M1
    7U,	// PseudoVADC_VVM_M1_TU
    7U,	// PseudoVADC_VVM_M2
    7U,	// PseudoVADC_VVM_M2_TU
    7U,	// PseudoVADC_VVM_M4
    7U,	// PseudoVADC_VVM_M4_TU
    7U,	// PseudoVADC_VVM_M8
    7U,	// PseudoVADC_VVM_M8_TU
    7U,	// PseudoVADC_VVM_MF2
    7U,	// PseudoVADC_VVM_MF2_TU
    7U,	// PseudoVADC_VVM_MF4
    7U,	// PseudoVADC_VVM_MF4_TU
    7U,	// PseudoVADC_VVM_MF8
    7U,	// PseudoVADC_VVM_MF8_TU
    7U,	// PseudoVADC_VXM_M1
    7U,	// PseudoVADC_VXM_M1_TU
    7U,	// PseudoVADC_VXM_M2
    7U,	// PseudoVADC_VXM_M2_TU
    7U,	// PseudoVADC_VXM_M4
    7U,	// PseudoVADC_VXM_M4_TU
    7U,	// PseudoVADC_VXM_M8
    7U,	// PseudoVADC_VXM_M8_TU
    7U,	// PseudoVADC_VXM_MF2
    7U,	// PseudoVADC_VXM_MF2_TU
    7U,	// PseudoVADC_VXM_MF4
    7U,	// PseudoVADC_VXM_MF4_TU
    7U,	// PseudoVADC_VXM_MF8
    7U,	// PseudoVADC_VXM_MF8_TU
    7U,	// PseudoVADD_VI_M1
    7U,	// PseudoVADD_VI_M1_MASK
    7U,	// PseudoVADD_VI_M1_TU
    7U,	// PseudoVADD_VI_M2
    7U,	// PseudoVADD_VI_M2_MASK
    7U,	// PseudoVADD_VI_M2_TU
    7U,	// PseudoVADD_VI_M4
    7U,	// PseudoVADD_VI_M4_MASK
    7U,	// PseudoVADD_VI_M4_TU
    7U,	// PseudoVADD_VI_M8
    7U,	// PseudoVADD_VI_M8_MASK
    7U,	// PseudoVADD_VI_M8_TU
    7U,	// PseudoVADD_VI_MF2
    7U,	// PseudoVADD_VI_MF2_MASK
    7U,	// PseudoVADD_VI_MF2_TU
    7U,	// PseudoVADD_VI_MF4
    7U,	// PseudoVADD_VI_MF4_MASK
    7U,	// PseudoVADD_VI_MF4_TU
    7U,	// PseudoVADD_VI_MF8
    7U,	// PseudoVADD_VI_MF8_MASK
    7U,	// PseudoVADD_VI_MF8_TU
    7U,	// PseudoVADD_VV_M1
    7U,	// PseudoVADD_VV_M1_MASK
    7U,	// PseudoVADD_VV_M1_TU
    7U,	// PseudoVADD_VV_M2
    7U,	// PseudoVADD_VV_M2_MASK
    7U,	// PseudoVADD_VV_M2_TU
    7U,	// PseudoVADD_VV_M4
    7U,	// PseudoVADD_VV_M4_MASK
    7U,	// PseudoVADD_VV_M4_TU
    7U,	// PseudoVADD_VV_M8
    7U,	// PseudoVADD_VV_M8_MASK
    7U,	// PseudoVADD_VV_M8_TU
    7U,	// PseudoVADD_VV_MF2
    7U,	// PseudoVADD_VV_MF2_MASK
    7U,	// PseudoVADD_VV_MF2_TU
    7U,	// PseudoVADD_VV_MF4
    7U,	// PseudoVADD_VV_MF4_MASK
    7U,	// PseudoVADD_VV_MF4_TU
    7U,	// PseudoVADD_VV_MF8
    7U,	// PseudoVADD_VV_MF8_MASK
    7U,	// PseudoVADD_VV_MF8_TU
    7U,	// PseudoVADD_VX_M1
    7U,	// PseudoVADD_VX_M1_MASK
    7U,	// PseudoVADD_VX_M1_TU
    7U,	// PseudoVADD_VX_M2
    7U,	// PseudoVADD_VX_M2_MASK
    7U,	// PseudoVADD_VX_M2_TU
    7U,	// PseudoVADD_VX_M4
    7U,	// PseudoVADD_VX_M4_MASK
    7U,	// PseudoVADD_VX_M4_TU
    7U,	// PseudoVADD_VX_M8
    7U,	// PseudoVADD_VX_M8_MASK
    7U,	// PseudoVADD_VX_M8_TU
    7U,	// PseudoVADD_VX_MF2
    7U,	// PseudoVADD_VX_MF2_MASK
    7U,	// PseudoVADD_VX_MF2_TU
    7U,	// PseudoVADD_VX_MF4
    7U,	// PseudoVADD_VX_MF4_MASK
    7U,	// PseudoVADD_VX_MF4_TU
    7U,	// PseudoVADD_VX_MF8
    7U,	// PseudoVADD_VX_MF8_MASK
    7U,	// PseudoVADD_VX_MF8_TU
    7U,	// PseudoVAND_VI_M1
    7U,	// PseudoVAND_VI_M1_MASK
    7U,	// PseudoVAND_VI_M1_TU
    7U,	// PseudoVAND_VI_M2
    7U,	// PseudoVAND_VI_M2_MASK
    7U,	// PseudoVAND_VI_M2_TU
    7U,	// PseudoVAND_VI_M4
    7U,	// PseudoVAND_VI_M4_MASK
    7U,	// PseudoVAND_VI_M4_TU
    7U,	// PseudoVAND_VI_M8
    7U,	// PseudoVAND_VI_M8_MASK
    7U,	// PseudoVAND_VI_M8_TU
    7U,	// PseudoVAND_VI_MF2
    7U,	// PseudoVAND_VI_MF2_MASK
    7U,	// PseudoVAND_VI_MF2_TU
    7U,	// PseudoVAND_VI_MF4
    7U,	// PseudoVAND_VI_MF4_MASK
    7U,	// PseudoVAND_VI_MF4_TU
    7U,	// PseudoVAND_VI_MF8
    7U,	// PseudoVAND_VI_MF8_MASK
    7U,	// PseudoVAND_VI_MF8_TU
    7U,	// PseudoVAND_VV_M1
    7U,	// PseudoVAND_VV_M1_MASK
    7U,	// PseudoVAND_VV_M1_TU
    7U,	// PseudoVAND_VV_M2
    7U,	// PseudoVAND_VV_M2_MASK
    7U,	// PseudoVAND_VV_M2_TU
    7U,	// PseudoVAND_VV_M4
    7U,	// PseudoVAND_VV_M4_MASK
    7U,	// PseudoVAND_VV_M4_TU
    7U,	// PseudoVAND_VV_M8
    7U,	// PseudoVAND_VV_M8_MASK
    7U,	// PseudoVAND_VV_M8_TU
    7U,	// PseudoVAND_VV_MF2
    7U,	// PseudoVAND_VV_MF2_MASK
    7U,	// PseudoVAND_VV_MF2_TU
    7U,	// PseudoVAND_VV_MF4
    7U,	// PseudoVAND_VV_MF4_MASK
    7U,	// PseudoVAND_VV_MF4_TU
    7U,	// PseudoVAND_VV_MF8
    7U,	// PseudoVAND_VV_MF8_MASK
    7U,	// PseudoVAND_VV_MF8_TU
    7U,	// PseudoVAND_VX_M1
    7U,	// PseudoVAND_VX_M1_MASK
    7U,	// PseudoVAND_VX_M1_TU
    7U,	// PseudoVAND_VX_M2
    7U,	// PseudoVAND_VX_M2_MASK
    7U,	// PseudoVAND_VX_M2_TU
    7U,	// PseudoVAND_VX_M4
    7U,	// PseudoVAND_VX_M4_MASK
    7U,	// PseudoVAND_VX_M4_TU
    7U,	// PseudoVAND_VX_M8
    7U,	// PseudoVAND_VX_M8_MASK
    7U,	// PseudoVAND_VX_M8_TU
    7U,	// PseudoVAND_VX_MF2
    7U,	// PseudoVAND_VX_MF2_MASK
    7U,	// PseudoVAND_VX_MF2_TU
    7U,	// PseudoVAND_VX_MF4
    7U,	// PseudoVAND_VX_MF4_MASK
    7U,	// PseudoVAND_VX_MF4_TU
    7U,	// PseudoVAND_VX_MF8
    7U,	// PseudoVAND_VX_MF8_MASK
    7U,	// PseudoVAND_VX_MF8_TU
    7U,	// PseudoVASUBU_VV_M1
    7U,	// PseudoVASUBU_VV_M1_MASK
    7U,	// PseudoVASUBU_VV_M1_TU
    7U,	// PseudoVASUBU_VV_M2
    7U,	// PseudoVASUBU_VV_M2_MASK
    7U,	// PseudoVASUBU_VV_M2_TU
    7U,	// PseudoVASUBU_VV_M4
    7U,	// PseudoVASUBU_VV_M4_MASK
    7U,	// PseudoVASUBU_VV_M4_TU
    7U,	// PseudoVASUBU_VV_M8
    7U,	// PseudoVASUBU_VV_M8_MASK
    7U,	// PseudoVASUBU_VV_M8_TU
    7U,	// PseudoVASUBU_VV_MF2
    7U,	// PseudoVASUBU_VV_MF2_MASK
    7U,	// PseudoVASUBU_VV_MF2_TU
    7U,	// PseudoVASUBU_VV_MF4
    7U,	// PseudoVASUBU_VV_MF4_MASK
    7U,	// PseudoVASUBU_VV_MF4_TU
    7U,	// PseudoVASUBU_VV_MF8
    7U,	// PseudoVASUBU_VV_MF8_MASK
    7U,	// PseudoVASUBU_VV_MF8_TU
    7U,	// PseudoVASUBU_VX_M1
    7U,	// PseudoVASUBU_VX_M1_MASK
    7U,	// PseudoVASUBU_VX_M1_TU
    7U,	// PseudoVASUBU_VX_M2
    7U,	// PseudoVASUBU_VX_M2_MASK
    7U,	// PseudoVASUBU_VX_M2_TU
    7U,	// PseudoVASUBU_VX_M4
    7U,	// PseudoVASUBU_VX_M4_MASK
    7U,	// PseudoVASUBU_VX_M4_TU
    7U,	// PseudoVASUBU_VX_M8
    7U,	// PseudoVASUBU_VX_M8_MASK
    7U,	// PseudoVASUBU_VX_M8_TU
    7U,	// PseudoVASUBU_VX_MF2
    7U,	// PseudoVASUBU_VX_MF2_MASK
    7U,	// PseudoVASUBU_VX_MF2_TU
    7U,	// PseudoVASUBU_VX_MF4
    7U,	// PseudoVASUBU_VX_MF4_MASK
    7U,	// PseudoVASUBU_VX_MF4_TU
    7U,	// PseudoVASUBU_VX_MF8
    7U,	// PseudoVASUBU_VX_MF8_MASK
    7U,	// PseudoVASUBU_VX_MF8_TU
    7U,	// PseudoVASUB_VV_M1
    7U,	// PseudoVASUB_VV_M1_MASK
    7U,	// PseudoVASUB_VV_M1_TU
    7U,	// PseudoVASUB_VV_M2
    7U,	// PseudoVASUB_VV_M2_MASK
    7U,	// PseudoVASUB_VV_M2_TU
    7U,	// PseudoVASUB_VV_M4
    7U,	// PseudoVASUB_VV_M4_MASK
    7U,	// PseudoVASUB_VV_M4_TU
    7U,	// PseudoVASUB_VV_M8
    7U,	// PseudoVASUB_VV_M8_MASK
    7U,	// PseudoVASUB_VV_M8_TU
    7U,	// PseudoVASUB_VV_MF2
    7U,	// PseudoVASUB_VV_MF2_MASK
    7U,	// PseudoVASUB_VV_MF2_TU
    7U,	// PseudoVASUB_VV_MF4
    7U,	// PseudoVASUB_VV_MF4_MASK
    7U,	// PseudoVASUB_VV_MF4_TU
    7U,	// PseudoVASUB_VV_MF8
    7U,	// PseudoVASUB_VV_MF8_MASK
    7U,	// PseudoVASUB_VV_MF8_TU
    7U,	// PseudoVASUB_VX_M1
    7U,	// PseudoVASUB_VX_M1_MASK
    7U,	// PseudoVASUB_VX_M1_TU
    7U,	// PseudoVASUB_VX_M2
    7U,	// PseudoVASUB_VX_M2_MASK
    7U,	// PseudoVASUB_VX_M2_TU
    7U,	// PseudoVASUB_VX_M4
    7U,	// PseudoVASUB_VX_M4_MASK
    7U,	// PseudoVASUB_VX_M4_TU
    7U,	// PseudoVASUB_VX_M8
    7U,	// PseudoVASUB_VX_M8_MASK
    7U,	// PseudoVASUB_VX_M8_TU
    7U,	// PseudoVASUB_VX_MF2
    7U,	// PseudoVASUB_VX_MF2_MASK
    7U,	// PseudoVASUB_VX_MF2_TU
    7U,	// PseudoVASUB_VX_MF4
    7U,	// PseudoVASUB_VX_MF4_MASK
    7U,	// PseudoVASUB_VX_MF4_TU
    7U,	// PseudoVASUB_VX_MF8
    7U,	// PseudoVASUB_VX_MF8_MASK
    7U,	// PseudoVASUB_VX_MF8_TU
    7U,	// PseudoVCOMPRESS_VM_M1
    7U,	// PseudoVCOMPRESS_VM_M2
    7U,	// PseudoVCOMPRESS_VM_M4
    7U,	// PseudoVCOMPRESS_VM_M8
    7U,	// PseudoVCOMPRESS_VM_MF2
    7U,	// PseudoVCOMPRESS_VM_MF4
    7U,	// PseudoVCOMPRESS_VM_MF8
    7U,	// PseudoVCPOP_M_B1
    7U,	// PseudoVCPOP_M_B16
    7U,	// PseudoVCPOP_M_B16_MASK
    7U,	// PseudoVCPOP_M_B1_MASK
    7U,	// PseudoVCPOP_M_B2
    7U,	// PseudoVCPOP_M_B2_MASK
    7U,	// PseudoVCPOP_M_B32
    7U,	// PseudoVCPOP_M_B32_MASK
    7U,	// PseudoVCPOP_M_B4
    7U,	// PseudoVCPOP_M_B4_MASK
    7U,	// PseudoVCPOP_M_B64
    7U,	// PseudoVCPOP_M_B64_MASK
    7U,	// PseudoVCPOP_M_B8
    7U,	// PseudoVCPOP_M_B8_MASK
    7U,	// PseudoVDIVU_VV_M1
    7U,	// PseudoVDIVU_VV_M1_MASK
    7U,	// PseudoVDIVU_VV_M1_TU
    7U,	// PseudoVDIVU_VV_M2
    7U,	// PseudoVDIVU_VV_M2_MASK
    7U,	// PseudoVDIVU_VV_M2_TU
    7U,	// PseudoVDIVU_VV_M4
    7U,	// PseudoVDIVU_VV_M4_MASK
    7U,	// PseudoVDIVU_VV_M4_TU
    7U,	// PseudoVDIVU_VV_M8
    7U,	// PseudoVDIVU_VV_M8_MASK
    7U,	// PseudoVDIVU_VV_M8_TU
    7U,	// PseudoVDIVU_VV_MF2
    7U,	// PseudoVDIVU_VV_MF2_MASK
    7U,	// PseudoVDIVU_VV_MF2_TU
    7U,	// PseudoVDIVU_VV_MF4
    7U,	// PseudoVDIVU_VV_MF4_MASK
    7U,	// PseudoVDIVU_VV_MF4_TU
    7U,	// PseudoVDIVU_VV_MF8
    7U,	// PseudoVDIVU_VV_MF8_MASK
    7U,	// PseudoVDIVU_VV_MF8_TU
    7U,	// PseudoVDIVU_VX_M1
    7U,	// PseudoVDIVU_VX_M1_MASK
    7U,	// PseudoVDIVU_VX_M1_TU
    7U,	// PseudoVDIVU_VX_M2
    7U,	// PseudoVDIVU_VX_M2_MASK
    7U,	// PseudoVDIVU_VX_M2_TU
    7U,	// PseudoVDIVU_VX_M4
    7U,	// PseudoVDIVU_VX_M4_MASK
    7U,	// PseudoVDIVU_VX_M4_TU
    7U,	// PseudoVDIVU_VX_M8
    7U,	// PseudoVDIVU_VX_M8_MASK
    7U,	// PseudoVDIVU_VX_M8_TU
    7U,	// PseudoVDIVU_VX_MF2
    7U,	// PseudoVDIVU_VX_MF2_MASK
    7U,	// PseudoVDIVU_VX_MF2_TU
    7U,	// PseudoVDIVU_VX_MF4
    7U,	// PseudoVDIVU_VX_MF4_MASK
    7U,	// PseudoVDIVU_VX_MF4_TU
    7U,	// PseudoVDIVU_VX_MF8
    7U,	// PseudoVDIVU_VX_MF8_MASK
    7U,	// PseudoVDIVU_VX_MF8_TU
    7U,	// PseudoVDIV_VV_M1
    7U,	// PseudoVDIV_VV_M1_MASK
    7U,	// PseudoVDIV_VV_M1_TU
    7U,	// PseudoVDIV_VV_M2
    7U,	// PseudoVDIV_VV_M2_MASK
    7U,	// PseudoVDIV_VV_M2_TU
    7U,	// PseudoVDIV_VV_M4
    7U,	// PseudoVDIV_VV_M4_MASK
    7U,	// PseudoVDIV_VV_M4_TU
    7U,	// PseudoVDIV_VV_M8
    7U,	// PseudoVDIV_VV_M8_MASK
    7U,	// PseudoVDIV_VV_M8_TU
    7U,	// PseudoVDIV_VV_MF2
    7U,	// PseudoVDIV_VV_MF2_MASK
    7U,	// PseudoVDIV_VV_MF2_TU
    7U,	// PseudoVDIV_VV_MF4
    7U,	// PseudoVDIV_VV_MF4_MASK
    7U,	// PseudoVDIV_VV_MF4_TU
    7U,	// PseudoVDIV_VV_MF8
    7U,	// PseudoVDIV_VV_MF8_MASK
    7U,	// PseudoVDIV_VV_MF8_TU
    7U,	// PseudoVDIV_VX_M1
    7U,	// PseudoVDIV_VX_M1_MASK
    7U,	// PseudoVDIV_VX_M1_TU
    7U,	// PseudoVDIV_VX_M2
    7U,	// PseudoVDIV_VX_M2_MASK
    7U,	// PseudoVDIV_VX_M2_TU
    7U,	// PseudoVDIV_VX_M4
    7U,	// PseudoVDIV_VX_M4_MASK
    7U,	// PseudoVDIV_VX_M4_TU
    7U,	// PseudoVDIV_VX_M8
    7U,	// PseudoVDIV_VX_M8_MASK
    7U,	// PseudoVDIV_VX_M8_TU
    7U,	// PseudoVDIV_VX_MF2
    7U,	// PseudoVDIV_VX_MF2_MASK
    7U,	// PseudoVDIV_VX_MF2_TU
    7U,	// PseudoVDIV_VX_MF4
    7U,	// PseudoVDIV_VX_MF4_MASK
    7U,	// PseudoVDIV_VX_MF4_TU
    7U,	// PseudoVDIV_VX_MF8
    7U,	// PseudoVDIV_VX_MF8_MASK
    7U,	// PseudoVDIV_VX_MF8_TU
    7U,	// PseudoVFADD_VF16_M1
    7U,	// PseudoVFADD_VF16_M1_MASK
    7U,	// PseudoVFADD_VF16_M1_TU
    7U,	// PseudoVFADD_VF16_M2
    7U,	// PseudoVFADD_VF16_M2_MASK
    7U,	// PseudoVFADD_VF16_M2_TU
    7U,	// PseudoVFADD_VF16_M4
    7U,	// PseudoVFADD_VF16_M4_MASK
    7U,	// PseudoVFADD_VF16_M4_TU
    7U,	// PseudoVFADD_VF16_M8
    7U,	// PseudoVFADD_VF16_M8_MASK
    7U,	// PseudoVFADD_VF16_M8_TU
    7U,	// PseudoVFADD_VF16_MF2
    7U,	// PseudoVFADD_VF16_MF2_MASK
    7U,	// PseudoVFADD_VF16_MF2_TU
    7U,	// PseudoVFADD_VF16_MF4
    7U,	// PseudoVFADD_VF16_MF4_MASK
    7U,	// PseudoVFADD_VF16_MF4_TU
    7U,	// PseudoVFADD_VF32_M1
    7U,	// PseudoVFADD_VF32_M1_MASK
    7U,	// PseudoVFADD_VF32_M1_TU
    7U,	// PseudoVFADD_VF32_M2
    7U,	// PseudoVFADD_VF32_M2_MASK
    7U,	// PseudoVFADD_VF32_M2_TU
    7U,	// PseudoVFADD_VF32_M4
    7U,	// PseudoVFADD_VF32_M4_MASK
    7U,	// PseudoVFADD_VF32_M4_TU
    7U,	// PseudoVFADD_VF32_M8
    7U,	// PseudoVFADD_VF32_M8_MASK
    7U,	// PseudoVFADD_VF32_M8_TU
    7U,	// PseudoVFADD_VF32_MF2
    7U,	// PseudoVFADD_VF32_MF2_MASK
    7U,	// PseudoVFADD_VF32_MF2_TU
    7U,	// PseudoVFADD_VF64_M1
    7U,	// PseudoVFADD_VF64_M1_MASK
    7U,	// PseudoVFADD_VF64_M1_TU
    7U,	// PseudoVFADD_VF64_M2
    7U,	// PseudoVFADD_VF64_M2_MASK
    7U,	// PseudoVFADD_VF64_M2_TU
    7U,	// PseudoVFADD_VF64_M4
    7U,	// PseudoVFADD_VF64_M4_MASK
    7U,	// PseudoVFADD_VF64_M4_TU
    7U,	// PseudoVFADD_VF64_M8
    7U,	// PseudoVFADD_VF64_M8_MASK
    7U,	// PseudoVFADD_VF64_M8_TU
    7U,	// PseudoVFADD_VV_M1
    7U,	// PseudoVFADD_VV_M1_MASK
    7U,	// PseudoVFADD_VV_M1_TU
    7U,	// PseudoVFADD_VV_M2
    7U,	// PseudoVFADD_VV_M2_MASK
    7U,	// PseudoVFADD_VV_M2_TU
    7U,	// PseudoVFADD_VV_M4
    7U,	// PseudoVFADD_VV_M4_MASK
    7U,	// PseudoVFADD_VV_M4_TU
    7U,	// PseudoVFADD_VV_M8
    7U,	// PseudoVFADD_VV_M8_MASK
    7U,	// PseudoVFADD_VV_M8_TU
    7U,	// PseudoVFADD_VV_MF2
    7U,	// PseudoVFADD_VV_MF2_MASK
    7U,	// PseudoVFADD_VV_MF2_TU
    7U,	// PseudoVFADD_VV_MF4
    7U,	// PseudoVFADD_VV_MF4_MASK
    7U,	// PseudoVFADD_VV_MF4_TU
    7U,	// PseudoVFCLASS_V_M1
    7U,	// PseudoVFCLASS_V_M1_MASK
    7U,	// PseudoVFCLASS_V_M1_TU
    7U,	// PseudoVFCLASS_V_M2
    7U,	// PseudoVFCLASS_V_M2_MASK
    7U,	// PseudoVFCLASS_V_M2_TU
    7U,	// PseudoVFCLASS_V_M4
    7U,	// PseudoVFCLASS_V_M4_MASK
    7U,	// PseudoVFCLASS_V_M4_TU
    7U,	// PseudoVFCLASS_V_M8
    7U,	// PseudoVFCLASS_V_M8_MASK
    7U,	// PseudoVFCLASS_V_M8_TU
    7U,	// PseudoVFCLASS_V_MF2
    7U,	// PseudoVFCLASS_V_MF2_MASK
    7U,	// PseudoVFCLASS_V_MF2_TU
    7U,	// PseudoVFCLASS_V_MF4
    7U,	// PseudoVFCLASS_V_MF4_MASK
    7U,	// PseudoVFCLASS_V_MF4_TU
    7U,	// PseudoVFCVT_F_XU_V_M1
    7U,	// PseudoVFCVT_F_XU_V_M1_MASK
    7U,	// PseudoVFCVT_F_XU_V_M1_TU
    7U,	// PseudoVFCVT_F_XU_V_M2
    7U,	// PseudoVFCVT_F_XU_V_M2_MASK
    7U,	// PseudoVFCVT_F_XU_V_M2_TU
    7U,	// PseudoVFCVT_F_XU_V_M4
    7U,	// PseudoVFCVT_F_XU_V_M4_MASK
    7U,	// PseudoVFCVT_F_XU_V_M4_TU
    7U,	// PseudoVFCVT_F_XU_V_M8
    7U,	// PseudoVFCVT_F_XU_V_M8_MASK
    7U,	// PseudoVFCVT_F_XU_V_M8_TU
    7U,	// PseudoVFCVT_F_XU_V_MF2
    7U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    7U,	// PseudoVFCVT_F_XU_V_MF2_TU
    7U,	// PseudoVFCVT_F_XU_V_MF4
    7U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    7U,	// PseudoVFCVT_F_XU_V_MF4_TU
    7U,	// PseudoVFCVT_F_X_V_M1
    7U,	// PseudoVFCVT_F_X_V_M1_MASK
    7U,	// PseudoVFCVT_F_X_V_M1_TU
    7U,	// PseudoVFCVT_F_X_V_M2
    7U,	// PseudoVFCVT_F_X_V_M2_MASK
    7U,	// PseudoVFCVT_F_X_V_M2_TU
    7U,	// PseudoVFCVT_F_X_V_M4
    7U,	// PseudoVFCVT_F_X_V_M4_MASK
    7U,	// PseudoVFCVT_F_X_V_M4_TU
    7U,	// PseudoVFCVT_F_X_V_M8
    7U,	// PseudoVFCVT_F_X_V_M8_MASK
    7U,	// PseudoVFCVT_F_X_V_M8_TU
    7U,	// PseudoVFCVT_F_X_V_MF2
    7U,	// PseudoVFCVT_F_X_V_MF2_MASK
    7U,	// PseudoVFCVT_F_X_V_MF2_TU
    7U,	// PseudoVFCVT_F_X_V_MF4
    7U,	// PseudoVFCVT_F_X_V_MF4_MASK
    7U,	// PseudoVFCVT_F_X_V_MF4_TU
    7U,	// PseudoVFCVT_RM_F_XU_V_M1_MASK
    7U,	// PseudoVFCVT_RM_F_XU_V_M2_MASK
    7U,	// PseudoVFCVT_RM_F_XU_V_M4_MASK
    7U,	// PseudoVFCVT_RM_F_XU_V_M8_MASK
    7U,	// PseudoVFCVT_RM_F_XU_V_MF2_MASK
    7U,	// PseudoVFCVT_RM_F_XU_V_MF4_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_M1_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_M2_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_M4_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_M8_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_MF2_MASK
    7U,	// PseudoVFCVT_RM_F_X_V_MF4_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_M1_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_M2_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_M4_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_M8_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_MF2_MASK
    7U,	// PseudoVFCVT_RM_XU_F_V_MF4_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_M1_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_M2_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_M4_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_M8_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_MF2_MASK
    7U,	// PseudoVFCVT_RM_X_F_V_MF4_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M1_TU
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M2_TU
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M4_TU
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_M8_TU
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_TU
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    7U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_M1
    7U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_M1_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_M2
    7U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_M2_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_M4
    7U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_M4_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_M8
    7U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_M8_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF2_TU
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    7U,	// PseudoVFCVT_RTZ_X_F_V_MF4_TU
    7U,	// PseudoVFCVT_XU_F_V_M1
    7U,	// PseudoVFCVT_XU_F_V_M1_MASK
    7U,	// PseudoVFCVT_XU_F_V_M1_TU
    7U,	// PseudoVFCVT_XU_F_V_M2
    7U,	// PseudoVFCVT_XU_F_V_M2_MASK
    7U,	// PseudoVFCVT_XU_F_V_M2_TU
    7U,	// PseudoVFCVT_XU_F_V_M4
    7U,	// PseudoVFCVT_XU_F_V_M4_MASK
    7U,	// PseudoVFCVT_XU_F_V_M4_TU
    7U,	// PseudoVFCVT_XU_F_V_M8
    7U,	// PseudoVFCVT_XU_F_V_M8_MASK
    7U,	// PseudoVFCVT_XU_F_V_M8_TU
    7U,	// PseudoVFCVT_XU_F_V_MF2
    7U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    7U,	// PseudoVFCVT_XU_F_V_MF2_TU
    7U,	// PseudoVFCVT_XU_F_V_MF4
    7U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    7U,	// PseudoVFCVT_XU_F_V_MF4_TU
    7U,	// PseudoVFCVT_X_F_V_M1
    7U,	// PseudoVFCVT_X_F_V_M1_MASK
    7U,	// PseudoVFCVT_X_F_V_M1_TU
    7U,	// PseudoVFCVT_X_F_V_M2
    7U,	// PseudoVFCVT_X_F_V_M2_MASK
    7U,	// PseudoVFCVT_X_F_V_M2_TU
    7U,	// PseudoVFCVT_X_F_V_M4
    7U,	// PseudoVFCVT_X_F_V_M4_MASK
    7U,	// PseudoVFCVT_X_F_V_M4_TU
    7U,	// PseudoVFCVT_X_F_V_M8
    7U,	// PseudoVFCVT_X_F_V_M8_MASK
    7U,	// PseudoVFCVT_X_F_V_M8_TU
    7U,	// PseudoVFCVT_X_F_V_MF2
    7U,	// PseudoVFCVT_X_F_V_MF2_MASK
    7U,	// PseudoVFCVT_X_F_V_MF2_TU
    7U,	// PseudoVFCVT_X_F_V_MF4
    7U,	// PseudoVFCVT_X_F_V_MF4_MASK
    7U,	// PseudoVFCVT_X_F_V_MF4_TU
    7U,	// PseudoVFDIV_VF16_M1
    7U,	// PseudoVFDIV_VF16_M1_MASK
    7U,	// PseudoVFDIV_VF16_M1_TU
    7U,	// PseudoVFDIV_VF16_M2
    7U,	// PseudoVFDIV_VF16_M2_MASK
    7U,	// PseudoVFDIV_VF16_M2_TU
    7U,	// PseudoVFDIV_VF16_M4
    7U,	// PseudoVFDIV_VF16_M4_MASK
    7U,	// PseudoVFDIV_VF16_M4_TU
    7U,	// PseudoVFDIV_VF16_M8
    7U,	// PseudoVFDIV_VF16_M8_MASK
    7U,	// PseudoVFDIV_VF16_M8_TU
    7U,	// PseudoVFDIV_VF16_MF2
    7U,	// PseudoVFDIV_VF16_MF2_MASK
    7U,	// PseudoVFDIV_VF16_MF2_TU
    7U,	// PseudoVFDIV_VF16_MF4
    7U,	// PseudoVFDIV_VF16_MF4_MASK
    7U,	// PseudoVFDIV_VF16_MF4_TU
    7U,	// PseudoVFDIV_VF32_M1
    7U,	// PseudoVFDIV_VF32_M1_MASK
    7U,	// PseudoVFDIV_VF32_M1_TU
    7U,	// PseudoVFDIV_VF32_M2
    7U,	// PseudoVFDIV_VF32_M2_MASK
    7U,	// PseudoVFDIV_VF32_M2_TU
    7U,	// PseudoVFDIV_VF32_M4
    7U,	// PseudoVFDIV_VF32_M4_MASK
    7U,	// PseudoVFDIV_VF32_M4_TU
    7U,	// PseudoVFDIV_VF32_M8
    7U,	// PseudoVFDIV_VF32_M8_MASK
    7U,	// PseudoVFDIV_VF32_M8_TU
    7U,	// PseudoVFDIV_VF32_MF2
    7U,	// PseudoVFDIV_VF32_MF2_MASK
    7U,	// PseudoVFDIV_VF32_MF2_TU
    7U,	// PseudoVFDIV_VF64_M1
    7U,	// PseudoVFDIV_VF64_M1_MASK
    7U,	// PseudoVFDIV_VF64_M1_TU
    7U,	// PseudoVFDIV_VF64_M2
    7U,	// PseudoVFDIV_VF64_M2_MASK
    7U,	// PseudoVFDIV_VF64_M2_TU
    7U,	// PseudoVFDIV_VF64_M4
    7U,	// PseudoVFDIV_VF64_M4_MASK
    7U,	// PseudoVFDIV_VF64_M4_TU
    7U,	// PseudoVFDIV_VF64_M8
    7U,	// PseudoVFDIV_VF64_M8_MASK
    7U,	// PseudoVFDIV_VF64_M8_TU
    7U,	// PseudoVFDIV_VV_M1
    7U,	// PseudoVFDIV_VV_M1_MASK
    7U,	// PseudoVFDIV_VV_M1_TU
    7U,	// PseudoVFDIV_VV_M2
    7U,	// PseudoVFDIV_VV_M2_MASK
    7U,	// PseudoVFDIV_VV_M2_TU
    7U,	// PseudoVFDIV_VV_M4
    7U,	// PseudoVFDIV_VV_M4_MASK
    7U,	// PseudoVFDIV_VV_M4_TU
    7U,	// PseudoVFDIV_VV_M8
    7U,	// PseudoVFDIV_VV_M8_MASK
    7U,	// PseudoVFDIV_VV_M8_TU
    7U,	// PseudoVFDIV_VV_MF2
    7U,	// PseudoVFDIV_VV_MF2_MASK
    7U,	// PseudoVFDIV_VV_MF2_TU
    7U,	// PseudoVFDIV_VV_MF4
    7U,	// PseudoVFDIV_VV_MF4_MASK
    7U,	// PseudoVFDIV_VV_MF4_TU
    7U,	// PseudoVFIRST_M_B1
    7U,	// PseudoVFIRST_M_B16
    7U,	// PseudoVFIRST_M_B16_MASK
    7U,	// PseudoVFIRST_M_B1_MASK
    7U,	// PseudoVFIRST_M_B2
    7U,	// PseudoVFIRST_M_B2_MASK
    7U,	// PseudoVFIRST_M_B32
    7U,	// PseudoVFIRST_M_B32_MASK
    7U,	// PseudoVFIRST_M_B4
    7U,	// PseudoVFIRST_M_B4_MASK
    7U,	// PseudoVFIRST_M_B64
    7U,	// PseudoVFIRST_M_B64_MASK
    7U,	// PseudoVFIRST_M_B8
    7U,	// PseudoVFIRST_M_B8_MASK
    7U,	// PseudoVFMACC_VF16_M1
    7U,	// PseudoVFMACC_VF16_M1_MASK
    7U,	// PseudoVFMACC_VF16_M2
    7U,	// PseudoVFMACC_VF16_M2_MASK
    7U,	// PseudoVFMACC_VF16_M4
    7U,	// PseudoVFMACC_VF16_M4_MASK
    7U,	// PseudoVFMACC_VF16_M8
    7U,	// PseudoVFMACC_VF16_M8_MASK
    7U,	// PseudoVFMACC_VF16_MF2
    7U,	// PseudoVFMACC_VF16_MF2_MASK
    7U,	// PseudoVFMACC_VF16_MF4
    7U,	// PseudoVFMACC_VF16_MF4_MASK
    7U,	// PseudoVFMACC_VF32_M1
    7U,	// PseudoVFMACC_VF32_M1_MASK
    7U,	// PseudoVFMACC_VF32_M2
    7U,	// PseudoVFMACC_VF32_M2_MASK
    7U,	// PseudoVFMACC_VF32_M4
    7U,	// PseudoVFMACC_VF32_M4_MASK
    7U,	// PseudoVFMACC_VF32_M8
    7U,	// PseudoVFMACC_VF32_M8_MASK
    7U,	// PseudoVFMACC_VF32_MF2
    7U,	// PseudoVFMACC_VF32_MF2_MASK
    7U,	// PseudoVFMACC_VF64_M1
    7U,	// PseudoVFMACC_VF64_M1_MASK
    7U,	// PseudoVFMACC_VF64_M2
    7U,	// PseudoVFMACC_VF64_M2_MASK
    7U,	// PseudoVFMACC_VF64_M4
    7U,	// PseudoVFMACC_VF64_M4_MASK
    7U,	// PseudoVFMACC_VF64_M8
    7U,	// PseudoVFMACC_VF64_M8_MASK
    7U,	// PseudoVFMACC_VV_M1
    7U,	// PseudoVFMACC_VV_M1_MASK
    7U,	// PseudoVFMACC_VV_M2
    7U,	// PseudoVFMACC_VV_M2_MASK
    7U,	// PseudoVFMACC_VV_M4
    7U,	// PseudoVFMACC_VV_M4_MASK
    7U,	// PseudoVFMACC_VV_M8
    7U,	// PseudoVFMACC_VV_M8_MASK
    7U,	// PseudoVFMACC_VV_MF2
    7U,	// PseudoVFMACC_VV_MF2_MASK
    7U,	// PseudoVFMACC_VV_MF4
    7U,	// PseudoVFMACC_VV_MF4_MASK
    7U,	// PseudoVFMADD_VF16_M1
    7U,	// PseudoVFMADD_VF16_M1_MASK
    7U,	// PseudoVFMADD_VF16_M2
    7U,	// PseudoVFMADD_VF16_M2_MASK
    7U,	// PseudoVFMADD_VF16_M4
    7U,	// PseudoVFMADD_VF16_M4_MASK
    7U,	// PseudoVFMADD_VF16_M8
    7U,	// PseudoVFMADD_VF16_M8_MASK
    7U,	// PseudoVFMADD_VF16_MF2
    7U,	// PseudoVFMADD_VF16_MF2_MASK
    7U,	// PseudoVFMADD_VF16_MF4
    7U,	// PseudoVFMADD_VF16_MF4_MASK
    7U,	// PseudoVFMADD_VF32_M1
    7U,	// PseudoVFMADD_VF32_M1_MASK
    7U,	// PseudoVFMADD_VF32_M2
    7U,	// PseudoVFMADD_VF32_M2_MASK
    7U,	// PseudoVFMADD_VF32_M4
    7U,	// PseudoVFMADD_VF32_M4_MASK
    7U,	// PseudoVFMADD_VF32_M8
    7U,	// PseudoVFMADD_VF32_M8_MASK
    7U,	// PseudoVFMADD_VF32_MF2
    7U,	// PseudoVFMADD_VF32_MF2_MASK
    7U,	// PseudoVFMADD_VF64_M1
    7U,	// PseudoVFMADD_VF64_M1_MASK
    7U,	// PseudoVFMADD_VF64_M2
    7U,	// PseudoVFMADD_VF64_M2_MASK
    7U,	// PseudoVFMADD_VF64_M4
    7U,	// PseudoVFMADD_VF64_M4_MASK
    7U,	// PseudoVFMADD_VF64_M8
    7U,	// PseudoVFMADD_VF64_M8_MASK
    7U,	// PseudoVFMADD_VV_M1
    7U,	// PseudoVFMADD_VV_M1_MASK
    7U,	// PseudoVFMADD_VV_M2
    7U,	// PseudoVFMADD_VV_M2_MASK
    7U,	// PseudoVFMADD_VV_M4
    7U,	// PseudoVFMADD_VV_M4_MASK
    7U,	// PseudoVFMADD_VV_M8
    7U,	// PseudoVFMADD_VV_M8_MASK
    7U,	// PseudoVFMADD_VV_MF2
    7U,	// PseudoVFMADD_VV_MF2_MASK
    7U,	// PseudoVFMADD_VV_MF4
    7U,	// PseudoVFMADD_VV_MF4_MASK
    7U,	// PseudoVFMAX_VF16_M1
    7U,	// PseudoVFMAX_VF16_M1_MASK
    7U,	// PseudoVFMAX_VF16_M1_TU
    7U,	// PseudoVFMAX_VF16_M2
    7U,	// PseudoVFMAX_VF16_M2_MASK
    7U,	// PseudoVFMAX_VF16_M2_TU
    7U,	// PseudoVFMAX_VF16_M4
    7U,	// PseudoVFMAX_VF16_M4_MASK
    7U,	// PseudoVFMAX_VF16_M4_TU
    7U,	// PseudoVFMAX_VF16_M8
    7U,	// PseudoVFMAX_VF16_M8_MASK
    7U,	// PseudoVFMAX_VF16_M8_TU
    7U,	// PseudoVFMAX_VF16_MF2
    7U,	// PseudoVFMAX_VF16_MF2_MASK
    7U,	// PseudoVFMAX_VF16_MF2_TU
    7U,	// PseudoVFMAX_VF16_MF4
    7U,	// PseudoVFMAX_VF16_MF4_MASK
    7U,	// PseudoVFMAX_VF16_MF4_TU
    7U,	// PseudoVFMAX_VF32_M1
    7U,	// PseudoVFMAX_VF32_M1_MASK
    7U,	// PseudoVFMAX_VF32_M1_TU
    7U,	// PseudoVFMAX_VF32_M2
    7U,	// PseudoVFMAX_VF32_M2_MASK
    7U,	// PseudoVFMAX_VF32_M2_TU
    7U,	// PseudoVFMAX_VF32_M4
    7U,	// PseudoVFMAX_VF32_M4_MASK
    7U,	// PseudoVFMAX_VF32_M4_TU
    7U,	// PseudoVFMAX_VF32_M8
    7U,	// PseudoVFMAX_VF32_M8_MASK
    7U,	// PseudoVFMAX_VF32_M8_TU
    7U,	// PseudoVFMAX_VF32_MF2
    7U,	// PseudoVFMAX_VF32_MF2_MASK
    7U,	// PseudoVFMAX_VF32_MF2_TU
    7U,	// PseudoVFMAX_VF64_M1
    7U,	// PseudoVFMAX_VF64_M1_MASK
    7U,	// PseudoVFMAX_VF64_M1_TU
    7U,	// PseudoVFMAX_VF64_M2
    7U,	// PseudoVFMAX_VF64_M2_MASK
    7U,	// PseudoVFMAX_VF64_M2_TU
    7U,	// PseudoVFMAX_VF64_M4
    7U,	// PseudoVFMAX_VF64_M4_MASK
    7U,	// PseudoVFMAX_VF64_M4_TU
    7U,	// PseudoVFMAX_VF64_M8
    7U,	// PseudoVFMAX_VF64_M8_MASK
    7U,	// PseudoVFMAX_VF64_M8_TU
    7U,	// PseudoVFMAX_VV_M1
    7U,	// PseudoVFMAX_VV_M1_MASK
    7U,	// PseudoVFMAX_VV_M1_TU
    7U,	// PseudoVFMAX_VV_M2
    7U,	// PseudoVFMAX_VV_M2_MASK
    7U,	// PseudoVFMAX_VV_M2_TU
    7U,	// PseudoVFMAX_VV_M4
    7U,	// PseudoVFMAX_VV_M4_MASK
    7U,	// PseudoVFMAX_VV_M4_TU
    7U,	// PseudoVFMAX_VV_M8
    7U,	// PseudoVFMAX_VV_M8_MASK
    7U,	// PseudoVFMAX_VV_M8_TU
    7U,	// PseudoVFMAX_VV_MF2
    7U,	// PseudoVFMAX_VV_MF2_MASK
    7U,	// PseudoVFMAX_VV_MF2_TU
    7U,	// PseudoVFMAX_VV_MF4
    7U,	// PseudoVFMAX_VV_MF4_MASK
    7U,	// PseudoVFMAX_VV_MF4_TU
    7U,	// PseudoVFMERGE_VF16M_M1
    7U,	// PseudoVFMERGE_VF16M_M1_TU
    7U,	// PseudoVFMERGE_VF16M_M2
    7U,	// PseudoVFMERGE_VF16M_M2_TU
    7U,	// PseudoVFMERGE_VF16M_M4
    7U,	// PseudoVFMERGE_VF16M_M4_TU
    7U,	// PseudoVFMERGE_VF16M_M8
    7U,	// PseudoVFMERGE_VF16M_M8_TU
    7U,	// PseudoVFMERGE_VF16M_MF2
    7U,	// PseudoVFMERGE_VF16M_MF2_TU
    7U,	// PseudoVFMERGE_VF16M_MF4
    7U,	// PseudoVFMERGE_VF16M_MF4_TU
    7U,	// PseudoVFMERGE_VF32M_M1
    7U,	// PseudoVFMERGE_VF32M_M1_TU
    7U,	// PseudoVFMERGE_VF32M_M2
    7U,	// PseudoVFMERGE_VF32M_M2_TU
    7U,	// PseudoVFMERGE_VF32M_M4
    7U,	// PseudoVFMERGE_VF32M_M4_TU
    7U,	// PseudoVFMERGE_VF32M_M8
    7U,	// PseudoVFMERGE_VF32M_M8_TU
    7U,	// PseudoVFMERGE_VF32M_MF2
    7U,	// PseudoVFMERGE_VF32M_MF2_TU
    7U,	// PseudoVFMERGE_VF64M_M1
    7U,	// PseudoVFMERGE_VF64M_M1_TU
    7U,	// PseudoVFMERGE_VF64M_M2
    7U,	// PseudoVFMERGE_VF64M_M2_TU
    7U,	// PseudoVFMERGE_VF64M_M4
    7U,	// PseudoVFMERGE_VF64M_M4_TU
    7U,	// PseudoVFMERGE_VF64M_M8
    7U,	// PseudoVFMERGE_VF64M_M8_TU
    7U,	// PseudoVFMIN_VF16_M1
    7U,	// PseudoVFMIN_VF16_M1_MASK
    7U,	// PseudoVFMIN_VF16_M1_TU
    7U,	// PseudoVFMIN_VF16_M2
    7U,	// PseudoVFMIN_VF16_M2_MASK
    7U,	// PseudoVFMIN_VF16_M2_TU
    7U,	// PseudoVFMIN_VF16_M4
    7U,	// PseudoVFMIN_VF16_M4_MASK
    7U,	// PseudoVFMIN_VF16_M4_TU
    7U,	// PseudoVFMIN_VF16_M8
    7U,	// PseudoVFMIN_VF16_M8_MASK
    7U,	// PseudoVFMIN_VF16_M8_TU
    7U,	// PseudoVFMIN_VF16_MF2
    7U,	// PseudoVFMIN_VF16_MF2_MASK
    7U,	// PseudoVFMIN_VF16_MF2_TU
    7U,	// PseudoVFMIN_VF16_MF4
    7U,	// PseudoVFMIN_VF16_MF4_MASK
    7U,	// PseudoVFMIN_VF16_MF4_TU
    7U,	// PseudoVFMIN_VF32_M1
    7U,	// PseudoVFMIN_VF32_M1_MASK
    7U,	// PseudoVFMIN_VF32_M1_TU
    7U,	// PseudoVFMIN_VF32_M2
    7U,	// PseudoVFMIN_VF32_M2_MASK
    7U,	// PseudoVFMIN_VF32_M2_TU
    7U,	// PseudoVFMIN_VF32_M4
    7U,	// PseudoVFMIN_VF32_M4_MASK
    7U,	// PseudoVFMIN_VF32_M4_TU
    7U,	// PseudoVFMIN_VF32_M8
    7U,	// PseudoVFMIN_VF32_M8_MASK
    7U,	// PseudoVFMIN_VF32_M8_TU
    7U,	// PseudoVFMIN_VF32_MF2
    7U,	// PseudoVFMIN_VF32_MF2_MASK
    7U,	// PseudoVFMIN_VF32_MF2_TU
    7U,	// PseudoVFMIN_VF64_M1
    7U,	// PseudoVFMIN_VF64_M1_MASK
    7U,	// PseudoVFMIN_VF64_M1_TU
    7U,	// PseudoVFMIN_VF64_M2
    7U,	// PseudoVFMIN_VF64_M2_MASK
    7U,	// PseudoVFMIN_VF64_M2_TU
    7U,	// PseudoVFMIN_VF64_M4
    7U,	// PseudoVFMIN_VF64_M4_MASK
    7U,	// PseudoVFMIN_VF64_M4_TU
    7U,	// PseudoVFMIN_VF64_M8
    7U,	// PseudoVFMIN_VF64_M8_MASK
    7U,	// PseudoVFMIN_VF64_M8_TU
    7U,	// PseudoVFMIN_VV_M1
    7U,	// PseudoVFMIN_VV_M1_MASK
    7U,	// PseudoVFMIN_VV_M1_TU
    7U,	// PseudoVFMIN_VV_M2
    7U,	// PseudoVFMIN_VV_M2_MASK
    7U,	// PseudoVFMIN_VV_M2_TU
    7U,	// PseudoVFMIN_VV_M4
    7U,	// PseudoVFMIN_VV_M4_MASK
    7U,	// PseudoVFMIN_VV_M4_TU
    7U,	// PseudoVFMIN_VV_M8
    7U,	// PseudoVFMIN_VV_M8_MASK
    7U,	// PseudoVFMIN_VV_M8_TU
    7U,	// PseudoVFMIN_VV_MF2
    7U,	// PseudoVFMIN_VV_MF2_MASK
    7U,	// PseudoVFMIN_VV_MF2_TU
    7U,	// PseudoVFMIN_VV_MF4
    7U,	// PseudoVFMIN_VV_MF4_MASK
    7U,	// PseudoVFMIN_VV_MF4_TU
    7U,	// PseudoVFMSAC_VF16_M1
    7U,	// PseudoVFMSAC_VF16_M1_MASK
    7U,	// PseudoVFMSAC_VF16_M2
    7U,	// PseudoVFMSAC_VF16_M2_MASK
    7U,	// PseudoVFMSAC_VF16_M4
    7U,	// PseudoVFMSAC_VF16_M4_MASK
    7U,	// PseudoVFMSAC_VF16_M8
    7U,	// PseudoVFMSAC_VF16_M8_MASK
    7U,	// PseudoVFMSAC_VF16_MF2
    7U,	// PseudoVFMSAC_VF16_MF2_MASK
    7U,	// PseudoVFMSAC_VF16_MF4
    7U,	// PseudoVFMSAC_VF16_MF4_MASK
    7U,	// PseudoVFMSAC_VF32_M1
    7U,	// PseudoVFMSAC_VF32_M1_MASK
    7U,	// PseudoVFMSAC_VF32_M2
    7U,	// PseudoVFMSAC_VF32_M2_MASK
    7U,	// PseudoVFMSAC_VF32_M4
    7U,	// PseudoVFMSAC_VF32_M4_MASK
    7U,	// PseudoVFMSAC_VF32_M8
    7U,	// PseudoVFMSAC_VF32_M8_MASK
    7U,	// PseudoVFMSAC_VF32_MF2
    7U,	// PseudoVFMSAC_VF32_MF2_MASK
    7U,	// PseudoVFMSAC_VF64_M1
    7U,	// PseudoVFMSAC_VF64_M1_MASK
    7U,	// PseudoVFMSAC_VF64_M2
    7U,	// PseudoVFMSAC_VF64_M2_MASK
    7U,	// PseudoVFMSAC_VF64_M4
    7U,	// PseudoVFMSAC_VF64_M4_MASK
    7U,	// PseudoVFMSAC_VF64_M8
    7U,	// PseudoVFMSAC_VF64_M8_MASK
    7U,	// PseudoVFMSAC_VV_M1
    7U,	// PseudoVFMSAC_VV_M1_MASK
    7U,	// PseudoVFMSAC_VV_M2
    7U,	// PseudoVFMSAC_VV_M2_MASK
    7U,	// PseudoVFMSAC_VV_M4
    7U,	// PseudoVFMSAC_VV_M4_MASK
    7U,	// PseudoVFMSAC_VV_M8
    7U,	// PseudoVFMSAC_VV_M8_MASK
    7U,	// PseudoVFMSAC_VV_MF2
    7U,	// PseudoVFMSAC_VV_MF2_MASK
    7U,	// PseudoVFMSAC_VV_MF4
    7U,	// PseudoVFMSAC_VV_MF4_MASK
    7U,	// PseudoVFMSUB_VF16_M1
    7U,	// PseudoVFMSUB_VF16_M1_MASK
    7U,	// PseudoVFMSUB_VF16_M2
    7U,	// PseudoVFMSUB_VF16_M2_MASK
    7U,	// PseudoVFMSUB_VF16_M4
    7U,	// PseudoVFMSUB_VF16_M4_MASK
    7U,	// PseudoVFMSUB_VF16_M8
    7U,	// PseudoVFMSUB_VF16_M8_MASK
    7U,	// PseudoVFMSUB_VF16_MF2
    7U,	// PseudoVFMSUB_VF16_MF2_MASK
    7U,	// PseudoVFMSUB_VF16_MF4
    7U,	// PseudoVFMSUB_VF16_MF4_MASK
    7U,	// PseudoVFMSUB_VF32_M1
    7U,	// PseudoVFMSUB_VF32_M1_MASK
    7U,	// PseudoVFMSUB_VF32_M2
    7U,	// PseudoVFMSUB_VF32_M2_MASK
    7U,	// PseudoVFMSUB_VF32_M4
    7U,	// PseudoVFMSUB_VF32_M4_MASK
    7U,	// PseudoVFMSUB_VF32_M8
    7U,	// PseudoVFMSUB_VF32_M8_MASK
    7U,	// PseudoVFMSUB_VF32_MF2
    7U,	// PseudoVFMSUB_VF32_MF2_MASK
    7U,	// PseudoVFMSUB_VF64_M1
    7U,	// PseudoVFMSUB_VF64_M1_MASK
    7U,	// PseudoVFMSUB_VF64_M2
    7U,	// PseudoVFMSUB_VF64_M2_MASK
    7U,	// PseudoVFMSUB_VF64_M4
    7U,	// PseudoVFMSUB_VF64_M4_MASK
    7U,	// PseudoVFMSUB_VF64_M8
    7U,	// PseudoVFMSUB_VF64_M8_MASK
    7U,	// PseudoVFMSUB_VV_M1
    7U,	// PseudoVFMSUB_VV_M1_MASK
    7U,	// PseudoVFMSUB_VV_M2
    7U,	// PseudoVFMSUB_VV_M2_MASK
    7U,	// PseudoVFMSUB_VV_M4
    7U,	// PseudoVFMSUB_VV_M4_MASK
    7U,	// PseudoVFMSUB_VV_M8
    7U,	// PseudoVFMSUB_VV_M8_MASK
    7U,	// PseudoVFMSUB_VV_MF2
    7U,	// PseudoVFMSUB_VV_MF2_MASK
    7U,	// PseudoVFMSUB_VV_MF4
    7U,	// PseudoVFMSUB_VV_MF4_MASK
    7U,	// PseudoVFMUL_VF16_M1
    7U,	// PseudoVFMUL_VF16_M1_MASK
    7U,	// PseudoVFMUL_VF16_M1_TU
    7U,	// PseudoVFMUL_VF16_M2
    7U,	// PseudoVFMUL_VF16_M2_MASK
    7U,	// PseudoVFMUL_VF16_M2_TU
    7U,	// PseudoVFMUL_VF16_M4
    7U,	// PseudoVFMUL_VF16_M4_MASK
    7U,	// PseudoVFMUL_VF16_M4_TU
    7U,	// PseudoVFMUL_VF16_M8
    7U,	// PseudoVFMUL_VF16_M8_MASK
    7U,	// PseudoVFMUL_VF16_M8_TU
    7U,	// PseudoVFMUL_VF16_MF2
    7U,	// PseudoVFMUL_VF16_MF2_MASK
    7U,	// PseudoVFMUL_VF16_MF2_TU
    7U,	// PseudoVFMUL_VF16_MF4
    7U,	// PseudoVFMUL_VF16_MF4_MASK
    7U,	// PseudoVFMUL_VF16_MF4_TU
    7U,	// PseudoVFMUL_VF32_M1
    7U,	// PseudoVFMUL_VF32_M1_MASK
    7U,	// PseudoVFMUL_VF32_M1_TU
    7U,	// PseudoVFMUL_VF32_M2
    7U,	// PseudoVFMUL_VF32_M2_MASK
    7U,	// PseudoVFMUL_VF32_M2_TU
    7U,	// PseudoVFMUL_VF32_M4
    7U,	// PseudoVFMUL_VF32_M4_MASK
    7U,	// PseudoVFMUL_VF32_M4_TU
    7U,	// PseudoVFMUL_VF32_M8
    7U,	// PseudoVFMUL_VF32_M8_MASK
    7U,	// PseudoVFMUL_VF32_M8_TU
    7U,	// PseudoVFMUL_VF32_MF2
    7U,	// PseudoVFMUL_VF32_MF2_MASK
    7U,	// PseudoVFMUL_VF32_MF2_TU
    7U,	// PseudoVFMUL_VF64_M1
    7U,	// PseudoVFMUL_VF64_M1_MASK
    7U,	// PseudoVFMUL_VF64_M1_TU
    7U,	// PseudoVFMUL_VF64_M2
    7U,	// PseudoVFMUL_VF64_M2_MASK
    7U,	// PseudoVFMUL_VF64_M2_TU
    7U,	// PseudoVFMUL_VF64_M4
    7U,	// PseudoVFMUL_VF64_M4_MASK
    7U,	// PseudoVFMUL_VF64_M4_TU
    7U,	// PseudoVFMUL_VF64_M8
    7U,	// PseudoVFMUL_VF64_M8_MASK
    7U,	// PseudoVFMUL_VF64_M8_TU
    7U,	// PseudoVFMUL_VV_M1
    7U,	// PseudoVFMUL_VV_M1_MASK
    7U,	// PseudoVFMUL_VV_M1_TU
    7U,	// PseudoVFMUL_VV_M2
    7U,	// PseudoVFMUL_VV_M2_MASK
    7U,	// PseudoVFMUL_VV_M2_TU
    7U,	// PseudoVFMUL_VV_M4
    7U,	// PseudoVFMUL_VV_M4_MASK
    7U,	// PseudoVFMUL_VV_M4_TU
    7U,	// PseudoVFMUL_VV_M8
    7U,	// PseudoVFMUL_VV_M8_MASK
    7U,	// PseudoVFMUL_VV_M8_TU
    7U,	// PseudoVFMUL_VV_MF2
    7U,	// PseudoVFMUL_VV_MF2_MASK
    7U,	// PseudoVFMUL_VV_MF2_TU
    7U,	// PseudoVFMUL_VV_MF4
    7U,	// PseudoVFMUL_VV_MF4_MASK
    7U,	// PseudoVFMUL_VV_MF4_TU
    7U,	// PseudoVFMV_F16_S_M1
    7U,	// PseudoVFMV_F16_S_M2
    7U,	// PseudoVFMV_F16_S_M4
    7U,	// PseudoVFMV_F16_S_M8
    7U,	// PseudoVFMV_F16_S_MF2
    7U,	// PseudoVFMV_F16_S_MF4
    7U,	// PseudoVFMV_F32_S_M1
    7U,	// PseudoVFMV_F32_S_M2
    7U,	// PseudoVFMV_F32_S_M4
    7U,	// PseudoVFMV_F32_S_M8
    7U,	// PseudoVFMV_F32_S_MF2
    7U,	// PseudoVFMV_F64_S_M1
    7U,	// PseudoVFMV_F64_S_M2
    7U,	// PseudoVFMV_F64_S_M4
    7U,	// PseudoVFMV_F64_S_M8
    7U,	// PseudoVFMV_S_F16_M1
    7U,	// PseudoVFMV_S_F16_M2
    7U,	// PseudoVFMV_S_F16_M4
    7U,	// PseudoVFMV_S_F16_M8
    7U,	// PseudoVFMV_S_F16_MF2
    7U,	// PseudoVFMV_S_F16_MF4
    7U,	// PseudoVFMV_S_F32_M1
    7U,	// PseudoVFMV_S_F32_M2
    7U,	// PseudoVFMV_S_F32_M4
    7U,	// PseudoVFMV_S_F32_M8
    7U,	// PseudoVFMV_S_F32_MF2
    7U,	// PseudoVFMV_S_F64_M1
    7U,	// PseudoVFMV_S_F64_M2
    7U,	// PseudoVFMV_S_F64_M4
    7U,	// PseudoVFMV_S_F64_M8
    7U,	// PseudoVFMV_V_F16_M1
    7U,	// PseudoVFMV_V_F16_M1_TU
    7U,	// PseudoVFMV_V_F16_M2
    7U,	// PseudoVFMV_V_F16_M2_TU
    7U,	// PseudoVFMV_V_F16_M4
    7U,	// PseudoVFMV_V_F16_M4_TU
    7U,	// PseudoVFMV_V_F16_M8
    7U,	// PseudoVFMV_V_F16_M8_TU
    7U,	// PseudoVFMV_V_F16_MF2
    7U,	// PseudoVFMV_V_F16_MF2_TU
    7U,	// PseudoVFMV_V_F16_MF4
    7U,	// PseudoVFMV_V_F16_MF4_TU
    7U,	// PseudoVFMV_V_F32_M1
    7U,	// PseudoVFMV_V_F32_M1_TU
    7U,	// PseudoVFMV_V_F32_M2
    7U,	// PseudoVFMV_V_F32_M2_TU
    7U,	// PseudoVFMV_V_F32_M4
    7U,	// PseudoVFMV_V_F32_M4_TU
    7U,	// PseudoVFMV_V_F32_M8
    7U,	// PseudoVFMV_V_F32_M8_TU
    7U,	// PseudoVFMV_V_F32_MF2
    7U,	// PseudoVFMV_V_F32_MF2_TU
    7U,	// PseudoVFMV_V_F64_M1
    7U,	// PseudoVFMV_V_F64_M1_TU
    7U,	// PseudoVFMV_V_F64_M2
    7U,	// PseudoVFMV_V_F64_M2_TU
    7U,	// PseudoVFMV_V_F64_M4
    7U,	// PseudoVFMV_V_F64_M4_TU
    7U,	// PseudoVFMV_V_F64_M8
    7U,	// PseudoVFMV_V_F64_M8_TU
    7U,	// PseudoVFNCVT_F_F_W_M1
    7U,	// PseudoVFNCVT_F_F_W_M1_MASK
    7U,	// PseudoVFNCVT_F_F_W_M1_TU
    7U,	// PseudoVFNCVT_F_F_W_M2
    7U,	// PseudoVFNCVT_F_F_W_M2_MASK
    7U,	// PseudoVFNCVT_F_F_W_M2_TU
    7U,	// PseudoVFNCVT_F_F_W_M4
    7U,	// PseudoVFNCVT_F_F_W_M4_MASK
    7U,	// PseudoVFNCVT_F_F_W_M4_TU
    7U,	// PseudoVFNCVT_F_F_W_MF2
    7U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_F_F_W_MF2_TU
    7U,	// PseudoVFNCVT_F_F_W_MF4
    7U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_F_F_W_MF4_TU
    7U,	// PseudoVFNCVT_F_XU_W_M1
    7U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    7U,	// PseudoVFNCVT_F_XU_W_M1_TU
    7U,	// PseudoVFNCVT_F_XU_W_M2
    7U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    7U,	// PseudoVFNCVT_F_XU_W_M2_TU
    7U,	// PseudoVFNCVT_F_XU_W_M4
    7U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    7U,	// PseudoVFNCVT_F_XU_W_M4_TU
    7U,	// PseudoVFNCVT_F_XU_W_MF2
    7U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    7U,	// PseudoVFNCVT_F_XU_W_MF2_TU
    7U,	// PseudoVFNCVT_F_XU_W_MF4
    7U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    7U,	// PseudoVFNCVT_F_XU_W_MF4_TU
    7U,	// PseudoVFNCVT_F_X_W_M1
    7U,	// PseudoVFNCVT_F_X_W_M1_MASK
    7U,	// PseudoVFNCVT_F_X_W_M1_TU
    7U,	// PseudoVFNCVT_F_X_W_M2
    7U,	// PseudoVFNCVT_F_X_W_M2_MASK
    7U,	// PseudoVFNCVT_F_X_W_M2_TU
    7U,	// PseudoVFNCVT_F_X_W_M4
    7U,	// PseudoVFNCVT_F_X_W_M4_MASK
    7U,	// PseudoVFNCVT_F_X_W_M4_TU
    7U,	// PseudoVFNCVT_F_X_W_MF2
    7U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    7U,	// PseudoVFNCVT_F_X_W_MF2_TU
    7U,	// PseudoVFNCVT_F_X_W_MF4
    7U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    7U,	// PseudoVFNCVT_F_X_W_MF4_TU
    7U,	// PseudoVFNCVT_RM_F_XU_W_M1_MASK
    7U,	// PseudoVFNCVT_RM_F_XU_W_M2_MASK
    7U,	// PseudoVFNCVT_RM_F_XU_W_M4_MASK
    7U,	// PseudoVFNCVT_RM_F_XU_W_MF2_MASK
    7U,	// PseudoVFNCVT_RM_F_XU_W_MF4_MASK
    7U,	// PseudoVFNCVT_RM_F_X_W_M1_MASK
    7U,	// PseudoVFNCVT_RM_F_X_W_M2_MASK
    7U,	// PseudoVFNCVT_RM_F_X_W_M4_MASK
    7U,	// PseudoVFNCVT_RM_F_X_W_MF2_MASK
    7U,	// PseudoVFNCVT_RM_F_X_W_MF4_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_M1_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_M2_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_M4_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_RM_XU_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_M1_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_M2_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_M4_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_RM_X_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_M1
    7U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_M1_TU
    7U,	// PseudoVFNCVT_ROD_F_F_W_M2
    7U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_M2_TU
    7U,	// PseudoVFNCVT_ROD_F_F_W_M4
    7U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_M4_TU
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF2_TU
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_ROD_F_F_W_MF4_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_TU
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M1_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M2_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_M4_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_TU
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_TU
    7U,	// PseudoVFNCVT_XU_F_W_M1
    7U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    7U,	// PseudoVFNCVT_XU_F_W_M1_TU
    7U,	// PseudoVFNCVT_XU_F_W_M2
    7U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    7U,	// PseudoVFNCVT_XU_F_W_M2_TU
    7U,	// PseudoVFNCVT_XU_F_W_M4
    7U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    7U,	// PseudoVFNCVT_XU_F_W_M4_TU
    7U,	// PseudoVFNCVT_XU_F_W_MF2
    7U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_XU_F_W_MF2_TU
    7U,	// PseudoVFNCVT_XU_F_W_MF4
    7U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_XU_F_W_MF4_TU
    7U,	// PseudoVFNCVT_XU_F_W_MF8
    7U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_XU_F_W_MF8_TU
    7U,	// PseudoVFNCVT_X_F_W_M1
    7U,	// PseudoVFNCVT_X_F_W_M1_MASK
    7U,	// PseudoVFNCVT_X_F_W_M1_TU
    7U,	// PseudoVFNCVT_X_F_W_M2
    7U,	// PseudoVFNCVT_X_F_W_M2_MASK
    7U,	// PseudoVFNCVT_X_F_W_M2_TU
    7U,	// PseudoVFNCVT_X_F_W_M4
    7U,	// PseudoVFNCVT_X_F_W_M4_MASK
    7U,	// PseudoVFNCVT_X_F_W_M4_TU
    7U,	// PseudoVFNCVT_X_F_W_MF2
    7U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    7U,	// PseudoVFNCVT_X_F_W_MF2_TU
    7U,	// PseudoVFNCVT_X_F_W_MF4
    7U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    7U,	// PseudoVFNCVT_X_F_W_MF4_TU
    7U,	// PseudoVFNCVT_X_F_W_MF8
    7U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    7U,	// PseudoVFNCVT_X_F_W_MF8_TU
    7U,	// PseudoVFNMACC_VF16_M1
    7U,	// PseudoVFNMACC_VF16_M1_MASK
    7U,	// PseudoVFNMACC_VF16_M2
    7U,	// PseudoVFNMACC_VF16_M2_MASK
    7U,	// PseudoVFNMACC_VF16_M4
    7U,	// PseudoVFNMACC_VF16_M4_MASK
    7U,	// PseudoVFNMACC_VF16_M8
    7U,	// PseudoVFNMACC_VF16_M8_MASK
    7U,	// PseudoVFNMACC_VF16_MF2
    7U,	// PseudoVFNMACC_VF16_MF2_MASK
    7U,	// PseudoVFNMACC_VF16_MF4
    7U,	// PseudoVFNMACC_VF16_MF4_MASK
    7U,	// PseudoVFNMACC_VF32_M1
    7U,	// PseudoVFNMACC_VF32_M1_MASK
    7U,	// PseudoVFNMACC_VF32_M2
    7U,	// PseudoVFNMACC_VF32_M2_MASK
    7U,	// PseudoVFNMACC_VF32_M4
    7U,	// PseudoVFNMACC_VF32_M4_MASK
    7U,	// PseudoVFNMACC_VF32_M8
    7U,	// PseudoVFNMACC_VF32_M8_MASK
    7U,	// PseudoVFNMACC_VF32_MF2
    7U,	// PseudoVFNMACC_VF32_MF2_MASK
    7U,	// PseudoVFNMACC_VF64_M1
    7U,	// PseudoVFNMACC_VF64_M1_MASK
    7U,	// PseudoVFNMACC_VF64_M2
    7U,	// PseudoVFNMACC_VF64_M2_MASK
    7U,	// PseudoVFNMACC_VF64_M4
    7U,	// PseudoVFNMACC_VF64_M4_MASK
    7U,	// PseudoVFNMACC_VF64_M8
    7U,	// PseudoVFNMACC_VF64_M8_MASK
    7U,	// PseudoVFNMACC_VV_M1
    7U,	// PseudoVFNMACC_VV_M1_MASK
    7U,	// PseudoVFNMACC_VV_M2
    7U,	// PseudoVFNMACC_VV_M2_MASK
    7U,	// PseudoVFNMACC_VV_M4
    7U,	// PseudoVFNMACC_VV_M4_MASK
    7U,	// PseudoVFNMACC_VV_M8
    7U,	// PseudoVFNMACC_VV_M8_MASK
    7U,	// PseudoVFNMACC_VV_MF2
    7U,	// PseudoVFNMACC_VV_MF2_MASK
    7U,	// PseudoVFNMACC_VV_MF4
    7U,	// PseudoVFNMACC_VV_MF4_MASK
    7U,	// PseudoVFNMADD_VF16_M1
    7U,	// PseudoVFNMADD_VF16_M1_MASK
    7U,	// PseudoVFNMADD_VF16_M2
    7U,	// PseudoVFNMADD_VF16_M2_MASK
    7U,	// PseudoVFNMADD_VF16_M4
    7U,	// PseudoVFNMADD_VF16_M4_MASK
    7U,	// PseudoVFNMADD_VF16_M8
    7U,	// PseudoVFNMADD_VF16_M8_MASK
    7U,	// PseudoVFNMADD_VF16_MF2
    7U,	// PseudoVFNMADD_VF16_MF2_MASK
    7U,	// PseudoVFNMADD_VF16_MF4
    7U,	// PseudoVFNMADD_VF16_MF4_MASK
    7U,	// PseudoVFNMADD_VF32_M1
    7U,	// PseudoVFNMADD_VF32_M1_MASK
    7U,	// PseudoVFNMADD_VF32_M2
    7U,	// PseudoVFNMADD_VF32_M2_MASK
    7U,	// PseudoVFNMADD_VF32_M4
    7U,	// PseudoVFNMADD_VF32_M4_MASK
    7U,	// PseudoVFNMADD_VF32_M8
    7U,	// PseudoVFNMADD_VF32_M8_MASK
    7U,	// PseudoVFNMADD_VF32_MF2
    7U,	// PseudoVFNMADD_VF32_MF2_MASK
    7U,	// PseudoVFNMADD_VF64_M1
    7U,	// PseudoVFNMADD_VF64_M1_MASK
    7U,	// PseudoVFNMADD_VF64_M2
    7U,	// PseudoVFNMADD_VF64_M2_MASK
    7U,	// PseudoVFNMADD_VF64_M4
    7U,	// PseudoVFNMADD_VF64_M4_MASK
    7U,	// PseudoVFNMADD_VF64_M8
    7U,	// PseudoVFNMADD_VF64_M8_MASK
    7U,	// PseudoVFNMADD_VV_M1
    7U,	// PseudoVFNMADD_VV_M1_MASK
    7U,	// PseudoVFNMADD_VV_M2
    7U,	// PseudoVFNMADD_VV_M2_MASK
    7U,	// PseudoVFNMADD_VV_M4
    7U,	// PseudoVFNMADD_VV_M4_MASK
    7U,	// PseudoVFNMADD_VV_M8
    7U,	// PseudoVFNMADD_VV_M8_MASK
    7U,	// PseudoVFNMADD_VV_MF2
    7U,	// PseudoVFNMADD_VV_MF2_MASK
    7U,	// PseudoVFNMADD_VV_MF4
    7U,	// PseudoVFNMADD_VV_MF4_MASK
    7U,	// PseudoVFNMSAC_VF16_M1
    7U,	// PseudoVFNMSAC_VF16_M1_MASK
    7U,	// PseudoVFNMSAC_VF16_M2
    7U,	// PseudoVFNMSAC_VF16_M2_MASK
    7U,	// PseudoVFNMSAC_VF16_M4
    7U,	// PseudoVFNMSAC_VF16_M4_MASK
    7U,	// PseudoVFNMSAC_VF16_M8
    7U,	// PseudoVFNMSAC_VF16_M8_MASK
    7U,	// PseudoVFNMSAC_VF16_MF2
    7U,	// PseudoVFNMSAC_VF16_MF2_MASK
    7U,	// PseudoVFNMSAC_VF16_MF4
    7U,	// PseudoVFNMSAC_VF16_MF4_MASK
    7U,	// PseudoVFNMSAC_VF32_M1
    7U,	// PseudoVFNMSAC_VF32_M1_MASK
    7U,	// PseudoVFNMSAC_VF32_M2
    7U,	// PseudoVFNMSAC_VF32_M2_MASK
    7U,	// PseudoVFNMSAC_VF32_M4
    7U,	// PseudoVFNMSAC_VF32_M4_MASK
    7U,	// PseudoVFNMSAC_VF32_M8
    7U,	// PseudoVFNMSAC_VF32_M8_MASK
    7U,	// PseudoVFNMSAC_VF32_MF2
    7U,	// PseudoVFNMSAC_VF32_MF2_MASK
    7U,	// PseudoVFNMSAC_VF64_M1
    7U,	// PseudoVFNMSAC_VF64_M1_MASK
    7U,	// PseudoVFNMSAC_VF64_M2
    7U,	// PseudoVFNMSAC_VF64_M2_MASK
    7U,	// PseudoVFNMSAC_VF64_M4
    7U,	// PseudoVFNMSAC_VF64_M4_MASK
    7U,	// PseudoVFNMSAC_VF64_M8
    7U,	// PseudoVFNMSAC_VF64_M8_MASK
    7U,	// PseudoVFNMSAC_VV_M1
    7U,	// PseudoVFNMSAC_VV_M1_MASK
    7U,	// PseudoVFNMSAC_VV_M2
    7U,	// PseudoVFNMSAC_VV_M2_MASK
    7U,	// PseudoVFNMSAC_VV_M4
    7U,	// PseudoVFNMSAC_VV_M4_MASK
    7U,	// PseudoVFNMSAC_VV_M8
    7U,	// PseudoVFNMSAC_VV_M8_MASK
    7U,	// PseudoVFNMSAC_VV_MF2
    7U,	// PseudoVFNMSAC_VV_MF2_MASK
    7U,	// PseudoVFNMSAC_VV_MF4
    7U,	// PseudoVFNMSAC_VV_MF4_MASK
    7U,	// PseudoVFNMSUB_VF16_M1
    7U,	// PseudoVFNMSUB_VF16_M1_MASK
    7U,	// PseudoVFNMSUB_VF16_M2
    7U,	// PseudoVFNMSUB_VF16_M2_MASK
    7U,	// PseudoVFNMSUB_VF16_M4
    7U,	// PseudoVFNMSUB_VF16_M4_MASK
    7U,	// PseudoVFNMSUB_VF16_M8
    7U,	// PseudoVFNMSUB_VF16_M8_MASK
    7U,	// PseudoVFNMSUB_VF16_MF2
    7U,	// PseudoVFNMSUB_VF16_MF2_MASK
    7U,	// PseudoVFNMSUB_VF16_MF4
    7U,	// PseudoVFNMSUB_VF16_MF4_MASK
    7U,	// PseudoVFNMSUB_VF32_M1
    7U,	// PseudoVFNMSUB_VF32_M1_MASK
    7U,	// PseudoVFNMSUB_VF32_M2
    7U,	// PseudoVFNMSUB_VF32_M2_MASK
    7U,	// PseudoVFNMSUB_VF32_M4
    7U,	// PseudoVFNMSUB_VF32_M4_MASK
    7U,	// PseudoVFNMSUB_VF32_M8
    7U,	// PseudoVFNMSUB_VF32_M8_MASK
    7U,	// PseudoVFNMSUB_VF32_MF2
    7U,	// PseudoVFNMSUB_VF32_MF2_MASK
    7U,	// PseudoVFNMSUB_VF64_M1
    7U,	// PseudoVFNMSUB_VF64_M1_MASK
    7U,	// PseudoVFNMSUB_VF64_M2
    7U,	// PseudoVFNMSUB_VF64_M2_MASK
    7U,	// PseudoVFNMSUB_VF64_M4
    7U,	// PseudoVFNMSUB_VF64_M4_MASK
    7U,	// PseudoVFNMSUB_VF64_M8
    7U,	// PseudoVFNMSUB_VF64_M8_MASK
    7U,	// PseudoVFNMSUB_VV_M1
    7U,	// PseudoVFNMSUB_VV_M1_MASK
    7U,	// PseudoVFNMSUB_VV_M2
    7U,	// PseudoVFNMSUB_VV_M2_MASK
    7U,	// PseudoVFNMSUB_VV_M4
    7U,	// PseudoVFNMSUB_VV_M4_MASK
    7U,	// PseudoVFNMSUB_VV_M8
    7U,	// PseudoVFNMSUB_VV_M8_MASK
    7U,	// PseudoVFNMSUB_VV_MF2
    7U,	// PseudoVFNMSUB_VV_MF2_MASK
    7U,	// PseudoVFNMSUB_VV_MF4
    7U,	// PseudoVFNMSUB_VV_MF4_MASK
    7U,	// PseudoVFRDIV_VF16_M1
    7U,	// PseudoVFRDIV_VF16_M1_MASK
    7U,	// PseudoVFRDIV_VF16_M1_TU
    7U,	// PseudoVFRDIV_VF16_M2
    7U,	// PseudoVFRDIV_VF16_M2_MASK
    7U,	// PseudoVFRDIV_VF16_M2_TU
    7U,	// PseudoVFRDIV_VF16_M4
    7U,	// PseudoVFRDIV_VF16_M4_MASK
    7U,	// PseudoVFRDIV_VF16_M4_TU
    7U,	// PseudoVFRDIV_VF16_M8
    7U,	// PseudoVFRDIV_VF16_M8_MASK
    7U,	// PseudoVFRDIV_VF16_M8_TU
    7U,	// PseudoVFRDIV_VF16_MF2
    7U,	// PseudoVFRDIV_VF16_MF2_MASK
    7U,	// PseudoVFRDIV_VF16_MF2_TU
    7U,	// PseudoVFRDIV_VF16_MF4
    7U,	// PseudoVFRDIV_VF16_MF4_MASK
    7U,	// PseudoVFRDIV_VF16_MF4_TU
    7U,	// PseudoVFRDIV_VF32_M1
    7U,	// PseudoVFRDIV_VF32_M1_MASK
    7U,	// PseudoVFRDIV_VF32_M1_TU
    7U,	// PseudoVFRDIV_VF32_M2
    7U,	// PseudoVFRDIV_VF32_M2_MASK
    7U,	// PseudoVFRDIV_VF32_M2_TU
    7U,	// PseudoVFRDIV_VF32_M4
    7U,	// PseudoVFRDIV_VF32_M4_MASK
    7U,	// PseudoVFRDIV_VF32_M4_TU
    7U,	// PseudoVFRDIV_VF32_M8
    7U,	// PseudoVFRDIV_VF32_M8_MASK
    7U,	// PseudoVFRDIV_VF32_M8_TU
    7U,	// PseudoVFRDIV_VF32_MF2
    7U,	// PseudoVFRDIV_VF32_MF2_MASK
    7U,	// PseudoVFRDIV_VF32_MF2_TU
    7U,	// PseudoVFRDIV_VF64_M1
    7U,	// PseudoVFRDIV_VF64_M1_MASK
    7U,	// PseudoVFRDIV_VF64_M1_TU
    7U,	// PseudoVFRDIV_VF64_M2
    7U,	// PseudoVFRDIV_VF64_M2_MASK
    7U,	// PseudoVFRDIV_VF64_M2_TU
    7U,	// PseudoVFRDIV_VF64_M4
    7U,	// PseudoVFRDIV_VF64_M4_MASK
    7U,	// PseudoVFRDIV_VF64_M4_TU
    7U,	// PseudoVFRDIV_VF64_M8
    7U,	// PseudoVFRDIV_VF64_M8_MASK
    7U,	// PseudoVFRDIV_VF64_M8_TU
    7U,	// PseudoVFREC7_V_M1
    7U,	// PseudoVFREC7_V_M1_MASK
    7U,	// PseudoVFREC7_V_M1_TU
    7U,	// PseudoVFREC7_V_M2
    7U,	// PseudoVFREC7_V_M2_MASK
    7U,	// PseudoVFREC7_V_M2_TU
    7U,	// PseudoVFREC7_V_M4
    7U,	// PseudoVFREC7_V_M4_MASK
    7U,	// PseudoVFREC7_V_M4_TU
    7U,	// PseudoVFREC7_V_M8
    7U,	// PseudoVFREC7_V_M8_MASK
    7U,	// PseudoVFREC7_V_M8_TU
    7U,	// PseudoVFREC7_V_MF2
    7U,	// PseudoVFREC7_V_MF2_MASK
    7U,	// PseudoVFREC7_V_MF2_TU
    7U,	// PseudoVFREC7_V_MF4
    7U,	// PseudoVFREC7_V_MF4_MASK
    7U,	// PseudoVFREC7_V_MF4_TU
    7U,	// PseudoVFREDMAX_VS_M1
    7U,	// PseudoVFREDMAX_VS_M1_MASK
    7U,	// PseudoVFREDMAX_VS_M2
    7U,	// PseudoVFREDMAX_VS_M2_MASK
    7U,	// PseudoVFREDMAX_VS_M4
    7U,	// PseudoVFREDMAX_VS_M4_MASK
    7U,	// PseudoVFREDMAX_VS_M8
    7U,	// PseudoVFREDMAX_VS_M8_MASK
    7U,	// PseudoVFREDMAX_VS_MF2
    7U,	// PseudoVFREDMAX_VS_MF2_MASK
    7U,	// PseudoVFREDMAX_VS_MF4
    7U,	// PseudoVFREDMAX_VS_MF4_MASK
    7U,	// PseudoVFREDMIN_VS_M1
    7U,	// PseudoVFREDMIN_VS_M1_MASK
    7U,	// PseudoVFREDMIN_VS_M2
    7U,	// PseudoVFREDMIN_VS_M2_MASK
    7U,	// PseudoVFREDMIN_VS_M4
    7U,	// PseudoVFREDMIN_VS_M4_MASK
    7U,	// PseudoVFREDMIN_VS_M8
    7U,	// PseudoVFREDMIN_VS_M8_MASK
    7U,	// PseudoVFREDMIN_VS_MF2
    7U,	// PseudoVFREDMIN_VS_MF2_MASK
    7U,	// PseudoVFREDMIN_VS_MF4
    7U,	// PseudoVFREDMIN_VS_MF4_MASK
    7U,	// PseudoVFREDOSUM_VS_M1
    7U,	// PseudoVFREDOSUM_VS_M1_MASK
    7U,	// PseudoVFREDOSUM_VS_M2
    7U,	// PseudoVFREDOSUM_VS_M2_MASK
    7U,	// PseudoVFREDOSUM_VS_M4
    7U,	// PseudoVFREDOSUM_VS_M4_MASK
    7U,	// PseudoVFREDOSUM_VS_M8
    7U,	// PseudoVFREDOSUM_VS_M8_MASK
    7U,	// PseudoVFREDOSUM_VS_MF2
    7U,	// PseudoVFREDOSUM_VS_MF2_MASK
    7U,	// PseudoVFREDOSUM_VS_MF4
    7U,	// PseudoVFREDOSUM_VS_MF4_MASK
    7U,	// PseudoVFREDUSUM_VS_M1
    7U,	// PseudoVFREDUSUM_VS_M1_MASK
    7U,	// PseudoVFREDUSUM_VS_M2
    7U,	// PseudoVFREDUSUM_VS_M2_MASK
    7U,	// PseudoVFREDUSUM_VS_M4
    7U,	// PseudoVFREDUSUM_VS_M4_MASK
    7U,	// PseudoVFREDUSUM_VS_M8
    7U,	// PseudoVFREDUSUM_VS_M8_MASK
    7U,	// PseudoVFREDUSUM_VS_MF2
    7U,	// PseudoVFREDUSUM_VS_MF2_MASK
    7U,	// PseudoVFREDUSUM_VS_MF4
    7U,	// PseudoVFREDUSUM_VS_MF4_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    7U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    7U,	// PseudoVFRSQRT7_V_M1
    7U,	// PseudoVFRSQRT7_V_M1_MASK
    7U,	// PseudoVFRSQRT7_V_M1_TU
    7U,	// PseudoVFRSQRT7_V_M2
    7U,	// PseudoVFRSQRT7_V_M2_MASK
    7U,	// PseudoVFRSQRT7_V_M2_TU
    7U,	// PseudoVFRSQRT7_V_M4
    7U,	// PseudoVFRSQRT7_V_M4_MASK
    7U,	// PseudoVFRSQRT7_V_M4_TU
    7U,	// PseudoVFRSQRT7_V_M8
    7U,	// PseudoVFRSQRT7_V_M8_MASK
    7U,	// PseudoVFRSQRT7_V_M8_TU
    7U,	// PseudoVFRSQRT7_V_MF2
    7U,	// PseudoVFRSQRT7_V_MF2_MASK
    7U,	// PseudoVFRSQRT7_V_MF2_TU
    7U,	// PseudoVFRSQRT7_V_MF4
    7U,	// PseudoVFRSQRT7_V_MF4_MASK
    7U,	// PseudoVFRSQRT7_V_MF4_TU
    7U,	// PseudoVFRSUB_VF16_M1
    7U,	// PseudoVFRSUB_VF16_M1_MASK
    7U,	// PseudoVFRSUB_VF16_M1_TU
    7U,	// PseudoVFRSUB_VF16_M2
    7U,	// PseudoVFRSUB_VF16_M2_MASK
    7U,	// PseudoVFRSUB_VF16_M2_TU
    7U,	// PseudoVFRSUB_VF16_M4
    7U,	// PseudoVFRSUB_VF16_M4_MASK
    7U,	// PseudoVFRSUB_VF16_M4_TU
    7U,	// PseudoVFRSUB_VF16_M8
    7U,	// PseudoVFRSUB_VF16_M8_MASK
    7U,	// PseudoVFRSUB_VF16_M8_TU
    7U,	// PseudoVFRSUB_VF16_MF2
    7U,	// PseudoVFRSUB_VF16_MF2_MASK
    7U,	// PseudoVFRSUB_VF16_MF2_TU
    7U,	// PseudoVFRSUB_VF16_MF4
    7U,	// PseudoVFRSUB_VF16_MF4_MASK
    7U,	// PseudoVFRSUB_VF16_MF4_TU
    7U,	// PseudoVFRSUB_VF32_M1
    7U,	// PseudoVFRSUB_VF32_M1_MASK
    7U,	// PseudoVFRSUB_VF32_M1_TU
    7U,	// PseudoVFRSUB_VF32_M2
    7U,	// PseudoVFRSUB_VF32_M2_MASK
    7U,	// PseudoVFRSUB_VF32_M2_TU
    7U,	// PseudoVFRSUB_VF32_M4
    7U,	// PseudoVFRSUB_VF32_M4_MASK
    7U,	// PseudoVFRSUB_VF32_M4_TU
    7U,	// PseudoVFRSUB_VF32_M8
    7U,	// PseudoVFRSUB_VF32_M8_MASK
    7U,	// PseudoVFRSUB_VF32_M8_TU
    7U,	// PseudoVFRSUB_VF32_MF2
    7U,	// PseudoVFRSUB_VF32_MF2_MASK
    7U,	// PseudoVFRSUB_VF32_MF2_TU
    7U,	// PseudoVFRSUB_VF64_M1
    7U,	// PseudoVFRSUB_VF64_M1_MASK
    7U,	// PseudoVFRSUB_VF64_M1_TU
    7U,	// PseudoVFRSUB_VF64_M2
    7U,	// PseudoVFRSUB_VF64_M2_MASK
    7U,	// PseudoVFRSUB_VF64_M2_TU
    7U,	// PseudoVFRSUB_VF64_M4
    7U,	// PseudoVFRSUB_VF64_M4_MASK
    7U,	// PseudoVFRSUB_VF64_M4_TU
    7U,	// PseudoVFRSUB_VF64_M8
    7U,	// PseudoVFRSUB_VF64_M8_MASK
    7U,	// PseudoVFRSUB_VF64_M8_TU
    7U,	// PseudoVFSGNJN_VF16_M1
    7U,	// PseudoVFSGNJN_VF16_M1_MASK
    7U,	// PseudoVFSGNJN_VF16_M1_TU
    7U,	// PseudoVFSGNJN_VF16_M2
    7U,	// PseudoVFSGNJN_VF16_M2_MASK
    7U,	// PseudoVFSGNJN_VF16_M2_TU
    7U,	// PseudoVFSGNJN_VF16_M4
    7U,	// PseudoVFSGNJN_VF16_M4_MASK
    7U,	// PseudoVFSGNJN_VF16_M4_TU
    7U,	// PseudoVFSGNJN_VF16_M8
    7U,	// PseudoVFSGNJN_VF16_M8_MASK
    7U,	// PseudoVFSGNJN_VF16_M8_TU
    7U,	// PseudoVFSGNJN_VF16_MF2
    7U,	// PseudoVFSGNJN_VF16_MF2_MASK
    7U,	// PseudoVFSGNJN_VF16_MF2_TU
    7U,	// PseudoVFSGNJN_VF16_MF4
    7U,	// PseudoVFSGNJN_VF16_MF4_MASK
    7U,	// PseudoVFSGNJN_VF16_MF4_TU
    7U,	// PseudoVFSGNJN_VF32_M1
    7U,	// PseudoVFSGNJN_VF32_M1_MASK
    7U,	// PseudoVFSGNJN_VF32_M1_TU
    7U,	// PseudoVFSGNJN_VF32_M2
    7U,	// PseudoVFSGNJN_VF32_M2_MASK
    7U,	// PseudoVFSGNJN_VF32_M2_TU
    7U,	// PseudoVFSGNJN_VF32_M4
    7U,	// PseudoVFSGNJN_VF32_M4_MASK
    7U,	// PseudoVFSGNJN_VF32_M4_TU
    7U,	// PseudoVFSGNJN_VF32_M8
    7U,	// PseudoVFSGNJN_VF32_M8_MASK
    7U,	// PseudoVFSGNJN_VF32_M8_TU
    7U,	// PseudoVFSGNJN_VF32_MF2
    7U,	// PseudoVFSGNJN_VF32_MF2_MASK
    7U,	// PseudoVFSGNJN_VF32_MF2_TU
    7U,	// PseudoVFSGNJN_VF64_M1
    7U,	// PseudoVFSGNJN_VF64_M1_MASK
    7U,	// PseudoVFSGNJN_VF64_M1_TU
    7U,	// PseudoVFSGNJN_VF64_M2
    7U,	// PseudoVFSGNJN_VF64_M2_MASK
    7U,	// PseudoVFSGNJN_VF64_M2_TU
    7U,	// PseudoVFSGNJN_VF64_M4
    7U,	// PseudoVFSGNJN_VF64_M4_MASK
    7U,	// PseudoVFSGNJN_VF64_M4_TU
    7U,	// PseudoVFSGNJN_VF64_M8
    7U,	// PseudoVFSGNJN_VF64_M8_MASK
    7U,	// PseudoVFSGNJN_VF64_M8_TU
    7U,	// PseudoVFSGNJN_VV_M1
    7U,	// PseudoVFSGNJN_VV_M1_MASK
    7U,	// PseudoVFSGNJN_VV_M1_TU
    7U,	// PseudoVFSGNJN_VV_M2
    7U,	// PseudoVFSGNJN_VV_M2_MASK
    7U,	// PseudoVFSGNJN_VV_M2_TU
    7U,	// PseudoVFSGNJN_VV_M4
    7U,	// PseudoVFSGNJN_VV_M4_MASK
    7U,	// PseudoVFSGNJN_VV_M4_TU
    7U,	// PseudoVFSGNJN_VV_M8
    7U,	// PseudoVFSGNJN_VV_M8_MASK
    7U,	// PseudoVFSGNJN_VV_M8_TU
    7U,	// PseudoVFSGNJN_VV_MF2
    7U,	// PseudoVFSGNJN_VV_MF2_MASK
    7U,	// PseudoVFSGNJN_VV_MF2_TU
    7U,	// PseudoVFSGNJN_VV_MF4
    7U,	// PseudoVFSGNJN_VV_MF4_MASK
    7U,	// PseudoVFSGNJN_VV_MF4_TU
    7U,	// PseudoVFSGNJX_VF16_M1
    7U,	// PseudoVFSGNJX_VF16_M1_MASK
    7U,	// PseudoVFSGNJX_VF16_M1_TU
    7U,	// PseudoVFSGNJX_VF16_M2
    7U,	// PseudoVFSGNJX_VF16_M2_MASK
    7U,	// PseudoVFSGNJX_VF16_M2_TU
    7U,	// PseudoVFSGNJX_VF16_M4
    7U,	// PseudoVFSGNJX_VF16_M4_MASK
    7U,	// PseudoVFSGNJX_VF16_M4_TU
    7U,	// PseudoVFSGNJX_VF16_M8
    7U,	// PseudoVFSGNJX_VF16_M8_MASK
    7U,	// PseudoVFSGNJX_VF16_M8_TU
    7U,	// PseudoVFSGNJX_VF16_MF2
    7U,	// PseudoVFSGNJX_VF16_MF2_MASK
    7U,	// PseudoVFSGNJX_VF16_MF2_TU
    7U,	// PseudoVFSGNJX_VF16_MF4
    7U,	// PseudoVFSGNJX_VF16_MF4_MASK
    7U,	// PseudoVFSGNJX_VF16_MF4_TU
    7U,	// PseudoVFSGNJX_VF32_M1
    7U,	// PseudoVFSGNJX_VF32_M1_MASK
    7U,	// PseudoVFSGNJX_VF32_M1_TU
    7U,	// PseudoVFSGNJX_VF32_M2
    7U,	// PseudoVFSGNJX_VF32_M2_MASK
    7U,	// PseudoVFSGNJX_VF32_M2_TU
    7U,	// PseudoVFSGNJX_VF32_M4
    7U,	// PseudoVFSGNJX_VF32_M4_MASK
    7U,	// PseudoVFSGNJX_VF32_M4_TU
    7U,	// PseudoVFSGNJX_VF32_M8
    7U,	// PseudoVFSGNJX_VF32_M8_MASK
    7U,	// PseudoVFSGNJX_VF32_M8_TU
    7U,	// PseudoVFSGNJX_VF32_MF2
    7U,	// PseudoVFSGNJX_VF32_MF2_MASK
    7U,	// PseudoVFSGNJX_VF32_MF2_TU
    7U,	// PseudoVFSGNJX_VF64_M1
    7U,	// PseudoVFSGNJX_VF64_M1_MASK
    7U,	// PseudoVFSGNJX_VF64_M1_TU
    7U,	// PseudoVFSGNJX_VF64_M2
    7U,	// PseudoVFSGNJX_VF64_M2_MASK
    7U,	// PseudoVFSGNJX_VF64_M2_TU
    7U,	// PseudoVFSGNJX_VF64_M4
    7U,	// PseudoVFSGNJX_VF64_M4_MASK
    7U,	// PseudoVFSGNJX_VF64_M4_TU
    7U,	// PseudoVFSGNJX_VF64_M8
    7U,	// PseudoVFSGNJX_VF64_M8_MASK
    7U,	// PseudoVFSGNJX_VF64_M8_TU
    7U,	// PseudoVFSGNJX_VV_M1
    7U,	// PseudoVFSGNJX_VV_M1_MASK
    7U,	// PseudoVFSGNJX_VV_M1_TU
    7U,	// PseudoVFSGNJX_VV_M2
    7U,	// PseudoVFSGNJX_VV_M2_MASK
    7U,	// PseudoVFSGNJX_VV_M2_TU
    7U,	// PseudoVFSGNJX_VV_M4
    7U,	// PseudoVFSGNJX_VV_M4_MASK
    7U,	// PseudoVFSGNJX_VV_M4_TU
    7U,	// PseudoVFSGNJX_VV_M8
    7U,	// PseudoVFSGNJX_VV_M8_MASK
    7U,	// PseudoVFSGNJX_VV_M8_TU
    7U,	// PseudoVFSGNJX_VV_MF2
    7U,	// PseudoVFSGNJX_VV_MF2_MASK
    7U,	// PseudoVFSGNJX_VV_MF2_TU
    7U,	// PseudoVFSGNJX_VV_MF4
    7U,	// PseudoVFSGNJX_VV_MF4_MASK
    7U,	// PseudoVFSGNJX_VV_MF4_TU
    7U,	// PseudoVFSGNJ_VF16_M1
    7U,	// PseudoVFSGNJ_VF16_M1_MASK
    7U,	// PseudoVFSGNJ_VF16_M1_TU
    7U,	// PseudoVFSGNJ_VF16_M2
    7U,	// PseudoVFSGNJ_VF16_M2_MASK
    7U,	// PseudoVFSGNJ_VF16_M2_TU
    7U,	// PseudoVFSGNJ_VF16_M4
    7U,	// PseudoVFSGNJ_VF16_M4_MASK
    7U,	// PseudoVFSGNJ_VF16_M4_TU
    7U,	// PseudoVFSGNJ_VF16_M8
    7U,	// PseudoVFSGNJ_VF16_M8_MASK
    7U,	// PseudoVFSGNJ_VF16_M8_TU
    7U,	// PseudoVFSGNJ_VF16_MF2
    7U,	// PseudoVFSGNJ_VF16_MF2_MASK
    7U,	// PseudoVFSGNJ_VF16_MF2_TU
    7U,	// PseudoVFSGNJ_VF16_MF4
    7U,	// PseudoVFSGNJ_VF16_MF4_MASK
    7U,	// PseudoVFSGNJ_VF16_MF4_TU
    7U,	// PseudoVFSGNJ_VF32_M1
    7U,	// PseudoVFSGNJ_VF32_M1_MASK
    7U,	// PseudoVFSGNJ_VF32_M1_TU
    7U,	// PseudoVFSGNJ_VF32_M2
    7U,	// PseudoVFSGNJ_VF32_M2_MASK
    7U,	// PseudoVFSGNJ_VF32_M2_TU
    7U,	// PseudoVFSGNJ_VF32_M4
    7U,	// PseudoVFSGNJ_VF32_M4_MASK
    7U,	// PseudoVFSGNJ_VF32_M4_TU
    7U,	// PseudoVFSGNJ_VF32_M8
    7U,	// PseudoVFSGNJ_VF32_M8_MASK
    7U,	// PseudoVFSGNJ_VF32_M8_TU
    7U,	// PseudoVFSGNJ_VF32_MF2
    7U,	// PseudoVFSGNJ_VF32_MF2_MASK
    7U,	// PseudoVFSGNJ_VF32_MF2_TU
    7U,	// PseudoVFSGNJ_VF64_M1
    7U,	// PseudoVFSGNJ_VF64_M1_MASK
    7U,	// PseudoVFSGNJ_VF64_M1_TU
    7U,	// PseudoVFSGNJ_VF64_M2
    7U,	// PseudoVFSGNJ_VF64_M2_MASK
    7U,	// PseudoVFSGNJ_VF64_M2_TU
    7U,	// PseudoVFSGNJ_VF64_M4
    7U,	// PseudoVFSGNJ_VF64_M4_MASK
    7U,	// PseudoVFSGNJ_VF64_M4_TU
    7U,	// PseudoVFSGNJ_VF64_M8
    7U,	// PseudoVFSGNJ_VF64_M8_MASK
    7U,	// PseudoVFSGNJ_VF64_M8_TU
    7U,	// PseudoVFSGNJ_VV_M1
    7U,	// PseudoVFSGNJ_VV_M1_MASK
    7U,	// PseudoVFSGNJ_VV_M1_TU
    7U,	// PseudoVFSGNJ_VV_M2
    7U,	// PseudoVFSGNJ_VV_M2_MASK
    7U,	// PseudoVFSGNJ_VV_M2_TU
    7U,	// PseudoVFSGNJ_VV_M4
    7U,	// PseudoVFSGNJ_VV_M4_MASK
    7U,	// PseudoVFSGNJ_VV_M4_TU
    7U,	// PseudoVFSGNJ_VV_M8
    7U,	// PseudoVFSGNJ_VV_M8_MASK
    7U,	// PseudoVFSGNJ_VV_M8_TU
    7U,	// PseudoVFSGNJ_VV_MF2
    7U,	// PseudoVFSGNJ_VV_MF2_MASK
    7U,	// PseudoVFSGNJ_VV_MF2_TU
    7U,	// PseudoVFSGNJ_VV_MF4
    7U,	// PseudoVFSGNJ_VV_MF4_MASK
    7U,	// PseudoVFSGNJ_VV_MF4_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_M1
    7U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_M1_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_M2
    7U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_M2_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_M4
    7U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_M4_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_M8
    7U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_M8_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF2_TU
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF16_MF4_TU
    7U,	// PseudoVFSLIDE1DOWN_VF32_M1
    7U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF32_M1_TU
    7U,	// PseudoVFSLIDE1DOWN_VF32_M2
    7U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF32_M2_TU
    7U,	// PseudoVFSLIDE1DOWN_VF32_M4
    7U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF32_M4_TU
    7U,	// PseudoVFSLIDE1DOWN_VF32_M8
    7U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF32_M8_TU
    7U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    7U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF32_MF2_TU
    7U,	// PseudoVFSLIDE1DOWN_VF64_M1
    7U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF64_M1_TU
    7U,	// PseudoVFSLIDE1DOWN_VF64_M2
    7U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF64_M2_TU
    7U,	// PseudoVFSLIDE1DOWN_VF64_M4
    7U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF64_M4_TU
    7U,	// PseudoVFSLIDE1DOWN_VF64_M8
    7U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    7U,	// PseudoVFSLIDE1DOWN_VF64_M8_TU
    7U,	// PseudoVFSLIDE1UP_VF16_M1
    7U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_M1_TU
    7U,	// PseudoVFSLIDE1UP_VF16_M2
    7U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_M2_TU
    7U,	// PseudoVFSLIDE1UP_VF16_M4
    7U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_M4_TU
    7U,	// PseudoVFSLIDE1UP_VF16_M8
    7U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_M8_TU
    7U,	// PseudoVFSLIDE1UP_VF16_MF2
    7U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_MF2_TU
    7U,	// PseudoVFSLIDE1UP_VF16_MF4
    7U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    7U,	// PseudoVFSLIDE1UP_VF16_MF4_TU
    7U,	// PseudoVFSLIDE1UP_VF32_M1
    7U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    7U,	// PseudoVFSLIDE1UP_VF32_M1_TU
    7U,	// PseudoVFSLIDE1UP_VF32_M2
    7U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    7U,	// PseudoVFSLIDE1UP_VF32_M2_TU
    7U,	// PseudoVFSLIDE1UP_VF32_M4
    7U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    7U,	// PseudoVFSLIDE1UP_VF32_M4_TU
    7U,	// PseudoVFSLIDE1UP_VF32_M8
    7U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    7U,	// PseudoVFSLIDE1UP_VF32_M8_TU
    7U,	// PseudoVFSLIDE1UP_VF32_MF2
    7U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    7U,	// PseudoVFSLIDE1UP_VF32_MF2_TU
    7U,	// PseudoVFSLIDE1UP_VF64_M1
    7U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    7U,	// PseudoVFSLIDE1UP_VF64_M1_TU
    7U,	// PseudoVFSLIDE1UP_VF64_M2
    7U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    7U,	// PseudoVFSLIDE1UP_VF64_M2_TU
    7U,	// PseudoVFSLIDE1UP_VF64_M4
    7U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    7U,	// PseudoVFSLIDE1UP_VF64_M4_TU
    7U,	// PseudoVFSLIDE1UP_VF64_M8
    7U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    7U,	// PseudoVFSLIDE1UP_VF64_M8_TU
    7U,	// PseudoVFSQRT_V_M1
    7U,	// PseudoVFSQRT_V_M1_MASK
    7U,	// PseudoVFSQRT_V_M1_TU
    7U,	// PseudoVFSQRT_V_M2
    7U,	// PseudoVFSQRT_V_M2_MASK
    7U,	// PseudoVFSQRT_V_M2_TU
    7U,	// PseudoVFSQRT_V_M4
    7U,	// PseudoVFSQRT_V_M4_MASK
    7U,	// PseudoVFSQRT_V_M4_TU
    7U,	// PseudoVFSQRT_V_M8
    7U,	// PseudoVFSQRT_V_M8_MASK
    7U,	// PseudoVFSQRT_V_M8_TU
    7U,	// PseudoVFSQRT_V_MF2
    7U,	// PseudoVFSQRT_V_MF2_MASK
    7U,	// PseudoVFSQRT_V_MF2_TU
    7U,	// PseudoVFSQRT_V_MF4
    7U,	// PseudoVFSQRT_V_MF4_MASK
    7U,	// PseudoVFSQRT_V_MF4_TU
    7U,	// PseudoVFSUB_VF16_M1
    7U,	// PseudoVFSUB_VF16_M1_MASK
    7U,	// PseudoVFSUB_VF16_M1_TU
    7U,	// PseudoVFSUB_VF16_M2
    7U,	// PseudoVFSUB_VF16_M2_MASK
    7U,	// PseudoVFSUB_VF16_M2_TU
    7U,	// PseudoVFSUB_VF16_M4
    7U,	// PseudoVFSUB_VF16_M4_MASK
    7U,	// PseudoVFSUB_VF16_M4_TU
    7U,	// PseudoVFSUB_VF16_M8
    7U,	// PseudoVFSUB_VF16_M8_MASK
    7U,	// PseudoVFSUB_VF16_M8_TU
    7U,	// PseudoVFSUB_VF16_MF2
    7U,	// PseudoVFSUB_VF16_MF2_MASK
    7U,	// PseudoVFSUB_VF16_MF2_TU
    7U,	// PseudoVFSUB_VF16_MF4
    7U,	// PseudoVFSUB_VF16_MF4_MASK
    7U,	// PseudoVFSUB_VF16_MF4_TU
    7U,	// PseudoVFSUB_VF32_M1
    7U,	// PseudoVFSUB_VF32_M1_MASK
    7U,	// PseudoVFSUB_VF32_M1_TU
    7U,	// PseudoVFSUB_VF32_M2
    7U,	// PseudoVFSUB_VF32_M2_MASK
    7U,	// PseudoVFSUB_VF32_M2_TU
    7U,	// PseudoVFSUB_VF32_M4
    7U,	// PseudoVFSUB_VF32_M4_MASK
    7U,	// PseudoVFSUB_VF32_M4_TU
    7U,	// PseudoVFSUB_VF32_M8
    7U,	// PseudoVFSUB_VF32_M8_MASK
    7U,	// PseudoVFSUB_VF32_M8_TU
    7U,	// PseudoVFSUB_VF32_MF2
    7U,	// PseudoVFSUB_VF32_MF2_MASK
    7U,	// PseudoVFSUB_VF32_MF2_TU
    7U,	// PseudoVFSUB_VF64_M1
    7U,	// PseudoVFSUB_VF64_M1_MASK
    7U,	// PseudoVFSUB_VF64_M1_TU
    7U,	// PseudoVFSUB_VF64_M2
    7U,	// PseudoVFSUB_VF64_M2_MASK
    7U,	// PseudoVFSUB_VF64_M2_TU
    7U,	// PseudoVFSUB_VF64_M4
    7U,	// PseudoVFSUB_VF64_M4_MASK
    7U,	// PseudoVFSUB_VF64_M4_TU
    7U,	// PseudoVFSUB_VF64_M8
    7U,	// PseudoVFSUB_VF64_M8_MASK
    7U,	// PseudoVFSUB_VF64_M8_TU
    7U,	// PseudoVFSUB_VV_M1
    7U,	// PseudoVFSUB_VV_M1_MASK
    7U,	// PseudoVFSUB_VV_M1_TU
    7U,	// PseudoVFSUB_VV_M2
    7U,	// PseudoVFSUB_VV_M2_MASK
    7U,	// PseudoVFSUB_VV_M2_TU
    7U,	// PseudoVFSUB_VV_M4
    7U,	// PseudoVFSUB_VV_M4_MASK
    7U,	// PseudoVFSUB_VV_M4_TU
    7U,	// PseudoVFSUB_VV_M8
    7U,	// PseudoVFSUB_VV_M8_MASK
    7U,	// PseudoVFSUB_VV_M8_TU
    7U,	// PseudoVFSUB_VV_MF2
    7U,	// PseudoVFSUB_VV_MF2_MASK
    7U,	// PseudoVFSUB_VV_MF2_TU
    7U,	// PseudoVFSUB_VV_MF4
    7U,	// PseudoVFSUB_VV_MF4_MASK
    7U,	// PseudoVFSUB_VV_MF4_TU
    7U,	// PseudoVFWADD_VF16_M1
    7U,	// PseudoVFWADD_VF16_M1_MASK
    7U,	// PseudoVFWADD_VF16_M1_TU
    7U,	// PseudoVFWADD_VF16_M2
    7U,	// PseudoVFWADD_VF16_M2_MASK
    7U,	// PseudoVFWADD_VF16_M2_TU
    7U,	// PseudoVFWADD_VF16_M4
    7U,	// PseudoVFWADD_VF16_M4_MASK
    7U,	// PseudoVFWADD_VF16_M4_TU
    7U,	// PseudoVFWADD_VF16_MF2
    7U,	// PseudoVFWADD_VF16_MF2_MASK
    7U,	// PseudoVFWADD_VF16_MF2_TU
    7U,	// PseudoVFWADD_VF16_MF4
    7U,	// PseudoVFWADD_VF16_MF4_MASK
    7U,	// PseudoVFWADD_VF16_MF4_TU
    7U,	// PseudoVFWADD_VF32_M1
    7U,	// PseudoVFWADD_VF32_M1_MASK
    7U,	// PseudoVFWADD_VF32_M1_TU
    7U,	// PseudoVFWADD_VF32_M2
    7U,	// PseudoVFWADD_VF32_M2_MASK
    7U,	// PseudoVFWADD_VF32_M2_TU
    7U,	// PseudoVFWADD_VF32_M4
    7U,	// PseudoVFWADD_VF32_M4_MASK
    7U,	// PseudoVFWADD_VF32_M4_TU
    7U,	// PseudoVFWADD_VF32_MF2
    7U,	// PseudoVFWADD_VF32_MF2_MASK
    7U,	// PseudoVFWADD_VF32_MF2_TU
    7U,	// PseudoVFWADD_VV_M1
    7U,	// PseudoVFWADD_VV_M1_MASK
    7U,	// PseudoVFWADD_VV_M1_TU
    7U,	// PseudoVFWADD_VV_M2
    7U,	// PseudoVFWADD_VV_M2_MASK
    7U,	// PseudoVFWADD_VV_M2_TU
    7U,	// PseudoVFWADD_VV_M4
    7U,	// PseudoVFWADD_VV_M4_MASK
    7U,	// PseudoVFWADD_VV_M4_TU
    7U,	// PseudoVFWADD_VV_MF2
    7U,	// PseudoVFWADD_VV_MF2_MASK
    7U,	// PseudoVFWADD_VV_MF2_TU
    7U,	// PseudoVFWADD_VV_MF4
    7U,	// PseudoVFWADD_VV_MF4_MASK
    7U,	// PseudoVFWADD_VV_MF4_TU
    7U,	// PseudoVFWADD_WF16_M1
    7U,	// PseudoVFWADD_WF16_M1_MASK
    7U,	// PseudoVFWADD_WF16_M1_TU
    7U,	// PseudoVFWADD_WF16_M2
    7U,	// PseudoVFWADD_WF16_M2_MASK
    7U,	// PseudoVFWADD_WF16_M2_TU
    7U,	// PseudoVFWADD_WF16_M4
    7U,	// PseudoVFWADD_WF16_M4_MASK
    7U,	// PseudoVFWADD_WF16_M4_TU
    7U,	// PseudoVFWADD_WF16_MF2
    7U,	// PseudoVFWADD_WF16_MF2_MASK
    7U,	// PseudoVFWADD_WF16_MF2_TU
    7U,	// PseudoVFWADD_WF16_MF4
    7U,	// PseudoVFWADD_WF16_MF4_MASK
    7U,	// PseudoVFWADD_WF16_MF4_TU
    7U,	// PseudoVFWADD_WF32_M1
    7U,	// PseudoVFWADD_WF32_M1_MASK
    7U,	// PseudoVFWADD_WF32_M1_TU
    7U,	// PseudoVFWADD_WF32_M2
    7U,	// PseudoVFWADD_WF32_M2_MASK
    7U,	// PseudoVFWADD_WF32_M2_TU
    7U,	// PseudoVFWADD_WF32_M4
    7U,	// PseudoVFWADD_WF32_M4_MASK
    7U,	// PseudoVFWADD_WF32_M4_TU
    7U,	// PseudoVFWADD_WF32_MF2
    7U,	// PseudoVFWADD_WF32_MF2_MASK
    7U,	// PseudoVFWADD_WF32_MF2_TU
    7U,	// PseudoVFWADD_WV_M1
    7U,	// PseudoVFWADD_WV_M1_MASK
    7U,	// PseudoVFWADD_WV_M1_MASK_TIED
    7U,	// PseudoVFWADD_WV_M1_TIED
    7U,	// PseudoVFWADD_WV_M1_TU
    7U,	// PseudoVFWADD_WV_M2
    7U,	// PseudoVFWADD_WV_M2_MASK
    7U,	// PseudoVFWADD_WV_M2_MASK_TIED
    7U,	// PseudoVFWADD_WV_M2_TIED
    7U,	// PseudoVFWADD_WV_M2_TU
    7U,	// PseudoVFWADD_WV_M4
    7U,	// PseudoVFWADD_WV_M4_MASK
    7U,	// PseudoVFWADD_WV_M4_MASK_TIED
    7U,	// PseudoVFWADD_WV_M4_TIED
    7U,	// PseudoVFWADD_WV_M4_TU
    7U,	// PseudoVFWADD_WV_MF2
    7U,	// PseudoVFWADD_WV_MF2_MASK
    7U,	// PseudoVFWADD_WV_MF2_MASK_TIED
    7U,	// PseudoVFWADD_WV_MF2_TIED
    7U,	// PseudoVFWADD_WV_MF2_TU
    7U,	// PseudoVFWADD_WV_MF4
    7U,	// PseudoVFWADD_WV_MF4_MASK
    7U,	// PseudoVFWADD_WV_MF4_MASK_TIED
    7U,	// PseudoVFWADD_WV_MF4_TIED
    7U,	// PseudoVFWADD_WV_MF4_TU
    7U,	// PseudoVFWCVT_F_F_V_M1
    7U,	// PseudoVFWCVT_F_F_V_M1_MASK
    7U,	// PseudoVFWCVT_F_F_V_M1_TU
    7U,	// PseudoVFWCVT_F_F_V_M2
    7U,	// PseudoVFWCVT_F_F_V_M2_MASK
    7U,	// PseudoVFWCVT_F_F_V_M2_TU
    7U,	// PseudoVFWCVT_F_F_V_M4
    7U,	// PseudoVFWCVT_F_F_V_M4_MASK
    7U,	// PseudoVFWCVT_F_F_V_M4_TU
    7U,	// PseudoVFWCVT_F_F_V_MF2
    7U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_F_F_V_MF2_TU
    7U,	// PseudoVFWCVT_F_F_V_MF4
    7U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_F_F_V_MF4_TU
    7U,	// PseudoVFWCVT_F_XU_V_M1
    7U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    7U,	// PseudoVFWCVT_F_XU_V_M1_TU
    7U,	// PseudoVFWCVT_F_XU_V_M2
    7U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    7U,	// PseudoVFWCVT_F_XU_V_M2_TU
    7U,	// PseudoVFWCVT_F_XU_V_M4
    7U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    7U,	// PseudoVFWCVT_F_XU_V_M4_TU
    7U,	// PseudoVFWCVT_F_XU_V_MF2
    7U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    7U,	// PseudoVFWCVT_F_XU_V_MF2_TU
    7U,	// PseudoVFWCVT_F_XU_V_MF4
    7U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    7U,	// PseudoVFWCVT_F_XU_V_MF4_TU
    7U,	// PseudoVFWCVT_F_XU_V_MF8
    7U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    7U,	// PseudoVFWCVT_F_XU_V_MF8_TU
    7U,	// PseudoVFWCVT_F_X_V_M1
    7U,	// PseudoVFWCVT_F_X_V_M1_MASK
    7U,	// PseudoVFWCVT_F_X_V_M1_TU
    7U,	// PseudoVFWCVT_F_X_V_M2
    7U,	// PseudoVFWCVT_F_X_V_M2_MASK
    7U,	// PseudoVFWCVT_F_X_V_M2_TU
    7U,	// PseudoVFWCVT_F_X_V_M4
    7U,	// PseudoVFWCVT_F_X_V_M4_MASK
    7U,	// PseudoVFWCVT_F_X_V_M4_TU
    7U,	// PseudoVFWCVT_F_X_V_MF2
    7U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    7U,	// PseudoVFWCVT_F_X_V_MF2_TU
    7U,	// PseudoVFWCVT_F_X_V_MF4
    7U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    7U,	// PseudoVFWCVT_F_X_V_MF4_TU
    7U,	// PseudoVFWCVT_F_X_V_MF8
    7U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    7U,	// PseudoVFWCVT_F_X_V_MF8_TU
    7U,	// PseudoVFWCVT_RM_F_XU_V_M1_MASK
    7U,	// PseudoVFWCVT_RM_F_XU_V_M2_MASK
    7U,	// PseudoVFWCVT_RM_F_XU_V_M4_MASK
    7U,	// PseudoVFWCVT_RM_F_XU_V_MF2_MASK
    7U,	// PseudoVFWCVT_RM_F_XU_V_MF4_MASK
    7U,	// PseudoVFWCVT_RM_F_XU_V_MF8_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_M1_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_M2_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_M4_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_MF2_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_MF4_MASK
    7U,	// PseudoVFWCVT_RM_F_X_V_MF8_MASK
    7U,	// PseudoVFWCVT_RM_XU_F_V_M1_MASK
    7U,	// PseudoVFWCVT_RM_XU_F_V_M2_MASK
    7U,	// PseudoVFWCVT_RM_XU_F_V_M4_MASK
    7U,	// PseudoVFWCVT_RM_XU_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_RM_XU_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_RM_X_F_V_M1_MASK
    7U,	// PseudoVFWCVT_RM_X_F_V_M2_MASK
    7U,	// PseudoVFWCVT_RM_X_F_V_M4_MASK
    7U,	// PseudoVFWCVT_RM_X_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_RM_X_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_TU
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_TU
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_TU
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_TU
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_TU
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M1_TU
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M2_TU
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    7U,	// PseudoVFWCVT_RTZ_X_F_V_M4_TU
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_TU
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_TU
    7U,	// PseudoVFWCVT_XU_F_V_M1
    7U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    7U,	// PseudoVFWCVT_XU_F_V_M1_TU
    7U,	// PseudoVFWCVT_XU_F_V_M2
    7U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    7U,	// PseudoVFWCVT_XU_F_V_M2_TU
    7U,	// PseudoVFWCVT_XU_F_V_M4
    7U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    7U,	// PseudoVFWCVT_XU_F_V_M4_TU
    7U,	// PseudoVFWCVT_XU_F_V_MF2
    7U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_XU_F_V_MF2_TU
    7U,	// PseudoVFWCVT_XU_F_V_MF4
    7U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_XU_F_V_MF4_TU
    7U,	// PseudoVFWCVT_X_F_V_M1
    7U,	// PseudoVFWCVT_X_F_V_M1_MASK
    7U,	// PseudoVFWCVT_X_F_V_M1_TU
    7U,	// PseudoVFWCVT_X_F_V_M2
    7U,	// PseudoVFWCVT_X_F_V_M2_MASK
    7U,	// PseudoVFWCVT_X_F_V_M2_TU
    7U,	// PseudoVFWCVT_X_F_V_M4
    7U,	// PseudoVFWCVT_X_F_V_M4_MASK
    7U,	// PseudoVFWCVT_X_F_V_M4_TU
    7U,	// PseudoVFWCVT_X_F_V_MF2
    7U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    7U,	// PseudoVFWCVT_X_F_V_MF2_TU
    7U,	// PseudoVFWCVT_X_F_V_MF4
    7U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    7U,	// PseudoVFWCVT_X_F_V_MF4_TU
    7U,	// PseudoVFWMACC_VF16_M1
    7U,	// PseudoVFWMACC_VF16_M1_MASK
    7U,	// PseudoVFWMACC_VF16_M2
    7U,	// PseudoVFWMACC_VF16_M2_MASK
    7U,	// PseudoVFWMACC_VF16_M4
    7U,	// PseudoVFWMACC_VF16_M4_MASK
    7U,	// PseudoVFWMACC_VF16_MF2
    7U,	// PseudoVFWMACC_VF16_MF2_MASK
    7U,	// PseudoVFWMACC_VF16_MF4
    7U,	// PseudoVFWMACC_VF16_MF4_MASK
    7U,	// PseudoVFWMACC_VF32_M1
    7U,	// PseudoVFWMACC_VF32_M1_MASK
    7U,	// PseudoVFWMACC_VF32_M2
    7U,	// PseudoVFWMACC_VF32_M2_MASK
    7U,	// PseudoVFWMACC_VF32_M4
    7U,	// PseudoVFWMACC_VF32_M4_MASK
    7U,	// PseudoVFWMACC_VF32_MF2
    7U,	// PseudoVFWMACC_VF32_MF2_MASK
    7U,	// PseudoVFWMACC_VV_M1
    7U,	// PseudoVFWMACC_VV_M1_MASK
    7U,	// PseudoVFWMACC_VV_M2
    7U,	// PseudoVFWMACC_VV_M2_MASK
    7U,	// PseudoVFWMACC_VV_M4
    7U,	// PseudoVFWMACC_VV_M4_MASK
    7U,	// PseudoVFWMACC_VV_MF2
    7U,	// PseudoVFWMACC_VV_MF2_MASK
    7U,	// PseudoVFWMACC_VV_MF4
    7U,	// PseudoVFWMACC_VV_MF4_MASK
    7U,	// PseudoVFWMSAC_VF16_M1
    7U,	// PseudoVFWMSAC_VF16_M1_MASK
    7U,	// PseudoVFWMSAC_VF16_M2
    7U,	// PseudoVFWMSAC_VF16_M2_MASK
    7U,	// PseudoVFWMSAC_VF16_M4
    7U,	// PseudoVFWMSAC_VF16_M4_MASK
    7U,	// PseudoVFWMSAC_VF16_MF2
    7U,	// PseudoVFWMSAC_VF16_MF2_MASK
    7U,	// PseudoVFWMSAC_VF16_MF4
    7U,	// PseudoVFWMSAC_VF16_MF4_MASK
    7U,	// PseudoVFWMSAC_VF32_M1
    7U,	// PseudoVFWMSAC_VF32_M1_MASK
    7U,	// PseudoVFWMSAC_VF32_M2
    7U,	// PseudoVFWMSAC_VF32_M2_MASK
    7U,	// PseudoVFWMSAC_VF32_M4
    7U,	// PseudoVFWMSAC_VF32_M4_MASK
    7U,	// PseudoVFWMSAC_VF32_MF2
    7U,	// PseudoVFWMSAC_VF32_MF2_MASK
    7U,	// PseudoVFWMSAC_VV_M1
    7U,	// PseudoVFWMSAC_VV_M1_MASK
    7U,	// PseudoVFWMSAC_VV_M2
    7U,	// PseudoVFWMSAC_VV_M2_MASK
    7U,	// PseudoVFWMSAC_VV_M4
    7U,	// PseudoVFWMSAC_VV_M4_MASK
    7U,	// PseudoVFWMSAC_VV_MF2
    7U,	// PseudoVFWMSAC_VV_MF2_MASK
    7U,	// PseudoVFWMSAC_VV_MF4
    7U,	// PseudoVFWMSAC_VV_MF4_MASK
    7U,	// PseudoVFWMUL_VF16_M1
    7U,	// PseudoVFWMUL_VF16_M1_MASK
    7U,	// PseudoVFWMUL_VF16_M1_TU
    7U,	// PseudoVFWMUL_VF16_M2
    7U,	// PseudoVFWMUL_VF16_M2_MASK
    7U,	// PseudoVFWMUL_VF16_M2_TU
    7U,	// PseudoVFWMUL_VF16_M4
    7U,	// PseudoVFWMUL_VF16_M4_MASK
    7U,	// PseudoVFWMUL_VF16_M4_TU
    7U,	// PseudoVFWMUL_VF16_MF2
    7U,	// PseudoVFWMUL_VF16_MF2_MASK
    7U,	// PseudoVFWMUL_VF16_MF2_TU
    7U,	// PseudoVFWMUL_VF16_MF4
    7U,	// PseudoVFWMUL_VF16_MF4_MASK
    7U,	// PseudoVFWMUL_VF16_MF4_TU
    7U,	// PseudoVFWMUL_VF32_M1
    7U,	// PseudoVFWMUL_VF32_M1_MASK
    7U,	// PseudoVFWMUL_VF32_M1_TU
    7U,	// PseudoVFWMUL_VF32_M2
    7U,	// PseudoVFWMUL_VF32_M2_MASK
    7U,	// PseudoVFWMUL_VF32_M2_TU
    7U,	// PseudoVFWMUL_VF32_M4
    7U,	// PseudoVFWMUL_VF32_M4_MASK
    7U,	// PseudoVFWMUL_VF32_M4_TU
    7U,	// PseudoVFWMUL_VF32_MF2
    7U,	// PseudoVFWMUL_VF32_MF2_MASK
    7U,	// PseudoVFWMUL_VF32_MF2_TU
    7U,	// PseudoVFWMUL_VV_M1
    7U,	// PseudoVFWMUL_VV_M1_MASK
    7U,	// PseudoVFWMUL_VV_M1_TU
    7U,	// PseudoVFWMUL_VV_M2
    7U,	// PseudoVFWMUL_VV_M2_MASK
    7U,	// PseudoVFWMUL_VV_M2_TU
    7U,	// PseudoVFWMUL_VV_M4
    7U,	// PseudoVFWMUL_VV_M4_MASK
    7U,	// PseudoVFWMUL_VV_M4_TU
    7U,	// PseudoVFWMUL_VV_MF2
    7U,	// PseudoVFWMUL_VV_MF2_MASK
    7U,	// PseudoVFWMUL_VV_MF2_TU
    7U,	// PseudoVFWMUL_VV_MF4
    7U,	// PseudoVFWMUL_VV_MF4_MASK
    7U,	// PseudoVFWMUL_VV_MF4_TU
    7U,	// PseudoVFWNMACC_VF16_M1
    7U,	// PseudoVFWNMACC_VF16_M1_MASK
    7U,	// PseudoVFWNMACC_VF16_M2
    7U,	// PseudoVFWNMACC_VF16_M2_MASK
    7U,	// PseudoVFWNMACC_VF16_M4
    7U,	// PseudoVFWNMACC_VF16_M4_MASK
    7U,	// PseudoVFWNMACC_VF16_MF2
    7U,	// PseudoVFWNMACC_VF16_MF2_MASK
    7U,	// PseudoVFWNMACC_VF16_MF4
    7U,	// PseudoVFWNMACC_VF16_MF4_MASK
    7U,	// PseudoVFWNMACC_VF32_M1
    7U,	// PseudoVFWNMACC_VF32_M1_MASK
    7U,	// PseudoVFWNMACC_VF32_M2
    7U,	// PseudoVFWNMACC_VF32_M2_MASK
    7U,	// PseudoVFWNMACC_VF32_M4
    7U,	// PseudoVFWNMACC_VF32_M4_MASK
    7U,	// PseudoVFWNMACC_VF32_MF2
    7U,	// PseudoVFWNMACC_VF32_MF2_MASK
    7U,	// PseudoVFWNMACC_VV_M1
    7U,	// PseudoVFWNMACC_VV_M1_MASK
    7U,	// PseudoVFWNMACC_VV_M2
    7U,	// PseudoVFWNMACC_VV_M2_MASK
    7U,	// PseudoVFWNMACC_VV_M4
    7U,	// PseudoVFWNMACC_VV_M4_MASK
    7U,	// PseudoVFWNMACC_VV_MF2
    7U,	// PseudoVFWNMACC_VV_MF2_MASK
    7U,	// PseudoVFWNMACC_VV_MF4
    7U,	// PseudoVFWNMACC_VV_MF4_MASK
    7U,	// PseudoVFWNMSAC_VF16_M1
    7U,	// PseudoVFWNMSAC_VF16_M1_MASK
    7U,	// PseudoVFWNMSAC_VF16_M2
    7U,	// PseudoVFWNMSAC_VF16_M2_MASK
    7U,	// PseudoVFWNMSAC_VF16_M4
    7U,	// PseudoVFWNMSAC_VF16_M4_MASK
    7U,	// PseudoVFWNMSAC_VF16_MF2
    7U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    7U,	// PseudoVFWNMSAC_VF16_MF4
    7U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    7U,	// PseudoVFWNMSAC_VF32_M1
    7U,	// PseudoVFWNMSAC_VF32_M1_MASK
    7U,	// PseudoVFWNMSAC_VF32_M2
    7U,	// PseudoVFWNMSAC_VF32_M2_MASK
    7U,	// PseudoVFWNMSAC_VF32_M4
    7U,	// PseudoVFWNMSAC_VF32_M4_MASK
    7U,	// PseudoVFWNMSAC_VF32_MF2
    7U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    7U,	// PseudoVFWNMSAC_VV_M1
    7U,	// PseudoVFWNMSAC_VV_M1_MASK
    7U,	// PseudoVFWNMSAC_VV_M2
    7U,	// PseudoVFWNMSAC_VV_M2_MASK
    7U,	// PseudoVFWNMSAC_VV_M4
    7U,	// PseudoVFWNMSAC_VV_M4_MASK
    7U,	// PseudoVFWNMSAC_VV_MF2
    7U,	// PseudoVFWNMSAC_VV_MF2_MASK
    7U,	// PseudoVFWNMSAC_VV_MF4
    7U,	// PseudoVFWNMSAC_VV_MF4_MASK
    7U,	// PseudoVFWREDOSUM_VS_M1
    7U,	// PseudoVFWREDOSUM_VS_M1_MASK
    7U,	// PseudoVFWREDOSUM_VS_M2
    7U,	// PseudoVFWREDOSUM_VS_M2_MASK
    7U,	// PseudoVFWREDOSUM_VS_M4
    7U,	// PseudoVFWREDOSUM_VS_M4_MASK
    7U,	// PseudoVFWREDOSUM_VS_M8
    7U,	// PseudoVFWREDOSUM_VS_M8_MASK
    7U,	// PseudoVFWREDOSUM_VS_MF2
    7U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    7U,	// PseudoVFWREDOSUM_VS_MF4
    7U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    7U,	// PseudoVFWREDUSUM_VS_M1
    7U,	// PseudoVFWREDUSUM_VS_M1_MASK
    7U,	// PseudoVFWREDUSUM_VS_M2
    7U,	// PseudoVFWREDUSUM_VS_M2_MASK
    7U,	// PseudoVFWREDUSUM_VS_M4
    7U,	// PseudoVFWREDUSUM_VS_M4_MASK
    7U,	// PseudoVFWREDUSUM_VS_M8
    7U,	// PseudoVFWREDUSUM_VS_M8_MASK
    7U,	// PseudoVFWREDUSUM_VS_MF2
    7U,	// PseudoVFWREDUSUM_VS_MF2_MASK
    7U,	// PseudoVFWREDUSUM_VS_MF4
    7U,	// PseudoVFWREDUSUM_VS_MF4_MASK
    7U,	// PseudoVFWSUB_VF16_M1
    7U,	// PseudoVFWSUB_VF16_M1_MASK
    7U,	// PseudoVFWSUB_VF16_M1_TU
    7U,	// PseudoVFWSUB_VF16_M2
    7U,	// PseudoVFWSUB_VF16_M2_MASK
    7U,	// PseudoVFWSUB_VF16_M2_TU
    7U,	// PseudoVFWSUB_VF16_M4
    7U,	// PseudoVFWSUB_VF16_M4_MASK
    7U,	// PseudoVFWSUB_VF16_M4_TU
    7U,	// PseudoVFWSUB_VF16_MF2
    7U,	// PseudoVFWSUB_VF16_MF2_MASK
    7U,	// PseudoVFWSUB_VF16_MF2_TU
    7U,	// PseudoVFWSUB_VF16_MF4
    7U,	// PseudoVFWSUB_VF16_MF4_MASK
    7U,	// PseudoVFWSUB_VF16_MF4_TU
    7U,	// PseudoVFWSUB_VF32_M1
    7U,	// PseudoVFWSUB_VF32_M1_MASK
    7U,	// PseudoVFWSUB_VF32_M1_TU
    7U,	// PseudoVFWSUB_VF32_M2
    7U,	// PseudoVFWSUB_VF32_M2_MASK
    7U,	// PseudoVFWSUB_VF32_M2_TU
    7U,	// PseudoVFWSUB_VF32_M4
    7U,	// PseudoVFWSUB_VF32_M4_MASK
    7U,	// PseudoVFWSUB_VF32_M4_TU
    7U,	// PseudoVFWSUB_VF32_MF2
    7U,	// PseudoVFWSUB_VF32_MF2_MASK
    7U,	// PseudoVFWSUB_VF32_MF2_TU
    7U,	// PseudoVFWSUB_VV_M1
    7U,	// PseudoVFWSUB_VV_M1_MASK
    7U,	// PseudoVFWSUB_VV_M1_TU
    7U,	// PseudoVFWSUB_VV_M2
    7U,	// PseudoVFWSUB_VV_M2_MASK
    7U,	// PseudoVFWSUB_VV_M2_TU
    7U,	// PseudoVFWSUB_VV_M4
    7U,	// PseudoVFWSUB_VV_M4_MASK
    7U,	// PseudoVFWSUB_VV_M4_TU
    7U,	// PseudoVFWSUB_VV_MF2
    7U,	// PseudoVFWSUB_VV_MF2_MASK
    7U,	// PseudoVFWSUB_VV_MF2_TU
    7U,	// PseudoVFWSUB_VV_MF4
    7U,	// PseudoVFWSUB_VV_MF4_MASK
    7U,	// PseudoVFWSUB_VV_MF4_TU
    7U,	// PseudoVFWSUB_WF16_M1
    7U,	// PseudoVFWSUB_WF16_M1_MASK
    7U,	// PseudoVFWSUB_WF16_M1_TU
    7U,	// PseudoVFWSUB_WF16_M2
    7U,	// PseudoVFWSUB_WF16_M2_MASK
    7U,	// PseudoVFWSUB_WF16_M2_TU
    7U,	// PseudoVFWSUB_WF16_M4
    7U,	// PseudoVFWSUB_WF16_M4_MASK
    7U,	// PseudoVFWSUB_WF16_M4_TU
    7U,	// PseudoVFWSUB_WF16_MF2
    7U,	// PseudoVFWSUB_WF16_MF2_MASK
    7U,	// PseudoVFWSUB_WF16_MF2_TU
    7U,	// PseudoVFWSUB_WF16_MF4
    7U,	// PseudoVFWSUB_WF16_MF4_MASK
    7U,	// PseudoVFWSUB_WF16_MF4_TU
    7U,	// PseudoVFWSUB_WF32_M1
    7U,	// PseudoVFWSUB_WF32_M1_MASK
    7U,	// PseudoVFWSUB_WF32_M1_TU
    7U,	// PseudoVFWSUB_WF32_M2
    7U,	// PseudoVFWSUB_WF32_M2_MASK
    7U,	// PseudoVFWSUB_WF32_M2_TU
    7U,	// PseudoVFWSUB_WF32_M4
    7U,	// PseudoVFWSUB_WF32_M4_MASK
    7U,	// PseudoVFWSUB_WF32_M4_TU
    7U,	// PseudoVFWSUB_WF32_MF2
    7U,	// PseudoVFWSUB_WF32_MF2_MASK
    7U,	// PseudoVFWSUB_WF32_MF2_TU
    7U,	// PseudoVFWSUB_WV_M1
    7U,	// PseudoVFWSUB_WV_M1_MASK
    7U,	// PseudoVFWSUB_WV_M1_MASK_TIED
    7U,	// PseudoVFWSUB_WV_M1_TIED
    7U,	// PseudoVFWSUB_WV_M1_TU
    7U,	// PseudoVFWSUB_WV_M2
    7U,	// PseudoVFWSUB_WV_M2_MASK
    7U,	// PseudoVFWSUB_WV_M2_MASK_TIED
    7U,	// PseudoVFWSUB_WV_M2_TIED
    7U,	// PseudoVFWSUB_WV_M2_TU
    7U,	// PseudoVFWSUB_WV_M4
    7U,	// PseudoVFWSUB_WV_M4_MASK
    7U,	// PseudoVFWSUB_WV_M4_MASK_TIED
    7U,	// PseudoVFWSUB_WV_M4_TIED
    7U,	// PseudoVFWSUB_WV_M4_TU
    7U,	// PseudoVFWSUB_WV_MF2
    7U,	// PseudoVFWSUB_WV_MF2_MASK
    7U,	// PseudoVFWSUB_WV_MF2_MASK_TIED
    7U,	// PseudoVFWSUB_WV_MF2_TIED
    7U,	// PseudoVFWSUB_WV_MF2_TU
    7U,	// PseudoVFWSUB_WV_MF4
    7U,	// PseudoVFWSUB_WV_MF4_MASK
    7U,	// PseudoVFWSUB_WV_MF4_MASK_TIED
    7U,	// PseudoVFWSUB_WV_MF4_TIED
    7U,	// PseudoVFWSUB_WV_MF4_TU
    7U,	// PseudoVID_V_M1
    7U,	// PseudoVID_V_M1_MASK
    7U,	// PseudoVID_V_M1_TU
    7U,	// PseudoVID_V_M2
    7U,	// PseudoVID_V_M2_MASK
    7U,	// PseudoVID_V_M2_TU
    7U,	// PseudoVID_V_M4
    7U,	// PseudoVID_V_M4_MASK
    7U,	// PseudoVID_V_M4_TU
    7U,	// PseudoVID_V_M8
    7U,	// PseudoVID_V_M8_MASK
    7U,	// PseudoVID_V_M8_TU
    7U,	// PseudoVID_V_MF2
    7U,	// PseudoVID_V_MF2_MASK
    7U,	// PseudoVID_V_MF2_TU
    7U,	// PseudoVID_V_MF4
    7U,	// PseudoVID_V_MF4_MASK
    7U,	// PseudoVID_V_MF4_TU
    7U,	// PseudoVID_V_MF8
    7U,	// PseudoVID_V_MF8_MASK
    7U,	// PseudoVID_V_MF8_TU
    7U,	// PseudoVIOTA_M_M1
    7U,	// PseudoVIOTA_M_M1_MASK
    7U,	// PseudoVIOTA_M_M1_TU
    7U,	// PseudoVIOTA_M_M2
    7U,	// PseudoVIOTA_M_M2_MASK
    7U,	// PseudoVIOTA_M_M2_TU
    7U,	// PseudoVIOTA_M_M4
    7U,	// PseudoVIOTA_M_M4_MASK
    7U,	// PseudoVIOTA_M_M4_TU
    7U,	// PseudoVIOTA_M_M8
    7U,	// PseudoVIOTA_M_M8_MASK
    7U,	// PseudoVIOTA_M_M8_TU
    7U,	// PseudoVIOTA_M_MF2
    7U,	// PseudoVIOTA_M_MF2_MASK
    7U,	// PseudoVIOTA_M_MF2_TU
    7U,	// PseudoVIOTA_M_MF4
    7U,	// PseudoVIOTA_M_MF4_MASK
    7U,	// PseudoVIOTA_M_MF4_TU
    7U,	// PseudoVIOTA_M_MF8
    7U,	// PseudoVIOTA_M_MF8_MASK
    7U,	// PseudoVIOTA_M_MF8_TU
    7U,	// PseudoVLE16FF_V_M1
    7U,	// PseudoVLE16FF_V_M1_MASK
    7U,	// PseudoVLE16FF_V_M1_TU
    7U,	// PseudoVLE16FF_V_M2
    7U,	// PseudoVLE16FF_V_M2_MASK
    7U,	// PseudoVLE16FF_V_M2_TU
    7U,	// PseudoVLE16FF_V_M4
    7U,	// PseudoVLE16FF_V_M4_MASK
    7U,	// PseudoVLE16FF_V_M4_TU
    7U,	// PseudoVLE16FF_V_M8
    7U,	// PseudoVLE16FF_V_M8_MASK
    7U,	// PseudoVLE16FF_V_M8_TU
    7U,	// PseudoVLE16FF_V_MF2
    7U,	// PseudoVLE16FF_V_MF2_MASK
    7U,	// PseudoVLE16FF_V_MF2_TU
    7U,	// PseudoVLE16FF_V_MF4
    7U,	// PseudoVLE16FF_V_MF4_MASK
    7U,	// PseudoVLE16FF_V_MF4_TU
    7U,	// PseudoVLE16_V_M1
    7U,	// PseudoVLE16_V_M1_MASK
    7U,	// PseudoVLE16_V_M1_TU
    7U,	// PseudoVLE16_V_M2
    7U,	// PseudoVLE16_V_M2_MASK
    7U,	// PseudoVLE16_V_M2_TU
    7U,	// PseudoVLE16_V_M4
    7U,	// PseudoVLE16_V_M4_MASK
    7U,	// PseudoVLE16_V_M4_TU
    7U,	// PseudoVLE16_V_M8
    7U,	// PseudoVLE16_V_M8_MASK
    7U,	// PseudoVLE16_V_M8_TU
    7U,	// PseudoVLE16_V_MF2
    7U,	// PseudoVLE16_V_MF2_MASK
    7U,	// PseudoVLE16_V_MF2_TU
    7U,	// PseudoVLE16_V_MF4
    7U,	// PseudoVLE16_V_MF4_MASK
    7U,	// PseudoVLE16_V_MF4_TU
    7U,	// PseudoVLE32FF_V_M1
    7U,	// PseudoVLE32FF_V_M1_MASK
    7U,	// PseudoVLE32FF_V_M1_TU
    7U,	// PseudoVLE32FF_V_M2
    7U,	// PseudoVLE32FF_V_M2_MASK
    7U,	// PseudoVLE32FF_V_M2_TU
    7U,	// PseudoVLE32FF_V_M4
    7U,	// PseudoVLE32FF_V_M4_MASK
    7U,	// PseudoVLE32FF_V_M4_TU
    7U,	// PseudoVLE32FF_V_M8
    7U,	// PseudoVLE32FF_V_M8_MASK
    7U,	// PseudoVLE32FF_V_M8_TU
    7U,	// PseudoVLE32FF_V_MF2
    7U,	// PseudoVLE32FF_V_MF2_MASK
    7U,	// PseudoVLE32FF_V_MF2_TU
    7U,	// PseudoVLE32_V_M1
    7U,	// PseudoVLE32_V_M1_MASK
    7U,	// PseudoVLE32_V_M1_TU
    7U,	// PseudoVLE32_V_M2
    7U,	// PseudoVLE32_V_M2_MASK
    7U,	// PseudoVLE32_V_M2_TU
    7U,	// PseudoVLE32_V_M4
    7U,	// PseudoVLE32_V_M4_MASK
    7U,	// PseudoVLE32_V_M4_TU
    7U,	// PseudoVLE32_V_M8
    7U,	// PseudoVLE32_V_M8_MASK
    7U,	// PseudoVLE32_V_M8_TU
    7U,	// PseudoVLE32_V_MF2
    7U,	// PseudoVLE32_V_MF2_MASK
    7U,	// PseudoVLE32_V_MF2_TU
    7U,	// PseudoVLE64FF_V_M1
    7U,	// PseudoVLE64FF_V_M1_MASK
    7U,	// PseudoVLE64FF_V_M1_TU
    7U,	// PseudoVLE64FF_V_M2
    7U,	// PseudoVLE64FF_V_M2_MASK
    7U,	// PseudoVLE64FF_V_M2_TU
    7U,	// PseudoVLE64FF_V_M4
    7U,	// PseudoVLE64FF_V_M4_MASK
    7U,	// PseudoVLE64FF_V_M4_TU
    7U,	// PseudoVLE64FF_V_M8
    7U,	// PseudoVLE64FF_V_M8_MASK
    7U,	// PseudoVLE64FF_V_M8_TU
    7U,	// PseudoVLE64_V_M1
    7U,	// PseudoVLE64_V_M1_MASK
    7U,	// PseudoVLE64_V_M1_TU
    7U,	// PseudoVLE64_V_M2
    7U,	// PseudoVLE64_V_M2_MASK
    7U,	// PseudoVLE64_V_M2_TU
    7U,	// PseudoVLE64_V_M4
    7U,	// PseudoVLE64_V_M4_MASK
    7U,	// PseudoVLE64_V_M4_TU
    7U,	// PseudoVLE64_V_M8
    7U,	// PseudoVLE64_V_M8_MASK
    7U,	// PseudoVLE64_V_M8_TU
    7U,	// PseudoVLE8FF_V_M1
    7U,	// PseudoVLE8FF_V_M1_MASK
    7U,	// PseudoVLE8FF_V_M1_TU
    7U,	// PseudoVLE8FF_V_M2
    7U,	// PseudoVLE8FF_V_M2_MASK
    7U,	// PseudoVLE8FF_V_M2_TU
    7U,	// PseudoVLE8FF_V_M4
    7U,	// PseudoVLE8FF_V_M4_MASK
    7U,	// PseudoVLE8FF_V_M4_TU
    7U,	// PseudoVLE8FF_V_M8
    7U,	// PseudoVLE8FF_V_M8_MASK
    7U,	// PseudoVLE8FF_V_M8_TU
    7U,	// PseudoVLE8FF_V_MF2
    7U,	// PseudoVLE8FF_V_MF2_MASK
    7U,	// PseudoVLE8FF_V_MF2_TU
    7U,	// PseudoVLE8FF_V_MF4
    7U,	// PseudoVLE8FF_V_MF4_MASK
    7U,	// PseudoVLE8FF_V_MF4_TU
    7U,	// PseudoVLE8FF_V_MF8
    7U,	// PseudoVLE8FF_V_MF8_MASK
    7U,	// PseudoVLE8FF_V_MF8_TU
    7U,	// PseudoVLE8_V_M1
    7U,	// PseudoVLE8_V_M1_MASK
    7U,	// PseudoVLE8_V_M1_TU
    7U,	// PseudoVLE8_V_M2
    7U,	// PseudoVLE8_V_M2_MASK
    7U,	// PseudoVLE8_V_M2_TU
    7U,	// PseudoVLE8_V_M4
    7U,	// PseudoVLE8_V_M4_MASK
    7U,	// PseudoVLE8_V_M4_TU
    7U,	// PseudoVLE8_V_M8
    7U,	// PseudoVLE8_V_M8_MASK
    7U,	// PseudoVLE8_V_M8_TU
    7U,	// PseudoVLE8_V_MF2
    7U,	// PseudoVLE8_V_MF2_MASK
    7U,	// PseudoVLE8_V_MF2_TU
    7U,	// PseudoVLE8_V_MF4
    7U,	// PseudoVLE8_V_MF4_MASK
    7U,	// PseudoVLE8_V_MF4_TU
    7U,	// PseudoVLE8_V_MF8
    7U,	// PseudoVLE8_V_MF8_MASK
    7U,	// PseudoVLE8_V_MF8_TU
    7U,	// PseudoVLM_V_B1
    7U,	// PseudoVLM_V_B16
    7U,	// PseudoVLM_V_B2
    7U,	// PseudoVLM_V_B32
    7U,	// PseudoVLM_V_B4
    7U,	// PseudoVLM_V_B64
    7U,	// PseudoVLM_V_B8
    7U,	// PseudoVLOXEI16_V_M1_M1
    7U,	// PseudoVLOXEI16_V_M1_M1_MASK
    7U,	// PseudoVLOXEI16_V_M1_M1_TU
    7U,	// PseudoVLOXEI16_V_M1_M2
    7U,	// PseudoVLOXEI16_V_M1_M2_MASK
    7U,	// PseudoVLOXEI16_V_M1_M2_TU
    7U,	// PseudoVLOXEI16_V_M1_M4
    7U,	// PseudoVLOXEI16_V_M1_M4_MASK
    7U,	// PseudoVLOXEI16_V_M1_M4_TU
    7U,	// PseudoVLOXEI16_V_M1_MF2
    7U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXEI16_V_M1_MF2_TU
    7U,	// PseudoVLOXEI16_V_M2_M1
    7U,	// PseudoVLOXEI16_V_M2_M1_MASK
    7U,	// PseudoVLOXEI16_V_M2_M1_TU
    7U,	// PseudoVLOXEI16_V_M2_M2
    7U,	// PseudoVLOXEI16_V_M2_M2_MASK
    7U,	// PseudoVLOXEI16_V_M2_M2_TU
    7U,	// PseudoVLOXEI16_V_M2_M4
    7U,	// PseudoVLOXEI16_V_M2_M4_MASK
    7U,	// PseudoVLOXEI16_V_M2_M4_TU
    7U,	// PseudoVLOXEI16_V_M2_M8
    7U,	// PseudoVLOXEI16_V_M2_M8_MASK
    7U,	// PseudoVLOXEI16_V_M2_M8_TU
    7U,	// PseudoVLOXEI16_V_M4_M2
    7U,	// PseudoVLOXEI16_V_M4_M2_MASK
    7U,	// PseudoVLOXEI16_V_M4_M2_TU
    7U,	// PseudoVLOXEI16_V_M4_M4
    7U,	// PseudoVLOXEI16_V_M4_M4_MASK
    7U,	// PseudoVLOXEI16_V_M4_M4_TU
    7U,	// PseudoVLOXEI16_V_M4_M8
    7U,	// PseudoVLOXEI16_V_M4_M8_MASK
    7U,	// PseudoVLOXEI16_V_M4_M8_TU
    7U,	// PseudoVLOXEI16_V_M8_M4
    7U,	// PseudoVLOXEI16_V_M8_M4_MASK
    7U,	// PseudoVLOXEI16_V_M8_M4_TU
    7U,	// PseudoVLOXEI16_V_M8_M8
    7U,	// PseudoVLOXEI16_V_M8_M8_MASK
    7U,	// PseudoVLOXEI16_V_M8_M8_TU
    7U,	// PseudoVLOXEI16_V_MF2_M1
    7U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXEI16_V_MF2_M1_TU
    7U,	// PseudoVLOXEI16_V_MF2_M2
    7U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    7U,	// PseudoVLOXEI16_V_MF2_M2_TU
    7U,	// PseudoVLOXEI16_V_MF2_MF2
    7U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXEI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXEI16_V_MF2_MF4
    7U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXEI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXEI16_V_MF4_M1
    7U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXEI16_V_MF4_M1_TU
    7U,	// PseudoVLOXEI16_V_MF4_MF2
    7U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXEI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXEI16_V_MF4_MF4
    7U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXEI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXEI16_V_MF4_MF8
    7U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXEI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXEI32_V_M1_M1
    7U,	// PseudoVLOXEI32_V_M1_M1_MASK
    7U,	// PseudoVLOXEI32_V_M1_M1_TU
    7U,	// PseudoVLOXEI32_V_M1_M2
    7U,	// PseudoVLOXEI32_V_M1_M2_MASK
    7U,	// PseudoVLOXEI32_V_M1_M2_TU
    7U,	// PseudoVLOXEI32_V_M1_MF2
    7U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXEI32_V_M1_MF2_TU
    7U,	// PseudoVLOXEI32_V_M1_MF4
    7U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXEI32_V_M1_MF4_TU
    7U,	// PseudoVLOXEI32_V_M2_M1
    7U,	// PseudoVLOXEI32_V_M2_M1_MASK
    7U,	// PseudoVLOXEI32_V_M2_M1_TU
    7U,	// PseudoVLOXEI32_V_M2_M2
    7U,	// PseudoVLOXEI32_V_M2_M2_MASK
    7U,	// PseudoVLOXEI32_V_M2_M2_TU
    7U,	// PseudoVLOXEI32_V_M2_M4
    7U,	// PseudoVLOXEI32_V_M2_M4_MASK
    7U,	// PseudoVLOXEI32_V_M2_M4_TU
    7U,	// PseudoVLOXEI32_V_M2_MF2
    7U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXEI32_V_M2_MF2_TU
    7U,	// PseudoVLOXEI32_V_M4_M1
    7U,	// PseudoVLOXEI32_V_M4_M1_MASK
    7U,	// PseudoVLOXEI32_V_M4_M1_TU
    7U,	// PseudoVLOXEI32_V_M4_M2
    7U,	// PseudoVLOXEI32_V_M4_M2_MASK
    7U,	// PseudoVLOXEI32_V_M4_M2_TU
    7U,	// PseudoVLOXEI32_V_M4_M4
    7U,	// PseudoVLOXEI32_V_M4_M4_MASK
    7U,	// PseudoVLOXEI32_V_M4_M4_TU
    7U,	// PseudoVLOXEI32_V_M4_M8
    7U,	// PseudoVLOXEI32_V_M4_M8_MASK
    7U,	// PseudoVLOXEI32_V_M4_M8_TU
    7U,	// PseudoVLOXEI32_V_M8_M2
    7U,	// PseudoVLOXEI32_V_M8_M2_MASK
    7U,	// PseudoVLOXEI32_V_M8_M2_TU
    7U,	// PseudoVLOXEI32_V_M8_M4
    7U,	// PseudoVLOXEI32_V_M8_M4_MASK
    7U,	// PseudoVLOXEI32_V_M8_M4_TU
    7U,	// PseudoVLOXEI32_V_M8_M8
    7U,	// PseudoVLOXEI32_V_M8_M8_MASK
    7U,	// PseudoVLOXEI32_V_M8_M8_TU
    7U,	// PseudoVLOXEI32_V_MF2_M1
    7U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXEI32_V_MF2_M1_TU
    7U,	// PseudoVLOXEI32_V_MF2_MF2
    7U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXEI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXEI32_V_MF2_MF4
    7U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXEI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXEI32_V_MF2_MF8
    7U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXEI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXEI64_V_M1_M1
    7U,	// PseudoVLOXEI64_V_M1_M1_MASK
    7U,	// PseudoVLOXEI64_V_M1_M1_TU
    7U,	// PseudoVLOXEI64_V_M1_MF2
    7U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXEI64_V_M1_MF2_TU
    7U,	// PseudoVLOXEI64_V_M1_MF4
    7U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXEI64_V_M1_MF4_TU
    7U,	// PseudoVLOXEI64_V_M1_MF8
    7U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXEI64_V_M1_MF8_TU
    7U,	// PseudoVLOXEI64_V_M2_M1
    7U,	// PseudoVLOXEI64_V_M2_M1_MASK
    7U,	// PseudoVLOXEI64_V_M2_M1_TU
    7U,	// PseudoVLOXEI64_V_M2_M2
    7U,	// PseudoVLOXEI64_V_M2_M2_MASK
    7U,	// PseudoVLOXEI64_V_M2_M2_TU
    7U,	// PseudoVLOXEI64_V_M2_MF2
    7U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXEI64_V_M2_MF2_TU
    7U,	// PseudoVLOXEI64_V_M2_MF4
    7U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXEI64_V_M2_MF4_TU
    7U,	// PseudoVLOXEI64_V_M4_M1
    7U,	// PseudoVLOXEI64_V_M4_M1_MASK
    7U,	// PseudoVLOXEI64_V_M4_M1_TU
    7U,	// PseudoVLOXEI64_V_M4_M2
    7U,	// PseudoVLOXEI64_V_M4_M2_MASK
    7U,	// PseudoVLOXEI64_V_M4_M2_TU
    7U,	// PseudoVLOXEI64_V_M4_M4
    7U,	// PseudoVLOXEI64_V_M4_M4_MASK
    7U,	// PseudoVLOXEI64_V_M4_M4_TU
    7U,	// PseudoVLOXEI64_V_M4_MF2
    7U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXEI64_V_M4_MF2_TU
    7U,	// PseudoVLOXEI64_V_M8_M1
    7U,	// PseudoVLOXEI64_V_M8_M1_MASK
    7U,	// PseudoVLOXEI64_V_M8_M1_TU
    7U,	// PseudoVLOXEI64_V_M8_M2
    7U,	// PseudoVLOXEI64_V_M8_M2_MASK
    7U,	// PseudoVLOXEI64_V_M8_M2_TU
    7U,	// PseudoVLOXEI64_V_M8_M4
    7U,	// PseudoVLOXEI64_V_M8_M4_MASK
    7U,	// PseudoVLOXEI64_V_M8_M4_TU
    7U,	// PseudoVLOXEI64_V_M8_M8
    7U,	// PseudoVLOXEI64_V_M8_M8_MASK
    7U,	// PseudoVLOXEI64_V_M8_M8_TU
    7U,	// PseudoVLOXEI8_V_M1_M1
    7U,	// PseudoVLOXEI8_V_M1_M1_MASK
    7U,	// PseudoVLOXEI8_V_M1_M1_TU
    7U,	// PseudoVLOXEI8_V_M1_M2
    7U,	// PseudoVLOXEI8_V_M1_M2_MASK
    7U,	// PseudoVLOXEI8_V_M1_M2_TU
    7U,	// PseudoVLOXEI8_V_M1_M4
    7U,	// PseudoVLOXEI8_V_M1_M4_MASK
    7U,	// PseudoVLOXEI8_V_M1_M4_TU
    7U,	// PseudoVLOXEI8_V_M1_M8
    7U,	// PseudoVLOXEI8_V_M1_M8_MASK
    7U,	// PseudoVLOXEI8_V_M1_M8_TU
    7U,	// PseudoVLOXEI8_V_M2_M2
    7U,	// PseudoVLOXEI8_V_M2_M2_MASK
    7U,	// PseudoVLOXEI8_V_M2_M2_TU
    7U,	// PseudoVLOXEI8_V_M2_M4
    7U,	// PseudoVLOXEI8_V_M2_M4_MASK
    7U,	// PseudoVLOXEI8_V_M2_M4_TU
    7U,	// PseudoVLOXEI8_V_M2_M8
    7U,	// PseudoVLOXEI8_V_M2_M8_MASK
    7U,	// PseudoVLOXEI8_V_M2_M8_TU
    7U,	// PseudoVLOXEI8_V_M4_M4
    7U,	// PseudoVLOXEI8_V_M4_M4_MASK
    7U,	// PseudoVLOXEI8_V_M4_M4_TU
    7U,	// PseudoVLOXEI8_V_M4_M8
    7U,	// PseudoVLOXEI8_V_M4_M8_MASK
    7U,	// PseudoVLOXEI8_V_M4_M8_TU
    7U,	// PseudoVLOXEI8_V_M8_M8
    7U,	// PseudoVLOXEI8_V_M8_M8_MASK
    7U,	// PseudoVLOXEI8_V_M8_M8_TU
    7U,	// PseudoVLOXEI8_V_MF2_M1
    7U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXEI8_V_MF2_M1_TU
    7U,	// PseudoVLOXEI8_V_MF2_M2
    7U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    7U,	// PseudoVLOXEI8_V_MF2_M2_TU
    7U,	// PseudoVLOXEI8_V_MF2_M4
    7U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    7U,	// PseudoVLOXEI8_V_MF2_M4_TU
    7U,	// PseudoVLOXEI8_V_MF2_MF2
    7U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXEI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXEI8_V_MF4_M1
    7U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXEI8_V_MF4_M1_TU
    7U,	// PseudoVLOXEI8_V_MF4_M2
    7U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    7U,	// PseudoVLOXEI8_V_MF4_M2_TU
    7U,	// PseudoVLOXEI8_V_MF4_MF2
    7U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXEI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXEI8_V_MF4_MF4
    7U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXEI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXEI8_V_MF8_M1
    7U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXEI8_V_MF8_M1_TU
    7U,	// PseudoVLOXEI8_V_MF8_MF2
    7U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXEI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXEI8_V_MF8_MF4
    7U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXEI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXEI8_V_MF8_MF8
    7U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXEI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG2EI16_V_M1_M1
    7U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG2EI16_V_M1_M2
    7U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M1_M2_TU
    7U,	// PseudoVLOXSEG2EI16_V_M1_M4
    7U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M1_M4_TU
    7U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG2EI16_V_M2_M1
    7U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG2EI16_V_M2_M2
    7U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M2_M2_TU
    7U,	// PseudoVLOXSEG2EI16_V_M2_M4
    7U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M2_M4_TU
    7U,	// PseudoVLOXSEG2EI16_V_M4_M2
    7U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M4_M2_TU
    7U,	// PseudoVLOXSEG2EI16_V_M4_M4
    7U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M4_M4_TU
    7U,	// PseudoVLOXSEG2EI16_V_M8_M4
    7U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_M8_M4_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG2EI32_V_M1_M1
    7U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG2EI32_V_M1_M2
    7U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M1_M2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG2EI32_V_M2_M1
    7U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG2EI32_V_M2_M2
    7U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M2_M2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M2_M4
    7U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M2_M4_TU
    7U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M4_M1
    7U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG2EI32_V_M4_M2
    7U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M4_M2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M4_M4
    7U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M4_M4_TU
    7U,	// PseudoVLOXSEG2EI32_V_M8_M2
    7U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M8_M2_TU
    7U,	// PseudoVLOXSEG2EI32_V_M8_M4
    7U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    7U,	// PseudoVLOXSEG2EI32_V_M8_M4_TU
    7U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG2EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG2EI64_V_M1_M1
    7U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG2EI64_V_M2_M1
    7U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG2EI64_V_M2_M2
    7U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M2_M2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG2EI64_V_M4_M1
    7U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG2EI64_V_M4_M2
    7U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M4_M2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M4_M4
    7U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M4_M4_TU
    7U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M8_M1
    7U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG2EI64_V_M8_M2
    7U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M8_M2_TU
    7U,	// PseudoVLOXSEG2EI64_V_M8_M4
    7U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    7U,	// PseudoVLOXSEG2EI64_V_M8_M4_TU
    7U,	// PseudoVLOXSEG2EI8_V_M1_M1
    7U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG2EI8_V_M1_M2
    7U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M1_M2_TU
    7U,	// PseudoVLOXSEG2EI8_V_M1_M4
    7U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M1_M4_TU
    7U,	// PseudoVLOXSEG2EI8_V_M2_M2
    7U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M2_M2_TU
    7U,	// PseudoVLOXSEG2EI8_V_M2_M4
    7U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M2_M4_TU
    7U,	// PseudoVLOXSEG2EI8_V_M4_M4
    7U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_M4_M4_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF2_M4_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF4_M2_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG3EI16_V_M1_M1
    7U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG3EI16_V_M1_M2
    7U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M1_M2_TU
    7U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG3EI16_V_M2_M1
    7U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG3EI16_V_M2_M2
    7U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M2_M2_TU
    7U,	// PseudoVLOXSEG3EI16_V_M4_M2
    7U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_M4_M2_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG3EI32_V_M1_M1
    7U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG3EI32_V_M1_M2
    7U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M1_M2_TU
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG3EI32_V_M2_M1
    7U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG3EI32_V_M2_M2
    7U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M2_M2_TU
    7U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG3EI32_V_M4_M1
    7U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG3EI32_V_M4_M2
    7U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M4_M2_TU
    7U,	// PseudoVLOXSEG3EI32_V_M8_M2
    7U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_M8_M2_TU
    7U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG3EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG3EI64_V_M1_M1
    7U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG3EI64_V_M2_M1
    7U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG3EI64_V_M2_M2
    7U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M2_M2_TU
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG3EI64_V_M4_M1
    7U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG3EI64_V_M4_M2
    7U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M4_M2_TU
    7U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG3EI64_V_M8_M1
    7U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG3EI64_V_M8_M2
    7U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG3EI64_V_M8_M2_TU
    7U,	// PseudoVLOXSEG3EI8_V_M1_M1
    7U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG3EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG3EI8_V_M1_M2
    7U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_M1_M2_TU
    7U,	// PseudoVLOXSEG3EI8_V_M2_M2
    7U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_M2_M2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF4_M2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG4EI16_V_M1_M1
    7U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG4EI16_V_M1_M2
    7U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M1_M2_TU
    7U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG4EI16_V_M2_M1
    7U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG4EI16_V_M2_M2
    7U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M2_M2_TU
    7U,	// PseudoVLOXSEG4EI16_V_M4_M2
    7U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_M4_M2_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG4EI32_V_M1_M1
    7U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG4EI32_V_M1_M2
    7U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M1_M2_TU
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG4EI32_V_M2_M1
    7U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG4EI32_V_M2_M2
    7U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M2_M2_TU
    7U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG4EI32_V_M4_M1
    7U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG4EI32_V_M4_M2
    7U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M4_M2_TU
    7U,	// PseudoVLOXSEG4EI32_V_M8_M2
    7U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_M8_M2_TU
    7U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG4EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG4EI64_V_M1_M1
    7U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG4EI64_V_M2_M1
    7U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG4EI64_V_M2_M2
    7U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M2_M2_TU
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG4EI64_V_M4_M1
    7U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG4EI64_V_M4_M2
    7U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M4_M2_TU
    7U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG4EI64_V_M8_M1
    7U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG4EI64_V_M8_M2
    7U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    7U,	// PseudoVLOXSEG4EI64_V_M8_M2_TU
    7U,	// PseudoVLOXSEG4EI8_V_M1_M1
    7U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG4EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG4EI8_V_M1_M2
    7U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_M1_M2_TU
    7U,	// PseudoVLOXSEG4EI8_V_M2_M2
    7U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_M2_M2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF2_M2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF4_M2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG5EI16_V_M1_M1
    7U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG5EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG5EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG5EI16_V_M2_M1
    7U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG5EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG5EI32_V_M1_M1
    7U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG5EI32_V_M2_M1
    7U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG5EI32_V_M4_M1
    7U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG5EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG5EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG5EI64_V_M1_M1
    7U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG5EI64_V_M2_M1
    7U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG5EI64_V_M4_M1
    7U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG5EI64_V_M8_M1
    7U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG5EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG5EI8_V_M1_M1
    7U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG5EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG6EI16_V_M1_M1
    7U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG6EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG6EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG6EI16_V_M2_M1
    7U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG6EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG6EI32_V_M1_M1
    7U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG6EI32_V_M2_M1
    7U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG6EI32_V_M4_M1
    7U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG6EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG6EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG6EI64_V_M1_M1
    7U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG6EI64_V_M2_M1
    7U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG6EI64_V_M4_M1
    7U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG6EI64_V_M8_M1
    7U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG6EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG6EI8_V_M1_M1
    7U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG6EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG7EI16_V_M1_M1
    7U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG7EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG7EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG7EI16_V_M2_M1
    7U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG7EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG7EI32_V_M1_M1
    7U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG7EI32_V_M2_M1
    7U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG7EI32_V_M4_M1
    7U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG7EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG7EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG7EI64_V_M1_M1
    7U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG7EI64_V_M2_M1
    7U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG7EI64_V_M4_M1
    7U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG7EI64_V_M8_M1
    7U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG7EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG7EI8_V_M1_M1
    7U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG7EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_TU
    7U,	// PseudoVLOXSEG8EI16_V_M1_M1
    7U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG8EI16_V_M1_M1_TU
    7U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    7U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG8EI16_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG8EI16_V_M2_M1
    7U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG8EI16_V_M2_M1_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    7U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    7U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_TU
    7U,	// PseudoVLOXSEG8EI32_V_M1_M1
    7U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M1_M1_TU
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG8EI32_V_M2_M1
    7U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M2_M1_TU
    7U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    7U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG8EI32_V_M4_M1
    7U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG8EI32_V_M4_M1_TU
    7U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    7U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG8EI32_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_TU
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_TU
    7U,	// PseudoVLOXSEG8EI64_V_M1_M1
    7U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M1_M1_TU
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF2_TU
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF4_TU
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M1_MF8_TU
    7U,	// PseudoVLOXSEG8EI64_V_M2_M1
    7U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M2_M1_TU
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF2_TU
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M2_MF4_TU
    7U,	// PseudoVLOXSEG8EI64_V_M4_M1
    7U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M4_M1_TU
    7U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    7U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M4_MF2_TU
    7U,	// PseudoVLOXSEG8EI64_V_M8_M1
    7U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    7U,	// PseudoVLOXSEG8EI64_V_M8_M1_TU
    7U,	// PseudoVLOXSEG8EI8_V_M1_M1
    7U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    7U,	// PseudoVLOXSEG8EI8_V_M1_M1_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    7U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF2_M1_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    7U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    7U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF4_M1_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    7U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF8_M1_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_TU
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_TU
    7U,	// PseudoVLSE16_V_M1
    7U,	// PseudoVLSE16_V_M1_MASK
    7U,	// PseudoVLSE16_V_M1_TU
    7U,	// PseudoVLSE16_V_M2
    7U,	// PseudoVLSE16_V_M2_MASK
    7U,	// PseudoVLSE16_V_M2_TU
    7U,	// PseudoVLSE16_V_M4
    7U,	// PseudoVLSE16_V_M4_MASK
    7U,	// PseudoVLSE16_V_M4_TU
    7U,	// PseudoVLSE16_V_M8
    7U,	// PseudoVLSE16_V_M8_MASK
    7U,	// PseudoVLSE16_V_M8_TU
    7U,	// PseudoVLSE16_V_MF2
    7U,	// PseudoVLSE16_V_MF2_MASK
    7U,	// PseudoVLSE16_V_MF2_TU
    7U,	// PseudoVLSE16_V_MF4
    7U,	// PseudoVLSE16_V_MF4_MASK
    7U,	// PseudoVLSE16_V_MF4_TU
    7U,	// PseudoVLSE32_V_M1
    7U,	// PseudoVLSE32_V_M1_MASK
    7U,	// PseudoVLSE32_V_M1_TU
    7U,	// PseudoVLSE32_V_M2
    7U,	// PseudoVLSE32_V_M2_MASK
    7U,	// PseudoVLSE32_V_M2_TU
    7U,	// PseudoVLSE32_V_M4
    7U,	// PseudoVLSE32_V_M4_MASK
    7U,	// PseudoVLSE32_V_M4_TU
    7U,	// PseudoVLSE32_V_M8
    7U,	// PseudoVLSE32_V_M8_MASK
    7U,	// PseudoVLSE32_V_M8_TU
    7U,	// PseudoVLSE32_V_MF2
    7U,	// PseudoVLSE32_V_MF2_MASK
    7U,	// PseudoVLSE32_V_MF2_TU
    7U,	// PseudoVLSE64_V_M1
    7U,	// PseudoVLSE64_V_M1_MASK
    7U,	// PseudoVLSE64_V_M1_TU
    7U,	// PseudoVLSE64_V_M2
    7U,	// PseudoVLSE64_V_M2_MASK
    7U,	// PseudoVLSE64_V_M2_TU
    7U,	// PseudoVLSE64_V_M4
    7U,	// PseudoVLSE64_V_M4_MASK
    7U,	// PseudoVLSE64_V_M4_TU
    7U,	// PseudoVLSE64_V_M8
    7U,	// PseudoVLSE64_V_M8_MASK
    7U,	// PseudoVLSE64_V_M8_TU
    7U,	// PseudoVLSE8_V_M1
    7U,	// PseudoVLSE8_V_M1_MASK
    7U,	// PseudoVLSE8_V_M1_TU
    7U,	// PseudoVLSE8_V_M2
    7U,	// PseudoVLSE8_V_M2_MASK
    7U,	// PseudoVLSE8_V_M2_TU
    7U,	// PseudoVLSE8_V_M4
    7U,	// PseudoVLSE8_V_M4_MASK
    7U,	// PseudoVLSE8_V_M4_TU
    7U,	// PseudoVLSE8_V_M8
    7U,	// PseudoVLSE8_V_M8_MASK
    7U,	// PseudoVLSE8_V_M8_TU
    7U,	// PseudoVLSE8_V_MF2
    7U,	// PseudoVLSE8_V_MF2_MASK
    7U,	// PseudoVLSE8_V_MF2_TU
    7U,	// PseudoVLSE8_V_MF4
    7U,	// PseudoVLSE8_V_MF4_MASK
    7U,	// PseudoVLSE8_V_MF4_TU
    7U,	// PseudoVLSE8_V_MF8
    7U,	// PseudoVLSE8_V_MF8_MASK
    7U,	// PseudoVLSE8_V_MF8_TU
    7U,	// PseudoVLSEG2E16FF_V_M1
    7U,	// PseudoVLSEG2E16FF_V_M1_MASK
    7U,	// PseudoVLSEG2E16FF_V_M1_TU
    7U,	// PseudoVLSEG2E16FF_V_M2
    7U,	// PseudoVLSEG2E16FF_V_M2_MASK
    7U,	// PseudoVLSEG2E16FF_V_M2_TU
    7U,	// PseudoVLSEG2E16FF_V_M4
    7U,	// PseudoVLSEG2E16FF_V_M4_MASK
    7U,	// PseudoVLSEG2E16FF_V_M4_TU
    7U,	// PseudoVLSEG2E16FF_V_MF2
    7U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG2E16FF_V_MF2_TU
    7U,	// PseudoVLSEG2E16FF_V_MF4
    7U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG2E16FF_V_MF4_TU
    7U,	// PseudoVLSEG2E16_V_M1
    7U,	// PseudoVLSEG2E16_V_M1_MASK
    7U,	// PseudoVLSEG2E16_V_M1_TU
    7U,	// PseudoVLSEG2E16_V_M2
    7U,	// PseudoVLSEG2E16_V_M2_MASK
    7U,	// PseudoVLSEG2E16_V_M2_TU
    7U,	// PseudoVLSEG2E16_V_M4
    7U,	// PseudoVLSEG2E16_V_M4_MASK
    7U,	// PseudoVLSEG2E16_V_M4_TU
    7U,	// PseudoVLSEG2E16_V_MF2
    7U,	// PseudoVLSEG2E16_V_MF2_MASK
    7U,	// PseudoVLSEG2E16_V_MF2_TU
    7U,	// PseudoVLSEG2E16_V_MF4
    7U,	// PseudoVLSEG2E16_V_MF4_MASK
    7U,	// PseudoVLSEG2E16_V_MF4_TU
    7U,	// PseudoVLSEG2E32FF_V_M1
    7U,	// PseudoVLSEG2E32FF_V_M1_MASK
    7U,	// PseudoVLSEG2E32FF_V_M1_TU
    7U,	// PseudoVLSEG2E32FF_V_M2
    7U,	// PseudoVLSEG2E32FF_V_M2_MASK
    7U,	// PseudoVLSEG2E32FF_V_M2_TU
    7U,	// PseudoVLSEG2E32FF_V_M4
    7U,	// PseudoVLSEG2E32FF_V_M4_MASK
    7U,	// PseudoVLSEG2E32FF_V_M4_TU
    7U,	// PseudoVLSEG2E32FF_V_MF2
    7U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG2E32FF_V_MF2_TU
    7U,	// PseudoVLSEG2E32_V_M1
    7U,	// PseudoVLSEG2E32_V_M1_MASK
    7U,	// PseudoVLSEG2E32_V_M1_TU
    7U,	// PseudoVLSEG2E32_V_M2
    7U,	// PseudoVLSEG2E32_V_M2_MASK
    7U,	// PseudoVLSEG2E32_V_M2_TU
    7U,	// PseudoVLSEG2E32_V_M4
    7U,	// PseudoVLSEG2E32_V_M4_MASK
    7U,	// PseudoVLSEG2E32_V_M4_TU
    7U,	// PseudoVLSEG2E32_V_MF2
    7U,	// PseudoVLSEG2E32_V_MF2_MASK
    7U,	// PseudoVLSEG2E32_V_MF2_TU
    7U,	// PseudoVLSEG2E64FF_V_M1
    7U,	// PseudoVLSEG2E64FF_V_M1_MASK
    7U,	// PseudoVLSEG2E64FF_V_M1_TU
    7U,	// PseudoVLSEG2E64FF_V_M2
    7U,	// PseudoVLSEG2E64FF_V_M2_MASK
    7U,	// PseudoVLSEG2E64FF_V_M2_TU
    7U,	// PseudoVLSEG2E64FF_V_M4
    7U,	// PseudoVLSEG2E64FF_V_M4_MASK
    7U,	// PseudoVLSEG2E64FF_V_M4_TU
    7U,	// PseudoVLSEG2E64_V_M1
    7U,	// PseudoVLSEG2E64_V_M1_MASK
    7U,	// PseudoVLSEG2E64_V_M1_TU
    7U,	// PseudoVLSEG2E64_V_M2
    7U,	// PseudoVLSEG2E64_V_M2_MASK
    7U,	// PseudoVLSEG2E64_V_M2_TU
    7U,	// PseudoVLSEG2E64_V_M4
    7U,	// PseudoVLSEG2E64_V_M4_MASK
    7U,	// PseudoVLSEG2E64_V_M4_TU
    7U,	// PseudoVLSEG2E8FF_V_M1
    7U,	// PseudoVLSEG2E8FF_V_M1_MASK
    7U,	// PseudoVLSEG2E8FF_V_M1_TU
    7U,	// PseudoVLSEG2E8FF_V_M2
    7U,	// PseudoVLSEG2E8FF_V_M2_MASK
    7U,	// PseudoVLSEG2E8FF_V_M2_TU
    7U,	// PseudoVLSEG2E8FF_V_M4
    7U,	// PseudoVLSEG2E8FF_V_M4_MASK
    7U,	// PseudoVLSEG2E8FF_V_M4_TU
    7U,	// PseudoVLSEG2E8FF_V_MF2
    7U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG2E8FF_V_MF2_TU
    7U,	// PseudoVLSEG2E8FF_V_MF4
    7U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG2E8FF_V_MF4_TU
    7U,	// PseudoVLSEG2E8FF_V_MF8
    7U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG2E8FF_V_MF8_TU
    7U,	// PseudoVLSEG2E8_V_M1
    7U,	// PseudoVLSEG2E8_V_M1_MASK
    7U,	// PseudoVLSEG2E8_V_M1_TU
    7U,	// PseudoVLSEG2E8_V_M2
    7U,	// PseudoVLSEG2E8_V_M2_MASK
    7U,	// PseudoVLSEG2E8_V_M2_TU
    7U,	// PseudoVLSEG2E8_V_M4
    7U,	// PseudoVLSEG2E8_V_M4_MASK
    7U,	// PseudoVLSEG2E8_V_M4_TU
    7U,	// PseudoVLSEG2E8_V_MF2
    7U,	// PseudoVLSEG2E8_V_MF2_MASK
    7U,	// PseudoVLSEG2E8_V_MF2_TU
    7U,	// PseudoVLSEG2E8_V_MF4
    7U,	// PseudoVLSEG2E8_V_MF4_MASK
    7U,	// PseudoVLSEG2E8_V_MF4_TU
    7U,	// PseudoVLSEG2E8_V_MF8
    7U,	// PseudoVLSEG2E8_V_MF8_MASK
    7U,	// PseudoVLSEG2E8_V_MF8_TU
    7U,	// PseudoVLSEG3E16FF_V_M1
    7U,	// PseudoVLSEG3E16FF_V_M1_MASK
    7U,	// PseudoVLSEG3E16FF_V_M1_TU
    7U,	// PseudoVLSEG3E16FF_V_M2
    7U,	// PseudoVLSEG3E16FF_V_M2_MASK
    7U,	// PseudoVLSEG3E16FF_V_M2_TU
    7U,	// PseudoVLSEG3E16FF_V_MF2
    7U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG3E16FF_V_MF2_TU
    7U,	// PseudoVLSEG3E16FF_V_MF4
    7U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG3E16FF_V_MF4_TU
    7U,	// PseudoVLSEG3E16_V_M1
    7U,	// PseudoVLSEG3E16_V_M1_MASK
    7U,	// PseudoVLSEG3E16_V_M1_TU
    7U,	// PseudoVLSEG3E16_V_M2
    7U,	// PseudoVLSEG3E16_V_M2_MASK
    7U,	// PseudoVLSEG3E16_V_M2_TU
    7U,	// PseudoVLSEG3E16_V_MF2
    7U,	// PseudoVLSEG3E16_V_MF2_MASK
    7U,	// PseudoVLSEG3E16_V_MF2_TU
    7U,	// PseudoVLSEG3E16_V_MF4
    7U,	// PseudoVLSEG3E16_V_MF4_MASK
    7U,	// PseudoVLSEG3E16_V_MF4_TU
    7U,	// PseudoVLSEG3E32FF_V_M1
    7U,	// PseudoVLSEG3E32FF_V_M1_MASK
    7U,	// PseudoVLSEG3E32FF_V_M1_TU
    7U,	// PseudoVLSEG3E32FF_V_M2
    7U,	// PseudoVLSEG3E32FF_V_M2_MASK
    7U,	// PseudoVLSEG3E32FF_V_M2_TU
    7U,	// PseudoVLSEG3E32FF_V_MF2
    7U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG3E32FF_V_MF2_TU
    7U,	// PseudoVLSEG3E32_V_M1
    7U,	// PseudoVLSEG3E32_V_M1_MASK
    7U,	// PseudoVLSEG3E32_V_M1_TU
    7U,	// PseudoVLSEG3E32_V_M2
    7U,	// PseudoVLSEG3E32_V_M2_MASK
    7U,	// PseudoVLSEG3E32_V_M2_TU
    7U,	// PseudoVLSEG3E32_V_MF2
    7U,	// PseudoVLSEG3E32_V_MF2_MASK
    7U,	// PseudoVLSEG3E32_V_MF2_TU
    7U,	// PseudoVLSEG3E64FF_V_M1
    7U,	// PseudoVLSEG3E64FF_V_M1_MASK
    7U,	// PseudoVLSEG3E64FF_V_M1_TU
    7U,	// PseudoVLSEG3E64FF_V_M2
    7U,	// PseudoVLSEG3E64FF_V_M2_MASK
    7U,	// PseudoVLSEG3E64FF_V_M2_TU
    7U,	// PseudoVLSEG3E64_V_M1
    7U,	// PseudoVLSEG3E64_V_M1_MASK
    7U,	// PseudoVLSEG3E64_V_M1_TU
    7U,	// PseudoVLSEG3E64_V_M2
    7U,	// PseudoVLSEG3E64_V_M2_MASK
    7U,	// PseudoVLSEG3E64_V_M2_TU
    7U,	// PseudoVLSEG3E8FF_V_M1
    7U,	// PseudoVLSEG3E8FF_V_M1_MASK
    7U,	// PseudoVLSEG3E8FF_V_M1_TU
    7U,	// PseudoVLSEG3E8FF_V_M2
    7U,	// PseudoVLSEG3E8FF_V_M2_MASK
    7U,	// PseudoVLSEG3E8FF_V_M2_TU
    7U,	// PseudoVLSEG3E8FF_V_MF2
    7U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG3E8FF_V_MF2_TU
    7U,	// PseudoVLSEG3E8FF_V_MF4
    7U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG3E8FF_V_MF4_TU
    7U,	// PseudoVLSEG3E8FF_V_MF8
    7U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG3E8FF_V_MF8_TU
    7U,	// PseudoVLSEG3E8_V_M1
    7U,	// PseudoVLSEG3E8_V_M1_MASK
    7U,	// PseudoVLSEG3E8_V_M1_TU
    7U,	// PseudoVLSEG3E8_V_M2
    7U,	// PseudoVLSEG3E8_V_M2_MASK
    7U,	// PseudoVLSEG3E8_V_M2_TU
    7U,	// PseudoVLSEG3E8_V_MF2
    7U,	// PseudoVLSEG3E8_V_MF2_MASK
    7U,	// PseudoVLSEG3E8_V_MF2_TU
    7U,	// PseudoVLSEG3E8_V_MF4
    7U,	// PseudoVLSEG3E8_V_MF4_MASK
    7U,	// PseudoVLSEG3E8_V_MF4_TU
    7U,	// PseudoVLSEG3E8_V_MF8
    7U,	// PseudoVLSEG3E8_V_MF8_MASK
    7U,	// PseudoVLSEG3E8_V_MF8_TU
    7U,	// PseudoVLSEG4E16FF_V_M1
    7U,	// PseudoVLSEG4E16FF_V_M1_MASK
    7U,	// PseudoVLSEG4E16FF_V_M1_TU
    7U,	// PseudoVLSEG4E16FF_V_M2
    7U,	// PseudoVLSEG4E16FF_V_M2_MASK
    7U,	// PseudoVLSEG4E16FF_V_M2_TU
    7U,	// PseudoVLSEG4E16FF_V_MF2
    7U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG4E16FF_V_MF2_TU
    7U,	// PseudoVLSEG4E16FF_V_MF4
    7U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG4E16FF_V_MF4_TU
    7U,	// PseudoVLSEG4E16_V_M1
    7U,	// PseudoVLSEG4E16_V_M1_MASK
    7U,	// PseudoVLSEG4E16_V_M1_TU
    7U,	// PseudoVLSEG4E16_V_M2
    7U,	// PseudoVLSEG4E16_V_M2_MASK
    7U,	// PseudoVLSEG4E16_V_M2_TU
    7U,	// PseudoVLSEG4E16_V_MF2
    7U,	// PseudoVLSEG4E16_V_MF2_MASK
    7U,	// PseudoVLSEG4E16_V_MF2_TU
    7U,	// PseudoVLSEG4E16_V_MF4
    7U,	// PseudoVLSEG4E16_V_MF4_MASK
    7U,	// PseudoVLSEG4E16_V_MF4_TU
    7U,	// PseudoVLSEG4E32FF_V_M1
    7U,	// PseudoVLSEG4E32FF_V_M1_MASK
    7U,	// PseudoVLSEG4E32FF_V_M1_TU
    7U,	// PseudoVLSEG4E32FF_V_M2
    7U,	// PseudoVLSEG4E32FF_V_M2_MASK
    7U,	// PseudoVLSEG4E32FF_V_M2_TU
    7U,	// PseudoVLSEG4E32FF_V_MF2
    7U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG4E32FF_V_MF2_TU
    7U,	// PseudoVLSEG4E32_V_M1
    7U,	// PseudoVLSEG4E32_V_M1_MASK
    7U,	// PseudoVLSEG4E32_V_M1_TU
    7U,	// PseudoVLSEG4E32_V_M2
    7U,	// PseudoVLSEG4E32_V_M2_MASK
    7U,	// PseudoVLSEG4E32_V_M2_TU
    7U,	// PseudoVLSEG4E32_V_MF2
    7U,	// PseudoVLSEG4E32_V_MF2_MASK
    7U,	// PseudoVLSEG4E32_V_MF2_TU
    7U,	// PseudoVLSEG4E64FF_V_M1
    7U,	// PseudoVLSEG4E64FF_V_M1_MASK
    7U,	// PseudoVLSEG4E64FF_V_M1_TU
    7U,	// PseudoVLSEG4E64FF_V_M2
    7U,	// PseudoVLSEG4E64FF_V_M2_MASK
    7U,	// PseudoVLSEG4E64FF_V_M2_TU
    7U,	// PseudoVLSEG4E64_V_M1
    7U,	// PseudoVLSEG4E64_V_M1_MASK
    7U,	// PseudoVLSEG4E64_V_M1_TU
    7U,	// PseudoVLSEG4E64_V_M2
    7U,	// PseudoVLSEG4E64_V_M2_MASK
    7U,	// PseudoVLSEG4E64_V_M2_TU
    7U,	// PseudoVLSEG4E8FF_V_M1
    7U,	// PseudoVLSEG4E8FF_V_M1_MASK
    7U,	// PseudoVLSEG4E8FF_V_M1_TU
    7U,	// PseudoVLSEG4E8FF_V_M2
    7U,	// PseudoVLSEG4E8FF_V_M2_MASK
    7U,	// PseudoVLSEG4E8FF_V_M2_TU
    7U,	// PseudoVLSEG4E8FF_V_MF2
    7U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG4E8FF_V_MF2_TU
    7U,	// PseudoVLSEG4E8FF_V_MF4
    7U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG4E8FF_V_MF4_TU
    7U,	// PseudoVLSEG4E8FF_V_MF8
    7U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG4E8FF_V_MF8_TU
    7U,	// PseudoVLSEG4E8_V_M1
    7U,	// PseudoVLSEG4E8_V_M1_MASK
    7U,	// PseudoVLSEG4E8_V_M1_TU
    7U,	// PseudoVLSEG4E8_V_M2
    7U,	// PseudoVLSEG4E8_V_M2_MASK
    7U,	// PseudoVLSEG4E8_V_M2_TU
    7U,	// PseudoVLSEG4E8_V_MF2
    7U,	// PseudoVLSEG4E8_V_MF2_MASK
    7U,	// PseudoVLSEG4E8_V_MF2_TU
    7U,	// PseudoVLSEG4E8_V_MF4
    7U,	// PseudoVLSEG4E8_V_MF4_MASK
    7U,	// PseudoVLSEG4E8_V_MF4_TU
    7U,	// PseudoVLSEG4E8_V_MF8
    7U,	// PseudoVLSEG4E8_V_MF8_MASK
    7U,	// PseudoVLSEG4E8_V_MF8_TU
    7U,	// PseudoVLSEG5E16FF_V_M1
    7U,	// PseudoVLSEG5E16FF_V_M1_MASK
    7U,	// PseudoVLSEG5E16FF_V_M1_TU
    7U,	// PseudoVLSEG5E16FF_V_MF2
    7U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG5E16FF_V_MF2_TU
    7U,	// PseudoVLSEG5E16FF_V_MF4
    7U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG5E16FF_V_MF4_TU
    7U,	// PseudoVLSEG5E16_V_M1
    7U,	// PseudoVLSEG5E16_V_M1_MASK
    7U,	// PseudoVLSEG5E16_V_M1_TU
    7U,	// PseudoVLSEG5E16_V_MF2
    7U,	// PseudoVLSEG5E16_V_MF2_MASK
    7U,	// PseudoVLSEG5E16_V_MF2_TU
    7U,	// PseudoVLSEG5E16_V_MF4
    7U,	// PseudoVLSEG5E16_V_MF4_MASK
    7U,	// PseudoVLSEG5E16_V_MF4_TU
    7U,	// PseudoVLSEG5E32FF_V_M1
    7U,	// PseudoVLSEG5E32FF_V_M1_MASK
    7U,	// PseudoVLSEG5E32FF_V_M1_TU
    7U,	// PseudoVLSEG5E32FF_V_MF2
    7U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG5E32FF_V_MF2_TU
    7U,	// PseudoVLSEG5E32_V_M1
    7U,	// PseudoVLSEG5E32_V_M1_MASK
    7U,	// PseudoVLSEG5E32_V_M1_TU
    7U,	// PseudoVLSEG5E32_V_MF2
    7U,	// PseudoVLSEG5E32_V_MF2_MASK
    7U,	// PseudoVLSEG5E32_V_MF2_TU
    7U,	// PseudoVLSEG5E64FF_V_M1
    7U,	// PseudoVLSEG5E64FF_V_M1_MASK
    7U,	// PseudoVLSEG5E64FF_V_M1_TU
    7U,	// PseudoVLSEG5E64_V_M1
    7U,	// PseudoVLSEG5E64_V_M1_MASK
    7U,	// PseudoVLSEG5E64_V_M1_TU
    7U,	// PseudoVLSEG5E8FF_V_M1
    7U,	// PseudoVLSEG5E8FF_V_M1_MASK
    7U,	// PseudoVLSEG5E8FF_V_M1_TU
    7U,	// PseudoVLSEG5E8FF_V_MF2
    7U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG5E8FF_V_MF2_TU
    7U,	// PseudoVLSEG5E8FF_V_MF4
    7U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG5E8FF_V_MF4_TU
    7U,	// PseudoVLSEG5E8FF_V_MF8
    7U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG5E8FF_V_MF8_TU
    7U,	// PseudoVLSEG5E8_V_M1
    7U,	// PseudoVLSEG5E8_V_M1_MASK
    7U,	// PseudoVLSEG5E8_V_M1_TU
    7U,	// PseudoVLSEG5E8_V_MF2
    7U,	// PseudoVLSEG5E8_V_MF2_MASK
    7U,	// PseudoVLSEG5E8_V_MF2_TU
    7U,	// PseudoVLSEG5E8_V_MF4
    7U,	// PseudoVLSEG5E8_V_MF4_MASK
    7U,	// PseudoVLSEG5E8_V_MF4_TU
    7U,	// PseudoVLSEG5E8_V_MF8
    7U,	// PseudoVLSEG5E8_V_MF8_MASK
    7U,	// PseudoVLSEG5E8_V_MF8_TU
    7U,	// PseudoVLSEG6E16FF_V_M1
    7U,	// PseudoVLSEG6E16FF_V_M1_MASK
    7U,	// PseudoVLSEG6E16FF_V_M1_TU
    7U,	// PseudoVLSEG6E16FF_V_MF2
    7U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG6E16FF_V_MF2_TU
    7U,	// PseudoVLSEG6E16FF_V_MF4
    7U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG6E16FF_V_MF4_TU
    7U,	// PseudoVLSEG6E16_V_M1
    7U,	// PseudoVLSEG6E16_V_M1_MASK
    7U,	// PseudoVLSEG6E16_V_M1_TU
    7U,	// PseudoVLSEG6E16_V_MF2
    7U,	// PseudoVLSEG6E16_V_MF2_MASK
    7U,	// PseudoVLSEG6E16_V_MF2_TU
    7U,	// PseudoVLSEG6E16_V_MF4
    7U,	// PseudoVLSEG6E16_V_MF4_MASK
    7U,	// PseudoVLSEG6E16_V_MF4_TU
    7U,	// PseudoVLSEG6E32FF_V_M1
    7U,	// PseudoVLSEG6E32FF_V_M1_MASK
    7U,	// PseudoVLSEG6E32FF_V_M1_TU
    7U,	// PseudoVLSEG6E32FF_V_MF2
    7U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG6E32FF_V_MF2_TU
    7U,	// PseudoVLSEG6E32_V_M1
    7U,	// PseudoVLSEG6E32_V_M1_MASK
    7U,	// PseudoVLSEG6E32_V_M1_TU
    7U,	// PseudoVLSEG6E32_V_MF2
    7U,	// PseudoVLSEG6E32_V_MF2_MASK
    7U,	// PseudoVLSEG6E32_V_MF2_TU
    7U,	// PseudoVLSEG6E64FF_V_M1
    7U,	// PseudoVLSEG6E64FF_V_M1_MASK
    7U,	// PseudoVLSEG6E64FF_V_M1_TU
    7U,	// PseudoVLSEG6E64_V_M1
    7U,	// PseudoVLSEG6E64_V_M1_MASK
    7U,	// PseudoVLSEG6E64_V_M1_TU
    7U,	// PseudoVLSEG6E8FF_V_M1
    7U,	// PseudoVLSEG6E8FF_V_M1_MASK
    7U,	// PseudoVLSEG6E8FF_V_M1_TU
    7U,	// PseudoVLSEG6E8FF_V_MF2
    7U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG6E8FF_V_MF2_TU
    7U,	// PseudoVLSEG6E8FF_V_MF4
    7U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG6E8FF_V_MF4_TU
    7U,	// PseudoVLSEG6E8FF_V_MF8
    7U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG6E8FF_V_MF8_TU
    7U,	// PseudoVLSEG6E8_V_M1
    7U,	// PseudoVLSEG6E8_V_M1_MASK
    7U,	// PseudoVLSEG6E8_V_M1_TU
    7U,	// PseudoVLSEG6E8_V_MF2
    7U,	// PseudoVLSEG6E8_V_MF2_MASK
    7U,	// PseudoVLSEG6E8_V_MF2_TU
    7U,	// PseudoVLSEG6E8_V_MF4
    7U,	// PseudoVLSEG6E8_V_MF4_MASK
    7U,	// PseudoVLSEG6E8_V_MF4_TU
    7U,	// PseudoVLSEG6E8_V_MF8
    7U,	// PseudoVLSEG6E8_V_MF8_MASK
    7U,	// PseudoVLSEG6E8_V_MF8_TU
    7U,	// PseudoVLSEG7E16FF_V_M1
    7U,	// PseudoVLSEG7E16FF_V_M1_MASK
    7U,	// PseudoVLSEG7E16FF_V_M1_TU
    7U,	// PseudoVLSEG7E16FF_V_MF2
    7U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG7E16FF_V_MF2_TU
    7U,	// PseudoVLSEG7E16FF_V_MF4
    7U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG7E16FF_V_MF4_TU
    7U,	// PseudoVLSEG7E16_V_M1
    7U,	// PseudoVLSEG7E16_V_M1_MASK
    7U,	// PseudoVLSEG7E16_V_M1_TU
    7U,	// PseudoVLSEG7E16_V_MF2
    7U,	// PseudoVLSEG7E16_V_MF2_MASK
    7U,	// PseudoVLSEG7E16_V_MF2_TU
    7U,	// PseudoVLSEG7E16_V_MF4
    7U,	// PseudoVLSEG7E16_V_MF4_MASK
    7U,	// PseudoVLSEG7E16_V_MF4_TU
    7U,	// PseudoVLSEG7E32FF_V_M1
    7U,	// PseudoVLSEG7E32FF_V_M1_MASK
    7U,	// PseudoVLSEG7E32FF_V_M1_TU
    7U,	// PseudoVLSEG7E32FF_V_MF2
    7U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG7E32FF_V_MF2_TU
    7U,	// PseudoVLSEG7E32_V_M1
    7U,	// PseudoVLSEG7E32_V_M1_MASK
    7U,	// PseudoVLSEG7E32_V_M1_TU
    7U,	// PseudoVLSEG7E32_V_MF2
    7U,	// PseudoVLSEG7E32_V_MF2_MASK
    7U,	// PseudoVLSEG7E32_V_MF2_TU
    7U,	// PseudoVLSEG7E64FF_V_M1
    7U,	// PseudoVLSEG7E64FF_V_M1_MASK
    7U,	// PseudoVLSEG7E64FF_V_M1_TU
    7U,	// PseudoVLSEG7E64_V_M1
    7U,	// PseudoVLSEG7E64_V_M1_MASK
    7U,	// PseudoVLSEG7E64_V_M1_TU
    7U,	// PseudoVLSEG7E8FF_V_M1
    7U,	// PseudoVLSEG7E8FF_V_M1_MASK
    7U,	// PseudoVLSEG7E8FF_V_M1_TU
    7U,	// PseudoVLSEG7E8FF_V_MF2
    7U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG7E8FF_V_MF2_TU
    7U,	// PseudoVLSEG7E8FF_V_MF4
    7U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG7E8FF_V_MF4_TU
    7U,	// PseudoVLSEG7E8FF_V_MF8
    7U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG7E8FF_V_MF8_TU
    7U,	// PseudoVLSEG7E8_V_M1
    7U,	// PseudoVLSEG7E8_V_M1_MASK
    7U,	// PseudoVLSEG7E8_V_M1_TU
    7U,	// PseudoVLSEG7E8_V_MF2
    7U,	// PseudoVLSEG7E8_V_MF2_MASK
    7U,	// PseudoVLSEG7E8_V_MF2_TU
    7U,	// PseudoVLSEG7E8_V_MF4
    7U,	// PseudoVLSEG7E8_V_MF4_MASK
    7U,	// PseudoVLSEG7E8_V_MF4_TU
    7U,	// PseudoVLSEG7E8_V_MF8
    7U,	// PseudoVLSEG7E8_V_MF8_MASK
    7U,	// PseudoVLSEG7E8_V_MF8_TU
    7U,	// PseudoVLSEG8E16FF_V_M1
    7U,	// PseudoVLSEG8E16FF_V_M1_MASK
    7U,	// PseudoVLSEG8E16FF_V_M1_TU
    7U,	// PseudoVLSEG8E16FF_V_MF2
    7U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    7U,	// PseudoVLSEG8E16FF_V_MF2_TU
    7U,	// PseudoVLSEG8E16FF_V_MF4
    7U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    7U,	// PseudoVLSEG8E16FF_V_MF4_TU
    7U,	// PseudoVLSEG8E16_V_M1
    7U,	// PseudoVLSEG8E16_V_M1_MASK
    7U,	// PseudoVLSEG8E16_V_M1_TU
    7U,	// PseudoVLSEG8E16_V_MF2
    7U,	// PseudoVLSEG8E16_V_MF2_MASK
    7U,	// PseudoVLSEG8E16_V_MF2_TU
    7U,	// PseudoVLSEG8E16_V_MF4
    7U,	// PseudoVLSEG8E16_V_MF4_MASK
    7U,	// PseudoVLSEG8E16_V_MF4_TU
    7U,	// PseudoVLSEG8E32FF_V_M1
    7U,	// PseudoVLSEG8E32FF_V_M1_MASK
    7U,	// PseudoVLSEG8E32FF_V_M1_TU
    7U,	// PseudoVLSEG8E32FF_V_MF2
    7U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    7U,	// PseudoVLSEG8E32FF_V_MF2_TU
    7U,	// PseudoVLSEG8E32_V_M1
    7U,	// PseudoVLSEG8E32_V_M1_MASK
    7U,	// PseudoVLSEG8E32_V_M1_TU
    7U,	// PseudoVLSEG8E32_V_MF2
    7U,	// PseudoVLSEG8E32_V_MF2_MASK
    7U,	// PseudoVLSEG8E32_V_MF2_TU
    7U,	// PseudoVLSEG8E64FF_V_M1
    7U,	// PseudoVLSEG8E64FF_V_M1_MASK
    7U,	// PseudoVLSEG8E64FF_V_M1_TU
    7U,	// PseudoVLSEG8E64_V_M1
    7U,	// PseudoVLSEG8E64_V_M1_MASK
    7U,	// PseudoVLSEG8E64_V_M1_TU
    7U,	// PseudoVLSEG8E8FF_V_M1
    7U,	// PseudoVLSEG8E8FF_V_M1_MASK
    7U,	// PseudoVLSEG8E8FF_V_M1_TU
    7U,	// PseudoVLSEG8E8FF_V_MF2
    7U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    7U,	// PseudoVLSEG8E8FF_V_MF2_TU
    7U,	// PseudoVLSEG8E8FF_V_MF4
    7U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    7U,	// PseudoVLSEG8E8FF_V_MF4_TU
    7U,	// PseudoVLSEG8E8FF_V_MF8
    7U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    7U,	// PseudoVLSEG8E8FF_V_MF8_TU
    7U,	// PseudoVLSEG8E8_V_M1
    7U,	// PseudoVLSEG8E8_V_M1_MASK
    7U,	// PseudoVLSEG8E8_V_M1_TU
    7U,	// PseudoVLSEG8E8_V_MF2
    7U,	// PseudoVLSEG8E8_V_MF2_MASK
    7U,	// PseudoVLSEG8E8_V_MF2_TU
    7U,	// PseudoVLSEG8E8_V_MF4
    7U,	// PseudoVLSEG8E8_V_MF4_MASK
    7U,	// PseudoVLSEG8E8_V_MF4_TU
    7U,	// PseudoVLSEG8E8_V_MF8
    7U,	// PseudoVLSEG8E8_V_MF8_MASK
    7U,	// PseudoVLSEG8E8_V_MF8_TU
    7U,	// PseudoVLSSEG2E16_V_M1
    7U,	// PseudoVLSSEG2E16_V_M1_MASK
    7U,	// PseudoVLSSEG2E16_V_M1_TU
    7U,	// PseudoVLSSEG2E16_V_M2
    7U,	// PseudoVLSSEG2E16_V_M2_MASK
    7U,	// PseudoVLSSEG2E16_V_M2_TU
    7U,	// PseudoVLSSEG2E16_V_M4
    7U,	// PseudoVLSSEG2E16_V_M4_MASK
    7U,	// PseudoVLSSEG2E16_V_M4_TU
    7U,	// PseudoVLSSEG2E16_V_MF2
    7U,	// PseudoVLSSEG2E16_V_MF2_MASK
    7U,	// PseudoVLSSEG2E16_V_MF2_TU
    7U,	// PseudoVLSSEG2E16_V_MF4
    7U,	// PseudoVLSSEG2E16_V_MF4_MASK
    7U,	// PseudoVLSSEG2E16_V_MF4_TU
    7U,	// PseudoVLSSEG2E32_V_M1
    7U,	// PseudoVLSSEG2E32_V_M1_MASK
    7U,	// PseudoVLSSEG2E32_V_M1_TU
    7U,	// PseudoVLSSEG2E32_V_M2
    7U,	// PseudoVLSSEG2E32_V_M2_MASK
    7U,	// PseudoVLSSEG2E32_V_M2_TU
    7U,	// PseudoVLSSEG2E32_V_M4
    7U,	// PseudoVLSSEG2E32_V_M4_MASK
    7U,	// PseudoVLSSEG2E32_V_M4_TU
    7U,	// PseudoVLSSEG2E32_V_MF2
    7U,	// PseudoVLSSEG2E32_V_MF2_MASK
    7U,	// PseudoVLSSEG2E32_V_MF2_TU
    7U,	// PseudoVLSSEG2E64_V_M1
    7U,	// PseudoVLSSEG2E64_V_M1_MASK
    7U,	// PseudoVLSSEG2E64_V_M1_TU
    7U,	// PseudoVLSSEG2E64_V_M2
    7U,	// PseudoVLSSEG2E64_V_M2_MASK
    7U,	// PseudoVLSSEG2E64_V_M2_TU
    7U,	// PseudoVLSSEG2E64_V_M4
    7U,	// PseudoVLSSEG2E64_V_M4_MASK
    7U,	// PseudoVLSSEG2E64_V_M4_TU
    7U,	// PseudoVLSSEG2E8_V_M1
    7U,	// PseudoVLSSEG2E8_V_M1_MASK
    7U,	// PseudoVLSSEG2E8_V_M1_TU
    7U,	// PseudoVLSSEG2E8_V_M2
    7U,	// PseudoVLSSEG2E8_V_M2_MASK
    7U,	// PseudoVLSSEG2E8_V_M2_TU
    7U,	// PseudoVLSSEG2E8_V_M4
    7U,	// PseudoVLSSEG2E8_V_M4_MASK
    7U,	// PseudoVLSSEG2E8_V_M4_TU
    7U,	// PseudoVLSSEG2E8_V_MF2
    7U,	// PseudoVLSSEG2E8_V_MF2_MASK
    7U,	// PseudoVLSSEG2E8_V_MF2_TU
    7U,	// PseudoVLSSEG2E8_V_MF4
    7U,	// PseudoVLSSEG2E8_V_MF4_MASK
    7U,	// PseudoVLSSEG2E8_V_MF4_TU
    7U,	// PseudoVLSSEG2E8_V_MF8
    7U,	// PseudoVLSSEG2E8_V_MF8_MASK
    7U,	// PseudoVLSSEG2E8_V_MF8_TU
    7U,	// PseudoVLSSEG3E16_V_M1
    7U,	// PseudoVLSSEG3E16_V_M1_MASK
    7U,	// PseudoVLSSEG3E16_V_M1_TU
    7U,	// PseudoVLSSEG3E16_V_M2
    7U,	// PseudoVLSSEG3E16_V_M2_MASK
    7U,	// PseudoVLSSEG3E16_V_M2_TU
    7U,	// PseudoVLSSEG3E16_V_MF2
    7U,	// PseudoVLSSEG3E16_V_MF2_MASK
    7U,	// PseudoVLSSEG3E16_V_MF2_TU
    7U,	// PseudoVLSSEG3E16_V_MF4
    7U,	// PseudoVLSSEG3E16_V_MF4_MASK
    7U,	// PseudoVLSSEG3E16_V_MF4_TU
    7U,	// PseudoVLSSEG3E32_V_M1
    7U,	// PseudoVLSSEG3E32_V_M1_MASK
    7U,	// PseudoVLSSEG3E32_V_M1_TU
    7U,	// PseudoVLSSEG3E32_V_M2
    7U,	// PseudoVLSSEG3E32_V_M2_MASK
    7U,	// PseudoVLSSEG3E32_V_M2_TU
    7U,	// PseudoVLSSEG3E32_V_MF2
    7U,	// PseudoVLSSEG3E32_V_MF2_MASK
    7U,	// PseudoVLSSEG3E32_V_MF2_TU
    7U,	// PseudoVLSSEG3E64_V_M1
    7U,	// PseudoVLSSEG3E64_V_M1_MASK
    7U,	// PseudoVLSSEG3E64_V_M1_TU
    7U,	// PseudoVLSSEG3E64_V_M2
    7U,	// PseudoVLSSEG3E64_V_M2_MASK
    7U,	// PseudoVLSSEG3E64_V_M2_TU
    7U,	// PseudoVLSSEG3E8_V_M1
    7U,	// PseudoVLSSEG3E8_V_M1_MASK
    7U,	// PseudoVLSSEG3E8_V_M1_TU
    7U,	// PseudoVLSSEG3E8_V_M2
    7U,	// PseudoVLSSEG3E8_V_M2_MASK
    7U,	// PseudoVLSSEG3E8_V_M2_TU
    7U,	// PseudoVLSSEG3E8_V_MF2
    7U,	// PseudoVLSSEG3E8_V_MF2_MASK
    7U,	// PseudoVLSSEG3E8_V_MF2_TU
    7U,	// PseudoVLSSEG3E8_V_MF4
    7U,	// PseudoVLSSEG3E8_V_MF4_MASK
    7U,	// PseudoVLSSEG3E8_V_MF4_TU
    7U,	// PseudoVLSSEG3E8_V_MF8
    7U,	// PseudoVLSSEG3E8_V_MF8_MASK
    7U,	// PseudoVLSSEG3E8_V_MF8_TU
    7U,	// PseudoVLSSEG4E16_V_M1
    7U,	// PseudoVLSSEG4E16_V_M1_MASK
    7U,	// PseudoVLSSEG4E16_V_M1_TU
    7U,	// PseudoVLSSEG4E16_V_M2
    7U,	// PseudoVLSSEG4E16_V_M2_MASK
    7U,	// PseudoVLSSEG4E16_V_M2_TU
    7U,	// PseudoVLSSEG4E16_V_MF2
    7U,	// PseudoVLSSEG4E16_V_MF2_MASK
    7U,	// PseudoVLSSEG4E16_V_MF2_TU
    7U,	// PseudoVLSSEG4E16_V_MF4
    7U,	// PseudoVLSSEG4E16_V_MF4_MASK
    7U,	// PseudoVLSSEG4E16_V_MF4_TU
    7U,	// PseudoVLSSEG4E32_V_M1
    7U,	// PseudoVLSSEG4E32_V_M1_MASK
    7U,	// PseudoVLSSEG4E32_V_M1_TU
    7U,	// PseudoVLSSEG4E32_V_M2
    7U,	// PseudoVLSSEG4E32_V_M2_MASK
    7U,	// PseudoVLSSEG4E32_V_M2_TU
    7U,	// PseudoVLSSEG4E32_V_MF2
    7U,	// PseudoVLSSEG4E32_V_MF2_MASK
    7U,	// PseudoVLSSEG4E32_V_MF2_TU
    7U,	// PseudoVLSSEG4E64_V_M1
    7U,	// PseudoVLSSEG4E64_V_M1_MASK
    7U,	// PseudoVLSSEG4E64_V_M1_TU
    7U,	// PseudoVLSSEG4E64_V_M2
    7U,	// PseudoVLSSEG4E64_V_M2_MASK
    7U,	// PseudoVLSSEG4E64_V_M2_TU
    7U,	// PseudoVLSSEG4E8_V_M1
    7U,	// PseudoVLSSEG4E8_V_M1_MASK
    7U,	// PseudoVLSSEG4E8_V_M1_TU
    7U,	// PseudoVLSSEG4E8_V_M2
    7U,	// PseudoVLSSEG4E8_V_M2_MASK
    7U,	// PseudoVLSSEG4E8_V_M2_TU
    7U,	// PseudoVLSSEG4E8_V_MF2
    7U,	// PseudoVLSSEG4E8_V_MF2_MASK
    7U,	// PseudoVLSSEG4E8_V_MF2_TU
    7U,	// PseudoVLSSEG4E8_V_MF4
    7U,	// PseudoVLSSEG4E8_V_MF4_MASK
    7U,	// PseudoVLSSEG4E8_V_MF4_TU
    7U,	// PseudoVLSSEG4E8_V_MF8
    7U,	// PseudoVLSSEG4E8_V_MF8_MASK
    7U,	// PseudoVLSSEG4E8_V_MF8_TU
    7U,	// PseudoVLSSEG5E16_V_M1
    7U,	// PseudoVLSSEG5E16_V_M1_MASK
    7U,	// PseudoVLSSEG5E16_V_M1_TU
    7U,	// PseudoVLSSEG5E16_V_MF2
    7U,	// PseudoVLSSEG5E16_V_MF2_MASK
    7U,	// PseudoVLSSEG5E16_V_MF2_TU
    7U,	// PseudoVLSSEG5E16_V_MF4
    7U,	// PseudoVLSSEG5E16_V_MF4_MASK
    7U,	// PseudoVLSSEG5E16_V_MF4_TU
    7U,	// PseudoVLSSEG5E32_V_M1
    7U,	// PseudoVLSSEG5E32_V_M1_MASK
    7U,	// PseudoVLSSEG5E32_V_M1_TU
    7U,	// PseudoVLSSEG5E32_V_MF2
    7U,	// PseudoVLSSEG5E32_V_MF2_MASK
    7U,	// PseudoVLSSEG5E32_V_MF2_TU
    7U,	// PseudoVLSSEG5E64_V_M1
    7U,	// PseudoVLSSEG5E64_V_M1_MASK
    7U,	// PseudoVLSSEG5E64_V_M1_TU
    7U,	// PseudoVLSSEG5E8_V_M1
    7U,	// PseudoVLSSEG5E8_V_M1_MASK
    7U,	// PseudoVLSSEG5E8_V_M1_TU
    7U,	// PseudoVLSSEG5E8_V_MF2
    7U,	// PseudoVLSSEG5E8_V_MF2_MASK
    7U,	// PseudoVLSSEG5E8_V_MF2_TU
    7U,	// PseudoVLSSEG5E8_V_MF4
    7U,	// PseudoVLSSEG5E8_V_MF4_MASK
    7U,	// PseudoVLSSEG5E8_V_MF4_TU
    7U,	// PseudoVLSSEG5E8_V_MF8
    7U,	// PseudoVLSSEG5E8_V_MF8_MASK
    7U,	// PseudoVLSSEG5E8_V_MF8_TU
    7U,	// PseudoVLSSEG6E16_V_M1
    7U,	// PseudoVLSSEG6E16_V_M1_MASK
    7U,	// PseudoVLSSEG6E16_V_M1_TU
    7U,	// PseudoVLSSEG6E16_V_MF2
    7U,	// PseudoVLSSEG6E16_V_MF2_MASK
    7U,	// PseudoVLSSEG6E16_V_MF2_TU
    7U,	// PseudoVLSSEG6E16_V_MF4
    7U,	// PseudoVLSSEG6E16_V_MF4_MASK
    7U,	// PseudoVLSSEG6E16_V_MF4_TU
    7U,	// PseudoVLSSEG6E32_V_M1
    7U,	// PseudoVLSSEG6E32_V_M1_MASK
    7U,	// PseudoVLSSEG6E32_V_M1_TU
    7U,	// PseudoVLSSEG6E32_V_MF2
    7U,	// PseudoVLSSEG6E32_V_MF2_MASK
    7U,	// PseudoVLSSEG6E32_V_MF2_TU
    7U,	// PseudoVLSSEG6E64_V_M1
    7U,	// PseudoVLSSEG6E64_V_M1_MASK
    7U,	// PseudoVLSSEG6E64_V_M1_TU
    7U,	// PseudoVLSSEG6E8_V_M1
    7U,	// PseudoVLSSEG6E8_V_M1_MASK
    7U,	// PseudoVLSSEG6E8_V_M1_TU
    7U,	// PseudoVLSSEG6E8_V_MF2
    7U,	// PseudoVLSSEG6E8_V_MF2_MASK
    7U,	// PseudoVLSSEG6E8_V_MF2_TU
    7U,	// PseudoVLSSEG6E8_V_MF4
    7U,	// PseudoVLSSEG6E8_V_MF4_MASK
    7U,	// PseudoVLSSEG6E8_V_MF4_TU
    7U,	// PseudoVLSSEG6E8_V_MF8
    7U,	// PseudoVLSSEG6E8_V_MF8_MASK
    7U,	// PseudoVLSSEG6E8_V_MF8_TU
    7U,	// PseudoVLSSEG7E16_V_M1
    7U,	// PseudoVLSSEG7E16_V_M1_MASK
    7U,	// PseudoVLSSEG7E16_V_M1_TU
    7U,	// PseudoVLSSEG7E16_V_MF2
    7U,	// PseudoVLSSEG7E16_V_MF2_MASK
    7U,	// PseudoVLSSEG7E16_V_MF2_TU
    7U,	// PseudoVLSSEG7E16_V_MF4
    7U,	// PseudoVLSSEG7E16_V_MF4_MASK
    7U,	// PseudoVLSSEG7E16_V_MF4_TU
    7U,	// PseudoVLSSEG7E32_V_M1
    7U,	// PseudoVLSSEG7E32_V_M1_MASK
    7U,	// PseudoVLSSEG7E32_V_M1_TU
    7U,	// PseudoVLSSEG7E32_V_MF2
    7U,	// PseudoVLSSEG7E32_V_MF2_MASK
    7U,	// PseudoVLSSEG7E32_V_MF2_TU
    7U,	// PseudoVLSSEG7E64_V_M1
    7U,	// PseudoVLSSEG7E64_V_M1_MASK
    7U,	// PseudoVLSSEG7E64_V_M1_TU
    7U,	// PseudoVLSSEG7E8_V_M1
    7U,	// PseudoVLSSEG7E8_V_M1_MASK
    7U,	// PseudoVLSSEG7E8_V_M1_TU
    7U,	// PseudoVLSSEG7E8_V_MF2
    7U,	// PseudoVLSSEG7E8_V_MF2_MASK
    7U,	// PseudoVLSSEG7E8_V_MF2_TU
    7U,	// PseudoVLSSEG7E8_V_MF4
    7U,	// PseudoVLSSEG7E8_V_MF4_MASK
    7U,	// PseudoVLSSEG7E8_V_MF4_TU
    7U,	// PseudoVLSSEG7E8_V_MF8
    7U,	// PseudoVLSSEG7E8_V_MF8_MASK
    7U,	// PseudoVLSSEG7E8_V_MF8_TU
    7U,	// PseudoVLSSEG8E16_V_M1
    7U,	// PseudoVLSSEG8E16_V_M1_MASK
    7U,	// PseudoVLSSEG8E16_V_M1_TU
    7U,	// PseudoVLSSEG8E16_V_MF2
    7U,	// PseudoVLSSEG8E16_V_MF2_MASK
    7U,	// PseudoVLSSEG8E16_V_MF2_TU
    7U,	// PseudoVLSSEG8E16_V_MF4
    7U,	// PseudoVLSSEG8E16_V_MF4_MASK
    7U,	// PseudoVLSSEG8E16_V_MF4_TU
    7U,	// PseudoVLSSEG8E32_V_M1
    7U,	// PseudoVLSSEG8E32_V_M1_MASK
    7U,	// PseudoVLSSEG8E32_V_M1_TU
    7U,	// PseudoVLSSEG8E32_V_MF2
    7U,	// PseudoVLSSEG8E32_V_MF2_MASK
    7U,	// PseudoVLSSEG8E32_V_MF2_TU
    7U,	// PseudoVLSSEG8E64_V_M1
    7U,	// PseudoVLSSEG8E64_V_M1_MASK
    7U,	// PseudoVLSSEG8E64_V_M1_TU
    7U,	// PseudoVLSSEG8E8_V_M1
    7U,	// PseudoVLSSEG8E8_V_M1_MASK
    7U,	// PseudoVLSSEG8E8_V_M1_TU
    7U,	// PseudoVLSSEG8E8_V_MF2
    7U,	// PseudoVLSSEG8E8_V_MF2_MASK
    7U,	// PseudoVLSSEG8E8_V_MF2_TU
    7U,	// PseudoVLSSEG8E8_V_MF4
    7U,	// PseudoVLSSEG8E8_V_MF4_MASK
    7U,	// PseudoVLSSEG8E8_V_MF4_TU
    7U,	// PseudoVLSSEG8E8_V_MF8
    7U,	// PseudoVLSSEG8E8_V_MF8_MASK
    7U,	// PseudoVLSSEG8E8_V_MF8_TU
    7U,	// PseudoVLUXEI16_V_M1_M1
    7U,	// PseudoVLUXEI16_V_M1_M1_MASK
    7U,	// PseudoVLUXEI16_V_M1_M1_TU
    7U,	// PseudoVLUXEI16_V_M1_M2
    7U,	// PseudoVLUXEI16_V_M1_M2_MASK
    7U,	// PseudoVLUXEI16_V_M1_M2_TU
    7U,	// PseudoVLUXEI16_V_M1_M4
    7U,	// PseudoVLUXEI16_V_M1_M4_MASK
    7U,	// PseudoVLUXEI16_V_M1_M4_TU
    7U,	// PseudoVLUXEI16_V_M1_MF2
    7U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXEI16_V_M1_MF2_TU
    7U,	// PseudoVLUXEI16_V_M2_M1
    7U,	// PseudoVLUXEI16_V_M2_M1_MASK
    7U,	// PseudoVLUXEI16_V_M2_M1_TU
    7U,	// PseudoVLUXEI16_V_M2_M2
    7U,	// PseudoVLUXEI16_V_M2_M2_MASK
    7U,	// PseudoVLUXEI16_V_M2_M2_TU
    7U,	// PseudoVLUXEI16_V_M2_M4
    7U,	// PseudoVLUXEI16_V_M2_M4_MASK
    7U,	// PseudoVLUXEI16_V_M2_M4_TU
    7U,	// PseudoVLUXEI16_V_M2_M8
    7U,	// PseudoVLUXEI16_V_M2_M8_MASK
    7U,	// PseudoVLUXEI16_V_M2_M8_TU
    7U,	// PseudoVLUXEI16_V_M4_M2
    7U,	// PseudoVLUXEI16_V_M4_M2_MASK
    7U,	// PseudoVLUXEI16_V_M4_M2_TU
    7U,	// PseudoVLUXEI16_V_M4_M4
    7U,	// PseudoVLUXEI16_V_M4_M4_MASK
    7U,	// PseudoVLUXEI16_V_M4_M4_TU
    7U,	// PseudoVLUXEI16_V_M4_M8
    7U,	// PseudoVLUXEI16_V_M4_M8_MASK
    7U,	// PseudoVLUXEI16_V_M4_M8_TU
    7U,	// PseudoVLUXEI16_V_M8_M4
    7U,	// PseudoVLUXEI16_V_M8_M4_MASK
    7U,	// PseudoVLUXEI16_V_M8_M4_TU
    7U,	// PseudoVLUXEI16_V_M8_M8
    7U,	// PseudoVLUXEI16_V_M8_M8_MASK
    7U,	// PseudoVLUXEI16_V_M8_M8_TU
    7U,	// PseudoVLUXEI16_V_MF2_M1
    7U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXEI16_V_MF2_M1_TU
    7U,	// PseudoVLUXEI16_V_MF2_M2
    7U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    7U,	// PseudoVLUXEI16_V_MF2_M2_TU
    7U,	// PseudoVLUXEI16_V_MF2_MF2
    7U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXEI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXEI16_V_MF2_MF4
    7U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXEI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXEI16_V_MF4_M1
    7U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXEI16_V_MF4_M1_TU
    7U,	// PseudoVLUXEI16_V_MF4_MF2
    7U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXEI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXEI16_V_MF4_MF4
    7U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXEI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXEI16_V_MF4_MF8
    7U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXEI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXEI32_V_M1_M1
    7U,	// PseudoVLUXEI32_V_M1_M1_MASK
    7U,	// PseudoVLUXEI32_V_M1_M1_TU
    7U,	// PseudoVLUXEI32_V_M1_M2
    7U,	// PseudoVLUXEI32_V_M1_M2_MASK
    7U,	// PseudoVLUXEI32_V_M1_M2_TU
    7U,	// PseudoVLUXEI32_V_M1_MF2
    7U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXEI32_V_M1_MF2_TU
    7U,	// PseudoVLUXEI32_V_M1_MF4
    7U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXEI32_V_M1_MF4_TU
    7U,	// PseudoVLUXEI32_V_M2_M1
    7U,	// PseudoVLUXEI32_V_M2_M1_MASK
    7U,	// PseudoVLUXEI32_V_M2_M1_TU
    7U,	// PseudoVLUXEI32_V_M2_M2
    7U,	// PseudoVLUXEI32_V_M2_M2_MASK
    7U,	// PseudoVLUXEI32_V_M2_M2_TU
    7U,	// PseudoVLUXEI32_V_M2_M4
    7U,	// PseudoVLUXEI32_V_M2_M4_MASK
    7U,	// PseudoVLUXEI32_V_M2_M4_TU
    7U,	// PseudoVLUXEI32_V_M2_MF2
    7U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXEI32_V_M2_MF2_TU
    7U,	// PseudoVLUXEI32_V_M4_M1
    7U,	// PseudoVLUXEI32_V_M4_M1_MASK
    7U,	// PseudoVLUXEI32_V_M4_M1_TU
    7U,	// PseudoVLUXEI32_V_M4_M2
    7U,	// PseudoVLUXEI32_V_M4_M2_MASK
    7U,	// PseudoVLUXEI32_V_M4_M2_TU
    7U,	// PseudoVLUXEI32_V_M4_M4
    7U,	// PseudoVLUXEI32_V_M4_M4_MASK
    7U,	// PseudoVLUXEI32_V_M4_M4_TU
    7U,	// PseudoVLUXEI32_V_M4_M8
    7U,	// PseudoVLUXEI32_V_M4_M8_MASK
    7U,	// PseudoVLUXEI32_V_M4_M8_TU
    7U,	// PseudoVLUXEI32_V_M8_M2
    7U,	// PseudoVLUXEI32_V_M8_M2_MASK
    7U,	// PseudoVLUXEI32_V_M8_M2_TU
    7U,	// PseudoVLUXEI32_V_M8_M4
    7U,	// PseudoVLUXEI32_V_M8_M4_MASK
    7U,	// PseudoVLUXEI32_V_M8_M4_TU
    7U,	// PseudoVLUXEI32_V_M8_M8
    7U,	// PseudoVLUXEI32_V_M8_M8_MASK
    7U,	// PseudoVLUXEI32_V_M8_M8_TU
    7U,	// PseudoVLUXEI32_V_MF2_M1
    7U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXEI32_V_MF2_M1_TU
    7U,	// PseudoVLUXEI32_V_MF2_MF2
    7U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXEI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXEI32_V_MF2_MF4
    7U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXEI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXEI32_V_MF2_MF8
    7U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXEI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXEI64_V_M1_M1
    7U,	// PseudoVLUXEI64_V_M1_M1_MASK
    7U,	// PseudoVLUXEI64_V_M1_M1_TU
    7U,	// PseudoVLUXEI64_V_M1_MF2
    7U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXEI64_V_M1_MF2_TU
    7U,	// PseudoVLUXEI64_V_M1_MF4
    7U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXEI64_V_M1_MF4_TU
    7U,	// PseudoVLUXEI64_V_M1_MF8
    7U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXEI64_V_M1_MF8_TU
    7U,	// PseudoVLUXEI64_V_M2_M1
    7U,	// PseudoVLUXEI64_V_M2_M1_MASK
    7U,	// PseudoVLUXEI64_V_M2_M1_TU
    7U,	// PseudoVLUXEI64_V_M2_M2
    7U,	// PseudoVLUXEI64_V_M2_M2_MASK
    7U,	// PseudoVLUXEI64_V_M2_M2_TU
    7U,	// PseudoVLUXEI64_V_M2_MF2
    7U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXEI64_V_M2_MF2_TU
    7U,	// PseudoVLUXEI64_V_M2_MF4
    7U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXEI64_V_M2_MF4_TU
    7U,	// PseudoVLUXEI64_V_M4_M1
    7U,	// PseudoVLUXEI64_V_M4_M1_MASK
    7U,	// PseudoVLUXEI64_V_M4_M1_TU
    7U,	// PseudoVLUXEI64_V_M4_M2
    7U,	// PseudoVLUXEI64_V_M4_M2_MASK
    7U,	// PseudoVLUXEI64_V_M4_M2_TU
    7U,	// PseudoVLUXEI64_V_M4_M4
    7U,	// PseudoVLUXEI64_V_M4_M4_MASK
    7U,	// PseudoVLUXEI64_V_M4_M4_TU
    7U,	// PseudoVLUXEI64_V_M4_MF2
    7U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXEI64_V_M4_MF2_TU
    7U,	// PseudoVLUXEI64_V_M8_M1
    7U,	// PseudoVLUXEI64_V_M8_M1_MASK
    7U,	// PseudoVLUXEI64_V_M8_M1_TU
    7U,	// PseudoVLUXEI64_V_M8_M2
    7U,	// PseudoVLUXEI64_V_M8_M2_MASK
    7U,	// PseudoVLUXEI64_V_M8_M2_TU
    7U,	// PseudoVLUXEI64_V_M8_M4
    7U,	// PseudoVLUXEI64_V_M8_M4_MASK
    7U,	// PseudoVLUXEI64_V_M8_M4_TU
    7U,	// PseudoVLUXEI64_V_M8_M8
    7U,	// PseudoVLUXEI64_V_M8_M8_MASK
    7U,	// PseudoVLUXEI64_V_M8_M8_TU
    7U,	// PseudoVLUXEI8_V_M1_M1
    7U,	// PseudoVLUXEI8_V_M1_M1_MASK
    7U,	// PseudoVLUXEI8_V_M1_M1_TU
    7U,	// PseudoVLUXEI8_V_M1_M2
    7U,	// PseudoVLUXEI8_V_M1_M2_MASK
    7U,	// PseudoVLUXEI8_V_M1_M2_TU
    7U,	// PseudoVLUXEI8_V_M1_M4
    7U,	// PseudoVLUXEI8_V_M1_M4_MASK
    7U,	// PseudoVLUXEI8_V_M1_M4_TU
    7U,	// PseudoVLUXEI8_V_M1_M8
    7U,	// PseudoVLUXEI8_V_M1_M8_MASK
    7U,	// PseudoVLUXEI8_V_M1_M8_TU
    7U,	// PseudoVLUXEI8_V_M2_M2
    7U,	// PseudoVLUXEI8_V_M2_M2_MASK
    7U,	// PseudoVLUXEI8_V_M2_M2_TU
    7U,	// PseudoVLUXEI8_V_M2_M4
    7U,	// PseudoVLUXEI8_V_M2_M4_MASK
    7U,	// PseudoVLUXEI8_V_M2_M4_TU
    7U,	// PseudoVLUXEI8_V_M2_M8
    7U,	// PseudoVLUXEI8_V_M2_M8_MASK
    7U,	// PseudoVLUXEI8_V_M2_M8_TU
    7U,	// PseudoVLUXEI8_V_M4_M4
    7U,	// PseudoVLUXEI8_V_M4_M4_MASK
    7U,	// PseudoVLUXEI8_V_M4_M4_TU
    7U,	// PseudoVLUXEI8_V_M4_M8
    7U,	// PseudoVLUXEI8_V_M4_M8_MASK
    7U,	// PseudoVLUXEI8_V_M4_M8_TU
    7U,	// PseudoVLUXEI8_V_M8_M8
    7U,	// PseudoVLUXEI8_V_M8_M8_MASK
    7U,	// PseudoVLUXEI8_V_M8_M8_TU
    7U,	// PseudoVLUXEI8_V_MF2_M1
    7U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXEI8_V_MF2_M1_TU
    7U,	// PseudoVLUXEI8_V_MF2_M2
    7U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    7U,	// PseudoVLUXEI8_V_MF2_M2_TU
    7U,	// PseudoVLUXEI8_V_MF2_M4
    7U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    7U,	// PseudoVLUXEI8_V_MF2_M4_TU
    7U,	// PseudoVLUXEI8_V_MF2_MF2
    7U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXEI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXEI8_V_MF4_M1
    7U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXEI8_V_MF4_M1_TU
    7U,	// PseudoVLUXEI8_V_MF4_M2
    7U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    7U,	// PseudoVLUXEI8_V_MF4_M2_TU
    7U,	// PseudoVLUXEI8_V_MF4_MF2
    7U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXEI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXEI8_V_MF4_MF4
    7U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXEI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXEI8_V_MF8_M1
    7U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXEI8_V_MF8_M1_TU
    7U,	// PseudoVLUXEI8_V_MF8_MF2
    7U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXEI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXEI8_V_MF8_MF4
    7U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXEI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXEI8_V_MF8_MF8
    7U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXEI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG2EI16_V_M1_M1
    7U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG2EI16_V_M1_M2
    7U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M1_M2_TU
    7U,	// PseudoVLUXSEG2EI16_V_M1_M4
    7U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M1_M4_TU
    7U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG2EI16_V_M2_M1
    7U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG2EI16_V_M2_M2
    7U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M2_M2_TU
    7U,	// PseudoVLUXSEG2EI16_V_M2_M4
    7U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M2_M4_TU
    7U,	// PseudoVLUXSEG2EI16_V_M4_M2
    7U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M4_M2_TU
    7U,	// PseudoVLUXSEG2EI16_V_M4_M4
    7U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M4_M4_TU
    7U,	// PseudoVLUXSEG2EI16_V_M8_M4
    7U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_M8_M4_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG2EI32_V_M1_M1
    7U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG2EI32_V_M1_M2
    7U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M1_M2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG2EI32_V_M2_M1
    7U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG2EI32_V_M2_M2
    7U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M2_M2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M2_M4
    7U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M2_M4_TU
    7U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M4_M1
    7U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG2EI32_V_M4_M2
    7U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M4_M2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M4_M4
    7U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M4_M4_TU
    7U,	// PseudoVLUXSEG2EI32_V_M8_M2
    7U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M8_M2_TU
    7U,	// PseudoVLUXSEG2EI32_V_M8_M4
    7U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    7U,	// PseudoVLUXSEG2EI32_V_M8_M4_TU
    7U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG2EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG2EI64_V_M1_M1
    7U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG2EI64_V_M2_M1
    7U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG2EI64_V_M2_M2
    7U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M2_M2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG2EI64_V_M4_M1
    7U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG2EI64_V_M4_M2
    7U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M4_M2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M4_M4
    7U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M4_M4_TU
    7U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M8_M1
    7U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG2EI64_V_M8_M2
    7U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M8_M2_TU
    7U,	// PseudoVLUXSEG2EI64_V_M8_M4
    7U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    7U,	// PseudoVLUXSEG2EI64_V_M8_M4_TU
    7U,	// PseudoVLUXSEG2EI8_V_M1_M1
    7U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG2EI8_V_M1_M2
    7U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M1_M2_TU
    7U,	// PseudoVLUXSEG2EI8_V_M1_M4
    7U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M1_M4_TU
    7U,	// PseudoVLUXSEG2EI8_V_M2_M2
    7U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M2_M2_TU
    7U,	// PseudoVLUXSEG2EI8_V_M2_M4
    7U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M2_M4_TU
    7U,	// PseudoVLUXSEG2EI8_V_M4_M4
    7U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_M4_M4_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF2_M4_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF4_M2_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG3EI16_V_M1_M1
    7U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG3EI16_V_M1_M2
    7U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M1_M2_TU
    7U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG3EI16_V_M2_M1
    7U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG3EI16_V_M2_M2
    7U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M2_M2_TU
    7U,	// PseudoVLUXSEG3EI16_V_M4_M2
    7U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_M4_M2_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG3EI32_V_M1_M1
    7U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG3EI32_V_M1_M2
    7U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M1_M2_TU
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG3EI32_V_M2_M1
    7U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG3EI32_V_M2_M2
    7U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M2_M2_TU
    7U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG3EI32_V_M4_M1
    7U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG3EI32_V_M4_M2
    7U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M4_M2_TU
    7U,	// PseudoVLUXSEG3EI32_V_M8_M2
    7U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_M8_M2_TU
    7U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG3EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG3EI64_V_M1_M1
    7U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG3EI64_V_M2_M1
    7U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG3EI64_V_M2_M2
    7U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M2_M2_TU
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG3EI64_V_M4_M1
    7U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG3EI64_V_M4_M2
    7U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M4_M2_TU
    7U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG3EI64_V_M8_M1
    7U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG3EI64_V_M8_M2
    7U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG3EI64_V_M8_M2_TU
    7U,	// PseudoVLUXSEG3EI8_V_M1_M1
    7U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG3EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG3EI8_V_M1_M2
    7U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_M1_M2_TU
    7U,	// PseudoVLUXSEG3EI8_V_M2_M2
    7U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_M2_M2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF4_M2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG4EI16_V_M1_M1
    7U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG4EI16_V_M1_M2
    7U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M1_M2_TU
    7U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG4EI16_V_M2_M1
    7U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG4EI16_V_M2_M2
    7U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M2_M2_TU
    7U,	// PseudoVLUXSEG4EI16_V_M4_M2
    7U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_M4_M2_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG4EI32_V_M1_M1
    7U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG4EI32_V_M1_M2
    7U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M1_M2_TU
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG4EI32_V_M2_M1
    7U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG4EI32_V_M2_M2
    7U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M2_M2_TU
    7U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG4EI32_V_M4_M1
    7U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG4EI32_V_M4_M2
    7U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M4_M2_TU
    7U,	// PseudoVLUXSEG4EI32_V_M8_M2
    7U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_M8_M2_TU
    7U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG4EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG4EI64_V_M1_M1
    7U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG4EI64_V_M2_M1
    7U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG4EI64_V_M2_M2
    7U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M2_M2_TU
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG4EI64_V_M4_M1
    7U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG4EI64_V_M4_M2
    7U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M4_M2_TU
    7U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG4EI64_V_M8_M1
    7U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG4EI64_V_M8_M2
    7U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    7U,	// PseudoVLUXSEG4EI64_V_M8_M2_TU
    7U,	// PseudoVLUXSEG4EI8_V_M1_M1
    7U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG4EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG4EI8_V_M1_M2
    7U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_M1_M2_TU
    7U,	// PseudoVLUXSEG4EI8_V_M2_M2
    7U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_M2_M2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF2_M2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF4_M2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG5EI16_V_M1_M1
    7U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG5EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG5EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG5EI16_V_M2_M1
    7U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG5EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG5EI32_V_M1_M1
    7U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG5EI32_V_M2_M1
    7U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG5EI32_V_M4_M1
    7U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG5EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG5EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG5EI64_V_M1_M1
    7U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG5EI64_V_M2_M1
    7U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG5EI64_V_M4_M1
    7U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG5EI64_V_M8_M1
    7U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG5EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG5EI8_V_M1_M1
    7U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG5EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG6EI16_V_M1_M1
    7U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG6EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG6EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG6EI16_V_M2_M1
    7U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG6EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG6EI32_V_M1_M1
    7U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG6EI32_V_M2_M1
    7U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG6EI32_V_M4_M1
    7U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG6EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG6EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG6EI64_V_M1_M1
    7U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG6EI64_V_M2_M1
    7U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG6EI64_V_M4_M1
    7U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG6EI64_V_M8_M1
    7U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG6EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG6EI8_V_M1_M1
    7U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG6EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG7EI16_V_M1_M1
    7U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG7EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG7EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG7EI16_V_M2_M1
    7U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG7EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG7EI32_V_M1_M1
    7U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG7EI32_V_M2_M1
    7U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG7EI32_V_M4_M1
    7U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG7EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG7EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG7EI64_V_M1_M1
    7U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG7EI64_V_M2_M1
    7U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG7EI64_V_M4_M1
    7U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG7EI64_V_M8_M1
    7U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG7EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG7EI8_V_M1_M1
    7U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG7EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_TU
    7U,	// PseudoVLUXSEG8EI16_V_M1_M1
    7U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG8EI16_V_M1_M1_TU
    7U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    7U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG8EI16_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG8EI16_V_M2_M1
    7U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG8EI16_V_M2_M1_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    7U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    7U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    7U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_TU
    7U,	// PseudoVLUXSEG8EI32_V_M1_M1
    7U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M1_M1_TU
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG8EI32_V_M2_M1
    7U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M2_M1_TU
    7U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    7U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG8EI32_V_M4_M1
    7U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG8EI32_V_M4_M1_TU
    7U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    7U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG8EI32_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_TU
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    7U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_TU
    7U,	// PseudoVLUXSEG8EI64_V_M1_M1
    7U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M1_M1_TU
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF2_TU
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF4_TU
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M1_MF8_TU
    7U,	// PseudoVLUXSEG8EI64_V_M2_M1
    7U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M2_M1_TU
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF2_TU
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M2_MF4_TU
    7U,	// PseudoVLUXSEG8EI64_V_M4_M1
    7U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M4_M1_TU
    7U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    7U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M4_MF2_TU
    7U,	// PseudoVLUXSEG8EI64_V_M8_M1
    7U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    7U,	// PseudoVLUXSEG8EI64_V_M8_M1_TU
    7U,	// PseudoVLUXSEG8EI8_V_M1_M1
    7U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    7U,	// PseudoVLUXSEG8EI8_V_M1_M1_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    7U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF2_M1_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    7U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    7U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF4_M1_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    7U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF8_M1_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_TU
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    7U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_TU
    7U,	// PseudoVMACC_VV_M1
    7U,	// PseudoVMACC_VV_M1_MASK
    7U,	// PseudoVMACC_VV_M2
    7U,	// PseudoVMACC_VV_M2_MASK
    7U,	// PseudoVMACC_VV_M4
    7U,	// PseudoVMACC_VV_M4_MASK
    7U,	// PseudoVMACC_VV_M8
    7U,	// PseudoVMACC_VV_M8_MASK
    7U,	// PseudoVMACC_VV_MF2
    7U,	// PseudoVMACC_VV_MF2_MASK
    7U,	// PseudoVMACC_VV_MF4
    7U,	// PseudoVMACC_VV_MF4_MASK
    7U,	// PseudoVMACC_VV_MF8
    7U,	// PseudoVMACC_VV_MF8_MASK
    7U,	// PseudoVMACC_VX_M1
    7U,	// PseudoVMACC_VX_M1_MASK
    7U,	// PseudoVMACC_VX_M2
    7U,	// PseudoVMACC_VX_M2_MASK
    7U,	// PseudoVMACC_VX_M4
    7U,	// PseudoVMACC_VX_M4_MASK
    7U,	// PseudoVMACC_VX_M8
    7U,	// PseudoVMACC_VX_M8_MASK
    7U,	// PseudoVMACC_VX_MF2
    7U,	// PseudoVMACC_VX_MF2_MASK
    7U,	// PseudoVMACC_VX_MF4
    7U,	// PseudoVMACC_VX_MF4_MASK
    7U,	// PseudoVMACC_VX_MF8
    7U,	// PseudoVMACC_VX_MF8_MASK
    7U,	// PseudoVMADC_VIM_M1
    7U,	// PseudoVMADC_VIM_M2
    7U,	// PseudoVMADC_VIM_M4
    7U,	// PseudoVMADC_VIM_M8
    7U,	// PseudoVMADC_VIM_MF2
    7U,	// PseudoVMADC_VIM_MF4
    7U,	// PseudoVMADC_VIM_MF8
    7U,	// PseudoVMADC_VI_M1
    7U,	// PseudoVMADC_VI_M2
    7U,	// PseudoVMADC_VI_M4
    7U,	// PseudoVMADC_VI_M8
    7U,	// PseudoVMADC_VI_MF2
    7U,	// PseudoVMADC_VI_MF4
    7U,	// PseudoVMADC_VI_MF8
    7U,	// PseudoVMADC_VVM_M1
    7U,	// PseudoVMADC_VVM_M2
    7U,	// PseudoVMADC_VVM_M4
    7U,	// PseudoVMADC_VVM_M8
    7U,	// PseudoVMADC_VVM_MF2
    7U,	// PseudoVMADC_VVM_MF4
    7U,	// PseudoVMADC_VVM_MF8
    7U,	// PseudoVMADC_VV_M1
    7U,	// PseudoVMADC_VV_M2
    7U,	// PseudoVMADC_VV_M4
    7U,	// PseudoVMADC_VV_M8
    7U,	// PseudoVMADC_VV_MF2
    7U,	// PseudoVMADC_VV_MF4
    7U,	// PseudoVMADC_VV_MF8
    7U,	// PseudoVMADC_VXM_M1
    7U,	// PseudoVMADC_VXM_M2
    7U,	// PseudoVMADC_VXM_M4
    7U,	// PseudoVMADC_VXM_M8
    7U,	// PseudoVMADC_VXM_MF2
    7U,	// PseudoVMADC_VXM_MF4
    7U,	// PseudoVMADC_VXM_MF8
    7U,	// PseudoVMADC_VX_M1
    7U,	// PseudoVMADC_VX_M2
    7U,	// PseudoVMADC_VX_M4
    7U,	// PseudoVMADC_VX_M8
    7U,	// PseudoVMADC_VX_MF2
    7U,	// PseudoVMADC_VX_MF4
    7U,	// PseudoVMADC_VX_MF8
    7U,	// PseudoVMADD_VV_M1
    7U,	// PseudoVMADD_VV_M1_MASK
    7U,	// PseudoVMADD_VV_M2
    7U,	// PseudoVMADD_VV_M2_MASK
    7U,	// PseudoVMADD_VV_M4
    7U,	// PseudoVMADD_VV_M4_MASK
    7U,	// PseudoVMADD_VV_M8
    7U,	// PseudoVMADD_VV_M8_MASK
    7U,	// PseudoVMADD_VV_MF2
    7U,	// PseudoVMADD_VV_MF2_MASK
    7U,	// PseudoVMADD_VV_MF4
    7U,	// PseudoVMADD_VV_MF4_MASK
    7U,	// PseudoVMADD_VV_MF8
    7U,	// PseudoVMADD_VV_MF8_MASK
    7U,	// PseudoVMADD_VX_M1
    7U,	// PseudoVMADD_VX_M1_MASK
    7U,	// PseudoVMADD_VX_M2
    7U,	// PseudoVMADD_VX_M2_MASK
    7U,	// PseudoVMADD_VX_M4
    7U,	// PseudoVMADD_VX_M4_MASK
    7U,	// PseudoVMADD_VX_M8
    7U,	// PseudoVMADD_VX_M8_MASK
    7U,	// PseudoVMADD_VX_MF2
    7U,	// PseudoVMADD_VX_MF2_MASK
    7U,	// PseudoVMADD_VX_MF4
    7U,	// PseudoVMADD_VX_MF4_MASK
    7U,	// PseudoVMADD_VX_MF8
    7U,	// PseudoVMADD_VX_MF8_MASK
    7U,	// PseudoVMANDN_MM_M1
    7U,	// PseudoVMANDN_MM_M2
    7U,	// PseudoVMANDN_MM_M4
    7U,	// PseudoVMANDN_MM_M8
    7U,	// PseudoVMANDN_MM_MF2
    7U,	// PseudoVMANDN_MM_MF4
    7U,	// PseudoVMANDN_MM_MF8
    7U,	// PseudoVMAND_MM_M1
    7U,	// PseudoVMAND_MM_M2
    7U,	// PseudoVMAND_MM_M4
    7U,	// PseudoVMAND_MM_M8
    7U,	// PseudoVMAND_MM_MF2
    7U,	// PseudoVMAND_MM_MF4
    7U,	// PseudoVMAND_MM_MF8
    7U,	// PseudoVMAXU_VV_M1
    7U,	// PseudoVMAXU_VV_M1_MASK
    7U,	// PseudoVMAXU_VV_M1_TU
    7U,	// PseudoVMAXU_VV_M2
    7U,	// PseudoVMAXU_VV_M2_MASK
    7U,	// PseudoVMAXU_VV_M2_TU
    7U,	// PseudoVMAXU_VV_M4
    7U,	// PseudoVMAXU_VV_M4_MASK
    7U,	// PseudoVMAXU_VV_M4_TU
    7U,	// PseudoVMAXU_VV_M8
    7U,	// PseudoVMAXU_VV_M8_MASK
    7U,	// PseudoVMAXU_VV_M8_TU
    7U,	// PseudoVMAXU_VV_MF2
    7U,	// PseudoVMAXU_VV_MF2_MASK
    7U,	// PseudoVMAXU_VV_MF2_TU
    7U,	// PseudoVMAXU_VV_MF4
    7U,	// PseudoVMAXU_VV_MF4_MASK
    7U,	// PseudoVMAXU_VV_MF4_TU
    7U,	// PseudoVMAXU_VV_MF8
    7U,	// PseudoVMAXU_VV_MF8_MASK
    7U,	// PseudoVMAXU_VV_MF8_TU
    7U,	// PseudoVMAXU_VX_M1
    7U,	// PseudoVMAXU_VX_M1_MASK
    7U,	// PseudoVMAXU_VX_M1_TU
    7U,	// PseudoVMAXU_VX_M2
    7U,	// PseudoVMAXU_VX_M2_MASK
    7U,	// PseudoVMAXU_VX_M2_TU
    7U,	// PseudoVMAXU_VX_M4
    7U,	// PseudoVMAXU_VX_M4_MASK
    7U,	// PseudoVMAXU_VX_M4_TU
    7U,	// PseudoVMAXU_VX_M8
    7U,	// PseudoVMAXU_VX_M8_MASK
    7U,	// PseudoVMAXU_VX_M8_TU
    7U,	// PseudoVMAXU_VX_MF2
    7U,	// PseudoVMAXU_VX_MF2_MASK
    7U,	// PseudoVMAXU_VX_MF2_TU
    7U,	// PseudoVMAXU_VX_MF4
    7U,	// PseudoVMAXU_VX_MF4_MASK
    7U,	// PseudoVMAXU_VX_MF4_TU
    7U,	// PseudoVMAXU_VX_MF8
    7U,	// PseudoVMAXU_VX_MF8_MASK
    7U,	// PseudoVMAXU_VX_MF8_TU
    7U,	// PseudoVMAX_VV_M1
    7U,	// PseudoVMAX_VV_M1_MASK
    7U,	// PseudoVMAX_VV_M1_TU
    7U,	// PseudoVMAX_VV_M2
    7U,	// PseudoVMAX_VV_M2_MASK
    7U,	// PseudoVMAX_VV_M2_TU
    7U,	// PseudoVMAX_VV_M4
    7U,	// PseudoVMAX_VV_M4_MASK
    7U,	// PseudoVMAX_VV_M4_TU
    7U,	// PseudoVMAX_VV_M8
    7U,	// PseudoVMAX_VV_M8_MASK
    7U,	// PseudoVMAX_VV_M8_TU
    7U,	// PseudoVMAX_VV_MF2
    7U,	// PseudoVMAX_VV_MF2_MASK
    7U,	// PseudoVMAX_VV_MF2_TU
    7U,	// PseudoVMAX_VV_MF4
    7U,	// PseudoVMAX_VV_MF4_MASK
    7U,	// PseudoVMAX_VV_MF4_TU
    7U,	// PseudoVMAX_VV_MF8
    7U,	// PseudoVMAX_VV_MF8_MASK
    7U,	// PseudoVMAX_VV_MF8_TU
    7U,	// PseudoVMAX_VX_M1
    7U,	// PseudoVMAX_VX_M1_MASK
    7U,	// PseudoVMAX_VX_M1_TU
    7U,	// PseudoVMAX_VX_M2
    7U,	// PseudoVMAX_VX_M2_MASK
    7U,	// PseudoVMAX_VX_M2_TU
    7U,	// PseudoVMAX_VX_M4
    7U,	// PseudoVMAX_VX_M4_MASK
    7U,	// PseudoVMAX_VX_M4_TU
    7U,	// PseudoVMAX_VX_M8
    7U,	// PseudoVMAX_VX_M8_MASK
    7U,	// PseudoVMAX_VX_M8_TU
    7U,	// PseudoVMAX_VX_MF2
    7U,	// PseudoVMAX_VX_MF2_MASK
    7U,	// PseudoVMAX_VX_MF2_TU
    7U,	// PseudoVMAX_VX_MF4
    7U,	// PseudoVMAX_VX_MF4_MASK
    7U,	// PseudoVMAX_VX_MF4_TU
    7U,	// PseudoVMAX_VX_MF8
    7U,	// PseudoVMAX_VX_MF8_MASK
    7U,	// PseudoVMAX_VX_MF8_TU
    7U,	// PseudoVMCLR_M_B1
    7U,	// PseudoVMCLR_M_B16
    7U,	// PseudoVMCLR_M_B2
    7U,	// PseudoVMCLR_M_B32
    7U,	// PseudoVMCLR_M_B4
    7U,	// PseudoVMCLR_M_B64
    7U,	// PseudoVMCLR_M_B8
    7U,	// PseudoVMERGE_VIM_M1
    7U,	// PseudoVMERGE_VIM_M1_TU
    7U,	// PseudoVMERGE_VIM_M2
    7U,	// PseudoVMERGE_VIM_M2_TU
    7U,	// PseudoVMERGE_VIM_M4
    7U,	// PseudoVMERGE_VIM_M4_TU
    7U,	// PseudoVMERGE_VIM_M8
    7U,	// PseudoVMERGE_VIM_M8_TU
    7U,	// PseudoVMERGE_VIM_MF2
    7U,	// PseudoVMERGE_VIM_MF2_TU
    7U,	// PseudoVMERGE_VIM_MF4
    7U,	// PseudoVMERGE_VIM_MF4_TU
    7U,	// PseudoVMERGE_VIM_MF8
    7U,	// PseudoVMERGE_VIM_MF8_TU
    7U,	// PseudoVMERGE_VVM_M1
    7U,	// PseudoVMERGE_VVM_M1_TU
    7U,	// PseudoVMERGE_VVM_M2
    7U,	// PseudoVMERGE_VVM_M2_TU
    7U,	// PseudoVMERGE_VVM_M4
    7U,	// PseudoVMERGE_VVM_M4_TU
    7U,	// PseudoVMERGE_VVM_M8
    7U,	// PseudoVMERGE_VVM_M8_TU
    7U,	// PseudoVMERGE_VVM_MF2
    7U,	// PseudoVMERGE_VVM_MF2_TU
    7U,	// PseudoVMERGE_VVM_MF4
    7U,	// PseudoVMERGE_VVM_MF4_TU
    7U,	// PseudoVMERGE_VVM_MF8
    7U,	// PseudoVMERGE_VVM_MF8_TU
    7U,	// PseudoVMERGE_VXM_M1
    7U,	// PseudoVMERGE_VXM_M1_TU
    7U,	// PseudoVMERGE_VXM_M2
    7U,	// PseudoVMERGE_VXM_M2_TU
    7U,	// PseudoVMERGE_VXM_M4
    7U,	// PseudoVMERGE_VXM_M4_TU
    7U,	// PseudoVMERGE_VXM_M8
    7U,	// PseudoVMERGE_VXM_M8_TU
    7U,	// PseudoVMERGE_VXM_MF2
    7U,	// PseudoVMERGE_VXM_MF2_TU
    7U,	// PseudoVMERGE_VXM_MF4
    7U,	// PseudoVMERGE_VXM_MF4_TU
    7U,	// PseudoVMERGE_VXM_MF8
    7U,	// PseudoVMERGE_VXM_MF8_TU
    7U,	// PseudoVMFEQ_VF16_M1
    7U,	// PseudoVMFEQ_VF16_M1_MASK
    7U,	// PseudoVMFEQ_VF16_M2
    7U,	// PseudoVMFEQ_VF16_M2_MASK
    7U,	// PseudoVMFEQ_VF16_M4
    7U,	// PseudoVMFEQ_VF16_M4_MASK
    7U,	// PseudoVMFEQ_VF16_M8
    7U,	// PseudoVMFEQ_VF16_M8_MASK
    7U,	// PseudoVMFEQ_VF16_MF2
    7U,	// PseudoVMFEQ_VF16_MF2_MASK
    7U,	// PseudoVMFEQ_VF16_MF4
    7U,	// PseudoVMFEQ_VF16_MF4_MASK
    7U,	// PseudoVMFEQ_VF32_M1
    7U,	// PseudoVMFEQ_VF32_M1_MASK
    7U,	// PseudoVMFEQ_VF32_M2
    7U,	// PseudoVMFEQ_VF32_M2_MASK
    7U,	// PseudoVMFEQ_VF32_M4
    7U,	// PseudoVMFEQ_VF32_M4_MASK
    7U,	// PseudoVMFEQ_VF32_M8
    7U,	// PseudoVMFEQ_VF32_M8_MASK
    7U,	// PseudoVMFEQ_VF32_MF2
    7U,	// PseudoVMFEQ_VF32_MF2_MASK
    7U,	// PseudoVMFEQ_VF64_M1
    7U,	// PseudoVMFEQ_VF64_M1_MASK
    7U,	// PseudoVMFEQ_VF64_M2
    7U,	// PseudoVMFEQ_VF64_M2_MASK
    7U,	// PseudoVMFEQ_VF64_M4
    7U,	// PseudoVMFEQ_VF64_M4_MASK
    7U,	// PseudoVMFEQ_VF64_M8
    7U,	// PseudoVMFEQ_VF64_M8_MASK
    7U,	// PseudoVMFEQ_VV_M1
    7U,	// PseudoVMFEQ_VV_M1_MASK
    7U,	// PseudoVMFEQ_VV_M2
    7U,	// PseudoVMFEQ_VV_M2_MASK
    7U,	// PseudoVMFEQ_VV_M4
    7U,	// PseudoVMFEQ_VV_M4_MASK
    7U,	// PseudoVMFEQ_VV_M8
    7U,	// PseudoVMFEQ_VV_M8_MASK
    7U,	// PseudoVMFEQ_VV_MF2
    7U,	// PseudoVMFEQ_VV_MF2_MASK
    7U,	// PseudoVMFEQ_VV_MF4
    7U,	// PseudoVMFEQ_VV_MF4_MASK
    7U,	// PseudoVMFGE_VF16_M1
    7U,	// PseudoVMFGE_VF16_M1_MASK
    7U,	// PseudoVMFGE_VF16_M2
    7U,	// PseudoVMFGE_VF16_M2_MASK
    7U,	// PseudoVMFGE_VF16_M4
    7U,	// PseudoVMFGE_VF16_M4_MASK
    7U,	// PseudoVMFGE_VF16_M8
    7U,	// PseudoVMFGE_VF16_M8_MASK
    7U,	// PseudoVMFGE_VF16_MF2
    7U,	// PseudoVMFGE_VF16_MF2_MASK
    7U,	// PseudoVMFGE_VF16_MF4
    7U,	// PseudoVMFGE_VF16_MF4_MASK
    7U,	// PseudoVMFGE_VF32_M1
    7U,	// PseudoVMFGE_VF32_M1_MASK
    7U,	// PseudoVMFGE_VF32_M2
    7U,	// PseudoVMFGE_VF32_M2_MASK
    7U,	// PseudoVMFGE_VF32_M4
    7U,	// PseudoVMFGE_VF32_M4_MASK
    7U,	// PseudoVMFGE_VF32_M8
    7U,	// PseudoVMFGE_VF32_M8_MASK
    7U,	// PseudoVMFGE_VF32_MF2
    7U,	// PseudoVMFGE_VF32_MF2_MASK
    7U,	// PseudoVMFGE_VF64_M1
    7U,	// PseudoVMFGE_VF64_M1_MASK
    7U,	// PseudoVMFGE_VF64_M2
    7U,	// PseudoVMFGE_VF64_M2_MASK
    7U,	// PseudoVMFGE_VF64_M4
    7U,	// PseudoVMFGE_VF64_M4_MASK
    7U,	// PseudoVMFGE_VF64_M8
    7U,	// PseudoVMFGE_VF64_M8_MASK
    7U,	// PseudoVMFGT_VF16_M1
    7U,	// PseudoVMFGT_VF16_M1_MASK
    7U,	// PseudoVMFGT_VF16_M2
    7U,	// PseudoVMFGT_VF16_M2_MASK
    7U,	// PseudoVMFGT_VF16_M4
    7U,	// PseudoVMFGT_VF16_M4_MASK
    7U,	// PseudoVMFGT_VF16_M8
    7U,	// PseudoVMFGT_VF16_M8_MASK
    7U,	// PseudoVMFGT_VF16_MF2
    7U,	// PseudoVMFGT_VF16_MF2_MASK
    7U,	// PseudoVMFGT_VF16_MF4
    7U,	// PseudoVMFGT_VF16_MF4_MASK
    7U,	// PseudoVMFGT_VF32_M1
    7U,	// PseudoVMFGT_VF32_M1_MASK
    7U,	// PseudoVMFGT_VF32_M2
    7U,	// PseudoVMFGT_VF32_M2_MASK
    7U,	// PseudoVMFGT_VF32_M4
    7U,	// PseudoVMFGT_VF32_M4_MASK
    7U,	// PseudoVMFGT_VF32_M8
    7U,	// PseudoVMFGT_VF32_M8_MASK
    7U,	// PseudoVMFGT_VF32_MF2
    7U,	// PseudoVMFGT_VF32_MF2_MASK
    7U,	// PseudoVMFGT_VF64_M1
    7U,	// PseudoVMFGT_VF64_M1_MASK
    7U,	// PseudoVMFGT_VF64_M2
    7U,	// PseudoVMFGT_VF64_M2_MASK
    7U,	// PseudoVMFGT_VF64_M4
    7U,	// PseudoVMFGT_VF64_M4_MASK
    7U,	// PseudoVMFGT_VF64_M8
    7U,	// PseudoVMFGT_VF64_M8_MASK
    7U,	// PseudoVMFLE_VF16_M1
    7U,	// PseudoVMFLE_VF16_M1_MASK
    7U,	// PseudoVMFLE_VF16_M2
    7U,	// PseudoVMFLE_VF16_M2_MASK
    7U,	// PseudoVMFLE_VF16_M4
    7U,	// PseudoVMFLE_VF16_M4_MASK
    7U,	// PseudoVMFLE_VF16_M8
    7U,	// PseudoVMFLE_VF16_M8_MASK
    7U,	// PseudoVMFLE_VF16_MF2
    7U,	// PseudoVMFLE_VF16_MF2_MASK
    7U,	// PseudoVMFLE_VF16_MF4
    7U,	// PseudoVMFLE_VF16_MF4_MASK
    7U,	// PseudoVMFLE_VF32_M1
    7U,	// PseudoVMFLE_VF32_M1_MASK
    7U,	// PseudoVMFLE_VF32_M2
    7U,	// PseudoVMFLE_VF32_M2_MASK
    7U,	// PseudoVMFLE_VF32_M4
    7U,	// PseudoVMFLE_VF32_M4_MASK
    7U,	// PseudoVMFLE_VF32_M8
    7U,	// PseudoVMFLE_VF32_M8_MASK
    7U,	// PseudoVMFLE_VF32_MF2
    7U,	// PseudoVMFLE_VF32_MF2_MASK
    7U,	// PseudoVMFLE_VF64_M1
    7U,	// PseudoVMFLE_VF64_M1_MASK
    7U,	// PseudoVMFLE_VF64_M2
    7U,	// PseudoVMFLE_VF64_M2_MASK
    7U,	// PseudoVMFLE_VF64_M4
    7U,	// PseudoVMFLE_VF64_M4_MASK
    7U,	// PseudoVMFLE_VF64_M8
    7U,	// PseudoVMFLE_VF64_M8_MASK
    7U,	// PseudoVMFLE_VV_M1
    7U,	// PseudoVMFLE_VV_M1_MASK
    7U,	// PseudoVMFLE_VV_M2
    7U,	// PseudoVMFLE_VV_M2_MASK
    7U,	// PseudoVMFLE_VV_M4
    7U,	// PseudoVMFLE_VV_M4_MASK
    7U,	// PseudoVMFLE_VV_M8
    7U,	// PseudoVMFLE_VV_M8_MASK
    7U,	// PseudoVMFLE_VV_MF2
    7U,	// PseudoVMFLE_VV_MF2_MASK
    7U,	// PseudoVMFLE_VV_MF4
    7U,	// PseudoVMFLE_VV_MF4_MASK
    7U,	// PseudoVMFLT_VF16_M1
    7U,	// PseudoVMFLT_VF16_M1_MASK
    7U,	// PseudoVMFLT_VF16_M2
    7U,	// PseudoVMFLT_VF16_M2_MASK
    7U,	// PseudoVMFLT_VF16_M4
    7U,	// PseudoVMFLT_VF16_M4_MASK
    7U,	// PseudoVMFLT_VF16_M8
    7U,	// PseudoVMFLT_VF16_M8_MASK
    7U,	// PseudoVMFLT_VF16_MF2
    7U,	// PseudoVMFLT_VF16_MF2_MASK
    7U,	// PseudoVMFLT_VF16_MF4
    7U,	// PseudoVMFLT_VF16_MF4_MASK
    7U,	// PseudoVMFLT_VF32_M1
    7U,	// PseudoVMFLT_VF32_M1_MASK
    7U,	// PseudoVMFLT_VF32_M2
    7U,	// PseudoVMFLT_VF32_M2_MASK
    7U,	// PseudoVMFLT_VF32_M4
    7U,	// PseudoVMFLT_VF32_M4_MASK
    7U,	// PseudoVMFLT_VF32_M8
    7U,	// PseudoVMFLT_VF32_M8_MASK
    7U,	// PseudoVMFLT_VF32_MF2
    7U,	// PseudoVMFLT_VF32_MF2_MASK
    7U,	// PseudoVMFLT_VF64_M1
    7U,	// PseudoVMFLT_VF64_M1_MASK
    7U,	// PseudoVMFLT_VF64_M2
    7U,	// PseudoVMFLT_VF64_M2_MASK
    7U,	// PseudoVMFLT_VF64_M4
    7U,	// PseudoVMFLT_VF64_M4_MASK
    7U,	// PseudoVMFLT_VF64_M8
    7U,	// PseudoVMFLT_VF64_M8_MASK
    7U,	// PseudoVMFLT_VV_M1
    7U,	// PseudoVMFLT_VV_M1_MASK
    7U,	// PseudoVMFLT_VV_M2
    7U,	// PseudoVMFLT_VV_M2_MASK
    7U,	// PseudoVMFLT_VV_M4
    7U,	// PseudoVMFLT_VV_M4_MASK
    7U,	// PseudoVMFLT_VV_M8
    7U,	// PseudoVMFLT_VV_M8_MASK
    7U,	// PseudoVMFLT_VV_MF2
    7U,	// PseudoVMFLT_VV_MF2_MASK
    7U,	// PseudoVMFLT_VV_MF4
    7U,	// PseudoVMFLT_VV_MF4_MASK
    7U,	// PseudoVMFNE_VF16_M1
    7U,	// PseudoVMFNE_VF16_M1_MASK
    7U,	// PseudoVMFNE_VF16_M2
    7U,	// PseudoVMFNE_VF16_M2_MASK
    7U,	// PseudoVMFNE_VF16_M4
    7U,	// PseudoVMFNE_VF16_M4_MASK
    7U,	// PseudoVMFNE_VF16_M8
    7U,	// PseudoVMFNE_VF16_M8_MASK
    7U,	// PseudoVMFNE_VF16_MF2
    7U,	// PseudoVMFNE_VF16_MF2_MASK
    7U,	// PseudoVMFNE_VF16_MF4
    7U,	// PseudoVMFNE_VF16_MF4_MASK
    7U,	// PseudoVMFNE_VF32_M1
    7U,	// PseudoVMFNE_VF32_M1_MASK
    7U,	// PseudoVMFNE_VF32_M2
    7U,	// PseudoVMFNE_VF32_M2_MASK
    7U,	// PseudoVMFNE_VF32_M4
    7U,	// PseudoVMFNE_VF32_M4_MASK
    7U,	// PseudoVMFNE_VF32_M8
    7U,	// PseudoVMFNE_VF32_M8_MASK
    7U,	// PseudoVMFNE_VF32_MF2
    7U,	// PseudoVMFNE_VF32_MF2_MASK
    7U,	// PseudoVMFNE_VF64_M1
    7U,	// PseudoVMFNE_VF64_M1_MASK
    7U,	// PseudoVMFNE_VF64_M2
    7U,	// PseudoVMFNE_VF64_M2_MASK
    7U,	// PseudoVMFNE_VF64_M4
    7U,	// PseudoVMFNE_VF64_M4_MASK
    7U,	// PseudoVMFNE_VF64_M8
    7U,	// PseudoVMFNE_VF64_M8_MASK
    7U,	// PseudoVMFNE_VV_M1
    7U,	// PseudoVMFNE_VV_M1_MASK
    7U,	// PseudoVMFNE_VV_M2
    7U,	// PseudoVMFNE_VV_M2_MASK
    7U,	// PseudoVMFNE_VV_M4
    7U,	// PseudoVMFNE_VV_M4_MASK
    7U,	// PseudoVMFNE_VV_M8
    7U,	// PseudoVMFNE_VV_M8_MASK
    7U,	// PseudoVMFNE_VV_MF2
    7U,	// PseudoVMFNE_VV_MF2_MASK
    7U,	// PseudoVMFNE_VV_MF4
    7U,	// PseudoVMFNE_VV_MF4_MASK
    7U,	// PseudoVMINU_VV_M1
    7U,	// PseudoVMINU_VV_M1_MASK
    7U,	// PseudoVMINU_VV_M1_TU
    7U,	// PseudoVMINU_VV_M2
    7U,	// PseudoVMINU_VV_M2_MASK
    7U,	// PseudoVMINU_VV_M2_TU
    7U,	// PseudoVMINU_VV_M4
    7U,	// PseudoVMINU_VV_M4_MASK
    7U,	// PseudoVMINU_VV_M4_TU
    7U,	// PseudoVMINU_VV_M8
    7U,	// PseudoVMINU_VV_M8_MASK
    7U,	// PseudoVMINU_VV_M8_TU
    7U,	// PseudoVMINU_VV_MF2
    7U,	// PseudoVMINU_VV_MF2_MASK
    7U,	// PseudoVMINU_VV_MF2_TU
    7U,	// PseudoVMINU_VV_MF4
    7U,	// PseudoVMINU_VV_MF4_MASK
    7U,	// PseudoVMINU_VV_MF4_TU
    7U,	// PseudoVMINU_VV_MF8
    7U,	// PseudoVMINU_VV_MF8_MASK
    7U,	// PseudoVMINU_VV_MF8_TU
    7U,	// PseudoVMINU_VX_M1
    7U,	// PseudoVMINU_VX_M1_MASK
    7U,	// PseudoVMINU_VX_M1_TU
    7U,	// PseudoVMINU_VX_M2
    7U,	// PseudoVMINU_VX_M2_MASK
    7U,	// PseudoVMINU_VX_M2_TU
    7U,	// PseudoVMINU_VX_M4
    7U,	// PseudoVMINU_VX_M4_MASK
    7U,	// PseudoVMINU_VX_M4_TU
    7U,	// PseudoVMINU_VX_M8
    7U,	// PseudoVMINU_VX_M8_MASK
    7U,	// PseudoVMINU_VX_M8_TU
    7U,	// PseudoVMINU_VX_MF2
    7U,	// PseudoVMINU_VX_MF2_MASK
    7U,	// PseudoVMINU_VX_MF2_TU
    7U,	// PseudoVMINU_VX_MF4
    7U,	// PseudoVMINU_VX_MF4_MASK
    7U,	// PseudoVMINU_VX_MF4_TU
    7U,	// PseudoVMINU_VX_MF8
    7U,	// PseudoVMINU_VX_MF8_MASK
    7U,	// PseudoVMINU_VX_MF8_TU
    7U,	// PseudoVMIN_VV_M1
    7U,	// PseudoVMIN_VV_M1_MASK
    7U,	// PseudoVMIN_VV_M1_TU
    7U,	// PseudoVMIN_VV_M2
    7U,	// PseudoVMIN_VV_M2_MASK
    7U,	// PseudoVMIN_VV_M2_TU
    7U,	// PseudoVMIN_VV_M4
    7U,	// PseudoVMIN_VV_M4_MASK
    7U,	// PseudoVMIN_VV_M4_TU
    7U,	// PseudoVMIN_VV_M8
    7U,	// PseudoVMIN_VV_M8_MASK
    7U,	// PseudoVMIN_VV_M8_TU
    7U,	// PseudoVMIN_VV_MF2
    7U,	// PseudoVMIN_VV_MF2_MASK
    7U,	// PseudoVMIN_VV_MF2_TU
    7U,	// PseudoVMIN_VV_MF4
    7U,	// PseudoVMIN_VV_MF4_MASK
    7U,	// PseudoVMIN_VV_MF4_TU
    7U,	// PseudoVMIN_VV_MF8
    7U,	// PseudoVMIN_VV_MF8_MASK
    7U,	// PseudoVMIN_VV_MF8_TU
    7U,	// PseudoVMIN_VX_M1
    7U,	// PseudoVMIN_VX_M1_MASK
    7U,	// PseudoVMIN_VX_M1_TU
    7U,	// PseudoVMIN_VX_M2
    7U,	// PseudoVMIN_VX_M2_MASK
    7U,	// PseudoVMIN_VX_M2_TU
    7U,	// PseudoVMIN_VX_M4
    7U,	// PseudoVMIN_VX_M4_MASK
    7U,	// PseudoVMIN_VX_M4_TU
    7U,	// PseudoVMIN_VX_M8
    7U,	// PseudoVMIN_VX_M8_MASK
    7U,	// PseudoVMIN_VX_M8_TU
    7U,	// PseudoVMIN_VX_MF2
    7U,	// PseudoVMIN_VX_MF2_MASK
    7U,	// PseudoVMIN_VX_MF2_TU
    7U,	// PseudoVMIN_VX_MF4
    7U,	// PseudoVMIN_VX_MF4_MASK
    7U,	// PseudoVMIN_VX_MF4_TU
    7U,	// PseudoVMIN_VX_MF8
    7U,	// PseudoVMIN_VX_MF8_MASK
    7U,	// PseudoVMIN_VX_MF8_TU
    7U,	// PseudoVMNAND_MM_M1
    7U,	// PseudoVMNAND_MM_M2
    7U,	// PseudoVMNAND_MM_M4
    7U,	// PseudoVMNAND_MM_M8
    7U,	// PseudoVMNAND_MM_MF2
    7U,	// PseudoVMNAND_MM_MF4
    7U,	// PseudoVMNAND_MM_MF8
    7U,	// PseudoVMNOR_MM_M1
    7U,	// PseudoVMNOR_MM_M2
    7U,	// PseudoVMNOR_MM_M4
    7U,	// PseudoVMNOR_MM_M8
    7U,	// PseudoVMNOR_MM_MF2
    7U,	// PseudoVMNOR_MM_MF4
    7U,	// PseudoVMNOR_MM_MF8
    7U,	// PseudoVMORN_MM_M1
    7U,	// PseudoVMORN_MM_M2
    7U,	// PseudoVMORN_MM_M4
    7U,	// PseudoVMORN_MM_M8
    7U,	// PseudoVMORN_MM_MF2
    7U,	// PseudoVMORN_MM_MF4
    7U,	// PseudoVMORN_MM_MF8
    7U,	// PseudoVMOR_MM_M1
    7U,	// PseudoVMOR_MM_M2
    7U,	// PseudoVMOR_MM_M4
    7U,	// PseudoVMOR_MM_M8
    7U,	// PseudoVMOR_MM_MF2
    7U,	// PseudoVMOR_MM_MF4
    7U,	// PseudoVMOR_MM_MF8
    7U,	// PseudoVMSBC_VVM_M1
    7U,	// PseudoVMSBC_VVM_M2
    7U,	// PseudoVMSBC_VVM_M4
    7U,	// PseudoVMSBC_VVM_M8
    7U,	// PseudoVMSBC_VVM_MF2
    7U,	// PseudoVMSBC_VVM_MF4
    7U,	// PseudoVMSBC_VVM_MF8
    7U,	// PseudoVMSBC_VV_M1
    7U,	// PseudoVMSBC_VV_M2
    7U,	// PseudoVMSBC_VV_M4
    7U,	// PseudoVMSBC_VV_M8
    7U,	// PseudoVMSBC_VV_MF2
    7U,	// PseudoVMSBC_VV_MF4
    7U,	// PseudoVMSBC_VV_MF8
    7U,	// PseudoVMSBC_VXM_M1
    7U,	// PseudoVMSBC_VXM_M2
    7U,	// PseudoVMSBC_VXM_M4
    7U,	// PseudoVMSBC_VXM_M8
    7U,	// PseudoVMSBC_VXM_MF2
    7U,	// PseudoVMSBC_VXM_MF4
    7U,	// PseudoVMSBC_VXM_MF8
    7U,	// PseudoVMSBC_VX_M1
    7U,	// PseudoVMSBC_VX_M2
    7U,	// PseudoVMSBC_VX_M4
    7U,	// PseudoVMSBC_VX_M8
    7U,	// PseudoVMSBC_VX_MF2
    7U,	// PseudoVMSBC_VX_MF4
    7U,	// PseudoVMSBC_VX_MF8
    7U,	// PseudoVMSBF_M_B1
    7U,	// PseudoVMSBF_M_B16
    7U,	// PseudoVMSBF_M_B16_MASK
    7U,	// PseudoVMSBF_M_B1_MASK
    7U,	// PseudoVMSBF_M_B2
    7U,	// PseudoVMSBF_M_B2_MASK
    7U,	// PseudoVMSBF_M_B32
    7U,	// PseudoVMSBF_M_B32_MASK
    7U,	// PseudoVMSBF_M_B4
    7U,	// PseudoVMSBF_M_B4_MASK
    7U,	// PseudoVMSBF_M_B64
    7U,	// PseudoVMSBF_M_B64_MASK
    7U,	// PseudoVMSBF_M_B8
    7U,	// PseudoVMSBF_M_B8_MASK
    7U,	// PseudoVMSEQ_VI_M1
    7U,	// PseudoVMSEQ_VI_M1_MASK
    7U,	// PseudoVMSEQ_VI_M2
    7U,	// PseudoVMSEQ_VI_M2_MASK
    7U,	// PseudoVMSEQ_VI_M4
    7U,	// PseudoVMSEQ_VI_M4_MASK
    7U,	// PseudoVMSEQ_VI_M8
    7U,	// PseudoVMSEQ_VI_M8_MASK
    7U,	// PseudoVMSEQ_VI_MF2
    7U,	// PseudoVMSEQ_VI_MF2_MASK
    7U,	// PseudoVMSEQ_VI_MF4
    7U,	// PseudoVMSEQ_VI_MF4_MASK
    7U,	// PseudoVMSEQ_VI_MF8
    7U,	// PseudoVMSEQ_VI_MF8_MASK
    7U,	// PseudoVMSEQ_VV_M1
    7U,	// PseudoVMSEQ_VV_M1_MASK
    7U,	// PseudoVMSEQ_VV_M2
    7U,	// PseudoVMSEQ_VV_M2_MASK
    7U,	// PseudoVMSEQ_VV_M4
    7U,	// PseudoVMSEQ_VV_M4_MASK
    7U,	// PseudoVMSEQ_VV_M8
    7U,	// PseudoVMSEQ_VV_M8_MASK
    7U,	// PseudoVMSEQ_VV_MF2
    7U,	// PseudoVMSEQ_VV_MF2_MASK
    7U,	// PseudoVMSEQ_VV_MF4
    7U,	// PseudoVMSEQ_VV_MF4_MASK
    7U,	// PseudoVMSEQ_VV_MF8
    7U,	// PseudoVMSEQ_VV_MF8_MASK
    7U,	// PseudoVMSEQ_VX_M1
    7U,	// PseudoVMSEQ_VX_M1_MASK
    7U,	// PseudoVMSEQ_VX_M2
    7U,	// PseudoVMSEQ_VX_M2_MASK
    7U,	// PseudoVMSEQ_VX_M4
    7U,	// PseudoVMSEQ_VX_M4_MASK
    7U,	// PseudoVMSEQ_VX_M8
    7U,	// PseudoVMSEQ_VX_M8_MASK
    7U,	// PseudoVMSEQ_VX_MF2
    7U,	// PseudoVMSEQ_VX_MF2_MASK
    7U,	// PseudoVMSEQ_VX_MF4
    7U,	// PseudoVMSEQ_VX_MF4_MASK
    7U,	// PseudoVMSEQ_VX_MF8
    7U,	// PseudoVMSEQ_VX_MF8_MASK
    7U,	// PseudoVMSET_M_B1
    7U,	// PseudoVMSET_M_B16
    7U,	// PseudoVMSET_M_B2
    7U,	// PseudoVMSET_M_B32
    7U,	// PseudoVMSET_M_B4
    7U,	// PseudoVMSET_M_B64
    7U,	// PseudoVMSET_M_B8
    1073761033U,	// PseudoVMSGEU_VI
    536899859U,	// PseudoVMSGEU_VX
    1073770771U,	// PseudoVMSGEU_VX_M
    1745907987U,	// PseudoVMSGEU_VX_M_T
    1073760876U,	// PseudoVMSGE_VI
    536899506U,	// PseudoVMSGE_VX
    1073770418U,	// PseudoVMSGE_VX_M
    1745907634U,	// PseudoVMSGE_VX_M_T
    7U,	// PseudoVMSGTU_VI_M1
    7U,	// PseudoVMSGTU_VI_M1_MASK
    7U,	// PseudoVMSGTU_VI_M2
    7U,	// PseudoVMSGTU_VI_M2_MASK
    7U,	// PseudoVMSGTU_VI_M4
    7U,	// PseudoVMSGTU_VI_M4_MASK
    7U,	// PseudoVMSGTU_VI_M8
    7U,	// PseudoVMSGTU_VI_M8_MASK
    7U,	// PseudoVMSGTU_VI_MF2
    7U,	// PseudoVMSGTU_VI_MF2_MASK
    7U,	// PseudoVMSGTU_VI_MF4
    7U,	// PseudoVMSGTU_VI_MF4_MASK
    7U,	// PseudoVMSGTU_VI_MF8
    7U,	// PseudoVMSGTU_VI_MF8_MASK
    7U,	// PseudoVMSGTU_VX_M1
    7U,	// PseudoVMSGTU_VX_M1_MASK
    7U,	// PseudoVMSGTU_VX_M2
    7U,	// PseudoVMSGTU_VX_M2_MASK
    7U,	// PseudoVMSGTU_VX_M4
    7U,	// PseudoVMSGTU_VX_M4_MASK
    7U,	// PseudoVMSGTU_VX_M8
    7U,	// PseudoVMSGTU_VX_M8_MASK
    7U,	// PseudoVMSGTU_VX_MF2
    7U,	// PseudoVMSGTU_VX_MF2_MASK
    7U,	// PseudoVMSGTU_VX_MF4
    7U,	// PseudoVMSGTU_VX_MF4_MASK
    7U,	// PseudoVMSGTU_VX_MF8
    7U,	// PseudoVMSGTU_VX_MF8_MASK
    7U,	// PseudoVMSGT_VI_M1
    7U,	// PseudoVMSGT_VI_M1_MASK
    7U,	// PseudoVMSGT_VI_M2
    7U,	// PseudoVMSGT_VI_M2_MASK
    7U,	// PseudoVMSGT_VI_M4
    7U,	// PseudoVMSGT_VI_M4_MASK
    7U,	// PseudoVMSGT_VI_M8
    7U,	// PseudoVMSGT_VI_M8_MASK
    7U,	// PseudoVMSGT_VI_MF2
    7U,	// PseudoVMSGT_VI_MF2_MASK
    7U,	// PseudoVMSGT_VI_MF4
    7U,	// PseudoVMSGT_VI_MF4_MASK
    7U,	// PseudoVMSGT_VI_MF8
    7U,	// PseudoVMSGT_VI_MF8_MASK
    7U,	// PseudoVMSGT_VX_M1
    7U,	// PseudoVMSGT_VX_M1_MASK
    7U,	// PseudoVMSGT_VX_M2
    7U,	// PseudoVMSGT_VX_M2_MASK
    7U,	// PseudoVMSGT_VX_M4
    7U,	// PseudoVMSGT_VX_M4_MASK
    7U,	// PseudoVMSGT_VX_M8
    7U,	// PseudoVMSGT_VX_M8_MASK
    7U,	// PseudoVMSGT_VX_MF2
    7U,	// PseudoVMSGT_VX_MF2_MASK
    7U,	// PseudoVMSGT_VX_MF4
    7U,	// PseudoVMSGT_VX_MF4_MASK
    7U,	// PseudoVMSGT_VX_MF8
    7U,	// PseudoVMSGT_VX_MF8_MASK
    7U,	// PseudoVMSIF_M_B1
    7U,	// PseudoVMSIF_M_B16
    7U,	// PseudoVMSIF_M_B16_MASK
    7U,	// PseudoVMSIF_M_B1_MASK
    7U,	// PseudoVMSIF_M_B2
    7U,	// PseudoVMSIF_M_B2_MASK
    7U,	// PseudoVMSIF_M_B32
    7U,	// PseudoVMSIF_M_B32_MASK
    7U,	// PseudoVMSIF_M_B4
    7U,	// PseudoVMSIF_M_B4_MASK
    7U,	// PseudoVMSIF_M_B64
    7U,	// PseudoVMSIF_M_B64_MASK
    7U,	// PseudoVMSIF_M_B8
    7U,	// PseudoVMSIF_M_B8_MASK
    7U,	// PseudoVMSLEU_VI_M1
    7U,	// PseudoVMSLEU_VI_M1_MASK
    7U,	// PseudoVMSLEU_VI_M2
    7U,	// PseudoVMSLEU_VI_M2_MASK
    7U,	// PseudoVMSLEU_VI_M4
    7U,	// PseudoVMSLEU_VI_M4_MASK
    7U,	// PseudoVMSLEU_VI_M8
    7U,	// PseudoVMSLEU_VI_M8_MASK
    7U,	// PseudoVMSLEU_VI_MF2
    7U,	// PseudoVMSLEU_VI_MF2_MASK
    7U,	// PseudoVMSLEU_VI_MF4
    7U,	// PseudoVMSLEU_VI_MF4_MASK
    7U,	// PseudoVMSLEU_VI_MF8
    7U,	// PseudoVMSLEU_VI_MF8_MASK
    7U,	// PseudoVMSLEU_VV_M1
    7U,	// PseudoVMSLEU_VV_M1_MASK
    7U,	// PseudoVMSLEU_VV_M2
    7U,	// PseudoVMSLEU_VV_M2_MASK
    7U,	// PseudoVMSLEU_VV_M4
    7U,	// PseudoVMSLEU_VV_M4_MASK
    7U,	// PseudoVMSLEU_VV_M8
    7U,	// PseudoVMSLEU_VV_M8_MASK
    7U,	// PseudoVMSLEU_VV_MF2
    7U,	// PseudoVMSLEU_VV_MF2_MASK
    7U,	// PseudoVMSLEU_VV_MF4
    7U,	// PseudoVMSLEU_VV_MF4_MASK
    7U,	// PseudoVMSLEU_VV_MF8
    7U,	// PseudoVMSLEU_VV_MF8_MASK
    7U,	// PseudoVMSLEU_VX_M1
    7U,	// PseudoVMSLEU_VX_M1_MASK
    7U,	// PseudoVMSLEU_VX_M2
    7U,	// PseudoVMSLEU_VX_M2_MASK
    7U,	// PseudoVMSLEU_VX_M4
    7U,	// PseudoVMSLEU_VX_M4_MASK
    7U,	// PseudoVMSLEU_VX_M8
    7U,	// PseudoVMSLEU_VX_M8_MASK
    7U,	// PseudoVMSLEU_VX_MF2
    7U,	// PseudoVMSLEU_VX_MF2_MASK
    7U,	// PseudoVMSLEU_VX_MF4
    7U,	// PseudoVMSLEU_VX_MF4_MASK
    7U,	// PseudoVMSLEU_VX_MF8
    7U,	// PseudoVMSLEU_VX_MF8_MASK
    7U,	// PseudoVMSLE_VI_M1
    7U,	// PseudoVMSLE_VI_M1_MASK
    7U,	// PseudoVMSLE_VI_M2
    7U,	// PseudoVMSLE_VI_M2_MASK
    7U,	// PseudoVMSLE_VI_M4
    7U,	// PseudoVMSLE_VI_M4_MASK
    7U,	// PseudoVMSLE_VI_M8
    7U,	// PseudoVMSLE_VI_M8_MASK
    7U,	// PseudoVMSLE_VI_MF2
    7U,	// PseudoVMSLE_VI_MF2_MASK
    7U,	// PseudoVMSLE_VI_MF4
    7U,	// PseudoVMSLE_VI_MF4_MASK
    7U,	// PseudoVMSLE_VI_MF8
    7U,	// PseudoVMSLE_VI_MF8_MASK
    7U,	// PseudoVMSLE_VV_M1
    7U,	// PseudoVMSLE_VV_M1_MASK
    7U,	// PseudoVMSLE_VV_M2
    7U,	// PseudoVMSLE_VV_M2_MASK
    7U,	// PseudoVMSLE_VV_M4
    7U,	// PseudoVMSLE_VV_M4_MASK
    7U,	// PseudoVMSLE_VV_M8
    7U,	// PseudoVMSLE_VV_M8_MASK
    7U,	// PseudoVMSLE_VV_MF2
    7U,	// PseudoVMSLE_VV_MF2_MASK
    7U,	// PseudoVMSLE_VV_MF4
    7U,	// PseudoVMSLE_VV_MF4_MASK
    7U,	// PseudoVMSLE_VV_MF8
    7U,	// PseudoVMSLE_VV_MF8_MASK
    7U,	// PseudoVMSLE_VX_M1
    7U,	// PseudoVMSLE_VX_M1_MASK
    7U,	// PseudoVMSLE_VX_M2
    7U,	// PseudoVMSLE_VX_M2_MASK
    7U,	// PseudoVMSLE_VX_M4
    7U,	// PseudoVMSLE_VX_M4_MASK
    7U,	// PseudoVMSLE_VX_M8
    7U,	// PseudoVMSLE_VX_M8_MASK
    7U,	// PseudoVMSLE_VX_MF2
    7U,	// PseudoVMSLE_VX_MF2_MASK
    7U,	// PseudoVMSLE_VX_MF4
    7U,	// PseudoVMSLE_VX_MF4_MASK
    7U,	// PseudoVMSLE_VX_MF8
    7U,	// PseudoVMSLE_VX_MF8_MASK
    1073761066U,	// PseudoVMSLTU_VI
    7U,	// PseudoVMSLTU_VV_M1
    7U,	// PseudoVMSLTU_VV_M1_MASK
    7U,	// PseudoVMSLTU_VV_M2
    7U,	// PseudoVMSLTU_VV_M2_MASK
    7U,	// PseudoVMSLTU_VV_M4
    7U,	// PseudoVMSLTU_VV_M4_MASK
    7U,	// PseudoVMSLTU_VV_M8
    7U,	// PseudoVMSLTU_VV_M8_MASK
    7U,	// PseudoVMSLTU_VV_MF2
    7U,	// PseudoVMSLTU_VV_MF2_MASK
    7U,	// PseudoVMSLTU_VV_MF4
    7U,	// PseudoVMSLTU_VV_MF4_MASK
    7U,	// PseudoVMSLTU_VV_MF8
    7U,	// PseudoVMSLTU_VV_MF8_MASK
    7U,	// PseudoVMSLTU_VX_M1
    7U,	// PseudoVMSLTU_VX_M1_MASK
    7U,	// PseudoVMSLTU_VX_M2
    7U,	// PseudoVMSLTU_VX_M2_MASK
    7U,	// PseudoVMSLTU_VX_M4
    7U,	// PseudoVMSLTU_VX_M4_MASK
    7U,	// PseudoVMSLTU_VX_M8
    7U,	// PseudoVMSLTU_VX_M8_MASK
    7U,	// PseudoVMSLTU_VX_MF2
    7U,	// PseudoVMSLTU_VX_MF2_MASK
    7U,	// PseudoVMSLTU_VX_MF4
    7U,	// PseudoVMSLTU_VX_MF4_MASK
    7U,	// PseudoVMSLTU_VX_MF8
    7U,	// PseudoVMSLTU_VX_MF8_MASK
    1073761012U,	// PseudoVMSLT_VI
    7U,	// PseudoVMSLT_VV_M1
    7U,	// PseudoVMSLT_VV_M1_MASK
    7U,	// PseudoVMSLT_VV_M2
    7U,	// PseudoVMSLT_VV_M2_MASK
    7U,	// PseudoVMSLT_VV_M4
    7U,	// PseudoVMSLT_VV_M4_MASK
    7U,	// PseudoVMSLT_VV_M8
    7U,	// PseudoVMSLT_VV_M8_MASK
    7U,	// PseudoVMSLT_VV_MF2
    7U,	// PseudoVMSLT_VV_MF2_MASK
    7U,	// PseudoVMSLT_VV_MF4
    7U,	// PseudoVMSLT_VV_MF4_MASK
    7U,	// PseudoVMSLT_VV_MF8
    7U,	// PseudoVMSLT_VV_MF8_MASK
    7U,	// PseudoVMSLT_VX_M1
    7U,	// PseudoVMSLT_VX_M1_MASK
    7U,	// PseudoVMSLT_VX_M2
    7U,	// PseudoVMSLT_VX_M2_MASK
    7U,	// PseudoVMSLT_VX_M4
    7U,	// PseudoVMSLT_VX_M4_MASK
    7U,	// PseudoVMSLT_VX_M8
    7U,	// PseudoVMSLT_VX_M8_MASK
    7U,	// PseudoVMSLT_VX_MF2
    7U,	// PseudoVMSLT_VX_MF2_MASK
    7U,	// PseudoVMSLT_VX_MF4
    7U,	// PseudoVMSLT_VX_MF4_MASK
    7U,	// PseudoVMSLT_VX_MF8
    7U,	// PseudoVMSLT_VX_MF8_MASK
    7U,	// PseudoVMSNE_VI_M1
    7U,	// PseudoVMSNE_VI_M1_MASK
    7U,	// PseudoVMSNE_VI_M2
    7U,	// PseudoVMSNE_VI_M2_MASK
    7U,	// PseudoVMSNE_VI_M4
    7U,	// PseudoVMSNE_VI_M4_MASK
    7U,	// PseudoVMSNE_VI_M8
    7U,	// PseudoVMSNE_VI_M8_MASK
    7U,	// PseudoVMSNE_VI_MF2
    7U,	// PseudoVMSNE_VI_MF2_MASK
    7U,	// PseudoVMSNE_VI_MF4
    7U,	// PseudoVMSNE_VI_MF4_MASK
    7U,	// PseudoVMSNE_VI_MF8
    7U,	// PseudoVMSNE_VI_MF8_MASK
    7U,	// PseudoVMSNE_VV_M1
    7U,	// PseudoVMSNE_VV_M1_MASK
    7U,	// PseudoVMSNE_VV_M2
    7U,	// PseudoVMSNE_VV_M2_MASK
    7U,	// PseudoVMSNE_VV_M4
    7U,	// PseudoVMSNE_VV_M4_MASK
    7U,	// PseudoVMSNE_VV_M8
    7U,	// PseudoVMSNE_VV_M8_MASK
    7U,	// PseudoVMSNE_VV_MF2
    7U,	// PseudoVMSNE_VV_MF2_MASK
    7U,	// PseudoVMSNE_VV_MF4
    7U,	// PseudoVMSNE_VV_MF4_MASK
    7U,	// PseudoVMSNE_VV_MF8
    7U,	// PseudoVMSNE_VV_MF8_MASK
    7U,	// PseudoVMSNE_VX_M1
    7U,	// PseudoVMSNE_VX_M1_MASK
    7U,	// PseudoVMSNE_VX_M2
    7U,	// PseudoVMSNE_VX_M2_MASK
    7U,	// PseudoVMSNE_VX_M4
    7U,	// PseudoVMSNE_VX_M4_MASK
    7U,	// PseudoVMSNE_VX_M8
    7U,	// PseudoVMSNE_VX_M8_MASK
    7U,	// PseudoVMSNE_VX_MF2
    7U,	// PseudoVMSNE_VX_MF2_MASK
    7U,	// PseudoVMSNE_VX_MF4
    7U,	// PseudoVMSNE_VX_MF4_MASK
    7U,	// PseudoVMSNE_VX_MF8
    7U,	// PseudoVMSNE_VX_MF8_MASK
    7U,	// PseudoVMSOF_M_B1
    7U,	// PseudoVMSOF_M_B16
    7U,	// PseudoVMSOF_M_B16_MASK
    7U,	// PseudoVMSOF_M_B1_MASK
    7U,	// PseudoVMSOF_M_B2
    7U,	// PseudoVMSOF_M_B2_MASK
    7U,	// PseudoVMSOF_M_B32
    7U,	// PseudoVMSOF_M_B32_MASK
    7U,	// PseudoVMSOF_M_B4
    7U,	// PseudoVMSOF_M_B4_MASK
    7U,	// PseudoVMSOF_M_B64
    7U,	// PseudoVMSOF_M_B64_MASK
    7U,	// PseudoVMSOF_M_B8
    7U,	// PseudoVMSOF_M_B8_MASK
    7U,	// PseudoVMULHSU_VV_M1
    7U,	// PseudoVMULHSU_VV_M1_MASK
    7U,	// PseudoVMULHSU_VV_M1_TU
    7U,	// PseudoVMULHSU_VV_M2
    7U,	// PseudoVMULHSU_VV_M2_MASK
    7U,	// PseudoVMULHSU_VV_M2_TU
    7U,	// PseudoVMULHSU_VV_M4
    7U,	// PseudoVMULHSU_VV_M4_MASK
    7U,	// PseudoVMULHSU_VV_M4_TU
    7U,	// PseudoVMULHSU_VV_M8
    7U,	// PseudoVMULHSU_VV_M8_MASK
    7U,	// PseudoVMULHSU_VV_M8_TU
    7U,	// PseudoVMULHSU_VV_MF2
    7U,	// PseudoVMULHSU_VV_MF2_MASK
    7U,	// PseudoVMULHSU_VV_MF2_TU
    7U,	// PseudoVMULHSU_VV_MF4
    7U,	// PseudoVMULHSU_VV_MF4_MASK
    7U,	// PseudoVMULHSU_VV_MF4_TU
    7U,	// PseudoVMULHSU_VV_MF8
    7U,	// PseudoVMULHSU_VV_MF8_MASK
    7U,	// PseudoVMULHSU_VV_MF8_TU
    7U,	// PseudoVMULHSU_VX_M1
    7U,	// PseudoVMULHSU_VX_M1_MASK
    7U,	// PseudoVMULHSU_VX_M1_TU
    7U,	// PseudoVMULHSU_VX_M2
    7U,	// PseudoVMULHSU_VX_M2_MASK
    7U,	// PseudoVMULHSU_VX_M2_TU
    7U,	// PseudoVMULHSU_VX_M4
    7U,	// PseudoVMULHSU_VX_M4_MASK
    7U,	// PseudoVMULHSU_VX_M4_TU
    7U,	// PseudoVMULHSU_VX_M8
    7U,	// PseudoVMULHSU_VX_M8_MASK
    7U,	// PseudoVMULHSU_VX_M8_TU
    7U,	// PseudoVMULHSU_VX_MF2
    7U,	// PseudoVMULHSU_VX_MF2_MASK
    7U,	// PseudoVMULHSU_VX_MF2_TU
    7U,	// PseudoVMULHSU_VX_MF4
    7U,	// PseudoVMULHSU_VX_MF4_MASK
    7U,	// PseudoVMULHSU_VX_MF4_TU
    7U,	// PseudoVMULHSU_VX_MF8
    7U,	// PseudoVMULHSU_VX_MF8_MASK
    7U,	// PseudoVMULHSU_VX_MF8_TU
    7U,	// PseudoVMULHU_VV_M1
    7U,	// PseudoVMULHU_VV_M1_MASK
    7U,	// PseudoVMULHU_VV_M1_TU
    7U,	// PseudoVMULHU_VV_M2
    7U,	// PseudoVMULHU_VV_M2_MASK
    7U,	// PseudoVMULHU_VV_M2_TU
    7U,	// PseudoVMULHU_VV_M4
    7U,	// PseudoVMULHU_VV_M4_MASK
    7U,	// PseudoVMULHU_VV_M4_TU
    7U,	// PseudoVMULHU_VV_M8
    7U,	// PseudoVMULHU_VV_M8_MASK
    7U,	// PseudoVMULHU_VV_M8_TU
    7U,	// PseudoVMULHU_VV_MF2
    7U,	// PseudoVMULHU_VV_MF2_MASK
    7U,	// PseudoVMULHU_VV_MF2_TU
    7U,	// PseudoVMULHU_VV_MF4
    7U,	// PseudoVMULHU_VV_MF4_MASK
    7U,	// PseudoVMULHU_VV_MF4_TU
    7U,	// PseudoVMULHU_VV_MF8
    7U,	// PseudoVMULHU_VV_MF8_MASK
    7U,	// PseudoVMULHU_VV_MF8_TU
    7U,	// PseudoVMULHU_VX_M1
    7U,	// PseudoVMULHU_VX_M1_MASK
    7U,	// PseudoVMULHU_VX_M1_TU
    7U,	// PseudoVMULHU_VX_M2
    7U,	// PseudoVMULHU_VX_M2_MASK
    7U,	// PseudoVMULHU_VX_M2_TU
    7U,	// PseudoVMULHU_VX_M4
    7U,	// PseudoVMULHU_VX_M4_MASK
    7U,	// PseudoVMULHU_VX_M4_TU
    7U,	// PseudoVMULHU_VX_M8
    7U,	// PseudoVMULHU_VX_M8_MASK
    7U,	// PseudoVMULHU_VX_M8_TU
    7U,	// PseudoVMULHU_VX_MF2
    7U,	// PseudoVMULHU_VX_MF2_MASK
    7U,	// PseudoVMULHU_VX_MF2_TU
    7U,	// PseudoVMULHU_VX_MF4
    7U,	// PseudoVMULHU_VX_MF4_MASK
    7U,	// PseudoVMULHU_VX_MF4_TU
    7U,	// PseudoVMULHU_VX_MF8
    7U,	// PseudoVMULHU_VX_MF8_MASK
    7U,	// PseudoVMULHU_VX_MF8_TU
    7U,	// PseudoVMULH_VV_M1
    7U,	// PseudoVMULH_VV_M1_MASK
    7U,	// PseudoVMULH_VV_M1_TU
    7U,	// PseudoVMULH_VV_M2
    7U,	// PseudoVMULH_VV_M2_MASK
    7U,	// PseudoVMULH_VV_M2_TU
    7U,	// PseudoVMULH_VV_M4
    7U,	// PseudoVMULH_VV_M4_MASK
    7U,	// PseudoVMULH_VV_M4_TU
    7U,	// PseudoVMULH_VV_M8
    7U,	// PseudoVMULH_VV_M8_MASK
    7U,	// PseudoVMULH_VV_M8_TU
    7U,	// PseudoVMULH_VV_MF2
    7U,	// PseudoVMULH_VV_MF2_MASK
    7U,	// PseudoVMULH_VV_MF2_TU
    7U,	// PseudoVMULH_VV_MF4
    7U,	// PseudoVMULH_VV_MF4_MASK
    7U,	// PseudoVMULH_VV_MF4_TU
    7U,	// PseudoVMULH_VV_MF8
    7U,	// PseudoVMULH_VV_MF8_MASK
    7U,	// PseudoVMULH_VV_MF8_TU
    7U,	// PseudoVMULH_VX_M1
    7U,	// PseudoVMULH_VX_M1_MASK
    7U,	// PseudoVMULH_VX_M1_TU
    7U,	// PseudoVMULH_VX_M2
    7U,	// PseudoVMULH_VX_M2_MASK
    7U,	// PseudoVMULH_VX_M2_TU
    7U,	// PseudoVMULH_VX_M4
    7U,	// PseudoVMULH_VX_M4_MASK
    7U,	// PseudoVMULH_VX_M4_TU
    7U,	// PseudoVMULH_VX_M8
    7U,	// PseudoVMULH_VX_M8_MASK
    7U,	// PseudoVMULH_VX_M8_TU
    7U,	// PseudoVMULH_VX_MF2
    7U,	// PseudoVMULH_VX_MF2_MASK
    7U,	// PseudoVMULH_VX_MF2_TU
    7U,	// PseudoVMULH_VX_MF4
    7U,	// PseudoVMULH_VX_MF4_MASK
    7U,	// PseudoVMULH_VX_MF4_TU
    7U,	// PseudoVMULH_VX_MF8
    7U,	// PseudoVMULH_VX_MF8_MASK
    7U,	// PseudoVMULH_VX_MF8_TU
    7U,	// PseudoVMUL_VV_M1
    7U,	// PseudoVMUL_VV_M1_MASK
    7U,	// PseudoVMUL_VV_M1_TU
    7U,	// PseudoVMUL_VV_M2
    7U,	// PseudoVMUL_VV_M2_MASK
    7U,	// PseudoVMUL_VV_M2_TU
    7U,	// PseudoVMUL_VV_M4
    7U,	// PseudoVMUL_VV_M4_MASK
    7U,	// PseudoVMUL_VV_M4_TU
    7U,	// PseudoVMUL_VV_M8
    7U,	// PseudoVMUL_VV_M8_MASK
    7U,	// PseudoVMUL_VV_M8_TU
    7U,	// PseudoVMUL_VV_MF2
    7U,	// PseudoVMUL_VV_MF2_MASK
    7U,	// PseudoVMUL_VV_MF2_TU
    7U,	// PseudoVMUL_VV_MF4
    7U,	// PseudoVMUL_VV_MF4_MASK
    7U,	// PseudoVMUL_VV_MF4_TU
    7U,	// PseudoVMUL_VV_MF8
    7U,	// PseudoVMUL_VV_MF8_MASK
    7U,	// PseudoVMUL_VV_MF8_TU
    7U,	// PseudoVMUL_VX_M1
    7U,	// PseudoVMUL_VX_M1_MASK
    7U,	// PseudoVMUL_VX_M1_TU
    7U,	// PseudoVMUL_VX_M2
    7U,	// PseudoVMUL_VX_M2_MASK
    7U,	// PseudoVMUL_VX_M2_TU
    7U,	// PseudoVMUL_VX_M4
    7U,	// PseudoVMUL_VX_M4_MASK
    7U,	// PseudoVMUL_VX_M4_TU
    7U,	// PseudoVMUL_VX_M8
    7U,	// PseudoVMUL_VX_M8_MASK
    7U,	// PseudoVMUL_VX_M8_TU
    7U,	// PseudoVMUL_VX_MF2
    7U,	// PseudoVMUL_VX_MF2_MASK
    7U,	// PseudoVMUL_VX_MF2_TU
    7U,	// PseudoVMUL_VX_MF4
    7U,	// PseudoVMUL_VX_MF4_MASK
    7U,	// PseudoVMUL_VX_MF4_TU
    7U,	// PseudoVMUL_VX_MF8
    7U,	// PseudoVMUL_VX_MF8_MASK
    7U,	// PseudoVMUL_VX_MF8_TU
    7U,	// PseudoVMV_S_X_M1
    7U,	// PseudoVMV_S_X_M2
    7U,	// PseudoVMV_S_X_M4
    7U,	// PseudoVMV_S_X_M8
    7U,	// PseudoVMV_S_X_MF2
    7U,	// PseudoVMV_S_X_MF4
    7U,	// PseudoVMV_S_X_MF8
    7U,	// PseudoVMV_V_I_M1
    7U,	// PseudoVMV_V_I_M1_TU
    7U,	// PseudoVMV_V_I_M2
    7U,	// PseudoVMV_V_I_M2_TU
    7U,	// PseudoVMV_V_I_M4
    7U,	// PseudoVMV_V_I_M4_TU
    7U,	// PseudoVMV_V_I_M8
    7U,	// PseudoVMV_V_I_M8_TU
    7U,	// PseudoVMV_V_I_MF2
    7U,	// PseudoVMV_V_I_MF2_TU
    7U,	// PseudoVMV_V_I_MF4
    7U,	// PseudoVMV_V_I_MF4_TU
    7U,	// PseudoVMV_V_I_MF8
    7U,	// PseudoVMV_V_I_MF8_TU
    7U,	// PseudoVMV_V_V_M1
    7U,	// PseudoVMV_V_V_M1_TU
    7U,	// PseudoVMV_V_V_M2
    7U,	// PseudoVMV_V_V_M2_TU
    7U,	// PseudoVMV_V_V_M4
    7U,	// PseudoVMV_V_V_M4_TU
    7U,	// PseudoVMV_V_V_M8
    7U,	// PseudoVMV_V_V_M8_TU
    7U,	// PseudoVMV_V_V_MF2
    7U,	// PseudoVMV_V_V_MF2_TU
    7U,	// PseudoVMV_V_V_MF4
    7U,	// PseudoVMV_V_V_MF4_TU
    7U,	// PseudoVMV_V_V_MF8
    7U,	// PseudoVMV_V_V_MF8_TU
    7U,	// PseudoVMV_V_X_M1
    7U,	// PseudoVMV_V_X_M1_TU
    7U,	// PseudoVMV_V_X_M2
    7U,	// PseudoVMV_V_X_M2_TU
    7U,	// PseudoVMV_V_X_M4
    7U,	// PseudoVMV_V_X_M4_TU
    7U,	// PseudoVMV_V_X_M8
    7U,	// PseudoVMV_V_X_M8_TU
    7U,	// PseudoVMV_V_X_MF2
    7U,	// PseudoVMV_V_X_MF2_TU
    7U,	// PseudoVMV_V_X_MF4
    7U,	// PseudoVMV_V_X_MF4_TU
    7U,	// PseudoVMV_V_X_MF8
    7U,	// PseudoVMV_V_X_MF8_TU
    7U,	// PseudoVMV_X_S_M1
    7U,	// PseudoVMV_X_S_M2
    7U,	// PseudoVMV_X_S_M4
    7U,	// PseudoVMV_X_S_M8
    7U,	// PseudoVMV_X_S_MF2
    7U,	// PseudoVMV_X_S_MF4
    7U,	// PseudoVMV_X_S_MF8
    7U,	// PseudoVMXNOR_MM_M1
    7U,	// PseudoVMXNOR_MM_M2
    7U,	// PseudoVMXNOR_MM_M4
    7U,	// PseudoVMXNOR_MM_M8
    7U,	// PseudoVMXNOR_MM_MF2
    7U,	// PseudoVMXNOR_MM_MF4
    7U,	// PseudoVMXNOR_MM_MF8
    7U,	// PseudoVMXOR_MM_M1
    7U,	// PseudoVMXOR_MM_M2
    7U,	// PseudoVMXOR_MM_M4
    7U,	// PseudoVMXOR_MM_M8
    7U,	// PseudoVMXOR_MM_MF2
    7U,	// PseudoVMXOR_MM_MF4
    7U,	// PseudoVMXOR_MM_MF8
    7U,	// PseudoVNCLIPU_WI_M1
    7U,	// PseudoVNCLIPU_WI_M1_MASK
    7U,	// PseudoVNCLIPU_WI_M1_TU
    7U,	// PseudoVNCLIPU_WI_M2
    7U,	// PseudoVNCLIPU_WI_M2_MASK
    7U,	// PseudoVNCLIPU_WI_M2_TU
    7U,	// PseudoVNCLIPU_WI_M4
    7U,	// PseudoVNCLIPU_WI_M4_MASK
    7U,	// PseudoVNCLIPU_WI_M4_TU
    7U,	// PseudoVNCLIPU_WI_MF2
    7U,	// PseudoVNCLIPU_WI_MF2_MASK
    7U,	// PseudoVNCLIPU_WI_MF2_TU
    7U,	// PseudoVNCLIPU_WI_MF4
    7U,	// PseudoVNCLIPU_WI_MF4_MASK
    7U,	// PseudoVNCLIPU_WI_MF4_TU
    7U,	// PseudoVNCLIPU_WI_MF8
    7U,	// PseudoVNCLIPU_WI_MF8_MASK
    7U,	// PseudoVNCLIPU_WI_MF8_TU
    7U,	// PseudoVNCLIPU_WV_M1
    7U,	// PseudoVNCLIPU_WV_M1_MASK
    7U,	// PseudoVNCLIPU_WV_M1_TU
    7U,	// PseudoVNCLIPU_WV_M2
    7U,	// PseudoVNCLIPU_WV_M2_MASK
    7U,	// PseudoVNCLIPU_WV_M2_TU
    7U,	// PseudoVNCLIPU_WV_M4
    7U,	// PseudoVNCLIPU_WV_M4_MASK
    7U,	// PseudoVNCLIPU_WV_M4_TU
    7U,	// PseudoVNCLIPU_WV_MF2
    7U,	// PseudoVNCLIPU_WV_MF2_MASK
    7U,	// PseudoVNCLIPU_WV_MF2_TU
    7U,	// PseudoVNCLIPU_WV_MF4
    7U,	// PseudoVNCLIPU_WV_MF4_MASK
    7U,	// PseudoVNCLIPU_WV_MF4_TU
    7U,	// PseudoVNCLIPU_WV_MF8
    7U,	// PseudoVNCLIPU_WV_MF8_MASK
    7U,	// PseudoVNCLIPU_WV_MF8_TU
    7U,	// PseudoVNCLIPU_WX_M1
    7U,	// PseudoVNCLIPU_WX_M1_MASK
    7U,	// PseudoVNCLIPU_WX_M1_TU
    7U,	// PseudoVNCLIPU_WX_M2
    7U,	// PseudoVNCLIPU_WX_M2_MASK
    7U,	// PseudoVNCLIPU_WX_M2_TU
    7U,	// PseudoVNCLIPU_WX_M4
    7U,	// PseudoVNCLIPU_WX_M4_MASK
    7U,	// PseudoVNCLIPU_WX_M4_TU
    7U,	// PseudoVNCLIPU_WX_MF2
    7U,	// PseudoVNCLIPU_WX_MF2_MASK
    7U,	// PseudoVNCLIPU_WX_MF2_TU
    7U,	// PseudoVNCLIPU_WX_MF4
    7U,	// PseudoVNCLIPU_WX_MF4_MASK
    7U,	// PseudoVNCLIPU_WX_MF4_TU
    7U,	// PseudoVNCLIPU_WX_MF8
    7U,	// PseudoVNCLIPU_WX_MF8_MASK
    7U,	// PseudoVNCLIPU_WX_MF8_TU
    7U,	// PseudoVNCLIP_WI_M1
    7U,	// PseudoVNCLIP_WI_M1_MASK
    7U,	// PseudoVNCLIP_WI_M1_TU
    7U,	// PseudoVNCLIP_WI_M2
    7U,	// PseudoVNCLIP_WI_M2_MASK
    7U,	// PseudoVNCLIP_WI_M2_TU
    7U,	// PseudoVNCLIP_WI_M4
    7U,	// PseudoVNCLIP_WI_M4_MASK
    7U,	// PseudoVNCLIP_WI_M4_TU
    7U,	// PseudoVNCLIP_WI_MF2
    7U,	// PseudoVNCLIP_WI_MF2_MASK
    7U,	// PseudoVNCLIP_WI_MF2_TU
    7U,	// PseudoVNCLIP_WI_MF4
    7U,	// PseudoVNCLIP_WI_MF4_MASK
    7U,	// PseudoVNCLIP_WI_MF4_TU
    7U,	// PseudoVNCLIP_WI_MF8
    7U,	// PseudoVNCLIP_WI_MF8_MASK
    7U,	// PseudoVNCLIP_WI_MF8_TU
    7U,	// PseudoVNCLIP_WV_M1
    7U,	// PseudoVNCLIP_WV_M1_MASK
    7U,	// PseudoVNCLIP_WV_M1_TU
    7U,	// PseudoVNCLIP_WV_M2
    7U,	// PseudoVNCLIP_WV_M2_MASK
    7U,	// PseudoVNCLIP_WV_M2_TU
    7U,	// PseudoVNCLIP_WV_M4
    7U,	// PseudoVNCLIP_WV_M4_MASK
    7U,	// PseudoVNCLIP_WV_M4_TU
    7U,	// PseudoVNCLIP_WV_MF2
    7U,	// PseudoVNCLIP_WV_MF2_MASK
    7U,	// PseudoVNCLIP_WV_MF2_TU
    7U,	// PseudoVNCLIP_WV_MF4
    7U,	// PseudoVNCLIP_WV_MF4_MASK
    7U,	// PseudoVNCLIP_WV_MF4_TU
    7U,	// PseudoVNCLIP_WV_MF8
    7U,	// PseudoVNCLIP_WV_MF8_MASK
    7U,	// PseudoVNCLIP_WV_MF8_TU
    7U,	// PseudoVNCLIP_WX_M1
    7U,	// PseudoVNCLIP_WX_M1_MASK
    7U,	// PseudoVNCLIP_WX_M1_TU
    7U,	// PseudoVNCLIP_WX_M2
    7U,	// PseudoVNCLIP_WX_M2_MASK
    7U,	// PseudoVNCLIP_WX_M2_TU
    7U,	// PseudoVNCLIP_WX_M4
    7U,	// PseudoVNCLIP_WX_M4_MASK
    7U,	// PseudoVNCLIP_WX_M4_TU
    7U,	// PseudoVNCLIP_WX_MF2
    7U,	// PseudoVNCLIP_WX_MF2_MASK
    7U,	// PseudoVNCLIP_WX_MF2_TU
    7U,	// PseudoVNCLIP_WX_MF4
    7U,	// PseudoVNCLIP_WX_MF4_MASK
    7U,	// PseudoVNCLIP_WX_MF4_TU
    7U,	// PseudoVNCLIP_WX_MF8
    7U,	// PseudoVNCLIP_WX_MF8_MASK
    7U,	// PseudoVNCLIP_WX_MF8_TU
    7U,	// PseudoVNMSAC_VV_M1
    7U,	// PseudoVNMSAC_VV_M1_MASK
    7U,	// PseudoVNMSAC_VV_M2
    7U,	// PseudoVNMSAC_VV_M2_MASK
    7U,	// PseudoVNMSAC_VV_M4
    7U,	// PseudoVNMSAC_VV_M4_MASK
    7U,	// PseudoVNMSAC_VV_M8
    7U,	// PseudoVNMSAC_VV_M8_MASK
    7U,	// PseudoVNMSAC_VV_MF2
    7U,	// PseudoVNMSAC_VV_MF2_MASK
    7U,	// PseudoVNMSAC_VV_MF4
    7U,	// PseudoVNMSAC_VV_MF4_MASK
    7U,	// PseudoVNMSAC_VV_MF8
    7U,	// PseudoVNMSAC_VV_MF8_MASK
    7U,	// PseudoVNMSAC_VX_M1
    7U,	// PseudoVNMSAC_VX_M1_MASK
    7U,	// PseudoVNMSAC_VX_M2
    7U,	// PseudoVNMSAC_VX_M2_MASK
    7U,	// PseudoVNMSAC_VX_M4
    7U,	// PseudoVNMSAC_VX_M4_MASK
    7U,	// PseudoVNMSAC_VX_M8
    7U,	// PseudoVNMSAC_VX_M8_MASK
    7U,	// PseudoVNMSAC_VX_MF2
    7U,	// PseudoVNMSAC_VX_MF2_MASK
    7U,	// PseudoVNMSAC_VX_MF4
    7U,	// PseudoVNMSAC_VX_MF4_MASK
    7U,	// PseudoVNMSAC_VX_MF8
    7U,	// PseudoVNMSAC_VX_MF8_MASK
    7U,	// PseudoVNMSUB_VV_M1
    7U,	// PseudoVNMSUB_VV_M1_MASK
    7U,	// PseudoVNMSUB_VV_M2
    7U,	// PseudoVNMSUB_VV_M2_MASK
    7U,	// PseudoVNMSUB_VV_M4
    7U,	// PseudoVNMSUB_VV_M4_MASK
    7U,	// PseudoVNMSUB_VV_M8
    7U,	// PseudoVNMSUB_VV_M8_MASK
    7U,	// PseudoVNMSUB_VV_MF2
    7U,	// PseudoVNMSUB_VV_MF2_MASK
    7U,	// PseudoVNMSUB_VV_MF4
    7U,	// PseudoVNMSUB_VV_MF4_MASK
    7U,	// PseudoVNMSUB_VV_MF8
    7U,	// PseudoVNMSUB_VV_MF8_MASK
    7U,	// PseudoVNMSUB_VX_M1
    7U,	// PseudoVNMSUB_VX_M1_MASK
    7U,	// PseudoVNMSUB_VX_M2
    7U,	// PseudoVNMSUB_VX_M2_MASK
    7U,	// PseudoVNMSUB_VX_M4
    7U,	// PseudoVNMSUB_VX_M4_MASK
    7U,	// PseudoVNMSUB_VX_M8
    7U,	// PseudoVNMSUB_VX_M8_MASK
    7U,	// PseudoVNMSUB_VX_MF2
    7U,	// PseudoVNMSUB_VX_MF2_MASK
    7U,	// PseudoVNMSUB_VX_MF4
    7U,	// PseudoVNMSUB_VX_MF4_MASK
    7U,	// PseudoVNMSUB_VX_MF8
    7U,	// PseudoVNMSUB_VX_MF8_MASK
    7U,	// PseudoVNSRA_WI_M1
    7U,	// PseudoVNSRA_WI_M1_MASK
    7U,	// PseudoVNSRA_WI_M1_TU
    7U,	// PseudoVNSRA_WI_M2
    7U,	// PseudoVNSRA_WI_M2_MASK
    7U,	// PseudoVNSRA_WI_M2_TU
    7U,	// PseudoVNSRA_WI_M4
    7U,	// PseudoVNSRA_WI_M4_MASK
    7U,	// PseudoVNSRA_WI_M4_TU
    7U,	// PseudoVNSRA_WI_MF2
    7U,	// PseudoVNSRA_WI_MF2_MASK
    7U,	// PseudoVNSRA_WI_MF2_TU
    7U,	// PseudoVNSRA_WI_MF4
    7U,	// PseudoVNSRA_WI_MF4_MASK
    7U,	// PseudoVNSRA_WI_MF4_TU
    7U,	// PseudoVNSRA_WI_MF8
    7U,	// PseudoVNSRA_WI_MF8_MASK
    7U,	// PseudoVNSRA_WI_MF8_TU
    7U,	// PseudoVNSRA_WV_M1
    7U,	// PseudoVNSRA_WV_M1_MASK
    7U,	// PseudoVNSRA_WV_M1_TU
    7U,	// PseudoVNSRA_WV_M2
    7U,	// PseudoVNSRA_WV_M2_MASK
    7U,	// PseudoVNSRA_WV_M2_TU
    7U,	// PseudoVNSRA_WV_M4
    7U,	// PseudoVNSRA_WV_M4_MASK
    7U,	// PseudoVNSRA_WV_M4_TU
    7U,	// PseudoVNSRA_WV_MF2
    7U,	// PseudoVNSRA_WV_MF2_MASK
    7U,	// PseudoVNSRA_WV_MF2_TU
    7U,	// PseudoVNSRA_WV_MF4
    7U,	// PseudoVNSRA_WV_MF4_MASK
    7U,	// PseudoVNSRA_WV_MF4_TU
    7U,	// PseudoVNSRA_WV_MF8
    7U,	// PseudoVNSRA_WV_MF8_MASK
    7U,	// PseudoVNSRA_WV_MF8_TU
    7U,	// PseudoVNSRA_WX_M1
    7U,	// PseudoVNSRA_WX_M1_MASK
    7U,	// PseudoVNSRA_WX_M1_TU
    7U,	// PseudoVNSRA_WX_M2
    7U,	// PseudoVNSRA_WX_M2_MASK
    7U,	// PseudoVNSRA_WX_M2_TU
    7U,	// PseudoVNSRA_WX_M4
    7U,	// PseudoVNSRA_WX_M4_MASK
    7U,	// PseudoVNSRA_WX_M4_TU
    7U,	// PseudoVNSRA_WX_MF2
    7U,	// PseudoVNSRA_WX_MF2_MASK
    7U,	// PseudoVNSRA_WX_MF2_TU
    7U,	// PseudoVNSRA_WX_MF4
    7U,	// PseudoVNSRA_WX_MF4_MASK
    7U,	// PseudoVNSRA_WX_MF4_TU
    7U,	// PseudoVNSRA_WX_MF8
    7U,	// PseudoVNSRA_WX_MF8_MASK
    7U,	// PseudoVNSRA_WX_MF8_TU
    7U,	// PseudoVNSRL_WI_M1
    7U,	// PseudoVNSRL_WI_M1_MASK
    7U,	// PseudoVNSRL_WI_M1_TU
    7U,	// PseudoVNSRL_WI_M2
    7U,	// PseudoVNSRL_WI_M2_MASK
    7U,	// PseudoVNSRL_WI_M2_TU
    7U,	// PseudoVNSRL_WI_M4
    7U,	// PseudoVNSRL_WI_M4_MASK
    7U,	// PseudoVNSRL_WI_M4_TU
    7U,	// PseudoVNSRL_WI_MF2
    7U,	// PseudoVNSRL_WI_MF2_MASK
    7U,	// PseudoVNSRL_WI_MF2_TU
    7U,	// PseudoVNSRL_WI_MF4
    7U,	// PseudoVNSRL_WI_MF4_MASK
    7U,	// PseudoVNSRL_WI_MF4_TU
    7U,	// PseudoVNSRL_WI_MF8
    7U,	// PseudoVNSRL_WI_MF8_MASK
    7U,	// PseudoVNSRL_WI_MF8_TU
    7U,	// PseudoVNSRL_WV_M1
    7U,	// PseudoVNSRL_WV_M1_MASK
    7U,	// PseudoVNSRL_WV_M1_TU
    7U,	// PseudoVNSRL_WV_M2
    7U,	// PseudoVNSRL_WV_M2_MASK
    7U,	// PseudoVNSRL_WV_M2_TU
    7U,	// PseudoVNSRL_WV_M4
    7U,	// PseudoVNSRL_WV_M4_MASK
    7U,	// PseudoVNSRL_WV_M4_TU
    7U,	// PseudoVNSRL_WV_MF2
    7U,	// PseudoVNSRL_WV_MF2_MASK
    7U,	// PseudoVNSRL_WV_MF2_TU
    7U,	// PseudoVNSRL_WV_MF4
    7U,	// PseudoVNSRL_WV_MF4_MASK
    7U,	// PseudoVNSRL_WV_MF4_TU
    7U,	// PseudoVNSRL_WV_MF8
    7U,	// PseudoVNSRL_WV_MF8_MASK
    7U,	// PseudoVNSRL_WV_MF8_TU
    7U,	// PseudoVNSRL_WX_M1
    7U,	// PseudoVNSRL_WX_M1_MASK
    7U,	// PseudoVNSRL_WX_M1_TU
    7U,	// PseudoVNSRL_WX_M2
    7U,	// PseudoVNSRL_WX_M2_MASK
    7U,	// PseudoVNSRL_WX_M2_TU
    7U,	// PseudoVNSRL_WX_M4
    7U,	// PseudoVNSRL_WX_M4_MASK
    7U,	// PseudoVNSRL_WX_M4_TU
    7U,	// PseudoVNSRL_WX_MF2
    7U,	// PseudoVNSRL_WX_MF2_MASK
    7U,	// PseudoVNSRL_WX_MF2_TU
    7U,	// PseudoVNSRL_WX_MF4
    7U,	// PseudoVNSRL_WX_MF4_MASK
    7U,	// PseudoVNSRL_WX_MF4_TU
    7U,	// PseudoVNSRL_WX_MF8
    7U,	// PseudoVNSRL_WX_MF8_MASK
    7U,	// PseudoVNSRL_WX_MF8_TU
    7U,	// PseudoVOR_VI_M1
    7U,	// PseudoVOR_VI_M1_MASK
    7U,	// PseudoVOR_VI_M1_TU
    7U,	// PseudoVOR_VI_M2
    7U,	// PseudoVOR_VI_M2_MASK
    7U,	// PseudoVOR_VI_M2_TU
    7U,	// PseudoVOR_VI_M4
    7U,	// PseudoVOR_VI_M4_MASK
    7U,	// PseudoVOR_VI_M4_TU
    7U,	// PseudoVOR_VI_M8
    7U,	// PseudoVOR_VI_M8_MASK
    7U,	// PseudoVOR_VI_M8_TU
    7U,	// PseudoVOR_VI_MF2
    7U,	// PseudoVOR_VI_MF2_MASK
    7U,	// PseudoVOR_VI_MF2_TU
    7U,	// PseudoVOR_VI_MF4
    7U,	// PseudoVOR_VI_MF4_MASK
    7U,	// PseudoVOR_VI_MF4_TU
    7U,	// PseudoVOR_VI_MF8
    7U,	// PseudoVOR_VI_MF8_MASK
    7U,	// PseudoVOR_VI_MF8_TU
    7U,	// PseudoVOR_VV_M1
    7U,	// PseudoVOR_VV_M1_MASK
    7U,	// PseudoVOR_VV_M1_TU
    7U,	// PseudoVOR_VV_M2
    7U,	// PseudoVOR_VV_M2_MASK
    7U,	// PseudoVOR_VV_M2_TU
    7U,	// PseudoVOR_VV_M4
    7U,	// PseudoVOR_VV_M4_MASK
    7U,	// PseudoVOR_VV_M4_TU
    7U,	// PseudoVOR_VV_M8
    7U,	// PseudoVOR_VV_M8_MASK
    7U,	// PseudoVOR_VV_M8_TU
    7U,	// PseudoVOR_VV_MF2
    7U,	// PseudoVOR_VV_MF2_MASK
    7U,	// PseudoVOR_VV_MF2_TU
    7U,	// PseudoVOR_VV_MF4
    7U,	// PseudoVOR_VV_MF4_MASK
    7U,	// PseudoVOR_VV_MF4_TU
    7U,	// PseudoVOR_VV_MF8
    7U,	// PseudoVOR_VV_MF8_MASK
    7U,	// PseudoVOR_VV_MF8_TU
    7U,	// PseudoVOR_VX_M1
    7U,	// PseudoVOR_VX_M1_MASK
    7U,	// PseudoVOR_VX_M1_TU
    7U,	// PseudoVOR_VX_M2
    7U,	// PseudoVOR_VX_M2_MASK
    7U,	// PseudoVOR_VX_M2_TU
    7U,	// PseudoVOR_VX_M4
    7U,	// PseudoVOR_VX_M4_MASK
    7U,	// PseudoVOR_VX_M4_TU
    7U,	// PseudoVOR_VX_M8
    7U,	// PseudoVOR_VX_M8_MASK
    7U,	// PseudoVOR_VX_M8_TU
    7U,	// PseudoVOR_VX_MF2
    7U,	// PseudoVOR_VX_MF2_MASK
    7U,	// PseudoVOR_VX_MF2_TU
    7U,	// PseudoVOR_VX_MF4
    7U,	// PseudoVOR_VX_MF4_MASK
    7U,	// PseudoVOR_VX_MF4_TU
    7U,	// PseudoVOR_VX_MF8
    7U,	// PseudoVOR_VX_MF8_MASK
    7U,	// PseudoVOR_VX_MF8_TU
    7U,	// PseudoVREDAND_VS_M1
    7U,	// PseudoVREDAND_VS_M1_MASK
    7U,	// PseudoVREDAND_VS_M2
    7U,	// PseudoVREDAND_VS_M2_MASK
    7U,	// PseudoVREDAND_VS_M4
    7U,	// PseudoVREDAND_VS_M4_MASK
    7U,	// PseudoVREDAND_VS_M8
    7U,	// PseudoVREDAND_VS_M8_MASK
    7U,	// PseudoVREDAND_VS_MF2
    7U,	// PseudoVREDAND_VS_MF2_MASK
    7U,	// PseudoVREDAND_VS_MF4
    7U,	// PseudoVREDAND_VS_MF4_MASK
    7U,	// PseudoVREDAND_VS_MF8
    7U,	// PseudoVREDAND_VS_MF8_MASK
    7U,	// PseudoVREDMAXU_VS_M1
    7U,	// PseudoVREDMAXU_VS_M1_MASK
    7U,	// PseudoVREDMAXU_VS_M2
    7U,	// PseudoVREDMAXU_VS_M2_MASK
    7U,	// PseudoVREDMAXU_VS_M4
    7U,	// PseudoVREDMAXU_VS_M4_MASK
    7U,	// PseudoVREDMAXU_VS_M8
    7U,	// PseudoVREDMAXU_VS_M8_MASK
    7U,	// PseudoVREDMAXU_VS_MF2
    7U,	// PseudoVREDMAXU_VS_MF2_MASK
    7U,	// PseudoVREDMAXU_VS_MF4
    7U,	// PseudoVREDMAXU_VS_MF4_MASK
    7U,	// PseudoVREDMAXU_VS_MF8
    7U,	// PseudoVREDMAXU_VS_MF8_MASK
    7U,	// PseudoVREDMAX_VS_M1
    7U,	// PseudoVREDMAX_VS_M1_MASK
    7U,	// PseudoVREDMAX_VS_M2
    7U,	// PseudoVREDMAX_VS_M2_MASK
    7U,	// PseudoVREDMAX_VS_M4
    7U,	// PseudoVREDMAX_VS_M4_MASK
    7U,	// PseudoVREDMAX_VS_M8
    7U,	// PseudoVREDMAX_VS_M8_MASK
    7U,	// PseudoVREDMAX_VS_MF2
    7U,	// PseudoVREDMAX_VS_MF2_MASK
    7U,	// PseudoVREDMAX_VS_MF4
    7U,	// PseudoVREDMAX_VS_MF4_MASK
    7U,	// PseudoVREDMAX_VS_MF8
    7U,	// PseudoVREDMAX_VS_MF8_MASK
    7U,	// PseudoVREDMINU_VS_M1
    7U,	// PseudoVREDMINU_VS_M1_MASK
    7U,	// PseudoVREDMINU_VS_M2
    7U,	// PseudoVREDMINU_VS_M2_MASK
    7U,	// PseudoVREDMINU_VS_M4
    7U,	// PseudoVREDMINU_VS_M4_MASK
    7U,	// PseudoVREDMINU_VS_M8
    7U,	// PseudoVREDMINU_VS_M8_MASK
    7U,	// PseudoVREDMINU_VS_MF2
    7U,	// PseudoVREDMINU_VS_MF2_MASK
    7U,	// PseudoVREDMINU_VS_MF4
    7U,	// PseudoVREDMINU_VS_MF4_MASK
    7U,	// PseudoVREDMINU_VS_MF8
    7U,	// PseudoVREDMINU_VS_MF8_MASK
    7U,	// PseudoVREDMIN_VS_M1
    7U,	// PseudoVREDMIN_VS_M1_MASK
    7U,	// PseudoVREDMIN_VS_M2
    7U,	// PseudoVREDMIN_VS_M2_MASK
    7U,	// PseudoVREDMIN_VS_M4
    7U,	// PseudoVREDMIN_VS_M4_MASK
    7U,	// PseudoVREDMIN_VS_M8
    7U,	// PseudoVREDMIN_VS_M8_MASK
    7U,	// PseudoVREDMIN_VS_MF2
    7U,	// PseudoVREDMIN_VS_MF2_MASK
    7U,	// PseudoVREDMIN_VS_MF4
    7U,	// PseudoVREDMIN_VS_MF4_MASK
    7U,	// PseudoVREDMIN_VS_MF8
    7U,	// PseudoVREDMIN_VS_MF8_MASK
    7U,	// PseudoVREDOR_VS_M1
    7U,	// PseudoVREDOR_VS_M1_MASK
    7U,	// PseudoVREDOR_VS_M2
    7U,	// PseudoVREDOR_VS_M2_MASK
    7U,	// PseudoVREDOR_VS_M4
    7U,	// PseudoVREDOR_VS_M4_MASK
    7U,	// PseudoVREDOR_VS_M8
    7U,	// PseudoVREDOR_VS_M8_MASK
    7U,	// PseudoVREDOR_VS_MF2
    7U,	// PseudoVREDOR_VS_MF2_MASK
    7U,	// PseudoVREDOR_VS_MF4
    7U,	// PseudoVREDOR_VS_MF4_MASK
    7U,	// PseudoVREDOR_VS_MF8
    7U,	// PseudoVREDOR_VS_MF8_MASK
    7U,	// PseudoVREDSUM_VS_M1
    7U,	// PseudoVREDSUM_VS_M1_MASK
    7U,	// PseudoVREDSUM_VS_M2
    7U,	// PseudoVREDSUM_VS_M2_MASK
    7U,	// PseudoVREDSUM_VS_M4
    7U,	// PseudoVREDSUM_VS_M4_MASK
    7U,	// PseudoVREDSUM_VS_M8
    7U,	// PseudoVREDSUM_VS_M8_MASK
    7U,	// PseudoVREDSUM_VS_MF2
    7U,	// PseudoVREDSUM_VS_MF2_MASK
    7U,	// PseudoVREDSUM_VS_MF4
    7U,	// PseudoVREDSUM_VS_MF4_MASK
    7U,	// PseudoVREDSUM_VS_MF8
    7U,	// PseudoVREDSUM_VS_MF8_MASK
    7U,	// PseudoVREDXOR_VS_M1
    7U,	// PseudoVREDXOR_VS_M1_MASK
    7U,	// PseudoVREDXOR_VS_M2
    7U,	// PseudoVREDXOR_VS_M2_MASK
    7U,	// PseudoVREDXOR_VS_M4
    7U,	// PseudoVREDXOR_VS_M4_MASK
    7U,	// PseudoVREDXOR_VS_M8
    7U,	// PseudoVREDXOR_VS_M8_MASK
    7U,	// PseudoVREDXOR_VS_MF2
    7U,	// PseudoVREDXOR_VS_MF2_MASK
    7U,	// PseudoVREDXOR_VS_MF4
    7U,	// PseudoVREDXOR_VS_MF4_MASK
    7U,	// PseudoVREDXOR_VS_MF8
    7U,	// PseudoVREDXOR_VS_MF8_MASK
    7U,	// PseudoVRELOAD2_M1
    7U,	// PseudoVRELOAD2_M2
    7U,	// PseudoVRELOAD2_M4
    7U,	// PseudoVRELOAD2_MF2
    7U,	// PseudoVRELOAD2_MF4
    7U,	// PseudoVRELOAD2_MF8
    7U,	// PseudoVRELOAD3_M1
    7U,	// PseudoVRELOAD3_M2
    7U,	// PseudoVRELOAD3_MF2
    7U,	// PseudoVRELOAD3_MF4
    7U,	// PseudoVRELOAD3_MF8
    7U,	// PseudoVRELOAD4_M1
    7U,	// PseudoVRELOAD4_M2
    7U,	// PseudoVRELOAD4_MF2
    7U,	// PseudoVRELOAD4_MF4
    7U,	// PseudoVRELOAD4_MF8
    7U,	// PseudoVRELOAD5_M1
    7U,	// PseudoVRELOAD5_MF2
    7U,	// PseudoVRELOAD5_MF4
    7U,	// PseudoVRELOAD5_MF8
    7U,	// PseudoVRELOAD6_M1
    7U,	// PseudoVRELOAD6_MF2
    7U,	// PseudoVRELOAD6_MF4
    7U,	// PseudoVRELOAD6_MF8
    7U,	// PseudoVRELOAD7_M1
    7U,	// PseudoVRELOAD7_MF2
    7U,	// PseudoVRELOAD7_MF4
    7U,	// PseudoVRELOAD7_MF8
    7U,	// PseudoVRELOAD8_M1
    7U,	// PseudoVRELOAD8_MF2
    7U,	// PseudoVRELOAD8_MF4
    7U,	// PseudoVRELOAD8_MF8
    7U,	// PseudoVREMU_VV_M1
    7U,	// PseudoVREMU_VV_M1_MASK
    7U,	// PseudoVREMU_VV_M1_TU
    7U,	// PseudoVREMU_VV_M2
    7U,	// PseudoVREMU_VV_M2_MASK
    7U,	// PseudoVREMU_VV_M2_TU
    7U,	// PseudoVREMU_VV_M4
    7U,	// PseudoVREMU_VV_M4_MASK
    7U,	// PseudoVREMU_VV_M4_TU
    7U,	// PseudoVREMU_VV_M8
    7U,	// PseudoVREMU_VV_M8_MASK
    7U,	// PseudoVREMU_VV_M8_TU
    7U,	// PseudoVREMU_VV_MF2
    7U,	// PseudoVREMU_VV_MF2_MASK
    7U,	// PseudoVREMU_VV_MF2_TU
    7U,	// PseudoVREMU_VV_MF4
    7U,	// PseudoVREMU_VV_MF4_MASK
    7U,	// PseudoVREMU_VV_MF4_TU
    7U,	// PseudoVREMU_VV_MF8
    7U,	// PseudoVREMU_VV_MF8_MASK
    7U,	// PseudoVREMU_VV_MF8_TU
    7U,	// PseudoVREMU_VX_M1
    7U,	// PseudoVREMU_VX_M1_MASK
    7U,	// PseudoVREMU_VX_M1_TU
    7U,	// PseudoVREMU_VX_M2
    7U,	// PseudoVREMU_VX_M2_MASK
    7U,	// PseudoVREMU_VX_M2_TU
    7U,	// PseudoVREMU_VX_M4
    7U,	// PseudoVREMU_VX_M4_MASK
    7U,	// PseudoVREMU_VX_M4_TU
    7U,	// PseudoVREMU_VX_M8
    7U,	// PseudoVREMU_VX_M8_MASK
    7U,	// PseudoVREMU_VX_M8_TU
    7U,	// PseudoVREMU_VX_MF2
    7U,	// PseudoVREMU_VX_MF2_MASK
    7U,	// PseudoVREMU_VX_MF2_TU
    7U,	// PseudoVREMU_VX_MF4
    7U,	// PseudoVREMU_VX_MF4_MASK
    7U,	// PseudoVREMU_VX_MF4_TU
    7U,	// PseudoVREMU_VX_MF8
    7U,	// PseudoVREMU_VX_MF8_MASK
    7U,	// PseudoVREMU_VX_MF8_TU
    7U,	// PseudoVREM_VV_M1
    7U,	// PseudoVREM_VV_M1_MASK
    7U,	// PseudoVREM_VV_M1_TU
    7U,	// PseudoVREM_VV_M2
    7U,	// PseudoVREM_VV_M2_MASK
    7U,	// PseudoVREM_VV_M2_TU
    7U,	// PseudoVREM_VV_M4
    7U,	// PseudoVREM_VV_M4_MASK
    7U,	// PseudoVREM_VV_M4_TU
    7U,	// PseudoVREM_VV_M8
    7U,	// PseudoVREM_VV_M8_MASK
    7U,	// PseudoVREM_VV_M8_TU
    7U,	// PseudoVREM_VV_MF2
    7U,	// PseudoVREM_VV_MF2_MASK
    7U,	// PseudoVREM_VV_MF2_TU
    7U,	// PseudoVREM_VV_MF4
    7U,	// PseudoVREM_VV_MF4_MASK
    7U,	// PseudoVREM_VV_MF4_TU
    7U,	// PseudoVREM_VV_MF8
    7U,	// PseudoVREM_VV_MF8_MASK
    7U,	// PseudoVREM_VV_MF8_TU
    7U,	// PseudoVREM_VX_M1
    7U,	// PseudoVREM_VX_M1_MASK
    7U,	// PseudoVREM_VX_M1_TU
    7U,	// PseudoVREM_VX_M2
    7U,	// PseudoVREM_VX_M2_MASK
    7U,	// PseudoVREM_VX_M2_TU
    7U,	// PseudoVREM_VX_M4
    7U,	// PseudoVREM_VX_M4_MASK
    7U,	// PseudoVREM_VX_M4_TU
    7U,	// PseudoVREM_VX_M8
    7U,	// PseudoVREM_VX_M8_MASK
    7U,	// PseudoVREM_VX_M8_TU
    7U,	// PseudoVREM_VX_MF2
    7U,	// PseudoVREM_VX_MF2_MASK
    7U,	// PseudoVREM_VX_MF2_TU
    7U,	// PseudoVREM_VX_MF4
    7U,	// PseudoVREM_VX_MF4_MASK
    7U,	// PseudoVREM_VX_MF4_TU
    7U,	// PseudoVREM_VX_MF8
    7U,	// PseudoVREM_VX_MF8_MASK
    7U,	// PseudoVREM_VX_MF8_TU
    7U,	// PseudoVRGATHEREI16_VV_M1_M1
    7U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    7U,	// PseudoVRGATHEREI16_VV_M1_M1_TU
    7U,	// PseudoVRGATHEREI16_VV_M1_M2
    7U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M1_M2_TU
    7U,	// PseudoVRGATHEREI16_VV_M1_MF2
    7U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M1_MF2_TU
    7U,	// PseudoVRGATHEREI16_VV_M1_MF4
    7U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    7U,	// PseudoVRGATHEREI16_VV_M1_MF4_TU
    7U,	// PseudoVRGATHEREI16_VV_M2_M1
    7U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    7U,	// PseudoVRGATHEREI16_VV_M2_M1_TU
    7U,	// PseudoVRGATHEREI16_VV_M2_M2
    7U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M2_M2_TU
    7U,	// PseudoVRGATHEREI16_VV_M2_M4
    7U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    7U,	// PseudoVRGATHEREI16_VV_M2_M4_TU
    7U,	// PseudoVRGATHEREI16_VV_M2_MF2
    7U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M2_MF2_TU
    7U,	// PseudoVRGATHEREI16_VV_M4_M1
    7U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    7U,	// PseudoVRGATHEREI16_VV_M4_M1_TU
    7U,	// PseudoVRGATHEREI16_VV_M4_M2
    7U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M4_M2_TU
    7U,	// PseudoVRGATHEREI16_VV_M4_M4
    7U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    7U,	// PseudoVRGATHEREI16_VV_M4_M4_TU
    7U,	// PseudoVRGATHEREI16_VV_M4_M8
    7U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    7U,	// PseudoVRGATHEREI16_VV_M4_M8_TU
    7U,	// PseudoVRGATHEREI16_VV_M8_M2
    7U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    7U,	// PseudoVRGATHEREI16_VV_M8_M2_TU
    7U,	// PseudoVRGATHEREI16_VV_M8_M4
    7U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    7U,	// PseudoVRGATHEREI16_VV_M8_M4_TU
    7U,	// PseudoVRGATHEREI16_VV_M8_M8
    7U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    7U,	// PseudoVRGATHEREI16_VV_M8_M8_TU
    7U,	// PseudoVRGATHEREI16_VV_MF2_M1
    7U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF2_M1_TU
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF2_TU
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF4_TU
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF2_MF8_TU
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF2_TU
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF4_TU
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF4_MF8_TU
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF4_TU
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    7U,	// PseudoVRGATHEREI16_VV_MF8_MF8_TU
    7U,	// PseudoVRGATHER_VI_M1
    7U,	// PseudoVRGATHER_VI_M1_MASK
    7U,	// PseudoVRGATHER_VI_M1_TU
    7U,	// PseudoVRGATHER_VI_M2
    7U,	// PseudoVRGATHER_VI_M2_MASK
    7U,	// PseudoVRGATHER_VI_M2_TU
    7U,	// PseudoVRGATHER_VI_M4
    7U,	// PseudoVRGATHER_VI_M4_MASK
    7U,	// PseudoVRGATHER_VI_M4_TU
    7U,	// PseudoVRGATHER_VI_M8
    7U,	// PseudoVRGATHER_VI_M8_MASK
    7U,	// PseudoVRGATHER_VI_M8_TU
    7U,	// PseudoVRGATHER_VI_MF2
    7U,	// PseudoVRGATHER_VI_MF2_MASK
    7U,	// PseudoVRGATHER_VI_MF2_TU
    7U,	// PseudoVRGATHER_VI_MF4
    7U,	// PseudoVRGATHER_VI_MF4_MASK
    7U,	// PseudoVRGATHER_VI_MF4_TU
    7U,	// PseudoVRGATHER_VI_MF8
    7U,	// PseudoVRGATHER_VI_MF8_MASK
    7U,	// PseudoVRGATHER_VI_MF8_TU
    7U,	// PseudoVRGATHER_VV_M1
    7U,	// PseudoVRGATHER_VV_M1_MASK
    7U,	// PseudoVRGATHER_VV_M1_TU
    7U,	// PseudoVRGATHER_VV_M2
    7U,	// PseudoVRGATHER_VV_M2_MASK
    7U,	// PseudoVRGATHER_VV_M2_TU
    7U,	// PseudoVRGATHER_VV_M4
    7U,	// PseudoVRGATHER_VV_M4_MASK
    7U,	// PseudoVRGATHER_VV_M4_TU
    7U,	// PseudoVRGATHER_VV_M8
    7U,	// PseudoVRGATHER_VV_M8_MASK
    7U,	// PseudoVRGATHER_VV_M8_TU
    7U,	// PseudoVRGATHER_VV_MF2
    7U,	// PseudoVRGATHER_VV_MF2_MASK
    7U,	// PseudoVRGATHER_VV_MF2_TU
    7U,	// PseudoVRGATHER_VV_MF4
    7U,	// PseudoVRGATHER_VV_MF4_MASK
    7U,	// PseudoVRGATHER_VV_MF4_TU
    7U,	// PseudoVRGATHER_VV_MF8
    7U,	// PseudoVRGATHER_VV_MF8_MASK
    7U,	// PseudoVRGATHER_VV_MF8_TU
    7U,	// PseudoVRGATHER_VX_M1
    7U,	// PseudoVRGATHER_VX_M1_MASK
    7U,	// PseudoVRGATHER_VX_M1_TU
    7U,	// PseudoVRGATHER_VX_M2
    7U,	// PseudoVRGATHER_VX_M2_MASK
    7U,	// PseudoVRGATHER_VX_M2_TU
    7U,	// PseudoVRGATHER_VX_M4
    7U,	// PseudoVRGATHER_VX_M4_MASK
    7U,	// PseudoVRGATHER_VX_M4_TU
    7U,	// PseudoVRGATHER_VX_M8
    7U,	// PseudoVRGATHER_VX_M8_MASK
    7U,	// PseudoVRGATHER_VX_M8_TU
    7U,	// PseudoVRGATHER_VX_MF2
    7U,	// PseudoVRGATHER_VX_MF2_MASK
    7U,	// PseudoVRGATHER_VX_MF2_TU
    7U,	// PseudoVRGATHER_VX_MF4
    7U,	// PseudoVRGATHER_VX_MF4_MASK
    7U,	// PseudoVRGATHER_VX_MF4_TU
    7U,	// PseudoVRGATHER_VX_MF8
    7U,	// PseudoVRGATHER_VX_MF8_MASK
    7U,	// PseudoVRGATHER_VX_MF8_TU
    7U,	// PseudoVRSUB_VI_M1
    7U,	// PseudoVRSUB_VI_M1_MASK
    7U,	// PseudoVRSUB_VI_M1_TU
    7U,	// PseudoVRSUB_VI_M2
    7U,	// PseudoVRSUB_VI_M2_MASK
    7U,	// PseudoVRSUB_VI_M2_TU
    7U,	// PseudoVRSUB_VI_M4
    7U,	// PseudoVRSUB_VI_M4_MASK
    7U,	// PseudoVRSUB_VI_M4_TU
    7U,	// PseudoVRSUB_VI_M8
    7U,	// PseudoVRSUB_VI_M8_MASK
    7U,	// PseudoVRSUB_VI_M8_TU
    7U,	// PseudoVRSUB_VI_MF2
    7U,	// PseudoVRSUB_VI_MF2_MASK
    7U,	// PseudoVRSUB_VI_MF2_TU
    7U,	// PseudoVRSUB_VI_MF4
    7U,	// PseudoVRSUB_VI_MF4_MASK
    7U,	// PseudoVRSUB_VI_MF4_TU
    7U,	// PseudoVRSUB_VI_MF8
    7U,	// PseudoVRSUB_VI_MF8_MASK
    7U,	// PseudoVRSUB_VI_MF8_TU
    7U,	// PseudoVRSUB_VX_M1
    7U,	// PseudoVRSUB_VX_M1_MASK
    7U,	// PseudoVRSUB_VX_M1_TU
    7U,	// PseudoVRSUB_VX_M2
    7U,	// PseudoVRSUB_VX_M2_MASK
    7U,	// PseudoVRSUB_VX_M2_TU
    7U,	// PseudoVRSUB_VX_M4
    7U,	// PseudoVRSUB_VX_M4_MASK
    7U,	// PseudoVRSUB_VX_M4_TU
    7U,	// PseudoVRSUB_VX_M8
    7U,	// PseudoVRSUB_VX_M8_MASK
    7U,	// PseudoVRSUB_VX_M8_TU
    7U,	// PseudoVRSUB_VX_MF2
    7U,	// PseudoVRSUB_VX_MF2_MASK
    7U,	// PseudoVRSUB_VX_MF2_TU
    7U,	// PseudoVRSUB_VX_MF4
    7U,	// PseudoVRSUB_VX_MF4_MASK
    7U,	// PseudoVRSUB_VX_MF4_TU
    7U,	// PseudoVRSUB_VX_MF8
    7U,	// PseudoVRSUB_VX_MF8_MASK
    7U,	// PseudoVRSUB_VX_MF8_TU
    7U,	// PseudoVSADDU_VI_M1
    7U,	// PseudoVSADDU_VI_M1_MASK
    7U,	// PseudoVSADDU_VI_M1_TU
    7U,	// PseudoVSADDU_VI_M2
    7U,	// PseudoVSADDU_VI_M2_MASK
    7U,	// PseudoVSADDU_VI_M2_TU
    7U,	// PseudoVSADDU_VI_M4
    7U,	// PseudoVSADDU_VI_M4_MASK
    7U,	// PseudoVSADDU_VI_M4_TU
    7U,	// PseudoVSADDU_VI_M8
    7U,	// PseudoVSADDU_VI_M8_MASK
    7U,	// PseudoVSADDU_VI_M8_TU
    7U,	// PseudoVSADDU_VI_MF2
    7U,	// PseudoVSADDU_VI_MF2_MASK
    7U,	// PseudoVSADDU_VI_MF2_TU
    7U,	// PseudoVSADDU_VI_MF4
    7U,	// PseudoVSADDU_VI_MF4_MASK
    7U,	// PseudoVSADDU_VI_MF4_TU
    7U,	// PseudoVSADDU_VI_MF8
    7U,	// PseudoVSADDU_VI_MF8_MASK
    7U,	// PseudoVSADDU_VI_MF8_TU
    7U,	// PseudoVSADDU_VV_M1
    7U,	// PseudoVSADDU_VV_M1_MASK
    7U,	// PseudoVSADDU_VV_M1_TU
    7U,	// PseudoVSADDU_VV_M2
    7U,	// PseudoVSADDU_VV_M2_MASK
    7U,	// PseudoVSADDU_VV_M2_TU
    7U,	// PseudoVSADDU_VV_M4
    7U,	// PseudoVSADDU_VV_M4_MASK
    7U,	// PseudoVSADDU_VV_M4_TU
    7U,	// PseudoVSADDU_VV_M8
    7U,	// PseudoVSADDU_VV_M8_MASK
    7U,	// PseudoVSADDU_VV_M8_TU
    7U,	// PseudoVSADDU_VV_MF2
    7U,	// PseudoVSADDU_VV_MF2_MASK
    7U,	// PseudoVSADDU_VV_MF2_TU
    7U,	// PseudoVSADDU_VV_MF4
    7U,	// PseudoVSADDU_VV_MF4_MASK
    7U,	// PseudoVSADDU_VV_MF4_TU
    7U,	// PseudoVSADDU_VV_MF8
    7U,	// PseudoVSADDU_VV_MF8_MASK
    7U,	// PseudoVSADDU_VV_MF8_TU
    7U,	// PseudoVSADDU_VX_M1
    7U,	// PseudoVSADDU_VX_M1_MASK
    7U,	// PseudoVSADDU_VX_M1_TU
    7U,	// PseudoVSADDU_VX_M2
    7U,	// PseudoVSADDU_VX_M2_MASK
    7U,	// PseudoVSADDU_VX_M2_TU
    7U,	// PseudoVSADDU_VX_M4
    7U,	// PseudoVSADDU_VX_M4_MASK
    7U,	// PseudoVSADDU_VX_M4_TU
    7U,	// PseudoVSADDU_VX_M8
    7U,	// PseudoVSADDU_VX_M8_MASK
    7U,	// PseudoVSADDU_VX_M8_TU
    7U,	// PseudoVSADDU_VX_MF2
    7U,	// PseudoVSADDU_VX_MF2_MASK
    7U,	// PseudoVSADDU_VX_MF2_TU
    7U,	// PseudoVSADDU_VX_MF4
    7U,	// PseudoVSADDU_VX_MF4_MASK
    7U,	// PseudoVSADDU_VX_MF4_TU
    7U,	// PseudoVSADDU_VX_MF8
    7U,	// PseudoVSADDU_VX_MF8_MASK
    7U,	// PseudoVSADDU_VX_MF8_TU
    7U,	// PseudoVSADD_VI_M1
    7U,	// PseudoVSADD_VI_M1_MASK
    7U,	// PseudoVSADD_VI_M1_TU
    7U,	// PseudoVSADD_VI_M2
    7U,	// PseudoVSADD_VI_M2_MASK
    7U,	// PseudoVSADD_VI_M2_TU
    7U,	// PseudoVSADD_VI_M4
    7U,	// PseudoVSADD_VI_M4_MASK
    7U,	// PseudoVSADD_VI_M4_TU
    7U,	// PseudoVSADD_VI_M8
    7U,	// PseudoVSADD_VI_M8_MASK
    7U,	// PseudoVSADD_VI_M8_TU
    7U,	// PseudoVSADD_VI_MF2
    7U,	// PseudoVSADD_VI_MF2_MASK
    7U,	// PseudoVSADD_VI_MF2_TU
    7U,	// PseudoVSADD_VI_MF4
    7U,	// PseudoVSADD_VI_MF4_MASK
    7U,	// PseudoVSADD_VI_MF4_TU
    7U,	// PseudoVSADD_VI_MF8
    7U,	// PseudoVSADD_VI_MF8_MASK
    7U,	// PseudoVSADD_VI_MF8_TU
    7U,	// PseudoVSADD_VV_M1
    7U,	// PseudoVSADD_VV_M1_MASK
    7U,	// PseudoVSADD_VV_M1_TU
    7U,	// PseudoVSADD_VV_M2
    7U,	// PseudoVSADD_VV_M2_MASK
    7U,	// PseudoVSADD_VV_M2_TU
    7U,	// PseudoVSADD_VV_M4
    7U,	// PseudoVSADD_VV_M4_MASK
    7U,	// PseudoVSADD_VV_M4_TU
    7U,	// PseudoVSADD_VV_M8
    7U,	// PseudoVSADD_VV_M8_MASK
    7U,	// PseudoVSADD_VV_M8_TU
    7U,	// PseudoVSADD_VV_MF2
    7U,	// PseudoVSADD_VV_MF2_MASK
    7U,	// PseudoVSADD_VV_MF2_TU
    7U,	// PseudoVSADD_VV_MF4
    7U,	// PseudoVSADD_VV_MF4_MASK
    7U,	// PseudoVSADD_VV_MF4_TU
    7U,	// PseudoVSADD_VV_MF8
    7U,	// PseudoVSADD_VV_MF8_MASK
    7U,	// PseudoVSADD_VV_MF8_TU
    7U,	// PseudoVSADD_VX_M1
    7U,	// PseudoVSADD_VX_M1_MASK
    7U,	// PseudoVSADD_VX_M1_TU
    7U,	// PseudoVSADD_VX_M2
    7U,	// PseudoVSADD_VX_M2_MASK
    7U,	// PseudoVSADD_VX_M2_TU
    7U,	// PseudoVSADD_VX_M4
    7U,	// PseudoVSADD_VX_M4_MASK
    7U,	// PseudoVSADD_VX_M4_TU
    7U,	// PseudoVSADD_VX_M8
    7U,	// PseudoVSADD_VX_M8_MASK
    7U,	// PseudoVSADD_VX_M8_TU
    7U,	// PseudoVSADD_VX_MF2
    7U,	// PseudoVSADD_VX_MF2_MASK
    7U,	// PseudoVSADD_VX_MF2_TU
    7U,	// PseudoVSADD_VX_MF4
    7U,	// PseudoVSADD_VX_MF4_MASK
    7U,	// PseudoVSADD_VX_MF4_TU
    7U,	// PseudoVSADD_VX_MF8
    7U,	// PseudoVSADD_VX_MF8_MASK
    7U,	// PseudoVSADD_VX_MF8_TU
    7U,	// PseudoVSBC_VVM_M1
    7U,	// PseudoVSBC_VVM_M1_TU
    7U,	// PseudoVSBC_VVM_M2
    7U,	// PseudoVSBC_VVM_M2_TU
    7U,	// PseudoVSBC_VVM_M4
    7U,	// PseudoVSBC_VVM_M4_TU
    7U,	// PseudoVSBC_VVM_M8
    7U,	// PseudoVSBC_VVM_M8_TU
    7U,	// PseudoVSBC_VVM_MF2
    7U,	// PseudoVSBC_VVM_MF2_TU
    7U,	// PseudoVSBC_VVM_MF4
    7U,	// PseudoVSBC_VVM_MF4_TU
    7U,	// PseudoVSBC_VVM_MF8
    7U,	// PseudoVSBC_VVM_MF8_TU
    7U,	// PseudoVSBC_VXM_M1
    7U,	// PseudoVSBC_VXM_M1_TU
    7U,	// PseudoVSBC_VXM_M2
    7U,	// PseudoVSBC_VXM_M2_TU
    7U,	// PseudoVSBC_VXM_M4
    7U,	// PseudoVSBC_VXM_M4_TU
    7U,	// PseudoVSBC_VXM_M8
    7U,	// PseudoVSBC_VXM_M8_TU
    7U,	// PseudoVSBC_VXM_MF2
    7U,	// PseudoVSBC_VXM_MF2_TU
    7U,	// PseudoVSBC_VXM_MF4
    7U,	// PseudoVSBC_VXM_MF4_TU
    7U,	// PseudoVSBC_VXM_MF8
    7U,	// PseudoVSBC_VXM_MF8_TU
    7U,	// PseudoVSE16_V_M1
    7U,	// PseudoVSE16_V_M1_MASK
    7U,	// PseudoVSE16_V_M2
    7U,	// PseudoVSE16_V_M2_MASK
    7U,	// PseudoVSE16_V_M4
    7U,	// PseudoVSE16_V_M4_MASK
    7U,	// PseudoVSE16_V_M8
    7U,	// PseudoVSE16_V_M8_MASK
    7U,	// PseudoVSE16_V_MF2
    7U,	// PseudoVSE16_V_MF2_MASK
    7U,	// PseudoVSE16_V_MF4
    7U,	// PseudoVSE16_V_MF4_MASK
    7U,	// PseudoVSE32_V_M1
    7U,	// PseudoVSE32_V_M1_MASK
    7U,	// PseudoVSE32_V_M2
    7U,	// PseudoVSE32_V_M2_MASK
    7U,	// PseudoVSE32_V_M4
    7U,	// PseudoVSE32_V_M4_MASK
    7U,	// PseudoVSE32_V_M8
    7U,	// PseudoVSE32_V_M8_MASK
    7U,	// PseudoVSE32_V_MF2
    7U,	// PseudoVSE32_V_MF2_MASK
    7U,	// PseudoVSE64_V_M1
    7U,	// PseudoVSE64_V_M1_MASK
    7U,	// PseudoVSE64_V_M2
    7U,	// PseudoVSE64_V_M2_MASK
    7U,	// PseudoVSE64_V_M4
    7U,	// PseudoVSE64_V_M4_MASK
    7U,	// PseudoVSE64_V_M8
    7U,	// PseudoVSE64_V_M8_MASK
    7U,	// PseudoVSE8_V_M1
    7U,	// PseudoVSE8_V_M1_MASK
    7U,	// PseudoVSE8_V_M2
    7U,	// PseudoVSE8_V_M2_MASK
    7U,	// PseudoVSE8_V_M4
    7U,	// PseudoVSE8_V_M4_MASK
    7U,	// PseudoVSE8_V_M8
    7U,	// PseudoVSE8_V_M8_MASK
    7U,	// PseudoVSE8_V_MF2
    7U,	// PseudoVSE8_V_MF2_MASK
    7U,	// PseudoVSE8_V_MF4
    7U,	// PseudoVSE8_V_MF4_MASK
    7U,	// PseudoVSE8_V_MF8
    7U,	// PseudoVSE8_V_MF8_MASK
    7U,	// PseudoVSETIVLI
    7U,	// PseudoVSETVLI
    7U,	// PseudoVSETVLIX0
    7U,	// PseudoVSEXT_VF2_M1
    7U,	// PseudoVSEXT_VF2_M1_MASK
    7U,	// PseudoVSEXT_VF2_M1_TU
    7U,	// PseudoVSEXT_VF2_M2
    7U,	// PseudoVSEXT_VF2_M2_MASK
    7U,	// PseudoVSEXT_VF2_M2_TU
    7U,	// PseudoVSEXT_VF2_M4
    7U,	// PseudoVSEXT_VF2_M4_MASK
    7U,	// PseudoVSEXT_VF2_M4_TU
    7U,	// PseudoVSEXT_VF2_M8
    7U,	// PseudoVSEXT_VF2_M8_MASK
    7U,	// PseudoVSEXT_VF2_M8_TU
    7U,	// PseudoVSEXT_VF2_MF2
    7U,	// PseudoVSEXT_VF2_MF2_MASK
    7U,	// PseudoVSEXT_VF2_MF2_TU
    7U,	// PseudoVSEXT_VF2_MF4
    7U,	// PseudoVSEXT_VF2_MF4_MASK
    7U,	// PseudoVSEXT_VF2_MF4_TU
    7U,	// PseudoVSEXT_VF4_M1
    7U,	// PseudoVSEXT_VF4_M1_MASK
    7U,	// PseudoVSEXT_VF4_M1_TU
    7U,	// PseudoVSEXT_VF4_M2
    7U,	// PseudoVSEXT_VF4_M2_MASK
    7U,	// PseudoVSEXT_VF4_M2_TU
    7U,	// PseudoVSEXT_VF4_M4
    7U,	// PseudoVSEXT_VF4_M4_MASK
    7U,	// PseudoVSEXT_VF4_M4_TU
    7U,	// PseudoVSEXT_VF4_M8
    7U,	// PseudoVSEXT_VF4_M8_MASK
    7U,	// PseudoVSEXT_VF4_M8_TU
    7U,	// PseudoVSEXT_VF4_MF2
    7U,	// PseudoVSEXT_VF4_MF2_MASK
    7U,	// PseudoVSEXT_VF4_MF2_TU
    7U,	// PseudoVSEXT_VF8_M1
    7U,	// PseudoVSEXT_VF8_M1_MASK
    7U,	// PseudoVSEXT_VF8_M1_TU
    7U,	// PseudoVSEXT_VF8_M2
    7U,	// PseudoVSEXT_VF8_M2_MASK
    7U,	// PseudoVSEXT_VF8_M2_TU
    7U,	// PseudoVSEXT_VF8_M4
    7U,	// PseudoVSEXT_VF8_M4_MASK
    7U,	// PseudoVSEXT_VF8_M4_TU
    7U,	// PseudoVSEXT_VF8_M8
    7U,	// PseudoVSEXT_VF8_M8_MASK
    7U,	// PseudoVSEXT_VF8_M8_TU
    7U,	// PseudoVSLIDE1DOWN_VX_M1
    7U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_M1_TU
    7U,	// PseudoVSLIDE1DOWN_VX_M2
    7U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_M2_TU
    7U,	// PseudoVSLIDE1DOWN_VX_M4
    7U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_M4_TU
    7U,	// PseudoVSLIDE1DOWN_VX_M8
    7U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_M8_TU
    7U,	// PseudoVSLIDE1DOWN_VX_MF2
    7U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_MF2_TU
    7U,	// PseudoVSLIDE1DOWN_VX_MF4
    7U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_MF4_TU
    7U,	// PseudoVSLIDE1DOWN_VX_MF8
    7U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    7U,	// PseudoVSLIDE1DOWN_VX_MF8_TU
    7U,	// PseudoVSLIDE1UP_VX_M1
    7U,	// PseudoVSLIDE1UP_VX_M1_MASK
    7U,	// PseudoVSLIDE1UP_VX_M1_TU
    7U,	// PseudoVSLIDE1UP_VX_M2
    7U,	// PseudoVSLIDE1UP_VX_M2_MASK
    7U,	// PseudoVSLIDE1UP_VX_M2_TU
    7U,	// PseudoVSLIDE1UP_VX_M4
    7U,	// PseudoVSLIDE1UP_VX_M4_MASK
    7U,	// PseudoVSLIDE1UP_VX_M4_TU
    7U,	// PseudoVSLIDE1UP_VX_M8
    7U,	// PseudoVSLIDE1UP_VX_M8_MASK
    7U,	// PseudoVSLIDE1UP_VX_M8_TU
    7U,	// PseudoVSLIDE1UP_VX_MF2
    7U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    7U,	// PseudoVSLIDE1UP_VX_MF2_TU
    7U,	// PseudoVSLIDE1UP_VX_MF4
    7U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    7U,	// PseudoVSLIDE1UP_VX_MF4_TU
    7U,	// PseudoVSLIDE1UP_VX_MF8
    7U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    7U,	// PseudoVSLIDE1UP_VX_MF8_TU
    7U,	// PseudoVSLIDEDOWN_VI_M1
    7U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    7U,	// PseudoVSLIDEDOWN_VI_M2
    7U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    7U,	// PseudoVSLIDEDOWN_VI_M4
    7U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    7U,	// PseudoVSLIDEDOWN_VI_M8
    7U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    7U,	// PseudoVSLIDEDOWN_VI_MF2
    7U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    7U,	// PseudoVSLIDEDOWN_VI_MF4
    7U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    7U,	// PseudoVSLIDEDOWN_VI_MF8
    7U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    7U,	// PseudoVSLIDEDOWN_VX_M1
    7U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    7U,	// PseudoVSLIDEDOWN_VX_M2
    7U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    7U,	// PseudoVSLIDEDOWN_VX_M4
    7U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    7U,	// PseudoVSLIDEDOWN_VX_M8
    7U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    7U,	// PseudoVSLIDEDOWN_VX_MF2
    7U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    7U,	// PseudoVSLIDEDOWN_VX_MF4
    7U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    7U,	// PseudoVSLIDEDOWN_VX_MF8
    7U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    7U,	// PseudoVSLIDEUP_VI_M1
    7U,	// PseudoVSLIDEUP_VI_M1_MASK
    7U,	// PseudoVSLIDEUP_VI_M2
    7U,	// PseudoVSLIDEUP_VI_M2_MASK
    7U,	// PseudoVSLIDEUP_VI_M4
    7U,	// PseudoVSLIDEUP_VI_M4_MASK
    7U,	// PseudoVSLIDEUP_VI_M8
    7U,	// PseudoVSLIDEUP_VI_M8_MASK
    7U,	// PseudoVSLIDEUP_VI_MF2
    7U,	// PseudoVSLIDEUP_VI_MF2_MASK
    7U,	// PseudoVSLIDEUP_VI_MF4
    7U,	// PseudoVSLIDEUP_VI_MF4_MASK
    7U,	// PseudoVSLIDEUP_VI_MF8
    7U,	// PseudoVSLIDEUP_VI_MF8_MASK
    7U,	// PseudoVSLIDEUP_VX_M1
    7U,	// PseudoVSLIDEUP_VX_M1_MASK
    7U,	// PseudoVSLIDEUP_VX_M2
    7U,	// PseudoVSLIDEUP_VX_M2_MASK
    7U,	// PseudoVSLIDEUP_VX_M4
    7U,	// PseudoVSLIDEUP_VX_M4_MASK
    7U,	// PseudoVSLIDEUP_VX_M8
    7U,	// PseudoVSLIDEUP_VX_M8_MASK
    7U,	// PseudoVSLIDEUP_VX_MF2
    7U,	// PseudoVSLIDEUP_VX_MF2_MASK
    7U,	// PseudoVSLIDEUP_VX_MF4
    7U,	// PseudoVSLIDEUP_VX_MF4_MASK
    7U,	// PseudoVSLIDEUP_VX_MF8
    7U,	// PseudoVSLIDEUP_VX_MF8_MASK
    7U,	// PseudoVSLL_VI_M1
    7U,	// PseudoVSLL_VI_M1_MASK
    7U,	// PseudoVSLL_VI_M1_TU
    7U,	// PseudoVSLL_VI_M2
    7U,	// PseudoVSLL_VI_M2_MASK
    7U,	// PseudoVSLL_VI_M2_TU
    7U,	// PseudoVSLL_VI_M4
    7U,	// PseudoVSLL_VI_M4_MASK
    7U,	// PseudoVSLL_VI_M4_TU
    7U,	// PseudoVSLL_VI_M8
    7U,	// PseudoVSLL_VI_M8_MASK
    7U,	// PseudoVSLL_VI_M8_TU
    7U,	// PseudoVSLL_VI_MF2
    7U,	// PseudoVSLL_VI_MF2_MASK
    7U,	// PseudoVSLL_VI_MF2_TU
    7U,	// PseudoVSLL_VI_MF4
    7U,	// PseudoVSLL_VI_MF4_MASK
    7U,	// PseudoVSLL_VI_MF4_TU
    7U,	// PseudoVSLL_VI_MF8
    7U,	// PseudoVSLL_VI_MF8_MASK
    7U,	// PseudoVSLL_VI_MF8_TU
    7U,	// PseudoVSLL_VV_M1
    7U,	// PseudoVSLL_VV_M1_MASK
    7U,	// PseudoVSLL_VV_M1_TU
    7U,	// PseudoVSLL_VV_M2
    7U,	// PseudoVSLL_VV_M2_MASK
    7U,	// PseudoVSLL_VV_M2_TU
    7U,	// PseudoVSLL_VV_M4
    7U,	// PseudoVSLL_VV_M4_MASK
    7U,	// PseudoVSLL_VV_M4_TU
    7U,	// PseudoVSLL_VV_M8
    7U,	// PseudoVSLL_VV_M8_MASK
    7U,	// PseudoVSLL_VV_M8_TU
    7U,	// PseudoVSLL_VV_MF2
    7U,	// PseudoVSLL_VV_MF2_MASK
    7U,	// PseudoVSLL_VV_MF2_TU
    7U,	// PseudoVSLL_VV_MF4
    7U,	// PseudoVSLL_VV_MF4_MASK
    7U,	// PseudoVSLL_VV_MF4_TU
    7U,	// PseudoVSLL_VV_MF8
    7U,	// PseudoVSLL_VV_MF8_MASK
    7U,	// PseudoVSLL_VV_MF8_TU
    7U,	// PseudoVSLL_VX_M1
    7U,	// PseudoVSLL_VX_M1_MASK
    7U,	// PseudoVSLL_VX_M1_TU
    7U,	// PseudoVSLL_VX_M2
    7U,	// PseudoVSLL_VX_M2_MASK
    7U,	// PseudoVSLL_VX_M2_TU
    7U,	// PseudoVSLL_VX_M4
    7U,	// PseudoVSLL_VX_M4_MASK
    7U,	// PseudoVSLL_VX_M4_TU
    7U,	// PseudoVSLL_VX_M8
    7U,	// PseudoVSLL_VX_M8_MASK
    7U,	// PseudoVSLL_VX_M8_TU
    7U,	// PseudoVSLL_VX_MF2
    7U,	// PseudoVSLL_VX_MF2_MASK
    7U,	// PseudoVSLL_VX_MF2_TU
    7U,	// PseudoVSLL_VX_MF4
    7U,	// PseudoVSLL_VX_MF4_MASK
    7U,	// PseudoVSLL_VX_MF4_TU
    7U,	// PseudoVSLL_VX_MF8
    7U,	// PseudoVSLL_VX_MF8_MASK
    7U,	// PseudoVSLL_VX_MF8_TU
    7U,	// PseudoVSMUL_VV_M1
    7U,	// PseudoVSMUL_VV_M1_MASK
    7U,	// PseudoVSMUL_VV_M1_TU
    7U,	// PseudoVSMUL_VV_M2
    7U,	// PseudoVSMUL_VV_M2_MASK
    7U,	// PseudoVSMUL_VV_M2_TU
    7U,	// PseudoVSMUL_VV_M4
    7U,	// PseudoVSMUL_VV_M4_MASK
    7U,	// PseudoVSMUL_VV_M4_TU
    7U,	// PseudoVSMUL_VV_M8
    7U,	// PseudoVSMUL_VV_M8_MASK
    7U,	// PseudoVSMUL_VV_M8_TU
    7U,	// PseudoVSMUL_VV_MF2
    7U,	// PseudoVSMUL_VV_MF2_MASK
    7U,	// PseudoVSMUL_VV_MF2_TU
    7U,	// PseudoVSMUL_VV_MF4
    7U,	// PseudoVSMUL_VV_MF4_MASK
    7U,	// PseudoVSMUL_VV_MF4_TU
    7U,	// PseudoVSMUL_VV_MF8
    7U,	// PseudoVSMUL_VV_MF8_MASK
    7U,	// PseudoVSMUL_VV_MF8_TU
    7U,	// PseudoVSMUL_VX_M1
    7U,	// PseudoVSMUL_VX_M1_MASK
    7U,	// PseudoVSMUL_VX_M1_TU
    7U,	// PseudoVSMUL_VX_M2
    7U,	// PseudoVSMUL_VX_M2_MASK
    7U,	// PseudoVSMUL_VX_M2_TU
    7U,	// PseudoVSMUL_VX_M4
    7U,	// PseudoVSMUL_VX_M4_MASK
    7U,	// PseudoVSMUL_VX_M4_TU
    7U,	// PseudoVSMUL_VX_M8
    7U,	// PseudoVSMUL_VX_M8_MASK
    7U,	// PseudoVSMUL_VX_M8_TU
    7U,	// PseudoVSMUL_VX_MF2
    7U,	// PseudoVSMUL_VX_MF2_MASK
    7U,	// PseudoVSMUL_VX_MF2_TU
    7U,	// PseudoVSMUL_VX_MF4
    7U,	// PseudoVSMUL_VX_MF4_MASK
    7U,	// PseudoVSMUL_VX_MF4_TU
    7U,	// PseudoVSMUL_VX_MF8
    7U,	// PseudoVSMUL_VX_MF8_MASK
    7U,	// PseudoVSMUL_VX_MF8_TU
    7U,	// PseudoVSM_V_B1
    7U,	// PseudoVSM_V_B16
    7U,	// PseudoVSM_V_B2
    7U,	// PseudoVSM_V_B32
    7U,	// PseudoVSM_V_B4
    7U,	// PseudoVSM_V_B64
    7U,	// PseudoVSM_V_B8
    7U,	// PseudoVSOXEI16_V_M1_M1
    7U,	// PseudoVSOXEI16_V_M1_M1_MASK
    7U,	// PseudoVSOXEI16_V_M1_M2
    7U,	// PseudoVSOXEI16_V_M1_M2_MASK
    7U,	// PseudoVSOXEI16_V_M1_M4
    7U,	// PseudoVSOXEI16_V_M1_M4_MASK
    7U,	// PseudoVSOXEI16_V_M1_MF2
    7U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXEI16_V_M2_M1
    7U,	// PseudoVSOXEI16_V_M2_M1_MASK
    7U,	// PseudoVSOXEI16_V_M2_M2
    7U,	// PseudoVSOXEI16_V_M2_M2_MASK
    7U,	// PseudoVSOXEI16_V_M2_M4
    7U,	// PseudoVSOXEI16_V_M2_M4_MASK
    7U,	// PseudoVSOXEI16_V_M2_M8
    7U,	// PseudoVSOXEI16_V_M2_M8_MASK
    7U,	// PseudoVSOXEI16_V_M4_M2
    7U,	// PseudoVSOXEI16_V_M4_M2_MASK
    7U,	// PseudoVSOXEI16_V_M4_M4
    7U,	// PseudoVSOXEI16_V_M4_M4_MASK
    7U,	// PseudoVSOXEI16_V_M4_M8
    7U,	// PseudoVSOXEI16_V_M4_M8_MASK
    7U,	// PseudoVSOXEI16_V_M8_M4
    7U,	// PseudoVSOXEI16_V_M8_M4_MASK
    7U,	// PseudoVSOXEI16_V_M8_M8
    7U,	// PseudoVSOXEI16_V_M8_M8_MASK
    7U,	// PseudoVSOXEI16_V_MF2_M1
    7U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXEI16_V_MF2_M2
    7U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    7U,	// PseudoVSOXEI16_V_MF2_MF2
    7U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXEI16_V_MF2_MF4
    7U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXEI16_V_MF4_M1
    7U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXEI16_V_MF4_MF2
    7U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXEI16_V_MF4_MF4
    7U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXEI16_V_MF4_MF8
    7U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXEI32_V_M1_M1
    7U,	// PseudoVSOXEI32_V_M1_M1_MASK
    7U,	// PseudoVSOXEI32_V_M1_M2
    7U,	// PseudoVSOXEI32_V_M1_M2_MASK
    7U,	// PseudoVSOXEI32_V_M1_MF2
    7U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXEI32_V_M1_MF4
    7U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXEI32_V_M2_M1
    7U,	// PseudoVSOXEI32_V_M2_M1_MASK
    7U,	// PseudoVSOXEI32_V_M2_M2
    7U,	// PseudoVSOXEI32_V_M2_M2_MASK
    7U,	// PseudoVSOXEI32_V_M2_M4
    7U,	// PseudoVSOXEI32_V_M2_M4_MASK
    7U,	// PseudoVSOXEI32_V_M2_MF2
    7U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXEI32_V_M4_M1
    7U,	// PseudoVSOXEI32_V_M4_M1_MASK
    7U,	// PseudoVSOXEI32_V_M4_M2
    7U,	// PseudoVSOXEI32_V_M4_M2_MASK
    7U,	// PseudoVSOXEI32_V_M4_M4
    7U,	// PseudoVSOXEI32_V_M4_M4_MASK
    7U,	// PseudoVSOXEI32_V_M4_M8
    7U,	// PseudoVSOXEI32_V_M4_M8_MASK
    7U,	// PseudoVSOXEI32_V_M8_M2
    7U,	// PseudoVSOXEI32_V_M8_M2_MASK
    7U,	// PseudoVSOXEI32_V_M8_M4
    7U,	// PseudoVSOXEI32_V_M8_M4_MASK
    7U,	// PseudoVSOXEI32_V_M8_M8
    7U,	// PseudoVSOXEI32_V_M8_M8_MASK
    7U,	// PseudoVSOXEI32_V_MF2_M1
    7U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXEI32_V_MF2_MF2
    7U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXEI32_V_MF2_MF4
    7U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXEI32_V_MF2_MF8
    7U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXEI64_V_M1_M1
    7U,	// PseudoVSOXEI64_V_M1_M1_MASK
    7U,	// PseudoVSOXEI64_V_M1_MF2
    7U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXEI64_V_M1_MF4
    7U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXEI64_V_M1_MF8
    7U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXEI64_V_M2_M1
    7U,	// PseudoVSOXEI64_V_M2_M1_MASK
    7U,	// PseudoVSOXEI64_V_M2_M2
    7U,	// PseudoVSOXEI64_V_M2_M2_MASK
    7U,	// PseudoVSOXEI64_V_M2_MF2
    7U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXEI64_V_M2_MF4
    7U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXEI64_V_M4_M1
    7U,	// PseudoVSOXEI64_V_M4_M1_MASK
    7U,	// PseudoVSOXEI64_V_M4_M2
    7U,	// PseudoVSOXEI64_V_M4_M2_MASK
    7U,	// PseudoVSOXEI64_V_M4_M4
    7U,	// PseudoVSOXEI64_V_M4_M4_MASK
    7U,	// PseudoVSOXEI64_V_M4_MF2
    7U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXEI64_V_M8_M1
    7U,	// PseudoVSOXEI64_V_M8_M1_MASK
    7U,	// PseudoVSOXEI64_V_M8_M2
    7U,	// PseudoVSOXEI64_V_M8_M2_MASK
    7U,	// PseudoVSOXEI64_V_M8_M4
    7U,	// PseudoVSOXEI64_V_M8_M4_MASK
    7U,	// PseudoVSOXEI64_V_M8_M8
    7U,	// PseudoVSOXEI64_V_M8_M8_MASK
    7U,	// PseudoVSOXEI8_V_M1_M1
    7U,	// PseudoVSOXEI8_V_M1_M1_MASK
    7U,	// PseudoVSOXEI8_V_M1_M2
    7U,	// PseudoVSOXEI8_V_M1_M2_MASK
    7U,	// PseudoVSOXEI8_V_M1_M4
    7U,	// PseudoVSOXEI8_V_M1_M4_MASK
    7U,	// PseudoVSOXEI8_V_M1_M8
    7U,	// PseudoVSOXEI8_V_M1_M8_MASK
    7U,	// PseudoVSOXEI8_V_M2_M2
    7U,	// PseudoVSOXEI8_V_M2_M2_MASK
    7U,	// PseudoVSOXEI8_V_M2_M4
    7U,	// PseudoVSOXEI8_V_M2_M4_MASK
    7U,	// PseudoVSOXEI8_V_M2_M8
    7U,	// PseudoVSOXEI8_V_M2_M8_MASK
    7U,	// PseudoVSOXEI8_V_M4_M4
    7U,	// PseudoVSOXEI8_V_M4_M4_MASK
    7U,	// PseudoVSOXEI8_V_M4_M8
    7U,	// PseudoVSOXEI8_V_M4_M8_MASK
    7U,	// PseudoVSOXEI8_V_M8_M8
    7U,	// PseudoVSOXEI8_V_M8_M8_MASK
    7U,	// PseudoVSOXEI8_V_MF2_M1
    7U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXEI8_V_MF2_M2
    7U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    7U,	// PseudoVSOXEI8_V_MF2_M4
    7U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    7U,	// PseudoVSOXEI8_V_MF2_MF2
    7U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXEI8_V_MF4_M1
    7U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXEI8_V_MF4_M2
    7U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    7U,	// PseudoVSOXEI8_V_MF4_MF2
    7U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXEI8_V_MF4_MF4
    7U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXEI8_V_MF8_M1
    7U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXEI8_V_MF8_MF2
    7U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXEI8_V_MF8_MF4
    7U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXEI8_V_MF8_MF8
    7U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M1_M1
    7U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M1_M2
    7U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M1_M4
    7U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M2_M1
    7U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M2_M2
    7U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M2_M4
    7U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M4_M2
    7U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M4_M4
    7U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_M8_M4
    7U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    7U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M1_M1
    7U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M1_M2
    7U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M2_M1
    7U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M2_M2
    7U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M2_M4
    7U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M4_M1
    7U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M4_M2
    7U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M4_M4
    7U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M8_M2
    7U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_M8_M4
    7U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    7U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M1_M1
    7U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M2_M1
    7U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M2_M2
    7U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M4_M1
    7U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M4_M2
    7U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M4_M4
    7U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M8_M1
    7U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M8_M2
    7U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG2EI64_V_M8_M4
    7U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M1_M1
    7U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M1_M2
    7U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M1_M4
    7U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M2_M2
    7U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M2_M4
    7U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_M4_M4
    7U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    7U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    7U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M1_M1
    7U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M1_M2
    7U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M2_M1
    7U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M2_M2
    7U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_M4_M2
    7U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    7U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M1_M1
    7U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M1_M2
    7U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M2_M1
    7U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M2_M2
    7U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M4_M1
    7U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M4_M2
    7U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_M8_M2
    7U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M1_M1
    7U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M2_M1
    7U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M2_M2
    7U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M4_M1
    7U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M4_M2
    7U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M8_M1
    7U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG3EI64_V_M8_M2
    7U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_M1_M1
    7U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG3EI8_V_M1_M2
    7U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_M2_M2
    7U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    7U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    7U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M1_M1
    7U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M1_M2
    7U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M2_M1
    7U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M2_M2
    7U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_M4_M2
    7U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    7U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M1_M1
    7U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M1_M2
    7U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M2_M1
    7U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M2_M2
    7U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M4_M1
    7U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M4_M2
    7U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_M8_M2
    7U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M1_M1
    7U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M2_M1
    7U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M2_M2
    7U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M4_M1
    7U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M4_M2
    7U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M8_M1
    7U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG4EI64_V_M8_M2
    7U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_M1_M1
    7U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG4EI8_V_M1_M2
    7U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_M2_M2
    7U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    7U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    7U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG5EI16_V_M1_M1
    7U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG5EI16_V_M2_M1
    7U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M1_M1
    7U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M2_M1
    7U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG5EI32_V_M4_M1
    7U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M1_M1
    7U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M2_M1
    7U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M4_M1
    7U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG5EI64_V_M8_M1
    7U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG5EI8_V_M1_M1
    7U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG6EI16_V_M1_M1
    7U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG6EI16_V_M2_M1
    7U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M1_M1
    7U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M2_M1
    7U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG6EI32_V_M4_M1
    7U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M1_M1
    7U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M2_M1
    7U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M4_M1
    7U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG6EI64_V_M8_M1
    7U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG6EI8_V_M1_M1
    7U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG7EI16_V_M1_M1
    7U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG7EI16_V_M2_M1
    7U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M1_M1
    7U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M2_M1
    7U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG7EI32_V_M4_M1
    7U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M1_M1
    7U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M2_M1
    7U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M4_M1
    7U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG7EI64_V_M8_M1
    7U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG7EI8_V_M1_M1
    7U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSOXSEG8EI16_V_M1_M1
    7U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    7U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG8EI16_V_M2_M1
    7U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    7U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    7U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    7U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    7U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    7U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M1_M1
    7U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    7U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    7U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M2_M1
    7U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    7U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG8EI32_V_M4_M1
    7U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    7U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    7U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M1_M1
    7U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    7U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M2_M1
    7U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    7U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    7U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M4_M1
    7U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    7U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    7U,	// PseudoVSOXSEG8EI64_V_M8_M1
    7U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    7U,	// PseudoVSOXSEG8EI8_V_M1_M1
    7U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    7U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    7U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    7U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    7U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    7U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    7U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    7U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSPILL2_M1
    7U,	// PseudoVSPILL2_M2
    7U,	// PseudoVSPILL2_M4
    7U,	// PseudoVSPILL2_MF2
    7U,	// PseudoVSPILL2_MF4
    7U,	// PseudoVSPILL2_MF8
    7U,	// PseudoVSPILL3_M1
    7U,	// PseudoVSPILL3_M2
    7U,	// PseudoVSPILL3_MF2
    7U,	// PseudoVSPILL3_MF4
    7U,	// PseudoVSPILL3_MF8
    7U,	// PseudoVSPILL4_M1
    7U,	// PseudoVSPILL4_M2
    7U,	// PseudoVSPILL4_MF2
    7U,	// PseudoVSPILL4_MF4
    7U,	// PseudoVSPILL4_MF8
    7U,	// PseudoVSPILL5_M1
    7U,	// PseudoVSPILL5_MF2
    7U,	// PseudoVSPILL5_MF4
    7U,	// PseudoVSPILL5_MF8
    7U,	// PseudoVSPILL6_M1
    7U,	// PseudoVSPILL6_MF2
    7U,	// PseudoVSPILL6_MF4
    7U,	// PseudoVSPILL6_MF8
    7U,	// PseudoVSPILL7_M1
    7U,	// PseudoVSPILL7_MF2
    7U,	// PseudoVSPILL7_MF4
    7U,	// PseudoVSPILL7_MF8
    7U,	// PseudoVSPILL8_M1
    7U,	// PseudoVSPILL8_MF2
    7U,	// PseudoVSPILL8_MF4
    7U,	// PseudoVSPILL8_MF8
    7U,	// PseudoVSRA_VI_M1
    7U,	// PseudoVSRA_VI_M1_MASK
    7U,	// PseudoVSRA_VI_M1_TU
    7U,	// PseudoVSRA_VI_M2
    7U,	// PseudoVSRA_VI_M2_MASK
    7U,	// PseudoVSRA_VI_M2_TU
    7U,	// PseudoVSRA_VI_M4
    7U,	// PseudoVSRA_VI_M4_MASK
    7U,	// PseudoVSRA_VI_M4_TU
    7U,	// PseudoVSRA_VI_M8
    7U,	// PseudoVSRA_VI_M8_MASK
    7U,	// PseudoVSRA_VI_M8_TU
    7U,	// PseudoVSRA_VI_MF2
    7U,	// PseudoVSRA_VI_MF2_MASK
    7U,	// PseudoVSRA_VI_MF2_TU
    7U,	// PseudoVSRA_VI_MF4
    7U,	// PseudoVSRA_VI_MF4_MASK
    7U,	// PseudoVSRA_VI_MF4_TU
    7U,	// PseudoVSRA_VI_MF8
    7U,	// PseudoVSRA_VI_MF8_MASK
    7U,	// PseudoVSRA_VI_MF8_TU
    7U,	// PseudoVSRA_VV_M1
    7U,	// PseudoVSRA_VV_M1_MASK
    7U,	// PseudoVSRA_VV_M1_TU
    7U,	// PseudoVSRA_VV_M2
    7U,	// PseudoVSRA_VV_M2_MASK
    7U,	// PseudoVSRA_VV_M2_TU
    7U,	// PseudoVSRA_VV_M4
    7U,	// PseudoVSRA_VV_M4_MASK
    7U,	// PseudoVSRA_VV_M4_TU
    7U,	// PseudoVSRA_VV_M8
    7U,	// PseudoVSRA_VV_M8_MASK
    7U,	// PseudoVSRA_VV_M8_TU
    7U,	// PseudoVSRA_VV_MF2
    7U,	// PseudoVSRA_VV_MF2_MASK
    7U,	// PseudoVSRA_VV_MF2_TU
    7U,	// PseudoVSRA_VV_MF4
    7U,	// PseudoVSRA_VV_MF4_MASK
    7U,	// PseudoVSRA_VV_MF4_TU
    7U,	// PseudoVSRA_VV_MF8
    7U,	// PseudoVSRA_VV_MF8_MASK
    7U,	// PseudoVSRA_VV_MF8_TU
    7U,	// PseudoVSRA_VX_M1
    7U,	// PseudoVSRA_VX_M1_MASK
    7U,	// PseudoVSRA_VX_M1_TU
    7U,	// PseudoVSRA_VX_M2
    7U,	// PseudoVSRA_VX_M2_MASK
    7U,	// PseudoVSRA_VX_M2_TU
    7U,	// PseudoVSRA_VX_M4
    7U,	// PseudoVSRA_VX_M4_MASK
    7U,	// PseudoVSRA_VX_M4_TU
    7U,	// PseudoVSRA_VX_M8
    7U,	// PseudoVSRA_VX_M8_MASK
    7U,	// PseudoVSRA_VX_M8_TU
    7U,	// PseudoVSRA_VX_MF2
    7U,	// PseudoVSRA_VX_MF2_MASK
    7U,	// PseudoVSRA_VX_MF2_TU
    7U,	// PseudoVSRA_VX_MF4
    7U,	// PseudoVSRA_VX_MF4_MASK
    7U,	// PseudoVSRA_VX_MF4_TU
    7U,	// PseudoVSRA_VX_MF8
    7U,	// PseudoVSRA_VX_MF8_MASK
    7U,	// PseudoVSRA_VX_MF8_TU
    7U,	// PseudoVSRL_VI_M1
    7U,	// PseudoVSRL_VI_M1_MASK
    7U,	// PseudoVSRL_VI_M1_TU
    7U,	// PseudoVSRL_VI_M2
    7U,	// PseudoVSRL_VI_M2_MASK
    7U,	// PseudoVSRL_VI_M2_TU
    7U,	// PseudoVSRL_VI_M4
    7U,	// PseudoVSRL_VI_M4_MASK
    7U,	// PseudoVSRL_VI_M4_TU
    7U,	// PseudoVSRL_VI_M8
    7U,	// PseudoVSRL_VI_M8_MASK
    7U,	// PseudoVSRL_VI_M8_TU
    7U,	// PseudoVSRL_VI_MF2
    7U,	// PseudoVSRL_VI_MF2_MASK
    7U,	// PseudoVSRL_VI_MF2_TU
    7U,	// PseudoVSRL_VI_MF4
    7U,	// PseudoVSRL_VI_MF4_MASK
    7U,	// PseudoVSRL_VI_MF4_TU
    7U,	// PseudoVSRL_VI_MF8
    7U,	// PseudoVSRL_VI_MF8_MASK
    7U,	// PseudoVSRL_VI_MF8_TU
    7U,	// PseudoVSRL_VV_M1
    7U,	// PseudoVSRL_VV_M1_MASK
    7U,	// PseudoVSRL_VV_M1_TU
    7U,	// PseudoVSRL_VV_M2
    7U,	// PseudoVSRL_VV_M2_MASK
    7U,	// PseudoVSRL_VV_M2_TU
    7U,	// PseudoVSRL_VV_M4
    7U,	// PseudoVSRL_VV_M4_MASK
    7U,	// PseudoVSRL_VV_M4_TU
    7U,	// PseudoVSRL_VV_M8
    7U,	// PseudoVSRL_VV_M8_MASK
    7U,	// PseudoVSRL_VV_M8_TU
    7U,	// PseudoVSRL_VV_MF2
    7U,	// PseudoVSRL_VV_MF2_MASK
    7U,	// PseudoVSRL_VV_MF2_TU
    7U,	// PseudoVSRL_VV_MF4
    7U,	// PseudoVSRL_VV_MF4_MASK
    7U,	// PseudoVSRL_VV_MF4_TU
    7U,	// PseudoVSRL_VV_MF8
    7U,	// PseudoVSRL_VV_MF8_MASK
    7U,	// PseudoVSRL_VV_MF8_TU
    7U,	// PseudoVSRL_VX_M1
    7U,	// PseudoVSRL_VX_M1_MASK
    7U,	// PseudoVSRL_VX_M1_TU
    7U,	// PseudoVSRL_VX_M2
    7U,	// PseudoVSRL_VX_M2_MASK
    7U,	// PseudoVSRL_VX_M2_TU
    7U,	// PseudoVSRL_VX_M4
    7U,	// PseudoVSRL_VX_M4_MASK
    7U,	// PseudoVSRL_VX_M4_TU
    7U,	// PseudoVSRL_VX_M8
    7U,	// PseudoVSRL_VX_M8_MASK
    7U,	// PseudoVSRL_VX_M8_TU
    7U,	// PseudoVSRL_VX_MF2
    7U,	// PseudoVSRL_VX_MF2_MASK
    7U,	// PseudoVSRL_VX_MF2_TU
    7U,	// PseudoVSRL_VX_MF4
    7U,	// PseudoVSRL_VX_MF4_MASK
    7U,	// PseudoVSRL_VX_MF4_TU
    7U,	// PseudoVSRL_VX_MF8
    7U,	// PseudoVSRL_VX_MF8_MASK
    7U,	// PseudoVSRL_VX_MF8_TU
    7U,	// PseudoVSSE16_V_M1
    7U,	// PseudoVSSE16_V_M1_MASK
    7U,	// PseudoVSSE16_V_M2
    7U,	// PseudoVSSE16_V_M2_MASK
    7U,	// PseudoVSSE16_V_M4
    7U,	// PseudoVSSE16_V_M4_MASK
    7U,	// PseudoVSSE16_V_M8
    7U,	// PseudoVSSE16_V_M8_MASK
    7U,	// PseudoVSSE16_V_MF2
    7U,	// PseudoVSSE16_V_MF2_MASK
    7U,	// PseudoVSSE16_V_MF4
    7U,	// PseudoVSSE16_V_MF4_MASK
    7U,	// PseudoVSSE32_V_M1
    7U,	// PseudoVSSE32_V_M1_MASK
    7U,	// PseudoVSSE32_V_M2
    7U,	// PseudoVSSE32_V_M2_MASK
    7U,	// PseudoVSSE32_V_M4
    7U,	// PseudoVSSE32_V_M4_MASK
    7U,	// PseudoVSSE32_V_M8
    7U,	// PseudoVSSE32_V_M8_MASK
    7U,	// PseudoVSSE32_V_MF2
    7U,	// PseudoVSSE32_V_MF2_MASK
    7U,	// PseudoVSSE64_V_M1
    7U,	// PseudoVSSE64_V_M1_MASK
    7U,	// PseudoVSSE64_V_M2
    7U,	// PseudoVSSE64_V_M2_MASK
    7U,	// PseudoVSSE64_V_M4
    7U,	// PseudoVSSE64_V_M4_MASK
    7U,	// PseudoVSSE64_V_M8
    7U,	// PseudoVSSE64_V_M8_MASK
    7U,	// PseudoVSSE8_V_M1
    7U,	// PseudoVSSE8_V_M1_MASK
    7U,	// PseudoVSSE8_V_M2
    7U,	// PseudoVSSE8_V_M2_MASK
    7U,	// PseudoVSSE8_V_M4
    7U,	// PseudoVSSE8_V_M4_MASK
    7U,	// PseudoVSSE8_V_M8
    7U,	// PseudoVSSE8_V_M8_MASK
    7U,	// PseudoVSSE8_V_MF2
    7U,	// PseudoVSSE8_V_MF2_MASK
    7U,	// PseudoVSSE8_V_MF4
    7U,	// PseudoVSSE8_V_MF4_MASK
    7U,	// PseudoVSSE8_V_MF8
    7U,	// PseudoVSSE8_V_MF8_MASK
    7U,	// PseudoVSSEG2E16_V_M1
    7U,	// PseudoVSSEG2E16_V_M1_MASK
    7U,	// PseudoVSSEG2E16_V_M2
    7U,	// PseudoVSSEG2E16_V_M2_MASK
    7U,	// PseudoVSSEG2E16_V_M4
    7U,	// PseudoVSSEG2E16_V_M4_MASK
    7U,	// PseudoVSSEG2E16_V_MF2
    7U,	// PseudoVSSEG2E16_V_MF2_MASK
    7U,	// PseudoVSSEG2E16_V_MF4
    7U,	// PseudoVSSEG2E16_V_MF4_MASK
    7U,	// PseudoVSSEG2E32_V_M1
    7U,	// PseudoVSSEG2E32_V_M1_MASK
    7U,	// PseudoVSSEG2E32_V_M2
    7U,	// PseudoVSSEG2E32_V_M2_MASK
    7U,	// PseudoVSSEG2E32_V_M4
    7U,	// PseudoVSSEG2E32_V_M4_MASK
    7U,	// PseudoVSSEG2E32_V_MF2
    7U,	// PseudoVSSEG2E32_V_MF2_MASK
    7U,	// PseudoVSSEG2E64_V_M1
    7U,	// PseudoVSSEG2E64_V_M1_MASK
    7U,	// PseudoVSSEG2E64_V_M2
    7U,	// PseudoVSSEG2E64_V_M2_MASK
    7U,	// PseudoVSSEG2E64_V_M4
    7U,	// PseudoVSSEG2E64_V_M4_MASK
    7U,	// PseudoVSSEG2E8_V_M1
    7U,	// PseudoVSSEG2E8_V_M1_MASK
    7U,	// PseudoVSSEG2E8_V_M2
    7U,	// PseudoVSSEG2E8_V_M2_MASK
    7U,	// PseudoVSSEG2E8_V_M4
    7U,	// PseudoVSSEG2E8_V_M4_MASK
    7U,	// PseudoVSSEG2E8_V_MF2
    7U,	// PseudoVSSEG2E8_V_MF2_MASK
    7U,	// PseudoVSSEG2E8_V_MF4
    7U,	// PseudoVSSEG2E8_V_MF4_MASK
    7U,	// PseudoVSSEG2E8_V_MF8
    7U,	// PseudoVSSEG2E8_V_MF8_MASK
    7U,	// PseudoVSSEG3E16_V_M1
    7U,	// PseudoVSSEG3E16_V_M1_MASK
    7U,	// PseudoVSSEG3E16_V_M2
    7U,	// PseudoVSSEG3E16_V_M2_MASK
    7U,	// PseudoVSSEG3E16_V_MF2
    7U,	// PseudoVSSEG3E16_V_MF2_MASK
    7U,	// PseudoVSSEG3E16_V_MF4
    7U,	// PseudoVSSEG3E16_V_MF4_MASK
    7U,	// PseudoVSSEG3E32_V_M1
    7U,	// PseudoVSSEG3E32_V_M1_MASK
    7U,	// PseudoVSSEG3E32_V_M2
    7U,	// PseudoVSSEG3E32_V_M2_MASK
    7U,	// PseudoVSSEG3E32_V_MF2
    7U,	// PseudoVSSEG3E32_V_MF2_MASK
    7U,	// PseudoVSSEG3E64_V_M1
    7U,	// PseudoVSSEG3E64_V_M1_MASK
    7U,	// PseudoVSSEG3E64_V_M2
    7U,	// PseudoVSSEG3E64_V_M2_MASK
    7U,	// PseudoVSSEG3E8_V_M1
    7U,	// PseudoVSSEG3E8_V_M1_MASK
    7U,	// PseudoVSSEG3E8_V_M2
    7U,	// PseudoVSSEG3E8_V_M2_MASK
    7U,	// PseudoVSSEG3E8_V_MF2
    7U,	// PseudoVSSEG3E8_V_MF2_MASK
    7U,	// PseudoVSSEG3E8_V_MF4
    7U,	// PseudoVSSEG3E8_V_MF4_MASK
    7U,	// PseudoVSSEG3E8_V_MF8
    7U,	// PseudoVSSEG3E8_V_MF8_MASK
    7U,	// PseudoVSSEG4E16_V_M1
    7U,	// PseudoVSSEG4E16_V_M1_MASK
    7U,	// PseudoVSSEG4E16_V_M2
    7U,	// PseudoVSSEG4E16_V_M2_MASK
    7U,	// PseudoVSSEG4E16_V_MF2
    7U,	// PseudoVSSEG4E16_V_MF2_MASK
    7U,	// PseudoVSSEG4E16_V_MF4
    7U,	// PseudoVSSEG4E16_V_MF4_MASK
    7U,	// PseudoVSSEG4E32_V_M1
    7U,	// PseudoVSSEG4E32_V_M1_MASK
    7U,	// PseudoVSSEG4E32_V_M2
    7U,	// PseudoVSSEG4E32_V_M2_MASK
    7U,	// PseudoVSSEG4E32_V_MF2
    7U,	// PseudoVSSEG4E32_V_MF2_MASK
    7U,	// PseudoVSSEG4E64_V_M1
    7U,	// PseudoVSSEG4E64_V_M1_MASK
    7U,	// PseudoVSSEG4E64_V_M2
    7U,	// PseudoVSSEG4E64_V_M2_MASK
    7U,	// PseudoVSSEG4E8_V_M1
    7U,	// PseudoVSSEG4E8_V_M1_MASK
    7U,	// PseudoVSSEG4E8_V_M2
    7U,	// PseudoVSSEG4E8_V_M2_MASK
    7U,	// PseudoVSSEG4E8_V_MF2
    7U,	// PseudoVSSEG4E8_V_MF2_MASK
    7U,	// PseudoVSSEG4E8_V_MF4
    7U,	// PseudoVSSEG4E8_V_MF4_MASK
    7U,	// PseudoVSSEG4E8_V_MF8
    7U,	// PseudoVSSEG4E8_V_MF8_MASK
    7U,	// PseudoVSSEG5E16_V_M1
    7U,	// PseudoVSSEG5E16_V_M1_MASK
    7U,	// PseudoVSSEG5E16_V_MF2
    7U,	// PseudoVSSEG5E16_V_MF2_MASK
    7U,	// PseudoVSSEG5E16_V_MF4
    7U,	// PseudoVSSEG5E16_V_MF4_MASK
    7U,	// PseudoVSSEG5E32_V_M1
    7U,	// PseudoVSSEG5E32_V_M1_MASK
    7U,	// PseudoVSSEG5E32_V_MF2
    7U,	// PseudoVSSEG5E32_V_MF2_MASK
    7U,	// PseudoVSSEG5E64_V_M1
    7U,	// PseudoVSSEG5E64_V_M1_MASK
    7U,	// PseudoVSSEG5E8_V_M1
    7U,	// PseudoVSSEG5E8_V_M1_MASK
    7U,	// PseudoVSSEG5E8_V_MF2
    7U,	// PseudoVSSEG5E8_V_MF2_MASK
    7U,	// PseudoVSSEG5E8_V_MF4
    7U,	// PseudoVSSEG5E8_V_MF4_MASK
    7U,	// PseudoVSSEG5E8_V_MF8
    7U,	// PseudoVSSEG5E8_V_MF8_MASK
    7U,	// PseudoVSSEG6E16_V_M1
    7U,	// PseudoVSSEG6E16_V_M1_MASK
    7U,	// PseudoVSSEG6E16_V_MF2
    7U,	// PseudoVSSEG6E16_V_MF2_MASK
    7U,	// PseudoVSSEG6E16_V_MF4
    7U,	// PseudoVSSEG6E16_V_MF4_MASK
    7U,	// PseudoVSSEG6E32_V_M1
    7U,	// PseudoVSSEG6E32_V_M1_MASK
    7U,	// PseudoVSSEG6E32_V_MF2
    7U,	// PseudoVSSEG6E32_V_MF2_MASK
    7U,	// PseudoVSSEG6E64_V_M1
    7U,	// PseudoVSSEG6E64_V_M1_MASK
    7U,	// PseudoVSSEG6E8_V_M1
    7U,	// PseudoVSSEG6E8_V_M1_MASK
    7U,	// PseudoVSSEG6E8_V_MF2
    7U,	// PseudoVSSEG6E8_V_MF2_MASK
    7U,	// PseudoVSSEG6E8_V_MF4
    7U,	// PseudoVSSEG6E8_V_MF4_MASK
    7U,	// PseudoVSSEG6E8_V_MF8
    7U,	// PseudoVSSEG6E8_V_MF8_MASK
    7U,	// PseudoVSSEG7E16_V_M1
    7U,	// PseudoVSSEG7E16_V_M1_MASK
    7U,	// PseudoVSSEG7E16_V_MF2
    7U,	// PseudoVSSEG7E16_V_MF2_MASK
    7U,	// PseudoVSSEG7E16_V_MF4
    7U,	// PseudoVSSEG7E16_V_MF4_MASK
    7U,	// PseudoVSSEG7E32_V_M1
    7U,	// PseudoVSSEG7E32_V_M1_MASK
    7U,	// PseudoVSSEG7E32_V_MF2
    7U,	// PseudoVSSEG7E32_V_MF2_MASK
    7U,	// PseudoVSSEG7E64_V_M1
    7U,	// PseudoVSSEG7E64_V_M1_MASK
    7U,	// PseudoVSSEG7E8_V_M1
    7U,	// PseudoVSSEG7E8_V_M1_MASK
    7U,	// PseudoVSSEG7E8_V_MF2
    7U,	// PseudoVSSEG7E8_V_MF2_MASK
    7U,	// PseudoVSSEG7E8_V_MF4
    7U,	// PseudoVSSEG7E8_V_MF4_MASK
    7U,	// PseudoVSSEG7E8_V_MF8
    7U,	// PseudoVSSEG7E8_V_MF8_MASK
    7U,	// PseudoVSSEG8E16_V_M1
    7U,	// PseudoVSSEG8E16_V_M1_MASK
    7U,	// PseudoVSSEG8E16_V_MF2
    7U,	// PseudoVSSEG8E16_V_MF2_MASK
    7U,	// PseudoVSSEG8E16_V_MF4
    7U,	// PseudoVSSEG8E16_V_MF4_MASK
    7U,	// PseudoVSSEG8E32_V_M1
    7U,	// PseudoVSSEG8E32_V_M1_MASK
    7U,	// PseudoVSSEG8E32_V_MF2
    7U,	// PseudoVSSEG8E32_V_MF2_MASK
    7U,	// PseudoVSSEG8E64_V_M1
    7U,	// PseudoVSSEG8E64_V_M1_MASK
    7U,	// PseudoVSSEG8E8_V_M1
    7U,	// PseudoVSSEG8E8_V_M1_MASK
    7U,	// PseudoVSSEG8E8_V_MF2
    7U,	// PseudoVSSEG8E8_V_MF2_MASK
    7U,	// PseudoVSSEG8E8_V_MF4
    7U,	// PseudoVSSEG8E8_V_MF4_MASK
    7U,	// PseudoVSSEG8E8_V_MF8
    7U,	// PseudoVSSEG8E8_V_MF8_MASK
    7U,	// PseudoVSSRA_VI_M1
    7U,	// PseudoVSSRA_VI_M1_MASK
    7U,	// PseudoVSSRA_VI_M1_TU
    7U,	// PseudoVSSRA_VI_M2
    7U,	// PseudoVSSRA_VI_M2_MASK
    7U,	// PseudoVSSRA_VI_M2_TU
    7U,	// PseudoVSSRA_VI_M4
    7U,	// PseudoVSSRA_VI_M4_MASK
    7U,	// PseudoVSSRA_VI_M4_TU
    7U,	// PseudoVSSRA_VI_M8
    7U,	// PseudoVSSRA_VI_M8_MASK
    7U,	// PseudoVSSRA_VI_M8_TU
    7U,	// PseudoVSSRA_VI_MF2
    7U,	// PseudoVSSRA_VI_MF2_MASK
    7U,	// PseudoVSSRA_VI_MF2_TU
    7U,	// PseudoVSSRA_VI_MF4
    7U,	// PseudoVSSRA_VI_MF4_MASK
    7U,	// PseudoVSSRA_VI_MF4_TU
    7U,	// PseudoVSSRA_VI_MF8
    7U,	// PseudoVSSRA_VI_MF8_MASK
    7U,	// PseudoVSSRA_VI_MF8_TU
    7U,	// PseudoVSSRA_VV_M1
    7U,	// PseudoVSSRA_VV_M1_MASK
    7U,	// PseudoVSSRA_VV_M1_TU
    7U,	// PseudoVSSRA_VV_M2
    7U,	// PseudoVSSRA_VV_M2_MASK
    7U,	// PseudoVSSRA_VV_M2_TU
    7U,	// PseudoVSSRA_VV_M4
    7U,	// PseudoVSSRA_VV_M4_MASK
    7U,	// PseudoVSSRA_VV_M4_TU
    7U,	// PseudoVSSRA_VV_M8
    7U,	// PseudoVSSRA_VV_M8_MASK
    7U,	// PseudoVSSRA_VV_M8_TU
    7U,	// PseudoVSSRA_VV_MF2
    7U,	// PseudoVSSRA_VV_MF2_MASK
    7U,	// PseudoVSSRA_VV_MF2_TU
    7U,	// PseudoVSSRA_VV_MF4
    7U,	// PseudoVSSRA_VV_MF4_MASK
    7U,	// PseudoVSSRA_VV_MF4_TU
    7U,	// PseudoVSSRA_VV_MF8
    7U,	// PseudoVSSRA_VV_MF8_MASK
    7U,	// PseudoVSSRA_VV_MF8_TU
    7U,	// PseudoVSSRA_VX_M1
    7U,	// PseudoVSSRA_VX_M1_MASK
    7U,	// PseudoVSSRA_VX_M1_TU
    7U,	// PseudoVSSRA_VX_M2
    7U,	// PseudoVSSRA_VX_M2_MASK
    7U,	// PseudoVSSRA_VX_M2_TU
    7U,	// PseudoVSSRA_VX_M4
    7U,	// PseudoVSSRA_VX_M4_MASK
    7U,	// PseudoVSSRA_VX_M4_TU
    7U,	// PseudoVSSRA_VX_M8
    7U,	// PseudoVSSRA_VX_M8_MASK
    7U,	// PseudoVSSRA_VX_M8_TU
    7U,	// PseudoVSSRA_VX_MF2
    7U,	// PseudoVSSRA_VX_MF2_MASK
    7U,	// PseudoVSSRA_VX_MF2_TU
    7U,	// PseudoVSSRA_VX_MF4
    7U,	// PseudoVSSRA_VX_MF4_MASK
    7U,	// PseudoVSSRA_VX_MF4_TU
    7U,	// PseudoVSSRA_VX_MF8
    7U,	// PseudoVSSRA_VX_MF8_MASK
    7U,	// PseudoVSSRA_VX_MF8_TU
    7U,	// PseudoVSSRL_VI_M1
    7U,	// PseudoVSSRL_VI_M1_MASK
    7U,	// PseudoVSSRL_VI_M1_TU
    7U,	// PseudoVSSRL_VI_M2
    7U,	// PseudoVSSRL_VI_M2_MASK
    7U,	// PseudoVSSRL_VI_M2_TU
    7U,	// PseudoVSSRL_VI_M4
    7U,	// PseudoVSSRL_VI_M4_MASK
    7U,	// PseudoVSSRL_VI_M4_TU
    7U,	// PseudoVSSRL_VI_M8
    7U,	// PseudoVSSRL_VI_M8_MASK
    7U,	// PseudoVSSRL_VI_M8_TU
    7U,	// PseudoVSSRL_VI_MF2
    7U,	// PseudoVSSRL_VI_MF2_MASK
    7U,	// PseudoVSSRL_VI_MF2_TU
    7U,	// PseudoVSSRL_VI_MF4
    7U,	// PseudoVSSRL_VI_MF4_MASK
    7U,	// PseudoVSSRL_VI_MF4_TU
    7U,	// PseudoVSSRL_VI_MF8
    7U,	// PseudoVSSRL_VI_MF8_MASK
    7U,	// PseudoVSSRL_VI_MF8_TU
    7U,	// PseudoVSSRL_VV_M1
    7U,	// PseudoVSSRL_VV_M1_MASK
    7U,	// PseudoVSSRL_VV_M1_TU
    7U,	// PseudoVSSRL_VV_M2
    7U,	// PseudoVSSRL_VV_M2_MASK
    7U,	// PseudoVSSRL_VV_M2_TU
    7U,	// PseudoVSSRL_VV_M4
    7U,	// PseudoVSSRL_VV_M4_MASK
    7U,	// PseudoVSSRL_VV_M4_TU
    7U,	// PseudoVSSRL_VV_M8
    7U,	// PseudoVSSRL_VV_M8_MASK
    7U,	// PseudoVSSRL_VV_M8_TU
    7U,	// PseudoVSSRL_VV_MF2
    7U,	// PseudoVSSRL_VV_MF2_MASK
    7U,	// PseudoVSSRL_VV_MF2_TU
    7U,	// PseudoVSSRL_VV_MF4
    7U,	// PseudoVSSRL_VV_MF4_MASK
    7U,	// PseudoVSSRL_VV_MF4_TU
    7U,	// PseudoVSSRL_VV_MF8
    7U,	// PseudoVSSRL_VV_MF8_MASK
    7U,	// PseudoVSSRL_VV_MF8_TU
    7U,	// PseudoVSSRL_VX_M1
    7U,	// PseudoVSSRL_VX_M1_MASK
    7U,	// PseudoVSSRL_VX_M1_TU
    7U,	// PseudoVSSRL_VX_M2
    7U,	// PseudoVSSRL_VX_M2_MASK
    7U,	// PseudoVSSRL_VX_M2_TU
    7U,	// PseudoVSSRL_VX_M4
    7U,	// PseudoVSSRL_VX_M4_MASK
    7U,	// PseudoVSSRL_VX_M4_TU
    7U,	// PseudoVSSRL_VX_M8
    7U,	// PseudoVSSRL_VX_M8_MASK
    7U,	// PseudoVSSRL_VX_M8_TU
    7U,	// PseudoVSSRL_VX_MF2
    7U,	// PseudoVSSRL_VX_MF2_MASK
    7U,	// PseudoVSSRL_VX_MF2_TU
    7U,	// PseudoVSSRL_VX_MF4
    7U,	// PseudoVSSRL_VX_MF4_MASK
    7U,	// PseudoVSSRL_VX_MF4_TU
    7U,	// PseudoVSSRL_VX_MF8
    7U,	// PseudoVSSRL_VX_MF8_MASK
    7U,	// PseudoVSSRL_VX_MF8_TU
    7U,	// PseudoVSSSEG2E16_V_M1
    7U,	// PseudoVSSSEG2E16_V_M1_MASK
    7U,	// PseudoVSSSEG2E16_V_M2
    7U,	// PseudoVSSSEG2E16_V_M2_MASK
    7U,	// PseudoVSSSEG2E16_V_M4
    7U,	// PseudoVSSSEG2E16_V_M4_MASK
    7U,	// PseudoVSSSEG2E16_V_MF2
    7U,	// PseudoVSSSEG2E16_V_MF2_MASK
    7U,	// PseudoVSSSEG2E16_V_MF4
    7U,	// PseudoVSSSEG2E16_V_MF4_MASK
    7U,	// PseudoVSSSEG2E32_V_M1
    7U,	// PseudoVSSSEG2E32_V_M1_MASK
    7U,	// PseudoVSSSEG2E32_V_M2
    7U,	// PseudoVSSSEG2E32_V_M2_MASK
    7U,	// PseudoVSSSEG2E32_V_M4
    7U,	// PseudoVSSSEG2E32_V_M4_MASK
    7U,	// PseudoVSSSEG2E32_V_MF2
    7U,	// PseudoVSSSEG2E32_V_MF2_MASK
    7U,	// PseudoVSSSEG2E64_V_M1
    7U,	// PseudoVSSSEG2E64_V_M1_MASK
    7U,	// PseudoVSSSEG2E64_V_M2
    7U,	// PseudoVSSSEG2E64_V_M2_MASK
    7U,	// PseudoVSSSEG2E64_V_M4
    7U,	// PseudoVSSSEG2E64_V_M4_MASK
    7U,	// PseudoVSSSEG2E8_V_M1
    7U,	// PseudoVSSSEG2E8_V_M1_MASK
    7U,	// PseudoVSSSEG2E8_V_M2
    7U,	// PseudoVSSSEG2E8_V_M2_MASK
    7U,	// PseudoVSSSEG2E8_V_M4
    7U,	// PseudoVSSSEG2E8_V_M4_MASK
    7U,	// PseudoVSSSEG2E8_V_MF2
    7U,	// PseudoVSSSEG2E8_V_MF2_MASK
    7U,	// PseudoVSSSEG2E8_V_MF4
    7U,	// PseudoVSSSEG2E8_V_MF4_MASK
    7U,	// PseudoVSSSEG2E8_V_MF8
    7U,	// PseudoVSSSEG2E8_V_MF8_MASK
    7U,	// PseudoVSSSEG3E16_V_M1
    7U,	// PseudoVSSSEG3E16_V_M1_MASK
    7U,	// PseudoVSSSEG3E16_V_M2
    7U,	// PseudoVSSSEG3E16_V_M2_MASK
    7U,	// PseudoVSSSEG3E16_V_MF2
    7U,	// PseudoVSSSEG3E16_V_MF2_MASK
    7U,	// PseudoVSSSEG3E16_V_MF4
    7U,	// PseudoVSSSEG3E16_V_MF4_MASK
    7U,	// PseudoVSSSEG3E32_V_M1
    7U,	// PseudoVSSSEG3E32_V_M1_MASK
    7U,	// PseudoVSSSEG3E32_V_M2
    7U,	// PseudoVSSSEG3E32_V_M2_MASK
    7U,	// PseudoVSSSEG3E32_V_MF2
    7U,	// PseudoVSSSEG3E32_V_MF2_MASK
    7U,	// PseudoVSSSEG3E64_V_M1
    7U,	// PseudoVSSSEG3E64_V_M1_MASK
    7U,	// PseudoVSSSEG3E64_V_M2
    7U,	// PseudoVSSSEG3E64_V_M2_MASK
    7U,	// PseudoVSSSEG3E8_V_M1
    7U,	// PseudoVSSSEG3E8_V_M1_MASK
    7U,	// PseudoVSSSEG3E8_V_M2
    7U,	// PseudoVSSSEG3E8_V_M2_MASK
    7U,	// PseudoVSSSEG3E8_V_MF2
    7U,	// PseudoVSSSEG3E8_V_MF2_MASK
    7U,	// PseudoVSSSEG3E8_V_MF4
    7U,	// PseudoVSSSEG3E8_V_MF4_MASK
    7U,	// PseudoVSSSEG3E8_V_MF8
    7U,	// PseudoVSSSEG3E8_V_MF8_MASK
    7U,	// PseudoVSSSEG4E16_V_M1
    7U,	// PseudoVSSSEG4E16_V_M1_MASK
    7U,	// PseudoVSSSEG4E16_V_M2
    7U,	// PseudoVSSSEG4E16_V_M2_MASK
    7U,	// PseudoVSSSEG4E16_V_MF2
    7U,	// PseudoVSSSEG4E16_V_MF2_MASK
    7U,	// PseudoVSSSEG4E16_V_MF4
    7U,	// PseudoVSSSEG4E16_V_MF4_MASK
    7U,	// PseudoVSSSEG4E32_V_M1
    7U,	// PseudoVSSSEG4E32_V_M1_MASK
    7U,	// PseudoVSSSEG4E32_V_M2
    7U,	// PseudoVSSSEG4E32_V_M2_MASK
    7U,	// PseudoVSSSEG4E32_V_MF2
    7U,	// PseudoVSSSEG4E32_V_MF2_MASK
    7U,	// PseudoVSSSEG4E64_V_M1
    7U,	// PseudoVSSSEG4E64_V_M1_MASK
    7U,	// PseudoVSSSEG4E64_V_M2
    7U,	// PseudoVSSSEG4E64_V_M2_MASK
    7U,	// PseudoVSSSEG4E8_V_M1
    7U,	// PseudoVSSSEG4E8_V_M1_MASK
    7U,	// PseudoVSSSEG4E8_V_M2
    7U,	// PseudoVSSSEG4E8_V_M2_MASK
    7U,	// PseudoVSSSEG4E8_V_MF2
    7U,	// PseudoVSSSEG4E8_V_MF2_MASK
    7U,	// PseudoVSSSEG4E8_V_MF4
    7U,	// PseudoVSSSEG4E8_V_MF4_MASK
    7U,	// PseudoVSSSEG4E8_V_MF8
    7U,	// PseudoVSSSEG4E8_V_MF8_MASK
    7U,	// PseudoVSSSEG5E16_V_M1
    7U,	// PseudoVSSSEG5E16_V_M1_MASK
    7U,	// PseudoVSSSEG5E16_V_MF2
    7U,	// PseudoVSSSEG5E16_V_MF2_MASK
    7U,	// PseudoVSSSEG5E16_V_MF4
    7U,	// PseudoVSSSEG5E16_V_MF4_MASK
    7U,	// PseudoVSSSEG5E32_V_M1
    7U,	// PseudoVSSSEG5E32_V_M1_MASK
    7U,	// PseudoVSSSEG5E32_V_MF2
    7U,	// PseudoVSSSEG5E32_V_MF2_MASK
    7U,	// PseudoVSSSEG5E64_V_M1
    7U,	// PseudoVSSSEG5E64_V_M1_MASK
    7U,	// PseudoVSSSEG5E8_V_M1
    7U,	// PseudoVSSSEG5E8_V_M1_MASK
    7U,	// PseudoVSSSEG5E8_V_MF2
    7U,	// PseudoVSSSEG5E8_V_MF2_MASK
    7U,	// PseudoVSSSEG5E8_V_MF4
    7U,	// PseudoVSSSEG5E8_V_MF4_MASK
    7U,	// PseudoVSSSEG5E8_V_MF8
    7U,	// PseudoVSSSEG5E8_V_MF8_MASK
    7U,	// PseudoVSSSEG6E16_V_M1
    7U,	// PseudoVSSSEG6E16_V_M1_MASK
    7U,	// PseudoVSSSEG6E16_V_MF2
    7U,	// PseudoVSSSEG6E16_V_MF2_MASK
    7U,	// PseudoVSSSEG6E16_V_MF4
    7U,	// PseudoVSSSEG6E16_V_MF4_MASK
    7U,	// PseudoVSSSEG6E32_V_M1
    7U,	// PseudoVSSSEG6E32_V_M1_MASK
    7U,	// PseudoVSSSEG6E32_V_MF2
    7U,	// PseudoVSSSEG6E32_V_MF2_MASK
    7U,	// PseudoVSSSEG6E64_V_M1
    7U,	// PseudoVSSSEG6E64_V_M1_MASK
    7U,	// PseudoVSSSEG6E8_V_M1
    7U,	// PseudoVSSSEG6E8_V_M1_MASK
    7U,	// PseudoVSSSEG6E8_V_MF2
    7U,	// PseudoVSSSEG6E8_V_MF2_MASK
    7U,	// PseudoVSSSEG6E8_V_MF4
    7U,	// PseudoVSSSEG6E8_V_MF4_MASK
    7U,	// PseudoVSSSEG6E8_V_MF8
    7U,	// PseudoVSSSEG6E8_V_MF8_MASK
    7U,	// PseudoVSSSEG7E16_V_M1
    7U,	// PseudoVSSSEG7E16_V_M1_MASK
    7U,	// PseudoVSSSEG7E16_V_MF2
    7U,	// PseudoVSSSEG7E16_V_MF2_MASK
    7U,	// PseudoVSSSEG7E16_V_MF4
    7U,	// PseudoVSSSEG7E16_V_MF4_MASK
    7U,	// PseudoVSSSEG7E32_V_M1
    7U,	// PseudoVSSSEG7E32_V_M1_MASK
    7U,	// PseudoVSSSEG7E32_V_MF2
    7U,	// PseudoVSSSEG7E32_V_MF2_MASK
    7U,	// PseudoVSSSEG7E64_V_M1
    7U,	// PseudoVSSSEG7E64_V_M1_MASK
    7U,	// PseudoVSSSEG7E8_V_M1
    7U,	// PseudoVSSSEG7E8_V_M1_MASK
    7U,	// PseudoVSSSEG7E8_V_MF2
    7U,	// PseudoVSSSEG7E8_V_MF2_MASK
    7U,	// PseudoVSSSEG7E8_V_MF4
    7U,	// PseudoVSSSEG7E8_V_MF4_MASK
    7U,	// PseudoVSSSEG7E8_V_MF8
    7U,	// PseudoVSSSEG7E8_V_MF8_MASK
    7U,	// PseudoVSSSEG8E16_V_M1
    7U,	// PseudoVSSSEG8E16_V_M1_MASK
    7U,	// PseudoVSSSEG8E16_V_MF2
    7U,	// PseudoVSSSEG8E16_V_MF2_MASK
    7U,	// PseudoVSSSEG8E16_V_MF4
    7U,	// PseudoVSSSEG8E16_V_MF4_MASK
    7U,	// PseudoVSSSEG8E32_V_M1
    7U,	// PseudoVSSSEG8E32_V_M1_MASK
    7U,	// PseudoVSSSEG8E32_V_MF2
    7U,	// PseudoVSSSEG8E32_V_MF2_MASK
    7U,	// PseudoVSSSEG8E64_V_M1
    7U,	// PseudoVSSSEG8E64_V_M1_MASK
    7U,	// PseudoVSSSEG8E8_V_M1
    7U,	// PseudoVSSSEG8E8_V_M1_MASK
    7U,	// PseudoVSSSEG8E8_V_MF2
    7U,	// PseudoVSSSEG8E8_V_MF2_MASK
    7U,	// PseudoVSSSEG8E8_V_MF4
    7U,	// PseudoVSSSEG8E8_V_MF4_MASK
    7U,	// PseudoVSSSEG8E8_V_MF8
    7U,	// PseudoVSSSEG8E8_V_MF8_MASK
    7U,	// PseudoVSSUBU_VV_M1
    7U,	// PseudoVSSUBU_VV_M1_MASK
    7U,	// PseudoVSSUBU_VV_M1_TU
    7U,	// PseudoVSSUBU_VV_M2
    7U,	// PseudoVSSUBU_VV_M2_MASK
    7U,	// PseudoVSSUBU_VV_M2_TU
    7U,	// PseudoVSSUBU_VV_M4
    7U,	// PseudoVSSUBU_VV_M4_MASK
    7U,	// PseudoVSSUBU_VV_M4_TU
    7U,	// PseudoVSSUBU_VV_M8
    7U,	// PseudoVSSUBU_VV_M8_MASK
    7U,	// PseudoVSSUBU_VV_M8_TU
    7U,	// PseudoVSSUBU_VV_MF2
    7U,	// PseudoVSSUBU_VV_MF2_MASK
    7U,	// PseudoVSSUBU_VV_MF2_TU
    7U,	// PseudoVSSUBU_VV_MF4
    7U,	// PseudoVSSUBU_VV_MF4_MASK
    7U,	// PseudoVSSUBU_VV_MF4_TU
    7U,	// PseudoVSSUBU_VV_MF8
    7U,	// PseudoVSSUBU_VV_MF8_MASK
    7U,	// PseudoVSSUBU_VV_MF8_TU
    7U,	// PseudoVSSUBU_VX_M1
    7U,	// PseudoVSSUBU_VX_M1_MASK
    7U,	// PseudoVSSUBU_VX_M1_TU
    7U,	// PseudoVSSUBU_VX_M2
    7U,	// PseudoVSSUBU_VX_M2_MASK
    7U,	// PseudoVSSUBU_VX_M2_TU
    7U,	// PseudoVSSUBU_VX_M4
    7U,	// PseudoVSSUBU_VX_M4_MASK
    7U,	// PseudoVSSUBU_VX_M4_TU
    7U,	// PseudoVSSUBU_VX_M8
    7U,	// PseudoVSSUBU_VX_M8_MASK
    7U,	// PseudoVSSUBU_VX_M8_TU
    7U,	// PseudoVSSUBU_VX_MF2
    7U,	// PseudoVSSUBU_VX_MF2_MASK
    7U,	// PseudoVSSUBU_VX_MF2_TU
    7U,	// PseudoVSSUBU_VX_MF4
    7U,	// PseudoVSSUBU_VX_MF4_MASK
    7U,	// PseudoVSSUBU_VX_MF4_TU
    7U,	// PseudoVSSUBU_VX_MF8
    7U,	// PseudoVSSUBU_VX_MF8_MASK
    7U,	// PseudoVSSUBU_VX_MF8_TU
    7U,	// PseudoVSSUB_VV_M1
    7U,	// PseudoVSSUB_VV_M1_MASK
    7U,	// PseudoVSSUB_VV_M1_TU
    7U,	// PseudoVSSUB_VV_M2
    7U,	// PseudoVSSUB_VV_M2_MASK
    7U,	// PseudoVSSUB_VV_M2_TU
    7U,	// PseudoVSSUB_VV_M4
    7U,	// PseudoVSSUB_VV_M4_MASK
    7U,	// PseudoVSSUB_VV_M4_TU
    7U,	// PseudoVSSUB_VV_M8
    7U,	// PseudoVSSUB_VV_M8_MASK
    7U,	// PseudoVSSUB_VV_M8_TU
    7U,	// PseudoVSSUB_VV_MF2
    7U,	// PseudoVSSUB_VV_MF2_MASK
    7U,	// PseudoVSSUB_VV_MF2_TU
    7U,	// PseudoVSSUB_VV_MF4
    7U,	// PseudoVSSUB_VV_MF4_MASK
    7U,	// PseudoVSSUB_VV_MF4_TU
    7U,	// PseudoVSSUB_VV_MF8
    7U,	// PseudoVSSUB_VV_MF8_MASK
    7U,	// PseudoVSSUB_VV_MF8_TU
    7U,	// PseudoVSSUB_VX_M1
    7U,	// PseudoVSSUB_VX_M1_MASK
    7U,	// PseudoVSSUB_VX_M1_TU
    7U,	// PseudoVSSUB_VX_M2
    7U,	// PseudoVSSUB_VX_M2_MASK
    7U,	// PseudoVSSUB_VX_M2_TU
    7U,	// PseudoVSSUB_VX_M4
    7U,	// PseudoVSSUB_VX_M4_MASK
    7U,	// PseudoVSSUB_VX_M4_TU
    7U,	// PseudoVSSUB_VX_M8
    7U,	// PseudoVSSUB_VX_M8_MASK
    7U,	// PseudoVSSUB_VX_M8_TU
    7U,	// PseudoVSSUB_VX_MF2
    7U,	// PseudoVSSUB_VX_MF2_MASK
    7U,	// PseudoVSSUB_VX_MF2_TU
    7U,	// PseudoVSSUB_VX_MF4
    7U,	// PseudoVSSUB_VX_MF4_MASK
    7U,	// PseudoVSSUB_VX_MF4_TU
    7U,	// PseudoVSSUB_VX_MF8
    7U,	// PseudoVSSUB_VX_MF8_MASK
    7U,	// PseudoVSSUB_VX_MF8_TU
    7U,	// PseudoVSUB_VV_M1
    7U,	// PseudoVSUB_VV_M1_MASK
    7U,	// PseudoVSUB_VV_M1_TU
    7U,	// PseudoVSUB_VV_M2
    7U,	// PseudoVSUB_VV_M2_MASK
    7U,	// PseudoVSUB_VV_M2_TU
    7U,	// PseudoVSUB_VV_M4
    7U,	// PseudoVSUB_VV_M4_MASK
    7U,	// PseudoVSUB_VV_M4_TU
    7U,	// PseudoVSUB_VV_M8
    7U,	// PseudoVSUB_VV_M8_MASK
    7U,	// PseudoVSUB_VV_M8_TU
    7U,	// PseudoVSUB_VV_MF2
    7U,	// PseudoVSUB_VV_MF2_MASK
    7U,	// PseudoVSUB_VV_MF2_TU
    7U,	// PseudoVSUB_VV_MF4
    7U,	// PseudoVSUB_VV_MF4_MASK
    7U,	// PseudoVSUB_VV_MF4_TU
    7U,	// PseudoVSUB_VV_MF8
    7U,	// PseudoVSUB_VV_MF8_MASK
    7U,	// PseudoVSUB_VV_MF8_TU
    7U,	// PseudoVSUB_VX_M1
    7U,	// PseudoVSUB_VX_M1_MASK
    7U,	// PseudoVSUB_VX_M1_TU
    7U,	// PseudoVSUB_VX_M2
    7U,	// PseudoVSUB_VX_M2_MASK
    7U,	// PseudoVSUB_VX_M2_TU
    7U,	// PseudoVSUB_VX_M4
    7U,	// PseudoVSUB_VX_M4_MASK
    7U,	// PseudoVSUB_VX_M4_TU
    7U,	// PseudoVSUB_VX_M8
    7U,	// PseudoVSUB_VX_M8_MASK
    7U,	// PseudoVSUB_VX_M8_TU
    7U,	// PseudoVSUB_VX_MF2
    7U,	// PseudoVSUB_VX_MF2_MASK
    7U,	// PseudoVSUB_VX_MF2_TU
    7U,	// PseudoVSUB_VX_MF4
    7U,	// PseudoVSUB_VX_MF4_MASK
    7U,	// PseudoVSUB_VX_MF4_TU
    7U,	// PseudoVSUB_VX_MF8
    7U,	// PseudoVSUB_VX_MF8_MASK
    7U,	// PseudoVSUB_VX_MF8_TU
    7U,	// PseudoVSUXEI16_V_M1_M1
    7U,	// PseudoVSUXEI16_V_M1_M1_MASK
    7U,	// PseudoVSUXEI16_V_M1_M2
    7U,	// PseudoVSUXEI16_V_M1_M2_MASK
    7U,	// PseudoVSUXEI16_V_M1_M4
    7U,	// PseudoVSUXEI16_V_M1_M4_MASK
    7U,	// PseudoVSUXEI16_V_M1_MF2
    7U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXEI16_V_M2_M1
    7U,	// PseudoVSUXEI16_V_M2_M1_MASK
    7U,	// PseudoVSUXEI16_V_M2_M2
    7U,	// PseudoVSUXEI16_V_M2_M2_MASK
    7U,	// PseudoVSUXEI16_V_M2_M4
    7U,	// PseudoVSUXEI16_V_M2_M4_MASK
    7U,	// PseudoVSUXEI16_V_M2_M8
    7U,	// PseudoVSUXEI16_V_M2_M8_MASK
    7U,	// PseudoVSUXEI16_V_M4_M2
    7U,	// PseudoVSUXEI16_V_M4_M2_MASK
    7U,	// PseudoVSUXEI16_V_M4_M4
    7U,	// PseudoVSUXEI16_V_M4_M4_MASK
    7U,	// PseudoVSUXEI16_V_M4_M8
    7U,	// PseudoVSUXEI16_V_M4_M8_MASK
    7U,	// PseudoVSUXEI16_V_M8_M4
    7U,	// PseudoVSUXEI16_V_M8_M4_MASK
    7U,	// PseudoVSUXEI16_V_M8_M8
    7U,	// PseudoVSUXEI16_V_M8_M8_MASK
    7U,	// PseudoVSUXEI16_V_MF2_M1
    7U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXEI16_V_MF2_M2
    7U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    7U,	// PseudoVSUXEI16_V_MF2_MF2
    7U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXEI16_V_MF2_MF4
    7U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXEI16_V_MF4_M1
    7U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXEI16_V_MF4_MF2
    7U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXEI16_V_MF4_MF4
    7U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXEI16_V_MF4_MF8
    7U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXEI32_V_M1_M1
    7U,	// PseudoVSUXEI32_V_M1_M1_MASK
    7U,	// PseudoVSUXEI32_V_M1_M2
    7U,	// PseudoVSUXEI32_V_M1_M2_MASK
    7U,	// PseudoVSUXEI32_V_M1_MF2
    7U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXEI32_V_M1_MF4
    7U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXEI32_V_M2_M1
    7U,	// PseudoVSUXEI32_V_M2_M1_MASK
    7U,	// PseudoVSUXEI32_V_M2_M2
    7U,	// PseudoVSUXEI32_V_M2_M2_MASK
    7U,	// PseudoVSUXEI32_V_M2_M4
    7U,	// PseudoVSUXEI32_V_M2_M4_MASK
    7U,	// PseudoVSUXEI32_V_M2_MF2
    7U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXEI32_V_M4_M1
    7U,	// PseudoVSUXEI32_V_M4_M1_MASK
    7U,	// PseudoVSUXEI32_V_M4_M2
    7U,	// PseudoVSUXEI32_V_M4_M2_MASK
    7U,	// PseudoVSUXEI32_V_M4_M4
    7U,	// PseudoVSUXEI32_V_M4_M4_MASK
    7U,	// PseudoVSUXEI32_V_M4_M8
    7U,	// PseudoVSUXEI32_V_M4_M8_MASK
    7U,	// PseudoVSUXEI32_V_M8_M2
    7U,	// PseudoVSUXEI32_V_M8_M2_MASK
    7U,	// PseudoVSUXEI32_V_M8_M4
    7U,	// PseudoVSUXEI32_V_M8_M4_MASK
    7U,	// PseudoVSUXEI32_V_M8_M8
    7U,	// PseudoVSUXEI32_V_M8_M8_MASK
    7U,	// PseudoVSUXEI32_V_MF2_M1
    7U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXEI32_V_MF2_MF2
    7U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXEI32_V_MF2_MF4
    7U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXEI32_V_MF2_MF8
    7U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXEI64_V_M1_M1
    7U,	// PseudoVSUXEI64_V_M1_M1_MASK
    7U,	// PseudoVSUXEI64_V_M1_MF2
    7U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXEI64_V_M1_MF4
    7U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXEI64_V_M1_MF8
    7U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXEI64_V_M2_M1
    7U,	// PseudoVSUXEI64_V_M2_M1_MASK
    7U,	// PseudoVSUXEI64_V_M2_M2
    7U,	// PseudoVSUXEI64_V_M2_M2_MASK
    7U,	// PseudoVSUXEI64_V_M2_MF2
    7U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXEI64_V_M2_MF4
    7U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXEI64_V_M4_M1
    7U,	// PseudoVSUXEI64_V_M4_M1_MASK
    7U,	// PseudoVSUXEI64_V_M4_M2
    7U,	// PseudoVSUXEI64_V_M4_M2_MASK
    7U,	// PseudoVSUXEI64_V_M4_M4
    7U,	// PseudoVSUXEI64_V_M4_M4_MASK
    7U,	// PseudoVSUXEI64_V_M4_MF2
    7U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXEI64_V_M8_M1
    7U,	// PseudoVSUXEI64_V_M8_M1_MASK
    7U,	// PseudoVSUXEI64_V_M8_M2
    7U,	// PseudoVSUXEI64_V_M8_M2_MASK
    7U,	// PseudoVSUXEI64_V_M8_M4
    7U,	// PseudoVSUXEI64_V_M8_M4_MASK
    7U,	// PseudoVSUXEI64_V_M8_M8
    7U,	// PseudoVSUXEI64_V_M8_M8_MASK
    7U,	// PseudoVSUXEI8_V_M1_M1
    7U,	// PseudoVSUXEI8_V_M1_M1_MASK
    7U,	// PseudoVSUXEI8_V_M1_M2
    7U,	// PseudoVSUXEI8_V_M1_M2_MASK
    7U,	// PseudoVSUXEI8_V_M1_M4
    7U,	// PseudoVSUXEI8_V_M1_M4_MASK
    7U,	// PseudoVSUXEI8_V_M1_M8
    7U,	// PseudoVSUXEI8_V_M1_M8_MASK
    7U,	// PseudoVSUXEI8_V_M2_M2
    7U,	// PseudoVSUXEI8_V_M2_M2_MASK
    7U,	// PseudoVSUXEI8_V_M2_M4
    7U,	// PseudoVSUXEI8_V_M2_M4_MASK
    7U,	// PseudoVSUXEI8_V_M2_M8
    7U,	// PseudoVSUXEI8_V_M2_M8_MASK
    7U,	// PseudoVSUXEI8_V_M4_M4
    7U,	// PseudoVSUXEI8_V_M4_M4_MASK
    7U,	// PseudoVSUXEI8_V_M4_M8
    7U,	// PseudoVSUXEI8_V_M4_M8_MASK
    7U,	// PseudoVSUXEI8_V_M8_M8
    7U,	// PseudoVSUXEI8_V_M8_M8_MASK
    7U,	// PseudoVSUXEI8_V_MF2_M1
    7U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXEI8_V_MF2_M2
    7U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    7U,	// PseudoVSUXEI8_V_MF2_M4
    7U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    7U,	// PseudoVSUXEI8_V_MF2_MF2
    7U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXEI8_V_MF4_M1
    7U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXEI8_V_MF4_M2
    7U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    7U,	// PseudoVSUXEI8_V_MF4_MF2
    7U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXEI8_V_MF4_MF4
    7U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXEI8_V_MF8_M1
    7U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXEI8_V_MF8_MF2
    7U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXEI8_V_MF8_MF4
    7U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXEI8_V_MF8_MF8
    7U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M1_M1
    7U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M1_M2
    7U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M1_M4
    7U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M2_M1
    7U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M2_M2
    7U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M2_M4
    7U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M4_M2
    7U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M4_M4
    7U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_M8_M4
    7U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    7U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M1_M1
    7U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M1_M2
    7U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M2_M1
    7U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M2_M2
    7U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M2_M4
    7U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M4_M1
    7U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M4_M2
    7U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M4_M4
    7U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M8_M2
    7U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_M8_M4
    7U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    7U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M1_M1
    7U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M2_M1
    7U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M2_M2
    7U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M4_M1
    7U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M4_M2
    7U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M4_M4
    7U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M8_M1
    7U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M8_M2
    7U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG2EI64_V_M8_M4
    7U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M1_M1
    7U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M1_M2
    7U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M1_M4
    7U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M2_M2
    7U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M2_M4
    7U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_M4_M4
    7U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    7U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    7U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M1_M1
    7U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M1_M2
    7U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M2_M1
    7U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M2_M2
    7U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_M4_M2
    7U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    7U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M1_M1
    7U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M1_M2
    7U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M2_M1
    7U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M2_M2
    7U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M4_M1
    7U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M4_M2
    7U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_M8_M2
    7U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M1_M1
    7U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M2_M1
    7U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M2_M2
    7U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M4_M1
    7U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M4_M2
    7U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M8_M1
    7U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG3EI64_V_M8_M2
    7U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_M1_M1
    7U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG3EI8_V_M1_M2
    7U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_M2_M2
    7U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    7U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    7U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M1_M1
    7U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M1_M2
    7U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M2_M1
    7U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M2_M2
    7U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_M4_M2
    7U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    7U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M1_M1
    7U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M1_M2
    7U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M2_M1
    7U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M2_M2
    7U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M4_M1
    7U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M4_M2
    7U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_M8_M2
    7U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M1_M1
    7U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M2_M1
    7U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M2_M2
    7U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M4_M1
    7U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M4_M2
    7U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M8_M1
    7U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG4EI64_V_M8_M2
    7U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_M1_M1
    7U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG4EI8_V_M1_M2
    7U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_M2_M2
    7U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    7U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    7U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG5EI16_V_M1_M1
    7U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG5EI16_V_M2_M1
    7U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M1_M1
    7U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M2_M1
    7U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG5EI32_V_M4_M1
    7U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M1_M1
    7U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M2_M1
    7U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M4_M1
    7U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG5EI64_V_M8_M1
    7U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG5EI8_V_M1_M1
    7U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG6EI16_V_M1_M1
    7U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG6EI16_V_M2_M1
    7U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M1_M1
    7U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M2_M1
    7U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG6EI32_V_M4_M1
    7U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M1_M1
    7U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M2_M1
    7U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M4_M1
    7U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG6EI64_V_M8_M1
    7U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG6EI8_V_M1_M1
    7U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG7EI16_V_M1_M1
    7U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG7EI16_V_M2_M1
    7U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M1_M1
    7U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M2_M1
    7U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG7EI32_V_M4_M1
    7U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M1_M1
    7U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M2_M1
    7U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M4_M1
    7U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG7EI64_V_M8_M1
    7U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG7EI8_V_M1_M1
    7U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    7U,	// PseudoVSUXSEG8EI16_V_M1_M1
    7U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    7U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG8EI16_V_M2_M1
    7U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    7U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    7U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    7U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    7U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    7U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M1_M1
    7U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    7U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    7U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M2_M1
    7U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    7U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG8EI32_V_M4_M1
    7U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    7U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    7U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M1_M1
    7U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    7U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M2_M1
    7U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    7U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    7U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M4_M1
    7U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    7U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    7U,	// PseudoVSUXSEG8EI64_V_M8_M1
    7U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    7U,	// PseudoVSUXSEG8EI8_V_M1_M1
    7U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    7U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    7U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    7U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    7U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    7U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    7U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    7U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    7U,	// PseudoVWADDU_VV_M1
    7U,	// PseudoVWADDU_VV_M1_MASK
    7U,	// PseudoVWADDU_VV_M1_TU
    7U,	// PseudoVWADDU_VV_M2
    7U,	// PseudoVWADDU_VV_M2_MASK
    7U,	// PseudoVWADDU_VV_M2_TU
    7U,	// PseudoVWADDU_VV_M4
    7U,	// PseudoVWADDU_VV_M4_MASK
    7U,	// PseudoVWADDU_VV_M4_TU
    7U,	// PseudoVWADDU_VV_MF2
    7U,	// PseudoVWADDU_VV_MF2_MASK
    7U,	// PseudoVWADDU_VV_MF2_TU
    7U,	// PseudoVWADDU_VV_MF4
    7U,	// PseudoVWADDU_VV_MF4_MASK
    7U,	// PseudoVWADDU_VV_MF4_TU
    7U,	// PseudoVWADDU_VV_MF8
    7U,	// PseudoVWADDU_VV_MF8_MASK
    7U,	// PseudoVWADDU_VV_MF8_TU
    7U,	// PseudoVWADDU_VX_M1
    7U,	// PseudoVWADDU_VX_M1_MASK
    7U,	// PseudoVWADDU_VX_M1_TU
    7U,	// PseudoVWADDU_VX_M2
    7U,	// PseudoVWADDU_VX_M2_MASK
    7U,	// PseudoVWADDU_VX_M2_TU
    7U,	// PseudoVWADDU_VX_M4
    7U,	// PseudoVWADDU_VX_M4_MASK
    7U,	// PseudoVWADDU_VX_M4_TU
    7U,	// PseudoVWADDU_VX_MF2
    7U,	// PseudoVWADDU_VX_MF2_MASK
    7U,	// PseudoVWADDU_VX_MF2_TU
    7U,	// PseudoVWADDU_VX_MF4
    7U,	// PseudoVWADDU_VX_MF4_MASK
    7U,	// PseudoVWADDU_VX_MF4_TU
    7U,	// PseudoVWADDU_VX_MF8
    7U,	// PseudoVWADDU_VX_MF8_MASK
    7U,	// PseudoVWADDU_VX_MF8_TU
    7U,	// PseudoVWADDU_WV_M1
    7U,	// PseudoVWADDU_WV_M1_MASK
    7U,	// PseudoVWADDU_WV_M1_MASK_TIED
    7U,	// PseudoVWADDU_WV_M1_TIED
    7U,	// PseudoVWADDU_WV_M1_TU
    7U,	// PseudoVWADDU_WV_M2
    7U,	// PseudoVWADDU_WV_M2_MASK
    7U,	// PseudoVWADDU_WV_M2_MASK_TIED
    7U,	// PseudoVWADDU_WV_M2_TIED
    7U,	// PseudoVWADDU_WV_M2_TU
    7U,	// PseudoVWADDU_WV_M4
    7U,	// PseudoVWADDU_WV_M4_MASK
    7U,	// PseudoVWADDU_WV_M4_MASK_TIED
    7U,	// PseudoVWADDU_WV_M4_TIED
    7U,	// PseudoVWADDU_WV_M4_TU
    7U,	// PseudoVWADDU_WV_MF2
    7U,	// PseudoVWADDU_WV_MF2_MASK
    7U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    7U,	// PseudoVWADDU_WV_MF2_TIED
    7U,	// PseudoVWADDU_WV_MF2_TU
    7U,	// PseudoVWADDU_WV_MF4
    7U,	// PseudoVWADDU_WV_MF4_MASK
    7U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    7U,	// PseudoVWADDU_WV_MF4_TIED
    7U,	// PseudoVWADDU_WV_MF4_TU
    7U,	// PseudoVWADDU_WV_MF8
    7U,	// PseudoVWADDU_WV_MF8_MASK
    7U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    7U,	// PseudoVWADDU_WV_MF8_TIED
    7U,	// PseudoVWADDU_WV_MF8_TU
    7U,	// PseudoVWADDU_WX_M1
    7U,	// PseudoVWADDU_WX_M1_MASK
    7U,	// PseudoVWADDU_WX_M1_TU
    7U,	// PseudoVWADDU_WX_M2
    7U,	// PseudoVWADDU_WX_M2_MASK
    7U,	// PseudoVWADDU_WX_M2_TU
    7U,	// PseudoVWADDU_WX_M4
    7U,	// PseudoVWADDU_WX_M4_MASK
    7U,	// PseudoVWADDU_WX_M4_TU
    7U,	// PseudoVWADDU_WX_MF2
    7U,	// PseudoVWADDU_WX_MF2_MASK
    7U,	// PseudoVWADDU_WX_MF2_TU
    7U,	// PseudoVWADDU_WX_MF4
    7U,	// PseudoVWADDU_WX_MF4_MASK
    7U,	// PseudoVWADDU_WX_MF4_TU
    7U,	// PseudoVWADDU_WX_MF8
    7U,	// PseudoVWADDU_WX_MF8_MASK
    7U,	// PseudoVWADDU_WX_MF8_TU
    7U,	// PseudoVWADD_VV_M1
    7U,	// PseudoVWADD_VV_M1_MASK
    7U,	// PseudoVWADD_VV_M1_TU
    7U,	// PseudoVWADD_VV_M2
    7U,	// PseudoVWADD_VV_M2_MASK
    7U,	// PseudoVWADD_VV_M2_TU
    7U,	// PseudoVWADD_VV_M4
    7U,	// PseudoVWADD_VV_M4_MASK
    7U,	// PseudoVWADD_VV_M4_TU
    7U,	// PseudoVWADD_VV_MF2
    7U,	// PseudoVWADD_VV_MF2_MASK
    7U,	// PseudoVWADD_VV_MF2_TU
    7U,	// PseudoVWADD_VV_MF4
    7U,	// PseudoVWADD_VV_MF4_MASK
    7U,	// PseudoVWADD_VV_MF4_TU
    7U,	// PseudoVWADD_VV_MF8
    7U,	// PseudoVWADD_VV_MF8_MASK
    7U,	// PseudoVWADD_VV_MF8_TU
    7U,	// PseudoVWADD_VX_M1
    7U,	// PseudoVWADD_VX_M1_MASK
    7U,	// PseudoVWADD_VX_M1_TU
    7U,	// PseudoVWADD_VX_M2
    7U,	// PseudoVWADD_VX_M2_MASK
    7U,	// PseudoVWADD_VX_M2_TU
    7U,	// PseudoVWADD_VX_M4
    7U,	// PseudoVWADD_VX_M4_MASK
    7U,	// PseudoVWADD_VX_M4_TU
    7U,	// PseudoVWADD_VX_MF2
    7U,	// PseudoVWADD_VX_MF2_MASK
    7U,	// PseudoVWADD_VX_MF2_TU
    7U,	// PseudoVWADD_VX_MF4
    7U,	// PseudoVWADD_VX_MF4_MASK
    7U,	// PseudoVWADD_VX_MF4_TU
    7U,	// PseudoVWADD_VX_MF8
    7U,	// PseudoVWADD_VX_MF8_MASK
    7U,	// PseudoVWADD_VX_MF8_TU
    7U,	// PseudoVWADD_WV_M1
    7U,	// PseudoVWADD_WV_M1_MASK
    7U,	// PseudoVWADD_WV_M1_MASK_TIED
    7U,	// PseudoVWADD_WV_M1_TIED
    7U,	// PseudoVWADD_WV_M1_TU
    7U,	// PseudoVWADD_WV_M2
    7U,	// PseudoVWADD_WV_M2_MASK
    7U,	// PseudoVWADD_WV_M2_MASK_TIED
    7U,	// PseudoVWADD_WV_M2_TIED
    7U,	// PseudoVWADD_WV_M2_TU
    7U,	// PseudoVWADD_WV_M4
    7U,	// PseudoVWADD_WV_M4_MASK
    7U,	// PseudoVWADD_WV_M4_MASK_TIED
    7U,	// PseudoVWADD_WV_M4_TIED
    7U,	// PseudoVWADD_WV_M4_TU
    7U,	// PseudoVWADD_WV_MF2
    7U,	// PseudoVWADD_WV_MF2_MASK
    7U,	// PseudoVWADD_WV_MF2_MASK_TIED
    7U,	// PseudoVWADD_WV_MF2_TIED
    7U,	// PseudoVWADD_WV_MF2_TU
    7U,	// PseudoVWADD_WV_MF4
    7U,	// PseudoVWADD_WV_MF4_MASK
    7U,	// PseudoVWADD_WV_MF4_MASK_TIED
    7U,	// PseudoVWADD_WV_MF4_TIED
    7U,	// PseudoVWADD_WV_MF4_TU
    7U,	// PseudoVWADD_WV_MF8
    7U,	// PseudoVWADD_WV_MF8_MASK
    7U,	// PseudoVWADD_WV_MF8_MASK_TIED
    7U,	// PseudoVWADD_WV_MF8_TIED
    7U,	// PseudoVWADD_WV_MF8_TU
    7U,	// PseudoVWADD_WX_M1
    7U,	// PseudoVWADD_WX_M1_MASK
    7U,	// PseudoVWADD_WX_M1_TU
    7U,	// PseudoVWADD_WX_M2
    7U,	// PseudoVWADD_WX_M2_MASK
    7U,	// PseudoVWADD_WX_M2_TU
    7U,	// PseudoVWADD_WX_M4
    7U,	// PseudoVWADD_WX_M4_MASK
    7U,	// PseudoVWADD_WX_M4_TU
    7U,	// PseudoVWADD_WX_MF2
    7U,	// PseudoVWADD_WX_MF2_MASK
    7U,	// PseudoVWADD_WX_MF2_TU
    7U,	// PseudoVWADD_WX_MF4
    7U,	// PseudoVWADD_WX_MF4_MASK
    7U,	// PseudoVWADD_WX_MF4_TU
    7U,	// PseudoVWADD_WX_MF8
    7U,	// PseudoVWADD_WX_MF8_MASK
    7U,	// PseudoVWADD_WX_MF8_TU
    7U,	// PseudoVWMACCSU_VV_M1
    7U,	// PseudoVWMACCSU_VV_M1_MASK
    7U,	// PseudoVWMACCSU_VV_M2
    7U,	// PseudoVWMACCSU_VV_M2_MASK
    7U,	// PseudoVWMACCSU_VV_M4
    7U,	// PseudoVWMACCSU_VV_M4_MASK
    7U,	// PseudoVWMACCSU_VV_MF2
    7U,	// PseudoVWMACCSU_VV_MF2_MASK
    7U,	// PseudoVWMACCSU_VV_MF4
    7U,	// PseudoVWMACCSU_VV_MF4_MASK
    7U,	// PseudoVWMACCSU_VV_MF8
    7U,	// PseudoVWMACCSU_VV_MF8_MASK
    7U,	// PseudoVWMACCSU_VX_M1
    7U,	// PseudoVWMACCSU_VX_M1_MASK
    7U,	// PseudoVWMACCSU_VX_M2
    7U,	// PseudoVWMACCSU_VX_M2_MASK
    7U,	// PseudoVWMACCSU_VX_M4
    7U,	// PseudoVWMACCSU_VX_M4_MASK
    7U,	// PseudoVWMACCSU_VX_MF2
    7U,	// PseudoVWMACCSU_VX_MF2_MASK
    7U,	// PseudoVWMACCSU_VX_MF4
    7U,	// PseudoVWMACCSU_VX_MF4_MASK
    7U,	// PseudoVWMACCSU_VX_MF8
    7U,	// PseudoVWMACCSU_VX_MF8_MASK
    7U,	// PseudoVWMACCUS_VX_M1
    7U,	// PseudoVWMACCUS_VX_M1_MASK
    7U,	// PseudoVWMACCUS_VX_M2
    7U,	// PseudoVWMACCUS_VX_M2_MASK
    7U,	// PseudoVWMACCUS_VX_M4
    7U,	// PseudoVWMACCUS_VX_M4_MASK
    7U,	// PseudoVWMACCUS_VX_MF2
    7U,	// PseudoVWMACCUS_VX_MF2_MASK
    7U,	// PseudoVWMACCUS_VX_MF4
    7U,	// PseudoVWMACCUS_VX_MF4_MASK
    7U,	// PseudoVWMACCUS_VX_MF8
    7U,	// PseudoVWMACCUS_VX_MF8_MASK
    7U,	// PseudoVWMACCU_VV_M1
    7U,	// PseudoVWMACCU_VV_M1_MASK
    7U,	// PseudoVWMACCU_VV_M2
    7U,	// PseudoVWMACCU_VV_M2_MASK
    7U,	// PseudoVWMACCU_VV_M4
    7U,	// PseudoVWMACCU_VV_M4_MASK
    7U,	// PseudoVWMACCU_VV_MF2
    7U,	// PseudoVWMACCU_VV_MF2_MASK
    7U,	// PseudoVWMACCU_VV_MF4
    7U,	// PseudoVWMACCU_VV_MF4_MASK
    7U,	// PseudoVWMACCU_VV_MF8
    7U,	// PseudoVWMACCU_VV_MF8_MASK
    7U,	// PseudoVWMACCU_VX_M1
    7U,	// PseudoVWMACCU_VX_M1_MASK
    7U,	// PseudoVWMACCU_VX_M2
    7U,	// PseudoVWMACCU_VX_M2_MASK
    7U,	// PseudoVWMACCU_VX_M4
    7U,	// PseudoVWMACCU_VX_M4_MASK
    7U,	// PseudoVWMACCU_VX_MF2
    7U,	// PseudoVWMACCU_VX_MF2_MASK
    7U,	// PseudoVWMACCU_VX_MF4
    7U,	// PseudoVWMACCU_VX_MF4_MASK
    7U,	// PseudoVWMACCU_VX_MF8
    7U,	// PseudoVWMACCU_VX_MF8_MASK
    7U,	// PseudoVWMACC_VV_M1
    7U,	// PseudoVWMACC_VV_M1_MASK
    7U,	// PseudoVWMACC_VV_M2
    7U,	// PseudoVWMACC_VV_M2_MASK
    7U,	// PseudoVWMACC_VV_M4
    7U,	// PseudoVWMACC_VV_M4_MASK
    7U,	// PseudoVWMACC_VV_MF2
    7U,	// PseudoVWMACC_VV_MF2_MASK
    7U,	// PseudoVWMACC_VV_MF4
    7U,	// PseudoVWMACC_VV_MF4_MASK
    7U,	// PseudoVWMACC_VV_MF8
    7U,	// PseudoVWMACC_VV_MF8_MASK
    7U,	// PseudoVWMACC_VX_M1
    7U,	// PseudoVWMACC_VX_M1_MASK
    7U,	// PseudoVWMACC_VX_M2
    7U,	// PseudoVWMACC_VX_M2_MASK
    7U,	// PseudoVWMACC_VX_M4
    7U,	// PseudoVWMACC_VX_M4_MASK
    7U,	// PseudoVWMACC_VX_MF2
    7U,	// PseudoVWMACC_VX_MF2_MASK
    7U,	// PseudoVWMACC_VX_MF4
    7U,	// PseudoVWMACC_VX_MF4_MASK
    7U,	// PseudoVWMACC_VX_MF8
    7U,	// PseudoVWMACC_VX_MF8_MASK
    7U,	// PseudoVWMULSU_VV_M1
    7U,	// PseudoVWMULSU_VV_M1_MASK
    7U,	// PseudoVWMULSU_VV_M1_TU
    7U,	// PseudoVWMULSU_VV_M2
    7U,	// PseudoVWMULSU_VV_M2_MASK
    7U,	// PseudoVWMULSU_VV_M2_TU
    7U,	// PseudoVWMULSU_VV_M4
    7U,	// PseudoVWMULSU_VV_M4_MASK
    7U,	// PseudoVWMULSU_VV_M4_TU
    7U,	// PseudoVWMULSU_VV_MF2
    7U,	// PseudoVWMULSU_VV_MF2_MASK
    7U,	// PseudoVWMULSU_VV_MF2_TU
    7U,	// PseudoVWMULSU_VV_MF4
    7U,	// PseudoVWMULSU_VV_MF4_MASK
    7U,	// PseudoVWMULSU_VV_MF4_TU
    7U,	// PseudoVWMULSU_VV_MF8
    7U,	// PseudoVWMULSU_VV_MF8_MASK
    7U,	// PseudoVWMULSU_VV_MF8_TU
    7U,	// PseudoVWMULSU_VX_M1
    7U,	// PseudoVWMULSU_VX_M1_MASK
    7U,	// PseudoVWMULSU_VX_M1_TU
    7U,	// PseudoVWMULSU_VX_M2
    7U,	// PseudoVWMULSU_VX_M2_MASK
    7U,	// PseudoVWMULSU_VX_M2_TU
    7U,	// PseudoVWMULSU_VX_M4
    7U,	// PseudoVWMULSU_VX_M4_MASK
    7U,	// PseudoVWMULSU_VX_M4_TU
    7U,	// PseudoVWMULSU_VX_MF2
    7U,	// PseudoVWMULSU_VX_MF2_MASK
    7U,	// PseudoVWMULSU_VX_MF2_TU
    7U,	// PseudoVWMULSU_VX_MF4
    7U,	// PseudoVWMULSU_VX_MF4_MASK
    7U,	// PseudoVWMULSU_VX_MF4_TU
    7U,	// PseudoVWMULSU_VX_MF8
    7U,	// PseudoVWMULSU_VX_MF8_MASK
    7U,	// PseudoVWMULSU_VX_MF8_TU
    7U,	// PseudoVWMULU_VV_M1
    7U,	// PseudoVWMULU_VV_M1_MASK
    7U,	// PseudoVWMULU_VV_M1_TU
    7U,	// PseudoVWMULU_VV_M2
    7U,	// PseudoVWMULU_VV_M2_MASK
    7U,	// PseudoVWMULU_VV_M2_TU
    7U,	// PseudoVWMULU_VV_M4
    7U,	// PseudoVWMULU_VV_M4_MASK
    7U,	// PseudoVWMULU_VV_M4_TU
    7U,	// PseudoVWMULU_VV_MF2
    7U,	// PseudoVWMULU_VV_MF2_MASK
    7U,	// PseudoVWMULU_VV_MF2_TU
    7U,	// PseudoVWMULU_VV_MF4
    7U,	// PseudoVWMULU_VV_MF4_MASK
    7U,	// PseudoVWMULU_VV_MF4_TU
    7U,	// PseudoVWMULU_VV_MF8
    7U,	// PseudoVWMULU_VV_MF8_MASK
    7U,	// PseudoVWMULU_VV_MF8_TU
    7U,	// PseudoVWMULU_VX_M1
    7U,	// PseudoVWMULU_VX_M1_MASK
    7U,	// PseudoVWMULU_VX_M1_TU
    7U,	// PseudoVWMULU_VX_M2
    7U,	// PseudoVWMULU_VX_M2_MASK
    7U,	// PseudoVWMULU_VX_M2_TU
    7U,	// PseudoVWMULU_VX_M4
    7U,	// PseudoVWMULU_VX_M4_MASK
    7U,	// PseudoVWMULU_VX_M4_TU
    7U,	// PseudoVWMULU_VX_MF2
    7U,	// PseudoVWMULU_VX_MF2_MASK
    7U,	// PseudoVWMULU_VX_MF2_TU
    7U,	// PseudoVWMULU_VX_MF4
    7U,	// PseudoVWMULU_VX_MF4_MASK
    7U,	// PseudoVWMULU_VX_MF4_TU
    7U,	// PseudoVWMULU_VX_MF8
    7U,	// PseudoVWMULU_VX_MF8_MASK
    7U,	// PseudoVWMULU_VX_MF8_TU
    7U,	// PseudoVWMUL_VV_M1
    7U,	// PseudoVWMUL_VV_M1_MASK
    7U,	// PseudoVWMUL_VV_M1_TU
    7U,	// PseudoVWMUL_VV_M2
    7U,	// PseudoVWMUL_VV_M2_MASK
    7U,	// PseudoVWMUL_VV_M2_TU
    7U,	// PseudoVWMUL_VV_M4
    7U,	// PseudoVWMUL_VV_M4_MASK
    7U,	// PseudoVWMUL_VV_M4_TU
    7U,	// PseudoVWMUL_VV_MF2
    7U,	// PseudoVWMUL_VV_MF2_MASK
    7U,	// PseudoVWMUL_VV_MF2_TU
    7U,	// PseudoVWMUL_VV_MF4
    7U,	// PseudoVWMUL_VV_MF4_MASK
    7U,	// PseudoVWMUL_VV_MF4_TU
    7U,	// PseudoVWMUL_VV_MF8
    7U,	// PseudoVWMUL_VV_MF8_MASK
    7U,	// PseudoVWMUL_VV_MF8_TU
    7U,	// PseudoVWMUL_VX_M1
    7U,	// PseudoVWMUL_VX_M1_MASK
    7U,	// PseudoVWMUL_VX_M1_TU
    7U,	// PseudoVWMUL_VX_M2
    7U,	// PseudoVWMUL_VX_M2_MASK
    7U,	// PseudoVWMUL_VX_M2_TU
    7U,	// PseudoVWMUL_VX_M4
    7U,	// PseudoVWMUL_VX_M4_MASK
    7U,	// PseudoVWMUL_VX_M4_TU
    7U,	// PseudoVWMUL_VX_MF2
    7U,	// PseudoVWMUL_VX_MF2_MASK
    7U,	// PseudoVWMUL_VX_MF2_TU
    7U,	// PseudoVWMUL_VX_MF4
    7U,	// PseudoVWMUL_VX_MF4_MASK
    7U,	// PseudoVWMUL_VX_MF4_TU
    7U,	// PseudoVWMUL_VX_MF8
    7U,	// PseudoVWMUL_VX_MF8_MASK
    7U,	// PseudoVWMUL_VX_MF8_TU
    7U,	// PseudoVWREDSUMU_VS_M1
    7U,	// PseudoVWREDSUMU_VS_M1_MASK
    7U,	// PseudoVWREDSUMU_VS_M2
    7U,	// PseudoVWREDSUMU_VS_M2_MASK
    7U,	// PseudoVWREDSUMU_VS_M4
    7U,	// PseudoVWREDSUMU_VS_M4_MASK
    7U,	// PseudoVWREDSUMU_VS_M8
    7U,	// PseudoVWREDSUMU_VS_M8_MASK
    7U,	// PseudoVWREDSUMU_VS_MF2
    7U,	// PseudoVWREDSUMU_VS_MF2_MASK
    7U,	// PseudoVWREDSUMU_VS_MF4
    7U,	// PseudoVWREDSUMU_VS_MF4_MASK
    7U,	// PseudoVWREDSUMU_VS_MF8
    7U,	// PseudoVWREDSUMU_VS_MF8_MASK
    7U,	// PseudoVWREDSUM_VS_M1
    7U,	// PseudoVWREDSUM_VS_M1_MASK
    7U,	// PseudoVWREDSUM_VS_M2
    7U,	// PseudoVWREDSUM_VS_M2_MASK
    7U,	// PseudoVWREDSUM_VS_M4
    7U,	// PseudoVWREDSUM_VS_M4_MASK
    7U,	// PseudoVWREDSUM_VS_M8
    7U,	// PseudoVWREDSUM_VS_M8_MASK
    7U,	// PseudoVWREDSUM_VS_MF2
    7U,	// PseudoVWREDSUM_VS_MF2_MASK
    7U,	// PseudoVWREDSUM_VS_MF4
    7U,	// PseudoVWREDSUM_VS_MF4_MASK
    7U,	// PseudoVWREDSUM_VS_MF8
    7U,	// PseudoVWREDSUM_VS_MF8_MASK
    7U,	// PseudoVWSUBU_VV_M1
    7U,	// PseudoVWSUBU_VV_M1_MASK
    7U,	// PseudoVWSUBU_VV_M1_TU
    7U,	// PseudoVWSUBU_VV_M2
    7U,	// PseudoVWSUBU_VV_M2_MASK
    7U,	// PseudoVWSUBU_VV_M2_TU
    7U,	// PseudoVWSUBU_VV_M4
    7U,	// PseudoVWSUBU_VV_M4_MASK
    7U,	// PseudoVWSUBU_VV_M4_TU
    7U,	// PseudoVWSUBU_VV_MF2
    7U,	// PseudoVWSUBU_VV_MF2_MASK
    7U,	// PseudoVWSUBU_VV_MF2_TU
    7U,	// PseudoVWSUBU_VV_MF4
    7U,	// PseudoVWSUBU_VV_MF4_MASK
    7U,	// PseudoVWSUBU_VV_MF4_TU
    7U,	// PseudoVWSUBU_VV_MF8
    7U,	// PseudoVWSUBU_VV_MF8_MASK
    7U,	// PseudoVWSUBU_VV_MF8_TU
    7U,	// PseudoVWSUBU_VX_M1
    7U,	// PseudoVWSUBU_VX_M1_MASK
    7U,	// PseudoVWSUBU_VX_M1_TU
    7U,	// PseudoVWSUBU_VX_M2
    7U,	// PseudoVWSUBU_VX_M2_MASK
    7U,	// PseudoVWSUBU_VX_M2_TU
    7U,	// PseudoVWSUBU_VX_M4
    7U,	// PseudoVWSUBU_VX_M4_MASK
    7U,	// PseudoVWSUBU_VX_M4_TU
    7U,	// PseudoVWSUBU_VX_MF2
    7U,	// PseudoVWSUBU_VX_MF2_MASK
    7U,	// PseudoVWSUBU_VX_MF2_TU
    7U,	// PseudoVWSUBU_VX_MF4
    7U,	// PseudoVWSUBU_VX_MF4_MASK
    7U,	// PseudoVWSUBU_VX_MF4_TU
    7U,	// PseudoVWSUBU_VX_MF8
    7U,	// PseudoVWSUBU_VX_MF8_MASK
    7U,	// PseudoVWSUBU_VX_MF8_TU
    7U,	// PseudoVWSUBU_WV_M1
    7U,	// PseudoVWSUBU_WV_M1_MASK
    7U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    7U,	// PseudoVWSUBU_WV_M1_TIED
    7U,	// PseudoVWSUBU_WV_M1_TU
    7U,	// PseudoVWSUBU_WV_M2
    7U,	// PseudoVWSUBU_WV_M2_MASK
    7U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    7U,	// PseudoVWSUBU_WV_M2_TIED
    7U,	// PseudoVWSUBU_WV_M2_TU
    7U,	// PseudoVWSUBU_WV_M4
    7U,	// PseudoVWSUBU_WV_M4_MASK
    7U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    7U,	// PseudoVWSUBU_WV_M4_TIED
    7U,	// PseudoVWSUBU_WV_M4_TU
    7U,	// PseudoVWSUBU_WV_MF2
    7U,	// PseudoVWSUBU_WV_MF2_MASK
    7U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    7U,	// PseudoVWSUBU_WV_MF2_TIED
    7U,	// PseudoVWSUBU_WV_MF2_TU
    7U,	// PseudoVWSUBU_WV_MF4
    7U,	// PseudoVWSUBU_WV_MF4_MASK
    7U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    7U,	// PseudoVWSUBU_WV_MF4_TIED
    7U,	// PseudoVWSUBU_WV_MF4_TU
    7U,	// PseudoVWSUBU_WV_MF8
    7U,	// PseudoVWSUBU_WV_MF8_MASK
    7U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    7U,	// PseudoVWSUBU_WV_MF8_TIED
    7U,	// PseudoVWSUBU_WV_MF8_TU
    7U,	// PseudoVWSUBU_WX_M1
    7U,	// PseudoVWSUBU_WX_M1_MASK
    7U,	// PseudoVWSUBU_WX_M1_TU
    7U,	// PseudoVWSUBU_WX_M2
    7U,	// PseudoVWSUBU_WX_M2_MASK
    7U,	// PseudoVWSUBU_WX_M2_TU
    7U,	// PseudoVWSUBU_WX_M4
    7U,	// PseudoVWSUBU_WX_M4_MASK
    7U,	// PseudoVWSUBU_WX_M4_TU
    7U,	// PseudoVWSUBU_WX_MF2
    7U,	// PseudoVWSUBU_WX_MF2_MASK
    7U,	// PseudoVWSUBU_WX_MF2_TU
    7U,	// PseudoVWSUBU_WX_MF4
    7U,	// PseudoVWSUBU_WX_MF4_MASK
    7U,	// PseudoVWSUBU_WX_MF4_TU
    7U,	// PseudoVWSUBU_WX_MF8
    7U,	// PseudoVWSUBU_WX_MF8_MASK
    7U,	// PseudoVWSUBU_WX_MF8_TU
    7U,	// PseudoVWSUB_VV_M1
    7U,	// PseudoVWSUB_VV_M1_MASK
    7U,	// PseudoVWSUB_VV_M1_TU
    7U,	// PseudoVWSUB_VV_M2
    7U,	// PseudoVWSUB_VV_M2_MASK
    7U,	// PseudoVWSUB_VV_M2_TU
    7U,	// PseudoVWSUB_VV_M4
    7U,	// PseudoVWSUB_VV_M4_MASK
    7U,	// PseudoVWSUB_VV_M4_TU
    7U,	// PseudoVWSUB_VV_MF2
    7U,	// PseudoVWSUB_VV_MF2_MASK
    7U,	// PseudoVWSUB_VV_MF2_TU
    7U,	// PseudoVWSUB_VV_MF4
    7U,	// PseudoVWSUB_VV_MF4_MASK
    7U,	// PseudoVWSUB_VV_MF4_TU
    7U,	// PseudoVWSUB_VV_MF8
    7U,	// PseudoVWSUB_VV_MF8_MASK
    7U,	// PseudoVWSUB_VV_MF8_TU
    7U,	// PseudoVWSUB_VX_M1
    7U,	// PseudoVWSUB_VX_M1_MASK
    7U,	// PseudoVWSUB_VX_M1_TU
    7U,	// PseudoVWSUB_VX_M2
    7U,	// PseudoVWSUB_VX_M2_MASK
    7U,	// PseudoVWSUB_VX_M2_TU
    7U,	// PseudoVWSUB_VX_M4
    7U,	// PseudoVWSUB_VX_M4_MASK
    7U,	// PseudoVWSUB_VX_M4_TU
    7U,	// PseudoVWSUB_VX_MF2
    7U,	// PseudoVWSUB_VX_MF2_MASK
    7U,	// PseudoVWSUB_VX_MF2_TU
    7U,	// PseudoVWSUB_VX_MF4
    7U,	// PseudoVWSUB_VX_MF4_MASK
    7U,	// PseudoVWSUB_VX_MF4_TU
    7U,	// PseudoVWSUB_VX_MF8
    7U,	// PseudoVWSUB_VX_MF8_MASK
    7U,	// PseudoVWSUB_VX_MF8_TU
    7U,	// PseudoVWSUB_WV_M1
    7U,	// PseudoVWSUB_WV_M1_MASK
    7U,	// PseudoVWSUB_WV_M1_MASK_TIED
    7U,	// PseudoVWSUB_WV_M1_TIED
    7U,	// PseudoVWSUB_WV_M1_TU
    7U,	// PseudoVWSUB_WV_M2
    7U,	// PseudoVWSUB_WV_M2_MASK
    7U,	// PseudoVWSUB_WV_M2_MASK_TIED
    7U,	// PseudoVWSUB_WV_M2_TIED
    7U,	// PseudoVWSUB_WV_M2_TU
    7U,	// PseudoVWSUB_WV_M4
    7U,	// PseudoVWSUB_WV_M4_MASK
    7U,	// PseudoVWSUB_WV_M4_MASK_TIED
    7U,	// PseudoVWSUB_WV_M4_TIED
    7U,	// PseudoVWSUB_WV_M4_TU
    7U,	// PseudoVWSUB_WV_MF2
    7U,	// PseudoVWSUB_WV_MF2_MASK
    7U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    7U,	// PseudoVWSUB_WV_MF2_TIED
    7U,	// PseudoVWSUB_WV_MF2_TU
    7U,	// PseudoVWSUB_WV_MF4
    7U,	// PseudoVWSUB_WV_MF4_MASK
    7U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    7U,	// PseudoVWSUB_WV_MF4_TIED
    7U,	// PseudoVWSUB_WV_MF4_TU
    7U,	// PseudoVWSUB_WV_MF8
    7U,	// PseudoVWSUB_WV_MF8_MASK
    7U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    7U,	// PseudoVWSUB_WV_MF8_TIED
    7U,	// PseudoVWSUB_WV_MF8_TU
    7U,	// PseudoVWSUB_WX_M1
    7U,	// PseudoVWSUB_WX_M1_MASK
    7U,	// PseudoVWSUB_WX_M1_TU
    7U,	// PseudoVWSUB_WX_M2
    7U,	// PseudoVWSUB_WX_M2_MASK
    7U,	// PseudoVWSUB_WX_M2_TU
    7U,	// PseudoVWSUB_WX_M4
    7U,	// PseudoVWSUB_WX_M4_MASK
    7U,	// PseudoVWSUB_WX_M4_TU
    7U,	// PseudoVWSUB_WX_MF2
    7U,	// PseudoVWSUB_WX_MF2_MASK
    7U,	// PseudoVWSUB_WX_MF2_TU
    7U,	// PseudoVWSUB_WX_MF4
    7U,	// PseudoVWSUB_WX_MF4_MASK
    7U,	// PseudoVWSUB_WX_MF4_TU
    7U,	// PseudoVWSUB_WX_MF8
    7U,	// PseudoVWSUB_WX_MF8_MASK
    7U,	// PseudoVWSUB_WX_MF8_TU
    7U,	// PseudoVXOR_VI_M1
    7U,	// PseudoVXOR_VI_M1_MASK
    7U,	// PseudoVXOR_VI_M1_TU
    7U,	// PseudoVXOR_VI_M2
    7U,	// PseudoVXOR_VI_M2_MASK
    7U,	// PseudoVXOR_VI_M2_TU
    7U,	// PseudoVXOR_VI_M4
    7U,	// PseudoVXOR_VI_M4_MASK
    7U,	// PseudoVXOR_VI_M4_TU
    7U,	// PseudoVXOR_VI_M8
    7U,	// PseudoVXOR_VI_M8_MASK
    7U,	// PseudoVXOR_VI_M8_TU
    7U,	// PseudoVXOR_VI_MF2
    7U,	// PseudoVXOR_VI_MF2_MASK
    7U,	// PseudoVXOR_VI_MF2_TU
    7U,	// PseudoVXOR_VI_MF4
    7U,	// PseudoVXOR_VI_MF4_MASK
    7U,	// PseudoVXOR_VI_MF4_TU
    7U,	// PseudoVXOR_VI_MF8
    7U,	// PseudoVXOR_VI_MF8_MASK
    7U,	// PseudoVXOR_VI_MF8_TU
    7U,	// PseudoVXOR_VV_M1
    7U,	// PseudoVXOR_VV_M1_MASK
    7U,	// PseudoVXOR_VV_M1_TU
    7U,	// PseudoVXOR_VV_M2
    7U,	// PseudoVXOR_VV_M2_MASK
    7U,	// PseudoVXOR_VV_M2_TU
    7U,	// PseudoVXOR_VV_M4
    7U,	// PseudoVXOR_VV_M4_MASK
    7U,	// PseudoVXOR_VV_M4_TU
    7U,	// PseudoVXOR_VV_M8
    7U,	// PseudoVXOR_VV_M8_MASK
    7U,	// PseudoVXOR_VV_M8_TU
    7U,	// PseudoVXOR_VV_MF2
    7U,	// PseudoVXOR_VV_MF2_MASK
    7U,	// PseudoVXOR_VV_MF2_TU
    7U,	// PseudoVXOR_VV_MF4
    7U,	// PseudoVXOR_VV_MF4_MASK
    7U,	// PseudoVXOR_VV_MF4_TU
    7U,	// PseudoVXOR_VV_MF8
    7U,	// PseudoVXOR_VV_MF8_MASK
    7U,	// PseudoVXOR_VV_MF8_TU
    7U,	// PseudoVXOR_VX_M1
    7U,	// PseudoVXOR_VX_M1_MASK
    7U,	// PseudoVXOR_VX_M1_TU
    7U,	// PseudoVXOR_VX_M2
    7U,	// PseudoVXOR_VX_M2_MASK
    7U,	// PseudoVXOR_VX_M2_TU
    7U,	// PseudoVXOR_VX_M4
    7U,	// PseudoVXOR_VX_M4_MASK
    7U,	// PseudoVXOR_VX_M4_TU
    7U,	// PseudoVXOR_VX_M8
    7U,	// PseudoVXOR_VX_M8_MASK
    7U,	// PseudoVXOR_VX_M8_TU
    7U,	// PseudoVXOR_VX_MF2
    7U,	// PseudoVXOR_VX_MF2_MASK
    7U,	// PseudoVXOR_VX_MF2_TU
    7U,	// PseudoVXOR_VX_MF4
    7U,	// PseudoVXOR_VX_MF4_MASK
    7U,	// PseudoVXOR_VX_MF4_TU
    7U,	// PseudoVXOR_VX_MF8
    7U,	// PseudoVXOR_VX_MF8_MASK
    7U,	// PseudoVXOR_VX_MF8_TU
    7U,	// PseudoVZEXT_VF2_M1
    7U,	// PseudoVZEXT_VF2_M1_MASK
    7U,	// PseudoVZEXT_VF2_M1_TU
    7U,	// PseudoVZEXT_VF2_M2
    7U,	// PseudoVZEXT_VF2_M2_MASK
    7U,	// PseudoVZEXT_VF2_M2_TU
    7U,	// PseudoVZEXT_VF2_M4
    7U,	// PseudoVZEXT_VF2_M4_MASK
    7U,	// PseudoVZEXT_VF2_M4_TU
    7U,	// PseudoVZEXT_VF2_M8
    7U,	// PseudoVZEXT_VF2_M8_MASK
    7U,	// PseudoVZEXT_VF2_M8_TU
    7U,	// PseudoVZEXT_VF2_MF2
    7U,	// PseudoVZEXT_VF2_MF2_MASK
    7U,	// PseudoVZEXT_VF2_MF2_TU
    7U,	// PseudoVZEXT_VF2_MF4
    7U,	// PseudoVZEXT_VF2_MF4_MASK
    7U,	// PseudoVZEXT_VF2_MF4_TU
    7U,	// PseudoVZEXT_VF4_M1
    7U,	// PseudoVZEXT_VF4_M1_MASK
    7U,	// PseudoVZEXT_VF4_M1_TU
    7U,	// PseudoVZEXT_VF4_M2
    7U,	// PseudoVZEXT_VF4_M2_MASK
    7U,	// PseudoVZEXT_VF4_M2_TU
    7U,	// PseudoVZEXT_VF4_M4
    7U,	// PseudoVZEXT_VF4_M4_MASK
    7U,	// PseudoVZEXT_VF4_M4_TU
    7U,	// PseudoVZEXT_VF4_M8
    7U,	// PseudoVZEXT_VF4_M8_MASK
    7U,	// PseudoVZEXT_VF4_M8_TU
    7U,	// PseudoVZEXT_VF4_MF2
    7U,	// PseudoVZEXT_VF4_MF2_MASK
    7U,	// PseudoVZEXT_VF4_MF2_TU
    7U,	// PseudoVZEXT_VF8_M1
    7U,	// PseudoVZEXT_VF8_M1_MASK
    7U,	// PseudoVZEXT_VF8_M1_TU
    7U,	// PseudoVZEXT_VF8_M2
    7U,	// PseudoVZEXT_VF8_M2_MASK
    7U,	// PseudoVZEXT_VF8_M2_TU
    7U,	// PseudoVZEXT_VF8_M4
    7U,	// PseudoVZEXT_VF8_M4_MASK
    7U,	// PseudoVZEXT_VF8_M4_TU
    7U,	// PseudoVZEXT_VF8_M8
    7U,	// PseudoVZEXT_VF8_M8_MASK
    7U,	// PseudoVZEXT_VF8_M8_TU
    8407129U,	// PseudoZEXT_H
    8416475U,	// PseudoZEXT_W
    7U,	// ReadCycleWide
    7U,	// ReadFFLAGS
    7U,	// ReadFRM
    7U,	// Select_FPR16_Using_CC_GPR
    7U,	// Select_FPR32_Using_CC_GPR
    7U,	// Select_FPR64_Using_CC_GPR
    7U,	// Select_GPR_Using_CC_GPR
    7U,	// SplitF64Pseudo
    7U,	// SwapFRMImm
    7U,	// WriteFFLAGS
    7U,	// WriteFRM
    7U,	// WriteFRMImm
    536888564U,	// ADD
    536889732U,	// ADDI
    536898912U,	// ADDIW
    536898897U,	// ADDW
    536899164U,	// ADD_UW
    18930U,	// AES32DSI
    18880U,	// AES32DSMI
    18940U,	// AES32ESI
    18891U,	// AES32ESMI
    536892358U,	// AES64DS
    536891300U,	// AES64DSM
    536892367U,	// AES64ES
    536891310U,	// AES64ESM
    8408872U,	// AES64IM
    536889703U,	// AES64KS1I
    536887479U,	// AES64KS2
    202392448U,	// AMOADD_D
    202395911U,	// AMOADD_D_AQ
    202395015U,	// AMOADD_D_AQ_RL
    202394739U,	// AMOADD_D_RL
    202402837U,	// AMOADD_W
    202396048U,	// AMOADD_W_AQ
    202395174U,	// AMOADD_W_AQ_RL
    202394876U,	// AMOADD_W_RL
    202392458U,	// AMOAND_D
    202395924U,	// AMOAND_D_AQ
    202395030U,	// AMOAND_D_AQ_RL
    202394752U,	// AMOAND_D_RL
    202402847U,	// AMOAND_W
    202396061U,	// AMOAND_W_AQ
    202395189U,	// AMOAND_W_AQ_RL
    202394889U,	// AMOAND_W_RL
    202392703U,	// AMOMAXU_D
    202396012U,	// AMOMAXU_D_AQ
    202395132U,	// AMOMAXU_D_AQ_RL
    202394840U,	// AMOMAXU_D_RL
    202403069U,	// AMOMAXU_W
    202396149U,	// AMOMAXU_W_AQ
    202395291U,	// AMOMAXU_W_AQ_RL
    202394977U,	// AMOMAXU_W_RL
    202392786U,	// AMOMAX_D
    202396026U,	// AMOMAX_D_AQ
    202395148U,	// AMOMAX_D_AQ_RL
    202394854U,	// AMOMAX_D_RL
    202403117U,	// AMOMAX_W
    202396163U,	// AMOMAX_W_AQ
    202395307U,	// AMOMAX_W_AQ_RL
    202394991U,	// AMOMAX_W_RL
    202392681U,	// AMOMINU_D
    202395998U,	// AMOMINU_D_AQ
    202395116U,	// AMOMINU_D_AQ_RL
    202394826U,	// AMOMINU_D_RL
    202403043U,	// AMOMINU_W
    202396135U,	// AMOMINU_W_AQ
    202395275U,	// AMOMINU_W_AQ_RL
    202394963U,	// AMOMINU_W_RL
    202392555U,	// AMOMIN_D
    202395937U,	// AMOMIN_D_AQ
    202395045U,	// AMOMIN_D_AQ_RL
    202394765U,	// AMOMIN_D_RL
    202402977U,	// AMOMIN_W
    202396074U,	// AMOMIN_W_AQ
    202395204U,	// AMOMIN_W_AQ_RL
    202394902U,	// AMOMIN_W_RL
    202392615U,	// AMOOR_D
    202395973U,	// AMOOR_D_AQ
    202395087U,	// AMOOR_D_AQ_RL
    202394801U,	// AMOOR_D_RL
    202403004U,	// AMOOR_W
    202396110U,	// AMOOR_W_AQ
    202395246U,	// AMOOR_W_AQ_RL
    202394938U,	// AMOOR_W_RL
    202392575U,	// AMOSWAP_D
    202395950U,	// AMOSWAP_D_AQ
    202395060U,	// AMOSWAP_D_AQ_RL
    202394778U,	// AMOSWAP_D_RL
    202402987U,	// AMOSWAP_W
    202396087U,	// AMOSWAP_W_AQ
    202395219U,	// AMOSWAP_W_AQ_RL
    202394915U,	// AMOSWAP_W_RL
    202392624U,	// AMOXOR_D
    202395985U,	// AMOXOR_D_AQ
    202395101U,	// AMOXOR_D_AQ_RL
    202394813U,	// AMOXOR_D_RL
    202403013U,	// AMOXOR_W
    202396122U,	// AMOXOR_W_AQ
    202395260U,	// AMOXOR_W_AQ_RL
    202394950U,	// AMOXOR_W_RL
    536888642U,	// AND
    536889740U,	// ANDI
    536891464U,	// ANDN
    8405814U,	// AUIPC
    536891994U,	// BCLR
    536889814U,	// BCLRI
    268456464U,	// BEQ
    536892699U,	// BEXT
    536889883U,	// BEXTI
    268453308U,	// BGE
    268457283U,	// BGEU
    536897532U,	// BINV
    536890165U,	// BINVI
    268457210U,	// BLT
    268457399U,	// BLTU
    268453324U,	// BNE
    8405275U,	// BREV8
    536892660U,	// BSET
    536889870U,	// BSETI
    53298U,	// CBO_CLEAN
    51507U,	// CBO_FLUSH
    52163U,	// CBO_INVAL
    53348U,	// CBO_ZERO
    536891088U,	// CLMUL
    536889588U,	// CLMULH
    536892000U,	// CLMULR
    8417845U,	// CLZ
    8416928U,	// CLZW
    8409256U,	// CPOP
    8416696U,	// CPOPW
    3162941U,	// CSRRC
    3164538U,	// CSRRCI
    3167237U,	// CSRRS
    3164678U,	// CSRRSI
    3173846U,	// CSRRW
    3165031U,	// CSRRWI
    8417868U,	// CTZ
    8416934U,	// CTZW
    9471218U,	// C_ADD
    9472386U,	// C_ADDI
    9474222U,	// C_ADDI16SP
    536891475U,	// C_ADDI4SPN
    9481566U,	// C_ADDIW
    9472386U,	// C_ADDI_HINT_IMM_ZERO
    9472386U,	// C_ADDI_NOP
    9481551U,	// C_ADDW
    9471218U,	// C_ADD_HINT
    9471296U,	// C_AND
    9472394U,	// C_ANDI
    4223546U,	// C_BEQZ
    4223523U,	// C_BNEZ
    2932U,	// C_EBREAK
    17843513U,	// C_FLD
    17846466U,	// C_FLDSP
    17853843U,	// C_FLW
    17846500U,	// C_FLWSP
    17843605U,	// C_FSD
    17846483U,	// C_FSDSP
    17853993U,	// C_FSW
    17846517U,	// C_FSWSP
    68463U,	// C_J
    68540U,	// C_JAL
    152146U,	// C_JALR
    152140U,	// C_JR
    17847593U,	// C_LBU
    17843507U,	// C_LD
    17846458U,	// C_LDSP
    17844457U,	// C_LH
    17847642U,	// C_LHU
    8407447U,	// C_LI
    8407447U,	// C_LI_HINT
    8407586U,	// C_LUI
    8407586U,	// C_LUI_HINT
    17853837U,	// C_LW
    17846492U,	// C_LWSP
    9473737U,	// C_MUL
    8415222U,	// C_MV
    8415222U,	// C_MV_HINT
    4257U,	// C_NOP
    151713U,	// C_NOP_HINT
    169220U,	// C_NOT
    9474664U,	// C_OR
    17842966U,	// C_SB
    17843599U,	// C_SD
    17846475U,	// C_SDSP
    164456U,	// C_SEXT_B
    165965U,	// C_SEXT_H
    17844510U,	// C_SH
    9472413U,	// C_SLLI
    164043U,	// C_SLLI64_HINT
    9472413U,	// C_SLLI_HINT
    9472370U,	// C_SRAI
    164033U,	// C_SRAI64_HINT
    9472421U,	// C_SRLI
    164053U,	// C_SRLI64_HINT
    9470748U,	// C_SUB
    9481543U,	// C_SUBW
    17853972U,	// C_SW
    17846509U,	// C_SWSP
    4242U,	// C_UNIMP
    9474681U,	// C_XOR
    164466U,	// C_ZEXT_B
    165975U,	// C_ZEXT_H
    175321U,	// C_ZEXT_W
    536897521U,	// DIV
    536892876U,	// DIVU
    536899210U,	// DIVUW
    536899226U,	// DIVW
    5340U,	// DRET
    2934U,	// EBREAK
    3077U,	// ECALL
    2147500901U,	// FADD_D
    2147500901U,	// FADD_D_IN32X
    2147500901U,	// FADD_D_INX
    2147501984U,	// FADD_H
    2147501984U,	// FADD_H_INX
    2147504816U,	// FADD_S
    2147504816U,	// FADD_S_INX
    8406084U,	// FCLASS_D
    8406084U,	// FCLASS_D_IN32X
    8406084U,	// FCLASS_D_INX
    8407091U,	// FCLASS_H
    8407091U,	// FCLASS_H_INX
    8409933U,	// FCLASS_S
    8409933U,	// FCLASS_S_INX
    25183392U,	// FCVTMOD_W_D
    8406934U,	// FCVT_D_H
    8406934U,	// FCVT_D_H_INX
    25185156U,	// FCVT_D_L
    25187714U,	// FCVT_D_LU
    25187714U,	// FCVT_D_LU_INX
    25185156U,	// FCVT_D_L_INX
    8409766U,	// FCVT_D_S
    8409766U,	// FCVT_D_S_IN32X
    8409766U,	// FCVT_D_S_INX
    8416267U,	// FCVT_D_W
    8410578U,	// FCVT_D_WU
    8410578U,	// FCVT_D_WU_IN32X
    8410578U,	// FCVT_D_WU_INX
    8416267U,	// FCVT_D_W_IN32X
    8416267U,	// FCVT_D_W_INX
    25183141U,	// FCVT_H_D
    25183141U,	// FCVT_H_D_INX
    25185166U,	// FCVT_H_L
    25187725U,	// FCVT_H_LU
    25187725U,	// FCVT_H_LU_INX
    25185166U,	// FCVT_H_L_INX
    25187046U,	// FCVT_H_S
    25187046U,	// FCVT_H_S_INX
    25193611U,	// FCVT_H_W
    25187805U,	// FCVT_H_WU
    25187805U,	// FCVT_H_WU_INX
    25193611U,	// FCVT_H_W_INX
    25183326U,	// FCVT_LU_D
    25183326U,	// FCVT_LU_D_INX
    25184353U,	// FCVT_LU_H
    25184353U,	// FCVT_LU_H_INX
    25187175U,	// FCVT_LU_S
    25187175U,	// FCVT_LU_S_INX
    25183167U,	// FCVT_L_D
    25183167U,	// FCVT_L_D_INX
    25184220U,	// FCVT_L_H
    25184220U,	// FCVT_L_H_INX
    25187072U,	// FCVT_L_S
    25187072U,	// FCVT_L_S_INX
    25183290U,	// FCVT_S_D
    25183290U,	// FCVT_S_D_IN32X
    25183290U,	// FCVT_S_D_INX
    8407081U,	// FCVT_S_H
    8407081U,	// FCVT_S_H_INX
    25185176U,	// FCVT_S_L
    25187736U,	// FCVT_S_LU
    25187736U,	// FCVT_S_LU_INX
    25185176U,	// FCVT_S_L_INX
    25193679U,	// FCVT_S_W
    25187816U,	// FCVT_S_WU
    25187816U,	// FCVT_S_WU_INX
    25193679U,	// FCVT_S_W_INX
    25183348U,	// FCVT_WU_D
    25183348U,	// FCVT_WU_D_IN32X
    25183348U,	// FCVT_WU_D_INX
    25184364U,	// FCVT_WU_H
    25184364U,	// FCVT_WU_H_INX
    25187186U,	// FCVT_WU_S
    25187186U,	// FCVT_WU_S_INX
    25183405U,	// FCVT_W_D
    25183405U,	// FCVT_W_D_IN32X
    25183405U,	// FCVT_W_D_INX
    25184397U,	// FCVT_W_H
    25184397U,	// FCVT_W_H_INX
    25187205U,	// FCVT_W_S
    25187205U,	// FCVT_W_S_INX
    2147501194U,	// FDIV_D
    2147501194U,	// FDIV_D_IN32X
    2147501194U,	// FDIV_D_INX
    2147502199U,	// FDIV_H
    2147502199U,	// FDIV_H_INX
    2147505021U,	// FDIV_S
    2147505021U,	// FDIV_S_INX
    83381U,	// FENCE
    2377U,	// FENCE_I
    4206U,	// FENCE_TSO
    536888330U,	// FEQ_D
    536888330U,	// FEQ_D_IN32X
    536888330U,	// FEQ_D_INX
    536889362U,	// FEQ_H
    536889362U,	// FEQ_H_INX
    536892214U,	// FEQ_S
    536892214U,	// FEQ_S_INX
    17843515U,	// FLD
    536888337U,	// FLEQ_D
    536889369U,	// FLEQ_H
    536892221U,	// FLEQ_S
    536888222U,	// FLE_D
    536888222U,	// FLE_D_IN32X
    536888222U,	// FLE_D_INX
    536889285U,	// FLE_H
    536889285U,	// FLE_H_INX
    536892117U,	// FLE_S
    536892117U,	// FLE_S_INX
    17844463U,	// FLH
    5260207U,	// FLI_D
    5261260U,	// FLI_H
    5264112U,	// FLI_S
    536888345U,	// FLTQ_D
    536889377U,	// FLTQ_H
    536892229U,	// FLTQ_S
    536888398U,	// FLT_D
    536888398U,	// FLT_D_IN32X
    536888398U,	// FLT_D_INX
    536889405U,	// FLT_H
    536889405U,	// FLT_H_INX
    536892247U,	// FLT_S
    536892247U,	// FLT_S_INX
    17853845U,	// FLW
    17261U,	// FMADD_D
    17261U,	// FMADD_D_IN32X
    17261U,	// FMADD_D_INX
    18344U,	// FMADD_H
    18344U,	// FMADD_H_INX
    21176U,	// FMADD_S
    21176U,	// FMADD_S_INX
    536888282U,	// FMAXM_D
    536889335U,	// FMAXM_H
    536892187U,	// FMAXM_S
    536888522U,	// FMAX_D
    536888522U,	// FMAX_D_IN32X
    536888522U,	// FMAX_D_INX
    536889504U,	// FMAX_H
    536889504U,	// FMAX_H_INX
    536892312U,	// FMAX_S
    536892312U,	// FMAX_S_INX
    536888273U,	// FMINM_D
    536889326U,	// FMINM_H
    536892178U,	// FMINM_S
    536888291U,	// FMIN_D
    536888291U,	// FMIN_D_IN32X
    536888291U,	// FMIN_D_INX
    536889344U,	// FMIN_H
    536889344U,	// FMIN_H_INX
    536892196U,	// FMIN_S
    536892196U,	// FMIN_S_INX
    17228U,	// FMSUB_D
    17228U,	// FMSUB_D_IN32X
    17228U,	// FMSUB_D_INX
    18307U,	// FMSUB_H
    18307U,	// FMSUB_H_INX
    21128U,	// FMSUB_S
    21128U,	// FMSUB_S_INX
    2147501001U,	// FMUL_D
    2147501001U,	// FMUL_D_IN32X
    2147501001U,	// FMUL_D_INX
    2147502054U,	// FMUL_H
    2147502054U,	// FMUL_H_INX
    2147504906U,	// FMUL_S
    2147504906U,	// FMUL_S_INX
    8406199U,	// FMVH_X_D
    536899244U,	// FMVP_D_X
    8416950U,	// FMV_D_X
    8416959U,	// FMV_H_X
    8416986U,	// FMV_W_X
    8406209U,	// FMV_X_D
    8407191U,	// FMV_X_H
    8416548U,	// FMV_X_W
    8416548U,	// FMV_X_W_FPR64
    17270U,	// FNMADD_D
    17270U,	// FNMADD_D_IN32X
    17270U,	// FNMADD_D_INX
    18353U,	// FNMADD_H
    18353U,	// FNMADD_H_INX
    21185U,	// FNMADD_S
    21185U,	// FNMADD_S_INX
    17237U,	// FNMSUB_D
    17237U,	// FNMSUB_D_IN32X
    17237U,	// FNMSUB_D_INX
    18316U,	// FNMSUB_H
    18316U,	// FNMSUB_H_INX
    21137U,	// FNMSUB_S
    21137U,	// FNMSUB_S_INX
    25183462U,	// FROUNDNX_D
    25184434U,	// FROUNDNX_H
    25187242U,	// FROUNDNX_S
    25183124U,	// FROUND_D
    25184187U,	// FROUND_H
    25187019U,	// FROUND_S
    17843607U,	// FSD
    536888309U,	// FSGNJN_D
    536888309U,	// FSGNJN_D_IN32X
    536888309U,	// FSGNJN_D_INX
    536889352U,	// FSGNJN_H
    536889352U,	// FSGNJN_H_INX
    536892204U,	// FSGNJN_S
    536892204U,	// FSGNJN_S_INX
    536888540U,	// FSGNJX_D
    536888540U,	// FSGNJX_D_IN32X
    536888540U,	// FSGNJX_D_INX
    536889512U,	// FSGNJX_H
    536889512U,	// FSGNJX_H_INX
    536892320U,	// FSGNJX_S
    536892320U,	// FSGNJX_S_INX
    536888246U,	// FSGNJ_D
    536888246U,	// FSGNJ_D_IN32X
    536888246U,	// FSGNJ_D_INX
    536889299U,	// FSGNJ_H
    536889299U,	// FSGNJ_H_INX
    536892151U,	// FSGNJ_S
    536892151U,	// FSGNJ_S_INX
    17844516U,	// FSH
    25183317U,	// FSQRT_D
    25183317U,	// FSQRT_D_IN32X
    25183317U,	// FSQRT_D_INX
    25184324U,	// FSQRT_H
    25184324U,	// FSQRT_H_INX
    25187166U,	// FSQRT_S
    25187166U,	// FSQRT_S_INX
    2147500868U,	// FSUB_D
    2147500868U,	// FSUB_D_IN32X
    2147500868U,	// FSUB_D_INX
    2147501947U,	// FSUB_H
    2147501947U,	// FSUB_H_INX
    2147504768U,	// FSUB_S
    2147504768U,	// FSUB_S_INX
    17853995U,	// FSW
    8405422U,	// HFENCE_GVMA
    8405448U,	// HFENCE_VVMA
    8405435U,	// HINVAL_GVMA
    8405461U,	// HINVAL_VVMA
    6313297U,	// HLVX_HU
    6313467U,	// HLVX_WU
    6308476U,	// HLV_B
    6313249U,	// HLV_BU
    6309010U,	// HLV_D
    6310015U,	// HLV_H
    6313289U,	// HLV_HU
    6319368U,	// HLV_W
    6313459U,	// HLV_WU
    6308483U,	// HSV_B
    6309017U,	// HSV_D
    6310022U,	// HSV_H
    6319375U,	// HSV_W
    29275U,	// InsnB
    68203108U,	// InsnI
    68203108U,	// InsnI_Mem
    270578285U,	// InsnJ
    135311990U,	// InsnR
    135311953U,	// InsnR4
    29311U,	// InsnS
    539013768U,	// InsnU
    4213694U,	// JAL
    17846868U,	// JALR
    17842928U,	// LB
    17847595U,	// LBU
    17843509U,	// LD
    17844459U,	// LH
    17847644U,	// LHU
    6308897U,	// LR_D
    6312252U,	// LR_D_AQ
    6311364U,	// LR_D_AQ_RL
    6311080U,	// LR_D_RL
    6319286U,	// LR_W
    6312389U,	// LR_W_AQ
    6311523U,	// LR_W_AQ_RL
    6311217U,	// LR_W_RL
    8407588U,	// LUI
    17853839U,	// LW
    17847812U,	// LWU
    536899299U,	// MAX
    536892956U,	// MAXU
    536891470U,	// MIN
    536892841U,	// MINU
    5346U,	// MRET
    536891083U,	// MUL
    536889590U,	// MULH
    536892847U,	// MULHSU
    536892769U,	// MULHU
    536898988U,	// MULW
    536892010U,	// OR
    8405601U,	// ORC_B
    536889822U,	// ORI
    536891487U,	// ORN
    536890238U,	// PACK
    536889570U,	// PACKH
    536898950U,	// PACKW
    297298U,	// PREFETCH_I
    299541U,	// PREFETCH_R
    306325U,	// PREFETCH_W
    536891158U,	// REM
    536892835U,	// REMU
    536899203U,	// REMUW
    536898994U,	// REMW
    8405276U,	// REV8_RV32
    8405276U,	// REV8_RV64
    536890469U,	// ROL
    536898976U,	// ROLW
    536892020U,	// ROR
    536889821U,	// RORI
    536898933U,	// RORIW
    536899024U,	// RORW
    17842968U,	// SB
    202392415U,	// SC_D
    202395902U,	// SC_D_AQ
    202395004U,	// SC_D_AQ_RL
    202394730U,	// SC_D_RL
    202402821U,	// SC_W
    202396039U,	// SC_W_AQ
    202395163U,	// SC_W_AQ_RL
    202394867U,	// SC_W_RL
    17843601U,	// SD
    8405610U,	// SEXT_B
    8407119U,	// SEXT_H
    4667U,	// SFENCE_INVAL_IR
    8405398U,	// SFENCE_VMA
    3022U,	// SFENCE_W_INVAL
    17844512U,	// SH
    536888569U,	// SH1ADD
    536899161U,	// SH1ADD_UW
    536888577U,	// SH2ADD
    536899172U,	// SH2ADD_UW
    536888585U,	// SH3ADD
    536899183U,	// SH3ADD_UW
    8405013U,	// SHA256SIG0
    8405076U,	// SHA256SIG1
    8405037U,	// SHA256SUM0
    8405134U,	// SHA256SUM1
    8405001U,	// SHA512SIG0
    536889534U,	// SHA512SIG0H
    536890274U,	// SHA512SIG0L
    8405064U,	// SHA512SIG1
    536889547U,	// SHA512SIG1H
    536890287U,	// SHA512SIG1L
    8405025U,	// SHA512SUM0
    536891937U,	// SHA512SUM0R
    8405122U,	// SHA512SUM1
    536891950U,	// SHA512SUM1R
    8405410U,	// SINVAL_VMA
    536890464U,	// SLL
    536889759U,	// SLLI
    536898919U,	// SLLIW
    536899194U,	// SLLI_UW
    536898970U,	// SLLW
    536892671U,	// SLT
    536889877U,	// SLTI
    536892795U,	// SLTIU
    536892861U,	// SLTU
    8405049U,	// SM3P0
    8405146U,	// SM3P1
    17697U,	// SM4ED
    21476U,	// SM4KS
    536887839U,	// SRA
    536889716U,	// SRAI
    536898903U,	// SRAIW
    536898881U,	// SRAW
    5352U,	// SRET
    536891066U,	// SRL
    536889767U,	// SRLI
    536898926U,	// SRLIW
    536898982U,	// SRLW
    536888094U,	// SUB
    536898889U,	// SUBW
    17853974U,	// SW
    1073769237U,	// THVdotVMAQASU_VV
    1073770835U,	// THVdotVMAQASU_VX
    1073770631U,	// THVdotVMAQAUS_VX
    1073769092U,	// THVdotVMAQAU_VV
    1073770679U,	// THVdotVMAQAU_VX
    1073768467U,	// THVdotVMAQA_VV
    1073770216U,	// THVdotVMAQA_VX
    20159U,	// TH_ADDSL
    3061U,	// TH_DCACHE_CALL
    3151U,	// TH_DCACHE_CIALL
    147983U,	// TH_DCACHE_CIPA
    159295U,	// TH_DCACHE_CISW
    148049U,	// TH_DCACHE_CIVA
    147938U,	// TH_DCACHE_CPA
    147552U,	// TH_DCACHE_CPAL1
    159258U,	// TH_DCACHE_CSW
    148004U,	// TH_DCACHE_CVA
    147569U,	// TH_DCACHE_CVAL1
    3101U,	// TH_DCACHE_IALL
    147953U,	// TH_DCACHE_IPA
    159280U,	// TH_DCACHE_ISW
    148019U,	// TH_DCACHE_IVA
    21779U,	// TH_EXT
    21955U,	// TH_EXTU
    8404993U,	// TH_FF0
    8405056U,	// TH_FF1
    17743U,	// TH_FLRD
    28103U,	// TH_FLRW
    17778U,	// TH_FLURD
    28151U,	// TH_FLURW
    17760U,	// TH_FSRD
    28133U,	// TH_FSRW
    17797U,	// TH_FSURD
    28170U,	// TH_FSURW
    3117U,	// TH_ICACHE_IALL
    5099U,	// TH_ICACHE_IALLS
    147968U,	// TH_ICACHE_IPA
    148034U,	// TH_ICACHE_IVA
    3044U,	// TH_L2CACHE_CALL
    3133U,	// TH_L2CACHE_CIALL
    3084U,	// TH_L2CACHE_IALL
    169230626U,	// TH_LBIA
    169230986U,	// TH_LBIB
    169230680U,	// TH_LBUIA
    169231040U,	// TH_LBUIB
    41960721U,	// TH_LDD
    169230644U,	// TH_LDIA
    169231004U,	// TH_LDIB
    169230662U,	// TH_LHIA
    169231022U,	// TH_LHIB
    169230690U,	// TH_LHUIA
    169231050U,	// TH_LHUIB
    17140U,	// TH_LRB
    21808U,	// TH_LRBU
    17735U,	// TH_LRD
    18684U,	// TH_LRH
    21864U,	// TH_LRHU
    28095U,	// TH_LRW
    22025U,	// TH_LRWU
    17156U,	// TH_LURB
    21817U,	// TH_LURBU
    17769U,	// TH_LURD
    18700U,	// TH_LURH
    21873U,	// TH_LURHU
    28142U,	// TH_LURW
    22034U,	// TH_LURWU
    41960869U,	// TH_LWD
    169230710U,	// TH_LWIA
    169231070U,	// TH_LWIB
    41960860U,	// TH_LWUD
    169230700U,	// TH_LWUIA
    169231060U,	// TH_LWUIB
    672170381U,	// TH_MULA
    672172248U,	// TH_MULAH
    672181559U,	// TH_MULAW
    672175100U,	// TH_MULS
    672172329U,	// TH_MULSH
    672181839U,	// TH_MULSW
    672182850U,	// TH_MVEQZ
    672182827U,	// TH_MVNEZ
    8415209U,	// TH_REV
    8416913U,	// TH_REVW
    169247019U,	// TH_SBIA
    169247379U,	// TH_SBIB
    41960729U,	// TH_SDD
    169247037U,	// TH_SDIA
    169247397U,	// TH_SDIB
    8410038U,	// TH_SFENCE_VMAS
    169247055U,	// TH_SHIA
    169247415U,	// TH_SHIB
    17148U,	// TH_SRB
    17752U,	// TH_SRD
    18692U,	// TH_SRH
    536889833U,	// TH_SRRI
    536898940U,	// TH_SRRIW
    28125U,	// TH_SRW
    17165U,	// TH_SURB
    17788U,	// TH_SURD
    18709U,	// TH_SURH
    28161U,	// TH_SURW
    41960877U,	// TH_SWD
    169247103U,	// TH_SWIA
    169247463U,	// TH_SWIB
    813U,	// TH_SYNC
    2366U,	// TH_SYNC_I
    5080U,	// TH_SYNC_IS
    4763U,	// TH_SYNC_S
    536892683U,	// TH_TST
    8417816U,	// TH_TSTNBZ
    4244U,	// UNIMP
    8409227U,	// UNZIP_RV32
    5358U,	// URET
    1073769151U,	// VAADDU_VV
    1073770738U,	// VAADDU_VX
    1073768741U,	// VAADD_VV
    1073770360U,	// VAADD_VX
    2684374844U,	// VADC_VIM
    2684375014U,	// VADC_VVM
    2684375068U,	// VADC_VXM
    1073760858U,	// VADD_VI
    1073768804U,	// VADD_VV
    1073770390U,	// VADD_VX
    1073760867U,	// VAND_VI
    1073768834U,	// VAND_VV
    1073770409U,	// VAND_VX
    1073769106U,	// VASUBU_VV
    1073770693U,	// VASUBU_VX
    1073768499U,	// VASUB_VV
    1073770248U,	// VASUB_VX
    536891320U,	// VCOMPRESS_VM
    50351875U,	// VCPOP_M
    1073769300U,	// VDIVU_VV
    1073770909U,	// VDIVU_VX
    1073769330U,	// VDIV_VV
    1073770929U,	// VDIV_VX
    1073759868U,	// VFADD_VF
    1073768751U,	// VFADD_VV
    50358163U,	// VFCLASS_V
    50358184U,	// VFCVT_F_XU_V
    50358222U,	// VFCVT_F_X_V
    50357526U,	// VFCVT_RTZ_XU_F_V
    50357590U,	// VFCVT_RTZ_X_F_V
    50357497U,	// VFCVT_XU_F_V
    50357563U,	// VFCVT_X_F_V
    1073760058U,	// VFDIV_VF
    1073769320U,	// VFDIV_VV
    50351884U,	// VFIRST_M
    1073759820U,	// VFMACC_VF
    1073768662U,	// VFMACC_VV
    1073759878U,	// VFMADD_VF
    1073768761U,	// VFMADD_VV
    1073760079U,	// VFMAX_VF
    1073769339U,	// VFMAX_VV
    2684374811U,	// VFMERGE_VFM
    1073759974U,	// VFMIN_VF
    1073768991U,	// VFMIN_VV
    1073759772U,	// VFMSAC_VF
    1073768593U,	// VFMSAC_VV
    1073759727U,	// VFMSUB_VF
    1073768519U,	// VFMSUB_VV
    1073759953U,	// VFMUL_VF
    1073768932U,	// VFMUL_VV
    8409820U,	// VFMV_F_S
    9471441U,	// VFMV_S_F
    8406491U,	// VFMV_V_F
    50359355U,	// VFNCVT_F_F_W
    50359534U,	// VFNCVT_F_XU_W
    50359574U,	// VFNCVT_F_X_W
    50359337U,	// VFNCVT_ROD_F_F_W
    50359384U,	// VFNCVT_RTZ_XU_F_W
    50359417U,	// VFNCVT_RTZ_X_F_W
    50359369U,	// VFNCVT_XU_F_W
    50359403U,	// VFNCVT_X_F_W
    1073759831U,	// VFNMACC_VF
    1073768673U,	// VFNMACC_VV
    1073759889U,	// VFNMADD_VF
    1073768772U,	// VFNMADD_VV
    1073759783U,	// VFNMSAC_VF
    1073768604U,	// VFNMSAC_VV
    1073759738U,	// VFNMSUB_VF
    1073768530U,	// VFNMSUB_VV
    1073760068U,	// VFRDIV_VF
    50356566U,	// VFREC7_V
    1073763523U,	// VFREDMAX_VS
    1073763435U,	// VFREDMIN_VS
    1073763377U,	// VFREDOSUM_VS
    1073763406U,	// VFREDUSUM_VS
    50356576U,	// VFRSQRT7_V
    1073759750U,	// VFRSUB_VF
    1073759984U,	// VFSGNJN_VF
    1073769010U,	// VFSGNJN_VV
    1073760089U,	// VFSGNJX_VF
    1073769358U,	// VFSGNJX_VV
    1073759942U,	// VFSGNJ_VF
    1073768893U,	// VFSGNJ_VV
    1073759996U,	// VFSLIDE1DOWN_VF
    1073760013U,	// VFSLIDE1UP_VF
    50358174U,	// VFSQRT_V
    1073759717U,	// VFSUB_VF
    1073768509U,	// VFSUB_VV
    1073759901U,	// VFWADD_VF
    1073768813U,	// VFWADD_VV
    1073760112U,	// VFWADD_WF
    1073769401U,	// VFWADD_WV
    50357483U,	// VFWCVT_F_F_V
    50358198U,	// VFWCVT_F_XU_V
    50358235U,	// VFWCVT_F_X_V
    50357544U,	// VFWCVT_RTZ_XU_F_V
    50357607U,	// VFWCVT_RTZ_X_F_V
    50357511U,	// VFWCVT_XU_F_V
    50357576U,	// VFWCVT_X_F_V
    1073759856U,	// VFWMACC_VF
    1073768708U,	// VFWMACC_VV
    1073759808U,	// VFWMSAC_VF
    1073768640U,	// VFWMSAC_VV
    1073759963U,	// VFWMUL_VF
    1073768961U,	// VFWMUL_VV
    1073759843U,	// VFWNMACC_VF
    1073768685U,	// VFWNMACC_VV
    1073759795U,	// VFWNMSAC_VF
    1073768627U,	// VFWNMSAC_VV
    1073763391U,	// VFWREDOSUM_VS
    1073763420U,	// VFWREDUSUM_VS
    1073759761U,	// VFWSUB_VF
    1073768572U,	// VFWSUB_VV
    1073760101U,	// VFWSUB_WF
    1073769380U,	// VFWSUB_WV
    550116U,	// VID_V
    50351839U,	// VIOTA_M
    394682141U,	// VL1RE16_V
    394680229U,	// VL1RE32_V
    394681185U,	// VL1RE64_V
    394683090U,	// VL1RE8_V
    394682152U,	// VL2RE16_V
    394680240U,	// VL2RE32_V
    394681196U,	// VL2RE64_V
    394683100U,	// VL2RE8_V
    394682163U,	// VL4RE16_V
    394680251U,	// VL4RE32_V
    394681207U,	// VL4RE64_V
    394683110U,	// VL4RE8_V
    394682174U,	// VL8RE16_V
    394680262U,	// VL8RE32_V
    394681218U,	// VL8RE64_V
    394683120U,	// VL8RE8_V
    461792970U,	// VLE16FF_V
    461790996U,	// VLE16_V
    461792738U,	// VLE32FF_V
    461789084U,	// VLE32_V
    461792854U,	// VLE64FF_V
    461790040U,	// VLE64_V
    461793079U,	// VLE8FF_V
    461791946U,	// VLE8_V
    394684225U,	// VLM_V
    1107714342U,	// VLOXEI16_V
    1107712430U,	// VLOXEI32_V
    1107713386U,	// VLOXEI64_V
    1107715256U,	// VLOXEI8_V
    1107713894U,	// VLOXSEG2EI16_V
    1107711982U,	// VLOXSEG2EI32_V
    1107712938U,	// VLOXSEG2EI64_V
    1107714836U,	// VLOXSEG2EI8_V
    1107713958U,	// VLOXSEG3EI16_V
    1107712046U,	// VLOXSEG3EI32_V
    1107713002U,	// VLOXSEG3EI64_V
    1107714896U,	// VLOXSEG3EI8_V
    1107714022U,	// VLOXSEG4EI16_V
    1107712110U,	// VLOXSEG4EI32_V
    1107713066U,	// VLOXSEG4EI64_V
    1107714956U,	// VLOXSEG4EI8_V
    1107714086U,	// VLOXSEG5EI16_V
    1107712174U,	// VLOXSEG5EI32_V
    1107713130U,	// VLOXSEG5EI64_V
    1107715016U,	// VLOXSEG5EI8_V
    1107714150U,	// VLOXSEG6EI16_V
    1107712238U,	// VLOXSEG6EI32_V
    1107713194U,	// VLOXSEG6EI64_V
    1107715076U,	// VLOXSEG6EI8_V
    1107714214U,	// VLOXSEG7EI16_V
    1107712302U,	// VLOXSEG7EI32_V
    1107713258U,	// VLOXSEG7EI64_V
    1107715136U,	// VLOXSEG7EI8_V
    1107714278U,	// VLOXSEG8EI16_V
    1107712366U,	// VLOXSEG8EI32_V
    1107713322U,	// VLOXSEG8EI64_V
    1107715196U,	// VLOXSEG8EI8_V
    1107713865U,	// VLSE16_V
    1107711953U,	// VLSE32_V
    1107712909U,	// VLSE64_V
    1107714810U,	// VLSE8_V
    461792865U,	// VLSEG2E16FF_V
    461790618U,	// VLSEG2E16_V
    461792633U,	// VLSEG2E32FF_V
    461788706U,	// VLSEG2E32_V
    461792749U,	// VLSEG2E64FF_V
    461789662U,	// VLSEG2E64_V
    461792981U,	// VLSEG2E8FF_V
    461791596U,	// VLSEG2E8_V
    461792880U,	// VLSEG3E16FF_V
    461790672U,	// VLSEG3E16_V
    461792648U,	// VLSEG3E32FF_V
    461788760U,	// VLSEG3E32_V
    461792764U,	// VLSEG3E64FF_V
    461789716U,	// VLSEG3E64_V
    461792995U,	// VLSEG3E8FF_V
    461791646U,	// VLSEG3E8_V
    461792895U,	// VLSEG4E16FF_V
    461790726U,	// VLSEG4E16_V
    461792663U,	// VLSEG4E32FF_V
    461788814U,	// VLSEG4E32_V
    461792779U,	// VLSEG4E64FF_V
    461789770U,	// VLSEG4E64_V
    461793009U,	// VLSEG4E8FF_V
    461791696U,	// VLSEG4E8_V
    461792910U,	// VLSEG5E16FF_V
    461790780U,	// VLSEG5E16_V
    461792678U,	// VLSEG5E32FF_V
    461788868U,	// VLSEG5E32_V
    461792794U,	// VLSEG5E64FF_V
    461789824U,	// VLSEG5E64_V
    461793023U,	// VLSEG5E8FF_V
    461791746U,	// VLSEG5E8_V
    461792925U,	// VLSEG6E16FF_V
    461790834U,	// VLSEG6E16_V
    461792693U,	// VLSEG6E32FF_V
    461788922U,	// VLSEG6E32_V
    461792809U,	// VLSEG6E64FF_V
    461789878U,	// VLSEG6E64_V
    461793037U,	// VLSEG6E8FF_V
    461791796U,	// VLSEG6E8_V
    461792940U,	// VLSEG7E16FF_V
    461790888U,	// VLSEG7E16_V
    461792708U,	// VLSEG7E32FF_V
    461788976U,	// VLSEG7E32_V
    461792824U,	// VLSEG7E64FF_V
    461789932U,	// VLSEG7E64_V
    461793051U,	// VLSEG7E8FF_V
    461791846U,	// VLSEG7E8_V
    461792955U,	// VLSEG8E16FF_V
    461790942U,	// VLSEG8E16_V
    461792723U,	// VLSEG8E32FF_V
    461789030U,	// VLSEG8E32_V
    461792839U,	// VLSEG8E64FF_V
    461789986U,	// VLSEG8E64_V
    461793065U,	// VLSEG8E8FF_V
    461791896U,	// VLSEG8E8_V
    1107713447U,	// VLSSEG2E16_V
    1107711535U,	// VLSSEG2E32_V
    1107712491U,	// VLSSEG2E64_V
    1107714424U,	// VLSSEG2E8_V
    1107713501U,	// VLSSEG3E16_V
    1107711589U,	// VLSSEG3E32_V
    1107712545U,	// VLSSEG3E64_V
    1107714474U,	// VLSSEG3E8_V
    1107713555U,	// VLSSEG4E16_V
    1107711643U,	// VLSSEG4E32_V
    1107712599U,	// VLSSEG4E64_V
    1107714524U,	// VLSSEG4E8_V
    1107713609U,	// VLSSEG5E16_V
    1107711697U,	// VLSSEG5E32_V
    1107712653U,	// VLSSEG5E64_V
    1107714574U,	// VLSSEG5E8_V
    1107713663U,	// VLSSEG6E16_V
    1107711751U,	// VLSSEG6E32_V
    1107712707U,	// VLSSEG6E64_V
    1107714624U,	// VLSSEG6E8_V
    1107713717U,	// VLSSEG7E16_V
    1107711805U,	// VLSSEG7E32_V
    1107712761U,	// VLSSEG7E64_V
    1107714674U,	// VLSSEG7E8_V
    1107713771U,	// VLSSEG8E16_V
    1107711859U,	// VLSSEG8E32_V
    1107712815U,	// VLSSEG8E64_V
    1107714724U,	// VLSSEG8E8_V
    1107714366U,	// VLUXEI16_V
    1107712454U,	// VLUXEI32_V
    1107713410U,	// VLUXEI64_V
    1107715278U,	// VLUXEI8_V
    1107713926U,	// VLUXSEG2EI16_V
    1107712014U,	// VLUXSEG2EI32_V
    1107712970U,	// VLUXSEG2EI64_V
    1107714866U,	// VLUXSEG2EI8_V
    1107713990U,	// VLUXSEG3EI16_V
    1107712078U,	// VLUXSEG3EI32_V
    1107713034U,	// VLUXSEG3EI64_V
    1107714926U,	// VLUXSEG3EI8_V
    1107714054U,	// VLUXSEG4EI16_V
    1107712142U,	// VLUXSEG4EI32_V
    1107713098U,	// VLUXSEG4EI64_V
    1107714986U,	// VLUXSEG4EI8_V
    1107714118U,	// VLUXSEG5EI16_V
    1107712206U,	// VLUXSEG5EI32_V
    1107713162U,	// VLUXSEG5EI64_V
    1107715046U,	// VLUXSEG5EI8_V
    1107714182U,	// VLUXSEG6EI16_V
    1107712270U,	// VLUXSEG6EI32_V
    1107713226U,	// VLUXSEG6EI64_V
    1107715106U,	// VLUXSEG6EI8_V
    1107714246U,	// VLUXSEG7EI16_V
    1107712334U,	// VLUXSEG7EI32_V
    1107713290U,	// VLUXSEG7EI64_V
    1107715166U,	// VLUXSEG7EI8_V
    1107714310U,	// VLUXSEG8EI16_V
    1107712398U,	// VLUXSEG8EI32_V
    1107713354U,	// VLUXSEG8EI64_V
    1107715226U,	// VLUXSEG8EI8_V
    1073768698U,	// VMACC_VV
    1073770329U,	// VMACC_VX
    536889926U,	// VMADC_VI
    2684374833U,	// VMADC_VIM
    536897819U,	// VMADC_VV
    2684375003U,	// VMADC_VVM
    536899438U,	// VMADC_VX
    2684375057U,	// VMADC_VXM
    1073768784U,	// VMADD_VV
    1073770370U,	// VMADD_VX
    536891239U,	// VMANDN_MM
    536891218U,	// VMAND_MM
    1073769310U,	// VMAXU_VV
    1073770919U,	// VMAXU_VX
    1073769349U,	// VMAX_VV
    1073770938U,	// VMAX_VX
    2684374854U,	// VMERGE_VIM
    2684375024U,	// VMERGE_VVM
    2684375078U,	// VMERGE_VXM
    1073760028U,	// VMFEQ_VF
    1073769022U,	// VMFEQ_VV
    1073759912U,	// VMFGE_VF
    1073760038U,	// VMFGT_VF
    1073759922U,	// VMFLE_VF
    1073768843U,	// VMFLE_VV
    1073760048U,	// VMFLT_VF
    1073769072U,	// VMFLT_VV
    1073759932U,	// VMFNE_VF
    1073768863U,	// VMFNE_VV
    1073769227U,	// VMINU_VV
    1073770825U,	// VMINU_VX
    1073769001U,	// VMIN_VV
    1073770524U,	// VMIN_VX
    536891228U,	// VMNAND_MM
    536891269U,	// VMNOR_MM
    536891250U,	// VMORN_MM
    536891260U,	// VMOR_MM
    536897740U,	// VMSBC_VV
    2684374982U,	// VMSBC_VVM
    536899407U,	// VMSBC_VX
    2684375036U,	// VMSBC_VXM
    50351848U,	// VMSBF_M
    1073760962U,	// VMSEQ_VI
    1073769032U,	// VMSEQ_VV
    1073770591U,	// VMSEQ_VX
    1073761055U,	// VMSGTU_VI
    1073770887U,	// VMSGTU_VX
    1073761002U,	// VMSGT_VI
    1073770659U,	// VMSGT_VX
    50351857U,	// VMSIF_M
    1073761044U,	// VMSLEU_VI
    1073769184U,	// VMSLEU_VV
    1073770782U,	// VMSLEU_VX
    1073760886U,	// VMSLE_VI
    1073768853U,	// VMSLE_VV
    1073770428U,	// VMSLE_VX
    1073769289U,	// VMSLTU_VV
    1073770898U,	// VMSLTU_VX
    1073769082U,	// VMSLT_VV
    1073770669U,	// VMSLT_VX
    1073760896U,	// VMSNE_VI
    1073768873U,	// VMSNE_VV
    1073770438U,	// VMSNE_VX
    50351866U,	// VMSOF_M
    1073769265U,	// VMULHSU_VV
    1073770863U,	// VMULHSU_VX
    1073769195U,	// VMULHU_VV
    1073770793U,	// VMULHU_VX
    1073768883U,	// VMULH_VV
    1073770448U,	// VMULH_VX
    1073768952U,	// VMUL_VV
    1073770496U,	// VMUL_VX
    8415063U,	// VMV1R_V
    8415080U,	// VMV2R_V
    8415097U,	// VMV4R_V
    8415114U,	// VMV8R_V
    9481928U,	// VMV_S_X
    8407390U,	// VMV_V_I
    8415173U,	// VMV_V_V
    8416977U,	// VMV_V_X
    8409999U,	// VMV_X_S
    536891279U,	// VMXNOR_MM
    536891290U,	// VMXOR_MM
    1073761115U,	// VNCLIPU_WI
    1073769465U,	// VNCLIPU_WV
    1073771020U,	// VNCLIPU_WX
    1073761104U,	// VNCLIP_WI
    1073769432U,	// VNCLIP_WV
    1073770987U,	// VNCLIP_WX
    1073768616U,	// VNMSAC_VV
    1073770308U,	// VNMSAC_VX
    1073768542U,	// VNMSUB_VV
    1073770258U,	// VNMSUB_VX
    1073761084U,	// VNSRA_WI
    1073769370U,	// VNSRA_WV
    1073770947U,	// VNSRA_WX
    1073761094U,	// VNSRL_WI
    1073769422U,	// VNSRL_WV
    1073770977U,	// VNSRL_WX
    1073760985U,	// VOR_VI
    1073769055U,	// VOR_VV
    1073770614U,	// VOR_VX
    1073763340U,	// VREDAND_VS
    1073763510U,	// VREDMAXU_VS
    1073763536U,	// VREDMAX_VS
    1073763497U,	// VREDMINU_VS
    1073763448U,	// VREDMIN_VS
    1073763460U,	// VREDOR_VS
    1073763352U,	// VREDSUM_VS
    1073763471U,	// VREDXOR_VS
    1073769217U,	// VREMU_VV
    1073770815U,	// VREMU_VX
    1073768982U,	// VREM_VV
    1073770515U,	// VREM_VX
    1073768450U,	// VRGATHEREI16_VV
    1073760972U,	// VRGATHER_VI
    1073769042U,	// VRGATHER_VV
    1073770601U,	// VRGATHER_VX
    1073760828U,	// VRSUB_VI
    1073770269U,	// VRSUB_VX
    394684239U,	// VS1R_V
    394684256U,	// VS2R_V
    394684273U,	// VS4R_V
    394684290U,	// VS8R_V
    1073761022U,	// VSADDU_VI
    1073769162U,	// VSADDU_VV
    1073770749U,	// VSADDU_VX
    1073760848U,	// VSADD_VI
    1073768794U,	// VSADD_VV
    1073770380U,	// VSADD_VX
    2684374993U,	// VSBC_VVM
    2684375047U,	// VSBC_VXM
    461791069U,	// VSE16_V
    461789157U,	// VSE32_V
    461790113U,	// VSE64_V
    461792012U,	// VSE8_V
    469780909U,	// VSETIVLI
    536891095U,	// VSETVL
    469780919U,	// VSETVLI
    50348193U,	// VSEXT_VF2
    50348255U,	// VSEXT_VF4
    50348285U,	// VSEXT_VF8
    1073770533U,	// VSLIDE1DOWN_VX
    1073770564U,	// VSLIDE1UP_VX
    1073760934U,	// VSLIDEDOWN_VI
    1073770549U,	// VSLIDEDOWN_VX
    1073760949U,	// VSLIDEUP_VI
    1073770578U,	// VSLIDEUP_VX
    1073760906U,	// VSLL_VI
    1073768904U,	// VSLL_VV
    1073770458U,	// VSLL_VX
    1073768942U,	// VSMUL_VV
    1073770486U,	// VSMUL_VX
    394684232U,	// VSM_V
    1107714354U,	// VSOXEI16_V
    1107712442U,	// VSOXEI32_V
    1107713398U,	// VSOXEI64_V
    1107715267U,	// VSOXEI8_V
    1107713910U,	// VSOXSEG2EI16_V
    1107711998U,	// VSOXSEG2EI32_V
    1107712954U,	// VSOXSEG2EI64_V
    1107714851U,	// VSOXSEG2EI8_V
    1107713974U,	// VSOXSEG3EI16_V
    1107712062U,	// VSOXSEG3EI32_V
    1107713018U,	// VSOXSEG3EI64_V
    1107714911U,	// VSOXSEG3EI8_V
    1107714038U,	// VSOXSEG4EI16_V
    1107712126U,	// VSOXSEG4EI32_V
    1107713082U,	// VSOXSEG4EI64_V
    1107714971U,	// VSOXSEG4EI8_V
    1107714102U,	// VSOXSEG5EI16_V
    1107712190U,	// VSOXSEG5EI32_V
    1107713146U,	// VSOXSEG5EI64_V
    1107715031U,	// VSOXSEG5EI8_V
    1107714166U,	// VSOXSEG6EI16_V
    1107712254U,	// VSOXSEG6EI32_V
    1107713210U,	// VSOXSEG6EI64_V
    1107715091U,	// VSOXSEG6EI8_V
    1107714230U,	// VSOXSEG7EI16_V
    1107712318U,	// VSOXSEG7EI32_V
    1107713274U,	// VSOXSEG7EI64_V
    1107715151U,	// VSOXSEG7EI8_V
    1107714294U,	// VSOXSEG8EI16_V
    1107712382U,	// VSOXSEG8EI32_V
    1107713338U,	// VSOXSEG8EI64_V
    1107715211U,	// VSOXSEG8EI8_V
    1073760819U,	// VSRA_VI
    1073768490U,	// VSRA_VV
    1073770239U,	// VSRA_VX
    1073760925U,	// VSRL_VI
    1073768923U,	// VSRL_VV
    1073770477U,	// VSRL_VX
    1107713875U,	// VSSE16_V
    1107711963U,	// VSSE32_V
    1107712919U,	// VSSE64_V
    1107714819U,	// VSSE8_V
    461790659U,	// VSSEG2E16_V
    461788747U,	// VSSEG2E32_V
    461789703U,	// VSSEG2E64_V
    461791634U,	// VSSEG2E8_V
    461790713U,	// VSSEG3E16_V
    461788801U,	// VSSEG3E32_V
    461789757U,	// VSSEG3E64_V
    461791684U,	// VSSEG3E8_V
    461790767U,	// VSSEG4E16_V
    461788855U,	// VSSEG4E32_V
    461789811U,	// VSSEG4E64_V
    461791734U,	// VSSEG4E8_V
    461790821U,	// VSSEG5E16_V
    461788909U,	// VSSEG5E32_V
    461789865U,	// VSSEG5E64_V
    461791784U,	// VSSEG5E8_V
    461790875U,	// VSSEG6E16_V
    461788963U,	// VSSEG6E32_V
    461789919U,	// VSSEG6E64_V
    461791834U,	// VSSEG6E8_V
    461790929U,	// VSSEG7E16_V
    461789017U,	// VSSEG7E32_V
    461789973U,	// VSSEG7E64_V
    461791884U,	// VSSEG7E8_V
    461790983U,	// VSSEG8E16_V
    461789071U,	// VSSEG8E32_V
    461790027U,	// VSSEG8E64_V
    461791934U,	// VSSEG8E8_V
    1073760809U,	// VSSRA_VI
    1073768480U,	// VSSRA_VV
    1073770229U,	// VSSRA_VX
    1073760915U,	// VSSRL_VI
    1073768913U,	// VSSRL_VV
    1073770467U,	// VSSRL_VX
    1107713461U,	// VSSSEG2E16_V
    1107711549U,	// VSSSEG2E32_V
    1107712505U,	// VSSSEG2E64_V
    1107714437U,	// VSSSEG2E8_V
    1107713515U,	// VSSSEG3E16_V
    1107711603U,	// VSSSEG3E32_V
    1107712559U,	// VSSSEG3E64_V
    1107714487U,	// VSSSEG3E8_V
    1107713569U,	// VSSSEG4E16_V
    1107711657U,	// VSSSEG4E32_V
    1107712613U,	// VSSSEG4E64_V
    1107714537U,	// VSSSEG4E8_V
    1107713623U,	// VSSSEG5E16_V
    1107711711U,	// VSSSEG5E32_V
    1107712667U,	// VSSSEG5E64_V
    1107714587U,	// VSSSEG5E8_V
    1107713677U,	// VSSSEG6E16_V
    1107711765U,	// VSSSEG6E32_V
    1107712721U,	// VSSSEG6E64_V
    1107714637U,	// VSSSEG6E8_V
    1107713731U,	// VSSSEG7E16_V
    1107711819U,	// VSSSEG7E32_V
    1107712775U,	// VSSSEG7E64_V
    1107714687U,	// VSSSEG7E8_V
    1107713785U,	// VSSSEG8E16_V
    1107711873U,	// VSSSEG8E32_V
    1107712829U,	// VSSSEG8E64_V
    1107714737U,	// VSSSEG8E8_V
    1073769117U,	// VSSUBU_VV
    1073770704U,	// VSSUBU_VX
    1073768553U,	// VSSUB_VV
    1073770279U,	// VSSUB_VX
    1073768563U,	// VSUB_VV
    1073770289U,	// VSUB_VX
    1107714378U,	// VSUXEI16_V
    1107712466U,	// VSUXEI32_V
    1107713422U,	// VSUXEI64_V
    1107715289U,	// VSUXEI8_V
    1107713942U,	// VSUXSEG2EI16_V
    1107712030U,	// VSUXSEG2EI32_V
    1107712986U,	// VSUXSEG2EI64_V
    1107714881U,	// VSUXSEG2EI8_V
    1107714006U,	// VSUXSEG3EI16_V
    1107712094U,	// VSUXSEG3EI32_V
    1107713050U,	// VSUXSEG3EI64_V
    1107714941U,	// VSUXSEG3EI8_V
    1107714070U,	// VSUXSEG4EI16_V
    1107712158U,	// VSUXSEG4EI32_V
    1107713114U,	// VSUXSEG4EI64_V
    1107715001U,	// VSUXSEG4EI8_V
    1107714134U,	// VSUXSEG5EI16_V
    1107712222U,	// VSUXSEG5EI32_V
    1107713178U,	// VSUXSEG5EI64_V
    1107715061U,	// VSUXSEG5EI8_V
    1107714198U,	// VSUXSEG6EI16_V
    1107712286U,	// VSUXSEG6EI32_V
    1107713242U,	// VSUXSEG6EI64_V
    1107715121U,	// VSUXSEG6EI8_V
    1107714262U,	// VSUXSEG7EI16_V
    1107712350U,	// VSUXSEG7EI32_V
    1107713306U,	// VSUXSEG7EI64_V
    1107715181U,	// VSUXSEG7EI8_V
    1107714326U,	// VSUXSEG8EI16_V
    1107712414U,	// VSUXSEG8EI32_V
    1107713370U,	// VSUXSEG8EI64_V
    1107715241U,	// VSUXSEG8EI8_V
    536888099U,	// VT_MASKC
    536891453U,	// VT_MASKCN
    1073769173U,	// VWADDU_VV
    1073770760U,	// VWADDU_VX
    1073769454U,	// VWADDU_WV
    1073771009U,	// VWADDU_WX
    1073768824U,	// VWADD_VV
    1073770399U,	// VWADD_VX
    1073769412U,	// VWADD_WV
    1073770967U,	// VWADD_WX
    1073769252U,	// VWMACCSU_VV
    1073770850U,	// VWMACCSU_VX
    1073770646U,	// VWMACCUS_VX
    1073769139U,	// VWMACCU_VV
    1073770726U,	// VWMACCU_VX
    1073768720U,	// VWMACC_VV
    1073770339U,	// VWMACC_VX
    1073769277U,	// VWMULSU_VV
    1073770875U,	// VWMULSU_VX
    1073769206U,	// VWMULU_VV
    1073770804U,	// VWMULU_VX
    1073768972U,	// VWMUL_VV
    1073770505U,	// VWMUL_VX
    1073763483U,	// VWREDSUMU_VS
    1073763364U,	// VWREDSUM_VS
    1073769128U,	// VWSUBU_VV
    1073770715U,	// VWSUBU_VX
    1073769443U,	// VWSUBU_WV
    1073770998U,	// VWSUBU_WX
    1073768583U,	// VWSUB_VV
    1073770298U,	// VWSUB_VX
    1073769391U,	// VWSUB_WV
    1073770957U,	// VWSUB_WX
    1073760993U,	// VXOR_VI
    1073769063U,	// VXOR_VV
    1073770622U,	// VXOR_VX
    50348204U,	// VZEXT_VF2
    50348266U,	// VZEXT_VF4
    50348296U,	// VZEXT_VF8
    2450U,	// WFI
    4217U,	// WRS_NTO
    4226U,	// WRS_STO
    536892014U,	// XNOR
    536892027U,	// XOR
    536889827U,	// XORI
    536887541U,	// XPERM4
    536887571U,	// XPERM8
    8407129U,	// ZEXT_H_RV32
    8407129U,	// ZEXT_H_RV64
    8409229U,	// ZIP_RV32
  };

  static const uint8_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_VALUE_LIST
    0U,	// DBG_INSTR_REF
    0U,	// DBG_PHI
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// MEMBARRIER
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_FENCE
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLReg
    0U,	// PseudoCCADD
    0U,	// PseudoCCADDW
    0U,	// PseudoCCAND
    0U,	// PseudoCCMOVGPR
    0U,	// PseudoCCOR
    0U,	// PseudoCCSUB
    0U,	// PseudoCCSUBW
    0U,	// PseudoCCXOR
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    0U,	// PseudoFLD
    0U,	// PseudoFLH
    0U,	// PseudoFLW
    0U,	// PseudoFROUND_D
    0U,	// PseudoFROUND_H
    0U,	// PseudoFROUND_S
    0U,	// PseudoFSD
    0U,	// PseudoFSH
    0U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoLongBEQ
    0U,	// PseudoLongBGE
    0U,	// PseudoLongBGEU
    0U,	// PseudoLongBLT
    0U,	// PseudoLongBLTU
    0U,	// PseudoLongBNE
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoRET
    0U,	// PseudoRVVInitUndefM1
    0U,	// PseudoRVVInitUndefM2
    0U,	// PseudoRVVInitUndefM4
    0U,	// PseudoRVVInitUndefM8
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoSB
    0U,	// PseudoSD
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSH
    0U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoTHVdotVMAQASU_VV_M1
    0U,	// PseudoTHVdotVMAQASU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M2
    0U,	// PseudoTHVdotVMAQASU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M4
    0U,	// PseudoTHVdotVMAQASU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_M8
    0U,	// PseudoTHVdotVMAQASU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VV_MF2
    0U,	// PseudoTHVdotVMAQASU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M1
    0U,	// PseudoTHVdotVMAQASU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M2
    0U,	// PseudoTHVdotVMAQASU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M4
    0U,	// PseudoTHVdotVMAQASU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_M8
    0U,	// PseudoTHVdotVMAQASU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQASU_VX_MF2
    0U,	// PseudoTHVdotVMAQASU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M1
    0U,	// PseudoTHVdotVMAQAUS_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M2
    0U,	// PseudoTHVdotVMAQAUS_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M4
    0U,	// PseudoTHVdotVMAQAUS_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_M8
    0U,	// PseudoTHVdotVMAQAUS_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2
    0U,	// PseudoTHVdotVMAQAUS_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M1
    0U,	// PseudoTHVdotVMAQAU_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M2
    0U,	// PseudoTHVdotVMAQAU_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M4
    0U,	// PseudoTHVdotVMAQAU_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_M8
    0U,	// PseudoTHVdotVMAQAU_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VV_MF2
    0U,	// PseudoTHVdotVMAQAU_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M1
    0U,	// PseudoTHVdotVMAQAU_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M2
    0U,	// PseudoTHVdotVMAQAU_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M4
    0U,	// PseudoTHVdotVMAQAU_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_M8
    0U,	// PseudoTHVdotVMAQAU_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQAU_VX_MF2
    0U,	// PseudoTHVdotVMAQAU_VX_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M1
    0U,	// PseudoTHVdotVMAQA_VV_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M2
    0U,	// PseudoTHVdotVMAQA_VV_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M4
    0U,	// PseudoTHVdotVMAQA_VV_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VV_M8
    0U,	// PseudoTHVdotVMAQA_VV_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VV_MF2
    0U,	// PseudoTHVdotVMAQA_VV_MF2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M1
    0U,	// PseudoTHVdotVMAQA_VX_M1_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M2
    0U,	// PseudoTHVdotVMAQA_VX_M2_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M4
    0U,	// PseudoTHVdotVMAQA_VX_M4_MASK
    0U,	// PseudoTHVdotVMAQA_VX_M8
    0U,	// PseudoTHVdotVMAQA_VX_M8_MASK
    0U,	// PseudoTHVdotVMAQA_VX_MF2
    0U,	// PseudoTHVdotVMAQA_VX_MF2_MASK
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M1_TU
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M2_TU
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M4_TU
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_M8_TU
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF2_TU
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF4_TU
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VV_MF8_TU
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M1_TU
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M2_TU
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M4_TU
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_M8_TU
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF2_TU
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF4_TU
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADDU_VX_MF8_TU
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M1_TU
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M2_TU
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M4_TU
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_M8_TU
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF2_TU
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF4_TU
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VV_MF8_TU
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M1_TU
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M2_TU
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M4_TU
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_M8_TU
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF2_TU
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF4_TU
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVAADD_VX_MF8_TU
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M1_TU
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M2_TU
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M4_TU
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_M8_TU
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF2_TU
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF4_TU
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VIM_MF8_TU
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M1_TU
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M2_TU
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M4_TU
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_M8_TU
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF2_TU
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF4_TU
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VVM_MF8_TU
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M1_TU
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M2_TU
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M4_TU
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_M8_TU
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF2_TU
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF4_TU
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADC_VXM_MF8_TU
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M1_TU
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M2_TU
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M4_TU
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_M8_TU
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF2_TU
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF4_TU
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VI_MF8_TU
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M1_TU
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M2_TU
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M4_TU
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_M8_TU
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF2_TU
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF4_TU
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VV_MF8_TU
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M1_TU
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M2_TU
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M4_TU
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_M8_TU
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF2_TU
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF4_TU
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVADD_VX_MF8_TU
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M1_TU
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M2_TU
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M4_TU
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_M8_TU
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF2_TU
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF4_TU
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VI_MF8_TU
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M1_TU
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M2_TU
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M4_TU
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_M8_TU
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF2_TU
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF4_TU
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VV_MF8_TU
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M1_TU
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M2_TU
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M4_TU
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_M8_TU
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF2_TU
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF4_TU
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVAND_VX_MF8_TU
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M1_TU
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M2_TU
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M4_TU
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_M8_TU
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF2_TU
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF4_TU
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VV_MF8_TU
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M1_TU
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M2_TU
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M4_TU
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_M8_TU
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF2_TU
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF4_TU
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUBU_VX_MF8_TU
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M1_TU
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M2_TU
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M4_TU
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_M8_TU
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF2_TU
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF4_TU
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VV_MF8_TU
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M1_TU
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M2_TU
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M4_TU
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_M8_TU
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF2_TU
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF4_TU
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVASUB_VX_MF8_TU
    0U,	// PseudoVCOMPRESS_VM_M1
    0U,	// PseudoVCOMPRESS_VM_M2
    0U,	// PseudoVCOMPRESS_VM_M4
    0U,	// PseudoVCOMPRESS_VM_M8
    0U,	// PseudoVCOMPRESS_VM_MF2
    0U,	// PseudoVCOMPRESS_VM_MF4
    0U,	// PseudoVCOMPRESS_VM_MF8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVDIVU_VV_M1
    0U,	// PseudoVDIVU_VV_M1_MASK
    0U,	// PseudoVDIVU_VV_M1_TU
    0U,	// PseudoVDIVU_VV_M2
    0U,	// PseudoVDIVU_VV_M2_MASK
    0U,	// PseudoVDIVU_VV_M2_TU
    0U,	// PseudoVDIVU_VV_M4
    0U,	// PseudoVDIVU_VV_M4_MASK
    0U,	// PseudoVDIVU_VV_M4_TU
    0U,	// PseudoVDIVU_VV_M8
    0U,	// PseudoVDIVU_VV_M8_MASK
    0U,	// PseudoVDIVU_VV_M8_TU
    0U,	// PseudoVDIVU_VV_MF2
    0U,	// PseudoVDIVU_VV_MF2_MASK
    0U,	// PseudoVDIVU_VV_MF2_TU
    0U,	// PseudoVDIVU_VV_MF4
    0U,	// PseudoVDIVU_VV_MF4_MASK
    0U,	// PseudoVDIVU_VV_MF4_TU
    0U,	// PseudoVDIVU_VV_MF8
    0U,	// PseudoVDIVU_VV_MF8_MASK
    0U,	// PseudoVDIVU_VV_MF8_TU
    0U,	// PseudoVDIVU_VX_M1
    0U,	// PseudoVDIVU_VX_M1_MASK
    0U,	// PseudoVDIVU_VX_M1_TU
    0U,	// PseudoVDIVU_VX_M2
    0U,	// PseudoVDIVU_VX_M2_MASK
    0U,	// PseudoVDIVU_VX_M2_TU
    0U,	// PseudoVDIVU_VX_M4
    0U,	// PseudoVDIVU_VX_M4_MASK
    0U,	// PseudoVDIVU_VX_M4_TU
    0U,	// PseudoVDIVU_VX_M8
    0U,	// PseudoVDIVU_VX_M8_MASK
    0U,	// PseudoVDIVU_VX_M8_TU
    0U,	// PseudoVDIVU_VX_MF2
    0U,	// PseudoVDIVU_VX_MF2_MASK
    0U,	// PseudoVDIVU_VX_MF2_TU
    0U,	// PseudoVDIVU_VX_MF4
    0U,	// PseudoVDIVU_VX_MF4_MASK
    0U,	// PseudoVDIVU_VX_MF4_TU
    0U,	// PseudoVDIVU_VX_MF8
    0U,	// PseudoVDIVU_VX_MF8_MASK
    0U,	// PseudoVDIVU_VX_MF8_TU
    0U,	// PseudoVDIV_VV_M1
    0U,	// PseudoVDIV_VV_M1_MASK
    0U,	// PseudoVDIV_VV_M1_TU
    0U,	// PseudoVDIV_VV_M2
    0U,	// PseudoVDIV_VV_M2_MASK
    0U,	// PseudoVDIV_VV_M2_TU
    0U,	// PseudoVDIV_VV_M4
    0U,	// PseudoVDIV_VV_M4_MASK
    0U,	// PseudoVDIV_VV_M4_TU
    0U,	// PseudoVDIV_VV_M8
    0U,	// PseudoVDIV_VV_M8_MASK
    0U,	// PseudoVDIV_VV_M8_TU
    0U,	// PseudoVDIV_VV_MF2
    0U,	// PseudoVDIV_VV_MF2_MASK
    0U,	// PseudoVDIV_VV_MF2_TU
    0U,	// PseudoVDIV_VV_MF4
    0U,	// PseudoVDIV_VV_MF4_MASK
    0U,	// PseudoVDIV_VV_MF4_TU
    0U,	// PseudoVDIV_VV_MF8
    0U,	// PseudoVDIV_VV_MF8_MASK
    0U,	// PseudoVDIV_VV_MF8_TU
    0U,	// PseudoVDIV_VX_M1
    0U,	// PseudoVDIV_VX_M1_MASK
    0U,	// PseudoVDIV_VX_M1_TU
    0U,	// PseudoVDIV_VX_M2
    0U,	// PseudoVDIV_VX_M2_MASK
    0U,	// PseudoVDIV_VX_M2_TU
    0U,	// PseudoVDIV_VX_M4
    0U,	// PseudoVDIV_VX_M4_MASK
    0U,	// PseudoVDIV_VX_M4_TU
    0U,	// PseudoVDIV_VX_M8
    0U,	// PseudoVDIV_VX_M8_MASK
    0U,	// PseudoVDIV_VX_M8_TU
    0U,	// PseudoVDIV_VX_MF2
    0U,	// PseudoVDIV_VX_MF2_MASK
    0U,	// PseudoVDIV_VX_MF2_TU
    0U,	// PseudoVDIV_VX_MF4
    0U,	// PseudoVDIV_VX_MF4_MASK
    0U,	// PseudoVDIV_VX_MF4_TU
    0U,	// PseudoVDIV_VX_MF8
    0U,	// PseudoVDIV_VX_MF8_MASK
    0U,	// PseudoVDIV_VX_MF8_TU
    0U,	// PseudoVFADD_VF16_M1
    0U,	// PseudoVFADD_VF16_M1_MASK
    0U,	// PseudoVFADD_VF16_M1_TU
    0U,	// PseudoVFADD_VF16_M2
    0U,	// PseudoVFADD_VF16_M2_MASK
    0U,	// PseudoVFADD_VF16_M2_TU
    0U,	// PseudoVFADD_VF16_M4
    0U,	// PseudoVFADD_VF16_M4_MASK
    0U,	// PseudoVFADD_VF16_M4_TU
    0U,	// PseudoVFADD_VF16_M8
    0U,	// PseudoVFADD_VF16_M8_MASK
    0U,	// PseudoVFADD_VF16_M8_TU
    0U,	// PseudoVFADD_VF16_MF2
    0U,	// PseudoVFADD_VF16_MF2_MASK
    0U,	// PseudoVFADD_VF16_MF2_TU
    0U,	// PseudoVFADD_VF16_MF4
    0U,	// PseudoVFADD_VF16_MF4_MASK
    0U,	// PseudoVFADD_VF16_MF4_TU
    0U,	// PseudoVFADD_VF32_M1
    0U,	// PseudoVFADD_VF32_M1_MASK
    0U,	// PseudoVFADD_VF32_M1_TU
    0U,	// PseudoVFADD_VF32_M2
    0U,	// PseudoVFADD_VF32_M2_MASK
    0U,	// PseudoVFADD_VF32_M2_TU
    0U,	// PseudoVFADD_VF32_M4
    0U,	// PseudoVFADD_VF32_M4_MASK
    0U,	// PseudoVFADD_VF32_M4_TU
    0U,	// PseudoVFADD_VF32_M8
    0U,	// PseudoVFADD_VF32_M8_MASK
    0U,	// PseudoVFADD_VF32_M8_TU
    0U,	// PseudoVFADD_VF32_MF2
    0U,	// PseudoVFADD_VF32_MF2_MASK
    0U,	// PseudoVFADD_VF32_MF2_TU
    0U,	// PseudoVFADD_VF64_M1
    0U,	// PseudoVFADD_VF64_M1_MASK
    0U,	// PseudoVFADD_VF64_M1_TU
    0U,	// PseudoVFADD_VF64_M2
    0U,	// PseudoVFADD_VF64_M2_MASK
    0U,	// PseudoVFADD_VF64_M2_TU
    0U,	// PseudoVFADD_VF64_M4
    0U,	// PseudoVFADD_VF64_M4_MASK
    0U,	// PseudoVFADD_VF64_M4_TU
    0U,	// PseudoVFADD_VF64_M8
    0U,	// PseudoVFADD_VF64_M8_MASK
    0U,	// PseudoVFADD_VF64_M8_TU
    0U,	// PseudoVFADD_VV_M1
    0U,	// PseudoVFADD_VV_M1_MASK
    0U,	// PseudoVFADD_VV_M1_TU
    0U,	// PseudoVFADD_VV_M2
    0U,	// PseudoVFADD_VV_M2_MASK
    0U,	// PseudoVFADD_VV_M2_TU
    0U,	// PseudoVFADD_VV_M4
    0U,	// PseudoVFADD_VV_M4_MASK
    0U,	// PseudoVFADD_VV_M4_TU
    0U,	// PseudoVFADD_VV_M8
    0U,	// PseudoVFADD_VV_M8_MASK
    0U,	// PseudoVFADD_VV_M8_TU
    0U,	// PseudoVFADD_VV_MF2
    0U,	// PseudoVFADD_VV_MF2_MASK
    0U,	// PseudoVFADD_VV_MF2_TU
    0U,	// PseudoVFADD_VV_MF4
    0U,	// PseudoVFADD_VV_MF4_MASK
    0U,	// PseudoVFADD_VV_MF4_TU
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M1_TU
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M2_TU
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M4_TU
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_M8_TU
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF2_TU
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCLASS_V_MF4_TU
    0U,	// PseudoVFCVT_F_XU_V_M1
    0U,	// PseudoVFCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_TU
    0U,	// PseudoVFCVT_F_XU_V_M2
    0U,	// PseudoVFCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_TU
    0U,	// PseudoVFCVT_F_XU_V_M4
    0U,	// PseudoVFCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_TU
    0U,	// PseudoVFCVT_F_XU_V_M8
    0U,	// PseudoVFCVT_F_XU_V_M8_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_TU
    0U,	// PseudoVFCVT_F_XU_V_MF2
    0U,	// PseudoVFCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_TU
    0U,	// PseudoVFCVT_F_XU_V_MF4
    0U,	// PseudoVFCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4_TU
    0U,	// PseudoVFCVT_F_X_V_M1
    0U,	// PseudoVFCVT_F_X_V_M1_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_TU
    0U,	// PseudoVFCVT_F_X_V_M2
    0U,	// PseudoVFCVT_F_X_V_M2_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_TU
    0U,	// PseudoVFCVT_F_X_V_M4
    0U,	// PseudoVFCVT_F_X_V_M4_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_TU
    0U,	// PseudoVFCVT_F_X_V_M8
    0U,	// PseudoVFCVT_F_X_V_M8_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_TU
    0U,	// PseudoVFCVT_F_X_V_MF2
    0U,	// PseudoVFCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_TU
    0U,	// PseudoVFCVT_F_X_V_MF4
    0U,	// PseudoVFCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4_TU
    0U,	// PseudoVFCVT_RM_F_XU_V_M1_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M2_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M4_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_M8_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_F_XU_V_MF4_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M1_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M2_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M4_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_M8_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_F_X_V_MF4_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_TU
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_TU
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_TU
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_TU
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_TU
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_TU
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_TU
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1_TU
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2_TU
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4_TU
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8_TU
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2_TU
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4_TU
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M1_TU
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M2_TU
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M4_TU
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_M8_TU
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2_TU
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4_TU
    0U,	// PseudoVFDIV_VF16_M1
    0U,	// PseudoVFDIV_VF16_M1_MASK
    0U,	// PseudoVFDIV_VF16_M1_TU
    0U,	// PseudoVFDIV_VF16_M2
    0U,	// PseudoVFDIV_VF16_M2_MASK
    0U,	// PseudoVFDIV_VF16_M2_TU
    0U,	// PseudoVFDIV_VF16_M4
    0U,	// PseudoVFDIV_VF16_M4_MASK
    0U,	// PseudoVFDIV_VF16_M4_TU
    0U,	// PseudoVFDIV_VF16_M8
    0U,	// PseudoVFDIV_VF16_M8_MASK
    0U,	// PseudoVFDIV_VF16_M8_TU
    0U,	// PseudoVFDIV_VF16_MF2
    0U,	// PseudoVFDIV_VF16_MF2_MASK
    0U,	// PseudoVFDIV_VF16_MF2_TU
    0U,	// PseudoVFDIV_VF16_MF4
    0U,	// PseudoVFDIV_VF16_MF4_MASK
    0U,	// PseudoVFDIV_VF16_MF4_TU
    0U,	// PseudoVFDIV_VF32_M1
    0U,	// PseudoVFDIV_VF32_M1_MASK
    0U,	// PseudoVFDIV_VF32_M1_TU
    0U,	// PseudoVFDIV_VF32_M2
    0U,	// PseudoVFDIV_VF32_M2_MASK
    0U,	// PseudoVFDIV_VF32_M2_TU
    0U,	// PseudoVFDIV_VF32_M4
    0U,	// PseudoVFDIV_VF32_M4_MASK
    0U,	// PseudoVFDIV_VF32_M4_TU
    0U,	// PseudoVFDIV_VF32_M8
    0U,	// PseudoVFDIV_VF32_M8_MASK
    0U,	// PseudoVFDIV_VF32_M8_TU
    0U,	// PseudoVFDIV_VF32_MF2
    0U,	// PseudoVFDIV_VF32_MF2_MASK
    0U,	// PseudoVFDIV_VF32_MF2_TU
    0U,	// PseudoVFDIV_VF64_M1
    0U,	// PseudoVFDIV_VF64_M1_MASK
    0U,	// PseudoVFDIV_VF64_M1_TU
    0U,	// PseudoVFDIV_VF64_M2
    0U,	// PseudoVFDIV_VF64_M2_MASK
    0U,	// PseudoVFDIV_VF64_M2_TU
    0U,	// PseudoVFDIV_VF64_M4
    0U,	// PseudoVFDIV_VF64_M4_MASK
    0U,	// PseudoVFDIV_VF64_M4_TU
    0U,	// PseudoVFDIV_VF64_M8
    0U,	// PseudoVFDIV_VF64_M8_MASK
    0U,	// PseudoVFDIV_VF64_M8_TU
    0U,	// PseudoVFDIV_VV_M1
    0U,	// PseudoVFDIV_VV_M1_MASK
    0U,	// PseudoVFDIV_VV_M1_TU
    0U,	// PseudoVFDIV_VV_M2
    0U,	// PseudoVFDIV_VV_M2_MASK
    0U,	// PseudoVFDIV_VV_M2_TU
    0U,	// PseudoVFDIV_VV_M4
    0U,	// PseudoVFDIV_VV_M4_MASK
    0U,	// PseudoVFDIV_VV_M4_TU
    0U,	// PseudoVFDIV_VV_M8
    0U,	// PseudoVFDIV_VV_M8_MASK
    0U,	// PseudoVFDIV_VV_M8_TU
    0U,	// PseudoVFDIV_VV_MF2
    0U,	// PseudoVFDIV_VV_MF2_MASK
    0U,	// PseudoVFDIV_VV_MF2_TU
    0U,	// PseudoVFDIV_VV_MF4
    0U,	// PseudoVFDIV_VV_MF4_MASK
    0U,	// PseudoVFDIV_VV_MF4_TU
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_VF16_M1
    0U,	// PseudoVFMACC_VF16_M1_MASK
    0U,	// PseudoVFMACC_VF16_M2
    0U,	// PseudoVFMACC_VF16_M2_MASK
    0U,	// PseudoVFMACC_VF16_M4
    0U,	// PseudoVFMACC_VF16_M4_MASK
    0U,	// PseudoVFMACC_VF16_M8
    0U,	// PseudoVFMACC_VF16_M8_MASK
    0U,	// PseudoVFMACC_VF16_MF2
    0U,	// PseudoVFMACC_VF16_MF2_MASK
    0U,	// PseudoVFMACC_VF16_MF4
    0U,	// PseudoVFMACC_VF16_MF4_MASK
    0U,	// PseudoVFMACC_VF32_M1
    0U,	// PseudoVFMACC_VF32_M1_MASK
    0U,	// PseudoVFMACC_VF32_M2
    0U,	// PseudoVFMACC_VF32_M2_MASK
    0U,	// PseudoVFMACC_VF32_M4
    0U,	// PseudoVFMACC_VF32_M4_MASK
    0U,	// PseudoVFMACC_VF32_M8
    0U,	// PseudoVFMACC_VF32_M8_MASK
    0U,	// PseudoVFMACC_VF32_MF2
    0U,	// PseudoVFMACC_VF32_MF2_MASK
    0U,	// PseudoVFMACC_VF64_M1
    0U,	// PseudoVFMACC_VF64_M1_MASK
    0U,	// PseudoVFMACC_VF64_M2
    0U,	// PseudoVFMACC_VF64_M2_MASK
    0U,	// PseudoVFMACC_VF64_M4
    0U,	// PseudoVFMACC_VF64_M4_MASK
    0U,	// PseudoVFMACC_VF64_M8
    0U,	// PseudoVFMACC_VF64_M8_MASK
    0U,	// PseudoVFMACC_VV_M1
    0U,	// PseudoVFMACC_VV_M1_MASK
    0U,	// PseudoVFMACC_VV_M2
    0U,	// PseudoVFMACC_VV_M2_MASK
    0U,	// PseudoVFMACC_VV_M4
    0U,	// PseudoVFMACC_VV_M4_MASK
    0U,	// PseudoVFMACC_VV_M8
    0U,	// PseudoVFMACC_VV_M8_MASK
    0U,	// PseudoVFMACC_VV_MF2
    0U,	// PseudoVFMACC_VV_MF2_MASK
    0U,	// PseudoVFMACC_VV_MF4
    0U,	// PseudoVFMACC_VV_MF4_MASK
    0U,	// PseudoVFMADD_VF16_M1
    0U,	// PseudoVFMADD_VF16_M1_MASK
    0U,	// PseudoVFMADD_VF16_M2
    0U,	// PseudoVFMADD_VF16_M2_MASK
    0U,	// PseudoVFMADD_VF16_M4
    0U,	// PseudoVFMADD_VF16_M4_MASK
    0U,	// PseudoVFMADD_VF16_M8
    0U,	// PseudoVFMADD_VF16_M8_MASK
    0U,	// PseudoVFMADD_VF16_MF2
    0U,	// PseudoVFMADD_VF16_MF2_MASK
    0U,	// PseudoVFMADD_VF16_MF4
    0U,	// PseudoVFMADD_VF16_MF4_MASK
    0U,	// PseudoVFMADD_VF32_M1
    0U,	// PseudoVFMADD_VF32_M1_MASK
    0U,	// PseudoVFMADD_VF32_M2
    0U,	// PseudoVFMADD_VF32_M2_MASK
    0U,	// PseudoVFMADD_VF32_M4
    0U,	// PseudoVFMADD_VF32_M4_MASK
    0U,	// PseudoVFMADD_VF32_M8
    0U,	// PseudoVFMADD_VF32_M8_MASK
    0U,	// PseudoVFMADD_VF32_MF2
    0U,	// PseudoVFMADD_VF32_MF2_MASK
    0U,	// PseudoVFMADD_VF64_M1
    0U,	// PseudoVFMADD_VF64_M1_MASK
    0U,	// PseudoVFMADD_VF64_M2
    0U,	// PseudoVFMADD_VF64_M2_MASK
    0U,	// PseudoVFMADD_VF64_M4
    0U,	// PseudoVFMADD_VF64_M4_MASK
    0U,	// PseudoVFMADD_VF64_M8
    0U,	// PseudoVFMADD_VF64_M8_MASK
    0U,	// PseudoVFMADD_VV_M1
    0U,	// PseudoVFMADD_VV_M1_MASK
    0U,	// PseudoVFMADD_VV_M2
    0U,	// PseudoVFMADD_VV_M2_MASK
    0U,	// PseudoVFMADD_VV_M4
    0U,	// PseudoVFMADD_VV_M4_MASK
    0U,	// PseudoVFMADD_VV_M8
    0U,	// PseudoVFMADD_VV_M8_MASK
    0U,	// PseudoVFMADD_VV_MF2
    0U,	// PseudoVFMADD_VV_MF2_MASK
    0U,	// PseudoVFMADD_VV_MF4
    0U,	// PseudoVFMADD_VV_MF4_MASK
    0U,	// PseudoVFMAX_VF16_M1
    0U,	// PseudoVFMAX_VF16_M1_MASK
    0U,	// PseudoVFMAX_VF16_M1_TU
    0U,	// PseudoVFMAX_VF16_M2
    0U,	// PseudoVFMAX_VF16_M2_MASK
    0U,	// PseudoVFMAX_VF16_M2_TU
    0U,	// PseudoVFMAX_VF16_M4
    0U,	// PseudoVFMAX_VF16_M4_MASK
    0U,	// PseudoVFMAX_VF16_M4_TU
    0U,	// PseudoVFMAX_VF16_M8
    0U,	// PseudoVFMAX_VF16_M8_MASK
    0U,	// PseudoVFMAX_VF16_M8_TU
    0U,	// PseudoVFMAX_VF16_MF2
    0U,	// PseudoVFMAX_VF16_MF2_MASK
    0U,	// PseudoVFMAX_VF16_MF2_TU
    0U,	// PseudoVFMAX_VF16_MF4
    0U,	// PseudoVFMAX_VF16_MF4_MASK
    0U,	// PseudoVFMAX_VF16_MF4_TU
    0U,	// PseudoVFMAX_VF32_M1
    0U,	// PseudoVFMAX_VF32_M1_MASK
    0U,	// PseudoVFMAX_VF32_M1_TU
    0U,	// PseudoVFMAX_VF32_M2
    0U,	// PseudoVFMAX_VF32_M2_MASK
    0U,	// PseudoVFMAX_VF32_M2_TU
    0U,	// PseudoVFMAX_VF32_M4
    0U,	// PseudoVFMAX_VF32_M4_MASK
    0U,	// PseudoVFMAX_VF32_M4_TU
    0U,	// PseudoVFMAX_VF32_M8
    0U,	// PseudoVFMAX_VF32_M8_MASK
    0U,	// PseudoVFMAX_VF32_M8_TU
    0U,	// PseudoVFMAX_VF32_MF2
    0U,	// PseudoVFMAX_VF32_MF2_MASK
    0U,	// PseudoVFMAX_VF32_MF2_TU
    0U,	// PseudoVFMAX_VF64_M1
    0U,	// PseudoVFMAX_VF64_M1_MASK
    0U,	// PseudoVFMAX_VF64_M1_TU
    0U,	// PseudoVFMAX_VF64_M2
    0U,	// PseudoVFMAX_VF64_M2_MASK
    0U,	// PseudoVFMAX_VF64_M2_TU
    0U,	// PseudoVFMAX_VF64_M4
    0U,	// PseudoVFMAX_VF64_M4_MASK
    0U,	// PseudoVFMAX_VF64_M4_TU
    0U,	// PseudoVFMAX_VF64_M8
    0U,	// PseudoVFMAX_VF64_M8_MASK
    0U,	// PseudoVFMAX_VF64_M8_TU
    0U,	// PseudoVFMAX_VV_M1
    0U,	// PseudoVFMAX_VV_M1_MASK
    0U,	// PseudoVFMAX_VV_M1_TU
    0U,	// PseudoVFMAX_VV_M2
    0U,	// PseudoVFMAX_VV_M2_MASK
    0U,	// PseudoVFMAX_VV_M2_TU
    0U,	// PseudoVFMAX_VV_M4
    0U,	// PseudoVFMAX_VV_M4_MASK
    0U,	// PseudoVFMAX_VV_M4_TU
    0U,	// PseudoVFMAX_VV_M8
    0U,	// PseudoVFMAX_VV_M8_MASK
    0U,	// PseudoVFMAX_VV_M8_TU
    0U,	// PseudoVFMAX_VV_MF2
    0U,	// PseudoVFMAX_VV_MF2_MASK
    0U,	// PseudoVFMAX_VV_MF2_TU
    0U,	// PseudoVFMAX_VV_MF4
    0U,	// PseudoVFMAX_VV_MF4_MASK
    0U,	// PseudoVFMAX_VV_MF4_TU
    0U,	// PseudoVFMERGE_VF16M_M1
    0U,	// PseudoVFMERGE_VF16M_M1_TU
    0U,	// PseudoVFMERGE_VF16M_M2
    0U,	// PseudoVFMERGE_VF16M_M2_TU
    0U,	// PseudoVFMERGE_VF16M_M4
    0U,	// PseudoVFMERGE_VF16M_M4_TU
    0U,	// PseudoVFMERGE_VF16M_M8
    0U,	// PseudoVFMERGE_VF16M_M8_TU
    0U,	// PseudoVFMERGE_VF16M_MF2
    0U,	// PseudoVFMERGE_VF16M_MF2_TU
    0U,	// PseudoVFMERGE_VF16M_MF4
    0U,	// PseudoVFMERGE_VF16M_MF4_TU
    0U,	// PseudoVFMERGE_VF32M_M1
    0U,	// PseudoVFMERGE_VF32M_M1_TU
    0U,	// PseudoVFMERGE_VF32M_M2
    0U,	// PseudoVFMERGE_VF32M_M2_TU
    0U,	// PseudoVFMERGE_VF32M_M4
    0U,	// PseudoVFMERGE_VF32M_M4_TU
    0U,	// PseudoVFMERGE_VF32M_M8
    0U,	// PseudoVFMERGE_VF32M_M8_TU
    0U,	// PseudoVFMERGE_VF32M_MF2
    0U,	// PseudoVFMERGE_VF32M_MF2_TU
    0U,	// PseudoVFMERGE_VF64M_M1
    0U,	// PseudoVFMERGE_VF64M_M1_TU
    0U,	// PseudoVFMERGE_VF64M_M2
    0U,	// PseudoVFMERGE_VF64M_M2_TU
    0U,	// PseudoVFMERGE_VF64M_M4
    0U,	// PseudoVFMERGE_VF64M_M4_TU
    0U,	// PseudoVFMERGE_VF64M_M8
    0U,	// PseudoVFMERGE_VF64M_M8_TU
    0U,	// PseudoVFMIN_VF16_M1
    0U,	// PseudoVFMIN_VF16_M1_MASK
    0U,	// PseudoVFMIN_VF16_M1_TU
    0U,	// PseudoVFMIN_VF16_M2
    0U,	// PseudoVFMIN_VF16_M2_MASK
    0U,	// PseudoVFMIN_VF16_M2_TU
    0U,	// PseudoVFMIN_VF16_M4
    0U,	// PseudoVFMIN_VF16_M4_MASK
    0U,	// PseudoVFMIN_VF16_M4_TU
    0U,	// PseudoVFMIN_VF16_M8
    0U,	// PseudoVFMIN_VF16_M8_MASK
    0U,	// PseudoVFMIN_VF16_M8_TU
    0U,	// PseudoVFMIN_VF16_MF2
    0U,	// PseudoVFMIN_VF16_MF2_MASK
    0U,	// PseudoVFMIN_VF16_MF2_TU
    0U,	// PseudoVFMIN_VF16_MF4
    0U,	// PseudoVFMIN_VF16_MF4_MASK
    0U,	// PseudoVFMIN_VF16_MF4_TU
    0U,	// PseudoVFMIN_VF32_M1
    0U,	// PseudoVFMIN_VF32_M1_MASK
    0U,	// PseudoVFMIN_VF32_M1_TU
    0U,	// PseudoVFMIN_VF32_M2
    0U,	// PseudoVFMIN_VF32_M2_MASK
    0U,	// PseudoVFMIN_VF32_M2_TU
    0U,	// PseudoVFMIN_VF32_M4
    0U,	// PseudoVFMIN_VF32_M4_MASK
    0U,	// PseudoVFMIN_VF32_M4_TU
    0U,	// PseudoVFMIN_VF32_M8
    0U,	// PseudoVFMIN_VF32_M8_MASK
    0U,	// PseudoVFMIN_VF32_M8_TU
    0U,	// PseudoVFMIN_VF32_MF2
    0U,	// PseudoVFMIN_VF32_MF2_MASK
    0U,	// PseudoVFMIN_VF32_MF2_TU
    0U,	// PseudoVFMIN_VF64_M1
    0U,	// PseudoVFMIN_VF64_M1_MASK
    0U,	// PseudoVFMIN_VF64_M1_TU
    0U,	// PseudoVFMIN_VF64_M2
    0U,	// PseudoVFMIN_VF64_M2_MASK
    0U,	// PseudoVFMIN_VF64_M2_TU
    0U,	// PseudoVFMIN_VF64_M4
    0U,	// PseudoVFMIN_VF64_M4_MASK
    0U,	// PseudoVFMIN_VF64_M4_TU
    0U,	// PseudoVFMIN_VF64_M8
    0U,	// PseudoVFMIN_VF64_M8_MASK
    0U,	// PseudoVFMIN_VF64_M8_TU
    0U,	// PseudoVFMIN_VV_M1
    0U,	// PseudoVFMIN_VV_M1_MASK
    0U,	// PseudoVFMIN_VV_M1_TU
    0U,	// PseudoVFMIN_VV_M2
    0U,	// PseudoVFMIN_VV_M2_MASK
    0U,	// PseudoVFMIN_VV_M2_TU
    0U,	// PseudoVFMIN_VV_M4
    0U,	// PseudoVFMIN_VV_M4_MASK
    0U,	// PseudoVFMIN_VV_M4_TU
    0U,	// PseudoVFMIN_VV_M8
    0U,	// PseudoVFMIN_VV_M8_MASK
    0U,	// PseudoVFMIN_VV_M8_TU
    0U,	// PseudoVFMIN_VV_MF2
    0U,	// PseudoVFMIN_VV_MF2_MASK
    0U,	// PseudoVFMIN_VV_MF2_TU
    0U,	// PseudoVFMIN_VV_MF4
    0U,	// PseudoVFMIN_VV_MF4_MASK
    0U,	// PseudoVFMIN_VV_MF4_TU
    0U,	// PseudoVFMSAC_VF16_M1
    0U,	// PseudoVFMSAC_VF16_M1_MASK
    0U,	// PseudoVFMSAC_VF16_M2
    0U,	// PseudoVFMSAC_VF16_M2_MASK
    0U,	// PseudoVFMSAC_VF16_M4
    0U,	// PseudoVFMSAC_VF16_M4_MASK
    0U,	// PseudoVFMSAC_VF16_M8
    0U,	// PseudoVFMSAC_VF16_M8_MASK
    0U,	// PseudoVFMSAC_VF16_MF2
    0U,	// PseudoVFMSAC_VF16_MF2_MASK
    0U,	// PseudoVFMSAC_VF16_MF4
    0U,	// PseudoVFMSAC_VF16_MF4_MASK
    0U,	// PseudoVFMSAC_VF32_M1
    0U,	// PseudoVFMSAC_VF32_M1_MASK
    0U,	// PseudoVFMSAC_VF32_M2
    0U,	// PseudoVFMSAC_VF32_M2_MASK
    0U,	// PseudoVFMSAC_VF32_M4
    0U,	// PseudoVFMSAC_VF32_M4_MASK
    0U,	// PseudoVFMSAC_VF32_M8
    0U,	// PseudoVFMSAC_VF32_M8_MASK
    0U,	// PseudoVFMSAC_VF32_MF2
    0U,	// PseudoVFMSAC_VF32_MF2_MASK
    0U,	// PseudoVFMSAC_VF64_M1
    0U,	// PseudoVFMSAC_VF64_M1_MASK
    0U,	// PseudoVFMSAC_VF64_M2
    0U,	// PseudoVFMSAC_VF64_M2_MASK
    0U,	// PseudoVFMSAC_VF64_M4
    0U,	// PseudoVFMSAC_VF64_M4_MASK
    0U,	// PseudoVFMSAC_VF64_M8
    0U,	// PseudoVFMSAC_VF64_M8_MASK
    0U,	// PseudoVFMSAC_VV_M1
    0U,	// PseudoVFMSAC_VV_M1_MASK
    0U,	// PseudoVFMSAC_VV_M2
    0U,	// PseudoVFMSAC_VV_M2_MASK
    0U,	// PseudoVFMSAC_VV_M4
    0U,	// PseudoVFMSAC_VV_M4_MASK
    0U,	// PseudoVFMSAC_VV_M8
    0U,	// PseudoVFMSAC_VV_M8_MASK
    0U,	// PseudoVFMSAC_VV_MF2
    0U,	// PseudoVFMSAC_VV_MF2_MASK
    0U,	// PseudoVFMSAC_VV_MF4
    0U,	// PseudoVFMSAC_VV_MF4_MASK
    0U,	// PseudoVFMSUB_VF16_M1
    0U,	// PseudoVFMSUB_VF16_M1_MASK
    0U,	// PseudoVFMSUB_VF16_M2
    0U,	// PseudoVFMSUB_VF16_M2_MASK
    0U,	// PseudoVFMSUB_VF16_M4
    0U,	// PseudoVFMSUB_VF16_M4_MASK
    0U,	// PseudoVFMSUB_VF16_M8
    0U,	// PseudoVFMSUB_VF16_M8_MASK
    0U,	// PseudoVFMSUB_VF16_MF2
    0U,	// PseudoVFMSUB_VF16_MF2_MASK
    0U,	// PseudoVFMSUB_VF16_MF4
    0U,	// PseudoVFMSUB_VF16_MF4_MASK
    0U,	// PseudoVFMSUB_VF32_M1
    0U,	// PseudoVFMSUB_VF32_M1_MASK
    0U,	// PseudoVFMSUB_VF32_M2
    0U,	// PseudoVFMSUB_VF32_M2_MASK
    0U,	// PseudoVFMSUB_VF32_M4
    0U,	// PseudoVFMSUB_VF32_M4_MASK
    0U,	// PseudoVFMSUB_VF32_M8
    0U,	// PseudoVFMSUB_VF32_M8_MASK
    0U,	// PseudoVFMSUB_VF32_MF2
    0U,	// PseudoVFMSUB_VF32_MF2_MASK
    0U,	// PseudoVFMSUB_VF64_M1
    0U,	// PseudoVFMSUB_VF64_M1_MASK
    0U,	// PseudoVFMSUB_VF64_M2
    0U,	// PseudoVFMSUB_VF64_M2_MASK
    0U,	// PseudoVFMSUB_VF64_M4
    0U,	// PseudoVFMSUB_VF64_M4_MASK
    0U,	// PseudoVFMSUB_VF64_M8
    0U,	// PseudoVFMSUB_VF64_M8_MASK
    0U,	// PseudoVFMSUB_VV_M1
    0U,	// PseudoVFMSUB_VV_M1_MASK
    0U,	// PseudoVFMSUB_VV_M2
    0U,	// PseudoVFMSUB_VV_M2_MASK
    0U,	// PseudoVFMSUB_VV_M4
    0U,	// PseudoVFMSUB_VV_M4_MASK
    0U,	// PseudoVFMSUB_VV_M8
    0U,	// PseudoVFMSUB_VV_M8_MASK
    0U,	// PseudoVFMSUB_VV_MF2
    0U,	// PseudoVFMSUB_VV_MF2_MASK
    0U,	// PseudoVFMSUB_VV_MF4
    0U,	// PseudoVFMSUB_VV_MF4_MASK
    0U,	// PseudoVFMUL_VF16_M1
    0U,	// PseudoVFMUL_VF16_M1_MASK
    0U,	// PseudoVFMUL_VF16_M1_TU
    0U,	// PseudoVFMUL_VF16_M2
    0U,	// PseudoVFMUL_VF16_M2_MASK
    0U,	// PseudoVFMUL_VF16_M2_TU
    0U,	// PseudoVFMUL_VF16_M4
    0U,	// PseudoVFMUL_VF16_M4_MASK
    0U,	// PseudoVFMUL_VF16_M4_TU
    0U,	// PseudoVFMUL_VF16_M8
    0U,	// PseudoVFMUL_VF16_M8_MASK
    0U,	// PseudoVFMUL_VF16_M8_TU
    0U,	// PseudoVFMUL_VF16_MF2
    0U,	// PseudoVFMUL_VF16_MF2_MASK
    0U,	// PseudoVFMUL_VF16_MF2_TU
    0U,	// PseudoVFMUL_VF16_MF4
    0U,	// PseudoVFMUL_VF16_MF4_MASK
    0U,	// PseudoVFMUL_VF16_MF4_TU
    0U,	// PseudoVFMUL_VF32_M1
    0U,	// PseudoVFMUL_VF32_M1_MASK
    0U,	// PseudoVFMUL_VF32_M1_TU
    0U,	// PseudoVFMUL_VF32_M2
    0U,	// PseudoVFMUL_VF32_M2_MASK
    0U,	// PseudoVFMUL_VF32_M2_TU
    0U,	// PseudoVFMUL_VF32_M4
    0U,	// PseudoVFMUL_VF32_M4_MASK
    0U,	// PseudoVFMUL_VF32_M4_TU
    0U,	// PseudoVFMUL_VF32_M8
    0U,	// PseudoVFMUL_VF32_M8_MASK
    0U,	// PseudoVFMUL_VF32_M8_TU
    0U,	// PseudoVFMUL_VF32_MF2
    0U,	// PseudoVFMUL_VF32_MF2_MASK
    0U,	// PseudoVFMUL_VF32_MF2_TU
    0U,	// PseudoVFMUL_VF64_M1
    0U,	// PseudoVFMUL_VF64_M1_MASK
    0U,	// PseudoVFMUL_VF64_M1_TU
    0U,	// PseudoVFMUL_VF64_M2
    0U,	// PseudoVFMUL_VF64_M2_MASK
    0U,	// PseudoVFMUL_VF64_M2_TU
    0U,	// PseudoVFMUL_VF64_M4
    0U,	// PseudoVFMUL_VF64_M4_MASK
    0U,	// PseudoVFMUL_VF64_M4_TU
    0U,	// PseudoVFMUL_VF64_M8
    0U,	// PseudoVFMUL_VF64_M8_MASK
    0U,	// PseudoVFMUL_VF64_M8_TU
    0U,	// PseudoVFMUL_VV_M1
    0U,	// PseudoVFMUL_VV_M1_MASK
    0U,	// PseudoVFMUL_VV_M1_TU
    0U,	// PseudoVFMUL_VV_M2
    0U,	// PseudoVFMUL_VV_M2_MASK
    0U,	// PseudoVFMUL_VV_M2_TU
    0U,	// PseudoVFMUL_VV_M4
    0U,	// PseudoVFMUL_VV_M4_MASK
    0U,	// PseudoVFMUL_VV_M4_TU
    0U,	// PseudoVFMUL_VV_M8
    0U,	// PseudoVFMUL_VV_M8_MASK
    0U,	// PseudoVFMUL_VV_M8_TU
    0U,	// PseudoVFMUL_VV_MF2
    0U,	// PseudoVFMUL_VV_MF2_MASK
    0U,	// PseudoVFMUL_VV_MF2_TU
    0U,	// PseudoVFMUL_VV_MF4
    0U,	// PseudoVFMUL_VV_MF4_MASK
    0U,	// PseudoVFMUL_VV_MF4_TU
    0U,	// PseudoVFMV_F16_S_M1
    0U,	// PseudoVFMV_F16_S_M2
    0U,	// PseudoVFMV_F16_S_M4
    0U,	// PseudoVFMV_F16_S_M8
    0U,	// PseudoVFMV_F16_S_MF2
    0U,	// PseudoVFMV_F16_S_MF4
    0U,	// PseudoVFMV_F32_S_M1
    0U,	// PseudoVFMV_F32_S_M2
    0U,	// PseudoVFMV_F32_S_M4
    0U,	// PseudoVFMV_F32_S_M8
    0U,	// PseudoVFMV_F32_S_MF2
    0U,	// PseudoVFMV_F64_S_M1
    0U,	// PseudoVFMV_F64_S_M2
    0U,	// PseudoVFMV_F64_S_M4
    0U,	// PseudoVFMV_F64_S_M8
    0U,	// PseudoVFMV_S_F16_M1
    0U,	// PseudoVFMV_S_F16_M2
    0U,	// PseudoVFMV_S_F16_M4
    0U,	// PseudoVFMV_S_F16_M8
    0U,	// PseudoVFMV_S_F16_MF2
    0U,	// PseudoVFMV_S_F16_MF4
    0U,	// PseudoVFMV_S_F32_M1
    0U,	// PseudoVFMV_S_F32_M2
    0U,	// PseudoVFMV_S_F32_M4
    0U,	// PseudoVFMV_S_F32_M8
    0U,	// PseudoVFMV_S_F32_MF2
    0U,	// PseudoVFMV_S_F64_M1
    0U,	// PseudoVFMV_S_F64_M2
    0U,	// PseudoVFMV_S_F64_M4
    0U,	// PseudoVFMV_S_F64_M8
    0U,	// PseudoVFMV_V_F16_M1
    0U,	// PseudoVFMV_V_F16_M1_TU
    0U,	// PseudoVFMV_V_F16_M2
    0U,	// PseudoVFMV_V_F16_M2_TU
    0U,	// PseudoVFMV_V_F16_M4
    0U,	// PseudoVFMV_V_F16_M4_TU
    0U,	// PseudoVFMV_V_F16_M8
    0U,	// PseudoVFMV_V_F16_M8_TU
    0U,	// PseudoVFMV_V_F16_MF2
    0U,	// PseudoVFMV_V_F16_MF2_TU
    0U,	// PseudoVFMV_V_F16_MF4
    0U,	// PseudoVFMV_V_F16_MF4_TU
    0U,	// PseudoVFMV_V_F32_M1
    0U,	// PseudoVFMV_V_F32_M1_TU
    0U,	// PseudoVFMV_V_F32_M2
    0U,	// PseudoVFMV_V_F32_M2_TU
    0U,	// PseudoVFMV_V_F32_M4
    0U,	// PseudoVFMV_V_F32_M4_TU
    0U,	// PseudoVFMV_V_F32_M8
    0U,	// PseudoVFMV_V_F32_M8_TU
    0U,	// PseudoVFMV_V_F32_MF2
    0U,	// PseudoVFMV_V_F32_MF2_TU
    0U,	// PseudoVFMV_V_F64_M1
    0U,	// PseudoVFMV_V_F64_M1_TU
    0U,	// PseudoVFMV_V_F64_M2
    0U,	// PseudoVFMV_V_F64_M2_TU
    0U,	// PseudoVFMV_V_F64_M4
    0U,	// PseudoVFMV_V_F64_M4_TU
    0U,	// PseudoVFMV_V_F64_M8
    0U,	// PseudoVFMV_V_F64_M8_TU
    0U,	// PseudoVFNCVT_F_F_W_M1
    0U,	// PseudoVFNCVT_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_TU
    0U,	// PseudoVFNCVT_F_F_W_M2
    0U,	// PseudoVFNCVT_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_TU
    0U,	// PseudoVFNCVT_F_F_W_M4
    0U,	// PseudoVFNCVT_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_TU
    0U,	// PseudoVFNCVT_F_F_W_MF2
    0U,	// PseudoVFNCVT_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_TU
    0U,	// PseudoVFNCVT_F_F_W_MF4
    0U,	// PseudoVFNCVT_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4_TU
    0U,	// PseudoVFNCVT_F_XU_W_M1
    0U,	// PseudoVFNCVT_F_XU_W_M1_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_TU
    0U,	// PseudoVFNCVT_F_XU_W_M2
    0U,	// PseudoVFNCVT_F_XU_W_M2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_TU
    0U,	// PseudoVFNCVT_F_XU_W_M4
    0U,	// PseudoVFNCVT_F_XU_W_M4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_TU
    0U,	// PseudoVFNCVT_F_XU_W_MF2
    0U,	// PseudoVFNCVT_F_XU_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_TU
    0U,	// PseudoVFNCVT_F_XU_W_MF4
    0U,	// PseudoVFNCVT_F_XU_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4_TU
    0U,	// PseudoVFNCVT_F_X_W_M1
    0U,	// PseudoVFNCVT_F_X_W_M1_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_TU
    0U,	// PseudoVFNCVT_F_X_W_M2
    0U,	// PseudoVFNCVT_F_X_W_M2_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_TU
    0U,	// PseudoVFNCVT_F_X_W_M4
    0U,	// PseudoVFNCVT_F_X_W_M4_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_TU
    0U,	// PseudoVFNCVT_F_X_W_MF2
    0U,	// PseudoVFNCVT_F_X_W_MF2_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_TU
    0U,	// PseudoVFNCVT_F_X_W_MF4
    0U,	// PseudoVFNCVT_F_X_W_MF4_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4_TU
    0U,	// PseudoVFNCVT_RM_F_XU_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_F_XU_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_F_X_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RM_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_TU
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_TU
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_TU
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_TU
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_TU
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_TU
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_TU
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1_TU
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2_TU
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4_TU
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2_TU
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4_TU
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8_TU
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1_TU
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2_TU
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4_TU
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2_TU
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4_TU
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8_TU
    0U,	// PseudoVFNMACC_VF16_M1
    0U,	// PseudoVFNMACC_VF16_M1_MASK
    0U,	// PseudoVFNMACC_VF16_M2
    0U,	// PseudoVFNMACC_VF16_M2_MASK
    0U,	// PseudoVFNMACC_VF16_M4
    0U,	// PseudoVFNMACC_VF16_M4_MASK
    0U,	// PseudoVFNMACC_VF16_M8
    0U,	// PseudoVFNMACC_VF16_M8_MASK
    0U,	// PseudoVFNMACC_VF16_MF2
    0U,	// PseudoVFNMACC_VF16_MF2_MASK
    0U,	// PseudoVFNMACC_VF16_MF4
    0U,	// PseudoVFNMACC_VF16_MF4_MASK
    0U,	// PseudoVFNMACC_VF32_M1
    0U,	// PseudoVFNMACC_VF32_M1_MASK
    0U,	// PseudoVFNMACC_VF32_M2
    0U,	// PseudoVFNMACC_VF32_M2_MASK
    0U,	// PseudoVFNMACC_VF32_M4
    0U,	// PseudoVFNMACC_VF32_M4_MASK
    0U,	// PseudoVFNMACC_VF32_M8
    0U,	// PseudoVFNMACC_VF32_M8_MASK
    0U,	// PseudoVFNMACC_VF32_MF2
    0U,	// PseudoVFNMACC_VF32_MF2_MASK
    0U,	// PseudoVFNMACC_VF64_M1
    0U,	// PseudoVFNMACC_VF64_M1_MASK
    0U,	// PseudoVFNMACC_VF64_M2
    0U,	// PseudoVFNMACC_VF64_M2_MASK
    0U,	// PseudoVFNMACC_VF64_M4
    0U,	// PseudoVFNMACC_VF64_M4_MASK
    0U,	// PseudoVFNMACC_VF64_M8
    0U,	// PseudoVFNMACC_VF64_M8_MASK
    0U,	// PseudoVFNMACC_VV_M1
    0U,	// PseudoVFNMACC_VV_M1_MASK
    0U,	// PseudoVFNMACC_VV_M2
    0U,	// PseudoVFNMACC_VV_M2_MASK
    0U,	// PseudoVFNMACC_VV_M4
    0U,	// PseudoVFNMACC_VV_M4_MASK
    0U,	// PseudoVFNMACC_VV_M8
    0U,	// PseudoVFNMACC_VV_M8_MASK
    0U,	// PseudoVFNMACC_VV_MF2
    0U,	// PseudoVFNMACC_VV_MF2_MASK
    0U,	// PseudoVFNMACC_VV_MF4
    0U,	// PseudoVFNMACC_VV_MF4_MASK
    0U,	// PseudoVFNMADD_VF16_M1
    0U,	// PseudoVFNMADD_VF16_M1_MASK
    0U,	// PseudoVFNMADD_VF16_M2
    0U,	// PseudoVFNMADD_VF16_M2_MASK
    0U,	// PseudoVFNMADD_VF16_M4
    0U,	// PseudoVFNMADD_VF16_M4_MASK
    0U,	// PseudoVFNMADD_VF16_M8
    0U,	// PseudoVFNMADD_VF16_M8_MASK
    0U,	// PseudoVFNMADD_VF16_MF2
    0U,	// PseudoVFNMADD_VF16_MF2_MASK
    0U,	// PseudoVFNMADD_VF16_MF4
    0U,	// PseudoVFNMADD_VF16_MF4_MASK
    0U,	// PseudoVFNMADD_VF32_M1
    0U,	// PseudoVFNMADD_VF32_M1_MASK
    0U,	// PseudoVFNMADD_VF32_M2
    0U,	// PseudoVFNMADD_VF32_M2_MASK
    0U,	// PseudoVFNMADD_VF32_M4
    0U,	// PseudoVFNMADD_VF32_M4_MASK
    0U,	// PseudoVFNMADD_VF32_M8
    0U,	// PseudoVFNMADD_VF32_M8_MASK
    0U,	// PseudoVFNMADD_VF32_MF2
    0U,	// PseudoVFNMADD_VF32_MF2_MASK
    0U,	// PseudoVFNMADD_VF64_M1
    0U,	// PseudoVFNMADD_VF64_M1_MASK
    0U,	// PseudoVFNMADD_VF64_M2
    0U,	// PseudoVFNMADD_VF64_M2_MASK
    0U,	// PseudoVFNMADD_VF64_M4
    0U,	// PseudoVFNMADD_VF64_M4_MASK
    0U,	// PseudoVFNMADD_VF64_M8
    0U,	// PseudoVFNMADD_VF64_M8_MASK
    0U,	// PseudoVFNMADD_VV_M1
    0U,	// PseudoVFNMADD_VV_M1_MASK
    0U,	// PseudoVFNMADD_VV_M2
    0U,	// PseudoVFNMADD_VV_M2_MASK
    0U,	// PseudoVFNMADD_VV_M4
    0U,	// PseudoVFNMADD_VV_M4_MASK
    0U,	// PseudoVFNMADD_VV_M8
    0U,	// PseudoVFNMADD_VV_M8_MASK
    0U,	// PseudoVFNMADD_VV_MF2
    0U,	// PseudoVFNMADD_VV_MF2_MASK
    0U,	// PseudoVFNMADD_VV_MF4
    0U,	// PseudoVFNMADD_VV_MF4_MASK
    0U,	// PseudoVFNMSAC_VF16_M1
    0U,	// PseudoVFNMSAC_VF16_M1_MASK
    0U,	// PseudoVFNMSAC_VF16_M2
    0U,	// PseudoVFNMSAC_VF16_M2_MASK
    0U,	// PseudoVFNMSAC_VF16_M4
    0U,	// PseudoVFNMSAC_VF16_M4_MASK
    0U,	// PseudoVFNMSAC_VF16_M8
    0U,	// PseudoVFNMSAC_VF16_M8_MASK
    0U,	// PseudoVFNMSAC_VF16_MF2
    0U,	// PseudoVFNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFNMSAC_VF16_MF4
    0U,	// PseudoVFNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFNMSAC_VF32_M1
    0U,	// PseudoVFNMSAC_VF32_M1_MASK
    0U,	// PseudoVFNMSAC_VF32_M2
    0U,	// PseudoVFNMSAC_VF32_M2_MASK
    0U,	// PseudoVFNMSAC_VF32_M4
    0U,	// PseudoVFNMSAC_VF32_M4_MASK
    0U,	// PseudoVFNMSAC_VF32_M8
    0U,	// PseudoVFNMSAC_VF32_M8_MASK
    0U,	// PseudoVFNMSAC_VF32_MF2
    0U,	// PseudoVFNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFNMSAC_VF64_M1
    0U,	// PseudoVFNMSAC_VF64_M1_MASK
    0U,	// PseudoVFNMSAC_VF64_M2
    0U,	// PseudoVFNMSAC_VF64_M2_MASK
    0U,	// PseudoVFNMSAC_VF64_M4
    0U,	// PseudoVFNMSAC_VF64_M4_MASK
    0U,	// PseudoVFNMSAC_VF64_M8
    0U,	// PseudoVFNMSAC_VF64_M8_MASK
    0U,	// PseudoVFNMSAC_VV_M1
    0U,	// PseudoVFNMSAC_VV_M1_MASK
    0U,	// PseudoVFNMSAC_VV_M2
    0U,	// PseudoVFNMSAC_VV_M2_MASK
    0U,	// PseudoVFNMSAC_VV_M4
    0U,	// PseudoVFNMSAC_VV_M4_MASK
    0U,	// PseudoVFNMSAC_VV_M8
    0U,	// PseudoVFNMSAC_VV_M8_MASK
    0U,	// PseudoVFNMSAC_VV_MF2
    0U,	// PseudoVFNMSAC_VV_MF2_MASK
    0U,	// PseudoVFNMSAC_VV_MF4
    0U,	// PseudoVFNMSAC_VV_MF4_MASK
    0U,	// PseudoVFNMSUB_VF16_M1
    0U,	// PseudoVFNMSUB_VF16_M1_MASK
    0U,	// PseudoVFNMSUB_VF16_M2
    0U,	// PseudoVFNMSUB_VF16_M2_MASK
    0U,	// PseudoVFNMSUB_VF16_M4
    0U,	// PseudoVFNMSUB_VF16_M4_MASK
    0U,	// PseudoVFNMSUB_VF16_M8
    0U,	// PseudoVFNMSUB_VF16_M8_MASK
    0U,	// PseudoVFNMSUB_VF16_MF2
    0U,	// PseudoVFNMSUB_VF16_MF2_MASK
    0U,	// PseudoVFNMSUB_VF16_MF4
    0U,	// PseudoVFNMSUB_VF16_MF4_MASK
    0U,	// PseudoVFNMSUB_VF32_M1
    0U,	// PseudoVFNMSUB_VF32_M1_MASK
    0U,	// PseudoVFNMSUB_VF32_M2
    0U,	// PseudoVFNMSUB_VF32_M2_MASK
    0U,	// PseudoVFNMSUB_VF32_M4
    0U,	// PseudoVFNMSUB_VF32_M4_MASK
    0U,	// PseudoVFNMSUB_VF32_M8
    0U,	// PseudoVFNMSUB_VF32_M8_MASK
    0U,	// PseudoVFNMSUB_VF32_MF2
    0U,	// PseudoVFNMSUB_VF32_MF2_MASK
    0U,	// PseudoVFNMSUB_VF64_M1
    0U,	// PseudoVFNMSUB_VF64_M1_MASK
    0U,	// PseudoVFNMSUB_VF64_M2
    0U,	// PseudoVFNMSUB_VF64_M2_MASK
    0U,	// PseudoVFNMSUB_VF64_M4
    0U,	// PseudoVFNMSUB_VF64_M4_MASK
    0U,	// PseudoVFNMSUB_VF64_M8
    0U,	// PseudoVFNMSUB_VF64_M8_MASK
    0U,	// PseudoVFNMSUB_VV_M1
    0U,	// PseudoVFNMSUB_VV_M1_MASK
    0U,	// PseudoVFNMSUB_VV_M2
    0U,	// PseudoVFNMSUB_VV_M2_MASK
    0U,	// PseudoVFNMSUB_VV_M4
    0U,	// PseudoVFNMSUB_VV_M4_MASK
    0U,	// PseudoVFNMSUB_VV_M8
    0U,	// PseudoVFNMSUB_VV_M8_MASK
    0U,	// PseudoVFNMSUB_VV_MF2
    0U,	// PseudoVFNMSUB_VV_MF2_MASK
    0U,	// PseudoVFNMSUB_VV_MF4
    0U,	// PseudoVFNMSUB_VV_MF4_MASK
    0U,	// PseudoVFRDIV_VF16_M1
    0U,	// PseudoVFRDIV_VF16_M1_MASK
    0U,	// PseudoVFRDIV_VF16_M1_TU
    0U,	// PseudoVFRDIV_VF16_M2
    0U,	// PseudoVFRDIV_VF16_M2_MASK
    0U,	// PseudoVFRDIV_VF16_M2_TU
    0U,	// PseudoVFRDIV_VF16_M4
    0U,	// PseudoVFRDIV_VF16_M4_MASK
    0U,	// PseudoVFRDIV_VF16_M4_TU
    0U,	// PseudoVFRDIV_VF16_M8
    0U,	// PseudoVFRDIV_VF16_M8_MASK
    0U,	// PseudoVFRDIV_VF16_M8_TU
    0U,	// PseudoVFRDIV_VF16_MF2
    0U,	// PseudoVFRDIV_VF16_MF2_MASK
    0U,	// PseudoVFRDIV_VF16_MF2_TU
    0U,	// PseudoVFRDIV_VF16_MF4
    0U,	// PseudoVFRDIV_VF16_MF4_MASK
    0U,	// PseudoVFRDIV_VF16_MF4_TU
    0U,	// PseudoVFRDIV_VF32_M1
    0U,	// PseudoVFRDIV_VF32_M1_MASK
    0U,	// PseudoVFRDIV_VF32_M1_TU
    0U,	// PseudoVFRDIV_VF32_M2
    0U,	// PseudoVFRDIV_VF32_M2_MASK
    0U,	// PseudoVFRDIV_VF32_M2_TU
    0U,	// PseudoVFRDIV_VF32_M4
    0U,	// PseudoVFRDIV_VF32_M4_MASK
    0U,	// PseudoVFRDIV_VF32_M4_TU
    0U,	// PseudoVFRDIV_VF32_M8
    0U,	// PseudoVFRDIV_VF32_M8_MASK
    0U,	// PseudoVFRDIV_VF32_M8_TU
    0U,	// PseudoVFRDIV_VF32_MF2
    0U,	// PseudoVFRDIV_VF32_MF2_MASK
    0U,	// PseudoVFRDIV_VF32_MF2_TU
    0U,	// PseudoVFRDIV_VF64_M1
    0U,	// PseudoVFRDIV_VF64_M1_MASK
    0U,	// PseudoVFRDIV_VF64_M1_TU
    0U,	// PseudoVFRDIV_VF64_M2
    0U,	// PseudoVFRDIV_VF64_M2_MASK
    0U,	// PseudoVFRDIV_VF64_M2_TU
    0U,	// PseudoVFRDIV_VF64_M4
    0U,	// PseudoVFRDIV_VF64_M4_MASK
    0U,	// PseudoVFRDIV_VF64_M4_TU
    0U,	// PseudoVFRDIV_VF64_M8
    0U,	// PseudoVFRDIV_VF64_M8_MASK
    0U,	// PseudoVFRDIV_VF64_M8_TU
    0U,	// PseudoVFREC7_V_M1
    0U,	// PseudoVFREC7_V_M1_MASK
    0U,	// PseudoVFREC7_V_M1_TU
    0U,	// PseudoVFREC7_V_M2
    0U,	// PseudoVFREC7_V_M2_MASK
    0U,	// PseudoVFREC7_V_M2_TU
    0U,	// PseudoVFREC7_V_M4
    0U,	// PseudoVFREC7_V_M4_MASK
    0U,	// PseudoVFREC7_V_M4_TU
    0U,	// PseudoVFREC7_V_M8
    0U,	// PseudoVFREC7_V_M8_MASK
    0U,	// PseudoVFREC7_V_M8_TU
    0U,	// PseudoVFREC7_V_MF2
    0U,	// PseudoVFREC7_V_MF2_MASK
    0U,	// PseudoVFREC7_V_MF2_TU
    0U,	// PseudoVFREC7_V_MF4
    0U,	// PseudoVFREC7_V_MF4_MASK
    0U,	// PseudoVFREC7_V_MF4_TU
    0U,	// PseudoVFREDMAX_VS_M1
    0U,	// PseudoVFREDMAX_VS_M1_MASK
    0U,	// PseudoVFREDMAX_VS_M2
    0U,	// PseudoVFREDMAX_VS_M2_MASK
    0U,	// PseudoVFREDMAX_VS_M4
    0U,	// PseudoVFREDMAX_VS_M4_MASK
    0U,	// PseudoVFREDMAX_VS_M8
    0U,	// PseudoVFREDMAX_VS_M8_MASK
    0U,	// PseudoVFREDMAX_VS_MF2
    0U,	// PseudoVFREDMAX_VS_MF2_MASK
    0U,	// PseudoVFREDMAX_VS_MF4
    0U,	// PseudoVFREDMAX_VS_MF4_MASK
    0U,	// PseudoVFREDMIN_VS_M1
    0U,	// PseudoVFREDMIN_VS_M1_MASK
    0U,	// PseudoVFREDMIN_VS_M2
    0U,	// PseudoVFREDMIN_VS_M2_MASK
    0U,	// PseudoVFREDMIN_VS_M4
    0U,	// PseudoVFREDMIN_VS_M4_MASK
    0U,	// PseudoVFREDMIN_VS_M8
    0U,	// PseudoVFREDMIN_VS_M8_MASK
    0U,	// PseudoVFREDMIN_VS_MF2
    0U,	// PseudoVFREDMIN_VS_MF2_MASK
    0U,	// PseudoVFREDMIN_VS_MF4
    0U,	// PseudoVFREDMIN_VS_MF4_MASK
    0U,	// PseudoVFREDOSUM_VS_M1
    0U,	// PseudoVFREDOSUM_VS_M1_MASK
    0U,	// PseudoVFREDOSUM_VS_M2
    0U,	// PseudoVFREDOSUM_VS_M2_MASK
    0U,	// PseudoVFREDOSUM_VS_M4
    0U,	// PseudoVFREDOSUM_VS_M4_MASK
    0U,	// PseudoVFREDOSUM_VS_M8
    0U,	// PseudoVFREDOSUM_VS_M8_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2
    0U,	// PseudoVFREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4
    0U,	// PseudoVFREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFREDUSUM_VS_M1
    0U,	// PseudoVFREDUSUM_VS_M1_MASK
    0U,	// PseudoVFREDUSUM_VS_M2
    0U,	// PseudoVFREDUSUM_VS_M2_MASK
    0U,	// PseudoVFREDUSUM_VS_M4
    0U,	// PseudoVFREDUSUM_VS_M4_MASK
    0U,	// PseudoVFREDUSUM_VS_M8
    0U,	// PseudoVFREDUSUM_VS_M8_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2
    0U,	// PseudoVFREDUSUM_VS_MF2_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4
    0U,	// PseudoVFREDUSUM_VS_MF4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_M1
    0U,	// PseudoVFRSQRT7_V_M1_MASK
    0U,	// PseudoVFRSQRT7_V_M1_TU
    0U,	// PseudoVFRSQRT7_V_M2
    0U,	// PseudoVFRSQRT7_V_M2_MASK
    0U,	// PseudoVFRSQRT7_V_M2_TU
    0U,	// PseudoVFRSQRT7_V_M4
    0U,	// PseudoVFRSQRT7_V_M4_MASK
    0U,	// PseudoVFRSQRT7_V_M4_TU
    0U,	// PseudoVFRSQRT7_V_M8
    0U,	// PseudoVFRSQRT7_V_M8_MASK
    0U,	// PseudoVFRSQRT7_V_M8_TU
    0U,	// PseudoVFRSQRT7_V_MF2
    0U,	// PseudoVFRSQRT7_V_MF2_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_TU
    0U,	// PseudoVFRSQRT7_V_MF4
    0U,	// PseudoVFRSQRT7_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_V_MF4_TU
    0U,	// PseudoVFRSUB_VF16_M1
    0U,	// PseudoVFRSUB_VF16_M1_MASK
    0U,	// PseudoVFRSUB_VF16_M1_TU
    0U,	// PseudoVFRSUB_VF16_M2
    0U,	// PseudoVFRSUB_VF16_M2_MASK
    0U,	// PseudoVFRSUB_VF16_M2_TU
    0U,	// PseudoVFRSUB_VF16_M4
    0U,	// PseudoVFRSUB_VF16_M4_MASK
    0U,	// PseudoVFRSUB_VF16_M4_TU
    0U,	// PseudoVFRSUB_VF16_M8
    0U,	// PseudoVFRSUB_VF16_M8_MASK
    0U,	// PseudoVFRSUB_VF16_M8_TU
    0U,	// PseudoVFRSUB_VF16_MF2
    0U,	// PseudoVFRSUB_VF16_MF2_MASK
    0U,	// PseudoVFRSUB_VF16_MF2_TU
    0U,	// PseudoVFRSUB_VF16_MF4
    0U,	// PseudoVFRSUB_VF16_MF4_MASK
    0U,	// PseudoVFRSUB_VF16_MF4_TU
    0U,	// PseudoVFRSUB_VF32_M1
    0U,	// PseudoVFRSUB_VF32_M1_MASK
    0U,	// PseudoVFRSUB_VF32_M1_TU
    0U,	// PseudoVFRSUB_VF32_M2
    0U,	// PseudoVFRSUB_VF32_M2_MASK
    0U,	// PseudoVFRSUB_VF32_M2_TU
    0U,	// PseudoVFRSUB_VF32_M4
    0U,	// PseudoVFRSUB_VF32_M4_MASK
    0U,	// PseudoVFRSUB_VF32_M4_TU
    0U,	// PseudoVFRSUB_VF32_M8
    0U,	// PseudoVFRSUB_VF32_M8_MASK
    0U,	// PseudoVFRSUB_VF32_M8_TU
    0U,	// PseudoVFRSUB_VF32_MF2
    0U,	// PseudoVFRSUB_VF32_MF2_MASK
    0U,	// PseudoVFRSUB_VF32_MF2_TU
    0U,	// PseudoVFRSUB_VF64_M1
    0U,	// PseudoVFRSUB_VF64_M1_MASK
    0U,	// PseudoVFRSUB_VF64_M1_TU
    0U,	// PseudoVFRSUB_VF64_M2
    0U,	// PseudoVFRSUB_VF64_M2_MASK
    0U,	// PseudoVFRSUB_VF64_M2_TU
    0U,	// PseudoVFRSUB_VF64_M4
    0U,	// PseudoVFRSUB_VF64_M4_MASK
    0U,	// PseudoVFRSUB_VF64_M4_TU
    0U,	// PseudoVFRSUB_VF64_M8
    0U,	// PseudoVFRSUB_VF64_M8_MASK
    0U,	// PseudoVFRSUB_VF64_M8_TU
    0U,	// PseudoVFSGNJN_VF16_M1
    0U,	// PseudoVFSGNJN_VF16_M1_MASK
    0U,	// PseudoVFSGNJN_VF16_M1_TU
    0U,	// PseudoVFSGNJN_VF16_M2
    0U,	// PseudoVFSGNJN_VF16_M2_MASK
    0U,	// PseudoVFSGNJN_VF16_M2_TU
    0U,	// PseudoVFSGNJN_VF16_M4
    0U,	// PseudoVFSGNJN_VF16_M4_MASK
    0U,	// PseudoVFSGNJN_VF16_M4_TU
    0U,	// PseudoVFSGNJN_VF16_M8
    0U,	// PseudoVFSGNJN_VF16_M8_MASK
    0U,	// PseudoVFSGNJN_VF16_M8_TU
    0U,	// PseudoVFSGNJN_VF16_MF2
    0U,	// PseudoVFSGNJN_VF16_MF2_MASK
    0U,	// PseudoVFSGNJN_VF16_MF2_TU
    0U,	// PseudoVFSGNJN_VF16_MF4
    0U,	// PseudoVFSGNJN_VF16_MF4_MASK
    0U,	// PseudoVFSGNJN_VF16_MF4_TU
    0U,	// PseudoVFSGNJN_VF32_M1
    0U,	// PseudoVFSGNJN_VF32_M1_MASK
    0U,	// PseudoVFSGNJN_VF32_M1_TU
    0U,	// PseudoVFSGNJN_VF32_M2
    0U,	// PseudoVFSGNJN_VF32_M2_MASK
    0U,	// PseudoVFSGNJN_VF32_M2_TU
    0U,	// PseudoVFSGNJN_VF32_M4
    0U,	// PseudoVFSGNJN_VF32_M4_MASK
    0U,	// PseudoVFSGNJN_VF32_M4_TU
    0U,	// PseudoVFSGNJN_VF32_M8
    0U,	// PseudoVFSGNJN_VF32_M8_MASK
    0U,	// PseudoVFSGNJN_VF32_M8_TU
    0U,	// PseudoVFSGNJN_VF32_MF2
    0U,	// PseudoVFSGNJN_VF32_MF2_MASK
    0U,	// PseudoVFSGNJN_VF32_MF2_TU
    0U,	// PseudoVFSGNJN_VF64_M1
    0U,	// PseudoVFSGNJN_VF64_M1_MASK
    0U,	// PseudoVFSGNJN_VF64_M1_TU
    0U,	// PseudoVFSGNJN_VF64_M2
    0U,	// PseudoVFSGNJN_VF64_M2_MASK
    0U,	// PseudoVFSGNJN_VF64_M2_TU
    0U,	// PseudoVFSGNJN_VF64_M4
    0U,	// PseudoVFSGNJN_VF64_M4_MASK
    0U,	// PseudoVFSGNJN_VF64_M4_TU
    0U,	// PseudoVFSGNJN_VF64_M8
    0U,	// PseudoVFSGNJN_VF64_M8_MASK
    0U,	// PseudoVFSGNJN_VF64_M8_TU
    0U,	// PseudoVFSGNJN_VV_M1
    0U,	// PseudoVFSGNJN_VV_M1_MASK
    0U,	// PseudoVFSGNJN_VV_M1_TU
    0U,	// PseudoVFSGNJN_VV_M2
    0U,	// PseudoVFSGNJN_VV_M2_MASK
    0U,	// PseudoVFSGNJN_VV_M2_TU
    0U,	// PseudoVFSGNJN_VV_M4
    0U,	// PseudoVFSGNJN_VV_M4_MASK
    0U,	// PseudoVFSGNJN_VV_M4_TU
    0U,	// PseudoVFSGNJN_VV_M8
    0U,	// PseudoVFSGNJN_VV_M8_MASK
    0U,	// PseudoVFSGNJN_VV_M8_TU
    0U,	// PseudoVFSGNJN_VV_MF2
    0U,	// PseudoVFSGNJN_VV_MF2_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_TU
    0U,	// PseudoVFSGNJN_VV_MF4
    0U,	// PseudoVFSGNJN_VV_MF4_MASK
    0U,	// PseudoVFSGNJN_VV_MF4_TU
    0U,	// PseudoVFSGNJX_VF16_M1
    0U,	// PseudoVFSGNJX_VF16_M1_MASK
    0U,	// PseudoVFSGNJX_VF16_M1_TU
    0U,	// PseudoVFSGNJX_VF16_M2
    0U,	// PseudoVFSGNJX_VF16_M2_MASK
    0U,	// PseudoVFSGNJX_VF16_M2_TU
    0U,	// PseudoVFSGNJX_VF16_M4
    0U,	// PseudoVFSGNJX_VF16_M4_MASK
    0U,	// PseudoVFSGNJX_VF16_M4_TU
    0U,	// PseudoVFSGNJX_VF16_M8
    0U,	// PseudoVFSGNJX_VF16_M8_MASK
    0U,	// PseudoVFSGNJX_VF16_M8_TU
    0U,	// PseudoVFSGNJX_VF16_MF2
    0U,	// PseudoVFSGNJX_VF16_MF2_MASK
    0U,	// PseudoVFSGNJX_VF16_MF2_TU
    0U,	// PseudoVFSGNJX_VF16_MF4
    0U,	// PseudoVFSGNJX_VF16_MF4_MASK
    0U,	// PseudoVFSGNJX_VF16_MF4_TU
    0U,	// PseudoVFSGNJX_VF32_M1
    0U,	// PseudoVFSGNJX_VF32_M1_MASK
    0U,	// PseudoVFSGNJX_VF32_M1_TU
    0U,	// PseudoVFSGNJX_VF32_M2
    0U,	// PseudoVFSGNJX_VF32_M2_MASK
    0U,	// PseudoVFSGNJX_VF32_M2_TU
    0U,	// PseudoVFSGNJX_VF32_M4
    0U,	// PseudoVFSGNJX_VF32_M4_MASK
    0U,	// PseudoVFSGNJX_VF32_M4_TU
    0U,	// PseudoVFSGNJX_VF32_M8
    0U,	// PseudoVFSGNJX_VF32_M8_MASK
    0U,	// PseudoVFSGNJX_VF32_M8_TU
    0U,	// PseudoVFSGNJX_VF32_MF2
    0U,	// PseudoVFSGNJX_VF32_MF2_MASK
    0U,	// PseudoVFSGNJX_VF32_MF2_TU
    0U,	// PseudoVFSGNJX_VF64_M1
    0U,	// PseudoVFSGNJX_VF64_M1_MASK
    0U,	// PseudoVFSGNJX_VF64_M1_TU
    0U,	// PseudoVFSGNJX_VF64_M2
    0U,	// PseudoVFSGNJX_VF64_M2_MASK
    0U,	// PseudoVFSGNJX_VF64_M2_TU
    0U,	// PseudoVFSGNJX_VF64_M4
    0U,	// PseudoVFSGNJX_VF64_M4_MASK
    0U,	// PseudoVFSGNJX_VF64_M4_TU
    0U,	// PseudoVFSGNJX_VF64_M8
    0U,	// PseudoVFSGNJX_VF64_M8_MASK
    0U,	// PseudoVFSGNJX_VF64_M8_TU
    0U,	// PseudoVFSGNJX_VV_M1
    0U,	// PseudoVFSGNJX_VV_M1_MASK
    0U,	// PseudoVFSGNJX_VV_M1_TU
    0U,	// PseudoVFSGNJX_VV_M2
    0U,	// PseudoVFSGNJX_VV_M2_MASK
    0U,	// PseudoVFSGNJX_VV_M2_TU
    0U,	// PseudoVFSGNJX_VV_M4
    0U,	// PseudoVFSGNJX_VV_M4_MASK
    0U,	// PseudoVFSGNJX_VV_M4_TU
    0U,	// PseudoVFSGNJX_VV_M8
    0U,	// PseudoVFSGNJX_VV_M8_MASK
    0U,	// PseudoVFSGNJX_VV_M8_TU
    0U,	// PseudoVFSGNJX_VV_MF2
    0U,	// PseudoVFSGNJX_VV_MF2_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_TU
    0U,	// PseudoVFSGNJX_VV_MF4
    0U,	// PseudoVFSGNJX_VV_MF4_MASK
    0U,	// PseudoVFSGNJX_VV_MF4_TU
    0U,	// PseudoVFSGNJ_VF16_M1
    0U,	// PseudoVFSGNJ_VF16_M1_MASK
    0U,	// PseudoVFSGNJ_VF16_M1_TU
    0U,	// PseudoVFSGNJ_VF16_M2
    0U,	// PseudoVFSGNJ_VF16_M2_MASK
    0U,	// PseudoVFSGNJ_VF16_M2_TU
    0U,	// PseudoVFSGNJ_VF16_M4
    0U,	// PseudoVFSGNJ_VF16_M4_MASK
    0U,	// PseudoVFSGNJ_VF16_M4_TU
    0U,	// PseudoVFSGNJ_VF16_M8
    0U,	// PseudoVFSGNJ_VF16_M8_MASK
    0U,	// PseudoVFSGNJ_VF16_M8_TU
    0U,	// PseudoVFSGNJ_VF16_MF2
    0U,	// PseudoVFSGNJ_VF16_MF2_MASK
    0U,	// PseudoVFSGNJ_VF16_MF2_TU
    0U,	// PseudoVFSGNJ_VF16_MF4
    0U,	// PseudoVFSGNJ_VF16_MF4_MASK
    0U,	// PseudoVFSGNJ_VF16_MF4_TU
    0U,	// PseudoVFSGNJ_VF32_M1
    0U,	// PseudoVFSGNJ_VF32_M1_MASK
    0U,	// PseudoVFSGNJ_VF32_M1_TU
    0U,	// PseudoVFSGNJ_VF32_M2
    0U,	// PseudoVFSGNJ_VF32_M2_MASK
    0U,	// PseudoVFSGNJ_VF32_M2_TU
    0U,	// PseudoVFSGNJ_VF32_M4
    0U,	// PseudoVFSGNJ_VF32_M4_MASK
    0U,	// PseudoVFSGNJ_VF32_M4_TU
    0U,	// PseudoVFSGNJ_VF32_M8
    0U,	// PseudoVFSGNJ_VF32_M8_MASK
    0U,	// PseudoVFSGNJ_VF32_M8_TU
    0U,	// PseudoVFSGNJ_VF32_MF2
    0U,	// PseudoVFSGNJ_VF32_MF2_MASK
    0U,	// PseudoVFSGNJ_VF32_MF2_TU
    0U,	// PseudoVFSGNJ_VF64_M1
    0U,	// PseudoVFSGNJ_VF64_M1_MASK
    0U,	// PseudoVFSGNJ_VF64_M1_TU
    0U,	// PseudoVFSGNJ_VF64_M2
    0U,	// PseudoVFSGNJ_VF64_M2_MASK
    0U,	// PseudoVFSGNJ_VF64_M2_TU
    0U,	// PseudoVFSGNJ_VF64_M4
    0U,	// PseudoVFSGNJ_VF64_M4_MASK
    0U,	// PseudoVFSGNJ_VF64_M4_TU
    0U,	// PseudoVFSGNJ_VF64_M8
    0U,	// PseudoVFSGNJ_VF64_M8_MASK
    0U,	// PseudoVFSGNJ_VF64_M8_TU
    0U,	// PseudoVFSGNJ_VV_M1
    0U,	// PseudoVFSGNJ_VV_M1_MASK
    0U,	// PseudoVFSGNJ_VV_M1_TU
    0U,	// PseudoVFSGNJ_VV_M2
    0U,	// PseudoVFSGNJ_VV_M2_MASK
    0U,	// PseudoVFSGNJ_VV_M2_TU
    0U,	// PseudoVFSGNJ_VV_M4
    0U,	// PseudoVFSGNJ_VV_M4_MASK
    0U,	// PseudoVFSGNJ_VV_M4_TU
    0U,	// PseudoVFSGNJ_VV_M8
    0U,	// PseudoVFSGNJ_VV_M8_MASK
    0U,	// PseudoVFSGNJ_VV_M8_TU
    0U,	// PseudoVFSGNJ_VV_MF2
    0U,	// PseudoVFSGNJ_VV_MF2_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_TU
    0U,	// PseudoVFSGNJ_VV_MF4
    0U,	// PseudoVFSGNJ_VV_MF4_MASK
    0U,	// PseudoVFSGNJ_VV_MF4_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M1_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M2_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M4_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_M8_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF2_TU
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF16_MF4_TU
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M1_TU
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M2_TU
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M4_TU
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_M8_TU
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF32_MF2_TU
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M1_TU
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M2_TU
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M4_TU
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VF64_M8_TU
    0U,	// PseudoVFSLIDE1UP_VF16_M1
    0U,	// PseudoVFSLIDE1UP_VF16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M1_TU
    0U,	// PseudoVFSLIDE1UP_VF16_M2
    0U,	// PseudoVFSLIDE1UP_VF16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M2_TU
    0U,	// PseudoVFSLIDE1UP_VF16_M4
    0U,	// PseudoVFSLIDE1UP_VF16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M4_TU
    0U,	// PseudoVFSLIDE1UP_VF16_M8
    0U,	// PseudoVFSLIDE1UP_VF16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_M8_TU
    0U,	// PseudoVFSLIDE1UP_VF16_MF2
    0U,	// PseudoVFSLIDE1UP_VF16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF2_TU
    0U,	// PseudoVFSLIDE1UP_VF16_MF4
    0U,	// PseudoVFSLIDE1UP_VF16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VF16_MF4_TU
    0U,	// PseudoVFSLIDE1UP_VF32_M1
    0U,	// PseudoVFSLIDE1UP_VF32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M1_TU
    0U,	// PseudoVFSLIDE1UP_VF32_M2
    0U,	// PseudoVFSLIDE1UP_VF32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M2_TU
    0U,	// PseudoVFSLIDE1UP_VF32_M4
    0U,	// PseudoVFSLIDE1UP_VF32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M4_TU
    0U,	// PseudoVFSLIDE1UP_VF32_M8
    0U,	// PseudoVFSLIDE1UP_VF32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_M8_TU
    0U,	// PseudoVFSLIDE1UP_VF32_MF2
    0U,	// PseudoVFSLIDE1UP_VF32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VF32_MF2_TU
    0U,	// PseudoVFSLIDE1UP_VF64_M1
    0U,	// PseudoVFSLIDE1UP_VF64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M1_TU
    0U,	// PseudoVFSLIDE1UP_VF64_M2
    0U,	// PseudoVFSLIDE1UP_VF64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M2_TU
    0U,	// PseudoVFSLIDE1UP_VF64_M4
    0U,	// PseudoVFSLIDE1UP_VF64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M4_TU
    0U,	// PseudoVFSLIDE1UP_VF64_M8
    0U,	// PseudoVFSLIDE1UP_VF64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VF64_M8_TU
    0U,	// PseudoVFSQRT_V_M1
    0U,	// PseudoVFSQRT_V_M1_MASK
    0U,	// PseudoVFSQRT_V_M1_TU
    0U,	// PseudoVFSQRT_V_M2
    0U,	// PseudoVFSQRT_V_M2_MASK
    0U,	// PseudoVFSQRT_V_M2_TU
    0U,	// PseudoVFSQRT_V_M4
    0U,	// PseudoVFSQRT_V_M4_MASK
    0U,	// PseudoVFSQRT_V_M4_TU
    0U,	// PseudoVFSQRT_V_M8
    0U,	// PseudoVFSQRT_V_M8_MASK
    0U,	// PseudoVFSQRT_V_M8_TU
    0U,	// PseudoVFSQRT_V_MF2
    0U,	// PseudoVFSQRT_V_MF2_MASK
    0U,	// PseudoVFSQRT_V_MF2_TU
    0U,	// PseudoVFSQRT_V_MF4
    0U,	// PseudoVFSQRT_V_MF4_MASK
    0U,	// PseudoVFSQRT_V_MF4_TU
    0U,	// PseudoVFSUB_VF16_M1
    0U,	// PseudoVFSUB_VF16_M1_MASK
    0U,	// PseudoVFSUB_VF16_M1_TU
    0U,	// PseudoVFSUB_VF16_M2
    0U,	// PseudoVFSUB_VF16_M2_MASK
    0U,	// PseudoVFSUB_VF16_M2_TU
    0U,	// PseudoVFSUB_VF16_M4
    0U,	// PseudoVFSUB_VF16_M4_MASK
    0U,	// PseudoVFSUB_VF16_M4_TU
    0U,	// PseudoVFSUB_VF16_M8
    0U,	// PseudoVFSUB_VF16_M8_MASK
    0U,	// PseudoVFSUB_VF16_M8_TU
    0U,	// PseudoVFSUB_VF16_MF2
    0U,	// PseudoVFSUB_VF16_MF2_MASK
    0U,	// PseudoVFSUB_VF16_MF2_TU
    0U,	// PseudoVFSUB_VF16_MF4
    0U,	// PseudoVFSUB_VF16_MF4_MASK
    0U,	// PseudoVFSUB_VF16_MF4_TU
    0U,	// PseudoVFSUB_VF32_M1
    0U,	// PseudoVFSUB_VF32_M1_MASK
    0U,	// PseudoVFSUB_VF32_M1_TU
    0U,	// PseudoVFSUB_VF32_M2
    0U,	// PseudoVFSUB_VF32_M2_MASK
    0U,	// PseudoVFSUB_VF32_M2_TU
    0U,	// PseudoVFSUB_VF32_M4
    0U,	// PseudoVFSUB_VF32_M4_MASK
    0U,	// PseudoVFSUB_VF32_M4_TU
    0U,	// PseudoVFSUB_VF32_M8
    0U,	// PseudoVFSUB_VF32_M8_MASK
    0U,	// PseudoVFSUB_VF32_M8_TU
    0U,	// PseudoVFSUB_VF32_MF2
    0U,	// PseudoVFSUB_VF32_MF2_MASK
    0U,	// PseudoVFSUB_VF32_MF2_TU
    0U,	// PseudoVFSUB_VF64_M1
    0U,	// PseudoVFSUB_VF64_M1_MASK
    0U,	// PseudoVFSUB_VF64_M1_TU
    0U,	// PseudoVFSUB_VF64_M2
    0U,	// PseudoVFSUB_VF64_M2_MASK
    0U,	// PseudoVFSUB_VF64_M2_TU
    0U,	// PseudoVFSUB_VF64_M4
    0U,	// PseudoVFSUB_VF64_M4_MASK
    0U,	// PseudoVFSUB_VF64_M4_TU
    0U,	// PseudoVFSUB_VF64_M8
    0U,	// PseudoVFSUB_VF64_M8_MASK
    0U,	// PseudoVFSUB_VF64_M8_TU
    0U,	// PseudoVFSUB_VV_M1
    0U,	// PseudoVFSUB_VV_M1_MASK
    0U,	// PseudoVFSUB_VV_M1_TU
    0U,	// PseudoVFSUB_VV_M2
    0U,	// PseudoVFSUB_VV_M2_MASK
    0U,	// PseudoVFSUB_VV_M2_TU
    0U,	// PseudoVFSUB_VV_M4
    0U,	// PseudoVFSUB_VV_M4_MASK
    0U,	// PseudoVFSUB_VV_M4_TU
    0U,	// PseudoVFSUB_VV_M8
    0U,	// PseudoVFSUB_VV_M8_MASK
    0U,	// PseudoVFSUB_VV_M8_TU
    0U,	// PseudoVFSUB_VV_MF2
    0U,	// PseudoVFSUB_VV_MF2_MASK
    0U,	// PseudoVFSUB_VV_MF2_TU
    0U,	// PseudoVFSUB_VV_MF4
    0U,	// PseudoVFSUB_VV_MF4_MASK
    0U,	// PseudoVFSUB_VV_MF4_TU
    0U,	// PseudoVFWADD_VF16_M1
    0U,	// PseudoVFWADD_VF16_M1_MASK
    0U,	// PseudoVFWADD_VF16_M1_TU
    0U,	// PseudoVFWADD_VF16_M2
    0U,	// PseudoVFWADD_VF16_M2_MASK
    0U,	// PseudoVFWADD_VF16_M2_TU
    0U,	// PseudoVFWADD_VF16_M4
    0U,	// PseudoVFWADD_VF16_M4_MASK
    0U,	// PseudoVFWADD_VF16_M4_TU
    0U,	// PseudoVFWADD_VF16_MF2
    0U,	// PseudoVFWADD_VF16_MF2_MASK
    0U,	// PseudoVFWADD_VF16_MF2_TU
    0U,	// PseudoVFWADD_VF16_MF4
    0U,	// PseudoVFWADD_VF16_MF4_MASK
    0U,	// PseudoVFWADD_VF16_MF4_TU
    0U,	// PseudoVFWADD_VF32_M1
    0U,	// PseudoVFWADD_VF32_M1_MASK
    0U,	// PseudoVFWADD_VF32_M1_TU
    0U,	// PseudoVFWADD_VF32_M2
    0U,	// PseudoVFWADD_VF32_M2_MASK
    0U,	// PseudoVFWADD_VF32_M2_TU
    0U,	// PseudoVFWADD_VF32_M4
    0U,	// PseudoVFWADD_VF32_M4_MASK
    0U,	// PseudoVFWADD_VF32_M4_TU
    0U,	// PseudoVFWADD_VF32_MF2
    0U,	// PseudoVFWADD_VF32_MF2_MASK
    0U,	// PseudoVFWADD_VF32_MF2_TU
    0U,	// PseudoVFWADD_VV_M1
    0U,	// PseudoVFWADD_VV_M1_MASK
    0U,	// PseudoVFWADD_VV_M1_TU
    0U,	// PseudoVFWADD_VV_M2
    0U,	// PseudoVFWADD_VV_M2_MASK
    0U,	// PseudoVFWADD_VV_M2_TU
    0U,	// PseudoVFWADD_VV_M4
    0U,	// PseudoVFWADD_VV_M4_MASK
    0U,	// PseudoVFWADD_VV_M4_TU
    0U,	// PseudoVFWADD_VV_MF2
    0U,	// PseudoVFWADD_VV_MF2_MASK
    0U,	// PseudoVFWADD_VV_MF2_TU
    0U,	// PseudoVFWADD_VV_MF4
    0U,	// PseudoVFWADD_VV_MF4_MASK
    0U,	// PseudoVFWADD_VV_MF4_TU
    0U,	// PseudoVFWADD_WF16_M1
    0U,	// PseudoVFWADD_WF16_M1_MASK
    0U,	// PseudoVFWADD_WF16_M1_TU
    0U,	// PseudoVFWADD_WF16_M2
    0U,	// PseudoVFWADD_WF16_M2_MASK
    0U,	// PseudoVFWADD_WF16_M2_TU
    0U,	// PseudoVFWADD_WF16_M4
    0U,	// PseudoVFWADD_WF16_M4_MASK
    0U,	// PseudoVFWADD_WF16_M4_TU
    0U,	// PseudoVFWADD_WF16_MF2
    0U,	// PseudoVFWADD_WF16_MF2_MASK
    0U,	// PseudoVFWADD_WF16_MF2_TU
    0U,	// PseudoVFWADD_WF16_MF4
    0U,	// PseudoVFWADD_WF16_MF4_MASK
    0U,	// PseudoVFWADD_WF16_MF4_TU
    0U,	// PseudoVFWADD_WF32_M1
    0U,	// PseudoVFWADD_WF32_M1_MASK
    0U,	// PseudoVFWADD_WF32_M1_TU
    0U,	// PseudoVFWADD_WF32_M2
    0U,	// PseudoVFWADD_WF32_M2_MASK
    0U,	// PseudoVFWADD_WF32_M2_TU
    0U,	// PseudoVFWADD_WF32_M4
    0U,	// PseudoVFWADD_WF32_M4_MASK
    0U,	// PseudoVFWADD_WF32_M4_TU
    0U,	// PseudoVFWADD_WF32_MF2
    0U,	// PseudoVFWADD_WF32_MF2_MASK
    0U,	// PseudoVFWADD_WF32_MF2_TU
    0U,	// PseudoVFWADD_WV_M1
    0U,	// PseudoVFWADD_WV_M1_MASK
    0U,	// PseudoVFWADD_WV_M1_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_TIED
    0U,	// PseudoVFWADD_WV_M1_TU
    0U,	// PseudoVFWADD_WV_M2
    0U,	// PseudoVFWADD_WV_M2_MASK
    0U,	// PseudoVFWADD_WV_M2_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_TIED
    0U,	// PseudoVFWADD_WV_M2_TU
    0U,	// PseudoVFWADD_WV_M4
    0U,	// PseudoVFWADD_WV_M4_MASK
    0U,	// PseudoVFWADD_WV_M4_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_TIED
    0U,	// PseudoVFWADD_WV_M4_TU
    0U,	// PseudoVFWADD_WV_MF2
    0U,	// PseudoVFWADD_WV_MF2_MASK
    0U,	// PseudoVFWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_TIED
    0U,	// PseudoVFWADD_WV_MF2_TU
    0U,	// PseudoVFWADD_WV_MF4
    0U,	// PseudoVFWADD_WV_MF4_MASK
    0U,	// PseudoVFWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_TIED
    0U,	// PseudoVFWADD_WV_MF4_TU
    0U,	// PseudoVFWCVT_F_F_V_M1
    0U,	// PseudoVFWCVT_F_F_V_M1_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_TU
    0U,	// PseudoVFWCVT_F_F_V_M2
    0U,	// PseudoVFWCVT_F_F_V_M2_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_TU
    0U,	// PseudoVFWCVT_F_F_V_M4
    0U,	// PseudoVFWCVT_F_F_V_M4_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_TU
    0U,	// PseudoVFWCVT_F_F_V_MF2
    0U,	// PseudoVFWCVT_F_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_TU
    0U,	// PseudoVFWCVT_F_F_V_MF4
    0U,	// PseudoVFWCVT_F_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4_TU
    0U,	// PseudoVFWCVT_F_XU_V_M1
    0U,	// PseudoVFWCVT_F_XU_V_M1_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_TU
    0U,	// PseudoVFWCVT_F_XU_V_M2
    0U,	// PseudoVFWCVT_F_XU_V_M2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_TU
    0U,	// PseudoVFWCVT_F_XU_V_M4
    0U,	// PseudoVFWCVT_F_XU_V_M4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_TU
    0U,	// PseudoVFWCVT_F_XU_V_MF2
    0U,	// PseudoVFWCVT_F_XU_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_TU
    0U,	// PseudoVFWCVT_F_XU_V_MF4
    0U,	// PseudoVFWCVT_F_XU_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_TU
    0U,	// PseudoVFWCVT_F_XU_V_MF8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8_TU
    0U,	// PseudoVFWCVT_F_X_V_M1
    0U,	// PseudoVFWCVT_F_X_V_M1_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_TU
    0U,	// PseudoVFWCVT_F_X_V_M2
    0U,	// PseudoVFWCVT_F_X_V_M2_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_TU
    0U,	// PseudoVFWCVT_F_X_V_M4
    0U,	// PseudoVFWCVT_F_X_V_M4_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_TU
    0U,	// PseudoVFWCVT_F_X_V_MF2
    0U,	// PseudoVFWCVT_F_X_V_MF2_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_TU
    0U,	// PseudoVFWCVT_F_X_V_MF4
    0U,	// PseudoVFWCVT_F_X_V_MF4_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_TU
    0U,	// PseudoVFWCVT_F_X_V_MF8
    0U,	// PseudoVFWCVT_F_X_V_MF8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8_TU
    0U,	// PseudoVFWCVT_RM_F_XU_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_F_XU_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_F_XU_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_F_XU_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_F_XU_V_MF4_MASK
    0U,	// PseudoVFWCVT_RM_F_XU_V_MF8_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_MF4_MASK
    0U,	// PseudoVFWCVT_RM_F_X_V_MF8_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RM_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_TU
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_TU
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_TU
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_TU
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_TU
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_TU
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_TU
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_TU
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_TU
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_TU
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1_TU
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2_TU
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4_TU
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2_TU
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4_TU
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1_TU
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2_TU
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4_TU
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2_TU
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4_TU
    0U,	// PseudoVFWMACC_VF16_M1
    0U,	// PseudoVFWMACC_VF16_M1_MASK
    0U,	// PseudoVFWMACC_VF16_M2
    0U,	// PseudoVFWMACC_VF16_M2_MASK
    0U,	// PseudoVFWMACC_VF16_M4
    0U,	// PseudoVFWMACC_VF16_M4_MASK
    0U,	// PseudoVFWMACC_VF16_MF2
    0U,	// PseudoVFWMACC_VF16_MF2_MASK
    0U,	// PseudoVFWMACC_VF16_MF4
    0U,	// PseudoVFWMACC_VF16_MF4_MASK
    0U,	// PseudoVFWMACC_VF32_M1
    0U,	// PseudoVFWMACC_VF32_M1_MASK
    0U,	// PseudoVFWMACC_VF32_M2
    0U,	// PseudoVFWMACC_VF32_M2_MASK
    0U,	// PseudoVFWMACC_VF32_M4
    0U,	// PseudoVFWMACC_VF32_M4_MASK
    0U,	// PseudoVFWMACC_VF32_MF2
    0U,	// PseudoVFWMACC_VF32_MF2_MASK
    0U,	// PseudoVFWMACC_VV_M1
    0U,	// PseudoVFWMACC_VV_M1_MASK
    0U,	// PseudoVFWMACC_VV_M2
    0U,	// PseudoVFWMACC_VV_M2_MASK
    0U,	// PseudoVFWMACC_VV_M4
    0U,	// PseudoVFWMACC_VV_M4_MASK
    0U,	// PseudoVFWMACC_VV_MF2
    0U,	// PseudoVFWMACC_VV_MF2_MASK
    0U,	// PseudoVFWMACC_VV_MF4
    0U,	// PseudoVFWMACC_VV_MF4_MASK
    0U,	// PseudoVFWMSAC_VF16_M1
    0U,	// PseudoVFWMSAC_VF16_M1_MASK
    0U,	// PseudoVFWMSAC_VF16_M2
    0U,	// PseudoVFWMSAC_VF16_M2_MASK
    0U,	// PseudoVFWMSAC_VF16_M4
    0U,	// PseudoVFWMSAC_VF16_M4_MASK
    0U,	// PseudoVFWMSAC_VF16_MF2
    0U,	// PseudoVFWMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWMSAC_VF16_MF4
    0U,	// PseudoVFWMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWMSAC_VF32_M1
    0U,	// PseudoVFWMSAC_VF32_M1_MASK
    0U,	// PseudoVFWMSAC_VF32_M2
    0U,	// PseudoVFWMSAC_VF32_M2_MASK
    0U,	// PseudoVFWMSAC_VF32_M4
    0U,	// PseudoVFWMSAC_VF32_M4_MASK
    0U,	// PseudoVFWMSAC_VF32_MF2
    0U,	// PseudoVFWMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_M1
    0U,	// PseudoVFWMSAC_VV_M1_MASK
    0U,	// PseudoVFWMSAC_VV_M2
    0U,	// PseudoVFWMSAC_VV_M2_MASK
    0U,	// PseudoVFWMSAC_VV_M4
    0U,	// PseudoVFWMSAC_VV_M4_MASK
    0U,	// PseudoVFWMSAC_VV_MF2
    0U,	// PseudoVFWMSAC_VV_MF2_MASK
    0U,	// PseudoVFWMSAC_VV_MF4
    0U,	// PseudoVFWMSAC_VV_MF4_MASK
    0U,	// PseudoVFWMUL_VF16_M1
    0U,	// PseudoVFWMUL_VF16_M1_MASK
    0U,	// PseudoVFWMUL_VF16_M1_TU
    0U,	// PseudoVFWMUL_VF16_M2
    0U,	// PseudoVFWMUL_VF16_M2_MASK
    0U,	// PseudoVFWMUL_VF16_M2_TU
    0U,	// PseudoVFWMUL_VF16_M4
    0U,	// PseudoVFWMUL_VF16_M4_MASK
    0U,	// PseudoVFWMUL_VF16_M4_TU
    0U,	// PseudoVFWMUL_VF16_MF2
    0U,	// PseudoVFWMUL_VF16_MF2_MASK
    0U,	// PseudoVFWMUL_VF16_MF2_TU
    0U,	// PseudoVFWMUL_VF16_MF4
    0U,	// PseudoVFWMUL_VF16_MF4_MASK
    0U,	// PseudoVFWMUL_VF16_MF4_TU
    0U,	// PseudoVFWMUL_VF32_M1
    0U,	// PseudoVFWMUL_VF32_M1_MASK
    0U,	// PseudoVFWMUL_VF32_M1_TU
    0U,	// PseudoVFWMUL_VF32_M2
    0U,	// PseudoVFWMUL_VF32_M2_MASK
    0U,	// PseudoVFWMUL_VF32_M2_TU
    0U,	// PseudoVFWMUL_VF32_M4
    0U,	// PseudoVFWMUL_VF32_M4_MASK
    0U,	// PseudoVFWMUL_VF32_M4_TU
    0U,	// PseudoVFWMUL_VF32_MF2
    0U,	// PseudoVFWMUL_VF32_MF2_MASK
    0U,	// PseudoVFWMUL_VF32_MF2_TU
    0U,	// PseudoVFWMUL_VV_M1
    0U,	// PseudoVFWMUL_VV_M1_MASK
    0U,	// PseudoVFWMUL_VV_M1_TU
    0U,	// PseudoVFWMUL_VV_M2
    0U,	// PseudoVFWMUL_VV_M2_MASK
    0U,	// PseudoVFWMUL_VV_M2_TU
    0U,	// PseudoVFWMUL_VV_M4
    0U,	// PseudoVFWMUL_VV_M4_MASK
    0U,	// PseudoVFWMUL_VV_M4_TU
    0U,	// PseudoVFWMUL_VV_MF2
    0U,	// PseudoVFWMUL_VV_MF2_MASK
    0U,	// PseudoVFWMUL_VV_MF2_TU
    0U,	// PseudoVFWMUL_VV_MF4
    0U,	// PseudoVFWMUL_VV_MF4_MASK
    0U,	// PseudoVFWMUL_VV_MF4_TU
    0U,	// PseudoVFWNMACC_VF16_M1
    0U,	// PseudoVFWNMACC_VF16_M1_MASK
    0U,	// PseudoVFWNMACC_VF16_M2
    0U,	// PseudoVFWNMACC_VF16_M2_MASK
    0U,	// PseudoVFWNMACC_VF16_M4
    0U,	// PseudoVFWNMACC_VF16_M4_MASK
    0U,	// PseudoVFWNMACC_VF16_MF2
    0U,	// PseudoVFWNMACC_VF16_MF2_MASK
    0U,	// PseudoVFWNMACC_VF16_MF4
    0U,	// PseudoVFWNMACC_VF16_MF4_MASK
    0U,	// PseudoVFWNMACC_VF32_M1
    0U,	// PseudoVFWNMACC_VF32_M1_MASK
    0U,	// PseudoVFWNMACC_VF32_M2
    0U,	// PseudoVFWNMACC_VF32_M2_MASK
    0U,	// PseudoVFWNMACC_VF32_M4
    0U,	// PseudoVFWNMACC_VF32_M4_MASK
    0U,	// PseudoVFWNMACC_VF32_MF2
    0U,	// PseudoVFWNMACC_VF32_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_M1
    0U,	// PseudoVFWNMACC_VV_M1_MASK
    0U,	// PseudoVFWNMACC_VV_M2
    0U,	// PseudoVFWNMACC_VV_M2_MASK
    0U,	// PseudoVFWNMACC_VV_M4
    0U,	// PseudoVFWNMACC_VV_M4_MASK
    0U,	// PseudoVFWNMACC_VV_MF2
    0U,	// PseudoVFWNMACC_VV_MF2_MASK
    0U,	// PseudoVFWNMACC_VV_MF4
    0U,	// PseudoVFWNMACC_VV_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF16_M1
    0U,	// PseudoVFWNMSAC_VF16_M1_MASK
    0U,	// PseudoVFWNMSAC_VF16_M2
    0U,	// PseudoVFWNMSAC_VF16_M2_MASK
    0U,	// PseudoVFWNMSAC_VF16_M4
    0U,	// PseudoVFWNMSAC_VF16_M4_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF2
    0U,	// PseudoVFWNMSAC_VF16_MF2_MASK
    0U,	// PseudoVFWNMSAC_VF16_MF4
    0U,	// PseudoVFWNMSAC_VF16_MF4_MASK
    0U,	// PseudoVFWNMSAC_VF32_M1
    0U,	// PseudoVFWNMSAC_VF32_M1_MASK
    0U,	// PseudoVFWNMSAC_VF32_M2
    0U,	// PseudoVFWNMSAC_VF32_M2_MASK
    0U,	// PseudoVFWNMSAC_VF32_M4
    0U,	// PseudoVFWNMSAC_VF32_M4_MASK
    0U,	// PseudoVFWNMSAC_VF32_MF2
    0U,	// PseudoVFWNMSAC_VF32_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_M1
    0U,	// PseudoVFWNMSAC_VV_M1_MASK
    0U,	// PseudoVFWNMSAC_VV_M2
    0U,	// PseudoVFWNMSAC_VV_M2_MASK
    0U,	// PseudoVFWNMSAC_VV_M4
    0U,	// PseudoVFWNMSAC_VV_M4_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2
    0U,	// PseudoVFWNMSAC_VV_MF2_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4
    0U,	// PseudoVFWNMSAC_VV_MF4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1
    0U,	// PseudoVFWREDOSUM_VS_M1_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2
    0U,	// PseudoVFWREDOSUM_VS_M2_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4
    0U,	// PseudoVFWREDOSUM_VS_M4_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8
    0U,	// PseudoVFWREDOSUM_VS_M8_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2
    0U,	// PseudoVFWREDOSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4
    0U,	// PseudoVFWREDOSUM_VS_MF4_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1
    0U,	// PseudoVFWREDUSUM_VS_M1_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2
    0U,	// PseudoVFWREDUSUM_VS_M2_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4
    0U,	// PseudoVFWREDUSUM_VS_M4_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8
    0U,	// PseudoVFWREDUSUM_VS_M8_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2
    0U,	// PseudoVFWREDUSUM_VS_MF2_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4
    0U,	// PseudoVFWREDUSUM_VS_MF4_MASK
    0U,	// PseudoVFWSUB_VF16_M1
    0U,	// PseudoVFWSUB_VF16_M1_MASK
    0U,	// PseudoVFWSUB_VF16_M1_TU
    0U,	// PseudoVFWSUB_VF16_M2
    0U,	// PseudoVFWSUB_VF16_M2_MASK
    0U,	// PseudoVFWSUB_VF16_M2_TU
    0U,	// PseudoVFWSUB_VF16_M4
    0U,	// PseudoVFWSUB_VF16_M4_MASK
    0U,	// PseudoVFWSUB_VF16_M4_TU
    0U,	// PseudoVFWSUB_VF16_MF2
    0U,	// PseudoVFWSUB_VF16_MF2_MASK
    0U,	// PseudoVFWSUB_VF16_MF2_TU
    0U,	// PseudoVFWSUB_VF16_MF4
    0U,	// PseudoVFWSUB_VF16_MF4_MASK
    0U,	// PseudoVFWSUB_VF16_MF4_TU
    0U,	// PseudoVFWSUB_VF32_M1
    0U,	// PseudoVFWSUB_VF32_M1_MASK
    0U,	// PseudoVFWSUB_VF32_M1_TU
    0U,	// PseudoVFWSUB_VF32_M2
    0U,	// PseudoVFWSUB_VF32_M2_MASK
    0U,	// PseudoVFWSUB_VF32_M2_TU
    0U,	// PseudoVFWSUB_VF32_M4
    0U,	// PseudoVFWSUB_VF32_M4_MASK
    0U,	// PseudoVFWSUB_VF32_M4_TU
    0U,	// PseudoVFWSUB_VF32_MF2
    0U,	// PseudoVFWSUB_VF32_MF2_MASK
    0U,	// PseudoVFWSUB_VF32_MF2_TU
    0U,	// PseudoVFWSUB_VV_M1
    0U,	// PseudoVFWSUB_VV_M1_MASK
    0U,	// PseudoVFWSUB_VV_M1_TU
    0U,	// PseudoVFWSUB_VV_M2
    0U,	// PseudoVFWSUB_VV_M2_MASK
    0U,	// PseudoVFWSUB_VV_M2_TU
    0U,	// PseudoVFWSUB_VV_M4
    0U,	// PseudoVFWSUB_VV_M4_MASK
    0U,	// PseudoVFWSUB_VV_M4_TU
    0U,	// PseudoVFWSUB_VV_MF2
    0U,	// PseudoVFWSUB_VV_MF2_MASK
    0U,	// PseudoVFWSUB_VV_MF2_TU
    0U,	// PseudoVFWSUB_VV_MF4
    0U,	// PseudoVFWSUB_VV_MF4_MASK
    0U,	// PseudoVFWSUB_VV_MF4_TU
    0U,	// PseudoVFWSUB_WF16_M1
    0U,	// PseudoVFWSUB_WF16_M1_MASK
    0U,	// PseudoVFWSUB_WF16_M1_TU
    0U,	// PseudoVFWSUB_WF16_M2
    0U,	// PseudoVFWSUB_WF16_M2_MASK
    0U,	// PseudoVFWSUB_WF16_M2_TU
    0U,	// PseudoVFWSUB_WF16_M4
    0U,	// PseudoVFWSUB_WF16_M4_MASK
    0U,	// PseudoVFWSUB_WF16_M4_TU
    0U,	// PseudoVFWSUB_WF16_MF2
    0U,	// PseudoVFWSUB_WF16_MF2_MASK
    0U,	// PseudoVFWSUB_WF16_MF2_TU
    0U,	// PseudoVFWSUB_WF16_MF4
    0U,	// PseudoVFWSUB_WF16_MF4_MASK
    0U,	// PseudoVFWSUB_WF16_MF4_TU
    0U,	// PseudoVFWSUB_WF32_M1
    0U,	// PseudoVFWSUB_WF32_M1_MASK
    0U,	// PseudoVFWSUB_WF32_M1_TU
    0U,	// PseudoVFWSUB_WF32_M2
    0U,	// PseudoVFWSUB_WF32_M2_MASK
    0U,	// PseudoVFWSUB_WF32_M2_TU
    0U,	// PseudoVFWSUB_WF32_M4
    0U,	// PseudoVFWSUB_WF32_M4_MASK
    0U,	// PseudoVFWSUB_WF32_M4_TU
    0U,	// PseudoVFWSUB_WF32_MF2
    0U,	// PseudoVFWSUB_WF32_MF2_MASK
    0U,	// PseudoVFWSUB_WF32_MF2_TU
    0U,	// PseudoVFWSUB_WV_M1
    0U,	// PseudoVFWSUB_WV_M1_MASK
    0U,	// PseudoVFWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_TIED
    0U,	// PseudoVFWSUB_WV_M1_TU
    0U,	// PseudoVFWSUB_WV_M2
    0U,	// PseudoVFWSUB_WV_M2_MASK
    0U,	// PseudoVFWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_TIED
    0U,	// PseudoVFWSUB_WV_M2_TU
    0U,	// PseudoVFWSUB_WV_M4
    0U,	// PseudoVFWSUB_WV_M4_MASK
    0U,	// PseudoVFWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_TIED
    0U,	// PseudoVFWSUB_WV_M4_TU
    0U,	// PseudoVFWSUB_WV_MF2
    0U,	// PseudoVFWSUB_WV_MF2_MASK
    0U,	// PseudoVFWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_TIED
    0U,	// PseudoVFWSUB_WV_MF2_TU
    0U,	// PseudoVFWSUB_WV_MF4
    0U,	// PseudoVFWSUB_WV_MF4_MASK
    0U,	// PseudoVFWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_TIED
    0U,	// PseudoVFWSUB_WV_MF4_TU
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M1_TU
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M2_TU
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M4_TU
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_M8_TU
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF2_TU
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF4_TU
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVID_V_MF8_TU
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M1_TU
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M2_TU
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M4_TU
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_M8_TU
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF2_TU
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF4_TU
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVIOTA_M_MF8_TU
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M1_TU
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M2_TU
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M4_TU
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_M8_TU
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF2_TU
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16FF_V_MF4_TU
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M1_TU
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M2_TU
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M4_TU
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_M8_TU
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF2_TU
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE16_V_MF4_TU
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M1_TU
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M2_TU
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M4_TU
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_M8_TU
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32FF_V_MF2_TU
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M1_TU
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M2_TU
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M4_TU
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_M8_TU
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE32_V_MF2_TU
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M1_TU
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M2_TU
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M4_TU
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64FF_V_M8_TU
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M1_TU
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M2_TU
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M4_TU
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE64_V_M8_TU
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M1_TU
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M2_TU
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M4_TU
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M8_TU
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF2_TU
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF4_TU
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8FF_V_MF8_TU
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M1_TU
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M2_TU
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M4_TU
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_M8_TU
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF2_TU
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF4_TU
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLE8_V_MF8_TU
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M1_TU
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2_TU
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4_TU
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2_TU
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1_TU
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2_TU
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4_TU
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8_TU
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2_TU
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4_TU
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8_TU
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4_TU
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8_TU
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1_TU
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2_TU
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1_TU
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2_TU
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2_TU
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4_TU
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1_TU
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2_TU
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4_TU
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2_TU
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1_TU
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2_TU
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4_TU
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8_TU
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2_TU
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4_TU
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8_TU
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1_TU
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2_TU
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4_TU
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8_TU
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1_TU
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2_TU
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2_TU
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4_TU
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1_TU
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2_TU
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4_TU
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2_TU
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1_TU
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2_TU
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4_TU
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8_TU
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1_TU
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2_TU
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4_TU
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8_TU
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2_TU
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4_TU
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8_TU
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4_TU
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8_TU
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8_TU
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1_TU
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2_TU
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4_TU
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1_TU
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2_TU
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_TU
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_TU
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_TU
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_TU
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_TU
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_TU
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_TU
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_TU
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_TU
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_TU
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_TU
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_TU
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_TU
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_TU
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_TU
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_TU
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_TU
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_TU
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_TU
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_TU
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_TU
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_TU
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_TU
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_TU
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_TU
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_TU
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_TU
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_TU
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_TU
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_TU
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_TU
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_TU
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_TU
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_TU
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_TU
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_TU
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_TU
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_TU
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_TU
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_TU
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_TU
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_TU
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_TU
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_TU
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_TU
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_TU
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_TU
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_TU
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_TU
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_TU
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_TU
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_TU
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_TU
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_TU
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_TU
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_TU
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_TU
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M1_TU
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M2_TU
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M4_TU
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_M8_TU
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF2_TU
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE16_V_MF4_TU
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M1_TU
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M2_TU
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M4_TU
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_M8_TU
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE32_V_MF2_TU
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M1_TU
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M2_TU
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M4_TU
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE64_V_M8_TU
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M1_TU
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M2_TU
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M4_TU
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_M8_TU
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF2_TU
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF4_TU
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSE8_V_MF8_TU
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1_TU
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2_TU
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4_TU
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2_TU
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4_TU
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M1_TU
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M2_TU
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_M4_TU
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF2_TU
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_MF4_TU
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1_TU
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2_TU
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4_TU
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2_TU
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M1_TU
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M2_TU
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_M4_TU
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_MF2_TU
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1_TU
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2_TU
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4_TU
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M1_TU
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M2_TU
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M4_TU
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1_TU
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2_TU
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4_TU
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2_TU
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4_TU
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8_TU
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M1_TU
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M2_TU
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_M4_TU
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF2_TU
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF4_TU
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_MF8_TU
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1_TU
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2_TU
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2_TU
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4_TU
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M1_TU
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_M2_TU
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2_TU
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_MF4_TU
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1_TU
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2_TU
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2_TU
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M1_TU
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_M2_TU
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2_TU
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1_TU
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2_TU
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M1_TU
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M2_TU
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1_TU
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2_TU
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2_TU
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4_TU
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8_TU
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M1_TU
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_M2_TU
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2_TU
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF4_TU
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_MF8_TU
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1_TU
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2_TU
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2_TU
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4_TU
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M1_TU
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_M2_TU
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2_TU
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_MF4_TU
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1_TU
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2_TU
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2_TU
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M1_TU
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_M2_TU
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2_TU
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1_TU
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2_TU
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M1_TU
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M2_TU
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1_TU
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2_TU
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2_TU
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4_TU
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8_TU
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M1_TU
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_M2_TU
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2_TU
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF4_TU
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_MF8_TU
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1_TU
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2_TU
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4_TU
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_M1_TU
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF2_TU
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_MF4_TU
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1_TU
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2_TU
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_M1_TU
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_MF2_TU
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1_TU
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1_TU
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1_TU
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2_TU
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4_TU
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8_TU
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_M1_TU
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF2_TU
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF4_TU
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_MF8_TU
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1_TU
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2_TU
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4_TU
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_M1_TU
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF2_TU
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_MF4_TU
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1_TU
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2_TU
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_M1_TU
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_MF2_TU
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1_TU
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1_TU
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1_TU
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2_TU
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4_TU
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8_TU
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_M1_TU
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF2_TU
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF4_TU
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_MF8_TU
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1_TU
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2_TU
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4_TU
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_M1_TU
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF2_TU
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_MF4_TU
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1_TU
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2_TU
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_M1_TU
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_MF2_TU
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1_TU
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1_TU
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1_TU
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2_TU
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4_TU
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8_TU
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_M1_TU
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF2_TU
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF4_TU
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_MF8_TU
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1_TU
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2_TU
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4_TU
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_M1_TU
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF2_TU
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_MF4_TU
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1_TU
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2_TU
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_M1_TU
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_MF2_TU
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1_TU
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1_TU
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1_TU
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2_TU
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4_TU
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8_TU
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_M1_TU
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF2_TU
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF4_TU
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_MF8_TU
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M1_TU
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M2_TU
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_M4_TU
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2_TU
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4_TU
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M1_TU
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M2_TU
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_M4_TU
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2_TU
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M1_TU
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M2_TU
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E64_V_M4_TU
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M1_TU
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M2_TU
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M4_TU
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2_TU
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4_TU
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8_TU
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M1_TU
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_M2_TU
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2_TU
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4_TU
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M1_TU
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_M2_TU
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2_TU
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M1_TU
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E64_V_M2_TU
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M1_TU
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M2_TU
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2_TU
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4_TU
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8_TU
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M1_TU
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_M2_TU
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2_TU
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4_TU
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M1_TU
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_M2_TU
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2_TU
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M1_TU
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E64_V_M2_TU
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M1_TU
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M2_TU
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2_TU
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4_TU
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8_TU
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_M1_TU
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2_TU
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4_TU
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_M1_TU
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2_TU
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E64_V_M1_TU
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1_TU
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2_TU
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4_TU
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8_TU
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_M1_TU
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2_TU
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4_TU
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_M1_TU
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2_TU
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E64_V_M1_TU
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1_TU
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2_TU
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4_TU
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8_TU
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_M1_TU
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2_TU
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4_TU
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_M1_TU
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2_TU
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E64_V_M1_TU
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1_TU
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2_TU
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4_TU
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8_TU
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_M1_TU
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2_TU
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4_TU
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_M1_TU
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2_TU
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E64_V_M1_TU
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1_TU
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2_TU
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4_TU
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8_TU
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1_TU
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2_TU
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4_TU
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2_TU
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1_TU
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2_TU
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4_TU
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8_TU
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2_TU
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4_TU
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8_TU
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4_TU
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8_TU
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1_TU
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2_TU
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1_TU
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2_TU
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2_TU
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4_TU
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1_TU
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2_TU
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4_TU
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2_TU
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1_TU
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2_TU
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4_TU
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8_TU
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2_TU
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4_TU
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8_TU
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1_TU
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2_TU
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4_TU
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8_TU
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1_TU
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2_TU
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2_TU
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4_TU
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1_TU
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2_TU
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4_TU
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2_TU
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1_TU
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2_TU
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4_TU
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8_TU
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1_TU
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2_TU
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4_TU
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8_TU
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2_TU
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4_TU
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8_TU
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4_TU
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8_TU
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8_TU
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1_TU
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2_TU
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4_TU
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1_TU
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2_TU
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_TU
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_TU
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_TU
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_TU
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_TU
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_TU
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_TU
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_TU
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_TU
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_TU
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_TU
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_TU
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_TU
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_TU
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_TU
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_TU
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_TU
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_TU
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_TU
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_TU
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_TU
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_TU
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_TU
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_TU
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_TU
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_TU
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_TU
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_TU
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_TU
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_TU
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_TU
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_TU
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_TU
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_TU
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_TU
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_TU
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_TU
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_TU
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_TU
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_TU
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_TU
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_TU
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_TU
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_TU
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_TU
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_TU
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_TU
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_TU
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_TU
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_TU
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_TU
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_TU
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_TU
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_TU
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_TU
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_TU
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_TU
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_M1
    0U,	// PseudoVMANDN_MM_M2
    0U,	// PseudoVMANDN_MM_M4
    0U,	// PseudoVMANDN_MM_M8
    0U,	// PseudoVMANDN_MM_MF2
    0U,	// PseudoVMANDN_MM_MF4
    0U,	// PseudoVMANDN_MM_MF8
    0U,	// PseudoVMAND_MM_M1
    0U,	// PseudoVMAND_MM_M2
    0U,	// PseudoVMAND_MM_M4
    0U,	// PseudoVMAND_MM_M8
    0U,	// PseudoVMAND_MM_MF2
    0U,	// PseudoVMAND_MM_MF4
    0U,	// PseudoVMAND_MM_MF8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M1_TU
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M2_TU
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M4_TU
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_M8_TU
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF2_TU
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF4_TU
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VV_MF8_TU
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M1_TU
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M2_TU
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M4_TU
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_M8_TU
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF2_TU
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF4_TU
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAXU_VX_MF8_TU
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M1_TU
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M2_TU
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M4_TU
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_M8_TU
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF2_TU
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF4_TU
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VV_MF8_TU
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M1_TU
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M2_TU
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M4_TU
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_M8_TU
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF2_TU
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF4_TU
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMAX_VX_MF8_TU
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M1_TU
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M2_TU
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M4_TU
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_M8_TU
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF2_TU
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF4_TU
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VIM_MF8_TU
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M1_TU
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M2_TU
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M4_TU
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_M8_TU
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF2_TU
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF4_TU
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VVM_MF8_TU
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M1_TU
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M2_TU
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M4_TU
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_M8_TU
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF2_TU
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF4_TU
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMERGE_VXM_MF8_TU
    0U,	// PseudoVMFEQ_VF16_M1
    0U,	// PseudoVMFEQ_VF16_M1_MASK
    0U,	// PseudoVMFEQ_VF16_M2
    0U,	// PseudoVMFEQ_VF16_M2_MASK
    0U,	// PseudoVMFEQ_VF16_M4
    0U,	// PseudoVMFEQ_VF16_M4_MASK
    0U,	// PseudoVMFEQ_VF16_M8
    0U,	// PseudoVMFEQ_VF16_M8_MASK
    0U,	// PseudoVMFEQ_VF16_MF2
    0U,	// PseudoVMFEQ_VF16_MF2_MASK
    0U,	// PseudoVMFEQ_VF16_MF4
    0U,	// PseudoVMFEQ_VF16_MF4_MASK
    0U,	// PseudoVMFEQ_VF32_M1
    0U,	// PseudoVMFEQ_VF32_M1_MASK
    0U,	// PseudoVMFEQ_VF32_M2
    0U,	// PseudoVMFEQ_VF32_M2_MASK
    0U,	// PseudoVMFEQ_VF32_M4
    0U,	// PseudoVMFEQ_VF32_M4_MASK
    0U,	// PseudoVMFEQ_VF32_M8
    0U,	// PseudoVMFEQ_VF32_M8_MASK
    0U,	// PseudoVMFEQ_VF32_MF2
    0U,	// PseudoVMFEQ_VF32_MF2_MASK
    0U,	// PseudoVMFEQ_VF64_M1
    0U,	// PseudoVMFEQ_VF64_M1_MASK
    0U,	// PseudoVMFEQ_VF64_M2
    0U,	// PseudoVMFEQ_VF64_M2_MASK
    0U,	// PseudoVMFEQ_VF64_M4
    0U,	// PseudoVMFEQ_VF64_M4_MASK
    0U,	// PseudoVMFEQ_VF64_M8
    0U,	// PseudoVMFEQ_VF64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_VF16_M1
    0U,	// PseudoVMFGE_VF16_M1_MASK
    0U,	// PseudoVMFGE_VF16_M2
    0U,	// PseudoVMFGE_VF16_M2_MASK
    0U,	// PseudoVMFGE_VF16_M4
    0U,	// PseudoVMFGE_VF16_M4_MASK
    0U,	// PseudoVMFGE_VF16_M8
    0U,	// PseudoVMFGE_VF16_M8_MASK
    0U,	// PseudoVMFGE_VF16_MF2
    0U,	// PseudoVMFGE_VF16_MF2_MASK
    0U,	// PseudoVMFGE_VF16_MF4
    0U,	// PseudoVMFGE_VF16_MF4_MASK
    0U,	// PseudoVMFGE_VF32_M1
    0U,	// PseudoVMFGE_VF32_M1_MASK
    0U,	// PseudoVMFGE_VF32_M2
    0U,	// PseudoVMFGE_VF32_M2_MASK
    0U,	// PseudoVMFGE_VF32_M4
    0U,	// PseudoVMFGE_VF32_M4_MASK
    0U,	// PseudoVMFGE_VF32_M8
    0U,	// PseudoVMFGE_VF32_M8_MASK
    0U,	// PseudoVMFGE_VF32_MF2
    0U,	// PseudoVMFGE_VF32_MF2_MASK
    0U,	// PseudoVMFGE_VF64_M1
    0U,	// PseudoVMFGE_VF64_M1_MASK
    0U,	// PseudoVMFGE_VF64_M2
    0U,	// PseudoVMFGE_VF64_M2_MASK
    0U,	// PseudoVMFGE_VF64_M4
    0U,	// PseudoVMFGE_VF64_M4_MASK
    0U,	// PseudoVMFGE_VF64_M8
    0U,	// PseudoVMFGE_VF64_M8_MASK
    0U,	// PseudoVMFGT_VF16_M1
    0U,	// PseudoVMFGT_VF16_M1_MASK
    0U,	// PseudoVMFGT_VF16_M2
    0U,	// PseudoVMFGT_VF16_M2_MASK
    0U,	// PseudoVMFGT_VF16_M4
    0U,	// PseudoVMFGT_VF16_M4_MASK
    0U,	// PseudoVMFGT_VF16_M8
    0U,	// PseudoVMFGT_VF16_M8_MASK
    0U,	// PseudoVMFGT_VF16_MF2
    0U,	// PseudoVMFGT_VF16_MF2_MASK
    0U,	// PseudoVMFGT_VF16_MF4
    0U,	// PseudoVMFGT_VF16_MF4_MASK
    0U,	// PseudoVMFGT_VF32_M1
    0U,	// PseudoVMFGT_VF32_M1_MASK
    0U,	// PseudoVMFGT_VF32_M2
    0U,	// PseudoVMFGT_VF32_M2_MASK
    0U,	// PseudoVMFGT_VF32_M4
    0U,	// PseudoVMFGT_VF32_M4_MASK
    0U,	// PseudoVMFGT_VF32_M8
    0U,	// PseudoVMFGT_VF32_M8_MASK
    0U,	// PseudoVMFGT_VF32_MF2
    0U,	// PseudoVMFGT_VF32_MF2_MASK
    0U,	// PseudoVMFGT_VF64_M1
    0U,	// PseudoVMFGT_VF64_M1_MASK
    0U,	// PseudoVMFGT_VF64_M2
    0U,	// PseudoVMFGT_VF64_M2_MASK
    0U,	// PseudoVMFGT_VF64_M4
    0U,	// PseudoVMFGT_VF64_M4_MASK
    0U,	// PseudoVMFGT_VF64_M8
    0U,	// PseudoVMFGT_VF64_M8_MASK
    0U,	// PseudoVMFLE_VF16_M1
    0U,	// PseudoVMFLE_VF16_M1_MASK
    0U,	// PseudoVMFLE_VF16_M2
    0U,	// PseudoVMFLE_VF16_M2_MASK
    0U,	// PseudoVMFLE_VF16_M4
    0U,	// PseudoVMFLE_VF16_M4_MASK
    0U,	// PseudoVMFLE_VF16_M8
    0U,	// PseudoVMFLE_VF16_M8_MASK
    0U,	// PseudoVMFLE_VF16_MF2
    0U,	// PseudoVMFLE_VF16_MF2_MASK
    0U,	// PseudoVMFLE_VF16_MF4
    0U,	// PseudoVMFLE_VF16_MF4_MASK
    0U,	// PseudoVMFLE_VF32_M1
    0U,	// PseudoVMFLE_VF32_M1_MASK
    0U,	// PseudoVMFLE_VF32_M2
    0U,	// PseudoVMFLE_VF32_M2_MASK
    0U,	// PseudoVMFLE_VF32_M4
    0U,	// PseudoVMFLE_VF32_M4_MASK
    0U,	// PseudoVMFLE_VF32_M8
    0U,	// PseudoVMFLE_VF32_M8_MASK
    0U,	// PseudoVMFLE_VF32_MF2
    0U,	// PseudoVMFLE_VF32_MF2_MASK
    0U,	// PseudoVMFLE_VF64_M1
    0U,	// PseudoVMFLE_VF64_M1_MASK
    0U,	// PseudoVMFLE_VF64_M2
    0U,	// PseudoVMFLE_VF64_M2_MASK
    0U,	// PseudoVMFLE_VF64_M4
    0U,	// PseudoVMFLE_VF64_M4_MASK
    0U,	// PseudoVMFLE_VF64_M8
    0U,	// PseudoVMFLE_VF64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_VF16_M1
    0U,	// PseudoVMFLT_VF16_M1_MASK
    0U,	// PseudoVMFLT_VF16_M2
    0U,	// PseudoVMFLT_VF16_M2_MASK
    0U,	// PseudoVMFLT_VF16_M4
    0U,	// PseudoVMFLT_VF16_M4_MASK
    0U,	// PseudoVMFLT_VF16_M8
    0U,	// PseudoVMFLT_VF16_M8_MASK
    0U,	// PseudoVMFLT_VF16_MF2
    0U,	// PseudoVMFLT_VF16_MF2_MASK
    0U,	// PseudoVMFLT_VF16_MF4
    0U,	// PseudoVMFLT_VF16_MF4_MASK
    0U,	// PseudoVMFLT_VF32_M1
    0U,	// PseudoVMFLT_VF32_M1_MASK
    0U,	// PseudoVMFLT_VF32_M2
    0U,	// PseudoVMFLT_VF32_M2_MASK
    0U,	// PseudoVMFLT_VF32_M4
    0U,	// PseudoVMFLT_VF32_M4_MASK
    0U,	// PseudoVMFLT_VF32_M8
    0U,	// PseudoVMFLT_VF32_M8_MASK
    0U,	// PseudoVMFLT_VF32_MF2
    0U,	// PseudoVMFLT_VF32_MF2_MASK
    0U,	// PseudoVMFLT_VF64_M1
    0U,	// PseudoVMFLT_VF64_M1_MASK
    0U,	// PseudoVMFLT_VF64_M2
    0U,	// PseudoVMFLT_VF64_M2_MASK
    0U,	// PseudoVMFLT_VF64_M4
    0U,	// PseudoVMFLT_VF64_M4_MASK
    0U,	// PseudoVMFLT_VF64_M8
    0U,	// PseudoVMFLT_VF64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VF16_M1
    0U,	// PseudoVMFNE_VF16_M1_MASK
    0U,	// PseudoVMFNE_VF16_M2
    0U,	// PseudoVMFNE_VF16_M2_MASK
    0U,	// PseudoVMFNE_VF16_M4
    0U,	// PseudoVMFNE_VF16_M4_MASK
    0U,	// PseudoVMFNE_VF16_M8
    0U,	// PseudoVMFNE_VF16_M8_MASK
    0U,	// PseudoVMFNE_VF16_MF2
    0U,	// PseudoVMFNE_VF16_MF2_MASK
    0U,	// PseudoVMFNE_VF16_MF4
    0U,	// PseudoVMFNE_VF16_MF4_MASK
    0U,	// PseudoVMFNE_VF32_M1
    0U,	// PseudoVMFNE_VF32_M1_MASK
    0U,	// PseudoVMFNE_VF32_M2
    0U,	// PseudoVMFNE_VF32_M2_MASK
    0U,	// PseudoVMFNE_VF32_M4
    0U,	// PseudoVMFNE_VF32_M4_MASK
    0U,	// PseudoVMFNE_VF32_M8
    0U,	// PseudoVMFNE_VF32_M8_MASK
    0U,	// PseudoVMFNE_VF32_MF2
    0U,	// PseudoVMFNE_VF32_MF2_MASK
    0U,	// PseudoVMFNE_VF64_M1
    0U,	// PseudoVMFNE_VF64_M1_MASK
    0U,	// PseudoVMFNE_VF64_M2
    0U,	// PseudoVMFNE_VF64_M2_MASK
    0U,	// PseudoVMFNE_VF64_M4
    0U,	// PseudoVMFNE_VF64_M4_MASK
    0U,	// PseudoVMFNE_VF64_M8
    0U,	// PseudoVMFNE_VF64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M1_TU
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M2_TU
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M4_TU
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_M8_TU
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF2_TU
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF4_TU
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VV_MF8_TU
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M1_TU
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M2_TU
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M4_TU
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_M8_TU
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF2_TU
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF4_TU
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMINU_VX_MF8_TU
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M1_TU
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M2_TU
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M4_TU
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_M8_TU
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF2_TU
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF4_TU
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VV_MF8_TU
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M1_TU
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M2_TU
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M4_TU
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_M8_TU
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF2_TU
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF4_TU
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMIN_VX_MF8_TU
    0U,	// PseudoVMNAND_MM_M1
    0U,	// PseudoVMNAND_MM_M2
    0U,	// PseudoVMNAND_MM_M4
    0U,	// PseudoVMNAND_MM_M8
    0U,	// PseudoVMNAND_MM_MF2
    0U,	// PseudoVMNAND_MM_MF4
    0U,	// PseudoVMNAND_MM_MF8
    0U,	// PseudoVMNOR_MM_M1
    0U,	// PseudoVMNOR_MM_M2
    0U,	// PseudoVMNOR_MM_M4
    0U,	// PseudoVMNOR_MM_M8
    0U,	// PseudoVMNOR_MM_MF2
    0U,	// PseudoVMNOR_MM_MF4
    0U,	// PseudoVMNOR_MM_MF8
    0U,	// PseudoVMORN_MM_M1
    0U,	// PseudoVMORN_MM_M2
    0U,	// PseudoVMORN_MM_M4
    0U,	// PseudoVMORN_MM_M8
    0U,	// PseudoVMORN_MM_MF2
    0U,	// PseudoVMORN_MM_MF4
    0U,	// PseudoVMORN_MM_MF8
    0U,	// PseudoVMOR_MM_M1
    0U,	// PseudoVMOR_MM_M2
    0U,	// PseudoVMOR_MM_M4
    0U,	// PseudoVMOR_MM_M8
    0U,	// PseudoVMOR_MM_MF2
    0U,	// PseudoVMOR_MM_MF4
    0U,	// PseudoVMOR_MM_MF8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    0U,	// PseudoVMSGEU_VI
    0U,	// PseudoVMSGEU_VX
    0U,	// PseudoVMSGEU_VX_M
    0U,	// PseudoVMSGEU_VX_M_T
    0U,	// PseudoVMSGE_VI
    0U,	// PseudoVMSGE_VX
    0U,	// PseudoVMSGE_VX_M
    0U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    0U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    0U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M1_TU
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M2_TU
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M4_TU
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_M8_TU
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF2_TU
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF4_TU
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VV_MF8_TU
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M1_TU
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M2_TU
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M4_TU
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_M8_TU
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF2_TU
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF4_TU
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHSU_VX_MF8_TU
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M1_TU
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M2_TU
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M4_TU
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_M8_TU
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF2_TU
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF4_TU
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VV_MF8_TU
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M1_TU
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M2_TU
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M4_TU
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_M8_TU
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF2_TU
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF4_TU
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VX_MF8_TU
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M1_TU
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M2_TU
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M4_TU
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_M8_TU
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF2_TU
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF4_TU
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VV_MF8_TU
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M1_TU
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M2_TU
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M4_TU
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_M8_TU
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF2_TU
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF4_TU
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMULH_VX_MF8_TU
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M1_TU
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M2_TU
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M4_TU
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_M8_TU
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF2_TU
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF4_TU
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VV_MF8_TU
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M1_TU
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M2_TU
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M4_TU
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_M8_TU
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF2_TU
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF4_TU
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMUL_VX_MF8_TU
    0U,	// PseudoVMV_S_X_M1
    0U,	// PseudoVMV_S_X_M2
    0U,	// PseudoVMV_S_X_M4
    0U,	// PseudoVMV_S_X_M8
    0U,	// PseudoVMV_S_X_MF2
    0U,	// PseudoVMV_S_X_MF4
    0U,	// PseudoVMV_S_X_MF8
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M1_TU
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M2_TU
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M4_TU
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_M8_TU
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF2_TU
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF4_TU
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_I_MF8_TU
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M1_TU
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M2_TU
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M4_TU
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_M8_TU
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF2_TU
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF4_TU
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_V_MF8_TU
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M1_TU
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M2_TU
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M4_TU
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_M8_TU
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF2_TU
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF4_TU
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_V_X_MF8_TU
    0U,	// PseudoVMV_X_S_M1
    0U,	// PseudoVMV_X_S_M2
    0U,	// PseudoVMV_X_S_M4
    0U,	// PseudoVMV_X_S_M8
    0U,	// PseudoVMV_X_S_MF2
    0U,	// PseudoVMV_X_S_MF4
    0U,	// PseudoVMV_X_S_MF8
    0U,	// PseudoVMXNOR_MM_M1
    0U,	// PseudoVMXNOR_MM_M2
    0U,	// PseudoVMXNOR_MM_M4
    0U,	// PseudoVMXNOR_MM_M8
    0U,	// PseudoVMXNOR_MM_MF2
    0U,	// PseudoVMXNOR_MM_MF4
    0U,	// PseudoVMXNOR_MM_MF8
    0U,	// PseudoVMXOR_MM_M1
    0U,	// PseudoVMXOR_MM_M2
    0U,	// PseudoVMXOR_MM_M4
    0U,	// PseudoVMXOR_MM_M8
    0U,	// PseudoVMXOR_MM_MF2
    0U,	// PseudoVMXOR_MM_MF4
    0U,	// PseudoVMXOR_MM_MF8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M1_TU
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M2_TU
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_M4_TU
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF2_TU
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF4_TU
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WI_MF8_TU
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M1_TU
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M2_TU
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_M4_TU
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF2_TU
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF4_TU
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_MF8_TU
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M1_TU
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M2_TU
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_M4_TU
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF2_TU
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF4_TU
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_MF8_TU
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M1_TU
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M2_TU
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_M4_TU
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF2_TU
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF4_TU
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WI_MF8_TU
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M1_TU
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M2_TU
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_M4_TU
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF2_TU
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF4_TU
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WV_MF8_TU
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M1_TU
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M2_TU
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_M4_TU
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF2_TU
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF4_TU
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WX_MF8_TU
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M1_TU
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M2_TU
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_M4_TU
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF2_TU
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF4_TU
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WI_MF8_TU
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M1_TU
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M2_TU
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_M4_TU
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF2_TU
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF4_TU
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WV_MF8_TU
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M1_TU
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M2_TU
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_M4_TU
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF2_TU
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF4_TU
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRA_WX_MF8_TU
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M1_TU
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M2_TU
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_M4_TU
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF2_TU
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF4_TU
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WI_MF8_TU
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M1_TU
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M2_TU
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_M4_TU
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF2_TU
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF4_TU
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WV_MF8_TU
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M1_TU
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M2_TU
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_M4_TU
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF2_TU
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF4_TU
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVNSRL_WX_MF8_TU
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M1_TU
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M2_TU
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M4_TU
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_M8_TU
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF2_TU
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF4_TU
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VI_MF8_TU
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M1_TU
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M2_TU
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M4_TU
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_M8_TU
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF2_TU
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF4_TU
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VV_MF8_TU
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M1_TU
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M2_TU
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M4_TU
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_M8_TU
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF2_TU
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF4_TU
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVOR_VX_MF8_TU
    0U,	// PseudoVREDAND_VS_M1
    0U,	// PseudoVREDAND_VS_M1_MASK
    0U,	// PseudoVREDAND_VS_M2
    0U,	// PseudoVREDAND_VS_M2_MASK
    0U,	// PseudoVREDAND_VS_M4
    0U,	// PseudoVREDAND_VS_M4_MASK
    0U,	// PseudoVREDAND_VS_M8
    0U,	// PseudoVREDAND_VS_M8_MASK
    0U,	// PseudoVREDAND_VS_MF2
    0U,	// PseudoVREDAND_VS_MF2_MASK
    0U,	// PseudoVREDAND_VS_MF4
    0U,	// PseudoVREDAND_VS_MF4_MASK
    0U,	// PseudoVREDAND_VS_MF8
    0U,	// PseudoVREDAND_VS_MF8_MASK
    0U,	// PseudoVREDMAXU_VS_M1
    0U,	// PseudoVREDMAXU_VS_M1_MASK
    0U,	// PseudoVREDMAXU_VS_M2
    0U,	// PseudoVREDMAXU_VS_M2_MASK
    0U,	// PseudoVREDMAXU_VS_M4
    0U,	// PseudoVREDMAXU_VS_M4_MASK
    0U,	// PseudoVREDMAXU_VS_M8
    0U,	// PseudoVREDMAXU_VS_M8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2
    0U,	// PseudoVREDMAXU_VS_MF2_MASK
    0U,	// PseudoVREDMAXU_VS_MF4
    0U,	// PseudoVREDMAXU_VS_MF4_MASK
    0U,	// PseudoVREDMAXU_VS_MF8
    0U,	// PseudoVREDMAXU_VS_MF8_MASK
    0U,	// PseudoVREDMAX_VS_M1
    0U,	// PseudoVREDMAX_VS_M1_MASK
    0U,	// PseudoVREDMAX_VS_M2
    0U,	// PseudoVREDMAX_VS_M2_MASK
    0U,	// PseudoVREDMAX_VS_M4
    0U,	// PseudoVREDMAX_VS_M4_MASK
    0U,	// PseudoVREDMAX_VS_M8
    0U,	// PseudoVREDMAX_VS_M8_MASK
    0U,	// PseudoVREDMAX_VS_MF2
    0U,	// PseudoVREDMAX_VS_MF2_MASK
    0U,	// PseudoVREDMAX_VS_MF4
    0U,	// PseudoVREDMAX_VS_MF4_MASK
    0U,	// PseudoVREDMAX_VS_MF8
    0U,	// PseudoVREDMAX_VS_MF8_MASK
    0U,	// PseudoVREDMINU_VS_M1
    0U,	// PseudoVREDMINU_VS_M1_MASK
    0U,	// PseudoVREDMINU_VS_M2
    0U,	// PseudoVREDMINU_VS_M2_MASK
    0U,	// PseudoVREDMINU_VS_M4
    0U,	// PseudoVREDMINU_VS_M4_MASK
    0U,	// PseudoVREDMINU_VS_M8
    0U,	// PseudoVREDMINU_VS_M8_MASK
    0U,	// PseudoVREDMINU_VS_MF2
    0U,	// PseudoVREDMINU_VS_MF2_MASK
    0U,	// PseudoVREDMINU_VS_MF4
    0U,	// PseudoVREDMINU_VS_MF4_MASK
    0U,	// PseudoVREDMINU_VS_MF8
    0U,	// PseudoVREDMINU_VS_MF8_MASK
    0U,	// PseudoVREDMIN_VS_M1
    0U,	// PseudoVREDMIN_VS_M1_MASK
    0U,	// PseudoVREDMIN_VS_M2
    0U,	// PseudoVREDMIN_VS_M2_MASK
    0U,	// PseudoVREDMIN_VS_M4
    0U,	// PseudoVREDMIN_VS_M4_MASK
    0U,	// PseudoVREDMIN_VS_M8
    0U,	// PseudoVREDMIN_VS_M8_MASK
    0U,	// PseudoVREDMIN_VS_MF2
    0U,	// PseudoVREDMIN_VS_MF2_MASK
    0U,	// PseudoVREDMIN_VS_MF4
    0U,	// PseudoVREDMIN_VS_MF4_MASK
    0U,	// PseudoVREDMIN_VS_MF8
    0U,	// PseudoVREDMIN_VS_MF8_MASK
    0U,	// PseudoVREDOR_VS_M1
    0U,	// PseudoVREDOR_VS_M1_MASK
    0U,	// PseudoVREDOR_VS_M2
    0U,	// PseudoVREDOR_VS_M2_MASK
    0U,	// PseudoVREDOR_VS_M4
    0U,	// PseudoVREDOR_VS_M4_MASK
    0U,	// PseudoVREDOR_VS_M8
    0U,	// PseudoVREDOR_VS_M8_MASK
    0U,	// PseudoVREDOR_VS_MF2
    0U,	// PseudoVREDOR_VS_MF2_MASK
    0U,	// PseudoVREDOR_VS_MF4
    0U,	// PseudoVREDOR_VS_MF4_MASK
    0U,	// PseudoVREDOR_VS_MF8
    0U,	// PseudoVREDOR_VS_MF8_MASK
    0U,	// PseudoVREDSUM_VS_M1
    0U,	// PseudoVREDSUM_VS_M1_MASK
    0U,	// PseudoVREDSUM_VS_M2
    0U,	// PseudoVREDSUM_VS_M2_MASK
    0U,	// PseudoVREDSUM_VS_M4
    0U,	// PseudoVREDSUM_VS_M4_MASK
    0U,	// PseudoVREDSUM_VS_M8
    0U,	// PseudoVREDSUM_VS_M8_MASK
    0U,	// PseudoVREDSUM_VS_MF2
    0U,	// PseudoVREDSUM_VS_MF2_MASK
    0U,	// PseudoVREDSUM_VS_MF4
    0U,	// PseudoVREDSUM_VS_MF4_MASK
    0U,	// PseudoVREDSUM_VS_MF8
    0U,	// PseudoVREDSUM_VS_MF8_MASK
    0U,	// PseudoVREDXOR_VS_M1
    0U,	// PseudoVREDXOR_VS_M1_MASK
    0U,	// PseudoVREDXOR_VS_M2
    0U,	// PseudoVREDXOR_VS_M2_MASK
    0U,	// PseudoVREDXOR_VS_M4
    0U,	// PseudoVREDXOR_VS_M4_MASK
    0U,	// PseudoVREDXOR_VS_M8
    0U,	// PseudoVREDXOR_VS_M8_MASK
    0U,	// PseudoVREDXOR_VS_MF2
    0U,	// PseudoVREDXOR_VS_MF2_MASK
    0U,	// PseudoVREDXOR_VS_MF4
    0U,	// PseudoVREDXOR_VS_MF4_MASK
    0U,	// PseudoVREDXOR_VS_MF8
    0U,	// PseudoVREDXOR_VS_MF8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVREMU_VV_M1
    0U,	// PseudoVREMU_VV_M1_MASK
    0U,	// PseudoVREMU_VV_M1_TU
    0U,	// PseudoVREMU_VV_M2
    0U,	// PseudoVREMU_VV_M2_MASK
    0U,	// PseudoVREMU_VV_M2_TU
    0U,	// PseudoVREMU_VV_M4
    0U,	// PseudoVREMU_VV_M4_MASK
    0U,	// PseudoVREMU_VV_M4_TU
    0U,	// PseudoVREMU_VV_M8
    0U,	// PseudoVREMU_VV_M8_MASK
    0U,	// PseudoVREMU_VV_M8_TU
    0U,	// PseudoVREMU_VV_MF2
    0U,	// PseudoVREMU_VV_MF2_MASK
    0U,	// PseudoVREMU_VV_MF2_TU
    0U,	// PseudoVREMU_VV_MF4
    0U,	// PseudoVREMU_VV_MF4_MASK
    0U,	// PseudoVREMU_VV_MF4_TU
    0U,	// PseudoVREMU_VV_MF8
    0U,	// PseudoVREMU_VV_MF8_MASK
    0U,	// PseudoVREMU_VV_MF8_TU
    0U,	// PseudoVREMU_VX_M1
    0U,	// PseudoVREMU_VX_M1_MASK
    0U,	// PseudoVREMU_VX_M1_TU
    0U,	// PseudoVREMU_VX_M2
    0U,	// PseudoVREMU_VX_M2_MASK
    0U,	// PseudoVREMU_VX_M2_TU
    0U,	// PseudoVREMU_VX_M4
    0U,	// PseudoVREMU_VX_M4_MASK
    0U,	// PseudoVREMU_VX_M4_TU
    0U,	// PseudoVREMU_VX_M8
    0U,	// PseudoVREMU_VX_M8_MASK
    0U,	// PseudoVREMU_VX_M8_TU
    0U,	// PseudoVREMU_VX_MF2
    0U,	// PseudoVREMU_VX_MF2_MASK
    0U,	// PseudoVREMU_VX_MF2_TU
    0U,	// PseudoVREMU_VX_MF4
    0U,	// PseudoVREMU_VX_MF4_MASK
    0U,	// PseudoVREMU_VX_MF4_TU
    0U,	// PseudoVREMU_VX_MF8
    0U,	// PseudoVREMU_VX_MF8_MASK
    0U,	// PseudoVREMU_VX_MF8_TU
    0U,	// PseudoVREM_VV_M1
    0U,	// PseudoVREM_VV_M1_MASK
    0U,	// PseudoVREM_VV_M1_TU
    0U,	// PseudoVREM_VV_M2
    0U,	// PseudoVREM_VV_M2_MASK
    0U,	// PseudoVREM_VV_M2_TU
    0U,	// PseudoVREM_VV_M4
    0U,	// PseudoVREM_VV_M4_MASK
    0U,	// PseudoVREM_VV_M4_TU
    0U,	// PseudoVREM_VV_M8
    0U,	// PseudoVREM_VV_M8_MASK
    0U,	// PseudoVREM_VV_M8_TU
    0U,	// PseudoVREM_VV_MF2
    0U,	// PseudoVREM_VV_MF2_MASK
    0U,	// PseudoVREM_VV_MF2_TU
    0U,	// PseudoVREM_VV_MF4
    0U,	// PseudoVREM_VV_MF4_MASK
    0U,	// PseudoVREM_VV_MF4_TU
    0U,	// PseudoVREM_VV_MF8
    0U,	// PseudoVREM_VV_MF8_MASK
    0U,	// PseudoVREM_VV_MF8_TU
    0U,	// PseudoVREM_VX_M1
    0U,	// PseudoVREM_VX_M1_MASK
    0U,	// PseudoVREM_VX_M1_TU
    0U,	// PseudoVREM_VX_M2
    0U,	// PseudoVREM_VX_M2_MASK
    0U,	// PseudoVREM_VX_M2_TU
    0U,	// PseudoVREM_VX_M4
    0U,	// PseudoVREM_VX_M4_MASK
    0U,	// PseudoVREM_VX_M4_TU
    0U,	// PseudoVREM_VX_M8
    0U,	// PseudoVREM_VX_M8_MASK
    0U,	// PseudoVREM_VX_M8_TU
    0U,	// PseudoVREM_VX_MF2
    0U,	// PseudoVREM_VX_MF2_MASK
    0U,	// PseudoVREM_VX_MF2_TU
    0U,	// PseudoVREM_VX_MF4
    0U,	// PseudoVREM_VX_MF4_MASK
    0U,	// PseudoVREM_VX_MF4_TU
    0U,	// PseudoVREM_VX_MF8
    0U,	// PseudoVREM_VX_MF8_MASK
    0U,	// PseudoVREM_VX_MF8_TU
    0U,	// PseudoVRGATHEREI16_VV_M1_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M1_TU
    0U,	// PseudoVRGATHEREI16_VV_M1_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_M2_TU
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF2_TU
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_MF4_TU
    0U,	// PseudoVRGATHEREI16_VV_M2_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M1_TU
    0U,	// PseudoVRGATHEREI16_VV_M2_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M2_TU
    0U,	// PseudoVRGATHEREI16_VV_M2_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_M4_TU
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_MF2_TU
    0U,	// PseudoVRGATHEREI16_VV_M4_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M1_TU
    0U,	// PseudoVRGATHEREI16_VV_M4_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M2_TU
    0U,	// PseudoVRGATHEREI16_VV_M4_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M4_TU
    0U,	// PseudoVRGATHEREI16_VV_M4_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_M8_TU
    0U,	// PseudoVRGATHEREI16_VV_M8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M2_TU
    0U,	// PseudoVRGATHEREI16_VV_M8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M4_TU
    0U,	// PseudoVRGATHEREI16_VV_M8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_M8_TU
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_M1_TU
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF2_TU
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF4_TU
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_MF8_TU
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF2_TU
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF4_TU
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_MF8_TU
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF4_TU
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_MF8_TU
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M1_TU
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M2_TU
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M4_TU
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_M8_TU
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF2_TU
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF4_TU
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VI_MF8_TU
    0U,	// PseudoVRGATHER_VV_M1
    0U,	// PseudoVRGATHER_VV_M1_MASK
    0U,	// PseudoVRGATHER_VV_M1_TU
    0U,	// PseudoVRGATHER_VV_M2
    0U,	// PseudoVRGATHER_VV_M2_MASK
    0U,	// PseudoVRGATHER_VV_M2_TU
    0U,	// PseudoVRGATHER_VV_M4
    0U,	// PseudoVRGATHER_VV_M4_MASK
    0U,	// PseudoVRGATHER_VV_M4_TU
    0U,	// PseudoVRGATHER_VV_M8
    0U,	// PseudoVRGATHER_VV_M8_MASK
    0U,	// PseudoVRGATHER_VV_M8_TU
    0U,	// PseudoVRGATHER_VV_MF2
    0U,	// PseudoVRGATHER_VV_MF2_MASK
    0U,	// PseudoVRGATHER_VV_MF2_TU
    0U,	// PseudoVRGATHER_VV_MF4
    0U,	// PseudoVRGATHER_VV_MF4_MASK
    0U,	// PseudoVRGATHER_VV_MF4_TU
    0U,	// PseudoVRGATHER_VV_MF8
    0U,	// PseudoVRGATHER_VV_MF8_MASK
    0U,	// PseudoVRGATHER_VV_MF8_TU
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M1_TU
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M2_TU
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M4_TU
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_M8_TU
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF2_TU
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF4_TU
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVRGATHER_VX_MF8_TU
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M1_TU
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M2_TU
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M4_TU
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_M8_TU
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF2_TU
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF4_TU
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VI_MF8_TU
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M1_TU
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M2_TU
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M4_TU
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_M8_TU
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF2_TU
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF4_TU
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVRSUB_VX_MF8_TU
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M1_TU
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M2_TU
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M4_TU
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_M8_TU
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF2_TU
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF4_TU
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VI_MF8_TU
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M1_TU
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M2_TU
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M4_TU
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_M8_TU
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF2_TU
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF4_TU
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VV_MF8_TU
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M1_TU
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M2_TU
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M4_TU
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_M8_TU
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF2_TU
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF4_TU
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADDU_VX_MF8_TU
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M1_TU
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M2_TU
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M4_TU
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_M8_TU
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF2_TU
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF4_TU
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VI_MF8_TU
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M1_TU
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M2_TU
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M4_TU
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_M8_TU
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF2_TU
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF4_TU
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VV_MF8_TU
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M1_TU
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M2_TU
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M4_TU
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_M8_TU
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF2_TU
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF4_TU
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSADD_VX_MF8_TU
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M1_TU
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M2_TU
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M4_TU
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_M8_TU
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF2_TU
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF4_TU
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VVM_MF8_TU
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M1_TU
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M2_TU
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M4_TU
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_M8_TU
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF2_TU
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF4_TU
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSBC_VXM_MF8_TU
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M1_TU
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M2_TU
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M4_TU
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_M8_TU
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF2_TU
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF2_MF4_TU
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M1_TU
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M2_TU
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M4_TU
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_M8_TU
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF4_MF2_TU
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M1_TU
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M2_TU
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M4_TU
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSEXT_VF8_M8_TU
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M1_TU
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2_TU
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4_TU
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8_TU
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_TU
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_TU
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_TU
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1_TU
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2_TU
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4_TU
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8_TU
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2_TU
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4_TU
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8_TU
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M1_TU
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M2_TU
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M4_TU
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_M8_TU
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF2_TU
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF4_TU
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VI_MF8_TU
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M1_TU
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M2_TU
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M4_TU
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_M8_TU
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF2_TU
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF4_TU
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VV_MF8_TU
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M1_TU
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M2_TU
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M4_TU
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_M8_TU
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF2_TU
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF4_TU
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSLL_VX_MF8_TU
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M1_TU
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M2_TU
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M4_TU
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_M8_TU
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF2_TU
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF4_TU
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VV_MF8_TU
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M1_TU
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M2_TU
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M4_TU
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_M8_TU
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF2_TU
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF4_TU
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSMUL_VX_MF8_TU
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M1_TU
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M2_TU
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M4_TU
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_M8_TU
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF2_TU
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF4_TU
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VI_MF8_TU
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M1_TU
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M2_TU
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M4_TU
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_M8_TU
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF2_TU
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF4_TU
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VV_MF8_TU
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M1_TU
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M2_TU
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M4_TU
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_M8_TU
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF2_TU
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF4_TU
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRA_VX_MF8_TU
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M1_TU
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M2_TU
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M4_TU
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_M8_TU
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF2_TU
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF4_TU
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VI_MF8_TU
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M1_TU
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M2_TU
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M4_TU
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_M8_TU
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF2_TU
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF4_TU
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VV_MF8_TU
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M1_TU
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M2_TU
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M4_TU
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_M8_TU
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF2_TU
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF4_TU
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSRL_VX_MF8_TU
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M1_TU
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M2_TU
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M4_TU
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_M8_TU
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF2_TU
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF4_TU
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VI_MF8_TU
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M1_TU
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M2_TU
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M4_TU
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_M8_TU
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF2_TU
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF4_TU
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VV_MF8_TU
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M1_TU
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M2_TU
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M4_TU
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_M8_TU
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF2_TU
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF4_TU
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRA_VX_MF8_TU
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M1_TU
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M2_TU
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M4_TU
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_M8_TU
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF2_TU
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF4_TU
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VI_MF8_TU
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M1_TU
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M2_TU
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M4_TU
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_M8_TU
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF2_TU
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF4_TU
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VV_MF8_TU
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M1_TU
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M2_TU
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M4_TU
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_M8_TU
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF2_TU
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF4_TU
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSRL_VX_MF8_TU
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M1_TU
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M2_TU
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M4_TU
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_M8_TU
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF2_TU
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF4_TU
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VV_MF8_TU
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M1_TU
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M2_TU
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M4_TU
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_M8_TU
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF2_TU
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF4_TU
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUBU_VX_MF8_TU
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M1_TU
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M2_TU
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M4_TU
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_M8_TU
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF2_TU
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF4_TU
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VV_MF8_TU
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M1_TU
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M2_TU
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M4_TU
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_M8_TU
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF2_TU
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF4_TU
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSSUB_VX_MF8_TU
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M1_TU
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M2_TU
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M4_TU
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_M8_TU
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF2_TU
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF4_TU
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VV_MF8_TU
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M1_TU
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M2_TU
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M4_TU
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_M8_TU
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF2_TU
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF4_TU
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VX_MF8_TU
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M1_TU
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M2_TU
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_M4_TU
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF2_TU
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF4_TU
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VV_MF8_TU
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M1_TU
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M2_TU
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_M4_TU
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF2_TU
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF4_TU
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_VX_MF8_TU
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M1_TU
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M2_TU
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_M4_TU
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF2_TU
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF4_TU
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WV_MF8_TU
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M1_TU
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M2_TU
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_M4_TU
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF2_TU
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF4_TU
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADDU_WX_MF8_TU
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M1_TU
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M2_TU
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_M4_TU
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF2_TU
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF4_TU
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VV_MF8_TU
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M1_TU
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M2_TU
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_M4_TU
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF2_TU
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF4_TU
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_VX_MF8_TU
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M1_TU
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M2_TU
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_M4_TU
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF2_TU
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF4_TU
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WV_MF8_TU
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M1_TU
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M2_TU
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_M4_TU
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF2_TU
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF4_TU
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWADD_WX_MF8_TU
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M1_TU
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M2_TU
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_M4_TU
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF2_TU
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF4_TU
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VV_MF8_TU
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M1_TU
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M2_TU
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_M4_TU
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF2_TU
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF4_TU
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VX_MF8_TU
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M1_TU
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M2_TU
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_M4_TU
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF2_TU
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF4_TU
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VV_MF8_TU
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M1_TU
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M2_TU
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_M4_TU
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF2_TU
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF4_TU
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VX_MF8_TU
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M1_TU
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M2_TU
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_M4_TU
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF2_TU
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF4_TU
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VV_MF8_TU
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M1_TU
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M2_TU
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_M4_TU
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF2_TU
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF4_TU
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWMUL_VX_MF8_TU
    0U,	// PseudoVWREDSUMU_VS_M1
    0U,	// PseudoVWREDSUMU_VS_M1_MASK
    0U,	// PseudoVWREDSUMU_VS_M2
    0U,	// PseudoVWREDSUMU_VS_M2_MASK
    0U,	// PseudoVWREDSUMU_VS_M4
    0U,	// PseudoVWREDSUMU_VS_M4_MASK
    0U,	// PseudoVWREDSUMU_VS_M8
    0U,	// PseudoVWREDSUMU_VS_M8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2
    0U,	// PseudoVWREDSUMU_VS_MF2_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4
    0U,	// PseudoVWREDSUMU_VS_MF4_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8
    0U,	// PseudoVWREDSUMU_VS_MF8_MASK
    0U,	// PseudoVWREDSUM_VS_M1
    0U,	// PseudoVWREDSUM_VS_M1_MASK
    0U,	// PseudoVWREDSUM_VS_M2
    0U,	// PseudoVWREDSUM_VS_M2_MASK
    0U,	// PseudoVWREDSUM_VS_M4
    0U,	// PseudoVWREDSUM_VS_M4_MASK
    0U,	// PseudoVWREDSUM_VS_M8
    0U,	// PseudoVWREDSUM_VS_M8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2
    0U,	// PseudoVWREDSUM_VS_MF2_MASK
    0U,	// PseudoVWREDSUM_VS_MF4
    0U,	// PseudoVWREDSUM_VS_MF4_MASK
    0U,	// PseudoVWREDSUM_VS_MF8
    0U,	// PseudoVWREDSUM_VS_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M1_TU
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M2_TU
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_M4_TU
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF2_TU
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF4_TU
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VV_MF8_TU
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M1_TU
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M2_TU
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_M4_TU
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF2_TU
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF4_TU
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_VX_MF8_TU
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M1_TU
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M2_TU
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_M4_TU
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TU
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TU
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TU
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M1_TU
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M2_TU
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_M4_TU
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF2_TU
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF4_TU
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUBU_WX_MF8_TU
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M1_TU
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M2_TU
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_M4_TU
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF2_TU
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF4_TU
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VV_MF8_TU
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M1_TU
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M2_TU
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_M4_TU
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF2_TU
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF4_TU
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_VX_MF8_TU
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M1_TU
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M2_TU
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_M4_TU
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF2_TU
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF4_TU
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WV_MF8_TU
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M1_TU
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M2_TU
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_M4_TU
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF2_TU
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF4_TU
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVWSUB_WX_MF8_TU
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M1_TU
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M2_TU
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M4_TU
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_M8_TU
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF2_TU
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF4_TU
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VI_MF8_TU
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M1_TU
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M2_TU
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M4_TU
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_M8_TU
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF2_TU
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF4_TU
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VV_MF8_TU
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M1_TU
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M2_TU
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M4_TU
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_M8_TU
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF2_TU
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF4_TU
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVXOR_VX_MF8_TU
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M1_TU
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M2_TU
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M4_TU
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_M8_TU
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF2_TU
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF2_MF4_TU
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M1_TU
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M2_TU
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M4_TU
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_M8_TU
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF4_MF2_TU
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M1_TU
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M2_TU
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M4_TU
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoVZEXT_VF8_M8_TU
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCycleWide
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// SplitF64Pseudo
    0U,	// SwapFRMImm
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// ADD
    0U,	// ADDI
    0U,	// ADDIW
    0U,	// ADDW
    0U,	// ADD_UW
    0U,	// AES32DSI
    0U,	// AES32DSMI
    0U,	// AES32ESI
    0U,	// AES32ESMI
    0U,	// AES64DS
    0U,	// AES64DSM
    0U,	// AES64ES
    0U,	// AES64ESM
    0U,	// AES64IM
    0U,	// AES64KS1I
    0U,	// AES64KS2
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQ_RL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQ_RL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQ_RL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQ_RL
    0U,	// AMOAND_W_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQ_RL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQ_RL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQ_RL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQ_RL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQ_RL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQ_RL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQ_RL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQ_RL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQ_RL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQ_RL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQ_RL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQ_RL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQ_RL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQ_RL
    0U,	// AMOXOR_W_RL
    0U,	// AND
    0U,	// ANDI
    0U,	// ANDN
    0U,	// AUIPC
    0U,	// BCLR
    0U,	// BCLRI
    0U,	// BEQ
    0U,	// BEXT
    0U,	// BEXTI
    0U,	// BGE
    0U,	// BGEU
    0U,	// BINV
    0U,	// BINVI
    0U,	// BLT
    0U,	// BLTU
    0U,	// BNE
    0U,	// BREV8
    0U,	// BSET
    0U,	// BSETI
    0U,	// CBO_CLEAN
    0U,	// CBO_FLUSH
    0U,	// CBO_INVAL
    0U,	// CBO_ZERO
    0U,	// CLMUL
    0U,	// CLMULH
    0U,	// CLMULR
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    0U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDI_HINT_IMM_ZERO
    0U,	// C_ADDI_NOP
    0U,	// C_ADDW
    0U,	// C_ADD_HINT
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LBU
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LH
    0U,	// C_LHU
    0U,	// C_LI
    0U,	// C_LI_HINT
    0U,	// C_LUI
    0U,	// C_LUI_HINT
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_MUL
    0U,	// C_MV
    0U,	// C_MV_HINT
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_NOT
    0U,	// C_OR
    0U,	// C_SB
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SEXT_B
    0U,	// C_SEXT_H
    0U,	// C_SH
    0U,	// C_SLLI
    0U,	// C_SLLI64_HINT
    0U,	// C_SLLI_HINT
    0U,	// C_SRAI
    0U,	// C_SRAI64_HINT
    0U,	// C_SRLI
    0U,	// C_SRLI64_HINT
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// C_ZEXT_B
    0U,	// C_ZEXT_H
    0U,	// C_ZEXT_W
    0U,	// DIV
    0U,	// DIVU
    0U,	// DIVUW
    0U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    0U,	// FADD_D
    0U,	// FADD_D_IN32X
    0U,	// FADD_D_INX
    0U,	// FADD_H
    0U,	// FADD_H_INX
    0U,	// FADD_S
    0U,	// FADD_S_INX
    0U,	// FCLASS_D
    0U,	// FCLASS_D_IN32X
    0U,	// FCLASS_D_INX
    0U,	// FCLASS_H
    0U,	// FCLASS_H_INX
    0U,	// FCLASS_S
    0U,	// FCLASS_S_INX
    0U,	// FCVTMOD_W_D
    0U,	// FCVT_D_H
    0U,	// FCVT_D_H_INX
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_LU_INX
    0U,	// FCVT_D_L_INX
    0U,	// FCVT_D_S
    0U,	// FCVT_D_S_IN32X
    0U,	// FCVT_D_S_INX
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_D_WU_IN32X
    0U,	// FCVT_D_WU_INX
    0U,	// FCVT_D_W_IN32X
    0U,	// FCVT_D_W_INX
    0U,	// FCVT_H_D
    0U,	// FCVT_H_D_INX
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_LU_INX
    0U,	// FCVT_H_L_INX
    0U,	// FCVT_H_S
    0U,	// FCVT_H_S_INX
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_H_WU_INX
    0U,	// FCVT_H_W_INX
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_D_INX
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_H_INX
    0U,	// FCVT_LU_S
    0U,	// FCVT_LU_S_INX
    0U,	// FCVT_L_D
    0U,	// FCVT_L_D_INX
    0U,	// FCVT_L_H
    0U,	// FCVT_L_H_INX
    0U,	// FCVT_L_S
    0U,	// FCVT_L_S_INX
    0U,	// FCVT_S_D
    0U,	// FCVT_S_D_IN32X
    0U,	// FCVT_S_D_INX
    0U,	// FCVT_S_H
    0U,	// FCVT_S_H_INX
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_LU_INX
    0U,	// FCVT_S_L_INX
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_S_WU_INX
    0U,	// FCVT_S_W_INX
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_D_IN32X
    0U,	// FCVT_WU_D_INX
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_H_INX
    0U,	// FCVT_WU_S
    0U,	// FCVT_WU_S_INX
    0U,	// FCVT_W_D
    0U,	// FCVT_W_D_IN32X
    0U,	// FCVT_W_D_INX
    0U,	// FCVT_W_H
    0U,	// FCVT_W_H_INX
    0U,	// FCVT_W_S
    0U,	// FCVT_W_S_INX
    0U,	// FDIV_D
    0U,	// FDIV_D_IN32X
    0U,	// FDIV_D_INX
    0U,	// FDIV_H
    0U,	// FDIV_H_INX
    0U,	// FDIV_S
    0U,	// FDIV_S_INX
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    0U,	// FEQ_D
    0U,	// FEQ_D_IN32X
    0U,	// FEQ_D_INX
    0U,	// FEQ_H
    0U,	// FEQ_H_INX
    0U,	// FEQ_S
    0U,	// FEQ_S_INX
    0U,	// FLD
    0U,	// FLEQ_D
    0U,	// FLEQ_H
    0U,	// FLEQ_S
    0U,	// FLE_D
    0U,	// FLE_D_IN32X
    0U,	// FLE_D_INX
    0U,	// FLE_H
    0U,	// FLE_H_INX
    0U,	// FLE_S
    0U,	// FLE_S_INX
    0U,	// FLH
    0U,	// FLI_D
    0U,	// FLI_H
    0U,	// FLI_S
    0U,	// FLTQ_D
    0U,	// FLTQ_H
    0U,	// FLTQ_S
    0U,	// FLT_D
    0U,	// FLT_D_IN32X
    0U,	// FLT_D_INX
    0U,	// FLT_H
    0U,	// FLT_H_INX
    0U,	// FLT_S
    0U,	// FLT_S_INX
    0U,	// FLW
    4U,	// FMADD_D
    4U,	// FMADD_D_IN32X
    4U,	// FMADD_D_INX
    4U,	// FMADD_H
    4U,	// FMADD_H_INX
    4U,	// FMADD_S
    4U,	// FMADD_S_INX
    0U,	// FMAXM_D
    0U,	// FMAXM_H
    0U,	// FMAXM_S
    0U,	// FMAX_D
    0U,	// FMAX_D_IN32X
    0U,	// FMAX_D_INX
    0U,	// FMAX_H
    0U,	// FMAX_H_INX
    0U,	// FMAX_S
    0U,	// FMAX_S_INX
    0U,	// FMINM_D
    0U,	// FMINM_H
    0U,	// FMINM_S
    0U,	// FMIN_D
    0U,	// FMIN_D_IN32X
    0U,	// FMIN_D_INX
    0U,	// FMIN_H
    0U,	// FMIN_H_INX
    0U,	// FMIN_S
    0U,	// FMIN_S_INX
    4U,	// FMSUB_D
    4U,	// FMSUB_D_IN32X
    4U,	// FMSUB_D_INX
    4U,	// FMSUB_H
    4U,	// FMSUB_H_INX
    4U,	// FMSUB_S
    4U,	// FMSUB_S_INX
    0U,	// FMUL_D
    0U,	// FMUL_D_IN32X
    0U,	// FMUL_D_INX
    0U,	// FMUL_H
    0U,	// FMUL_H_INX
    0U,	// FMUL_S
    0U,	// FMUL_S_INX
    0U,	// FMVH_X_D
    0U,	// FMVP_D_X
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    0U,	// FMV_X_W_FPR64
    4U,	// FNMADD_D
    4U,	// FNMADD_D_IN32X
    4U,	// FNMADD_D_INX
    4U,	// FNMADD_H
    4U,	// FNMADD_H_INX
    4U,	// FNMADD_S
    4U,	// FNMADD_S_INX
    4U,	// FNMSUB_D
    4U,	// FNMSUB_D_IN32X
    4U,	// FNMSUB_D_INX
    4U,	// FNMSUB_H
    4U,	// FNMSUB_H_INX
    4U,	// FNMSUB_S
    4U,	// FNMSUB_S_INX
    0U,	// FROUNDNX_D
    0U,	// FROUNDNX_H
    0U,	// FROUNDNX_S
    0U,	// FROUND_D
    0U,	// FROUND_H
    0U,	// FROUND_S
    0U,	// FSD
    0U,	// FSGNJN_D
    0U,	// FSGNJN_D_IN32X
    0U,	// FSGNJN_D_INX
    0U,	// FSGNJN_H
    0U,	// FSGNJN_H_INX
    0U,	// FSGNJN_S
    0U,	// FSGNJN_S_INX
    0U,	// FSGNJX_D
    0U,	// FSGNJX_D_IN32X
    0U,	// FSGNJX_D_INX
    0U,	// FSGNJX_H
    0U,	// FSGNJX_H_INX
    0U,	// FSGNJX_S
    0U,	// FSGNJX_S_INX
    0U,	// FSGNJ_D
    0U,	// FSGNJ_D_IN32X
    0U,	// FSGNJ_D_INX
    0U,	// FSGNJ_H
    0U,	// FSGNJ_H_INX
    0U,	// FSGNJ_S
    0U,	// FSGNJ_S_INX
    0U,	// FSH
    0U,	// FSQRT_D
    0U,	// FSQRT_D_IN32X
    0U,	// FSQRT_D_INX
    0U,	// FSQRT_H
    0U,	// FSQRT_H_INX
    0U,	// FSQRT_S
    0U,	// FSQRT_S_INX
    0U,	// FSUB_D
    0U,	// FSUB_D_IN32X
    0U,	// FSUB_D_INX
    0U,	// FSUB_H
    0U,	// FSUB_H_INX
    0U,	// FSUB_S
    0U,	// FSUB_S_INX
    0U,	// FSW
    0U,	// HFENCE_GVMA
    0U,	// HFENCE_VVMA
    0U,	// HINVAL_GVMA
    0U,	// HINVAL_VVMA
    0U,	// HLVX_HU
    0U,	// HLVX_WU
    0U,	// HLV_B
    0U,	// HLV_BU
    0U,	// HLV_D
    0U,	// HLV_H
    0U,	// HLV_HU
    0U,	// HLV_W
    0U,	// HLV_WU
    0U,	// HSV_B
    0U,	// HSV_D
    0U,	// HSV_H
    0U,	// HSV_W
    8U,	// InsnB
    24U,	// InsnI
    13U,	// InsnI_Mem
    0U,	// InsnJ
    2U,	// InsnR
    42U,	// InsnR4
    13U,	// InsnS
    0U,	// InsnU
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LD
    0U,	// LH
    0U,	// LHU
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQ_RL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQ_RL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// MAX
    0U,	// MAXU
    0U,	// MIN
    0U,	// MINU
    0U,	// MRET
    0U,	// MUL
    0U,	// MULH
    0U,	// MULHSU
    0U,	// MULHU
    0U,	// MULW
    0U,	// OR
    0U,	// ORC_B
    0U,	// ORI
    0U,	// ORN
    0U,	// PACK
    0U,	// PACKH
    0U,	// PACKW
    0U,	// PREFETCH_I
    0U,	// PREFETCH_R
    0U,	// PREFETCH_W
    0U,	// REM
    0U,	// REMU
    0U,	// REMUW
    0U,	// REMW
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// ROL
    0U,	// ROLW
    0U,	// ROR
    0U,	// RORI
    0U,	// RORIW
    0U,	// RORW
    0U,	// SB
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQ_RL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQ_RL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SEXT_B
    0U,	// SEXT_H
    0U,	// SFENCE_INVAL_IR
    0U,	// SFENCE_VMA
    0U,	// SFENCE_W_INVAL
    0U,	// SH
    0U,	// SH1ADD
    0U,	// SH1ADD_UW
    0U,	// SH2ADD
    0U,	// SH2ADD_UW
    0U,	// SH3ADD
    0U,	// SH3ADD_UW
    0U,	// SHA256SIG0
    0U,	// SHA256SIG1
    0U,	// SHA256SUM0
    0U,	// SHA256SUM1
    0U,	// SHA512SIG0
    0U,	// SHA512SIG0H
    0U,	// SHA512SIG0L
    0U,	// SHA512SIG1
    0U,	// SHA512SIG1H
    0U,	// SHA512SIG1L
    0U,	// SHA512SUM0
    0U,	// SHA512SUM0R
    0U,	// SHA512SUM1
    0U,	// SHA512SUM1R
    0U,	// SINVAL_VMA
    0U,	// SLL
    0U,	// SLLI
    0U,	// SLLIW
    0U,	// SLLI_UW
    0U,	// SLLW
    0U,	// SLT
    0U,	// SLTI
    0U,	// SLTIU
    0U,	// SLTU
    0U,	// SM3P0
    0U,	// SM3P1
    0U,	// SM4ED
    0U,	// SM4KS
    0U,	// SRA
    0U,	// SRAI
    0U,	// SRAIW
    0U,	// SRAW
    0U,	// SRET
    0U,	// SRL
    0U,	// SRLI
    0U,	// SRLIW
    0U,	// SRLW
    0U,	// SUB
    0U,	// SUBW
    0U,	// SW
    0U,	// THVdotVMAQASU_VV
    0U,	// THVdotVMAQASU_VX
    0U,	// THVdotVMAQAUS_VX
    0U,	// THVdotVMAQAU_VV
    0U,	// THVdotVMAQAU_VX
    0U,	// THVdotVMAQA_VV
    0U,	// THVdotVMAQA_VX
    0U,	// TH_ADDSL
    0U,	// TH_DCACHE_CALL
    0U,	// TH_DCACHE_CIALL
    0U,	// TH_DCACHE_CIPA
    0U,	// TH_DCACHE_CISW
    0U,	// TH_DCACHE_CIVA
    0U,	// TH_DCACHE_CPA
    0U,	// TH_DCACHE_CPAL1
    0U,	// TH_DCACHE_CSW
    0U,	// TH_DCACHE_CVA
    0U,	// TH_DCACHE_CVAL1
    0U,	// TH_DCACHE_IALL
    0U,	// TH_DCACHE_IPA
    0U,	// TH_DCACHE_ISW
    0U,	// TH_DCACHE_IVA
    0U,	// TH_EXT
    0U,	// TH_EXTU
    0U,	// TH_FF0
    0U,	// TH_FF1
    0U,	// TH_FLRD
    0U,	// TH_FLRW
    0U,	// TH_FLURD
    0U,	// TH_FLURW
    0U,	// TH_FSRD
    0U,	// TH_FSRW
    0U,	// TH_FSURD
    0U,	// TH_FSURW
    0U,	// TH_ICACHE_IALL
    0U,	// TH_ICACHE_IALLS
    0U,	// TH_ICACHE_IPA
    0U,	// TH_ICACHE_IVA
    0U,	// TH_L2CACHE_CALL
    0U,	// TH_L2CACHE_CIALL
    0U,	// TH_L2CACHE_IALL
    1U,	// TH_LBIA
    1U,	// TH_LBIB
    1U,	// TH_LBUIA
    1U,	// TH_LBUIB
    0U,	// TH_LDD
    1U,	// TH_LDIA
    1U,	// TH_LDIB
    1U,	// TH_LHIA
    1U,	// TH_LHIB
    1U,	// TH_LHUIA
    1U,	// TH_LHUIB
    0U,	// TH_LRB
    0U,	// TH_LRBU
    0U,	// TH_LRD
    0U,	// TH_LRH
    0U,	// TH_LRHU
    0U,	// TH_LRW
    0U,	// TH_LRWU
    0U,	// TH_LURB
    0U,	// TH_LURBU
    0U,	// TH_LURD
    0U,	// TH_LURH
    0U,	// TH_LURHU
    0U,	// TH_LURW
    0U,	// TH_LURWU
    0U,	// TH_LWD
    1U,	// TH_LWIA
    1U,	// TH_LWIB
    0U,	// TH_LWUD
    1U,	// TH_LWUIA
    1U,	// TH_LWUIB
    0U,	// TH_MULA
    0U,	// TH_MULAH
    0U,	// TH_MULAW
    0U,	// TH_MULS
    0U,	// TH_MULSH
    0U,	// TH_MULSW
    0U,	// TH_MVEQZ
    0U,	// TH_MVNEZ
    0U,	// TH_REV
    0U,	// TH_REVW
    1U,	// TH_SBIA
    1U,	// TH_SBIB
    0U,	// TH_SDD
    1U,	// TH_SDIA
    1U,	// TH_SDIB
    0U,	// TH_SFENCE_VMAS
    1U,	// TH_SHIA
    1U,	// TH_SHIB
    0U,	// TH_SRB
    0U,	// TH_SRD
    0U,	// TH_SRH
    0U,	// TH_SRRI
    0U,	// TH_SRRIW
    0U,	// TH_SRW
    0U,	// TH_SURB
    0U,	// TH_SURD
    0U,	// TH_SURH
    0U,	// TH_SURW
    0U,	// TH_SWD
    1U,	// TH_SWIA
    1U,	// TH_SWIB
    0U,	// TH_SYNC
    0U,	// TH_SYNC_I
    0U,	// TH_SYNC_IS
    0U,	// TH_SYNC_S
    0U,	// TH_TST
    0U,	// TH_TSTNBZ
    0U,	// UNIMP
    0U,	// UNZIP_RV32
    0U,	// URET
    0U,	// VAADDU_VV
    0U,	// VAADDU_VX
    0U,	// VAADD_VV
    0U,	// VAADD_VX
    0U,	// VADC_VIM
    0U,	// VADC_VVM
    0U,	// VADC_VXM
    0U,	// VADD_VI
    0U,	// VADD_VV
    0U,	// VADD_VX
    0U,	// VAND_VI
    0U,	// VAND_VV
    0U,	// VAND_VX
    0U,	// VASUBU_VV
    0U,	// VASUBU_VX
    0U,	// VASUB_VV
    0U,	// VASUB_VX
    0U,	// VCOMPRESS_VM
    0U,	// VCPOP_M
    0U,	// VDIVU_VV
    0U,	// VDIVU_VX
    0U,	// VDIV_VV
    0U,	// VDIV_VX
    0U,	// VFADD_VF
    0U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    0U,	// VFDIV_VF
    0U,	// VFDIV_VV
    0U,	// VFIRST_M
    0U,	// VFMACC_VF
    0U,	// VFMACC_VV
    0U,	// VFMADD_VF
    0U,	// VFMADD_VV
    0U,	// VFMAX_VF
    0U,	// VFMAX_VV
    0U,	// VFMERGE_VFM
    0U,	// VFMIN_VF
    0U,	// VFMIN_VV
    0U,	// VFMSAC_VF
    0U,	// VFMSAC_VV
    0U,	// VFMSUB_VF
    0U,	// VFMSUB_VV
    0U,	// VFMUL_VF
    0U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    0U,	// VFNMACC_VF
    0U,	// VFNMACC_VV
    0U,	// VFNMADD_VF
    0U,	// VFNMADD_VV
    0U,	// VFNMSAC_VF
    0U,	// VFNMSAC_VV
    0U,	// VFNMSUB_VF
    0U,	// VFNMSUB_VV
    0U,	// VFRDIV_VF
    0U,	// VFREC7_V
    0U,	// VFREDMAX_VS
    0U,	// VFREDMIN_VS
    0U,	// VFREDOSUM_VS
    0U,	// VFREDUSUM_VS
    0U,	// VFRSQRT7_V
    0U,	// VFRSUB_VF
    0U,	// VFSGNJN_VF
    0U,	// VFSGNJN_VV
    0U,	// VFSGNJX_VF
    0U,	// VFSGNJX_VV
    0U,	// VFSGNJ_VF
    0U,	// VFSGNJ_VV
    0U,	// VFSLIDE1DOWN_VF
    0U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    0U,	// VFSUB_VF
    0U,	// VFSUB_VV
    0U,	// VFWADD_VF
    0U,	// VFWADD_VV
    0U,	// VFWADD_WF
    0U,	// VFWADD_WV
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    0U,	// VFWMACC_VF
    0U,	// VFWMACC_VV
    0U,	// VFWMSAC_VF
    0U,	// VFWMSAC_VV
    0U,	// VFWMUL_VF
    0U,	// VFWMUL_VV
    0U,	// VFWNMACC_VF
    0U,	// VFWNMACC_VV
    0U,	// VFWNMSAC_VF
    0U,	// VFWNMSAC_VV
    0U,	// VFWREDOSUM_VS
    0U,	// VFWREDUSUM_VS
    0U,	// VFWSUB_VF
    0U,	// VFWSUB_VV
    0U,	// VFWSUB_WF
    0U,	// VFWSUB_WV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLM_V
    0U,	// VLOXEI16_V
    0U,	// VLOXEI32_V
    0U,	// VLOXEI64_V
    0U,	// VLOXEI8_V
    0U,	// VLOXSEG2EI16_V
    0U,	// VLOXSEG2EI32_V
    0U,	// VLOXSEG2EI64_V
    0U,	// VLOXSEG2EI8_V
    0U,	// VLOXSEG3EI16_V
    0U,	// VLOXSEG3EI32_V
    0U,	// VLOXSEG3EI64_V
    0U,	// VLOXSEG3EI8_V
    0U,	// VLOXSEG4EI16_V
    0U,	// VLOXSEG4EI32_V
    0U,	// VLOXSEG4EI64_V
    0U,	// VLOXSEG4EI8_V
    0U,	// VLOXSEG5EI16_V
    0U,	// VLOXSEG5EI32_V
    0U,	// VLOXSEG5EI64_V
    0U,	// VLOXSEG5EI8_V
    0U,	// VLOXSEG6EI16_V
    0U,	// VLOXSEG6EI32_V
    0U,	// VLOXSEG6EI64_V
    0U,	// VLOXSEG6EI8_V
    0U,	// VLOXSEG7EI16_V
    0U,	// VLOXSEG7EI32_V
    0U,	// VLOXSEG7EI64_V
    0U,	// VLOXSEG7EI8_V
    0U,	// VLOXSEG8EI16_V
    0U,	// VLOXSEG8EI32_V
    0U,	// VLOXSEG8EI64_V
    0U,	// VLOXSEG8EI8_V
    0U,	// VLSE16_V
    0U,	// VLSE32_V
    0U,	// VLSE64_V
    0U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    0U,	// VLSSEG2E16_V
    0U,	// VLSSEG2E32_V
    0U,	// VLSSEG2E64_V
    0U,	// VLSSEG2E8_V
    0U,	// VLSSEG3E16_V
    0U,	// VLSSEG3E32_V
    0U,	// VLSSEG3E64_V
    0U,	// VLSSEG3E8_V
    0U,	// VLSSEG4E16_V
    0U,	// VLSSEG4E32_V
    0U,	// VLSSEG4E64_V
    0U,	// VLSSEG4E8_V
    0U,	// VLSSEG5E16_V
    0U,	// VLSSEG5E32_V
    0U,	// VLSSEG5E64_V
    0U,	// VLSSEG5E8_V
    0U,	// VLSSEG6E16_V
    0U,	// VLSSEG6E32_V
    0U,	// VLSSEG6E64_V
    0U,	// VLSSEG6E8_V
    0U,	// VLSSEG7E16_V
    0U,	// VLSSEG7E32_V
    0U,	// VLSSEG7E64_V
    0U,	// VLSSEG7E8_V
    0U,	// VLSSEG8E16_V
    0U,	// VLSSEG8E32_V
    0U,	// VLSSEG8E64_V
    0U,	// VLSSEG8E8_V
    0U,	// VLUXEI16_V
    0U,	// VLUXEI32_V
    0U,	// VLUXEI64_V
    0U,	// VLUXEI8_V
    0U,	// VLUXSEG2EI16_V
    0U,	// VLUXSEG2EI32_V
    0U,	// VLUXSEG2EI64_V
    0U,	// VLUXSEG2EI8_V
    0U,	// VLUXSEG3EI16_V
    0U,	// VLUXSEG3EI32_V
    0U,	// VLUXSEG3EI64_V
    0U,	// VLUXSEG3EI8_V
    0U,	// VLUXSEG4EI16_V
    0U,	// VLUXSEG4EI32_V
    0U,	// VLUXSEG4EI64_V
    0U,	// VLUXSEG4EI8_V
    0U,	// VLUXSEG5EI16_V
    0U,	// VLUXSEG5EI32_V
    0U,	// VLUXSEG5EI64_V
    0U,	// VLUXSEG5EI8_V
    0U,	// VLUXSEG6EI16_V
    0U,	// VLUXSEG6EI32_V
    0U,	// VLUXSEG6EI64_V
    0U,	// VLUXSEG6EI8_V
    0U,	// VLUXSEG7EI16_V
    0U,	// VLUXSEG7EI32_V
    0U,	// VLUXSEG7EI64_V
    0U,	// VLUXSEG7EI8_V
    0U,	// VLUXSEG8EI16_V
    0U,	// VLUXSEG8EI32_V
    0U,	// VLUXSEG8EI64_V
    0U,	// VLUXSEG8EI8_V
    0U,	// VMACC_VV
    0U,	// VMACC_VX
    0U,	// VMADC_VI
    0U,	// VMADC_VIM
    0U,	// VMADC_VV
    0U,	// VMADC_VVM
    0U,	// VMADC_VX
    0U,	// VMADC_VXM
    0U,	// VMADD_VV
    0U,	// VMADD_VX
    0U,	// VMANDN_MM
    0U,	// VMAND_MM
    0U,	// VMAXU_VV
    0U,	// VMAXU_VX
    0U,	// VMAX_VV
    0U,	// VMAX_VX
    0U,	// VMERGE_VIM
    0U,	// VMERGE_VVM
    0U,	// VMERGE_VXM
    0U,	// VMFEQ_VF
    0U,	// VMFEQ_VV
    0U,	// VMFGE_VF
    0U,	// VMFGT_VF
    0U,	// VMFLE_VF
    0U,	// VMFLE_VV
    0U,	// VMFLT_VF
    0U,	// VMFLT_VV
    0U,	// VMFNE_VF
    0U,	// VMFNE_VV
    0U,	// VMINU_VV
    0U,	// VMINU_VX
    0U,	// VMIN_VV
    0U,	// VMIN_VX
    0U,	// VMNAND_MM
    0U,	// VMNOR_MM
    0U,	// VMORN_MM
    0U,	// VMOR_MM
    0U,	// VMSBC_VV
    0U,	// VMSBC_VVM
    0U,	// VMSBC_VX
    0U,	// VMSBC_VXM
    0U,	// VMSBF_M
    0U,	// VMSEQ_VI
    0U,	// VMSEQ_VV
    0U,	// VMSEQ_VX
    0U,	// VMSGTU_VI
    0U,	// VMSGTU_VX
    0U,	// VMSGT_VI
    0U,	// VMSGT_VX
    0U,	// VMSIF_M
    0U,	// VMSLEU_VI
    0U,	// VMSLEU_VV
    0U,	// VMSLEU_VX
    0U,	// VMSLE_VI
    0U,	// VMSLE_VV
    0U,	// VMSLE_VX
    0U,	// VMSLTU_VV
    0U,	// VMSLTU_VX
    0U,	// VMSLT_VV
    0U,	// VMSLT_VX
    0U,	// VMSNE_VI
    0U,	// VMSNE_VV
    0U,	// VMSNE_VX
    0U,	// VMSOF_M
    0U,	// VMULHSU_VV
    0U,	// VMULHSU_VX
    0U,	// VMULHU_VV
    0U,	// VMULHU_VX
    0U,	// VMULH_VV
    0U,	// VMULH_VX
    0U,	// VMUL_VV
    0U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    0U,	// VMXNOR_MM
    0U,	// VMXOR_MM
    0U,	// VNCLIPU_WI
    0U,	// VNCLIPU_WV
    0U,	// VNCLIPU_WX
    0U,	// VNCLIP_WI
    0U,	// VNCLIP_WV
    0U,	// VNCLIP_WX
    0U,	// VNMSAC_VV
    0U,	// VNMSAC_VX
    0U,	// VNMSUB_VV
    0U,	// VNMSUB_VX
    0U,	// VNSRA_WI
    0U,	// VNSRA_WV
    0U,	// VNSRA_WX
    0U,	// VNSRL_WI
    0U,	// VNSRL_WV
    0U,	// VNSRL_WX
    0U,	// VOR_VI
    0U,	// VOR_VV
    0U,	// VOR_VX
    0U,	// VREDAND_VS
    0U,	// VREDMAXU_VS
    0U,	// VREDMAX_VS
    0U,	// VREDMINU_VS
    0U,	// VREDMIN_VS
    0U,	// VREDOR_VS
    0U,	// VREDSUM_VS
    0U,	// VREDXOR_VS
    0U,	// VREMU_VV
    0U,	// VREMU_VX
    0U,	// VREM_VV
    0U,	// VREM_VX
    0U,	// VRGATHEREI16_VV
    0U,	// VRGATHER_VI
    0U,	// VRGATHER_VV
    0U,	// VRGATHER_VX
    0U,	// VRSUB_VI
    0U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    0U,	// VSADDU_VI
    0U,	// VSADDU_VV
    0U,	// VSADDU_VX
    0U,	// VSADD_VI
    0U,	// VSADD_VV
    0U,	// VSADD_VX
    0U,	// VSBC_VVM
    0U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    0U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    0U,	// VSLIDE1DOWN_VX
    0U,	// VSLIDE1UP_VX
    0U,	// VSLIDEDOWN_VI
    0U,	// VSLIDEDOWN_VX
    0U,	// VSLIDEUP_VI
    0U,	// VSLIDEUP_VX
    0U,	// VSLL_VI
    0U,	// VSLL_VV
    0U,	// VSLL_VX
    0U,	// VSMUL_VV
    0U,	// VSMUL_VX
    0U,	// VSM_V
    0U,	// VSOXEI16_V
    0U,	// VSOXEI32_V
    0U,	// VSOXEI64_V
    0U,	// VSOXEI8_V
    0U,	// VSOXSEG2EI16_V
    0U,	// VSOXSEG2EI32_V
    0U,	// VSOXSEG2EI64_V
    0U,	// VSOXSEG2EI8_V
    0U,	// VSOXSEG3EI16_V
    0U,	// VSOXSEG3EI32_V
    0U,	// VSOXSEG3EI64_V
    0U,	// VSOXSEG3EI8_V
    0U,	// VSOXSEG4EI16_V
    0U,	// VSOXSEG4EI32_V
    0U,	// VSOXSEG4EI64_V
    0U,	// VSOXSEG4EI8_V
    0U,	// VSOXSEG5EI16_V
    0U,	// VSOXSEG5EI32_V
    0U,	// VSOXSEG5EI64_V
    0U,	// VSOXSEG5EI8_V
    0U,	// VSOXSEG6EI16_V
    0U,	// VSOXSEG6EI32_V
    0U,	// VSOXSEG6EI64_V
    0U,	// VSOXSEG6EI8_V
    0U,	// VSOXSEG7EI16_V
    0U,	// VSOXSEG7EI32_V
    0U,	// VSOXSEG7EI64_V
    0U,	// VSOXSEG7EI8_V
    0U,	// VSOXSEG8EI16_V
    0U,	// VSOXSEG8EI32_V
    0U,	// VSOXSEG8EI64_V
    0U,	// VSOXSEG8EI8_V
    0U,	// VSRA_VI
    0U,	// VSRA_VV
    0U,	// VSRA_VX
    0U,	// VSRL_VI
    0U,	// VSRL_VV
    0U,	// VSRL_VX
    0U,	// VSSE16_V
    0U,	// VSSE32_V
    0U,	// VSSE64_V
    0U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    0U,	// VSSRA_VI
    0U,	// VSSRA_VV
    0U,	// VSSRA_VX
    0U,	// VSSRL_VI
    0U,	// VSSRL_VV
    0U,	// VSSRL_VX
    0U,	// VSSSEG2E16_V
    0U,	// VSSSEG2E32_V
    0U,	// VSSSEG2E64_V
    0U,	// VSSSEG2E8_V
    0U,	// VSSSEG3E16_V
    0U,	// VSSSEG3E32_V
    0U,	// VSSSEG3E64_V
    0U,	// VSSSEG3E8_V
    0U,	// VSSSEG4E16_V
    0U,	// VSSSEG4E32_V
    0U,	// VSSSEG4E64_V
    0U,	// VSSSEG4E8_V
    0U,	// VSSSEG5E16_V
    0U,	// VSSSEG5E32_V
    0U,	// VSSSEG5E64_V
    0U,	// VSSSEG5E8_V
    0U,	// VSSSEG6E16_V
    0U,	// VSSSEG6E32_V
    0U,	// VSSSEG6E64_V
    0U,	// VSSSEG6E8_V
    0U,	// VSSSEG7E16_V
    0U,	// VSSSEG7E32_V
    0U,	// VSSSEG7E64_V
    0U,	// VSSSEG7E8_V
    0U,	// VSSSEG8E16_V
    0U,	// VSSSEG8E32_V
    0U,	// VSSSEG8E64_V
    0U,	// VSSSEG8E8_V
    0U,	// VSSUBU_VV
    0U,	// VSSUBU_VX
    0U,	// VSSUB_VV
    0U,	// VSSUB_VX
    0U,	// VSUB_VV
    0U,	// VSUB_VX
    0U,	// VSUXEI16_V
    0U,	// VSUXEI32_V
    0U,	// VSUXEI64_V
    0U,	// VSUXEI8_V
    0U,	// VSUXSEG2EI16_V
    0U,	// VSUXSEG2EI32_V
    0U,	// VSUXSEG2EI64_V
    0U,	// VSUXSEG2EI8_V
    0U,	// VSUXSEG3EI16_V
    0U,	// VSUXSEG3EI32_V
    0U,	// VSUXSEG3EI64_V
    0U,	// VSUXSEG3EI8_V
    0U,	// VSUXSEG4EI16_V
    0U,	// VSUXSEG4EI32_V
    0U,	// VSUXSEG4EI64_V
    0U,	// VSUXSEG4EI8_V
    0U,	// VSUXSEG5EI16_V
    0U,	// VSUXSEG5EI32_V
    0U,	// VSUXSEG5EI64_V
    0U,	// VSUXSEG5EI8_V
    0U,	// VSUXSEG6EI16_V
    0U,	// VSUXSEG6EI32_V
    0U,	// VSUXSEG6EI64_V
    0U,	// VSUXSEG6EI8_V
    0U,	// VSUXSEG7EI16_V
    0U,	// VSUXSEG7EI32_V
    0U,	// VSUXSEG7EI64_V
    0U,	// VSUXSEG7EI8_V
    0U,	// VSUXSEG8EI16_V
    0U,	// VSUXSEG8EI32_V
    0U,	// VSUXSEG8EI64_V
    0U,	// VSUXSEG8EI8_V
    0U,	// VT_MASKC
    0U,	// VT_MASKCN
    0U,	// VWADDU_VV
    0U,	// VWADDU_VX
    0U,	// VWADDU_WV
    0U,	// VWADDU_WX
    0U,	// VWADD_VV
    0U,	// VWADD_VX
    0U,	// VWADD_WV
    0U,	// VWADD_WX
    0U,	// VWMACCSU_VV
    0U,	// VWMACCSU_VX
    0U,	// VWMACCUS_VX
    0U,	// VWMACCU_VV
    0U,	// VWMACCU_VX
    0U,	// VWMACC_VV
    0U,	// VWMACC_VX
    0U,	// VWMULSU_VV
    0U,	// VWMULSU_VX
    0U,	// VWMULU_VV
    0U,	// VWMULU_VX
    0U,	// VWMUL_VV
    0U,	// VWMUL_VX
    0U,	// VWREDSUMU_VS
    0U,	// VWREDSUM_VS
    0U,	// VWSUBU_VV
    0U,	// VWSUBU_VX
    0U,	// VWSUBU_WV
    0U,	// VWSUBU_WX
    0U,	// VWSUB_VV
    0U,	// VWSUB_VX
    0U,	// VWSUB_WV
    0U,	// VWSUB_WX
    0U,	// VXOR_VI
    0U,	// VXOR_VV
    0U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    0U,	// WFI
    0U,	// WRS_NTO
    0U,	// WRS_STO
    0U,	// XNOR
    0U,	// XOR
    0U,	// XORI
    0U,	// XPERM4
    0U,	// XPERM8
    0U,	// ZEXT_H_RV32
    0U,	// ZEXT_H_RV64
    0U,	// ZIP_RV32
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
  return {AsmStrs+(Bits & 16383)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 14) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, ...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO
    printZeroOffsetMemOp(MI, 0, STI, O);
    return;
    break;
  case 4:
    // C_J, C_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 5:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 17) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NOP_HINT, C_NOT, C_SEXT_B, C_S...
    return;
    break;
  case 2:
    // PREFETCH_I, PREFETCH_R, PREFETCH_W
    O << '(';
    printOperand(MI, 0, STI, O);
    O << ')';
    return;
    break;
  case 3:
    // TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LDIB, TH_LHIA, TH_LH...
    O << ", (";
    break;
  case 4:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 20) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump, InsnJ, InsnU
    printOperand(MI, 0, STI, O);
    break;
  case 3:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 5:
    // FLI_D, FLI_H, FLI_S
    printFPImmOperand(MI, 1, STI, O);
    return;
    break;
  case 6:
    // HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ...
    printZeroOffsetMemOp(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 3 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 23) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoJump, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE,...
    return;
    break;
  case 2:
    // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LBU,...
    O << '(';
    printOperand(MI, 1, STI, O);
    O << ')';
    return;
    break;
  case 3:
    // FCVTMOD_W_D, FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L_INX, FCVT_H_...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 4:
    // TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LDIB, TH_LHIA, TH_LH...
    O << "), ";
    break;
  case 5:
    // TH_LDD, TH_LWD, TH_LWUD, TH_SDD, TH_SWD
    O << ", (";
    printOperand(MI, 2, STI, O);
    O << "), ";
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 6:
    // VCPOP_M, VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  case 7:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    O << ')';
    break;
  }


  // Fragment 4 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 26) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, InsnR, InsnR4, TH_LBIA, TH_LB...
    printOperand(MI, 3, STI, O);
    break;
  case 3:
    // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
    printZeroOffsetMemOp(MI, 1, STI, O);
    return;
    break;
  case 4:
    // BEQ, BGE, BGEU, BLT, BLTU, BNE, InsnJ
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 5:
    // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE...
    return;
    break;
  case 6:
    // VLE16FF_V, VLE16_V, VLE32FF_V, VLE32_V, VLE64FF_V, VLE64_V, VLE8FF_V, ...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  case 7:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 29) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FMADD_D, FMA...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    printVMaskReg(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 4:
    // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 5:
    // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
    O << ", v0";
    return;
    break;
  }


  // Fragment 6 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 32) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FMADD_D, FMA...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // InsnI_Mem, InsnS, TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LD...
    printOperand(MI, 4, STI, O);
    break;
  case 2:
    // InsnR, InsnR4
    printOperand(MI, 0, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  }


  // Fragment 7 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 34) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, InsnR, SM4ED...
    return;
    break;
  case 1:
    // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM...
    printFRMArg(MI, 4, STI, O);
    return;
    break;
  case 2:
    // InsnB, InsnI, InsnR4
    O << ", ";
    break;
  case 3:
    // InsnI_Mem, InsnS
    O << '(';
    printOperand(MI, 3, STI, O);
    O << ')';
    return;
    break;
  }


  // Fragment 8 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 36) & 3) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // InsnB
    printBranchOperand(MI, Address, 4, STI, O);
    return;
    break;
  case 1:
    // InsnI
    printOperand(MI, 4, STI, O);
    return;
    break;
  case 2:
    // InsnR4
    printOperand(MI, 6, STI, O);
    return;
    break;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(MCRegister Reg, unsigned AltIdx) {
  unsigned RegNo = Reg.id();
  assert(RegNo && RegNo < 457 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\0"
  /* 5 */ "ft10\0"
  /* 10 */ "v10\0"
  /* 14 */ "v20\0"
  /* 18 */ "v30\0"
  /* 22 */ "fa0\0"
  /* 26 */ "fs0\0"
  /* 30 */ "ft0\0"
  /* 34 */ "v0\0"
  /* 37 */ "fs11\0"
  /* 42 */ "ft11\0"
  /* 47 */ "v11\0"
  /* 51 */ "v21\0"
  /* 55 */ "v31\0"
  /* 59 */ "fa1\0"
  /* 63 */ "fs1\0"
  /* 67 */ "ft1\0"
  /* 71 */ "v1\0"
  /* 74 */ "v12\0"
  /* 78 */ "v22\0"
  /* 82 */ "fa2\0"
  /* 86 */ "fs2\0"
  /* 90 */ "ft2\0"
  /* 94 */ "v2\0"
  /* 97 */ "v13\0"
  /* 101 */ "v23\0"
  /* 105 */ "fa3\0"
  /* 109 */ "fs3\0"
  /* 113 */ "ft3\0"
  /* 117 */ "v3\0"
  /* 120 */ "v14\0"
  /* 124 */ "v24\0"
  /* 128 */ "fa4\0"
  /* 132 */ "fs4\0"
  /* 136 */ "ft4\0"
  /* 140 */ "v4\0"
  /* 143 */ "v15\0"
  /* 147 */ "v25\0"
  /* 151 */ "fa5\0"
  /* 155 */ "fs5\0"
  /* 159 */ "ft5\0"
  /* 163 */ "v5\0"
  /* 166 */ "v16\0"
  /* 170 */ "v26\0"
  /* 174 */ "fa6\0"
  /* 178 */ "fs6\0"
  /* 182 */ "ft6\0"
  /* 186 */ "v6\0"
  /* 189 */ "v17\0"
  /* 193 */ "v27\0"
  /* 197 */ "fa7\0"
  /* 201 */ "fs7\0"
  /* 205 */ "ft7\0"
  /* 209 */ "v7\0"
  /* 212 */ "v18\0"
  /* 216 */ "v28\0"
  /* 220 */ "fs8\0"
  /* 224 */ "ft8\0"
  /* 228 */ "v8\0"
  /* 231 */ "v19\0"
  /* 235 */ "v29\0"
  /* 239 */ "fs9\0"
  /* 243 */ "ft9\0"
  /* 247 */ "v9\0"
  /* 250 */ "ra\0"
  /* 253 */ "vlenb\0"
  /* 259 */ "vtype\0"
  /* 265 */ "vl\0"
  /* 268 */ "vxrm\0"
  /* 273 */ "zero\0"
  /* 278 */ "gp\0"
  /* 281 */ "sp\0"
  /* 284 */ "tp\0"
  /* 287 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetABIRegAltName[] = {
    4, 4, 265, 253, 259, 268, 287, 34, 71, 94, 117, 140, 163, 186, 
    209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 
    51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 55, 273, 250, 281, 
    278, 284, 31, 68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, 
    198, 87, 110, 133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, 
    183, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, 
    105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, 
    37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, 
    63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 
    201, 220, 239, 0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 
    159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 
    109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 273, 
    281, 284, 68, 27, 23, 83, 129, 175, 87, 133, 179, 221, 1, 114, 
    160, 34, 34, 34, 94, 140, 140, 186, 228, 228, 228, 10, 74, 74, 
    120, 166, 166, 166, 212, 14, 14, 78, 124, 124, 124, 170, 216, 216, 
    18, 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 
    120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 
    216, 235, 18, 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 
    78, 124, 170, 216, 34, 140, 228, 74, 166, 14, 124, 34, 71, 94, 
    117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 
    189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 34, 
    94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 
    34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 34, 
    71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 
    143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 34, 71, 
    94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 
    166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 34, 71, 94, 117, 
    140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 
    212, 231, 14, 51, 78, 101, 124, 34, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
  /* 25 */ "f10\0"
  /* 29 */ "v10\0"
  /* 33 */ "x10\0"
  /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
  /* 69 */ "f20\0"
  /* 73 */ "v20\0"
  /* 77 */ "x20\0"
  /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
  /* 113 */ "f30\0"
  /* 117 */ "v30\0"
  /* 121 */ "x30\0"
  /* 125 */ "f0\0"
  /* 128 */ "v0\0"
  /* 131 */ "x0\0"
  /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
  /* 160 */ "f11\0"
  /* 164 */ "v11\0"
  /* 168 */ "x11\0"
  /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
  /* 204 */ "f21\0"
  /* 208 */ "v21\0"
  /* 212 */ "x21\0"
  /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
  /* 248 */ "f31\0"
  /* 252 */ "v31\0"
  /* 256 */ "x31\0"
  /* 260 */ "V0_V1\0"
  /* 266 */ "f1\0"
  /* 269 */ "v1\0"
  /* 272 */ "x1\0"
  /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
  /* 302 */ "f12\0"
  /* 306 */ "v12\0"
  /* 310 */ "x12\0"
  /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
  /* 346 */ "f22\0"
  /* 350 */ "v22\0"
  /* 354 */ "x22\0"
  /* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
  /* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
  /* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
  /* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
  /* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
  /* 473 */ "V0M2_V2M2\0"
  /* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
  /* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
  /* 530 */ "V0M2_V2M2_V4M2\0"
  /* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
  /* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
  /* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
  /* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
  /* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
  /* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
  /* 681 */ "V0_V1_V2\0"
  /* 690 */ "f2\0"
  /* 693 */ "v2\0"
  /* 696 */ "x2\0"
  /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
  /* 727 */ "f13\0"
  /* 731 */ "v13\0"
  /* 735 */ "x13\0"
  /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
  /* 771 */ "f23\0"
  /* 775 */ "v23\0"
  /* 779 */ "x23\0"
  /* 783 */ "V0_V1_V2_V3\0"
  /* 795 */ "f3\0"
  /* 798 */ "v3\0"
  /* 801 */ "x3\0"
  /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
  /* 833 */ "f14\0"
  /* 837 */ "v14\0"
  /* 841 */ "x14\0"
  /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
  /* 877 */ "f24\0"
  /* 881 */ "v24\0"
  /* 885 */ "x24\0"
  /* 889 */ "V16M4_V20M4\0"
  /* 901 */ "V8M4_V12M4\0"
  /* 912 */ "V20M4_V24M4\0"
  /* 924 */ "V0M4_V4M4\0"
  /* 934 */ "V12M4_V16M4\0"
  /* 946 */ "V24M4_V28M4\0"
  /* 958 */ "V4M4_V8M4\0"
  /* 968 */ "V0_V1_V2_V3_V4\0"
  /* 983 */ "f4\0"
  /* 986 */ "v4\0"
  /* 989 */ "x4\0"
  /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
  /* 1022 */ "f15\0"
  /* 1026 */ "v15\0"
  /* 1030 */ "x15\0"
  /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
  /* 1066 */ "f25\0"
  /* 1070 */ "v25\0"
  /* 1074 */ "x25\0"
  /* 1078 */ "V0_V1_V2_V3_V4_V5\0"
  /* 1096 */ "f5\0"
  /* 1099 */ "v5\0"
  /* 1102 */ "x5\0"
  /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
  /* 1136 */ "f16\0"
  /* 1140 */ "v16\0"
  /* 1144 */ "x16\0"
  /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
  /* 1180 */ "f26\0"
  /* 1184 */ "v26\0"
  /* 1188 */ "x26\0"
  /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
  /* 1213 */ "f6\0"
  /* 1216 */ "v6\0"
  /* 1219 */ "x6\0"
  /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
  /* 1254 */ "f17\0"
  /* 1258 */ "v17\0"
  /* 1262 */ "x17\0"
  /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
  /* 1298 */ "f27\0"
  /* 1302 */ "v27\0"
  /* 1306 */ "x27\0"
  /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
  /* 1334 */ "f7\0"
  /* 1337 */ "v7\0"
  /* 1340 */ "x7\0"
  /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
  /* 1375 */ "f18\0"
  /* 1379 */ "v18\0"
  /* 1383 */ "x18\0"
  /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
  /* 1419 */ "f28\0"
  /* 1423 */ "v28\0"
  /* 1427 */ "x28\0"
  /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
  /* 1455 */ "f8\0"
  /* 1458 */ "v8\0"
  /* 1461 */ "x8\0"
  /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
  /* 1496 */ "f19\0"
  /* 1500 */ "v19\0"
  /* 1504 */ "x19\0"
  /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
  /* 1540 */ "f29\0"
  /* 1544 */ "v29\0"
  /* 1548 */ "x29\0"
  /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
  /* 1576 */ "f9\0"
  /* 1579 */ "v9\0"
  /* 1582 */ "x9\0"
  /* 1585 */ "vlenb\0"
  /* 1591 */ "vtype\0"
  /* 1597 */ "vl\0"
  /* 1600 */ "frm\0"
  /* 1604 */ "vxrm\0"
  /* 1609 */ "fflags\0"
  /* 1616 */ "vxsat\0"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    1609, 1600, 1597, 1585, 1591, 1604, 1616, 128, 269, 693, 798, 986, 1099, 1216, 
    1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, 
    208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, 
    801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, 
    1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, 
    256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 
    727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 
    1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 
    1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 
    771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 
    1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 
    1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 131, 
    696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 885, 1188, 1427, 
    121, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, 
    837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 1423, 1423, 
    117, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, 
    1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, 
    1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 625, 391, 461, 
    518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 924, 786, 974, 
    1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, 
    1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 681, 
    598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 643, 409, 530, 
    971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, 
    1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, 
    783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 637, 403, 593, 
    1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, 
    1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 968, 
    1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, 
    45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1078, 1313, 
    1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, 
    318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 1431, 1552, 0, 
    134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, 
    1034, 1148, 1266, 1387, 1508, 81, 216, 1310, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADD, 0, 4 },
    {RISCV::ADDI, 4, 3 },
    {RISCV::ADDIW, 7, 1 },
    {RISCV::ADD_UW, 8, 1 },
    {RISCV::BEQ, 9, 1 },
    {RISCV::BGE, 10, 2 },
    {RISCV::BLT, 12, 2 },
    {RISCV::BNE, 14, 1 },
    {RISCV::CSRRC, 15, 1 },
    {RISCV::CSRRCI, 16, 1 },
    {RISCV::CSRRS, 17, 11 },
    {RISCV::CSRRSI, 28, 1 },
    {RISCV::CSRRW, 29, 7 },
    {RISCV::CSRRWI, 36, 5 },
    {RISCV::C_ADD_HINT, 41, 4 },
    {RISCV::C_LBU, 45, 1 },
    {RISCV::C_LH, 46, 1 },
    {RISCV::C_LHU, 47, 1 },
    {RISCV::C_SB, 48, 1 },
    {RISCV::C_SH, 49, 1 },
    {RISCV::FENCE, 50, 2 },
    {RISCV::FSGNJN_D, 52, 1 },
    {RISCV::FSGNJN_D_IN32X, 53, 1 },
    {RISCV::FSGNJN_D_INX, 54, 1 },
    {RISCV::FSGNJN_H, 55, 1 },
    {RISCV::FSGNJN_H_INX, 56, 1 },
    {RISCV::FSGNJN_S, 57, 1 },
    {RISCV::FSGNJN_S_INX, 58, 1 },
    {RISCV::FSGNJX_D, 59, 1 },
    {RISCV::FSGNJX_D_IN32X, 60, 1 },
    {RISCV::FSGNJX_D_INX, 61, 1 },
    {RISCV::FSGNJX_H, 62, 1 },
    {RISCV::FSGNJX_H_INX, 63, 1 },
    {RISCV::FSGNJX_S, 64, 1 },
    {RISCV::FSGNJX_S_INX, 65, 1 },
    {RISCV::FSGNJ_D, 66, 1 },
    {RISCV::FSGNJ_H, 67, 1 },
    {RISCV::FSGNJ_H_INX, 68, 1 },
    {RISCV::FSGNJ_S, 69, 1 },
    {RISCV::HFENCE_GVMA, 70, 2 },
    {RISCV::HFENCE_VVMA, 72, 2 },
    {RISCV::JAL, 74, 2 },
    {RISCV::JALR, 76, 6 },
    {RISCV::SFENCE_VMA, 82, 2 },
    {RISCV::SLT, 84, 2 },
    {RISCV::SLTIU, 86, 1 },
    {RISCV::SLTU, 87, 1 },
    {RISCV::SUB, 88, 1 },
    {RISCV::SUBW, 89, 1 },
    {RISCV::VFSGNJN_VV, 90, 2 },
    {RISCV::VFSGNJX_VV, 92, 2 },
    {RISCV::VL1RE8_V, 94, 1 },
    {RISCV::VL2RE8_V, 95, 1 },
    {RISCV::VL4RE8_V, 96, 1 },
    {RISCV::VL8RE8_V, 97, 1 },
    {RISCV::VMAND_MM, 98, 1 },
    {RISCV::VMNAND_MM, 99, 1 },
    {RISCV::VMXNOR_MM, 100, 1 },
    {RISCV::VMXOR_MM, 101, 1 },
    {RISCV::VNSRL_WX, 102, 2 },
    {RISCV::VRSUB_VX, 104, 2 },
    {RISCV::VWADDU_VX, 106, 2 },
    {RISCV::VWADD_VX, 108, 2 },
    {RISCV::VXOR_VI, 110, 2 },
    {RISCV::XORI, 112, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADD - 0
    {0, 0, 3, 4 },
    {7, 4, 3, 4 },
    {16, 8, 3, 4 },
    {23, 12, 3, 4 },
    // RISCV::ADDI - 4
    {31, 16, 3, 3 },
    {35, 19, 3, 3 },
    {45, 22, 3, 3 },
    // RISCV::ADDIW - 7
    {55, 25, 3, 4 },
    // RISCV::ADD_UW - 8
    {69, 29, 3, 5 },
    // RISCV::BEQ - 9
    {83, 34, 3, 3 },
    // RISCV::BGE - 10
    {97, 37, 3, 3 },
    {111, 40, 3, 3 },
    // RISCV::BLT - 12
    {125, 43, 3, 3 },
    {139, 46, 3, 3 },
    // RISCV::BNE - 14
    {153, 49, 3, 3 },
    // RISCV::CSRRC - 15
    {167, 52, 3, 3 },
    // RISCV::CSRRCI - 16
    {181, 55, 3, 2 },
    // RISCV::CSRRS - 17
    {196, 57, 3, 4 },
    {205, 61, 3, 4 },
    {213, 65, 3, 4 },
    {224, 69, 3, 3 },
    {237, 72, 3, 3 },
    {248, 75, 3, 3 },
    {258, 78, 3, 4 },
    {272, 82, 3, 4 },
    {284, 86, 3, 4 },
    {295, 90, 3, 3 },
    {309, 93, 3, 3 },
    // RISCV::CSRRSI - 28
    {323, 96, 3, 2 },
    // RISCV::CSRRW - 29
    {338, 98, 3, 4 },
    {347, 102, 3, 4 },
    {355, 106, 3, 4 },
    {366, 110, 3, 3 },
    {380, 113, 3, 4 },
    {393, 117, 3, 4 },
    {405, 121, 3, 4 },
    // RISCV::CSRRWI - 36
    {420, 125, 3, 3 },
    {429, 128, 3, 3 },
    {441, 131, 3, 2 },
    {456, 133, 3, 3 },
    {469, 136, 3, 3 },
    // RISCV::C_ADD_HINT - 41
    {485, 139, 3, 6 },
    {494, 145, 3, 6 },
    {505, 151, 3, 6 },
    {514, 157, 3, 6 },
    // RISCV::C_LBU - 45
    {524, 163, 3, 4 },
    // RISCV::C_LH - 46
    {539, 167, 3, 4 },
    // RISCV::C_LHU - 47
    {553, 171, 3, 4 },
    // RISCV::C_SB - 48
    {568, 175, 3, 4 },
    // RISCV::C_SH - 49
    {582, 179, 3, 4 },
    // RISCV::FENCE - 50
    {596, 183, 2, 2 },
    {602, 185, 2, 3 },
    // RISCV::FSGNJN_D - 52
    {608, 188, 3, 4 },
    // RISCV::FSGNJN_D_IN32X - 53
    {608, 192, 3, 5 },
    // RISCV::FSGNJN_D_INX - 54
    {608, 197, 3, 5 },
    // RISCV::FSGNJN_H - 55
    {622, 202, 3, 4 },
    // RISCV::FSGNJN_H_INX - 56
    {622, 206, 3, 4 },
    // RISCV::FSGNJN_S - 57
    {636, 210, 3, 4 },
    // RISCV::FSGNJN_S_INX - 58
    {636, 214, 3, 4 },
    // RISCV::FSGNJX_D - 59
    {650, 218, 3, 4 },
    // RISCV::FSGNJX_D_IN32X - 60
    {650, 222, 3, 5 },
    // RISCV::FSGNJX_D_INX - 61
    {650, 227, 3, 5 },
    // RISCV::FSGNJX_H - 62
    {664, 232, 3, 4 },
    // RISCV::FSGNJX_H_INX - 63
    {664, 236, 3, 4 },
    // RISCV::FSGNJX_S - 64
    {678, 240, 3, 4 },
    // RISCV::FSGNJX_S_INX - 65
    {678, 244, 3, 4 },
    // RISCV::FSGNJ_D - 66
    {692, 248, 3, 4 },
    // RISCV::FSGNJ_H - 67
    {705, 252, 3, 4 },
    // RISCV::FSGNJ_H_INX - 68
    {705, 256, 3, 4 },
    // RISCV::FSGNJ_S - 69
    {718, 260, 3, 4 },
    // RISCV::HFENCE_GVMA - 70
    {731, 264, 2, 2 },
    {743, 266, 2, 2 },
    // RISCV::HFENCE_VVMA - 72
    {758, 268, 2, 2 },
    {770, 270, 2, 2 },
    // RISCV::JAL - 74
    {785, 272, 2, 2 },
    {792, 274, 2, 2 },
    // RISCV::JALR - 76
    {801, 276, 3, 3 },
    {805, 279, 3, 3 },
    {811, 282, 3, 3 },
    {819, 285, 3, 3 },
    {831, 288, 3, 3 },
    {841, 291, 3, 3 },
    // RISCV::SFENCE_VMA - 82
    {853, 294, 2, 2 },
    {864, 296, 2, 2 },
    // RISCV::SLT - 84
    {878, 298, 3, 3 },
    {890, 301, 3, 3 },
    // RISCV::SLTIU - 86
    {902, 304, 3, 3 },
    // RISCV::SLTU - 87
    {914, 307, 3, 3 },
    // RISCV::SUB - 88
    {926, 310, 3, 3 },
    // RISCV::SUBW - 89
    {937, 313, 3, 4 },
    // RISCV::VFSGNJN_VV - 90
    {949, 317, 4, 6 },
    {968, 323, 4, 6 },
    // RISCV::VFSGNJX_VV - 92
    {983, 329, 4, 6 },
    {1002, 335, 4, 6 },
    // RISCV::VL1RE8_V - 94
    {1017, 341, 2, 4 },
    // RISCV::VL2RE8_V - 95
    {1033, 345, 2, 4 },
    // RISCV::VL4RE8_V - 96
    {1049, 349, 2, 4 },
    // RISCV::VL8RE8_V - 97
    {1065, 353, 2, 4 },
    // RISCV::VMAND_MM - 98
    {1081, 357, 3, 5 },
    // RISCV::VMNAND_MM - 99
    {1095, 362, 3, 5 },
    // RISCV::VMXNOR_MM - 100
    {1110, 367, 3, 5 },
    // RISCV::VMXOR_MM - 101
    {1121, 372, 3, 5 },
    // RISCV::VNSRL_WX - 102
    {1132, 377, 4, 6 },
    {1155, 383, 4, 6 },
    // RISCV::VRSUB_VX - 104
    {1174, 389, 4, 6 },
    {1192, 395, 4, 6 },
    // RISCV::VWADDU_VX - 106
    {1206, 401, 4, 6 },
    {1230, 407, 4, 6 },
    // RISCV::VWADD_VX - 108
    {1250, 413, 4, 6 },
    {1273, 419, 4, 6 },
    // RISCV::VXOR_VI - 110
    {1292, 425, 4, 6 },
    {1310, 431, 4, 6 },
    // RISCV::XORI - 112
    {1324, 437, 3, 3 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADD X0, X0, X2) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X3) - 4
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X4) - 8
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X5) - 12
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADDI X0, X0, 0) - 16
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, X0, simm12:$imm) - 19
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 22
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 25
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADD_UW GPR:$rd, GPR:$rs, X0) - 29
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 34
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 37
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 40
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 43
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 46
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 49
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 52
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 55
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 57
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 61
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 65
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 69
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 72
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 75
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 78
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 82
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 86
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 90
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 93
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 96
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 98
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 102
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 106
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 110
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 113
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 117
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 121
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 125
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 128
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 131
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 133
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 136
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (C_ADD_HINT X0, X2) - 139
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X3) - 145
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X4) - 151
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD_HINT X0, X5) - 157
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_LBU GPRC:$rd, GPRC:$rs1, 0) - 163
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZcb},
    // (C_LH GPRC:$rd, GPRC:$rs1, 0) - 167
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZcb},
    // (C_LHU GPRC:$rd, GPRC:$rs1, 0) - 171
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZcb},
    // (C_SB GPRC:$rd, GPRC:$rs1, 0) - 175
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZcb},
    // (C_SH GPRC:$rd, GPRC:$rs1, 0) - 179
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRCRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureExtZcb},
    // (FENCE 15, 15) - 183
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FENCE 1, 0) - 185
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintpause},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 188
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 192
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 197
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 202
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 206
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 210
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 214
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 218
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 222
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 227
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 232
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 236
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 240
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 244
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 248
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 252
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 256
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 260
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (HFENCE_GVMA X0, X0) - 264
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_GVMA GPR:$rs, X0) - 266
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA X0, X0) - 268
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA GPR:$rs, X0) - 270
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (JAL X0, simm21_lsb0_jal:$offset) - 272
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    // (JAL X1, simm21_lsb0_jal:$offset) - 274
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 3},
    // (JALR X0, X1, 0) - 276
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 279
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 282
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 285
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12:$offset) - 288
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (JALR X1, GPR:$rs, simm12:$offset) - 291
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 1},
    // (SFENCE_VMA X0, X0) - 294
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 296
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, GPR:$rs, X0) - 298
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 301
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 304
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 307
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 310
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 313
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 317
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 323
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 329
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 335
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL1RE8_V VR:$vd, GPR:$rs1) - 341
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL2RE8_V VRM2:$vd, GPR:$rs1) - 345
    {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL4RE8_V VRM4:$vd, GPR:$rs1) - 349
    {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL8RE8_V VRM8:$vd, GPR:$rs1) - 353
    {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 357
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 362
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 367
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 372
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 377
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 383
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 389
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 395
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 401
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 407
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 413
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 419
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 425
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 431
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (XORI GPR:$rd, GPR:$rs, -1) - 437
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
  };

  static const char AsmStrings[] =
    /* 0 */ "ntl.p1\0"
    /* 7 */ "ntl.pall\0"
    /* 16 */ "ntl.s1\0"
    /* 23 */ "ntl.all\0"
    /* 31 */ "nop\0"
    /* 35 */ "li $\x01, $\x03\0"
    /* 45 */ "mv $\x01, $\x02\0"
    /* 55 */ "sext.w $\x01, $\x02\0"
    /* 69 */ "zext.w $\x01, $\x02\0"
    /* 83 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 97 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 111 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 125 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 139 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 153 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 167 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 181 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 196 */ "frcsr $\x01\0"
    /* 205 */ "frrm $\x01\0"
    /* 213 */ "frflags $\x01\0"
    /* 224 */ "rdinstret $\x01\0"
    /* 237 */ "rdcycle $\x01\0"
    /* 248 */ "rdtime $\x01\0"
    /* 258 */ "rdinstreth $\x01\0"
    /* 272 */ "rdcycleh $\x01\0"
    /* 284 */ "rdtimeh $\x01\0"
    /* 295 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 309 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 323 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 338 */ "fscsr $\x03\0"
    /* 347 */ "fsrm $\x03\0"
    /* 355 */ "fsflags $\x03\0"
    /* 366 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 380 */ "fscsr $\x01, $\x03\0"
    /* 393 */ "fsrm $\x01, $\x03\0"
    /* 405 */ "fsflags $\x01, $\x03\0"
    /* 420 */ "fsrmi $\x03\0"
    /* 429 */ "fsflagsi $\x03\0"
    /* 441 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 456 */ "fsrmi $\x01, $\x03\0"
    /* 469 */ "fsflagsi $\x01, $\x03\0"
    /* 485 */ "c.ntl.p1\0"
    /* 494 */ "c.ntl.pall\0"
    /* 505 */ "c.ntl.s1\0"
    /* 514 */ "c.ntl.all\0"
    /* 524 */ "c.lbu $\x01, ($\x02)\0"
    /* 539 */ "c.lh $\x01, ($\x02)\0"
    /* 553 */ "c.lhu $\x01, ($\x02)\0"
    /* 568 */ "c.sb $\x01, ($\x02)\0"
    /* 582 */ "c.sh $\x01, ($\x02)\0"
    /* 596 */ "fence\0"
    /* 602 */ "pause\0"
    /* 608 */ "fneg.d $\x01, $\x02\0"
    /* 622 */ "fneg.h $\x01, $\x02\0"
    /* 636 */ "fneg.s $\x01, $\x02\0"
    /* 650 */ "fabs.d $\x01, $\x02\0"
    /* 664 */ "fabs.h $\x01, $\x02\0"
    /* 678 */ "fabs.s $\x01, $\x02\0"
    /* 692 */ "fmv.d $\x01, $\x02\0"
    /* 705 */ "fmv.h $\x01, $\x02\0"
    /* 718 */ "fmv.s $\x01, $\x02\0"
    /* 731 */ "hfence.gvma\0"
    /* 743 */ "hfence.gvma $\x01\0"
    /* 758 */ "hfence.vvma\0"
    /* 770 */ "hfence.vvma $\x01\0"
    /* 785 */ "j $\xFF\x02\x01\0"
    /* 792 */ "jal $\xFF\x02\x01\0"
    /* 801 */ "ret\0"
    /* 805 */ "jr $\x02\0"
    /* 811 */ "jalr $\x02\0"
    /* 819 */ "jalr $\x01, $\x02\0"
    /* 831 */ "jr $\x03($\x02)\0"
    /* 841 */ "jalr $\x03($\x02)\0"
    /* 853 */ "sfence.vma\0"
    /* 864 */ "sfence.vma $\x01\0"
    /* 878 */ "sltz $\x01, $\x02\0"
    /* 890 */ "sgtz $\x01, $\x03\0"
    /* 902 */ "seqz $\x01, $\x02\0"
    /* 914 */ "snez $\x01, $\x03\0"
    /* 926 */ "neg $\x01, $\x03\0"
    /* 937 */ "negw $\x01, $\x03\0"
    /* 949 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 968 */ "vfneg.v $\x01, $\x02\0"
    /* 983 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1002 */ "vfabs.v $\x01, $\x02\0"
    /* 1017 */ "vl1r.v $\x01, ($\x02)\0"
    /* 1033 */ "vl2r.v $\x01, ($\x02)\0"
    /* 1049 */ "vl4r.v $\x01, ($\x02)\0"
    /* 1065 */ "vl8r.v $\x01, ($\x02)\0"
    /* 1081 */ "vmmv.m $\x01, $\x02\0"
    /* 1095 */ "vmnot.m $\x01, $\x02\0"
    /* 1110 */ "vmset.m $\x01\0"
    /* 1121 */ "vmclr.m $\x01\0"
    /* 1132 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 1155 */ "vncvt.x.x.w $\x01, $\x02\0"
    /* 1174 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1192 */ "vneg.v $\x01, $\x02\0"
    /* 1206 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1230 */ "vwcvtu.x.x.v $\x01, $\x02\0"
    /* 1250 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1273 */ "vwcvt.x.x.v $\x01, $\x02\0"
    /* 1292 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1310 */ "vnot.v $\x01, $\x02\0"
    /* 1324 */ "not $\x01, $\x02\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    ArrayRef(OpToPatterns),
    ArrayRef(Patterns),
    ArrayRef(Conds),
    StringRef(AsmStrings, std::size(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 3: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
