
########################### Define Top Module ############################
                                                   
set top_module SYS_TOP

##################### Define Working Library Directory ######################
                                                   
define_design_lib work -path ./work

############################# Formality Setup File ##########################
                                                   
set_svf $top_module.svf

################## Design Compiler Library Files #setup ######################

puts "###########################################"
puts "#      #setting Design Libraries          #"
puts "###########################################"

#Add the path of the libraries and RTL files to the search_path variable
lappend search_path /home/IC/tsmc_fb_cl013g_sc/aci/sc-m/synopsys
lappend search_path /home/IC/CRCO/System/rtl

set SSLIB "scmetro_tsmc_cl013g_rvt_ss_1p08v_125c.db"
set TTLIB "scmetro_tsmc_cl013g_rvt_tt_1p2v_25c.db"
set FFLIB "scmetro_tsmc_cl013g_rvt_ff_1p32v_m40c.db"

## Standard Cell libraries 
set target_library [list $SSLIB $TTLIB $FFLIB]

## Standard Cell & Hard Macros libraries 
set link_library [list * $SSLIB $TTLIB $FFLIB]  

######################## Reading RTL Files #################################

puts "###########################################"
puts "#             Reading RTL Files           #"
puts "###########################################"

set file_format verilog
read_file -format $file_format mux2X1.v
read_file -format $file_format /home/IC/CRCO/System/rtl/ALU.v
read_file -format $file_format /home/IC/CRCO/System/rtl/ClkDiv.v
read_file -format $file_format /home/IC/CRCO/System/rtl/CLK_GATE.v
read_file -format $file_format /home/IC/CRCO/System/rtl/BIT_SYNC.v
read_file -format $file_format /home/IC/CRCO/System/rtl/DATA_SYNC.v
read_file -format $file_format /home/IC/CRCO/System/rtl/RegFile.v
read_file -format $file_format /home/IC/CRCO/System/rtl/RST_SYNC.v
read_file -format $file_format /home/IC/CRCO/System/rtl/RX_CTRL.v
read_file -format $file_format /home/IC/CRCO/System/rtl/TX_CTRL.v
read_file -format $file_format /home/IC/CRCO/System/rtl/SystemCtrl.v
read_file -format $file_format /home/IC/CRCO/System/rtl/data_sampling.v
read_file -format $file_format /home/IC/CRCO/System/rtl/DESERIALIZER.v
read_file -format $file_format /home/IC/CRCO/System/rtl/edge_counter.v
read_file -format $file_format /home/IC/CRCO/System/rtl/PARITY_CHECK.v
read_file -format $file_format /home/IC/CRCO/System/rtl/STOP_CHECK.v
read_file -format $file_format /home/IC/CRCO/System/rtl/STRT_CHK.v
read_file -format $file_format /home/IC/CRCO/System/rtl/TOP_RX.v
read_file -format $file_format /home/IC/CRCO/System/rtl/FSM.v
read_file -format $file_format /home/IC/CRCO/System/rtl/MUX.v
read_file -format $file_format /home/IC/CRCO/System/rtl/PARRITY_CALC.v
read_file -format $file_format /home/IC/CRCO/System/rtl/Serlizer.v
read_file -format $file_format /home/IC/CRCO/System/rtl/UARTTX.v
read_file -format $file_format /home/IC/CRCO/System/rtl/FSM_tx.v
read_file -format $file_format /home/IC/CRCO/System/rtl/UART.v
read_file -format $file_format /home/IC/CRCO/System/rtl/SYS_TOP.v

###################### Defining toplevel ###################################

current_design $top_module

#################### Liniking All The Design Parts #########################
puts "###############################################"
puts "######## Liniking All The Design Parts ########"
puts "###############################################"

link 

#################### Liniking All The Design Parts #########################
puts "###############################################"
puts "######## checking design consistency ##########"
puts "###############################################"

check_design

#################### Define Design Constraints #########################
puts "###############################################"
puts "############ Design Constraints #### ##########"
puts "###############################################"

source ./cons.tcl

#################### Archirecture Scan Chains #########################
puts "###############################################"
puts "############ Configure scan chains ############"
puts "###############################################"

set_scan_configuration -clock_mixing no_mix  -style multiplexed_flip_flop -replace true -max_length 100  

###################### Mapping and optimization ########################
puts "###############################################"
puts "########## Mapping & Optimization #############"
puts "###############################################"


compile -scan

################################################################### 
# Setting Test Timing Variables
################################################################### 

# Preclock Measure Protocol (default protocol)
set test_default_period 100
set test_default_delay 0
set test_default_bidir_delay 0
set test_default_strobe 20
set test_default_strobe_width 0

########################## Define DFT Signals ##########################

set_dft_signal -port [get_ports scan_clk]  -type ScanClock   -view existing_dft  -timing {30 60}
set_dft_signal -port [get_ports scan_rst]  -type Reset       -view existing_dft  -active_state 0
set_dft_signal -port [get_ports test_mode] -type Constant    -view existing_dft  -active_state 1 
set_dft_signal -port [get_ports test_mode] -type TestMode    -view spec          -active_state 1 
set_dft_signal -port [get_ports SE]        -type ScanEnable  -view spec          -active_state 1   -usage scan
set_dft_signal -port [get_ports SI]        -type ScanDataIn  -view spec 
set_dft_signal -port [get_ports SO]        -type ScanDataOut -view spec  

############################# Create Test Protocol #####################

create_test_protocol
                            
###################### Pre-DFT Design Rule Checking ####################

dft_drc -verbose

############################# Preview DFT ##############################

preview_dft -show scan_summary

############################# Insert DFT ###############################

insert_dft

######################## Optimize Logic post DFT #######################

compile -scan -incremental

###################### Design Rule Checking post DFT ###################

dft_drc -verbose -coverage_estimate

#############################################################################
# Write out files
#############################################################################

write_file -format verilog -hierarchy -output $top_module.ddc
write_file -format verilog -hierarchy -output $top_module.v
write_sdf  $top_module.sdf
write_sdc  -nosplit $top_module.sdc

####################### reporting ##########################################

report_area -hierarchy > area.rpt
report_power -hierarchy > power.rpt
report_timing -delay_type min -max_paths 20 > hold.rpt
report_timing -delay_type max -max_paths 20 > setup.rpt
report_clock -attributes > clocks.rpt
report_constraint -all_violators -nosplit > constraints.rpt

################# starting graphical user interface #######################

#gui_start

#exit
