TimeQuest Timing Analyzer report for EP2C5
Wed May 25 15:40:04 2016
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk50M'
 13. Slow Model Hold: 'clk50M'
 14. Slow Model Recovery: 'clk50M'
 15. Slow Model Removal: 'clk50M'
 16. Slow Model Minimum Pulse Width: 'clk50M'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk50M'
 29. Fast Model Hold: 'clk50M'
 30. Fast Model Recovery: 'clk50M'
 31. Fast Model Removal: 'clk50M'
 32. Fast Model Minimum Pulse Width: 'clk50M'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Progagation Delay
 45. Minimum Progagation Delay
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; EP2C5                                             ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C5T144C7                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; EP2C5.sdc     ; OK     ; Wed May 25 15:40:02 2016 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.49 MHz ; 76.49 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 3.463 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.445 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 16.747 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 1.175 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk50M ; 7.693 ; 0.000                 ;
+--------+-------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50M'                                                                                             ;
+-------+--------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.463 ; frqdivmod:divider10|neg_cnt[1] ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.568      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.795 ; frqdivmod:divider10|neg_cnt[2] ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.241      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.826 ; frqdivmod:divider10|neg_cnt[0] ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 6.205      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.942 ; frqdivmod:divider12|neg_cnt[0] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.099      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider10|neg_cnt[3] ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 6.043      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 3.993 ; frqdivmod:divider12|neg_cnt[1] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 6.048      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.190 ; frqdivmod:divider12|neg_cnt[2] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.851      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.208 ; frqdivmod:divider12|neg_cnt[6] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.833      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.290 ; frqdivmod:divider10|neg_cnt[6] ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.741      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.341 ; frqdivmod:divider12|neg_cnt[3] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.003      ; 5.700      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[1] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[3] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[2] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[4] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[5] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[7] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[6] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[8] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.376 ; frqdivmod:divider4|neg_cnt[0]  ; rg09[9] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 5.661      ;
; 4.390 ; frqdivmod:divider10|neg_cnt[1] ; rg03[0] ; clk50M       ; clk50M      ; 10.000       ; -0.007     ; 5.641      ;
+-------+--------------------------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50M'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; frqdivmod:divider4|neg_cnt[0]            ; frqdivmod:divider4|neg_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider1|neg_cnt[0]            ; frqdivmod:divider1|neg_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider10|neg_cnt[0]           ; frqdivmod:divider10|neg_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider12|neg_cnt[0]           ; frqdivmod:divider12|neg_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; note_on_reg                              ; note_on_reg                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|rst                ; powerup_reset:res_gen|rst                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000000     ; midi_in:midi_in_0|rcv_state.00000000     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[1]      ; powerup_reset:res_gen|tick_timer[1]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[0]      ; powerup_reset:res_gen|tick_timer[0]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[3]      ; powerup_reset:res_gen|tick_timer[3]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; powerup_reset:res_gen|tick_timer[2]      ; powerup_reset:res_gen|tick_timer[2]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000010     ; midi_in:midi_in_0|rcv_state.00000010     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|rcv_state.00000001     ; midi_in:midi_in_0|rcv_state.00000001     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_run[0]                               ; pwm_run[0]                               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[126]                                ; keys[126]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg11[0]                                  ; rg11[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg10[0]                                  ; rg10[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[125]                                ; keys[125]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg12[0]                                  ; rg12[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[127]                                ; keys[127]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg05[0]                                  ; rg05[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[119]                                ; keys[119]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg04[0]                                  ; rg04[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[120]                                ; keys[120]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg08[0]                                  ; rg08[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[124]                                ; keys[124]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg09[0]                                  ; rg09[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[123]                                ; keys[123]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg07[0]                                  ; rg07[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[122]                                ; keys[122]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg06[0]                                  ; rg06[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[121]                                ; keys[121]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[114]                                ; keys[114]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[113]                                ; keys[113]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[111]                                ; keys[111]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[112]                                ; keys[112]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[118]                                ; keys[118]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg02[0]                                  ; rg02[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[117]                                ; keys[117]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg03[0]                                  ; rg03[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[115]                                ; keys[115]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[116]                                ; keys[116]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; rg01[0]                                  ; rg01[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[106]                                ; keys[106]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[105]                                ; keys[105]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[104]                                ; keys[104]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[103]                                ; keys[103]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[109]                                ; keys[109]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[110]                                ; keys[110]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[107]                                ; keys[107]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[108]                                ; keys[108]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider3|pos_cnt[0]            ; frqdivmod:divider3|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[70]                                 ; keys[70]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[69]                                 ; keys[69]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider6|pos_cnt[0]            ; frqdivmod:divider6|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[87]                                 ; keys[87]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[88]                                 ; keys[88]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[90]                                 ; keys[90]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[89]                                 ; keys[89]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[93]                                 ; keys[93]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[94]                                 ; keys[94]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[91]                                 ; keys[91]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[92]                                 ; keys[92]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[97]                                 ; keys[97]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[98]                                 ; keys[98]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[95]                                 ; keys[95]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[96]                                 ; keys[96]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[102]                                ; keys[102]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[101]                                ; keys[101]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[99]                                 ; keys[99]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[100]                                ; keys[100]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[38]                                 ; keys[38]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[37]                                 ; keys[37]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[78]                                 ; keys[78]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[77]                                 ; keys[77]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[75]                                 ; keys[75]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[76]                                 ; keys[76]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[74]                                 ; keys[74]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[73]                                 ; keys[73]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[72]                                 ; keys[72]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[71]                                 ; keys[71]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[81]                                 ; keys[81]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[82]                                 ; keys[82]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[80]                                 ; keys[80]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[79]                                 ; keys[79]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[83]                                 ; keys[83]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[84]                                 ; keys[84]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[85]                                 ; keys[85]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[86]                                 ; keys[86]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider2|pos_cnt[0]            ; frqdivmod:divider2|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider4|pos_cnt[0]            ; frqdivmod:divider4|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider8|pos_cnt[0]            ; frqdivmod:divider8|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider9|pos_cnt[0]            ; frqdivmod:divider9|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider5|pos_cnt[0]            ; frqdivmod:divider5|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; frqdivmod:divider11|pos_cnt[0]           ; frqdivmod:divider11|pos_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keys[68]                                 ; keys[68]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.731      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.747 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.025      ; 3.316      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 16.749 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.023      ; 3.312      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.043 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.001      ; 1.996      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
; 18.577 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 1.461      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.175 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 1.461      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 1.709 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.001      ; 1.996      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.003 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.023      ; 3.312      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
; 3.005 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.025      ; 3.316      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50M'                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[0]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[1]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[2]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[3]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[4]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[5]         ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[6]         ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[6]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[5]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[5]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[6]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[6]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[7]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[7]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[8]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[8]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[9]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[9]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[3]  ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.081 ; 5.081 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 5.401 ; 5.401 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.833 ; -4.833 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -4.917 ; -4.917 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a1        ; clk50M     ; 33.799 ; 33.799 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 36.679 ; 36.679 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 36.851 ; 36.851 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 34.941 ; 34.941 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 10.426 ; 10.426 ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 12.285 ; 12.285 ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 10.996 ; 10.996 ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 11.204 ; 11.204 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 8.449  ; 8.449  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a1        ; clk50M     ; 8.569 ; 8.569 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 8.561 ; 8.561 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 8.376 ; 8.376 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 8.420 ; 8.420 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 7.941 ; 7.941 ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 9.030 ; 9.030 ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 8.262 ; 8.262 ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 9.141 ; 9.141 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 8.449 ; 8.449 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.855 ;    ;    ; 10.855 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.855 ;    ;    ; 10.855 ;
+------------+-------------+--------+----+----+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 7.530 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.215 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk50M ; 18.557 ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clk50M ; 0.584 ; 0.000         ;
+--------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+-------+-----------------------+
; Clock  ; Slack ; End Point TNS         ;
+--------+-------+-----------------------+
; clk50M ; 7.981 ; 0.000                 ;
+--------+-------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50M'                                                                                              ;
+-------+---------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.530 ; frqdivmod:divider10|neg_cnt[1]  ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.494      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.632 ; frqdivmod:divider12|neg_cnt[0]  ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.406      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.645 ; frqdivmod:divider12|neg_cnt[1]  ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.393      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.651 ; frqdivmod:divider10|neg_cnt[0]  ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.373      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.661 ; frqdivmod:divider10|neg_cnt[2]  ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.369      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.698 ; frqdivmod:divider12|neg_cnt[6]  ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.340      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.701 ; frqdivmod:divider10|neg_cnt[3]  ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.002     ; 2.329      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.711 ; frqdivmod:divider12|neg_cnt[2]  ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.327      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.763 ; frqdivmod:divider12|neg_cnt[3]  ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.275      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[1] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[4] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[2] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[3] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[5] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[6] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[8] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[7] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.815 ; frqdivmod:divider10|neg_cnt[6]  ; rg03[9] ; clk50M       ; clk50M      ; 10.000       ; -0.008     ; 2.209      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[1] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[2] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[3] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[4] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[5] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[6] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[8] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[7] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.845 ; frqdivmod:divider12|neg_cnt[10] ; rg01[9] ; clk50M       ; clk50M      ; 10.000       ; 0.006      ; 2.193      ;
; 7.865 ; frqdivmod:divider4|neg_cnt[0]   ; rg09[1] ; clk50M       ; clk50M      ; 10.000       ; -0.001     ; 2.166      ;
+-------+---------------------------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50M'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; frqdivmod:divider4|neg_cnt[0]            ; frqdivmod:divider4|neg_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider1|neg_cnt[0]            ; frqdivmod:divider1|neg_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider10|neg_cnt[0]           ; frqdivmod:divider10|neg_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider12|neg_cnt[0]           ; frqdivmod:divider12|neg_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; note_on_reg                              ; note_on_reg                              ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|rst                ; powerup_reset:res_gen|rst                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000000     ; midi_in:midi_in_0|rcv_state.00000000     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[1]      ; powerup_reset:res_gen|tick_timer[1]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[0]      ; powerup_reset:res_gen|tick_timer[0]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[3]      ; powerup_reset:res_gen|tick_timer[3]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; powerup_reset:res_gen|tick_timer[2]      ; powerup_reset:res_gen|tick_timer[2]      ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000010     ; midi_in:midi_in_0|rcv_state.00000010     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|rcv_state.00000001     ; midi_in:midi_in_0|rcv_state.00000001     ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; midi_in:midi_in_0|uart_rx:URX|count16[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; midi_in:midi_in_0|uart_rx:URX|count16[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; midi_in:midi_in_0|uart_rx:URX|count16[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; midi_in:midi_in_0|uart_rx:URX|rx_busy    ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; pwm_run[0]                               ; pwm_run[0]                               ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[126]                                ; keys[126]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg11[0]                                  ; rg11[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg10[0]                                  ; rg10[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[125]                                ; keys[125]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg12[0]                                  ; rg12[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[127]                                ; keys[127]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg05[0]                                  ; rg05[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[119]                                ; keys[119]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg04[0]                                  ; rg04[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[120]                                ; keys[120]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg08[0]                                  ; rg08[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[124]                                ; keys[124]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg09[0]                                  ; rg09[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[123]                                ; keys[123]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg07[0]                                  ; rg07[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[122]                                ; keys[122]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg06[0]                                  ; rg06[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[121]                                ; keys[121]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[114]                                ; keys[114]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[113]                                ; keys[113]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[111]                                ; keys[111]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[112]                                ; keys[112]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[118]                                ; keys[118]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg02[0]                                  ; rg02[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[117]                                ; keys[117]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg03[0]                                  ; rg03[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[115]                                ; keys[115]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[116]                                ; keys[116]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rg01[0]                                  ; rg01[0]                                  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[106]                                ; keys[106]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[105]                                ; keys[105]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[104]                                ; keys[104]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[103]                                ; keys[103]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[109]                                ; keys[109]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[110]                                ; keys[110]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[107]                                ; keys[107]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[108]                                ; keys[108]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider3|pos_cnt[0]            ; frqdivmod:divider3|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[70]                                 ; keys[70]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[69]                                 ; keys[69]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider6|pos_cnt[0]            ; frqdivmod:divider6|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[87]                                 ; keys[87]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[88]                                 ; keys[88]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[90]                                 ; keys[90]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[89]                                 ; keys[89]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[93]                                 ; keys[93]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[94]                                 ; keys[94]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[91]                                 ; keys[91]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[92]                                 ; keys[92]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[97]                                 ; keys[97]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[98]                                 ; keys[98]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[95]                                 ; keys[95]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[96]                                 ; keys[96]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[102]                                ; keys[102]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[101]                                ; keys[101]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[99]                                 ; keys[99]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[100]                                ; keys[100]                                ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[38]                                 ; keys[38]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[37]                                 ; keys[37]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[78]                                 ; keys[78]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[77]                                 ; keys[77]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[75]                                 ; keys[75]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[76]                                 ; keys[76]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[74]                                 ; keys[74]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[73]                                 ; keys[73]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[72]                                 ; keys[72]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[71]                                 ; keys[71]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[81]                                 ; keys[81]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[82]                                 ; keys[82]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[80]                                 ; keys[80]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[79]                                 ; keys[79]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[83]                                 ; keys[83]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[84]                                 ; keys[84]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[85]                                 ; keys[85]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[86]                                 ; keys[86]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider2|pos_cnt[0]            ; frqdivmod:divider2|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider4|pos_cnt[0]            ; frqdivmod:divider4|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider8|pos_cnt[0]            ; frqdivmod:divider8|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider9|pos_cnt[0]            ; frqdivmod:divider9|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider5|pos_cnt[0]            ; frqdivmod:divider5|pos_cnt[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; frqdivmod:divider11|pos_cnt[0]           ; frqdivmod:divider11|pos_cnt[0]           ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keys[68]                                 ; keys[68]                                 ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk50M'                                                                                                                         ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.022      ; 1.497      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 18.557 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.020      ; 1.495      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.099 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.933      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
; 19.296 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 20.000       ; 0.000      ; 0.736      ;
+--------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk50M'                                                                                                                         ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[0] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.736      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_data[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.000      ; 0.933      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|ce_16        ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|uart_rx:URX|in_sync[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.022      ; 1.497      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[15]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[4]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[6]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[7]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[9]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[8]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[12]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[13]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[14]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[11]  ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
; 1.323 ; powerup_reset:res_gen|rst ; midi_in:midi_in_0|baud_gen:BG|counter[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.020      ; 1.495      ;
+-------+---------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50M'                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C1_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C1_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C2_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C2_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C3_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C3_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[0]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[1]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[2]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[3]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[4]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[5]         ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; clk50M ; Rise       ; reg7:C4_reg|data_out[6]         ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:C4_reg|data_out[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Fall       ; frqdivmod:divider10|neg_cnt[9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk50M ; Rise       ; frqdivmod:divider10|pos_cnt[3]  ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.587 ; 2.587 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.608 ; 2.608 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.467 ; -2.467 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.372 ; -2.372 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a1        ; clk50M     ; 12.570 ; 12.570 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 13.669 ; 13.669 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 13.937 ; 13.937 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 13.116 ; 13.116 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 5.076  ; 5.076  ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 5.764  ; 5.764  ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 5.302  ; 5.302  ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 5.379  ; 5.379  ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 4.389  ; 4.389  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a1        ; clk50M     ; 4.385 ; 4.385 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 4.378 ; 4.378 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 4.335 ; 4.335 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 4.373 ; 4.373 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 4.136 ; 4.136 ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 4.539 ; 4.539 ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 4.264 ; 4.264 ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 4.585 ; 4.585 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 4.389 ; 4.389 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.918 ;    ;    ; 5.918 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.918 ;    ;    ; 5.918 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.463 ; 0.215 ; 16.747   ; 0.584   ; 7.693               ;
;  clk50M          ; 3.463 ; 0.215 ; 16.747   ; 0.584   ; 7.693               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.081 ; 5.081 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 5.401 ; 5.401 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.467 ; -2.467 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.372 ; -2.372 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a1        ; clk50M     ; 33.799 ; 33.799 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 36.679 ; 36.679 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 36.851 ; 36.851 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 34.941 ; 34.941 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 10.426 ; 10.426 ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 12.285 ; 12.285 ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 10.996 ; 10.996 ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 11.204 ; 11.204 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 8.449  ; 8.449  ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a1        ; clk50M     ; 4.385 ; 4.385 ; Rise       ; clk50M          ;
; a2        ; clk50M     ; 4.378 ; 4.378 ; Rise       ; clk50M          ;
; a3        ; clk50M     ; 4.335 ; 4.335 ; Rise       ; clk50M          ;
; a4        ; clk50M     ; 4.373 ; 4.373 ; Rise       ; clk50M          ;
; ac1       ; clk50M     ; 4.136 ; 4.136 ; Rise       ; clk50M          ;
; ac2       ; clk50M     ; 4.539 ; 4.539 ; Rise       ; clk50M          ;
; ac3       ; clk50M     ; 4.264 ; 4.264 ; Rise       ; clk50M          ;
; ac4       ; clk50M     ; 4.585 ; 4.585 ; Rise       ; clk50M          ;
; led1      ; clk50M     ; 4.389 ; 4.389 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; MIDI_IN    ; led0        ; 10.855 ;    ;    ; 10.855 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; MIDI_IN    ; led0        ; 5.918 ;    ;    ; 5.918 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 32151    ; 572      ; 0        ; 7724     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 32151    ; 572      ; 0        ; 7724     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 45       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 934   ; 934  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Wed May 25 15:39:59 2016
Info: Command: quartus_sta EP2C5 -c EP2C5
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'EP2C5.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 3.463
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.463         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk50M 
Info (332146): Worst-case recovery slack is 16.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.747         0.000 clk50M 
Info (332146): Worst-case removal slack is 1.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.175         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 7.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.693         0.000 clk50M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 7.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.530         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk50M 
Info (332146): Worst-case recovery slack is 18.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.557         0.000 clk50M 
Info (332146): Worst-case removal slack is 0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.584         0.000 clk50M 
Info (332146): Worst-case minimum pulse width slack is 7.981
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.981         0.000 clk50M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 303 megabytes
    Info: Processing ended: Wed May 25 15:40:04 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


