[*]
[*] GTKWave Analyzer v3.3.86 (w)1999-2017 BSI
[*] Wed Oct 30 14:31:43 2019
[*]
[dumpfile] "/home/mfj/git/nexys4ddr/x16/fpga/vera/test/tb.ghw"
[dumpfile_mtime] "Wed Oct 30 14:29:21 2019"
[dumpfile_size] 2880118
[savefile] "/home/mfj/git/nexys4ddr/x16/fpga/vera/test/tb.gtkw"
[timestart] 0
[size] 1853 1145
[pos] -1 -1
*-32.633175 48000000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] top.
[treeopen] top.tb.
[treeopen] top.tb.i_cpu_dummy.
[treeopen] top.tb.i_vera.
[treeopen] top.tb.i_vera.i_vga.
[sst_width] 305
[signals_width] 249
[sst_expanded] 1
[sst_vpaned_height] 611
@c00200
-CPU
@28
#{top.tb.i_vera.i_cpu.addr_i[2:0]} top.tb.i_vera.i_cpu.addr_i[2] top.tb.i_vera.i_cpu.addr_i[1] top.tb.i_vera.i_cpu.addr_i[0]
top.tb.i_vera.i_cpu.wr_en_i
@22
#{top.tb.i_vera.i_cpu.wr_data_i[7:0]} top.tb.i_vera.i_cpu.wr_data_i[7] top.tb.i_vera.i_cpu.wr_data_i[6] top.tb.i_vera.i_cpu.wr_data_i[5] top.tb.i_vera.i_cpu.wr_data_i[4] top.tb.i_vera.i_cpu.wr_data_i[3] top.tb.i_vera.i_cpu.wr_data_i[2] top.tb.i_vera.i_cpu.wr_data_i[1] top.tb.i_vera.i_cpu.wr_data_i[0]
@28
top.tb.i_vera.i_cpu.rd_en_i
@22
#{top.tb.i_vera.i_cpu.rd_data_o[7:0]} top.tb.i_vera.i_cpu.rd_data_o[7] top.tb.i_vera.i_cpu.rd_data_o[6] top.tb.i_vera.i_cpu.rd_data_o[5] top.tb.i_vera.i_cpu.rd_data_o[4] top.tb.i_vera.i_cpu.rd_data_o[3] top.tb.i_vera.i_cpu.rd_data_o[2] top.tb.i_vera.i_cpu.rd_data_o[1] top.tb.i_vera.i_cpu.rd_data_o[0]
#{top.tb.i_vera.i_cpu.vram_addr_o[16:0]} top.tb.i_vera.i_cpu.vram_addr_o[16] top.tb.i_vera.i_cpu.vram_addr_o[15] top.tb.i_vera.i_cpu.vram_addr_o[14] top.tb.i_vera.i_cpu.vram_addr_o[13] top.tb.i_vera.i_cpu.vram_addr_o[12] top.tb.i_vera.i_cpu.vram_addr_o[11] top.tb.i_vera.i_cpu.vram_addr_o[10] top.tb.i_vera.i_cpu.vram_addr_o[9] top.tb.i_vera.i_cpu.vram_addr_o[8] top.tb.i_vera.i_cpu.vram_addr_o[7] top.tb.i_vera.i_cpu.vram_addr_o[6] top.tb.i_vera.i_cpu.vram_addr_o[5] top.tb.i_vera.i_cpu.vram_addr_o[4] top.tb.i_vera.i_cpu.vram_addr_o[3] top.tb.i_vera.i_cpu.vram_addr_o[2] top.tb.i_vera.i_cpu.vram_addr_o[1] top.tb.i_vera.i_cpu.vram_addr_o[0]
@28
top.tb.i_vera.i_cpu.vram_wr_en_o
@22
#{top.tb.i_vera.i_cpu.vram_wr_data_o[7:0]} top.tb.i_vera.i_cpu.vram_wr_data_o[7] top.tb.i_vera.i_cpu.vram_wr_data_o[6] top.tb.i_vera.i_cpu.vram_wr_data_o[5] top.tb.i_vera.i_cpu.vram_wr_data_o[4] top.tb.i_vera.i_cpu.vram_wr_data_o[3] top.tb.i_vera.i_cpu.vram_wr_data_o[2] top.tb.i_vera.i_cpu.vram_wr_data_o[1] top.tb.i_vera.i_cpu.vram_wr_data_o[0]
@28
top.tb.i_vera.i_cpu.vram_rd_en_o
@22
#{top.tb.i_vera.i_cpu.vram_rd_data_i[7:0]} top.tb.i_vera.i_cpu.vram_rd_data_i[7] top.tb.i_vera.i_cpu.vram_rd_data_i[6] top.tb.i_vera.i_cpu.vram_rd_data_i[5] top.tb.i_vera.i_cpu.vram_rd_data_i[4] top.tb.i_vera.i_cpu.vram_rd_data_i[3] top.tb.i_vera.i_cpu.vram_rd_data_i[2] top.tb.i_vera.i_cpu.vram_rd_data_i[1] top.tb.i_vera.i_cpu.vram_rd_data_i[0]
#{top.tb.i_vera.i_cpu.pal_addr_o[8:0]} top.tb.i_vera.i_cpu.pal_addr_o[8] top.tb.i_vera.i_cpu.pal_addr_o[7] top.tb.i_vera.i_cpu.pal_addr_o[6] top.tb.i_vera.i_cpu.pal_addr_o[5] top.tb.i_vera.i_cpu.pal_addr_o[4] top.tb.i_vera.i_cpu.pal_addr_o[3] top.tb.i_vera.i_cpu.pal_addr_o[2] top.tb.i_vera.i_cpu.pal_addr_o[1] top.tb.i_vera.i_cpu.pal_addr_o[0]
@28
top.tb.i_vera.i_cpu.pal_wr_en_o
@22
#{top.tb.i_vera.i_cpu.pal_wr_data_o[7:0]} top.tb.i_vera.i_cpu.pal_wr_data_o[7] top.tb.i_vera.i_cpu.pal_wr_data_o[6] top.tb.i_vera.i_cpu.pal_wr_data_o[5] top.tb.i_vera.i_cpu.pal_wr_data_o[4] top.tb.i_vera.i_cpu.pal_wr_data_o[3] top.tb.i_vera.i_cpu.pal_wr_data_o[2] top.tb.i_vera.i_cpu.pal_wr_data_o[1] top.tb.i_vera.i_cpu.pal_wr_data_o[0]
@28
top.tb.i_vera.i_cpu.pal_rd_en_o
@22
#{top.tb.i_vera.i_cpu.pal_rd_data_i[7:0]} top.tb.i_vera.i_cpu.pal_rd_data_i[7] top.tb.i_vera.i_cpu.pal_rd_data_i[6] top.tb.i_vera.i_cpu.pal_rd_data_i[5] top.tb.i_vera.i_cpu.pal_rd_data_i[4] top.tb.i_vera.i_cpu.pal_rd_data_i[3] top.tb.i_vera.i_cpu.pal_rd_data_i[2] top.tb.i_vera.i_cpu.pal_rd_data_i[1] top.tb.i_vera.i_cpu.pal_rd_data_i[0]
#{top.tb.i_vera.i_cpu.map_base_o[17:0]} top.tb.i_vera.i_cpu.map_base_o[17] top.tb.i_vera.i_cpu.map_base_o[16] top.tb.i_vera.i_cpu.map_base_o[15] top.tb.i_vera.i_cpu.map_base_o[14] top.tb.i_vera.i_cpu.map_base_o[13] top.tb.i_vera.i_cpu.map_base_o[12] top.tb.i_vera.i_cpu.map_base_o[11] top.tb.i_vera.i_cpu.map_base_o[10] top.tb.i_vera.i_cpu.map_base_o[9] top.tb.i_vera.i_cpu.map_base_o[8] top.tb.i_vera.i_cpu.map_base_o[7] top.tb.i_vera.i_cpu.map_base_o[6] top.tb.i_vera.i_cpu.map_base_o[5] top.tb.i_vera.i_cpu.map_base_o[4] top.tb.i_vera.i_cpu.map_base_o[3] top.tb.i_vera.i_cpu.map_base_o[2] top.tb.i_vera.i_cpu.map_base_o[1] top.tb.i_vera.i_cpu.map_base_o[0]
#{top.tb.i_vera.i_cpu.tile_base_o[17:0]} top.tb.i_vera.i_cpu.tile_base_o[17] top.tb.i_vera.i_cpu.tile_base_o[16] top.tb.i_vera.i_cpu.tile_base_o[15] top.tb.i_vera.i_cpu.tile_base_o[14] top.tb.i_vera.i_cpu.tile_base_o[13] top.tb.i_vera.i_cpu.tile_base_o[12] top.tb.i_vera.i_cpu.tile_base_o[11] top.tb.i_vera.i_cpu.tile_base_o[10] top.tb.i_vera.i_cpu.tile_base_o[9] top.tb.i_vera.i_cpu.tile_base_o[8] top.tb.i_vera.i_cpu.tile_base_o[7] top.tb.i_vera.i_cpu.tile_base_o[6] top.tb.i_vera.i_cpu.tile_base_o[5] top.tb.i_vera.i_cpu.tile_base_o[4] top.tb.i_vera.i_cpu.tile_base_o[3] top.tb.i_vera.i_cpu.tile_base_o[2] top.tb.i_vera.i_cpu.tile_base_o[1] top.tb.i_vera.i_cpu.tile_base_o[0]
@1401200
-CPU
@c00200
-MMU
@28
#{top.tb.i_vera.i_cpu.i_mmu.cpu_addr_i[2:0]} top.tb.i_vera.i_cpu.i_mmu.cpu_addr_i[2] top.tb.i_vera.i_cpu.i_mmu.cpu_addr_i[1] top.tb.i_vera.i_cpu.i_mmu.cpu_addr_i[0]
top.tb.i_vera.i_cpu.i_mmu.cpu_wr_en_i
@22
#{top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[7:0]} top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[7] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[6] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[5] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[4] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[3] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[2] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[1] top.tb.i_vera.i_cpu.i_mmu.cpu_wr_data_i[0]
@28
top.tb.i_vera.i_cpu.i_mmu.cpu_rd_en_i
@22
#{top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[7:0]} top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[7] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[6] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[5] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[4] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[3] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[2] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[1] top.tb.i_vera.i_cpu.i_mmu.cpu_rd_data_o[0]
#{top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[19:0]} top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[19] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[18] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[17] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[16] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[15] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[14] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[13] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[12] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[11] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[10] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[9] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[8] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[7] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[6] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[5] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[4] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[3] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[2] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[1] top.tb.i_vera.i_cpu.i_mmu.vera_addr_o[0]
@28
top.tb.i_vera.i_cpu.i_mmu.vera_wr_en_o
@22
#{top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[7:0]} top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[7] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[6] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[5] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[4] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[3] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[2] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[1] top.tb.i_vera.i_cpu.i_mmu.vera_wr_data_o[0]
@28
top.tb.i_vera.i_cpu.i_mmu.vera_rd_en_o
@22
#{top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[7:0]} top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[7] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[6] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[5] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[4] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[3] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[2] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[1] top.tb.i_vera.i_cpu.i_mmu.vera_rd_data_i[0]
@1401200
-MMU
@c00200
-VRAM
@22
#{top.tb.i_vera.i_vram.cpu_addr_i[16:0]} top.tb.i_vera.i_vram.cpu_addr_i[16] top.tb.i_vera.i_vram.cpu_addr_i[15] top.tb.i_vera.i_vram.cpu_addr_i[14] top.tb.i_vera.i_vram.cpu_addr_i[13] top.tb.i_vera.i_vram.cpu_addr_i[12] top.tb.i_vera.i_vram.cpu_addr_i[11] top.tb.i_vera.i_vram.cpu_addr_i[10] top.tb.i_vera.i_vram.cpu_addr_i[9] top.tb.i_vera.i_vram.cpu_addr_i[8] top.tb.i_vera.i_vram.cpu_addr_i[7] top.tb.i_vera.i_vram.cpu_addr_i[6] top.tb.i_vera.i_vram.cpu_addr_i[5] top.tb.i_vera.i_vram.cpu_addr_i[4] top.tb.i_vera.i_vram.cpu_addr_i[3] top.tb.i_vera.i_vram.cpu_addr_i[2] top.tb.i_vera.i_vram.cpu_addr_i[1] top.tb.i_vera.i_vram.cpu_addr_i[0]
@28
top.tb.i_vera.i_vram.cpu_wr_en_i
@22
#{top.tb.i_vera.i_vram.cpu_wr_data_i[7:0]} top.tb.i_vera.i_vram.cpu_wr_data_i[7] top.tb.i_vera.i_vram.cpu_wr_data_i[6] top.tb.i_vera.i_vram.cpu_wr_data_i[5] top.tb.i_vera.i_vram.cpu_wr_data_i[4] top.tb.i_vera.i_vram.cpu_wr_data_i[3] top.tb.i_vera.i_vram.cpu_wr_data_i[2] top.tb.i_vera.i_vram.cpu_wr_data_i[1] top.tb.i_vera.i_vram.cpu_wr_data_i[0]
@28
top.tb.i_vera.i_vram.cpu_rd_en_i
@22
#{top.tb.i_vera.i_vram.cpu_rd_data_o[7:0]} top.tb.i_vera.i_vram.cpu_rd_data_o[7] top.tb.i_vera.i_vram.cpu_rd_data_o[6] top.tb.i_vera.i_vram.cpu_rd_data_o[5] top.tb.i_vera.i_vram.cpu_rd_data_o[4] top.tb.i_vera.i_vram.cpu_rd_data_o[3] top.tb.i_vera.i_vram.cpu_rd_data_o[2] top.tb.i_vera.i_vram.cpu_rd_data_o[1] top.tb.i_vera.i_vram.cpu_rd_data_o[0]
@1401200
-VRAM
@800200
-palette RAM
@28
top.tb.i_vera.i_palette.cpu_clk_i
@22
#{top.tb.i_vera.i_palette.cpu_addr_i[8:0]} top.tb.i_vera.i_palette.cpu_addr_i[8] top.tb.i_vera.i_palette.cpu_addr_i[7] top.tb.i_vera.i_palette.cpu_addr_i[6] top.tb.i_vera.i_palette.cpu_addr_i[5] top.tb.i_vera.i_palette.cpu_addr_i[4] top.tb.i_vera.i_palette.cpu_addr_i[3] top.tb.i_vera.i_palette.cpu_addr_i[2] top.tb.i_vera.i_palette.cpu_addr_i[1] top.tb.i_vera.i_palette.cpu_addr_i[0]
@28
top.tb.i_vera.i_palette.cpu_wr_en_i
@22
#{top.tb.i_vera.i_palette.cpu_wr_data_i[7:0]} top.tb.i_vera.i_palette.cpu_wr_data_i[7] top.tb.i_vera.i_palette.cpu_wr_data_i[6] top.tb.i_vera.i_palette.cpu_wr_data_i[5] top.tb.i_vera.i_palette.cpu_wr_data_i[4] top.tb.i_vera.i_palette.cpu_wr_data_i[3] top.tb.i_vera.i_palette.cpu_wr_data_i[2] top.tb.i_vera.i_palette.cpu_wr_data_i[1] top.tb.i_vera.i_palette.cpu_wr_data_i[0]
@28
top.tb.i_vera.i_palette.cpu_rd_en_i
@22
#{top.tb.i_vera.i_palette.cpu_rd_data_o[7:0]} top.tb.i_vera.i_palette.cpu_rd_data_o[7] top.tb.i_vera.i_palette.cpu_rd_data_o[6] top.tb.i_vera.i_palette.cpu_rd_data_o[5] top.tb.i_vera.i_palette.cpu_rd_data_o[4] top.tb.i_vera.i_palette.cpu_rd_data_o[3] top.tb.i_vera.i_palette.cpu_rd_data_o[2] top.tb.i_vera.i_palette.cpu_rd_data_o[1] top.tb.i_vera.i_palette.cpu_rd_data_o[0]
@1000200
-palette RAM
@800200
-VGA
@28
top.tb.i_vera.i_vga.hs_o
top.tb.i_vera.i_vga.vs_o
@22
#{top.tb.i_vera.i_vga.col_o[11:0]} top.tb.i_vera.i_vga.col_o[11] top.tb.i_vera.i_vga.col_o[10] top.tb.i_vera.i_vga.col_o[9] top.tb.i_vera.i_vga.col_o[8] top.tb.i_vera.i_vga.col_o[7] top.tb.i_vera.i_vga.col_o[6] top.tb.i_vera.i_vga.col_o[5] top.tb.i_vera.i_vga.col_o[4] top.tb.i_vera.i_vga.col_o[3] top.tb.i_vera.i_vga.col_o[2] top.tb.i_vera.i_vga.col_o[1] top.tb.i_vera.i_vga.col_o[0]
#{top.tb.i_vera.i_vga.pix_x_out_s[9:0]} top.tb.i_vera.i_vga.pix_x_out_s[9] top.tb.i_vera.i_vga.pix_x_out_s[8] top.tb.i_vera.i_vga.pix_x_out_s[7] top.tb.i_vera.i_vga.pix_x_out_s[6] top.tb.i_vera.i_vga.pix_x_out_s[5] top.tb.i_vera.i_vga.pix_x_out_s[4] top.tb.i_vera.i_vga.pix_x_out_s[3] top.tb.i_vera.i_vga.pix_x_out_s[2] top.tb.i_vera.i_vga.pix_x_out_s[1] top.tb.i_vera.i_vga.pix_x_out_s[0]
#{top.tb.i_vera.i_vga.pix_y_out_s[9:0]} top.tb.i_vera.i_vga.pix_y_out_s[9] top.tb.i_vera.i_vga.pix_y_out_s[8] top.tb.i_vera.i_vga.pix_y_out_s[7] top.tb.i_vera.i_vga.pix_y_out_s[6] top.tb.i_vera.i_vga.pix_y_out_s[5] top.tb.i_vera.i_vga.pix_y_out_s[4] top.tb.i_vera.i_vga.pix_y_out_s[3] top.tb.i_vera.i_vga.pix_y_out_s[2] top.tb.i_vera.i_vga.pix_y_out_s[1] top.tb.i_vera.i_vga.pix_y_out_s[0]
@1000200
-VGA
[pattern_trace] 1
[pattern_trace] 0
