<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:25.2225</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0115315</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>디스플레이 패널</inventionTitle><inventionTitleEng>DISPLAY PANEL</inventionTitleEng><openDate>2024.03.21</openDate><openNumber>10-2024-0036816</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.09.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서는 베젤 영역을 저감할 수 있는 게이트 드라이버를 갖는 디스플레이 패널에 관한 것으로, 일 실시예에 따른 디스플레이 패널에서 스캔 드라이버는 입력 신호로부터 생성된 캐리 신호를 반전시켜 스캔 신호를 출력하는 인버터를 구비하고, 인버터는 폴리 실리콘 반도체층을 포함하는 제1 트랜지스터, 및 옥사이드 반도체층을 포함하고, 제1 트랜지스터와 베젤 영역의 두께 방향으로 중첩하여 배치된 제2 트랜지스터를 포함하고, 두께 방향으로 중첩된 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극이 연결되어 캐리 신호를 공급받는 공통 게이트 전극을 구성할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 서브픽셀들이 배치된 디스플레이 영역;상기 디스플레이 영역을 둘러싸는 베젤 영역; 상기 베젤 영역에 배치되고, 상기 복수의 서브픽셀들 각각에 접속된 적어도 하나의 게이트 라인에 스캔 신호를 공급하는 스캔 드라이버를 포함하고,상기 스캔 드라이버는 입력 신호로부터 생성된 캐리 신호를 반전시켜 상기 스캔 신호를 출력하는 인버터를 구비하고,상기 인버터는폴리 실리콘 반도체층을 포함하는 제1 트랜지스터; 및옥사이드 반도체층을 포함하고, 상기 제1 트랜지스터와 상기 베젤 영역의 두께 방향으로 중첩하여 배치된 제2 트랜지스터를 포함하고,상기 두께 방향으로 중첩된 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극이 연결되어 상기 캐리 신호를 공급받는 공통 게이트 전극을 구성하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>2. 청구항 1에 있어서,상기 제1 트랜지스터는 상기 폴리 실리콘 반도체층과 연결된 제1 전극 및 제2 전극을 구비하고,상기 제2 트랜지스터는 상기 옥사이드 반도체층과 연결된 제1 전극 및 제2 전극을 구비하고,상기 제1 트랜지스터의 제2 전극과 상기 제2 트랜지스터의 제2 전극이 연결되어 상기 스캔 신호를 출력하는 공통 출력 라인을 구성하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>3. 청구항 2에 있어서,상기 폴리 실리콘 반도체층은 기판 위의 하부 버퍼층 상에 배치되고,상기 제1 트랜지스터의 게이트 전극은 제1 게이트 절연층을 사이에 두고 상기 폴리 실리콘 반도체층과 중첩하여 배치되고,상기 제1 트랜지스터의 제1 전극 및 제2 전극은 제3 층간 절연층 상에 배치되고 제1 및 제2 컨택홀을 통해 상기 폴리 실리콘 반도체층과 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>4. 청구항 2에 있어서,상기 제2 트랜지스터의 게이트 전극은 상기 제1 트랜지스터의 게이트 전극을 덮는 제1 층간 절연층과, 상기 제1 층간 절연층 상에 배치되는 상부 버퍼층 중 제1 서브 버퍼층을 사이에 두고 상기 제1 트랜지스터의 게이트 전극과 중첩하여 배치되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>5. 청구항 4에 있어서,상기 옥사이드 반도체층은 상기 상부 버퍼층 중 제2 및 제3 서브 버퍼층을 사이에 두고 상기 제2 트랜지스터의 게이트 전극과 중첩하여 배치되고,상기 제2 트랜지스터의 제1 전극 및 제2 전극은 제3 층간 절연층 상에 배치되고 제3 및 제4 컨택홀을 통해 상기 옥사이드 반도체층과 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>6. 청구항 5에 있어서,상기 인버터는상기 옥사이드 반도체층을 덮는 제2 게이트 절연층; 및상기 제2 게이트 절연층과 상기 제3 층간 절연층 사이에 배치되는 제2 층간 절연층을 더 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>7. 청구항 6에 있어서,상기 제2 트랜지스터는상기 제2 게이트 절연층 상에 상기 옥사이드 반도체층과 중첩하여 배치되고 상기 제2 트랜지스터의 게이트 전극과 연결되는 상부 게이트 전극을 더 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>8. 청구항 1에 있어서,상기 옥사이드 반도체층의 채널폭이 상기 폴리 실리콘 반도체층의 채널폭보다 큰 디스플레이 패널.</claim></claimInfo><claimInfo><claim>9. 청구항 2에 있어서,상기 제1 트랜지스터는 P타입 트랜지스터이고,상기 제2 트랜지스터는 N타입 트랜지스터인 디스플레이 패널.</claim></claimInfo><claimInfo><claim>10. 청구항 9에 있어서,상기 제1 트랜지스터의 제1 전극은 게이트 로우 전압이 공급되는 제1 전원 라인과 연결되고,상기 제2 트랜지스터의 제1 전극은 게이트 하이 전압이 공급되는 제2 전원 라인과 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>11. 청구항 6에 있어서,상기 복수의 서브픽셀 각각은 스위칭 트랜지스터를 구비하고,상기 스위칭 트랜지스터는상기 제1 게이트 절연층 상에 배치된 제1 차광층;상기 상부 버퍼층 상에 배치되고 상기 제1 차광층과 중첩하는 제1 반도체층;상기 제2 게이트 절연층 상에 배치되어 상기 제1 반도체층과 중첩하는 제1 게이트 전극; 및상기 제3 층간 절연층 상에 배치되고 제5 및 제6 컨택홀을 통해 상기 제1 반도체층과 연결된 제1 및 제2 전극을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>12. 청구항 11에 있어서,상기 복수의 서브픽셀 각각은 구동 트랜지스터를 구비하고,상기 구동 트랜지스터는상기 상부 버퍼층 중 상기 제1 서브 버퍼층 상에 배치된 제2 차광층;상기 상부 버퍼층 중 상기 제3 서브 버퍼층 상에 배치되고 상기 제2 차광층과 중첩하는 제2 반도체층;상기 제2 게이트 절연층 상에 배치되어 상기 제2 반도체층과 중첩하는 제2 게이트 전극; 및상기 제3 층간 절연층 상에 배치되고 제7 및 제8 컨택홀을 통해 상기 제2 반도체층과 연결된 제1 및 제2 전극을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>13. 청구항 12에 있어서,상기 제1 트랜지스터의 게이트 전극은 상기 스위칭 트랜지스터의 제1 차광층과 동일층에 배치되고 동일 금속 물질로 구성되고,상기 제2 트랜지스터의 게이트 전극은 상기 구동 트랜지스터의 제2 차광층과 동일층에 배치되고 동일 금속 물질로 구성되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>14. 청구항 12에 있어서,상기 스위칭 트랜지스터의 제1 차광층은 상기 스위칭 트랜지스터의 제1 게이트 전극과 연결되고,상기 구동 트랜지스터의 제2 차광층은 상기 구동 트랜지스터의 제1 전극과 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>15. 청구항 12에 있어서,상기 스위칭 트랜지스터의 제1 반도체층과 상기 구동 트랜지스터의 제2 반도체층은 상기 옥사이드 반도체층과 동일층에 배치되는 옥사이드 반도체층을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>16. 청구항 12에 있어서,상기 복수의 서브픽셀 각각은 상기 구동 트랜지스터의 제1 전극과 연결된 스토리지 커패시터를 더 포함하고,상기 스토리지 커패시터는상기 스위칭 트랜지스터의 제1 차광층과 동일층에 배치되고 동일 금속층으로 구성되는 하부 스토리지 전극; 및상기 구동 트랜지스터의 제2 차광층과 동일층에 배치되고 동일 금속층으로 구성되며 컨택홀을 통해 상기 구동 트랜지스터의 제1 전극과 연결되는 상부 스토리지 전극을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>17. 청구항 1에 있어서,상기 스캔 드라이버와, 상기 복수의 서브픽셀 각각은 상기 폴리 실리콘 반도체층과 동일층에 배치된 폴리 실리콘 반도체층을 포함하는 P타입의 트랜지스터; 및상기 옥사이드 실리콘 반도체층과 동일층에 배치된 옥사이드 실리콘 반도체층을 포함하는 N타입의 트랜지스터를 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>18. 청구항 1에 있어서,상기 베젤 영역에 배치되고, 상기 서브픽셀들과 접속된 제2 게이트 라인들 각각에 제2 스캔 신호를 공급하는 제2 스캔 드라이버; 및상기 베젤 영역에 배치되고, 상기 서브픽셀들과 접속된 제3 게이트 라인들 각각에 발광 제어 신호를 공급하는 발광 제어 드라이버를 추가로 구비하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>19. 복수의 서브픽셀들이 배치된 디스플레이 영역;상기 베젤 영역에 배치되고, 상기 복수의 서브픽셀들과 접속된 복수의 제1 게이트 라인 각각에 제1 스캔 신호를 공급하는 제1 스캔 드라이버;상기 베젤 영역에 배치되고, 상기 복수의 서브픽셀들과 접속된 복수의 제2 게이트 라인 각각에 제2 스캔 신호를 공급하는 제2 스캔 드라이버;상기 베젤 영역에 배치되고, 상기 복수의 서브픽셀들과 접속된 복수의 제3 게이트 라인 각각에 발광 제어 신호를 공급하는 발광 제어 드라이버를 포함하고,상기 제1 및 제2 스캔 드라이버 중 적어도 하나는 입력 신호로부터 생성된 캐리 신호를 반전시켜 해당 스캔 신호를 출력하는 인버터를 구비하고,상기 인버터는폴리 실리콘 반도체층을 포함하는 제1 트랜지스터; 및옥사이드 반도체층을 포함하고, 상기 제1 트랜지스터와 두께 방향으로 중첩하여 배치된 제2 트랜지스터를 구비하고,상기 제1 트랜지스터의 게이트 전극은 상기 복수의 서브픽셀 각각에 포함된 스위칭 트랜지스터의 제1 차광층과 동일층에 배치되고 동일 금속 물질로 구성되고,상기 제2 트랜지스터의 게이트 전극은 상기 복수의 서브픽셀 각각에 포함된 구동 트랜지스터의 제2 차광층과 동일층에 배치되고 동일 금속 물질로 구성되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>20. 청구항 19에 있어서, 상기 제1 트랜지스터는 상기 폴리 실리콘 반도체층과 연결된 제1 전극 및 제2 전극을 구비하고,상기 제2 트랜지스터는 상기 옥사이드 반도체층과 연결된 제1 전극 및 제2 전극을 구비하고,상기 두께 방향으로 중첩된 상기 제1 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 게이트 전극이 연결되어 상기 캐리 신호를 공급받는 공통 게이트 전극을 구성하고, 상기 제1 트랜지스터의 제1 전극은 게이트 로우 전압이 공급되는 제1 전원 라인과 연결되고,상기 제2 트랜지스터의 제1 전극은 게이트 하이 전압이 공급되는 제2 전원 라인과 연결되고,상기 제1 트랜지스터의 제2 전극과, 상기 제2 트랜지스터의 제2 전극이 일체화되어 상기 해당 스캔 신호를 출력하는 공통 출력 라인을 구성하는 디스플레이 패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>KyungSu Kim</engName><name>김경수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  논현로  *** ,*층 (역삼동, 경안빌딩)</address><code>920091000010</code><country>대한민국</country><engName>Astran International IP Group</engName><name>특허법인천문</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.14</receiptDate><receiptNumber>1-1-2022-0960094-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.02.23</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.03.19</receiptDate><receiptNumber>9-6-2025-0029658-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.17</receiptDate><receiptNumber>9-5-2025-0163900-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.15</receiptDate><receiptNumber>1-1-2025-0424504-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.15</receiptDate><receiptNumber>1-1-2025-0424503-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.29</receiptDate><receiptNumber>9-5-2025-1050767-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220115315.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e7e8384424434c26bada1b947c35cdac4ce97784bd6e022fcfe66d2892ca6ee98ecf405c9ce6e20b2f0b714e959e08cd7e6dedfa7cac3d6d2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdfc7ca85b2676c399988f0295622f67d3b897f3a50c73682156451e05093608fd6b776e1fe8fab6a60c6de439cd6d2cfe0a2e1792e68469b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>