# 2026年1月17日

AMD在当下时代能夺取最佳游戏处理器这一名号，就是源自于3D V-Cache技术。这项技术在CCD - 核心计算芯片叠加了一层L3缓存，第一代的3D V-Cache将缓存层叠加在CCD上方，而到了锐龙9000系，AMD将缓存层转移到了CCD下方。通过额外的缓存层封装，整个处理器获得了大量的额外L3缓存。

AMD的3D V-Cache或者被称为X3D的解决方案已经从上至下应用在了EPYC霄龙数据中心处理器和消费级的锐龙处理器系列上。而在AMD继续开发L3 3D V-Cache技术的同时，也在探索更多方法来堆叠更多缓存，而本次谈到的L2堆叠就是AMD的新项目。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20260117144242.png)

根据AMD论文中提供的示意图，我想大概是这样，在CCD的Basedie上会有一颗芯片两层封装的L2 3D V-Cache，而在核心与L2的位置（也是CCX，计算核心复合体），则会有一颗芯片一层封装的L2 3D V-Cache。

而对于其堆叠的L2缓存设计，AMD也展示了一个包含四个512KB区域的缓存模块，总共可提供2MB的L2缓存，以及一个CCC（缓存控制电路）。这一L2缓存复合体可根据需要进行扩展部署，框图中展示了最多4MB的方案。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20260117144309.png)

本质堆叠方式还是和现有的3D V-Cache一致，将L2/L3堆栈层连接到Basedie和CCX，采用硅通孔技术进行配置。而如图，该方案由两个缓存芯片组成，CCC负责控制数据的输入输出。

论文中，AMD以平面1MB L2和2MB L2缓存配置为例，作者指出，1MB L2M缓存在平面配置下典型延迟为 14 周期，而堆叠 1MB L2M 缓存延迟为 12 周期。这表明堆叠L2缓存不仅能提供更高容量，还能实现与典型平面方法相当甚至更好的周期延迟。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20260117144339.png)

在所述技术的相关方案中，堆叠缓存系统的配置减少了访问堆叠缓存时的响应延迟，并提供了节能特性。该堆叠缓存系统提升了数据传输性能，其延迟低于构建在单个裸片（Die）上的传统平面缓存。值得注意的是，连接通孔（Vias）被布置在堆叠缓存系统的中心进出。这避免了像传统平面缓存那样，为了将数据跨越缓存的一部分传输到远离数据接口（I/O）的区域而必须增加布线级（本文中也称为流水线级）。

在所述技术中，路由至堆叠缓存系统中心的连接通孔，在堆叠裸片（例如第一缓存裸片与至少第二缓存裸片）上的两个缓存半部之间创建了均衡（或一致）的延迟。例如，传统的 1 MB 平面 L2M 缓存具有 14 个周期的延迟，而采用所述技术实现的 1 MB 堆叠 L2M 缓存仅有 12 个周期的延迟。这使得在实现比典型平面缓存容量更大的堆叠缓存时，仍能达到相同甚至更优的周期延迟。

因此，所述均衡延迟堆叠缓存的各个方面降低了访问请求的延迟，使数据从数据缓存中返回的速度更快。由于访问请求在更少的周期内完成，二级（L2）缓存等组件的开启时间缩短，从而实现了功耗节省；同时，缓存能够更早地从活跃状态转入空闲状态，也带来了额外的节能效果。此外，缓存裸片内的布线长度更短，有效降低了电容并节省了功耗。由于信号在处理访问请求和数据返回时仅需传输一半的距离，信号负载也随之减小。进一步地，得益于功耗降低、电容减小以及信号传输距离缩短，系统产生的热量也相应减少。


作者还表示，堆叠式L2缓存不仅有更好的延迟表现， 还能节省电量。显然我们还有相当的时间才能看到堆叠L2缓存才能在实际芯片上发挥作用，但与堆叠式 L3 3D V-Cache 一样，我们有充分的理由相信我们将看到它集成在 AMD 未来的芯片中，无论是 CPU 还是显卡。

这种 L2 堆叠技术对**服务器领域（EPYC 处理器）**和**专业开发人员**的价值远大于普通家用办公。它能有效填补一级缓存与三级缓存之间的巨大性能鸿沟，使处理器在处理复杂逻辑、非线性数据结构时表现得像“数据就在核心旁边”一样顺畅。

同时，游戏虽然平均帧依赖L3容量，但是更快更大的L2缓存，也将显著改善最低帧 (1% Low FPS)，减少微卡顿——这也将真正改写锐龙处理器的体验。

