+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller|alt_rst_req_sync_uq1                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                              ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_003                                                                                                                                              ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_002                                                                                                                                              ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_001                                                                                                                                              ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                  ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                         ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                                                           ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                                                                   ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_004                                                                                                                             ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_003                                                                                                                             ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                                                             ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                                                             ; 116   ; 64             ; 2            ; 64             ; 849    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                                                                 ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004|arb                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003|arb                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002|arb                                                                                                                           ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                                                               ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                     ; 32    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb                                                                                                                           ; 12    ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                                                               ; 851   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb|adder                                                                                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                                                                   ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_007                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_006                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_005                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_004                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_003                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_002                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                                                             ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                                                                 ; 117   ; 4              ; 8            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_instruction_master_limiter                                                                                                           ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_instruction_master_limiter                                                                                                           ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_instruction_master_limiter                                                                                                           ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_data_master_limiter                                                                                                                  ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_data_master_limiter                                                                                                                  ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_data_master_limiter                                                                                                                  ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_limiter                                                                                                           ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_limiter                                                                                                                  ; 216   ; 0              ; 0            ; 0              ; 221    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_012|the_default_decode                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_012                                                                                                                                ; 101   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_011|the_default_decode                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_011                                                                                                                                ; 101   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010|the_default_decode                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010                                                                                                                                ; 101   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009|the_default_decode                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009                                                                                                                                ; 101   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008|the_default_decode                                                                                                             ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008                                                                                                                                ; 101   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                                                             ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                                                                ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                                                                 ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                                                                    ; 101   ; 0              ; 5            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_debug_mem_slave_agent|uncompressor                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_debug_mem_slave_agent                                                                                                                ; 283   ; 39             ; 45           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_debug_mem_slave_agent|uncompressor                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_debug_mem_slave_agent                                                                                                                ; 283   ; 39             ; 45           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_debug_mem_slave_agent|uncompressor                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_debug_mem_slave_agent                                                                                                                ; 283   ; 39             ; 45           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent_rsp_fifo                                                                                                                    ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent|uncompressor                                                                                                                ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_agent                                                                                                                             ; 283   ; 39             ; 45           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 141   ; 39             ; 0            ; 39             ; 100    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent|uncompressor                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_agent                                                                                                                ; 283   ; 39             ; 45           ; 39             ; 297    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_instruction_master_agent                                                                                                             ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_instruction_master_agent                                                                                                             ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_instruction_master_agent                                                                                                             ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_data_master_agent                                                                                                                    ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_data_master_agent                                                                                                                    ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_data_master_agent                                                                                                                    ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_agent                                                                                                             ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_agent                                                                                                                    ; 171   ; 37             ; 75           ; 37             ; 133    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_debug_mem_slave_translator                                                                                                           ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_debug_mem_slave_translator                                                                                                           ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_debug_mem_slave_translator                                                                                                           ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|sram_s1_translator                                                                                                                        ; 102   ; 7              ; 3            ; 7              ; 89     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_debug_mem_slave_translator                                                                                                           ; 102   ; 5              ; 10           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_instruction_master_translator                                                                                                        ; 103   ; 51             ; 2            ; 51             ; 96     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_instruction_master_translator                                                                                                        ; 103   ; 51             ; 2            ; 51             ; 96     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_instruction_master_translator                                                                                                        ; 103   ; 51             ; 2            ; 51             ; 96     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu3_data_master_translator                                                                                                               ; 103   ; 12             ; 2            ; 12             ; 96     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu2_data_master_translator                                                                                                               ; 103   ; 12             ; 2            ; 12             ; 96     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu1_data_master_translator                                                                                                               ; 103   ; 12             ; 2            ; 12             ; 96     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_instruction_master_translator                                                                                                        ; 103   ; 51             ; 2            ; 51             ; 96     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu0_data_master_translator                                                                                                               ; 103   ; 12             ; 2            ; 12             ; 96     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                           ; 478   ; 0              ; 0            ; 0              ; 519    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated|mux2                                                                                                                     ; 259   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated|decode3                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram|the_altsyncram|auto_generated                                                                                                                          ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sram                                                                                                                                                        ; 59    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated|dpfifo                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r|rfifo|auto_generated                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_r                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated|dpfifo                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w|wfifo|auto_generated                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug|the_SEProjetoFinal_DEBUG_scfifo_w                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; debug                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU3_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU3_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_ocimem|SEProjetoFinal_CPU3_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_ocimem|SEProjetoFinal_CPU3_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU3_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_dtrace|SEProjetoFinal_CPU3_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_dtrace                                                                 ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_itrace                                                                 ; 95    ; 53             ; 95           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_dbrk                                                                   ; 90    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_xbrk                                                                   ; 57    ; 0              ; 52           ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci|the_SEProjetoFinal_CPU3_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_nios2_oci                                                                                                              ; 229   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_nios2_rtl                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_victim|the_altsyncram|auto_generated                                                                                    ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_victim                                                                                                                  ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_data|the_altsyncram|auto_generated                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_data                                                                                                                    ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_tag|the_altsyncram|auto_generated                                                                                       ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_dc_tag                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_mult_cell|the_altmult_add_p3|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_mult_cell|the_altmult_add_p2|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_mult_cell|the_altmult_add_p1|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_mult_cell                                                                                                              ; 67    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_bht|the_altsyncram|auto_generated                                                                                          ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_bht                                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_ic_tag|the_altsyncram|auto_generated                                                                                       ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_ic_tag                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_ic_data|the_altsyncram|auto_generated                                                                                      ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|SEProjetoFinal_CPU3_cpu_ic_data                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu|the_SEProjetoFinal_CPU3_cpu_test_bench                                                                                                             ; 509   ; 30             ; 436          ; 30             ; 45     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3|cpu                                                                                                                                                    ; 151   ; 1              ; 32           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu3                                                                                                                                                        ; 151   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU2_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU2_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_ocimem|SEProjetoFinal_CPU2_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_ocimem|SEProjetoFinal_CPU2_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU2_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_dtrace|SEProjetoFinal_CPU2_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_dtrace                                                                 ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_itrace                                                                 ; 95    ; 53             ; 95           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_dbrk                                                                   ; 90    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_xbrk                                                                   ; 57    ; 0              ; 52           ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci|the_SEProjetoFinal_CPU2_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_nios2_oci                                                                                                              ; 229   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_nios2_rtl                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_victim|the_altsyncram|auto_generated                                                                                    ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_victim                                                                                                                  ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_data|the_altsyncram|auto_generated                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_data                                                                                                                    ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_tag|the_altsyncram|auto_generated                                                                                       ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_dc_tag                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_mult_cell|the_altmult_add_p3|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_mult_cell|the_altmult_add_p2|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_mult_cell|the_altmult_add_p1|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_mult_cell                                                                                                              ; 67    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_bht|the_altsyncram|auto_generated                                                                                          ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_bht                                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_ic_tag|the_altsyncram|auto_generated                                                                                       ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_ic_tag                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_ic_data|the_altsyncram|auto_generated                                                                                      ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|SEProjetoFinal_CPU2_cpu_ic_data                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu|the_SEProjetoFinal_CPU2_cpu_test_bench                                                                                                             ; 509   ; 30             ; 436          ; 30             ; 45     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2|cpu                                                                                                                                                    ; 151   ; 1              ; 32           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu2                                                                                                                                                        ; 151   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU1_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU1_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_ocimem|SEProjetoFinal_CPU1_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_ocimem|SEProjetoFinal_CPU1_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU1_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_dtrace|SEProjetoFinal_CPU1_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_dtrace                                                                 ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_itrace                                                                 ; 95    ; 53             ; 95           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_dbrk                                                                   ; 90    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_xbrk                                                                   ; 57    ; 0              ; 52           ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci|the_SEProjetoFinal_CPU1_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_nios2_oci                                                                                                              ; 229   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_nios2_rtl                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_victim|the_altsyncram|auto_generated                                                                                    ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_victim                                                                                                                  ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_data|the_altsyncram|auto_generated                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_data                                                                                                                    ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_tag|the_altsyncram|auto_generated                                                                                       ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_dc_tag                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_mult_cell|the_altmult_add_p3|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_mult_cell|the_altmult_add_p2|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_mult_cell|the_altmult_add_p1|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_mult_cell                                                                                                              ; 67    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_bht|the_altsyncram|auto_generated                                                                                          ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_bht                                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_ic_tag|the_altsyncram|auto_generated                                                                                       ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_ic_tag                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_ic_data|the_altsyncram|auto_generated                                                                                      ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|SEProjetoFinal_CPU1_cpu_ic_data                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu|the_SEProjetoFinal_CPU1_cpu_test_bench                                                                                                             ; 509   ; 30             ; 436          ; 30             ; 45     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1|cpu                                                                                                                                                    ; 151   ; 1              ; 32           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu1                                                                                                                                                        ; 151   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_debug_slave_wrapper|the_SEProjetoFinal_CPU0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_ocimem|SEProjetoFinal_CPU0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_ocimem|SEProjetoFinal_CPU0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo|the_SEProjetoFinal_CPU0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_dtrace|SEProjetoFinal_CPU0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_dtrace                                                                 ; 104   ; 0              ; 93           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_itrace                                                                 ; 95    ; 53             ; 95           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_dbrk                                                                   ; 90    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_xbrk                                                                   ; 57    ; 0              ; 52           ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci|the_SEProjetoFinal_CPU0_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_nios2_oci                                                                                                              ; 229   ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_nios2_rtl                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_victim|the_altsyncram|auto_generated                                                                                    ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_victim                                                                                                                  ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_data|the_altsyncram|auto_generated                                                                                      ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_data                                                                                                                    ; 56    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_tag|the_altsyncram|auto_generated                                                                                       ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_dc_tag                                                                                                                     ; 24    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_mult_cell|the_altmult_add_p3|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_mult_cell|the_altmult_add_p2|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_mult_cell|the_altmult_add_p1|auto_generated                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_mult_cell                                                                                                              ; 67    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_bht|the_altsyncram|auto_generated                                                                                          ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_bht                                                                                                                        ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_ic_tag|the_altsyncram|auto_generated                                                                                       ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_ic_tag                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_ic_data|the_altsyncram|auto_generated                                                                                      ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|SEProjetoFinal_CPU0_cpu_ic_data                                                                                                                    ; 55    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu|the_SEProjetoFinal_CPU0_cpu_test_bench                                                                                                             ; 509   ; 30             ; 436          ; 30             ; 45     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0|cpu                                                                                                                                                    ; 151   ; 1              ; 31           ; 1              ; 113    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu0                                                                                                                                                        ; 151   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
