`begin_keywords "1800-2012"
module ixc_clkXp ( clk, rtlClk, PeEn, NeEn );
parameter DIR = 2 ;
output wire logic clk ;
input wire logic rtlClk ;
output bit PeEn ;
output bit NeEn ;
endmodule
`end_keywords
/**portGenericDumpBegin DIR clk rtlClk PeEn NeEn portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
