---
title: "Tape-out"
index: false
---
(介绍基于iEDA设计的芯片)

**2024年流片计划**

<img src="/res/images/activities/tapeout/tapeout_4.png" alt="6" style="zoom:70%;" title ="iEDA第三次支持芯片设计并流片版图和板卡测试结果" />
<center>从GDS版图-芯片-封装-板块-调试的过程示意图</center>

在2024年4月，用“一生一芯”六期或“南湖-G”设计，28nm工艺，500万门级的处理器芯片，预计取得400MHz的时钟频率。

亮点：相比前几次流片该流片计划的工具有以下提升：用iSTA辅助前端RTL代码开发时序预估、支持宏单元智能化布局工具、支持时序驱动布局工具、借助AiEDA进行流片设计。
