Classic Timing Analyzer report for CPU
Fri Mar 26 14:54:12 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.513 ns                         ; reset                                  ; multiplier:multiplier|hi[26]            ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.855 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6] ; MuxMemAddOut[23]                        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -3.062 ns                        ; reset                                  ; Controle:Controle|RegDest[0]            ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 44.14 MHz ( period = 22.656 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7] ; Controle:Controle|PCWrite               ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:XCHG|Saida[18]             ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; 819          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                         ;            ;          ; 819          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 44.14 MHz ( period = 22.656 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.890 ns                ;
; N/A                                     ; 44.70 MHz ( period = 22.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.730 ns                ;
; N/A                                     ; 44.73 MHz ( period = 22.356 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.727 ns                ;
; N/A                                     ; 44.73 MHz ( period = 22.356 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.727 ns                ;
; N/A                                     ; 44.76 MHz ( period = 22.340 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.712 ns                ;
; N/A                                     ; 44.88 MHz ( period = 22.282 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.699 ns                ;
; N/A                                     ; 44.89 MHz ( period = 22.276 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.694 ns                ;
; N/A                                     ; 44.90 MHz ( period = 22.270 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.681 ns                ;
; N/A                                     ; 45.05 MHz ( period = 22.200 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.660 ns                ;
; N/A                                     ; 45.22 MHz ( period = 22.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.616 ns                ;
; N/A                                     ; 45.46 MHz ( period = 21.998 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.574 ns                ;
; N/A                                     ; 45.46 MHz ( period = 21.996 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.539 ns                ;
; N/A                                     ; 45.48 MHz ( period = 21.990 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.534 ns                ;
; N/A                                     ; 45.49 MHz ( period = 21.982 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.536 ns                ;
; N/A                                     ; 45.49 MHz ( period = 21.982 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.536 ns                ;
; N/A                                     ; 45.50 MHz ( period = 21.976 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.531 ns                ;
; N/A                                     ; 45.50 MHz ( period = 21.976 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.531 ns                ;
; N/A                                     ; 45.52 MHz ( period = 21.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.521 ns                ;
; N/A                                     ; 45.54 MHz ( period = 21.960 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.516 ns                ;
; N/A                                     ; 45.63 MHz ( period = 21.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.500 ns                ;
; N/A                                     ; 45.66 MHz ( period = 21.902 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.492 ns                ;
; N/A                                     ; 45.66 MHz ( period = 21.900 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.497 ns                ;
; N/A                                     ; 45.66 MHz ( period = 21.900 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.497 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.896 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.490 ns                ;
; N/A                                     ; 45.68 MHz ( period = 21.890 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.485 ns                ;
; N/A                                     ; 45.70 MHz ( period = 21.884 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 45.76 MHz ( period = 21.852 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.468 ns                ;
; N/A                                     ; 45.80 MHz ( period = 21.832 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.521 ns                ;
; N/A                                     ; 45.82 MHz ( period = 21.826 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.456 ns                ;
; N/A                                     ; 45.84 MHz ( period = 21.814 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.451 ns                ;
; N/A                                     ; 45.85 MHz ( period = 21.812 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.453 ns                ;
; N/A                                     ; 45.85 MHz ( period = 21.812 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.453 ns                ;
; N/A                                     ; 45.87 MHz ( period = 21.800 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.445 ns                ;
; N/A                                     ; 45.88 MHz ( period = 21.796 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.438 ns                ;
; N/A                                     ; 46.03 MHz ( period = 21.726 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.407 ns                ;
; N/A                                     ; 46.06 MHz ( period = 21.712 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.414 ns                ;
; N/A                                     ; 46.09 MHz ( period = 21.698 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.411 ns                ;
; N/A                                     ; 46.09 MHz ( period = 21.698 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.411 ns                ;
; N/A                                     ; 46.12 MHz ( period = 21.682 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.396 ns                ;
; N/A                                     ; 46.23 MHz ( period = 21.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.391 ns                ;
; N/A                                     ; 46.27 MHz ( period = 21.612 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.365 ns                ;
; N/A                                     ; 46.32 MHz ( period = 21.588 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.335 ns                ;
; N/A                                     ; 46.45 MHz ( period = 21.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.301 ns                ;
; N/A                                     ; 46.46 MHz ( period = 21.522 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.296 ns                ;
; N/A                                     ; 46.48 MHz ( period = 21.514 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.362 ns                ;
; N/A                                     ; 46.53 MHz ( period = 21.492 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.291 ns                ;
; N/A                                     ; 46.56 MHz ( period = 21.478 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.277 ns                ;
; N/A                                     ; 46.57 MHz ( period = 21.472 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.272 ns                ;
; N/A                                     ; 46.60 MHz ( period = 21.458 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.330 ns                ;
; N/A                                     ; 46.61 MHz ( period = 21.456 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.385 ns                ;
; N/A                                     ; 46.62 MHz ( period = 21.452 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.446 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.262 ns                ;
; N/A                                     ; 46.67 MHz ( period = 21.426 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 46.69 MHz ( period = 21.420 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.249 ns                ;
; N/A                                     ; 46.74 MHz ( period = 21.396 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.238 ns                ;
; N/A                                     ; 46.77 MHz ( period = 21.380 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.231 ns                ;
; N/A                                     ; 46.78 MHz ( period = 21.376 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.291 ns                ;
; N/A                                     ; 46.82 MHz ( period = 21.358 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.218 ns                ;
; N/A                                     ; 46.85 MHz ( period = 21.344 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 46.85 MHz ( period = 21.344 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.231 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.342 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.220 ns                ;
; N/A                                     ; 46.87 MHz ( period = 21.334 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.266 ns                ;
; N/A                                     ; 46.88 MHz ( period = 21.330 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.228 ns                ;
; N/A                                     ; 46.88 MHz ( period = 21.330 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.228 ns                ;
; N/A                                     ; 46.90 MHz ( period = 21.322 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.234 ns                ;
; N/A                                     ; 46.92 MHz ( period = 21.314 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.213 ns                ;
; N/A                                     ; 46.93 MHz ( period = 21.308 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.194 ns                ;
; N/A                                     ; 46.96 MHz ( period = 21.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.288 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.260 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.288 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.247 ns                ;
; N/A                                     ; 47.05 MHz ( period = 21.256 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.244 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.182 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.244 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.176 ns                ;
; N/A                                     ; 47.14 MHz ( period = 21.214 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.144 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.139 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.992 ns                ;
; N/A                                     ; 47.18 MHz ( period = 21.194 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.152 ns                ;
; N/A                                     ; 47.23 MHz ( period = 21.174 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.205 ns                ;
; N/A                                     ; 47.30 MHz ( period = 21.142 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.129 ns                ;
; N/A                                     ; 47.30 MHz ( period = 21.140 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 47.32 MHz ( period = 21.134 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.166 ns                ;
; N/A                                     ; 47.32 MHz ( period = 21.132 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.105 ns                ;
; N/A                                     ; 47.35 MHz ( period = 21.118 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.100 ns                ;
; N/A                                     ; 47.36 MHz ( period = 21.114 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.099 ns                ;
; N/A                                     ; 47.37 MHz ( period = 21.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.095 ns                ;
; N/A                                     ; 47.43 MHz ( period = 21.082 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.194 ns                ;
; N/A                                     ; 47.45 MHz ( period = 21.076 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.189 ns                ;
; N/A                                     ; 47.49 MHz ( period = 21.058 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.132 ns                ;
; N/A                                     ; 47.51 MHz ( period = 21.050 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 6.089 ns                ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.061 ns                ;
; N/A                                     ; 47.54 MHz ( period = 21.036 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.061 ns                ;
; N/A                                     ; 47.54 MHz ( period = 21.036 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.074 ns                ;
; N/A                                     ; 47.57 MHz ( period = 21.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.071 ns                ;
; N/A                                     ; 47.57 MHz ( period = 21.022 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.071 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.006 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.040 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.006 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.056 ns                ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.035 ns                ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.155 ns                ;
; N/A                                     ; 47.69 MHz ( period = 20.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.088 ns                ;
; N/A                                     ; 47.69 MHz ( period = 20.968 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.029 ns                ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.024 ns                ;
; N/A                                     ; 47.74 MHz ( period = 20.948 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.017 ns                ;
; N/A                                     ; 47.76 MHz ( period = 20.936 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.025 ns                ;
; N/A                                     ; 47.78 MHz ( period = 20.930 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.019 ns                ;
; N/A                                     ; 47.79 MHz ( period = 20.924 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 47.80 MHz ( period = 20.920 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.998 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.993 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.069 ns                ;
; N/A                                     ; 47.82 MHz ( period = 20.912 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.111 ns                ;
; N/A                                     ; 47.83 MHz ( period = 20.908 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.064 ns                ;
; N/A                                     ; 47.88 MHz ( period = 20.886 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 5.990 ns                ;
; N/A                                     ; 47.90 MHz ( period = 20.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 5.993 ns                ;
; N/A                                     ; 47.92 MHz ( period = 20.866 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.978 ns                ;
; N/A                                     ; 47.95 MHz ( period = 20.856 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.046 ns                ;
; N/A                                     ; 47.95 MHz ( period = 20.856 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.211 ns                ;
; N/A                                     ; 47.99 MHz ( period = 20.838 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.959 ns                ;
; N/A                                     ; 47.99 MHz ( period = 20.836 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 5.957 ns                ;
; N/A                                     ; 48.00 MHz ( period = 20.834 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 5.975 ns                ;
; N/A                                     ; 48.00 MHz ( period = 20.832 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.030 ns                ;
; N/A                                     ; 48.02 MHz ( period = 20.826 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 5.969 ns                ;
; N/A                                     ; 48.02 MHz ( period = 20.824 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.949 ns                ;
; N/A                                     ; 48.06 MHz ( period = 20.806 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.022 ns                ;
; N/A                                     ; 48.08 MHz ( period = 20.798 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 5.946 ns                ;
; N/A                                     ; 48.08 MHz ( period = 20.798 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.069 ns                ;
; N/A                                     ; 48.12 MHz ( period = 20.782 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.957 ns                ;
; N/A                                     ; 48.14 MHz ( period = 20.774 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 5.946 ns                ;
; N/A                                     ; 48.19 MHz ( period = 20.750 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 48.20 MHz ( period = 20.748 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[27]              ; clock      ; clock    ; None                        ; None                      ; 5.945 ns                ;
; N/A                                     ; 48.21 MHz ( period = 20.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.986 ns                ;
; N/A                                     ; 48.22 MHz ( period = 20.740 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 5.908 ns                ;
; N/A                                     ; 48.23 MHz ( period = 20.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 5.903 ns                ;
; N/A                                     ; 48.26 MHz ( period = 20.722 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 48.35 MHz ( period = 20.684 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 5.904 ns                ;
; N/A                                     ; 48.37 MHz ( period = 20.676 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.898 ns                ;
; N/A                                     ; 48.38 MHz ( period = 20.670 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.893 ns                ;
; N/A                                     ; 48.41 MHz ( period = 20.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 5.869 ns                ;
; N/A                                     ; 48.44 MHz ( period = 20.646 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.889 ns                ;
; N/A                                     ; 48.46 MHz ( period = 20.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.873 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.944 ns                ;
; N/A                                     ; 48.50 MHz ( period = 20.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 5.682 ns                ;
; N/A                                     ; 48.51 MHz ( period = 20.616 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 5.873 ns                ;
; N/A                                     ; 48.53 MHz ( period = 20.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 5.679 ns                ;
; N/A                                     ; 48.53 MHz ( period = 20.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 5.679 ns                ;
; N/A                                     ; 48.56 MHz ( period = 20.594 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.859 ns                ;
; N/A                                     ; 48.57 MHz ( period = 20.588 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 5.664 ns                ;
; N/A                                     ; 48.58 MHz ( period = 20.584 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 5.856 ns                ;
; N/A                                     ; 48.61 MHz ( period = 20.570 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 5.825 ns                ;
; N/A                                     ; 48.62 MHz ( period = 20.568 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 5.836 ns                ;
; N/A                                     ; 48.63 MHz ( period = 20.562 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 5.836 ns                ;
; N/A                                     ; 48.74 MHz ( period = 20.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 5.812 ns                ;
; N/A                                     ; 48.74 MHz ( period = 20.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 5.633 ns                ;
; N/A                                     ; 48.77 MHz ( period = 20.506 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.815 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.498 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 5.865 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.494 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[25]              ; clock      ; clock    ; None                        ; None                      ; 5.796 ns                ;
; N/A                                     ; 48.80 MHz ( period = 20.492 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.787 ns                ;
; N/A                                     ; 48.81 MHz ( period = 20.488 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 5.863 ns                ;
; N/A                                     ; 48.81 MHz ( period = 20.486 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.782 ns                ;
; N/A                                     ; 48.82 MHz ( period = 20.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.020 ns                ;
; N/A                                     ; 48.84 MHz ( period = 20.476 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.015 ns                ;
; N/A                                     ; 48.86 MHz ( period = 20.466 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 5.792 ns                ;
; N/A                                     ; 48.86 MHz ( period = 20.466 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 48.89 MHz ( period = 20.456 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 5.783 ns                ;
; N/A                                     ; 48.90 MHz ( period = 20.450 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.758 ns                ;
; N/A                                     ; 48.91 MHz ( period = 20.444 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.753 ns                ;
; N/A                                     ; 48.95 MHz ( period = 20.430 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 5.886 ns                ;
; N/A                                     ; 49.00 MHz ( period = 20.410 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.748 ns                ;
; N/A                                     ; 49.00 MHz ( period = 20.408 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.766 ns                ;
; N/A                                     ; 49.01 MHz ( period = 20.402 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.761 ns                ;
; N/A                                     ; 49.02 MHz ( period = 20.400 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 5.981 ns                ;
; N/A                                     ; 49.04 MHz ( period = 20.392 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[31]             ; clock      ; clock    ; None                        ; None                      ; 5.773 ns                ;
; N/A                                     ; 49.08 MHz ( period = 20.374 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[27]              ; clock      ; clock    ; None                        ; None                      ; 5.754 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[27]              ; clock      ; clock    ; None                        ; None                      ; 5.749 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.719 ns                ;
; N/A                                     ; 49.13 MHz ( period = 20.354 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 5.732 ns                ;
; N/A                                     ; 49.20 MHz ( period = 20.326 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.727 ns                ;
; N/A                                     ; 49.21 MHz ( period = 20.322 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.704 ns                ;
; N/A                                     ; 49.22 MHz ( period = 20.316 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 5.721 ns                ;
; N/A                                     ; 49.23 MHz ( period = 20.312 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 5.937 ns                ;
; N/A                                     ; 49.28 MHz ( period = 20.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[27]              ; clock      ; clock    ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 49.31 MHz ( period = 20.280 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.675 ns                ;
; N/A                                     ; 49.33 MHz ( period = 20.272 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.698 ns                ;
; N/A                                     ; 49.34 MHz ( period = 20.268 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 5.690 ns                ;
; N/A                                     ; 49.34 MHz ( period = 20.266 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.693 ns                ;
; N/A                                     ; 49.35 MHz ( period = 20.262 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 5.761 ns                ;
; N/A                                     ; 49.37 MHz ( period = 20.254 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 5.679 ns                ;
; N/A                                     ; 49.40 MHz ( period = 20.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:ALUOut|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 5.682 ns                ;
; N/A                                     ; 49.41 MHz ( period = 20.238 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:ALUOut|Saida[29]          ; clock      ; clock    ; None                        ; None                      ; 5.683 ns                ;
; N/A                                     ; 49.42 MHz ( period = 20.236 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 5.677 ns                ;
; N/A                                     ; 49.46 MHz ( period = 20.218 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 5.682 ns                ;
; N/A                                     ; 49.48 MHz ( period = 20.210 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 5.665 ns                ;
; N/A                                     ; 49.49 MHz ( period = 20.208 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 5.662 ns                ;
; N/A                                     ; 49.50 MHz ( period = 20.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 5.660 ns                ;
; N/A                                     ; 49.50 MHz ( period = 20.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:PC|Saida[27]              ; clock      ; clock    ; None                        ; None                      ; 5.671 ns                ;
; N/A                                     ; 49.50 MHz ( period = 20.200 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 5.666 ns                ;
; N/A                                     ; 49.51 MHz ( period = 20.198 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 49.51 MHz ( period = 20.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:PC|Saida[29]              ; clock      ; clock    ; None                        ; None                      ; 5.664 ns                ;
; N/A                                     ; 49.53 MHz ( period = 20.190 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[30]              ; clock      ; clock    ; None                        ; None                      ; 5.659 ns                ;
; N/A                                     ; 49.55 MHz ( period = 20.180 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 5.706 ns                ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 5.633 ns                ;
; N/A                                     ; 49.60 MHz ( period = 20.160 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[27]          ; clock      ; clock    ; None                        ; None                      ; 5.643 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[27]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 0.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[21]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 0.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 0.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 0.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.708 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]                                      ; clock      ; clock    ; None                       ; None                       ; 0.452 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                                       ; clock      ; clock    ; None                       ; None                       ; 0.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.177 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]                                      ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]                                      ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]                                      ; clock      ; clock    ; None                       ; None                       ; 0.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]                                      ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]                                      ; clock      ; clock    ; None                       ; None                       ; 0.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]                                      ; clock      ; clock    ; None                       ; None                       ; 0.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxRegData:MuxRegData|MuxRegDataOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.203 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 0.777 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]                                     ; clock      ; clock    ; None                       ; None                       ; 0.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; storesize:storesize|saida[8]                                      ; clock      ; clock    ; None                       ; None                       ; 0.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.075 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]                                     ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxRegData:MuxRegData|MuxRegDataOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.295 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.395 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 0.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 0.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxRegData:MuxRegData|MuxRegDataOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; storesize:storesize|saida[21]                                     ; clock      ; clock    ; None                       ; None                       ; 0.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[19]         ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 0.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxRegData:MuxRegData|MuxRegDataOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]                                     ; clock      ; clock    ; None                       ; None                       ; 0.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.697 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]                                     ; clock      ; clock    ; None                       ; None                       ; 0.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 1.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[19]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]                                        ; clock      ; clock    ; None                       ; None                       ; 0.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[4]       ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]                                       ; clock      ; clock    ; None                       ; None                       ; 0.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]                                     ; clock      ; clock    ; None                       ; None                       ; 1.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]                                     ; clock      ; clock    ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]                                        ; clock      ; clock    ; None                       ; None                       ; 0.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.653 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[0]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]                                       ; clock      ; clock    ; None                       ; None                       ; 1.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; storesize:storesize|saida[16]                                     ; clock      ; clock    ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                                        ; clock      ; clock    ; None                       ; None                       ; 0.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; storesize:storesize|saida[11]                                     ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[18]         ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[4]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]                            ; clock      ; clock    ; None                       ; None                       ; 1.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]                                       ; clock      ; clock    ; None                       ; None                       ; 1.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.676 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[16]         ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 1.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.294 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 2.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 2.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 2.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]                                       ; clock      ; clock    ; None                       ; None                       ; 1.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]                                       ; clock      ; clock    ; None                       ; None                       ; 1.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[24]         ; MuxRegData:MuxRegData|MuxRegDataOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 2.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]                                       ; clock      ; clock    ; None                       ; None                       ; 1.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]                                        ; clock      ; clock    ; None                       ; None                       ; 1.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 2.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]                                       ; clock      ; clock    ; None                       ; None                       ; 1.243 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[22]         ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 2.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 2.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0] ; clock      ; clock    ; None                       ; None                       ; 0.740 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 2.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[21]                            ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; storesize:storesize|saida[8]                                      ; clock      ; clock    ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 2.075 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 2.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 2.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 2.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.862 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 7.513 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.264 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 7.139 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 7.011 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 6.969 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.916 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 6.902 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.829 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.730 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.727 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.625 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 6.576 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.535 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 6.479 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.448 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 6.387 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.369 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.351 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.351 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.325 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.311 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.302 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.276 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.259 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.255 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 6.237 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.228 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 6.210 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.196 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.152 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.137 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.094 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 6.047 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 6.017 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.006 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 5.994 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.978 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.957 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 5.952 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 5.949 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 5.943 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 5.935 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 5.933 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 5.899 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 5.899 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 5.899 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 5.899 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.899 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 5.897 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 5.897 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 5.849 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 5.842 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 5.838 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.804 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.803 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 5.792 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.769 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.710 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 5.698 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.696 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.622 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 5.563 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.526 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.526 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.507 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.505 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.490 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.461 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.417 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 5.355 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.317 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 5.312 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 5.188 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 5.090 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 5.076 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 5.076 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 5.034 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.029 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 5.029 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.975 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.975 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.930 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.930 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.831 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.752 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.746 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.736 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.736 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.521 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 4.521 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.387 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 4.379 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 4.350 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 4.289 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 4.237 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 4.215 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.077 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 4.058 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 4.056 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 4.056 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 4.052 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.953 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 3.794 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.606 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.586 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.584 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.562 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.483 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 3.413 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.358 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.303 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.301 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; N/A                                     ; None                                                ; 17.855 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.831 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.767 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.760 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.553 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.515 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.476 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.309 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.307 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.289 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.286 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.285 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.283 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.278 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.277 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 17.253 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 17.248 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.247 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.221 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.219 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.214 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.212 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 17.204 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.204 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 17.189 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 17.182 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 17.180 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 17.147 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.145 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.134 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.129 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.121 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.116 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 17.109 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 17.105 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.057 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.050 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 17.041 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.041 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 17.034 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.007 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.005 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.975 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.969 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.963 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.937 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.930 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.928 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.913 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.902 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.898 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.864 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.843 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.827 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.825 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.809 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.805 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.789 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.766 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.764 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.750 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.743 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.741 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.740 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.740 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.738 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.732 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.730 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.711 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.708 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.702 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.701 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.700 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.700 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.699 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.676 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.670 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.669 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.669 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.664 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.658 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.656 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.645 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.638 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.635 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.627 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.626 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.622 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.601 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.600 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.599 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.598 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.597 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.596 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.592 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.588 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.586 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.579 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.576 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.569 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.568 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.568 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.563 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.560 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.556 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.553 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.552 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.547 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.538 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.537 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.534 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.527 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.522 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.521 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.512 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.504 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.497 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.496 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.495 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.494 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.493 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.483 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.478 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.472 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.463 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.462 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.448 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.437 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.424 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.424 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.423 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.421 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.417 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.416 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.415 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.414 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.412 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.408 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.399 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.390 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.388 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.385 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.385 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.384 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.384 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.383 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 16.377 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.367 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.366 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.365 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.359 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 16.343 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.343 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.342 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.335 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.335 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.331 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.328 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.324 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.320 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.317 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.315 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.312 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.300 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.296 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.295 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 16.290 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.288 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 16.282 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.279 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.278 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.276 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.271 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.263 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.262 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 16.261 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.257 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.255 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.253 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.252 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.252 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.243 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.238 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.237 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.236 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.231 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.226 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.213 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.212 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.205 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.203 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.198 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.195 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.191 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.187 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.187 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.184 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[29] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -3.062 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.064 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.105 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.105 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.112 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.119 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.174 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.244 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -3.323 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.334 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.334 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.345 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.347 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -3.358 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.380 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.407 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.409 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.409 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.410 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.410 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.413 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.413 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.415 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.415 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.417 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.418 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.418 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.432 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -3.457 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.460 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.479 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -3.482 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.484 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.489 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.510 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -3.516 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.546 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.547 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.554 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.555 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.556 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -3.563 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.572 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -3.601 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.624 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.629 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.667 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.686 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.686 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.690 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.690 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -3.693 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.693 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.696 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.696 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.700 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.700 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.701 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.701 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.709 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -3.714 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -3.714 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.723 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -3.723 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.725 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -3.725 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.733 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.742 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.745 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.745 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.746 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.749 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.753 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.753 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.754 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.754 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.755 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.755 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.756 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.756 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.794 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.808 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -3.813 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -3.817 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.817 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -3.819 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.822 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -3.825 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.838 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.838 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -3.839 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -3.847 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -3.847 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -3.847 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.858 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -3.863 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.865 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -3.879 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.884 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.884 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.885 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.885 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.907 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.909 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.912 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.913 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.931 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -3.942 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.942 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.947 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.952 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.966 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -3.966 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -3.966 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -3.966 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -3.967 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.967 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.967 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.967 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.976 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -3.979 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -3.998 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -4.050 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -4.051 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.081 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.124 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -4.127 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.138 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -4.140 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -4.140 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -4.144 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -4.144 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -4.148 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -4.149 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -4.149 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -4.152 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -4.152 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -4.155 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -4.156 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -4.156 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -4.158 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -4.158 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -4.159 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -4.159 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -4.159 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -4.159 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -4.160 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.184 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.184 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.184 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.184 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -4.186 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -4.282 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.282 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.294 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.310 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.507 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.594 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -4.653 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -4.707 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -4.771 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -4.795 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -4.837 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.837 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -5.268 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.287 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -5.287 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -5.471 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -5.603 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -5.603 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -5.713 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -5.855 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 26 14:54:11 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 25 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
Info: Clock "clock" has Internal fmax of 44.14 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" and destination register "Controle:Controle|PCWrite" (period= 22.656 ns)
    Info: + Longest register to register delay is 6.890 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X17_Y12_N12; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]'
        Info: 2: + IC(0.252 ns) + CELL(0.225 ns) = 0.477 ns; Loc. = LCCOMB_X17_Y12_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[7]~29'
        Info: 3: + IC(0.576 ns) + CELL(0.378 ns) = 1.431 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[7]~10DUPLICATE'
        Info: 4: + IC(0.211 ns) + CELL(0.053 ns) = 1.695 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 5: + IC(0.592 ns) + CELL(0.053 ns) = 2.340 ns; Loc. = LCCOMB_X18_Y11_N4; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~12'
        Info: 6: + IC(0.586 ns) + CELL(0.053 ns) = 2.979 ns; Loc. = LCCOMB_X19_Y12_N12; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~14'
        Info: 7: + IC(0.205 ns) + CELL(0.154 ns) = 3.338 ns; Loc. = LCCOMB_X19_Y12_N4; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~4'
        Info: 8: + IC(0.198 ns) + CELL(0.053 ns) = 3.589 ns; Loc. = LCCOMB_X19_Y12_N22; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~5'
        Info: 9: + IC(0.848 ns) + CELL(0.053 ns) = 4.490 ns; Loc. = LCCOMB_X21_Y10_N10; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~6'
        Info: 10: + IC(0.202 ns) + CELL(0.053 ns) = 4.745 ns; Loc. = LCCOMB_X21_Y10_N14; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~7'
        Info: 11: + IC(0.205 ns) + CELL(0.053 ns) = 5.003 ns; Loc. = LCCOMB_X21_Y10_N20; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~8'
        Info: 12: + IC(0.203 ns) + CELL(0.053 ns) = 5.259 ns; Loc. = LCCOMB_X21_Y10_N16; Fanout = 2; COMB Node = 'Ula32:Alu|Igual~9'
        Info: 13: + IC(0.249 ns) + CELL(0.272 ns) = 5.780 ns; Loc. = LCCOMB_X21_Y10_N6; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~10DUPLICATE'
        Info: 14: + IC(0.214 ns) + CELL(0.225 ns) = 6.219 ns; Loc. = LCCOMB_X21_Y10_N26; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~1'
        Info: 15: + IC(0.203 ns) + CELL(0.053 ns) = 6.475 ns; Loc. = LCCOMB_X21_Y10_N30; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~3'
        Info: 16: + IC(0.207 ns) + CELL(0.053 ns) = 6.735 ns; Loc. = LCCOMB_X21_Y10_N0; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~5'
        Info: 17: + IC(0.000 ns) + CELL(0.155 ns) = 6.890 ns; Loc. = LCFF_X21_Y10_N1; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
        Info: Total cell delay = 1.939 ns ( 28.14 % )
        Info: Total interconnect delay = 4.951 ns ( 71.86 % )
    Info: - Smallest clock skew is -4.348 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.478 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X21_Y10_N1; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
            Info: Total cell delay = 1.472 ns ( 59.40 % )
            Info: Total interconnect delay = 1.006 ns ( 40.60 % )
        Info: - Longest clock path from clock "clock" to source register is 6.826 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(1.306 ns) + CELL(0.712 ns) = 2.872 ns; Loc. = LCFF_X9_Y9_N25; Fanout = 34; REG Node = 'Controle:Controle|ALUSrcA[1]'
            Info: 3: + IC(1.012 ns) + CELL(0.225 ns) = 4.109 ns; Loc. = LCCOMB_X17_Y11_N22; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.714 ns) + CELL(0.000 ns) = 5.823 ns; Loc. = CLKCTRL_G9; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.950 ns) + CELL(0.053 ns) = 6.826 ns; Loc. = LCCOMB_X17_Y12_N12; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]'
            Info: Total cell delay = 1.844 ns ( 27.01 % )
            Info: Total interconnect delay = 4.982 ns ( 72.99 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:XCHG|Saida[18]" and destination pin or register "MuxRegData:MuxRegData|MuxRegDataOut[18]" for clock "clock" (Hold time is 3.524 ns)
    Info: + Largest clock skew is 4.378 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.869 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(1.060 ns) + CELL(0.712 ns) = 2.626 ns; Loc. = LCFF_X11_Y10_N25; Fanout = 13; REG Node = 'Controle:Controle|RegData[1]'
            Info: 3: + IC(1.026 ns) + CELL(0.154 ns) = 3.806 ns; Loc. = LCCOMB_X7_Y10_N12; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux32~0'
            Info: 4: + IC(1.880 ns) + CELL(0.000 ns) = 5.686 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxRegData:MuxRegData|Mux32~0clkctrl'
            Info: 5: + IC(0.955 ns) + CELL(0.228 ns) = 6.869 ns; Loc. = LCCOMB_X10_Y11_N16; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[18]'
            Info: Total cell delay = 1.948 ns ( 28.36 % )
            Info: Total interconnect delay = 4.921 ns ( 71.64 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.491 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.676 ns) + CELL(0.618 ns) = 2.491 ns; Loc. = LCFF_X10_Y11_N19; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[18]'
            Info: Total cell delay = 1.472 ns ( 59.09 % )
            Info: Total interconnect delay = 1.019 ns ( 40.91 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.760 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X10_Y11_N19; Fanout = 1; REG Node = 'Registrador:XCHG|Saida[18]'
        Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X10_Y11_N18; Fanout = 1; COMB Node = 'MuxRegData:MuxRegData|Mux18~2'
        Info: 3: + IC(0.202 ns) + CELL(0.225 ns) = 0.760 ns; Loc. = LCCOMB_X10_Y11_N16; Fanout = 33; REG Node = 'MuxRegData:MuxRegData|MuxRegDataOut[18]'
        Info: Total cell delay = 0.558 ns ( 73.42 % )
        Info: Total interconnect delay = 0.202 ns ( 26.58 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|hi[26]" (data pin = "reset", clock pin = "clock") is 7.513 ns
    Info: + Longest pin to register delay is 9.902 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 229; PIN Node = 'reset'
        Info: 2: + IC(4.911 ns) + CELL(0.545 ns) = 6.330 ns; Loc. = LCCOMB_X34_Y17_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.365 ns; Loc. = LCCOMB_X34_Y17_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.400 ns; Loc. = LCCOMB_X34_Y17_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.435 ns; Loc. = LCCOMB_X34_Y17_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.470 ns; Loc. = LCCOMB_X34_Y17_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.505 ns; Loc. = LCCOMB_X34_Y17_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 6.540 ns; Loc. = LCCOMB_X34_Y17_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 6.664 ns; Loc. = LCCOMB_X34_Y17_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.699 ns; Loc. = LCCOMB_X34_Y17_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.734 ns; Loc. = LCCOMB_X34_Y17_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.769 ns; Loc. = LCCOMB_X34_Y17_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.804 ns; Loc. = LCCOMB_X34_Y17_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.839 ns; Loc. = LCCOMB_X34_Y17_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.874 ns; Loc. = LCCOMB_X34_Y17_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 6.909 ns; Loc. = LCCOMB_X34_Y17_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 7.087 ns; Loc. = LCCOMB_X34_Y17_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 7.122 ns; Loc. = LCCOMB_X34_Y16_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 7.157 ns; Loc. = LCCOMB_X34_Y16_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 7.192 ns; Loc. = LCCOMB_X34_Y16_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 7.227 ns; Loc. = LCCOMB_X34_Y16_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.262 ns; Loc. = LCCOMB_X34_Y16_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.297 ns; Loc. = LCCOMB_X34_Y16_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 7.332 ns; Loc. = LCCOMB_X34_Y16_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 7.500 ns; Loc. = LCCOMB_X34_Y16_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 7.535 ns; Loc. = LCCOMB_X34_Y15_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 7.570 ns; Loc. = LCCOMB_X34_Y15_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~103'
        Info: 28: + IC(0.000 ns) + CELL(0.035 ns) = 7.605 ns; Loc. = LCCOMB_X34_Y15_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~107'
        Info: 29: + IC(0.000 ns) + CELL(0.035 ns) = 7.640 ns; Loc. = LCCOMB_X34_Y15_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~111'
        Info: 30: + IC(0.000 ns) + CELL(0.125 ns) = 7.765 ns; Loc. = LCCOMB_X34_Y15_N8; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~114'
        Info: 31: + IC(0.828 ns) + CELL(0.366 ns) = 8.959 ns; Loc. = LCCOMB_X35_Y18_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector4~0'
        Info: 32: + IC(0.735 ns) + CELL(0.053 ns) = 9.747 ns; Loc. = LCCOMB_X33_Y17_N0; Fanout = 1; COMB Node = 'multiplier:multiplier|hi[26]~feeder'
        Info: 33: + IC(0.000 ns) + CELL(0.155 ns) = 9.902 ns; Loc. = LCFF_X33_Y17_N1; Fanout = 1; REG Node = 'multiplier:multiplier|hi[26]'
        Info: Total cell delay = 3.428 ns ( 34.62 % )
        Info: Total interconnect delay = 6.474 ns ( 65.38 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.479 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.664 ns) + CELL(0.618 ns) = 2.479 ns; Loc. = LCFF_X33_Y17_N1; Fanout = 1; REG Node = 'multiplier:multiplier|hi[26]'
        Info: Total cell delay = 1.472 ns ( 59.38 % )
        Info: Total interconnect delay = 1.007 ns ( 40.62 % )
Info: tco from clock "clock" to destination pin "MuxMemAddOut[23]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is 17.855 ns
    Info: + Longest clock path from clock "clock" to source register is 6.572 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(1.049 ns) + CELL(0.712 ns) = 2.615 ns; Loc. = LCFF_X10_Y10_N9; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[0]'
        Info: 3: + IC(0.631 ns) + CELL(0.228 ns) = 3.474 ns; Loc. = LCCOMB_X11_Y11_N18; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.926 ns) + CELL(0.000 ns) = 5.400 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.947 ns) + CELL(0.225 ns) = 6.572 ns; Loc. = LCCOMB_X22_Y12_N22; Fanout = 4; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]'
        Info: Total cell delay = 2.019 ns ( 30.72 % )
        Info: Total interconnect delay = 4.553 ns ( 69.28 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.283 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y12_N22; Fanout = 4; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]'
        Info: 2: + IC(0.578 ns) + CELL(0.053 ns) = 0.631 ns; Loc. = LCCOMB_X17_Y12_N28; Fanout = 5; COMB Node = 'Ula32:Alu|Mux57~0'
        Info: 3: + IC(0.251 ns) + CELL(0.228 ns) = 1.110 ns; Loc. = LCCOMB_X17_Y12_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[7]~29'
        Info: 4: + IC(0.576 ns) + CELL(0.378 ns) = 2.064 ns; Loc. = LCCOMB_X18_Y12_N14; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[7]~10DUPLICATE'
        Info: 5: + IC(0.211 ns) + CELL(0.053 ns) = 2.328 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 6: + IC(0.215 ns) + CELL(0.053 ns) = 2.596 ns; Loc. = LCCOMB_X18_Y12_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 7: + IC(0.221 ns) + CELL(0.053 ns) = 2.870 ns; Loc. = LCCOMB_X18_Y12_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 8: + IC(0.219 ns) + CELL(0.053 ns) = 3.142 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 9: + IC(0.601 ns) + CELL(0.053 ns) = 3.796 ns; Loc. = LCCOMB_X18_Y10_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 10: + IC(0.224 ns) + CELL(0.053 ns) = 4.073 ns; Loc. = LCCOMB_X18_Y10_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 11: + IC(0.212 ns) + CELL(0.053 ns) = 4.338 ns; Loc. = LCCOMB_X18_Y10_N10; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 12: + IC(1.023 ns) + CELL(0.154 ns) = 5.515 ns; Loc. = LCCOMB_X23_Y9_N18; Fanout = 4; COMB Node = 'Ula32:Alu|Mux8~1DUPLICATE'
        Info: 13: + IC(1.531 ns) + CELL(0.346 ns) = 7.392 ns; Loc. = LCCOMB_X11_Y11_N2; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux23~0'
        Info: 14: + IC(1.939 ns) + CELL(1.952 ns) = 11.283 ns; Loc. = PIN_G19; Fanout = 0; PIN Node = 'MuxMemAddOut[23]'
        Info: Total cell delay = 3.482 ns ( 30.86 % )
        Info: Total interconnect delay = 7.801 ns ( 69.14 % )
Info: th for register "Controle:Controle|RegDest[0]" (data pin = "reset", clock pin = "clock") is -3.062 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.573 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 18; CLK Node = 'clock'
        Info: 2: + IC(1.101 ns) + CELL(0.618 ns) = 2.573 ns; Loc. = LCFF_X13_Y10_N25; Fanout = 11; REG Node = 'Controle:Controle|RegDest[0]'
        Info: Total cell delay = 1.472 ns ( 57.21 % )
        Info: Total interconnect delay = 1.101 ns ( 42.79 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.784 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 229; PIN Node = 'reset'
        Info: 2: + IC(4.407 ns) + CELL(0.503 ns) = 5.784 ns; Loc. = LCFF_X13_Y10_N25; Fanout = 11; REG Node = 'Controle:Controle|RegDest[0]'
        Info: Total cell delay = 1.377 ns ( 23.81 % )
        Info: Total interconnect delay = 4.407 ns ( 76.19 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 171 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Fri Mar 26 14:54:12 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


