--- verilog_synth
+++ uhdm_synth
@@ -1,7 +1,7 @@
 /* Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC) */
 (* keep =  1  *)
-(* top =  1  *)
 (* src = "dut.sv:1.1-48.10" *)
+(* top =  1  *)
 module top();
 (* src = "dut.sv:16.4-16.9" *)
 wire [63:0] pack1;
@@ -11,8 +11,7 @@
 wire [23:0] s2;
 (* src = "dut.sv:29.13-29.14" *)
 wire [7:0] t;
-(* keep = 32'd1 *)
-(* src = "dut.sv:37.14-37.33" *)
+(* src = "dut.sv:41.14-41.36" *)
 \$check  #(
 .ARGS_WIDTH(32'd0),
 .FLAVOR("assert"),
@@ -27,152 +26,8 @@
 .EN(1'h1),
 .TRG()
 );
-(* keep = 32'd1 *)
-(* src = "dut.sv:38.14-38.34" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _1_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:39.14-39.33" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _2_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:40.14-40.32" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _3_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:41.14-41.35" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _4_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:42.14-42.41" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _5_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:43.14-43.38" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _6_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:44.14-44.42" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _7_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:45.14-45.38" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _8_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
-(* keep = 32'd1 *)
-(* src = "dut.sv:46.14-46.36" *)
-\$check  #(
-.ARGS_WIDTH(32'd0),
-.FLAVOR("assert"),
-.FORMAT(),
-.PRIORITY(32'd4294967295),
-.TRG_ENABLE(32'd0),
-.TRG_POLARITY(),
-.TRG_WIDTH(32'd0)
-) _9_ (
-.A(1'h1),
-.ARGS(),
-.EN(1'h1),
-.TRG()
-);
+assign t = 8'hff;
 assign s2 = 24'hxx42xx;
 assign pack1 = 64'h0000002aaaaaff55;
 assign s = 19'b111111111101010101x;
-assign t = 8'hff;
 endmodule
