DUT=125 组合 case 漏默认分支导致 latch 重建失败
--------------------------------------------

- 问题：`make run_hdlbits_test DUT=125` 生成的 SV 在 Verilator 阶段报 `UNOPTFLAT`，指向 `next_state_case_*` 形成的组合环，仿真失败。
- 根因：原设计 case 缺省分支应推导为 latch，但 WriteBackMemo 的 latch 识别只支持单层 mux（或 reset+enable 形态）。`next_state` 被展开为多级 mux 链，hold 分支一路引用自身，未能被识别为 latch，最终 emit 成自反的组合网表。
- 方案：在 latch 降级中新增“mux 链”探测：从 dataValue 沿 mux->mux->... 追到寄存器自身，标记哪些分支为 hold，按 OR 聚合成使能；重建数据 mux 链时把 hold 分支替换成纯数据路径，并生成 1bit gating（logic not/or）节点，然后创建显式 `kLatch`，清除无用 mux。
- 验证：`make run_hdlbits_test DUT=125` 通过，hdlbits 仿真 `tb_125` PASS（仍会提示 latch 推断的警告但不再出组合环）。
