// Seed: 1350936692
module module_0 (
    id_1
);
  input wire id_1;
  id_2(
      -1, -1, -1'b0, -1
  );
endmodule
module module_1 #(
    parameter id_1  = 32'd7,
    parameter id_10 = 32'd96,
    parameter id_16 = 32'd61,
    parameter id_26 = 32'd18,
    parameter id_36 = 32'd25,
    parameter id_38 = 32'd41
) (
    _id_1,
    id_2
);
  inout wire id_2;
  inout wire _id_1;
  wire  [  -1  :  id_1  ]  id_3  ,  id_4  ,  id_5  ,  id_6  ,  id_7  ,  id_8  ,  id_9  ,  _id_10  ,  id_11  ,  id_12  ,  id_13  ,  id_14  ,  id_15  ,  _id_16  ,  id_17  ,  id_18  ,  id_19  ,  id_20  ,  id_21  ,  id_22  ,  id_23  ,  id_24  ,  id_25  ,  _id_26  ,  id_27  ,  id_28  ,  id_29  ,  id_30  ,  id_31  ,  id_32  ,  id_33  ,  id_34  ,  id_35  ,  _id_36  ,  id_37  ,  _id_38  ,  id_39  ;
  logic [(  id_26  )  ?  ~  -1 : id_36 : (  (  -1  -  id_10  )  )  ==  1] id_40 = -1 == id_34;
  wire [id_16 : (  id_38  )] id_41;
  assign {1, -1} = -1;
  wire id_42;
  assign id_6 = -1;
  module_0 modCall_1 (id_8);
endmodule
