TimeQuest Timing Analyzer report for cpu_core
Thu May 09 09:39:25 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 15. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 30. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 31. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 32. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 46. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 47. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 48. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; control_unit:INST_control_unit|r_state[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] } ;
; i_CORE_CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 164.47 MHz ; 164.47 MHz      ; i_CORE_CLK                                ;                                                ;
; 871.08 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -5.080 ; -730.858      ;
; control_unit:INST_control_unit|r_state[3] ; -2.833 ; -10.847       ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -0.041 ; -0.041        ;
; control_unit:INST_control_unit|r_state[3] ; 0.343  ; 0.000         ;
+-------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                    ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.080 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.008      ;
; -5.072 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.000      ;
; -5.011 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.937      ;
; -4.989 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.917      ;
; -4.913 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.841      ;
; -4.909 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.837      ;
; -4.892 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.820      ;
; -4.857 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.785      ;
; -4.850 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.776      ;
; -4.820 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.748      ;
; -4.818 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.759      ;
; -4.809 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.728      ;
; -4.796 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.724      ;
; -4.772 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.704      ;
; -4.725 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.644      ;
; -4.696 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.626      ;
; -4.690 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.631      ;
; -4.688 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.618      ;
; -4.683 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.602      ;
; -4.678 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.606      ;
; -4.677 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.618      ;
; -4.676 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.606      ;
; -4.670 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.598      ;
; -4.668 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.598      ;
; -4.667 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.597      ;
; -4.634 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.564      ;
; -4.627 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.555      ;
; -4.613 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.545      ;
; -4.605 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.535      ;
; -4.604 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.523      ;
; -4.604 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.541      ;
; -4.602 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.539      ;
; -4.587 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.515      ;
; -4.585 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.515      ;
; -4.555 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.485      ;
; -4.547 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.478      ;
; -4.547 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.477      ;
; -4.529 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.461      ;
; -4.529 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.459      ;
; -4.527 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.457      ;
; -4.525 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.455      ;
; -4.514 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.444      ;
; -4.513 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.445      ;
; -4.511 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.439      ;
; -4.503 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.431      ;
; -4.500 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.427      ;
; -4.491 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.419      ;
; -4.490 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.418      ;
; -4.486 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.414      ;
; -4.480 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.410      ;
; -4.473 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.403      ;
; -4.464 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.394      ;
; -4.444 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.374      ;
; -4.442 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.370      ;
; -4.431 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.372      ;
; -4.427 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.350      ;
; -4.425 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.346      ;
; -4.415 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.347      ;
; -4.410 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.340      ;
; -4.407 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.326      ;
; -4.405 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.326      ;
; -4.405 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.335      ;
; -4.388 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.318      ;
; -4.388 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.318      ;
; -4.384 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.314      ;
; -4.381 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.311      ;
; -4.378 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.308      ;
; -4.361 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.288      ;
; -4.360 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.299      ;
; -4.350 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.271      ;
; -4.343 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.282      ;
; -4.341 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.262      ;
; -4.340 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 5.281      ;
; -4.335 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.263      ;
; -4.332 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.262      ;
; -4.324 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.256      ;
; -4.323 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.076     ; 5.242      ;
; -4.319 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.249      ;
; -4.299 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.220      ;
; -4.296 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.385     ; 4.906      ;
; -4.284 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.205      ;
; -4.280 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.394     ; 4.881      ;
; -4.260 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.190      ;
; -4.248 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.178      ;
; -4.246 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.398     ; 4.843      ;
; -4.236 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.157      ;
; -4.225 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.164      ;
; -4.220 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.141      ;
; -4.216 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.155      ;
; -4.200 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.121      ;
; -4.200 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.139      ;
; -4.198 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.137      ;
; -4.187 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.120      ;
; -4.183 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.122      ;
; -4.181 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.120      ;
; -4.176 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.104      ;
; -4.160 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.092      ;
; -4.158 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.079      ;
; -4.156 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.088      ;
; -4.135 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.398     ; 4.732      ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.833 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.425      ;
; -2.825 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.417      ;
; -2.819 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.411      ;
; -2.811 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.098      ; 3.394      ;
; -2.734 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.326      ;
; -2.704 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.098      ; 3.287      ;
; -2.674 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.266      ;
; -2.578 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.105      ; 3.168      ;
; -2.573 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.105      ; 3.163      ;
; -2.545 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 3.146      ;
; -2.501 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 3.102      ;
; -2.499 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 3.100      ;
; -2.480 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.072      ;
; -2.471 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.063      ;
; -2.456 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.048      ;
; -2.419 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 3.011      ;
; -2.415 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.110      ; 3.010      ;
; -2.401 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 3.002      ;
; -2.392 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.110      ; 2.987      ;
; -2.367 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.098      ; 2.950      ;
; -2.361 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.322      ;
; -2.361 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 2.953      ;
; -2.351 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.098      ; 2.934      ;
; -2.335 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.296      ;
; -2.270 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.231      ;
; -2.224 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.474      ; 3.183      ;
; -2.207 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.168      ;
; -2.194 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 3.155      ;
; -2.177 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.145      ; 2.807      ;
; -2.156 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.106      ; 2.747      ;
; -2.148 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.145      ; 2.778      ;
; -2.120 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.148      ; 2.753      ;
; -2.092 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 3.059      ;
; -2.091 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.148      ; 2.724      ;
; -2.079 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 3.043      ;
; -2.062 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.106      ; 2.653      ;
; -2.060 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.474      ; 3.019      ;
; -2.057 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.221     ; 2.321      ;
; -2.028 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.221     ; 2.292      ;
; -2.004 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.107      ; 2.596      ;
; -1.989 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.950      ;
; -1.953 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.914      ;
; -1.929 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.224     ; 2.190      ;
; -1.926 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.467      ; 2.878      ;
; -1.915 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.145      ; 2.545      ;
; -1.908 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.869      ;
; -1.908 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.467      ; 2.860      ;
; -1.896 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.857      ;
; -1.861 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.112      ; 2.458      ;
; -1.831 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.481      ; 2.797      ;
; -1.793 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.148      ; 2.426      ;
; -1.752 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.224     ; 2.013      ;
; -1.732 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.693      ;
; -1.716 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.467      ; 2.668      ;
; -1.713 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.475      ; 2.673      ;
; -1.713 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.683      ;
; -1.709 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.484      ; 2.678      ;
; -1.708 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.678      ;
; -1.614 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.488      ; 2.587      ;
; -1.610 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.476      ; 2.571      ;
; -1.571 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.475      ; 2.531      ;
; -1.564 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.221     ; 1.828      ;
; -1.550 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.482      ; 2.517      ;
; -1.543 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 2.143      ;
; -1.517 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.467      ; 2.469      ;
; -1.508 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.488      ; 2.481      ;
; -1.482 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.224     ; 1.743      ;
; -1.476 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 2.077      ;
; -1.310 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.120      ; 1.915      ;
; -1.278 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.248      ;
; -1.277 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.120      ; 1.882      ;
; -1.261 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.117      ; 1.863      ;
; -1.245 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.117      ; 1.847      ;
; -1.232 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 2.196      ;
; -1.178 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.117      ; 1.780      ;
; -1.134 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 2.104      ;
; -1.119 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.477      ; 2.081      ;
; -1.109 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.118      ; 1.712      ;
; -0.973 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.106      ; 1.564      ;
; -0.853 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.485      ; 1.823      ;
; -0.832 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.479      ; 1.796      ;
; -0.148 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.059     ; 1.084      ;
; 0.281  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.077     ; 0.637      ;
; 0.296  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.041 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.392      ; 2.737      ;
; 0.075  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.392      ; 2.853      ;
; 0.078  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.392      ; 2.856      ;
; 0.115  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.393      ; 2.894      ;
; 0.164  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.392      ; 2.942      ;
; 0.235  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.014      ;
; 0.235  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.014      ;
; 0.314  ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.386      ; 0.887      ;
; 0.339  ; InstrucReg:INST_InstrucReg|r_register[16]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.384      ; 0.910      ;
; 0.347  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.126      ;
; 0.348  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.395      ; 3.129      ;
; 0.358  ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC       ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.361  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.580      ;
; 0.362  ; branch_control:INST_branch_control|r_INTERRUPT_set           ; branch_control:INST_branch_control|r_INTERRUPT_set                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.373  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.371      ; 0.931      ;
; 0.373  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.392      ; 3.151      ;
; 0.376  ; InstrucReg:INST_InstrucReg|r_register[26]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.594      ;
; 0.376  ; InstrucReg:INST_InstrucReg|r_register[27]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.594      ;
; 0.377  ; InstrucReg:INST_InstrucReg|r_register[23]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.595      ;
; 0.393  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.612      ;
; 0.397  ; control_unit:INST_control_unit|r_INTERRUPT_request           ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.616      ;
; 0.400  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.619      ;
; 0.405  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.184      ;
; 0.410  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.629      ;
; 0.415  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.634      ;
; 0.422  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.381      ; 3.189      ;
; 0.422  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.381      ; 3.189      ;
; 0.476  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.694      ;
; 0.478  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.385      ; 3.249      ;
; 0.486  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.255      ;
; 0.490  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.384      ; 3.260      ;
; 0.499  ; InstrucReg:INST_InstrucReg|r_register[6]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.718      ;
; 0.507  ; branch_control:INST_branch_control|r_PC_ADDRESS[0]           ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.725      ;
; 0.508  ; branch_control:INST_branch_control|r_PC_ADDRESS[2]           ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.726      ;
; 0.510  ; branch_control:INST_branch_control|o_ADDRESS[2]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.729      ;
; 0.513  ; branch_control:INST_branch_control|o_ADDRESS[1]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.732      ;
; 0.514  ; branch_control:INST_branch_control|o_ADDRESS[4]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.733      ;
; 0.518  ; InstrucReg:INST_InstrucReg|r_register[25]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.736      ;
; 0.519  ; InstrucReg:INST_InstrucReg|r_register[24]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.737      ;
; 0.522  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; -0.500       ; 2.392      ; 2.800      ;
; 0.526  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.745      ;
; 0.527  ; InstrucReg:INST_InstrucReg|r_register[31]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.746      ;
; 0.527  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.383      ; 1.097      ;
; 0.528  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.747      ;
; 0.531  ; branch_control:INST_branch_control|r_PC_ADDRESS[3]           ; branch_control:INST_branch_control|o_ADDRESS[3]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.749      ;
; 0.532  ; branch_control:INST_branch_control|r_PC_ADDRESS[1]           ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.750      ;
; 0.532  ; branch_control:INST_branch_control|r_PC_ADDRESS[8]           ; branch_control:INST_branch_control|o_ADDRESS[8]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.750      ;
; 0.532  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.373      ; 1.092      ;
; 0.533  ; branch_control:INST_branch_control|o_ADDRESS[9]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.752      ;
; 0.533  ; branch_control:INST_branch_control|o_ADDRESS[5]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.752      ;
; 0.533  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.752      ;
; 0.535  ; branch_control:INST_branch_control|o_ADDRESS[0]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.754      ;
; 0.537  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.756      ;
; 0.538  ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
; 0.538  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.107      ;
; 0.541  ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.386      ; 1.114      ;
; 0.543  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.762      ;
; 0.544  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.763      ;
; 0.545  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.764      ;
; 0.546  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.765      ;
; 0.551  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.770      ;
; 0.552  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.771      ;
; 0.554  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.121      ;
; 0.554  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.772      ;
; 0.554  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.772      ;
; 0.555  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.124      ;
; 0.555  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.391      ; 1.133      ;
; 0.556  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.123      ;
; 0.556  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.123      ;
; 0.556  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.774      ;
; 0.557  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.124      ;
; 0.559  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.127      ;
; 0.562  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.391      ; 1.140      ;
; 0.565  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.134      ;
; 0.565  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.783      ;
; 0.566  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.784      ;
; 0.567  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.785      ;
; 0.568  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.786      ;
; 0.572  ; InstrucReg:INST_InstrucReg|r_register[17]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.384      ; 1.143      ;
; 0.572  ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.382      ; 1.141      ;
; 0.572  ; InstrucReg:INST_InstrucReg|r_register[2]                     ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.141      ;
; 0.575  ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.386      ; 1.148      ;
; 0.576  ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.795      ;
; 0.576  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.795      ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.343 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.771 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.065      ; 0.993      ;
; 0.913 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.704      ; 1.304      ;
; 1.221 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.702      ; 1.610      ;
; 1.231 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.705      ; 1.623      ;
; 1.233 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.706      ; 1.626      ;
; 1.302 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.700      ; 1.689      ;
; 1.345 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.001     ; 1.031      ;
; 1.462 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.701      ; 1.850      ;
; 1.465 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 1.465      ;
; 1.499 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.383      ; 1.569      ;
; 1.531 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.707      ; 1.925      ;
; 1.554 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.707      ; 1.948      ;
; 1.563 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 1.574      ;
; 1.592 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.001     ; 1.278      ;
; 1.593 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.001     ; 1.279      ;
; 1.679 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 1.690      ;
; 1.699 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 1.710      ;
; 1.701 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.086      ;
; 1.712 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 1.725      ;
; 1.712 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 2.089      ;
; 1.726 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.324      ; 1.737      ;
; 1.759 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.383      ; 1.829      ;
; 1.793 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.326      ; 1.806      ;
; 1.802 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.697      ; 2.186      ;
; 1.815 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.709      ; 2.211      ;
; 1.819 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.887      ;
; 1.824 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.209      ;
; 1.848 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.704      ; 2.239      ;
; 1.850 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.709      ; 2.246      ;
; 1.852 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.707      ; 2.246      ;
; 1.864 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.004     ; 1.547      ;
; 1.867 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.707      ; 2.261      ;
; 1.889 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.274      ;
; 1.891 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.959      ;
; 1.923 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.697      ; 2.307      ;
; 1.928 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 2.305      ;
; 1.962 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.383      ; 2.032      ;
; 1.968 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.322      ; 1.977      ;
; 1.999 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 2.376      ;
; 2.024 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.690      ; 2.401      ;
; 2.040 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.312      ; 2.039      ;
; 2.059 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.703      ; 2.449      ;
; 2.069 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.454      ;
; 2.075 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.075      ;
; 2.090 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.004     ; 1.773      ;
; 2.094 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 2.162      ;
; 2.106 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.491      ;
; 2.107 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.321      ; 2.115      ;
; 2.135 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.520      ;
; 2.157 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.542      ;
; 2.168 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.312      ; 2.167      ;
; 2.182 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.182      ;
; 2.185 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.696      ; 2.568      ;
; 2.202 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.316      ; 2.205      ;
; 2.229 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.318      ; 2.234      ;
; 2.243 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.243      ;
; 2.284 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.700      ; 2.671      ;
; 2.292 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.004     ; 1.975      ;
; 2.315 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.305      ; 2.307      ;
; 2.326 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.696      ; 2.709      ;
; 2.334 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.305      ; 2.326      ;
; 2.338 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.317      ; 2.342      ;
; 2.381 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.766      ;
; 2.416 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 2.414      ;
; 2.426 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.811      ;
; 2.443 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.305      ; 2.435      ;
; 2.444 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.305      ; 2.436      ;
; 2.474 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.474      ;
; 2.483 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.322      ; 2.492      ;
; 2.492 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.877      ;
; 2.493 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.698      ; 2.878      ;
; 2.506 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.322      ; 2.515      ;
; 2.511 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.511      ;
; 2.520 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.520      ;
; 2.533 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.533      ;
; 2.542 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.542      ;
; 2.552 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.322      ; 2.561      ;
; 2.567 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.322      ; 2.576      ;
; 2.571 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.311      ; 2.569      ;
; 2.581 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.581      ;
; 2.645 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.645      ;
; 2.647 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.313      ; 2.647      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.210  ; 0.426        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.228  ; 0.444        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.372  ; 0.556        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.389  ; 0.573        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.910 ; 4.375 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 3.096 ; 3.543 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.852 ; 2.344 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.220 ; 2.703 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.091 ; 2.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.220 ; 2.703 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.267 ; 1.681 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.934 ; 2.380 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.093 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.977 ; 2.400 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.873 ; 2.353 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.112 ; 2.629 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 2.480 ; 2.993 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.154 ; 2.726 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.821 ; 2.289 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.729 ; 2.153 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.154 ; 2.726 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.864 ; 2.334 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.807 ; 2.274 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.776 ; 2.255 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.937 ; 2.407 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.119 ; 2.580 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.936 ; -1.334 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.642 ; -2.028 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.465 ; -1.935 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.904 ; -1.298 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.646 ; -2.118 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.775 ; -2.218 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.904 ; -1.298 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.549 ; -1.973 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.648 ; -2.113 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.537 ; -1.923 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.487 ; -1.945 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.666 ; -2.143 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -2.058 ; -2.556 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.353 ; -1.755 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.436 ; -1.883 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.353 ; -1.755 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.706 ; -2.244 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.432 ; -1.871 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.422 ; -1.869 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.393 ; -1.851 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.498 ; -1.939 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.722 ; -2.163 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.341 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.341 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.418 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.418 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.056 ; 7.175 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.766 ; 5.753 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 5.668 ; 5.660 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.154 ; 6.178 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.080 ; 6.097 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.962 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.916 ; 5.911 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.421 ; 5.420 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 7.056 ; 7.175 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.717 ; 5.696 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.420 ; 6.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.845 ; 5.879 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.965 ; 5.955 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.420 ; 6.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.880 ; 5.896 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.294 ; 7.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.644 ; 5.673 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.068 ; 6.115 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.610 ; 5.599 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.294 ; 7.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.892 ; 5.953 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.260 ; 5.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.285 ; 5.299 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.672 ; 5.635 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.951 ; 5.987 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.585 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.585 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.342 ; 6.369 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.965 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.771 ; 5.789 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.943 ; 7.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.478 ; 5.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.854 ; 5.871 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.257 ; 6.357 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.943 ; 7.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.916 ; 5.956 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.069 ; 6.092 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.643 ; 5.612 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.493 ; 5.474 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 5.991 ; 5.975 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.473 ; 7.655 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.550 ; 5.550 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 7.473 ; 7.655 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.953 ; 5.912 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.448 ; 5.428 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.921 ; 7.012 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 7.126 ; 7.222 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.251 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.251 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.323 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.323 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.305 ; 5.302 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.637 ; 5.622 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 5.544 ; 5.534 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.016 ; 6.039 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.945 ; 5.962 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.832 ; 5.871 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.782 ; 5.775 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.305 ; 5.302 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.931 ; 7.048 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.591 ; 5.568 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.713 ; 5.744 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.713 ; 5.744 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.829 ; 5.817 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.265 ; 6.322 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.747 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.152 ; 5.144 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.526 ; 5.553 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.933 ; 5.978 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.487 ; 5.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.159 ; 7.287 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.760 ; 5.816 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.152 ; 5.144 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.175 ; 5.187 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.546 ; 5.509 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.815 ; 5.847 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.642 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.424 ; 6.511 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.197 ; 6.222 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.828 ; 5.863 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.642 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.360 ; 5.339 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.360 ; 5.339 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.728 ; 5.744 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.114 ; 6.210 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.818 ; 6.904 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.782 ; 5.817 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.934 ; 5.956 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.519 ; 5.487 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.375 ; 5.355 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 5.853 ; 5.836 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.332 ; 5.310 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.427 ; 5.429 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 7.328 ; 7.506 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.816 ; 5.775 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.332 ; 5.310 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.746 ; 6.831 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.942 ; 7.033 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 184.81 MHz ; 184.81 MHz      ; i_CORE_CLK                                ;                                                ;
; 985.22 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -4.411 ; -617.586      ;
; control_unit:INST_control_unit|r_state[3] ; -2.542 ; -9.780        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -0.068 ; -0.068        ;
; control_unit:INST_control_unit|r_state[3] ; 0.299  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                     ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.411 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.345      ;
; -4.411 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.345      ;
; -4.360 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.292      ;
; -4.339 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.273      ;
; -4.276 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.210      ;
; -4.272 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.206      ;
; -4.246 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.180      ;
; -4.231 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.178      ;
; -4.224 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.158      ;
; -4.222 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.154      ;
; -4.196 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.130      ;
; -4.175 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 5.109      ;
; -4.171 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.098      ;
; -4.144 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.080      ;
; -4.112 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.059      ;
; -4.108 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.044      ;
; -4.105 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 5.052      ;
; -4.103 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.030      ;
; -4.095 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.031      ;
; -4.095 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.031      ;
; -4.073 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.008      ;
; -4.072 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.008      ;
; -4.066 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 4.993      ;
; -4.044 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.978      ;
; -4.035 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.969      ;
; -4.035 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.969      ;
; -4.026 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.961      ;
; -4.023 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.959      ;
; -4.013 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.955      ;
; -4.009 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.945      ;
; -4.007 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.949      ;
; -3.997 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 4.924      ;
; -3.969 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.903      ;
; -3.963 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.897      ;
; -3.962 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.898      ;
; -3.960 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.900      ;
; -3.960 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.896      ;
; -3.958 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.898      ;
; -3.956 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.892      ;
; -3.954 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.889      ;
; -3.954 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.889      ;
; -3.947 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.882      ;
; -3.936 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.870      ;
; -3.936 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.872      ;
; -3.932 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.866      ;
; -3.930 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.866      ;
; -3.922 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.857      ;
; -3.908 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.844      ;
; -3.904 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.837      ;
; -3.900 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.834      ;
; -3.890 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.826      ;
; -3.888 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.823      ;
; -3.879 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 4.826      ;
; -3.870 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.804      ;
; -3.867 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.801      ;
; -3.863 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.799      ;
; -3.861 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.797      ;
; -3.855 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.784      ;
; -3.846 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.782      ;
; -3.836 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.765      ;
; -3.835 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.779      ;
; -3.829 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.763      ;
; -3.827 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.763      ;
; -3.823 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.759      ;
; -3.820 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.764      ;
; -3.807 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.048     ; 4.754      ;
; -3.802 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.730      ;
; -3.801 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.737      ;
; -3.797 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.733      ;
; -3.795 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 4.722      ;
; -3.795 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.728      ;
; -3.787 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.716      ;
; -3.786 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.714      ;
; -3.783 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 4.716      ;
; -3.757 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.691      ;
; -3.751 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.687      ;
; -3.750 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.679      ;
; -3.749 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.685      ;
; -3.741 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.685      ;
; -3.727 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 4.654      ;
; -3.724 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.340     ; 4.379      ;
; -3.717 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.351     ; 4.361      ;
; -3.716 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.650      ;
; -3.705 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 4.633      ;
; -3.705 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.649      ;
; -3.696 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.625      ;
; -3.696 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.630      ;
; -3.685 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.353     ; 4.327      ;
; -3.684 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.613      ;
; -3.682 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.626      ;
; -3.677 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.617      ;
; -3.676 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.620      ;
; -3.667 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.611      ;
; -3.661 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.051     ; 4.605      ;
; -3.642 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.584      ;
; -3.639 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.579      ;
; -3.628 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 4.557      ;
; -3.619 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.553      ;
; -3.616 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 4.552      ;
; -3.602 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.061     ; 4.536      ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.542 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 3.068      ;
; -2.509 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 3.035      ;
; -2.496 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 3.015      ;
; -2.483 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 3.009      ;
; -2.437 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.963      ;
; -2.407 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.933      ;
; -2.398 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 2.917      ;
; -2.325 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.039      ; 2.849      ;
; -2.271 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.039      ; 2.795      ;
; -2.242 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.049      ; 2.776      ;
; -2.224 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.750      ;
; -2.219 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.745      ;
; -2.219 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.049      ; 2.753      ;
; -2.213 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.049      ; 2.747      ;
; -2.183 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.709      ;
; -2.166 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.047      ; 2.698      ;
; -2.135 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.661      ;
; -2.128 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.047      ; 2.660      ;
; -2.117 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.966      ;
; -2.116 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.049      ; 2.650      ;
; -2.106 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.632      ;
; -2.099 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 2.618      ;
; -2.092 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 2.611      ;
; -2.078 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.927      ;
; -2.006 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.855      ;
; -1.998 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.847      ;
; -1.991 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.840      ;
; -1.981 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.072      ; 2.538      ;
; -1.967 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.362      ; 2.814      ;
; -1.951 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.072      ; 2.508      ;
; -1.950 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.040      ; 2.475      ;
; -1.922 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.076      ; 2.483      ;
; -1.898 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.374      ; 2.757      ;
; -1.892 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.076      ; 2.453      ;
; -1.881 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.368      ; 2.734      ;
; -1.852 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.248     ; 2.089      ;
; -1.822 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.248     ; 2.059      ;
; -1.821 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.362      ; 2.668      ;
; -1.815 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.040      ; 2.340      ;
; -1.798 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.647      ;
; -1.778 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 2.304      ;
; -1.764 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.613      ;
; -1.750 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.251     ; 1.984      ;
; -1.743 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.592      ;
; -1.725 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.574      ;
; -1.711 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.357      ; 2.553      ;
; -1.711 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.357      ; 2.553      ;
; -1.703 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.072      ; 2.260      ;
; -1.657 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.047      ; 2.189      ;
; -1.628 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.370      ; 2.483      ;
; -1.597 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.076      ; 2.158      ;
; -1.579 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.251     ; 1.813      ;
; -1.574 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.372      ; 2.431      ;
; -1.567 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.372      ; 2.424      ;
; -1.557 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.406      ;
; -1.552 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.357      ; 2.394      ;
; -1.522 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.374      ; 2.381      ;
; -1.511 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.363      ; 2.359      ;
; -1.468 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.376      ; 2.329      ;
; -1.461 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.310      ;
; -1.415 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.248     ; 1.652      ;
; -1.404 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.371      ; 2.260      ;
; -1.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.376      ; 2.244      ;
; -1.382 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.363      ; 2.230      ;
; -1.380 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.050      ; 1.915      ;
; -1.359 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.357      ; 2.201      ;
; -1.347 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.054      ; 1.886      ;
; -1.345 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.251     ; 1.579      ;
; -1.198 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.056      ; 1.739      ;
; -1.183 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.056      ; 1.724      ;
; -1.158 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.054      ; 1.697      ;
; -1.140 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.372      ; 1.997      ;
; -1.139 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.054      ; 1.678      ;
; -1.110 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.370      ; 1.965      ;
; -1.073 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.055      ; 1.613      ;
; -1.027 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.054      ; 1.566      ;
; -1.014 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.372      ; 1.871      ;
; -1.006 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.368      ; 1.859      ;
; -0.876 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.042      ; 1.403      ;
; -0.775 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.375      ; 1.635      ;
; -0.758 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.370      ; 1.613      ;
; -0.015 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.051     ; 0.959      ;
; 0.365  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.068     ; 0.562      ;
; 0.379  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.068 ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.200      ; 2.486      ;
; 0.032  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.200      ; 2.586      ;
; 0.034  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.200      ; 2.588      ;
; 0.046  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.601      ;
; 0.109  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.200      ; 2.663      ;
; 0.157  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.712      ;
; 0.157  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.712      ;
; 0.291  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.846      ;
; 0.302  ; InstrucReg:INST_InstrucReg|r_register[19]                        ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.347      ; 0.818      ;
; 0.312  ; control_unit:INST_control_unit|r_state[5]                        ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_INTERRUPT_active                ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; control_unit:INST_control_unit|r_state[1]                        ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC           ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; branch_control:INST_branch_control|r_INTERRUPT_enable            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable         ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]          ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]          ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.320  ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; branch_control:INST_branch_control|r_INTERRUPT_set               ; branch_control:INST_branch_control|r_INTERRUPT_set                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.323  ; InstrucReg:INST_InstrucReg|r_register[16]                        ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.347      ; 0.839      ;
; 0.325  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.200      ; 2.879      ;
; 0.325  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.205      ; 2.884      ;
; 0.332  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.887      ;
; 0.340  ; InstrucReg:INST_InstrucReg|r_register[26]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.340  ; InstrucReg:INST_InstrucReg|r_register[27]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.341  ; InstrucReg:INST_InstrucReg|r_register[23]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.540      ;
; 0.356  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.555      ;
; 0.358  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.330      ; 0.857      ;
; 0.361  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.560      ;
; 0.361  ; control_unit:INST_control_unit|r_INTERRUPT_request               ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.560      ;
; 0.365  ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.564      ;
; 0.377  ; control_unit:INST_control_unit|r_state[2]                        ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.576      ;
; 0.399  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.944      ;
; 0.399  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.944      ;
; 0.423  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.621      ;
; 0.442  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.989      ;
; 0.448  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.193      ; 2.995      ;
; 0.451  ; InstrucReg:INST_InstrucReg|r_register[6]                         ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.649      ;
; 0.461  ; control_unit:INST_control_unit|r_state[3]                        ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 2.192      ; 3.007      ;
; 0.466  ; InstrucReg:INST_InstrucReg|r_register[25]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; branch_control:INST_branch_control|r_PC_ADDRESS[0]               ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.664      ;
; 0.468  ; InstrucReg:INST_InstrucReg|r_register[24]                        ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.667      ;
; 0.468  ; branch_control:INST_branch_control|r_PC_ADDRESS[2]               ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.666      ;
; 0.471  ; InstrucReg:INST_InstrucReg|r_register[31]                        ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.670      ;
; 0.471  ; branch_control:INST_branch_control|o_ADDRESS[2]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.670      ;
; 0.474  ; branch_control:INST_branch_control|o_ADDRESS[1]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.673      ;
; 0.474  ; branch_control:INST_branch_control|o_ADDRESS[4]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.673      ;
; 0.481  ; InstrucReg:INST_InstrucReg|r_register[29]                        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.680      ;
; 0.481  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]          ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.680      ;
; 0.482  ; InstrucReg:INST_InstrucReg|r_register[29]                        ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.681      ;
; 0.484  ; InstrucReg:INST_InstrucReg|r_register[3]                         ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
; 0.485  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]          ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.684      ;
; 0.486  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.685      ;
; 0.487  ; branch_control:INST_branch_control|r_PC_ADDRESS[3]               ; branch_control:INST_branch_control|o_ADDRESS[3]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.685      ;
; 0.487  ; branch_control:INST_branch_control|r_PC_ADDRESS[8]               ; branch_control:INST_branch_control|o_ADDRESS[8]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.685      ;
; 0.488  ; branch_control:INST_branch_control|r_PC_ADDRESS[1]               ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.686      ;
; 0.489  ; InstrucReg:INST_InstrucReg|r_register[29]                        ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.688      ;
; 0.489  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.688      ;
; 0.490  ; branch_control:INST_branch_control|o_ADDRESS[9]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.689      ;
; 0.490  ; branch_control:INST_branch_control|o_ADDRESS[5]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.689      ;
; 0.490  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.689      ;
; 0.491  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]           ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.690      ;
; 0.493  ; branch_control:INST_branch_control|o_ADDRESS[0]                  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.692      ;
; 0.495  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable         ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.694      ;
; 0.497  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.695      ;
; 0.498  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.696      ;
; 0.499  ; control_unit:INST_control_unit|r_state[3]                        ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; -0.500       ; 2.200      ; 2.553      ;
; 0.501  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.699      ;
; 0.503  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.701      ;
; 0.510  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.708      ;
; 0.511  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.709      ;
; 0.511  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.709      ;
; 0.511  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                   ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.709      ;
; 0.514  ; InstrucReg:INST_InstrucReg|r_register[2]                         ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; InstrucReg:INST_InstrucReg|r_register[18]                        ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.347      ; 1.031      ;
; 0.515  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]          ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.341      ; 1.025      ;
; 0.516  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]             ; branch_control:INST_branch_control|r_PC_ADDRESS[3]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]             ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; branch_control:INST_branch_control|r_PC_ADDRESS[2]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.716      ;
; 0.518  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.027      ;
; 0.518  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]           ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.331      ; 1.018      ;
; 0.519  ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]             ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.717      ;
; 0.519  ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]             ; branch_control:INST_branch_control|r_PC_ADDRESS[8]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.717      ;
; 0.524  ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0] ; branch_control:INST_branch_control|o_PC_LOAD                                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.356      ; 1.024      ;
; 0.525  ; branch_control:INST_branch_control|r_INTERRUPT_set               ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.724      ;
; 0.527  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]     ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.351      ; 1.047      ;
; 0.530  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.039      ;
; 0.530  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.039      ;
; 0.530  ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[8]    ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.729      ;
; 0.531  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.040      ;
; 0.531  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.040      ;
; 0.532  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]     ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.351      ; 1.052      ;
; 0.533  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.042      ;
; 0.533  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]             ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.340      ; 1.042      ;
; 0.534  ; branch_control:INST_branch_control|r_INTERRUPT_enable            ; branch_control:INST_branch_control|r_INTERRUPT_set                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.733      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.299 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.068      ; 0.511      ;
; 0.313 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.511      ;
; 0.710 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.057      ; 0.911      ;
; 0.947 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.571      ; 1.192      ;
; 1.217 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.567      ; 1.458      ;
; 1.226 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.571      ; 1.471      ;
; 1.241 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.571      ; 1.486      ;
; 1.303 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.565      ; 1.542      ;
; 1.319 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.053     ; 0.940      ;
; 1.427 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.566      ; 1.667      ;
; 1.437 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.225      ; 1.336      ;
; 1.477 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.285      ; 1.436      ;
; 1.509 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.237      ; 1.420      ;
; 1.531 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.569      ; 1.774      ;
; 1.531 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.053     ; 1.152      ;
; 1.532 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.569      ; 1.775      ;
; 1.558 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.053     ; 1.179      ;
; 1.601 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.513      ;
; 1.636 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.236      ; 1.546      ;
; 1.642 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 1.876      ;
; 1.647 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.554      ; 1.875      ;
; 1.658 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.236      ; 1.568      ;
; 1.659 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.571      ;
; 1.702 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 1.936      ;
; 1.705 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.285      ; 1.664      ;
; 1.744 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.656      ;
; 1.765 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.056     ; 1.383      ;
; 1.775 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.573      ; 2.022      ;
; 1.775 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.009      ;
; 1.776 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.281      ; 1.731      ;
; 1.785 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.019      ;
; 1.798 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.569      ; 2.041      ;
; 1.803 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.573      ; 2.050      ;
; 1.814 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.569      ; 2.057      ;
; 1.818 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.567      ; 2.059      ;
; 1.822 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.281      ; 1.777      ;
; 1.826 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.060      ;
; 1.849 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.554      ; 2.077      ;
; 1.855 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.236      ; 1.765      ;
; 1.888 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.285      ; 1.847      ;
; 1.909 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.554      ; 2.137      ;
; 1.928 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.554      ; 2.156      ;
; 1.939 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 1.836      ;
; 1.968 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.056     ; 1.586      ;
; 1.982 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.216      ;
; 1.996 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 1.893      ;
; 2.001 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.567      ; 2.242      ;
; 2.022 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.281      ; 1.977      ;
; 2.024 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.258      ;
; 2.025 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.233      ; 1.932      ;
; 2.031 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.265      ;
; 2.048 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 1.945      ;
; 2.051 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.285      ;
; 2.088 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 1.985      ;
; 2.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.559      ; 2.331      ;
; 2.104 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.229      ; 2.007      ;
; 2.136 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.230      ; 2.040      ;
; 2.138 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.035      ;
; 2.196 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.217      ; 2.087      ;
; 2.197 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; -0.056     ; 1.815      ;
; 2.206 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.564      ; 2.444      ;
; 2.212 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.217      ; 2.103      ;
; 2.216 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.559      ; 2.449      ;
; 2.235 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.230      ; 2.139      ;
; 2.263 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.497      ;
; 2.286 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.222      ; 2.182      ;
; 2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.217      ; 2.194      ;
; 2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.537      ;
; 2.304 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.217      ; 2.195      ;
; 2.340 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.237      ;
; 2.361 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.595      ;
; 2.363 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.560      ; 2.597      ;
; 2.374 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.271      ;
; 2.382 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.279      ;
; 2.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.232      ; 2.289      ;
; 2.384 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.232      ; 2.290      ;
; 2.394 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.291      ;
; 2.405 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.302      ;
; 2.419 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.232      ; 2.325      ;
; 2.421 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.222      ; 2.317      ;
; 2.432 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.329      ;
; 2.435 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.232      ; 2.341      ;
; 2.490 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.387      ;
; 2.505 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.223      ; 2.402      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.245  ; 0.461        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.353  ; 0.537        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.354  ; 0.538        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.362  ; 0.546        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.431 ; 3.821 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.730 ; 3.081 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.592 ; 1.969 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.922 ; 2.293 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.801 ; 2.211 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.922 ; 2.293 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.044 ; 1.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.670 ; 2.018 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.802 ; 2.211 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.694 ; 2.021 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.608 ; 1.990 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.814 ; 2.231 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 2.160 ; 2.576 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.862 ; 2.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.554 ; 1.918 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.472 ; 1.817 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.862 ; 2.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.586 ; 1.982 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.548 ; 1.933 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.527 ; 1.898 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.655 ; 2.022 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.832 ; 2.209 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.756 ; -1.091 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.403 ; -1.748 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.250 ; -1.613 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.724 ; -1.055 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.406 ; -1.784 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.527 ; -1.866 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.724 ; -1.055 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.329 ; -1.661 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.408 ; -1.785 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.303 ; -1.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.266 ; -1.633 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.419 ; -1.803 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -1.785 ; -2.185 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.139 ; -1.469 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.214 ; -1.564 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.139 ; -1.469 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.468 ; -1.891 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.206 ; -1.575 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.208 ; -1.579 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.188 ; -1.545 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.269 ; -1.610 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.481 ; -1.844 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.179 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.179 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.207 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.207 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 6.765 ; 6.856 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.471 ; 5.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 5.378 ; 5.321 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 5.851 ; 5.815 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.771 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.657 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.608 ; 5.565 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.152 ; 5.113 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.765 ; 6.856 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.424 ; 5.382 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.084 ; 6.087 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.544 ; 5.517 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.664 ; 5.585 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.084 ; 6.087 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.577 ; 5.560 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.991 ; 7.090 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.373 ; 5.377 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.763 ; 5.752 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.327 ; 5.274 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.991 ; 7.090 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.594 ; 5.604 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.005 ; 4.990 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.024 ; 5.007 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.384 ; 5.320 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.648 ; 5.638 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.233 ; 6.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.233 ; 6.215 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.039 ; 5.992 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.662 ; 5.649 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.475 ; 5.434 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.660 ; 6.723 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.209 ; 5.165 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.565 ; 5.541 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.939 ; 5.983 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.660 ; 6.723 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.609 ; 5.606 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.766 ; 5.748 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.362 ; 5.307 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.220 ; 5.184 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 5.695 ; 5.644 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.143 ; 7.274 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.236 ; 5.260 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 7.143 ; 7.274 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.638 ; 5.558 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.177 ; 5.121 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.531 ; 6.538 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.720 ; 6.704 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.095 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.095 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.120 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.050 ; 5.011 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.355 ; 5.328 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 5.267 ; 5.211 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 5.727 ; 5.692 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.651 ; 5.640 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.540 ; 5.539 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.488 ; 5.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.050 ; 5.011 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.652 ; 6.744 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.311 ; 5.269 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.426 ; 5.398 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.426 ; 5.398 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.541 ; 5.463 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.944 ; 5.946 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.458 ; 5.440 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 4.908 ; 4.892 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.267 ; 5.271 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.643 ; 5.631 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.217 ; 5.164 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.869 ; 6.968 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.474 ; 5.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 4.908 ; 4.892 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 4.926 ; 4.908 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.271 ; 5.208 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.526 ; 5.514 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.359 ; 5.318 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.087 ; 6.068 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.907 ; 5.862 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.539 ; 5.525 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.359 ; 5.318 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.103 ; 5.060 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.103 ; 5.060 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.452 ; 5.428 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.810 ; 5.853 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.548 ; 6.612 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.488 ; 5.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.645 ; 5.627 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.250 ; 5.196 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.115 ; 5.078 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 5.571 ; 5.521 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.073 ; 5.018 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.128 ; 5.153 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 7.012 ; 7.141 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.516 ; 5.437 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.073 ; 5.018 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.373 ; 6.378 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.555 ; 6.537 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -2.431 ; -255.740      ;
; control_unit:INST_control_unit|r_state[3] ; -1.331 ; -4.837        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -0.043 ; -0.043        ;
; control_unit:INST_control_unit|r_state[3] ; 0.177  ; 0.000         ;
+-------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; i_CORE_CLK                                ; -3.000 ; -471.138      ;
; control_unit:INST_control_unit|r_state[3] ; -1.000 ; -5.000        ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.431 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.379      ;
; -2.427 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.375      ;
; -2.389 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.336      ;
; -2.376 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.324      ;
; -2.344 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.292      ;
; -2.332 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.280      ;
; -2.327 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.275      ;
; -2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 3.244      ;
; -2.302 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.250      ;
; -2.293 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.240      ;
; -2.283 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.241      ;
; -2.277 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.225      ;
; -2.266 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.214      ;
; -2.262 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.213      ;
; -2.256 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 3.197      ;
; -2.240 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.189      ;
; -2.236 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.185      ;
; -2.229 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 3.170      ;
; -2.218 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.167      ;
; -2.198 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.146      ;
; -2.196 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.145      ;
; -2.194 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.143      ;
; -2.190 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.139      ;
; -2.189 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.137      ;
; -2.188 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.146      ;
; -2.187 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 3.128      ;
; -2.185 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.134      ;
; -2.185 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.133      ;
; -2.180 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.129      ;
; -2.179 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.133      ;
; -2.176 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.130      ;
; -2.167 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.118      ;
; -2.163 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.113      ;
; -2.163 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.112      ;
; -2.156 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.105      ;
; -2.151 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.109      ;
; -2.146 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.095      ;
; -2.141 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.090      ;
; -2.139 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.088      ;
; -2.137 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.235     ; 2.379      ;
; -2.136 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.085      ;
; -2.136 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.084      ;
; -2.134 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.082      ;
; -2.130 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.081      ;
; -2.116 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.242     ; 2.351      ;
; -2.115 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.066      ;
; -2.113 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.064      ;
; -2.113 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.061      ;
; -2.112 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 3.054      ;
; -2.111 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.060      ;
; -2.108 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.058      ;
; -2.104 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 3.051      ;
; -2.095 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.044      ;
; -2.092 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.036      ;
; -2.090 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.038      ;
; -2.088 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.036      ;
; -2.088 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.037      ;
; -2.088 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.036      ;
; -2.087 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.245     ; 2.319      ;
; -2.083 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.031      ;
; -2.066 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 3.008      ;
; -2.065 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 3.007      ;
; -2.061 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 3.002      ;
; -2.060 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 3.018      ;
; -2.060 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.011      ;
; -2.057 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.007      ;
; -2.056 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.005      ;
; -2.051 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.000      ;
; -2.046 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.995      ;
; -2.045 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.994      ;
; -2.038 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.980      ;
; -2.031 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.980      ;
; -2.027 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.982      ;
; -2.022 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.040     ; 2.969      ;
; -2.022 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.964      ;
; -2.021 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.970      ;
; -2.020 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.969      ;
; -2.020 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.244     ; 2.253      ;
; -2.019 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.961      ;
; -2.015 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.245     ; 2.247      ;
; -2.014 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.046     ; 2.955      ;
; -2.005 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.029     ; 2.963      ;
; -2.002 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.957      ;
; -1.996 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.938      ;
; -1.992 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.244     ; 2.225      ;
; -1.989 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.938      ;
; -1.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.930      ;
; -1.975 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.917      ;
; -1.975 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 2.923      ;
; -1.972 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.206     ; 2.753      ;
; -1.964 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.915      ;
; -1.964 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 2.913      ;
; -1.953 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.908      ;
; -1.951 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.901      ;
; -1.951 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.213     ; 2.725      ;
; -1.948 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.045     ; 2.890      ;
; -1.932 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 2.883      ;
; -1.928 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.026     ; 2.889      ;
; -1.928 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 2.883      ;
; -1.922 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.216     ; 2.693      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.331 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.108      ; 1.916      ;
; -1.330 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.922      ;
; -1.304 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.896      ;
; -1.299 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.891      ;
; -1.264 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.108      ; 1.849      ;
; -1.249 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.841      ;
; -1.204 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.796      ;
; -1.172 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.114      ; 1.763      ;
; -1.170 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.114      ; 1.761      ;
; -1.161 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.121      ; 1.759      ;
; -1.142 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.121      ; 1.740      ;
; -1.139 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.121      ; 1.737      ;
; -1.115 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.707      ;
; -1.108 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.700      ;
; -1.107 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 1.700      ;
; -1.104 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.696      ;
; -1.087 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.121      ; 1.685      ;
; -1.083 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.675      ;
; -1.082 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.892      ;
; -1.080 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.117      ; 1.674      ;
; -1.076 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.108      ; 1.661      ;
; -1.068 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.878      ;
; -1.059 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.108      ; 1.644      ;
; -1.039 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.631      ;
; -1.013 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.823      ;
; -1.002 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.332      ; 1.811      ;
; -0.987 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.797      ;
; -0.977 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.339      ; 1.793      ;
; -0.962 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.772      ;
; -0.936 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 1.569      ;
; -0.920 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.337      ; 1.734      ;
; -0.917 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 1.550      ;
; -0.914 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.114      ; 1.505      ;
; -0.902 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.332      ; 1.711      ;
; -0.893 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.160      ; 1.530      ;
; -0.885 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.114      ; 1.476      ;
; -0.874 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.059     ; 1.292      ;
; -0.874 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.160      ; 1.511      ;
; -0.869 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.115      ; 1.461      ;
; -0.859 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 1.274      ;
; -0.855 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.059     ; 1.273      ;
; -0.851 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.661      ;
; -0.835 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.156      ; 1.468      ;
; -0.829 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.326      ; 1.632      ;
; -0.826 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.118      ; 1.421      ;
; -0.826 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.336      ; 1.639      ;
; -0.826 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.636      ;
; -0.807 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.326      ; 1.610      ;
; -0.789 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.599      ;
; -0.778 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.588      ;
; -0.733 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.160      ; 1.370      ;
; -0.722 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.326      ; 1.525      ;
; -0.719 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.529      ;
; -0.717 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.332      ; 1.526      ;
; -0.708 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.340      ; 1.525      ;
; -0.691 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 1.106      ;
; -0.690 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.337      ; 1.504      ;
; -0.671 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.339      ; 1.487      ;
; -0.668 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.339      ; 1.484      ;
; -0.651 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.343      ; 1.471      ;
; -0.647 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.457      ;
; -0.631 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.332      ; 1.440      ;
; -0.599 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.121      ; 1.197      ;
; -0.589 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.343      ; 1.409      ;
; -0.580 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.326      ; 1.383      ;
; -0.577 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.059     ; 0.995      ;
; -0.573 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.123      ; 1.173      ;
; -0.534 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 0.949      ;
; -0.498 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.126      ; 1.101      ;
; -0.477 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.339      ; 1.293      ;
; -0.475 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.126      ; 1.078      ;
; -0.447 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.124      ; 1.048      ;
; -0.438 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.124      ; 1.039      ;
; -0.416 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.334      ; 1.227      ;
; -0.415 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.333      ; 1.225      ;
; -0.403 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.339      ; 1.219      ;
; -0.394 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.124      ; 0.995      ;
; -0.351 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.125      ; 0.953      ;
; -0.292 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.116      ; 0.885      ;
; -0.267 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.341      ; 1.085      ;
; -0.207 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.335      ; 1.019      ;
; 0.339  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.034     ; 0.614      ;
; 0.591  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.046     ; 0.350      ;
; 0.600  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.043 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.559      ;
; 0.007  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.609      ;
; 0.008  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.610      ;
; 0.023  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.625      ;
; 0.026  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.629      ;
; 0.092  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.694      ;
; 0.105  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.708      ;
; 0.112  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.715      ;
; 0.113  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.716      ;
; 0.116  ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.719      ;
; 0.142  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.383      ; 1.744      ;
; 0.156  ; InstrucReg:INST_InstrucReg|r_register[19]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.485      ;
; 0.175  ; InstrucReg:INST_InstrucReg|r_register[16]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.504      ;
; 0.187  ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC       ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.779      ;
; 0.187  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.779      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.194  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; branch_control:INST_branch_control|r_INTERRUPT_set           ; branch_control:INST_branch_control|r_INTERRUPT_set                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; InstrucReg:INST_InstrucReg|r_register[27]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.214      ; 0.513      ;
; 0.196  ; InstrucReg:INST_InstrucReg|r_register[26]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.315      ;
; 0.197  ; InstrucReg:INST_InstrucReg|r_register[23]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.316      ;
; 0.198  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.376      ; 1.793      ;
; 0.199  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.793      ;
; 0.205  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[4]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.374      ; 1.799      ;
; 0.209  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[0]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; control_unit:INST_control_unit|r_INTERRUPT_request           ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.329      ;
; 0.216  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.336      ;
; 0.220  ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.340      ;
; 0.252  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.846      ;
; 0.252  ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.846      ;
; 0.255  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.374      ;
; 0.261  ; branch_control:INST_branch_control|r_PC_ADDRESS[0]           ; branch_control:INST_branch_control|o_ADDRESS[0]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.380      ;
; 0.261  ; branch_control:INST_branch_control|r_PC_ADDRESS[2]           ; branch_control:INST_branch_control|o_ADDRESS[2]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.380      ;
; 0.261  ; branch_control:INST_branch_control|o_ADDRESS[1]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.381      ;
; 0.261  ; branch_control:INST_branch_control|o_ADDRESS[2]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.381      ;
; 0.264  ; branch_control:INST_branch_control|o_ADDRESS[4]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.384      ;
; 0.266  ; InstrucReg:INST_InstrucReg|r_register[6]                     ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[4]                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.385      ;
; 0.269  ; InstrucReg:INST_InstrucReg|r_register[24]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; InstrucReg:INST_InstrucReg|r_register[25]                    ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.388      ;
; 0.269  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.222      ; 0.595      ;
; 0.271  ; branch_control:INST_branch_control|r_PC_ADDRESS[3]           ; branch_control:INST_branch_control|o_ADDRESS[3]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.390      ;
; 0.271  ; branch_control:INST_branch_control|o_ADDRESS[9]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; branch_control:INST_branch_control|o_ADDRESS[5]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.391      ;
; 0.272  ; branch_control:INST_branch_control|r_PC_ADDRESS[1]           ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.391      ;
; 0.272  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.216      ; 0.592      ;
; 0.273  ; branch_control:INST_branch_control|r_PC_ADDRESS[8]           ; branch_control:INST_branch_control|o_ADDRESS[8]                                                                                  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.392      ;
; 0.273  ; branch_control:INST_branch_control|o_ADDRESS[0]              ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                                                                             ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.393      ;
; 0.274  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.393      ;
; 0.275  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.395      ;
; 0.279  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.399      ;
; 0.280  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.607      ;
; 0.281  ; InstrucReg:INST_InstrucReg|r_register[3]                     ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.400      ;
; 0.282  ; InstrucReg:INST_InstrucReg|r_register[31]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.402      ;
; 0.283  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.608      ;
; 0.283  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.403      ;
; 0.284  ; InstrucReg:INST_InstrucReg|r_register[17]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.613      ;
; 0.284  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                                   ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.403      ;
; 0.285  ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.610      ;
; 0.286  ; InstrucReg:INST_InstrucReg|r_register[18]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.615      ;
; 0.286  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.611      ;
; 0.287  ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.612      ;
; 0.287  ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.612      ;
; 0.288  ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.615      ;
; 0.290  ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                                    ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.410      ;
; 0.292  ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.619      ;
; 0.293  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.619      ;
; 0.294  ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.621      ;
; 0.295  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0]                                                                     ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[3]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.414      ;
; 0.296  ; InstrucReg:INST_InstrucReg|r_register[29]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.415      ;
; 0.297  ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.622      ;
; 0.297  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.416      ;
; 0.299  ; InstrucReg:INST_InstrucReg|r_register[22]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.628      ;
; 0.299  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.228      ; 0.631      ;
; 0.300  ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.627      ;
; 0.300  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.419      ;
; 0.301  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[2]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.420      ;
; 0.302  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[1]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.421      ;
; 0.302  ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[0]                                                                                          ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.421      ;
; 0.303  ; InstrucReg:INST_InstrucReg|r_register[20]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.225      ; 0.632      ;
; 0.303  ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                 ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.228      ; 0.635      ;
; 0.307  ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; branch_control:INST_branch_control|r_PC_ADDRESS[0]                                                                               ; i_CORE_CLK                                ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.427      ;
+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.177 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.046      ; 0.307      ;
; 0.186 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.394 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.040      ; 0.518      ;
; 0.640 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.471      ; 0.725      ;
; 0.772 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.473      ; 0.859      ;
; 0.791 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.467      ; 0.872      ;
; 0.800 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.473      ; 0.887      ;
; 0.822 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.466      ; 0.902      ;
; 0.866 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.072      ; 0.552      ;
; 0.923 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.300      ; 0.837      ;
; 0.934 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.467      ; 1.015      ;
; 0.939 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.240      ; 0.793      ;
; 0.950 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.471      ; 1.035      ;
; 0.971 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.471      ; 1.056      ;
; 0.988 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.072      ; 0.674      ;
; 0.991 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.072      ; 0.677      ;
; 1.003 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.249      ; 0.866      ;
; 1.055 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.248      ; 0.917      ;
; 1.064 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.300      ; 0.978      ;
; 1.078 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.249      ; 0.941      ;
; 1.079 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.158      ;
; 1.084 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.249      ; 0.947      ;
; 1.090 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.250      ; 0.954      ;
; 1.091 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.475      ; 1.180      ;
; 1.095 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 1.167      ;
; 1.100 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.179      ;
; 1.116 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.296      ; 1.026      ;
; 1.119 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.475      ; 1.208      ;
; 1.122 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.471      ; 1.207      ;
; 1.129 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.208      ;
; 1.130 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.471      ; 1.215      ;
; 1.133 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.250      ; 0.997      ;
; 1.152 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.231      ;
; 1.154 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.296      ; 1.064      ;
; 1.166 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.469      ; 1.249      ;
; 1.171 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.250      ;
; 1.173 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.069      ; 0.856      ;
; 1.174 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.300      ; 1.088      ;
; 1.200 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.247      ; 1.061      ;
; 1.208 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 1.280      ;
; 1.241 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.093      ;
; 1.244 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.469      ; 1.327      ;
; 1.251 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 1.323      ;
; 1.251 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.458      ; 1.323      ;
; 1.253 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.332      ;
; 1.258 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.337      ;
; 1.264 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.296      ; 1.174      ;
; 1.265 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.117      ;
; 1.273 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.245      ; 1.132      ;
; 1.292 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.371      ;
; 1.303 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.464      ; 1.381      ;
; 1.304 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.069      ; 0.987      ;
; 1.306 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.385      ;
; 1.316 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.168      ;
; 1.328 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.180      ;
; 1.342 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.240      ; 1.196      ;
; 1.347 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.199      ;
; 1.351 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.469      ; 1.434      ;
; 1.355 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.242      ; 1.211      ;
; 1.369 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.069      ; 1.052      ;
; 1.385 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.464      ; 1.463      ;
; 1.410 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.231      ; 1.255      ;
; 1.411 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.240      ; 1.265      ;
; 1.436 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.231      ; 1.281      ;
; 1.440 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.519      ;
; 1.441 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.520      ;
; 1.444 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.237      ; 1.295      ;
; 1.463 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.244      ; 1.321      ;
; 1.476 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.555      ;
; 1.479 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.331      ;
; 1.484 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.336      ;
; 1.484 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.244      ; 1.342      ;
; 1.485 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.231      ; 1.330      ;
; 1.489 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.341      ;
; 1.498 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.231      ; 1.343      ;
; 1.503 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.465      ; 1.582      ;
; 1.507 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.359      ;
; 1.516 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.244      ; 1.374      ;
; 1.521 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.373      ;
; 1.524 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.244      ; 1.382      ;
; 1.530 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.237      ; 1.381      ;
; 1.543 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.395      ;
; 1.551 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.403      ;
; 1.579 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.238      ; 1.431      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.199  ; 0.415        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.399  ; 0.583        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.427  ; 0.611        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.173 ; 2.742 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.708 ; 2.375 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.033 ; 1.681 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.252 ; 1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.147 ; 1.813 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.252 ; 1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 0.705 ; 1.276 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.059 ; 1.693 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.183 ; 1.827 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.081 ; 1.692 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.058 ; 1.704 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.184 ; 1.842 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 1.385 ; 2.072 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.230 ; 1.910 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.004 ; 1.638 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 0.964 ; 1.572 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.230 ; 1.910 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.028 ; 1.655 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.017 ; 1.657 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 0.984 ; 1.626 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.074 ; 1.702 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.192 ; 1.849 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.512 ; -1.073 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.901 ; -1.474 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.817 ; -1.447 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.502 ; -1.059 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.898 ; -1.539 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.998 ; -1.610 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.502 ; -1.059 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.841 ; -1.459 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.934 ; -1.553 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.835 ; -1.423 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.842 ; -1.470 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.933 ; -1.566 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -1.145 ; -1.823 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.750 ; -1.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.789 ; -1.406 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.750 ; -1.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.978 ; -1.637 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.783 ; -1.392 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.802 ; -1.424 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.769 ; -1.394 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.828 ; -1.438 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.971 ; -1.609 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.604 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.604 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.797 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.797 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 4.317 ; 4.523 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.398 ; 3.481 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 3.343 ; 3.404 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.669 ; 3.762 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.638 ; 3.715 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.565 ; 3.653 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.487 ; 3.577 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.204 ; 3.258 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 4.317 ; 4.523 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.373 ; 3.438 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.805 ; 3.940 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.447 ; 3.537 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.483 ; 3.575 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.805 ; 3.940 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.473 ; 3.580 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 4.471 ; 4.692 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.403 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.649 ; 3.721 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.302 ; 3.367 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.471 ; 4.692 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.498 ; 3.601 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.117 ; 3.171 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.134 ; 3.183 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.324 ; 3.399 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.539 ; 3.642 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.922 ; 4.051 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.922 ; 4.051 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.789 ; 3.886 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.551 ; 3.656 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.408 ; 3.487 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 4.256 ; 4.418 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.234 ; 3.291 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.502 ; 3.569 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.761 ; 3.868 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.256 ; 4.418 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.501 ; 3.617 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.642 ; 3.714 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.318 ; 3.382 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.240 ; 3.296 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 3.536 ; 3.640 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 4.590 ; 4.820 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.350 ; 3.281 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 4.590 ; 4.820 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.487 ; 3.568 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.200 ; 3.255 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 4.145 ; 4.288 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.236 ; 4.415 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.553 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.553 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.738 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.738 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.136 ; 3.188 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.324 ; 3.403 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 3.272 ; 3.330 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.591 ; 3.679 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.560 ; 3.633 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.491 ; 3.574 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.409 ; 3.495 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.136 ; 3.188 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 4.246 ; 4.448 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.300 ; 3.362 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.372 ; 3.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.372 ; 3.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.406 ; 3.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.715 ; 3.845 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.397 ; 3.499 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.055 ; 3.106 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.336 ; 3.382 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.571 ; 3.640 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.232 ; 3.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.393 ; 4.611 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.420 ; 3.518 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.055 ; 3.106 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.071 ; 3.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.253 ; 3.324 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.459 ; 3.558 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.334 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.828 ; 3.951 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.706 ; 3.799 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.472 ; 3.572 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.334 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.167 ; 3.221 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.167 ; 3.221 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.430 ; 3.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.679 ; 3.781 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.185 ; 4.344 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.423 ; 3.534 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.565 ; 3.633 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.247 ; 3.308 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.172 ; 3.226 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 3.457 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.133 ; 3.185 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.277 ; 3.211 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 4.506 ; 4.730 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.408 ; 3.485 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.133 ; 3.185 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 4.040 ; 4.178 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.128 ; 4.299 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                       ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; -5.080   ; -0.068 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3] ; -2.833   ; 0.177  ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                ; -5.080   ; -0.068 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                            ; -741.705 ; -0.068 ; 0.0      ; 0.0     ; -570.792            ;
;  control_unit:INST_control_unit|r_state[3] ; -10.847  ; 0.000  ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                ; -730.858 ; -0.068 ; N/A      ; N/A     ; -565.792            ;
+--------------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.910 ; 4.375 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 3.096 ; 3.543 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.852 ; 2.344 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.220 ; 2.703 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.091 ; 2.602 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.220 ; 2.703 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.267 ; 1.681 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.934 ; 2.380 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.093 ; 2.597 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.977 ; 2.400 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.873 ; 2.353 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.112 ; 2.629 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 2.480 ; 2.993 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.154 ; 2.726 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.821 ; 2.289 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.729 ; 2.153 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.154 ; 2.726 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.864 ; 2.334 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.807 ; 2.274 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.776 ; 2.255 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.937 ; 2.407 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.119 ; 2.580 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.512 ; -1.073 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.901 ; -1.474 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.817 ; -1.447 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.502 ; -1.055 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.898 ; -1.539 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.998 ; -1.610 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.502 ; -1.055 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.841 ; -1.459 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.934 ; -1.553 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.835 ; -1.423 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.842 ; -1.470 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.933 ; -1.566 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -1.145 ; -1.823 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.750 ; -1.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.789 ; -1.406 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.750 ; -1.343 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.978 ; -1.637 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.783 ; -1.392 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.802 ; -1.424 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.769 ; -1.394 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.828 ; -1.438 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.971 ; -1.609 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 4.341 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 4.341 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 4.418 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 4.418 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.056 ; 7.175 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.766 ; 5.753 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 5.668 ; 5.660 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.154 ; 6.178 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.080 ; 6.097 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.962 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.916 ; 5.911 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.421 ; 5.420 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 7.056 ; 7.175 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.717 ; 5.696 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.420 ; 6.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.845 ; 5.879 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.965 ; 5.955 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.420 ; 6.481 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.880 ; 5.896 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.294 ; 7.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 5.644 ; 5.673 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.068 ; 6.115 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.610 ; 5.599 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.294 ; 7.424 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.892 ; 5.953 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.260 ; 5.254 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.285 ; 5.299 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.672 ; 5.635 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.951 ; 5.987 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.585 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 6.585 ; 6.678 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.342 ; 6.369 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.965 ; 6.003 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.771 ; 5.789 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 6.943 ; 7.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.478 ; 5.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.854 ; 5.871 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.257 ; 6.357 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 6.943 ; 7.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.916 ; 5.956 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.069 ; 6.092 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 5.643 ; 5.612 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.493 ; 5.474 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 5.991 ; 5.975 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.473 ; 7.655 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.550 ; 5.550 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 7.473 ; 7.655 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.953 ; 5.912 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.448 ; 5.428 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 6.921 ; 7.012 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 7.126 ; 7.222 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.553 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.553 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.738 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.738 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.136 ; 3.188 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.324 ; 3.403 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 3.272 ; 3.330 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.591 ; 3.679 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.560 ; 3.633 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.491 ; 3.574 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.409 ; 3.495 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.136 ; 3.188 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 4.246 ; 4.448 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.300 ; 3.362 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.372 ; 3.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.372 ; 3.458 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.406 ; 3.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.715 ; 3.845 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.397 ; 3.499 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.055 ; 3.106 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.336 ; 3.382 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.571 ; 3.640 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.232 ; 3.294 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.393 ; 4.611 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.420 ; 3.518 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.055 ; 3.106 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.071 ; 3.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.253 ; 3.324 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.459 ; 3.558 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.334 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.828 ; 3.951 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.706 ; 3.799 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.472 ; 3.572 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.334 ; 3.409 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.167 ; 3.221 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.167 ; 3.221 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.430 ; 3.494 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.679 ; 3.781 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.185 ; 4.344 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.423 ; 3.534 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.565 ; 3.633 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.247 ; 3.308 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.172 ; 3.226 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 3.457 ; 3.557 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.133 ; 3.185 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.277 ; 3.211 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 4.506 ; 4.730 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.408 ; 3.485 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.133 ; 3.185 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 4.040 ; 4.178 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.128 ; 4.299 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6542     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK                                ; 21       ; 37       ; 0        ; 0        ;
; i_CORE_CLK                                ; i_CORE_CLK                                ; 6542     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Thu May 09 09:39:23 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.080            -730.858 i_CORE_CLK 
    Info (332119):    -2.833             -10.847 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is -0.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.041              -0.041 i_CORE_CLK 
    Info (332119):     0.343               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.411            -617.586 i_CORE_CLK 
    Info (332119):    -2.542              -9.780 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068              -0.068 i_CORE_CLK 
    Info (332119):     0.299               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.431            -255.740 i_CORE_CLK 
    Info (332119):    -1.331              -4.837 control_unit:INST_control_unit|r_state[3] 
Info (332146): Worst-case hold slack is -0.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.043              -0.043 i_CORE_CLK 
    Info (332119):     0.177               0.000 control_unit:INST_control_unit|r_state[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -471.138 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Thu May 09 09:39:25 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


