Fitter report for 8bitbrain
Fri Apr 09 22:15:11 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Clock Delay Control Summary
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing
 32. Advanced Data - General
 33. Advanced Data - Placement Preparation
 34. Advanced Data - Placement
 35. Advanced Data - Routing
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 09 22:15:11 2010        ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name                      ; 8bitbrain                                    ;
; Top-level Entity Name              ; 8bitbrain                                    ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C8T144C8                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 5,377 / 8,256 ( 65 % )                       ;
;     Total combinational functions  ; 5,233 / 8,256 ( 63 % )                       ;
;     Dedicated logic registers      ; 818 / 8,256 ( 10 % )                         ;
; Total registers                    ; 818                                          ;
; Total pins                         ; 58 / 85 ( 68 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 21,671 / 165,888 ( 13 % )                    ;
; Embedded Multiplier 9-bit elements ; 22 / 36 ( 61 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                             ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; On                             ; Off                            ;
; Fitter Effort                                                      ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+
; controller:inst1|freq1[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq1[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq2[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; controller:inst1|freq3[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr1[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr1[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr1[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr2[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr2[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr2[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[0]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[0]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[1]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[1]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[2]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[2]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[3]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[3]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[4]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[4]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[5]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[5]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[6]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[6]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                                   ; DATAA            ;                       ;
; modulator:inst3|attack_ctr3[7]          ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; modulator:inst3|attack_ctr3[7]~_Duplicate_1                                                         ; REGOUT           ;                       ;
; modulator:inst3|attack_ctr3[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                     ;                  ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in c:/workspace/8bitbrain/8bitbrain.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 5,377 / 8,256 ( 65 % )    ;
;     -- Combinational with no register       ; 4559                      ;
;     -- Register only                        ; 144                       ;
;     -- Combinational with a register        ; 674                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 958                       ;
;     -- 3 input functions                    ; 3252                      ;
;     -- <=2 input functions                  ; 1023                      ;
;     -- Register only                        ; 144                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3061                      ;
;     -- arithmetic mode                      ; 2172                      ;
;                                             ;                           ;
; Total registers*                            ; 818 / 8,487 ( 10 % )      ;
;     -- Dedicated logic registers            ; 818 / 8,256 ( 10 % )      ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 429 / 516 ( 83 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 58 / 85 ( 68 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
; Global signals                              ; 8                         ;
; M4Ks                                        ; 14 / 36 ( 39 % )          ;
; Total block memory bits                     ; 21,671 / 165,888 ( 13 % ) ;
; Total block memory implementation bits      ; 64,512 / 165,888 ( 39 % ) ;
; Embedded Multiplier 9-bit elements          ; 22 / 36 ( 61 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 8 / 8 ( 100 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 22% / 21% / 22%           ;
; Peak interconnect usage (total/H/V)         ; 31% / 30% / 33%           ;
; Maximum fan-out node                        ; clk~clkctrl               ;
; Maximum fan-out                             ; 658                       ;
; Highest non-global fan-out signal           ; modulator:inst3|attack[7] ;
; Highest non-global fan-out                  ; 85                        ;
; Total fan-out                               ; 18121                     ;
; Average fan-out                             ; 2.90                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; arpmodein          ; 8     ; 1        ; 0            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[0]         ; 135   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; btn_vec[1]         ; 53    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[2]         ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[3]         ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[4]         ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[5]         ; 59    ; 4        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; btn_vec[6]         ; 60    ; 4        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk                ; 17    ; 1        ; 0            ; 9            ; 0           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[0]         ; 91    ; 3        ; 34           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[1]         ; 90    ; 3        ; 34           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[2]         ; 89    ; 3        ; 34           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[3]         ; 88    ; 3        ; 34           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[4]         ; 103   ; 3        ; 34           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[5]         ; 142   ; 2        ; 1            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[6]         ; 101   ; 3        ; 34           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data_in[7]         ; 69    ; 4        ; 32           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[8]         ; 67    ; 4        ; 30           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; data_in[9]         ; 52    ; 4        ; 12           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; edit_change_rot[0] ; 112   ; 2        ; 32           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_change_rot[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[0] ; 114   ; 2        ; 32           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; edit_select_rot[1] ; 115   ; 2        ; 30           ; 19           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset              ; 24    ; 1        ; 0            ; 8            ; 0           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; save               ; 7     ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[0]   ; 120   ; 2        ; 28           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wave_bank_rot[1]   ; 121   ; 2        ; 28           ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot7[0]   ; 42    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot7[1]   ; 144   ; 2        ; 1            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; waveform_rot[0]    ; 118   ; 2        ; 28           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; waveform_rot[1]    ; 119   ; 2        ; 28           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; LDISPa    ; 25    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPa10  ; 87    ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb    ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPb11  ; 92    ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc    ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPc12  ; 93    ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd    ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPd13  ; 94    ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe    ; 32    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPe14  ; 96    ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf    ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPf15  ; 97    ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg    ; 41    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LDISPg16  ; 99    ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPa    ; 122   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPb    ; 125   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPc    ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPd    ; 129   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPe    ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPf    ; 133   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; RDISPg    ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_cs    ; 136   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_dout  ; 139   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ioclk ; 137   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; p2s_ld    ; 86    ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_cs    ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; s2p_ioclk ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 17 ( 65 % ) ; 3.3V          ; --           ;
; 2        ; 21 / 23 ( 91 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 21 ( 71 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 24 ( 58 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; save                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; arpmodein                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 20         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 11       ; 21         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 12       ; 22         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 13       ; 23         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; Y               ; no       ; Off          ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; LDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; LDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; LDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; LDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; LDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; LDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; LDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; waveform_rot7[0]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 70         ; 4        ; data_in[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 74         ; 4        ; btn_vec[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; btn_vec[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; btn_vec[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; btn_vec[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 78         ; 4        ; btn_vec[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; btn_vec[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; data_in[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; data_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; s2p_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; s2p_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; p2s_ld                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; LDISPa10                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; data_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 128        ; 3        ; data_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 129        ; 3        ; data_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 130        ; 3        ; data_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 131        ; 3        ; LDISPb11                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 132        ; 3        ; LDISPc12                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 133        ; 3        ; LDISPd13                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; LDISPe14                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; LDISPf15                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; LDISPg16                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; data_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; data_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; edit_change_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; edit_change_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; edit_select_rot[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; edit_select_rot[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; waveform_rot[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; waveform_rot[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 163        ; 2        ; wave_bank_rot[0]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 164        ; 2        ; wave_bank_rot[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 165        ; 2        ; RDISPa                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; RDISPb                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 174        ; 2        ; RDISPc                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; RDISPd                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; RDISPe                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 186        ; 2        ; RDISPf                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 187        ; 2        ; RDISPg                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 195        ; 2        ; btn_vec[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 196        ; 2        ; p2s_cs                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 197        ; 2        ; p2s_ioclk                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; p2s_dout                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; data_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; waveform_rot7[1]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; reset~clk_delay_ctrl ; reset      ; CLKDELAYCTRL_G1 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                               ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |8bitbrain                                                             ; 5377 (2)    ; 818 (0)                   ; 0 (0)         ; 21671       ; 14   ; 22           ; 0       ; 11        ; 58   ; 0            ; 4559 (2)     ; 144 (0)           ; 674 (0)          ; |8bitbrain                                                                                                                                                                        ; work         ;
;    |btn_reg:inst4|                                                     ; 123 (123)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (28)           ; 77 (77)          ; |8bitbrain|btn_reg:inst4                                                                                                                                                          ; work         ;
;    |controller:inst1|                                                  ; 550 (491)   ; 185 (148)                 ; 0 (0)         ; 12239       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (337)    ; 8 (4)             ; 183 (150)        ; |8bitbrain|controller:inst1                                                                                                                                                       ; work         ;
;       |controller_save_bank:sv_bnk|                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 320         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk                                                                                                                           ; work         ;
;          |int_bank:ch1_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch1_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch2_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch2_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch3_offset2_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:ch3_offset3_bank|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component                                                                 ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                  ; work         ;
;          |int_bank:mode_bank|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component                                                                        ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                         ; work         ;
;          |int_bank:octave_bank|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component                                                                      ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                       ; work         ;
;       |dom7:seq2|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_nd91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated                                                                              ; work         ;
;       |keyrom:kr1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |keyrom:kr2|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |keyrom:kr3|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_6k71:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1792        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated                                                                             ; work         ;
;       |lpm_rom0:f1|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |lpm_rom0:f2|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |lpm_rom0:f3|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component                                                                                                           ; work         ;
;             |altsyncram_bj91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1157        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated                                                                            ; work         ;
;       |maj7:seq1|                                                      ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1                                                                                                                                             ; work         ;
;          |altsyncram:altsyncram_component|                             ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component                                                                                                             ; work         ;
;             |altsyncram_pec1:auto_generated|                           ; 56 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 4 (0)             ; 30 (0)           ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated                                                                              ; work         ;
;                |altsyncram_en82:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1                                                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 56 (37)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (12)      ; 4 (4)             ; 30 (21)          ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |pow:seq3|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3                                                                                                                                              ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3|altsyncram:altsyncram_component                                                                                                              ; work         ;
;             |altsyncram_mc91:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated                                                                               ; work         ;
;    |debouncer:inst23|                                                  ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; |8bitbrain|debouncer:inst23                                                                                                                                                       ; work         ;
;    |debouncer:inst26|                                                  ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 3 (3)            ; |8bitbrain|debouncer:inst26                                                                                                                                                       ; work         ;
;    |decoderdisplay:inst27|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst27                                                                                                                                                  ; work         ;
;    |decoderdisplay:inst31|                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|decoderdisplay:inst31                                                                                                                                                  ; work         ;
;    |divider:inst24|                                                    ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 10 (10)          ; |8bitbrain|divider:inst24                                                                                                                                                         ; work         ;
;    |mixer:inst2|                                                       ; 50 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 50 (2)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2                                                                                                                                                            ; work         ;
;       |mixeradd:add1|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1                                                                                                                                              ; work         ;
;          |parallel_add:parallel_add_component|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component                                                                                                          ; work         ;
;             |par_add_mqe:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add1|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                               ; work         ;
;       |mixeradd:add2|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2                                                                                                                                              ; work         ;
;          |parallel_add:parallel_add_component|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component                                                                                                          ; work         ;
;             |par_add_mqe:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixeradd:add2|parallel_add:parallel_add_component|par_add_mqe:auto_generated                                                                               ; work         ;
;       |mixermult:mult1|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1                                                                                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component                                                                                                                ; work         ;
;             |mult_3bn:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                        ; work         ;
;       |mixermult:mult2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2                                                                                                                                            ; work         ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component                                                                                                                ; work         ;
;             |mult_3bn:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated                                                                                        ; work         ;
;       |mixersub:sub1|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1                                                                                                                                              ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component                                                                                                            ; work         ;
;             |add_sub_pmh:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub1|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                 ; work         ;
;       |mixersub:sub2|                                                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2                                                                                                                                              ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component                                                                                                            ; work         ;
;             |add_sub_pmh:auto_generated|                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|mixer:inst2|mixersub:sub2|lpm_add_sub:lpm_add_sub_component|add_sub_pmh:auto_generated                                                                                 ; work         ;
;    |modulator:inst3|                                                   ; 3170 (467)  ; 150 (150)                 ; 0 (0)         ; 192         ; 1    ; 18           ; 0       ; 9         ; 0    ; 0            ; 3018 (315)   ; 14 (14)           ; 138 (133)        ; |8bitbrain|modulator:inst3                                                                                                                                                        ; work         ;
;       |lpm_divide:Div0|                                                ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 308 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 308 (307)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 308 (307)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div0|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div1|                                                ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 304 (304)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (303)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div2|                                                ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 295 (295)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|modulator:inst3|lpm_divide:Div2|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div3|                                                ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 305 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 305 (304)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (304)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div3|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div4|                                                ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 300 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 300 (300)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (300)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div4|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div5|                                                ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 298 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (0)      ; 0 (0)             ; 2 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 298 (298)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (296)    ; 0 (0)             ; 2 (2)            ; |8bitbrain|modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div6|                                                ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 304 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 304 (303)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 304 (303)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;                   |add_sub_mkc:add_sub_1|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div6|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_mkc:add_sub_1                                  ; work         ;
;       |lpm_divide:Div7|                                                ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 299 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (0)      ; 0 (0)             ; 1 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 299 (299)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (298)    ; 0 (0)             ; 1 (1)            ; |8bitbrain|modulator:inst3|lpm_divide:Div7|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_divide:Div8|                                                ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8                                                                                                                                        ; work         ;
;          |lpm_divide_bem:auto_generated|                               ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated                                                                                                          ; work         ;
;             |sign_div_unsign_llh:divider|                              ; 295 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (0)      ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider                                                                              ; work         ;
;                |alt_u_div_g2f:divider|                                 ; 295 (295)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (295)    ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider                                                        ; work         ;
;       |lpm_mult:Mult0|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult2|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult3|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult4|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult5|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult6|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6                                                                                                                                         ; work         ;
;          |mult_it01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult7|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |lpm_mult:Mult8|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8                                                                                                                                         ; work         ;
;          |mult_pt01:auto_generated|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated                                                                                                                ; work         ;
;       |modulator_save_bank:md_sv_bnk|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk                                                                                                                          ; work         ;
;          |bytebank:attbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;          |bytebank:decbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;          |bytebank:relbank|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_ujc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated                                          ; work         ;
;    |p2s:inst5|                                                         ; 29 (29)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 14 (14)          ; |8bitbrain|p2s:inst5                                                                                                                                                              ; work         ;
;    |s2p:inst|                                                          ; 99 (99)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 49 (49)           ; 21 (21)          ; |8bitbrain|s2p:inst                                                                                                                                                               ; work         ;
;    |sld_hub:sld_hub_inst|                                              ; 99 (60)     ; 64 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (22)      ; 8 (8)             ; 56 (31)          ; |8bitbrain|sld_hub:sld_hub_inst                                                                                                                                                   ; work         ;
;       |sld_rom_sr:hub_info_reg|                                        ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |8bitbrain|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                           ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |8bitbrain|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                         ; work         ;
;    |wavegen:inst6|                                                     ; 1209 (46)   ; 195 (7)                   ; 0 (0)         ; 9240        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1014 (39)    ; 18 (0)            ; 177 (7)          ; |8bitbrain|wavegen:inst6                                                                                                                                                          ; work         ;
;       |addrgen:addr_gen1|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |addrgen:addr_gen2|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |addrgen:addr_gen3|                                              ; 387 (51)    ; 62 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 325 (20)     ; 6 (6)             ; 56 (26)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3                                                                                                                                        ; work         ;
;          |lpm_divide0:div1|                                            ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1                                                                                                                       ; work         ;
;             |lpm_divide:lpm_divide_component|                          ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component                                                                                       ; work         ;
;                |lpm_divide_bft:auto_generated|                         ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated                                                         ; work         ;
;                   |sign_div_unsign_p8i:divider|                        ; 336 (0)     ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (0)      ; 0 (0)             ; 31 (0)           ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider                             ; work         ;
;                      |alt_u_div_7nf:divider|                           ; 336 (336)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (305)    ; 0 (0)             ; 31 (31)          ; |8bitbrain|wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider       ; work         ;
;       |square:sq1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |square:sq2|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |square:sq3|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component                                                                                                               ; work         ;
;             |altsyncram_pra1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated                                                                                ; work         ;
;       |triangle:tri1|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |triangle:tri2|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |triangle:tri3|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3                                                                                                                                            ; work         ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component                                                                                                            ; work         ;
;             |altsyncram_mtc1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated                                                                             ; work         ;
;       |wavegen_save_bank:waveselect_bank|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank                                                                                                                        ; work         ;
;          |int_bank:mode_bank|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank                                                                                                     ; work         ;
;             |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component                                                                     ; work         ;
;                |altsyncram_sjc1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |8bitbrain|wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated                                      ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------+----------+---------------+---------------+-----------------------+-----+
; data_in[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; data_in[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; waveform_rot7[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; clk                ; Input    ; 0             ; 0             ; --                    ; --  ;
; reset              ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[0]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; wave_bank_rot[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_select_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; waveform_rot[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; save               ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; edit_change_rot[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; arpmodein          ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[4]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[6]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[1]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[5]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[3]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[2]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; btn_vec[0]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[8]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[7]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; data_in[9]         ; Input    ; 6             ; 6             ; --                    ; --  ;
; s2p_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; s2p_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_cs             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ioclk          ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; p2s_dout           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPa             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPb             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPc             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPd             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPe             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPf             ; Output   ; --            ; --            ; --                    ; --  ;
; RDISPg             ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPa10           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPb11           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPc12           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPd13           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPe14           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPf15           ; Output   ; --            ; --            ; --                    ; --  ;
; LDISPg16           ; Output   ; --            ; --            ; --                    ; --  ;
+--------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; data_in[6]                                                                                                      ;                   ;         ;
; data_in[5]                                                                                                      ;                   ;         ;
; data_in[4]                                                                                                      ;                   ;         ;
; data_in[3]                                                                                                      ;                   ;         ;
; data_in[2]                                                                                                      ;                   ;         ;
; data_in[1]                                                                                                      ;                   ;         ;
; data_in[0]                                                                                                      ;                   ;         ;
; waveform_rot7[1]                                                                                                ;                   ;         ;
; waveform_rot7[0]                                                                                                ;                   ;         ;
; clk                                                                                                             ;                   ;         ;
; reset                                                                                                           ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 1                 ; 6       ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 1                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 1                 ; 6       ;
;      - controller:inst1|gate1                                                                                   ; 1                 ; 6       ;
;      - controller:inst1|gate2                                                                                   ; 1                 ; 6       ;
;      - controller:inst1|gate3                                                                                   ; 1                 ; 6       ;
;      - controller:inst1|gate1~16                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate1~19                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate1~20                                                                                ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[6]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[5]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[5]                                                                             ; 1                 ; 6       ;
;      - controller:inst1|gate1~24                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate2~18                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate2~19                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate2~20                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate2~21                                                                                ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[4]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[3]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|gate3~20                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate3~21                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate3~22                                                                                ; 1                 ; 6       ;
;      - controller:inst1|gate3~23                                                                                ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[2]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_trig_vec[1]                                                                        ; 1                 ; 6       ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 1                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 1                 ; 6       ;
;      - controller:inst1|prev_arp_mode_in                                                                        ; 1                 ; 6       ;
;      - controller:inst1|gateblip1~8                                                                             ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[3]~172                                                                         ; 1                 ; 6       ;
;      - controller:inst1|trig_vec[1]~185                                                                         ; 1                 ; 6       ;
;      - controller:inst1|wait_cycle~1                                                                            ; 1                 ; 6       ;
;      - controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; wave_bank_rot[0]                                                                                                ;                   ;         ;
;      - controller:inst1|prev_wave_bank_rot[0]                                                                   ; 1                 ; 6       ;
;      - controller:inst1|save_bank_t[0]~6                                                                        ; 1                 ; 6       ;
; wave_bank_rot[1]                                                                                                ;                   ;         ;
;      - controller:inst1|Add8~1                                                                                  ; 0                 ; 6       ;
;      - controller:inst1|Add8~2                                                                                  ; 0                 ; 6       ;
; edit_select_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|param[3]~39                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[1]~41                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[2]~43                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[3]~45                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[4]~47                                                                             ; 0                 ; 6       ;
;      - controller:inst1|param[5]~49                                                                             ; 0                 ; 6       ;
;      - edit_select_rot[1]~_wirecell                                                                             ; 0                 ; 6       ;
; edit_select_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_sel_rot[0]                                                                    ; 1                 ; 6       ;
;      - controller:inst1|param[3]~40                                                                             ; 1                 ; 6       ;
; waveform_rot[0]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|prev_wave_form_rot[0]                                                                      ; 1                 ; 6       ;
;      - wavegen:inst6|wave_sel[2]~16                                                                             ; 1                 ; 6       ;
; waveform_rot[1]                                                                                                 ;                   ;         ;
;      - wavegen:inst6|Add0~1                                                                                     ; 1                 ; 6       ;
;      - wavegen:inst6|Add0~2                                                                                     ; 1                 ; 6       ;
; save                                                                                                            ;                   ;         ;
;      - debouncer:inst26|shift[11]~0                                                                             ; 1                 ; 6       ;
; edit_change_rot[0]                                                                                              ;                   ;         ;
;      - controller:inst1|prev_edit_change_rot[0]                                                                 ; 0                 ; 6       ;
;      - controller:inst1|modifier[0]~4                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~5                                                                           ; 0                 ; 6       ;
;      - controller:inst1|modifier[1]~6                                                                           ; 0                 ; 6       ;
; edit_change_rot[1]                                                                                              ;                   ;         ;
;      - controller:inst1|modifier[0]~4                                                                           ; 1                 ; 6       ;
; arpmodein                                                                                                       ;                   ;         ;
;      - debouncer:inst23|shift[11]~0                                                                             ; 1                 ; 6       ;
; btn_vec[4]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[4][9]~0                                                                           ; 1                 ; 6       ;
; btn_vec[6]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[6][9]~1                                                                           ; 0                 ; 6       ;
; btn_vec[1]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[1][9]~2                                                                           ; 1                 ; 6       ;
; btn_vec[5]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[5][9]~3                                                                           ; 0                 ; 6       ;
; btn_vec[3]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[3][9]~4                                                                           ; 0                 ; 6       ;
; btn_vec[2]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[2][9]~5                                                                           ; 1                 ; 6       ;
; btn_vec[0]                                                                                                      ;                   ;         ;
;      - btn_reg:inst4|shiftarr[0][9]~6                                                                           ; 1                 ; 6       ;
; data_in[8]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[8][0]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][5]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][7]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][4]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][2]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][3]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[8][1]~feeder                                                                           ; 0                 ; 6       ;
; data_in[7]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[7][1]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][2]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][3]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][5]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][7]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[7][4]~feeder                                                                           ; 0                 ; 6       ;
; data_in[9]                                                                                                      ;                   ;         ;
;      - s2p:inst|tmp_data[9][1]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][3]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][4]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][6]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][7]                                                                                  ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][2]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][0]~feeder                                                                           ; 0                 ; 6       ;
;      - s2p:inst|tmp_data[9][5]~feeder                                                                           ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                              ; JTAG_X1_Y10_N0     ; 99      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                              ; JTAG_X1_Y10_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal0~4                                                                                                                                                                    ; LCCOMB_X7_Y6_N0    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|Equal16~1                                                                                                                                                                   ; LCCOMB_X8_Y4_N30   ; 12      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                     ; LCFF_X8_Y6_N13     ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; btn_reg:inst4|btn_clk                                                                                                                                                                     ; LCFF_X8_Y6_N13     ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                       ; PIN_17             ; 655     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                                                                                       ; PIN_17             ; 12      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; controller:inst1|Equal6~6                                                                                                                                                                 ; LCCOMB_X16_Y6_N12  ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; controller:inst1|Equal7~0                                                                                                                                                                 ; LCCOMB_X12_Y6_N2   ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|arpmode~3                                                                                                                                                                ; LCCOMB_X13_Y8_N12  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|controller_save_bank:sv_bnk|wren                                                                                                                                         ; LCFF_X5_Y2_N7      ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate1                                                                                                                                                                    ; LCFF_X14_Y4_N1     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate2                                                                                                                                                                    ; LCFF_X14_Y4_N11    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|gate3                                                                                                                                                                    ; LCFF_X14_Y4_N21    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key1[0]~69                                                                                                                                                               ; LCCOMB_X13_Y4_N8   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key2[6]~216                                                                                                                                                              ; LCCOMB_X9_Y5_N24   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|key3[4]~221                                                                                                                                                              ; LCCOMB_X13_Y4_N6   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; LCCOMB_X13_Y18_N18 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                        ; LCCOMB_X10_Y18_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                           ; LCCOMB_X10_Y18_N30 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                           ; LCCOMB_X10_Y18_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~9                                                           ; LCCOMB_X10_Y18_N18 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~17                                                ; LCCOMB_X12_Y18_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~16      ; LCCOMB_X7_Y18_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~35 ; LCCOMB_X4_Y17_N24  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~36 ; LCCOMB_X5_Y18_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|modifier[1]~5                                                                                                                                                            ; LCCOMB_X13_Y8_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[3]~39                                                                                                                                                              ; LCCOMB_X22_Y15_N4  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; controller:inst1|param[3]~40                                                                                                                                                              ; LCCOMB_X13_Y8_N2   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|play_vec[2]~79                                                                                                                                                           ; LCCOMB_X14_Y5_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|save_bank_t[0]~6                                                                                                                                                         ; LCCOMB_X13_Y8_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|seq_index[1]~44                                                                                                                                                          ; LCCOMB_X12_Y9_N8   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|tempo_ctr[18]~48                                                                                                                                                         ; LCCOMB_X12_Y9_N16  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[1]~185                                                                                                                                                          ; LCCOMB_X15_Y5_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; controller:inst1|trig_vec[3]~172                                                                                                                                                          ; LCCOMB_X15_Y5_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; debouncer:inst26|Equal0                                                                                                                                                                   ; LCCOMB_X5_Y2_N18   ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; divider:inst24|Equal0~2                                                                                                                                                                   ; LCCOMB_X1_Y9_N30   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; divider:inst24|clkout                                                                                                                                                                     ; LCFF_X1_Y9_N1      ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; divider:inst24|clkout                                                                                                                                                                     ; LCFF_X1_Y9_N1      ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; modulator:inst3|Equal1~5                                                                                                                                                                  ; LCCOMB_X17_Y17_N22 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|attack[6]~17                                                                                                                                                              ; LCCOMB_X16_Y7_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay[6]~26                                                                                                                                                               ; LCCOMB_X16_Y7_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr1[3]~42                                                                                                                                                          ; LCCOMB_X22_Y4_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr2[0]~42                                                                                                                                                          ; LCCOMB_X18_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|decay_ctr3[5]~42                                                                                                                                                          ; LCCOMB_X22_Y9_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release[7]~25                                                                                                                                                             ; LCCOMB_X16_Y7_N22  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr1[5]~48                                                                                                                                                        ; LCCOMB_X21_Y6_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr2[7]~48                                                                                                                                                        ; LCCOMB_X21_Y6_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|release_ctr3[6]~48                                                                                                                                                        ; LCCOMB_X21_Y6_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[4]~49                                                                                                                                                               ; LCCOMB_X22_Y4_N18  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave1[4]~54                                                                                                                                                               ; LCCOMB_X21_Y6_N6   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[4]~49                                                                                                                                                               ; LCCOMB_X18_Y14_N24 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave2[4]~54                                                                                                                                                               ; LCCOMB_X21_Y15_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[2]~49                                                                                                                                                               ; LCCOMB_X22_Y9_N0   ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; modulator:inst3|wave3[2]~54                                                                                                                                                               ; LCCOMB_X23_Y9_N24  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p2s:inst5|i_ioclk                                                                                                                                                                         ; LCFF_X4_Y9_N5      ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; reset                                                                                                                                                                                     ; PIN_24             ; 36      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; reset~clk_delay_ctrl                                                                                                                                                                      ; CLKDELAYCTRL_G1    ; 86      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|Decoder0~0                                                                                                                                                                       ; LCCOMB_X28_Y2_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~1                                                                                                                                                                       ; LCCOMB_X28_Y2_N28  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~2                                                                                                                                                                       ; LCCOMB_X28_Y2_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~3                                                                                                                                                                       ; LCCOMB_X28_Y2_N10  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~4                                                                                                                                                                       ; LCCOMB_X28_Y2_N4   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~5                                                                                                                                                                       ; LCCOMB_X28_Y2_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~6                                                                                                                                                                       ; LCCOMB_X25_Y1_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Decoder0~7                                                                                                                                                                       ; LCCOMB_X25_Y1_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal0~1                                                                                                                                                                         ; LCCOMB_X28_Y3_N12  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|Equal4~1                                                                                                                                                                         ; LCCOMB_X28_Y3_N30  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; s2p:inst|i_ioclk                                                                                                                                                                          ; LCFF_X28_Y3_N21    ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; s2p:inst|i_ioclk~4                                                                                                                                                                        ; LCCOMB_X28_Y3_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; s2p:inst|io_en[0]~23                                                                                                                                                                      ; LCCOMB_X28_Y3_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                              ; LCFF_X6_Y17_N1     ; 21      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                        ; LCFF_X10_Y18_N23   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][2]~38                                                                                                                                                     ; LCCOMB_X8_Y18_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                        ; LCFF_X7_Y18_N13    ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~30                                                                                                                                                       ; LCCOMB_X5_Y18_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[5]                                                                                                                                                          ; LCFF_X5_Y18_N25    ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|reset_ena_reg                                                                                                                                                        ; LCFF_X6_Y17_N3     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][2]~32                                                                                                                                              ; LCCOMB_X5_Y18_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~16                                                                                                                                ; LCCOMB_X5_Y18_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~27                                                                                                                           ; LCCOMB_X7_Y18_N24  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~28                                                                                                                           ; LCCOMB_X5_Y18_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                   ; LCFF_X9_Y17_N17    ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                  ; LCFF_X10_Y17_N25   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                   ; LCFF_X9_Y17_N1     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                   ; LCFF_X6_Y17_N15    ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                            ; LCCOMB_X6_Y17_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                  ; LCFF_X6_Y17_N19    ; 19      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|Equal0~0                                                                                                                                                  ; LCCOMB_X9_Y4_N0    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|LessThan0~34                                                                                                                                              ; LCCOMB_X4_Y5_N16   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|addr[0]~7                                                                                                                                                 ; LCCOMB_X9_Y4_N14   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X2_Y3_N0    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|Equal0~0                                                                                                                                                  ; LCCOMB_X15_Y8_N30  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|LessThan0~34                                                                                                                                              ; LCCOMB_X13_Y9_N16  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|addr[0]~7                                                                                                                                                 ; LCCOMB_X15_Y8_N12  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X16_Y11_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|Equal0~0                                                                                                                                                  ; LCCOMB_X31_Y11_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|LessThan0~34                                                                                                                                              ; LCCOMB_X31_Y11_N16 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|addr[0]~7                                                                                                                                                 ; LCCOMB_X31_Y11_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|selnose[152]             ; LCCOMB_X32_Y5_N0   ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|process_0~1                                                                                                                                                                 ; LCCOMB_X24_Y11_N2  ; 34      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|wave_sel[2]~16                                                                                                                                                              ; LCCOMB_X24_Y4_N8   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wavegen:inst6|wavegen_save_bank:waveselect_bank|wren                                                                                                                                      ; LCFF_X24_Y11_N21   ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y10_N0    ; 99      ; Global Clock         ; GCLK0            ; --                        ;
; btn_reg:inst4|btn_clk        ; LCFF_X8_Y6_N13    ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; clk                          ; PIN_17            ; 655     ; Global Clock         ; GCLK2            ; --                        ;
; controller:inst1|Equal6~6    ; LCCOMB_X16_Y6_N12 ; 6       ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst24|clkout        ; LCFF_X1_Y9_N1     ; 12      ; Global Clock         ; GCLK3            ; --                        ;
; p2s:inst5|i_ioclk            ; LCFF_X4_Y9_N5     ; 5       ; Global Clock         ; GCLK5            ; --                        ;
; reset~clk_delay_ctrl         ; CLKDELAYCTRL_G1   ; 86      ; Global Clock         ; GCLK1            ; --                        ;
; s2p:inst|i_ioclk             ; LCFF_X28_Y3_N21   ; 24      ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; modulator:inst3|attack[7]                                                                                                                                                           ; 85      ;
; modulator:inst3|decay[7]                                                                                                                                                            ; 77      ;
; modulator:inst3|release[7]                                                                                                                                                          ; 72      ;
; modulator:inst3|attack[0]                                                                                                                                                           ; 70      ;
; modulator:inst3|attack[1]                                                                                                                                                           ; 68      ;
; modulator:inst3|decay[0]                                                                                                                                                            ; 65      ;
; modulator:inst3|release[0]                                                                                                                                                          ; 64      ;
; modulator:inst3|attack[6]                                                                                                                                                           ; 64      ;
; modulator:inst3|decay[3]                                                                                                                                                            ; 63      ;
; modulator:inst3|attack[3]                                                                                                                                                           ; 61      ;
; modulator:inst3|attack[2]                                                                                                                                                           ; 60      ;
; modulator:inst3|release[1]                                                                                                                                                          ; 59      ;
; modulator:inst3|release[2]                                                                                                                                                          ; 59      ;
; modulator:inst3|decay[1]                                                                                                                                                            ; 59      ;
; modulator:inst3|decay[2]                                                                                                                                                            ; 59      ;
; modulator:inst3|release[5]                                                                                                                                                          ; 58      ;
; modulator:inst3|release[4]                                                                                                                                                          ; 56      ;
; modulator:inst3|release[3]                                                                                                                                                          ; 56      ;
; modulator:inst3|attack[5]                                                                                                                                                           ; 56      ;
; modulator:inst3|decay[5]                                                                                                                                                            ; 56      ;
; modulator:inst3|decay[6]                                                                                                                                                            ; 56      ;
; modulator:inst3|attack[4]                                                                                                                                                           ; 53      ;
; modulator:inst3|decay[4]                                                                                                                                                            ; 53      ;
; controller:inst1|play_vec[5]                                                                                                                                                        ; 51      ;
; modulator:inst3|release[6]                                                                                                                                                          ; 51      ;
; controller:inst1|play_vec[4]                                                                                                                                                        ; 47      ;
; controller:inst1|arpmode~3                                                                                                                                                          ; 43      ;
; controller:inst1|process_3~0                                                                                                                                                        ; 42      ;
; reset                                                                                                                                                                               ; 36      ;
; controller:inst1|gate3                                                                                                                                                              ; 36      ;
; controller:inst1|gate2                                                                                                                                                              ; 36      ;
; wavegen:inst6|Mux0~0                                                                                                                                                                ; 36      ;
; controller:inst1|trig_vec[3]                                                                                                                                                        ; 34      ;
; controller:inst1|trig_vec[5]                                                                                                                                                        ; 34      ;
; wavegen:inst6|process_0~1                                                                                                                                                           ; 34      ;
; controller:inst1|gate1                                                                                                                                                              ; 34      ;
; controller:inst1|trig_vec[1]                                                                                                                                                        ; 33      ;
; controller:inst1|Equal7~0                                                                                                                                                           ; 27      ;
; s2p:inst|Equal0~1                                                                                                                                                                   ; 26      ;
; controller:inst1|play_vec[3]                                                                                                                                                        ; 25      ;
; modulator:inst3|lpm_divide:Div5|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|selnose[105]~170                                                    ; 25      ;
; ~GND                                                                                                                                                                                ; 24      ;
; controller:inst1|tempo_ctr[18]~48                                                                                                                                                   ; 24      ;
; modulator:inst3|lpm_divide:Div1|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|sel[27]                                                             ; 23      ;
; controller:inst1|freq3[0]                                                                                                                                                           ; 22      ;
; controller:inst1|freq2[0]                                                                                                                                                           ; 22      ;
; controller:inst1|freq1[0]                                                                                                                                                           ; 22      ;
; wavegen:inst6|addrgen:addr_gen3|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
; wavegen:inst6|addrgen:addr_gen2|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
; wavegen:inst6|addrgen:addr_gen1|lpm_divide0:div1|lpm_divide:lpm_divide_component|lpm_divide_bft:auto_generated|sign_div_unsign_p8i:divider|alt_u_div_7nf:divider|DFFDenominator[12] ; 22      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------+
; Name                                                                                                                                             ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------+
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch1_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 2    ; None         ; M4K_X11_Y5, M4K_X11_Y4 ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch2_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset2_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:ch3_offset3_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 6                           ; --                          ; --                          ; 48                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM        ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 1                           ; --                          ; --                          ; 8                   ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|controller_save_bank:sv_bnk|int_bank:octave_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM      ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X11_Y5             ;
; controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ALTSYNCRAM                                             ; M4K  ; ROM            ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; dom7.mif     ; M4K_X11_Y7             ;
; controller:inst1|keyrom:kr1|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X11_Y9             ;
; controller:inst1|keyrom:kr2|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X11_Y15            ;
; controller:inst1|keyrom:kr3|altsyncram:altsyncram_component|altsyncram_6k71:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 256          ; 7            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1792 ; 256                         ; 7                           ; --                          ; --                          ; 1792                ; 1    ; keys.mif     ; M4K_X11_Y1             ;
; controller:inst1|lpm_rom0:f1|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y6             ;
; controller:inst1|lpm_rom0:f2|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X11_Y8             ;
; controller:inst1|lpm_rom0:f3|altsyncram:altsyncram_component|altsyncram_bj91:auto_generated|ALTSYNCRAM                                           ; M4K  ; ROM            ; Dual Clocks  ; 89           ; 13           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1157 ; 89                          ; 13                          ; --                          ; --                          ; 1157                ; 1    ; notes.mif    ; M4K_X27_Y5             ;
; controller:inst1|maj7:seq1|altsyncram:altsyncram_component|altsyncram_pec1:auto_generated|altsyncram_en82:altsyncram1|ALTSYNCRAM                 ; AUTO ; True Dual Port ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; maj7.mif     ; M4K_X11_Y18            ;
; controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ALTSYNCRAM                                              ; M4K  ; ROM            ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; pow.mif      ; M4K_X11_Y7             ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:attbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y10            ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:decbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y10            ;
; modulator:inst3|modulator_save_bank:md_sv_bnk|bytebank:relbank|altsyncram:altsyncram_component|altsyncram_ujc1:auto_generated|ALTSYNCRAM         ; M4K  ; Single Port    ; Single Clock ; 8            ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 64   ; 8                           ; 8                           ; --                          ; --                          ; 64                  ; 1    ; None         ; M4K_X27_Y10            ;
; wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y4             ;
; wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X11_Y11            ;
; wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ALTSYNCRAM                                               ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; square.mif   ; M4K_X27_Y7             ;
; wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y4             ;
; wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X11_Y11            ;
; wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ALTSYNCRAM                                            ; AUTO ; ROM            ; Single Clock ; 128          ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1536 ; 128                         ; 12                          ; --                          ; --                          ; 1536                ; 1    ; triangle.mif ; M4K_X27_Y7             ;
; wavegen:inst6|wavegen_save_bank:waveselect_bank|int_bank:mode_bank|altsyncram:altsyncram_component|altsyncram_sjc1:auto_generated|ALTSYNCRAM     ; M4K  ; Single Port    ; Single Clock ; 8            ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 48   ; 8                           ; 3                           ; --                          ; --                          ; 24                  ; 1    ; None         ; M4K_X27_Y10            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 11          ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 11          ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 11          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                         ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult1|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mixer:inst2|mixermult:mult2|lpm_mult:lpm_mult_component|mult_3bn:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult1|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y4_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult2|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y6_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult0|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y3_N0  ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult4|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult5|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult3|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y11_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult7|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y9_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_out2                             ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    modulator:inst3|lpm_mult:Mult6|mult_it01:auto_generated|mac_mult1                         ;                            ; DSPMULT_X20_Y10_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,757 / 26,052 ( 30 % ) ;
; C16 interconnects          ; 55 / 1,156 ( 5 % )      ;
; C4 interconnects           ; 4,057 / 17,952 ( 23 % ) ;
; Direct links               ; 1,576 / 26,052 ( 6 % )  ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; Local interconnects        ; 2,295 / 8,256 ( 28 % )  ;
; R24 interconnects          ; 93 / 1,020 ( 9 % )      ;
; R4 interconnects           ; 4,778 / 22,440 ( 21 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.53) ; Number of LABs  (Total = 429) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 47                            ;
; 2                                           ; 23                            ;
; 3                                           ; 7                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 6                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 10                            ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 12                            ;
; 13                                          ; 4                             ;
; 14                                          ; 6                             ;
; 15                                          ; 4                             ;
; 16                                          ; 292                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.68) ; Number of LABs  (Total = 429) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 29                            ;
; 1 Clock                            ; 142                           ;
; 1 Clock enable                     ; 62                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 13                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 13                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.53) ; Number of LABs  (Total = 429) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 30                            ;
; 2                                            ; 37                            ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 14                            ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 9                             ;
; 15                                           ; 121                           ;
; 16                                           ; 71                            ;
; 17                                           ; 12                            ;
; 18                                           ; 18                            ;
; 19                                           ; 15                            ;
; 20                                           ; 13                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 10                            ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.49) ; Number of LABs  (Total = 429) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 60                            ;
; 2                                               ; 26                            ;
; 3                                               ; 17                            ;
; 4                                               ; 6                             ;
; 5                                               ; 14                            ;
; 6                                               ; 15                            ;
; 7                                               ; 16                            ;
; 8                                               ; 19                            ;
; 9                                               ; 70                            ;
; 10                                              ; 34                            ;
; 11                                              ; 14                            ;
; 12                                              ; 21                            ;
; 13                                              ; 61                            ;
; 14                                              ; 19                            ;
; 15                                              ; 6                             ;
; 16                                              ; 27                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.25) ; Number of LABs  (Total = 429) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 30                            ;
; 3                                            ; 27                            ;
; 4                                            ; 17                            ;
; 5                                            ; 14                            ;
; 6                                            ; 6                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 4                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 9                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 9                             ;
; 17                                           ; 14                            ;
; 18                                           ; 23                            ;
; 19                                           ; 15                            ;
; 20                                           ; 60                            ;
; 21                                           ; 6                             ;
; 22                                           ; 11                            ;
; 23                                           ; 42                            ;
; 24                                           ; 19                            ;
; 25                                           ; 21                            ;
; 26                                           ; 25                            ;
; 27                                           ; 16                            ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 1                             ;
; 31                                           ; 5                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 4.806             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                       ;
+------------------------------------------------------------------+--------------------------+
; Name                                                             ; Value                    ;
+------------------------------------------------------------------+--------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                       ;
; Mid Wire Use - Fit Attempt 1                                     ; 35                       ;
; Mid Slack - Fit Attempt 1                                        ; -99318                   ;
; Internal Atom Count - Fit Attempt 1                              ; 6051                     ;
; LE/ALM Count - Fit Attempt 1                                     ; 5362                     ;
; LAB Count - Fit Attempt 1                                        ; 429                      ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.566                    ;
; Inputs per LAB - Fit Attempt 1                                   ; 15.937                   ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.427                    ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:396;1:30;2:3           ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:316;1:67;2:30;3:14;4:2 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:316;1:53;2:38;3:17;4:5 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:425;1:4                ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:274;1:123;2:32         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:333;1:86;2:8;3:2       ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:317;1:83;2:29          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:273;1:108;2:48         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:273;1:142;2:14         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:344;1:85               ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:407;1:22               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:407;1:22               ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:392;2:31;3:3;4:2   ;
; LEs in Chains - Fit Attempt 1                                    ; 2431                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 210                      ;
; LABs with Chains - Fit Attempt 1                                 ; 252                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 18                       ;
; Time - Fit Attempt 1                                             ; 1                        ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.125                    ;
+------------------------------------------------------------------+--------------------------+


+-----------------------------------------------+
; Advanced Data - Placement                     ;
+-------------------------------------+---------+
; Name                                ; Value   ;
+-------------------------------------+---------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0      ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff      ;
; Early Wire Use - Fit Attempt 1      ; 13      ;
; Early Slack - Fit Attempt 1         ; -117863 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 22      ;
; Mid Slack - Fit Attempt 1           ; -93509  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff      ;
; Mid Wire Use - Fit Attempt 1        ; 19      ;
; Mid Slack - Fit Attempt 1           ; -93509  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff      ;
; Late Wire Use - Fit Attempt 1       ; 21      ;
; Late Slack - Fit Attempt 1          ; -92911  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000   ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff      ;
; Time - Fit Attempt 1                ; 5       ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.891   ;
+-------------------------------------+---------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -82418      ;
; Early Wire Use - Fit Attempt 1      ; 21          ;
; Peak Regional Wire - Fit Attempt 1  ; 26          ;
; Mid Slack - Fit Attempt 1           ; -84014      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 23          ;
; Time - Fit Attempt 1                ; 6           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 2.313       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Apr 09 22:14:48 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8bitbrain -c 8bitbrain
Info: Selected device EP2C8T144C8 for design "8bitbrain"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 11 pins of 58 total pins
    Info: Pin data_in[6] not assigned to an exact location on the device
    Info: Pin data_in[5] not assigned to an exact location on the device
    Info: Pin data_in[4] not assigned to an exact location on the device
    Info: Pin data_in[3] not assigned to an exact location on the device
    Info: Pin data_in[2] not assigned to an exact location on the device
    Info: Pin data_in[1] not assigned to an exact location on the device
    Info: Pin data_in[0] not assigned to an exact location on the device
    Info: Pin waveform_rot7[1] not assigned to an exact location on the device
    Info: Pin waveform_rot7[0] not assigned to an exact location on the device
    Info: Pin btn_vec[0] not assigned to an exact location on the device
    Info: Pin data_in[9] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s:inst5|i_ioclk
        Info: Destination node divider:inst24|clkout
        Info: Destination node btn_reg:inst4|btn_clk
        Info: Destination node controller:inst1|curbtns[6]
        Info: Destination node controller:inst1|curbtns[3]
        Info: Destination node controller:inst1|curbtns[0]
        Info: Destination node controller:inst1|curbtns[5]
        Info: Destination node controller:inst1|curbtns[1]
        Info: Destination node controller:inst1|curbtns[2]
        Info: Destination node controller:inst1|curbtns[4]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node s2p:inst|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node btn_reg:inst4|btn_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node btn_reg:inst4|btn_reg[6]
        Info: Destination node btn_reg:inst4|btn_reg[5]
        Info: Destination node btn_reg:inst4|btn_reg[4]
        Info: Destination node btn_reg:inst4|btn_reg[3]
        Info: Destination node btn_reg:inst4|btn_reg[2]
        Info: Destination node btn_reg:inst4|btn_reg[1]
        Info: Destination node btn_reg:inst4|btn_reg[0]
        Info: Destination node btn_reg:inst4|btn_clk~2
Info: Automatically promoted node divider:inst24|clkout 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node debouncer:inst26|shift[11]
        Info: Destination node debouncer:inst26|shift[10]
        Info: Destination node debouncer:inst26|shift[9]
        Info: Destination node debouncer:inst26|shift[8]
        Info: Destination node debouncer:inst26|shift[7]
        Info: Destination node debouncer:inst26|shift[6]
        Info: Destination node debouncer:inst26|shift[5]
        Info: Destination node debouncer:inst26|shift[4]
        Info: Destination node debouncer:inst26|shift[3]
        Info: Destination node debouncer:inst26|shift[2]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node controller:inst1|Equal6~6 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node p2s:inst5|i_ioclk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node p2s_ioclk
        Info: Destination node p2s:inst5|i_ioclk~1
Info: Automatically promoted node reset (placed in PIN 24 (LVDS7p, DPCLK1/DQS1L/CQ1L#))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node controller:inst1|prev_wave_bank_rot[0]
        Info: Destination node controller:inst1|prev_edit_sel_rot[0]
        Info: Destination node controller:inst1|param[3]~40
        Info: Destination node controller:inst1|gate1
        Info: Destination node controller:inst1|gate2
        Info: Destination node controller:inst1|gate3
        Info: Destination node controller:inst1|gate1~16
        Info: Destination node controller:inst1|gate1~19
        Info: Destination node controller:inst1|gate1~20
        Info: Destination node controller:inst1|prev_trig_vec[6]
        Info: Non-global destination nodes limited to 10 nodes
Warning: Can't perform fitting netlist optimizations during fast fit compilation
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 39 registers into blocks of type EC
    Extra Info: Packed 24 registers into blocks of type Embedded multiplier block
    Extra Info: Created 24 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 11 (unused VREF, 3.3V VCCIO, 11 input, 0 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  5 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  12 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  12 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Estimated most critical path is memory to register delay of 90.953 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X27_Y7; Fanout = 1; MEM Node = 'wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11~porta_address_reg6'
    Info: 2: + IC(0.000 ns) + CELL(3.761 ns) = 3.761 ns; Loc. = M4K_X27_Y7; Fanout = 1; MEM Node = 'wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|q_a[11]'
    Info: 3: + IC(0.465 ns) + CELL(0.624 ns) = 4.850 ns; Loc. = LAB_X26_Y7; Fanout = 30; COMB Node = 'wavegen:inst6|Mux24~0'
    Info: 4: + IC(1.814 ns) + CELL(4.712 ns) = 11.376 ns; Loc. = DSPMULT_X20_Y9_N0; Fanout = 1; COMB Node = 'modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_mult1~DATAOUT18'
    Info: 5: + IC(0.000 ns) + CELL(0.396 ns) = 11.772 ns; Loc. = DSPOUT_X20_Y9_N2; Fanout = 2; COMB Node = 'modulator:inst3|lpm_mult:Mult8|mult_pt01:auto_generated|mac_out2~DATAOUT18'
    Info: 6: + IC(2.013 ns) + CELL(0.651 ns) = 14.436 ns; Loc. = LAB_X7_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[9]~382'
    Info: 7: + IC(0.578 ns) + CELL(0.621 ns) = 15.635 ns; Loc. = LAB_X7_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[1]~3'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 15.721 ns; Loc. = LAB_X7_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[2]~5'
    Info: 9: + IC(0.000 ns) + CELL(0.506 ns) = 16.227 ns; Loc. = LAB_X7_Y15; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_2_result_int[3]~6'
    Info: 10: + IC(0.605 ns) + CELL(0.206 ns) = 17.038 ns; Loc. = LAB_X7_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[18]~385'
    Info: 11: + IC(0.578 ns) + CELL(0.621 ns) = 18.237 ns; Loc. = LAB_X7_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[1]~3'
    Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 18.323 ns; Loc. = LAB_X7_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[2]~5'
    Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 18.409 ns; Loc. = LAB_X7_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[3]~7'
    Info: 14: + IC(0.000 ns) + CELL(0.506 ns) = 18.915 ns; Loc. = LAB_X7_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_3_result_int[4]~8'
    Info: 15: + IC(0.441 ns) + CELL(0.319 ns) = 19.675 ns; Loc. = LAB_X7_Y15; Fanout = 5; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|selnose[63]'
    Info: 16: + IC(0.912 ns) + CELL(0.206 ns) = 20.793 ns; Loc. = LAB_X8_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[27]~389'
    Info: 17: + IC(0.578 ns) + CELL(0.621 ns) = 21.992 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~3'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 22.078 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~5'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 22.164 ns; Loc. = LAB_X8_Y15; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~7'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 22.250 ns; Loc. = LAB_X8_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[4]~9'
    Info: 21: + IC(0.000 ns) + CELL(0.506 ns) = 22.756 ns; Loc. = LAB_X8_Y15; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~10'
    Info: 22: + IC(0.605 ns) + CELL(0.206 ns) = 23.567 ns; Loc. = LAB_X8_Y15; Fanout = 6; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|selnose[84]'
    Info: 23: + IC(0.605 ns) + CELL(0.206 ns) = 24.378 ns; Loc. = LAB_X8_Y15; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[36]~394'
    Info: 24: + IC(1.686 ns) + CELL(0.621 ns) = 26.685 ns; Loc. = LAB_X10_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~3'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 26.771 ns; Loc. = LAB_X10_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~5'
    Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 26.857 ns; Loc. = LAB_X10_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~7'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 26.943 ns; Loc. = LAB_X10_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[4]~9'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 27.029 ns; Loc. = LAB_X10_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[5]~11'
    Info: 29: + IC(0.000 ns) + CELL(0.506 ns) = 27.535 ns; Loc. = LAB_X10_Y12; Fanout = 7; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~12'
    Info: 30: + IC(0.605 ns) + CELL(0.206 ns) = 28.346 ns; Loc. = LAB_X10_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[45]~395'
    Info: 31: + IC(1.284 ns) + CELL(0.621 ns) = 30.251 ns; Loc. = LAB_X14_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~3'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 30.337 ns; Loc. = LAB_X14_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~5'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 30.423 ns; Loc. = LAB_X14_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~7'
    Info: 34: + IC(0.000 ns) + CELL(0.086 ns) = 30.509 ns; Loc. = LAB_X14_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[4]~9'
    Info: 35: + IC(0.000 ns) + CELL(0.086 ns) = 30.595 ns; Loc. = LAB_X14_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[5]~11'
    Info: 36: + IC(0.000 ns) + CELL(0.086 ns) = 30.681 ns; Loc. = LAB_X14_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~13'
    Info: 37: + IC(0.000 ns) + CELL(0.506 ns) = 31.187 ns; Loc. = LAB_X14_Y12; Fanout = 8; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~14'
    Info: 38: + IC(1.312 ns) + CELL(0.206 ns) = 32.705 ns; Loc. = LAB_X10_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[57]~406'
    Info: 39: + IC(1.641 ns) + CELL(0.621 ns) = 34.967 ns; Loc. = LAB_X15_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[4]~9'
    Info: 40: + IC(0.000 ns) + CELL(0.086 ns) = 35.053 ns; Loc. = LAB_X15_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[5]~11'
    Info: 41: + IC(0.000 ns) + CELL(0.086 ns) = 35.139 ns; Loc. = LAB_X15_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~13'
    Info: 42: + IC(0.000 ns) + CELL(0.086 ns) = 35.225 ns; Loc. = LAB_X15_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[7]~15'
    Info: 43: + IC(0.000 ns) + CELL(0.506 ns) = 35.731 ns; Loc. = LAB_X15_Y12; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~16'
    Info: 44: + IC(0.912 ns) + CELL(0.206 ns) = 36.849 ns; Loc. = LAB_X14_Y12; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[64]~409'
    Info: 45: + IC(1.261 ns) + CELL(0.621 ns) = 38.731 ns; Loc. = LAB_X16_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~5'
    Info: 46: + IC(0.000 ns) + CELL(0.086 ns) = 38.817 ns; Loc. = LAB_X16_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~7'
    Info: 47: + IC(0.000 ns) + CELL(0.086 ns) = 38.903 ns; Loc. = LAB_X16_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[4]~9'
    Info: 48: + IC(0.000 ns) + CELL(0.086 ns) = 38.989 ns; Loc. = LAB_X16_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[5]~11'
    Info: 49: + IC(0.000 ns) + CELL(0.086 ns) = 39.075 ns; Loc. = LAB_X16_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~13'
    Info: 50: + IC(0.000 ns) + CELL(0.086 ns) = 39.161 ns; Loc. = LAB_X16_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[7]~15'
    Info: 51: + IC(0.000 ns) + CELL(0.086 ns) = 39.247 ns; Loc. = LAB_X16_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~17'
    Info: 52: + IC(0.000 ns) + CELL(0.506 ns) = 39.753 ns; Loc. = LAB_X16_Y12; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[9]~18'
    Info: 53: + IC(0.912 ns) + CELL(0.206 ns) = 40.871 ns; Loc. = LAB_X15_Y12; Fanout = 4; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[77]~420'
    Info: 54: + IC(1.261 ns) + CELL(0.621 ns) = 42.753 ns; Loc. = LAB_X17_Y12; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~13'
    Info: 55: + IC(0.000 ns) + CELL(0.086 ns) = 42.839 ns; Loc. = LAB_X17_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[7]~15'
    Info: 56: + IC(0.000 ns) + CELL(0.086 ns) = 42.925 ns; Loc. = LAB_X17_Y12; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~17'
    Info: 57: + IC(0.000 ns) + CELL(0.506 ns) = 43.431 ns; Loc. = LAB_X17_Y12; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[9]~18'
    Info: 58: + IC(1.355 ns) + CELL(0.206 ns) = 44.992 ns; Loc. = LAB_X17_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[81]~426'
    Info: 59: + IC(0.578 ns) + CELL(0.621 ns) = 46.191 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[1]~3'
    Info: 60: + IC(0.000 ns) + CELL(0.086 ns) = 46.277 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[2]~5'
    Info: 61: + IC(0.000 ns) + CELL(0.086 ns) = 46.363 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[3]~7'
    Info: 62: + IC(0.000 ns) + CELL(0.086 ns) = 46.449 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[4]~9'
    Info: 63: + IC(0.000 ns) + CELL(0.086 ns) = 46.535 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[5]~11'
    Info: 64: + IC(0.000 ns) + CELL(0.086 ns) = 46.621 ns; Loc. = LAB_X17_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~13'
    Info: 65: + IC(0.000 ns) + CELL(0.086 ns) = 46.707 ns; Loc. = LAB_X17_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[7]~15'
    Info: 66: + IC(0.000 ns) + CELL(0.086 ns) = 46.793 ns; Loc. = LAB_X17_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[8]~17'
    Info: 67: + IC(0.000 ns) + CELL(0.506 ns) = 47.299 ns; Loc. = LAB_X17_Y11; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_10_result_int[9]~18'
    Info: 68: + IC(1.702 ns) + CELL(0.206 ns) = 49.207 ns; Loc. = LAB_X23_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[96]~435'
    Info: 69: + IC(1.261 ns) + CELL(0.621 ns) = 51.089 ns; Loc. = LAB_X21_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[7]~15'
    Info: 70: + IC(0.000 ns) + CELL(0.086 ns) = 51.175 ns; Loc. = LAB_X21_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[8]~17'
    Info: 71: + IC(0.000 ns) + CELL(0.506 ns) = 51.681 ns; Loc. = LAB_X21_Y11; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_11_result_int[9]~18'
    Info: 72: + IC(1.288 ns) + CELL(0.206 ns) = 53.175 ns; Loc. = LAB_X23_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[105]~436'
    Info: 73: + IC(0.885 ns) + CELL(0.621 ns) = 54.681 ns; Loc. = LAB_X22_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[7]~15'
    Info: 74: + IC(0.000 ns) + CELL(0.086 ns) = 54.767 ns; Loc. = LAB_X22_Y11; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[8]~17'
    Info: 75: + IC(0.000 ns) + CELL(0.506 ns) = 55.273 ns; Loc. = LAB_X22_Y11; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_12_result_int[9]~18'
    Info: 76: + IC(0.912 ns) + CELL(0.206 ns) = 56.391 ns; Loc. = LAB_X23_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[108]~449'
    Info: 77: + IC(1.310 ns) + CELL(0.621 ns) = 58.322 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[1]~3'
    Info: 78: + IC(0.000 ns) + CELL(0.086 ns) = 58.408 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[2]~5'
    Info: 79: + IC(0.000 ns) + CELL(0.086 ns) = 58.494 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[3]~7'
    Info: 80: + IC(0.000 ns) + CELL(0.086 ns) = 58.580 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[4]~9'
    Info: 81: + IC(0.000 ns) + CELL(0.086 ns) = 58.666 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[5]~11'
    Info: 82: + IC(0.000 ns) + CELL(0.086 ns) = 58.752 ns; Loc. = LAB_X23_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[6]~13'
    Info: 83: + IC(0.000 ns) + CELL(0.086 ns) = 58.838 ns; Loc. = LAB_X23_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[7]~15'
    Info: 84: + IC(0.000 ns) + CELL(0.086 ns) = 58.924 ns; Loc. = LAB_X23_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[8]~17'
    Info: 85: + IC(0.000 ns) + CELL(0.506 ns) = 59.430 ns; Loc. = LAB_X23_Y8; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_13_result_int[9]~18'
    Info: 86: + IC(1.337 ns) + CELL(0.206 ns) = 60.973 ns; Loc. = LAB_X23_Y11; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[123]~450'
    Info: 87: + IC(1.310 ns) + CELL(0.621 ns) = 62.904 ns; Loc. = LAB_X24_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[7]~15'
    Info: 88: + IC(0.000 ns) + CELL(0.086 ns) = 62.990 ns; Loc. = LAB_X24_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[8]~17'
    Info: 89: + IC(0.000 ns) + CELL(0.506 ns) = 63.496 ns; Loc. = LAB_X24_Y8; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_14_result_int[9]~18'
    Info: 90: + IC(1.337 ns) + CELL(0.206 ns) = 65.039 ns; Loc. = LAB_X23_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[126]~463'
    Info: 91: + IC(1.686 ns) + CELL(0.621 ns) = 67.346 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[1]~3'
    Info: 92: + IC(0.000 ns) + CELL(0.086 ns) = 67.432 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[2]~5'
    Info: 93: + IC(0.000 ns) + CELL(0.086 ns) = 67.518 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[3]~7'
    Info: 94: + IC(0.000 ns) + CELL(0.086 ns) = 67.604 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[4]~9'
    Info: 95: + IC(0.000 ns) + CELL(0.086 ns) = 67.690 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[5]~11'
    Info: 96: + IC(0.000 ns) + CELL(0.086 ns) = 67.776 ns; Loc. = LAB_X25_Y8; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[6]~13'
    Info: 97: + IC(0.000 ns) + CELL(0.086 ns) = 67.862 ns; Loc. = LAB_X25_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[7]~15'
    Info: 98: + IC(0.000 ns) + CELL(0.086 ns) = 67.948 ns; Loc. = LAB_X25_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[8]~17'
    Info: 99: + IC(0.000 ns) + CELL(0.506 ns) = 68.454 ns; Loc. = LAB_X25_Y8; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_15_result_int[9]~18'
    Info: 100: + IC(1.713 ns) + CELL(0.206 ns) = 70.373 ns; Loc. = LAB_X23_Y11; Fanout = 3; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[135]~470'
    Info: 101: + IC(2.068 ns) + CELL(0.621 ns) = 73.062 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[1]~3'
    Info: 102: + IC(0.000 ns) + CELL(0.086 ns) = 73.148 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[2]~5'
    Info: 103: + IC(0.000 ns) + CELL(0.086 ns) = 73.234 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[3]~7'
    Info: 104: + IC(0.000 ns) + CELL(0.086 ns) = 73.320 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[4]~9'
    Info: 105: + IC(0.000 ns) + CELL(0.086 ns) = 73.406 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[5]~11'
    Info: 106: + IC(0.000 ns) + CELL(0.086 ns) = 73.492 ns; Loc. = LAB_X29_Y7; Fanout = 2; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[6]~13'
    Info: 107: + IC(0.000 ns) + CELL(0.086 ns) = 73.578 ns; Loc. = LAB_X29_Y7; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[7]~15'
    Info: 108: + IC(0.000 ns) + CELL(0.086 ns) = 73.664 ns; Loc. = LAB_X29_Y7; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[8]~17'
    Info: 109: + IC(0.000 ns) + CELL(0.506 ns) = 74.170 ns; Loc. = LAB_X29_Y7; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_16_result_int[9]~18'
    Info: 110: + IC(1.701 ns) + CELL(0.206 ns) = 76.077 ns; Loc. = LAB_X25_Y8; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[151]~55'
    Info: 111: + IC(2.050 ns) + CELL(0.621 ns) = 78.748 ns; Loc. = LAB_X30_Y7; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[8]~17'
    Info: 112: + IC(0.000 ns) + CELL(0.506 ns) = 79.254 ns; Loc. = LAB_X30_Y7; Fanout = 11; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_17_result_int[9]~18'
    Info: 113: + IC(1.288 ns) + CELL(0.206 ns) = 80.748 ns; Loc. = LAB_X28_Y7; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[160]~37'
    Info: 114: + IC(1.305 ns) + CELL(0.621 ns) = 82.674 ns; Loc. = LAB_X29_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[8]~17'
    Info: 115: + IC(0.000 ns) + CELL(0.506 ns) = 83.180 ns; Loc. = LAB_X29_Y9; Fanout = 10; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_18_result_int[9]~18'
    Info: 116: + IC(0.912 ns) + CELL(0.206 ns) = 84.298 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|StageOut[162]~491'
    Info: 117: + IC(0.578 ns) + CELL(0.621 ns) = 85.497 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[1]~3'
    Info: 118: + IC(0.000 ns) + CELL(0.086 ns) = 85.583 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[2]~5'
    Info: 119: + IC(0.000 ns) + CELL(0.086 ns) = 85.669 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[3]~7'
    Info: 120: + IC(0.000 ns) + CELL(0.086 ns) = 85.755 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[4]~9'
    Info: 121: + IC(0.000 ns) + CELL(0.086 ns) = 85.841 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[5]~11'
    Info: 122: + IC(0.000 ns) + CELL(0.086 ns) = 85.927 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[6]~13'
    Info: 123: + IC(0.000 ns) + CELL(0.086 ns) = 86.013 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[7]~15'
    Info: 124: + IC(0.000 ns) + CELL(0.086 ns) = 86.099 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[8]~17'
    Info: 125: + IC(0.000 ns) + CELL(0.506 ns) = 86.605 ns; Loc. = LAB_X30_Y9; Fanout = 1; COMB Node = 'modulator:inst3|lpm_divide:Div8|lpm_divide_bem:auto_generated|sign_div_unsign_llh:divider|alt_u_div_g2f:divider|add_sub_19_result_int[9]~18'
    Info: 126: + IC(1.256 ns) + CELL(0.646 ns) = 88.507 ns; Loc. = LAB_X26_Y10; Fanout = 1; COMB Node = 'modulator:inst3|wave3~71'
    Info: 127: + IC(0.605 ns) + CELL(0.206 ns) = 89.318 ns; Loc. = LAB_X26_Y10; Fanout = 1; COMB Node = 'modulator:inst3|wave3~72'
    Info: 128: + IC(1.321 ns) + CELL(0.206 ns) = 90.845 ns; Loc. = LAB_X25_Y9; Fanout = 1; COMB Node = 'modulator:inst3|wave3~47'
    Info: 129: + IC(0.000 ns) + CELL(0.108 ns) = 90.953 ns; Loc. = LAB_X25_Y9; Fanout = 26; REG Node = 'modulator:inst3|wave3[0]'
    Info: Total cell delay = 41.127 ns ( 45.22 % )
    Info: Total interconnect delay = 49.826 ns ( 54.78 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 18% of the available device resources
    Info: Peak interconnect usage is 26% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: Fitter merged 4 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X27_Y4 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq1|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri1|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X11_Y11 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq2|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri2|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X27_Y7 contains the following logical RAM slices
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|square:sq3|altsyncram:altsyncram_component|altsyncram_pra1:auto_generated|ram_block1a11
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a0
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a1
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a2
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a3
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a4
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a5
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a6
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a7
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a8
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a9
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a10
            Info: RAM slice: wavegen:inst6|triangle:tri3|altsyncram:altsyncram_component|altsyncram_mtc1:auto_generated|ram_block1a11
        Info: Physical RAM block M4K_X11_Y7 contains the following logical RAM slices
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a0
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a1
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a2
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a3
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a4
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a5
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a6
            Info: RAM slice: controller:inst1|dom7:seq2|altsyncram:altsyncram_component|altsyncram_nd91:auto_generated|ram_block1a7
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a0
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a1
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a2
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a3
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a4
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a5
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a6
            Info: RAM slice: controller:inst1|pow:seq3|altsyncram:altsyncram_component|altsyncram_mc91:auto_generated|ram_block1a7
Info: Started post-fitting delay annotation
Warning: Found 27 output pins without output pin load capacitance assignment
    Info: Pin "s2p_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "s2p_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_cs" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ioclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "p2s_dout" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPb" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPf" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RDISPg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPa10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPb11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPc12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPd13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPe14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPf15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LDISPg16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RDISPb has GND driving its datain port
    Info: Pin RDISPc has GND driving its datain port
    Info: Pin RDISPg has VCC driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 222 megabytes
    Info: Processing ended: Fri Apr 09 22:15:12 2010
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:24


