
#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1577.8 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |         | AHB_USR_CLK                                            | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M | AHB_USR_CLK                                            |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[14]                             | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L | ahb_lcd8080_inst1/addr[14]                             |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |         | net_extracted                                          | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/C3 | SLICEL  | 1315.2 |   9294.6 |      net      | R15C41L | net_extracted                                          |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/C  | SLICEL  |   75.1 |   9369.7 |     Tilo      |         | ahb_lcd8080_inst1/_i_246_decomp                        | 3    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/A6 | SLICEL  |  210.6 |   9580.3 |      net      | R15C41L | ahb_lcd8080_inst1/_i_246_decomp                        |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/A  | SLICEL  |   75.1 |   9655.4 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0 | 1    |
| ahb_lcd8080_inst1/n_318/B4                                | SLICEL  |  629.5 |  10284.9 |      net      | R15C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0 |      |
| ahb_lcd8080_inst1/n_318/AMUX                              | SLICEL  |  104.3 |  10389.2 |     Topba     |         | ahb_lcd8080_inst1/n_318                                | 1    |
| ahb_lcd8080_inst1/n_196/D6                                | SLICEL  |  418.7 |  10807.9 |      net      | R14C42M | ahb_lcd8080_inst1/n_318                                |      |
| ahb_lcd8080_inst1/n_196/D                                 | SLICEL  |   75.1 |    10883 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 23   |
| ahb_lcd8080_inst1/read_h_cnt[2]/B3                        | SLICEL  | 1248.2 |  12131.2 |      net      | R18C41L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/read_h_cnt[2]/BMUX                      | SLICEL  |   88.9 |  12220.1 |     Topbb     |         | _n_8816                                                | 1    |
| inst/TARGEXP1HREADYOUT                                    |   CM3   | 2015.8 |  14235.9 |      net      | CM3     | _n_8816                                                |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7428.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 535.5 
        总的连线延迟 = 6845 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |       | AHB_USR_CLK | 254  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16619.3 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7428.2     - 955        
         = 1577.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1581.6 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B2   | SLICEL  |    544 |  13294.2 |          net          | R30C63L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  13369.3 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1533.8 |  14903.1 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 8095.4     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6398.9 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 8095.4     - 284        
         = 1581.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1746.3 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D3   | SLICEL  |  535.7 |  13285.9 |          net          | R30C63L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |    13361 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC | 1359.4 |  14720.4 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7912.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6216.2 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7912.7     - 302        
         = 1746.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2045.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1844/C1             | SLICEL  |  581.5 |  12598.8 |          net          | R30C61M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1844/C              | SLICEL  |   75.1 |  12673.9 |         Tilo          |          | _n_8848                            | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1765.3 |  14439.2 |          net          | IOL_B89C | _n_8848                            |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7631.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 6085.2 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7631.5     - 284        
         = 2045.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2293.8 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1422.7 |  14172.9 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7365.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5743.8 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7365.2     - 302        
         = 2293.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2491 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[2]_MGIOL/CE                                     | IOLOGIC | 2696.9 |  14214.6 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7407       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6791.7 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7407       - 63         
         = 2491 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2514.5 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[0]_MGIOL/CE                                     | IOLOGIC | 2673.4 |  14191.1 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7383.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6768.2 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7383.5     - 63         
         = 2514.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2577.4 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[15]_MGIOL/CE          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[15]_MGIOL/CE                                    | IOLOGIC | 2610.5 |  14128.2 |      net      | IOL_T13A | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7320.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6705.3 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[15]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_T13A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7320.6     - 63         
         = 2577.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2619.7 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[4]_MGIOL/CE                                     | IOLOGIC | 2568.2 |  14085.9 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7278.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6663 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7278.3     - 63         
         = 2619.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2814.2 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[3]_MGIOL/CE                                     | IOLOGIC | 2373.7 |  13891.5 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7083.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6468.5 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7083.8     - 63         
         = 2814.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 304.9 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK            | 254  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6             | SLICEL  |  195.6 |   6845.4 |      net      | R18C83M | seg_inst/clk_1M_cnt[3] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 226.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 226.1      - 6807.7     - -117.8     
         = 304.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 304.9 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK            | 254  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6             | SLICEL  |  195.6 |   6845.4 |      net      | R18C83M | seg_inst/clk_1M_cnt[3] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 226.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 226.1      - 6807.7     - -117.8     
         = 304.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 312.6 ps
起点     : ahb_uart1/n_1520/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/B6  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/CQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_901/B6              | SLICEL  |  203.3 |   6853.1 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 233.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 233.8      - 6807.7     - -117.8     
         = 312.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK               | 254  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6619.3 |      net      | R19C53L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    | SLICEL  |  216.6 |   6866.4 |      net      | R19C53L | ahb_uart1/TX_shift_reg[6] |      |
==============================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C53L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 247.1      - 6807.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/reg_rd_req/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK          | 254  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1057.4 |   6619.3 |      net      | R30C62M | AHB_USR_CLK          |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| ahb_sram1/reg_rd_req/BQ         | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_sram1/reg_wr_req | 1    |
| ahb_sram1/reg_rd_req/B2         | SLICEL  |  224.9 |   6874.7 |      net      | R30C62M | ahb_sram1/reg_wr_req |      |
=========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R30C62M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 255.4      - 6807.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK      | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83M | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/clk_DRV/AQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3             | SLICEL  |  229.6 |   6879.4 |      net      | R18C83M | seg_inst/clk_DRV |      |
=====================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 260.1      - 6807.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 338.9 ps
起点     : ahb_sram1/n_1800/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1800/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK             | 254  |
| ahb_sram1/n_1800/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R30C56M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1800/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_sram1/reg_ub_mux[1] | 5    |
| ahb_sram1/n_1800/D3             | SLICEL  |  229.6 |   6879.4 |      net      | R30C56M | ahb_sram1/reg_ub_mux[1] |      |
============================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_sram1/n_1800/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R30C56M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 260.1      - 6807.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 341.2 ps
起点     : ahb_uart1/n_1520/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/D5  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_901/D5              | SLICEL  |  231.9 |   6881.7 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 262.4      - 6807.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 341.2 ps
起点     : ahb_uart1/n_1520/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/C5  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_901/C5              | SLICEL  |  231.9 |   6881.7 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 262.4      - 6807.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 346.6 ps
起点     : ahb_uart1/n_901/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52L | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_901/DQ              | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[4] | 3    |
| ahb_uart1/n_901/D3              | SLICEL  |  237.3 |   6887.1 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[4] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 267.8      - 6807.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1577.8 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : inst/TARGEXP1HREADYOUT          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |  位置   |                          连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |         | N/A                                                    |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |         | clk_25M                                                | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                                                | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                                              | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1   | clk_25M_c                                              |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                                                    |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |         | AHB_USR_CLK                                            | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M | AHB_USR_CLK                                            |      |
| --                                                        |   --    |     -- |       -- |      --       | --      | --                                                     | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |         | ahb_lcd8080_inst1/addr[14]                             | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L | ahb_lcd8080_inst1/addr[14]                             |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |         | net_extracted                                          | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/C3 | SLICEL  | 1315.2 |   9294.6 |      net      | R15C41L | net_extracted                                          |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/C  | SLICEL  |   75.1 |   9369.7 |     Tilo      |         | ahb_lcd8080_inst1/_i_246_decomp                        | 3    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/A6 | SLICEL  |  210.6 |   9580.3 |      net      | R15C41L | ahb_lcd8080_inst1/_i_246_decomp                        |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/A  | SLICEL  |   75.1 |   9655.4 |     Tilo      |         | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0 | 1    |
| ahb_lcd8080_inst1/n_318/B4                                | SLICEL  |  629.5 |  10284.9 |      net      | R15C42M | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0 |      |
| ahb_lcd8080_inst1/n_318/AMUX                              | SLICEL  |  104.3 |  10389.2 |     Topba     |         | ahb_lcd8080_inst1/n_318                                | 1    |
| ahb_lcd8080_inst1/n_196/D6                                | SLICEL  |  418.7 |  10807.9 |      net      | R14C42M | ahb_lcd8080_inst1/n_318                                |      |
| ahb_lcd8080_inst1/n_196/D                                 | SLICEL  |   75.1 |    10883 |     Tilo      |         | ahb_lcd8080_inst1/sta8080_now[0]                       | 23   |
| ahb_lcd8080_inst1/read_h_cnt[2]/B3                        | SLICEL  | 1248.2 |  12131.2 |      net      | R18C41L | ahb_lcd8080_inst1/sta8080_now[0]                       |      |
| ahb_lcd8080_inst1/read_h_cnt[2]/BMUX                      | SLICEL  |   88.9 |  12220.1 |     Topbb     |         | _n_8816                                                | 1    |
| inst/TARGEXP1HREADYOUT                                    |   CM3   | 2015.8 |  14235.9 |      net      | CM3     | _n_8816                                                |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7428.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 535.5 
        总的连线延迟 = 6845 
        逻辑级数     = 6 

[数据捕获路径]
==================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      | 位置  |    连线     | 扇出 |
==================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |       | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |       | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |       | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1 | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --    | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |       | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |       | AHB_USR_CLK | 254  |
| inst/CIBCLK                     |   CM3   | 1057.4 | Tcat:16619.3 |      net      | CM3   | AHB_USR_CLK |      |
==================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HREADYOUT)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7428.2     - 955        
         = 1577.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1581.6 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/B2   | SLICEL  |    544 |  13294.2 |          net          | R30C63L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/B    | SLICEL  |   75.1 |  13369.3 |         Tilo          |          | ahb_sram1/nxt_bs_n[0]              | 1    |
| SRAM_nLB_MGIOL/TXDATA0          | IOLOGIC | 1533.8 |  14903.1 |          net          | IOL_B82C | ahb_sram1/nxt_bs_n[0]              |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 8095.4     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6398.9 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nLB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B82C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 8095.4     - 284        
         = 1581.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1746.3 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nUB_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| ahb_sram1/reg_byte_mask[0]/D3   | SLICEL  |  535.7 |  13285.9 |          net          | R30C63L  | ahb_sram1/nxt_ce_n                 |      |
| ahb_sram1/reg_byte_mask[0]/D    | SLICEL  |   75.1 |    13361 |         Tilo          |          | ahb_sram1/nxt_bs_n[1]              | 1    |
| SRAM_nUB_MGIOL/TXDATA0          | IOLOGIC | 1359.4 |  14720.4 |          net          | IOL_B79D | ahb_sram1/nxt_bs_n[1]              |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7912.7     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6216.2 
        逻辑级数     = 5 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nUB_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B79D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7912.7     - 302        
         = 1746.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2045.5 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nOE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1844/C1             | SLICEL  |  581.5 |  12598.8 |          net          | R30C61M  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1844/C              | SLICEL  |   75.1 |  12673.9 |         Tilo          |          | _n_8848                            | 1    |
| SRAM_nOE_MGIOL/TXDATA0          | IOLOGIC | 1765.3 |  14439.2 |          net          | IOL_B89C | _n_8848                            |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7631.5     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 225.3 
        总的连线延迟 = 6085.2 
        逻辑级数     = 3 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nOE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B89C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7631.5     - 284        
         = 2045.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2293.8 ps
起点     : inst/TARGEXP0HTRANS1   [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : SRAM_nCE_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |         类型          |   位置   |                连线                | 扇出 |
================================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |                       |          | N/A                                |      |
| clk_25M                         |   top   |      0 |       -- |     clock_latency     |          | clk_25M                            | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |          net          | PT79A    | clk_25M                            | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |       PADI_DEL        |          | clk_25M_c                          | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |       -- |          net          | LPLL1    | clk_25M_c                          |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |      CLKI2OP_DEL      |          | N/A                                |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |   5711.3 |     clock_latency     |          | AHB_USR_CLK                        | 254  |
| inst/CIBCLK                     |   CM3   | 1096.4 |   6807.7 |          net          | CM3      | AHB_USR_CLK                        |      |
| --                              |   --    |     -- |       -- |          --           | --       | --                                 | --   |
| inst/TARGEXP0HTRANS1            |   CM3   |   1321 |   8128.7 | Tcq_TARGEXP0HTRANS[1] |          | TARGEXP0HTRANS[1]                  | 2    |
| ahb_sram1/reg_active/B6         | SLICEL  |   2796 |  10924.6 |          net          | R31C56M  | TARGEXP0HTRANS[1]                  |      |
| ahb_sram1/reg_active/B          | SLICEL  |   75.1 |  10999.7 |         Tilo          |          | ahb_sram1/n_1884_CE_AND_O_CE_AND_O | 26   |
| ahb_sram1/reg_rd_req/A6         | SLICEL  |  942.5 |  11942.3 |          net          | R30C62M  | ahb_sram1/n_1884_CE_AND_O_CE_AND_O |      |
| ahb_sram1/reg_rd_req/A          | SLICEL  |   75.1 |  12017.4 |         Tilo          |          | ahb_sram1/RDREQ                    | 9    |
| ahb_sram1/n_1757/C2             | SLICEL  |  372.7 |  12390.1 |          net          | R30C62L  | ahb_sram1/RDREQ                    |      |
| ahb_sram1/n_1757/C              | SLICEL  |   75.1 |  12465.2 |         Tilo          |          | _n_8893                            | 1    |
| ahb_sram1/n_1757/D4             | SLICEL  |  209.9 |  12675.1 |          net          | R30C62L  | _n_8893                            |      |
| ahb_sram1/n_1757/D              | SLICEL  |   75.1 |  12750.2 |         Tilo          |          | ahb_sram1/nxt_ce_n                 | 3    |
| SRAM_nCE_MGIOL/TXDATA0          | IOLOGIC | 1422.7 |  14172.9 |          net          | IOL_B79C | ahb_sram1/nxt_ce_n                 |      |
================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7365.2     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5743.8 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| SRAM_nCE_MGIOL/CLK              | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B79C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7365.2     - 302        
         = 2293.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2491 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[2]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[2]_MGIOL/CE                                     | IOLOGIC | 2696.9 |  14214.6 |      net      | IOL_B76C | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7407       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6791.7 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[2]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B76C | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7407       - 63         
         = 2491 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2514.5 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[0]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[0]_MGIOL/CE                                     | IOLOGIC | 2673.4 |  14191.1 |      net      | IOL_B76D | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7383.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6768.2 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[0]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B76D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7383.5     - 63         
         = 2514.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2577.4 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[15]_MGIOL/CE          [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[15]_MGIOL/CE                                    | IOLOGIC | 2610.5 |  14128.2 |      net      | IOL_T13A | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7320.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6705.3 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[15]_MGIOL/CLK         | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_T13A | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7320.6     - 63         
         = 2577.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2619.7 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[4]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[4]_MGIOL/CE                                     | IOLOGIC | 2568.2 |  14085.9 |      net      | IOL_B73D | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7278.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6663 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[4]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B73D | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7278.3     - 63         
         = 2619.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2814.2 ps
起点     : ahb_lcd8080_inst1/addr[15]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : DATA_8080[3]_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================================================================
|                           节点                            |  单元   |  延迟  | 到达时间 |     类型      |   位置   |                         连线                          | 扇出 |
=====================================================================================================================================================================================
| CLOCK'clkbase                                             |   N/A   |      0 |       -- |               |          | N/A                                                   |      |
| clk_25M                                                   |   top   |      0 |       -- | clock_latency |          | clk_25M                                               | 1    |
| clk_25M/PAD#bidir_in                                      |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                                               | 1    |
| clk_25M/PADDI                                             |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                                             | 1    |
| PLL_inst1/PLLInst_0/CLKI                                  | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                                             |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP                           |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |          | N/A                                                   |      |
| PLL_inst1/PLLInst_0/CLKOP                                 | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | AHB_USR_CLK                                           | 254  |
| ahb_lcd8080_inst1/addr[15]/CLK                            | SLICEL  | 1096.4 |   6807.7 |      net      | R20C38M  | AHB_USR_CLK                                           |      |
| --                                                        |   --    |     -- |       -- |      --       | --       | --                                                    | --   |
| ahb_lcd8080_inst1/addr[15]/BMUX                           | SLICEL  |   47.7 |   6855.4 |    Tshcko     |          | ahb_lcd8080_inst1/addr[14]                            | 1    |
| net_extracted/A1                                          | SLICEL  |   1007 |   7862.4 |      net      | R20C38L  | ahb_lcd8080_inst1/addr[14]                            |      |
| net_extracted/BMUX                                        | SLICEL  |    117 |   7979.4 |     Topab     |          | net_extracted                                         | 33   |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D4 | SLICEL  |   1299 |   9278.4 |      net      | R15C41L  | net_extracted                                         |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_1_andor_decomp_0/D  | SLICEL  |   75.1 |   9353.5 |     Tilo      |          | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp | 2    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B2 | SLICEL  |    270 |   9623.5 |      net      | R15C41M  | ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_decomp_decomp |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/B  | SLICEL  |   75.1 |   9698.6 |     Tilo      |          | _n_8864                                               | 1    |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D6 | SLICEL  |  176.4 |     9875 |      net      | R15C41M  | _n_8864                                               |      |
| ahb_lcd8080_inst1/_i_286/_i_286/muxf6_2_andor_decomp_1/D  | SLICEL  |   75.1 |   9950.1 |     Tilo      |          | ahb_lcd8080_inst1/n_324                               | 2    |
| ahb_lcd8080_inst1/n_367/C3                                | SLICEL  |  504.1 |  10454.2 |      net      | R15C42L  | ahb_lcd8080_inst1/n_324                               |      |
| ahb_lcd8080_inst1/n_367/C                                 | SLICEL  |   75.1 |  10529.3 |     Tilo      |          | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   | 1    |
| ahb_lcd8080_inst1/n_367/D4                                | SLICEL  |  209.9 |  10739.2 |      net      | R15C42L  | ahb_lcd8080_inst1/_i_187/_i_0_rkd_4                   |      |
| ahb_lcd8080_inst1/n_367/D                                 | SLICEL  |   75.1 |  10814.3 |     Tilo      |          | ahb_lcd8080_inst1/sta8080_now[1]                      | 23   |
| ahb_lcd8080_inst1/n_196/B3                                | SLICEL  |  628.4 |  11442.7 |      net      | R14C42M  | ahb_lcd8080_inst1/sta8080_now[1]                      |      |
| ahb_lcd8080_inst1/n_196/B                                 | SLICEL  |   75.1 |  11517.8 |     Tilo      |          | ahb_lcd8080_inst1/n_202                               | 16   |
| DATA_8080[3]_MGIOL/CE                                     | IOLOGIC | 2373.7 |  13891.5 |      net      | IOL_B73B | ahb_lcd8080_inst1/n_202                               |      |
=====================================================================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 7083.8     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 567.6 
        总的连线延迟 = 6468.5 
        逻辑级数     = 7 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |    连线     | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A         |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c   |      |
| --                              |   --    |     -- |           -- |      --       | --       | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |        10000 |  CLKI2OP_DEL  |          | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |      15561.9 | clock_latency |          | AHB_USR_CLK | 254  |
| DATA_8080[3]_MGIOL/CLK          | IOLOGIC | 1057.4 | Tcat:16619.3 |      net      | IOL_B73B | AHB_USR_CLK |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 16619.3    + 149.4      - 0          - 6807.7     - 7083.8     - 63         
         = 2814.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOP
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 304.9 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK            | 254  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6             | SLICEL  |  195.6 |   6845.4 |      net      | R18C83M | seg_inst/clk_1M_cnt[3] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 226.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 226.1      - 6807.7     - -117.8     
         = 304.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 304.9 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                    |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c              |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK            | 254  |
| seg_inst/clk_1M_cnt[0]/CLK      | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83L | AHB_USR_CLK            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6             | SLICEL  |  195.6 |   6845.4 |      net      | R18C83M | seg_inst/clk_1M_cnt[3] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 226.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 195.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 226.1      - 6807.7     - -117.8     
         = 304.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 312.6 ps
起点     : ahb_uart1/n_1520/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/B6  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/CQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_901/B6              | SLICEL  |  203.3 |   6853.1 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[0] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 233.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 233.8      - 6807.7     - -117.8     
         = 312.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
==============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                       |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                   | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                   | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                 | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                 |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                       |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK               | 254  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1057.4 |   6619.3 |      net      | R19C53L | AHB_USR_CLK               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/DQ    | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shift_reg[6] | 1    |
| ahb_uart1/TX_shift_reg[8]/C3    | SLICEL  |  216.6 |   6866.4 |      net      | R19C53L | ahb_uart1/TX_shift_reg[6] |      |
==============================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/TX_shift_reg[8]/CLK   | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C53L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 247.1      - 6807.7     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 334.2 ps
起点     : ahb_sram1/reg_rd_req/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/reg_rd_req/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK          | 254  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1057.4 |   6619.3 |      net      | R30C62M | AHB_USR_CLK          |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| ahb_sram1/reg_rd_req/BQ         | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_sram1/reg_wr_req | 1    |
| ahb_sram1/reg_rd_req/B2         | SLICEL  |  224.9 |   6874.7 |      net      | R30C62M | ahb_sram1/reg_wr_req |      |
=========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_sram1/reg_rd_req/CLK        | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R30C62M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 255.4      - 6807.7     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A              |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M          | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M          | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c        | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK      | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R18C83M | AHB_USR_CLK      |      |
| --                              |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/clk_DRV/AQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3             | SLICEL  |  229.6 |   6879.4 |      net      | R18C83M | seg_inst/clk_DRV |      |
=====================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| seg_inst/clk_DRV/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C83M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 260.1      - 6807.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 338.9 ps
起点     : ahb_sram1/n_1800/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_sram1/n_1800/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线           | 扇出 |
============================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                     |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                 | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                 | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c               | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c               |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                     |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK             | 254  |
| ahb_sram1/n_1800/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R30C56M | AHB_USR_CLK             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                      | --   |
| ahb_sram1/n_1800/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_sram1/reg_ub_mux[1] | 5    |
| ahb_sram1/n_1800/D3             | SLICEL  |  229.6 |   6879.4 |      net      | R30C56M | ahb_sram1/reg_ub_mux[1] |      |
============================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_sram1/n_1800/CLK            | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R30C56M | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 260.1      - 6807.7     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 341.2 ps
起点     : ahb_uart1/n_1520/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/D5  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_901/D5              | SLICEL  |  231.9 |   6881.7 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 262.4      - 6807.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 341.2 ps
起点     : ahb_uart1/n_1520/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/C5  [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_1520/CLK            | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52M | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_1520/DQ             | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_901/C5              | SLICEL  |  231.9 |   6881.7 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[1] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 262.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 231.9 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 262.4      - 6807.7     - -117.8     
         = 341.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 346.6 ps
起点     : ahb_uart1/n_901/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
终点     : ahb_uart1/n_901/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOP, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=================================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                          |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M                      | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                      | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                    | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c                    |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |   Tlat:0 |  CLKI2OP_DEL  |         | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | AHB_USR_CLK                  | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1057.4 |   6619.3 |      net      | R13C52L | AHB_USR_CLK                  |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                           | --   |
| ahb_uart1/n_901/DQ              | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | ahb_uart1/TX_shiftOUT_cnt[4] | 3    |
| ahb_uart1/n_901/D3              | SLICEL  |  237.3 |   6887.1 |      net      | R13C52L | ahb_uart1/TX_shiftOUT_cnt[4] |      |
=================================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 267.8      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 237.3 
        逻辑级数     = 0 

[数据捕获路径]
===================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |    连线     | 扇出 |
===================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A         |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M     | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M     | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c   | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c   |      |
| --                              |   --    |     -- |          -- |      --       | --      | --          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOP |   N/A   |      0 |           0 |  CLKI2OP_DEL  |         | N/A         |      |
| PLL_inst1/PLLInst_0/CLKOP       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | AHB_USR_CLK | 254  |
| ahb_uart1/n_901/CLK             | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R13C52L | AHB_USR_CLK |      |
===================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 267.8      - 6807.7     - -117.8     
         = 346.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 15032.9 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[3]_MGIOL/CE              | IOLOGIC |   1894 |  11714.8 |      net      | IOL_T92D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 4907.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4576.2 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26619.3 |      net      | IOL_T92D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26619.3    + 149.4      - 0          - 6807.7     - 4907.1     - 21         
         = 15032.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 15035.9 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[2]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[2]_MGIOL/CE              | IOLOGIC |   1891 |  11711.8 |      net      | IOL_T92A | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 4904.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4573.2 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[2]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26619.3 |      net      | IOL_T92A | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26619.3    + 149.4      - 0          - 6807.7     - 4904.1     - 21         
         = 15035.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 15180.4 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[0]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[0]_MGIOL/CE              | IOLOGIC | 1746.6 |  11567.3 |      net      | IOL_T95D | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 4759.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4428.7 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[0]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26619.3 |      net      | IOL_T95D | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26619.3    + 149.4      - 0          - 6807.7     - 4759.6     - 21         
         = 15180.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 15232.7 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[1]_MGIOL/CE     [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_pin[1]_MGIOL/CE              | IOLOGIC | 1694.2 |    11515 |      net      | IOL_T92B | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 4707.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4376.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_pin[1]_MGIOL/CLK            | IOLOGIC | 1057.4 | Tcat:26619.3 |      net      | IOL_T92B | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 26619.3    + 149.4      - 0          - 6807.7     - 4707.3     - 21         
         = 15232.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 15882.8 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/B1          | SLICEL  |  921.2 |  10741.9 |      net      | R19C100L | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3934.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3603.3 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3934.2     - 144        
         = 15882.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 15884.7 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/A2          | SLICEL  |  919.2 |  10739.9 |      net      | R19C100L | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3932.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3601.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3932.3     - 144        
         = 15884.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 15905.9 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/D2          | SLICEL  |  919.2 |  10739.9 |      net      | R19C100L | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3932.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3601.4 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3932.3     - 122.8      
         = 15905.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 15918.1 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
====================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |          | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |          | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1    | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |          | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L  | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |          | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L  | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L  | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L  | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |          | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L  | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |          | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[25]/C3          | SLICEL  |    907 |  10727.8 |      net      | R19C100L | led_wf_inst1/n_6              |      |
====================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3920.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3589.2 
        逻辑级数     = 4 

[数据捕获路径]
=======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |   位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3920.1     - 122.8      
         = 15918.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 16134.7 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[12]/B1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |         | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |         | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[12]/B1          | SLICEL  |  669.2 |    10490 |      net      | R19C99L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3682.3     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3351.4 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C99L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3682.3     - 144        
         = 16134.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 16165.5 ps
起点     : led_wf_inst1/cnt[13]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[13]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===================================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
===================================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A                           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M                       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M                       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4620.3 |       -- |      net      | LPLL1   | clk_25M_c                     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5711.3 |   5711.3 | clock_latency |         | CLK_FPGA_SYS1                 | 10   |
| led_wf_inst1/cnt[13]/CLK         | SLICEL  | 1096.4 |   6807.7 |      net      | R19C98L | CLK_FPGA_SYS1                 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --                            | --   |
| led_wf_inst1/cnt[13]/AQ          | SLICEL  |   30.5 |   6838.2 |     Tcko      |         | led_wf_inst1/cnt[13]          | 2    |
| led_wf_inst1/cnt[12]/C1          | SLICEL  |  490.2 |   7328.4 |      net      | R19C99L | led_wf_inst1/cnt[13]          |      |
| led_wf_inst1/cnt[12]/C           | SLICEL  |   75.1 |   7403.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_16 | 1    |
| led_wf_inst1/cnt[12]/D4          | SLICEL  |  209.9 |   7613.4 |      net      | R19C99L | led_wf_inst1/_i_2/_i_0_rkd_16 |      |
| led_wf_inst1/cnt[12]/D           | SLICEL  |   75.1 |   7688.5 |     Tilo      |         | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/B2 | SLICEL  |  996.4 |   8684.9 |      net      | R19C97L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/B  | SLICEL  |   75.1 |     8760 |     Tilo      |         | _n_8915                       | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_14/D1 | SLICEL  |  985.7 |   9745.7 |      net      | R19C97L | _n_8915                       |      |
| led_wf_inst1/_i_2/_i_0_rkd_14/D  | SLICEL  |   75.1 |   9820.8 |     Tilo      |         | led_wf_inst1/n_6              | 20   |
| led_wf_inst1/cnt[13]/C3          | SLICEL  |  638.4 |  10459.1 |      net      | R19C98L | led_wf_inst1/n_6              |      |
===================================================================================================================================
时钟路径延迟         = 6807.7     (Tclkp)
数据路径延迟         = 3651.5     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3320.6 
        逻辑级数     = 4 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |           -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |           -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |           -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |           -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |           -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |           -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |        20000 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |      25561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[13]/CLK        | SLICEL  | 1057.4 | Tcat:26619.3 |      net      | R19C98L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 26619.3    + 149.4      - 0          - 6807.7     - 3651.5     - 144        
         = 16165.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Tue Jul 30 00:20:08 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 346.9 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_14/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/BX                  [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================================
|               节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
====================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1057.4 |   6619.3 |      net      | R19C97L | CLK_FPGA_SYS1 |      |
| --                                |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_14/AQ  | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | led_pin[2]_c  | 2    |
| led_pin[3]_c/BX                   | SLICEL  |  312.7 |   6962.5 |      net      | R18C97M | led_pin[2]_c  |      |
====================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 343.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 312.7 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C97M | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 149.4      + 6619.3     + 343.2      - 6807.7     - -42.7      
         = 346.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 364.1 ps
起点     : led_pin[3]_c/BMUX                [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/BX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                 | SLICEL  | 1057.4 |   6619.3 |      net      | R18C97M | CLK_FPGA_SYS1 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_pin[3]_c/BMUX                | SLICEL  |   47.7 |     6667 |    Tshcko     |         | led_pin[1]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/BX | SLICEL  |  312.7 |   6979.7 |      net      | R19C97L | led_pin[1]_c  |      |
===================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 360.4      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 312.7 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C97L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 149.4      + 6619.3     + 360.4      - 6807.7     - -42.7      
         = 364.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 399.2 ps
起点     : led_wf_inst1/cnt[4]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[4]/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |        连线         | 扇出 |
========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                 |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M             | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M             | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c           | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c           |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1       | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1057.4 |   6619.3 |      net      | R19C96L | CLK_FPGA_SYS1       |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                  | --   |
| led_wf_inst1/cnt[4]/BMUX        | SLICEL  |   47.7 |     6667 |    Tshcko     |         | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[4]/B1          | SLICEL  |  255.5 |   6922.5 |      net      | R19C96L | led_wf_inst1/cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C96L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 303.2      - 6807.7     - -135       
         = 399.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 520.2 ps
起点     : led_pin[3]_c/AQ                  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/_i_2/_i_0_rkd_14/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|               节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
===================================================================================================================
| CLOCK'clkbase                    |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                          |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in             |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                    |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS        | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                 | SLICEL  | 1057.4 |   6619.3 |      net      | R18C97M | CLK_FPGA_SYS1 |      |
| --                               |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_pin[3]_c/AQ                  | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | led_pin[3]_c  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_14/AX | SLICEL  |    486 |   7135.8 |      net      | R19C97L | led_pin[3]_c  |      |
===================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 516.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 486 
        逻辑级数     = 0 

[数据捕获路径]
=======================================================================================================================
|               节点                |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=======================================================================================================================
| CLOCK'clkbase                     |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                           |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in              |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                     |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI          | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS   |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS         | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C97L | CLK_FPGA_SYS1 |      |
=======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 149.4      + 6619.3     + 516.5      - 6807.7     - -42.7      
         = 520.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 537.4 ps
起点     : led_wf_inst1/_i_2/_i_0_rkd_14/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_pin[3]_c/AX                    [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=====================================================================================================================
|                节点                |  单元   |  延迟  | 到达时间 |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                      |   N/A   |      0 |       -- |               |         | N/A           |      |
| clk_25M                            |   top   |      0 |       -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in               |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                      |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI           | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c     |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS          | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/_i_2/_i_0_rkd_14/CLK  | SLICEL  | 1057.4 |   6619.3 |      net      | R19C97L | CLK_FPGA_SYS1 |      |
| --                                 |   --    |     -- |       -- |      --       | --      | --            | --   |
| led_wf_inst1/_i_2/_i_0_rkd_14/BMUX | SLICEL  |   47.7 |     6667 |    Tshcko     |         | led_pin[0]_c  | 2    |
| led_pin[3]_c/AX                    | SLICEL  |    486 |     7153 |      net      | R18C97M | led_pin[0]_c  |      |
=====================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 533.7      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 486 
        逻辑级数     = 0 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_pin[3]_c/CLK                | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R18C97M | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 149.4      + 6619.3     + 533.7      - 6807.7     - -42.7      
         = 537.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 695 ps
起点     : led_wf_inst1/cnt[4]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[4]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1        | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1057.4 |   6619.3 |      net      | R19C96L | CLK_FPGA_SYS1        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[4]/DQ          | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | led_wf_inst1/cnt[2]  | 2    |
| led_wf_inst1/n_37[1]/B1         | SLICEL  |  247.8 |   6897.6 |      net      | R19C96M | led_wf_inst1/cnt[2]  |      |
| led_wf_inst1/n_37[1]/BMUX       | SLICEL  |  121.3 |   7018.9 |     Topbb     |         | led_wf_inst1/n_37[2] | 1    |
| led_wf_inst1/cnt[4]/D3          | SLICEL  |  216.6 |   7235.5 |      net      | R19C96L | led_wf_inst1/n_37[2] |      |
=========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 616.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 464.4 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C96L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 616.2      - 6807.7     - -117.8     
         = 695 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 695.3 ps
起点     : led_wf_inst1/cnt[12]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[12]/B3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线          | 扇出 |
==========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1057.4 |   6619.3 |      net      | R19C99L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                    | --   |
| led_wf_inst1/cnt[12]/BQ         | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_37[13]/B4        | SLICEL  |  213.7 |   6863.5 |      net      | R19C99M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_37[13]/CMUX      | SLICEL  |  138.5 |     7002 |     Topbc     |         | led_wf_inst1/n_37[15] | 1    |
| led_wf_inst1/cnt[12]/B3         | SLICEL  |  216.6 |   7218.6 |      net      | R19C99L | led_wf_inst1/n_37[15] |      |
==========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 599.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 138.5 
        总的连线延迟 = 430.3 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[12]/CLK        | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C99L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 599.3      - 6807.7     - -135       
         = 695.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 703.3 ps
起点     : led_wf_inst1/cnt[4]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[4]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
=========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |         | N/A                  |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |         | clk_25M              | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A   | clk_25M              | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |         | clk_25M_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1   | clk_25M_c            |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |         | CLK_FPGA_SYS1        | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1057.4 |   6619.3 |      net      | R19C96L | CLK_FPGA_SYS1        |      |
| --                              |   --    |     -- |       -- |      --       | --      | --                   | --   |
| led_wf_inst1/cnt[4]/AQ          | SLICEL  |   30.5 |   6649.8 |     Tcko      |         | led_wf_inst1/cnt[4]  | 2    |
| led_wf_inst1/n_37[1]/D1         | SLICEL  |  247.8 |   6897.6 |      net      | R19C96M | led_wf_inst1/cnt[4]  |      |
| led_wf_inst1/n_37[1]/DMUX       | SLICEL  |  121.3 |   7018.9 |     Topdd     |         | led_wf_inst1/n_37[4] | 1    |
| led_wf_inst1/cnt[4]/A2          | SLICEL  |  224.9 |   7243.8 |      net      | R19C96L | led_wf_inst1/n_37[4] |      |
=========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 624.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 472.7 
        逻辑级数     = 1 

[数据捕获路径]
=====================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |  位置   |     连线      | 扇出 |
=====================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |         | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |         | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A   | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |         | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1   | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --      | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |         | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |         | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[4]/CLK         | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C96L | CLK_FPGA_SYS1 |      |
=====================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 624.5      - 6807.7     - -117.8     
         = 703.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 705.2 ps
起点     : led_wf_inst1/cnt[25]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B2   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |         连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1    | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |          | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 |   6619.3 |      net      | R19C100L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                    | --   |
| led_wf_inst1/cnt[25]/BMUX       | SLICEL  |   47.7 |     6667 |    Tshcko     |          | led_wf_inst1/cnt[19]  | 2    |
| led_wf_inst1/n_37[17]/C3        | SLICEL  |  229.6 |   6896.6 |      net      | R19C100M | led_wf_inst1/cnt[19]  |      |
| led_wf_inst1/n_37[17]/DMUX      | SLICEL  |  124.2 |   7020.8 |     Topcd     |          | led_wf_inst1/n_37[20] | 1    |
| led_wf_inst1/cnt[25]/B2         | SLICEL  |  224.9 |   7245.7 |      net      | R19C100L | led_wf_inst1/n_37[20] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 626.4      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 124.2 
        总的连线延迟 = 454.5 
        逻辑级数     = 1 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 626.4      - 6807.7     - -117.8     
         = 705.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 711.2 ps
起点     : led_wf_inst1/cnt[25]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : led_wf_inst1/cnt[25]/B3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================================
|              节点               |  单元   |  延迟  | 到达时间 |     类型      |   位置   |         连线          | 扇出 |
===========================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |       -- |               |          | N/A                   |      |
| clk_25M                         |   top   |      0 |       -- | clock_latency |          | clk_25M               | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |       -- |      net      | PT79A    | clk_25M               | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |       -- |   PADI_DEL    |          | clk_25M_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4470.9 |       -- |      net      | LPLL1    | clk_25M_c             |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |   Tlat:0 |  CLKI2OS_DEL  |          | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5561.9 |   5561.9 | clock_latency |          | CLK_FPGA_SYS1         | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1057.4 |   6619.3 |      net      | R19C100L | CLK_FPGA_SYS1         |      |
| --                              |   --    |     -- |       -- |      --       | --       | --                    | --   |
| led_wf_inst1/cnt[25]/BMUX       | SLICEL  |   47.7 |     6667 |    Tshcko     |          | led_wf_inst1/cnt[19]  | 2    |
| led_wf_inst1/n_37[17]/C3        | SLICEL  |  229.6 |   6896.6 |      net      | R19C100M | led_wf_inst1/cnt[19]  |      |
| led_wf_inst1/n_37[17]/CMUX      | SLICEL  |  121.3 |   7017.9 |     Topcc     |          | led_wf_inst1/n_37[19] | 1    |
| led_wf_inst1/cnt[25]/B3         | SLICEL  |  216.6 |   7234.5 |      net      | R19C100L | led_wf_inst1/n_37[19] |      |
===========================================================================================================================
时钟路径延迟         = 6619.3     (Tclkp)
数据路径延迟         = 615.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 446.2 
        逻辑级数     = 1 

[数据捕获路径]
======================================================================================================================
|              节点               |  单元   |  延迟  |  到达时间   |     类型      |   位置   |     连线      | 扇出 |
======================================================================================================================
| CLOCK'clkbase                   |   N/A   |      0 |          -- |               |          | N/A           |      |
| clk_25M                         |   top   |      0 |          -- | clock_latency |          | clk_25M       | 1    |
| clk_25M/PAD#bidir_in            |   PIO   |      0 |          -- |      net      | PT79A    | clk_25M       | 1    |
| clk_25M/PADDI                   |   PIO   |   1091 |          -- |   PADI_DEL    |          | clk_25M_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        | PLL_25K | 4620.3 |          -- |      net      | LPLL1    | clk_25M_c     |      |
| --                              |   --    |     -- |          -- |      --       | --       | --            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |   N/A   |      0 |           0 |  CLKI2OS_DEL  |          | N/A           |      |
| PLL_inst1/PLLInst_0/CLKOS       | PLL_25K | 5711.3 |      5711.3 | clock_latency |          | CLK_FPGA_SYS1 | 10   |
| led_wf_inst1/cnt[25]/CLK        | SLICEL  | 1096.4 | Tcat:6807.7 |      net      | R19C100L | CLK_FPGA_SYS1 |      |
======================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 149.4      + 6619.3     + 615.2      - 6807.7     - -135       
         = 711.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

