---
title: P1上机分析与记录
mathjax: true
comments: false
---
<div class="post-info">
<span>fysszlr</span>
|
<abbr title="2023-10-17T00:02:39.422015+08:00"><time datetime="2023-10-17T00:02:39.422015+08:00">2023-10-17 00:02:39</time></abbr>
|
<span>⭐️ 1</span>
|
<span>💬️ 5</span>
<br>
<div><div class="post-tag">P1</div><div class="post-tag">分享</div><div class="post-tag">Verilog</div></div>
</div>

> **提示**：这篇文章也在[作者的博客](https://www.fysszlr.top/2023/10/16/CO-P1%E4%B8%8A%E6%9C%BA%E8%AE%B0%E5%BD%95/)上发布，协议为 CC BY-NC-ND 4.0。

<div id="reply-3888" class="reply reply-l0">
<div class="reply-header">
<span>fysszlr</span>
</div>
<div class="reply-text">

依旧是在遇到了大量突发情况下惊险完成了P1，于是想着将我的想法与遇到的问题写下，期望能够对大家有些许的启发www~

---

## [T1：P1_L1_dotProduct_2023](http://cscore.buaa.edu.cn/#/problem?ProblemId=1144&PieId=1121)

### 题解：

#### 法一：暴力大法好

应该有不少同学和我一样，考试中不确定for怎么写，直接```ctrl+c``` ```ctrl+v```写了32位的🤪🤪

硬要说有什么优化的话…vector_a和vector_b字数太长了，~~看着有点烦~~容易打错字，可以自己定义两个32位wire替代~

``` verilog
wire [31:0] a;
wire [31:0] b;
assign a = vector_a;
assign b = vector_b;
assign result =
    (a[0] & b[0]) +
    (a[1] & b[1]) +
    //......
    (a[31] & b[31]);
```

当然，你也可以在C或者Python或者JAVA（或者verilog）中打表来减少复制时间

```c++
for (int i = 0;i < 32;i++) 
    cout << "(a[" << i << "] & b[" << i << "]);" << endl;
```

#### 法二：for循环

在Verilog里写for循环优雅地解决问题当然是我们最提倡的方式

一般来说，verilog里的for循环可以这么写

``` verilog
integer i;
always @(*) begin
    //preliminary
    for (i = 0;i < max_i;i = i + 1) begin
        	//do something
    end
end
```

将进行位运算的步骤放进for循环里，很轻松就可以求解问题

---

## [T2：P1_L4_coloring_2023](http://cscore.buaa.edu.cn/#/problem?ProblemId=1171&PieId=1121)

### 题解：

本题有两种设计状态的方式：

1. 用一个变量存储当前状态

   | 当前序列 | 编码 |
   | -------- | ---- |
   | 无颜色   | 000  |
   | 红       | 001  |
   | 红红     | 010  |
   | 绿       | 011  |
   | 绿绿     | 100  |
   | 蓝       | 101  |
   | 蓝蓝     | 110  |

2. 用两个变量存储当前状态

   | 当前颜色 | 当前数量 |
   | -------- | -------- |
   | 无颜色   | 0        |
   | 红       | 1        |
   |          | 2        |
   | 绿       | 1        |
   |          | 2        |
   | 蓝       | 1        |
   |          | 2        |

从状态数上，两种方法差不多，但在实际编程中，第二种表示方法由于可以用if合并一些情况的处理方式，也许会稍微快一点

下面以方法二模式列出代码

```verilog
reg [1:0] now; //当前颜色
reg [1:0] cnt; //当前数量
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        //preliminary
    end
    else begin
        case (cnt) 
            0 : begin
                //do something
            end
            1 : begin
                if (color == now) begin
                    //do something
                end
                else if ( (now ^ color) == 1) begin //判断是否红绿相接，下同
                    //do something
                end
                else begin
                    //do something
                end
            end
            2 : begin
                if (color == now) begin
                    //do something
                end
                else if ( (now ^ color) == 1) begin
                    //do something
                end
                else begin
                    //do something
                end
            end
            default : begin
                //do something
            end
        endcase
    end
end
```

有以下两点需要注意一下：

1. 本题为**异步复位**，且为**低电平有效**，假如实在想不起来``` negedge```，就只能试试用组合逻辑实现清零操作了（据说有佬成功了orz）
2. 在初始化的时候，不建议把颜色清成0，否则当下一个输入1的时候电路就会出错。解决办法为特判一下或者一开始就把颜色清成2，这样就不会和任何输入冲突。（因为这个挂了好几次~😿)

---

## T3：numberNest

### 题意：

定义两个相同数字之间的部分为“数字匹配”，对于数字匹配，有以下要求：

1. 一个数字的匹配中的数字必须比这个数大，如123321是合理的，而121121是不合理的
2. 一个数字匹配的下一个数字只能比这个数字大1，如1234444321是合理的，而1331是不合理的

输入：串行输入的数字序列

输出：当前输入的序列是否合理，合理输出0；不合理输出1，并将当前序列清空

（由于记忆问题，题目描述可能有略微区别，还请大家多多谅解www~）

### 题解：

本题依旧有两个解法：

#### 法一：状态机大法

题目对数据限制了最多为5，据此可以列出状态机

相信一定会有别的大佬详细讲解这种方法的，我就不献丑啦🎶~

#### 法二：两个if法

定义一个状态state，为当前正在进行匹配的数字，如123的state为3，122的state为1，空串的state为0

不难发现，在任何情况下，我们的合理输入(用in表示)只有两种：

1. in = state + 1

   序列开始了下一个匹配，需要将state加一

2. in = state 

   序列结束了当前匹配，需要将state减一

（这么说可能稍微有点抽象，大家可以自己构造几个数据跑一跑）

相反，只要不满足上面的情况，就说明序列不合理

我们可以简单地写出代码

```verilog
reg [2:0] state;
always @ (posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        check <= 0;
        state <= 0;
    end
    else begin
        if (in == state + 1) begin
            check <= 0;
            state <= state + 1;
        end
        else if (in == state) begin
            check <= 0;
            state <= state - 1;
        end
       	else begin
           	check <= 1;
            state <= 0;
        end
    end
end
```

这种方法的优点在于~~代码比较短~~，可拓展性比较好（指对数据范围的依赖小）

---

## 总结：

本次考试的三个题目，并没有简单地考查状态机或组合电路等基本知识，而是要求考生对Verilog编程语言具有较深刻的理解和熟练掌握，才能较为轻松地解决。

同时，本次考试加大了对测试块（TB）编写的要求，对于P4及以后的练习，很可能会出现不编写测试块就无法解决的问题。愿我们都能在此之前武装到牙齿，能够从容面对即将到来的挑战~

</div>
<div class="reply-footer">
<abbr title="2023-10-17T00:02:39.486319+08:00"><time datetime="2023-10-17T00:02:39.486319+08:00">2023-10-17 00:02:39</time></abbr>
|
<span>CC BY-NC-ND 4.0</span>
<span class="reply-vote">❤️ 1</span>
</div>
</div>
<hr class="reply-separator">
<div id="reply-3894" class="reply reply-l1">
<div class="reply-header">
<span>朱雄伟 <a href="#reply-3888">回复</a> fysszlr</span>
</div>
<div class="reply-text">

第一题需要注意给寄存器进行初始化，我一开始没注意到所以导致一直出现不定值，然后就用assign语句过了

</div>
<div class="reply-footer">
<abbr title="2023-10-17T00:20:46.749809+08:00"><time datetime="2023-10-17T00:20:46.749809+08:00">2023-10-17 00:20:46</time></abbr>
|
<span>保留所有权利</span>
<span class="reply-vote">❤️ 0</span>
</div>
</div>
<hr class="reply-separator">
<div id="reply-3911" class="reply reply-l2">
<div class="reply-header">
<span>廖鹏飞 <a href="#reply-3894">回复</a> 朱雄伟</span>
</div>
<div class="reply-text">

我一开始也没有对寄存器初始化，也寄了几次，最后搞了10分钟破罐子破摔cv了32个乘法语句

</div>
<div class="reply-footer">
<abbr title="2023-10-17T15:07:46.832328+08:00"><time datetime="2023-10-17T15:07:46.832328+08:00">2023-10-17 15:07:46</time></abbr>
|
<span>保留所有权利</span>
<span class="reply-vote">❤️ 0</span>
</div>
</div>
<hr class="reply-separator">
<div id="reply-3916" class="reply reply-l1">
<div class="reply-header">
<span>孙莫然 <a href="#reply-3888">回复</a> fysszlr</span>
</div>
<div class="reply-text">

第一题也可以先设定一个assign res = a & b,然后对res的各位求和，写的时候简便一些（）

</div>
<div class="reply-footer">
<abbr title="2023-10-17T20:02:18.720973+08:00"><time datetime="2023-10-17T20:02:18.720973+08:00">2023-10-17 20:02:18</time></abbr>
|
<span>保留所有权利</span>
<span class="reply-vote">❤️ 0</span>
</div>
</div>
<hr class="reply-separator">
<div id="reply-3917" class="reply reply-l2">
<div class="reply-header">
<span>fysszlr <a href="#reply-3916">回复</a> 孙莫然</span>
</div>
<div class="reply-text">

是滴~看别的大佬帖子时也发现了这点

</div>
<div class="reply-footer">
<abbr title="2023-10-17T20:07:29.61223+08:00"><time datetime="2023-10-17T20:07:29.61223+08:00">2023-10-17 20:07:29</time></abbr>
|
<span>CC BY-NC-ND 4.0</span>
<span class="reply-vote">❤️ 0</span>
</div>
</div>