{
  "module_name": "rrunner.h",
  "hash_id": "2390e1291812d46bb4b25e735e0a2cf65797cfdf4f1c22b69cf04c1ee98b5abd",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/hippi/rrunner.h",
  "human_readable_source": " \n#ifndef _RRUNNER_H_\n#define _RRUNNER_H_\n\n#include <linux/interrupt.h>\n\n#if ((BITS_PER_LONG != 32) && (BITS_PER_LONG != 64))\n#error \"BITS_PER_LONG not defined or not valid\"\n#endif\n\n\nstruct rr_regs {\n\n\tu32\tpad0[16];\n\n\tu32\tHostCtrl;\n\tu32\tLocalCtrl;\n\tu32\tPc;\n\tu32\tBrkPt;\n\n \n\tu32\tTimer_Hi;\n\tu32\tTimer;\n\tu32\tTimerRef;\n\tu32\tPciState;\n\n\tu32\tEvent;\n\tu32\tMbEvent;\n\n\tu32\tWinBase;\n\tu32\tWinData;\n\tu32\tRX_state;\n\tu32\tTX_state;\n\n\tu32\tOverhead;\n\tu32\tExtIo;\n\n\tu32\tDmaWriteHostHi;\n\tu32\tDmaWriteHostLo;\n\n\tu32\tpad1[2];\n\n\tu32\tDmaReadHostHi;\n\tu32\tDmaReadHostLo;\n\n\tu32\tpad2;\n\n\tu32\tDmaReadLen;\n\tu32\tDmaWriteState;\n\n\tu32\tDmaWriteLcl;\n\tu32\tDmaWriteIPchecksum;\n\tu32\tDmaWriteLen;\n\tu32\tDmaReadState;\n\tu32\tDmaReadLcl;\n\tu32\tDmaReadIPchecksum;\n\tu32\tpad3;\n\n\tu32\tRxBase;\n\tu32\tRxPrd;\n\tu32\tRxCon;\n\n\tu32\tpad4;\n\n\tu32\tTxBase;\n\tu32\tTxPrd;\n\tu32\tTxCon;\n\n\tu32\tpad5;\n\n\tu32\tRxIndPro;\n\tu32\tRxIndCon;\n\tu32\tRxIndRef;\n\n\tu32\tpad6;\n\n\tu32\tTxIndPro;\n\tu32\tTxIndCon;\n\tu32\tTxIndRef;\n\n\tu32\tpad7[17];\n\n\tu32\tDrCmndPro;\n\tu32\tDrCmndCon;\n\tu32\tDrCmndRef;\n\n\tu32\tpad8;\n\n\tu32\tDwCmndPro;\n\tu32\tDwCmndCon;\n\tu32\tDwCmndRef;\n\n\tu32\tAssistState;\n\n\tu32\tDrDataPro;\n\tu32\tDrDataCon;\n\tu32\tDrDataRef;\n\n\tu32\tpad9;\n\n\tu32\tDwDataPro;\n\tu32\tDwDataCon;\n\tu32\tDwDataRef;\n\n\tu32\tpad10[33];\n\n\tu32\tEvtCon;\n\n\tu32\tpad11[5];\n\n\tu32\tTxPi;\n\tu32\tIpRxPi;\n\n\tu32\tpad11a[8];\n\n\tu32\tCmdRing[16];\n\n \n\tu32\tUla0;\n\tu32\tUla1;\n\n\tu32\tRxRingHi;\n\tu32\tRxRingLo;\n\n\tu32\tInfoPtrHi;\n\tu32\tInfoPtrLo;\n\n\tu32\tMode;\n\n\tu32\tConRetry;\n\tu32\tConRetryTmr;\n\n\tu32\tConTmout;\n\tu32\tCtatTmr;\n\n\tu32\tMaxRxRng;\n\n\tu32\tIntrTmr;\n\tu32\tTxDataMvTimeout;\n\tu32\tRxDataMvTimeout;\n\n\tu32\tEvtPrd;\n\tu32\tTraceIdx;\n\n\tu32\tFail1;\n\tu32\tFail2;\n\n\tu32\tDrvPrm;\n\n\tu32\tFilterLA;\n\n\tu32\tFwRev;\n\tu32\tFwRes1;\n\tu32\tFwRes2;\n\tu32\tFwRes3;\n\n\tu32\tWriteDmaThresh;\n\tu32\tReadDmaThresh;\n\n\tu32\tpad12[325];\n\tu32\tWindow[512];\n};\n\n \n\n#define RR_INT\t\t0x01\n#define RR_CLEAR_INT\t0x02\n#define NO_SWAP\t\t0x04000004\n#define NO_SWAP1\t0x00000004\n#define PCI_RESET_NIC\t0x08\n#define HALT_NIC\t0x10\n#define SSTEP_NIC\t0x20\n#define MEM_READ_MULTI\t0x40\n#define NIC_HALTED\t0x100\n#define HALT_INST\t0x200\n#define PARITY_ERR\t0x400\n#define INVALID_INST_B\t0x800\n#define RR_REV_2\t0x20000000\n#define RR_REV_MASK\t0xf0000000\n\n \n\n#define INTA_STATE\t\t0x01\n#define CLEAR_INTA\t\t0x02\n#define FAST_EEPROM_ACCESS\t0x08\n#define ENABLE_EXTRA_SRAM\t0x100\n#define ENABLE_EXTRA_DESC\t0x200\n#define ENABLE_PARITY\t\t0x400\n#define FORCE_DMA_PARITY_ERROR\t0x800\n#define ENABLE_EEPROM_WRITE\t0x1000\n#define ENABLE_DATA_CACHE\t0x2000\n#define SRAM_LO_PARITY_ERR\t0x4000\n#define SRAM_HI_PARITY_ERR\t0x8000\n\n \n\n#define FORCE_PCI_RESET\t\t0x01\n#define PROVIDE_LENGTH\t\t0x02\n#define MASK_DMA_READ_MAX\t0x1C\n#define RBURST_DISABLE\t\t0x00\n#define RBURST_4\t\t0x04\n#define RBURST_16\t\t0x08\n#define RBURST_32\t\t0x0C\n#define RBURST_64\t\t0x10\n#define RBURST_128\t\t0x14\n#define RBURST_256\t\t0x18\n#define RBURST_1024\t\t0x1C\n#define MASK_DMA_WRITE_MAX\t0xE0\n#define WBURST_DISABLE\t\t0x00\n#define WBURST_4\t\t0x20\n#define WBURST_16\t\t0x40\n#define WBURST_32\t\t0x60\n#define WBURST_64\t\t0x80\n#define WBURST_128\t\t0xa0\n#define WBURST_256\t\t0xc0\n#define WBURST_1024\t\t0xe0\n#define MASK_MIN_DMA\t\t0xFF00\n#define FIFO_RETRY_ENABLE\t0x10000\n\n \n\n#define DMA_WRITE_DONE\t\t0x10000\n#define DMA_READ_DONE\t\t0x20000\n#define DMA_WRITE_ERR\t\t0x40000\n#define DMA_READ_ERR\t\t0x80000\n\n \n\n#define ENABLE_NEW_CON\t\t0x01\n#define RESET_RECV\t\t0x02\n#define RECV_ALL\t\t0x00\n#define RECV_1K\t\t\t0x20\n#define RECV_2K\t\t\t0x40\n#define RECV_4K\t\t\t0x60\n#define RECV_8K\t\t\t0x80\n#define RECV_16K\t\t0xa0\n#define RECV_32K\t\t0xc0\n#define RECV_64K\t\t0xe0\n\n \n\n#define ENA_XMIT\t\t0x01\n#define PERM_CON\t\t0x02\n\n \n\n#define RESET_DMA\t\t0x01\n#define NO_SWAP_DMA\t\t0x02\n#define DMA_ACTIVE\t\t0x04\n#define THRESH_MASK\t\t0x1F\n#define DMA_ERROR_MASK\t\t0xff000000\n\n \n\n#define TRACE_ON_WHAT_BIT\t0x00020000     \n#define ONEM_BUF_WHAT_BIT\t0x00040000     \n#define CHAR_API_WHAT_BIT\t0x00080000     \n#define CMD_EVT_WHAT_BIT\t0x00200000     \n#define LONG_TX_WHAT_BIT\t0x00400000\n#define LONG_RX_WHAT_BIT\t0x00800000\n#define WHAT_BIT_MASK\t\t0xFFFD0000     \n\n \n\n#define EVENT_OVFL\t\t0x80000000\n#define FATAL_ERR\t\t0x40000000\n#define LOOP_BACK\t\t0x01\n#define MODE_PH\t\t\t0x02\n#define MODE_FP\t\t\t0x00\n#define PTR64BIT\t\t0x04\n#define PTR32BIT\t\t0x00\n#define PTR_WD_SWAP\t\t0x08\n#define PTR_WD_NOSWAP\t\t0x00\n#define POST_WARN_EVENT\t\t0x10\n#define ERR_TERM\t\t0x20\n#define DIRECT_CONN\t\t0x40\n#define NO_NIC_WATCHDOG\t\t0x80\n#define SWAP_DATA\t\t0x100\n#define SWAP_CONTROL\t\t0x200\n#define NIC_HALT_ON_ERR\t\t0x400\n#define NIC_NO_RESTART\t\t0x800\n#define HALF_DUP_TX\t\t0x1000\n#define HALF_DUP_RX\t\t0x2000\n\n\n \n\n \n#define ERR_UNKNOWN_MBOX\t0x1001\n#define ERR_UNKNOWN_CMD\t\t0x1002\n#define ERR_MAX_RING\t\t0x1003\n#define ERR_RING_CLOSED\t\t0x1004\n#define ERR_RING_OPEN\t\t0x1005\n \n#define ERR_EVENT_RING_FULL\t0x01\n#define ERR_DW_PEND_CMND_FULL\t0x02\n#define ERR_DR_PEND_CMND_FULL\t0x03\n#define ERR_DW_PEND_DATA_FULL\t0x04\n#define ERR_DR_PEND_DATA_FULL\t0x05\n#define ERR_ILLEGAL_JUMP\t0x06\n#define ERR_UNIMPLEMENTED\t0x07\n#define ERR_TX_INFO_FULL\t0x08\n#define ERR_RX_INFO_FULL\t0x09\n#define ERR_ILLEGAL_MODE\t0x0A\n#define ERR_MAIN_TIMEOUT\t0x0B\n#define ERR_EVENT_BITS\t\t0x0C\n#define ERR_UNPEND_FULL\t\t0x0D\n#define ERR_TIMER_QUEUE_FULL\t0x0E\n#define ERR_TIMER_QUEUE_EMPTY\t0x0F\n#define ERR_TIMER_NO_FREE\t0x10\n#define ERR_INTR_START\t\t0x11\n#define ERR_BAD_STARTUP\t\t0x12\n#define ERR_NO_PKT_END\t\t0x13\n#define ERR_HALTED_ON_ERR\t0x14\n \n#define ERR_WRITE_DMA\t\t0x0101\n#define ERR_READ_DMA\t\t0x0102\n#define ERR_EXT_SERIAL\t\t0x0103\n#define ERR_TX_INT_PARITY\t0x0104\n\n\n \n\n#define EVT_RING_ENTRIES\t64\n#define EVT_RING_SIZE\t\t(EVT_RING_ENTRIES * sizeof(struct event))\n\nstruct event {\n#ifdef __LITTLE_ENDIAN\n\tu16     index;\n\tu8      ring;\n\tu8      code;\n#else\n\tu8      code;\n\tu8      ring;\n\tu16     index;\n#endif\n\tu32     timestamp;\n};\n\n \n\n#define E_NIC_UP\t0x01\n#define E_WATCHDOG\t0x02\n\n#define E_STAT_UPD\t0x04\n#define E_INVAL_CMD\t0x05\n#define E_SET_CMD_CONS\t0x06\n#define E_LINK_ON\t0x07\n#define E_LINK_OFF\t0x08\n#define E_INTERN_ERR\t0x09\n#define E_HOST_ERR\t0x0A\n#define E_STATS_UPDATE\t0x0B\n#define E_REJECTING\t0x0C\n\n \n#define E_CON_REJ\t0x13\n#define E_CON_TMOUT\t0x14\n#define E_CON_NC_TMOUT\t0x15\t \n#define E_DISC_ERR\t0x16\n#define E_INT_PRTY\t0x17\n#define E_TX_IDLE\t0x18\n#define E_TX_LINK_DROP\t0x19\n#define E_TX_INV_RNG\t0x1A\n#define E_TX_INV_BUF\t0x1B\n#define E_TX_INV_DSC\t0x1C\n\n \n \n#define E_VAL_RNG\t0x20\n#define E_RX_RNG_ENER\t0x21\n#define E_INV_RNG\t0x22\n#define E_RX_RNG_SPC\t0x23\n#define E_RX_RNG_OUT\t0x24\n#define E_PKT_DISCARD\t0x25\n#define E_INFO_EVT\t0x27\n\n \n#define E_RX_PAR_ERR\t0x2B\n#define E_RX_LLRC_ERR\t0x2C\n#define E_IP_CKSM_ERR\t0x2D\n#define E_DTA_CKSM_ERR\t0x2E\n#define E_SHT_BST\t0x2F\n\n \n#define E_LST_LNK_ERR\t0x30\n#define E_FLG_SYN_ERR\t0x31\n#define E_FRM_ERR\t0x32\n#define E_RX_IDLE\t0x33\n#define E_PKT_LN_ERR\t0x34\n#define E_STATE_ERR\t0x35\n#define E_UNEXP_DATA\t0x3C\n\n \n#define E_RX_INV_BUF\t0x36\n#define E_RX_INV_DSC\t0x37\n#define E_RNG_BLK\t0x38\n\n \n#define E_RX_TO\t\t0x39\n#define E_BFR_SPC\t0x3A\n#define E_INV_ULP\t0x3B\n\n#define E_NOT_IMPLEMENTED 0x40\n\n\n \n\n#define CMD_RING_ENTRIES\t16\n\nstruct cmd {\n#ifdef __LITTLE_ENDIAN\n\tu16     index;\n\tu8      ring;\n\tu8      code;\n#else\n\tu8      code;\n\tu8      ring;\n\tu16     index;\n#endif\n};\n\n#define C_START_FW\t0x01\n#define C_UPD_STAT\t0x02\n#define C_WATCHDOG\t0x05\n#define C_DEL_RNG\t0x09\n#define C_NEW_RNG\t0x0A\n#define C_CONN\t\t0x0D\n\n\n \n\n#define  PACKET_BAD\t\t0x01  \n#define  INTERRUPT\t\t0x02\n#define  TX_IP_CKSUM\t\t0x04\n#define  PACKET_END\t\t0x08\n#define  PACKET_START\t\t0x10\n#define  SAME_IFIELD\t\t0x80\n\n\ntypedef struct {\n#if (BITS_PER_LONG == 64)\n\tu64 addrlo;\n#else\n\tu32 addrhi;\n\tu32 addrlo;\n#endif\n} rraddr;\n\n\nstatic inline void set_rraddr(rraddr *ra, dma_addr_t addr)\n{\n\tunsigned long baddr = addr;\n#if (BITS_PER_LONG == 64)\n\tra->addrlo = baddr;\n#else\n     \n\tra->addrlo = baddr;\n#endif\n\tmb();\n}\n\n\nstatic inline void set_rxaddr(struct rr_regs __iomem *regs, volatile dma_addr_t addr)\n{\n\tunsigned long baddr = addr;\n#if (BITS_PER_LONG == 64) && defined(__LITTLE_ENDIAN)\n\twritel(baddr & 0xffffffff, &regs->RxRingHi);\n\twritel(baddr >> 32, &regs->RxRingLo);\n#elif (BITS_PER_LONG == 64)\n\twritel(baddr >> 32, &regs->RxRingHi);\n\twritel(baddr & 0xffffffff, &regs->RxRingLo);\n#else\n\twritel(0, &regs->RxRingHi);\n\twritel(baddr, &regs->RxRingLo);\n#endif\n\tmb();\n}\n\n\nstatic inline void set_infoaddr(struct rr_regs __iomem *regs, volatile dma_addr_t addr)\n{\n\tunsigned long baddr = addr;\n#if (BITS_PER_LONG == 64) && defined(__LITTLE_ENDIAN)\n\twritel(baddr & 0xffffffff, &regs->InfoPtrHi);\n\twritel(baddr >> 32, &regs->InfoPtrLo);\n#elif (BITS_PER_LONG == 64)\n\twritel(baddr >> 32, &regs->InfoPtrHi);\n\twritel(baddr & 0xffffffff, &regs->InfoPtrLo);\n#else\n\twritel(0, &regs->InfoPtrHi);\n\twritel(baddr, &regs->InfoPtrLo);\n#endif\n\tmb();\n}\n\n\n \n\n#ifdef CONFIG_ROADRUNNER_LARGE_RINGS\n#define TX_RING_ENTRIES\t32\n#else\n#define TX_RING_ENTRIES\t16\n#endif\n#define TX_TOTAL_SIZE\t(TX_RING_ENTRIES * sizeof(struct tx_desc))\n\nstruct tx_desc{\n\trraddr\taddr;\n\tu32\tres;\n#ifdef __LITTLE_ENDIAN\n\tu16\tsize;\n\tu8\tpad;\n\tu8\tmode;\n#else\n\tu8\tmode;\n\tu8\tpad;\n\tu16\tsize;\n#endif\n};\n\n\n#ifdef CONFIG_ROADRUNNER_LARGE_RINGS\n#define RX_RING_ENTRIES\t32\n#else\n#define RX_RING_ENTRIES 16\n#endif\n#define RX_TOTAL_SIZE\t(RX_RING_ENTRIES * sizeof(struct rx_desc))\n\nstruct rx_desc{\n\trraddr\taddr;\n\tu32\tres;\n#ifdef __LITTLE_ENDIAN\n\tu16\tsize;\n\tu8\tpad;\n\tu8\tmode;\n#else\n\tu8\tmode;\n\tu8\tpad;\n\tu16\tsize;\n#endif\n};\n\n\n \n\n#define SIOCRRPFW\tSIOCDEVPRIVATE\t\t \n#define SIOCRRGFW\tSIOCDEVPRIVATE+1\t \n#define SIOCRRID\tSIOCDEVPRIVATE+2\t \n\n\nstruct seg_hdr {\n\tu32\tseg_start;\n\tu32\tseg_len;\n\tu32\tseg_eestart;\n};\n\n\n#define EEPROM_BASE 0x80000000\n#define EEPROM_WORDS 8192\n#define EEPROM_BYTES (EEPROM_WORDS * sizeof(u32))\n\nstruct eeprom_boot {\n\tu32\tkey1;\n\tu32\tkey2;\n\tu32\tsram_size;\n\tstruct\tseg_hdr loader;\n\tu32\tinit_chksum;\n\tu32\treserved1;\n};\n\nstruct eeprom_manf {\n\tu32\tHeaderFmt;\n\tu32\tFirmware;\n\tu32\tBoardRevision;\n\tu32\tRoadrunnerRev;\n\tchar\tOpticsPart[8];\n\tu32\tOpticsRev;\n\tu32\tpad1;\n\tchar\tSramPart[8];\n\tu32\tSramRev;\n\tu32\tpad2;\n\tchar\tEepromPart[8];\n\tu32\tEepromRev;\n\tu32\tEepromSize;\n\tchar\tPalPart[8];\n\tu32\tPalRev;\n\tu32\tpad3;\n\tchar\tPalCodeFile[12];\n\tu32\tPalCodeRev;\n\tchar\tBoardULA[8];\n\tchar\tSerialNo[8];\n\tchar\tMfgDate[8];\n\tchar\tMfgTime[8];\n\tchar\tModifyDate[8];\n\tu32\tModCount;\n\tu32\tpad4[13];\n};\n\n\nstruct eeprom_phase_info {\n\tchar\tphase1File[12];\n\tu32\tphase1Rev;\n\tchar\tphase1Date[8];\n\tchar\tphase2File[12];\n\tu32\tphase2Rev;\n\tchar\tphase2Date[8];\n\tu32\treserved7[4];\n};\n\nstruct eeprom_rncd_info {\n\tu32\tFwStart;\n\tu32\tFwRev;\n\tchar\tFwDate[8];\n\tu32\tAddrRunCodeSegs;\n\tu32\tFileNames;\n\tchar\tFile[13][8];\n};\n\n\n \nstruct phase1_hdr{\n\tu32\tjump;\n\tu32\tnoop;\n\tstruct seg_hdr phase2Seg;\n};\n\nstruct eeprom {\n\tstruct eeprom_boot\tboot;\n\tu32\t\t\tpad1[8];\n\tstruct eeprom_manf\tmanf;\n\tstruct eeprom_phase_info phase_info;\n\tstruct eeprom_rncd_info\trncd_info;\n\tu32\t\t\tpad2[15];\n\tu32\t\t\thdr_checksum;\n\tstruct phase1_hdr\tphase1;\n};\n\n\nstruct rr_stats {\n\tu32\tNicTimeStamp;\n\tu32\tRngCreated;\n\tu32\tRngDeleted;\n\tu32\tIntrGen;\n\tu32\tNEvtOvfl;\n\tu32\tInvCmd;\n\tu32\tDmaReadErrs;\n\tu32\tDmaWriteErrs;\n\tu32\tStatUpdtT;\n\tu32\tStatUpdtC;\n\tu32\tWatchDog;\n\tu32\tTrace;\n\n\t \n\tu32\tLnkRdyEst;\n\tu32\tGLinkErr;\n\tu32\tAltFlgErr;\n\tu32\tOvhdBit8Sync;\n\tu32\tRmtSerPrtyErr;\n\tu32\tRmtParPrtyErr;\n\tu32\tRmtLoopBk;\n\tu32\tpad1;\n\n\t \n\tu32\tConEst;\n\tu32\tConRejS;\n\tu32\tConRetry;\n\tu32\tConTmOut;\n\tu32\tSndConDiscon;\n\tu32\tSndParErr;\n\tu32\tPktSnt;\n\tu32\tpad2[2];\n\tu32\tShFBstSnt;\n\tu64\tBytSent;\n\tu32\tTxTimeout;\n\tu32\tpad3[3];\n\n\t \n\tu32\tConAcc;\n\tu32\tConRejdiPrty;\n\tu32\tConRejd64b;\n\tu32\tConRejdBuf;\n\tu32\tRxConDiscon;\n\tu32\tRxConNoData;\n\tu32\tPktRx;\n\tu32\tpad4[2];\n\tu32\tShFBstRx;\n\tu64\tBytRx;\n\tu32\tRxParErr;\n\tu32\tRxLLRCerr;\n\tu32\tRxBstSZerr;\n\tu32\tRxStateErr;\n\tu32\tRxRdyErr;\n\tu32\tRxInvULP;\n\tu32\tRxSpcBuf;\n\tu32\tRxSpcDesc;\n\tu32\tRxRngSpc;\n\tu32\tRxRngFull;\n\tu32\tRxPktLenErr;\n\tu32\tRxCksmErr;\n\tu32\tRxPktDrp;\n\tu32\tRngLowSpc;\n\tu32\tRngDataClose;\n\tu32\tRxTimeout;\n\tu32\tRxIdle;\n};\n\n\n \nstruct ring_ctrl {\n\trraddr\trngptr;\n#ifdef __LITTLE_ENDIAN\n\tu16\tentries;\n\tu8\tpad;\n\tu8\tentry_size;\n\tu16\tpi;\n\tu16\tmode;\n#else\n\tu8\tentry_size;\n\tu8\tpad;\n\tu16\tentries;\n\tu16\tmode;\n\tu16\tpi;\n#endif\n};\n\nstruct rr_info {\n\tunion {\n\t\tstruct rr_stats stats;\n\t\tu32 stati[128];\n\t} s;\n\tstruct ring_ctrl\tevt_ctrl;\n\tstruct ring_ctrl\tcmd_ctrl;\n\tstruct ring_ctrl\ttx_ctrl;\n\tu8\t\t\tpad[464];\n\tu8\t\t\ttrace[3072];\n};\n\n \n\nstruct rr_private\n{\n\tstruct rx_desc\t\t*rx_ring;\n\tstruct tx_desc\t\t*tx_ring;\n\tstruct event\t\t*evt_ring;\n\tdma_addr_t \t\ttx_ring_dma;\n\tdma_addr_t \t\trx_ring_dma;\n\tdma_addr_t \t\tevt_ring_dma;\n\t \n\tstruct sk_buff\t\t*rx_skbuff[RX_RING_ENTRIES];\n\tstruct sk_buff\t\t*tx_skbuff[TX_RING_ENTRIES];\n\tstruct rr_regs\t\t__iomem *regs;\t\t \n\tstruct ring_ctrl\t*rx_ctrl;\t \n\tstruct rr_info\t\t*info;\t\t \n\tdma_addr_t \t\trx_ctrl_dma;\n\tdma_addr_t \t\tinfo_dma;\n\tspinlock_t\t\tlock;\n\tstruct timer_list\ttimer;\n\tu32\t\t\tcur_rx, cur_cmd, cur_evt;\n\tu32\t\t\tdirty_rx, dirty_tx;\n\tu32\t\t\ttx_full;\n\tu32\t\t\tfw_rev;\n\tvolatile short\t\tfw_running;\n\tstruct pci_dev\t\t*pci_dev;\n};\n\n\n \nstatic int rr_init(struct net_device *dev);\nstatic int rr_init1(struct net_device *dev);\nstatic irqreturn_t rr_interrupt(int irq, void *dev_id);\n\nstatic int rr_open(struct net_device *dev);\nstatic netdev_tx_t rr_start_xmit(struct sk_buff *skb,\n\t\t\t\t struct net_device *dev);\nstatic int rr_close(struct net_device *dev);\nstatic int rr_siocdevprivate(struct net_device *dev, struct ifreq *rq,\n\t\t\t     void __user *data, int cmd);\nstatic unsigned int rr_read_eeprom(struct rr_private *rrpriv,\n\t\t\t\t   unsigned long offset,\n\t\t\t\t   unsigned char *buf,\n\t\t\t\t   unsigned long length);\nstatic u32 rr_read_eeprom_word(struct rr_private *rrpriv, size_t offset);\nstatic int rr_load_firmware(struct net_device *dev);\nstatic inline void rr_raz_tx(struct rr_private *, struct net_device *);\nstatic inline void rr_raz_rx(struct rr_private *, struct net_device *);\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}