{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1551368177108 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1551368177108 ""} { "Info" "IQEXE_START_BANNER_TIME" "Thu Feb 28 16:36:16 2019 " "Processing started: Thu Feb 28 16:36:16 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1551368177108 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1551368177108 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1551368177108 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1551368177729 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_package.vhd 2 0 " "Found 2 design units, including 0 entities, in source file perudo_package.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 perudo_package " "Found design unit 1: perudo_package" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 6 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1551368178463 ""} { "Info" "ISGN_DESIGN_UNIT_NAME" "2 perudo_package-body " "Found design unit 2: perudo_package-body" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 61 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1551368178463 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1551368178463 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file perudo_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Perudo_Datapath-RTL " "Found design unit 1: Perudo_Datapath-RTL" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1551368178463 ""} { "Info" "ISGN_ENTITY_NAME" "1 Perudo_Datapath " "Found entity 1: Perudo_Datapath" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1551368178463 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1551368178463 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Perudo_Datapath " "Elaborating entity \"Perudo_Datapath\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1551368178526 ""}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "PARTITA_INIZIATA Perudo_Datapath.vhd(80) " "VHDL Process Statement warning at Perudo_Datapath.vhd(80): inferring latch(es) for signal or variable \"PARTITA_INIZIATA\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 80 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(100) " "VHDL Process Statement warning at Perudo_Datapath.vhd(100): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 100 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(100) " "VHDL Process Statement warning at Perudo_Datapath.vhd(100): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 100 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(101) " "VHDL Process Statement warning at Perudo_Datapath.vhd(101): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 101 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(101) " "VHDL Process Statement warning at Perudo_Datapath.vhd(101): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 101 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(104) " "VHDL Process Statement warning at Perudo_Datapath.vhd(104): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 104 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(104) " "VHDL Process Statement warning at Perudo_Datapath.vhd(104): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 104 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(105) " "VHDL Process Statement warning at Perudo_Datapath.vhd(105): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 105 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(108) " "VHDL Process Statement warning at Perudo_Datapath.vhd(108): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 108 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(112) " "VHDL Process Statement warning at Perudo_Datapath.vhd(112): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 112 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(112) " "VHDL Process Statement warning at Perudo_Datapath.vhd(112): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 112 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(113) " "VHDL Process Statement warning at Perudo_Datapath.vhd(113): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 113 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(97) " "VHDL Process Statement warning at Perudo_Datapath.vhd(97): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(97) " "VHDL Process Statement warning at Perudo_Datapath.vhd(97): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178526 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "FINE_PARTITA Perudo_Datapath.vhd(97) " "VHDL Process Statement warning at Perudo_Datapath.vhd(97): inferring latch(es) for signal or variable \"FINE_PARTITA\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(121) " "VHDL Process Statement warning at Perudo_Datapath.vhd(121): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 121 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(121) " "VHDL Process Statement warning at Perudo_Datapath.vhd(121): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 121 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(125) " "VHDL Process Statement warning at Perudo_Datapath.vhd(125): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 125 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(135) " "VHDL Process Statement warning at Perudo_Datapath.vhd(135): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 135 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(178) " "VHDL Process Statement warning at Perudo_Datapath.vhd(178): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 178 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(181) " "VHDL Process Statement warning at Perudo_Datapath.vhd(181): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 181 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(184) " "VHDL Process Statement warning at Perudo_Datapath.vhd(184): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 184 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(176) " "VHDL Process Statement warning at Perudo_Datapath.vhd(176): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(176) " "VHDL Process Statement warning at Perudo_Datapath.vhd(176): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(191) " "VHDL Process Statement warning at Perudo_Datapath.vhd(191): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 191 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_per_generazione_casuale_dado Perudo_Datapath.vhd(194) " "VHDL Process Statement warning at Perudo_Datapath.vhd(194): signal \"numero_per_generazione_casuale_dado\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 194 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(194) " "VHDL Process Statement warning at Perudo_Datapath.vhd(194): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 194 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(195) " "VHDL Process Statement warning at Perudo_Datapath.vhd(195): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 195 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(195) " "VHDL Process Statement warning at Perudo_Datapath.vhd(195): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 195 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(198) " "VHDL Process Statement warning at Perudo_Datapath.vhd(198): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 198 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(189) " "VHDL Process Statement warning at Perudo_Datapath.vhd(189): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178541 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(189) " "VHDL Process Statement warning at Perudo_Datapath.vhd(189): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_COM Perudo_Datapath.vhd(207) " "VHDL Process Statement warning at Perudo_Datapath.vhd(207): signal \"DADO_SCOMMESSO_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 207 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_COM Perudo_Datapath.vhd(208) " "VHDL Process Statement warning at Perudo_Datapath.vhd(208): signal \"RICORRENZA_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 208 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_G0 Perudo_Datapath.vhd(211) " "VHDL Process Statement warning at Perudo_Datapath.vhd(211): signal \"DADO_SCOMMESSO_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 211 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_G0 Perudo_Datapath.vhd(212) " "VHDL Process Statement warning at Perudo_Datapath.vhd(212): signal \"RICORRENZA_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 212 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "scommessa_corrente Perudo_Datapath.vhd(202) " "VHDL Process Statement warning at Perudo_Datapath.vhd(202): inferring latch(es) for signal or variable \"scommessa_corrente\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(219) " "VHDL Process Statement warning at Perudo_Datapath.vhd(219): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 219 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(220) " "VHDL Process Statement warning at Perudo_Datapath.vhd(220): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 220 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "scommessa_corrente Perudo_Datapath.vhd(226) " "VHDL Process Statement warning at Perudo_Datapath.vhd(226): signal \"scommessa_corrente\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 226 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1551368178557 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[0\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[0\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[1\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[1\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[2\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[2\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[3\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[3\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[4\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[4\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[5\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[5\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[6\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[6\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[7\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[7\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[8\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[8\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[9\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[9\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[10\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[10\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[11\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[11\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[12\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[12\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[13\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[13\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[14\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[14\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[15\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[15\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[16\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[16\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[17\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[17\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[18\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[18\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[19\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[19\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[20\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[20\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[21\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[21\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[22\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[22\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[23\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[23\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[24\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[24\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[25\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[25\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[26\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[26\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[27\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[27\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[28\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[28\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[29\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[29\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[30\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[30\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[31\] Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.ricorrenza\[31\]\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.NONE Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.NONE\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.SEI Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.SEI\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.CINQUE Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.CINQUE\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.QUATTRO Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.QUATTRO\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.TRE Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.TRE\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.DUE Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.DUE\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.UNO Perudo_Datapath.vhd(202) " "Inferred latch for \"scommessa_corrente.dado_scommesso.UNO\" at Perudo_Datapath.vhd(202)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 202 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178588 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(189) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178604 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178619 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178635 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(189) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(189)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 189 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(176) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(176) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(176) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(176) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "FINE_PARTITA Perudo_Datapath.vhd(97) " "Inferred latch for \"FINE_PARTITA\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(97) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178651 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(97) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "PARTITA_INIZIATA Perudo_Datapath.vhd(80) " "Inferred latch for \"PARTITA_INIZIATA\" at Perudo_Datapath.vhd(80)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 80 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178666 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "PARTITA_INIZIATA Perudo_Datapath.vhd(130) " "Can't resolve multiple constant drivers for net \"PARTITA_INIZIATA\" at Perudo_Datapath.vhd(130)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 130 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_ANOTHER_DRIVER" "Perudo_Datapath.vhd(80) " "Constant driver at Perudo_Datapath.vhd(80)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 80 0 0 } }  } 0 10029 "Constant driver at %1!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_ANOTHER_DRIVER" "Perudo_Datapath.vhd(97) " "Constant driver at Perudo_Datapath.vhd(97)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 97 0 0 } }  } 0 10029 "Constant driver at %1!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "EVRFX_VDB_NET_MULTIPLE_DRIVERS" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(176) " "Can't resolve multiple constant drivers for net \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(176)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 176 0 0 } }  } 0 10028 "Can't resolve multiple constant drivers for net \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1551368178682 ""}
{ "Error" "ESGN_TOP_HIER_ELABORATION_FAILURE" "" "Can't elaborate top-level user hierarchy" {  } {  } 0 12153 "Can't elaborate top-level user hierarchy" 0 0 "" 0 -1 1551368178698 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Analysis & Synthesis 20 s 41 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was unsuccessful. 20 errors, 41 warnings" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "394 " "Peak virtual memory: 394 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1551368178963 ""} { "Error" "EQEXE_END_BANNER_TIME" "Thu Feb 28 16:36:18 2019 " "Processing ended: Thu Feb 28 16:36:18 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1551368178963 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:02 " "Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1551368178963 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1551368178963 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1551368178963 ""}
{ "Error" "EFLOW_ERROR_COUNT" "Full Compilation 22 s 41 s " "Quartus II Full Compilation was unsuccessful. 22 errors, 41 warnings" {  } {  } 0 293001 "Quartus II %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1551368179729 ""}
