module FIR_Filter (
    input clk,
    input reset,
    input signed [7:0] x,
    output signed [15:0] y
);

reg signed [7:0] d1, d2, d3;

always @(posedge clk) begin
    if (reset) begin
        d1 <= 0; d2 <= 0; d3 <= 0;
    end else begin
        d3 <= d2;
        d2 <= d1;
        d1 <= x;
    end
end

assign y = x + (d1 << 1) + (d2 << 1) + d3;

endmodule
