<!doctype html public "-//w3c//dtd html 4.0 transitional//en">
<html>
<head>
   <meta http-equiv="Content-Type" content="text/html; charset=windows-1251">
   <meta name="Author" content="Cherry">
   <meta name="GENERATOR" content="Mozilla/4.5 [en] (Win95; I) [Netscape]">
   <title>glava_3</title>
</head>
<body background="Pic/backgr2.jpg" nosave>

<center><font size=+2>ЭТАПЫ И ПОРЯДОК&nbsp; ВЫПОЛНЕНИЯ&nbsp; ПРОЕКТА</font></center>
<font size=+2></font>
<p><font size=+1>Разработка процессора ведется в следующем порядке:</font>
<ol>
<li>
<font size=+1>&nbsp;Изучается состав программно-доступных регистров реализуемого
процессора, форматы и содержание заданного набора команд, особенности адресации
к памяти. Для этого необходимо использовать литературу, где описаны система
команд и&nbsp; архитектура мини и микроЭВМ СМЗ, "Электроника- 60" I, 2,
3. 9, 14 .</font></li>

<li>
<font size=+1>Изучается архитектура базовой микроЭВМ на БИС серии К1804,
на которой эмулируется заданная система команд, уточняется формат микрокоманд,
принципы работы БИС. Для этого следует использовать литературу (5(кн.1),
6, 8, 12, 16]. Определяется состав регистров базовой микроЭВМ, используемых
в качестве программно-доступных, регистров эмулируемой ЭBM, назначаются
буферные и вспомогательные регистры.</font></li>

<li>
<font size=+1>Разрабатывается алгоритм выполнения операций в процессоре,
для чего сначала составляется укрупненная схема&nbsp; алгоритма, позволявшая
учитывать последовательность&nbsp; основных фаз исполнения команд (выборка
команды, вычисление адресов операндов, выборка операндов и т.д.). Укрупненная
схема алгоритма выполняется для полного набора операций (всей системы команд)
проектируемого процессора. Разрабатывается схема алгоритма на уровне межрегистровых
передач для заданного набора команд и способов адресации. При этом рекомендуется
повторявшиеся операции выделять в виде подпрограмм, с&nbsp; последующей
проработкой каждой подпрограмма.</font></li>

<li>
<font size=+1>По разработанной cxeмe алгоритма производится кодирование
диаграмм микропрограммной логики, показывающих, как конкретно описанные
последовательности микроопераций реализуются в среде базовой микроЭВМ.
Диаграммы служат исходным материалом для кодирования микрокоманд и составления
таблицы "прошивки" памяти микропрограмм.</font></li>

<li>
<font size=+1>Кодированная микропрограмма составляется и отлаживается с
помощью учебной кросс-системы проектирования микропроцессорных устройств.
Отладка микропрограммы должна выполняться на тестовых комбинациях данных
в соответствии с рекомендациями.</font></li>

<li>
<font size=+1>Разрабатываются структурная схема процессора, функциональные
схемы его блоков и принципиальная схема одного из блоков или его части,
конструктивно реализуемой как типовой элемент замены (ТЭЗ). При разработке
схемной документации можно пользоваться ГОСТом, приведенным в [13].</font></li>

<li>
<font size=+1>Анализируется быстродействие&nbsp; спроектированной&nbsp;
схемы. Рассчитывается длительность машинного такта и время выполнения каждой
реализуемой команды. Методика расчета быстродействия микроЭВМ изложена
в [5,7,12], исходные данные по задержкам&nbsp; сигналов в интегральных
схемах приведены в [11, 12, 16].</font></li>

<li>
<font size=+1>&nbsp;Оформляется отчетная техническая документация по курсовому
проекту.</font></li>
</ol>
<font size=+1>&nbsp;&nbsp;&nbsp; Подробные рекомендации по выполнению отдельных
из перечисленных этапов приведены далее.</font>
<center>
<p><font size=+1><a href="glava_2.htm">Назад</a> | <a href="index.htm">Содержание</a>
| <a href="glava_4.htm">Вперед</a></font></center>

</body>
</html>
