ENODEV,VAR_0
IMX8QM_CSR_MISC_OFFSET,VAR_1
IMX8QM_CSR_PCIEA_OFFSET,VAR_2
IMX8QM_CSR_PCIEB_OFFSET,VAR_3
IMX8QM_CSR_PCIE_CTRL2_OFFSET,VAR_4
IMX8QM_CSR_PHYX1_OFFSET,VAR_5
IMX8QM_CSR_PHYX2_OFFSET,VAR_6
IMX8QM_CSR_PHYX_STTS0_OFFSET,VAR_7
IMX8QM_CSR_SATA_OFFSET,VAR_8
IMX8QM_CTRL_BUTTON_RST_N,VAR_9
IMX8QM_CTRL_LTSSM_ENABLE,VAR_10
IMX8QM_CTRL_POWER_UP_RST_N,VAR_11
IMX8QM_LPCG_PHYX2_OFFSET,VAR_12
IMX8QM_LPCG_PHYX2_PCLK0_MASK,VAR_13
IMX8QM_LPCG_PHYX2_PCLK1_MASK,VAR_14
IMX8QM_MISC_CLKREQN_IN_OVERRIDE_0,VAR_15
IMX8QM_MISC_CLKREQN_IN_OVERRIDE_1,VAR_16
IMX8QM_MISC_CLKREQN_OUT_OVERRIDE_0,VAR_17
IMX8QM_MISC_CLKREQN_OUT_OVERRIDE_1,VAR_18
IMX8QM_MISC_IOB_RXENA,VAR_19
IMX8QM_MISC_IOB_TXENA,VAR_20
IMX8QM_MISC_PHYX1_EPCS_SEL,VAR_21
IMX8QM_PHY_APB_RSTN_0,VAR_22
IMX8QM_PHY_MODE_MASK,VAR_23
IMX8QM_PHY_MODE_SATA,VAR_24
IMX8QM_PHY_PIPE_RSTN_0,VAR_25
IMX8QM_PHY_PIPE_RSTN_1,VAR_26
IMX8QM_PHY_PIPE_RSTN_OVERRIDE_0,VAR_27
IMX8QM_PHY_PIPE_RSTN_OVERRIDE_1,VAR_28
IMX8QM_SATA_CTRL_EPCS_PHYRESET_N,VAR_29
IMX8QM_SATA_CTRL_RESET_N,VAR_30
IMX8QM_SATA_PHY_RX_IMPED_RATIO_OFFSET,VAR_31
IMX8QM_SATA_PHY_TX_IMPED_RATIO_OFFSET,VAR_32
IMX8QM_STTS0_LANE0_TX_PLL_LOCK,VAR_33
clk_disable_unprepare,FUNC_0
clk_prepare_enable,FUNC_1
dev_err,FUNC_2
dev_info,FUNC_3
readb,FUNC_4
regmap_read,FUNC_5
regmap_update_bits,FUNC_6
udelay,FUNC_7
unlikely,FUNC_8
usleep_range,FUNC_9
writeb,FUNC_10
imx8_sata_enable,FUNC_11
hpriv,VAR_34
val,VAR_35
reg,VAR_36
i,VAR_37
ret,VAR_38
imxpriv,VAR_39
dev,VAR_40
