TimeQuest Timing Analyzer report for testQCoutput_final
Mon Jun 15 21:25:48 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_div:QC_clkdiv|out_clk'
 13. Slow 1200mV 85C Model Setup: 'clk_div:uart_clkdiv|out_clk'
 14. Slow 1200mV 85C Model Setup: 'clock'
 15. Slow 1200mV 85C Model Setup: 'pb_reset'
 16. Slow 1200mV 85C Model Hold: 'clock'
 17. Slow 1200mV 85C Model Hold: 'clk_div:uart_clkdiv|out_clk'
 18. Slow 1200mV 85C Model Hold: 'clk_div:QC_clkdiv|out_clk'
 19. Slow 1200mV 85C Model Hold: 'pb_reset'
 20. Slow 1200mV 85C Model Recovery: 'clk_div:uart_clkdiv|out_clk'
 21. Slow 1200mV 85C Model Recovery: 'clk_div:QC_clkdiv|out_clk'
 22. Slow 1200mV 85C Model Recovery: 'clock'
 23. Slow 1200mV 85C Model Removal: 'clock'
 24. Slow 1200mV 85C Model Removal: 'clk_div:QC_clkdiv|out_clk'
 25. Slow 1200mV 85C Model Removal: 'clk_div:uart_clkdiv|out_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'pb_reset'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'clk_div:QC_clkdiv|out_clk'
 42. Slow 1200mV 0C Model Setup: 'clk_div:uart_clkdiv|out_clk'
 43. Slow 1200mV 0C Model Setup: 'clock'
 44. Slow 1200mV 0C Model Setup: 'pb_reset'
 45. Slow 1200mV 0C Model Hold: 'clock'
 46. Slow 1200mV 0C Model Hold: 'clk_div:uart_clkdiv|out_clk'
 47. Slow 1200mV 0C Model Hold: 'clk_div:QC_clkdiv|out_clk'
 48. Slow 1200mV 0C Model Hold: 'pb_reset'
 49. Slow 1200mV 0C Model Recovery: 'clk_div:uart_clkdiv|out_clk'
 50. Slow 1200mV 0C Model Recovery: 'clk_div:QC_clkdiv|out_clk'
 51. Slow 1200mV 0C Model Recovery: 'clock'
 52. Slow 1200mV 0C Model Removal: 'clock'
 53. Slow 1200mV 0C Model Removal: 'clk_div:QC_clkdiv|out_clk'
 54. Slow 1200mV 0C Model Removal: 'clk_div:uart_clkdiv|out_clk'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'pb_reset'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'clk_div:QC_clkdiv|out_clk'
 70. Fast 1200mV 0C Model Setup: 'clk_div:uart_clkdiv|out_clk'
 71. Fast 1200mV 0C Model Setup: 'clock'
 72. Fast 1200mV 0C Model Setup: 'pb_reset'
 73. Fast 1200mV 0C Model Hold: 'clock'
 74. Fast 1200mV 0C Model Hold: 'clk_div:uart_clkdiv|out_clk'
 75. Fast 1200mV 0C Model Hold: 'clk_div:QC_clkdiv|out_clk'
 76. Fast 1200mV 0C Model Hold: 'pb_reset'
 77. Fast 1200mV 0C Model Recovery: 'clk_div:uart_clkdiv|out_clk'
 78. Fast 1200mV 0C Model Recovery: 'clk_div:QC_clkdiv|out_clk'
 79. Fast 1200mV 0C Model Recovery: 'clock'
 80. Fast 1200mV 0C Model Removal: 'clock'
 81. Fast 1200mV 0C Model Removal: 'clk_div:QC_clkdiv|out_clk'
 82. Fast 1200mV 0C Model Removal: 'clk_div:uart_clkdiv|out_clk'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'pb_reset'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Signal Integrity Metrics (Slow 1200mv 0c Model)
100. Signal Integrity Metrics (Slow 1200mv 85c Model)
101. Signal Integrity Metrics (Fast 1200mv 0c Model)
102. Setup Transfers
103. Hold Transfers
104. Recovery Transfers
105. Removal Transfers
106. Report TCCS
107. Report RSKM
108. Unconstrained Paths
109. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testQCoutput_final                                                ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk_div:QC_clkdiv|out_clk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:QC_clkdiv|out_clk }   ;
; clk_div:uart_clkdiv|out_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:uart_clkdiv|out_clk } ;
; clock                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                       ;
; pb_reset                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pb_reset }                    ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                         ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; 250.19 MHz ; 250.19 MHz      ; clk_div:QC_clkdiv|out_clk   ;                                                               ;
; 388.05 MHz ; 388.05 MHz      ; clk_div:uart_clkdiv|out_clk ;                                                               ;
; 432.34 MHz ; 250.0 MHz       ; clock                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:QC_clkdiv|out_clk   ; -2.997 ; -89.252       ;
; clk_div:uart_clkdiv|out_clk ; -1.577 ; -52.028       ;
; clock                       ; -1.313 ; -10.271       ;
; pb_reset                    ; -1.217 ; -6.939        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.221 ; -0.321        ;
; clk_div:uart_clkdiv|out_clk ; 0.173  ; 0.000         ;
; clk_div:QC_clkdiv|out_clk   ; 0.355  ; 0.000         ;
; pb_reset                    ; 0.670  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:uart_clkdiv|out_clk ; -1.326 ; -23.063       ;
; clk_div:QC_clkdiv|out_clk   ; -0.012 ; -0.024        ;
; clock                       ; 0.038  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.095 ; -1.129        ;
; clk_div:QC_clkdiv|out_clk   ; -0.054 ; -1.925        ;
; clk_div:uart_clkdiv|out_clk ; 0.051  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -3.000 ; -15.000       ;
; pb_reset                    ; -3.000 ; -3.000        ;
; clk_div:uart_clkdiv|out_clk ; -1.000 ; -58.000       ;
; clk_div:QC_clkdiv|out_clk   ; -1.000 ; -36.000       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:QC_clkdiv|out_clk'                                                                                                              ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.997 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.928      ;
; -2.994 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.925      ;
; -2.994 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.925      ;
; -2.988 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.919      ;
; -2.987 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.918      ;
; -2.981 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.911      ;
; -2.980 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.911      ;
; -2.977 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.908      ;
; -2.975 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.905      ;
; -2.974 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.905      ;
; -2.974 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.905      ;
; -2.968 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.899      ;
; -2.967 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.898      ;
; -2.961 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.891      ;
; -2.960 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.891      ;
; -2.955 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.885      ;
; -2.876 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.806      ;
; -2.875 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.805      ;
; -2.874 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.804      ;
; -2.874 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.804      ;
; -2.874 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.805      ;
; -2.873 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[29] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.802      ;
; -2.873 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.803      ;
; -2.872 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.802      ;
; -2.872 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.802      ;
; -2.872 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.802      ;
; -2.872 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.802      ;
; -2.871 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.801      ;
; -2.870 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.801      ;
; -2.869 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.799      ;
; -2.869 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.799      ;
; -2.869 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.799      ;
; -2.869 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.799      ;
; -2.869 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.799      ;
; -2.868 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.798      ;
; -2.868 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.798      ;
; -2.867 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.797      ;
; -2.867 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.797      ;
; -2.866 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.796      ;
; -2.865 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.865 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.795      ;
; -2.864 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.794      ;
; -2.863 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.793      ;
; -2.863 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.793      ;
; -2.863 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.793      ;
; -2.863 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.793      ;
; -2.862 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.792      ;
; -2.862 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.792      ;
; -2.862 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.792      ;
; -2.862 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.792      ;
; -2.860 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.789      ;
; -2.860 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.790      ;
; -2.859 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.788      ;
; -2.859 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.789      ;
; -2.859 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.789      ;
; -2.859 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.789      ;
; -2.859 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.789      ;
; -2.858 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.787      ;
; -2.858 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.787      ;
; -2.858 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.788      ;
; -2.858 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.788      ;
; -2.858 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.788      ;
; -2.858 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.788      ;
; -2.857 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.787      ;
; -2.857 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.787      ;
; -2.857 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.787      ;
; -2.857 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.787      ;
; -2.856 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.785      ;
; -2.856 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.785      ;
; -2.856 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.786      ;
; -2.856 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.786      ;
; -2.855 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.785      ;
; -2.855 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.785      ;
; -2.855 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.785      ;
; -2.854 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.064     ; 3.785      ;
; -2.854 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.783      ;
; -2.853 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.782      ;
; -2.853 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.782      ;
; -2.852 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.781      ;
; -2.852 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.781      ;
; -2.852 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.065     ; 3.782      ;
; -2.852 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.781      ;
; -2.852 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.066     ; 3.781      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                                   ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.577 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.508      ;
; -1.574 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.505      ;
; -1.539 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.471      ;
; -1.487 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.418      ;
; -1.487 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.418      ;
; -1.484 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.415      ;
; -1.482 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.413      ;
; -1.478 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.409      ;
; -1.478 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.409      ;
; -1.477 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.409      ;
; -1.474 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.405      ;
; -1.446 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.377      ;
; -1.419 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.350      ;
; -1.405 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.336      ;
; -1.402 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.333      ;
; -1.378 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.310      ;
; -1.370 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.302      ;
; -1.357 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.062     ; 2.290      ;
; -1.357 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.062     ; 2.290      ;
; -1.352 ; uart_transmitter:uart_transmit|state.E      ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.065     ; 2.282      ;
; -1.346 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.277      ;
; -1.345 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.276      ;
; -1.345 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.276      ;
; -1.345 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.276      ;
; -1.343 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.274      ;
; -1.342 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.273      ;
; -1.341 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.272      ;
; -1.341 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.272      ;
; -1.320 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.251      ;
; -1.320 ; uart_transmitter:uart_transmit|state.D      ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.065     ; 2.250      ;
; -1.311 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.242      ;
; -1.310 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.241      ;
; -1.310 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.241      ;
; -1.310 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.241      ;
; -1.293 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.224      ;
; -1.293 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.224      ;
; -1.293 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.224      ;
; -1.293 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.224      ;
; -1.287 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.218      ;
; -1.286 ; uart_transmitter:uart_transmit|character[4] ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.065     ; 2.216      ;
; -1.284 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.215      ;
; -1.250 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.182      ;
; -1.250 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.182      ;
; -1.250 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.182      ;
; -1.250 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.182      ;
; -1.249 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.181      ;
; -1.213 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.145      ;
; -1.211 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.142      ;
; -1.210 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.141      ;
; -1.209 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.140      ;
; -1.209 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.140      ;
; -1.209 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.140      ;
; -1.208 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.139      ;
; -1.207 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.138      ;
; -1.207 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.138      ;
; -1.207 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.138      ;
; -1.207 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.139      ;
; -1.204 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.135      ;
; -1.203 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.134      ;
; -1.203 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.134      ;
; -1.195 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.126      ;
; -1.195 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.126      ;
; -1.191 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.122      ;
; -1.143 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.074      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.126 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.057      ;
; -1.124 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.055      ;
; -1.104 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.036      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.096 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.063     ; 2.028      ;
; -1.075 ; uart_transmitter:uart_transmit|state.I      ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.006      ;
; -1.075 ; uart_transmitter:uart_transmit|state.I      ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.006      ;
; -1.075 ; uart_transmitter:uart_transmit|state.I      ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.006      ;
; -1.075 ; uart_transmitter:uart_transmit|state.I      ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.006      ;
; -1.075 ; uart_transmitter:uart_transmit|state.I      ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.006      ;
; -1.071 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.002      ;
; -1.070 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.001      ;
; -1.070 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.001      ;
; -1.070 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.001      ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.313 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.244      ;
; -1.301 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.232      ;
; -1.243 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.174      ;
; -1.228 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.159      ;
; -1.194 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.125      ;
; -1.188 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.119      ;
; -1.150 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.081      ;
; -1.128 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.059      ;
; -1.122 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.053      ;
; -1.084 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 2.015      ;
; -1.046 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.977      ;
; -1.043 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.974      ;
; -1.029 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.960      ;
; -1.008 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.939      ;
; -1.007 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.938      ;
; -1.007 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.938      ;
; -0.965 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.896      ;
; -0.931 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.862      ;
; -0.922 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.853      ;
; -0.917 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.848      ;
; -0.915 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.846      ;
; -0.914 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.845      ;
; -0.907 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.838      ;
; -0.906 ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.837      ;
; -0.893 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.824      ;
; -0.888 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.819      ;
; -0.886 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.817      ;
; -0.885 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.816      ;
; -0.880 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.811      ;
; -0.857 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.788      ;
; -0.811 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.742      ;
; -0.810 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.741      ;
; -0.809 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.740      ;
; -0.808 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.739      ;
; -0.802 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.733      ;
; -0.783 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.714      ;
; -0.783 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.714      ;
; -0.777 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.708      ;
; -0.776 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.707      ;
; -0.776 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.707      ;
; -0.769 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.700      ;
; -0.768 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.699      ;
; -0.766 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.697      ;
; -0.753 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.684      ;
; -0.750 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.681      ;
; -0.749 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.680      ;
; -0.707 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.638      ;
; -0.696 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.627      ;
; -0.695 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.626      ;
; -0.694 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.625      ;
; -0.693 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.624      ;
; -0.658 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.589      ;
; -0.655 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.586      ;
; -0.654 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.585      ;
; -0.628 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.559      ;
; -0.591 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.522      ;
; -0.590 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.521      ;
; -0.586 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.517      ;
; -0.585 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.516      ;
; -0.580 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.511      ;
; -0.575 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.506      ;
; -0.547 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.478      ;
; -0.546 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.477      ;
; -0.545 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.476      ;
; -0.514 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.445      ;
; -0.511 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.442      ;
; -0.510 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.441      ;
; -0.510 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.441      ;
; -0.504 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.435      ;
; -0.495 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.426      ;
; -0.492 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.423      ;
; -0.474 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.405      ;
; -0.458 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.389      ;
; -0.360 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.291      ;
; -0.345 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.276      ;
; -0.267 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.198      ;
; -0.191 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.122      ;
; -0.123 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.054      ;
; -0.069 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.064     ; 1.000      ;
; -0.046 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.064     ; 0.977      ;
; -0.035 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.064     ; 0.966      ;
; 0.033  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.500        ; 2.267      ; 2.918      ;
; 0.146  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.500        ; 2.249      ; 2.787      ;
; 0.272  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 1.000        ; -0.064     ; 0.659      ;
; 0.595  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 1.000        ; 2.267      ; 2.856      ;
; 0.750  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 1.000        ; 2.249      ; 2.683      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pb_reset'                                                                                                                                   ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.217 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.462      ;
; -1.167 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.119      ; 1.408      ;
; -1.148 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.000      ; 1.412      ;
; -1.142 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.386      ;
; -1.140 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.125      ; 1.385      ;
; -1.125 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.001     ; 1.395      ;
; -1.046 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.291      ;
; -1.043 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.287      ;
; -1.021 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.119      ; 1.262      ;
; -1.007 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.125      ; 1.252      ;
; -1.005 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.000      ; 1.269      ;
; -0.994 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.001     ; 1.264      ;
; -0.927 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.172      ;
; -0.917 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.117      ; 1.161      ;
; -0.907 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.119      ; 1.148      ;
; -0.897 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.125      ; 1.142      ;
; -0.866 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.000      ; 1.130      ;
; -0.849 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.001     ; 1.119      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                       ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.221 ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.000        ; 2.340      ; 2.505      ;
; -0.100 ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.000        ; 2.357      ; 2.643      ;
; 0.350  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; -0.500       ; 2.340      ; 2.576      ;
; 0.359  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.580      ;
; 0.359  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.580      ;
; 0.438  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; -0.500       ; 2.357      ; 2.681      ;
; 0.560  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.781      ;
; 0.573  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.794      ;
; 0.576  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.797      ;
; 0.673  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.894      ;
; 0.711  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 0.932      ;
; 0.791  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.012      ;
; 0.791  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.012      ;
; 0.791  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.012      ;
; 0.792  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.013      ;
; 0.795  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.016      ;
; 0.825  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.046      ;
; 0.848  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.069      ;
; 0.848  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.069      ;
; 0.851  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.852  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.073      ;
; 0.863  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.084      ;
; 0.867  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.088      ;
; 0.868  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.089      ;
; 0.941  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.162      ;
; 0.941  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.162      ;
; 0.942  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.163      ;
; 0.958  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.179      ;
; 0.959  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.180      ;
; 0.975  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.196      ;
; 0.975  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.196      ;
; 1.056  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.277      ;
; 1.070  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.291      ;
; 1.071  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.292      ;
; 1.074  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.295      ;
; 1.087  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.308      ;
; 1.098  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.319      ;
; 1.099  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.320      ;
; 1.102  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.323      ;
; 1.129  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.350      ;
; 1.139  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.360      ;
; 1.139  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.360      ;
; 1.140  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.361      ;
; 1.140  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.361      ;
; 1.141  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.362      ;
; 1.144  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.365      ;
; 1.147  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.368      ;
; 1.157  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.378      ;
; 1.157  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.378      ;
; 1.168  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.389      ;
; 1.168  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.389      ;
; 1.182  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.403      ;
; 1.186  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.407      ;
; 1.212  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.433      ;
; 1.213  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.434      ;
; 1.252  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.473      ;
; 1.253  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.474      ;
; 1.254  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.475      ;
; 1.254  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.475      ;
; 1.256  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.477      ;
; 1.256  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.477      ;
; 1.262  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.483      ;
; 1.273  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.494      ;
; 1.312  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.533      ;
; 1.313  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.534      ;
; 1.314  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.535      ;
; 1.317  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.538      ;
; 1.317  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.538      ;
; 1.345  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.566      ;
; 1.346  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.567      ;
; 1.364  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.585      ;
; 1.364  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.585      ;
; 1.366  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.587      ;
; 1.389  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.610      ;
; 1.396  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.617      ;
; 1.408  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.630      ;
; 1.479  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.700      ;
; 1.507  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.064      ; 1.728      ;
; 1.532  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.754      ;
; 1.629  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.851      ;
; 1.645  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.867      ;
; 1.738  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.960      ;
; 1.743  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.965      ;
; 1.755  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 1.977      ;
; 1.814  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 2.036      ;
; 1.814  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.065      ; 2.036      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.173 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.001      ; 0.361      ;
; 0.356 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.580      ;
; 0.377 ; uart_transmitter:uart_transmit|state.D           ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.599      ;
; 0.391 ; uart_ctrl:uart_control|state.C                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.612      ;
; 0.440 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.125     ; 0.502      ;
; 0.478 ; uart_transmitter:uart_transmit|data[7]           ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.699      ;
; 0.481 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.702      ;
; 0.481 ; uart_transmitter:uart_transmit|data[11]          ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.702      ;
; 0.500 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.721      ;
; 0.500 ; uart_ctrl:uart_control|toUART[17]~21             ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.116     ; 0.571      ;
; 0.501 ; uart_ctrl:uart_control|toUART[11]~1              ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.116     ; 0.572      ;
; 0.504 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.000      ; 0.691      ;
; 0.516 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|uart_start                ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.737      ;
; 0.518 ; uart_transmitter:uart_transmit|state.A           ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.740      ;
; 0.519 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.741      ;
; 0.529 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.750      ;
; 0.537 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.758      ;
; 0.538 ; uart_ctrl:uart_control|toUART[7]~9               ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.118     ; 0.607      ;
; 0.539 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.760      ;
; 0.541 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.762      ;
; 0.557 ; uart_transmitter:uart_transmit|data[15]          ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.778      ;
; 0.557 ; uart_transmitter:uart_transmit|data[9]           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.778      ;
; 0.558 ; uart_transmitter:uart_transmit|data[4]           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.779      ;
; 0.594 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.815      ;
; 0.596 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.817      ;
; 0.597 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.818      ;
; 0.599 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.820      ;
; 0.603 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.824      ;
; 0.607 ; uart_transmitter:uart_transmit|state.H           ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.828      ;
; 0.611 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.001      ; 0.799      ;
; 0.616 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.837      ;
; 0.618 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.839      ;
; 0.622 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.843      ;
; 0.622 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.033      ;
; 0.643 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[8]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.055      ;
; 0.644 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[6]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.056      ;
; 0.645 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.866      ;
; 0.648 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[1]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.060      ;
; 0.649 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[13]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.061      ;
; 0.656 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|done                      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.877      ;
; 0.657 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.878      ;
; 0.672 ; uart_transmitter:uart_transmit|data[6]           ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.893      ;
; 0.680 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.901      ;
; 0.681 ; uart_transmitter:uart_transmit|data[10]          ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.903      ;
; 0.684 ; uart_transmitter:uart_transmit|state.C           ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.906      ;
; 0.685 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[10]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.096      ;
; 0.688 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[15]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.099      ;
; 0.688 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[12]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.099      ;
; 0.689 ; uart_transmitter:uart_transmit|state.E           ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.911      ;
; 0.701 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[16]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.113      ;
; 0.706 ; uart_transmitter:uart_transmit|data[5]           ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.928      ;
; 0.709 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.930      ;
; 0.713 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.935      ;
; 0.715 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.936      ;
; 0.721 ; uart_transmitter:uart_transmit|data[8]           ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.942      ;
; 0.727 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.948      ;
; 0.728 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.949      ;
; 0.734 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[11]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.145      ;
; 0.737 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[3]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.148      ;
; 0.749 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.970      ;
; 0.757 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[4]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.168      ;
; 0.757 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[2]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.168      ;
; 0.758 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[4]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.758 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[2]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.000      ; 0.945      ;
; 0.760 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[0]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.171      ;
; 0.760 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[5]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.171      ;
; 0.761 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[0]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.000      ; 0.948      ;
; 0.761 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[5]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.000      ; 0.948      ;
; 0.766 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.987      ;
; 0.766 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.988      ;
; 0.775 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[7]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.186      ;
; 0.781 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.015      ; 0.973      ;
; 0.781 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.015      ; 0.973      ;
; 0.784 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.015      ; 0.976      ;
; 0.785 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.007      ;
; 0.786 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.063      ; 1.006      ;
; 0.786 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.008      ;
; 0.786 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.008      ;
; 0.788 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.010      ;
; 0.788 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.010      ;
; 0.788 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[17]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 3.200      ;
; 0.790 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.011      ;
; 0.811 ; uart_transmitter:uart_transmit|data[13]          ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.032      ;
; 0.811 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[9]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.001      ; 0.999      ;
; 0.815 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.036      ;
; 0.815 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.036      ;
; 0.820 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.041      ;
; 0.820 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.041      ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:QC_clkdiv|out_clk'                                                                                                               ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.355 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.R    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[3]  ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[6]  ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[13] ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[16] ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[18] ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[19] ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[25] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[5]  ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[7]  ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[8]  ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[11] ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[12] ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.577      ;
; 0.747 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 0.968      ;
; 0.829 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.051      ;
; 0.872 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.093      ;
; 0.872 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.093      ;
; 0.903 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.125      ;
; 0.907 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.129      ;
; 0.908 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.130      ;
; 0.910 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.132      ;
; 0.911 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.133      ;
; 0.963 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.184      ;
; 0.975 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|sendresult ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.198      ;
; 0.981 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.062      ; 1.200      ;
; 1.004 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.063      ; 1.224      ;
; 1.046 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.268      ;
; 1.047 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.269      ;
; 1.047 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.269      ;
; 1.048 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.270      ;
; 1.049 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.271      ;
; 1.049 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.271      ;
; 1.049 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.271      ;
; 1.050 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.272      ;
; 1.256 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.477      ;
; 1.259 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.480      ;
; 1.263 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.484      ;
; 1.277 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.500      ;
; 1.277 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.500      ;
; 1.277 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.500      ;
; 1.278 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.501      ;
; 1.278 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.501      ;
; 1.278 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.501      ;
; 1.278 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.501      ;
; 1.278 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.499      ;
; 1.300 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.063      ; 1.520      ;
; 1.316 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.538      ;
; 1.317 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.539      ;
; 1.318 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.540      ;
; 1.318 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.540      ;
; 1.319 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.541      ;
; 1.320 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.542      ;
; 1.322 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.544      ;
; 1.322 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.544      ;
; 1.323 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.545      ;
; 1.324 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.546      ;
; 1.325 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.547      ;
; 1.326 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.548      ;
; 1.334 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.066      ; 1.557      ;
; 1.336 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.557      ;
; 1.339 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.560      ;
; 1.339 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.560      ;
; 1.340 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.561      ;
; 1.341 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.562      ;
; 1.384 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.605      ;
; 1.396 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.618      ;
; 1.397 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.619      ;
; 1.397 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.619      ;
; 1.402 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.624      ;
; 1.402 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.624      ;
; 1.406 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.628      ;
; 1.421 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.643      ;
; 1.426 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.648      ;
; 1.432 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.654      ;
; 1.441 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.662      ;
; 1.448 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.669      ;
; 1.450 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.065      ; 1.672      ;
; 1.454 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.675      ;
; 1.464 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.063      ; 1.684      ;
; 1.468 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.063      ; 1.688      ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pb_reset'                                                                                                                                   ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.670 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.307      ; 1.007      ;
; 0.688 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.301      ; 1.019      ;
; 0.712 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.298      ; 1.040      ;
; 0.716 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.299      ; 1.045      ;
; 0.776 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.307      ; 1.113      ;
; 0.790 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.301      ; 1.121      ;
; 0.793 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.000      ;
; 0.815 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.022      ;
; 0.821 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.299      ; 1.150      ;
; 0.823 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.298      ; 1.151      ;
; 0.874 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.307      ; 1.211      ;
; 0.879 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.301      ; 1.210      ;
; 0.898 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.298      ; 1.226      ;
; 0.900 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.107      ;
; 0.901 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.108      ;
; 0.911 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.299      ; 1.240      ;
; 0.976 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.183      ;
; 0.984 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.177      ; 1.191      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.326 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.257      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -1.110 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 2.041      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.903 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.505      ;
; -0.896 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.064     ; 1.827      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.687 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.289      ;
; -0.473 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 3.075      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.271 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.373      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.105 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.118      ; 2.708      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.104 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 2.117      ; 2.706      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; -0.044 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 3.146      ;
; 0.153  ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.949      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.117      ; 2.591      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
; 0.511  ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 2.118      ; 2.592      ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div:QC_clkdiv|out_clk'                                                                            ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.012 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.212      ; 2.709      ;
; -0.012 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.706      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.002  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.691      ;
; 0.003  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.690      ;
; 0.003  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.690      ;
; 0.003  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.690      ;
; 0.003  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.690      ;
; 0.003  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.208      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.004  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.690      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.005  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 2.209      ; 2.689      ;
; 0.603  ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.591      ;
; 0.604  ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.212      ; 2.593      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.612  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.582      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.209      ; 2.581      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.613  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.580      ;
; 0.614  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.579      ;
; 0.614  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.579      ;
; 0.614  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.579      ;
; 0.614  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.579      ;
; 0.614  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 2.208      ; 2.579      ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.038 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.500        ; 2.249      ; 2.686      ;
; 0.039 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.500        ; 2.267      ; 2.703      ;
; 0.039 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.500        ; 2.267      ; 2.703      ;
; 0.653 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.571      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 1.000        ; 2.249      ; 2.570      ;
; 0.654 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 1.000        ; 2.267      ; 2.588      ;
; 0.654 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 1.000        ; 2.267      ; 2.588      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                  ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.095 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.000        ; 2.340      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.000        ; 2.339      ; 2.442      ;
; -0.094 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.000        ; 2.357      ; 2.460      ;
; -0.094 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.000        ; 2.357      ; 2.460      ;
; 0.527  ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; -0.500       ; 2.357      ; 2.581      ;
; 0.527  ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; -0.500       ; 2.357      ; 2.581      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; -0.500       ; 2.339      ; 2.565      ;
; 0.529  ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; -0.500       ; 2.340      ; 2.566      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div:QC_clkdiv|out_clk'                                                                             ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.318      ; 2.451      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.318      ; 2.451      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.452      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.318      ; 2.451      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.318      ; 2.451      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.318      ; 2.451      ;
; -0.054 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.453      ;
; -0.053 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.453      ;
; -0.053 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.319      ; 2.453      ;
; -0.046 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.323      ; 2.464      ;
; -0.045 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.320      ; 2.462      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.568      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.562  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.569      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.318      ; 2.569      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.318      ; 2.569      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.319      ; 2.570      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.318      ; 2.569      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.318      ; 2.569      ;
; 0.564  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.318      ; 2.569      ;
; 0.577  ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.323      ; 2.587      ;
; 0.578  ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.320      ; 2.585      ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.051 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 2.463      ;
; 0.051 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 2.463      ;
; 0.051 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.225      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.462      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.052 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 2.463      ;
; 0.396 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.806      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.585 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.223      ; 2.995      ;
; 0.674 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.225      ; 2.586      ;
; 0.674 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.225      ; 2.586      ;
; 0.674 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.225      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.585      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.675 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 2.586      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 0.802 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 2.224      ; 3.213      ;
; 1.028 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 2.938      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.233 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.223      ; 3.143      ;
; 1.399 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.620      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.439 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 2.224      ; 3.350      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.588 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.064      ; 1.809      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
; 1.805 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.065      ; 2.027      ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pb_reset'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; pb_reset ; Rise       ; pb_reset                             ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|o                     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|o                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.A           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.B           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.C           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.D           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.E           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.F           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.G           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.H           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.I           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.J           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.R           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.S           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|transmit          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.H           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.I           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.J           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.S           ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[0]       ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[2]       ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[3]       ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[0] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[1] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[2] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[3] ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[4] ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.333  ; 0.517        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; 2.412 ; 2.869 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; 1.354 ; 1.444 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; -1.880 ; -2.336 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; -0.652 ; -0.770 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 6.932 ; 6.914 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 6.058 ; 5.973 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 5.885 ; 5.855 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 6.932 ; 6.914 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 6.451 ; 6.391 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 6.401 ; 6.349 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 6.271 ; 6.235 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 6.451 ; 6.391 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 6.304 ; 6.282 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 6.422 ; 6.371 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 6.290 ; 6.254 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 6.257 ; 6.292 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 5.673 ; 5.641 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 5.835 ; 5.749 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 5.673 ; 5.641 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 6.707 ; 6.688 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 6.046 ; 6.009 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 6.173 ; 6.119 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 6.046 ; 6.009 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 6.221 ; 6.160 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 6.078 ; 6.054 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 6.193 ; 6.140 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 6.064 ; 6.027 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 6.030 ; 6.067 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; 279.41 MHz ; 279.41 MHz      ; clk_div:QC_clkdiv|out_clk   ;                                                               ;
; 425.89 MHz ; 425.89 MHz      ; clk_div:uart_clkdiv|out_clk ;                                                               ;
; 478.7 MHz  ; 250.0 MHz       ; clock                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:QC_clkdiv|out_clk   ; -2.579 ; -75.480       ;
; clk_div:uart_clkdiv|out_clk ; -1.348 ; -41.041       ;
; clock                       ; -1.089 ; -7.964        ;
; pb_reset                    ; -0.988 ; -5.543        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.165 ; -0.268        ;
; clk_div:uart_clkdiv|out_clk ; 0.163  ; 0.000         ;
; clk_div:QC_clkdiv|out_clk   ; 0.309  ; 0.000         ;
; pb_reset                    ; 0.588  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:uart_clkdiv|out_clk ; -1.065 ; -17.928       ;
; clk_div:QC_clkdiv|out_clk   ; 0.023  ; 0.000         ;
; clock                       ; 0.088  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                 ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.093 ; -1.107        ;
; clk_div:QC_clkdiv|out_clk   ; -0.038 ; -1.316        ;
; clk_div:uart_clkdiv|out_clk ; 0.055  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -3.000 ; -15.000       ;
; pb_reset                    ; -3.000 ; -3.000        ;
; clk_div:uart_clkdiv|out_clk ; -1.000 ; -58.000       ;
; clk_div:QC_clkdiv|out_clk   ; -1.000 ; -36.000       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:QC_clkdiv|out_clk'                                                                                                               ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.579 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.518      ;
; -2.579 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.518      ;
; -2.577 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.516      ;
; -2.576 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.515      ;
; -2.574 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.513      ;
; -2.572 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.510      ;
; -2.571 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.510      ;
; -2.566 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.504      ;
; -2.562 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.501      ;
; -2.562 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.501      ;
; -2.560 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.499      ;
; -2.559 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.498      ;
; -2.557 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.496      ;
; -2.555 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.493      ;
; -2.554 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.493      ;
; -2.549 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.487      ;
; -2.480 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.419      ;
; -2.476 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.415      ;
; -2.463 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.402      ;
; -2.459 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.398      ;
; -2.454 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.393      ;
; -2.453 ; QC_ctrl:qc_control|count[11] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.392      ;
; -2.450 ; QC_ctrl:qc_control|count[19] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.389      ;
; -2.449 ; QC_ctrl:qc_control|count[3]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.387      ;
; -2.440 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.378      ;
; -2.440 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.378      ;
; -2.439 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.377      ;
; -2.439 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.377      ;
; -2.438 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.376      ;
; -2.438 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.376      ;
; -2.438 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.376      ;
; -2.437 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.375      ;
; -2.437 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[29] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.059     ; 3.373      ;
; -2.437 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.376      ;
; -2.437 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.375      ;
; -2.437 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.375      ;
; -2.437 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.375      ;
; -2.436 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.374      ;
; -2.436 ; QC_ctrl:qc_control|count[11] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.375      ;
; -2.436 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.374      ;
; -2.436 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.374      ;
; -2.436 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.374      ;
; -2.435 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.373      ;
; -2.435 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.373      ;
; -2.435 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.373      ;
; -2.435 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.373      ;
; -2.435 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.373      ;
; -2.434 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.372      ;
; -2.434 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.372      ;
; -2.434 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.372      ;
; -2.433 ; QC_ctrl:qc_control|count[19] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.056     ; 3.372      ;
; -2.433 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.370      ;
; -2.433 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.371      ;
; -2.433 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.371      ;
; -2.433 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.371      ;
; -2.432 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[3]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.369      ;
; -2.432 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.370      ;
; -2.431 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.369      ;
; -2.431 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.368      ;
; -2.431 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.369      ;
; -2.431 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.369      ;
; -2.431 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.369      ;
; -2.430 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.367      ;
; -2.430 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.430 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.368      ;
; -2.429 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.366      ;
; -2.429 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.367      ;
; -2.429 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.367      ;
; -2.429 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.367      ;
; -2.429 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.367      ;
; -2.428 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.428 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.365      ;
; -2.428 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.428 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.428 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.428 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.428 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.366      ;
; -2.427 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.364      ;
; -2.427 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.365      ;
; -2.427 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.365      ;
; -2.427 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.365      ;
; -2.427 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.365      ;
; -2.427 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.365      ;
; -2.426 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.363      ;
; -2.426 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.364      ;
; -2.426 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.057     ; 3.364      ;
; -2.425 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.058     ; 3.362      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                              ;
+--------+---------------------------------------------+--------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.348 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.285      ;
; -1.345 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.282      ;
; -1.319 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[16]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.257      ;
; -1.260 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.198      ;
; -1.259 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.197      ;
; -1.256 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.194      ;
; -1.254 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.192      ;
; -1.232 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.169      ;
; -1.201 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.138      ;
; -1.201 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.138      ;
; -1.198 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.135      ;
; -1.191 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[17]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.129      ;
; -1.184 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.121      ;
; -1.181 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.118      ;
; -1.173 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[9]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.110      ;
; -1.155 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[16]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.093      ;
; -1.110 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[16]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.049      ;
; -1.110 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[17]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.049      ;
; -1.108 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[17]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.046      ;
; -1.101 ; uart_transmitter:uart_transmit|state.E      ; uart_transmitter:uart_transmit|transmit    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.038      ;
; -1.097 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.035      ;
; -1.095 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.033      ;
; -1.094 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.031      ;
; -1.093 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.031      ;
; -1.091 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.028      ;
; -1.091 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.029      ;
; -1.085 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.022      ;
; -1.085 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.022      ;
; -1.084 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.021      ;
; -1.082 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.019      ;
; -1.074 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.013      ;
; -1.074 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.013      ;
; -1.074 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.013      ;
; -1.074 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.013      ;
; -1.070 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.007      ;
; -1.069 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[4]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.006      ;
; -1.069 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|tempdata[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.006      ;
; -1.069 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[5]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 2.006      ;
; -1.065 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[16]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.061 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[9]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.998      ;
; -1.061 ; uart_transmitter:uart_transmit|state.D      ; uart_transmitter:uart_transmit|transmit    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.998      ;
; -1.061 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.000      ;
; -1.061 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.000      ;
; -1.061 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.000      ;
; -1.061 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 2.000      ;
; -1.030 ; uart_transmitter:uart_transmit|character[4] ; uart_transmitter:uart_transmit|transmit    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.967      ;
; -1.024 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[17]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.962      ;
; -1.022 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.055     ; 1.962      ;
; -1.022 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.055     ; 1.962      ;
; -1.022 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.055     ; 1.962      ;
; -1.022 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.055     ; 1.962      ;
; -1.006 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|tempdata[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.944      ;
; -1.005 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[13]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.943      ;
; -1.002 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[6]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.940      ;
; -1.000 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[8]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.938      ;
; -0.999 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.936      ;
; -0.967 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[4]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.904      ;
; -0.967 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.904      ;
; -0.967 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|tempdata[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.904      ;
; -0.967 ; uart_ctrl:uart_control|ramcounter[1]        ; uart_transmitter:uart_transmit|data[5]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.904      ;
; -0.961 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.898      ;
; -0.961 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.898      ;
; -0.958 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.895      ;
; -0.945 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.882      ;
; -0.945 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.882      ;
; -0.942 ; uart_ctrl:uart_control|toUART[10]~_emulated ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.879      ;
; -0.941 ; uart_ctrl:uart_control|ramcounter[2]        ; uart_transmitter:uart_transmit|data[19]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.878      ;
; -0.928 ; uart_ctrl:uart_control|ramcounter[0]        ; uart_transmitter:uart_transmit|data[9]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.865      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[4]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|tempdata[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[9]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.913 ; uart_transmitter:uart_transmit|state.R      ; uart_transmitter:uart_transmit|data[5]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.851      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[12]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[4]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[10]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|tempdata[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[9]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.900 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[5]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.838      ;
; -0.888 ; uart_ctrl:uart_control|uart_start           ; uart_transmitter:uart_transmit|data[19]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 1.826      ;
; -0.884 ; pb_reset                                    ; uart_transmitter:uart_transmit|data[9]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.269      ;
; -0.870 ; pb_reset                                    ; uart_transmitter:uart_transmit|data[8]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 3.256      ;
; -0.870 ; pb_reset                                    ; uart_transmitter:uart_transmit|data[6]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 3.256      ;
; -0.870 ; pb_reset                                    ; uart_transmitter:uart_transmit|data[13]    ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 3.256      ;
; -0.870 ; pb_reset                                    ; uart_transmitter:uart_transmit|tempdata[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 3.256      ;
; -0.861 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[15]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 1.800      ;
; -0.861 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[11]    ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 1.800      ;
; -0.861 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|data[7]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 1.800      ;
; -0.861 ; uart_transmitter:uart_transmit|state.S      ; uart_transmitter:uart_transmit|tempdata[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.056     ; 1.800      ;
+--------+---------------------------------------------+--------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                       ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.089 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 2.028      ;
; -1.080 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 2.019      ;
; -0.988 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.927      ;
; -0.985 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.924      ;
; -0.974 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.913      ;
; -0.972 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.911      ;
; -0.906 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.845      ;
; -0.887 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.826      ;
; -0.881 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.820      ;
; -0.855 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.794      ;
; -0.851 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.790      ;
; -0.814 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.753      ;
; -0.802 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.741      ;
; -0.783 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.722      ;
; -0.782 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.721      ;
; -0.781 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.720      ;
; -0.775 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.714      ;
; -0.722 ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 1.000        ; -0.057     ; 1.660      ;
; -0.720 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.659      ;
; -0.717 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.656      ;
; -0.714 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.653      ;
; -0.710 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.649      ;
; -0.704 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.643      ;
; -0.703 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.642      ;
; -0.685 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.624      ;
; -0.684 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.623      ;
; -0.682 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.621      ;
; -0.677 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.616      ;
; -0.672 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.611      ;
; -0.660 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.599      ;
; -0.616 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.555      ;
; -0.611 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.550      ;
; -0.609 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.548      ;
; -0.604 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.543      ;
; -0.595 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.534      ;
; -0.594 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.533      ;
; -0.593 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.532      ;
; -0.593 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.532      ;
; -0.593 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.532      ;
; -0.587 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.526      ;
; -0.578 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.517      ;
; -0.578 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.517      ;
; -0.577 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.516      ;
; -0.571 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.510      ;
; -0.568 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.507      ;
; -0.567 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.506      ;
; -0.515 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.454      ;
; -0.507 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.446      ;
; -0.504 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.443      ;
; -0.489 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.428      ;
; -0.487 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.426      ;
; -0.483 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.422      ;
; -0.480 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.419      ;
; -0.479 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.418      ;
; -0.470 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.409      ;
; -0.415 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.354      ;
; -0.415 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.354      ;
; -0.414 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.353      ;
; -0.405 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.344      ;
; -0.389 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.328      ;
; -0.383 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.322      ;
; -0.382 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.321      ;
; -0.381 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.320      ;
; -0.380 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.319      ;
; -0.350 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.289      ;
; -0.347 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.286      ;
; -0.347 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.286      ;
; -0.346 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.285      ;
; -0.346 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.285      ;
; -0.345 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.284      ;
; -0.326 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.265      ;
; -0.315 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.254      ;
; -0.301 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.240      ;
; -0.212 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.151      ;
; -0.198 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.137      ;
; -0.136 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.075      ;
; -0.061 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 1.000      ;
; -0.003 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.056     ; 0.942      ;
; 0.054  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.056     ; 0.885      ;
; 0.065  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.056     ; 0.874      ;
; 0.074  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.056     ; 0.865      ;
; 0.116  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.500        ; 2.049      ; 2.598      ;
; 0.228  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.500        ; 2.034      ; 2.471      ;
; 0.355  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 1.000        ; -0.057     ; 0.583      ;
; 0.615  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 1.000        ; 2.049      ; 2.599      ;
; 0.734  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 1.000        ; 2.034      ; 2.465      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pb_reset'                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.988 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.320      ;
; -0.951 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.122      ; 1.278      ;
; -0.913 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.266      ;
; -0.901 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.128      ; 1.233      ;
; -0.896 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.255      ;
; -0.894 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.226      ;
; -0.824 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.156      ;
; -0.811 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.143      ;
; -0.802 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.122      ; 1.129      ;
; -0.794 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.128      ; 1.126      ;
; -0.782 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.135      ;
; -0.772 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.131      ;
; -0.734 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.066      ;
; -0.726 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.120      ; 1.058      ;
; -0.718 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.122      ; 1.045      ;
; -0.705 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.128      ; 1.037      ;
; -0.656 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.009      ;
; -0.651 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.015      ; 1.010      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.165 ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.000        ; 2.114      ; 2.303      ;
; -0.103 ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.000        ; 2.129      ; 2.380      ;
; 0.317  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; -0.500       ; 2.114      ; 2.285      ;
; 0.318  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 0.000        ; 0.057      ; 0.519      ;
; 0.319  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.519      ;
; 0.424  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; -0.500       ; 2.129      ; 2.407      ;
; 0.507  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.707      ;
; 0.518  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.718      ;
; 0.521  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.721      ;
; 0.601  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.801      ;
; 0.639  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.839      ;
; 0.720  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.920      ;
; 0.720  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.920      ;
; 0.721  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.921      ;
; 0.721  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.921      ;
; 0.724  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.924      ;
; 0.743  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.943      ;
; 0.755  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.955      ;
; 0.763  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.963      ;
; 0.765  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.965      ;
; 0.769  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.969      ;
; 0.771  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.971      ;
; 0.786  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.986      ;
; 0.786  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 0.986      ;
; 0.848  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.048      ;
; 0.849  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.049      ;
; 0.850  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.050      ;
; 0.851  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.051      ;
; 0.853  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.053      ;
; 0.865  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.065      ;
; 0.866  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.066      ;
; 0.948  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.148      ;
; 0.949  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.149      ;
; 0.950  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.150      ;
; 0.952  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.152      ;
; 0.962  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.162      ;
; 0.995  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.195      ;
; 0.996  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.196      ;
; 0.999  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.199      ;
; 1.019  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.219      ;
; 1.027  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.227      ;
; 1.030  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.230      ;
; 1.030  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.230      ;
; 1.033  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.233      ;
; 1.041  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.241      ;
; 1.043  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.243      ;
; 1.043  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.243      ;
; 1.043  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.243      ;
; 1.043  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.243      ;
; 1.044  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.244      ;
; 1.046  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.246      ;
; 1.051  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.251      ;
; 1.052  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.252      ;
; 1.099  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.299      ;
; 1.100  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.300      ;
; 1.117  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.317      ;
; 1.125  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.325      ;
; 1.126  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.326      ;
; 1.127  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.327      ;
; 1.130  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.330      ;
; 1.131  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.331      ;
; 1.138  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.338      ;
; 1.164  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.364      ;
; 1.179  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.379      ;
; 1.180  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.380      ;
; 1.181  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.381      ;
; 1.183  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.383      ;
; 1.184  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.384      ;
; 1.224  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.424      ;
; 1.229  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.429      ;
; 1.230  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.431      ;
; 1.230  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.430      ;
; 1.231  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.431      ;
; 1.233  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.433      ;
; 1.252  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.452      ;
; 1.296  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.497      ;
; 1.350  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.550      ;
; 1.352  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.056      ; 1.552      ;
; 1.385  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.586      ;
; 1.470  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.671      ;
; 1.471  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.672      ;
; 1.571  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.772      ;
; 1.571  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.772      ;
; 1.574  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.775      ;
; 1.658  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.859      ;
; 1.659  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.057      ; 1.860      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.163 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.015     ; 0.322      ;
; 0.309 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.519      ;
; 0.318 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.519      ;
; 0.342 ; uart_transmitter:uart_transmit|state.D           ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.543      ;
; 0.352 ; uart_ctrl:uart_control|state.C                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.554      ;
; 0.400 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.128     ; 0.446      ;
; 0.433 ; uart_transmitter:uart_transmit|data[7]           ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.634      ;
; 0.435 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.636      ;
; 0.435 ; uart_transmitter:uart_transmit|data[11]          ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.636      ;
; 0.452 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.653      ;
; 0.462 ; uart_ctrl:uart_control|toUART[17]~21             ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.120     ; 0.516      ;
; 0.463 ; uart_ctrl:uart_control|toUART[11]~1              ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.120     ; 0.517      ;
; 0.466 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|uart_start                ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.668      ;
; 0.467 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.015     ; 0.626      ;
; 0.469 ; uart_transmitter:uart_transmit|state.A           ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.670      ;
; 0.470 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.671      ;
; 0.477 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.678      ;
; 0.484 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.685      ;
; 0.486 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.687      ;
; 0.489 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.690      ;
; 0.496 ; uart_ctrl:uart_control|toUART[7]~9               ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.122     ; 0.548      ;
; 0.502 ; uart_transmitter:uart_transmit|data[15]          ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.703      ;
; 0.502 ; uart_transmitter:uart_transmit|data[9]           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.703      ;
; 0.503 ; uart_transmitter:uart_transmit|data[4]           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.704      ;
; 0.537 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.738      ;
; 0.538 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.739      ;
; 0.540 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.741      ;
; 0.541 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.742      ;
; 0.546 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.747      ;
; 0.556 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.714      ;
; 0.557 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.758      ;
; 0.558 ; uart_transmitter:uart_transmit|state.H           ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.759      ;
; 0.558 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.759      ;
; 0.569 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.770      ;
; 0.573 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.774      ;
; 0.579 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.747      ;
; 0.596 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|done                      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.798      ;
; 0.601 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.803      ;
; 0.610 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[8]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.779      ;
; 0.612 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[6]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.781      ;
; 0.615 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[1]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.784      ;
; 0.617 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[13]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.786      ;
; 0.620 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.821      ;
; 0.621 ; uart_transmitter:uart_transmit|data[6]           ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.056      ; 0.821      ;
; 0.624 ; uart_transmitter:uart_transmit|state.C           ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.825      ;
; 0.627 ; uart_transmitter:uart_transmit|data[10]          ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.829      ;
; 0.637 ; uart_transmitter:uart_transmit|state.E           ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.838      ;
; 0.646 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[10]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.814      ;
; 0.647 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.849      ;
; 0.650 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[15]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.818      ;
; 0.650 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[12]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.818      ;
; 0.653 ; uart_transmitter:uart_transmit|data[5]           ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.855      ;
; 0.653 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.854      ;
; 0.656 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[16]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.825      ;
; 0.657 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.859      ;
; 0.662 ; uart_transmitter:uart_transmit|data[8]           ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.056      ; 0.862      ;
; 0.665 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.866      ;
; 0.666 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.867      ;
; 0.682 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.884      ;
; 0.684 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[11]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.852      ;
; 0.685 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.886      ;
; 0.687 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[3]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.855      ;
; 0.699 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.900      ;
; 0.707 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[4]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.865      ;
; 0.707 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[2]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.865      ;
; 0.707 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[5]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.865      ;
; 0.708 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[0]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.866      ;
; 0.714 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[7]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.882      ;
; 0.716 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.016      ; 0.896      ;
; 0.716 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.016      ; 0.896      ;
; 0.717 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.919      ;
; 0.718 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.016      ; 0.898      ;
; 0.720 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.056      ; 0.920      ;
; 0.720 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[4]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.888      ;
; 0.720 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[2]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.888      ;
; 0.720 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[5]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.888      ;
; 0.721 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[0]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.889      ;
; 0.723 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.925      ;
; 0.724 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.926      ;
; 0.724 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.926      ;
; 0.725 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[17]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.894      ;
; 0.726 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.928      ;
; 0.727 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.929      ;
; 0.731 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[9]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.016     ; 0.889      ;
; 0.734 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.935      ;
; 0.734 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.935      ;
; 0.745 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.947      ;
; 0.745 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.946      ;
; 0.745 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.946      ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:QC_clkdiv|out_clk'                                                                                                                ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.309 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.R    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[3]  ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[5]  ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[6]  ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[7]  ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[8]  ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[11] ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[12] ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[13] ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[16] ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[18] ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[19] ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[25] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.511      ;
; 0.683 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.884      ;
; 0.756 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.957      ;
; 0.776 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.977      ;
; 0.776 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 0.977      ;
; 0.819 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.020      ;
; 0.825 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.026      ;
; 0.825 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.026      ;
; 0.827 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.028      ;
; 0.829 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.030      ;
; 0.866 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.067      ;
; 0.898 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.098      ;
; 0.901 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|sendresult ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.103      ;
; 0.915 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.055      ; 1.114      ;
; 0.953 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.154      ;
; 0.967 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.169      ;
; 0.968 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.170      ;
; 0.969 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.171      ;
; 0.970 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.172      ;
; 0.970 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.172      ;
; 0.971 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.173      ;
; 0.971 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.173      ;
; 1.134 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.335      ;
; 1.148 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.348      ;
; 1.152 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.352      ;
; 1.161 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.362      ;
; 1.163 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.366      ;
; 1.163 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.366      ;
; 1.163 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.366      ;
; 1.163 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.366      ;
; 1.163 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.366      ;
; 1.164 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.367      ;
; 1.164 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.367      ;
; 1.169 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.371      ;
; 1.170 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.372      ;
; 1.171 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.373      ;
; 1.172 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.374      ;
; 1.172 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.374      ;
; 1.173 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.375      ;
; 1.176 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.378      ;
; 1.176 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.378      ;
; 1.178 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.380      ;
; 1.178 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.380      ;
; 1.179 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.381      ;
; 1.180 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.382      ;
; 1.186 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.055      ; 1.385      ;
; 1.197 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.059      ; 1.400      ;
; 1.223 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.423      ;
; 1.223 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.423      ;
; 1.224 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.424      ;
; 1.226 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.426      ;
; 1.226 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.426      ;
; 1.244 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.445      ;
; 1.251 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.453      ;
; 1.251 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.453      ;
; 1.251 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.453      ;
; 1.257 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.459      ;
; 1.261 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.463      ;
; 1.273 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.474      ;
; 1.278 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.479      ;
; 1.295 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.496      ;
; 1.299 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.500      ;
; 1.304 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.505      ;
; 1.316 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.517      ;
; 1.318 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.056      ; 1.518      ;
; 1.328 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.529      ;
; 1.332 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.533      ;
; 1.332 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.533      ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pb_reset'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.588 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.291      ; 0.909      ;
; 0.601 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.285      ; 0.916      ;
; 0.620 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.282      ; 0.932      ;
; 0.625 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.283      ; 0.938      ;
; 0.680 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.291      ; 1.001      ;
; 0.691 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.285      ; 1.006      ;
; 0.709 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.173      ; 0.912      ;
; 0.717 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.283      ; 1.030      ;
; 0.718 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.172      ; 0.920      ;
; 0.744 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.282      ; 1.056      ;
; 0.785 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.291      ; 1.106      ;
; 0.792 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.285      ; 1.107      ;
; 0.804 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.172      ; 1.006      ;
; 0.805 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.173      ; 1.008      ;
; 0.811 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.282      ; 1.123      ;
; 0.822 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.283      ; 1.135      ;
; 0.873 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.172      ; 1.075      ;
; 0.879 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.173      ; 1.082      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                       ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -1.065 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.057     ; 2.003      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.875 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.812      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.797 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.900      ; 3.182      ;
; -0.687 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.058     ; 1.624      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.607 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.991      ;
; -0.419 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.803      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.203 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.900      ; 3.088      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.057 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.899      ; 2.441      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; -0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.901      ; 2.442      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.010  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.874      ;
; 0.197  ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.687      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.545  ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.899      ; 2.339      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
; 0.546  ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.901      ; 2.340      ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div:QC_clkdiv|out_clk'                                                                            ;
+-------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.023 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.981      ; 2.443      ;
; 0.023 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.441      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.978      ; 2.425      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.426      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.978      ; 2.425      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.978      ; 2.425      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.978      ; 2.425      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.978      ; 2.425      ;
; 0.038 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.980      ; 2.427      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.039 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.979      ; 2.425      ;
; 0.625 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.981      ; 2.341      ;
; 0.625 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.339      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.978      ; 2.328      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.978      ; 2.328      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.979      ; 2.329      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.978      ; 2.328      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.978      ; 2.328      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.978      ; 2.328      ;
; 0.635 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.980      ; 2.330      ;
+-------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                 ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.088 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.500        ; 2.049      ; 2.436      ;
; 0.088 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.500        ; 2.049      ; 2.436      ;
; 0.088 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.500        ; 2.034      ; 2.421      ;
; 0.689 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 1.000        ; 2.049      ; 2.335      ;
; 0.689 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 1.000        ; 2.049      ; 2.335      ;
; 0.689 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.320      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
; 0.690 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 1.000        ; 2.034      ; 2.319      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                   ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.093 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.000        ; 2.129      ; 2.220      ;
; -0.093 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.000        ; 2.129      ; 2.220      ;
; -0.093 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.000        ; 2.114      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; -0.092 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.000        ; 2.113      ; 2.205      ;
; 0.518  ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; -0.500       ; 2.129      ; 2.331      ;
; 0.518  ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; -0.500       ; 2.129      ; 2.331      ;
; 0.518  ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; -0.500       ; 2.114      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
; 0.519  ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; -0.500       ; 2.113      ; 2.316      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div:QC_clkdiv|out_clk'                                                                              ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.038 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.214      ;
; -0.038 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.076      ; 2.213      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.076      ; 2.213      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.214      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.076      ; 2.213      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.076      ; 2.213      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.076      ; 2.213      ;
; -0.037 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.078      ; 2.215      ;
; -0.028 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.080      ; 2.226      ;
; -0.028 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 2.077      ; 2.223      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.076      ; 2.320      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.076      ; 2.320      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.321      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.076      ; 2.320      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.076      ; 2.320      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.076      ; 2.320      ;
; 0.570  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.078      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.571  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.322      ;
; 0.584  ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.080      ; 2.338      ;
; 0.584  ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 2.077      ; 2.335      ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                       ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.223      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.055 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.224      ;
; 0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.225      ;
; 0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.225      ;
; 0.056 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.995      ; 2.225      ;
; 0.388 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.556      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.569 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.993      ; 2.736      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.335      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.667 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.336      ;
; 0.668 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.337      ;
; 0.668 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.337      ;
; 0.668 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.995      ; 2.337      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 0.774 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.994      ; 2.942      ;
; 1.016 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 2.684      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.198 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.993      ; 2.865      ;
; 1.260 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.462      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.380 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.994      ; 3.048      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.441 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.057      ; 1.642      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
; 1.646 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.058      ; 1.848      ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pb_reset'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; pb_reset ; Rise       ; pb_reset                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|o                     ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|o                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.A           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.B           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.C           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.D           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.E           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.F           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.G           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.H           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.I           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.J           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.R           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.S           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|transmit          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[4]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[5]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[6]      ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[13]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[6]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[8]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.A           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.B           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.C           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.D           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.E           ;
; 0.237  ; 0.453        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.F           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.255  ; 0.471        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.344  ; 0.528        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; 0.346  ; 0.530        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; 2.104 ; 2.462 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; 1.278 ; 1.354 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; -1.628 ; -1.990 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; -0.609 ; -0.774 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 6.164 ; 6.121 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 5.404 ; 5.315 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 5.240 ; 5.208 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 6.164 ; 6.121 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 5.781 ; 5.689 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 5.739 ; 5.643 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 5.620 ; 5.537 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 5.781 ; 5.689 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 5.647 ; 5.576 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 5.752 ; 5.667 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 5.636 ; 5.553 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 5.558 ; 5.641 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 5.049 ; 5.015 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 5.205 ; 5.117 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 5.049 ; 5.015 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 5.964 ; 5.921 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 5.419 ; 5.336 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 5.532 ; 5.435 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 5.419 ; 5.336 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 5.573 ; 5.480 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 5.446 ; 5.374 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 5.545 ; 5.459 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 5.434 ; 5.350 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 5.356 ; 5.439 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:QC_clkdiv|out_clk   ; -1.260 ; -35.818       ;
; clk_div:uart_clkdiv|out_clk ; -0.593 ; -14.777       ;
; clock                       ; -0.284 ; -1.117        ;
; pb_reset                    ; -0.238 ; -1.294        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.236 ; -0.395        ;
; clk_div:uart_clkdiv|out_clk ; 0.073  ; 0.000         ;
; clk_div:QC_clkdiv|out_clk   ; 0.186  ; 0.000         ;
; pb_reset                    ; 0.350  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk_div:uart_clkdiv|out_clk ; -0.572 ; -11.096       ;
; clk_div:QC_clkdiv|out_clk   ; -0.085 ; -2.824        ;
; clock                       ; -0.071 ; -0.833        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                 ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -0.076 ; -0.903        ;
; clk_div:QC_clkdiv|out_clk   ; -0.056 ; -1.974        ;
; clk_div:uart_clkdiv|out_clk ; 0.017  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clock                       ; -3.000 ; -15.374       ;
; pb_reset                    ; -3.000 ; -3.000        ;
; clk_div:uart_clkdiv|out_clk ; -1.000 ; -58.000       ;
; clk_div:QC_clkdiv|out_clk   ; -1.000 ; -36.000       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:QC_clkdiv|out_clk'                                                                                                               ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.260 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.210      ;
; -1.260 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.210      ;
; -1.257 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.206      ;
; -1.254 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.203      ;
; -1.248 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.198      ;
; -1.248 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.198      ;
; -1.245 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.194      ;
; -1.242 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.193      ;
; -1.242 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.191      ;
; -1.239 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.190      ;
; -1.238 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.189      ;
; -1.234 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[1]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.185      ;
; -1.230 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.181      ;
; -1.227 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.178      ;
; -1.226 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.177      ;
; -1.222 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[2]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.036     ; 2.173      ;
; -1.210 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.159      ;
; -1.210 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.159      ;
; -1.209 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.158      ;
; -1.209 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.158      ;
; -1.208 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.157      ;
; -1.208 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.157      ;
; -1.207 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.156      ;
; -1.207 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.155      ;
; -1.207 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.156      ;
; -1.206 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.155      ;
; -1.206 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.154      ;
; -1.206 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.155      ;
; -1.205 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.154      ;
; -1.205 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.153      ;
; -1.205 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.154      ;
; -1.204 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.152      ;
; -1.204 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.152      ;
; -1.203 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.152      ;
; -1.203 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.151      ;
; -1.203 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.152      ;
; -1.202 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.151      ;
; -1.202 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.150      ;
; -1.202 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.150      ;
; -1.202 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.151      ;
; -1.201 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.150      ;
; -1.201 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.150      ;
; -1.201 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.149      ;
; -1.201 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.150      ;
; -1.201 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.150      ;
; -1.200 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.149      ;
; -1.200 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.148      ;
; -1.200 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.148      ;
; -1.200 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.149      ;
; -1.199 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.147      ;
; -1.199 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.147      ;
; -1.198 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.147      ;
; -1.198 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.146      ;
; -1.198 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.038     ; 2.147      ;
; -1.197 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.145      ;
; -1.197 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.145      ;
; -1.196 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.144      ;
; -1.195 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.143      ;
; -1.195 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.143      ;
; -1.195 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.143      ;
; -1.194 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.142      ;
; -1.192 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.142      ;
; -1.192 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.140      ;
; -1.191 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.141      ;
; -1.190 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.140      ;
; -1.189 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[29] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.039     ; 2.137      ;
; -1.189 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.139      ;
; -1.189 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.139      ;
; -1.188 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.138      ;
; -1.188 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.138      ;
; -1.188 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.138      ;
; -1.187 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.137      ;
; -1.187 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.137      ;
; -1.187 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.137      ;
; -1.186 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.136      ;
; -1.186 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.136      ;
; -1.185 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.135      ;
; -1.185 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.135      ;
; -1.185 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.135      ;
; -1.184 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.134      ;
; -1.184 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[25] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.134      ;
; -1.184 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.134      ;
; -1.184 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.134      ;
; -1.183 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.133      ;
; -1.183 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.133      ;
; -1.183 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[17] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.133      ;
; -1.183 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[23] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.133      ;
; -1.182 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[26] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.132      ;
; -1.182 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.132      ;
; -1.182 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.132      ;
; -1.181 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[19] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.131      ;
; -1.181 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[28] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.131      ;
; -1.181 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.131      ;
; -1.180 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[18] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.130      ;
; -1.180 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[22] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.130      ;
; -1.180 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[24] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.130      ;
; -1.180 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[21] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.130      ;
; -1.180 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[27] ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 1.000        ; -0.037     ; 2.130      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                                    ;
+--------+--------------------------------------------------+---------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                     ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.593 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[9]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.282      ;
; -0.591 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[8]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.281      ;
; -0.591 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[6]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.281      ;
; -0.591 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[13]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.281      ;
; -0.591 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[1]  ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.281      ;
; -0.579 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[16]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.269      ;
; -0.579 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[17]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 2.269      ;
; -0.547 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[3]  ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.236      ;
; -0.544 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[11]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.233      ;
; -0.536 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[7]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.225      ;
; -0.534 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[0]  ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.223      ;
; -0.533 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[4]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.222      ;
; -0.533 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[2]  ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.222      ;
; -0.533 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[5]      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.222      ;
; -0.526 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[15]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.215      ;
; -0.526 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[12]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.215      ;
; -0.523 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[10]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.212      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[5] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[6] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.505 ; pb_reset                                         ; uart_transmitter:uart_transmit|character[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.194      ;
; -0.442 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[19]     ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.131      ;
; -0.428 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|tempdata[3]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.377      ;
; -0.425 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[11]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.374      ;
; -0.408 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[17]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.358      ;
; -0.406 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[16]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.356      ;
; -0.399 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[15]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.348      ;
; -0.399 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[12]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.348      ;
; -0.396 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[10]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.345      ;
; -0.387 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[7]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.336      ;
; -0.386 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.336      ;
; -0.386 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.336      ;
; -0.383 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.333      ;
; -0.381 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.331      ;
; -0.368 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|tempdata[3]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.317      ;
; -0.365 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[11]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.314      ;
; -0.363 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[9]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.312      ;
; -0.349 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[17]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.299      ;
; -0.346 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[16]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.296      ;
; -0.342 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[16]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.293      ;
; -0.342 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[17]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.293      ;
; -0.327 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[7]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.276      ;
; -0.326 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.276      ;
; -0.326 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.276      ;
; -0.325 ; uart_transmitter:uart_transmit|state.E           ; uart_transmitter:uart_transmit|transmit     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.275      ;
; -0.323 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.273      ;
; -0.321 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.271      ;
; -0.318 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[15]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.267      ;
; -0.318 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[12]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.267      ;
; -0.315 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[10]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.264      ;
; -0.309 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|tempdata[0]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.258      ;
; -0.308 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[4]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.257      ;
; -0.308 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|tempdata[2]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.257      ;
; -0.308 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[5]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.257      ;
; -0.302 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[9]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.251      ;
; -0.299 ; uart_transmitter:uart_transmit|state.D           ; uart_transmitter:uart_transmit|transmit     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.249      ;
; -0.294 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|tempdata[3]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.243      ;
; -0.291 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[11]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.240      ;
; -0.280 ; uart_transmitter:uart_transmit|character[4]      ; uart_transmitter:uart_transmit|transmit     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.230      ;
; -0.277 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.228      ;
; -0.272 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[16]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.222      ;
; -0.270 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.221      ;
; -0.270 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.221      ;
; -0.270 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.221      ;
; -0.270 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.036     ; 1.221      ;
; -0.265 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.035     ; 1.217      ;
; -0.265 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.035     ; 1.217      ;
; -0.265 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.035     ; 1.217      ;
; -0.265 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.035     ; 1.217      ;
; -0.259 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[7]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.208      ;
; -0.252 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[13]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.202      ;
; -0.252 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|tempdata[1]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.202      ;
; -0.249 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[6]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.199      ;
; -0.247 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[8]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.197      ;
; -0.246 ; uart_ctrl:uart_control|toUART[10]~_emulated      ; uart_transmitter:uart_transmit|data[15]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.195      ;
; -0.246 ; uart_ctrl:uart_control|toUART[10]~_emulated      ; uart_transmitter:uart_transmit|data[12]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.195      ;
; -0.245 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[15]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.194      ;
; -0.245 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[12]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.194      ;
; -0.245 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|tempdata[0]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.194      ;
; -0.244 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[4]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|tempdata[2]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.193      ;
; -0.244 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_transmitter:uart_transmit|data[5]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.193      ;
; -0.243 ; uart_ctrl:uart_control|toUART[10]~_emulated      ; uart_transmitter:uart_transmit|data[10]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.192      ;
; -0.242 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[10]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.191      ;
; -0.233 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[17]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.183      ;
; -0.212 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_transmitter:uart_transmit|data[19]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.161      ;
; -0.193 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[19]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.143      ;
; -0.192 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|state.J      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.142      ;
; -0.186 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_transmitter:uart_transmit|data[9]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.135      ;
; -0.184 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[15]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.134      ;
; -0.184 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[11]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.134      ;
; -0.184 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[7]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.134      ;
; -0.184 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|tempdata[3]  ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.134      ;
; -0.184 ; uart_ctrl:uart_control|uart_start                ; uart_transmitter:uart_transmit|data[12]     ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.134      ;
+--------+--------------------------------------------------+---------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                       ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.284 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.235      ;
; -0.274 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.225      ;
; -0.263 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.214      ;
; -0.250 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.201      ;
; -0.233 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.184      ;
; -0.230 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.181      ;
; -0.210 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.161      ;
; -0.197 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.148      ;
; -0.190 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.141      ;
; -0.171 ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.122      ;
; -0.146 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.097      ;
; -0.142 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.093      ;
; -0.137 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.088      ;
; -0.124 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.075      ;
; -0.124 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.075      ;
; -0.123 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.074      ;
; -0.106 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.057      ;
; -0.085 ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 1.000        ; -0.037     ; 1.035      ;
; -0.084 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.035      ;
; -0.079 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.030      ;
; -0.073 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.024      ;
; -0.071 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.022      ;
; -0.060 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.011      ;
; -0.059 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.010      ;
; -0.058 ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.009      ;
; -0.050 ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.001      ;
; -0.050 ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 1.001      ;
; -0.048 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.999      ;
; -0.043 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.994      ;
; -0.037 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.988      ;
; -0.024 ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.975      ;
; -0.007 ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.958      ;
; -0.007 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.958      ;
; -0.006 ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.957      ;
; -0.005 ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.956      ;
; -0.003 ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.954      ;
; 0.010  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.941      ;
; 0.010  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.941      ;
; 0.015  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.936      ;
; 0.017  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.934      ;
; 0.017  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.934      ;
; 0.018  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.933      ;
; 0.022  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.929      ;
; 0.033  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.918      ;
; 0.036  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.915      ;
; 0.037  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.914      ;
; 0.040  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.911      ;
; 0.042  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.044  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.907      ;
; 0.054  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.897      ;
; 0.061  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.890      ;
; 0.064  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.887      ;
; 0.067  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.884      ;
; 0.068  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.883      ;
; 0.108  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.843      ;
; 0.110  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.841      ;
; 0.116  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.835      ;
; 0.116  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.835      ;
; 0.116  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.835      ;
; 0.120  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.831      ;
; 0.122  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.829      ;
; 0.132  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.819      ;
; 0.134  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.817      ;
; 0.134  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.817      ;
; 0.143  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.808      ;
; 0.146  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.805      ;
; 0.147  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.804      ;
; 0.157  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.794      ;
; 0.169  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.782      ;
; 0.180  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.771      ;
; 0.188  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.763      ;
; 0.197  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.754      ;
; 0.201  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.500        ; 1.304      ; 1.685      ;
; 0.236  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.715      ;
; 0.247  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.704      ;
; 0.278  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.500        ; 1.291      ; 1.595      ;
; 0.296  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.655      ;
; 0.327  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.624      ;
; 0.375  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.576      ;
; 0.401  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.550      ;
; 0.412  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.539      ;
; 0.417  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 1.000        ; -0.036     ; 0.534      ;
; 0.591  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 1.000        ; -0.037     ; 0.359      ;
; 0.800  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 1.000        ; 1.304      ; 1.586      ;
; 0.917  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 1.000        ; 1.291      ; 1.456      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pb_reset'                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.238 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.059      ; 0.798      ;
; -0.220 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.774      ;
; -0.216 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.775      ;
; -0.212 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.061      ; 0.770      ;
; -0.212 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.004     ; 0.782      ;
; -0.196 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.005     ; 0.770      ;
; -0.157 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.059      ; 0.717      ;
; -0.157 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.716      ;
; -0.143 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.061      ; 0.701      ;
; -0.139 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.693      ;
; -0.131 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.004     ; 0.701      ;
; -0.122 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.005     ; 0.696      ;
; -0.083 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.059      ; 0.643      ;
; -0.075 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.061      ; 0.633      ;
; -0.066 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.620      ;
; -0.064 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; 0.058      ; 0.623      ;
; -0.056 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.004     ; 0.626      ;
; -0.035 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 1.000        ; -0.005     ; 0.609      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                        ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.236 ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; 0.000        ; 1.344      ; 1.327      ;
; -0.159 ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; 0.000        ; 1.357      ; 1.417      ;
; 0.193  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|count[0]   ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.314      ;
; 0.302  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.422      ;
; 0.309  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.430      ;
; 0.355  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.475      ;
; 0.381  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.501      ;
; 0.403  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk  ; clk_div:uart_clkdiv|out_clk ; clock       ; -0.500       ; 1.344      ; 1.466      ;
; 0.417  ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk    ; clk_div:QC_clkdiv|out_clk   ; clock       ; -0.500       ; 1.357      ; 1.493      ;
; 0.425  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.545      ;
; 0.426  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.546      ;
; 0.426  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.546      ;
; 0.427  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.547      ;
; 0.430  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.550      ;
; 0.448  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.568      ;
; 0.453  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.573      ;
; 0.459  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.580      ;
; 0.463  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[2] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.469  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.507  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.627      ;
; 0.512  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.632      ;
; 0.514  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.634      ;
; 0.521  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.641      ;
; 0.523  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.643      ;
; 0.534  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.654      ;
; 0.535  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.655      ;
; 0.574  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.694      ;
; 0.582  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.702      ;
; 0.583  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.703      ;
; 0.586  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.706      ;
; 0.588  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.708      ;
; 0.589  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.709      ;
; 0.594  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[5] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.714      ;
; 0.596  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.716      ;
; 0.596  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.716      ;
; 0.597  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.717      ;
; 0.600  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.720      ;
; 0.604  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.724      ;
; 0.606  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.726      ;
; 0.609  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.729      ;
; 0.612  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.732      ;
; 0.618  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.738      ;
; 0.621  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.741      ;
; 0.623  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.743      ;
; 0.646  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.766      ;
; 0.648  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.768      ;
; 0.649  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.769      ;
; 0.650  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.770      ;
; 0.654  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.774      ;
; 0.660  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[7] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.780      ;
; 0.670  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.790      ;
; 0.677  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.797      ;
; 0.679  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.799      ;
; 0.680  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.800      ;
; 0.681  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.801      ;
; 0.681  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.801      ;
; 0.683  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.803      ;
; 0.688  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.808      ;
; 0.708  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.828      ;
; 0.709  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.829      ;
; 0.732  ; clk_div:QC_clkdiv|count[0]   ; clk_div:QC_clkdiv|out_clk    ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.853      ;
; 0.732  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[8] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.852      ;
; 0.734  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.854      ;
; 0.735  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.855      ;
; 0.736  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.856      ;
; 0.738  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|count[6] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.858      ;
; 0.739  ; clk_div:uart_clkdiv|count[1] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.860      ;
; 0.743  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[0] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.863      ;
; 0.743  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[3] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.863      ;
; 0.745  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[4] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.865      ;
; 0.754  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.874      ;
; 0.782  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.902      ;
; 0.794  ; clk_div:uart_clkdiv|count[4] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.915      ;
; 0.834  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|count[1] ; clock                       ; clock       ; 0.000        ; 0.036      ; 0.954      ;
; 0.852  ; clk_div:uart_clkdiv|count[8] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.973      ;
; 0.869  ; clk_div:uart_clkdiv|count[2] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 0.990      ;
; 0.906  ; clk_div:uart_clkdiv|count[3] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 1.027      ;
; 0.919  ; clk_div:uart_clkdiv|count[6] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 1.040      ;
; 0.931  ; clk_div:uart_clkdiv|count[5] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 1.052      ;
; 0.972  ; clk_div:uart_clkdiv|count[0] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 1.093      ;
; 0.974  ; clk_div:uart_clkdiv|count[7] ; clk_div:uart_clkdiv|out_clk  ; clock                       ; clock       ; 0.000        ; 0.037      ; 1.095      ;
+--------+------------------------------+------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.073 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.005      ; 0.192      ;
; 0.186 ; uart_ctrl:uart_control|ramcounter[1]             ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_ctrl:uart_control|ramcounter[2]             ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[16]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[17]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uart_ctrl:uart_control|ramcounter[0]             ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; uart_transmitter:uart_transmit|state.D           ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.318      ;
; 0.204 ; uart_ctrl:uart_control|state.C                   ; uart_ctrl:uart_control|state.D                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.058     ; 0.262      ;
; 0.249 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.004      ; 0.367      ;
; 0.252 ; uart_ctrl:uart_control|toUART[17]~21             ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.058     ; 0.308      ;
; 0.253 ; uart_transmitter:uart_transmit|data[7]           ; uart_transmitter:uart_transmit|tempdata[3]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.374      ;
; 0.255 ; uart_ctrl:uart_control|toUART[11]~1              ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.059     ; 0.310      ;
; 0.256 ; uart_transmitter:uart_transmit|data[19]          ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.377      ;
; 0.256 ; uart_transmitter:uart_transmit|data[11]          ; uart_transmitter:uart_transmit|data[7]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.377      ;
; 0.267 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.388      ;
; 0.270 ; uart_transmitter:uart_transmit|state.A           ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.391      ;
; 0.271 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; uart_ctrl:uart_control|toUART[7]~9               ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.061     ; 0.325      ;
; 0.275 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.396      ;
; 0.276 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|uart_start                ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.397      ;
; 0.277 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; uart_transmitter:uart_transmit|tempdata[3]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.400      ;
; 0.298 ; uart_transmitter:uart_transmit|data[15]          ; uart_transmitter:uart_transmit|data[11]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_transmitter:uart_transmit|data[9]           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_transmitter:uart_transmit|data[4]           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.004      ; 0.420      ;
; 0.317 ; uart_transmitter:uart_transmit|state.H           ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.438      ;
; 0.320 ; uart_transmitter:uart_transmit|totalbits_sent[2] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.442      ;
; 0.323 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.445      ;
; 0.324 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.446      ;
; 0.327 ; uart_transmitter:uart_transmit|tempdata[0]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.448      ;
; 0.329 ; uart_transmitter:uart_transmit|totalbits_sent[1] ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.450      ;
; 0.336 ; uart_ctrl:uart_control|state.D                   ; uart_ctrl:uart_control|done                      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.457      ;
; 0.342 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.463      ;
; 0.342 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.464      ;
; 0.349 ; uart_transmitter:uart_transmit|data[6]           ; uart_transmitter:uart_transmit|tempdata[2]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.469      ;
; 0.351 ; uart_transmitter:uart_transmit|state.C           ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.472      ;
; 0.352 ; uart_transmitter:uart_transmit|data[10]          ; uart_transmitter:uart_transmit|data[6]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.474      ;
; 0.357 ; uart_transmitter:uart_transmit|state.E           ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.478      ;
; 0.359 ; uart_transmitter:uart_transmit|data[17]          ; uart_transmitter:uart_transmit|data[13]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.480      ;
; 0.364 ; uart_transmitter:uart_transmit|data[5]           ; uart_transmitter:uart_transmit|tempdata[1]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.486      ;
; 0.365 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[8]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.753      ;
; 0.367 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[6]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.755      ;
; 0.370 ; uart_transmitter:uart_transmit|data[12]          ; uart_transmitter:uart_transmit|data[8]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.492      ;
; 0.370 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[13]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.758      ;
; 0.370 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[1]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.758      ;
; 0.373 ; uart_transmitter:uart_transmit|data[8]           ; uart_transmitter:uart_transmit|data[4]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.496      ;
; 0.377 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[2]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.498      ;
; 0.379 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[4]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.003      ; 0.496      ;
; 0.379 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[2]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.003      ; 0.496      ;
; 0.379 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|data[5]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.003      ; 0.496      ;
; 0.380 ; uart_ctrl:uart_control|toUART[0]~5               ; uart_transmitter:uart_transmit|tempdata[0]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.003      ; 0.497      ;
; 0.384 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[1]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; uart_transmitter:uart_transmit|tempdata[2]       ; uart_transmitter:uart_transmit|character[0]      ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.505      ;
; 0.384 ; uart_ctrl:uart_control|state.B                   ; uart_ctrl:uart_control|state.C                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.505      ;
; 0.386 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[19]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.773      ;
; 0.392 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[16]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.780      ;
; 0.402 ; uart_transmitter:uart_transmit|state.B           ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.523      ;
; 0.403 ; uart_transmitter:uart_transmit|state.R           ; uart_transmitter:uart_transmit|data[19]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.524      ;
; 0.405 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[11]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.792      ;
; 0.406 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[2]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.002     ; 0.508      ;
; 0.407 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[1]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.002     ; 0.509      ;
; 0.407 ; pb_reset                                         ; uart_transmitter:uart_transmit|tempdata[3]       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.794      ;
; 0.409 ; QC_ctrl:qc_control|sendresult                    ; uart_ctrl:uart_control|ramcounter[0]             ; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.002     ; 0.511      ;
; 0.411 ; uart_transmitter:uart_transmit|data[16]          ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.531      ;
; 0.411 ; uart_ctrl:uart_control|toUART[19]~17             ; uart_transmitter:uart_transmit|data[9]           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.004      ; 0.529      ;
; 0.418 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|tempdata[0]       ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.540      ;
; 0.419 ; uart_transmitter:uart_transmit|totalbits_sent[4] ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.541      ;
; 0.419 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[10]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.541      ;
; 0.419 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[5]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.541      ;
; 0.421 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[15]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.543      ;
; 0.422 ; uart_transmitter:uart_transmit|state.S           ; uart_transmitter:uart_transmit|data[12]          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.544      ;
; 0.425 ; uart_transmitter:uart_transmit|data[13]          ; uart_transmitter:uart_transmit|data[9]           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.545      ;
; 0.429 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[10]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.816      ;
; 0.430 ; uart_transmitter:uart_transmit|state.I           ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.551      ;
; 0.431 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.552      ;
; 0.431 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.552      ;
; 0.432 ; uart_transmitter:uart_transmit|state.J           ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.554      ;
; 0.432 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[15]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.819      ;
; 0.433 ; uart_transmitter:uart_transmit|totalbits_sent[3] ; uart_ctrl:uart_control|state.B                   ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.555      ;
; 0.433 ; pb_reset                                         ; uart_transmitter:uart_transmit|data[12]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.820      ;
; 0.433 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_transmitter:uart_transmit|data[10]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.059     ; 0.488      ;
; 0.435 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.556      ;
; 0.435 ; uart_transmitter:uart_transmit|totalbits_sent[0] ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.556      ;
; 0.436 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_transmitter:uart_transmit|data[15]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.059     ; 0.491      ;
; 0.437 ; uart_ctrl:uart_control|toUART[10]~13             ; uart_transmitter:uart_transmit|data[12]          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; -0.059     ; 0.492      ;
+-------+--------------------------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:QC_clkdiv|out_clk'                                                                                                                ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.186 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.R    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[3]  ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[4]  ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[5]  ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[6]  ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[7]  ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[8]  ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[9]  ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[10] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[11] ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[12] ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[13] ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[15] ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[16] ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[17] ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[18] ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[19] ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[20] ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[22] ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[25] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; QC_ctrl:qc_control|count[0]  ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.399 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.520      ;
; 0.449 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.570      ;
; 0.465 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[29]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.487 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.608      ;
; 0.492 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.613      ;
; 0.493 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.494 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.615      ;
; 0.495 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.616      ;
; 0.522 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|sendresult ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.645      ;
; 0.528 ; QC_ctrl:qc_control|state.R   ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.035      ; 0.647      ;
; 0.528 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.649      ;
; 0.550 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.035      ; 0.669      ;
; 0.559 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.680      ;
; 0.566 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.688      ;
; 0.567 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.689      ;
; 0.568 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.690      ;
; 0.569 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.691      ;
; 0.569 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.691      ;
; 0.570 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.692      ;
; 0.570 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.692      ;
; 0.673 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.793      ;
; 0.678 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[12]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.798      ;
; 0.685 ; QC_ctrl:qc_control|count[14] ; QC_ctrl:qc_control|state.B    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.806      ;
; 0.688 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.809      ;
; 0.692 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[3]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.815      ;
; 0.692 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[6]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.815      ;
; 0.692 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[15]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.815      ;
; 0.692 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[16]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.815      ;
; 0.692 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[0]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.815      ;
; 0.693 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[4]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.816      ;
; 0.693 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[13]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.816      ;
; 0.693 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[18]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.814      ;
; 0.694 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[26]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.815      ;
; 0.694 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.815      ;
; 0.695 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[21]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.816      ;
; 0.696 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.817      ;
; 0.696 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.817      ;
; 0.698 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[23]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.819      ;
; 0.699 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[22]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.820      ;
; 0.700 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[19]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.821      ;
; 0.700 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[20]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.821      ;
; 0.701 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[17]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.822      ;
; 0.702 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.823      ;
; 0.706 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[14]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.035      ; 0.825      ;
; 0.718 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.838      ;
; 0.721 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.841      ;
; 0.721 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.841      ;
; 0.722 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[11]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.842      ;
; 0.722 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.842      ;
; 0.737 ; QC_ctrl:qc_control|count[30] ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.858      ;
; 0.737 ; QC_ctrl:qc_control|count[23] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.858      ;
; 0.745 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|state.A    ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.039      ; 0.868      ;
; 0.749 ; QC_ctrl:qc_control|count[27] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.870      ;
; 0.755 ; QC_ctrl:qc_control|count[29] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.876      ;
; 0.756 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[27]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.877      ;
; 0.760 ; QC_ctrl:qc_control|count[26] ; QC_ctrl:qc_control|count[28]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.881      ;
; 0.762 ; QC_ctrl:qc_control|count[28] ; QC_ctrl:qc_control|count[30]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.883      ;
; 0.764 ; QC_ctrl:qc_control|count[24] ; QC_ctrl:qc_control|count[25]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.885      ;
; 0.766 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[10]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.888      ;
; 0.766 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[9]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.888      ;
; 0.766 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[7]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.888      ;
; 0.771 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[5]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.893      ;
; 0.775 ; QC_ctrl:qc_control|count[31] ; QC_ctrl:qc_control|count[8]   ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.038      ; 0.897      ;
; 0.779 ; QC_ctrl:qc_control|state.B   ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.900      ;
; 0.800 ; QC_ctrl:qc_control|count[21] ; QC_ctrl:qc_control|count[24]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.921      ;
; 0.801 ; QC_ctrl:qc_control|state.A   ; QC_ctrl:qc_control|count[31]  ; clk_div:QC_clkdiv|out_clk ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 0.035      ; 0.920      ;
+-------+------------------------------+-------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pb_reset'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.350 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.165      ; 0.545      ;
; 0.351 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.544      ;
; 0.367 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.560      ;
; 0.389 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.582      ;
; 0.409 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.165      ; 0.604      ;
; 0.411 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.604      ;
; 0.412 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.539      ;
; 0.421 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.614      ;
; 0.426 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.619      ;
; 0.435 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.562      ;
; 0.454 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[7]~9   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.165      ; 0.649      ;
; 0.454 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[10]~13 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.647      ;
; 0.461 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[17]~21 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.654      ;
; 0.469 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[11]~1  ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.163      ; 0.662      ;
; 0.470 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.597      ;
; 0.472 ; uart_ctrl:uart_control|ramcounter[1] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.599      ;
; 0.515 ; uart_ctrl:uart_control|ramcounter[2] ; uart_ctrl:uart_control|toUART[19]~17 ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.642      ;
; 0.519 ; uart_ctrl:uart_control|ramcounter[0] ; uart_ctrl:uart_control|toUART[0]~5   ; clk_div:uart_clkdiv|out_clk ; pb_reset    ; 0.000        ; 0.097      ; 0.646      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                       ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.572 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.261      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.441 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.211      ; 2.129      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.285      ;
; -0.316 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 2.005      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.038     ; 1.153      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.212      ; 1.838      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.149 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.500        ; 1.213      ; 1.839      ;
; -0.079 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 1.000        ; -0.037     ; 1.029      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.269  ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.920      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.383  ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.211      ; 1.805      ;
; 0.487  ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.702      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.212      ; 1.484      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
; 0.705  ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 1.000        ; 1.213      ; 1.485      ;
+--------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div:QC_clkdiv|out_clk'                                                                             ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.085 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.278      ; 1.840      ;
; -0.085 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.838      ;
; -0.079 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.831      ;
; -0.079 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.275      ; 1.830      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.274      ; 1.829      ;
; -0.078 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.500        ; 1.276      ; 1.831      ;
; 0.769  ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.278      ; 1.486      ;
; 0.769  ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.484      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.275      ; 1.477      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.476      ;
; 0.775  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.276      ; 1.478      ;
; 0.776  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.475      ;
; 0.776  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.475      ;
; 0.776  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.475      ;
; 0.776  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.475      ;
; 0.776  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 1.000        ; 1.274      ; 1.475      ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                  ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.500        ; 1.304      ; 1.842      ;
; -0.071 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.500        ; 1.304      ; 1.842      ;
; -0.070 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.828      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; -0.069 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.500        ; 1.291      ; 1.827      ;
; 0.787  ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 1.000        ; 1.304      ; 1.484      ;
; 0.787  ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 1.000        ; 1.304      ; 1.484      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.471      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
; 0.788  ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 1.000        ; 1.291      ; 1.470      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                   ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.076 ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; 0.000        ; 1.357      ; 1.405      ;
; -0.076 ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; 0.000        ; 1.357      ; 1.405      ;
; -0.076 ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; 0.000        ; 1.344      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; -0.075 ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; 0.000        ; 1.343      ; 1.392      ;
; 0.786  ; pb_reset  ; clk_div:uart_clkdiv|out_clk  ; pb_reset     ; clock       ; -0.500       ; 1.344      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[4] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[2] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[5] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[3] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[1] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[6] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[7] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[8] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:uart_clkdiv|count[0] ; pb_reset     ; clock       ; -0.500       ; 1.343      ; 1.754      ;
; 0.787  ; pb_reset  ; clk_div:QC_clkdiv|count[0]   ; pb_reset     ; clock       ; -0.500       ; 1.357      ; 1.768      ;
; 0.787  ; pb_reset  ; clk_div:QC_clkdiv|out_clk    ; pb_reset     ; clock       ; -0.500       ; 1.357      ; 1.768      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div:QC_clkdiv|out_clk'                                                                              ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.056 ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.396      ;
; -0.056 ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.396      ;
; -0.056 ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.396      ;
; -0.056 ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.396      ;
; -0.056 ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.396      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.339      ; 1.398      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.338      ; 1.397      ;
; -0.055 ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.399      ;
; -0.050 ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.340      ; 1.404      ;
; -0.049 ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; 0.000        ; 1.342      ; 1.407      ;
; 0.803  ; pb_reset  ; QC_ctrl:qc_control|state.B    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.755      ;
; 0.803  ; pb_reset  ; QC_ctrl:qc_control|count[14]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.755      ;
; 0.803  ; pb_reset  ; QC_ctrl:qc_control|count[29]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.755      ;
; 0.803  ; pb_reset  ; QC_ctrl:qc_control|count[30]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.755      ;
; 0.803  ; pb_reset  ; QC_ctrl:qc_control|count[31]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.755      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|state.A    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[1]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[2]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[3]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[4]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[5]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[6]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[7]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[8]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[9]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[10]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[11]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[12]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.339      ; 1.757      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[13]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[15]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[16]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[17]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[18]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[19]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[20]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[21]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[22]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[23]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[24]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[25]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[26]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[27]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[28]  ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.338      ; 1.756      ;
; 0.804  ; pb_reset  ; QC_ctrl:qc_control|count[0]   ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.758      ;
; 0.810  ; pb_reset  ; QC_ctrl:qc_control|sendresult ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.340      ; 1.764      ;
; 0.811  ; pb_reset  ; QC_ctrl:qc_control|state.R    ; pb_reset     ; clk_div:QC_clkdiv|out_clk ; -0.500       ; 1.342      ; 1.767      ;
+--------+-----------+-------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div:uart_clkdiv|out_clk'                                                                                                                                       ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                          ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.404      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.017 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.405      ;
; 0.018 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.406      ;
; 0.018 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.406      ;
; 0.018 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.274      ; 1.406      ;
; 0.226 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.613      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.326 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.272      ; 1.712      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.435 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 1.273      ; 1.822      ;
; 0.765 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|transmit          ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 0.886      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[0] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[1] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[2] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[3] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.H           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.I           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.J           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.S           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.865 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|totalbits_sent[4] ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.036      ; 0.985      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[0]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[1]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|ramcounter[2]             ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|state.A                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|uart_start                ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|state.B                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|state.C                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|state.D                   ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|done                      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.764      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|toUART[19]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|toUART[10]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.877 ; pb_reset                          ; uart_ctrl:uart_control|toUART[0]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.765      ;
; 0.878 ; pb_reset                          ; uart_ctrl:uart_control|toUART[11]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.766      ;
; 0.878 ; pb_reset                          ; uart_ctrl:uart_control|toUART[7]~_emulated       ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.766      ;
; 0.878 ; pb_reset                          ; uart_ctrl:uart_control|toUART[17]~_emulated      ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.274      ; 1.766      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.F           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.G           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.R           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.A           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.B           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.C           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.D           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 0.974 ; uart_ctrl:uart_control|uart_start ; uart_transmitter:uart_transmit|state.E           ; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 0.000        ; 0.037      ; 1.095      ;
; 1.038 ; pb_reset                          ; uart_transmitter:uart_transmit|transmit          ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 1.925      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[0] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[1] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[2] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[3] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|state.H           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|state.I           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|state.J           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|state.S           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.158 ; pb_reset                          ; uart_transmitter:uart_transmit|totalbits_sent[4] ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.272      ; 2.044      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.F           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.G           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.R           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.A           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.B           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.C           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.D           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
; 1.284 ; pb_reset                          ; uart_transmitter:uart_transmit|state.E           ; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; -0.500       ; 1.273      ; 2.171      ;
+-------+-----------------------------------+--------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[0] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[1] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[2] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[3] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[4] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[5] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[6] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[7] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|count[8] ;
; 0.629  ; 0.845        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:uart_clkdiv|out_clk  ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|count[0]   ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clk_div:QC_clkdiv|out_clk    ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[0]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[1]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[2]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[3]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[4]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[5]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[6]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[7]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|count[8]|clk     ;
; 0.851  ; 0.851        ; 0.000          ; High Pulse Width ; clock ; Rise       ; uart_clkdiv|out_clk|clk      ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|count[0]|clk       ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clock ; Rise       ; QC_clkdiv|out_clk|clk        ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pb_reset'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; pb_reset ; Rise       ; pb_reset                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|o                     ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pb_reset ; Rise       ; pb_reset~input|i                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|inclk[0]       ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~inputclkctrl|outclk         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[11]~1  ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[17]~21 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[7]~9   ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[10]~13 ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[0]~5|datad       ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[19]~17|datad     ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[11]~1|datac      ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[17]~21|datac     ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[7]~9|datac       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; pb_reset~input|o                     ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_control|toUART[10]~13|datac     ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[0]~5   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; pb_reset ; Rise       ; uart_ctrl:uart_control|toUART[19]~17 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:uart_clkdiv|out_clk'                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.A           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.B           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.C           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.D           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.E           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.F           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.G           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.H           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.I           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.J           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.R           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.S           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|tempdata[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|totalbits_sent[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|transmit          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|done                      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[0]             ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[1]             ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|ramcounter[2]             ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.A                   ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.B                   ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.C                   ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|state.D                   ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[0]~_emulated       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[10]~_emulated      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[11]~_emulated      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[17]~_emulated      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[19]~_emulated      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|toUART[7]~_emulated       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_ctrl:uart_control|uart_start                ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[0]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[1]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[2]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[3]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[4]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[5]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|character[6]      ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[10]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[11]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[12]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[13]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[15]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[16]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[17]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[19]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[4]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[5]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[6]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[7]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[8]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|data[9]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.A           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.B           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.C           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.D           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.E           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk_div:uart_clkdiv|out_clk ; Rise       ; uart_transmitter:uart_transmit|state.F           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:QC_clkdiv|out_clk'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[22]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[23]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[24]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[25]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[26]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[27]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[28]  ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[2]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|sendresult ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[0]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[10]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[11]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[12]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[13]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[14]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[15]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[16]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[29]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[30]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[31]  ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[3]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[4]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[5]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[6]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[7]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[8]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[9]   ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.A    ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.B    ;
; 0.307  ; 0.523        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|state.R    ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[17]  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[18]  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[19]  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[1]   ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[20]  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clk_div:QC_clkdiv|out_clk ; Rise       ; QC_ctrl:qc_control|count[21]  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; 1.351 ; 1.967 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; 0.801 ; 1.063 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; -1.056 ; -1.664 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; -0.395 ; -0.663 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 4.164 ; 4.225 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 3.522 ; 3.562 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 3.438 ; 3.494 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 4.164 ; 4.225 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 3.763 ; 3.858 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 3.717 ; 3.808 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 3.716 ; 3.750 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 3.763 ; 3.858 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 3.737 ; 3.780 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 3.745 ; 3.844 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 3.726 ; 3.761 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 3.772 ; 3.738 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 3.313 ; 3.365 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 3.391 ; 3.429 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 3.313 ; 3.365 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 4.032 ; 4.090 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 3.582 ; 3.614 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 3.582 ; 3.669 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 3.584 ; 3.614 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 3.627 ; 3.718 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 3.605 ; 3.643 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 3.609 ; 3.704 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 3.593 ; 3.625 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 3.637 ; 3.606 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+------------------------------+---------+--------+----------+---------+---------------------+
; Clock                        ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -2.997  ; -0.236 ; -1.326   ; -0.095  ; -3.000              ;
;  clk_div:QC_clkdiv|out_clk   ; -2.997  ; 0.186  ; -0.085   ; -0.056  ; -1.000              ;
;  clk_div:uart_clkdiv|out_clk ; -1.577  ; 0.073  ; -1.326   ; 0.017   ; -1.000              ;
;  clock                       ; -1.313  ; -0.236 ; -0.071   ; -0.095  ; -3.000              ;
;  pb_reset                    ; -1.217  ; 0.350  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS              ; -158.49 ; -0.395 ; -23.087  ; -3.054  ; -112.374            ;
;  clk_div:QC_clkdiv|out_clk   ; -89.252 ; 0.000  ; -2.824   ; -1.974  ; -36.000             ;
;  clk_div:uart_clkdiv|out_clk ; -52.028 ; 0.000  ; -23.063  ; 0.000   ; -58.000             ;
;  clock                       ; -10.271 ; -0.395 ; -0.833   ; -1.129  ; -15.374             ;
;  pb_reset                    ; -6.939  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; 2.412 ; 2.869 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; 1.354 ; 1.444 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; pb_start  ; clk_div:QC_clkdiv|out_clk   ; -1.056 ; -1.664 ; Rise       ; clk_div:QC_clkdiv|out_clk   ;
; pb_reset  ; clk_div:uart_clkdiv|out_clk ; -0.395 ; -0.663 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 6.932 ; 6.914 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 6.058 ; 5.973 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 5.885 ; 5.855 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 6.932 ; 6.914 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 6.451 ; 6.391 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 6.401 ; 6.349 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 6.271 ; 6.235 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 6.451 ; 6.391 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 6.304 ; 6.282 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 6.422 ; 6.371 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 6.290 ; 6.254 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 6.257 ; 6.292 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port    ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+
; addr[*]      ; clk_div:uart_clkdiv|out_clk ; 3.313 ; 3.365 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[0]     ; clk_div:uart_clkdiv|out_clk ; 3.391 ; 3.429 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[1]     ; clk_div:uart_clkdiv|out_clk ; 3.313 ; 3.365 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  addr[2]     ; clk_div:uart_clkdiv|out_clk ; 4.032 ; 4.090 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; bitcount[*]  ; clk_div:uart_clkdiv|out_clk ; 3.582 ; 3.614 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[0] ; clk_div:uart_clkdiv|out_clk ; 3.582 ; 3.669 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[1] ; clk_div:uart_clkdiv|out_clk ; 3.584 ; 3.614 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[2] ; clk_div:uart_clkdiv|out_clk ; 3.627 ; 3.718 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[3] ; clk_div:uart_clkdiv|out_clk ; 3.605 ; 3.643 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
;  bitcount[4] ; clk_div:uart_clkdiv|out_clk ; 3.609 ; 3.704 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; done         ; clk_div:uart_clkdiv|out_clk ; 3.593 ; 3.625 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
; transmit     ; clk_div:uart_clkdiv|out_clk ; 3.637 ; 3.606 ; Rise       ; clk_div:uart_clkdiv|out_clk ;
+--------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bitcount[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bitcount[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bitcount[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bitcount[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bitcount[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; addr[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[16]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[17]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[18]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; qubitout[19]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; transmit      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; pb_reset       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pb_start       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; bitcount[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; bitcount[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; bitcount[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; bitcount[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; bitcount[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; qubitout[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; qubitout[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; qubitout[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; qubitout[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; qubitout[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; transmit      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; bitcount[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; bitcount[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; bitcount[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; bitcount[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; bitcount[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; qubitout[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; qubitout[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; qubitout[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; qubitout[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; qubitout[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; transmit      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; bitcount[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; bitcount[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; bitcount[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; bitcount[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; bitcount[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; addr[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; addr[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; addr[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; qubitout[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; qubitout[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; qubitout[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; qubitout[16]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[17]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; qubitout[18]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; qubitout[19]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; transmit      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk_div:QC_clkdiv|out_clk   ; clk_div:QC_clkdiv|out_clk   ; 2149     ; 0        ; 0        ; 0        ;
; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 5        ; 0        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 342      ; 0        ; 0        ; 0        ;
; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 67       ; 43       ; 0        ; 0        ;
; clk_div:QC_clkdiv|out_clk   ; clock                       ; 1        ; 1        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clock                       ; 1        ; 1        ; 0        ; 0        ;
; clock                       ; clock                       ; 110      ; 0        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; pb_reset                    ; 18       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk_div:QC_clkdiv|out_clk   ; clk_div:QC_clkdiv|out_clk   ; 2149     ; 0        ; 0        ; 0        ;
; clk_div:QC_clkdiv|out_clk   ; clk_div:uart_clkdiv|out_clk ; 5        ; 0        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 342      ; 0        ; 0        ; 0        ;
; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 67       ; 43       ; 0        ; 0        ;
; clk_div:QC_clkdiv|out_clk   ; clock                       ; 1        ; 1        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clock                       ; 1        ; 1        ; 0        ; 0        ;
; clock                       ; clock                       ; 110      ; 0        ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; pb_reset                    ; 18       ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                    ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; pb_reset                    ; clk_div:QC_clkdiv|out_clk   ; 36       ; 36       ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 18       ; 0        ; 0        ; 0        ;
; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 33       ; 33       ; 0        ; 0        ;
; pb_reset                    ; clock                       ; 12       ; 12       ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                     ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; pb_reset                    ; clk_div:QC_clkdiv|out_clk   ; 36       ; 36       ; 0        ; 0        ;
; clk_div:uart_clkdiv|out_clk ; clk_div:uart_clkdiv|out_clk ; 18       ; 0        ; 0        ; 0        ;
; pb_reset                    ; clk_div:uart_clkdiv|out_clk ; 33       ; 33       ; 0        ; 0        ;
; pb_reset                    ; clock                       ; 12       ; 12       ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jun 15 21:25:44 2015
Info: Command: quartus_sta testQCoutput_final -c testQCoutput_final
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testQCoutput_final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clk_div:QC_clkdiv|out_clk clk_div:QC_clkdiv|out_clk
    Info (332105): create_clock -period 1.000 -name clk_div:uart_clkdiv|out_clk clk_div:uart_clkdiv|out_clk
    Info (332105): create_clock -period 1.000 -name pb_reset pb_reset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.997
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.997       -89.252 clk_div:QC_clkdiv|out_clk 
    Info (332119):    -1.577       -52.028 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -1.313       -10.271 clock 
    Info (332119):    -1.217        -6.939 pb_reset 
Info (332146): Worst-case hold slack is -0.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.221        -0.321 clock 
    Info (332119):     0.173         0.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):     0.355         0.000 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.670         0.000 pb_reset 
Info (332146): Worst-case recovery slack is -1.326
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.326       -23.063 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -0.012        -0.024 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.038         0.000 clock 
Info (332146): Worst-case removal slack is -0.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.095        -1.129 clock 
    Info (332119):    -0.054        -1.925 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.051         0.000 clk_div:uart_clkdiv|out_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 clock 
    Info (332119):    -3.000        -3.000 pb_reset 
    Info (332119):    -1.000       -58.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -1.000       -36.000 clk_div:QC_clkdiv|out_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.579       -75.480 clk_div:QC_clkdiv|out_clk 
    Info (332119):    -1.348       -41.041 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -1.089        -7.964 clock 
    Info (332119):    -0.988        -5.543 pb_reset 
Info (332146): Worst-case hold slack is -0.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.165        -0.268 clock 
    Info (332119):     0.163         0.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):     0.309         0.000 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.588         0.000 pb_reset 
Info (332146): Worst-case recovery slack is -1.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.065       -17.928 clk_div:uart_clkdiv|out_clk 
    Info (332119):     0.023         0.000 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.088         0.000 clock 
Info (332146): Worst-case removal slack is -0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.093        -1.107 clock 
    Info (332119):    -0.038        -1.316 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.055         0.000 clk_div:uart_clkdiv|out_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.000 clock 
    Info (332119):    -3.000        -3.000 pb_reset 
    Info (332119):    -1.000       -58.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -1.000       -36.000 clk_div:QC_clkdiv|out_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.260       -35.818 clk_div:QC_clkdiv|out_clk 
    Info (332119):    -0.593       -14.777 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -0.284        -1.117 clock 
    Info (332119):    -0.238        -1.294 pb_reset 
Info (332146): Worst-case hold slack is -0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.236        -0.395 clock 
    Info (332119):     0.073         0.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):     0.186         0.000 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.350         0.000 pb_reset 
Info (332146): Worst-case recovery slack is -0.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.572       -11.096 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -0.085        -2.824 clk_div:QC_clkdiv|out_clk 
    Info (332119):    -0.071        -0.833 clock 
Info (332146): Worst-case removal slack is -0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.076        -0.903 clock 
    Info (332119):    -0.056        -1.974 clk_div:QC_clkdiv|out_clk 
    Info (332119):     0.017         0.000 clk_div:uart_clkdiv|out_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -15.374 clock 
    Info (332119):    -3.000        -3.000 pb_reset 
    Info (332119):    -1.000       -58.000 clk_div:uart_clkdiv|out_clk 
    Info (332119):    -1.000       -36.000 clk_div:QC_clkdiv|out_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Mon Jun 15 21:25:48 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


