module cyberDonkius(clock, liga);
	parameter S0 = 0;
	parameter S1 = 1;
	parameter S2 = 2;
	parameter S3 = 3;
	
	input clock, liga;
	
	integer estado = 0, exibiu = 0, flag = 0, venceu = 0;
	
	wire [3:0]w1;
	wire [3:0]w0;
	
	LFSR(w0, w1);
	
	always@(clock)//mudança de estados
	begin
		case(estado)
		S0:
		begin
			if(liga)
				estado <= S1;
		end//case S0
		S1:
		begin
			if(exibiu)
			begin
				estado <= S2;
				exibiu = 0;
			end//if(exibiu)
		end//case S1
		S2:
		begin
			case(flag)
				0:
				begin
					estado <= S1;
				end//case 0
				1:
				begin
					estado <= S3;
				end//case 1
				2:
				begin
					estado <= S0;
				end//case 2
				endcase
			end//S2
		endcase
	end//mudança de estados
	
	always@(clock)
	begin
		case(estado)
			S1:
			begin
			end//S1
			S2:
			begin
				
			end//S1
			S3:
			begin
				venceu <= 1;
			end//S1
		endcase
	end//função de saida

endmodule