# Logique Combinatoire et Circuits NumÃ©riques

## ğŸ“š Introduction et Objectifs

Cette leÃ§on approfondit la **logique combinatoire**, Ã©lÃ©ment fondamental de l'architecture des ordinateurs. Nous allons construire des circuits de plus en plus complexes Ã  partir des portes logiques de base.

### Plan de la LeÃ§on
1. RÃ©vision des transistors et portes logiques
2. AlgÃ¨bre boolÃ©enne et formes canoniques
3. Simplification logique
4. Blocs combinatoires essentiels
5. Circuits programmables

## ğŸ”§ Structure GÃ©nÃ©rale des Portes CMOS

### Principe Fondamental
En technologie CMOS, toute porte logique inversante suit cette structure :

```
     VDD (Alimentation)
          |
    [RÃ©seau Pull-up PMOS]
          |
    ------+------ Sortie Y
          |
    [RÃ©seau Pull-down NMOS]
          |
         GND (Masse)
```

### RÃ¨gles Critiques
1. **Un seul rÃ©seau actif** : Soit pull-up, soit pull-down (jamais les deux)
2. **PMOS en haut** : Excellents pour "tirer vers le haut" (conduire VDD)
3. **NMOS en bas** : Excellents pour "tirer vers le bas" (conduire GND)
4. **Ã‰viter les courts-circuits** : Les deux rÃ©seaux ON = catastrophe
5. **Ã‰viter les sorties flottantes** : Les deux rÃ©seaux OFF = sortie indÃ©finie (Z)

### Transistors en SÃ©rie vs ParallÃ¨le

| Configuration | Comportement | Latence | Application |
|--------------|--------------|---------|-------------|
| **SÃ©rie** | Tous doivent Ãªtre ON | Plus lente | Fonction ET |
| **ParallÃ¨le** | Un seul doit Ãªtre ON | Plus rapide | Fonction OU |

## ğŸ“ AlgÃ¨bre BoolÃ©enne

### Notation Standard
- **ET** : AÂ·B ou AB (point souvent omis)
- **OU** : A + B
- **NON** : Ä€ ou A'
- **XOR** : A âŠ• B

### Axiomes Fondamentaux

#### 1. CommutativitÃ©
- A + B = B + A
- A Â· B = B Â· A

#### 2. IdentitÃ©
- A + 0 = A
- A Â· 1 = A

#### 3. Distribution
- A Â· (B + C) = (A Â· B) + (A Â· C)
- A + (B Â· C) = (A + B) Â· (A + C)

#### 4. ComplÃ©mentation
- A + Ä€ = 1
- A Â· Ä€ = 0

### ThÃ©orÃ¨mes de Simplification

#### Absorption
- **X + XÂ·Y = X** (trÃ¨s frÃ©quent dans les circuits)
- **XÂ·(X + Y) = X**

#### Preuve de X + XÂ·Y = X :
1. X + XÂ·Y = XÂ·1 + XÂ·Y (identitÃ©)
2. = XÂ·(1 + Y) (distribution)
3. = XÂ·1 (car 1 + Y = 1)
4. = X

### Lois de De Morgan
**Essentielles pour la transformation de circuits**

- **NOT(A + B) = Ä€ Â· BÌ„**
- **NOT(A Â· B) = Ä€ + BÌ„**

#### Application : "Bubble Pushing"
Transformer une porte en une autre en "poussant" les bulles d'inversion :

```
NAND â†’ OR avec entrÃ©es inversÃ©es
NOR â†’ AND avec entrÃ©es inversÃ©es
```

## ğŸ“Š Formes Canoniques

### 1. Forme Somme de Produits (SOP)

**Principe** : Exprimer la fonction comme OU de tous les mintermes donnant 1

#### Exemple : Table de VÃ©ritÃ©
| A | B | C | F |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

**Forme SOP** : F = Ä€Â·BÂ·C + AÂ·BÌ„Â·CÌ„ + AÂ·BÌ„Â·C + AÂ·BÂ·CÌ„ + AÂ·BÂ·C

**Notation compacte** : F = Î£m(3,4,5,6,7)

### 2. Forme Produit de Sommes (POS)

**Principe** : Exprimer la fonction comme ET de tous les maxtermes donnant 0

**Forme POS** : F = (A+B+C)Â·(A+B+CÌ„)Â·(A+BÌ„+C)

**Notation compacte** : F = Î M(0,1,2)

### Conversions Importantes
- Mintermes de F = ComplÃ©ments des mintermes de FÌ„
- F = Î£m(3,4,5,6,7) âŸº F = Î M(0,1,2)

## ğŸ”¨ Blocs Logiques Combinatoires

### 1. DÃ©codeur (DÃ©tecteur de Motifs)

**Fonction** : Active une unique sortie correspondant au motif d'entrÃ©e

#### DÃ©codeur 2â†’4
```
EntrÃ©es (Aâ‚Aâ‚€) | Sorties (Yâ‚ƒYâ‚‚Yâ‚Yâ‚€)
      00       |     0001
      01       |     0010
      10       |     0100
      11       |     1000
```

**Applications** :
- DÃ©codage d'adresses mÃ©moire
- DÃ©codage d'instructions (opcodes)
- GÃ©nÃ©ration de mintermes

### 2. Multiplexeur (SÃ©lecteur)

**Fonction** : SÃ©lectionne une entrÃ©e parmi N selon un signal de contrÃ´le

#### MUX 2â†’1
```
Si S = 0 : Y = Dâ‚€
Si S = 1 : Y = Dâ‚
```

**Ã‰quation** : Y = SÌ„Â·Dâ‚€ + SÂ·Dâ‚

#### Utilisation comme Table de VÃ©ritÃ© (LUT)
Un MUX peut implÃ©menter **n'importe quelle fonction** :
- Connecter les entrÃ©es de donnÃ©es aux valeurs de la table de vÃ©ritÃ©
- Les entrÃ©es de sÃ©lection deviennent les variables de la fonction

### 3. Additionneur Complet

**Fonction** : Addition de 3 bits (A, B, Cin) â†’ (Sum, Cout)

#### Table de VÃ©ritÃ©
| A | B | Cin | Sum | Cout |
|---|---|-----|-----|------|
| 0 | 0 | 0   | 0   | 0    |
| 0 | 0 | 1   | 1   | 0    |
| 0 | 1 | 0   | 1   | 0    |
| 0 | 1 | 1   | 0   | 1    |
| 1 | 0 | 0   | 1   | 0    |
| 1 | 0 | 1   | 0   | 1    |
| 1 | 1 | 0   | 0   | 1    |
| 1 | 1 | 1   | 1   | 1    |

**Ã‰quations simplifiÃ©es** :
- **Sum = A âŠ• B âŠ• Cin** (XOR Ã  3 entrÃ©es)
- **Cout = AÂ·B + AÂ·Cin + BÂ·Cin** (MajoritÃ©)

### 4. Additionneur Ã  Propagation de Retenue

Pour additionner des nombres de N bits :
```
Aâ‚ƒAâ‚‚Aâ‚Aâ‚€
+
Bâ‚ƒBâ‚‚Bâ‚Bâ‚€
---------
Sâ‚ƒSâ‚‚Sâ‚Sâ‚€
```

**ProblÃ¨me** : La retenue doit se propager de droite Ã  gauche (lent)

**Solutions avancÃ©es** : Additionneurs Ã  anticipation de retenue

## ğŸ›ï¸ Circuits Programmables (PLA)

### Programmable Logic Array

**Structure** : ImplÃ©mente directement la forme SOP
1. **Niveau 1** : RÃ©seau de portes ET (gÃ©nÃ¨re tous les mintermes)
2. **Niveau 2** : RÃ©seau de portes OU (sÃ©lectionne les mintermes)

**Programmation** : Configurer les connexions entre ET et OU

### Applications FPGA

Les FPGA utilisent des **LUT (Look-Up Tables)** :
- Tables de vÃ©ritÃ© programmables
- Typiquement 4-6 entrÃ©es
- Peuvent implÃ©menter n'importe quelle fonction

**Avantage** : ReconfigurabilitÃ© complÃ¨te
**InconvÃ©nient** : Moins efficace qu'un circuit spÃ©cialisÃ©

## ğŸ“ˆ Loi de Moore et Ã‰volution Technologique

### Ã‰noncÃ© Original (1965)
> "Le nombre de composants par circuit intÃ©grÃ© double tous les 18 mois"

### Implications
- **1971** : Intel 4004 - 2 300 transistors
- **2001** : Pentium 4 - 42 millions
- **2023** : Processeurs modernes - 67 milliards

### DÃ©fis Actuels
1. **Limites physiques** : Transistors de quelques atomes
2. **Dissipation thermique** : P = CÂ·VÂ²Â·f
3. **CoÃ»ts de fabrication** : Machines EUV extrÃªmement complexes

### Technologies ClÃ©s
- **FinFET** : Transistors 3D
- **EUV** : Lithographie extrÃªme UV (ASML)
- **NÅ“uds** : 7nm, 5nm, 3nm (termes marketing)

## ğŸ’¡ Consommation Ã‰nergÃ©tique

### Puissance Dynamique
**P_dyn = CÂ·VÂ²Â·f**
- C : CapacitÃ© du circuit
- V : Tension d'alimentation
- f : FrÃ©quence de commutation

**StratÃ©gies de rÃ©duction** :
- Diminuer V (impact quadratique)
- RÃ©duire f (clock gating)
- Optimiser C (transistors plus petits)

### Puissance Statique
**P_static = I_leakÂ·V**
- Augmente avec la miniaturisation
- Critique dans les dispositifs mobiles

## ğŸ¯ Points ClÃ©s Ã  Retenir

### 1. Abstraction et ModularitÃ©
- Construire des blocs complexes Ã  partir de portes simples
- RÃ©utiliser les modules (dÃ©codeurs, MUX, additionneurs)

### 2. Optimisation des Circuits
- Forme canonique â†’ Forme minimale
- Choix des portes selon les contraintes (vitesse, surface, consommation)

### 3. ProgrammabilitÃ©
- PLA et LUT permettent la flexibilitÃ©
- Compromis performance/configurabilitÃ©

### 4. Limites Physiques
- La loi de Moore ralentit
- L'innovation architecturale devient cruciale

## ğŸ“ Exercices RecommandÃ©s

1. **Simplifier** : F = Î£m(0,2,3,4,5,7) en utilisant les thÃ©orÃ¨mes boolÃ©ens
2. **Concevoir** : Un comparateur 2 bits avec dÃ©codeur et portes
3. **ImplÃ©menter** : XOR uniquement avec des portes NAND
4. **Analyser** : DÃ©lai de propagation dans un additionneur 8 bits

## ğŸš€ Prochaine Ã‰tape

**Logique SÃ©quentielle** : Introduction de la mÃ©moire dans les circuits
- Bascules et verrous
- Registres et compteurs
- Machines Ã  Ã©tats finis

La logique combinatoire que nous avons Ã©tudiÃ©e forme la base du traitement, mais sans mÃ©moire, nous ne pouvons pas construire de vÃ©ritables systÃ¨mes informatiques. La semaine prochaine, nous ajouterons cette dimension temporelle cruciale.