# 第七代無内部互鎖流水級微處理器
開放給各公司、個人設計並製售芯片和軟件。
本人保留人身知識產權，但拒絕接受專利費。
## 背景
2014年MIPS32/MIPS64 Release 6添加了以下內容：
- 無延遲槽分支指令：
  - 26位偏移無條件分支（BC）和分支鏈接（BALC），
  - 21位偏移條件分支，
  - 全套有、無正負條件分支，可比較兩個寄存器（例如BGTUC）或一個寄存器與零（例如BGTZC），
  - 全套分支和鏈接，將寄存器與零比較（例如BGTZALC）。
- 無延遲槽索引跳轉指令，旨在支持大絕對地址。
- 在第16、32或48位處起加載16位立即數的指令，用於快速生成大常量。
- PC相關加載指令，含大偏移量地址生成指令。
- 位反轉和字節對齊指令（以前僅適用於DSP擴展、通用寄存器内容）。
- 重新定義乘除法指令，向單​​個寄存器輸出結果。
- 生成真值的指令生成全零或全一，而不只是清除/設置0位。
- 使用真值的指令只將全零解釋為假，而不是只看0位。
刪除了不常用的指令
- 部分條件移動
- 「可能（Likely）」分支指令（在以前的版本中已棄用）。
- 16位立即數整數溢出捕獲指令
- 整數累加器指令（連同HI/LO寄存器，移至DSP特定應用擴展）
- 未對齊加載指令（LWL/LWR）
- 重新組織指令編碼，為未來的擴展騰出空間。

2021年3月，[MIPS有限公司宣布結束MIPS架構開發，開始向RISC-V過渡](https://www.eejournal.com/article/wait-what-mips-becomes-risc-v/)，據了解是「破產清算」。
### 第五代精簡指令集（[RISC-V](https://zh.wikipedia.org/zh-cn/RISC-V)）缺点
- RISC-V爲節省多路復用器耗時、移位用矽量，固定寄存器位置，將立即數交錯存儲（内存存儲/S、跳轉/J）。這容易成爲未來RISC-V的技術瓶頸：此做法雖然減小扇出，但給匯編器構成瓶頸，增大延遲。相比而言，部分扇出可以適當保留，以空間換時間（縮短運行時間、程序設計用時）。
- 指令號居低位，不易人腦關注。
### 指令集結構
[詳見](./commands.md)
```
七六五四三二一叁七六五四三二一貳七六五四三二一壹七六五四三二一零
〇〇〇〇〇〇讀寄存一＊讀寄存二＊寫寄存一＊寫寄存二＊功能＊＊＊＊　
指令號＊＊＊寄存一＊＊寄存二＊＊立即數＊＊＊＊＊＊＊＊＊＊＊＊＊
指令號＊＊＊立即數＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
```
雙：雙字（64位）
無：無正負
|指令號|000|001|010|011|100|101|110|111
|-|-|-|-|-|-|-|-|-
|000|多寄存<br>器函數|（剝）|至|用|支等|支不等|支小|支大等
|001|加|加無|小|小無|與|或|抑|上
|010|天|地|人|物|（解）|（未濟）|（困）|（訟）
|011|雙加|雙加無|（井）|（巽）|（恆）|（鼎）|（大過）|（姤）
|100|入一|入二|（屯）|入|入一無|入二無|（隨）|雙入
|101|出一|出二|（既濟）|出|（豐）|（離）|（革）|雙出
|110|入連|入乙|入丙|入丁|雙入連|雙入乙|雙入丙|雙入丁
|111|出連|出乙|出丙|出丁|雙出連|雙出乙|雙出丙|雙出丁

|功能|000|001|010|011|100|101|110|111
|-|-|-|-|-|-|-|-|-
|000||||||||
|001||||||||
|010||||||||
|011||||||||
|100||||||||
|101||||||||
|110||||||||
|111||||||||

初代以降：（屯）（隨）從内存取未對齊連續四字節高低部分（以四倍整數地址爲界）至寄存器，（既濟）（革）分別反之。
二代以降：（解）（未濟）（困）（訟）
三代以降：（巽）（恆）從内存取未對齊連續八字節高低部分（以八倍整數地址爲界）至寄存器，（豐）（離）亦分別反之。
（同人）：爲需偏移取指的系統控制協處理器（甲）指令所保留。
|寄存器|用法|保存
|-|-|-
|0|零|永久
|1|匯編臨時|主調
|2-3|返回值|主調
|4-7|參數|主調
|8-15|參數或臨時|主調
|16-25|臨時|被調
|26|中斷返回地址|被調
|27|中斷層級|被調
|28|全局指針|被調
|29|棧指針|被調
|30|幀指針|被調
|31|返回地址|被調
