number,question,Source
0,I Personal Mobile Device sono,Domande Circuiti Digitali
,dispositivi wireless con un’interfaccia utente multimediale,
,composti da una collezione di Desktop Computer e/o Server,
,processori usati nelle workstation e nei desktop computer,
,processori che si trovano dentro le macchine di uso nella vita quotidiana,
1,Quale delle seguenti affermazioni non si applica agli embedded computer,Domande Circuiti Digitali
,alta varianza in termini di rapporto prezzo/performance,
,il costo energetico del raffreddamento è significativo,
,il prezzo è l'elemento dominante,
,se connessi a internet prendono il nome di Internet of Things (IoT),
2,I Clusters/Warehouse-scale Computer sono,Domande Circuiti Digitali
,processori che si trovano dentro le macchine di uso nella vita quotidiana,
,processori usati nelle workstation e nei desktop computer,
,dispositivi wireless con un’interfaccia utente multimediale,
,composti da una collezione di Desktop Computer e/o Server,
3,Quale delle seguenti affermazioni non è vera per la resa di processo (Yield),Domande Circuiti Digitali
,La Yield diminuisce al crescere dell'area del die,
,Al diminuire della Yield cresce il costo per chip,
,La Yield aumenta al crescere dell'area del die,
,Al diminuire della Yield cresce il numero di difetti per die,
4,Quale delle seguenti affermazioni non si applica ai personal mobile devices,Domande Circuiti Digitali
,se connessi a internet prendono il nome di IoT,
,sono dispositivi wireless con un’interfaccia utente multimediale,
,possono eseguire applicazioni e software sviluppato esternamente,
,La progettazione è vincolata dal consumo energetico e dimensione,
5,Gli embedded computer sono,Domande Circuiti Digitali
,processori che si trovano dentro le macchine di uso nella vita quotidiana,
,composti da una collezione di Desktop Computer e/o Server,
,processori usati nelle workstation e nei desktop computer,
,dispositivi wireless con un’interfaccia utente multimediale,
6,Quale delle seguenti affermazioni non è vera per la resa di processo (Yield),Domande Circuiti Digitali
,La Yield aumenta al crescere dell'area del die,
,All'aumentare della Yield diminuisce il numero di difetti per die,
,All'aumentare della Yield cala il costo per chip,
,La Yield diminuisce al crescere dell'area del die,
7,Quale delle seguenti affermazioni  è falsa per il costo dei circuiti integrati (IC),Domande Circuiti Digitali
,I costi variabili includono i costi per la produzione dalle maschere (Masks),
,Il costo di un circuito integrato cresce con l'area del Die,
,I costi fissi nello sviluppo di un circuito integrato sono significativi,
,Il costo dei circuiti integrati è influenzato dalla resa (yield) del processo,
8,Quale delle seguenti affermazioni  è falsa per il costo dei circuiti integrati (IC),Domande Circuiti Digitali
,I costi fissi nello sviluppo di un circuito integrato sono significativi,
,I costi fissi includono i costi per la produzione dalle maschere (Masks),
,Il costo dei circuiti integrati non dipende dall'area del Die,
,Il costo dei circuiti integrati è influenzato dalla resa (yield) del processo,
9,Quale delle seguenti affermazioni non è vera per la resa di processo (Yield),Domande Circuiti Digitali
,La Yield diminuisce al crescere dell'area del die,
,Al diminuire della Yield cresce il numero di difetti per die,
,Al diminuire della Yield diminuisce il numero di difetti per die,
,All'aumentare della Yield cala il costo per chip,
10,Quale delle seguenti affermazioni  è falsa per il costo dei circuiti integrati (IC),Domande Circuiti Digitali
,Il costo di un circuito integrato cresce con l'area del Die,
,I costi fissi includono i costi per la produzione dalle maschere (Masks),
,Il costo dei circuiti integrati è influenzato dalla resa (yield) del processo,
,I costi fissi nello sviluppo di un circuito integrato sono trascurabili,
11,All'aumentare dell'area di un circuito integrato,Domande Circuiti Digitali
,Il costo di produzione di ciascun chip non varia.,
,Il costo di produzione di ciascun chip cresce,
,Non è possibile variare l'area di un circuito integrato.,
,Il costo di produzione di ciascun chip diminuisce,
12,La rappresentazione binaria del numero 51 decimale è:,Domande sistemi di numerazione
,1100110,
,010001,
,1011110,
,110011,
13,Quali dei seguenti numeri binari rappresenta la codifica corretta a 8 bit del numero -22 decimale tramite la codifica con bit di segno,Domande sistemi di numerazione
,0001 0110,
,1001 0110,
,1110 1010,
,1110 1001,
14,La rappresentazione binaria in complemento a due a 8 bit del numero decimale -10 è,Domande sistemi di numerazione
,11110101,
,11110110,
,10001010,
,10000010,
15,La rappresentazione binaria del numero codificato in esadecimale 0x34 è,Domande sistemi di numerazione
,0001 0010,
,0011 0101,
,0010 0100,
,0011 0100,
16,Con 8 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 511,
,0 .. 127,
,0 .. 255,
,0 .. 1023,
17,Con 9 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 127,
,0 .. 511,
,0 .. 1023,
,0 .. 255,
18,Indicare quale tra le seguenti somme di numeri decimali se codificate con una codifica binaria senza segno a 4 bits generano un overflow?,Domande sistemi di numerazione
,8 + 9,
,7 + 8,
,12 + 3,
,9 + 2,
19,"L'espressione booleana (ABC + AB'C)', dove ' indica la negazione, è equivalente a",Domande sistemi di numerazione
,(A'+B'+C')(A' + B + C'),
,(A'B'C')' + (A'BC')',
,(A'+B'+C') + (A' + B + C'),
,(A'B'C') + (A'BC),
20,Quali dei seguenti numeri binari rappresenta la codifica corretta a 8 bit del numero -19 decimale tramite la codifica con bit di segno,Domande sistemi di numerazione
,1110 1100,
,1110 1101,
,0001 0011,
,1001 0011,
21,Con 5 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 31,
,0 .. 7,
,0 .. 15,
,0 .. 63,
22,Indicare quale tra le seguenti somme di numeri decimali se codificate con una codifica binaria senza segno a 6 bits genera un overflow?,Domande sistemi di numerazione
,27 + 27,
,nessuna,
,27 + 37,
,42 + 18,
23,Quali dei seguenti numeri binari rappresenta la codifica corretta a 8 bit del numero -19 decimale tramite la codifica con complemento a due,Domande sistemi di numerazione
,1110 1100,
,0001 0011,
,1110 1101,
,1001 0011,
24,La rappresentazione binaria del numero codificato in esadecimale 0x66 è,Domande sistemi di numerazione
,0011 0101,
,0110 0110,
,0010 0100,
,0010 0010,
25,Indicare quale tra le seguenti somme di numeri decimali se codificate con una codifica binaria senza segno a 4 bits genera un overflow?,Domande sistemi di numerazione
,nessuna,
,12 + 3,
,11 + 4,
,7 + 8,
26,Quali dei seguenti numeri binari rappresenta la codifica corretta a 8 bit del numero -22 decimale tramite la codifica con complemento a due,Domande sistemi di numerazione
,1001 0110,
,0001 0110,
,1110 1010,
,1110 1001,
27,La rappresentazione binaria del numero 52 decimale è:,Domande sistemi di numerazione
,1100110,
,110100,
,1011110,
,010001,
28,La rappresentazione binaria in complemento a due a 8 bit del numero decimale -12 è,Domande sistemi di numerazione
,11110110,
,10001010,
,11110100,
,10000110,
29,Con 4 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 7,
,0 .. 15,
,0 .. 31,
,0 .. 63,
30,Con 10 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 511,
,0 .. 2047,
,0 .. 4095,
,0 .. 1023,
31,L' espressione (AB + CA)exor(D) booleana è vera se,Domande sistemi di numerazione
,ABCD = 1001,
,ABCD = 0100,
,ABCD = 0110,
,ABCD = 1000,
32,Con 6 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 15,
,0 .. 63,
,0 .. 31,
,0 .. 127,
33,Con 7 cifre binarie si possono rappresentare numeri decimali compresi tra,Domande sistemi di numerazione
,0 .. 127,
,0 .. 255,
,0 .. 63,
,0 .. 31,
34,Indicare quale tra le seguenti operazioni algebriche binarie tra numeri senza segno a 4 bits genera un overflow,Domande sistemi di numerazione
,0110 + 0110,
,1110 + 0010,
,1110 + 0001,
,0111 + 0001,
35,La rappresentazione binaria del numero 32 decimale è:,Domande sistemi di numerazione
,011111,
,1100,
,100000,
,100001,
36,Una barretta di silicio drogato di tipo n,Domande Dispositivi a semiconduttore e processo produttivo
,Ha un alta concentrazione di atomi accettori di elettroni,
,Ha un alta concentrazione di atomi donatori di elettroni,
,Ha una carica spaziale negativa,
,Ha un alta concentrazione di lacune,
37,Si indichi qual è l'ordine corretto dei passi di produzione di dispositivi integrati in logica CMOS planare,Domande Dispositivi a semiconduttore e processo produttivo
,"Lingotto di silicio, wafer, produzione maschere, processo fotolitografico, taglio dei die",
,"Lingotto di silicio, wafer, taglio dei die, produzione maschere, processo fotolitografico",
,"Wafer, lingotto di silicio,  produzione maschere, processo fotolitografico, taglio dei die",
,"Lingotto di silicio, wafer, taglio dei die, processo fotolitografico, produzione maschere",
38,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (011,100). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Dispositivi a semiconduttore e processo produttivo
,Z,
,Z,
,A'B'C' + ABC,
,A'B,
,B'C',
,Z,
,Z,
,A'BC + AB'C',
39,Nel transistore pMOS polarizzato in conduzione il canale conduttivo,Domande Dispositivi a semiconduttore e processo produttivo
,Si crea al sotto il terminale di drain,
,Si crea al di sotto dell'ossido di gate,
,Si crea all'interno del silicio policristallino che realizza il terminale di gate,
,Si crea al di sotto il terminale di source,
40,In un inverter CMOS in condizioni statiche l'uscita VOUT è pari a VDD se,Domande Dispositivi a semiconduttore e processo produttivo
,Vin > VDD + VTP,
,Vin < VTN,
,Vin pari a Vout,
,VTN < Vin < VDD + VTP,
41,Quale delle seguenti espressioni booleane è equivalente alla funzione booleana Z = AB + C + D' ?,Domande Dispositivi a semiconduttore e processo produttivo
,[(A+B)C'D ]',
,[(AB)+C'+D ]',
,Z,
,[(A+B)C'D' ]',
,Z,
,[(AB)+C'+D']',
,Z,
,Z,
42,Una barretta di silicio drogato di tipo n,Domande Dispositivi a semiconduttore e processo produttivo
,Ha una carica spaziale nulla,
,Ha una carica spaziale negativa,
,Ha una carica spaziale positiva,
,Da origine ad un potenziale di built-in,
43,Il transistore pMOS funziona come un circuito chiuso (conduzione) se,Domande Dispositivi a semiconduttore e processo produttivo
,VGS < VTP,
,VDS > VTP,
,VGS > VTP,
,VDS < VTP,
44,La resistenza presente tra contatto di drain e source nel transistore nMOS polarizzato in conduzione è,Domande Dispositivi a semiconduttore e processo produttivo
,inversamente proporzionale al fattore di forma,
,proporzionale al fattore di forma,
,nulla,
,infinita,
45,Il transistore nMOS funziona come un circuito chiuso (conduzione) se,Domande Dispositivi a semiconduttore e processo produttivo
,VDS < VTN,
,VGS < VTN,
,VDS > VTN,
,VGS > VTN,
46,Il terminale di gate di un transistore pMOS può essere visto come,Domande Dispositivi a semiconduttore e processo produttivo
,un diodo,
,una resistenza,
,un condensatore,
,un generatore,
47,La resistenza presente tra contatto di drain e source nel transistore pMOS polarizzato in conduzione è,Domande Dispositivi a semiconduttore e processo produttivo
,nulla,
,infinita,
,proporzionale al fattore di forma,
,inversamente proporzionale al fattore di forma,
48,In un inverter CMOS in condizioni statiche l'uscita VOUT è pari a VDD se,Domande Dispositivi a semiconduttore e processo produttivo
,il transitor nMOS è OFF ed il pMOS è ON,
,il transitor nMOS è ON ed il pMOS è ON,
,il transitor nMOS è OFF ed il pMOS è OFF,
,il transitor nMOS è ON ed il pMOS è OFF,
49,"Nella giunzione pn non polarizzata, la regione di silicio drogato di tipo n in prossimità della giunzione è composta da:",Domande Dispositivi a semiconduttore e processo produttivo
,Ioni di atomi di materiale donatore carichi negativamente,
,Ioni di atomi di materiale donatore carichi positivamente,
,Ioni di atomi di materiale accettore carichi negativamente,
,Ioni di atomi di materiale accettore carichi positivamente,
50,Nella giunzione pn circola corrente dal terminale connesso alla regione silicio drogato di tipo p (anodo) al terminale conneso alla regione di silicio drogato di tipo n (catodo):,Domande Dispositivi a semiconduttore e processo produttivo
,se la forza elettromotrice applicata tra anodo e catodo è positiva,
,mai,
,se la forza elettromotrice applicata tra anodo e catodo è negativa,
,se la forza elettromotrice applicata tra anodo e catodo è positiva e superiore al potenziale di built-in,
51,In un inverter CMOS in condizioni statiche l'uscita VOUT è pari a GND (0v) se,Domande Dispositivi a semiconduttore e processo produttivo
,il transitor nMOS è ON ed il pMOS è OFF,
,il transitor nMOS è ON ed il pMOS è ON,
,il transitor nMOS è OFF ed il pMOS è OFF,
,il transitor nMOS è OFF ed il pMOS è ON,
52,In un inverter CMOS in condizioni statiche la tensione di uscita (tra VOUT e massa) è intermedio tra ]0v VDD[ se,Domande Dispositivi a semiconduttore e processo produttivo
,Vin > VDD + VTP,
,VTN < Vin < VDD + VTP,
,Vin < VTN,
,mai,
53,In un inverter CMOS in condizioni statiche la tensione di uscita (tra VOUT e massa) è pari a GND (0v) se,Domande Dispositivi a semiconduttore e processo produttivo
,Vin < VTN,
,Vin pari a Vout,
,VTN < Vin < VDD + VTP,
,Vin > VDD + VTP,
54,Nel transistore pMOS,Domande Dispositivi a semiconduttore e processo produttivo
,Il terminale di source è  sempre connesso a massa,
,Il terminale di source è  sempre connesso a Vdd,
,Il terminale di source è connesso per convenzione alla tensione più alta tra i due terminali di drain e source.,
,Il terminale di source è connesso per convenzione alla tensione più bassa tra i due terminali di drain e source.,
55,Il transistore pMOS funziona come un circuito aperto (interdizione) se,Domande Dispositivi a semiconduttore e processo produttivo
,VGS > VTP,
,VDS > VTP,
,VDS < VTP,
,VGS < VTP,
56,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (000,001,010,011). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Dispositivi a semiconduttore e processo produttivo
,A'B+A'B',
,Z,
,A'B'+A'B,
,Z,
,A,
,A',
,Z,
,Z,
57,Il terminale di gate di un transistore nMOS può essere visto come,Domande Dispositivi a semiconduttore e processo produttivo
,un generatore,
,un diodo,
,una resistenza,
,un condensatore,
58,Una barretta di silicio drogato di tipo p,Domande Dispositivi a semiconduttore e processo produttivo
,Ha una carica spaziale positiva,
,Ha un alta concentrazione di atomi accettori di elettroni,
,Ha un alta concentrazione di elettroni liberi,
,Ha un alta concentrazione di atomi donatori di elettroni,
59,Nella giunzione pn non polarizzata la regione di svuotamento di carica è composta da:,Domande Dispositivi a semiconduttore e processo produttivo
,Da ioni di atomi donatori nel silicio drogato di tipo p carichi negativamente e da ioni di atomi accettori nel silicio drogato di tipo n carichi positivamente,
,Da ioni di atomi accettori nel silicio drogato di tipo p carichi negativamente e da ioni di atomi donatori nel silicio drogato di tipo n carichi positivamente,
,Da ioni di atomi donatori nel silicio drogato di tipo p carichi positivamente e da atomi accettori nel silicio drogato di tipo n carichi negativamente,
,Da ioni di atomi accettori nel silicio drogato di tipo p carichi positivamente e da ioni di atomi donatori nel silicio drogato di tipo n carichi negativamente,
60,Il transistor pMOS all'interno dell'inverter CMOS in condizioni statiche è sempre interndetto (OFF) se,Domande Dispositivi a semiconduttore e processo produttivo
,Vin maggiore uguale a VTN,
,Vin minore uguale a VDD + VTP,
,Vin > VDD + VTP,
,Vin < VTN,
61,"Nel transistore pMOS polarizzato ""in conduzione"" il canale conduttivo è costituito da:",Domande Dispositivi a semiconduttore e processo produttivo
,Ioni di atomi di materiale donatore carichi negativamente,
,Ioni di atomi di materiale accettore carichi positivamente,
,elettroni,
,lacune,
62,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (000,001,100,101). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Dispositivi a semiconduttore e processo produttivo
,Z,
,Z,
,Z,
,A',
,B',
,B'A+B'A',
,Z,
,A'B'C' + A'B'C + AB'C' + AB'C,
63,Nel transistore pMOS il drain ed il source sono realizzati,Domande Dispositivi a semiconduttore e processo produttivo
,entrambi con silicio drogato di tipo p,
,il drain con silicio drogato di tipo p ed il source con silicio drogato di tipo n,
,il drain con silicio drogato di tipo n ed il source con silicio drogato di tipo p,
,entrambi con silicio drogato di tipo n,
64,"In un inverter CMOS con ingresso VIN pari a Vdd volt, l'uscita VOUT vale",Domande Dispositivi a semiconduttore e processo produttivo
,Vdd volts,
,0 volts,
,-Vdd  volts,
,Vdd/2 volts,
65,Il silicio cristallino è un materiale semiconduttore in quanto,Domande Dispositivi a semiconduttore e processo produttivo
,Si comporta come un buon dielettrico,
,"Se drogato di tipo n è un buon conduttore, se drogato di tipo p è un buon dielettrico",
,varia le sue caratteristiche elettriche in base alle impurità presenti nel cristallo,
,Si comporta come un buon conduttore,
66,Quale delle seguenti espressioni booleane è equivalente alla funzione booleana Z = (A(B + C)) + D' ?,Domande Dispositivi a semiconduttore e processo produttivo
,[A'+B'C'D]',
,Z,
,Z,
,[(A'+B'C')D]',
,[A'+B'C'D']',
,Z,
,Z,
,[(A'(B'+C'))+D]',
67,"Nella giunzione pn non polarizzata, la regione di silicio drogato di tipo p in prossimità della giunzione è composta da:",Domande Dispositivi a semiconduttore e processo produttivo
,Ioni di atomi di materiale accettore carichi negativamente,
,Ioni di atomi di materiale donatore carichi negativamente,
,Ioni di atomi di materiale accettore carichi positivamente,
,Ioni di atomi di materiale donatore carichi positivamente,
68,Nel transistore nMOS le regioni di drain e source sono realizzate,Domande Dispositivi a semiconduttore e processo produttivo
,il drain con silicio drogato di tipo n ed il source con silicio drogato di tipo p,
,entrambe con silicio drogato di tipo p,
,entrambe con silicio drogato di tipo n,
,il drain con silicio drogato di tipo p ed il source con silicio drogato di tipo n,
69,Il transistor nMOS all'interno dell'inverter CMOS in condizioni statiche è sempre interndetto (OFF) se,Domande Dispositivi a semiconduttore e processo produttivo
,Vin < VTN,
,Vin > VDD + VTP,
,Vin minore uguale a VDD + VTP,
,Vin maggiore uguale a VTN,
70,Si indichi qual è il ruolo delle maschere nel processo di produzione CMOS planare,Domande Dispositivi a semiconduttore e processo produttivo
,Le maschere servono per guidare il taglio dei die,
,Le maschere vengono usate per impressionare forme sul materiale fotoresistente precedentemente deposto sulla superficie del wafer,
,Le maschere vengono usate solo nei primi passi del processo per separare i wafer dal lingotto di silicio.,
,nessuna delle risposte precedenti,
71,"Nel transistore nMOS polarizzato ""in conduzione"" il canale conduttivo è costituito da:",Domande Dispositivi a semiconduttore e processo produttivo
,Ioni di atomi di materiale donatore carichi negativamente,
,un accumulo di elettroni,
,Ioni di atomi di materiale accettore carichi positivamente,
,un accumulo di lacune,
72,In un inverter CMOS la rete di pull down è composta,Domande Dispositivi a semiconduttore e processo produttivo
,da una generatore,
,da un diodo,
,da un transistor pMOS,
,da un transistor nMOS,
73,Nel transistore nMOS polarizzato in conduzione il canale conduttivo,Domande Dispositivi a semiconduttore e processo produttivo
,Si crea al di sotto dell'ossido di gate,
,Si crea all'interno del silicio policristallino che realizza il terminale di gate,
,Si crea al di sotto il terminale di source,
,Si crea al sotto il terminale di drain,
74,Il transistore nMOS funziona come un circuito aperto (interdizione) se,Domande Dispositivi a semiconduttore e processo produttivo
,VGS > VTN,
,VDS > VTN,
,VGS < VTN,
,VDS < VTN,
75,Nel transistore nMOS,Domande Dispositivi a semiconduttore e processo produttivo
,Il terminale di source è connesso per convenzione alla tensione più alta tra i due terminali di drain e source.,
,Il terminale di source è  sempre connesso a Vdd,
,Il terminale di source è  sempre connesso a massa,
,Il terminale di source è connesso per convenzione alla tensione più bassa tra i due terminali di drain e source.,
76,Una barretta di silicio drogato di tipo p,Domande Dispositivi a semiconduttore e processo produttivo
,Ha una carica spaziale positiva,
,Ha una carica spaziale nulla,
,Da origine ad un potenziale di built-in,
,Ha una carica spaziale negativa,
77,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (010,110). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Dispositivi a semiconduttore e processo produttivo
,Z,
,B'C,
,Z,
,A'BC' + ABC' + A'A,
,Z,
,A'BC' + ABC',
,Z,
,BC',
78,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (101,110). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Dispositivi a semiconduttore e processo produttivo
,A,
,A'B,
,Z,
,Z,
,AC',
,Z,
,ABC' + AB'C,
,Z,
79,In un inverter CMOS in condizioni statiche la tensione di uscita (tra VOUT e massa) è ad un livello di tensione intermedio tra ]0v VDD[ (estremi esclusi) se,Domande Dispositivi a semiconduttore e processo produttivo
,il transitor nMOS è OFF ed il pMOS è ON,
,il transitor nMOS è OFF ed il pMOS è OFF,
,il transitor nMOS è ON ed il pMOS è ON,
,il transitor nMOS è ON ed il pMOS è OFF,
80,In un inverter CMOS la rete di pull up è composta,Domande Dispositivi a semiconduttore e processo produttivo
,da una generatore,
,da un diodo,
,da un transistor pMOS,
,da un transistor nMOS,
81,"In un inverter CMOS con ingresso VIN pari a 0 volts, l'uscita VOUT vale",Domande Dispositivi a semiconduttore e processo produttivo
,-Vdd  volts,
,0 volts,
,Vdd/2 volts,
,Vdd volts,
82,"Con il termine ""Fan-In"" si indica:",Domande costo e processo
,Il numero di uscite di una porta logica,
,Il numero di ingressi di una porta logica,
,Il numero di porte logiche connesse agli ingressi della porta logica,
,Il numero di porte logiche connesse all'uscita della porta logica,
83,"Si consideri un circuito composto da 5 inverter, ciascuno con tempo di propagazione di 10ns, connessi in cascata e con l'uscita dell'ultimo inverter connessa in ingresso al primo inverter. L'uscita del circuito:",Domande costo e processo
,Oscilla tra i valori logici 0 e 1 con periodo pari a  100ns,
,Si porta ad un valore logico costante che corrisponde all'ultimo valore applicato all'ingresso.,
,Si porta ad un valore logico costante pari a 0,
,Si porta ad un valore logico costante pari a 1,
84,Il tempo di propagazione di una porta logica,Domande costo e processo
,dipende solo dalla capacità di carico,
,non dipende dalla capacità di carico,
,non dipende dall'area dei transistor che compongono la porta logica,
,cala al crescere dell'area dei transistor che compongono la porta logica,
85,"Con ""tempo di discesa"" di una porta logica si intende",Domande costo e processo
,il tempo medio necessario perché una transizione in ingresso si propaghi in uscita,
,nessuna delle risposte precedenti,
,il tempo che impiega il segnale in uscita per andare da basso a alto,
,il tempo che impiega il segnale in uscita per andare da alto a basso,
86,Con l'aumentare del fan-out di una porta logica,Domande costo e processo
,nessuna delle risposte precedenti,
,Diminuisce il tempo di propagazione della porta logica,
,Aumenta il numero di ingressi della porta logica,
,Aumenta il tempo di propagazione della porta logica,
87,A seguito di una commutazione dell'ingresso di un inverter FCMOS da 0 a 1 la capacità di carico,Domande costo e processo
,Si carica tramite la rete di pull up,
,Si scarica tramite la rete di pull down,
,Si carica tramite la rete di pull down,
,Si scarica tramite la rete di pull up,
88,"Si consideri un circuito composto da 6 inverter, ciascuno con tempo di propagazione di 10ns, connessi in cascata e con l'uscita dell'ultimo inverter connessa in ingresso al primo inverter. L'uscita del circuito:",Domande costo e processo
,Si porta ad un valore logico costante pari a 1,
,Oscilla tra i valori logici 0 e 1 con periodo pari a  120ns,
,Si porta ad un valore logico costante che corrisponde all'ultimo valore applicato all'ingresso.,
,Si porta ad un valore logico costante pari a 0,
89,"Con ""Tempo di propagazione"" di una porta logica si intende",Domande costo e processo
,il tempo medio necessario perché una transizione in ingresso si propaghi in uscita,
,nessuna delle risposte precedenti,
,il tempo che impiega il segnale in uscita per andare da basso a alto,
,il tempo che impiega il segnale in uscita per andare da alto a basso,
90,"Si consideri un circuito composto da 8 inverter, ciascuno con tempo di propagazione di 10ns, connessi in cascata e con l'uscita dell'ultimo inverter connessa in ingresso al primo inverter. L'uscita del circuito:",Domande costo e processo
,Si porta ad un valore logico costante pari a 0,
,Si porta ad un valore logico costante pari a 1,
,Si porta ad un valore logico costante che corrisponde all'ultimo valore applicato all'ingresso.,
,Oscilla tra i valori logici 0 e 1 con periodo pari a  160ns,
91,"Si consideri un circuito composto da 7 inverter, ciascuno con tempo di propagazione di 10ns, connessi in cascata e con l'uscita dell'ultimo inverter connessa in ingresso al primo inverter. L'uscita del circuito:",Domande costo e processo
,Si porta ad un valore logico costante che corrisponde all'ultimo valore applicato all'ingresso.,
,Oscilla tra i valori logici 0 e 1 con periodo pari a  140ns,
,Si porta ad un valore logico costante pari a 1,
,Si porta ad un valore logico costante pari a 0,
92,"Con ""Tempo di salita"" di una porta logica si intende",Domande costo e processo
,il tempo medio necessario perché una transizione in ingresso si propaghi in uscita,
,il tempo che impiega il segnale in uscita per andare da basso a alto,
,nessuna delle risposte precedenti,
,il tempo che impiega il segnale in uscita per andare da alto a basso,
93,"Con il termine ""Fan-Out"" si indica:",Domande costo e processo
,Il numero di uscite di una porta logica,
,Il numero di ingressi di una porta logica,
,Il numero di porte logiche connesse all'uscita della porta logica,
,Il numero di porte logiche connesse agli ingressi della porta logica,
94,A seguito di una commutazione dell'ingresso di un inverter FCMOS da 1 a 0 la capacità di carico,Domande costo e processo
,Si scarica tramite la rete di pull down,
,Si scarica tramite la rete di pull up,
,Si carica tramite la rete di pull up,
,Si carica tramite la rete di pull down,
95,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (010,110). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Logica Combinatoria
,A'BC' + ABC',
,B'C,
,A'BC' + ABC' + A'A,
,BC',
96,Quale delle seguenti espressioni booleane è equivalente alla funzione booleana Z = AB + C + D' ?,Domande Logica Combinatoria
,[(A+B)C'D' ]',
,[(AB)+C'+D ]',
,[(A+B)C'D ]',
,[(AB)+C'+D']',
97,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (000,001,010,011). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Logica Combinatoria
,A',
,A'B+A'B',
,A,
,A'B'+A'B,
98,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (011,100). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Logica Combinatoria
,A'B'C' + ABC,
,B'C',
,A'BC + AB'C',
,A'B,
99,Quale delle seguenti espressioni booleane è equivalente alla funzione booleana Z = (A(B + C)) + D' ?,Domande Logica Combinatoria
,[(A'+B'C')D]',
,[A'+B'C'D]',
,[(A'(B'+C'))+D]',
,[A'+B'C'D']',
100,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (101,110). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Logica Combinatoria
,ABC' + AB'C,
,A,
,AC',
,A'B,
101,"Si consideri la tabella della verità relativa alla funziona booleana Z = g(A,B,C). Dove Z assume il valore logico alto (""1"") le combinazioni di (ABC)  = (000,001,100,101). Per tutte le altre combinazioni Z assume il valore logico basso (""0""). Quale delle seguenti espressioni booleane realizza g(A,B,C) ed è minima.",Domande Logica Combinatoria
,A'B'C' + A'B'C + AB'C' + AB'C,
,B',
,B'A+B'A',
,A',
102,3 transistori connessi in parallelo si comportano,Domande Porte Logiche CMOS
,come un transistore equivalente tre volte più conduttivo,
,come un transistore equivalente tre volte più resistivo,
,come tre transistori in serie,
,nessuna delle precedenti,
103,"Se un terminale di un transistor nMOS con gate connesso a Vdd è connesso a 0v, l'altro terminale si porta alla tensione",Domande Porte Logiche CMOS
,0 [v],
,Vdd-Vtn [v],
,Vtn [v],
,Vdd [v],
104,Nella logica fully complementary MOS la rete di pull-up ha lo scopo di,Domande Porte Logiche CMOS
,trasferire il valore logico basso sull'uscita,
,creare un cammino conduttivo tra massa e l'uscita.,
,trasferire il valore logico alto sull'uscita,
,creare un cammino conduttivo tra massa e Vdd,
105,Il sourse di un transistor pMOS con gate connesso a 0v e drain connesso a 0v si porta alla tensione,Domande Porte Logiche CMOS
,- Vtp [v],
,Vdd+Vtp [v],
,0 [v],
,Vdd [v],
106,Quale delle seguenti affermazioni è falsa per la logica FCMOS,Domande Porte Logiche CMOS
,La rete di pull-down è composta da pMOS,
,"La rete di pull-down serve a trasferire uno ""0"" sull'uscita",
,La rete di pull-down è complementare a quella di pull-up,
,La rete di pull-down è composta da nMOS,
107,"Se un terminale di un transistor pMOS con gate connesso a 0v è connesso a 0v, l'altro terminale si porta alla tensione",Domande Porte Logiche CMOS
,0 [v],
,- Vtp [v],
,Vdd+Vtp [v],
,Vdd [v],
108,Il drain di un transistor nMOS con gate connesso a Vdd e source connesso a 0v si porta alla tensione,Domande Porte Logiche CMOS
,Vdd-Vtn [v],
,Vtn [v],
,Vdd [v],
,0 [v],
109,4 transistori connessi in serie si comportano,Domande Porte Logiche CMOS
,come quattro transistori in parallelo,
,come un transistore equivalente quattro volte più resistivo,
,come un transistore equivalente quattro volte più conduttivo,
,nessuna delle precedenti,
110,Quale delle seguenti affermazioni è falsa per la logica FCMOS,Domande Porte Logiche CMOS
,"La rete di pull-up serve a trasferire un ""1"" sull'uscita",
,La rete di pull-up è complementare a quella di pull-down,
,La rete di pull-up è composta da pMOS,
,La rete di pull-up è composta da nMOS,
111,Il drain di un transistor pMOS con gate connesso a 0v e source connesso a Vdd si porta alla tensione,Domande Porte Logiche CMOS
,Vdd [v],
,- Vtp [v],
,Vdd+Vtp [v],
,0 [v],
112,"Se un terminale di un transistor pMOS con gate connesso a 0v è connesso a Vdd [v], l'altro terminale si porta alla tensione",Domande Porte Logiche CMOS
,Vdd+Vtp [v],
,Vdd [v],
,0 [v],
,- Vtp [v],
113,"Se un terminale di un transistor nMOS con gate connesso a Vdd è connesso a Vdd [v], l'altro terminale si porta alla tensione",Domande Porte Logiche CMOS
,0 [v],
,Vdd [v],
,Vtn [v],
,Vdd-Vtn [v],
114,Il source di un transistor nMOS con gate connesso a Vdd e drain connesso a Vdd si porta alla tensione,Domande Porte Logiche CMOS
,Vdd [v],
,0 [v],
,Vtn [v],
,Vdd-Vtn [v],
115,Nella logica fully complementary MOS la rete di pull-down ha lo scopo di,Domande Porte Logiche CMOS
,creare un cammino conduttivo tra massa e Vdd,
,trasferire il valore logico alto sull'uscita,
,creare un cammino conduttivo tra Vdd e l'uscita.,
,trasferire il valore logico basso sull'uscita,
116,5 transistori connessi in parallelo si comportano,Domande Porte Logiche CMOS
,come cinque transistori in serie,
,come un transistore equivalente cinque volte più conduttivo,
,nessuna delle precedenti,
,come un transistore equivalente cinque volte più resistivo,
117,In un Flip-Flop di tipo D se l'ingresso di Dato è basso (D pari a 0) e l'ingresso Clock è alto (CLK pari a 1) l'uscita Q,Domande Logica Sequenziale
,è non definita,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
,è alta,
,è bassa,
118,In un Flip-Flop di tipo D se l'ingresso di Dato è basso (D pari a 0) e l'ingresso Clock è alto (CLK pari a 0) l'uscita Q,Domande Logica Sequenziale
,è bassa,
,è alta,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
,è non definita,
119,Si consideri un circuito composto da due stadi di registri con interposto un blocco di logica combinatoria tale per cui le uscite del primo registro sono gli ingressi della logica combinatoria e le uscite della logica combinatoria sono gli ingressi di dato del secondo registro. Entrambi i registri sono connessi allo stesso segnale di clock (CLK). Il vincolo sul tempo di setup dei registri vincola:,Domande Logica Sequenziale
,nessuna delle risposte precedenti,
,il ritardo di caso migliore della logica combinatoria,
,la minima frequenza del segnale di clock a cui può essere operato correttamente il circuito.,
,la massima frequenza del segnale di clock a cui può essere operato correttamente il circuito.,
120,Nelle macchine a stati la Tabella di codifica delle uscite (Output Encoding Table) identifica:,Domande Logica Sequenziale
,la rappresentazione binaria dei diversi stati.,
,la rappresentazione binaria delle diverse uscite.,
,"la relazione tra stato precedente, stato futuro ed ingressi.",
,la rappresentazione binaria degli ingressi.,
121,In un latch D se l'ingresso di Dato è alto (D pari a 1) e l'ingresso Clock è alto (CLK pari a 1) l'uscita Q,Domande Logica Sequenziale
,è bassa,
,è alta,
,è non definita,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
122,In un latch SR se l'ingresso di Set è bassa (S pari a 0) e l'ingresso Reset è alto (R pari a 1) l'uscita Q,Domande Logica Sequenziale
,è bassa,
,è non definita,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
,è alta,
123,In un latch D se l'ingresso di Dato è basso (D pari a 0) e l'ingresso Clock è alto (CLK pari a 1) l'uscita Q,Domande Logica Sequenziale
,è alta,
,è non definita,
,è bassa,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
124,In un latch SR se l'ingresso di Set è alto (S pari a 1) e l'ingresso Reset è bassa (R pari a 0) l'uscita Q,Domande Logica Sequenziale
,è non definita,
,mantiene il valore logico che aveva assunto in precedenza (Q pari a Qprev).,
,è bassa,
,è alta,
125,Con il termine di tempo di setup di un flip-flop si indica:,Domande Logica Sequenziale
,il tempo che impiega l'ingresso di dato (D) a propagarsi sull'uscita (Q) fino all'ottenimento di un valore stabile a seguito di un fronte di salita del segnale di clock (CLK).,
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile dopo il fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,il tempo che intercorre tra il fronte di salita del segnale di clock (CLK) a quando l'uscita (Q) inizia a cambiare il suo valore prima di stabilizzarsi.,
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile prima del fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
126,Con il termine di tempo di propagazione di un flip-flop si indica:,Domande Logica Sequenziale
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile dopo il fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,il tempo che intercorre tra il fronte di salita del segnale di clock (CLK) a quando l'uscita (Q) inizia a cambiare il suo valore prima di stabilizzarsi.,
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile prima del fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,il tempo che impiega l'ingresso di dato (D) a propagarsi sull'uscita (Q) fino all'ottenimento di un valore stabile a seguito di un fronte di salita del segnale di clock (CLK).,
127,In un latch SR se l'ingresso di Set è basso (S pari a 0) e l'ingresso Reset è bassa (R pari a 0) l'uscita Q,Domande Logica Sequenziale
,è non definita,
,è alta,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
,è bassa,
128,In un latch SR se l'ingresso di Set è alto (S pari a 1) e l'ingresso Reset è alto (R pari a 1) l'uscita Q,Domande Logica Sequenziale
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
,è non definita,
,è bassa,
,è alta,
129,Con il termine di tempo di contaminazione di un flip-flop si indica:,Domande Logica Sequenziale
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile prima del fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,il tempo che impiega l'ingresso di dato (D) a propagarsi sull'uscita (Q) fino all'ottenimento di un valore stabile a seguito di un fronte di salita del segnale di clock (CLK).,
,il tempo che intercorre tra il fronte di salita del segnale di clock (CLK) a quando l'uscita (Q) inizia a cambiare il suo valore prima di stabilizzarsi.,
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile dopo il fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
130,Si consideri un circuito composto da due stadi di registri con interposto un blocco di logica combinatoria tale per cui le uscite del primo registro sono gli ingressi della logica combinatoria e le uscite della logica combinatoria sono gli ingressi di dato del secondo registro. Entrambi i registri sono connessi allo stesso segnale di clock (CLK). Il vincolo sul tempo di hold dei registri vincola:,Domande Logica Sequenziale
,la massima frequenza del segnale di clock a cui può essere operato correttamente il circuito.,
,il ritardo di caso migliore della logica combinatoria,
,la minima frequenza del segnale di clock a cui può essere operato correttamente il circuito.,
,nessuna delle risposte precedenti,
131,"Un Latch di tipo D è trasparente, ovvero propaga il valore logico presente sull'ingresso dato (D) in uscita se:",Domande Logica Sequenziale
,l'ingresso di clock (CLK) commuta dal valore logico alto al valore logico basso (fronte di discesa).,
,l'ingresso di clock (CLK) è stabile ad un valore logico alto.,
,l'ingresso di clock (CLK) commuta dal valore logico basso al valore logico alto (fronte di salita).,
,l'ingresso di clock (CLK) è stabile ad un valore logico basso.,
132,In un latch D se l'ingresso di Dato è basso (D pari a 0) e l'ingresso Clock è basso (CLK pari a 0) l'uscita Q,Domande Logica Sequenziale
,è bassa,
,è non definita,
,è alta,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
133,Con il termine di tempo di hold di un flip-flop si indica:,Domande Logica Sequenziale
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile prima del fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,l'intervallo di tempo minimo per il quale l'ingresso di dato (D) deve essere stabile dopo il fronte di salita del segnale di clock successivo (CLK) affinché il dato (D) sia memorizzato correttamente.,
,il tempo che intercorre tra il fronte di salita del segnale di clock (CLK) a quando l'uscita (Q) inizia a cambiare il suo valore prima di stabilizzarsi.,
,il tempo che impiega l'ingresso di dato (D) a propagarsi sull'uscita (Q) fino all'ottenimento di un valore stabile a seguito di un fronte di salita del segnale di clock (CLK).,
134,"Un Flip-Flop di tipo D è trasparente, ovvero propaga il valore logico presente sull'ingresso dato (D) in uscita se:",Domande Logica Sequenziale
,l'ingresso di clock (CLK) commuta dal valore logico basso al valore logico alto (fronte di salita).,
,l'ingresso di clock (CLK) è stabile ad un valore logico basso.,
,l'ingresso di clock (CLK) è stabile ad un valore logico alto.,
,l'ingresso di clock (CLK) commuta dal valore logico alto al valore logico basso (fronte di discesa).,
135,In un latch D se l'ingresso di Dato è alto (D pari a 1) e l'ingresso Clock è basso (CLK pari a 0) l'uscita Q,Domande Logica Sequenziale
,è bassa,
,è non definita,
,è alta,
,mantiene il valore logico che aveva assunto in precendenza (Q pari a Qprev).,
136,Nelle macchine a stati la tabella delle uscite (Output Table identifica:,Domande Logica Sequenziale
,"la relazione tra stato precedente, stato futuro ed ingressi.",
,la rappresentazione binaria degli ingressi.,
,la relazione tra stato corrente e uscite.,
,la rappresentazione binaria dei diversi stati.,
137,Nelle macchine a stati la Tabella delle transizioni di stati (State transition table) identifica:,Domande Logica Sequenziale
,la rappresentazione binaria delle diverse uscite.,
,la rappresentazione binaria degli ingressi.,
,"la relazione tra stato precedente, stato futuro ed ingressi.",
,la rappresentazione binaria dei diversi stati.,
138,Una memoria composta da 30 bits di indirizzamento e parole da 8 bits ha dimensione pari a,Domande Blocchi costitutivi CMOS
,1GBytes,
,8GBytes,
,64Kbits,
,64KBytes,
139,Un sottrattore a n-bits in complemento a due in logica CMOS,Domande Blocchi costitutivi CMOS
,può essere realizzato aggiungendo N inverter da un bit ad un sommatore a N bit.,
,può essere realizzato aggiungendo N/2 inverter da un bit ad un sommatore a N bit.,
,non può essere realizzato,
,necessita si un area doppia rispetto ad un sommatore a N bit.,
140,Il full-adder (sommatore completo) si differenzia dal half-adder (semi sommatore) in quanto il full adder,Domande Blocchi costitutivi CMOS
,usa una logica per prevedere il riporto.,
,è anche detto aritmetic logic unit (ALU).,
,permette di propagare il riporto dall'ingresso all'uscita,
,è più veloce del secondo.,
141,La memoria RAM dinamica,Domande Blocchi costitutivi CMOS
,è formata da celle di memorie composte da flip-flop di tipo D,
,è formata da celle di memoria composte da transistori con gate flottante (floating gate transistor),
,è formata da celle di memoria composte da circuiti bistabili,
,è formata da celle di memoria composte da condensatori.,
142,Una memoria composta da 20 bits di indirizzamento e parole da 16 bits,Domande Blocchi costitutivi CMOS
,2KBytes,
,16Mbits,
,16MBytes,
,2Kbits,
143,Una memoria composta da 32 bits di indirizzamento e parole da 8 bits ha dimensione pari a,Domande Blocchi costitutivi CMOS
,4GBytes,
,4GBits,
,64KBytes,
,64Kbits,
144,La memoria ROM programmabile elettricamente,Domande Blocchi costitutivi CMOS
,è formata da celle di memoria composte da condensatori.,
,è formata da celle di memoria composte da transistori con gate flottante (floating gate transistor),
,è formata da celle di memoria composte da circuiti bistabili,
,è formata da celle di memorie composte da flip-flop di tipo D,
145,La memoria RAM statica,Domande Blocchi costitutivi CMOS
,è formata da celle di memoria composte da circuiti bistabili,
,è formata da celle di memorie composte da flip-flop di tipo D,
,è formata da celle di memoria composte da condensatori.,
,è formata da celle di memoria composte da transistori con gate flottante (floating gate transistor),
146,Una memoria composta da 20 bits di indirizzamento e parole da 32 bits ha dimensione pari a,Domande Blocchi costitutivi CMOS
,2KBytes,
,4Mbits,
,2Kbits,
,4MBytes,
147,Il transistore pMOS si comporta come un interruttore aperto (interdetto) se:,Domande a risposta multipla
,Il drain è connesso ad una tensione corrispondente ad un valore logico alto,
,Il gate è connesso ad una tensione corrispondente ad un valore logico basso,
,Il gate è connesso ad una tensione corrispondente ad un valore logico alto,
,Il drain è connesso ad una tensione corrispondente ad un valore logico basso,
148,Il transistore nMOS si comporta come un interruttore chiuso (conduce) se :,Domande a risposta multipla
,Il gate è connesso ad una tensione corrispondente ad un valore logico alto,
,Il drain è connesso ad una tensione corrispondente ad un valore logico basso,
,Il gate è connesso ad una tensione corrispondente ad un valore logico basso,
,Il drain è connesso ad una tensione corrispondente ad un valore logico alto,
149,Il transistore pMOS si comporta come un interruttore chiuso (coduce) se:,Domande a risposta multipla
,Il drain è connesso ad una tensione corrispondente ad un valore logico basso,
,Il drain è connesso ad una tensione corrispondente ad un valore logico alto,
,Il gate è connesso ad una tensione corrispondente ad un valore logico basso,
,Il gate è connesso ad una tensione corrispondente ad un valore logico alto,
150,Il transistore nMOS si comporta come un interruttore aperto (interdetto) se:,Domande a risposta multipla
,Il gate è connesso ad una tensione corrispondente ad un valore logico alto,
,Il drain è connesso ad una tensione corrispondente ad un valore logico basso,
,Il gate è connesso ad una tensione corrispondente ad un valore logico basso,
,Il drain è connesso ad una tensione corrispondente ad un valore logico alto,
151,3 transistori connessi in serie si comportano,Domande a risposta multipla
,come un transistore equivalente tre volte più conduttivo,
,nessuna delle precedenti,
,come un transistore equivalente tre volte più resistivo,
,come tre transistori in parallelo,
152,,Simulazione Esame - compito eol - 28/05/2020
,Diminuisce,
,Resta invariata,
,Aumenta,
,Nessuna delle risposte precedenti,
153,"Si consideri una rete CMOS come da figura. Considerare i seguenti valori per i parametri tecnologici:la resistenza equivalente di un transistor PMOS con fattore di forma S=1S=1 in modo ON  è Rpmos,S=1=6.23kohmRpmos,S=1=6.23kohm .la resistenza equivalente di un transistor NMOS con fattore di forma S=1S=1 in modo ON  è Rnmos,S=1=3.13kohmRnmos,S=1=3.13kohm . la capacità di ingresso dell'inverter a carico del nodo XX è Cload=200fFCload=200fF .la tensione di alimentazione è VDD=0.8vVDD=0.8vDimensionare i transistor NMOS in modo che il tempo di propagazione da alto a basso del gate TPHLTPHL sia minore o uguale a 1.6ns.- Si consideri per il ramo di pull-down il critical path composto da 2 transistor in serie.",Simulazione Esame - compito eol - 28/05/2020
154,Si indichi quale delle seguenti espressioni booleane è realizzata dalla rete di pull-up  rappresentata in figura: ,Simulazione Esame - compito eol - 28/05/2020
,,
,,
,,
,,
155,"Si consideri una rete CMOS come da figura. Considerare i seguenti valori per i parametri tecnologici:la resistenza equivalente di un transistor PMOS con fattore di forma S=1S=1 in modo ON  è Rpmos,S=1=6.23kohmRpmos,S=1=6.23kohm .la resistenza equivalente di un transistor NMOS con fattore di forma S=1S=1 in modo ON  è Rnmos,S=1=3.13kohmRnmos,S=1=3.13kohm . la capacità di ingresso dell'inverter a carico del nodo XX è Cload=200fFCload=200fF .la tensione di alimentazione è VDD=0.8vVDD=0.8v Se il gate è attivato ogni 1ns1ns, qual è il suo consumo di potenza? Ignorare il consumo dell'invertitore.",Simulazione Esame - compito eol - 28/05/2020
,uW,
,W,
,mW,
,nW,
156,"Si identifichi il cammino critico per la rete di pull-up del gate CMOS rappresentato in figura:Si identifichi la sequenza come (A=x,B=x,C=x)  t.c. x può valere 0 o 1 o X. Si dispongano i letterali in ordine alfabetico.",Simulazione Esame - compito eol - 28/05/2020
157,Quale dei seguenti numeri binari rappresenta il numero decimale -71 codificato in bit di segno,Simulazione Esame - compito eol - 28/05/2020
,1100 0111,
,0100 0111,
,1011 1001,
,1011 1000,
158,Il transistor nMOS all'interno dell'inverter CMOS in condizioni statiche è interdetto (OFF) se:,Simulazione Esame - compito eol - 28/05/2020
,,
,,
,,
,,
159,"Si faccia riferimento al circuito sequenziale in figura con segnale di clock (CLK), di Dato (  DINDIN ) come riportati. Quale delle forme d'onda riportate per l'uscita ( QOUTQOUT ) è corretta? ",Simulazione Esame - compito eol - 28/05/2020
,,
,,
,,
,,
160,Quale funzione logica viene realizzata dal circuito in figura?,Simulazione Esame - compito eol - 28/05/2020
,,
,,
,,
,,
161,Facendo riferimento ad un gate complesso composto da un ramo di pull'up come da figura:Quali dei seguenti circuiti realizza il ramo di pull-down del gate complesso?,Simulazione Esame - compito eol - 28/05/2020
,,
,,
,,
,,
162,,Simulazione Esame - compito eol - 28/05/2020
163,Si consideri il circuito in figura. Se X = 1 quale sarà il valore di Z ?,Simulazione Esame - compito eol - 28/05/2020
,,
,1,
,A,
,0,
164,"Si identifichi il cammino critico per la rete di pull-down del gate CMOS rappresentato in figura:Si identifichi il percorso critico come lista dei transistor coinvolti nel percorso. Si indichino le etichette dei transistor ordinati in modo crescente. es: (n3,n4,n5,...)",Simulazione Esame - compito eol - 28/05/2020
165,"Si identifichi il cammino critico per la rete di pull-up del gate CMOS rappresentato in figura:Si identifichi il percorso critico come lista dei transistor coinvolti nel percorso. Si indichino le etichette dei transistor ordinati in modo crescente. es: (p2,p4,...)",Simulazione Esame - compito eol - 28/05/2020
166,"Si identifichi il cammino critico per la rete di pull-down del gate CMOS rappresentato in figura:Si identifichi la sequenza come (A=x,B=x,C=x)  t.c. x può valere 0 o 1 o X. Si dispongano i letterali in ordine alfabetico.",Simulazione Esame - compito eol - 28/05/2020
167,,Simulazione Esame - compito eol - 28/05/2020
