	.data
	.string	.int_wformat, "%d\12"
	.string	.float_wformat, "%f\12"
	.string	.char_wformat, "%c\12"
	.string	.string_wformat, "%s\12"
	.string	.int_rformat, "%d"
	.string	.float_rformat, "%f"
	.string	.char_rformat, "%c"
	.string	.string_rformat, "%s"
	.text
.frame	main, 60
	loadI	32  => %vr8_0
	loadI	1  => %vr9_0
	i2i	%vr0_1  => %vr10_0
	loadI	-4  => %vr11_0
	add	%vr10_0, %vr11_0 => %vr12_0
	sub	%vr9_0, %vr9_0 => %vr13_0
	loadI	4  => %vr14_0
	mult	%vr13_0, %vr14_0 => %vr15_0
	sub	%vr12_0, %vr15_0 => %vr16_0
	store	%vr8_0  => %vr16_0
	loadI	11  => %vr17_0
	loadI	2  => %vr18_0
	i2i	%vr0_1  => %vr10_1
	add	%vr10_1, %vr11_0 => %vr12_1
	sub	%vr18_0, %vr9_0 => %vr19_0
	mult	%vr19_0, %vr14_0 => %vr20_0
	sub	%vr12_1, %vr20_0 => %vr21_0
	store	%vr17_0  => %vr21_0
	loadI	111  => %vr22_0
	loadI	3  => %vr23_0
	i2i	%vr0_1  => %vr10_2
	add	%vr10_2, %vr11_0 => %vr12_2
	sub	%vr23_0, %vr9_0 => %vr24_0
	mult	%vr24_0, %vr14_0 => %vr25_0
	sub	%vr12_2, %vr25_0 => %vr26_0
	store	%vr22_0  => %vr26_0
	loadI	88  => %vr27_0
	i2i	%vr0_1  => %vr10_3
	add	%vr10_3, %vr11_0 => %vr12_3
	sub	%vr14_0, %vr9_0 => %vr28_0
	mult	%vr28_0, %vr14_0 => %vr29_0
	sub	%vr12_3, %vr29_0 => %vr30_0
	store	%vr27_0  => %vr30_0
	loadI	5  => %vr31_0
	i2i	%vr0_1  => %vr10_4
	add	%vr10_4, %vr11_0 => %vr12_4
	sub	%vr31_0, %vr9_0 => %vr32_0
	mult	%vr32_0, %vr14_0 => %vr33_0
	sub	%vr12_4, %vr33_0 => %vr34_0
	store	%vr17_0  => %vr34_0
	loadI	44  => %vr35_0
	loadI	6  => %vr36_0
	i2i	%vr0_1  => %vr10_5
	add	%vr10_5, %vr11_0 => %vr12_5
	sub	%vr36_0, %vr9_0 => %vr37_0
	mult	%vr37_0, %vr14_0 => %vr38_0
	sub	%vr12_5, %vr38_0 => %vr39_0
	store	%vr35_0  => %vr39_0
	loadI	33  => %vr40_0
	loadI	7  => %vr41_0
	i2i	%vr0_1  => %vr10_6
	add	%vr10_6, %vr11_0 => %vr12_6
	sub	%vr41_0, %vr9_0 => %vr42_0
	mult	%vr42_0, %vr14_0 => %vr43_0
	sub	%vr12_6, %vr43_0 => %vr44_0
	store	%vr40_0  => %vr44_0
	loadI	8  => %vr45_0
	i2i	%vr0_1  => %vr10_7
	add	%vr10_7, %vr11_0 => %vr12_7
	sub	%vr45_0, %vr9_0 => %vr46_0
	mult	%vr46_0, %vr14_0 => %vr47_0
	sub	%vr12_7, %vr47_0 => %vr48_0
	store	%vr40_0  => %vr48_0
	loadI	22  => %vr49_0
	loadI	9  => %vr50_0
	i2i	%vr0_1  => %vr10_8
	add	%vr10_8, %vr11_0 => %vr12_8
	sub	%vr50_0, %vr9_0 => %vr51_0
	mult	%vr51_0, %vr14_0 => %vr52_0
	sub	%vr12_8, %vr52_0 => %vr53_0
	store	%vr49_0  => %vr53_0
	loadI	77  => %vr54_0
	loadI	10  => %vr55_0
	i2i	%vr0_1  => %vr10_9
	add	%vr10_9, %vr11_0 => %vr12_9
	sub	%vr55_0, %vr9_0 => %vr56_0
	mult	%vr56_0, %vr14_0 => %vr57_0
	sub	%vr12_9, %vr57_0 => %vr58_0
	store	%vr54_0  => %vr58_0
	loadI	45  => %vr59_0
	i2i	%vr0_1  => %vr10_10
	add	%vr10_10, %vr11_0 => %vr12_10
	sub	%vr17_0, %vr9_0 => %vr60_0
	mult	%vr60_0, %vr14_0 => %vr61_0
	sub	%vr12_10, %vr61_0 => %vr62_0
	store	%vr59_0  => %vr62_0
	loadI	65  => %vr63_0
	loadI	12  => %vr64_0
	i2i	%vr0_1  => %vr10_11
	add	%vr10_11, %vr11_0 => %vr12_11
	sub	%vr64_0, %vr9_0 => %vr65_0
	mult	%vr65_0, %vr14_0 => %vr66_0
	sub	%vr12_11, %vr66_0 => %vr67_0
	store	%vr63_0  => %vr67_0
	loadI	76  => %vr68_0
	loadI	13  => %vr69_0
	i2i	%vr0_1  => %vr10_12
	add	%vr10_12, %vr11_0 => %vr12_12
	sub	%vr69_0, %vr9_0 => %vr70_0
	mult	%vr70_0, %vr14_0 => %vr71_0
	sub	%vr12_12, %vr71_0 => %vr72_0
	store	%vr68_0  => %vr72_0
	loadI	87  => %vr73_0
	loadI	14  => %vr74_0
	i2i	%vr0_1  => %vr10_13
	add	%vr10_13, %vr11_0 => %vr12_13
	sub	%vr74_0, %vr9_0 => %vr75_0
	mult	%vr75_0, %vr14_0 => %vr76_0
	sub	%vr12_13, %vr76_0 => %vr77_0
	store	%vr73_0  => %vr77_0
	loadI	34  => %vr78_0
	loadI	15  => %vr79_0
	i2i	%vr0_1  => %vr10_14
	add	%vr10_14, %vr11_0 => %vr12_14
	sub	%vr79_0, %vr9_0 => %vr80_0
	mult	%vr80_0, %vr14_0 => %vr81_0
	sub	%vr12_14, %vr81_0 => %vr82_0
	store	%vr78_0  => %vr82_0
	i2i	%vr9_0  => %vr4_0
	comp	%vr4_0, %vr74_0 => %vr83_0
	testgt	%vr83_0  => %vr84_0
	cbr	%vr84_0  -> .L0

	Phi Nodes for Block 4
		phi	%vr4_0, %vr4_2 	 => %vr4_1

.L1:	nop
	i2i	%vr4_1  => %vr7_0
	add	%vr4_1, %vr9_0 => %vr85_0
	i2i	%vr85_0  => %vr5_0
	comp	%vr5_0, %vr79_0 => %vr86_0
	testgt	%vr86_0  => %vr87_0
	cbr	%vr87_0  -> .L2

	Phi Nodes for Block 5
		phi	%vr5_0, %vr5_2 	 => %vr5_1
		phi	%vr7_0, %vr7_3 	 => %vr7_1

.L3:	nop
	i2i	%vr0_1  => %vr10_15
	add	%vr10_15, %vr11_0 => %vr12_15
	sub	%vr5_1, %vr9_0 => %vr88_0
	mult	%vr88_0, %vr14_0 => %vr89_0
	sub	%vr12_15, %vr89_0 => %vr90_0
	load	%vr90_0  => %vr91_0
	i2i	%vr0_1  => %vr10_16
	add	%vr10_16, %vr11_0 => %vr12_16
	sub	%vr7_1, %vr9_0 => %vr92_0
	mult	%vr92_0, %vr14_0 => %vr93_0
	sub	%vr12_16, %vr93_0 => %vr94_0
	load	%vr94_0  => %vr95_0
	comp	%vr91_0, %vr95_0 => %vr96_0
	testlt	%vr96_0  => %vr97_0
	cbrne	%vr97_0  -> .L4
	i2i	%vr5_1  => %vr7_2

	Phi Nodes for Block 7
		phi	%vr7_1, %vr7_2 	 => %vr7_3

.L4:	nop
	add	%vr5_1, %vr9_0 => %vr98_0
	i2i	%vr98_0  => %vr5_2
	comp	%vr5_2, %vr79_0 => %vr86_1
	testle	%vr86_1  => %vr87_1
	cbr	%vr87_1  -> .L3

	Phi Nodes for Block 8
		phi	%vr7_0, %vr7_3 	 => %vr7_4

.L2:	nop
	i2i	%vr0_1  => %vr10_17
	add	%vr10_17, %vr11_0 => %vr12_17
	sub	%vr4_1, %vr9_0 => %vr99_0
	mult	%vr99_0, %vr14_0 => %vr100_0
	sub	%vr12_17, %vr100_0 => %vr101_0
	load	%vr101_0  => %vr102_0
	i2i	%vr102_0  => %vr6_0
	i2i	%vr0_1  => %vr10_18
	add	%vr10_18, %vr11_0 => %vr12_18
	sub	%vr7_4, %vr9_0 => %vr92_1
	mult	%vr92_1, %vr14_0 => %vr93_1
	sub	%vr12_18, %vr93_1 => %vr94_1
	load	%vr94_1  => %vr95_1
	i2i	%vr0_1  => %vr10_19
	add	%vr10_19, %vr11_0 => %vr12_19
	sub	%vr12_19, %vr100_0 => %vr101_1
	store	%vr95_1  => %vr101_1
	i2i	%vr0_1  => %vr10_20
	add	%vr10_20, %vr11_0 => %vr12_20
	sub	%vr12_20, %vr93_1 => %vr94_2
	store	%vr6_0  => %vr94_2
	i2i	%vr85_0  => %vr4_2
	comp	%vr4_2, %vr74_0 => %vr83_1
	testle	%vr83_1  => %vr84_1
	cbr	%vr84_1  -> .L1
.L0:	nop
	i2i	%vr9_0  => %vr4_3
	comp	%vr4_3, %vr79_0 => %vr103_0
	testgt	%vr103_0  => %vr104_0
	cbr	%vr104_0  -> .L5

	Phi Nodes for Block 10
		phi	%vr4_3, %vr4_5 	 => %vr4_4

.L6:	nop
	i2i	%vr0_1  => %vr10_21
	add	%vr10_21, %vr11_0 => %vr12_21
	sub	%vr4_4, %vr9_0 => %vr99_1
	mult	%vr99_1, %vr14_0 => %vr100_1
	sub	%vr12_21, %vr100_1 => %vr101_2
	load	%vr101_2  => %vr102_1
	iwrite	%vr102_1
	add	%vr4_4, %vr9_0 => %vr85_1
	i2i	%vr85_1  => %vr4_5
	comp	%vr4_5, %vr79_0 => %vr103_1
	testle	%vr103_1  => %vr104_1
	cbr	%vr104_1  -> .L6
.L5:	nop
	ret
