<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:13:29.1329</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0130016</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널</inventionTitle><inventionTitleEng>DISPLAY PANEL</inventionTitleEng><openDate>2023.04.07</openDate><openNumber>10-2023-0047271</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 표시 패널은 폴딩축을 중심으로 폴딩 가능한 베이스 기판, 베이스 기판 상에 배치되고, 복수의 트랜지스터들 및 복수의 트랜지스터들 중 2개의 트랜지스터들을 연결하는 적어도 하나의 연결 패턴을 포함하는 회로 소자층, 및 회로 소자층 상에 배치되고, 애노드 및 캐소드를 포함하는 발광 소자를 포함할 수 있다. 복수의 트랜지스터들은 제1 반도체 패턴을 포함하는 제1 트랜지스터 및 제2 반도체 패턴을 포함하는 제2 트랜지스터를 포함할 수 있고, 제1 반도체 패턴은 제2 반도체 패턴과 동일 층상에 배치되며, 연결 패턴은 제1 반도체 패턴과 상이한 층상에 배치되어 제1 반도체 패턴과 제2 반도체 패턴을 연결할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 폴딩축을 중심으로 폴딩 가능한 베이스 기판; 상기 베이스 기판 상에 배치되고, 복수의 트랜지스터들 및 상기 복수의 트랜지스터들 중 2개의 트랜지스터들을 연결하는 적어도 하나의 연결 패턴을 포함하는 회로 소자층; 및 상기 회로 소자층 상에 배치되고, 애노드 및 캐소드를 포함하는 발광 소자를 포함하고, 상기 복수의 트랜지스터들은 제1 반도체 패턴을 포함하는 제1 트랜지스터; 및 제2 반도체 패턴을 포함하는 제2 트랜지스터를 포함하고, 상기 제1 반도체 패턴은 상기 제2 반도체 패턴과 동일 층상에 배치되고, 상기 연결 패턴은 상기 제1 반도체 패턴과 상이한 층상에 배치되어, 상기 제1 반도체 패턴과 상기 제2 반도체 패턴을 연결하는 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 연결 패턴은 몰리브데넘, 알루미늄, 구리 및 이들의 합금 중 적어도 하나를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 회로 소자층은 커패시터를 더 포함하고, 상기 커패시터는 상기 제1 반도체 패턴 상에 배치된 제1 전극; 및 상기 제1 전극 상에 배치된 제2 전극을 포함하고, 상기 연결 패턴은 상기 제1 전극 및 상기 제2 전극과 상이한 층상에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서, 상기 제1 전극은, 상기 제1 반도체 패턴과 평면상에서 중첩하여 상기 제1 트랜지스터의 게이트 전극을 정의하는 제1 부분; 및 상기 제2 전극과 평면상에서 중첩하는 제2 부분을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 복수의 트랜지스터들은 상기 제1 반도체 패턴과 상이한 층상에 배치된 제3 반도체 패턴을 포함하는 제3 트랜지스터를 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 회로 소자층은 상기 제3 반도체 패턴의 소스와 상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결되는 연결 전극을 더 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 연결 패턴은 상기 연결 전극과 동일 층상에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서, 상기 연결 패턴은 상기 연결 전극과 상이한 층상에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서, 상기 연결 전극은 평면 상에서 상기 제3 반도체 패턴의 상기 소스의 전 영역에 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제5 항에 있어서, 상기 제3 트랜지스터는 상기 제3 반도체 패턴 상에 배치된 게이트 전극을 포함하고, 상기 연결 패턴은 상기 게이트 전극과 동일 층상에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 회로 소자층은 상기 제3 트랜지스터의 상기 게이트 전극에 연결된 신호 라인을 포함하고, 상기 신호 라인은 평면 상에서 상기 연결 패턴과 교차하는 표시 패널. </claim></claimInfo><claimInfo><claim>12. 제5 항에 있어서, 상기 제1 반도체 패턴, 상기 제2 반도체 패턴 및 상기 제3 반도체 패턴 각각은 폴리 실리콘 또는 금속 산화물을 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서, 상기 복수의 트랜지스터들은 제3 반도체 패턴을 포함하는 제3 트랜지스터; 및 상기 제3 반도체 패턴과 동일 층상에 배치되는 제4 반도체 패턴을 포함하는 제4 트랜지스터를 포함하고, 상기 적어도 하나의 연결 패턴은 상기 제1 반도체 패턴 및 상기 제2 반도체 패턴에 연결되는 제1 연결 패턴; 및 상기 제3 반도체 패턴 및 상기 제4 반도체 패턴에 연결되는 제2 연결 패턴을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제3 반도체 패턴은 상기 제1 반도체 패턴과 동일 층상에서 일체의 형상을 가지며 연결되는 표시 패널.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서, 상기 회로 소자층은 상기 제2 연결 패턴과 상기 애노드 사이에 배치된 연결 전극을 더 포함하고, 상기 제2 연결 패턴은 상기 연결 전극을 통해 상기 애노드에 전기적으로 연결되는 표시 패널.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서, 상기 회로 소자층은 상기 제4 트랜지스터에 전기적으로 연결되며, 초기화 전압을 수신하는 초기화 라인을 더 포함하고, 상기 초기화 라인은 평면 상에서 상기 제2 연결 패턴과 교차하는 표시 패널. </claim></claimInfo><claimInfo><claim>17. 화소; 상기 화소에 게이트 전압을 제공하는 게이트 라인; 상기 화소에 데이터 전압을 제공하는 데이터 라인; 상기 화소에 제1 전원 전압을 제공하는 제1 전원 라인; 및 상기 화소에 제2 전원 전압을 제공하는 제2 전원 라인을 포함하고, 상기 화소는, 상기 제1 전원 라인에 연결된 커패시터; 상기 커패시터에 연결된 제1 트랜지스터; 상기 게이트 라인과 상기 데이터 라인에 연결된 제2 트랜지스터; 상기 제2 전원 라인에 연결된 발광 소자; 및 상기 제1 트랜지스터와 상기 제2 트랜지스터를 연결하는 제1 연결 패턴을 포함하고, 상기 제1 트랜지스터의 반도체 패턴과 상기 제2 트랜지스터의 반도체 패턴은 동일한 층상에 배치되고, 상기 제1 연결 패턴은 상기 제1 트랜지스터의 상기 반도체 패턴과 상이한 층상에 배치되어 상기 제1 및 제2 트랜지스터의 상기 반도체 패턴들을 연결하는 표시 패널. </claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 화소에 제1 초기화 전압을 제공하는 제1 초기화 라인; 및 상기 화소에 발광 제어 신호를 제공하는 제1 신호 라인을 더 포함하고, 상기 화소는 상기 발광 소자와 상기 제1 신호 라인에 연결된 제3 트랜지스터; 상기 제1 초기화 라인에 연결된 제4 트랜지스터; 및 상기 제3 트랜지스터와 상기 제4 트랜지스터를 연결하는 제2 연결 패턴을 더 포함하고, 상기 제3 트랜지스터의 반도체 패턴과 상기 제4 트랜지스터의 반도체 패턴은 동일한 층상에 배치되고, 상기 제2 연결 패턴은 상기 제3 트랜지스터의 상기 반도체 패턴과 상이한 층상에 배치되어 상기 제3 및 상기 제4 트랜지스터들의 상기 반도체 패턴들을 연결하는 표시 패널. </claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 화소에 제2 초기화 전압을 제공하는 제2 초기화 라인을 더 포함하고, 상기 화소는 상기 제1 트랜지스터에 연결된 제5 트랜지스터; 상기 제5 트랜지스터와 상기 제2 초기화 라인에 연결된 제6 트랜지스터; 상기 제1 전원 라인과 상기 제1 트랜지스터에 연결된 제7 트랜지스터; 및 상기 커패시터와 상기 제5 트랜지스터를 연결하는 연결 전극을 더 포함하고, 상기 연결 전극은 상기 제5 트랜지스터의 반도체 패턴과 상이한 층상에 배치되고, 평면 상에서 상기 제5 트랜지스터의 소스 전 영역에 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 제1 내지 제7 트랜지스터들 각각은 N 타입 트랜지스터 및 P 타입 트랜지스터 중 하나인 표시 패널. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>LEE, SEUNGCHAN</engName><name>이승찬</name></inventorInfo><inventorInfo><address>대전광역시 유성구...</address><code> </code><country> </country><engName>KIM, IN-BAE</engName><name>김인배</name></inventorInfo><inventorInfo><address>경기도 고양시 덕양구...</address><code> </code><country> </country><engName>KIM, Jaechung</engName><name>김재청</name></inventorInfo><inventorInfo><address>서울특별시 송파구...</address><code> </code><country> </country><engName>LEE, SEONGJUN</engName><name>이성준</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>LIM, JAEIK</engName><name>임재익</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.09.30</receiptDate><receiptNumber>1-1-2021-1126956-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>1-1-2024-0898506-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.28</receiptDate><receiptNumber>9-5-2025-0825216-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.10.29</receiptDate><receiptNumber>1-1-2025-1204415-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName> </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.10.29</receiptDate><receiptNumber>1-1-2025-1204416-09</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210130016.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b047fb12ca1707d810132535cfedaddaa5c486245e1c36e6ae7075ec13a8a8ddcd18fbca7adff3cbde3438af8fc0f6a1d6252a2389cdf104</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf76896196bcf4e5b6c0ea5714016512b29bc1a2424191d396451b20fda494a386a5f06a303382b177db6dbf9977380718def261adb22ad8d3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>