TimeQuest Timing Analyzer report for experiment4b
Tue Oct 15 21:07:43 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; experiment4b                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.94 MHz ; 112.94 MHz      ; CLOCK_50_I ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.996  ; 0.000         ;
; CLOCK_50_I                                               ; 11.146 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.774 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.996 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.298      ; 2.338      ;
; 2.996 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.298      ; 2.338      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                                              ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 11.146 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.889      ;
; 11.206 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.829      ;
; 11.247 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.788      ;
; 11.438 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.597      ;
; 11.505 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.530      ;
; 11.542 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.493      ;
; 11.577 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.458      ;
; 11.637 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.398      ;
; 11.678 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.357      ;
; 11.686 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.349      ;
; 11.712 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.323      ;
; 11.736 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.299      ;
; 11.744 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.291      ;
; 11.772 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.263      ;
; 11.806 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.229      ;
; 11.813 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.222      ;
; 11.813 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.222      ;
; 11.816 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.219      ;
; 11.817 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.218      ;
; 11.869 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.166      ;
; 11.895 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 8.143      ;
; 11.936 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.099      ;
; 11.973 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.062      ;
; 12.002 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.033      ;
; 12.004 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.031      ;
; 12.028 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.007      ;
; 12.033 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 8.002      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.050 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.058 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.968      ;
; 12.062 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 7.957      ;
; 12.062 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 7.957      ;
; 12.067 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.968      ;
; 12.071 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.964      ;
; 12.108 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.927      ;
; 12.117 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.918      ;
; 12.119 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.916      ;
; 12.120 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.915      ;
; 12.138 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.897      ;
; 12.157 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.881      ;
; 12.167 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.868      ;
; 12.175 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.860      ;
; 12.195 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.840      ;
; 12.237 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.798      ;
; 12.244 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.791      ;
; 12.247 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.788      ;
; 12.248 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.787      ;
; 12.252 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.783      ;
; 12.267 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.768      ;
; 12.286 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.749      ;
; 12.302 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.733      ;
; 12.310 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.725      ;
; 12.326 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.712      ;
; 12.327 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.708      ;
; 12.340 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.695      ;
; 12.368 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.667      ;
; 12.372 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.663      ;
; 12.379 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.656      ;
; 12.382 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.653      ;
; 12.383 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.652      ;
; 12.388 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.647      ;
; 12.430 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.605      ;
; 12.433 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.602      ;
; 12.459 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.576      ;
; 12.461 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.577      ;
; 12.464 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.571      ;
; 12.470 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.565      ;
; 12.479 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.556      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.018     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.489 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.010     ; 7.537      ;
; 12.493 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 7.526      ;
; 12.493 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.017     ; 7.526      ;
; 12.498 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.537      ;
; 12.510 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.525      ;
; 12.530 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.505      ;
; 12.534 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.501      ;
; 12.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 7.485      ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; UART_SRAM_interface:UART_unit|SRAM_write_data[13]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.518 ; UART_SRAM_interface:UART_unit|SRAM_write_data[14]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; UART_SRAM_interface:UART_unit|SRAM_write_data[10]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.522 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][14]                             ; VGA_SRAM_interface:VGA_unit|VGA_green_buf[8]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][3]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[5]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.537 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.541 ; top_state[0]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.808      ;
; 0.544 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.810      ;
; 0.549 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.815      ;
; 0.649 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.651 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.917      ;
; 0.657 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][10]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][12]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][12]                             ; VGA_SRAM_interface:VGA_unit|VGA_green_buf[6]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][13]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[7]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.928      ;
; 0.662 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][7]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[9]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz_buf                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.674 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.940      ;
; 0.692 ; VGA_enable                                                                   ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.958      ;
; 0.698 ; top_state[1]                                                                 ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.964      ;
; 0.699 ; top_state[1]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.965      ;
; 0.711 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.976      ;
; 0.714 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.979      ;
; 0.715 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.980      ;
; 0.717 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][15]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.983      ;
; 0.721 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.987      ;
; 0.754 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][9]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[3]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.020      ;
; 0.755 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.020      ;
; 0.765 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.031      ;
; 0.769 ; VGA_SRAM_interface:VGA_unit|VGA_green[1]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.035      ;
; 0.769 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.035      ;
; 0.772 ; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.038      ;
; 0.773 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.039      ;
; 0.785 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]                              ; VGA_SRAM_interface:VGA_unit|VGA_red[2]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.051      ;
; 0.787 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][0]                              ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.053      ;
; 0.791 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.057      ;
; 0.794 ; top_state[1]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; UART_timer[13]                                                               ; UART_timer[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.062      ;
; 0.799 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 1.064      ;
; 0.800 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][11]                             ; VGA_SRAM_interface:VGA_unit|VGA_green_buf[5]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; UART_timer[6]                                                                ; UART_timer[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; UART_timer[8]                                                                ; UART_timer[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; UART_timer[1]                                                                ; UART_timer[1]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 1.072      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.774 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.298      ; 2.338      ;
; 6.774 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.298      ; 2.338      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.219 ; 4.219 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.219 ; 4.219 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.774 ; 3.774 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.002 ; 4.002 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.051 ; 4.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.005 ; 4.005 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.366 ; 4.366 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.462 ; 4.462 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.851 ; 3.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.860 ; 3.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.641 ; 4.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.385 ; 4.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 4.914 ; 4.914 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 4.914 ; 4.914 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.340 ; 6.340 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.004 ; 2.004 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -3.989 ; -3.989 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -3.989 ; -3.989 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.544 ; -3.544 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -3.544 ; -3.544 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.772 ; -3.772 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -3.821 ; -3.821 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -3.775 ; -3.775 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -4.136 ; -4.136 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.101 ; -4.101 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.133 ; -4.133 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -4.232 ; -4.232 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.211 ; -4.211 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.619 ; -3.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.621 ; -3.621 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -3.630 ; -3.630 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.498 ; -4.498 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.411 ; -4.411 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -4.155 ; -4.155 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.121 ; -4.121 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.706 ; -1.706 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.706 ; -1.706 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.985 ; -4.985 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.774 ; -1.774 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 11.770 ; 11.770 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 11.157 ; 11.157 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 11.560 ; 11.560 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.679  ; 8.679  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.277  ; 8.277  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.083  ; 9.083  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.174  ; 9.174  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 11.770 ; 11.770 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.689  ; 8.689  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.167 ; 11.167 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.167 ; 11.167 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.147 ; 11.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.142 ; 11.142 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.918 ; 10.918 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.899 ; 10.899 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.094 ; 13.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 12.945 ; 12.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.094 ; 13.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.651 ; 12.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.609 ; 12.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.674 ; 12.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.898 ; 12.898 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 12.915 ; 12.915 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 12.998 ; 12.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 12.118 ; 12.118 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.142 ; 12.142 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 12.576 ; 12.576 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 12.688 ; 12.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 12.185 ; 12.185 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.998 ; 12.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.720 ; 11.720 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.062 ; 13.062 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.818 ; 12.818 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 13.062 ; 13.062 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 12.554 ; 12.554 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 12.651 ; 12.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.520 ; 12.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 11.947 ; 11.947 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.334  ; 8.334  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.137  ; 8.137  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.334  ; 8.334  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.308  ; 8.308  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.138  ; 8.138  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.843  ; 7.843  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.173  ; 8.173  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.940  ; 7.940  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.789  ; 7.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.173  ; 8.173  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.834  ; 7.834  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.118  ; 8.118  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 13.072 ; 13.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 11.944 ; 11.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.733 ; 10.733 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 11.951 ; 11.951 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 13.072 ; 13.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 12.301 ; 12.301 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 12.285 ; 12.285 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 12.515 ; 12.515 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.033 ; 10.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.647  ; 9.647  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.033 ; 10.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.535  ; 9.535  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.376  ; 9.376  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.015  ; 9.015  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.861  ; 9.861  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.667  ; 9.667  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.690  ; 8.690  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.596  ; 8.596  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.982  ; 7.982  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.023  ; 8.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.452  ; 8.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.477  ; 8.477  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.535  ; 8.535  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.451  ; 8.451  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.693  ; 8.693  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.508  ; 8.508  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.544  ; 8.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.674  ; 8.674  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.070  ; 8.070  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.070  ; 8.070  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.998  ; 7.998  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.997  ; 7.997  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.769  ; 7.769  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.261  ; 7.261  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.245  ; 7.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.269  ; 7.269  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.260  ; 7.260  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.236  ; 7.236  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.023  ; 7.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.769  ; 9.769  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.154  ; 8.154  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.108  ; 8.108  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.975  ; 7.975  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.962  ; 7.962  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.919  ; 7.919  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.945  ; 7.945  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.505  ; 8.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.412  ; 8.412  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.203  ; 8.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.185  ; 8.185  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.387  ; 8.387  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.386  ; 8.386  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.505  ; 8.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.914  ; 8.914  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.900  ; 8.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.323  ; 8.323  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.900  ; 8.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.658  ; 8.658  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.651  ; 8.651  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.634  ; 8.634  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.168  ; 8.168  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.393  ; 8.393  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.431  ; 8.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.898  ; 8.898  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.810  ; 5.810  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.817  ; 5.817  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.277  ; 8.277  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 11.157 ; 11.157 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 11.560 ; 11.560 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.679  ; 8.679  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.277  ; 8.277  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.083  ; 9.083  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.174  ; 9.174  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 10.047 ; 10.047 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.689  ; 8.689  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.901  ; 8.901  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.169  ; 9.169  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.150  ; 9.150  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.142  ; 9.142  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 8.924  ; 8.924  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.913  ; 8.913  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.915  ; 8.915  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 8.901  ; 8.901  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 9.964  ; 9.964  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.312 ; 10.312 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.452 ; 10.452 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.006 ; 10.006 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.964  ; 9.964  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.015 ; 10.015 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.214 ; 10.214 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.279 ; 10.279 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.427  ; 9.427  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.848  ; 9.848  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.868  ; 9.868  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.282 ; 10.282 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.392 ; 10.392 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.899  ; 9.899  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.752 ; 10.752 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.427  ; 9.427  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.092 ; 10.092 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.826 ; 10.826 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 11.073 ; 11.073 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.562 ; 10.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 10.798 ; 10.798 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.561 ; 10.561 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 10.092 ; 10.092 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 7.343  ; 7.343  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 7.629  ; 7.629  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 7.853  ; 7.853  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 7.831  ; 7.831  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 7.806  ; 7.806  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 7.636  ; 7.636  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 7.343  ; 7.343  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.347  ; 7.347  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.328  ; 7.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.632  ; 7.632  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.481  ; 7.481  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.681  ; 7.681  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.670  ; 7.670  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.328  ; 7.328  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 7.627  ; 7.627  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 7.638  ; 7.638  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.647  ; 7.647  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 7.647  ; 7.647  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.345  ; 9.345  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.440 ; 10.440 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.508  ; 9.508  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.490  ; 9.490  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.720  ; 9.720  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.369  ; 8.369  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.332  ; 9.332  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.718  ; 9.718  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.216  ; 9.216  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 8.899  ; 8.899  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 8.369  ; 8.369  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.382  ; 9.382  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.189  ; 9.189  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.982  ; 7.982  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.690  ; 8.690  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.596  ; 8.596  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.982  ; 7.982  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.023  ; 8.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.452  ; 8.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.477  ; 8.477  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.535  ; 8.535  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.451  ; 8.451  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.693  ; 8.693  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.508  ; 8.508  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.544  ; 8.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.674  ; 8.674  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.070  ; 8.070  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.998  ; 7.998  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.997  ; 7.997  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.769  ; 7.769  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.261  ; 7.261  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.245  ; 7.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.269  ; 7.269  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.260  ; 7.260  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.236  ; 7.236  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.023  ; 7.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.525  ; 9.525  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.154  ; 8.154  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.108  ; 8.108  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.975  ; 7.975  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.962  ; 7.962  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.919  ; 7.919  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.945  ; 7.945  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.412  ; 8.412  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.203  ; 8.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.185  ; 8.185  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.387  ; 8.387  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.386  ; 8.386  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.505  ; 8.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.914  ; 8.914  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.168  ; 8.168  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.323  ; 8.323  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.900  ; 8.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.658  ; 8.658  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.651  ; 8.651  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.634  ; 8.634  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.168  ; 8.168  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.393  ; 8.393  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.431  ; 8.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.898  ; 8.898  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.810  ; 5.810  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.817  ; 5.817  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.078 ; 12.078 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.078 ; 12.078 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.034 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.031 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.011 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.733 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.780 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.518 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.518 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.508 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.222 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.222 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.034 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.044 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.031 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.011 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.733 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.790 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.780 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.532 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.518 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.518 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.508 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.222 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.034     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.031     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.011     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.733     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.780     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.518     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.518     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.508     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.222     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.222     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.034     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.044     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.031     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.011     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.733     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.790     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.780     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.532     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.518     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.518     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.508     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.222     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.895  ; 0.000         ;
; CLOCK_50_I                                               ; 15.970 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.985 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.895 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.052      ; 1.189      ;
; 3.895 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.052      ; 1.189      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                                              ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.970 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 4.062      ;
; 15.987 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 4.045      ;
; 16.051 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.981      ;
; 16.113 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.919      ;
; 16.167 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.865      ;
; 16.184 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.848      ;
; 16.193 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.839      ;
; 16.196 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.836      ;
; 16.217 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.815      ;
; 16.236 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.796      ;
; 16.243 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.789      ;
; 16.248 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.784      ;
; 16.253 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.779      ;
; 16.262 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.770      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.278 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.739      ;
; 16.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.735      ;
; 16.282 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.735      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.284 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.740      ;
; 16.290 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.742      ;
; 16.310 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.722      ;
; 16.317 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[8]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.715      ;
; 16.348 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.684      ;
; 16.349 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.683      ;
; 16.349 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.683      ;
; 16.349 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 3.685      ;
; 16.379 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.653      ;
; 16.387 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.645      ;
; 16.390 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.642      ;
; 16.393 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.639      ;
; 16.395 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[6]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.637      ;
; 16.398 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[4]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.634      ;
; 16.411 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[8]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.621      ;
; 16.414 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.618      ;
; 16.420 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[7]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.612      ;
; 16.440 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.592      ;
; 16.454 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[6]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.578      ;
; 16.459 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[7]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.573      ;
; 16.459 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.573      ;
; 16.462 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.570      ;
; 16.468 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_red[5]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.564      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.475 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.542      ;
; 16.479 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.538      ;
; 16.479 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.538      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.481 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.543      ;
; 16.483 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.549      ;
; 16.485 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_green[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 3.549      ;
; 16.487 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.545      ;
; 16.501 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.531      ;
; 16.509 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.523      ;
; 16.518 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8] ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.514      ;
; 16.528 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_green[9]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.504      ;
; 16.543 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.474      ;
; 16.543 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|SRAM_address[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.474      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[3]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[4]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[5]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[6]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[7]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.544 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[8]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.473      ;
; 16.545 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.487      ;
; 16.546 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_red[1]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.486      ;
; 16.546 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_green[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.486      ;
; 16.546 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5] ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 3.488      ;
; 16.548 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[9]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.469      ;
; 16.548 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[11] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.015     ; 3.469      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[10] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[12] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[15] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[16] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.550 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|SRAM_address[17] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.008     ; 3.474      ;
; 16.556 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4] ; VGA_SRAM_interface:VGA_unit|VGA_red[9]       ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.476      ;
; 16.565 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6] ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 3.467      ;
; 16.570 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.001     ; 3.461      ;
+--------+---------------------------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; UART_SRAM_interface:UART_unit|SRAM_write_data[13]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|SRAM_write_data[10]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|SRAM_write_data[14]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][14]                             ; VGA_SRAM_interface:VGA_unit|VGA_green_buf[8]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; UART_SRAM_interface:UART_unit|SRAM_write_data[11]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[4]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][3]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[5]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[3]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; top_state[0]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.256 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.408      ;
; 0.292 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][10]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[4]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][13]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[7]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][12]                             ; VGA_SRAM_interface:VGA_unit|VGA_blue_buf[6]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.446      ;
; 0.297 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][12]                             ; VGA_SRAM_interface:VGA_unit|VGA_green_buf[6]                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][7]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[9]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.450      ;
; 0.314 ; VGA_enable                                                                   ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; top_state[1]                                                                 ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.317 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; top_state[1]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; UART_SRAM_interface:UART_unit|SRAM_write_data[15]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.477      ;
; 0.327 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.477      ;
; 0.327 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                            ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.002     ; 0.478      ;
; 0.329 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz_buf                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.483      ;
; 0.335 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.487      ;
; 0.351 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.502      ;
; 0.352 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][9]                              ; VGA_SRAM_interface:VGA_unit|VGA_red_buf[3]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.504      ;
; 0.355 ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; UART_timer[13]                                                               ; UART_timer[13]                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[8] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                 ; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][15]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[11]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[9]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|push_button_status[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; UART_timer[6]                                                                ; UART_timer[6]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[4]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[13]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[14]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UART_timer[8]                                                                ; UART_timer[8]                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_SRAM_interface:VGA_unit|VGA_green[1]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_SRAM_interface:VGA_unit|VGA_blue[1]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.514      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 5.985 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.052      ; 1.189      ;
; 5.985 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.052      ; 1.189      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.241 ; 2.241 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.241 ; 2.241 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.561 ; 2.561 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.069 ; 2.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.169 ; 2.169 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.205 ; 2.205 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.172 ; 2.172 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.348 ; 2.348 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.320 ; 2.320 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.364 ; 2.364 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.388 ; 2.388 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.404 ; 2.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.072 ; 2.072 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.070 ; 2.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.077 ; 2.077 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.561 ; 2.561 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.512 ; 2.512 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.360 ; 2.360 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.343 ; 2.343 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 1.953 ; 1.953 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.953 ; 1.953 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.353 ; 3.353 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.105 ; 1.105 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.121 ; -2.121 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.121 ; -2.121 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.049 ; -2.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.085 ; -2.085 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.228 ; -2.228 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.200 ; -2.200 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.244 ; -2.244 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.268 ; -2.268 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.284 ; -2.284 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.952 ; -1.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.950 ; -1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.957 ; -1.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.441 ; -2.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.392 ; -2.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.240 ; -2.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.223 ; -2.223 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.791 ; -2.791 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.985 ; -0.985 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 6.498 ; 6.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.205 ; 6.205 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.498 ; 6.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.060 ; 5.060 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.238 ; 5.238 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.260 ; 5.260 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 6.455 ; 6.455 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.174 ; 6.174 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 6.174 ; 6.174 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.152 ; 6.152 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 6.149 ; 6.149 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.054 ; 6.054 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.044 ; 6.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.039 ; 6.039 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.036 ; 7.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 6.958 ; 6.958 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.036 ; 7.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.787 ; 6.787 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.760 ; 6.760 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.806 ; 6.806 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.896 ; 6.896 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.912 ; 6.912 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.562 ; 6.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.564 ; 6.564 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.738 ; 6.738 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.797 ; 6.797 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.595 ; 6.595 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.389 ; 6.389 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.144 ; 7.144 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.831 ; 6.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.144 ; 7.144 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.724 ; 6.724 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.945 ; 6.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.712 ; 6.712 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.456 ; 6.456 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.786 ; 4.786 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.704 ; 4.704 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.786 ; 4.786 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.775 ; 4.775 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.745 ; 4.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.642 ; 4.642 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.558 ; 4.558 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.713 ; 4.713 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.613 ; 4.613 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.512 ; 4.512 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.713 ; 4.713 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.681 ; 4.681 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.678 ; 4.678 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 7.209 ; 7.209 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.548 ; 6.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.919 ; 5.919 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.559 ; 6.559 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 7.209 ; 7.209 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.731 ; 6.731 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 6.717 ; 6.717 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 6.857 ; 6.857 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.680 ; 5.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.410 ; 5.410 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.661 ; 5.661 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.296 ; 5.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.136 ; 5.136 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.680 ; 5.680 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.418 ; 5.418 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.741 ; 4.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.938 ; 4.938 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.011 ; 5.011 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.723 ; 4.723 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.335 ; 4.335 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.391 ; 4.391 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.263 ; 4.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.542 ; 5.542 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.767 ; 4.767 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.724 ; 4.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.913 ; 4.913 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.153 ; 5.153 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.262 ; 3.262 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.268 ; 3.268 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.205 ; 6.205 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.498 ; 6.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.060 ; 5.060 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.238 ; 5.238 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.260 ; 5.260 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.656 ; 5.656 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.215 ; 5.215 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.193 ; 5.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.190 ; 5.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.095 ; 5.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.085 ; 5.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.085 ; 5.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.524 ; 5.524 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.730 ; 5.730 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.803 ; 5.803 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.556 ; 5.556 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.524 ; 5.524 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.560 ; 5.560 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.650 ; 5.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.682 ; 5.682 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.304 ; 5.304 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.492 ; 5.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.304 ; 5.304 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.564 ; 5.564 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.895 ; 5.895 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.183 ; 6.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.788 ; 5.788 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.066 ; 6.066 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.778 ; 5.778 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.564 ; 5.564 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.566 ; 4.566 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.537 ; 4.537 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.386 ; 4.386 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.521 ; 4.521 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.243 ; 5.243 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.262 ; 5.262 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.916 ; 5.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.389 ; 5.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.372 ; 5.372 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.519 ; 5.519 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.887 ; 4.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.530 ; 5.530 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.221 ; 5.221 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.122 ; 5.122 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.887 ; 4.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.506 ; 5.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.741 ; 4.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.741 ; 4.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.938 ; 4.938 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.011 ; 5.011 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.723 ; 4.723 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.335 ; 4.335 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.391 ; 4.391 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.263 ; 4.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.423 ; 5.423 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.767 ; 4.767 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.724 ; 4.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.913 ; 4.913 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.153 ; 5.153 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.262 ; 3.262 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.268 ; 3.268 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.910 ; 6.910 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.910 ; 6.910 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.336 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.728 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.738 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.728 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.708 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.563 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.604 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.604 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.594 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.481 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.481 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.336 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.336 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.728 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.738 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.728 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.708 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.563 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.604 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.604 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.594 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.494 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.481 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.481 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.471 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.336 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.336     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.728     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.738     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.728     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.708     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.563     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.604     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.604     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.594     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.481     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.481     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.336     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.336     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.728     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.738     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.728     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.708     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.563     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.604     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.604     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.594     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.494     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.481     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.481     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.471     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.336     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.996  ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 11.146 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.996  ; 5.985 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.219 ; 4.219 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.219 ; 4.219 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 3.774 ; 3.774 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.002 ; 4.002 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.051 ; 4.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.005 ; 4.005 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.366 ; 4.366 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.331 ; 4.331 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.462 ; 4.462 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.441 ; 4.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 3.849 ; 3.849 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 3.851 ; 3.851 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 3.860 ; 3.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.641 ; 4.641 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.385 ; 4.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 4.914 ; 4.914 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 4.914 ; 4.914 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 6.340 ; 6.340 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.004 ; 2.004 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.121 ; -2.121 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.121 ; -2.121 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -1.949 ; -1.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.049 ; -2.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.085 ; -2.085 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.052 ; -2.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.228 ; -2.228 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.200 ; -2.200 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.244 ; -2.244 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.268 ; -2.268 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.284 ; -2.284 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -1.952 ; -1.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -1.950 ; -1.950 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -1.957 ; -1.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.441 ; -2.441 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.392 ; -2.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.240 ; -2.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.223 ; -2.223 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.416 ; -0.416 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.791 ; -2.791 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -0.985 ; -0.985 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 11.770 ; 11.770 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 11.157 ; 11.157 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 11.560 ; 11.560 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 8.679  ; 8.679  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 8.277  ; 8.277  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.083  ; 9.083  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.174  ; 9.174  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 11.770 ; 11.770 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.689  ; 8.689  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.167 ; 11.167 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.167 ; 11.167 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.147 ; 11.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.142 ; 11.142 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.922 ; 10.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 10.918 ; 10.918 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.899 ; 10.899 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.094 ; 13.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 12.945 ; 12.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.094 ; 13.094 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 12.651 ; 12.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.609 ; 12.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 12.674 ; 12.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.898 ; 12.898 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 12.915 ; 12.915 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 12.998 ; 12.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 12.118 ; 12.118 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.142 ; 12.142 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 12.576 ; 12.576 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 12.688 ; 12.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 12.185 ; 12.185 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.998 ; 12.998 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.720 ; 11.720 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.062 ; 13.062 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 12.818 ; 12.818 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 13.062 ; 13.062 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 12.554 ; 12.554 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 12.651 ; 12.651 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.520 ; 12.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 11.947 ; 11.947 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.334  ; 8.334  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.137  ; 8.137  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 8.334  ; 8.334  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.308  ; 8.308  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 8.138  ; 8.138  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 7.843  ; 7.843  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.173  ; 8.173  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.940  ; 7.940  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.789  ; 7.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.995  ; 7.995  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.173  ; 8.173  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.834  ; 7.834  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.118  ; 8.118  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 13.072 ; 13.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 11.944 ; 11.944 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.733 ; 10.733 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 11.951 ; 11.951 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 13.072 ; 13.072 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 12.301 ; 12.301 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 12.285 ; 12.285 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 12.515 ; 12.515 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.033 ; 10.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.647  ; 9.647  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.033 ; 10.033 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.535  ; 9.535  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.376  ; 9.376  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.015  ; 9.015  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.861  ; 9.861  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.667  ; 9.667  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.624  ; 8.624  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.690  ; 8.690  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.596  ; 8.596  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 7.982  ; 7.982  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.023  ; 8.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.452  ; 8.452  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.477  ; 8.477  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.494  ; 8.494  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.535  ; 8.535  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.451  ; 8.451  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.737  ; 8.737  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.693  ; 8.693  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.508  ; 8.508  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.544  ; 8.544  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.674  ; 8.674  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.432  ; 8.432  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.070  ; 8.070  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.070  ; 8.070  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 7.998  ; 7.998  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 7.978  ; 7.978  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 7.997  ; 7.997  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 7.769  ; 7.769  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 7.261  ; 7.261  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 7.272  ; 7.272  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.211  ; 7.211  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.245  ; 7.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 7.269  ; 7.269  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.243  ; 7.243  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 7.260  ; 7.260  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 7.235  ; 7.235  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 7.236  ; 7.236  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.023  ; 7.023  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 7.007  ; 7.007  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.287  ; 7.287  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.769  ; 9.769  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.154  ; 8.154  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.192  ; 8.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.108  ; 8.108  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.975  ; 7.975  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.962  ; 7.962  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.919  ; 7.919  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.945  ; 7.945  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.986  ; 7.986  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.704  ; 7.704  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.505  ; 8.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.412  ; 8.412  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.241  ; 8.241  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.203  ; 8.203  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.185  ; 8.185  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.387  ; 8.387  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.386  ; 8.386  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.505  ; 8.505  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.384  ; 8.384  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.914  ; 8.914  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.900  ; 8.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.323  ; 8.323  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.900  ; 8.900  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.658  ; 8.658  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.651  ; 8.651  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.634  ; 8.634  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.168  ; 8.168  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.393  ; 8.393  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.431  ; 8.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.375  ; 8.375  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.898  ; 8.898  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.101  ; 6.101  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.810  ; 5.810  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.817  ; 5.817  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 6.205 ; 6.205 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 6.498 ; 6.498 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.060 ; 5.060 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.238 ; 5.238 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.260 ; 5.260 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.656 ; 5.656 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.215 ; 5.215 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.193 ; 5.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.190 ; 5.190 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.095 ; 5.095 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.085 ; 5.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.085 ; 5.085 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.080 ; 5.080 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.524 ; 5.524 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.730 ; 5.730 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.803 ; 5.803 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.556 ; 5.556 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.524 ; 5.524 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.560 ; 5.560 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.650 ; 5.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.682 ; 5.682 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.304 ; 5.304 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.492 ; 5.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.513 ; 5.513 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.304 ; 5.304 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.564 ; 5.564 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.895 ; 5.895 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.183 ; 6.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.788 ; 5.788 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.066 ; 6.066 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.778 ; 5.778 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.564 ; 5.564 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 4.500 ; 4.500 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.566 ; 4.566 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 4.537 ; 4.537 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.371 ; 4.371 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.386 ; 4.386 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.521 ; 4.521 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.486 ; 4.486 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.243 ; 5.243 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.506 ; 4.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.262 ; 5.262 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.916 ; 5.916 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.389 ; 5.389 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.372 ; 5.372 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.519 ; 5.519 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.887 ; 4.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.530 ; 5.530 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.221 ; 5.221 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.122 ; 5.122 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.887 ; 4.887 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.506 ; 5.506 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.741 ; 4.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.047 ; 5.047 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.013 ; 5.013 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 4.741 ; 4.741 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.769 ; 4.769 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.772 ; 4.772 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.938 ; 4.938 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.924 ; 4.924 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.011 ; 5.011 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.045 ; 5.045 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.070 ; 5.070 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.766 ; 4.766 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.723 ; 4.723 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.708 ; 4.708 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.602 ; 4.602 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.375 ; 4.375 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.381 ; 4.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.335 ; 4.335 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.391 ; 4.391 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.372 ; 4.372 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.363 ; 4.363 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.263 ; 4.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.256 ; 4.256 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.384 ; 4.384 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.499 ; 4.499 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.423 ; 5.423 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.804 ; 4.804 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.822 ; 4.822 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.767 ; 4.767 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.710 ; 4.710 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.724 ; 4.724 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.618 ; 4.618 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.923 ; 4.923 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.824 ; 4.824 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.826 ; 4.826 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.908 ; 4.908 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 5.044 ; 5.044 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 5.036 ; 5.036 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.913 ; 4.913 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.934 ; 4.934 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.898 ; 4.898 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 5.153 ; 5.153 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.574 ; 3.574 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.262 ; 3.262 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.268 ; 3.268 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.078 ; 12.078 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 6.910 ; 6.910 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 19913    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 19913    ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 418   ; 418  ;
; Unconstrained Output Ports      ; 137   ; 137  ;
; Unconstrained Output Port Paths ; 455   ; 455  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Oct 15 21:07:42 2013
Info: Command: quartus_sta experiment4b -c experiment4b
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'experiment4b.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.996         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    11.146         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     6.774         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.895         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    15.970         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     5.985         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 346 megabytes
    Info: Processing ended: Tue Oct 15 21:07:43 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


