# ğŸš€ Projeto FPGA â€“ MÃ¡quina de Estados Finitos

O projeto consiste em uma mÃ¡quina de estados finitos (FSM), construÃ­da em VHDL, para coordenar operaÃ§Ãµes matemÃ¡ticas, seguindo uma arquitetura modular, ou seja, possui o sistema em blocos bem definidos: um para o **controle** (FSM) e outro para o **caminho de dados** (operaÃ§Ãµes).



