TimeQuest Timing Analyzer report for uart
Thu Mar 14 14:37:10 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; uart                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 303.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.291 ; -104.556           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -72.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                              ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.291 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.576      ;
; -2.203 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.488      ;
; -2.175 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.460      ;
; -2.102 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.387      ;
; -2.087 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.372      ;
; -2.082 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.367      ;
; -2.059 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.344      ;
; -2.029 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.314      ;
; -2.004 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.289      ;
; -2.003 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.288      ;
; -1.986 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.271      ;
; -1.971 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.256      ;
; -1.966 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.251      ;
; -1.943 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.228      ;
; -1.942 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.227      ;
; -1.931 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.216      ;
; -1.920 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.205      ;
; -1.914 ; count_baud[2]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.859      ;
; -1.913 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.198      ;
; -1.908 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.908 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.842      ;
; -1.899 ; rx_count[0]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.483      ;
; -1.897 ; rx_count[0]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.481      ;
; -1.888 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.173      ;
; -1.887 ; count_baud[3]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.172      ;
; -1.879 ; rx_count[2]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.463      ;
; -1.877 ; rx_count[2]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.461      ;
; -1.870 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.155      ;
; -1.864 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.149      ;
; -1.858 ; count_baud[7]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.776      ;
; -1.856 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.141      ;
; -1.852 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.060     ; 2.787      ;
; -1.850 ; count_baud[3]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.135      ;
; -1.826 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.111      ;
; -1.826 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.111      ;
; -1.815 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.100      ;
; -1.804 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.089      ;
; -1.797 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.082      ;
; -1.793 ; rx_count[0]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.739      ;
; -1.793 ; rx_count[0]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.739      ;
; -1.793 ; rx_count[0]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.739      ;
; -1.793 ; rx_count[0]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.739      ;
; -1.773 ; rx_count[2]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.719      ;
; -1.773 ; rx_count[2]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.719      ;
; -1.773 ; rx_count[2]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.719      ;
; -1.773 ; rx_count[2]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.719      ;
; -1.772 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.057      ;
; -1.771 ; count_baud[3]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.056      ;
; -1.768 ; count_baud[7]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.686      ;
; -1.762 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.346      ;
; -1.760 ; rx_count[3]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.411     ; 2.344      ;
; -1.757 ; rx_count[0]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.726      ;
; -1.757 ; rx_count[0]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.726      ;
; -1.757 ; rx_count[0]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.726      ;
; -1.757 ; rx_count[0]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.726      ;
; -1.757 ; rx_count[0]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.726      ;
; -1.756 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.674      ;
; -1.754 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.039      ;
; -1.748 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.033      ;
; -1.747 ; count_baud[9]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.665      ;
; -1.747 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.032      ;
; -1.742 ; count_baud[7]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.660      ;
; -1.740 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.025      ;
; -1.737 ; rx_count[2]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.026     ; 2.706      ;
; -1.737 ; rx_count[2]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.706      ;
; -1.737 ; rx_count[2]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.706      ;
; -1.737 ; rx_count[2]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.706      ;
; -1.737 ; rx_count[2]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.026     ; 2.706      ;
; -1.734 ; count_baud[3]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.290      ; 3.019      ;
; -1.734 ; count_baud[0]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.734 ; count_baud[0]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.668      ;
; -1.730 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.648      ;
; -1.725 ; count_baud[0]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.670      ;
; -1.710 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 2.995      ;
; -1.708 ; count_baud[3]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.708 ; count_baud[3]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.642      ;
; -1.705 ; count_baud[3]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.650      ;
; -1.699 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.290      ; 2.984      ;
; -1.691 ; count_os[1]    ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.426     ; 2.260      ;
; -1.691 ; os_count[0]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.625      ;
; -1.690 ; count_os[3]    ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.426     ; 2.259      ;
; -1.689 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.623      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 0.607      ;
; 0.344 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.372 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.605      ;
; 0.374 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.377 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.387 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.620      ;
; 0.388 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.621      ;
; 0.416 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.634      ;
; 0.437 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.106      ; 0.700      ;
; 0.445 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.664      ;
; 0.448 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.667      ;
; 0.479 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.698      ;
; 0.481 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.481 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.699      ;
; 0.482 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.700      ;
; 0.484 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.069      ;
; 0.487 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 0.750      ;
; 0.495 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.080      ;
; 0.497 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.082      ;
; 0.510 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.743      ;
; 0.510 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.743      ;
; 0.514 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.747      ;
; 0.534 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.411      ; 1.102      ;
; 0.544 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.545 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.555 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.559 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.563 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.564 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.573 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.581 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.814      ;
; 0.590 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.175      ;
; 0.595 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.180      ;
; 0.596 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.181      ;
; 0.598 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.183      ;
; 0.600 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.818      ;
; 0.607 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.192      ;
; 0.607 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.411      ; 1.175      ;
; 0.608 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.411      ; 1.176      ;
; 0.608 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.411      ; 1.176      ;
; 0.608 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.106      ; 0.871      ;
; 0.617 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 0.880      ;
; 0.618 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.628 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.847      ;
; 0.630 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.849      ;
; 0.636 ; tx_state       ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.854      ;
; 0.647 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.880      ;
; 0.665 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.898      ;
; 0.668 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.106      ; 0.931      ;
; 0.682 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.915      ;
; 0.684 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.917      ;
; 0.689 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.691 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.924      ;
; 0.692 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.925      ;
; 0.695 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.928      ;
; 0.696 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.700 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.933      ;
; 0.702 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.287      ;
; 0.702 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.287      ;
; 0.704 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.289      ;
; 0.706 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.707 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.925      ;
; 0.707 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.292      ;
; 0.708 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.293      ;
; 0.709 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.294      ;
; 0.711 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.929      ;
; 0.721 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.939      ;
; 0.729 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.967      ;
; 0.781 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.000      ;
; 0.814 ; count_baud[3]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.428      ; 1.399      ;
; 0.814 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.399      ;
; 0.816 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.035      ;
; 0.816 ; count_baud[3]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.401      ;
; 0.819 ; tx_state       ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.037      ;
; 0.819 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.052      ;
; 0.819 ; count_baud[4]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.404      ;
; 0.822 ; tx_state       ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.040      ;
; 0.822 ; rx_buffer[1]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.106      ; 1.085      ;
; 0.824 ; tx_state       ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.042      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; clk        ; 1.273 ; 1.361 ; Rise       ; clk             ;
; rx          ; clk        ; 4.101 ; 4.635 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.820 ; 3.232 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.803 ; 3.214 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 2.820 ; 3.232 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.634 ; 3.060 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.479 ; 2.891 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 2.176 ; 2.592 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 1.927 ; 2.350 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.602 ; 3.012 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.476 ; 2.913 ; Rise       ; clk             ;
; tx_ena      ; clk        ; 2.469 ; 2.886 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; clk        ; -0.135 ; -0.274 ; Rise       ; clk             ;
; rx          ; clk        ; -1.982 ; -2.525 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.903 ; -1.318 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -1.035 ; -1.439 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -1.156 ; -1.577 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -1.049 ; -1.440 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.903 ; -1.318 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -1.115 ; -1.540 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.951 ; -1.374 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -1.165 ; -1.577 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -1.037 ; -1.441 ; Rise       ; clk             ;
; tx_ena      ; clk        ; -1.113 ; -1.523 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 5.381 ; 5.412 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 7.329 ; 7.468 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.329 ; 7.468 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 6.040 ; 6.054 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 5.786 ; 5.805 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.811 ; 5.832 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 5.847 ; 5.872 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 5.796 ; 5.811 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 6.075 ; 6.104 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 6.113 ; 6.145 ; Rise       ; clk             ;
; rx_error    ; clk        ; 6.956 ; 7.067 ; Rise       ; clk             ;
; tx          ; clk        ; 5.276 ; 5.281 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 5.284 ; 5.289 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 5.276 ; 5.306 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 5.666 ; 5.684 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.194 ; 7.332 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 5.910 ; 5.922 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 5.666 ; 5.684 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.689 ; 5.709 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 5.724 ; 5.747 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 5.676 ; 5.691 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 5.944 ; 5.972 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 5.980 ; 6.010 ; Rise       ; clk             ;
; rx_error    ; clk        ; 6.832 ; 6.942 ; Rise       ; clk             ;
; tx          ; clk        ; 5.167 ; 5.173 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 5.174 ; 5.181 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 339.67 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.944 ; -86.957           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                               ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.944 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 3.199      ;
; -1.844 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 3.099      ;
; -1.838 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 3.093      ;
; -1.781 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 3.036      ;
; -1.745 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 3.000      ;
; -1.744 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.999      ;
; -1.738 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.993      ;
; -1.690 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.945      ;
; -1.684 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.939      ;
; -1.681 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.936      ;
; -1.678 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.933      ;
; -1.647 ; count_baud[2]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.046     ; 2.596      ;
; -1.645 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.900      ;
; -1.644 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.899      ;
; -1.638 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.893      ;
; -1.627 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.568      ;
; -1.627 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.882      ;
; -1.622 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.877      ;
; -1.590 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.845      ;
; -1.590 ; rx_count[0]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.214      ;
; -1.588 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.843      ;
; -1.587 ; rx_count[0]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.211      ;
; -1.584 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.839      ;
; -1.581 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.836      ;
; -1.578 ; count_baud[3]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.833      ;
; -1.575 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.054     ; 2.516      ;
; -1.574 ; rx_count[2]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.198      ;
; -1.571 ; rx_count[2]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.195      ;
; -1.566 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.821      ;
; -1.553 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.808      ;
; -1.550 ; count_baud[7]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.477      ;
; -1.545 ; count_baud[3]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.800      ;
; -1.533 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.788      ;
; -1.527 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.782      ;
; -1.522 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.777      ;
; -1.496 ; rx_count[0]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.448      ;
; -1.496 ; rx_count[0]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.448      ;
; -1.496 ; rx_count[0]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.448      ;
; -1.496 ; rx_count[0]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.448      ;
; -1.490 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.745      ;
; -1.488 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.743      ;
; -1.484 ; count_baud[0]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.046     ; 2.433      ;
; -1.484 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.739      ;
; -1.481 ; count_baud[0]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.736      ;
; -1.480 ; rx_count[2]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.432      ;
; -1.480 ; rx_count[2]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.432      ;
; -1.480 ; rx_count[2]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.432      ;
; -1.480 ; rx_count[2]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.432      ;
; -1.478 ; count_baud[3]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.733      ;
; -1.473 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.097      ;
; -1.471 ; rx_count[0]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.021     ; 2.445      ;
; -1.471 ; rx_count[0]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.445      ;
; -1.471 ; rx_count[0]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.445      ;
; -1.471 ; rx_count[0]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.445      ;
; -1.471 ; rx_count[0]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.445      ;
; -1.470 ; rx_count[3]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.371     ; 2.094      ;
; -1.464 ; count_baud[0]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.464 ; count_baud[0]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.405      ;
; -1.455 ; rx_count[2]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.021     ; 2.429      ;
; -1.455 ; rx_count[2]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.429      ;
; -1.455 ; rx_count[2]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.429      ;
; -1.455 ; rx_count[2]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.429      ;
; -1.455 ; rx_count[2]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.021     ; 2.429      ;
; -1.454 ; count_baud[7]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.381      ;
; -1.453 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.708      ;
; -1.452 ; count_baud[3]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.452 ; count_baud[3]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.393      ;
; -1.450 ; count_baud[7]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.377      ;
; -1.448 ; count_baud[3]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.046     ; 2.397      ;
; -1.445 ; count_baud[3]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.700      ;
; -1.438 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.693      ;
; -1.433 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.688      ;
; -1.430 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.357      ;
; -1.427 ; count_baud[4]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.682      ;
; -1.426 ; count_baud[9]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.353      ;
; -1.422 ; count_baud[5]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.260      ; 2.677      ;
; -1.412 ; count_baud[0]  ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.054     ; 2.353      ;
; -1.405 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.332      ;
; -1.405 ; count_baud[9]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.332      ;
; -1.405 ; count_os[1]    ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.382     ; 2.018      ;
; -1.405 ; count_os[3]    ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.382     ; 2.018      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.310 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.551      ;
; 0.312 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.337 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.550      ;
; 0.339 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.537      ;
; 0.340 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.350 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.563      ;
; 0.351 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.564      ;
; 0.377 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.576      ;
; 0.384 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.625      ;
; 0.393 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.592      ;
; 0.403 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.602      ;
; 0.427 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.382      ; 0.953      ;
; 0.432 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.630      ;
; 0.434 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.434 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.632      ;
; 0.435 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.633      ;
; 0.438 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.382      ; 0.964      ;
; 0.445 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.382      ; 0.971      ;
; 0.450 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.691      ;
; 0.458 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.671      ;
; 0.474 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.687      ;
; 0.476 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.689      ;
; 0.488 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.499 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.500 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.711      ;
; 0.500 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.371      ; 1.015      ;
; 0.501 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.504 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.506 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.506 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.515 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.727      ;
; 0.516 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.522 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.048      ;
; 0.523 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.049      ;
; 0.523 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.049      ;
; 0.530 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.056      ;
; 0.534 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.060      ;
; 0.537 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.736      ;
; 0.538 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.779      ;
; 0.554 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.753      ;
; 0.560 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.371      ; 1.075      ;
; 0.561 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.371      ; 1.076      ;
; 0.562 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.371      ; 1.077      ;
; 0.563 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.762      ;
; 0.565 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.764      ;
; 0.566 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.807      ;
; 0.568 ; tx_state       ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.766      ;
; 0.593 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.806      ;
; 0.611 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.824      ;
; 0.618 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.144      ;
; 0.618 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.144      ;
; 0.619 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.145      ;
; 0.619 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.145      ;
; 0.619 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.097      ; 0.860      ;
; 0.621 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.833      ;
; 0.623 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.835      ;
; 0.625 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.151      ;
; 0.626 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.152      ;
; 0.632 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.844      ;
; 0.633 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.845      ;
; 0.634 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.846      ;
; 0.639 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.857      ;
; 0.642 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.860      ;
; 0.649 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.847      ;
; 0.649 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.847      ;
; 0.649 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.862      ;
; 0.651 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.869      ;
; 0.660 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.858      ;
; 0.668 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.886      ;
; 0.709 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.908      ;
; 0.714 ; count_baud[5]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.240      ;
; 0.714 ; count_baud[3]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.382      ; 1.240      ;
; 0.715 ; count_baud[4]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.241      ;
; 0.721 ; count_baud[3]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.382      ; 1.247      ;
; 0.731 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.930      ;
; 0.732 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.944      ;
; 0.733 ; rx_buffer[1]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.974      ;
; 0.737 ; count_os[6]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.949      ;
; 0.738 ; count_os[0]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.950      ;
; 0.739 ; tx_state       ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.937      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]   ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; baud_pulse      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[0]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[1]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[2]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; os_count[3]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_busy~reg0    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_state        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_busy~reg0    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_count[0]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_count[1]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_count[2]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_count[3]     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; tx_state        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; clk        ; 1.187 ; 1.305 ; Rise       ; clk             ;
; rx          ; clk        ; 3.616 ; 4.041 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.424 ; 2.777 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.410 ; 2.759 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 2.424 ; 2.777 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.258 ; 2.624 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.128 ; 2.478 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 1.855 ; 2.204 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 1.637 ; 1.990 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.249 ; 2.584 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.130 ; 2.498 ; Rise       ; clk             ;
; tx_ena      ; clk        ; 2.137 ; 2.479 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; clk        ; -0.141 ; -0.321 ; Rise       ; clk             ;
; rx          ; clk        ; -1.736 ; -2.164 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.725 ; -1.076 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.842 ; -1.186 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -0.952 ; -1.302 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -0.846 ; -1.192 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.725 ; -1.076 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -0.916 ; -1.271 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.769 ; -1.128 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -0.965 ; -1.307 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -0.844 ; -1.188 ; Rise       ; clk             ;
; tx_ena      ; clk        ; -0.907 ; -1.263 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 5.135 ; 5.134 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 7.019 ; 7.143 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.019 ; 7.143 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 5.737 ; 5.728 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 5.509 ; 5.495 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.529 ; 5.528 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 5.564 ; 5.565 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 5.516 ; 5.501 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 5.771 ; 5.771 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 5.804 ; 5.806 ; Rise       ; clk             ;
; rx_error    ; clk        ; 6.661 ; 6.768 ; Rise       ; clk             ;
; tx          ; clk        ; 5.009 ; 5.023 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 5.017 ; 5.032 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 5.041 ; 5.039 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 5.401 ; 5.387 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 6.898 ; 7.021 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 5.619 ; 5.610 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 5.401 ; 5.387 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.419 ; 5.418 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 5.454 ; 5.455 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 5.408 ; 5.393 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 5.652 ; 5.652 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 5.685 ; 5.686 ; Rise       ; clk             ;
; rx_error    ; clk        ; 6.550 ; 6.656 ; Rise       ; clk             ;
; tx          ; clk        ; 4.912 ; 4.927 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 4.920 ; 4.935 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.804 ; -28.759           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -76.718                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                               ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.804 ; count_baud[2]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.945      ;
; -0.800 ; count_baud[2]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.941      ;
; -0.736 ; count_baud[2]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.877      ;
; -0.732 ; count_baud[2]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.873      ;
; -0.707 ; count_baud[0]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.848      ;
; -0.703 ; count_baud[0]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.844      ;
; -0.695 ; count_baud[3]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.836      ;
; -0.678 ; count_baud[3]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.819      ;
; -0.668 ; count_baud[2]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.809      ;
; -0.664 ; count_baud[2]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.805      ;
; -0.649 ; count_baud[1]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.790      ;
; -0.645 ; count_baud[1]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.786      ;
; -0.639 ; count_baud[0]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.780      ;
; -0.635 ; count_baud[0]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.776      ;
; -0.627 ; count_baud[3]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.768      ;
; -0.625 ; rx_count[0]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.387      ;
; -0.622 ; rx_count[0]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.384      ;
; -0.618 ; count_baud[2]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.580      ;
; -0.614 ; count_baud[4]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.755      ;
; -0.611 ; rx_count[2]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.373      ;
; -0.610 ; count_baud[3]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.751      ;
; -0.608 ; count_baud[5]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.749      ;
; -0.608 ; rx_count[2]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.370      ;
; -0.605 ; count_baud[4]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.746      ;
; -0.604 ; count_baud[5]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.745      ;
; -0.595 ; count_baud[2]  ; count_os[1]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.736      ;
; -0.595 ; count_baud[2]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.595 ; count_baud[2]  ; count_baud[8]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.581 ; count_baud[1]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.722      ;
; -0.577 ; count_baud[1]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.718      ;
; -0.573 ; rx_count[0]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.531      ;
; -0.573 ; rx_count[0]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.531      ;
; -0.573 ; rx_count[0]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.531      ;
; -0.573 ; rx_count[0]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.531      ;
; -0.571 ; count_baud[0]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.712      ;
; -0.567 ; count_baud[0]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.708      ;
; -0.562 ; count_baud[2]  ; os_pulse        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.515      ;
; -0.562 ; count_baud[7]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.505      ;
; -0.559 ; count_baud[3]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.700      ;
; -0.559 ; rx_count[2]    ; rx_data[1]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.517      ;
; -0.559 ; rx_count[2]    ; rx_data[2]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.517      ;
; -0.559 ; rx_count[2]    ; rx_data[5]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.517      ;
; -0.559 ; rx_count[2]    ; rx_data[6]~reg0 ; clk          ; clk         ; 1.000        ; -0.029     ; 1.517      ;
; -0.558 ; count_baud[7]  ; count_os[6]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.501      ;
; -0.557 ; rx_count[0]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.020     ; 1.524      ;
; -0.557 ; rx_count[0]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.524      ;
; -0.557 ; rx_count[0]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.524      ;
; -0.557 ; rx_count[0]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.524      ;
; -0.557 ; rx_count[0]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.524      ;
; -0.546 ; count_baud[4]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.687      ;
; -0.544 ; rx_count[3]    ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.306      ;
; -0.543 ; count_baud[11] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.486      ;
; -0.543 ; rx_count[2]    ; rx_error~reg0   ; clk          ; clk         ; 1.000        ; -0.020     ; 1.510      ;
; -0.543 ; rx_count[2]    ; rx_data[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.510      ;
; -0.543 ; rx_count[2]    ; rx_data[3]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.510      ;
; -0.543 ; rx_count[2]    ; rx_data[4]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.510      ;
; -0.543 ; rx_count[2]    ; rx_data[7]~reg0 ; clk          ; clk         ; 1.000        ; -0.020     ; 1.510      ;
; -0.542 ; count_baud[3]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.683      ;
; -0.541 ; rx_count[3]    ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.225     ; 1.303      ;
; -0.540 ; count_baud[5]  ; count_os[5]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.681      ;
; -0.537 ; count_baud[4]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.678      ;
; -0.536 ; count_baud[5]  ; count_os[4]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.677      ;
; -0.533 ; os_pulse       ; os_count[3]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.485      ;
; -0.531 ; count_baud[9]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.474      ;
; -0.529 ; count_baud[10] ; count_os[7]     ; clk          ; clk         ; 1.000        ; -0.044     ; 1.472      ;
; -0.526 ; os_pulse       ; os_count[1]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.478      ;
; -0.522 ; os_pulse       ; os_count[2]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.474      ;
; -0.521 ; count_baud[0]  ; baud_pulse      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.483      ;
; -0.517 ; os_pulse       ; os_count[0]     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.469      ;
; -0.517 ; count_baud[8]  ; count_os[7]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.658      ;
; -0.513 ; count_baud[1]  ; count_os[3]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.654      ;
; -0.511 ; count_baud[2]  ; count_os[0]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.652      ;
; -0.509 ; count_baud[1]  ; count_os[2]     ; clk          ; clk         ; 1.000        ; 0.154      ; 1.650      ;
; -0.503 ; os_count[0]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.503 ; os_count[0]    ; rx_buffer[9]    ; clk          ; clk         ; 1.000        ; 0.155      ; 1.645      ;
; -0.501 ; rx_count[0]    ; rx_buffer[0]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[1]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[2]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[3]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[4]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[5]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[6]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[7]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[8]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.501 ; rx_count[0]    ; rx_buffer[9]    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.454      ;
; -0.498 ; count_baud[0]  ; count_baud[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.450      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; rx_buffer[4]   ; rx_data[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.322      ;
; 0.180 ; rx_count[2]    ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; rx_count[3]    ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; rx_count[0]    ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; rx_count[1]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; rx_busy~reg0   ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_state       ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[2]    ; os_count[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[3]    ; os_count[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[0]    ; os_count[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; os_count[1]    ; os_count[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; tx_buffer[10]  ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tx_busy~reg0   ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; tx_buffer[1]   ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; tx_buffer[10]  ; tx_buffer[9]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; rx_buffer[4]   ; rx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.321      ;
; 0.196 ; tx_buffer[0]   ; tx~reg0         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; tx_buffer[3]   ; tx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; tx_buffer[5]   ; tx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; tx_buffer[2]   ; tx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.203 ; rx_buffer[6]   ; rx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.330      ;
; 0.203 ; rx_buffer[7]   ; rx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.330      ;
; 0.219 ; rx_state       ; rx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.234 ; rx_buffer[9]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.376      ;
; 0.240 ; tx_state       ; tx_busy~reg0    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.359      ;
; 0.241 ; tx_state       ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.360      ;
; 0.252 ; rx_buffer[5]   ; rx_data[4]~reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.394      ;
; 0.254 ; tx_buffer[4]   ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.254 ; tx_buffer[6]   ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.373      ;
; 0.256 ; tx_buffer[7]   ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.375      ;
; 0.256 ; tx_buffer[8]   ; tx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.375      ;
; 0.257 ; tx_buffer[9]   ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.376      ;
; 0.261 ; count_baud[6]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.578      ;
; 0.265 ; rx_buffer[3]   ; rx_buffer[2]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.392      ;
; 0.265 ; rx_buffer[5]   ; rx_buffer[4]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.392      ;
; 0.266 ; rx_buffer[9]   ; rx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.393      ;
; 0.268 ; count_baud[8]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.585      ;
; 0.271 ; count_baud[8]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.588      ;
; 0.279 ; rx_state       ; rx_count[0]     ; clk          ; clk         ; 0.000        ; 0.225      ; 0.588      ;
; 0.291 ; count_os[1]    ; count_os[1]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; count_baud[7]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; count_os[6]    ; count_os[6]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.419      ;
; 0.297 ; count_baud[11] ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; count_baud[9]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
; 0.300 ; count_baud[10] ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.301 ; count_baud[4]  ; count_baud[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; count_baud[6]  ; count_baud[6]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; rx_count[0]    ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.428      ;
; 0.307 ; count_baud[5]  ; count_baud[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; count_baud[3]  ; count_baud[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; count_baud[8]  ; count_baud[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.311 ; count_os[0]    ; count_os[0]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.438      ;
; 0.313 ; rx_state       ; rx_count[2]     ; clk          ; clk         ; 0.000        ; 0.225      ; 0.622      ;
; 0.313 ; rx_state       ; rx_count[1]     ; clk          ; clk         ; 0.000        ; 0.225      ; 0.622      ;
; 0.314 ; rx_state       ; rx_count[3]     ; clk          ; clk         ; 0.000        ; 0.225      ; 0.623      ;
; 0.319 ; rx_buffer[0]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.461      ;
; 0.320 ; rx_buffer[1]   ; rx_data[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.462      ;
; 0.321 ; count_baud[5]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.638      ;
; 0.322 ; os_count[3]    ; rx_state        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.442      ;
; 0.327 ; count_baud[6]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.644      ;
; 0.327 ; count_baud[4]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.644      ;
; 0.330 ; count_baud[6]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.647      ;
; 0.332 ; tx_state       ; tx_count[1]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.451      ;
; 0.334 ; count_baud[8]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.651      ;
; 0.334 ; rx_buffer[1]   ; rx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.461      ;
; 0.340 ; tx_state       ; tx_count[0]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.459      ;
; 0.340 ; tx_state       ; tx_buffer[10]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.459      ;
; 0.342 ; tx_state       ; tx_count[2]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.461      ;
; 0.343 ; rx_buffer[2]   ; rx_buffer[1]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.470      ;
; 0.346 ; rx_buffer[8]   ; rx_data[7]~reg0 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.488      ;
; 0.360 ; count_os[7]    ; count_os[7]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.487      ;
; 0.360 ; count_os[5]    ; count_os[5]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.487      ;
; 0.360 ; rx_buffer[2]   ; rx_data[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.492      ;
; 0.361 ; rx_buffer[3]   ; rx_data[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.493      ;
; 0.362 ; rx_buffer[8]   ; rx_buffer[7]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.489      ;
; 0.364 ; count_os[3]    ; count_os[3]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.491      ;
; 0.365 ; count_os[4]    ; count_os[4]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.492      ;
; 0.366 ; count_os[2]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.493      ;
; 0.367 ; rx_buffer[7]   ; rx_data[6]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.499      ;
; 0.374 ; count_baud[2]  ; count_baud[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.375 ; count_baud[1]  ; count_baud[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.494      ;
; 0.375 ; rx_buffer[6]   ; rx_data[5]~reg0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.507      ;
; 0.381 ; count_baud[0]  ; count_baud[0]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.500      ;
; 0.387 ; count_baud[5]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.704      ;
; 0.387 ; count_baud[3]  ; count_baud[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.704      ;
; 0.390 ; count_baud[5]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.707      ;
; 0.393 ; count_baud[6]  ; count_baud[11]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.710      ;
; 0.393 ; count_baud[4]  ; count_baud[9]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.710      ;
; 0.396 ; count_baud[4]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.713      ;
; 0.416 ; tx_count[3]    ; tx_count[3]     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.436 ; tx_state       ; tx_buffer[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.555      ;
; 0.437 ; tx_state       ; tx_buffer[8]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.556      ;
; 0.440 ; tx_state       ; tx_buffer[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.559      ;
; 0.440 ; count_os[1]    ; count_os[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.440 ; rx_buffer[1]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.582      ;
; 0.441 ; tx_state       ; tx_state        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.560      ;
; 0.442 ; tx_state       ; tx_buffer[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.442 ; tx_state       ; tx_buffer[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.561      ;
; 0.442 ; rx_buffer[8]   ; rx_error~reg0   ; clk          ; clk         ; 0.000        ; 0.058      ; 0.584      ;
; 0.446 ; count_baud[9]  ; count_baud[10]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.573      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; baud_pulse      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_baud[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count_os[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; os_pulse        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_error~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; rx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_buffer[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_busy~reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx_state        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; tx~reg0         ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[1]~reg0 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[2]~reg0 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[5]~reg0 ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[6]~reg0 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[10]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[11]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[7]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_baud[9]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[0]~reg0 ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[3]~reg0 ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[4]~reg0 ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_data[7]~reg0 ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_error~reg0   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[0]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[1]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[2]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[3]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[4]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[5]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[6]     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; count_os[7]     ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[0]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[1]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[2]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[3]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[4]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[5]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[6]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[7]    ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; rx_buffer[8]    ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; clk        ; 0.742 ; 1.022 ; Rise       ; clk             ;
; rx          ; clk        ; 2.320 ; 3.043 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 1.561 ; 2.132 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 1.548 ; 2.120 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 1.561 ; 2.132 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 1.462 ; 2.032 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 1.378 ; 1.940 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 1.216 ; 1.782 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 1.088 ; 1.655 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 1.447 ; 2.031 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 1.374 ; 1.955 ; Rise       ; clk             ;
; tx_ena      ; clk        ; 1.354 ; 1.952 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; clk        ; -0.066 ; -0.376 ; Rise       ; clk             ;
; rx          ; clk        ; -1.149 ; -1.856 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.507 ; -1.064 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.571 ; -1.125 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -0.638 ; -1.209 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -0.585 ; -1.129 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.507 ; -1.064 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -0.621 ; -1.193 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.542 ; -1.103 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -0.650 ; -1.229 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -0.576 ; -1.131 ; Rise       ; clk             ;
; tx_ena      ; clk        ; -0.614 ; -1.172 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 3.260 ; 3.287 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 4.491 ; 4.690 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 4.491 ; 4.690 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.623 ; 3.672 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.481 ; 3.511 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.503 ; 3.530 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.526 ; 3.557 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.500 ; 3.522 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.662 ; 3.714 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.684 ; 3.732 ; Rise       ; clk             ;
; rx_error    ; clk        ; 4.283 ; 4.434 ; Rise       ; clk             ;
; tx          ; clk        ; 3.193 ; 3.141 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 3.201 ; 3.150 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 3.198 ; 3.223 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 3.413 ; 3.441 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 4.414 ; 4.610 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.548 ; 3.595 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.413 ; 3.441 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.433 ; 3.459 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.455 ; 3.485 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.432 ; 3.453 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.587 ; 3.637 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.607 ; 3.653 ; Rise       ; clk             ;
; rx_error    ; clk        ; 4.213 ; 4.360 ; Rise       ; clk             ;
; tx          ; clk        ; 3.128 ; 3.079 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 3.137 ; 3.087 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.291   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.291   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -104.556 ; 0.0   ; 0.0      ; 0.0     ; -76.718             ;
;  clk             ; -104.556 ; 0.000 ; N/A      ; N/A     ; -76.718             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; reset_n     ; clk        ; 1.273 ; 1.361 ; Rise       ; clk             ;
; rx          ; clk        ; 4.101 ; 4.635 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; 2.820 ; 3.232 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; 2.803 ; 3.214 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; 2.820 ; 3.232 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; 2.634 ; 3.060 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; 2.479 ; 2.891 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; 2.176 ; 2.592 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; 1.927 ; 2.350 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; 2.602 ; 3.012 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; 2.476 ; 2.913 ; Rise       ; clk             ;
; tx_ena      ; clk        ; 2.469 ; 2.886 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; reset_n     ; clk        ; -0.066 ; -0.274 ; Rise       ; clk             ;
; rx          ; clk        ; -1.149 ; -1.856 ; Rise       ; clk             ;
; tx_data[*]  ; clk        ; -0.507 ; -1.064 ; Rise       ; clk             ;
;  tx_data[0] ; clk        ; -0.571 ; -1.125 ; Rise       ; clk             ;
;  tx_data[1] ; clk        ; -0.638 ; -1.209 ; Rise       ; clk             ;
;  tx_data[2] ; clk        ; -0.585 ; -1.129 ; Rise       ; clk             ;
;  tx_data[3] ; clk        ; -0.507 ; -1.064 ; Rise       ; clk             ;
;  tx_data[4] ; clk        ; -0.621 ; -1.193 ; Rise       ; clk             ;
;  tx_data[5] ; clk        ; -0.542 ; -1.103 ; Rise       ; clk             ;
;  tx_data[6] ; clk        ; -0.650 ; -1.229 ; Rise       ; clk             ;
;  tx_data[7] ; clk        ; -0.576 ; -1.131 ; Rise       ; clk             ;
; tx_ena      ; clk        ; -0.614 ; -1.172 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 5.381 ; 5.412 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 7.329 ; 7.468 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 7.329 ; 7.468 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 6.040 ; 6.054 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 5.786 ; 5.805 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 5.811 ; 5.832 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 5.847 ; 5.872 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 5.796 ; 5.811 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 6.075 ; 6.104 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 6.113 ; 6.145 ; Rise       ; clk             ;
; rx_error    ; clk        ; 6.956 ; 7.067 ; Rise       ; clk             ;
; tx          ; clk        ; 5.276 ; 5.281 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 5.284 ; 5.289 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; rx_busy     ; clk        ; 3.198 ; 3.223 ; Rise       ; clk             ;
; rx_data[*]  ; clk        ; 3.413 ; 3.441 ; Rise       ; clk             ;
;  rx_data[0] ; clk        ; 4.414 ; 4.610 ; Rise       ; clk             ;
;  rx_data[1] ; clk        ; 3.548 ; 3.595 ; Rise       ; clk             ;
;  rx_data[2] ; clk        ; 3.413 ; 3.441 ; Rise       ; clk             ;
;  rx_data[3] ; clk        ; 3.433 ; 3.459 ; Rise       ; clk             ;
;  rx_data[4] ; clk        ; 3.455 ; 3.485 ; Rise       ; clk             ;
;  rx_data[5] ; clk        ; 3.432 ; 3.453 ; Rise       ; clk             ;
;  rx_data[6] ; clk        ; 3.587 ; 3.637 ; Rise       ; clk             ;
;  rx_data[7] ; clk        ; 3.607 ; 3.653 ; Rise       ; clk             ;
; rx_error    ; clk        ; 4.213 ; 4.360 ; Rise       ; clk             ;
; tx          ; clk        ; 3.128 ; 3.079 ; Rise       ; clk             ;
; tx_busy     ; clk        ; 3.137 ; 3.087 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_error      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_ena                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_error      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_error      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; tx_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1349     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1349     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 14 14:37:06 2019
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.291            -104.556 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.944             -86.957 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.804             -28.759 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -76.718 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 491 megabytes
    Info: Processing ended: Thu Mar 14 14:37:10 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


