TimeQuest Timing Analyzer report for CompleteTransmitter
Mon Oct 10 19:29:22 2022
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CompleteTransmitter                                             ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C5T144C6                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 392.16 MHz ; 392.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.550 ; -48.458       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.679 ; -16.586       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.231 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.550 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.587      ;
; -1.550 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.587      ;
; -1.550 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.587      ;
; -1.550 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.587      ;
; -1.550 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.587      ;
; -1.508 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.508 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.508 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.508 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.508 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.486 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.523      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.455 ; Controller:inst5|state.estado_7  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.490      ;
; -1.446 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.483      ;
; -1.446 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.483      ;
; -1.446 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.483      ;
; -1.446 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.483      ;
; -1.446 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.483      ;
; -1.431 ; Piso:inst|counter[5]             ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.469      ;
; -1.415 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.452      ;
; -1.415 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.452      ;
; -1.415 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.452      ;
; -1.415 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.452      ;
; -1.415 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.452      ;
; -1.413 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.449      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.412 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.447      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.402 ; Controller:inst5|state.estado_1  ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.439      ;
; -1.398 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.434      ;
; -1.389 ; Piso:inst|counter[4]             ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.427      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.370 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.407      ;
; -1.370 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.407      ;
; -1.370 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.407      ;
; -1.370 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.407      ;
; -1.370 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.407      ;
; -1.359 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.396      ;
; -1.350 ; Controller:inst5|state.estado_7  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.387      ;
; -1.346 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.382      ;
; -1.346 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.382      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.338 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.003     ; 2.371      ;
; -1.336 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.371      ;
; -1.327 ; Piso:inst|counter[3]             ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.365      ;
; -1.327 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.362      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.321 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.307 ; Controller:inst5|state.estado_8  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.344      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.300 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.338      ;
; -1.296 ; Piso:inst|counter[7]             ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.334      ;
; -1.292 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.328      ;
; -1.289 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.326      ;
; -1.286 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.286 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.286 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.286 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.286 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Piso:inst|dataOut                ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Piso:inst|loadShift              ; Piso:inst|loadShift              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.544 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.626 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.892      ;
; 0.657 ; BitStuffer:inst2|state.estado_5  ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; BitStuffer:inst2|state.estado_4  ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.670 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.673 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.676 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.756 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.023      ;
; 0.756 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.023      ;
; 0.757 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.024      ;
; 0.758 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.025      ;
; 0.761 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.028      ;
; 0.761 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.028      ;
; 0.778 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.794 ; Controller:inst5|state.estado_3  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.800 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.821 ; BitStuffer:inst2|state.estado_1  ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.838 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.103      ;
; 0.841 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.869 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.922 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.185      ;
; 0.955 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.219      ;
; 0.980 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.247      ;
; 0.984 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.998 ; Controller:inst5|state.estado_7  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.052 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.316      ;
; 1.064 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.331      ;
; 1.067 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.336      ;
; 1.073 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.075 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.086 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.352      ;
; 1.100 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.105 ; Controller:inst5|state.estado_2  ; Controller:inst5|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.142 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.407      ;
; 1.142 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.407      ;
; 1.146 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.411      ;
; 1.148 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.413      ;
; 1.148 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.413      ;
; 1.154 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.419      ;
; 1.176 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.178 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.442      ;
; 1.183 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.188 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.192 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.220 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.225 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.235 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.236 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.239 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.248 ; Piso:inst|counter[3]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.253 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.259 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.287 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.553      ;
; 1.287 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.553      ;
; 1.291 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.293 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.559      ;
; 1.293 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.559      ;
; 1.296 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.302 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.566      ;
; 1.302 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.566      ;
; 1.325 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.329 ; Controller:inst5|state.estado_0  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.334 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.364 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.629      ;
; 1.367 ; Piso:inst|counter[3]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.388 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.656      ;
; 1.391 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.391 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.659      ;
; 1.396 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.401 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.420 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.687      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                        ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.679 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.717      ;
; -0.481 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.517      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.251 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.449 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_5|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.261 ; 0.261 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.696 ; 0.696 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.546 ; 0.546 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.272 ; 0.272 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; valid      ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.031 ; -0.031 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -3.676 ; -3.676 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -3.670 ; -3.670 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -3.929 ; -3.929 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.031 ; -0.031 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.466 ; -0.466 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -4.061 ; -4.061 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -4.061 ; -4.061 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -3.884 ; -3.884 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.042 ; -0.042 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -3.901 ; -3.901 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -4.293 ; -4.293 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -3.994 ; -3.994 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.316 ; -0.316 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.042 ; -0.042 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -4.094 ; -4.094 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -3.859 ; -3.859 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -3.901 ; -3.901 ; Rise       ; clk             ;
; valid      ; clk        ; -3.919 ; -3.919 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 7.474 ; 7.474 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.603 ; 7.603 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.215 ; 6.215 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 7.274 ; 7.274 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.698 ; 6.698 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.281 ; 6.281 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
; ready         ; clk        ; 6.761 ; 6.761 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.436 ; 6.436 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 6.771 ; 6.771 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.279 ; 7.279 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.215 ; 6.215 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 7.007 ; 7.007 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.129 ; 7.129 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.698 ; 6.698 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.281 ; 6.281 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.146 ; 7.146 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
; ready         ; clk        ; 6.761 ; 6.761 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.436 ; 6.436 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.209 ; -4.497        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.113 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.671 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.209 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.209 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.209 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.209 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.209 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.242      ;
; -0.196 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.229      ;
; -0.196 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.229      ;
; -0.196 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.229      ;
; -0.196 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.229      ;
; -0.196 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.229      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.192 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.223      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.178 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.209      ;
; -0.171 ; Piso:inst|counter[3]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; Piso:inst|counter[3]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; Piso:inst|counter[3]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; Piso:inst|counter[3]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.204      ;
; -0.171 ; Piso:inst|counter[3]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.204      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.169 ; Controller:inst5|state.estado_1 ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.202      ;
; -0.158 ; Piso:inst|counter[0]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.191      ;
; -0.158 ; Piso:inst|counter[0]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.191      ;
; -0.158 ; Piso:inst|counter[0]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.191      ;
; -0.158 ; Piso:inst|counter[0]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.191      ;
; -0.158 ; Piso:inst|counter[0]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.191      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.134 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.163      ;
; -0.130 ; Controller:inst5|state.estado_8 ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.163      ;
; -0.129 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.161      ;
; -0.129 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.161      ;
; -0.125 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.158      ;
; -0.125 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.158      ;
; -0.125 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.158      ;
; -0.125 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.158      ;
; -0.125 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.158      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.120 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.154      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.119 ; Controller:inst5|state.estado_7 ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.151      ;
; -0.116 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.116 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.114 ; Controller:inst5|state.estado_6 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.145      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_8 ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8 ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Piso:inst|dataOut                ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Piso:inst|loadShift              ; Piso:inst|loadShift              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.293 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.297 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.322 ; BitStuffer:inst2|state.estado_4  ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; BitStuffer:inst2|state.estado_5  ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.333 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.350 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.503      ;
; 0.351 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.504      ;
; 0.351 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.504      ;
; 0.352 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.505      ;
; 0.353 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.506      ;
; 0.355 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.508      ;
; 0.359 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; Controller:inst5|state.estado_3  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; BitStuffer:inst2|state.estado_1  ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.405 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.556      ;
; 0.409 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.417 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.566      ;
; 0.424 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.432 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.582      ;
; 0.440 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.594      ;
; 0.447 ; Controller:inst5|state.estado_7  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.497 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.655      ;
; 0.502 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.659      ;
; 0.505 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.655      ;
; 0.510 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.510 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.512 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.663      ;
; 0.515 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.666      ;
; 0.515 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.666      ;
; 0.515 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.668      ;
; 0.518 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; Controller:inst5|state.estado_2  ; Controller:inst5|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.533 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.542 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.549 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.699      ;
; 0.550 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Piso:inst|counter[3]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.554 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.726      ;
; 0.577 ; Controller:inst5|state.estado_3  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.727      ;
; 0.587 ; Piso:inst|counter[3]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.599 ; Controller:inst5|state.estado_0  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.602 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.758      ;
; 0.613 ; Piso:inst|counter[2]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.772      ;
; 0.619 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.770      ;
; 0.621 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.775      ;
; 0.622 ; Piso:inst|counter[3]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                       ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.113 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.921      ;
; 0.198 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.198 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.834      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.682 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
; 0.767 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.921      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_5|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; 2.320  ; 2.320  ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 2.159  ; 2.159  ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 2.147  ; 2.147  ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 2.300  ; 2.300  ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.090 ; -0.090 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.097  ; 0.097  ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 2.320  ; 2.320  ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 2.311  ; 2.311  ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 2.275  ; 2.275  ; Rise       ; clk             ;
; sync[*]    ; clk        ; 2.478  ; 2.478  ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 2.252  ; 2.252  ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 2.478  ; 2.478  ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 2.299  ; 2.299  ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.041  ; 0.041  ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.087 ; -0.087 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 2.334  ; 2.334  ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 2.221  ; 2.221  ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 2.244  ; 2.244  ; Rise       ; clk             ;
; valid      ; clk        ; 2.826  ; 2.826  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.023  ; 0.023  ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -2.200 ; -2.200 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -2.155 ; -2.155 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 0.207  ; 0.207  ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.079  ; 0.079  ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.207  ; 0.207  ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
; valid      ; clk        ; -2.130 ; -2.130 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.455 ; 3.455 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
; ready         ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.455 ; 3.455 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
; ready         ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.550  ; 0.215 ; -0.679   ; 0.671   ; -1.380              ;
;  clk             ; -1.550  ; 0.215 ; -0.679   ; 0.671   ; -1.380              ;
; Design-wide TNS  ; -48.458 ; 0.0   ; -16.586  ; 0.0     ; -42.38              ;
;  clk             ; -48.458 ; 0.000 ; -16.586  ; 0.000   ; -42.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.261 ; 0.261 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.696 ; 0.696 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.523 ; 4.523 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.546 ; 0.546 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.272 ; 0.272 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
; valid      ; clk        ; 5.428 ; 5.428 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.210  ; 0.210  ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.023  ; 0.023  ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -2.200 ; -2.200 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -2.191 ; -2.191 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -2.155 ; -2.155 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 0.207  ; 0.207  ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.179 ; -2.179 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.079  ; 0.079  ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.207  ; 0.207  ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -2.214 ; -2.214 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
; valid      ; clk        ; -2.130 ; -2.130 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 7.474 ; 7.474 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.603 ; 7.603 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.215 ; 6.215 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 7.274 ; 7.274 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.407 ; 7.407 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.698 ; 6.698 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.281 ; 6.281 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.296 ; 7.296 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
; ready         ; clk        ; 6.761 ; 6.761 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.436 ; 6.436 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.981 ; 3.981 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.455 ; 3.455 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.854 ; 3.854 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
; ready         ; clk        ; 3.765 ; 3.765 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 411      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 411      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 10 19:29:21 2022
Info: Command: quartus_sta CompleteTransmitter -c CompleteTransmitter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CompleteTransmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.550       -48.458 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.679       -16.586 clk 
Info (332146): Worst-case removal slack is 1.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.231         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.209        -4.497 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.113         0.000 clk 
Info (332146): Worst-case removal slack is 0.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.671         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 355 megabytes
    Info: Processing ended: Mon Oct 10 19:29:22 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


