# Pr谩ctica 3: PWM


##  Descripci贸n

Este proyecto implementa un PWM para controlar un servomotor en FPGA utilizando Quartus y Verilog. El m贸dulo principal (`pwm.v`) ajusta el duty cycle (DC) mediante botones con debouncer y y un clock divider, generando la se帽al PWM necesaria para el posicionamiento del servomotor.


## 锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (en este caso, se utiliz贸 la tarjeta Intel MAX10 DE10 - Lite)

Cable de programaci贸n JTAG

Servomotor de 9g (en este caso, se us贸 un SG90)

Jumpers para conectar el servomotor a la FPGA

Archivo `pin_assignment.tcl` para la asignaci贸n de pines en el wrapper


##  Estructura del Proyecto

/03_PWM

 `pwm.v`     # M贸dulo principal. Modifica el DC y genera la se帽al PWM de salida.

 `pwm_wr.v`     # Wrapper del m贸dulo principal para asignaci贸n de pines.

 `pwm_tb.sv`     # Testbench para simulaci贸n.

 `debouncerCclkdiv.v`     # Debouncer para los botones.

 `d_ff.v`     # M贸dulo que representa un flip-flop D (auxiliar para el debouncer).

 `clkdiv.v`     # Clock divider.

 `03_PWM.qpf`   # Archivo del proyecto en Quartus.

 `03_PWM.qsf`   # Archivo de configuraci贸n de la FPGA.

 `README.md`       # Este archivo.


##  Im谩genes

![Diagrama RTL de la Pr谩ctica 3 parte 1](imagenes/P03RTL1.png)

![Diagrama RTL de la Pr谩ctica 3 parte 2](imagenes/P03RTL2.png)

Diagrama RTL.


![Simulaci贸n de la Pr谩ctica 3](imagenes/P03Ondas.png)

Simulaci贸n en Questa.


![Funcionamiento de la Pr谩ctica 3](imagenes/P03Tarjeta.mp4)

Funcionamiento en la tarjeta especificada en Requisitos.