![](../doc/pic/preview_6.png)

---

## Общее описание

Данный раздел представляет собой **сборник смоделированных и подробно разобранных ситуаций обнаружения и исправления ошибок в RTL-описании процессорого ядра** с открытым исходным кодом [MIRISCV](https://github.com/riscv-tests-intro/MIRISCV/tree/b510b308addc4a7271e36f2a348bd18bf24c1d77). **Со временем раздел будет дополняться** различными сценариями, максимально приближенными к тем, с которыми может столкнуться верификатор в ходе рабочего процесса. 

**Стоит обратить внимание на то**, что в разделе будут применяться различные подходы к функциональной верификации RISC-V ядер, представленные и разобранные в [теоретическом](../theory/) и [практическом](../practice/) разделах. Без их предварительного освоения автор не гарантирует качественного усвоения материала.

## Занятия

---

- [Bug hunting 00: Потерянные регистры](./00_regs/)
  
  **Краткое описание:**

  Казалось бы, что может пойти не так при запуске простейшего ["Hello world!"](../theory/03_func.md#hello-world) теста. Пара инструкций сложения, простое ветвление и запись результата в память. Но не все так просто! Вместе "распутываем" неочевидные взаимосвязи конвейера [MIRISCV](https://github.com/riscv-tests-intro/MIRISCV/tree/b510b308addc4a7271e36f2a348bd18bf24c1d77) и ищем "виновника".


---

- Bug hunting 01: Сложный выбор
  
  **Краткое описание:**

  Coming soon...

---

- Bug hunting 02: Только вперед

  **Краткое описание:**
  
  Coming soon...


---

- Bug hunting 03: Байт сюда, байт туда

  **Краткое описание:**

  Coming soon...

---

- Bug hunting 04: Несовершенство

  **Краткое описание:**

  Coming soon...

---
