# SSD hoạt động như thế nào?

## Sự khác biệt
Solid-state drives - dữ liệu được lưu vào một nhóm **flash NAND**. Bản thân NAND được tạo thành từ những gì được gọi là bóng bán dẫn cổng nổi. Không giống như các thiết kế bóng bán dẫn được sử dụng trong DRAM, phải được làm mới nhiều lần mỗi giây, đèn flash NAND được thiết kế để duy trì trạng thái sạc của nó ngay cả khi không được cấp nguồn. Điều này làm cho NAND trở thành một loại bộ nhớ không bay hơi.

![Imgur](https://i.imgur.com/xNeOrHo.png)

Sơ đồ trên cho thấy một thiết kế ô flash đơn giản. Các **electron** được lưu trữ trong **floating gate**, sau đó được đọc là “0” được tích điện hoặc “1” chưa được tích điện. Có, trong NAND flash, số 0 có nghĩa là dữ liệu được lưu trữ trong một ô - nó ngược lại với cách chúng ta thường nghĩ về số 0 hoặc một. Đèn flash NAND được tổ chức dưới dạng **grid**. Toàn bộ bố cục **grid** được gọi là một block, trong khi các hàng riêng lẻ tạo thành **grid** được gọi là một page - trang. Kích thước page phổ biến là 2K, 4K, 8K hoặc 16K, với 128 đến 256 trang mỗi block. Do đó, kích thước block thường thay đổi trong khoảng 256KB đến 4MB.

NAND không nhanh bằng bộ nhớ chính, nhưng nó nhanh hơn nhiều bậc so với ổ cứng. Mặc dù độ trễ ghi đối với flash NAND chậm hơn đáng kể so với độ trễ đọc, nhưng chúng vẫn vượt xa các phương tiện quay truyền thống.
## Cấu tạo và hoạt động của các thành phần bên trong ssd
### Thuật ngữ trong SSD
* **Charge trap flash**: là công nghệ bộ nhớ bán dẫn được sử dụng để tạo bộ nhớ flash NOR và NAND không bay hơi.
    * **single-level cell (SLC) flash**: là một loại lưu trữ trạng thái rắn lưu trữ một bit dữ liệu trên mỗi ô của phương tiện flash.</br>![Imgur](https://i.imgur.com/77CFPN5.png)
    * **Triple Level cell - TLC**: loại bộ nhớ flash NAND lưu trữ ba bit dữ liệu trên mỗi ô.</br>![Imgur](https://i.imgur.com/SVeiwQF.png)
    * **QLC NAND - quad-level cell NAND**một dạng bộ nhớ flash NAND có thể lưu trữ tối đa bốn bit dữ liệu trên mỗi ô nhớ</br>![Imgur](https://i.imgur.com/uBuQWdJ.png)
    * Electron level: Lấy ví dụ ở dạng TLC thì sẽ có 8 cấp độ khác nhau cho các Electron, Electron khác nhau mà charge trap của chúng ta có thể thiết lập và ghi vào. mấu chốt là khi được tích điện bằng các Electron, nó có thể giữ electron trong nhiều thập kỷ, đó là cách thông tin được lưu hoặc ghi vào ổ đĩa SSD.</br>![](/image/Animation1.gif)
    * Để đọc thông tin cần đo mức điện tích Electron </br>![](/image/Animation2.gif)
    * Để xóa nội dung của một ô nhớ tất cả các điện tích electron được loại bỏ và đưa về mức thấp nhất là nhị phân 111</br>![](/image/Animation3.gif)
    >**Kết luận**: đối với lại **TLC** thì tối đa chỉ lưu được 3 bit nhớ.
* **Vertical Strings and page**</br>![Imgur](https://i.imgur.com/3Tw2fl7.png)</br>Hình ảnh trên cho thấy các ô nhớ được xếp chồng lên nhau theo chiều dọc. Đây là nơi bắt nguồn của phần dọc trong **Vertical NAND** hoặc **VNAND**. Về mặt kỹ thuật được gọi là 1 **String**, bao gồm 10 ô **Charge trap flash** xếp chồng lên nhau. Khi thông tin được ghi vào hoặc đọc cùng một String. Chỉ một ô có thể kích hoạt.
    * **Control gates**: được gắn vào mọi lớp trong chuỗi </br>![Imgur](https://i.imgur.com/56r93JM.png)
    * Ô dưới cùng gửi thông tin đó qua trung tâm của chuỗi, sẽ hỏi mức electron của ô dưới cùng ở mức nào, sau đó ô dưới cùng gửi thông tin qua trung tâm của chuỗi lên đến Bitline ở trên cùng. Sau đó cổng điều khiển tiếp cho lớp thứ 2, và cứ tiếp tục như vậy cho đến ô 10. Tương tự khi ghi dữ liệu theo chiều ngược lại</br>![](/image/Animation4.gif) 
    * Chỉ một layer trong chuỗi được ghi vào hoặc đọc từ bất kỳ thời điểm nào.
* Tiếp tục nhân bản string lên 32 lần thì khi đó sẽ hình thành cấu trúc như sau:</br>![Imgur](https://i.imgur.com/Ke4DL97.png)</br>Và bây giờ ở đây sẽ có 1page và sẽ gọi toàn bộ page, string là một ROW</br>![Imgur](https://i.imgur.com/UjHWVJR.png)
* Sẽ có mọi ô nhớ trong một page được sử dụng chia sẻ đến một control gates chung</br>![](/image/Animation5.gif)</br>Điều này khiến cho đọc ghi từ Row toàn bộ page bao gồm 32 ô liền kề, tất cả trong cùng một layers, được kích hoạt cùng một lúc.
* Sao chép ROW thành 6 lần cho đến khi nhận được 1 block</br>![Imgur](https://i.imgur.com/7bcjvIp.png) và nhân đôi lên thêm một lần nữa sẽ được 2 block.</br>![Imgur](https://i.imgur.com/x1Trzrd.png)
* **Column**:</br> ![Imgur](https://i.imgur.com/KFaP60K.png)
* **Layer**:</br> ![Imgur](https://i.imgur.com/5Fwbcpj.png)
* Kết nối các đỉnh của mỗi string trong column với nhau vì vậy chúng đều chia sẻ qua một đường bit và đường bit lại giống một lộ lớn.</br>![Imgur](https://i.imgur.com/fyrV0Ch.png)
* Ngoài ra chúng ta phải thêm một Control gates chọn giữa các ROW</br> ![Imgur](https://i.imgur.com/giwgdwm.png)</br>Chỉ để một row đang sử dụng tại một thời điểm.
* **Bitline selectors**: Các bộ selectors ở trên cùng hoạt động như bộ điều khiển chỉnh luồng thông tin. Để chỉ có 1 row dùng bitline này hoặc đang hoạt động tại một thời điểm.</br>![](/image/Animation6.gif)
* **Control gates** gắn vào mỗi lớp hoạt động như đèn giao thông cho mỗi lớp với các bộ chọn dòng bit dọc theo mỗi row và control gate selector dọc theo mỗi layer</br>![](/image/Animation7.gif)
* Ổ đĩa SSD có thể đọc ghi vào một Pages duy nhất tại bất kỳ thời điểm nào.
* Để kết nối với **Bitline selectors** và **Control gates** các các đường kết nối từ trên xuống dưới và chạy vuông góc với các dòng bit</br>![](/image/Animation8.gif)
## Kích thước trong một chip SSD
Tất cả các nguyên tác được giữ nguyên, vì vậy hãy ghi nhớ những nguyên tác chỉ là kích thước lớn hơn nhiều so với phân tích bên trên.

Nhà sản xuất liên tục cải tiến các thiết kế và kỹ thuật của họ và bí mật trong thiết kế. Thường các nhà thiết kế không sử dụng 10 lớp như trong ví dụ mà họ mà chiều cao của các layer là 96 -136 layers tall. Đây là so sánh chiều cao với một tờ giấy ![Imgur](https://i.imgur.com/48iB7Z3.png)

* Một page có chiều rộng khoảng 30.000 đến 60.000 cell liền kề, điều đó có nghĩa là có đến 30.000 đến 60.000 bitlines</br>![](/image/Animation9.gif)
* Block  có 4-8 rows và có khoảng 4000 - 6000 block</br>![](/image/Animation10.gif)
* Dựa theo các cạnh là các **Bitline selectors** và **Control gates** ở phải bên kia cùng với nhau chúng là một bộ giải mã và sử dụng cả 2 bộ điều khiển điều hướng tín hiệu ![Imgur](https://i.imgur.com/WxLj4PE.png)
* Để lặp lại điều này, chỉ một page, rộng 45.000 cell hoặc hơn, sử dụng bitline để đọc hoặc ghi thông tin tại bất ký thời điểm nào các dữ liệu sẽ được tập chung page buffer. Hãy chuyển đổi để xem chip tổng thể có thể trông như thế nào</br>![Imgur](https://i.imgur.com/eEdWn0y.png)
    * VNAND Memory cells , Row decoder & page buffer có thể tìm thấy peripheral circuitry (Mạch ngoại vi bổ sung để hỗ trợ chip)
    * Để phù hợp với công suất lớn, các kỹ sư đã sao chép bố cục này sang mặt khác, Con chip này có thể đọc ghi với tốc độ khoảng 500Mb/s. Điều này có nghĩa là nó có thể đọc hoặc ghi khoảng 63 block mỗi giây. Đó là một tốc độ cực nhanh</br>![](/image/Animation11.gif)
    * Cuối cùng các kỹ sư muốn đặt nhiều hơn nữa trong không gian càng nhỏ càng tốt vì vậy ngoài việc có một khối lượng lớn các ô nhớ cell. Họ đã ghép chip này thành 8 lần và xếp thành 1 chip duy nhất. Ở phía dưới chip giao diện được bổ sung được sử dụng để điều phối 8 chíp khác nhau. Đó là tất cả những gì có trong 1 vi mạch</br>![](/image/Animation12.gif)










</br>![](/image/Animation11.gif)

</br>![](/image/Animation13.gif)
</br>![](/image/Animation14.gif)
</br>![](/image/Animation15.gif)
</br>![](/image/Animation16.gif)
</br>![](/image/Animation17.gif)
</br>![](/image/Animation18.gif)
</br>![](/image/Animation19.gif)
</br>![](/image/Animation20.gif)
</br>![](/image/Animation21.gif)
</br>![](/image/Animation22.gif)
</br>![](/image/Animation23.gif)
</br>![](/image/Animation24.gif)
</br>![](/image/Animation25.gif)
</br>![](/image/Animation26.gif)
</br>![](/image/Animation27.gif)
</br>![](/image/Animation28.gif)
</br>![](/image/Animation29.gif)
</br>![](/image/Animation30.gif)
</br>![](/image/Animation31.gif)
</br>![](/image/Animation32.gif)
</br>![](/image/Animation33.gif)
</br>![](/image/Animation34.gif)
</br>![](/image/Animation35.gif)
</br>![](/image/Animation36.gif)
