digraph G {
"подготовительная работа\n(блок-схемы, выбор компонентов,\nрассмотрение вариантов)" -> "разработка схемы\n(eeschema)";
"разработка схемы\n(eeschema)" -> "netlist\nдля моделирования";
"разработка схемы\n(eeschema)" -> "netlist\nдля разводки платы";
"netlist\nдля моделирования" -> "Моделирование\n(SPICE, VHDL, Verilog)";
"Моделирование\n(SPICE, VHDL, Verilog)" -> "корректировка\nпроекта";
"корректировка\nпроекта" -> "разработка схемы\n(eeschema)";
"netlist\nдля разводки платы" -> "разработка топологии\nпечатной платы\n(kipcb)";
"разработка топологии\nпечатной платы\n(kipcb)" -> "gerber-файлы";
"gerber-файлы" -> "производство\nплаты";
"производство\nплаты" -> "монтаж компонентов";
"монтаж компонентов" -> "испатыния и эксплуатация"; 
}
