m255
K4
z2
!s11e MIXED_VERSIONS
!s11f vlog 2020.1 2020.02, Feb 28 2020
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simulation/modelsim
vadder
Z1 DXx6 sv_std 3 std 0 22 VYECXdT12H8WgbUP_5Y6:3
Z2 !s110 1699624360
!i10b 1
!s100 h4TN[;mcgZQ<CiR^1M^JX3
Z3 !s11b Dg1SIo80bB@j0V0VzS_@n1
I5eE2Zk_2RLj6[icEBLA:Y0
Z4 VDg1SIo80bB@j0V0VzS_@n1
S1
R0
Z5 w1699583920
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/adder.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/adder.sv
!i122 17
L0 2 11
Z6 OV;L;2020.1;71
r1
!s85 0
31
Z7 !s108 1699624360.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/adder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/adder.sv|
!i113 1
Z8 o-sv -work work
Z9 !s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules
Z10 tCvgOpt 0
valu
R1
R2
!i10b 1
!s100 H]=]?LQ;>SnfXi4T8IVGN3
R3
IN=J0hGmRn?TZ2MHNfmK]g0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/alu.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/alu.sv
!i122 16
L0 2 24
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/alu.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/alu.sv|
!i113 1
R8
R9
R10
valudec
R1
Z11 !s110 1699624359
!i10b 1
!s100 __mV;DGijX6fd<Kj>JlOo3
R3
II0Zhb>04Ih76edjWnBVMz3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/aludec.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/aludec.sv
!i122 6
L0 3 15
R6
r1
!s85 0
31
Z12 !s108 1699624359.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/aludec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/aludec.sv|
!i113 1
R8
Z13 !s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules
R10
vcontroller
R1
R11
!i10b 1
!s100 mzO<fnWU`hE[ZaG>3zh_I0
R3
IL]00zDdhgQh@mDkoVD7P]2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/controller.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/controller.sv
!i122 5
L0 3 34
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/controller.sv|
!i113 1
R8
R13
R10
vdatapath
R1
R11
!i10b 1
!s100 gh<KfK;7B4?TYK1P?jmlh0
R3
IXf1e[U>R=UIUD>k:nYFY20
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/datapath.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/datapath.sv
!i122 4
L0 3 135
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/datapath.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/datapath.sv|
!i113 1
R8
R13
R10
vdecode
R1
R11
!i10b 1
!s100 0i]7lBn?HK@=_:I<TX`la2
R3
I668We[NGBQ>d<1F?C@hWX3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/decode.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/decode.sv
!i122 3
L0 3 45
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/decode.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/decode.sv|
!i113 1
R8
R13
R10
Edmem
R5
Z14 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
Z15 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z16 DPx4 ieee 16 std_logic_signed 0 22 C<aanc0R`<LWPSe[JYRP^3
Z17 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z18 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 18
R0
Z19 8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/dmem.vhd
Z20 F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/dmem.vhd
l0
L12 1
Vbn3b0?2?3c<CA[;DdzR8^2
!s100 9UhgcemjCI:F<bA>GRZY=0
Z21 OV;C;2020.1;71
33
Z22 !s110 1699624361
!i10b 1
Z23 !s108 1699624361.000000
Z24 !s90 -reportprogress|300|-2008|-work|work|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/dmem.vhd|
Z25 !s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/dmem.vhd|
!i113 1
Z26 o-2008 -work work
Z27 tExplicit 1 CvgOpt 0
Abehave
R14
R15
R16
R17
R18
DEx4 work 4 dmem 0 22 bn3b0?2?3c<CA[;DdzR8^2
!i122 18
l50
L21 49
V6hfU40U9zKmGmMdkMk@^90
!s100 a2K;HL21gA:Y<M8M2VzYh0
R21
33
R22
!i10b 1
R23
R24
R25
!i113 1
R26
R27
vexecute
R1
R2
!i10b 1
!s100 ;N9iQgzTXQHekz:;ff]z[1
R3
ILO3SL4[:T8MWRa:;@diTQ1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/execute.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/execute.sv
!i122 15
L0 2 46
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/execute.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/execute.sv|
!i113 1
R8
R9
R10
vfetch
R1
R2
!i10b 1
!s100 6P5]Qei^ESI=>8Z1YaiVo0
R3
IYPCHeS]]AmIbI:2mBlmUX2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/fetch.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/fetch.sv
!i122 14
L0 2 33
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/fetch.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/fetch.sv|
!i113 1
R8
R9
R10
vflopr
R1
R2
!i10b 1
!s100 zZbUB=>2@jg99SnTk2alk2
R3
IVCF`e_IRC4no4=YgK8E3Z1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/flopr.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/flopr.sv
!i122 13
L0 2 14
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/flopr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/flopr.sv|
!i113 1
R8
R9
R10
vimem
R1
R2
!i10b 1
!s100 oS5n46Vcf8aHMLEOcVog82
R3
ITa:OT4K@a^Gb56@A6gd0G3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/imem.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/imem.sv
!i122 12
L0 2 269
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/imem.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/imem.sv|
!i113 1
R8
R9
R10
vmaindec
R1
R2
!i10b 1
!s100 c^T]V77kT6NB8fM@e1E9z3
R3
IN352h4lkBOa[1143J:JPZ3
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/maindec.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/maindec.sv
!i122 11
L0 2 35
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/maindec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/maindec.sv|
!i113 1
R8
R9
R10
vmemory
R1
R11
!i10b 1
!s100 6L^fSjOJkeCD2P4ml5_d`3
R3
IjDhN8<@kaQWz_O9WbZ[@73
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/memory.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/memory.sv
!i122 2
L0 3 9
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/memory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/memory.sv|
!i113 1
R8
R13
R10
vmux2
R1
R2
!i10b 1
!s100 IVP:S1PO1dAGCa[RBTKo42
R3
I^lG6ccKf@]37EMh0gmg@m1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/mux2.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/mux2.sv
!i122 10
L0 2 12
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/mux2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/mux2.sv|
!i113 1
R8
R9
R10
vprocessor_arm
R1
R11
!i10b 1
!s100 @bYUDTS^T7`oh??g9=;US1
R3
IXRgh4K]l3F_X?fB>n^Mjf0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/processor_arm.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/processor_arm.sv
!i122 1
L0 3 77
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/processor_arm.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/processor_arm.sv|
!i113 1
R8
R13
R10
vprocessor_tb
R1
!s110 1699624362
!i10b 1
!s100 ]m3=`S<7fKa162DNU]5@G1
R3
IQ16[Sb1Ae1I61ZSLBbngY1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv
!i122 19
L0 4 33
R6
r1
!s85 0
31
R23
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches/processor_tb.sv|
!i113 1
R8
!s92 -sv -work work +incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/test-benches
R10
vregfile
R1
R2
!i10b 1
!s100 CekkZVi5[5_=@b`iXdoUZ2
R3
Ih:oYkoVVT`V[7MW8lMeSC1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/regfile.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/regfile.sv
!i122 9
L0 2 59
R6
r1
!s85 0
31
R7
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/regfile.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/regfile.sv|
!i113 1
R8
R9
R10
vsignext
R1
R2
!i10b 1
!s100 J3J_LeLO4e6`bRkn07Mm21
R3
I<KnOWWM5kC9OQhB60MD1[0
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/signext.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/signext.sv
!i122 8
L0 2 21
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/signext.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/signext.sv|
!i113 1
R8
R9
R10
vsl
R1
R11
!i10b 1
!s100 Sl3GMEV;]LBdN=@=eLTTX0
R3
I`DdM0TmJ@kZ9lJdW3@fKF2
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/sl.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/sl.sv
!i122 7
L0 2 13
R6
r1
!s85 0
31
R12
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/sl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/simple-modules/sl.sv|
!i113 1
R8
R9
R10
vwriteback
R1
!s110 1699624358
!i10b 1
!s100 XX0ZX>Df_L3]L@FYPAiYi1
R3
I]01<1Mef]=WkAYTlT3RIN1
R4
S1
R0
R5
8/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/writeback.sv
F/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/writeback.sv
!i122 0
L0 3 17
R6
r1
!s85 0
31
!s108 1699624358.000000
!s107 /home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/writeback.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules|/home/helcsnewsxd/Documentos/Arqui-Labo1/Laboratorio-ARMv8-en-SystemVerilog---Arquitectura-del-Computador/Ejercicio1/PipelinedProcessorPatterson-Modules/writeback.sv|
!i113 1
R8
R13
R10
