TimeQuest Timing Analyzer report for lab5
Fri Dec 04 03:49:38 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab5                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; mastermind.sdc ; OK     ; Fri Dec 04 03:49:38 2015 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 212.59 MHz ; 212.59 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.296 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.889 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                              ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.296 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.743      ;
; 15.299 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.740      ;
; 15.299 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.740      ;
; 15.299 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.740      ;
; 15.350 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.688      ;
; 15.498 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.539      ;
; 15.498 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.539      ;
; 15.498 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.539      ;
; 15.498 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.539      ;
; 15.567 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.471      ;
; 15.715 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.322      ;
; 15.715 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.322      ;
; 15.715 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.322      ;
; 15.715 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.322      ;
; 15.812 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.001      ; 4.227      ;
; 15.924 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.115      ;
; 15.927 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.112      ;
; 15.927 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.112      ;
; 15.927 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 4.112      ;
; 15.960 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.078      ;
; 15.960 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.078      ;
; 15.960 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.078      ;
; 15.960 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.078      ;
; 15.978 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.060      ;
; 16.024 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.014      ;
; 16.039 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.001      ; 4.000      ;
; 16.126 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.911      ;
; 16.126 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.911      ;
; 16.126 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.911      ;
; 16.126 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.911      ;
; 16.172 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.865      ;
; 16.172 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.865      ;
; 16.172 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.865      ;
; 16.172 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.865      ;
; 16.187 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.851      ;
; 16.187 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.851      ;
; 16.187 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.851      ;
; 16.187 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.851      ;
; 16.203 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.835      ;
; 16.207 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 3.832      ;
; 16.210 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 3.829      ;
; 16.210 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 3.829      ;
; 16.210 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; 0.001      ; 3.829      ;
; 16.261 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.777      ;
; 16.351 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.686      ;
; 16.351 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.686      ;
; 16.351 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.686      ;
; 16.351 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.686      ;
; 16.409 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.628      ;
; 16.409 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.628      ;
; 16.409 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.628      ;
; 16.409 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.628      ;
; 16.574 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.001      ; 3.465      ;
; 16.718 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.320      ;
; 16.722 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.316      ;
; 16.722 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.316      ;
; 16.722 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.316      ;
; 16.722 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 3.316      ;
; 16.866 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.171      ;
; 16.866 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.171      ;
; 16.866 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.171      ;
; 16.866 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; -0.001     ; 3.171      ;
; 16.921 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 3.119      ;
; 16.924 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 3.116      ;
; 16.924 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 3.116      ;
; 16.924 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 3.116      ;
; 16.975 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.001      ; 3.064      ;
; 17.115 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.001      ; 2.924      ;
; 17.123 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.915      ;
; 17.123 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.915      ;
; 17.123 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.915      ;
; 17.123 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.915      ;
; 17.140 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 20.000       ; 0.001      ; 2.899      ;
; 17.149 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 2.891      ;
; 17.158 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.880      ;
; 17.176 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 2.864      ;
; 17.178 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 2.862      ;
; 17.180 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; 0.002      ; 2.860      ;
; 17.263 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.775      ;
; 17.263 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.775      ;
; 17.263 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.775      ;
; 17.263 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.775      ;
; 17.420 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 20.000       ; -0.012     ; 2.606      ;
; 17.420 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 20.000       ; -0.012     ; 2.606      ;
; 17.420 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 20.000       ; -0.012     ; 2.606      ;
; 17.439 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ; clk          ; clk         ; 20.000       ; -0.012     ; 2.587      ;
; 17.439 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ; clk          ; clk         ; 20.000       ; -0.012     ; 2.587      ;
; 17.439 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ; clk          ; clk         ; 20.000       ; -0.012     ; 2.587      ;
; 17.504 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 20.000       ; 0.001      ; 2.535      ;
; 17.543 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ; clk          ; clk         ; 20.000       ; -0.027     ; 2.468      ;
; 17.543 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ; clk          ; clk         ; 20.000       ; -0.027     ; 2.468      ;
; 17.543 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ; clk          ; clk         ; 20.000       ; -0.027     ; 2.468      ;
; 17.731 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 20.000       ; -0.018     ; 2.289      ;
; 17.731 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 20.000       ; -0.018     ; 2.289      ;
; 17.731 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 20.000       ; -0.018     ; 2.289      ;
; 17.735 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 20.000       ; -0.027     ; 2.276      ;
; 17.735 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 20.000       ; -0.027     ; 2.276      ;
; 17.735 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 20.000       ; -0.027     ; 2.276      ;
; 17.755 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 20.000       ; -0.018     ; 2.265      ;
; 17.755 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 20.000       ; -0.018     ; 2.265      ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.c             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.n            ; g10_mastermind_controller:gate1|y_present.n             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.i             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.639 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.760 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.761 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.761 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.762 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.777 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.777 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.782 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.817 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.102      ;
; 0.884 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.n             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.170      ;
; 0.911 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.947 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.l             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.234      ;
; 0.985 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 0.998 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.284      ;
; 1.073 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.073 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.073 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.151 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.158 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.i             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.445      ;
; 1.275 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.h             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.288 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|y_present.g             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.573      ;
; 1.303 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.589      ;
; 1.304 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.589      ;
; 1.468 ; g10_mastermind_controller:gate1|y_present.b            ; g10_mastermind_controller:gate1|y_present.c             ; clk          ; clk         ; 0.000        ; 0.001      ; 1.755      ;
; 1.492 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.778      ;
; 1.504 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.789      ;
; 1.594 ; g10_mastermind_controller:gate1|y_present.n            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.652 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.920      ;
; 1.833 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.847 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.847 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.847 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.847 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.872 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.158      ;
; 1.887 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.155      ;
; 1.937 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.205      ;
; 1.959 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.995 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.001      ; 2.282      ;
; 1.997 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 1.997 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 1.997 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 1.997 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 1.997 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 1.997 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.265      ;
; 2.017 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 0.000        ; -0.027     ; 2.276      ;
; 2.017 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 0.000        ; -0.027     ; 2.276      ;
; 2.017 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 0.000        ; -0.027     ; 2.276      ;
; 2.021 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.289      ;
; 2.021 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.289      ;
; 2.021 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 0.000        ; -0.018     ; 2.289      ;
; 2.209 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ; clk          ; clk         ; 0.000        ; -0.027     ; 2.468      ;
; 2.209 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ; clk          ; clk         ; 0.000        ; -0.027     ; 2.468      ;
; 2.209 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ; clk          ; clk         ; 0.000        ; -0.027     ; 2.468      ;
; 2.231 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.518      ;
; 2.248 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.535      ;
; 2.253 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.540      ;
; 2.313 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ; clk          ; clk         ; 0.000        ; -0.012     ; 2.587      ;
; 2.313 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ; clk          ; clk         ; 0.000        ; -0.012     ; 2.587      ;
; 2.313 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ; clk          ; clk         ; 0.000        ; -0.012     ; 2.587      ;
; 2.332 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.606      ;
; 2.332 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.606      ;
; 2.332 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.606      ;
; 2.339 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.339 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.339 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.625      ;
; 2.398 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.686      ;
; 2.487 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.001      ; 2.774      ;
; 2.560 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; -0.001     ; 2.845      ;
; 2.560 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; -0.001     ; 2.845      ;
; 2.560 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; -0.001     ; 2.845      ;
; 2.560 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; -0.001     ; 2.845      ;
; 2.572 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.860      ;
; 2.574 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.862      ;
; 2.576 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.864      ;
; 2.594 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.880      ;
; 2.603 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 2.891      ;
; 2.612 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.899      ;
; 2.629 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.915      ;
; 2.629 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.915      ;
; 2.629 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.915      ;
; 2.629 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.915      ;
; 2.687 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.973      ;
; 2.687 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.973      ;
; 2.687 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.973      ;
; 2.777 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.001      ; 3.064      ;
; 2.828 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 3.116      ;
; 2.828 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 3.116      ;
; 2.831 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; 0.002      ; 3.119      ;
; 2.835 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.001      ; 3.122      ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n             ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n             ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|GR_LD1|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|GR_LD1|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw1_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw1_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw2_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw2_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw3_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw3_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw4_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw4_LD|clk                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; P_generated ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
; Ready       ; clk        ; 6.639 ; 6.639 ; Rise       ; clk             ;
; Start       ; clk        ; 6.870 ; 6.870 ; Rise       ; clk             ;
; mode        ; clk        ; 2.517 ; 2.517 ; Rise       ; clk             ;
; modify_G    ; clk        ; 3.127 ; 3.127 ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.015 ; 0.015 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.013 ; 0.013 ; Rise       ; clk             ;
;  sw[3]      ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 6.186 ; 6.186 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -4.188 ; -4.188 ; Rise       ; clk             ;
; Ready       ; clk        ; -6.243 ; -6.243 ; Rise       ; clk             ;
; Start       ; clk        ; -5.852 ; -5.852 ; Rise       ; clk             ;
; mode        ; clk        ; -0.674 ; -0.674 ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.046  ; 0.046  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 1.403  ; 1.403  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 1.401  ; 1.401  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 1.403  ; 1.403  ; Rise       ; clk             ;
;  sw[3]      ; clk        ; 1.262  ; 1.262  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -4.243 ; -4.243 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 7.050 ; 7.050 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 7.637 ; 7.637 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 7.742 ; 7.742 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 7.334 ; 7.334 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 7.049 ; 7.049 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 7.689 ; 7.689 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 7.386 ; 7.386 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 7.675 ; 7.675 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 7.647 ; 7.647 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 7.750 ; 7.750 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 7.725 ; 7.725 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 7.877 ; 7.877 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 7.579 ; 7.579 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 7.773 ; 7.773 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 7.499 ; 7.499 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 7.155 ; 7.155 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 7.181 ; 7.181 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 7.286 ; 7.286 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 7.536 ; 7.536 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 7.492 ; 7.492 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 7.195 ; 7.195 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 7.072 ; 7.072 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 7.416 ; 7.416 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 7.298 ; 7.298 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 7.411 ; 7.411 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 7.394 ; 7.394 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 7.206 ; 7.206 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 7.177 ; 7.177 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 7.371 ; 7.371 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 7.370 ; 7.370 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 7.244 ; 7.244 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 7.381 ; 7.381 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 7.726 ; 7.726 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 18.193 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                              ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.193 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.837      ;
; 18.195 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.835      ;
; 18.197 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.833      ;
; 18.198 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.832      ;
; 18.213 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.819      ;
; 18.213 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.819      ;
; 18.213 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.819      ;
; 18.213 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.819      ;
; 18.267 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.765      ;
; 18.288 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.744      ;
; 18.288 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.744      ;
; 18.288 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.744      ;
; 18.288 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.744      ;
; 18.342 ; g10_mastermind_controller:gate1|y_present.l ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.690      ;
; 18.415 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.617      ;
; 18.415 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.617      ;
; 18.415 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.617      ;
; 18.415 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.617      ;
; 18.426 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.604      ;
; 18.428 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.602      ;
; 18.430 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.600      ;
; 18.431 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.599      ;
; 18.446 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.586      ;
; 18.446 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.586      ;
; 18.446 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.586      ;
; 18.446 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.586      ;
; 18.469 ; g10_mastermind_controller:gate1|y_present.b ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.563      ;
; 18.489 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.543      ;
; 18.489 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.543      ;
; 18.489 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.543      ;
; 18.489 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.543      ;
; 18.497 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.535      ;
; 18.497 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.535      ;
; 18.497 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.535      ;
; 18.497 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.535      ;
; 18.500 ; g10_mastermind_controller:gate1|y_present.f ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.532      ;
; 18.539 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.493      ;
; 18.539 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.493      ;
; 18.539 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.493      ;
; 18.539 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.493      ;
; 18.543 ; g10_mastermind_controller:gate1|y_present.a ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.489      ;
; 18.551 ; g10_mastermind_controller:gate1|y_present.n ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.481      ;
; 18.560 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.470      ;
; 18.562 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.468      ;
; 18.564 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.466      ;
; 18.565 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.465      ;
; 18.580 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.452      ;
; 18.580 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.452      ;
; 18.580 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.452      ;
; 18.580 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.452      ;
; 18.593 ; g10_mastermind_controller:gate1|y_present.d ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.439      ;
; 18.634 ; g10_mastermind_controller:gate1|y_present.i ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.398      ;
; 18.645 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.387      ;
; 18.645 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.387      ;
; 18.645 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.387      ;
; 18.645 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.387      ;
; 18.699 ; g10_mastermind_controller:gate1|y_present.k ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.333      ;
; 18.715 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.317      ;
; 18.715 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.317      ;
; 18.715 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.317      ;
; 18.715 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.317      ;
; 18.769 ; g10_mastermind_controller:gate1|y_present.c ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.263      ;
; 18.780 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.250      ;
; 18.782 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.248      ;
; 18.784 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.246      ;
; 18.785 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.245      ;
; 18.800 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.232      ;
; 18.800 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.232      ;
; 18.800 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.232      ;
; 18.800 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.232      ;
; 18.811 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 20.000       ; -0.011     ; 1.210      ;
; 18.811 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 20.000       ; -0.011     ; 1.210      ;
; 18.811 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 20.000       ; -0.011     ; 1.210      ;
; 18.820 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.201      ;
; 18.820 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.201      ;
; 18.820 ; g10_mastermind_controller:gate1|sw3_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ; clk          ; clk         ; 20.000       ; -0.011     ; 1.201      ;
; 18.848 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.184      ;
; 18.848 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.184      ;
; 18.848 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.184      ;
; 18.848 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.184      ;
; 18.854 ; g10_mastermind_controller:gate1|y_present.g ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.178      ;
; 18.871 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ; clk          ; clk         ; 20.000       ; -0.023     ; 1.138      ;
; 18.871 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ; clk          ; clk         ; 20.000       ; -0.023     ; 1.138      ;
; 18.871 ; g10_mastermind_controller:gate1|sw4_LD      ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ; clk          ; clk         ; 20.000       ; -0.023     ; 1.138      ;
; 18.902 ; g10_mastermind_controller:gate1|y_present.j ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.130      ;
; 18.903 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.127      ;
; 18.905 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.125      ;
; 18.907 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.123      ;
; 18.909 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.121      ;
; 18.909 ; g10_mastermind_controller:gate1|y_present.h ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 20.000       ; -0.002     ; 1.121      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 20.000       ; -0.016     ; 1.089      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 20.000       ; -0.016     ; 1.089      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 20.000       ; -0.016     ; 1.089      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 20.000       ; -0.023     ; 1.082      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 20.000       ; -0.023     ; 1.082      ;
; 18.927 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 20.000       ; -0.023     ; 1.082      ;
; 18.931 ; g10_mastermind_controller:gate1|y_present.e ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 20.000       ; 0.000      ; 1.101      ;
; 18.940 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 20.000       ; -0.017     ; 1.075      ;
; 18.940 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 20.000       ; -0.017     ; 1.075      ;
; 18.940 ; g10_mastermind_controller:gate1|GR_LD1      ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; clk          ; clk         ; 20.000       ; -0.017     ; 1.075      ;
+--------+---------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                         ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.c             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.n            ; g10_mastermind_controller:gate1|y_present.n             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.i             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.321 ; g10_mastermind_controller:gate1|y_present.d            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.332 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.n             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.369 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.401 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.l             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.412 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.442 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.i             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.459 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.489 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.507 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; g10_mastermind_controller:gate1|sw1_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; g10_mastermind_controller:gate1|y_present.l            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.h             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.518 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|y_present.g             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.539 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; g10_mastermind_controller:gate1|y_present.b            ; g10_mastermind_controller:gate1|y_present.c             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.557 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.575 ; g10_mastermind_controller:gate1|y_present.n            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.659 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|y_present.f             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.737 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.872      ;
; 0.744 ; g10_mastermind_controller:gate1|y_present.k            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.896      ;
; 0.760 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.814 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.951      ;
; 0.841 ; g10_mastermind_controller:gate1|y_present.f            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.991      ;
; 0.842 ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1] ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 0.000        ; -0.017     ; 0.977      ;
; 0.845 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.995      ;
; 0.850 ; g10_mastermind_controller:gate1|y_present.i            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.000      ;
; 0.919 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.069      ;
; 0.927 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.939 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.075      ;
; 0.939 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.075      ;
; 0.939 ; g10_mastermind_controller:gate1|sw2_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.075      ;
; 0.940 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.075      ;
; 0.940 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.075      ;
; 0.940 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ; clk          ; clk         ; 0.000        ; -0.017     ; 1.075      ;
; 0.949 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|y_present.e             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.089      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.089      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.089      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ; clk          ; clk         ; 0.000        ; -0.023     ; 1.082      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ; clk          ; clk         ; 0.000        ; -0.023     ; 1.082      ;
; 0.953 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ; clk          ; clk         ; 0.000        ; -0.023     ; 1.082      ;
; 0.971 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw2_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.121      ;
; 0.971 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.121      ;
; 0.973 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.123      ;
; 0.975 ; g10_mastermind_controller:gate1|y_present.h            ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.125      ;
; 0.977 ; g10_mastermind_controller:gate1|y_present.e            ; g10_mastermind_controller:gate1|GR_LD1                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.127      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.981 ; g10_mastermind_controller:gate1|y_present.j            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 1.009 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.138      ;
; 1.009 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.138      ;
; 1.009 ; g10_mastermind_controller:gate1|sw4_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.138      ;
; 1.026 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.178      ;
; 1.043 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.d             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.195      ;
; 1.054 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 1.054 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 1.054 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 1.054 ; g10_mastermind_controller:gate1|y_present.c            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 1.060 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.201      ;
; 1.060 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.201      ;
; 1.060 ; g10_mastermind_controller:gate1|sw3_LD                 ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.201      ;
; 1.069 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ; clk          ; clk         ; 0.000        ; -0.011     ; 1.210      ;
; 1.069 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ; clk          ; clk         ; 0.000        ; -0.011     ; 1.210      ;
; 1.069 ; g10_mastermind_controller:gate1|GR_LD1                 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ; clk          ; clk         ; 0.000        ; -0.011     ; 1.210      ;
; 1.080 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 1.080 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 1.080 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 1.080 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|y_present.b             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 1.095 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw1_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.245      ;
; 1.096 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw3_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.246      ;
; 1.097 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.j             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.k             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.097 ; g10_mastermind_controller:gate1|y_present.a            ; g10_mastermind_controller:gate1|y_present.a             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 1.100 ; g10_mastermind_controller:gate1|y_present.g            ; g10_mastermind_controller:gate1|sw4_LD                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.250      ;
+-------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|GR_LD1                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw1_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw2_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw3_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|sw4_LD                  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.i             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.j             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.k             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.l             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.n             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate4|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate5|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate6|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate7|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|GR_LD1|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|GR_LD1|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw1_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw1_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw2_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw2_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw3_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw3_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; gate1|sw4_LD|clk                                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; gate1|sw4_LD|clk                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; 2.975  ; 2.975  ; Rise       ; clk             ;
; Ready       ; clk        ; 2.892  ; 2.892  ; Rise       ; clk             ;
; Start       ; clk        ; 3.212  ; 3.212  ; Rise       ; clk             ;
; mode        ; clk        ; 0.499  ; 0.499  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.680  ; 0.680  ; Rise       ; clk             ;
; sw[*]       ; clk        ; -0.335 ; -0.335 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; -0.435 ; -0.435 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; -0.438 ; -0.438 ; Rise       ; clk             ;
;  sw[3]      ; clk        ; -0.335 ; -0.335 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 2.726  ; 2.726  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
; Ready       ; clk        ; -2.718 ; -2.718 ; Rise       ; clk             ;
; Start       ; clk        ; -2.581 ; -2.581 ; Rise       ; clk             ;
; mode        ; clk        ; 0.169  ; 0.169  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.528  ; 0.528  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 1.119  ; 1.119  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 1.120  ; 1.120  ; Rise       ; clk             ;
;  sw[3]      ; clk        ; 1.035  ; 1.035  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -1.962 ; -1.962 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 3.930 ; 3.930 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 3.772 ; 3.772 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.032 ; 4.032 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.048 ; 4.048 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 3.872 ; 3.872 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 3.892 ; 3.892 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 3.997 ; 3.997 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.028 ; 4.028 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.038 ; 4.038 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.045 ; 4.045 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.021 ; 4.021 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 3.953 ; 3.953 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 3.872 ; 3.872 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.039 ; 4.039 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 15.296 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  clk             ; 15.296 ; 0.215 ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; P_generated ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
; Ready       ; clk        ; 6.639 ; 6.639 ; Rise       ; clk             ;
; Start       ; clk        ; 6.870 ; 6.870 ; Rise       ; clk             ;
; mode        ; clk        ; 2.517 ; 2.517 ; Rise       ; clk             ;
; modify_G    ; clk        ; 3.127 ; 3.127 ; Rise       ; clk             ;
; sw[*]       ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 0.015 ; 0.015 ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 0.013 ; 0.013 ; Rise       ; clk             ;
;  sw[3]      ; clk        ; 0.288 ; 0.288 ; Rise       ; clk             ;
; switch_LED  ; clk        ; 6.186 ; 6.186 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; P_generated ; clk        ; -1.926 ; -1.926 ; Rise       ; clk             ;
; Ready       ; clk        ; -2.718 ; -2.718 ; Rise       ; clk             ;
; Start       ; clk        ; -2.581 ; -2.581 ; Rise       ; clk             ;
; mode        ; clk        ; 0.169  ; 0.169  ; Rise       ; clk             ;
; modify_G    ; clk        ; 0.528  ; 0.528  ; Rise       ; clk             ;
; sw[*]       ; clk        ; 1.403  ; 1.403  ; Rise       ; clk             ;
;  sw[1]      ; clk        ; 1.401  ; 1.401  ; Rise       ; clk             ;
;  sw[2]      ; clk        ; 1.403  ; 1.403  ; Rise       ; clk             ;
;  sw[3]      ; clk        ; 1.262  ; 1.262  ; Rise       ; clk             ;
; switch_LED  ; clk        ; -1.962 ; -1.962 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 7.050 ; 7.050 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 7.637 ; 7.637 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 7.742 ; 7.742 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 7.786 ; 7.786 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 7.334 ; 7.334 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 7.049 ; 7.049 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 7.325 ; 7.325 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 7.689 ; 7.689 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 7.386 ; 7.386 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 7.675 ; 7.675 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 7.734 ; 7.734 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 7.647 ; 7.647 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 7.750 ; 7.750 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 7.725 ; 7.725 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 7.877 ; 7.877 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 7.579 ; 7.579 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 7.773 ; 7.773 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 7.499 ; 7.499 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 8.130 ; 8.130 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 3.771 ; 3.771 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 3.811 ; 3.811 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 3.858 ; 3.858 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 3.953 ; 3.953 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 3.872 ; 3.872 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 3.785 ; 3.785 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 3.838 ; 3.838 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 3.918 ; 3.918 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.039 ; 4.039 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 177      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 177      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 03:49:36 2015
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mastermind.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 15.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.296         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 18.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.193         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 395 megabytes
    Info: Processing ended: Fri Dec 04 03:49:38 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


