TimeQuest Timing Analyzer report for multiciclo
Tue Dec 04 14:54:54 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 65.48 MHz  ; 65.48 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.273 ; -1709.771     ;
; clk_rom ; -9.078  ; -189.962      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.527 ; 0.000         ;
; clk_rom ; 0.898 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.273 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 15.335     ;
; -14.227 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.250     ;
; -14.227 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.250     ;
; -14.182 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 15.244     ;
; -14.174 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.202     ;
; -14.174 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.202     ;
; -14.174 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.202     ;
; -14.174 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.202     ;
; -14.136 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.159     ;
; -14.136 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 15.159     ;
; -14.083 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.111     ;
; -14.083 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.111     ;
; -14.083 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.111     ;
; -14.083 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.111     ;
; -14.039 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.036     ;
; -14.039 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.036     ;
; -14.039 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.036     ;
; -14.039 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.036     ;
; -14.027 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.028      ; 15.091     ;
; -14.024 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 15.030     ;
; -13.988 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 15.049     ;
; -13.981 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.006     ;
; -13.981 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.006     ;
; -13.970 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 15.001     ;
; -13.970 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 15.001     ;
; -13.970 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 15.001     ;
; -13.970 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 15.001     ;
; -13.948 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 14.945     ;
; -13.948 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 14.945     ;
; -13.948 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 14.945     ;
; -13.948 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 14.945     ;
; -13.933 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.939     ;
; -13.928 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.958     ;
; -13.928 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.958     ;
; -13.928 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.958     ;
; -13.928 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.958     ;
; -13.925 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.957     ;
; -13.925 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.957     ;
; -13.925 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.957     ;
; -13.916 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.953     ;
; -13.897 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 14.958     ;
; -13.879 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.910     ;
; -13.879 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.910     ;
; -13.879 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.910     ;
; -13.879 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 14.910     ;
; -13.870 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.038     ; 14.868     ;
; -13.870 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 14.868     ;
; -13.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.866     ;
; -13.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.004     ; 14.866     ;
; -13.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.866     ;
; -13.817 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.033     ; 14.820     ;
; -13.817 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.033     ; 14.820     ;
; -13.817 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.033     ; 14.820     ;
; -13.817 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.033     ; 14.820     ;
; -13.797 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.859     ;
; -13.793 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 14.792     ;
; -13.793 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 14.792     ;
; -13.793 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 14.792     ;
; -13.793 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 14.792     ;
; -13.778 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.028     ; 14.786     ;
; -13.774 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.035      ; 14.845     ;
; -13.751 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.774     ;
; -13.751 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.774     ;
; -13.742 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.805     ;
; -13.728 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.760     ;
; -13.728 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.760     ;
; -13.724 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.757     ;
; -13.724 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.757     ;
; -13.724 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.757     ;
; -13.724 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.757     ;
; -13.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.726     ;
; -13.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.726     ;
; -13.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.726     ;
; -13.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 14.726     ;
; -13.682 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 14.654     ;
; -13.682 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 14.654     ;
; -13.682 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 14.654     ;
; -13.682 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 14.654     ;
; -13.679 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.713     ;
; -13.679 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.713     ;
; -13.679 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.713     ;
; -13.675 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.712     ;
; -13.675 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.712     ;
; -13.675 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.712     ;
; -13.675 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.712     ;
; -13.667 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.648     ;
; -13.653 ; regbuf:rgB|sr_out[7]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.705     ;
; -13.642 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.682     ;
; -13.642 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.682     ;
; -13.642 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.682     ;
; -13.642 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.682     ;
; -13.631 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.667     ;
; -13.613 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.030     ; 14.619     ;
; -13.613 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.030     ; 14.619     ;
; -13.613 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.619     ;
; -13.613 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.030     ; 14.619     ;
; -13.607 ; regbuf:rgB|sr_out[7]                      ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.023     ; 14.620     ;
; -13.607 ; regbuf:rgB|sr_out[7]                      ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.023     ; 14.620     ;
; -13.602 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.664     ;
; -13.585 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.647     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.078 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 10.105     ;
; -9.053 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 10.087     ;
; -8.915 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.942      ;
; -8.907 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.934      ;
; -8.905 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.939      ;
; -8.897 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.924      ;
; -8.877 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.904      ;
; -8.832 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.861      ;
; -8.816 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.843      ;
; -8.807 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.843      ;
; -8.792 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.819      ;
; -8.773 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.800      ;
; -8.748 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.782      ;
; -8.740 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.769      ;
; -8.729 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.763      ;
; -8.721 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.723      ;
; -8.721 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.748      ;
; -8.696 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.705      ;
; -8.678 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.707      ;
; -8.646 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.655      ;
; -8.638 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.640      ;
; -8.628 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.662      ;
; -8.628 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.664      ;
; -8.621 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.655      ;
; -8.620 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.649      ;
; -8.602 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.629      ;
; -8.581 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.615      ;
; -8.581 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.608      ;
; -8.577 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.611      ;
; -8.577 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.579      ;
; -8.555 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.589      ;
; -8.550 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.552      ;
; -8.547 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.574      ;
; -8.540 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.567      ;
; -8.537 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.571      ;
; -8.533 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.560      ;
; -8.520 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 9.522      ;
; -8.517 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.544      ;
; -8.496 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.530      ;
; -8.461 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.497      ;
; -8.452 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 9.481      ;
; -8.423 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.450      ;
; -8.413 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.440      ;
; -8.409 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.436      ;
; -8.397 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.431      ;
; -8.390 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.417      ;
; -8.389 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.416      ;
; -8.388 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.422      ;
; -8.384 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.420      ;
; -8.384 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.418      ;
; -8.380 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 9.381      ;
; -8.375 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.402      ;
; -8.365 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.399      ;
; -8.359 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.386      ;
; -8.348 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.375      ;
; -8.344 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.371      ;
; -8.336 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.363      ;
; -8.319 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.353      ;
; -8.311 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.345      ;
; -8.307 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.334      ;
; -8.304 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.331      ;
; -8.303 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.330      ;
; -8.289 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.314      ;
; -8.287 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.304      ;
; -8.287 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.321      ;
; -8.284 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.311      ;
; -8.283 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.292      ;
; -8.282 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 9.290      ;
; -8.281 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.317      ;
; -8.274 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.036      ; 9.275      ;
; -8.272 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.289      ;
; -8.271 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.280      ;
; -8.271 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.307      ;
; -8.264 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.291      ;
; -8.264 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 9.296      ;
; -8.260 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.287      ;
; -8.259 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.293      ;
; -8.256 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 9.299      ;
; -8.246 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.280      ;
; -8.246 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.078      ; 9.289      ;
; -8.238 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.272      ;
; -8.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 9.271      ;
; -8.232 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 9.264      ;
; -8.224 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 9.233      ;
; -8.224 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.249      ;
; -8.220 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.247      ;
; -8.219 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.246      ;
; -8.209 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 9.233      ;
; -8.207 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.232      ;
; -8.206 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 9.238      ;
; -8.202 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.227      ;
; -8.201 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 9.218      ;
; -8.198 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.223      ;
; -8.192 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.219      ;
; -8.189 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 9.225      ;
; -8.181 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.206      ;
; -8.176 ; regbuf:rgA|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.203      ;
; -8.176 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.203      ;
; -8.176 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 9.201      ;
; -8.173 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 9.200      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.547 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.669 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.760 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.024      ;
; 0.790 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.811 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.831 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.837 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.859 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 1.124      ;
; 0.860 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.888 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.156      ;
; 0.977 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.987 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.263      ;
; 0.988 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.256      ;
; 0.994 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.258      ;
; 0.999 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.258      ;
; 1.030 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.034 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.056 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.080 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.040     ; 1.306      ;
; 1.090 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.096 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.364      ;
; 1.098 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.374      ;
; 1.100 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.368      ;
; 1.106 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.374      ;
; 1.110 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.378      ;
; 1.114 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.382      ;
; 1.123 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.391      ;
; 1.124 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.392      ;
; 1.129 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.395      ;
; 1.138 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.406      ;
; 1.138 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.406      ;
; 1.138 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.406      ;
; 1.138 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.406      ;
; 1.138 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.406      ;
; 1.152 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 1.409      ;
; 1.171 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.435      ;
; 1.187 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.193 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.479      ;
; 1.193 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.198 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.206 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.470      ;
; 1.220 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.245 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.257 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.529      ;
; 1.281 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 1.531      ;
; 1.303 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.309 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.575      ;
; 1.324 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.610      ;
; 1.324 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 1.574      ;
; 1.326 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.612      ;
; 1.331 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.357 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 1.607      ;
; 1.366 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.369 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.625      ;
; 1.370 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.640      ;
; 1.383 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.649      ;
; 1.384 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.031      ; 1.681      ;
; 1.427 ; reg:ir|sr_out[11]                         ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 1.675      ;
; 1.452 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.720      ;
; 1.457 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 1.693      ;
; 1.462 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.026      ; 1.754      ;
; 1.471 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.733      ;
; 1.474 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.749      ;
; 1.489 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.755      ;
; 1.492 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.744      ;
; 1.497 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.025     ; 1.738      ;
; 1.510 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.780      ;
; 1.514 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.781      ;
; 1.525 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.793      ;
; 1.536 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 1.806      ;
; 1.538 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.029      ; 1.801      ;
; 1.551 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.815      ;
; 1.553 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.819      ;
; 1.554 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 1.808      ;
; 1.561 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.567 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.830      ;
; 1.580 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; -0.021     ; 1.825      ;
; 1.583 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.849      ;
; 1.597 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.883      ;
; 1.600 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.875      ;
; 1.601 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.900      ;
; 1.606 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.919      ;
; 1.615 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.890      ;
; 1.616 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.892      ;
; 1.618 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.916      ;
; 1.618 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.033      ; 1.917      ;
; 1.622 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.039     ; 1.849      ;
; 1.624 ; regbuf:rgA|sr_out[7]                      ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.889      ;
; 1.628 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.897      ;
; 1.642 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.016     ; 1.892      ;
; 1.649 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.913      ;
; 1.657 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 1.904      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.898 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.195      ;
; 0.915 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.210      ;
; 0.916 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.208      ;
; 0.916 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.201      ;
; 0.917 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.200      ;
; 0.927 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.212      ;
; 0.938 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.248      ;
; 1.157 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.454      ;
; 1.177 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.487      ;
; 1.193 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.503      ;
; 1.195 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.499      ;
; 1.231 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.565      ;
; 1.235 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.569      ;
; 1.403 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.731      ;
; 1.410 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.714      ;
; 1.412 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.711      ;
; 1.414 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.094      ; 1.742      ;
; 1.442 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.711      ;
; 1.449 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.759      ;
; 1.463 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.743      ;
; 1.464 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 1.726      ;
; 1.467 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.778      ;
; 1.485 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.795      ;
; 1.492 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 1.826      ;
; 1.662 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.970      ;
; 1.664 ; reg:pc|sr_out[7]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.965      ;
; 1.693 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.992      ;
; 1.711 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.996      ;
; 1.714 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.005      ;
; 1.755 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.054      ;
; 1.820 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.098      ; 2.152      ;
; 1.952 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.214      ;
; 2.052 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.336      ;
; 2.078 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.375      ;
; 2.195 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.457      ;
; 2.239 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.538      ;
; 2.281 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.582      ;
; 2.314 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.583      ;
; 2.417 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 2.751      ;
; 2.450 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.730      ;
; 2.476 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.745      ;
; 2.489 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.758      ;
; 2.573 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 2.881      ;
; 2.577 ; reg:pc|sr_out[2]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.871      ;
; 2.610 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.872      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.698 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.967      ;
; 2.707 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.976      ;
; 2.719 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.988      ;
; 2.756 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.025      ;
; 2.760 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 3.061      ;
; 2.763 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.032      ;
; 2.785 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 3.086      ;
; 2.785 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.047      ;
; 2.810 ; reg:pc|sr_out[3]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 3.104      ;
; 2.866 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.135      ;
; 2.868 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.130      ;
; 2.872 ; reg:pc|sr_out[9]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 3.173      ;
; 2.873 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.135      ;
; 2.881 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.150      ;
; 2.985 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.254      ;
; 2.986 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.248      ;
; 2.992 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.254      ;
; 3.007 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.269      ;
; 3.010 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.272      ;
; 3.015 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.284      ;
; 3.034 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 3.303      ;
; 3.042 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.304      ;
; 3.050 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 3.312      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.696 ; 2.696 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.135 ; 0.135 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.195 ; 21.195 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.014 ; 20.014 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.703 ; 17.703 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.932 ; 19.932 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.620 ; 19.620 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.033 ; 18.033 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.988 ; 18.988 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.860 ; 18.860 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.792 ; 18.792 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.085 ; 18.085 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.050 ; 19.050 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.186 ; 21.186 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.117 ; 19.117 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.717 ; 18.717 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.328 ; 18.328 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.195 ; 21.195 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.767 ; 19.767 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.993 ; 18.993 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.554 ; 19.554 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.207 ; 19.207 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.585 ; 18.585 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.903 ; 19.903 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.306 ; 18.306 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.507 ; 19.507 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.108 ; 19.108 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.219 ; 19.219 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.551 ; 17.551 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.505 ; 19.505 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.794 ; 17.794 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.177 ; 18.177 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.780 ; 17.780 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.134 ; 20.134 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.690 ; 17.690 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.930 ; 13.930 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.452 ; 12.452 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.850 ; 11.850 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.987 ; 11.987 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.023 ; 12.023 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.279 ; 12.279 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.877 ; 12.877 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.792 ; 12.792 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.930 ; 13.930 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.178 ; 12.178 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.059 ; 13.059 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.931 ; 12.931 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.965 ; 11.965 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.861 ; 11.861 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.916 ; 12.916 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.296 ; 12.296 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.142 ; 12.142 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.510 ; 13.510 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.370 ; 13.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.291 ; 13.291 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.306 ; 13.306 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.022  ; 8.022  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.686  ; 9.686  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.215 ; 10.215 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.192  ; 9.192  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.478 ; 10.478 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.360  ; 9.360  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 11.294 ; 11.294 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.975  ; 9.975  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.434 ; 10.434 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.813  ; 9.813  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 11.004 ; 11.004 ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.394 ; 10.394 ; Rise       ; clk             ;
;  data[11] ; clk        ; 10.132 ; 10.132 ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.022  ; 8.022  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.694 ; 10.694 ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.281 ; 10.281 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.716  ; 8.716  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.897  ; 8.897  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.358  ; 9.358  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.547  ; 9.547  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.479  ; 9.479  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.307  ; 8.307  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.354  ; 9.354  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.919  ; 9.919  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.313  ; 9.313  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.966  ; 8.966  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.994  ; 9.994  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.247 ; 10.247 ; Rise       ; clk             ;
;  data[29] ; clk        ; 11.553 ; 11.553 ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.869 ; 10.869 ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.452 ; 12.452 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.850 ; 11.850 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.987 ; 11.987 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.023 ; 12.023 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.279 ; 12.279 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.877 ; 12.877 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.792 ; 12.792 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.930 ; 13.930 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.178 ; 12.178 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.059 ; 13.059 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.931 ; 12.931 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.965 ; 11.965 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.861 ; 11.861 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.916 ; 12.916 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.296 ; 12.296 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.142 ; 12.142 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.510 ; 13.510 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.370 ; 13.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.291 ; 13.291 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.306 ; 13.306 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[0]   ; data[1]     ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; debug[0]   ; data[2]     ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; debug[0]   ; data[3]     ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; debug[0]   ; data[4]     ; 7.644  ; 7.644  ; 7.644  ; 7.644  ;
; debug[0]   ; data[5]     ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; debug[0]   ; data[6]     ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[0]   ; data[7]     ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; debug[0]   ; data[8]     ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[9]     ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; debug[0]   ; data[10]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; debug[0]   ; data[11]    ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; debug[0]   ; data[12]    ; 9.965  ; 9.965  ; 9.965  ; 9.965  ;
; debug[0]   ; data[13]    ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; debug[0]   ; data[14]    ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; debug[0]   ; data[15]    ; 8.761  ; 8.761  ; 8.761  ; 8.761  ;
; debug[0]   ; data[16]    ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; debug[0]   ; data[17]    ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; debug[0]   ; data[18]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; debug[0]   ; data[19]    ; 9.085  ; 9.085  ; 9.085  ; 9.085  ;
; debug[0]   ; data[20]    ; 9.603  ; 9.603  ; 9.603  ; 9.603  ;
; debug[0]   ; data[21]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; debug[0]   ; data[22]    ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; debug[0]   ; data[23]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[0]   ; data[24]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; debug[0]   ; data[25]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[26]    ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[0]   ; data[27]    ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; debug[0]   ; data[28]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[29]    ; 10.011 ; 10.011 ; 10.011 ; 10.011 ;
; debug[0]   ; data[30]    ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; debug[0]   ; data[31]    ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; debug[1]   ; data[0]     ; 9.298  ; 9.298  ; 9.298  ; 9.298  ;
; debug[1]   ; data[1]     ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; debug[1]   ; data[2]     ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; debug[1]   ; data[3]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[4]     ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; debug[1]   ; data[5]     ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; debug[1]   ; data[6]     ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; debug[1]   ; data[7]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; debug[1]   ; data[8]     ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[1]   ; data[9]     ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; debug[1]   ; data[10]    ; 9.922  ; 9.922  ; 9.922  ; 9.922  ;
; debug[1]   ; data[11]    ; 9.906  ; 9.906  ; 9.906  ; 9.906  ;
; debug[1]   ; data[12]    ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
; debug[1]   ; data[13]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; debug[1]   ; data[14]    ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; debug[1]   ; data[15]    ; 8.787  ; 8.787  ; 8.787  ; 8.787  ;
; debug[1]   ; data[16]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; debug[1]   ; data[17]    ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[18]    ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; debug[1]   ; data[19]    ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; debug[1]   ; data[20]    ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; debug[1]   ; data[21]    ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[1]   ; data[22]    ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; debug[1]   ; data[23]    ; 8.700  ; 8.700  ; 8.700  ; 8.700  ;
; debug[1]   ; data[24]    ; 8.827  ; 8.827  ; 8.827  ; 8.827  ;
; debug[1]   ; data[25]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; debug[1]   ; data[26]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; debug[1]   ; data[27]    ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; debug[1]   ; data[28]    ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; debug[1]   ; data[29]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; debug[1]   ; data[30]    ; 10.057 ; 10.057 ; 10.057 ; 10.057 ;
; debug[1]   ; data[31]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[0]   ; data[1]     ; 8.801  ; 8.801  ; 8.801  ; 8.801  ;
; debug[0]   ; data[2]     ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; debug[0]   ; data[3]     ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; debug[0]   ; data[4]     ; 7.644  ; 7.644  ; 7.644  ; 7.644  ;
; debug[0]   ; data[5]     ; 8.467  ; 8.467  ; 8.467  ; 8.467  ;
; debug[0]   ; data[6]     ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[0]   ; data[7]     ; 8.692  ; 8.692  ; 8.692  ; 8.692  ;
; debug[0]   ; data[8]     ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[9]     ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; debug[0]   ; data[10]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; debug[0]   ; data[11]    ; 7.077  ; 7.077  ; 7.077  ; 7.077  ;
; debug[0]   ; data[12]    ; 9.965  ; 9.965  ; 9.965  ; 9.965  ;
; debug[0]   ; data[13]    ; 9.773  ; 9.773  ; 9.773  ; 9.773  ;
; debug[0]   ; data[14]    ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; debug[0]   ; data[15]    ; 8.363  ; 8.363  ; 8.363  ; 8.363  ;
; debug[0]   ; data[16]    ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; debug[0]   ; data[17]    ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[0]   ; data[18]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; debug[0]   ; data[19]    ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; debug[0]   ; data[20]    ; 9.603  ; 9.603  ; 9.603  ; 9.603  ;
; debug[0]   ; data[21]    ; 7.723  ; 7.723  ; 7.723  ; 7.723  ;
; debug[0]   ; data[22]    ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; debug[0]   ; data[23]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; debug[0]   ; data[24]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; debug[0]   ; data[25]    ; 7.556  ; 7.556  ; 7.556  ; 7.556  ;
; debug[0]   ; data[26]    ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[0]   ; data[27]    ; 8.315  ; 8.315  ; 8.315  ; 8.315  ;
; debug[0]   ; data[28]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[29]    ; 8.119  ; 8.119  ; 8.119  ; 8.119  ;
; debug[0]   ; data[30]    ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; debug[0]   ; data[31]    ; 7.976  ; 7.976  ; 7.976  ; 7.976  ;
; debug[1]   ; data[0]     ; 7.683  ; 7.683  ; 7.683  ; 7.683  ;
; debug[1]   ; data[1]     ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; debug[1]   ; data[2]     ; 7.428  ; 7.428  ; 7.428  ; 7.428  ;
; debug[1]   ; data[3]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[4]     ; 8.167  ; 8.167  ; 8.167  ; 8.167  ;
; debug[1]   ; data[5]     ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; debug[1]   ; data[6]     ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; debug[1]   ; data[7]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; debug[1]   ; data[8]     ; 8.364  ; 8.364  ; 8.364  ; 8.364  ;
; debug[1]   ; data[9]     ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; debug[1]   ; data[10]    ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; debug[1]   ; data[11]    ; 9.906  ; 9.906  ; 9.906  ; 9.906  ;
; debug[1]   ; data[12]    ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; debug[1]   ; data[13]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; debug[1]   ; data[14]    ; 8.856  ; 8.856  ; 8.856  ; 8.856  ;
; debug[1]   ; data[15]    ; 8.787  ; 8.787  ; 8.787  ; 8.787  ;
; debug[1]   ; data[16]    ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; debug[1]   ; data[17]    ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[18]    ; 8.447  ; 8.447  ; 8.447  ; 8.447  ;
; debug[1]   ; data[19]    ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; debug[1]   ; data[20]    ; 7.945  ; 7.945  ; 7.945  ; 7.945  ;
; debug[1]   ; data[21]    ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[1]   ; data[22]    ; 8.268  ; 8.268  ; 8.268  ; 8.268  ;
; debug[1]   ; data[23]    ; 8.700  ; 8.700  ; 8.700  ; 8.700  ;
; debug[1]   ; data[24]    ; 8.158  ; 8.158  ; 8.158  ; 8.158  ;
; debug[1]   ; data[25]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; debug[1]   ; data[26]    ; 8.616  ; 8.616  ; 8.616  ; 8.616  ;
; debug[1]   ; data[27]    ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; debug[1]   ; data[28]    ; 8.463  ; 8.463  ; 8.463  ; 8.463  ;
; debug[1]   ; data[29]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; debug[1]   ; data[30]    ; 9.092  ; 9.092  ; 9.092  ; 9.092  ;
; debug[1]   ; data[31]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.918 ; -702.563      ;
; clk_rom ; -3.369 ; -84.400       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.240 ; 0.000         ;
; clk_rom ; 0.379 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -329.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.918 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.974      ;
; -5.901 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.920      ;
; -5.901 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.920      ;
; -5.877 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.933      ;
; -5.875 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.899      ;
; -5.875 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.899      ;
; -5.875 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.899      ;
; -5.875 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.899      ;
; -5.860 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.879      ;
; -5.860 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.879      ;
; -5.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.835      ;
; -5.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.835      ;
; -5.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.835      ;
; -5.841 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.835      ;
; -5.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.858      ;
; -5.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.858      ;
; -5.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.858      ;
; -5.834 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.858      ;
; -5.825 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.829      ;
; -5.822 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.026      ; 6.880      ;
; -5.819 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.852      ;
; -5.805 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.826      ;
; -5.805 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.011     ; 6.826      ;
; -5.802 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.798      ;
; -5.802 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.798      ;
; -5.800 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.794      ;
; -5.800 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.794      ;
; -5.800 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.794      ;
; -5.800 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.794      ;
; -5.789 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.844      ;
; -5.784 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.788      ;
; -5.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.779 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.805      ;
; -5.776 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.777      ;
; -5.776 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.777      ;
; -5.776 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.777      ;
; -5.776 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.777      ;
; -5.761 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.788      ;
; -5.761 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.788      ;
; -5.761 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.788      ;
; -5.748 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.803      ;
; -5.745 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.741      ;
; -5.745 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.741      ;
; -5.745 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.741      ;
; -5.745 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.741      ;
; -5.742 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 6.713      ;
; -5.742 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 6.713      ;
; -5.742 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.061     ; 6.713      ;
; -5.742 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 6.713      ;
; -5.738 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.764      ;
; -5.738 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.764      ;
; -5.738 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.764      ;
; -5.738 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.764      ;
; -5.729 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.026     ; 6.735      ;
; -5.726 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.051     ; 6.707      ;
; -5.720 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.747      ;
; -5.720 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.747      ;
; -5.720 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.747      ;
; -5.708 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.764      ;
; -5.693 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.750      ;
; -5.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.710      ;
; -5.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.710      ;
; -5.690 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.722      ;
; -5.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.711      ;
; -5.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.711      ;
; -5.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 6.711      ;
; -5.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.004     ; 6.711      ;
; -5.680 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.683      ;
; -5.680 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.683      ;
; -5.680 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.683      ;
; -5.680 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.683      ;
; -5.665 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.689      ;
; -5.665 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.689      ;
; -5.665 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.689      ;
; -5.665 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.689      ;
; -5.665 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.694      ;
; -5.665 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.694      ;
; -5.665 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.694      ;
; -5.662 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.666      ;
; -5.662 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.666      ;
; -5.662 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.028     ; 6.666      ;
; -5.657 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.713      ;
; -5.652 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.032      ; 6.716      ;
; -5.640 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.659      ;
; -5.640 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.659      ;
; -5.635 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.662      ;
; -5.635 ; regbuf:rgB|sr_out[9]                      ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.662      ;
; -5.631 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.625      ;
; -5.631 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.625      ;
; -5.631 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.625      ;
; -5.631 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.625      ;
; -5.627 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.683      ;
; -5.625 ; regbuf:rgB|sr_out[7]                      ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.671      ;
; -5.616 ; reg:pc|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.671      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.369 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.433      ;
; -3.366 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.437      ;
; -3.360 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.424      ;
; -3.350 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.421      ;
; -3.338 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.402      ;
; -3.304 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.368      ;
; -3.299 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.363      ;
; -3.291 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.357      ;
; -3.287 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.351      ;
; -3.272 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.345      ;
; -3.270 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.311      ;
; -3.263 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.327      ;
; -3.254 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.302      ;
; -3.251 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.299      ;
; -3.249 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.315      ;
; -3.248 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.289      ;
; -3.242 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.306      ;
; -3.239 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.280      ;
; -3.237 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.308      ;
; -3.233 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.304      ;
; -3.231 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.295      ;
; -3.228 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.301      ;
; -3.227 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.291      ;
; -3.223 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.294      ;
; -3.222 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.288      ;
; -3.205 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.246      ;
; -3.205 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.271      ;
; -3.201 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.272      ;
; -3.196 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.267      ;
; -3.190 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.254      ;
; -3.181 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.245      ;
; -3.179 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.250      ;
; -3.171 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.212      ;
; -3.162 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.233      ;
; -3.159 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.223      ;
; -3.158 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.222      ;
; -3.152 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.223      ;
; -3.149 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.221      ;
; -3.142 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.182      ;
; -3.140 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.211      ;
; -3.140 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.204      ;
; -3.138 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.204      ;
; -3.138 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.209      ;
; -3.130 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 4.209      ;
; -3.125 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.189      ;
; -3.124 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.197      ;
; -3.119 ; mips_control:ctr_mips|pstate.decode_st    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.183      ;
; -3.117 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.181      ;
; -3.108 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.172      ;
; -3.103 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.167      ;
; -3.102 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.150      ;
; -3.099 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.163      ;
; -3.089 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.160      ;
; -3.084 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.155      ;
; -3.084 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.148      ;
; -3.080 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.128      ;
; -3.080 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.151      ;
; -3.078 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.142      ;
; -3.070 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.143      ;
; -3.067 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.130      ;
; -3.060 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.130      ;
; -3.059 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.130      ;
; -3.056 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.120      ;
; -3.056 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.126      ;
; -3.054 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.108      ;
; -3.054 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.117      ;
; -3.052 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.116      ;
; -3.050 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.113      ;
; -3.048 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.118      ;
; -3.048 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.112      ;
; -3.044 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.115      ;
; -3.039 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.103      ;
; -3.038 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.085      ;
; -3.037 ; reg:ir|sr_out[5]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.101      ;
; -3.037 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.108      ;
; -3.036 ; reg:pc|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.084      ;
; -3.036 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.100      ;
; -3.033 ; reg:ir|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.097      ;
; -3.032 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.072      ;
; -3.023 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.094      ;
; -3.020 ; reg:ir|sr_out[0]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.091      ;
; -3.016 ; reg:ir|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.080      ;
; -3.013 ; reg:ir|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.077      ;
; -3.011 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.065      ;
; -3.009 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 4.088      ;
; -3.006 ; regbuf:rgA|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 4.070      ;
; -3.005 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.052      ;
; -3.004 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.076      ;
; -3.004 ; reg:pc|sr_out[1]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 4.044      ;
; -3.004 ; reg:pc|sr_out[26]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.067      ;
; -3.003 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.074      ;
; -3.003 ; regbuf:rgA|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.075      ;
; -3.003 ; reg:ir|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.075      ;
; -3.002 ; reg:pc|sr_out[2]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.065      ;
; -3.002 ; reg:pc|sr_out[3]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.065      ;
; -3.002 ; regbuf:rgA|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 4.081      ;
; -3.001 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 4.074      ;
; -3.000 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.071      ;
; -3.000 ; reg:pc|sr_out[14]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.080      ; 4.079      ;
; -3.000 ; reg:pc|sr_out[25]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.063      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.254 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.352 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.502      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgB|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.372 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; regbuf:regULA|sr_out[1]                   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.435 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.588      ;
; 0.444 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.605      ;
; 0.452 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.606      ;
; 0.452 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.601      ;
; 0.456 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|breg32_rtl_1_bypass[71]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.601      ;
; 0.462 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.468 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.496 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.657      ;
; 0.503 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.656      ;
; 0.506 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.659      ;
; 0.506 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.659      ;
; 0.512 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.514 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.667      ;
; 0.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.668      ;
; 0.515 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.668      ;
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.038     ; 0.638      ;
; 0.525 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.529 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.682      ;
; 0.530 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.537 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.729      ;
; 0.540 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.689      ;
; 0.541 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.692      ;
; 0.543 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.556 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[67]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.704      ;
; 0.564 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.756      ;
; 0.564 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.756      ;
; 0.568 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.007      ; 0.727      ;
; 0.597 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.016     ; 0.733      ;
; 0.607 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 0.788      ;
; 0.608 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.612 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 0.749      ;
; 0.614 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.615 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.771      ;
; 0.626 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.015     ; 0.763      ;
; 0.629 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.638 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.652 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.794      ;
; 0.672 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.890      ;
; 0.681 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.873      ;
; 0.681 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.834      ;
; 0.686 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.843      ;
; 0.687 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.836      ;
; 0.687 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.029     ; 0.811      ;
; 0.689 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.893      ;
; 0.690 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.012     ; 0.830      ;
; 0.691 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.024      ; 0.867      ;
; 0.692 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.821      ;
; 0.696 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.066      ; 0.900      ;
; 0.700 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.883      ;
; 0.700 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.854      ;
; 0.701 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.884      ;
; 0.701 ; reg:ir|sr_out[11]                         ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.018     ; 0.835      ;
; 0.704 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.856      ;
; 0.706 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.007      ; 0.865      ;
; 0.707 ; regbuf:rgA|sr_out[7]                      ; regbuf:regULA|sr_out[7]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 0.858      ;
; 0.707 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.883      ;
; 0.714 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_control:ctr_mips|pstate.decode_st                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.868      ;
; 0.715 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.864      ;
; 0.722 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.906      ;
; 0.724 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.874      ;
; 0.726 ; regbuf:rgA|sr_out[31]                     ; regbuf:regULA|sr_out[31]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.878      ;
; 0.729 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.878      ;
; 0.733 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.944      ;
; 0.733 ; regbuf:rdm|sr_out[26]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.920      ;
; 0.734 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.735 ; regbuf:rdm|sr_out[23]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.033      ; 0.906      ;
; 0.742 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[69]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.898      ;
; 0.743 ; reg:ir|sr_out[20]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.743 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 0.883      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; regbuf:rgB|sr_out[0]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.583      ;
; 0.386 ; regbuf:rgB|sr_out[30]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.587      ;
; 0.386 ; regbuf:rgB|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.588      ;
; 0.388 ; regbuf:rgB|sr_out[12]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.605      ;
; 0.390 ; regbuf:rgB|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.582      ;
; 0.392 ; regbuf:rgB|sr_out[11]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.584      ;
; 0.400 ; regbuf:rgB|sr_out[15]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.592      ;
; 0.493 ; regbuf:rgB|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.710      ;
; 0.496 ; regbuf:rgB|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.700      ;
; 0.510 ; regbuf:rgB|sr_out[8]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.727      ;
; 0.513 ; regbuf:rgB|sr_out[9]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.723      ;
; 0.528 ; regbuf:rgB|sr_out[19]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 0.767      ;
; 0.529 ; regbuf:rgB|sr_out[23]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 0.768      ;
; 0.593 ; regbuf:rgB|sr_out[16]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 0.828      ;
; 0.594 ; regbuf:rgB|sr_out[17]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ; clk          ; clk_rom     ; 0.000        ; 0.097      ; 0.829      ;
; 0.605 ; regbuf:rgB|sr_out[27]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.812      ;
; 0.607 ; regbuf:rgB|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.817      ;
; 0.608 ; regbuf:rgB|sr_out[10]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.825      ;
; 0.626 ; regbuf:rgB|sr_out[1]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.080      ; 0.844      ;
; 0.637 ; regbuf:rgB|sr_out[25]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.827      ;
; 0.642 ; regbuf:rgB|sr_out[14]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 0.859      ;
; 0.644 ; regbuf:rgB|sr_out[21]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 0.883      ;
; 0.657 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.835      ;
; 0.673 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 0.844      ;
; 0.721 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 0.937      ;
; 0.721 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.930      ;
; 0.756 ; regbuf:rgB|sr_out[18]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.956      ;
; 0.759 ; regbuf:rgB|sr_out[29]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 0.953      ;
; 0.774 ; regbuf:rgB|sr_out[28]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.981      ;
; 0.775 ; regbuf:rgB|sr_out[26]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.982      ;
; 0.793 ; regbuf:rgB|sr_out[22]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 1.030      ;
; 0.894 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.065      ;
; 0.919 ; regbuf:rgB|sr_out[13]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.111      ;
; 0.940 ; regbuf:rgB|sr_out[2]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 1.144      ;
; 0.981 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.190      ;
; 1.024 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.195      ;
; 1.025 ; regbuf:rgB|sr_out[31]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.232      ;
; 1.028 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.206      ;
; 1.088 ; regbuf:rgB|sr_out[20]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.101      ; 1.327      ;
; 1.118 ; reg:pc|sr_out[2]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.320      ;
; 1.119 ; regbuf:rgB|sr_out[24]                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.309      ;
; 1.121 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.299      ;
; 1.121 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.299      ;
; 1.165 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.336      ;
; 1.175 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.391      ;
; 1.220 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.429      ;
; 1.222 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.400      ;
; 1.226 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.404      ;
; 1.232 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.441      ;
; 1.246 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.424      ;
; 1.250 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.428      ;
; 1.251 ; reg:pc|sr_out[3]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.453      ;
; 1.251 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.429      ;
; 1.258 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.429      ;
; 1.294 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.465      ;
; 1.300 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.478      ;
; 1.304 ; reg:pc|sr_out[9]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.513      ;
; 1.312 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.490      ;
; 1.312 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.483      ;
; 1.351 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.522      ;
; 1.353 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.531      ;
; 1.355 ; reg:pc|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.557      ;
; 1.357 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.528      ;
; 1.360 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.531      ;
; 1.366 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.544      ;
; 1.372 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.543      ;
; 1.375 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.546      ;
; 1.378 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.556      ;
; 1.378 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.549      ;
; 1.381 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.552      ;
; 1.392 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.570      ;
; 1.399 ; regbuf:rgA|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.608      ;
; 1.405 ; regbuf:rgA|sr_out[7]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.621      ;
; 1.426 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.112      ; 1.676      ;
; 1.469 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.678      ;
; 1.475 ; reg:pc|sr_out[7]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.691      ;
; 1.502 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.680      ;
; 1.513 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.728      ;
; 1.519 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.728      ;
; 1.521 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.692      ;
; 1.528 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.706      ;
; 1.528 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.719      ;
; 1.544 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.759      ;
; 1.547 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.718      ;
; 1.547 ; regbuf:rgA|sr_out[3]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.731      ;
; 1.563 ; regbuf:rgA|sr_out[4]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.105      ; 1.806      ;
; 1.585 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.800      ;
; 1.626 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.834      ;
; 1.631 ; mips_control:ctr_mips|pstate.writemem_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.802      ;
; 1.632 ; reg:pc|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.847      ;
; 1.648 ; regbuf:rgA|sr_out[6]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.856      ;
; 1.669 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.877      ;
; 1.720 ; reg:pc|sr_out[6]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.928      ;
; 1.741 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.956      ;
; 1.746 ; reg:pc|sr_out[8]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.962      ;
; 1.760 ; regbuf:rgA|sr_out[5]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.968      ;
; 1.767 ; reg:ir|sr_out[5]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.977      ;
; 1.831 ; mips_control:ctr_mips|pstate.rtype_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.041      ;
; 1.834 ; mips_control:ctr_mips|pstate.rtype_ex_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.044      ;
; 1.838 ; reg:ir|sr_out[4]                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.048      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_16d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.065 ; 1.065 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.339 ; 0.339 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.229 ; 10.229 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.763  ; 9.763  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.690  ; 8.690  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.637  ; 9.637  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.519  ; 9.519  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.833  ; 8.833  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.339  ; 9.339  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.199  ; 9.199  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.314  ; 9.314  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.823  ; 8.823  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.276  ; 9.276  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.228 ; 10.228 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.402  ; 9.402  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.195  ; 9.195  ; Rise       ; clk             ;
;  data[13] ; clk        ; 8.983  ; 8.983  ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.229 ; 10.229 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.732  ; 9.732  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.271  ; 9.271  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.628  ; 9.628  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.136  ; 9.136  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.744  ; 9.744  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.055  ; 9.055  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.438  ; 9.438  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.456  ; 9.456  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.690  ; 8.690  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  data[27] ; clk        ; 8.827  ; 8.827  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.022  ; 9.022  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.865  ; 8.865  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.943  ; 9.943  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.690  ; 8.690  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.820  ; 7.820  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.650  ; 6.650  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.060  ; 7.060  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.706  ; 6.706  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.787  ; 6.787  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.811  ; 6.811  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795  ; 6.795  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680  ; 6.680  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.873  ; 6.873  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.954  ; 6.954  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.248  ; 7.248  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.223  ; 7.223  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.820  ; 7.820  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.925  ; 6.925  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.573  ; 7.573  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.239  ; 7.239  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.284  ; 7.284  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.846  ; 6.846  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.763  ; 6.763  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.058  ; 7.058  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.853  ; 6.853  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.140  ; 7.140  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.316  ; 7.316  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.978  ; 6.978  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.988  ; 6.988  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.917  ; 6.917  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.916  ; 6.916  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.545  ; 7.545  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.089  ; 7.089  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.475  ; 7.475  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.091  ; 7.091  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.461  ; 7.461  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.510  ; 7.510  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.446 ; 5.446 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.553 ; 5.553 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.024 ; 5.024 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.334 ; 5.334 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.551 ; 5.551 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.772 ; 5.772 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.545 ; 5.545 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.366 ; 5.366 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.681 ; 5.681 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.977 ; 4.977 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.380 ; 5.380 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.285 ; 5.285 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.485 ; 5.485 ; Rise       ; clk             ;
;  data[29] ; clk        ; 6.047 ; 6.047 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.790 ; 5.790 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.650 ; 6.650 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.650 ; 6.650 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.060 ; 7.060 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.706 ; 6.706 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.787 ; 6.787 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.954 ; 6.954 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.223 ; 7.223 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.820 ; 7.820 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.925 ; 6.925 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.573 ; 7.573 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.239 ; 7.239 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.284 ; 7.284 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.846 ; 6.846 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.763 ; 6.763 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.058 ; 7.058 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.853 ; 6.853 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.140 ; 7.140 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.316 ; 7.316 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.978 ; 6.978 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.988 ; 6.988 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.917 ; 6.917 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.916 ; 6.916 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.545 ; 7.545 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.089 ; 7.089 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.091 ; 7.091 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.510 ; 7.510 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; debug[0]   ; data[1]     ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; debug[0]   ; data[2]     ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[0]   ; data[3]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[0]   ; data[4]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; debug[0]   ; data[5]     ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; debug[0]   ; data[6]     ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[7]     ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[0]   ; data[8]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[9]     ; 4.975 ; 4.975 ; 4.975 ; 4.975 ;
; debug[0]   ; data[10]    ; 5.328 ; 5.328 ; 5.328 ; 5.328 ;
; debug[0]   ; data[11]    ; 4.665 ; 4.665 ; 4.665 ; 4.665 ;
; debug[0]   ; data[12]    ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; debug[0]   ; data[13]    ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; debug[0]   ; data[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[0]   ; data[15]    ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[0]   ; data[16]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[0]   ; data[17]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; debug[0]   ; data[18]    ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; debug[0]   ; data[19]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[20]    ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[0]   ; data[21]    ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[0]   ; data[22]    ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; debug[0]   ; data[23]    ; 4.911 ; 4.911 ; 4.911 ; 4.911 ;
; debug[0]   ; data[24]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[25]    ; 4.124 ; 4.124 ; 4.124 ; 4.124 ;
; debug[0]   ; data[26]    ; 4.937 ; 4.937 ; 4.937 ; 4.937 ;
; debug[0]   ; data[27]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[28]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[0]   ; data[29]    ; 5.044 ; 5.044 ; 5.044 ; 5.044 ;
; debug[0]   ; data[30]    ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; debug[0]   ; data[31]    ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; debug[1]   ; data[0]     ; 4.709 ; 4.709 ; 4.709 ; 4.709 ;
; debug[1]   ; data[1]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[1]   ; data[2]     ; 4.769 ; 4.769 ; 4.769 ; 4.769 ;
; debug[1]   ; data[3]     ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[4]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; debug[1]   ; data[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; debug[1]   ; data[6]     ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[7]     ; 4.245 ; 4.245 ; 4.245 ; 4.245 ;
; debug[1]   ; data[8]     ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; debug[1]   ; data[9]     ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; debug[1]   ; data[10]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; debug[1]   ; data[11]    ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; debug[1]   ; data[12]    ; 5.122 ; 5.122 ; 5.122 ; 5.122 ;
; debug[1]   ; data[13]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; debug[1]   ; data[14]    ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; debug[1]   ; data[15]    ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; debug[1]   ; data[16]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[17]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[1]   ; data[18]    ; 4.734 ; 4.734 ; 4.734 ; 4.734 ;
; debug[1]   ; data[19]    ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; debug[1]   ; data[20]    ; 4.870 ; 4.870 ; 4.870 ; 4.870 ;
; debug[1]   ; data[21]    ; 4.722 ; 4.722 ; 4.722 ; 4.722 ;
; debug[1]   ; data[22]    ; 4.638 ; 4.638 ; 4.638 ; 4.638 ;
; debug[1]   ; data[23]    ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; debug[1]   ; data[24]    ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; debug[1]   ; data[25]    ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; debug[1]   ; data[26]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[1]   ; data[27]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; debug[1]   ; data[28]    ; 4.682 ; 4.682 ; 4.682 ; 4.682 ;
; debug[1]   ; data[29]    ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; debug[1]   ; data[30]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[1]   ; data[31]    ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; debug[0]   ; data[1]     ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; debug[0]   ; data[2]     ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[0]   ; data[3]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[0]   ; data[4]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; debug[0]   ; data[5]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; debug[0]   ; data[6]     ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[7]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[0]   ; data[8]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[9]     ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; debug[0]   ; data[10]    ; 5.328 ; 5.328 ; 5.328 ; 5.328 ;
; debug[0]   ; data[11]    ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; debug[0]   ; data[12]    ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; debug[0]   ; data[13]    ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; debug[0]   ; data[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[0]   ; data[15]    ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
; debug[0]   ; data[16]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[0]   ; data[17]    ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; debug[0]   ; data[18]    ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; debug[0]   ; data[19]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[0]   ; data[20]    ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[0]   ; data[21]    ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; debug[0]   ; data[22]    ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; debug[0]   ; data[23]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[0]   ; data[24]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[25]    ; 3.905 ; 3.905 ; 3.905 ; 3.905 ;
; debug[0]   ; data[26]    ; 4.937 ; 4.937 ; 4.937 ; 4.937 ;
; debug[0]   ; data[27]    ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[28]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[0]   ; data[29]    ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; debug[0]   ; data[30]    ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; debug[0]   ; data[31]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[0]     ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; debug[1]   ; data[1]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[1]   ; data[2]     ; 3.835 ; 3.835 ; 3.835 ; 3.835 ;
; debug[1]   ; data[3]     ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[4]     ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[1]   ; data[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; debug[1]   ; data[6]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[7]     ; 4.245 ; 4.245 ; 4.245 ; 4.245 ;
; debug[1]   ; data[8]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; debug[1]   ; data[9]     ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; debug[1]   ; data[10]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[1]   ; data[11]    ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; debug[1]   ; data[12]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[1]   ; data[13]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; debug[1]   ; data[14]    ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; debug[1]   ; data[15]    ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; debug[1]   ; data[16]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[1]   ; data[17]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[1]   ; data[18]    ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; debug[1]   ; data[19]    ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; debug[1]   ; data[20]    ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; debug[1]   ; data[21]    ; 4.722 ; 4.722 ; 4.722 ; 4.722 ;
; debug[1]   ; data[22]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[1]   ; data[23]    ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; debug[1]   ; data[24]    ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; debug[1]   ; data[25]    ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; debug[1]   ; data[26]    ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[1]   ; data[27]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; debug[1]   ; data[28]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[29]    ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; debug[1]   ; data[30]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[31]    ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.273   ; 0.240 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.273   ; 0.240 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -9.078    ; 0.379 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1899.733 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1709.771 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -189.962  ; 0.000 ; N/A      ; N/A     ; -329.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.696 ; 2.696 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.339 ; 0.339 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.195 ; 21.195 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.014 ; 20.014 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 17.703 ; 17.703 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 19.932 ; 19.932 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.620 ; 19.620 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.033 ; 18.033 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 18.988 ; 18.988 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.860 ; 18.860 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.792 ; 18.792 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 18.085 ; 18.085 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.050 ; 19.050 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.186 ; 21.186 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.117 ; 19.117 ; Rise       ; clk             ;
;  data[12] ; clk        ; 18.717 ; 18.717 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.328 ; 18.328 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.195 ; 21.195 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.767 ; 19.767 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.993 ; 18.993 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.554 ; 19.554 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.207 ; 19.207 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.585 ; 18.585 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.903 ; 19.903 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.306 ; 18.306 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.507 ; 19.507 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.108 ; 19.108 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.219 ; 19.219 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.551 ; 17.551 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.505 ; 19.505 ; Rise       ; clk             ;
;  data[27] ; clk        ; 17.794 ; 17.794 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.177 ; 18.177 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.780 ; 17.780 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.134 ; 20.134 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.690 ; 17.690 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.930 ; 13.930 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.452 ; 12.452 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.686 ; 11.686 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.850 ; 11.850 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.987 ; 11.987 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.829 ; 11.829 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.023 ; 12.023 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.279 ; 12.279 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.877 ; 12.877 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.792 ; 12.792 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.930 ; 13.930 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.178 ; 12.178 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.561 ; 13.561 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.059 ; 13.059 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.931 ; 12.931 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.965 ; 11.965 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 11.861 ; 11.861 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.985 ; 11.985 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.650 ; 12.650 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.916 ; 12.916 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.325 ; 12.325 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.296 ; 12.296 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.142 ; 12.142 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 13.510 ; 13.510 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.498 ; 12.498 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.370 ; 13.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.291 ; 13.291 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.306 ; 13.306 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.446 ; 5.446 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.553 ; 5.553 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.024 ; 5.024 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.334 ; 5.334 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.551 ; 5.551 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.772 ; 5.772 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.545 ; 5.545 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.366 ; 5.366 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.681 ; 5.681 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.395 ; 5.395 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  data[18] ; clk        ; 5.097 ; 5.097 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.977 ; 4.977 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.301 ; 5.301 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.380 ; 5.380 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.285 ; 5.285 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.485 ; 5.485 ; Rise       ; clk             ;
;  data[29] ; clk        ; 6.047 ; 6.047 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.790 ; 5.790 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.431 ; 5.431 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.650 ; 6.650 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.650 ; 6.650 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.060 ; 7.060 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.706 ; 6.706 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.787 ; 6.787 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.811 ; 6.811 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.795 ; 6.795 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.954 ; 6.954 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.223 ; 7.223 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.820 ; 7.820 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.925 ; 6.925 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.573 ; 7.573 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.239 ; 7.239 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.284 ; 7.284 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.846 ; 6.846 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 6.763 ; 6.763 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.058 ; 7.058 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.853 ; 6.853 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.140 ; 7.140 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.316 ; 7.316 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.978 ; 6.978 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.988 ; 6.988 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.917 ; 6.917 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.916 ; 6.916 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.545 ; 7.545 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.089 ; 7.089 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.091 ; 7.091 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.510 ; 7.510 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[0]   ; data[1]     ; 9.443  ; 9.443  ; 9.443  ; 9.443  ;
; debug[0]   ; data[2]     ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; debug[0]   ; data[3]     ; 8.905  ; 8.905  ; 8.905  ; 8.905  ;
; debug[0]   ; data[4]     ; 7.644  ; 7.644  ; 7.644  ; 7.644  ;
; debug[0]   ; data[5]     ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; debug[0]   ; data[6]     ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[0]   ; data[7]     ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; debug[0]   ; data[8]     ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[0]   ; data[9]     ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; debug[0]   ; data[10]    ; 10.580 ; 10.580 ; 10.580 ; 10.580 ;
; debug[0]   ; data[11]    ; 9.273  ; 9.273  ; 9.273  ; 9.273  ;
; debug[0]   ; data[12]    ; 9.965  ; 9.965  ; 9.965  ; 9.965  ;
; debug[0]   ; data[13]    ; 10.134 ; 10.134 ; 10.134 ; 10.134 ;
; debug[0]   ; data[14]    ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; debug[0]   ; data[15]    ; 8.761  ; 8.761  ; 8.761  ; 8.761  ;
; debug[0]   ; data[16]    ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; debug[0]   ; data[17]    ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; debug[0]   ; data[18]    ; 9.281  ; 9.281  ; 9.281  ; 9.281  ;
; debug[0]   ; data[19]    ; 9.085  ; 9.085  ; 9.085  ; 9.085  ;
; debug[0]   ; data[20]    ; 9.603  ; 9.603  ; 9.603  ; 9.603  ;
; debug[0]   ; data[21]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; debug[0]   ; data[22]    ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; debug[0]   ; data[23]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[0]   ; data[24]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; debug[0]   ; data[25]    ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[26]    ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; debug[0]   ; data[27]    ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; debug[0]   ; data[28]    ; 9.501  ; 9.501  ; 9.501  ; 9.501  ;
; debug[0]   ; data[29]    ; 10.011 ; 10.011 ; 10.011 ; 10.011 ;
; debug[0]   ; data[30]    ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; debug[0]   ; data[31]    ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; debug[1]   ; data[0]     ; 9.298  ; 9.298  ; 9.298  ; 9.298  ;
; debug[1]   ; data[1]     ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; debug[1]   ; data[2]     ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; debug[1]   ; data[3]     ; 8.707  ; 8.707  ; 8.707  ; 8.707  ;
; debug[1]   ; data[4]     ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; debug[1]   ; data[5]     ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; debug[1]   ; data[6]     ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; debug[1]   ; data[7]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; debug[1]   ; data[8]     ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[1]   ; data[9]     ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; debug[1]   ; data[10]    ; 9.922  ; 9.922  ; 9.922  ; 9.922  ;
; debug[1]   ; data[11]    ; 9.906  ; 9.906  ; 9.906  ; 9.906  ;
; debug[1]   ; data[12]    ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
; debug[1]   ; data[13]    ; 10.085 ; 10.085 ; 10.085 ; 10.085 ;
; debug[1]   ; data[14]    ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; debug[1]   ; data[15]    ; 8.787  ; 8.787  ; 8.787  ; 8.787  ;
; debug[1]   ; data[16]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; debug[1]   ; data[17]    ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[18]    ; 9.306  ; 9.306  ; 9.306  ; 9.306  ;
; debug[1]   ; data[19]    ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; debug[1]   ; data[20]    ; 9.645  ; 9.645  ; 9.645  ; 9.645  ;
; debug[1]   ; data[21]    ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[1]   ; data[22]    ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; debug[1]   ; data[23]    ; 8.700  ; 8.700  ; 8.700  ; 8.700  ;
; debug[1]   ; data[24]    ; 8.827  ; 8.827  ; 8.827  ; 8.827  ;
; debug[1]   ; data[25]    ; 8.717  ; 8.717  ; 8.717  ; 8.717  ;
; debug[1]   ; data[26]    ; 9.283  ; 9.283  ; 9.283  ; 9.283  ;
; debug[1]   ; data[27]    ; 10.426 ; 10.426 ; 10.426 ; 10.426 ;
; debug[1]   ; data[28]    ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; debug[1]   ; data[29]    ; 10.498 ; 10.498 ; 10.498 ; 10.498 ;
; debug[1]   ; data[30]    ; 10.057 ; 10.057 ; 10.057 ; 10.057 ;
; debug[1]   ; data[31]    ; 8.900  ; 8.900  ; 8.900  ; 8.900  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; debug[0]   ; data[1]     ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; debug[0]   ; data[2]     ; 4.539 ; 4.539 ; 4.539 ; 4.539 ;
; debug[0]   ; data[3]     ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[0]   ; data[4]     ; 3.922 ; 3.922 ; 3.922 ; 3.922 ;
; debug[0]   ; data[5]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; debug[0]   ; data[6]     ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; debug[0]   ; data[7]     ; 4.476 ; 4.476 ; 4.476 ; 4.476 ;
; debug[0]   ; data[8]     ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; debug[0]   ; data[9]     ; 3.928 ; 3.928 ; 3.928 ; 3.928 ;
; debug[0]   ; data[10]    ; 5.328 ; 5.328 ; 5.328 ; 5.328 ;
; debug[0]   ; data[11]    ; 3.701 ; 3.701 ; 3.701 ; 3.701 ;
; debug[0]   ; data[12]    ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; debug[0]   ; data[13]    ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; debug[0]   ; data[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; debug[0]   ; data[15]    ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
; debug[0]   ; data[16]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[0]   ; data[17]    ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; debug[0]   ; data[18]    ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; debug[0]   ; data[19]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[0]   ; data[20]    ; 4.835 ; 4.835 ; 4.835 ; 4.835 ;
; debug[0]   ; data[21]    ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; debug[0]   ; data[22]    ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; debug[0]   ; data[23]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[0]   ; data[24]    ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[25]    ; 3.905 ; 3.905 ; 3.905 ; 3.905 ;
; debug[0]   ; data[26]    ; 4.937 ; 4.937 ; 4.937 ; 4.937 ;
; debug[0]   ; data[27]    ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[28]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; debug[0]   ; data[29]    ; 4.188 ; 4.188 ; 4.188 ; 4.188 ;
; debug[0]   ; data[30]    ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; debug[0]   ; data[31]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; debug[1]   ; data[0]     ; 3.946 ; 3.946 ; 3.946 ; 3.946 ;
; debug[1]   ; data[1]     ; 4.492 ; 4.492 ; 4.492 ; 4.492 ;
; debug[1]   ; data[2]     ; 3.835 ; 3.835 ; 3.835 ; 3.835 ;
; debug[1]   ; data[3]     ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[1]   ; data[4]     ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[1]   ; data[5]     ; 4.703 ; 4.703 ; 4.703 ; 4.703 ;
; debug[1]   ; data[6]     ; 4.140 ; 4.140 ; 4.140 ; 4.140 ;
; debug[1]   ; data[7]     ; 4.245 ; 4.245 ; 4.245 ; 4.245 ;
; debug[1]   ; data[8]     ; 4.251 ; 4.251 ; 4.251 ; 4.251 ;
; debug[1]   ; data[9]     ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; debug[1]   ; data[10]    ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; debug[1]   ; data[11]    ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; debug[1]   ; data[12]    ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[1]   ; data[13]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; debug[1]   ; data[14]    ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; debug[1]   ; data[15]    ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; debug[1]   ; data[16]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[1]   ; data[17]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[1]   ; data[18]    ; 4.369 ; 4.369 ; 4.369 ; 4.369 ;
; debug[1]   ; data[19]    ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; debug[1]   ; data[20]    ; 4.071 ; 4.071 ; 4.071 ; 4.071 ;
; debug[1]   ; data[21]    ; 4.722 ; 4.722 ; 4.722 ; 4.722 ;
; debug[1]   ; data[22]    ; 4.252 ; 4.252 ; 4.252 ; 4.252 ;
; debug[1]   ; data[23]    ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; debug[1]   ; data[24]    ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; debug[1]   ; data[25]    ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; debug[1]   ; data[26]    ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; debug[1]   ; data[27]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; debug[1]   ; data[28]    ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; debug[1]   ; data[29]    ; 5.244 ; 5.244 ; 5.244 ; 5.244 ;
; debug[1]   ; data[30]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[31]    ; 4.534 ; 4.534 ; 4.534 ; 4.534 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1883529  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 15524    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1883529  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 15524    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4052  ; 4052 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 04 14:54:50 2018
Info: Command: quartus_sta multiciclo -c multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.273     -1709.771 clk 
    Info (332119):    -9.078      -189.962 clk_rom 
Info (332146): Worst-case hold slack is 0.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.527         0.000 clk 
    Info (332119):     0.898         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.918
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.918      -702.563 clk 
    Info (332119):    -3.369       -84.400 clk_rom 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
    Info (332119):     0.379         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -329.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Tue Dec 04 14:54:54 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


