Fitter report for pcie_example
Thu Mar 21 08:02:56 2024
Quartus Prime Version 23.4.1 Build 205 02/08/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
  6. Fitter Netlist Optimizations
---- Plan Stage Reports ----
       7. Fitter Device Options
       8. Operating Settings and Conditions
       9. Pin-Out File
      10. Input Pins
      11. Output Pins
      12. I/O Bank Usage
      13. Detailed I/O Block Info
      14. All Package Pins
      15. PLL Usage Summary
      16. Output Pin Default Load For Reported TCO
      17. I/O Assignment Warnings
      18. HSSI Transmitter Channel and Receiver Channel
      19. Control Signals
---- Place Stage Reports ----
      20. Fitter Partition Statistics
      21. Global & Other Fast Signals Summary
      22. Global Signal Visualization
      23. Global & Other Fast Signals Details
      24. Fitter Duplication Summary
      25. Non-Global High Fan-Out Signals
      26. Fitter RAM Summary
      27. Fitter Physical RAM Information
      28. Fitter Resource Usage Summary
      29. Fitter Resource Utilization by Entity
---- Route Stage Reports ----
      30. Nets with Highest Wire Count
      31. Delay Chain Summary
      32. Routing Usage Summary
      33. Estimated Delay Added for Hold Timing Summary
      34. Estimated Delay Added for Hold Timing Details
      35. Global Router Congestion Hotspot Summary
      36. Global Router Wire Utilization Map
      37. Peak Wire Demand Summary
      38. Peak Wire Demand Details
      39. Peak Total Grid Crossings
---- Retime Stage Reports ----
      40. Hyper-Retimer Settings
      41. Reset Sequence Requirement
      42. Retiming Limit Summary
      43. Critical Chain Summary for Transfer from internal_clk to u0|iopll0|iopll_0_outclk1
      44. Clock Domain u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      45. Clock Domain u0|iopll0|iopll_0_outclk1 (Meets timing requirements: No further analysis performed.)
      46. Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|iopll0|iopll_0_outclk1 (Meets timing requirements: No further analysis performed.)
      47. Transfer from u0|dut|intel_pcie_gts_0_avmm_clock0 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      48. Clock Domain u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      49. Transfer from u0|iopll0|iopll_0_outclk1 to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      50. Clock Domain u0|dut|intel_pcie_gts_0_avmm_clock0 (Meets timing requirements: No further analysis performed.)
      51. Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|dut|intel_pcie_gts_0_avmm_clock0 (Meets timing requirements: No further analysis performed.)
      52. Transfer from u0|iopll0|iopll_0_outclk1 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      53. Transfer from u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
      54. Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
      55. Hyper-Retimer INI Usage
---- Finalize Stage Reports ----
      56. Top Ignored Large Hold-failing Connections
      57. Routing Usage Summary
 58. Ignored Assignments
 59. Fitter INI Usage
 60. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Thu Mar 21 08:02:56 2024      ;
; Quartus Prime Version           ; 23.4.1 Build 205 02/08/2024 SC Pro Edition ;
; Revision Name                   ; pcie_example                               ;
; Top-level Entity Name           ; pcie_example_top                           ;
; Family                          ; Agilex 5                                   ;
; Device                          ; A5ED065BB32AE4S                            ;
; Timing Models                   ; Preliminary                                ;
; Power Models                    ; Preliminary                                ;
; Device Status                   ; Advance                                    ;
; Logic utilization (in ALMs)     ; 10,598 / 222,400 ( 5 % )                   ;
; Total dedicated logic registers ; 27713                                      ;
; Total pins                      ; 38 / 624 ( 6 % )                           ;
; Total block memory bits         ; 1,071,912 / 32,993,280 ( 3 % )             ;
; Total RAM Blocks                ; 186 / 1,611 ( 12 % )                       ;
; Total DSP Blocks                ; 0 / 846 ( 0 % )                            ;
; Total GTS Transceiver Channels  ; 4 / 24 ( 17 % )                            ;
; Total HSSI Ethernet Channels    ; 0 / 6 ( 0 % )                              ;
; Total HSSI PCIEs                ; 1 / 6 ( 17 % )                             ;
; Total HSSI HPS                  ; 0 / 1 ( 0 % )                              ;
; Total PLLs                      ; 1 / 15 ( 7 % )                             ;
+---------------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; A5ED065BB32AE4S                       ;                                       ;
; Minimum Core Junction Temperature                                            ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                            ; 100                                   ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Enable Design Assistant in the compilation flow                              ; On                                    ; On                                    ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; On                                    ; On                                    ;
; VID Operation mode                                                           ; PMBus Master                          ; PMBus Master                          ;
; USE CONF_DONE output                                                         ; Off                                   ; Off                                   ;
; USE PWRMGT_SCL output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_SDA output                                                        ; Off                                   ; Off                                   ;
; USE PWRMGT_ALERT output                                                      ; Off                                   ; Off                                   ;
; USE INIT_DONE output                                                         ; Off                                   ; Off                                   ;
; USE CVP_CONFDONE output                                                      ; Off                                   ; Off                                   ;
; USE SEU_ERROR output                                                         ; Off                                   ; Off                                   ;
; USE HPS_COLD_nRESET                                                          ; Off                                   ; Off                                   ;
; USE HPS warm nreset                                                          ; Off                                   ; Off                                   ;
; HPS warm reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; HPS cold reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; USE CATTRIP output                                                           ; Off                                   ; Off                                   ;
; USE nCATTRIP output                                                          ; Off                                   ; Off                                   ;
; USE ANTI Tampering output                                                    ; Off                                   ; Off                                   ;
; USE TAMPERDETECTION output                                                   ; Off                                   ; Off                                   ;
; USE TAMPERRESPONSESTATUS output                                              ; Off                                   ; Off                                   ;
; PCIE Calib start                                                             ; Off                                   ; Off                                   ;
; Direct to Factory Image                                                      ; Off                                   ; Off                                   ;
; USE DATA UNLOCK output                                                       ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; On                                    ; On                                    ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Report Packed DSP Register Names                                             ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Density Packing Effort                                                ; Normal                                ; Normal                                ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Weak Pull-Down Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; AS_FREQ_100MHZ                        ; AS_FREQ_100MHZ                        ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Generate Security Masked Settings files (.smsf) for security verification    ; Off                                   ; Off                                   ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; Schmitt Trigger                                                              ; On                                    ; On                                    ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
; Wirelut Removal Setup Guard Band                                             ; 100                                   ; 100                                   ;
; Wirelut Removal Hold Guard Band                                              ; 100                                   ; 100                                   ;
; USE Additional QSPI Flash                                                    ; Off                                   ; Off                                   ;
; NOC Common Address Range Security Check                                      ; Off                                   ; Off                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 14     ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                   ; Node Port ; Destination Node                                                                                                                                                                                          ; Destination Port ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[0]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[0].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[10]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[10].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[11]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[11].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[12]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[12].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[13]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[13].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[14]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[14].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[15]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[15].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[16]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[16].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[17]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[17].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[18]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[18].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[19]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[19].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[1]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[1].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[20]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[20].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[21]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[21].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[22]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[22].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[23]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[23].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[24]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[24].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[25]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[25].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[26]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[26].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[27]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[27].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[28]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[28].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[29]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[29].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[2]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[2].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[309]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[309].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[30]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[30].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[310]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[310].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[311]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[311].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[312]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[312].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[313]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[313].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[314]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[314].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[315]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[315].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[316]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[316].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[317]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[317].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[318]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[318].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[319]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[319].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[31]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[31].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[320]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[320].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[321]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[321].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[322]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[322].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[323]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[323].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[324]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[324].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[325]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[325].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[326]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[326].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[327]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[327].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[328]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[328].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[329]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[329].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[32]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[32].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[330]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[330].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[331]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[331].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[332]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[332].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[333]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[333].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[334]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[334].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[335]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[335].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[336]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[336].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[337]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[337].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[338]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[338].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[339]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[339].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[33]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[33].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[340]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[340].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[341]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[341].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[342]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[342].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[343]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[343].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[344]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[344].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[345]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[345].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[346]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[346].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[347]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[347].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[348]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[348].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[349]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[349].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[34]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[34].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[350]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[350].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[351]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[351].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[352]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[352].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[353]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[353].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[354]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[354].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[355]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[355].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[356]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[356].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[357]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[357].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[358]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[358].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[359]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[359].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[35]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[35].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[360]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[360].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[361]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[361].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[362]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[362].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[363]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[363].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[364]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[364].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[365]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[365].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[366]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[366].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[36]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[36].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[37]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[37].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[38]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[38].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[39]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[39].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[3]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[3].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[40]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[40].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[41]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[41].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[42]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[42].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[43]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[43].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[44]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[44].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[45]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[45].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[46]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[46].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[47]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[47].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[48]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[48].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[49]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[49].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[4]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[4].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[50]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[50].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[51]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[51].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[52]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[52].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[53]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[53].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[54]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[54].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[5]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[5].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[6]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[6].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[7]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[7].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[8]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[8].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout[9]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|ml[9].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[0]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[0].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[100]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[100].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[101]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[101].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[102]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[102].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[103]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[103].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[104]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[104].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[105]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[105].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[106]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[106].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[107]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[107].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[108]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[108].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[109]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[109].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[10]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[10].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[110]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[110].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[111]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[111].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[112]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[112].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[113]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[113].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[114]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[114].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[115]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[115].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[116]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[116].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[117]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[117].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[118]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[118].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[119]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[119].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[11]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[11].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[120]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[120].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[121]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[121].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[122]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[122].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[123]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[123].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[124]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[124].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[125]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[125].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[126]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[126].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[127]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[127].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[128]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[128].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[129]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[129].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[12]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[12].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[130]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[130].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[131]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[131].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[132]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[132].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[133]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[133].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[134]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[134].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[135]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[135].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[136]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[136].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[137]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[137].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[138]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[138].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[139]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[139].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[13]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[13].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[140]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[140].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[141]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[141].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[142]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[142].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[143]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[143].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[144]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[144].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[145]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[145].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[146]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[146].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[147]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[147].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[148]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[148].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[149]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[149].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[14]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[14].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[150]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[150].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[151]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[151].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[152]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[152].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[153]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[153].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[154]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[154].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[155]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[155].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[156]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[156].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[157]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[157].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[158]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[158].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[159]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[159].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[15]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[15].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[160]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[160].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[161]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[161].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[162]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[162].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[163]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[163].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[164]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[164].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[165]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[165].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[166]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[166].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[167]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[167].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[168]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[168].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[169]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[169].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[16]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[16].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[170]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[170].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[171]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[171].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[172]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[172].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[173]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[173].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[174]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[174].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[175]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[175].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[176]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[176].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[177]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[177].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[178]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[178].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[179]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[179].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[17]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[17].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[180]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[180].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[181]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[181].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[182]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[182].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[183]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[183].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[184]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[184].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[185]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[185].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[186]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[186].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[187]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[187].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[188]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[188].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[189]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[189].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[18]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[18].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[190]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[190].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[191]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[191].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[192]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[192].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[193]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[193].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[194]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[194].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[195]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[195].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[196]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[196].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[197]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[197].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[198]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[198].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[199]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[199].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[19]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[19].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[1]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[1].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[200]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[200].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[201]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[201].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[202]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[202].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[203]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[203].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[204]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[204].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[205]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[205].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[206]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[206].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[207]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[207].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[208]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[208].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[209]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[209].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[20]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[20].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[210]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[210].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[211]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[211].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[212]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[212].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[213]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[213].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[214]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[214].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[215]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[215].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[216]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[216].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[217]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[217].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[218]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[218].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[219]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[219].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[21]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[21].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[220]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[220].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[221]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[221].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[222]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[222].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[223]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[223].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[224]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[224].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[225]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[225].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[226]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[226].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[227]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[227].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[228]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[228].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[229]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[229].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[22]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[22].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[230]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[230].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[231]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[231].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[232]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[232].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[233]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[233].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[234]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[234].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[235]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[235].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[236]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[236].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[237]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[237].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[238]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[238].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[239]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[239].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[23]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[23].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[240]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[240].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[241]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[241].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[242]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[242].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[243]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[243].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[244]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[244].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[245]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[245].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[246]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[246].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[247]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[247].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[248]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[248].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[249]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[249].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[24]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[24].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[250]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[250].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[251]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[251].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[252]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[252].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[253]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[253].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[254]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[254].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[255]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[255].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[25]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[25].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[26]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[26].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[27]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[27].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[28]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[28].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[29]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[29].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[2]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[2].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[309]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[309].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[30]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[30].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[310]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[310].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[311]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[311].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[312]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[312].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[313]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[313].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[314]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[314].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[315]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[315].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[316]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[316].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[317]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[317].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[318]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[318].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[319]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[319].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[31]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[31].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[320]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[320].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[321]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[321].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[322]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[322].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[323]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[323].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[324]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[324].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[325]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[325].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[326]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[326].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[327]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[327].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[328]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[328].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[329]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[329].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[32]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[32].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[330]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[330].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[331]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[331].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[332]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[332].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[333]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[333].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[334]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[334].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[335]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[335].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[336]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[336].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[337]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[337].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[338]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[338].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[339]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[339].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[33]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[33].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[340]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[340].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[341]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[341].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[342]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[342].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[343]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[343].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[344]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[344].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[345]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[345].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[346]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[346].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[347]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[347].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[348]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[348].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[349]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[349].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[34]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[34].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[350]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[350].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[351]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[351].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[352]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[352].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[353]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[353].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[354]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[354].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[355]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[355].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[356]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[356].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[357]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[357].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[358]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[358].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[359]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[359].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[35]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[35].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[360]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[360].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[361]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[361].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[362]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[362].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[363]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[363].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[364]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[364].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[365]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[365].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[366]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[366].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[367]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[367].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[368]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[368].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[369]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[369].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[36]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[36].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[370]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[370].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[371]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[371].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[372]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[372].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[373]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[373].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[374]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[374].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[375]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[375].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[376]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[376].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[377]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[377].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[378]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[378].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[379]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[379].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[37]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[37].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[380]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[380].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[381]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[381].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[382]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[382].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[383]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[383].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[384]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[384].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[385]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[385].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[386]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[386].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[387]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[387].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[388]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[388].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[389]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[389].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[38]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[38].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[390]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[390].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[391]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[391].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[392]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[392].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[393]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[393].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[394]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[394].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[395]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[395].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[396]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[396].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[397]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[397].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[398]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[398].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[399]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[399].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[39]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[39].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[3]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[3].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[400]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[400].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[401]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[401].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[402]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[402].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[403]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[403].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[404]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[404].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[405]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[405].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[406]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[406].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[407]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[407].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[408]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[408].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[409]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[409].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[40]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[40].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[410]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[410].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[411]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[411].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[412]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[412].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[413]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[413].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[414]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[414].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[415]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[415].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[416]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[416].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[417]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[417].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[418]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[418].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[419]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[419].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[41]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[41].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[420]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[420].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[421]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[421].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[422]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[422].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[423]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[423].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[424]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[424].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[425]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[425].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[426]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[426].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[427]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[427].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[428]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[428].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[429]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[429].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[42]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[42].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[430]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[430].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[431]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[431].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[432]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[432].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[433]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[433].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[434]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[434].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[435]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[435].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[436]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[436].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[437]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[437].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[438]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[438].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[439]                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[439].lrm                                                                                                      ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[43]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[43].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[44]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[44].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[45]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[45].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[46]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[46].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[47]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[47].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[48]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[48].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[49]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[49].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[4]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[4].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[50]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[50].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[51]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[51].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[52]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[52].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[53]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[53].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[54]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[54].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[55]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[55].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[56]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[56].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[57]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[57].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[58]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[58].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[59]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[59].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[5]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[5].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[60]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[60].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[61]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[61].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[62]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[62].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[63]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[63].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[64]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[64].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[65]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[65].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[66]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[66].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[67]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[67].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[68]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[68].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[69]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[69].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[6]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[6].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[70]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[70].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[71]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[71].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[72]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[72].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[73]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[73].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[74]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[74].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[75]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[75].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[76]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[76].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[77]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[77].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[78]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[78].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[79]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[79].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[7]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[7].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[80]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[80].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[81]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[81].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[82]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[82].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[83]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[83].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[84]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[84].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[85]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[85].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[86]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[86].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[87]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[87].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[88]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[88].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[89]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[89].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[8]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[8].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[90]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[90].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[91]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[91].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[92]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[92].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[93]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[93].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[94]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[94].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[95]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[95].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[96]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[96].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[97]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[97].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[98]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[98].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[99]                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[99].lrm                                                                                                       ; PORTBDATAOUT     ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout[9]                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|ml[9].lrm                                                                                                        ; PORTBDATAOUT     ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|app_err_ready_o                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|app_err_ready_o~DUPLICATE                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[0]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[0]~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[1]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|dwcnt[1]~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pceom                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pcirdy                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pcpayload[21]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|ip_mmsg_pcpayload[21]~DUPLICATE                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|dwcnt[2]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|dwcnt[2]~DUPLICATE                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pceom                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pcirdy                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[2]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|shift[2]~DUPLICATE                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_payload_r[15]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_payload_r[15]~DUPLICATE                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custreg_tag[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custreg_tag[0]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_tag[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_tag[1]~DUPLICATE                                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mstr_msg_valid                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mstr_msg_valid~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_addr_int[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|cii_addr_int[1]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[0]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[1]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[2]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|dwcnt[2]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pceom                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcirdy                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcirdy~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcpayload[22]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|ip_mmsg_pcpayload[22]~DUPLICATE                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|shift[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|shift[0]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[0]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[0]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[1]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|dwcnt[1]~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|msg_len_err[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|msg_len_err[0]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|msg_len_err[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|msg_len_err[1]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pceom                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pceom~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][0]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][0]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][2]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][4]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][4]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][5]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][5]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][7]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[2][7]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[3][0]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|csb_tmsg_pcpayload[3][0]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[3]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_counter[3]~DUPLICATE                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[0]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[10]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[10]~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[12]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[12]~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[1]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[1]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[3]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[3]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[6]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[6]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[7]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[7]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[8]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[8]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[9]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|mmsg_pcsel[9]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[2]~DUPLICATE                                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[7]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[7]~DUPLICATE                                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[9]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|nxtpcsel[9]~DUPLICATE                                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[3]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[3]~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[5]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[5]~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[7]                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|pld_csb_tmsg_pcpayload[7]~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|preexit_start_r                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|preexit_start_r~DUPLICATE                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[10]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[10]~DUPLICATE                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[4]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[4]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[5]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[5]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[6]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[6]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[7]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[7]~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|b_non_empty                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|b_non_empty~DUPLICATE                    ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]~DUPLICATE ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[0]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[0]~DUPLICATE                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[3]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count|count[3]~DUPLICATE                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[0]~DUPLICATE                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sel_pc_pceom                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sel_pc_pceom~DUPLICATE                                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_IDLE                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_IDLE~DUPLICATE                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_MSTR_TRFR                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_MSTR_TRFR~DUPLICATE                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_SWITCH_PCSEL1                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine0_w.SM0_SWITCH_PCSEL1~DUPLICATE                                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[0]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|state_machine1_w[1]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count[0]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count[0]~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count[1]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|valid_count[1]~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst|dwcnt[1]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst|dwcnt[1]~DUPLICATE                                                                    ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[1]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[2]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_info[2]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|shift[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|shift[0]~DUPLICATE                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|shift[1]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|shift[1]~DUPLICATE                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_valid                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_valid~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_update                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_update~DUPLICATE                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_assrt_csb_valid[0]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_in_prog                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_csb_in_prog~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_dssrt_csb_valid[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_dssrt_csb_valid[3]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|ip_mmsg_pceom                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|msg_take                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|msg_take~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|ip_mmsg_pceom                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|shift[0]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|shift[0]~DUPLICATE                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|shift[1]                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|shift[1]~DUPLICATE                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|remote_app_int_mirror[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|remote_app_int_mirror[0]~DUPLICATE                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst|dwcnt[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst|dwcnt[0]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst|ip_mmsg_pceom                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mcsb_valid                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mcsb_valid~DUPLICATE                                                                                  ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|dwcnt[1]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|dwcnt[1]~DUPLICATE                                                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pceom                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|shift[1]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|shift[1]~DUPLICATE                                                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[0]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[3]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[3]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[4]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[4]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[6]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_xmt_pme_pulsed[6]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|shift[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst|shift[0]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|msg_valid_d                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|msg_valid_d~DUPLICATE                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst|msg_payload[27]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst|msg_payload[27]~DUPLICATE                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_lnkrstreq_deasst_ack                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_lnkrstreq_deasst_ack~DUPLICATE                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_asst_ack                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|to_sent_perst_asst_ack~DUPLICATE                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[0]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[0]~DUPLICATE                                                    ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[1]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|local_pending_counter[1]~DUPLICATE                                                    ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|hdr_reg_store[1]~DUPLICATE                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_hdr_mode_reg                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_hdr_mode_reg~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_payload_mode_reg                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|infinite_payload_mode_reg~DUPLICATE                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_released[14]~DUPLICATE                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[6]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[6]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[9]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|payload_reg_store[9]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[11]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[2]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|hdr_reg_released[4]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_hdr_mode_reg                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_hdr_mode_reg~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_payload_mode_reg                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|infinite_payload_mode_reg~DUPLICATE                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|initialization_reg                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|initialization_reg~DUPLICATE                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_released[3]~DUPLICATE                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[10]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[11]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[13]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[1]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|payload_reg_store[3]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[0]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[0]~DUPLICATE                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[11]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[11]~DUPLICATE                                                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[6]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[6]~DUPLICATE                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[7]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|hdr_reg_store[7]~DUPLICATE                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_hdr_mode_reg                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_hdr_mode_reg~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_payload_mode_reg                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|infinite_payload_mode_reg~DUPLICATE                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[14]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[14]~DUPLICATE                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[15]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[15]~DUPLICATE                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[4]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[4]~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[9]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_released[9]~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[0]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[11]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[12]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[12]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[14]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[15]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|payload_reg_store[15]~DUPLICATE                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[0]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[0]~DUPLICATE                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[1]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[1]~DUPLICATE                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[2]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[2]~DUPLICATE                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[3]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[3]~DUPLICATE                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[4]                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_w[4]~DUPLICATE                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[46]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[46]~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[60]                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|msg_payload[60]~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim_last                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|target1_claim_last~DUPLICATE                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|type_p                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|type_p~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|dwcnt[0]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|dwcnt[0]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|msg_take                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|msg_take~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|dwcnt[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|dwcnt[0]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pceom                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pceom~DUPLICATE                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pcpayload[31]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|ip_mmsg_pcpayload[31]~DUPLICATE                                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|shift[0]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|shift[0]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|shift[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|shift[1]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[0]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[0]~DUPLICATE                                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[1]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[1]~DUPLICATE                                                         ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[1][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[1][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[3][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|data_pipe[3][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[0][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[0][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[1][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[1][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[2][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[2][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[3][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|data_pipe[3][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|o_tap_sel_one_hot[5]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[4][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[4][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|o_tap_sel_one_hot[2]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[1][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[1][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[4][80]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|data_pipe[4][80]~DUPLICATE                ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[1]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[3]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[4]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[4]~DUPLICATE            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|o_reset_channels[0]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[0]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|retry_wait_count[0]~DUPLICATE                                           ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_DONE                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_DESKEW_DONE~DUPLICATE                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_WAIT_FOR_DONE                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm|state.ST_WAIT_FOR_DONE~DUPLICATE                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[0]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[0]~DUPLICATE                                                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[1]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[1]~DUPLICATE                                                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[3]                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|ch_cnt[3]~DUPLICATE                                                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.PLD_RDY                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.PLD_RDY~DUPLICATE                                                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RELEASE_AIB_RST                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RELEASE_AIB_RST~DUPLICATE                                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RESET_AIB                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.RESET_AIB~DUPLICATE                                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_DN_DONE                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|cur_state.STG_DN_DONE~DUPLICATE                                                                                          ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[0]~DUPLICATE                                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[1]~DUPLICATE                                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[2]~DUPLICATE                                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[3]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[3]~DUPLICATE                                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[4]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_hot_rst_cur_state[4]~DUPLICATE                                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[1]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[2]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_n_cycle_count_to_hot_rstrdy_release[2]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_ready_r                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_ready_r~DUPLICATE                                                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[0]~DUPLICATE                                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[1]~DUPLICATE                                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_adapter_pld_rst_n_r[3]~DUPLICATE                                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r~DUPLICATE                                                                                                    ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[1]~DUPLICATE                                                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[2]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[2]~DUPLICATE                                                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[4]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[4]~DUPLICATE                                                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[5]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|stagger_cnt[5]~DUPLICATE                                                                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[260]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[260]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[261]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[261]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[262]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[262]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[263]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[263]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[265]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[265]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[267]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[267]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[268]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[268]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[269]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[269]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[271]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[271]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[275]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[275]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[277]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[277]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[279]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[279]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[280]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[280]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[281]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[281]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[283]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[283]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[285]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[285]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[287]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[287]~DUPLICATE                                                                        ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|full1                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|full1~DUPLICATE                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|data1[258]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|data1[258]~DUPLICATE                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1~DUPLICATE                                                                            ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[1]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[1]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[4]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|counter_32_q[4]~DUPLICATE                                                                      ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo_rdreq_r                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo_rdreq_r~DUPLICATE                                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|full_dff                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|full_dff~DUPLICATE                                                                ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rd_ptr_lsb                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rd_ptr_lsb~DUPLICATE                                                              ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_pf_ram_rd_valid                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_pf_ram_rd_valid~DUPLICATE                                                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[1]~DUPLICATE                                                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[3]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[3]~DUPLICATE                                                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[5]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|state[5]~DUPLICATE                                                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|app_err_valid_o                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|app_err_valid_o~DUPLICATE                                                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|error_gen_trigger_reg                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|error_gen_trigger_reg~DUPLICATE                                                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[4]                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[4]~DUPLICATE                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[3]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[3]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[5]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[5]~DUPLICATE                                                               ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[1]                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p|q[1]~DUPLICATE                                                 ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[0]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[1]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[2]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p|q_bin[3]~DUPLICATE                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[1]~DUPLICATE                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[2]~DUPLICATE                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[4]~DUPLICATE                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[6]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g[6]~DUPLICATE                                                     ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|app_ss_vf_err_flag_out_valid                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|app_ss_vf_err_flag_out_valid~DUPLICATE                                                                                             ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q[1]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q[1]~DUPLICATE                                                                       ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[2]~DUPLICATE                                                                   ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[5]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p|q_bin[5]~DUPLICATE                                                                   ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                            ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg[11]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg[11]~DUPLICATE                                                                                  ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[12]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[12]~DUPLICATE                                                                              ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]~DUPLICATE                                                                               ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]~DUPLICATE                                                                               ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                         ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]~DUPLICATE                                                                                   ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                            ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[7]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[7]~DUPLICATE                                                                            ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[8]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[8]~DUPLICATE                                                                            ;                  ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[9]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[9]~DUPLICATE                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[2]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q[2]~DUPLICATE                                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q_bin[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p|q_bin[5]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[2]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[2]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[3]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[4]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[4]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p|q_bin[5]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[3]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g[3]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[0]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[0]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[3]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[3]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[5]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q_bin[5]~DUPLICATE                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[4]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[2]~DUPLICATE                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|din_wptr[4]~DUPLICATE                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[2]~DUPLICATE                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[3]~DUPLICATE                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[4]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|din_wptr[4]~DUPLICATE                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_hi                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_hi~DUPLICATE                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_lo                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_rdreq_lo~DUPLICATE                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[0]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[0]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[1]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[2]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dffe_af                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dffe_af~DUPLICATE                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]~DUPLICATE                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]~DUPLICATE                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]~DUPLICATE                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[5]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[5]~DUPLICATE                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[1]~DUPLICATE                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[2]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[2]~DUPLICATE                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[3]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count|count[3]~DUPLICATE                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                                      ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                      ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[1]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[1]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[3]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[3]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[7]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|data1[7]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0~DUPLICATE                                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full1                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full1~DUPLICATE                                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[0]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[0]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[10]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[10]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[14]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[14]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[24]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[24]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[27]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[27]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[28]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[28]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[2]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[2]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[46]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[46]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[4]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[4]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[8]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[8]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~DUPLICATE                                                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1033]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1033]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1034]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1034]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1035]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1035]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1036]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1036]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1042]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1042]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1050]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1050]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1052]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1052]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1054]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1054]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1056]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1056]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1057]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1057]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1062]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1062]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1064]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1064]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1066]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1066]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1071]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1071]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1077]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1077]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1086]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1086]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1090]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1090]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1099]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1099]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1108]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1108]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1111]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1111]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1112]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1112]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1113]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[1113]~DUPLICATE                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[200]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[200]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[232]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[232]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[268]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[268]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[269]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[269]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[272]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[272]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[274]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[274]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[280]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[280]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[283]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[283]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[291]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[291]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[293]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[293]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[299]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[299]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[301]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[301]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[314]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[314]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[316]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[316]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[321]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[321]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[328]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[328]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[334]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[334]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[345]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[345]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[525]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[525]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[533]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[533]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[535]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[535]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[537]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[537]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[542]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[542]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[546]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[546]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[547]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[547]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[556]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[556]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[561]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[561]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[566]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[566]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[568]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[568]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[574]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[574]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[578]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[578]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[581]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[581]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[587]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[587]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[600]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[600]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[602]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[602]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[779]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[779]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[791]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[791]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[794]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[794]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[795]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[795]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[801]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[801]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[803]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[803]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[805]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[805]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[807]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[807]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[811]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[811]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[814]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[814]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[818]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[818]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[819]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[819]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[820]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[820]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[829]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[829]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[833]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[833]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[841]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[841]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[852]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[852]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[853]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[853]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[854]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[854]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[857]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|data1[857]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1020]                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[1020]~DUPLICATE                                                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[825]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[825]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[837]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[837]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[871]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[871]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[905]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[905]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[921]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[921]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[973]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[973]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[976]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|data1[976]~DUPLICATE                                                                                                            ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|full1                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|full1~DUPLICATE                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0~DUPLICATE                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full1                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full1~DUPLICATE                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q_bin[0]~DUPLICATE                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[2]~DUPLICATE                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[3]~DUPLICATE                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p|q_bin[4]~DUPLICATE                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]~DUPLICATE                                                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]~DUPLICATE                                                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[4]~DUPLICATE                                                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|prev_eop_reg                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|prev_eop_reg~DUPLICATE                                                                                                      ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0~DUPLICATE                                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full1                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full1~DUPLICATE                                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq_r                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq_r~DUPLICATE                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full0                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full0~DUPLICATE                                                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full1                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full1~DUPLICATE                                                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[0]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[0]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[12]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[12]~DUPLICATE                                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[3]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_data_counter[3]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_header_counter[11]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_header_counter[11]~DUPLICATE                                                                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_header_counter[3]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_cpl_header_counter[3]~DUPLICATE                                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[13]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[13]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[3]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[3]~DUPLICATE                                                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[6]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_data_counter[6]~DUPLICATE                                                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[11]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[11]~DUPLICATE                                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[7]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[7]~DUPLICATE                                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[8]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_counter[8]~DUPLICATE                                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_infinite                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_np_header_infinite~DUPLICATE                                                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_data_counter[13]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_data_counter[13]~DUPLICATE                                                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_data_counter[3]                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_data_counter[3]~DUPLICATE                                                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[1]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[4]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[4]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[9]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|tx_p_header_counter[9]~DUPLICATE                                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cpl_buffer_consume_cntr[4]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cpl_buffer_consume_cntr[4]~DUPLICATE                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]~DUPLICATE                                                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[8]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[8]~DUPLICATE                                                                                                         ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_buff_lines_available_reg[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_buff_lines_available_reg[3]~DUPLICATE                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_buff_lines_available_reg[6]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_buff_lines_available_reg[6]~DUPLICATE                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_state[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_state[0]~DUPLICATE                                                                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_state[1]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_state[1]~DUPLICATE                                                                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dffe_af                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dffe_af~DUPLICATE                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[0]~DUPLICATE                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|count[1]~DUPLICATE                                                                        ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wrreq_delaya[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wrreq_delaya[1]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]~DUPLICATE                                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dffe_af                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dffe_af~DUPLICATE                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]~DUPLICATE                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[2]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[2]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[3]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[3]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[4]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|count[4]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[0]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[0]~DUPLICATE                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wrreq_delaya[1]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wrreq_delaya[1]~DUPLICATE                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_lsb                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_lsb~DUPLICATE                                                                                      ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]~DUPLICATE                                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[0]~DUPLICATE                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[2]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[2]~DUPLICATE                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[4]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|count[4]~DUPLICATE                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_is_2_dff                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_is_2_dff~DUPLICATE                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[5]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]~DUPLICATE                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|buffer_data_rd_reg                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|buffer_data_rd_reg~DUPLICATE                                                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_buff_ok_reg1                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_buff_ok_reg1~DUPLICATE                                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]~DUPLICATE                                                                               ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                                   ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|eop_cntr[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|eop_cntr[1]~DUPLICATE                                                                                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|pcie_line_counter[1]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|pcie_line_counter[1]~DUPLICATE                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|rd_state.RD_IDLE                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|rd_state.RD_IDLE~DUPLICATE                                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_cntr[1]~ERTM0                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_cntr[1]~ERTM0DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_cntr[3]~ERTM0                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_cntr[3]~ERTM0DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[1]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[2]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[5]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_index_reg[5]~DUPLICATE                                                                                                                  ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_CMD_XTRA                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_CMD_XTRA~DUPLICATE                                                                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_DATA                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_DATA~DUPLICATE                                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_DATA_XTRA                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_DATA_XTRA~DUPLICATE                                                                                                                ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_IDLE                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_state.WR_IDLE~DUPLICATE                                                                                                                     ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[0]~DUPLICATE                                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[1]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[1]~DUPLICATE                                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[5]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[5]~DUPLICATE                                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[8]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[8]~DUPLICATE                                                                                                              ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[0]~DUPLICATE                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|count[1]~DUPLICATE                                                             ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[3]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[3]~DUPLICATE                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|count[4]~DUPLICATE                                                          ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[2]~DUPLICATE                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                 ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|tx_state[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|tx_state[0]~DUPLICATE                                                                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|count[3]~DUPLICATE                                                                       ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|count[4]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|count[4]~DUPLICATE                                                                       ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[5]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[5]~DUPLICATE                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[6]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|count[6]~DUPLICATE                                                                    ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[1]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[7]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[7]~DUPLICATE                                                                           ;                  ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wrreq_delaya[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wrreq_delaya[0]~DUPLICATE                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_0     ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                           ;                  ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ram_block2a0~ram2mlab_port_b_address_1     ; Created         ; Placement                                         ; Location assignment      ; Q         ;                                                                                                                                                                                                           ;                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. Limiting Fitter Netlist Optimizations.


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+-----------------------------+-------------------------------------------+
; Option                      ; Setting                                   ;
+-----------------------------+-------------------------------------------+
; Configuration scheme        ; Active Serial x4                          ;
; Enable internal scrubbing   ; Off                                       ;
; Active Serial clock source  ; 115 MHz maximum using Internal Oscillator ;
; Configuration clock source  ; Internal Oscillator                       ;
; Configuration via Protocol  ; Off                                       ;
; Configuration Voltage Level ; Auto                                      ;
+-----------------------------+-------------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.93 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+----------------------------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                     ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+----------------------------------+--------------+---------------------------+----------------------+-----------+
; FPGA_PB[0]        ; B30   ; 6D       ; 180          ; 146          ; 42           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.3-V LVCMOS                     ; Off          ; --                        ; User                 ; no        ;
; FPGA_PB[1]        ; A30   ; 6D       ; 180          ; 146          ; 119          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.3-V LVCMOS                     ; Off          ; --                        ; User                 ; no        ;
; FPGA_RST_n        ; CK134 ; 5A       ; 9            ; 2            ; 614          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.3-V LVCMOS                     ; Off          ; --                        ; User                 ; no        ;
; PCIE_100M_CK_p    ; AY120 ; 1B       ; 0            ; 54           ; 2021         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)         ; Off          ; --                        ; User                 ; no        ;
; PCIE_100M_CK_p(n) ; AY115 ; 1B       ; 0            ; 54           ; 2019         ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)         ; Off          ; --                        ; Fitter               ; no        ;
; PCIE_CLK_p        ; AV120 ; 1B       ; 0            ; 54           ; 2029         ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)         ; Off          ; --                        ; User                 ; no        ;
; PCIE_CLK_p(n)     ; AV115 ; 1B       ; 0            ; 54           ; 2026         ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML)         ; Off          ; --                        ; Fitter               ; no        ;
; PCIE_RSTb         ; CF132 ; 5A       ; 9            ; 2            ; 460          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.3-V LVCMOS                     ; Off          ; --                        ; User                 ; no        ;
; PET_n[0]          ; BD133 ; 1B       ; 0            ; 54           ; 1964         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; Fitter               ; no        ;
; PET_n[1]          ; BB133 ; 1B       ; 0            ; 54           ; 1966         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; Fitter               ; no        ;
; PET_n[2]          ; AY133 ; 1B       ; 0            ; 54           ; 1968         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; User                 ; no        ;
; PET_n[3]          ; AV133 ; 1B       ; 0            ; 54           ; 1970         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; Fitter               ; no        ;
; PET_p[0]          ; BD135 ; 1B       ; 0            ; 54           ; 1972         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; User                 ; no        ;
; PET_p[1]          ; BB135 ; 1B       ; 0            ; 54           ; 1974         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; User                 ; no        ;
; PET_p[2]          ; AY135 ; 1B       ; 0            ; 54           ; 1976         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; Fitter               ; no        ;
; PET_p[3]          ; AV135 ; 1B       ; 0            ; 54           ; 1978         ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O      ; Off          ; --                        ; User                 ; no        ;
; REFCLK_3B0_p      ; AC68  ; 3B_B     ; 125          ; 147          ; 323          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.3V True Differential Signaling ; Differential ; --                        ; User                 ; no        ;
; REFCLK_3B0_p(n)   ; AC72  ; 3B_B     ; 125          ; 147          ; 326          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.3V True Differential Signaling ; Differential ; --                        ; Fitter               ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+----------------------------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; LED0B    ; BR118 ; 5A       ; 10           ; 2            ; 119          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED0G    ; CL125 ; 5A       ; 9            ; 2            ; 770          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED0R    ; CK125 ; 5A       ; 10           ; 2            ; 506          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED1B    ; CA118 ; 5A       ; 10           ; 2            ; 196          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED1G    ; BW118 ; 5A       ; 10           ; 2            ; 273          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED1R    ; BU118 ; 5A       ; 10           ; 2            ; 42           ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED2B    ; CL130 ; 5A       ; 10           ; 2            ; 429          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED2G    ; CK128 ; 5A       ; 10           ; 2            ; 583          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED2R    ; CL128 ; 5A       ; 10           ; 2            ; 352          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED3B    ; CG135 ; 5A       ; 9            ; 2            ; 304          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED3G    ; CH132 ; 5A       ; 9            ; 2            ; 383          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LED3R    ; CF128 ; 5A       ; 9            ; 2            ; 537          ; no              ; no                     ; 2         ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS                ; Series 30 Ohm without Calibration ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PER_n[0] ; BE126 ; 1B       ; 0            ; 54           ; 1980         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PER_n[1] ; BC126 ; 1B       ; 0            ; 54           ; 1982         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PER_n[2] ; BA126 ; 1B       ; 0            ; 54           ; 1984         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PER_n[3] ; AW126 ; 1B       ; 0            ; 54           ; 1986         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PER_p[0] ; BE129 ; 1B       ; 0            ; 54           ; 1988         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PER_p[1] ; BC129 ; 1B       ; 0            ; 54           ; 1990         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PER_p[2] ; BA129 ; 1B       ; 0            ; 54           ; 1992         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PER_p[3] ; AW129 ; 1B       ; 0            ; 54           ; 1994         ; no              ; no                     ; 3         ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Off                               ; --                        ; 0                          ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; SDM      ; 10 / 33 ( 30 % )  ; --            ; --           ;
; HPS      ; 0 / 48 ( 0 % )    ; --            ; --           ;
; 2A_T     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 2A_B     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 2B_T     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 2B_B     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 3A_T     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 3A_B     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 3B_T     ; 0 / 48 ( 0 % )    ; 1.2V          ; --           ;
; 3B_B     ; 2 / 48 ( 4 % )    ; 1.3V          ; --           ;
; 5A       ; 14 / 20 ( 70 % )  ; 3.3V          ; --           ;
; 5B       ; 0 / 20 ( 0 % )    ; 3.3V          ; --           ;
; 6A       ; 0 / 20 ( 0 % )    ; 3.3V          ; --           ;
; 6B       ; 0 / 20 ( 0 % )    ; 3.3V          ; --           ;
; 6C       ; 0 / 20 ( 0 % )    ; 3.3V          ; --           ;
; 6D       ; 2 / 20 ( 10 % )   ; 3.3V          ; --           ;
; 1A       ; 0 / 20 ( 0 % )    ; --            ; --           ;
; 1B       ; 20 / 20 ( 100 % ) ; --            ; --           ;
; 1C       ; 0 / 20 ( 0 % )    ; --            ; --           ;
; 4A       ; 0 / 20 ( 0 % )    ; --            ; --           ;
; 4B       ; 0 / 20 ( 0 % )    ; --            ; --           ;
; 4C       ; 0 / 20 ( 0 % )    ; --            ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------+
; Detailed I/O Block Info                                                ;
+----------+------------+-------+-----------------+----------------------+
; I/O Bank ; Pin Index  ; Pin # ; Assignment      ; Location assigned by ;
+----------+------------+-------+-----------------+----------------------+
; 2A_B     ;            ;       ;                 ;                      ;
;     --   ; 47         ; BK78  ;                 ;                      ;
;     --   ; 46         ; BM78  ;                 ;                      ;
;     --   ; 45         ; BH78  ;                 ;                      ;
;     --   ; 44         ; BH81  ;                 ;                      ;
;     --   ; 43         ; BP81  ;                 ;                      ;
;     --   ; 42         ; BM81  ;                 ;                      ;
;     --   ; 41         ; BM89  ;                 ;                      ;
;     --   ; 40         ; BK89  ;                 ;                      ;
;     --   ; 39         ; BH92  ;                 ;                      ;
;     --   ; 38         ; BH89  ;                 ;                      ;
;     --   ; 37         ; BM92  ;                 ;                      ;
;     --   ; 36         ; BP92  ;                 ;                      ;
;     --   ; 35         ; CA78  ;                 ;                      ;
;     --   ; 34         ; BW78  ;                 ;                      ;
;     --   ; 33         ; BU78  ;                 ;                      ;
;     --   ; 32         ; BR78  ;                 ;                      ;
;     --   ; 31         ; BU81  ;                 ;                      ;
;     --   ; 30         ; BR81  ;                 ;                      ;
;     --   ; 29         ; CA89  ;                 ;                      ;
;     --   ; 28         ; BW89  ;                 ;                      ;
;     --   ; 27         ; BU92  ;                 ;                      ;
;     --   ; 26         ; BR92  ;                 ;                      ;
;     --   ; 25         ; BU89  ;                 ;                      ;
;     --   ; 24         ; BR89  ;                 ;                      ;
;     --   ; 23         ; CF78  ;                 ;                      ;
;     --   ; 22         ; CH78  ;                 ;                      ;
;     --   ; 21         ; CC81  ;                 ;                      ;
;     --   ; 20         ; CA81  ;                 ;                      ;
;     --   ; 19         ; CH81  ;                 ;                      ;
;     --   ; 18         ; CF81  ;                 ;                      ;
;     --   ; 17         ; CF89  ;                 ;                      ;
;     --   ; 16         ; CH89  ;                 ;                      ;
;     --   ; 15         ; CH92  ;                 ;                      ;
;     --   ; 14         ; CF92  ;                 ;                      ;
;     --   ; 13         ; CA92  ;                 ;                      ;
;     --   ; 12         ; CC92  ;                 ;                      ;
;     --   ; 11         ; CL76  ;                 ;                      ;
;     --   ; 10         ; CK76  ;                 ;                      ;
;     --   ; 9          ; CL82  ;                 ;                      ;
;     --   ; 8          ; CK80  ;                 ;                      ;
;     --   ; 7          ; CL85  ;                 ;                      ;
;     --   ; 6          ; CK85  ;                 ;                      ;
;     --   ; 5          ; CK88  ;                 ;                      ;
;     --   ; 4          ; CL88  ;                 ;                      ;
;     --   ; 3          ; CL97  ;                 ;                      ;
;     --   ; 2          ; CK97  ;                 ;                      ;
;     --   ; 1          ; CK94  ;                 ;                      ;
;     --   ; 0          ; CL91  ;                 ;                      ;
; 2A_T     ;            ;       ;                 ;                      ;
;     --   ; 95         ; CH59  ;                 ;                      ;
;     --   ; 94         ; CF59  ;                 ;                      ;
;     --   ; 93         ; CH62  ;                 ;                      ;
;     --   ; 92         ; CF62  ;                 ;                      ;
;     --   ; 91         ; CC62  ;                 ;                      ;
;     --   ; 90         ; CA62  ;                 ;                      ;
;     --   ; 89         ; CF69  ;                 ;                      ;
;     --   ; 88         ; CH69  ;                 ;                      ;
;     --   ; 87         ; CA71  ;                 ;                      ;
;     --   ; 86         ; CC71  ;                 ;                      ;
;     --   ; 85         ; CH71  ;                 ;                      ;
;     --   ; 84         ; CF71  ;                 ;                      ;
;     --   ; 83         ; CA59  ;                 ;                      ;
;     --   ; 82         ; BW59  ;                 ;                      ;
;     --   ; 81         ; BR59  ;                 ;                      ;
;     --   ; 80         ; BU59  ;                 ;                      ;
;     --   ; 79         ; BR62  ;                 ;                      ;
;     --   ; 78         ; BU62  ;                 ;                      ;
;     --   ; 77         ; CA69  ;                 ;                      ;
;     --   ; 76         ; BW69  ;                 ;                      ;
;     --   ; 75         ; BU71  ;                 ;                      ;
;     --   ; 74         ; BR71  ;                 ;                      ;
;     --   ; 73         ; BU69  ;                 ;                      ;
;     --   ; 72         ; BR69  ;                 ;                      ;
;     --   ; 71         ; BK59  ;                 ;                      ;
;     --   ; 70         ; BM59  ;                 ;                      ;
;     --   ; 69         ; BH59  ;                 ;                      ;
;     --   ; 68         ; BH62  ;                 ;                      ;
;     --   ; 67         ; BP62  ;                 ;                      ;
;     --   ; 66         ; BM62  ;                 ;                      ;
;     --   ; 65         ; BK69  ;                 ;                      ;
;     --   ; 64         ; BM69  ;                 ;                      ;
;     --   ; 63         ; BH71  ;                 ;                      ;
;     --   ; 62         ; BH69  ;                 ;                      ;
;     --   ; 61         ; BP71  ;                 ;                      ;
;     --   ; 60         ; BM71  ;                 ;                      ;
;     --   ; 59         ; BF72  ;                 ;                      ;
;     --   ; 58         ; BF75  ;                 ;                      ;
;     --   ; 57         ; BE75  ;                 ;                      ;
;     --   ; 56         ; BE79  ;                 ;                      ;
;     --   ; 55         ; BF83  ;                 ;                      ;
;     --   ; 54         ; BE83  ;                 ;                      ;
;     --   ; 53         ; BE86  ;                 ;                      ;
;     --   ; 52         ; BF86  ;                 ;                      ;
;     --   ; 51         ; BF90  ;                 ;                      ;
;     --   ; 50         ; BF93  ;                 ;                      ;
;     --   ; 49         ; BE93  ;                 ;                      ;
;     --   ; 48         ; BE96  ;                 ;                      ;
; 2B_B     ;            ;       ;                 ;                      ;
;     --   ; 47         ; BW38  ;                 ;                      ;
;     --   ; 46         ; CA38  ;                 ;                      ;
;     --   ; 45         ; BU38  ;                 ;                      ;
;     --   ; 44         ; BR38  ;                 ;                      ;
;     --   ; 43         ; BU41  ;                 ;                      ;
;     --   ; 42         ; BR41  ;                 ;                      ;
;     --   ; 41         ; CA49  ;                 ;                      ;
;     --   ; 40         ; BW49  ;                 ;                      ;
;     --   ; 39         ; BU52  ;                 ;                      ;
;     --   ; 38         ; BR52  ;                 ;                      ;
;     --   ; 37         ; BU49  ;                 ;                      ;
;     --   ; 36         ; BR49  ;                 ;                      ;
;     --   ; 35         ; CF38  ;                 ;                      ;
;     --   ; 34         ; CH38  ;                 ;                      ;
;     --   ; 33         ; CA41  ;                 ;                      ;
;     --   ; 32         ; CC41  ;                 ;                      ;
;     --   ; 31         ; CF41  ;                 ;                      ;
;     --   ; 30         ; CH41  ;                 ;                      ;
;     --   ; 29         ; CH49  ;                 ;                      ;
;     --   ; 28         ; CF49  ;                 ;                      ;
;     --   ; 27         ; CA52  ;                 ;                      ;
;     --   ; 26         ; CC52  ;                 ;                      ;
;     --   ; 25         ; CH52  ;                 ;                      ;
;     --   ; 24         ; CF52  ;                 ;                      ;
;     --   ; 23         ; CL26  ;                 ;                      ;
;     --   ; 22         ; CK30  ;                 ;                      ;
;     --   ; 21         ; CL30  ;                 ;                      ;
;     --   ; 20         ; CK33  ;                 ;                      ;
;     --   ; 19         ; CL35  ;                 ;                      ;
;     --   ; 18         ; CK35  ;                 ;                      ;
;     --   ; 17         ; CL39  ;                 ;                      ;
;     --   ; 16         ; CK39  ;                 ;                      ;
;     --   ; 15         ; CL45  ;                 ;                      ;
;     --   ; 14         ; CK48  ;                 ;                      ;
;     --   ; 13         ; CK45  ;                 ;                      ;
;     --   ; 12         ; CL42  ;                 ;                      ;
;     --   ; 11         ; CK54  ;                 ;                      ;
;     --   ; 10         ; CL51  ;                 ;                      ;
;     --   ; 9          ; CL54  ;                 ;                      ;
;     --   ; 8          ; CK56  ;                 ;                      ;
;     --   ; 7          ; CL60  ;                 ;                      ;
;     --   ; 6          ; CL56  ;                 ;                      ;
;     --   ; 5          ; CL66  ;                 ;                      ;
;     --   ; 4          ; CK63  ;                 ;                      ;
;     --   ; 3          ; CL73  ;                 ;                      ;
;     --   ; 2          ; CK73  ;                 ;                      ;
;     --   ; 1          ; CL70  ;                 ;                      ;
;     --   ; 0          ; CK66  ;                 ;                      ;
; 2B_T     ;            ;       ;                 ;                      ;
;     --   ; 95         ; CC19  ;                 ;                      ;
;     --   ; 94         ; CF19  ;                 ;                      ;
;     --   ; 93         ; CH22  ;                 ;                      ;
;     --   ; 92         ; CF22  ;                 ;                      ;
;     --   ; 91         ; CA22  ;                 ;                      ;
;     --   ; 90         ; CC22  ;                 ;                      ;
;     --   ; 89         ; CC28  ;                 ;                      ;
;     --   ; 88         ; CF28  ;                 ;                      ;
;     --   ; 87         ; CC31  ;                 ;                      ;
;     --   ; 86         ; CA31  ;                 ;                      ;
;     --   ; 85         ; CF31  ;                 ;                      ;
;     --   ; 84         ; CH31  ;                 ;                      ;
;     --   ; 83         ; CL6   ;                 ;                      ;
;     --   ; 82         ; CK8   ;                 ;                      ;
;     --   ; 81         ; CL8   ;                 ;                      ;
;     --   ; 80         ; CK11  ;                 ;                      ;
;     --   ; 79         ; CL11  ;                 ;                      ;
;     --   ; 78         ; CL14  ;                 ;                      ;
;     --   ; 77         ; CL17  ;                 ;                      ;
;     --   ; 76         ; CK17  ;                 ;                      ;
;     --   ; 75         ; CK20  ;                 ;                      ;
;     --   ; 74         ; CL20  ;                 ;                      ;
;     --   ; 73         ; CK26  ;                 ;                      ;
;     --   ; 72         ; CL23  ;                 ;                      ;
;     --   ; 71         ; BF46  ;                 ;                      ;
;     --   ; 70         ; BE46  ;                 ;                      ;
;     --   ; 69         ; BE50  ;                 ;                      ;
;     --   ; 68         ; BF50  ;                 ;                      ;
;     --   ; 67         ; BF53  ;                 ;                      ;
;     --   ; 66         ; BF57  ;                 ;                      ;
;     --   ; 65         ; BE57  ;                 ;                      ;
;     --   ; 64         ; BE61  ;                 ;                      ;
;     --   ; 63         ; BF64  ;                 ;                      ;
;     --   ; 62         ; BE64  ;                 ;                      ;
;     --   ; 61         ; BE68  ;                 ;                      ;
;     --   ; 60         ; BF68  ;                 ;                      ;
;     --   ; 59         ; BM38  ;                 ;                      ;
;     --   ; 58         ; BK38  ;                 ;                      ;
;     --   ; 57         ; BH41  ;                 ;                      ;
;     --   ; 56         ; BH38  ;                 ;                      ;
;     --   ; 55         ; BM41  ;                 ;                      ;
;     --   ; 54         ; BP41  ;                 ;                      ;
;     --   ; 53         ; BM49  ;                 ;                      ;
;     --   ; 52         ; BK49  ;                 ;                      ;
;     --   ; 51         ; BH52  ;                 ;                      ;
;     --   ; 50         ; BH49  ;                 ;                      ;
;     --   ; 49         ; BP52  ;                 ;                      ;
;     --   ; 48         ; BM52  ;                 ;                      ;
; 3A_B     ;            ;       ;                 ;                      ;
;     --   ; 47         ; AB105 ;                 ;                      ;
;     --   ; 46         ; Y105  ;                 ;                      ;
;     --   ; 45         ; AB108 ;                 ;                      ;
;     --   ; 44         ; Y108  ;                 ;                      ;
;     --   ; 43         ; AK104 ;                 ;                      ;
;     --   ; 42         ; AK107 ;                 ;                      ;
;     --   ; 41         ; AB114 ;                 ;                      ;
;     --   ; 40         ; Y114  ;                 ;                      ;
;     --   ; 39         ; AG111 ;                 ;                      ;
;     --   ; 38         ; AK111 ;                 ;                      ;
;     --   ; 37         ; Y117  ;                 ;                      ;
;     --   ; 36         ; AB117 ;                 ;                      ;
;     --   ; 35         ; K105  ;                 ;                      ;
;     --   ; 34         ; M105  ;                 ;                      ;
;     --   ; 33         ; P105  ;                 ;                      ;
;     --   ; 32         ; T105  ;                 ;                      ;
;     --   ; 31         ; T108  ;                 ;                      ;
;     --   ; 30         ; V108  ;                 ;                      ;
;     --   ; 29         ; K114  ;                 ;                      ;
;     --   ; 28         ; M114  ;                 ;                      ;
;     --   ; 27         ; T117  ;                 ;                      ;
;     --   ; 26         ; V117  ;                 ;                      ;
;     --   ; 25         ; P114  ;                 ;                      ;
;     --   ; 24         ; T114  ;                 ;                      ;
;     --   ; 23         ; K108  ;                 ;                      ;
;     --   ; 22         ; M108  ;                 ;                      ;
;     --   ; 21         ; F108  ;                 ;                      ;
;     --   ; 20         ; H108  ;                 ;                      ;
;     --   ; 19         ; D105  ;                 ;                      ;
;     --   ; 18         ; F105  ;                 ;                      ;
;     --   ; 17         ; D114  ;                 ;                      ;
;     --   ; 16         ; F114  ;                 ;                      ;
;     --   ; 15         ; M117  ;                 ;                      ;
;     --   ; 14         ; K117  ;                 ;                      ;
;     --   ; 13         ; H117  ;                 ;                      ;
;     --   ; 12         ; F117  ;                 ;                      ;
;     --   ; 11         ; A113  ;                 ;                      ;
;     --   ; 10         ; B113  ;                 ;                      ;
;     --   ; 9          ; A116  ;                 ;                      ;
;     --   ; 8          ; B116  ;                 ;                      ;
;     --   ; 7          ; A122  ;                 ;                      ;
;     --   ; 6          ; B119  ;                 ;                      ;
;     --   ; 5          ; A125  ;                 ;                      ;
;     --   ; 4          ; B122  ;                 ;                      ;
;     --   ; 3          ; A130  ;                 ;                      ;
;     --   ; 2          ; B130  ;                 ;                      ;
;     --   ; 1          ; A128  ;                 ;                      ;
;     --   ; 0          ; B128  ;                 ;                      ;
; 3A_T     ;            ;       ;                 ;                      ;
;     --   ; 95         ; A91   ;                 ;                      ;
;     --   ; 94         ; B88   ;                 ;                      ;
;     --   ; 93         ; A94   ;                 ;                      ;
;     --   ; 92         ; B91   ;                 ;                      ;
;     --   ; 91         ; A97   ;                 ;                      ;
;     --   ; 90         ; B97   ;                 ;                      ;
;     --   ; 89         ; B101  ;                 ;                      ;
;     --   ; 88         ; A101  ;                 ;                      ;
;     --   ; 87         ; A110  ;                 ;                      ;
;     --   ; 86         ; B106  ;                 ;                      ;
;     --   ; 85         ; B103  ;                 ;                      ;
;     --   ; 84         ; A106  ;                 ;                      ;
;     --   ; 83         ; D84   ;                 ;                      ;
;     --   ; 82         ; F84   ;                 ;                      ;
;     --   ; 81         ; M87   ;                 ;                      ;
;     --   ; 80         ; K87   ;                 ;                      ;
;     --   ; 79         ; F87   ;                 ;                      ;
;     --   ; 78         ; H87   ;                 ;                      ;
;     --   ; 77         ; D95   ;                 ;                      ;
;     --   ; 76         ; F95   ;                 ;                      ;
;     --   ; 75         ; K98   ;                 ;                      ;
;     --   ; 74         ; M98   ;                 ;                      ;
;     --   ; 73         ; F98   ;                 ;                      ;
;     --   ; 72         ; H98   ;                 ;                      ;
;     --   ; 71         ; P84   ;                 ;                      ;
;     --   ; 70         ; T84   ;                 ;                      ;
;     --   ; 69         ; M84   ;                 ;                      ;
;     --   ; 68         ; K84   ;                 ;                      ;
;     --   ; 67         ; T87   ;                 ;                      ;
;     --   ; 66         ; V87   ;                 ;                      ;
;     --   ; 65         ; M95   ;                 ;                      ;
;     --   ; 64         ; K95   ;                 ;                      ;
;     --   ; 63         ; T95   ;                 ;                      ;
;     --   ; 62         ; P95   ;                 ;                      ;
;     --   ; 61         ; T98   ;                 ;                      ;
;     --   ; 60         ; V98   ;                 ;                      ;
;     --   ; 59         ; Y84   ;                 ;                      ;
;     --   ; 58         ; Y87   ;                 ;                      ;
;     --   ; 57         ; Y95   ;                 ;                      ;
;     --   ; 56         ; Y98   ;                 ;                      ;
;     --   ; 55         ; AC86  ;                 ;                      ;
;     --   ; 54         ; AC90  ;                 ;                      ;
;     --   ; 53         ; AG93  ;                 ;                      ;
;     --   ; 52         ; AG90  ;                 ;                      ;
;     --   ; 51         ; AC96  ;                 ;                      ;
;     --   ; 50         ; AC100 ;                 ;                      ;
;     --   ; 49         ; AG104 ;                 ;                      ;
;     --   ; 48         ; AG100 ;                 ;                      ;
; 3B_B     ;            ;       ;                 ;                      ;
;     --   ; 47         ; Y65   ;                 ;                      ;
;     --   ; 46         ; Y67   ;                 ;                      ;
;     --   ; 45         ; Y74   ;                 ;                      ;
;     --   ; 44         ; Y77   ;                 ;                      ;
;     --   ; 43         ; AC83  ;                 ;                      ;
;     --   ; 42         ; AG83  ;                 ;                      ;
;     --   ; 41         ; AG75  ;                 ;                      ;
;     --   ; 40         ; AG72  ;                 ;                      ;
;     --   ; 39         ; AG79  ;                 ;                      ;
;     --   ; 38         ; AC79  ;                 ;                      ;
;     --   ; 37         ; AC72  ; REFCLK_3B0_p(n) ; Fitter               ;
;     --   ; 36         ; AC68  ; REFCLK_3B0_p    ; User                 ;
;     --   ; 35         ; P65   ;                 ;                      ;
;     --   ; 34         ; T65   ;                 ;                      ;
;     --   ; 33         ; K65   ;                 ;                      ;
;     --   ; 32         ; M65   ;                 ;                      ;
;     --   ; 31         ; T67   ;                 ;                      ;
;     --   ; 30         ; V67   ;                 ;                      ;
;     --   ; 29         ; K74   ;                 ;                      ;
;     --   ; 28         ; M74   ;                 ;                      ;
;     --   ; 27         ; T77   ;                 ;                      ;
;     --   ; 26         ; V77   ;                 ;                      ;
;     --   ; 25         ; T74   ;                 ;                      ;
;     --   ; 24         ; P74   ;                 ;                      ;
;     --   ; 23         ; D65   ;                 ;                      ;
;     --   ; 22         ; F65   ;                 ;                      ;
;     --   ; 21         ; F67   ;                 ;                      ;
;     --   ; 20         ; H67   ;                 ;                      ;
;     --   ; 19         ; K67   ;                 ;                      ;
;     --   ; 18         ; M67   ;                 ;                      ;
;     --   ; 17         ; F74   ;                 ;                      ;
;     --   ; 16         ; D74   ;                 ;                      ;
;     --   ; 15         ; H77   ;                 ;                      ;
;     --   ; 14         ; F77   ;                 ;                      ;
;     --   ; 13         ; M77   ;                 ;                      ;
;     --   ; 12         ; K77   ;                 ;                      ;
;     --   ; 11         ; A66   ;                 ;                      ;
;     --   ; 10         ; B66   ;                 ;                      ;
;     --   ; 9          ; A70   ;                 ;                      ;
;     --   ; 8          ; B70   ;                 ;                      ;
;     --   ; 7          ; A76   ;                 ;                      ;
;     --   ; 6          ; B73   ;                 ;                      ;
;     --   ; 5          ; B76   ;                 ;                      ;
;     --   ; 4          ; A80   ;                 ;                      ;
;     --   ; 3          ; A85   ;                 ;                      ;
;     --   ; 2          ; B85   ;                 ;                      ;
;     --   ; 1          ; B82   ;                 ;                      ;
;     --   ; 0          ; A82   ;                 ;                      ;
; 3B_T     ;            ;       ;                 ;                      ;
;     --   ; 95         ; B42   ;                 ;                      ;
;     --   ; 94         ; A45   ;                 ;                      ;
;     --   ; 93         ; A48   ;                 ;                      ;
;     --   ; 92         ; B45   ;                 ;                      ;
;     --   ; 91         ; A51   ;                 ;                      ;
;     --   ; 90         ; B51   ;                 ;                      ;
;     --   ; 89         ; B54   ;                 ;                      ;
;     --   ; 88         ; A54   ;                 ;                      ;
;     --   ; 87         ; B60   ;                 ;                      ;
;     --   ; 86         ; A63   ;                 ;                      ;
;     --   ; 85         ; A60   ;                 ;                      ;
;     --   ; 84         ; B56   ;                 ;                      ;
;     --   ; 83         ; F44   ;                 ;                      ;
;     --   ; 82         ; D44   ;                 ;                      ;
;     --   ; 81         ; H47   ;                 ;                      ;
;     --   ; 80         ; F47   ;                 ;                      ;
;     --   ; 79         ; K47   ;                 ;                      ;
;     --   ; 78         ; M47   ;                 ;                      ;
;     --   ; 77         ; D55   ;                 ;                      ;
;     --   ; 76         ; F55   ;                 ;                      ;
;     --   ; 75         ; K58   ;                 ;                      ;
;     --   ; 74         ; M58   ;                 ;                      ;
;     --   ; 73         ; F58   ;                 ;                      ;
;     --   ; 72         ; H58   ;                 ;                      ;
;     --   ; 71         ; M44   ;                 ;                      ;
;     --   ; 70         ; K44   ;                 ;                      ;
;     --   ; 69         ; T44   ;                 ;                      ;
;     --   ; 68         ; P44   ;                 ;                      ;
;     --   ; 67         ; T47   ;                 ;                      ;
;     --   ; 66         ; V47   ;                 ;                      ;
;     --   ; 65         ; M55   ;                 ;                      ;
;     --   ; 64         ; K55   ;                 ;                      ;
;     --   ; 63         ; T58   ;                 ;                      ;
;     --   ; 62         ; V58   ;                 ;                      ;
;     --   ; 61         ; T55   ;                 ;                      ;
;     --   ; 60         ; P55   ;                 ;                      ;
;     --   ; 59         ; Y47   ;                 ;                      ;
;     --   ; 58         ; Y44   ;                 ;                      ;
;     --   ; 57         ; Y55   ;                 ;                      ;
;     --   ; 56         ; Y58   ;                 ;                      ;
;     --   ; 55         ; AC50  ;                 ;                      ;
;     --   ; 54         ; AC53  ;                 ;                      ;
;     --   ; 53         ; AG53  ;                 ;                      ;
;     --   ; 52         ; AG57  ;                 ;                      ;
;     --   ; 51         ; AC61  ;                 ;                      ;
;     --   ; 50         ; AG61  ;                 ;                      ;
;     --   ; 49         ; AG64  ;                 ;                      ;
;     --   ; 48         ; AC64  ;                 ;                      ;
; 5A       ;            ;       ;                 ;                      ;
;     --   ; 0          ; CD134 ;                 ;                      ;
;     --   ; 0          ; CD135 ;                 ;                      ;
;     --   ; 0          ; CG134 ;                 ;                      ;
;     --   ; 0          ; CG135 ; LED3B           ; User                 ;
;     --   ; 0          ; CH132 ; LED3G           ; User                 ;
;     --   ; 0          ; CF132 ; PCIE_RSTb       ; User                 ;
;     --   ; 0          ; CF128 ; LED3R           ; User                 ;
;     --   ; 0          ; CK134 ; FPGA_RST_n      ; User                 ;
;     --   ; 0          ; CH128 ;                 ;                      ;
;     --   ; 0          ; CL125 ; LED0G           ; User                 ;
;     --   ; 0          ; CF121 ;                 ;                      ;
;     --   ; 0          ; CF118 ;                 ;                      ;
;     --   ; 0          ; BU118 ; LED1R           ; User                 ;
;     --   ; 0          ; BR118 ; LED0B           ; User                 ;
;     --   ; 0          ; CA118 ; LED1B           ; User                 ;
;     --   ; 0          ; BW118 ; LED1G           ; User                 ;
;     --   ; 0          ; CL128 ; LED2R           ; User                 ;
;     --   ; 0          ; CL130 ; LED2B           ; User                 ;
;     --   ; 0          ; CK125 ; LED0R           ; User                 ;
;     --   ; 0          ; CK128 ; LED2G           ; User                 ;
; 5B       ;            ;       ;                 ;                      ;
;     --   ; 0          ; BF111 ;                 ;                      ;
;     --   ; 0          ; BH109 ;                 ;                      ;
;     --   ; 0          ; BE115 ;                 ;                      ;
;     --   ; 0          ; BF115 ;                 ;                      ;
;     --   ; 0          ; BF107 ;                 ;                      ;
;     --   ; 0          ; BU109 ;                 ;                      ;
;     --   ; 0          ; BF104 ;                 ;                      ;
;     --   ; 0          ; BR109 ;                 ;                      ;
;     --   ; 0          ; BE107 ;                 ;                      ;
;     --   ; 0          ; BK109 ;                 ;                      ;
;     --   ; 0          ; BE111 ;                 ;                      ;
;     --   ; 0          ; BM109 ;                 ;                      ;
;     --   ; 0          ; BR112 ;                 ;                      ;
;     --   ; 0          ; BK118 ;                 ;                      ;
;     --   ; 0          ; BM118 ;                 ;                      ;
;     --   ; 0          ; BP112 ;                 ;                      ;
;     --   ; 0          ; BM112 ;                 ;                      ;
;     --   ; 0          ; BK112 ;                 ;                      ;
;     --   ; 0          ; BH118 ;                 ;                      ;
;     --   ; 0          ; BF120 ;                 ;                      ;
; 6A       ;            ;       ;                 ;                      ;
;     --   ; 0          ; BU28  ;                 ;                      ;
;     --   ; 0          ; BP31  ;                 ;                      ;
;     --   ; 0          ; BR28  ;                 ;                      ;
;     --   ; 0          ; BR31  ;                 ;                      ;
;     --   ; 0          ; BU31  ;                 ;                      ;
;     --   ; 0          ; BM28  ;                 ;                      ;
;     --   ; 0          ; BW28  ;                 ;                      ;
;     --   ; 0          ; BM31  ;                 ;                      ;
;     --   ; 0          ; BK31  ;                 ;                      ;
;     --   ; 0          ; BP22  ;                 ;                      ;
;     --   ; 0          ; BK28  ;                 ;                      ;
;     --   ; 0          ; BR22  ;                 ;                      ;
;     --   ; 0          ; CH12  ;                 ;                      ;
;     --   ; 0          ; BU22  ;                 ;                      ;
;     --   ; 0          ; BW19  ;                 ;                      ;
;     --   ; 0          ; BH28  ;                 ;                      ;
;     --   ; 0          ; BM22  ;                 ;                      ;
;     --   ; 0          ; CF12  ;                 ;                      ;
;     --   ; 0          ; BK19  ;                 ;                      ;
;     --   ; 0          ; CF9   ;                 ;                      ;
; 6B       ;            ;       ;                 ;                      ;
;     --   ; 0          ; BF21  ;                 ;                      ;
;     --   ; 0          ; BE21  ;                 ;                      ;
;     --   ; 0          ; BE43  ;                 ;                      ;
;     --   ; 0          ; BF40  ;                 ;                      ;
;     --   ; 0          ; BE29  ;                 ;                      ;
;     --   ; 0          ; BE25  ;                 ;                      ;
;     --   ; 0          ; BF32  ;                 ;                      ;
;     --   ; 0          ; BF36  ;                 ;                      ;
;     --   ; 0          ; BF29  ;                 ;                      ;
;     --   ; 0          ; BF25  ;                 ;                      ;
;     --   ; 0          ; BF16  ;                 ;                      ;
;     --   ; 0          ; BH19  ;                 ;                      ;
;     --   ; 0          ; BK22  ;                 ;                      ;
;     --   ; 0          ; BM19  ;                 ;                      ;
;     --   ; 0          ; BU19  ;                 ;                      ;
;     --   ; 0          ; BR19  ;                 ;                      ;
;     --   ; 0          ; CK2   ;                 ;                      ;
;     --   ; 0          ; CJ2   ;                 ;                      ;
;     --   ; 0          ; CK4   ;                 ;                      ;
;     --   ; 0          ; CH4   ;                 ;                      ;
; 6C       ;            ;       ;                 ;                      ;
;     --   ; 0          ; F27   ;                 ;                      ;
;     --   ; 0          ; F24   ;                 ;                      ;
;     --   ; 0          ; H27   ;                 ;                      ;
;     --   ; 0          ; D24   ;                 ;                      ;
;     --   ; 0          ; H18   ;                 ;                      ;
;     --   ; 0          ; D15   ;                 ;                      ;
;     --   ; 0          ; F18   ;                 ;                      ;
;     --   ; 0          ; F15   ;                 ;                      ;
;     --   ; 0          ; D8    ;                 ;                      ;
;     --   ; 0          ; K8    ;                 ;                      ;
;     --   ; 0          ; F8    ;                 ;                      ;
;     --   ; 0          ; H8    ;                 ;                      ;
;     --   ; 0          ; C2    ;                 ;                      ;
;     --   ; 0          ; D4    ;                 ;                      ;
;     --   ; 0          ; F4    ;                 ;                      ;
;     --   ; 0          ; K4    ;                 ;                      ;
;     --   ; 0          ; G2    ;                 ;                      ;
;     --   ; 0          ; J2    ;                 ;                      ;
;     --   ; 0          ; J1    ;                 ;                      ;
;     --   ; 0          ; G1    ;                 ;                      ;
; 6D       ;            ;       ;                 ;                      ;
;     --   ; 0          ; A8    ;                 ;                      ;
;     --   ; 0          ; B4    ;                 ;                      ;
;     --   ; 0          ; A11   ;                 ;                      ;
;     --   ; 0          ; B11   ;                 ;                      ;
;     --   ; 0          ; B14   ;                 ;                      ;
;     --   ; 0          ; A14   ;                 ;                      ;
;     --   ; 0          ; A20   ;                 ;                      ;
;     --   ; 0          ; A17   ;                 ;                      ;
;     --   ; 0          ; A23   ;                 ;                      ;
;     --   ; 0          ; B20   ;                 ;                      ;
;     --   ; 0          ; B23   ;                 ;                      ;
;     --   ; 0          ; B26   ;                 ;                      ;
;     --   ; 0          ; B30   ; FPGA_PB[0]      ; User                 ;
;     --   ; 0          ; A30   ; FPGA_PB[1]      ; User                 ;
;     --   ; 0          ; A35   ;                 ;                      ;
;     --   ; 0          ; A33   ;                 ;                      ;
;     --   ; 0          ; A39   ;                 ;                      ;
;     --   ; 0          ; B35   ;                 ;                      ;
;     --   ; 0          ; D34   ;                 ;                      ;
;     --   ; 0          ; B39   ;                 ;                      ;
+----------+------------+-------+-----------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                                             ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                        ; Dir.          ; I/O Standard                     ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
; A4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A8       ; 588        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; A11      ; 590        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; A14      ; 593        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 122ps         ;
; A17      ; 595        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; A20      ; 594        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; A23      ; 596        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 111ps         ;
; A26      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A30      ; 601        ; 6D       ; FPGA_PB[1]                                                                                                                            ; input         ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 108ps         ;
; A33      ; 603        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; A35      ; 602        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A39      ; 604        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A42      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A45      ; 382        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A48      ; 383        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; A51      ; 385        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A54      ; 388        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A56      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A60      ; 391        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; A63      ; 390        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; A66      ; 465        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; A70      ; 467        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 97ps          ;
; A73      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A76      ; 469        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 93ps          ;
; A80      ; 472        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A82      ; 476        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; A85      ; 473        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; A88      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A91      ; 284        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; A94      ; 286        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; A97      ; 288        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; A101     ; 291        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; A103     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A106     ; 295        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; A110     ; 292        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; A113     ; 368        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A116     ; 370        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; A119     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A122     ; 372        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; A125     ; 374        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; A128     ; 378        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 155ps         ;
; A130     ; 376        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; A132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; A134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AA1      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AA2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AA134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AA135    ; 69         ; HPS      ; HPS_IOB_6, GPIO1_IO5, SPIS1_MOSI, UART1_RTS_N, EMAC2_PPSTRIG2, NAND_ADQ2, SDMMC_DATA2, I3C1_SCL, EMAC1_TXD1, TRACE_D5                 ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; AB4      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB8      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB15     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB18     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB24     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB27     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AB105    ; 332        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; AB108    ; 334        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AB114    ; 338        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; AB117    ; 343        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AB124    ; 83         ; HPS      ; HPS_IOB_20, GPIO1_IO19, SPIM0_SS0_N, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ11, EMAC2_RXD1, TRACE_CLK                                      ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; AB127    ; 79         ; HPS      ; HPS_IOB_16, GPIO1_IO15, UART1_RX, NAND_DQS, SDMMC_DATA_STROBE, I3C1_SCL, EMAC2_RX_CTL, TRACE_D7                                       ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 120ps         ;
; AB132    ; 71         ; HPS      ; HPS_IOB_8, GPIO1_IO7, SPIS1_MISO, UART1_RX, I2C1_SCL, NAND_CLE, SDMMC_CMD, I3C0_SCL, EMAC1_RXD1, TRACE_D15                            ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 122ps         ;
; AC36     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC43     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC46     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC50     ; 421        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC53     ; 422        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 136ps         ;
; AC57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC61     ; 425        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AC64     ; 428        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; AC68     ; 440        ; 3B_B     ; REFCLK_3B0_p                                                                                                                          ; input         ; 1.3V True Differential Signaling ; 1.3V    ; --       ; Y               ; no       ; Off          ; 105ps         ;
; AC72     ; 439        ; 3B_B     ; REFCLK_3B0_p(n)                                                                                                                       ; input         ; 1.3V True Differential Signaling ; 1.3V    ; --       ; N               ; no       ; Off          ; 107ps         ;
; AC75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC79     ; 438        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; AC83     ; 433        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 144ps         ;
; AC86     ; 324        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; AC90     ; 325        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AC96     ; 328        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; AC100    ; 329        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; AD1      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AD2      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AD134    ; 57         ; HPS      ; HPS_IOA_18, GPIO0_IO17, I3C1_SCL, NAND_ADQ9, USB1_NXT, EMAC0_TXD1, TRACE_D5                                                           ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 119ps         ;
; AD135    ; 55         ; HPS      ; HPS_IOA_16, GPIO0_IO15, NAND_DQS, SDMMC_DATA_STROBE, USB1_DATA0, EMAC0_RX_CTL, TRACE_D7                                               ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; AE4      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AF1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AF2      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG13     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG21     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG29     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG36     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG40     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG43     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG46     ;            ; 6D       ; VCCIO_HVIO_6D                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AG50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG53     ; 423        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; AG57     ; 424        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG61     ; 426        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; AG64     ; 427        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; AG68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG72     ; 436        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 127ps         ;
; AG75     ; 435        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; AG79     ; 437        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; AG83     ; 434        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; AG86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG90     ; 327        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; AG93     ; 326        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; AG96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG100    ; 331        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 128ps         ;
; AG104    ; 330        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; AG107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG111    ; 340        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; AG115    ; 47         ; HPS      ; HPS_IOA_8, GPIO0_IO7, SPIM0_SS0_N, MDIO2_MDC, UART1_RX, I2C_EMAC2_SCL, NAND_CLE, SDMMC_CMD, USB0_DATA3, TRACE_D15                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AG120    ; 61         ; HPS      ; HPS_IOA_22, GPIO0_IO21, SPIM1_MOSI, SPIS0_MOSI, UART0_RTS_N, I2C1_SCL, NAND_ADQ13, USB1_DATA5, EMAC0_TXD3, TRACE_D1                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 91ps          ;
; AG123    ; 67         ; HPS      ; HPS_IOB_4, GPIO1_IO3, SPIM1_SS0_N, UART0_RX, I2C0_SCL, NAND_RE_N, EMAC1_RX_CTL, Trace_D7                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AG126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG129    ; 59         ; HPS      ; HPS_IOA_20, GPIO0_IO19, SPIM1_SS1_N, I3C0_SCL, NAND_ADQ11, USB1_DATA3, EMAC0_RXD1, TRACE_CLK                                          ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; AG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AH4      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AH8      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ1      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AJ2      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK16     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK21     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK25     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK32     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AK43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK50     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK57     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                                  ; 1.3V    ; --       ;                 ; --       ; --           ; --            ;
; AK61     ;            ; 3B_B     ; VCCIO_PIO_3B_B                                                                                                                        ; power         ;                                  ; 1.3V    ; --       ;                 ; --       ; --           ; --            ;
; AK64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK68     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK72     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AK75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AK93     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AK96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK104    ; 336        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; AK107    ; 337        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; AK111    ; 341        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; AK115    ; 43         ; HPS      ; HPS_IOA_4, GPIO0_IO3, SPIS0_MISO, UART0_RX, I2C1_SCL, NAND_RE_N, USB0_DATA0, EMAC1_PPSTRIG1, TRACE_D7                                 ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; AK120    ; 49         ; HPS      ; HPS_IOA_10, GPIO0_IO9, SPIM1_MOSI, SPIS1_MOSI, MDIO1_MDC, I2C_EMAC1_SCL, NAND_ADQ5, SDMMC_DATA5, USB0_DATA5, I3C1_SCL, TRACE_D13      ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 85ps          ;
; AK123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AK133    ; 706        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AK135    ; 705        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL7      ; 842        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL10     ; 843        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL16     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL25     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL29     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL32     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL40     ;            ; 6C       ; VCCIO_HVIO_6C                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; AL43     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL53     ;            ; 3B_T     ; VCCIO_PIO_3B_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL57     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL64     ;            ; 3A_T     ; VCCIO_PIO_3A_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL68     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL75     ;            ; 3A_B     ; VCCIO_PIO_3A_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AL79     ;            ; --       ; VCCL_HPS_CORE0_CORE1                                                                                                                  ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL86     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL90     ;            ; --       ; VCCIO_HPS                                                                                                                             ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AL93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL96     ;            ; --       ; VCCL_HPS_CORE2                                                                                                                        ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AL104    ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL107    ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL115    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL120    ; 45         ; HPS      ; HPS_IOA_6, GPIO0_IO5, SPIM0_MOSI, UART1_RTS_N, I2C0_SCL, NAND_ADQ2, SDMMC_DATA2, USB0_NXT, EMAC2_PPSTRIG2, TRACE_D5                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 83ps          ;
; AL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL126    ; 714        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL129    ; 713        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; AL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM1      ; 834        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM3      ; 835        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM16     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM36     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM40     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM43     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM46     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM75     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM86     ;            ; --       ; VCCPLLDIG2_HPS                                                                                                                        ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM93     ;            ; --       ; VCCPLL1_HPS                                                                                                                           ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM96     ;            ; --       ; VCCPLLDIG1_HPS                                                                                                                        ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AM100    ;            ; --       ; VCCL_HPS_CORE3                                                                                                                        ; power         ;                                  ; GND     ; --       ;                 ; --       ; --           ; --            ;
; AM104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM120    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AM133    ; 704        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AM135    ; 703        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AN1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN7      ; 840        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN10     ; 841        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN25     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN29     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN61     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN83     ;            ; --       ; VCCL_HPS                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN90     ;            ; --       ; VCCPLL2_HPS                                                                                                                           ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AN93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN107    ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN111    ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN126    ; 712        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN129    ; 711        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; AN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AN135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP1      ; 832        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP3      ; 833        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; AP5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP16     ; 846        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 63ps          ;
; AP21     ; 847        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AP25     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP29     ;            ; --       ; VCCEHT_GTSR4C                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP40     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP53     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP57     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP96     ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AP104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP107    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP111    ;            ; --       ; VCCEHT_GTSL1C                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AP115    ; 718        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; AP120    ; 717        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 68ps          ;
; AP123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AP133    ; 702        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AP135    ; 701        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; AR1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR7      ; 838        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR10     ; 839        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR29     ;            ;          ; APROBE_GTSR4C_CH3                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR32     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR36     ;            ; --       ; VCCERT_GTSR4C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AR90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AR96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR100    ;            ; --       ; VCCERT_GTSL1C                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AR104    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR107    ;            ;          ; APROBE_GTSL1C_CH3                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR126    ; 710        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR129    ; 709        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AR131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AR135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT1      ; 830        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT3      ; 831        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; AT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT16     ; 852        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT21     ; 853        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT83     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AT86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AT115    ; 724        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AT120    ; 723        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AT133    ; 700        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AT135    ; 699        ; 1C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 72ps          ;
; AU1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU7      ; 836        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU10     ; 837        ; 4C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU25     ;            ; --       ; VCCEHT_GTSR4B                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU29     ;            ;          ; RCOMP_GTSR4B_P                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU32     ;            ;          ; RCOMP_GTSR4B_N                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU40     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU72     ;            ;          ; GNDSENSE                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU86     ;            ; --       ; VCCRCORE                                                                                                                              ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; AU90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU96     ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AU104    ;            ;          ; RCOMP_GTSL1B_N                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU107    ;            ;          ; RCOMP_GTSL1B_P                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU111    ;            ; --       ; VCCEHT_GTSL1B                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AU115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU126    ; 708        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU129    ; 707        ; 1C       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 67ps          ;
; AU131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AU135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV1      ; 828        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV3      ; 829        ; 4C       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; AV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV16     ; 803        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AV21     ; 804        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; AV25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV36     ;            ; --       ; VCCERT_GTSR4B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV72     ;            ;          ; VCCLSENSE                                                                                                                             ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV83     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV86     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AV96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV100    ;            ; --       ; VCCERT_GTSL1B                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AV104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV115    ; 675        ; 1B       ; PCIE_CLK_p(n)                                                                                                                         ; input         ; Current Mode Logic (CML)         ;         ; --       ; N               ; no       ; Off          ; 61ps          ;
; AV120    ; 674        ; 1B       ; PCIE_CLK_p                                                                                                                            ; input         ; Current Mode Logic (CML)         ;         ; --       ; Y               ; no       ; Off          ; 63ps          ;
; AV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AV133    ; 663        ; 1B       ; PET_n[3]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 75ps          ;
; AV135    ; 662        ; 1B       ; PET_p[3]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 75ps          ;
; AW1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW7      ; 799        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AW10     ; 800        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 65ps          ;
; AW13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW29     ;            ;          ; APROBE_GTSR4B_CH3                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW32     ;            ;          ; APROBE2_GTSR4C                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW72     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW79     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW83     ;            ; --       ; VCCIO_PIO_SDM                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AW96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AW104    ;            ;          ; APROBE2_GTSL1C                                                                                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW107    ;            ;          ; APROBE_GTSL1C_CH2                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW126    ; 671        ; 1B       ; PER_n[3]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 66ps          ;
; AW129    ; 670        ; 1B       ; PER_p[3]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 66ps          ;
; AW131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AW135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY1      ; 791        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY3      ; 792        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 81ps          ;
; AY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY16     ; 809        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 61ps          ;
; AY21     ; 810        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 59ps          ;
; AY25     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY29     ;            ; --       ; VCCEHT_GTSR4A                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY36     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY40     ;            ; --       ; VCCERT_GTSR4A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY43     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY46     ;            ; --       ; VCC_HSSI_R4                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY50     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY53     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY57     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY64     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY68     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY75     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY86     ;            ; --       ; VCCL_ADC_SDM                                                                                                                          ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY90     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY93     ;            ; --       ; VCC_HSSI_L1                                                                                                                           ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY96     ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY100    ;            ; --       ; VCCERT_GTSL1A                                                                                                                         ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; AY104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY107    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY111    ;            ; --       ; VCCEHT_GTSL1A                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; AY115    ; 681        ; 1B       ; PCIE_100M_CK_p(n)                                                                                                                     ; input         ; Current Mode Logic (CML)         ;         ; --       ; N               ; no       ; Off          ; 64ps          ;
; AY120    ; 680        ; 1B       ; PCIE_100M_CK_p                                                                                                                        ; input         ; Current Mode Logic (CML)         ;         ; --       ; Y               ; no       ; Off          ; 64ps          ;
; AY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; AY133    ; 661        ; 1B       ; PET_n[2]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 77ps          ;
; AY135    ; 660        ; 1B       ; PET_p[2]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 77ps          ;
; B2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B4       ; 589        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 130ps         ;
; B6       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B11      ; 591        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; B14      ; 592        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; B17      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B20      ; 597        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B23      ; 598        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; B26      ; 599        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B30      ; 600        ; 6D       ; FPGA_PB[0]                                                                                                                            ; input         ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 98ps          ;
; B33      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B35      ; 605        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B39      ; 607        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; B42      ; 381        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; B45      ; 384        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; B48      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B51      ; 386        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; B54      ; 387        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B56      ; 392        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; B60      ; 389        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; B63      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B66      ; 466        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 102ps         ;
; B70      ; 468        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 97ps          ;
; B73      ; 470        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 95ps          ;
; B76      ; 471        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B80      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B82      ; 475        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; B85      ; 474        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; B88      ; 285        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; B91      ; 287        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; B94      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B97      ; 289        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; B101     ; 290        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; B103     ; 294        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; B106     ; 293        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; B110     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B113     ; 369        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; B116     ; 371        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; B119     ; 373        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; B122     ; 375        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; B125     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B128     ; 379        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; B130     ; 377        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; B132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; B134     ; 68         ; HPS      ; HPS_IOB_5, GPIO1_IO4, SPIM1_SS1_N, SPIS1_CLK, UART1_CTS_N, EMAC2_PPS2, NAND_WP_N, SDMMC_WRITE_PROTECT, I3C1_SDA, EMAC1_TXD0, TRACE_D6 ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 164ps         ;
; B135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA7      ; 797        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; BA10     ; 798        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 75ps          ;
; BA13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA29     ;            ;          ; APROBE_GTSR4A_CH3                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA32     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA50     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA53     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA61     ;            ; --       ; VCC                                                                                                                                   ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA64     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA72     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA75     ;            ; --       ; VCCPT                                                                                                                                 ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BA86     ;            ; --       ; VCCH_SDM                                                                                                                              ; power         ;                                  ; 1.0V    ; --       ;                 ; --       ; --           ; --            ;
; BA90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA104    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA107    ;            ;          ; APROBE_GTSL1A_CH3                                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA126    ; 669        ; 1B       ; PER_n[2]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 76ps          ;
; BA129    ; 668        ; 1B       ; PER_p[2]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 76ps          ;
; BA131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BA135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB1      ; 789        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB3      ; 790        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB16     ; 760        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; BB21     ; 761        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 60ps          ;
; BB25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB40     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB43     ;            ; 6A       ; VCCIO_HVIO_6A                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB46     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB50     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB57     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB61     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB64     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB68     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB72     ;            ; --       ; VCCP                                                                                                                                  ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB75     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB79     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB83     ;            ; --       ; VCCL_SDM                                                                                                                              ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB86     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BB93     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB96     ;            ; 5B       ; VCCIO_HVIO_5B                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BB100    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB115    ; 632        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 64ps          ;
; BB120    ; 631        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 62ps          ;
; BB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BB133    ; 659        ; 1B       ; PET_n[1]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 79ps          ;
; BB135    ; 658        ; 1B       ; PET_p[1]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 79ps          ;
; BC1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC7      ; 795        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC10     ; 796        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 76ps          ;
; BC13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC25     ; 767        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 51ps          ;
; BC29     ; 766        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 49ps          ;
; BC32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC36     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC40     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC46     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC50     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC53     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC57     ;            ; 2B_B     ; VCCIO_PIO_2B_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC64     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC68     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BC72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC75     ;            ; --       ; VCCPLLDIG_SDM                                                                                                                         ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC79     ;            ; --       ; VCCPLL_SDM                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC83     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC86     ;            ; --       ; VCCFUSEWR_SDM                                                                                                                         ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC90     ;            ; --       ; VCCPT_HVIO                                                                                                                            ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BC93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BC100    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC107    ; 638        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 52ps          ;
; BC111    ; 637        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 49ps          ;
; BC115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC126    ; 667        ; 1B       ; PER_n[1]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 76ps          ;
; BC129    ; 666        ; 1B       ; PER_p[1]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 76ps          ;
; BC131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BC135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD1      ; 787        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD3      ; 788        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BD5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD16     ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD21     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD25     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD29     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD36     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD43     ;            ; 6B       ; VCCIO_HVIO_6B                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD46     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD50     ;            ; 2B_T     ; VCCIO_PIO_2B_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD53     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD57     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD61     ;            ; 2A_T     ; VCCIO_PIO_2A_T                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD64     ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD68     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD72     ;            ; 2A_B     ; VCCIO_PIO_2A_B                                                                                                                        ; power         ;                                  ; 1.2V    ; --       ;                 ; --       ; --           ; --            ;
; BD75     ;            ; --       ; VCCIO_SDM                                                                                                                             ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD83     ;            ; --       ; VCCADC                                                                                                                                ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD86     ;            ; --       ; VCCBAT                                                                                                                                ; power         ;                                  ; 1.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD90     ;            ; --       ; VCC_IO_SDM                                                                                                                            ; power         ;                                  ; 0.8V    ; --       ;                 ; --       ; --           ; --            ;
; BD93     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD96     ;            ; 5A       ; VCCIO_HVIO_5A                                                                                                                         ; power         ;                                  ; 3.3V    ; --       ;                 ; --       ; --           ; --            ;
; BD100    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD107    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD111    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD115    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD120    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BD133    ; 657        ; 1B       ; PET_n[0]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 84ps          ;
; BD135    ; 656        ; 1B       ; PET_p[0]                                                                                                                              ; input         ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 84ps          ;
; BE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE7      ; 793        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE10     ; 794        ; 4B       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BE13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE16     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE21     ; 544        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BE25     ; 548        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BE29     ; 547        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 60ps          ;
; BE32     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE36     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE40     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE43     ; 545        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BE46     ; 212        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BE50     ; 213        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BE53     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE57     ; 217        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BE61     ; 218        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; BE64     ; 220        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 133ps         ;
; BE68     ; 221        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BE72     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE75     ; 128        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BE79     ; 129        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BE83     ; 131        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BE86     ; 132        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; BE90     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE93     ; 136        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; BE96     ; 137        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 131ps         ;
; BE100    ; 26         ; SDM      ; ^TEMPDIODE0Ap                                                                                                                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 56ps          ;
; BE104    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE107    ; 506        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 51ps          ;
; BE111    ; 508        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 56ps          ;
; BE115    ; 500        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BE120    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE126    ; 665        ; 1B       ; PER_n[0]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; N               ; no       ; Off          ; 85ps          ;
; BE129    ; 664        ; 1B       ; PER_p[0]                                                                                                                              ; output        ; High Speed Differential I/O      ;         ; --       ; Y               ; no       ; Off          ; 86ps          ;
; BE131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BE135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF1      ; 785        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; BF3      ; 786        ; 4B       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; BF5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF16     ; 553        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 171ps         ;
; BF21     ; 543        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BF25     ; 552        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 60ps          ;
; BF29     ; 551        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 55ps          ;
; BF32     ; 549        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 59ps          ;
; BF36     ; 550        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 57ps          ;
; BF40     ; 546        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BF43     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF46     ; 211        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BF50     ; 214        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BF53     ; 215        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; BF57     ; 216        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BF61     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF64     ; 219        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; BF68     ; 222        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 153ps         ;
; BF72     ; 126        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF75     ; 127        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BF79     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF83     ; 130        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BF86     ; 133        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BF90     ; 134        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF93     ; 135        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; BF96     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF100    ; 25         ; SDM      ; ^TEMPDIODE0An                                                                                                                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 58ps          ;
; BF104    ; 504        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 52ps          ;
; BF107    ; 502        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 51ps          ;
; BF111    ; 498        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BF115    ; 501        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BF120    ; 517        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; BF123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BF133    ; 620        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BF135    ; 619        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 84ps          ;
; BG1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG7      ; 756        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG10     ; 757        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BG13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG126    ; 628        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BG129    ; 627        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 86ps          ;
; BG131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BG135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BH19     ; 554        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 165ps         ;
; BH22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BH28     ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 164ps         ;
; BH31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BH38     ; 226        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BH41     ; 225        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 150ps         ;
; BH49     ; 232        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; BH52     ; 231        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BH59     ; 116        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; BH62     ; 117        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BH69     ; 123        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BH71     ; 122        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BH78     ; 140        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH81     ; 141        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BH89     ; 147        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH92     ; 146        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; BH99     ; 9          ; SDM      ; ~ALTERA_AS_DATA0~                                                                                                                     ; bidir         ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 64ps          ;
; BH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BH109    ; 499        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BH118    ; 516        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 142ps         ;
; BJ1      ; 748        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ3      ; 749        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BJ5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BJ133    ; 618        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BJ135    ; 617        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BK19     ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 140ps         ;
; BK22     ; 555        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 177ps         ;
; BK28     ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BK31     ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 107ps         ;
; BK38     ; 224        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BK41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK49     ; 230        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BK52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK59     ; 114        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BK62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK69     ; 120        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 61ps          ;
; BK71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK78     ; 138        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; BK81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK89     ; 145        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; BK92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BK99     ; 10         ; SDM      ; ~ALTERA_AS_CLK~                                                                                                                       ; output        ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 70ps          ;
; BK102    ; 5          ; SDM      ; ~ALTERA_AS_DATA1~                                                                                                                     ; bidir         ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 73ps          ;
; BK109    ; 507        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 159ps         ;
; BK112    ; 515        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; BK118    ; 511        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 149ps         ;
; BL1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL7      ; 754        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL10     ; 755        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BL13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL126    ; 626        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; BL129    ; 625        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 94ps          ;
; BL131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BL135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BM19     ; 556        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 175ps         ;
; BM22     ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 145ps         ;
; BM28     ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 109ps         ;
; BM31     ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; BM38     ; 223        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM41     ; 227        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM49     ; 229        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM52     ; 234        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; BM59     ; 115        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; BM62     ; 119        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BM69     ; 121        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 62ps          ;
; BM71     ; 125        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 65ps          ;
; BM78     ; 139        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; BM81     ; 143        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BM89     ; 144        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; BM92     ; 148        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BM99     ; 11         ; SDM      ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~                                                                                                        ; output, input ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 71ps          ;
; BM102    ; 17         ; SDM      ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~                                                                                                        ; output, input ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 74ps          ;
; BM109    ; 509        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BM112    ; 514        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; BM118    ; 512        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 143ps         ;
; BN1      ; 746        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN3      ; 747        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 98ps          ;
; BN5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BN133    ; 616        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; BN135    ; 615        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 92ps          ;
; BP19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP22     ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 154ps         ;
; BP28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP31     ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BP38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP41     ; 228        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; BP49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP52     ; 233        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; BP59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP62     ; 118        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; BP69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP71     ; 124        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BP78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP81     ; 142        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; BP89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP92     ; 149        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; BP99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP102    ; 14         ; SDM      ; SDM_IO16, PWRMGT_SDA                                                                                                                  ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 71ps          ;
; BP109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BP112    ; 513        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BP118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BR19     ; 558        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BR22     ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 152ps         ;
; BR28     ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 88ps          ;
; BR31     ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BR38     ; 238        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR41     ; 240        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BR49     ; 246        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; BR52     ; 244        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; BR59     ; 104        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BR62     ; 106        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 63ps          ;
; BR69     ; 113        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BR71     ; 111        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BR78     ; 153        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BR81     ; 155        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; BR89     ; 161        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BR92     ; 159        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; BR99     ; 21         ; SDM      ; SDM_IO12, PWRMGT_SDA, PWRMGT_ALERT                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BR102    ; 4          ; SDM      ; ^OSC_CLK_1                                                                                                                            ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 74ps          ;
; BR109    ; 505        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BR112    ; 510        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; BR118    ; 491        ; 5A       ; LED0B                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 84ps          ;
; BT1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT7      ; 752        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT10     ; 753        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT126    ; 624        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT129    ; 623        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 95ps          ;
; BT131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BT135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BU19     ; 557        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 156ps         ;
; BU22     ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 107ps         ;
; BU28     ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BU31     ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; BU38     ; 237        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU41     ; 239        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BU49     ; 245        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; BU52     ; 243        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU59     ; 105        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU62     ; 107        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU69     ; 112        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BU71     ; 110        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 66ps          ;
; BU78     ; 152        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 64ps          ;
; BU81     ; 154        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; BU89     ; 160        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 78ps          ;
; BU92     ; 158        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; BU99     ; 8          ; SDM      ; ^nCONFIG                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 79ps          ;
; BU102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BU109    ; 503        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 83ps          ;
; BU112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BU118    ; 490        ; 5A       ; LED1R                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 81ps          ;
; BV1      ; 744        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV3      ; 745        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BV5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BV133    ; 614        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BV135    ; 613        ; 1A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BW19     ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BW22     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW28     ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 101ps         ;
; BW31     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW38     ; 235        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; BW41     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW49     ; 242        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; BW52     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW59     ; 103        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; BW62     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW69     ; 109        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; BW71     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW78     ; 151        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 75ps          ;
; BW81     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW89     ; 157        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; BW92     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BW99     ; 13         ; SDM      ; ^nSTATUS                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 88ps          ;
; BW102    ; 16         ; SDM      ; SDM_IO13, AVSTx8_DATA5                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 87ps          ;
; BW109    ; 0          ; SDM      ; #TDO                                                                                                                                  ; output        ;                                  ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; BW112    ; 3          ; SDM      ; #TDI                                                                                                                                  ; input         ;                                  ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; BW118    ; 493        ; 5A       ; LED1G                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 89ps          ;
; BY1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY7      ; 750        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY10     ; 751        ; 4A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY126    ; 622        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY129    ; 621        ; 1A       ; GXB_NC                                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 96ps          ;
; BY131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY133    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; BY135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; C1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; C2       ; 580        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; C134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; C135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CA19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CA22     ; 191        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CA28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CA31     ; 196        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; CA38     ; 236        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 84ps          ;
; CA41     ; 249        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; CA49     ; 241        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 81ps          ;
; CA52     ; 255        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CA59     ; 102        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; CA62     ; 95         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CA69     ; 108        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 75ps          ;
; CA71     ; 98         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; CA78     ; 150        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 74ps          ;
; CA81     ; 165        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CA89     ; 156        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CA92     ; 172        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CA99     ; 15         ; SDM      ; SDM_IO0, PWRMGT_SCL, PWRMGT_ALERT                                                                                                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 90ps          ;
; CA102    ; 22         ; SDM      ; ~ALTERA_AS_nRST~                                                                                                                      ; output        ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 92ps          ;
; CA109    ; 2          ; SDM      ; #TCK                                                                                                                                  ; input         ;                                  ;         ; --       ;                 ; --       ; --           ; 105ps         ;
; CA112    ; 1          ; SDM      ; #TMS                                                                                                                                  ; input         ;                                  ;         ; --       ;                 ; --       ; --           ; 107ps         ;
; CA118    ; 492        ; 5A       ; LED1B                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 92ps          ;
; CB1      ; 742        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB3      ; 743        ; 4A       ; GXB_GND*                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 104ps         ;
; CB5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB7      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB10     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB13     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB123    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB126    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB129    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CB131    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC19     ; 187        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CC22     ; 192        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CC28     ; 193        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CC31     ; 195        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; CC38     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC41     ; 250        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 83ps          ;
; CC49     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC52     ; 256        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; CC59     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC62     ; 94         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CC69     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC71     ; 99         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; CC78     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC81     ; 164        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; CC89     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC92     ; 173        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CC99     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC102    ; 20         ; SDM      ; ~ALTERA_AS_nCSO3~                                                                                                                     ; output        ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 98ps          ;
; CC109    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CC118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CD134    ; 478        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 128ps         ;
; CD135    ; 479        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 133ps         ;
; CE1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CE3      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CE5      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CF9      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CF12     ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CF19     ; 188        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CF22     ; 190        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CF28     ; 194        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 100ps         ;
; CF31     ; 197        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; CF38     ; 247        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF41     ; 251        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; CF49     ; 254        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF52     ; 258        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF59     ; 91         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF62     ; 93         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; CF69     ; 96         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF71     ; 101        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF78     ; 162        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CF81     ; 167        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CF89     ; 168        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CF92     ; 171        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 109ps         ;
; CF99     ; 12         ; SDM      ; SDM_IO11, AVSTx8_VALID, PWRMGT_SDA                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 101ps         ;
; CF102    ; 18         ; SDM      ; ~ALTERA_AS_DATA3~                                                                                                                     ; bidir         ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 100ps         ;
; CF109    ; 23         ; SDM      ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL                                                                                                      ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; CF112    ; 6          ; SDM      ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~                                                                                                        ; output, input ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 132ps         ;
; CF118    ; 489        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CF121    ; 488        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CF128    ; 484        ; 5A       ; LED3R                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 117ps         ;
; CF132    ; 483        ; 5A       ; PCIE_RSTb                                                                                                                             ; input         ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 126ps         ;
; CG134    ; 480        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 132ps         ;
; CG135    ; 481        ; 5A       ; LED3B                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; CH4      ; 562        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 119ps         ;
; CH9      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH12     ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CH19     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH22     ; 189        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CH28     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH31     ; 198        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 99ps          ;
; CH38     ; 248        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH41     ; 252        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH49     ; 253        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH52     ; 257        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH59     ; 90         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH62     ; 92         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; CH69     ; 97         ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CH71     ; 100        ; 2A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; CH78     ; 163        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 98ps          ;
; CH81     ; 166        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; CH89     ; 169        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 110ps         ;
; CH92     ; 170        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 108ps         ;
; CH99     ; 7          ; SDM      ; ~ALTERA_AS_DATA2~                                                                                                                     ; bidir         ; 1.8 V                            ;         ; --       ; N               ; no       ; Off          ; 105ps         ;
; CH102    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH109    ; 19         ; SDM      ; SDM_IO10, AVSTx8_DATA7                                                                                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; CH112    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH118    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH121    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CH128    ; 486        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CH132    ; 482        ; 5A       ; LED3G                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 125ps         ;
; CJ1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ2      ; 560        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CJ134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CJ135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK1      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK2      ; 559        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK4      ; 561        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CK6      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK8      ; 200        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; CK11     ; 202        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; CK14     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK17     ; 206        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CK20     ; 207        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK23     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK26     ; 209        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; CK30     ; 260        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK33     ; 262        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CK35     ; 264        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK39     ; 266        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; CK42     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK45     ; 269        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; CK48     ; 268        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CK51     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK54     ; 271        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 101ps         ;
; CK56     ; 274        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; CK60     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK63     ; 278        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CK66     ; 282        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CK70     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK73     ; 280        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CK76     ; 175        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; CK80     ; 177        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CK82     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK85     ; 179        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CK88     ; 180        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 123ps         ;
; CK91     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK94     ; 184        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 120ps         ;
; CK97     ; 183        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CK101    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK103    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK106    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK113    ; 38         ; SDM      ; ^VSIGP_1                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; CK116    ; 35         ; SDM      ; ^VREFN_ADC                                                                                                                            ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CK119    ; 36         ; SDM      ; ^VSIGP_0                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; CK122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK125    ; 496        ; 5A       ; LED0R                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 120ps         ;
; CK128    ; 497        ; 5A       ; LED2G                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 118ps         ;
; CK130    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CK134    ; 485        ; 5A       ; FPGA_RST_n                                                                                                                            ; input         ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 126ps         ;
; CK135    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL2      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL4      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL6      ; 199        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 143ps         ;
; CL8      ; 201        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 138ps         ;
; CL11     ; 203        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; CL14     ; 204        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 134ps         ;
; CL17     ; 205        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 129ps         ;
; CL20     ; 208        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 126ps         ;
; CL23     ; 210        ; 2B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CL26     ; 259        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 124ps         ;
; CL30     ; 261        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; CL33     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL35     ; 263        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL39     ; 265        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 116ps         ;
; CL42     ; 270        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; CL45     ; 267        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL48     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL51     ; 272        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 102ps         ;
; CL54     ; 273        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CL56     ; 276        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL60     ; 275        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL63     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL66     ; 277        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; CL70     ; 281        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 111ps         ;
; CL73     ; 279        ; 2B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 103ps         ;
; CL76     ; 174        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 112ps         ;
; CL80     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL82     ; 176        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 107ps         ;
; CL85     ; 178        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 104ps         ;
; CL88     ; 181        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; CL91     ; 185        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; CL94     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL97     ; 182        ; 2A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 117ps         ;
; CL101    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL103    ; 24         ; SDM      ; ^RREF_SDM                                                                                                                             ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CL106    ;            ;          ; DNU                                                                                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL110    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL113    ; 39         ; SDM      ; ^VSIGN_1                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 120ps         ;
; CL116    ; 34         ; SDM      ; ^VREFP_ADC                                                                                                                            ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; CL119    ; 37         ; SDM      ; ^VSIGN_0                                                                                                                              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 130ps         ;
; CL122    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL125    ; 487        ; 5A       ; LED0G                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 129ps         ;
; CL128    ; 494        ; 5A       ; LED2R                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 126ps         ;
; CL130    ; 495        ; 5A       ; LED2B                                                                                                                                 ; output        ; 3.3-V LVCMOS                     ; 3.3V    ; --       ; Y               ; no       ; Off          ; 130ps         ;
; CL132    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; CL134    ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D4       ; 581        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; D8       ; 576        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 112ps         ;
; D15      ; 573        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; D18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D24      ; 571        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 98ps          ;
; D27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D34      ; 606        ; 6D       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 91ps          ;
; D37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D44      ; 394        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; D47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D55      ; 399        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; D58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D65      ; 453        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 79ps          ;
; D67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D74      ; 460        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 90ps          ;
; D77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D84      ; 296        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; D87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D95      ; 302        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; D98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D105     ; 360        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; D108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D114     ; 362        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; D117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D124     ; 87         ; HPS      ; HPS_IOB_24, GPIO1_IO23, SPIM0_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ15, EMAC2_RXD3, TRACE_D3                           ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 147ps         ;
; D127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; D132     ; 66         ; HPS      ; HPS_IOB_3, GPIO1_IO2, SPIM1_MISO, UART0_TX, I2C0_SDA, NAND_WE_N, SDMMC_CLK, EMAC1_RX_CLK, Trace_D8                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 158ps         ;
; E1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; E2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; E134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; E135     ; 64         ; HPS      ; HPS_IOB_1, GPIO1_IO0, SPIM1_CLK, UART0_CTS_N, EMAC0_PPS0, NAND_ADQ0, SDMMC_DATA0, EMAC1_TX_CLK, Trace_D10                             ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 158ps         ;
; F4       ; 582        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 120ps         ;
; F8       ; 578        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; F15      ; 575        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 103ps         ;
; F18      ; 574        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 100ps         ;
; F24      ; 569        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 99ps          ;
; F27      ; 568        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 87ps          ;
; F34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; F37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; F44      ; 393        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; F47      ; 396        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 93ps          ;
; F55      ; 400        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; F58      ; 403        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; F65      ; 454        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 81ps          ;
; F67      ; 455        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 76ps          ;
; F74      ; 459        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; F77      ; 462        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 85ps          ;
; F84      ; 297        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 85ps          ;
; F87      ; 300        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; F95      ; 303        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; F98      ; 306        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; F105     ; 361        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 139ps         ;
; F108     ; 358        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 121ps         ;
; F114     ; 363        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; F117     ; 367        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; F124     ; 86         ; HPS      ; HPS_IOB_23, GPIO1_IO22, SPIM0_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ14, EMAC2_RXD2, TRACE_D2                          ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 149ps         ;
; F127     ; 84         ; HPS      ; HPS_IOB_21, GPIO1_IO20, SPIM0_CLK, SPIS1_CLK, I2C_EMAC2_SDA, NAND_ADQ12, EMAC2_TXD2, TRACE_D0                                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 148ps         ;
; F132     ; 65         ; HPS      ; HPS_IOB_2, GPIO1_IO1, SPIM1_MOSI, UART0_RTS_N, EMAC0_PPSTRIG0, NAND_ADQ1, SDMMC_DATA1, EMAC1_TX_CTL, Trace_D9                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 154ps         ;
; G1       ; 587        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; G2       ; 584        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 113ps         ;
; G134     ; 62         ; HPS      ; HPS_IOA_23, GPIO0_IO22, SPIM1_MISO, SPIS0_SS0_N, UART0_TX, I2C0_SDA, NAND_ADQ14, USB1_DATA6, EMAC0_RXD2, TRACE_D2                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 148ps         ;
; G135     ; 63         ; HPS      ; HPS_IOA_24, GPIO0_IO23, SPIM1_SS0_N, SPIS0_MISO, UART0_RX, I2C0_SCL, NAND_ADQ15, USB1_DATA7, EMAC0_RXD3, TRACE_D3                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 156ps         ;
; H4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H8       ; 579        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 105ps         ;
; H15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H18      ; 572        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 96ps          ;
; H24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H27      ; 570        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 89ps          ;
; H34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H47      ; 395        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 94ps          ;
; H55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H58      ; 404        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; H65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H67      ; 456        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 77ps          ;
; H74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H77      ; 461        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 83ps          ;
; H84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H87      ; 301        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; H95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H98      ; 307        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; H105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H108     ; 359        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 122ps         ;
; H114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H117     ; 366        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 137ps         ;
; H124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; H127     ; 82         ; HPS      ; HPS_IOB_19, GPIO1_IO18, SPIM0_MISO, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ10, EMAC2_RXD0, TRACE_D4                                       ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 145ps         ;
; H132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; J1       ; 586        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 116ps         ;
; J2       ; 585        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; J134     ; 60         ; HPS      ; HPS_IOA_21, GPIO0_IO20, SPIM1_CLK, SPIS0_CLK, UART0_CTS_N, I2C1_SDA, NAND_ADQ12, USB1_DATA4, EMAC0_TXD2, TRACE_D0                     ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 146ps         ;
; J135     ; 54         ; HPS      ; HPS_IOA_15, GPIO0_IO14, NAND_CE_N, USB1_DIR, EMAC0_RX_CLK, TRACE_D8                                                                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 143ps         ;
; K4       ; 583        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K8       ; 577        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 3.3V    ; --       ;                 ; no       ; On           ; 106ps         ;
; K15      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K18      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K24      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K27      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; K44      ; 406        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; K47      ; 397        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 77ps          ;
; K55      ; 412        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 71ps          ;
; K58      ; 401        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; K65      ; 443        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 109ps         ;
; K67      ; 457        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 91ps          ;
; K74      ; 447        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K77      ; 464        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 114ps         ;
; K84      ; 311        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; K87      ; 299        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; K95      ; 315        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; K98      ; 304        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; K105     ; 344        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; K108     ; 356        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; K114     ; 350        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 118ps         ;
; K117     ; 365        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 127ps         ;
; K124     ; 80         ; HPS      ; HPS_IOB_17, GPIO1_IO16, UART1_CTS_N, NAND_ADQ8, I3C0_SDA, EMAC2_TXD0, TRACE_D6                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; K127     ; 77         ; HPS      ; HPS_IOB_14, GPIO1_IO13, I2C1_SCL, NAND_RB_N, SDMMC_PWR_ENA, EMAC2_TX_CTL, Trace_D9                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; K132     ; 58         ; HPS      ; HPS_IOA_19, GPIO0_IO18, I3C0_SDA, NAND_ADQ10, USB1_DATA2, EMAC0_RXD0, TRACE_D4                                                        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 139ps         ;
; L1       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; L2       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; L134     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; L135     ; 53         ; HPS      ; HPS_IOA_14, GPIO0_IO13, NAND_RB_N, SDMMC_PWR_ENA, USB1_STP, EMAC0_TX_CTL, Trace_D9                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 140ps         ;
; M4       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M8       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M15      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M18      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M24      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M27      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; M44      ; 405        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; M47      ; 398        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 76ps          ;
; M55      ; 411        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; M58      ; 402        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 82ps          ;
; M65      ; 444        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 108ps         ;
; M67      ; 458        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 92ps          ;
; M74      ; 448        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 114ps         ;
; M77      ; 463        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 115ps         ;
; M84      ; 310        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; M87      ; 298        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 115ps         ;
; M95      ; 314        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; M98      ; 305        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 96ps          ;
; M105     ; 345        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 95ps          ;
; M108     ; 357        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; M114     ; 351        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 119ps         ;
; M117     ; 364        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 125ps         ;
; M124     ; 78         ; HPS      ; HPS_IOB_15, GPIO1_IO14, UART1_TX, NAND_CE_N, I3C1_SDA, EMAC2_RX_CLK, TRACE_D8                                                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 131ps         ;
; M127     ; 76         ; HPS      ; HPS_IOB_13, GPIO1_IO12, I2C1_SDA, NAND_ALE, SDMMC_PU_PD_DATA2, EMAC2_TX_CLK, TRACE_D10                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 135ps         ;
; M132     ; 56         ; HPS      ; HPS_IOA_17, GPIO0_IO16, I3C1_SDA, NAND_ADQ8, USB1_DATA1, EMAC0_TXD0, TRACE_D6                                                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 136ps         ;
; N1       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; N2       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; N134     ; 50         ; HPS      ; HPS_IOA_11, GPIO0_IO10, SPIM1_MISO, SPIS1_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, USB0_DATA6, I3C0_SDA, TRACE_D12   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 129ps         ;
; N135     ; 48         ; HPS      ; HPS_IOA_9, GPIO0_IO8, SPIM1_CLK, SPIS1_CLK, MDIO1_MDIO, I2C_EMAC1_SDA, NAND_ADQ4, SDMMC_DATA4, USB0_DATA4, I3C1_SDA, TRACE_D14        ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 133ps         ;
; P4       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P8       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P15      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P18      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P24      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P27      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P37      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P44      ; 408        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; P47      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P55      ; 416        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 68ps          ;
; P58      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P65      ; 441        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 86ps          ;
; P67      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P74      ; 452        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 121ps         ;
; P77      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P84      ; 308        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; P87      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P95      ; 317        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 88ps          ;
; P98      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P105     ; 346        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 90ps          ;
; P108     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P114     ; 354        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 113ps         ;
; P117     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P124     ; 75         ; HPS      ; HPS_IOB_12, GPIO1_IO11, JTAG_TDI, SPIS0_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, EMAC1_RXD3, TRACE_D11                 ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 121ps         ;
; P127     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; P132     ; 52         ; HPS      ; HPS_IOA_13, GPIO0_IO12, NAND_ALE, SDMMC_PU_PD_DATA2, USB1_CLK, EMAC0_TX_CLK, TRACE_D10                                                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 128ps         ;
; R1       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; R2       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; R134     ; 46         ; HPS      ; HPS_IOA_7, GPIO0_IO6, SPIM0_MISO, MDIO2_MDIO, UART1_TX, I2C_EMAC2_SDA, NAND_ADQ3, SDMMC_DATA3, USB0_DATA2, TRACE_D4                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 125ps         ;
; R135     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T4       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T8       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T15      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T18      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T24      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T27      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; T44      ; 407        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 70ps          ;
; T47      ; 409        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; T55      ; 415        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 67ps          ;
; T58      ; 413        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 79ps          ;
; T65      ; 442        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T67      ; 445        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 93ps          ;
; T74      ; 451        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 122ps         ;
; T77      ; 449        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 138ps         ;
; T84      ; 309        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; T87      ; 312        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T95      ; 316        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 86ps          ;
; T98      ; 318        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; T105     ; 347        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 89ps          ;
; T108     ; 348        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 91ps          ;
; T114     ; 355        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 114ps         ;
; T117     ; 352        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 105ps         ;
; T124     ; 74         ; HPS      ; HPS_IOB_11, GPIO1_IO10, JTAG_TDO, SPIS0_SS0_N, MDIO0_MDIO, I2C_EMAC0_SDA, NAND_ADQ6, SDMMC_DATA6, EMAC1_RXD2, TRACE_D12               ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 118ps         ;
; T127     ; 72         ; HPS      ; HPS_IOB_9, GPIO1_IO8, JTAG_TCK, SPIS0_CLK, MDIO2_MDIO, I2C_EMAC2_SDA, NAND_ADQ4, SDMMC_DATA4, EMAC1_TXD2, TRACE_D14                   ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 117ps         ;
; T132     ; 51         ; HPS      ; HPS_IOA_12, GPIO0_IO11, SPIM1_SS0_N, SPIS1_MISO, MDIO0_MDC, I2C_EMAC0_SCL, NAND_ADQ7, SDMMC_DATA7, USB0_DATA7, I3C0_SCL, TRACE_D11    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 123ps         ;
; U1       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; U2       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; U134     ; 44         ; HPS      ; HPS_IOA_5, GPIO0_IO4, SPIM0_CLK, UART1_CTS_N, I2C0_SDA, NAND_WP_N, SDMMC_WRITE_PROTECT, USB0_DATA1, EMAC2_PPS2, TRACE_D6              ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 116ps         ;
; U135     ; 41         ; HPS      ; HPS_IOA_2, GPIO0_IO1, SPIM1_SS1_N, SPIS0_MOSI, UART0_RTS_N, NAND_ADQ1, SDMMC_DATA1, USB0_STP, EMAC0_PPSTRIG0, TRACE_D9                ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; V4       ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V8       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V15      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V18      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V24      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V27      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V34      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V44      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V47      ; 410        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 69ps          ;
; V55      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V58      ; 414        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 80ps          ;
; V65      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V67      ; 446        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 94ps          ;
; V74      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V77      ; 450        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 139ps         ;
; V84      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V87      ; 313        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 87ps          ;
; V95      ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V98      ; 319        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 97ps          ;
; V105     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V108     ; 349        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 92ps          ;
; V114     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V117     ; 353        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; V124     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; V127     ; 70         ; HPS      ; HPS_IOB_7, GPIO1_IO6, SPIS1_SS0_N, UART1_TX, I2C1_SDA, NAND_ADQ3, SDMMC_DATA3, I3C0_SDA, EMAC1_RXD0, TRACE_D4                         ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; V132     ;            ;          ; GND                                                                                                                                   ; gnd           ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; W1       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; W2       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; W134     ; 42         ; HPS      ; HPS_IOA_3, GPIO0_IO2, SPIS0_SS0_N, UART0_TX, I2C1_SDA, NAND_WE_N, SDMMC_CLK, USB0_DIR, EMAC1_PPS1, TRACE_D8                           ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 113ps         ;
; W135     ; 40         ; HPS      ; HPS_IOA_1, GPIO0_IO0, SPIM0_SS1_N, SPIS0_CLK, UART0_CTS_N, NAND_ADQ0, SDMMC_DATA0, USB0_CLK, EMAC0_PPS0, TRACE_D10                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; Y4       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y8       ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y15      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y18      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y24      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y27      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y34      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y37      ;            ;          ; NC                                                                                                                                    ;               ;                                  ;         ; --       ;                 ; --       ; --           ; --            ;
; Y44      ; 418        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; Y47      ; 417        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 106ps         ;
; Y55      ; 419        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y58      ; 420        ; 3B_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y65      ; 429        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 124ps         ;
; Y67      ; 430        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 126ps         ;
; Y74      ; 431        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 140ps         ;
; Y77      ; 432        ; 3B_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.3V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y84      ; 320        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; Y87      ; 321        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 135ps         ;
; Y95      ; 322        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 149ps         ;
; Y98      ; 323        ; 3A_T     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 148ps         ;
; Y105     ; 333        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 151ps         ;
; Y108     ; 335        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y114     ; 339        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 154ps         ;
; Y117     ; 342        ; 3A_B     ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                       ;               ;                                  ; 1.2V    ; --       ;                 ; no       ; On           ; 142ps         ;
; Y124     ; 85         ; HPS      ; HPS_IOB_22, GPIO1_IO21, SPIM0_MOSI, SPIS1_MOSI, I2C_EMAC2_SCL, NAND_ADQ13, EMAC2_TXD3, TRACE_D1                                       ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 115ps         ;
; Y127     ; 81         ; HPS      ; HPS_IOB_18, GPIO1_IO17, SPIM0_SS1_N, UART1_RTS_N, NAND_ADQ9, I3C0_SCL, EMAC2_TXD1, TRACE_D5                                           ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 124ps         ;
; Y132     ; 73         ; HPS      ; HPS_IOB_10, GPIO1_IO9, JTAG_TMS, SPIS0_MOSI, MDIO2_MDC, I2C_EMAC2_SCL, NAND_ADQ5, SDMMC_DATA5, EMAC1_TXD3, TRACE_D13                  ;               ;                                  ;         ; --       ;                 ; --       ; --           ; 124ps         ;
+----------+------------+----------+---------------------------------------------------------------------------------------------------------------------------------------+---------------+----------------------------------+---------+----------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Usage Summary                                                        ;
+---------------------------------------------------+----------------------+
;                                                   ;                      ;
+---------------------------------------------------+----------------------+
; u0|iopll0|iopll_0|tennm_ph2_iopll                 ;                      ;
;     -- IOPLL Location                             ; IOPLL_X127_Y147_N0   ;
;     -- IOPLL Type                                 ; IO96B Fabric-Feeding ;
;     -- IOPLL Reference Clock Frequency            ; 25.0 MHz             ;
;     -- IOPLL VCO Frequency                        ; 1750.0 MHz           ;
;     -- IOPLL Operation Mode                       ; normal               ;
;     -- M Counter                                  ; 70                   ;
;     -- N Counter                                  ; 1                    ;
;     -- Pre C Counter Delay Chain Setting (ps)     ; 0                    ;
;     -- PLL Output Counter 0                       ;                      ;
;             -- Output Clock Frequency             ; 250.0 MHz            ;
;             -- Duty Cycle                         ; 50%                  ;
;             -- Phase Shift (ps)                   ; 0                    ;
;             -- C Counter                          ; 7                    ;
;             -- C Counter Delay Chain Setting (ps) ; 0                    ;
;     -- PLL Output Counter 1                       ;                      ;
;             -- Output Clock Frequency             ; 350.0 MHz            ;
;             -- Duty Cycle                         ; 50%                  ;
;             -- Phase Shift (ps)                   ; 0                    ;
;             -- C Counter                          ; 5                    ;
;             -- C Counter Delay Chain Setting (ps) ; 0                    ;
;                                                   ;                      ;
+---------------------------------------------------+----------------------+


+------------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                           ;
+----------------------------------------------------+------+------------------------+
; I/O Standard                                       ; Load ; Termination Resistance ;
+----------------------------------------------------+------+------------------------+
; 1.2 V                                              ; 0 pF ; Not Available          ;
; SSTL-12                                            ; 0 pF ; Not Available          ;
; Differential 1.2-V SSTL                            ; 0 pF ; Not Available          ;
; 1.2-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.2-V POD                             ; 0 pF ; Not Available          ;
; 1.2-V HSTL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSTL                            ; 0 pF ; Not Available          ;
; 1.2-V HSUL                                         ; 0 pF ; Not Available          ;
; Differential 1.2-V HSUL                            ; 0 pF ; Not Available          ;
; 1.0 V                                              ; 0 pF ; Not Available          ;
; 1.8 V                                              ; 0 pF ; Not Available          ;
; High Speed Differential I/O                        ; 0 pF ; Not Available          ;
; Current Mode Logic (CML)                           ; 0 pF ; 50 Ohm (Parallel)      ;
; 1.3V True Differential Signaling                   ; 0 pF ; Not Available          ;
; A-Tile Differential Signaling                      ; 0 pF ; Not Available          ;
; A-Tile Differential Clock Signalling               ; 0 pF ; Not Available          ;
; A-Tile Extended Differential Common Mode Signaling ; 0 pF ; Not Available          ;
; 1.1-V POD                                          ; 0 pF ; Not Available          ;
; Differential 1.1-V POD                             ; 0 pF ; Not Available          ;
; 1.1-V LVSTL                                        ; 0 pF ; Not Available          ;
; Differential 1.1-V LVSTL                           ; 0 pF ; Not Available          ;
; 1.05-V LVSTL                                       ; 0 pF ; Not Available          ;
; Differential 1.05-V LVSTL                          ; 0 pF ; Not Available          ;
; 0.7-V LVSTL                                        ; 0 pF ; Not Available          ;
; Differential 0.7-V LVSTL                           ; 0 pF ; Not Available          ;
; 0.4-V SLVS                                         ; 0 pF ; Not Available          ;
; DPHY                                               ; 0 pF ; Not Available          ;
; 1.2V True Differential Signaling                   ; 0 pF ; Not Available          ;
; 1.1V True Differential Signaling                   ; 0 pF ; Not Available          ;
; 1.05V True Differential Signaling                  ; 0 pF ; Not Available          ;
; 1.05 V                                             ; 0 pF ; Not Available          ;
; 1.1 V                                              ; 0 pF ; Not Available          ;
; 1.8-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 2.5-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 3.3-V LVCMOS                                       ; 0 pF ; Not Available          ;
; 1.3-V LVCMOS                                       ; 0 pF ; Not Available          ;
+----------------------------------------------------+------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                        ;
+----------------+-----------------------------------------------------------------------------------------------+
; Pin Name       ; Reason                                                                                        ;
+----------------+-----------------------------------------------------------------------------------------------+
; PER_p[0]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_p[1]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_p[2]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_p[3]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_n[0]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_n[1]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_n[2]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_n[3]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; LED0R          ; Missing termination setting                                                                   ;
; LED0G          ; Missing termination setting                                                                   ;
; LED0B          ; Missing termination setting                                                                   ;
; LED1R          ; Missing termination setting                                                                   ;
; LED1G          ; Missing termination setting                                                                   ;
; LED1B          ; Missing termination setting                                                                   ;
; LED2R          ; Missing termination setting                                                                   ;
; LED2G          ; Missing termination setting                                                                   ;
; LED2B          ; Missing termination setting                                                                   ;
; LED3R          ; Missing termination setting                                                                   ;
; LED3G          ; Missing termination setting                                                                   ;
; LED3B          ; Missing termination setting                                                                   ;
; PET_n[0]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_p[0]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PCIE_CLK_p     ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_n[1]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_p[1]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_n[2]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_p[2]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_n[3]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PET_p[3]       ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PCIE_100M_CK_p ; Incomplete set of assignments. Missing I/O standard, drive strength and slew rate assignments ;
; PER_n[0]       ; Missing location assignment                                                                   ;
; PER_n[1]       ; Missing location assignment                                                                   ;
; PER_n[2]       ; Missing location assignment                                                                   ;
; PER_n[3]       ; Missing location assignment                                                                   ;
; PET_n[0]       ; Missing location assignment                                                                   ;
; PET_n[1]       ; Missing location assignment                                                                   ;
; PET_p[2]       ; Missing location assignment                                                                   ;
; PET_n[3]       ; Missing location assignment                                                                   ;
+----------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter Channel and Receiver Channel                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                ; Value                                                                                                                                                                                                                    ;
+-----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y54_N1959                                                                                                                                                                                          ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_RX_ONLY_SIMPLEX                                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 30078967177                                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 6191824992                                                                                                                                                                                                               ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 63276018209                                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; true                                                                                                                                                                                                                     ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_DISABLE                                                                                                                                                                                                ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 9                                                                                                                                                                                                                        ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_LEADER                                                                                                                                                                                       ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 219                                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 52                                                                                                                                                                                                                       ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y54_N1960                                                                                                                                                                                          ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_DUPLEX                                                                                                                                                                                                       ;
;             -- ick_tx_word_clk_hz                         ; 40200251506                                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 66904914473                                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 45010746357                                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; true                                                                                                                                                                                                                     ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_DISABLE                                                                                                                                                                                                    ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 0                                                                                                                                                                                                                        ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 67                                                                                                                                                                                                                       ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 137                                                                                                                                                                                                                      ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y54_N1961                                                                                                                                                                                          ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_RX_ONLY_SIMPLEX                                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 13575025313                                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 49671061942                                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 47518617864                                                                                                                                                                                                              ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; false                                                                                                                                                                                                                    ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 12                                                                                                                                                                                                                       ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_ENABLE                                                                                                                                                                                                     ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 190                                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 73                                                                                                                                                                                                                       ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                                        ;
;     -- GTS TX/RX                                          ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_ipfluxtop_uxtop_wrap_0 ;
;             -- Location                                   ; IPFLUXTOPUXTOPWRAP_X0_Y54_N1962                                                                                                                                                                                          ;
;             -- cdr_f_out_hz                               ; 8000000000                                                                                                                                                                                                               ;
;             -- cdr_f_pfd_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_ref_hz                               ; 100000000                                                                                                                                                                                                                ;
;             -- cdr_f_vco_hz                               ; 10000000000                                                                                                                                                                                                              ;
;             -- cdr_l_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_m_counter                              ; 50                                                                                                                                                                                                                       ;
;             -- cdr_n_counter                              ; 1                                                                                                                                                                                                                        ;
;             -- cdr_refclk_select                          ; CDR_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                           ;
;             -- clk_debug_select_0_enable                  ; CLK_DEBUG_SELECT_0_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_0_setting                 ; CLK_DEBUG_SELECT_0_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- clk_debug_select_1_enable                  ; CLK_DEBUG_SELECT_1_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- clk_debug_select_1_setting                 ; CLK_DEBUG_SELECT_1_SETTING_DISABLED                                                                                                                                                                                      ;
;             -- duplex_mode                                ; DUPLEX_MODE_TX_ONLY_SIMPLEX                                                                                                                                                                                              ;
;             -- ick_tx_word_clk_hz                         ; 46000496445                                                                                                                                                                                                              ;
;             -- lane_common_ref_clk_hz                     ; 10961987220                                                                                                                                                                                                              ;
;             -- loopback_mode                              ; LOOPBACK_MODE_DISABLED                                                                                                                                                                                                   ;
;             -- pcie_mode                                  ; PCIE_MODE_GEN4                                                                                                                                                                                                           ;
;             -- pcs_ref_clk_hz                             ; 1807984951                                                                                                                                                                                                               ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_adaptation_mode                         ; RX_ADAPTATION_MODE_UX_NATIVE_ADAPTATION                                                                                                                                                                                  ;
;             -- rx_cdrdivout_en                            ; RX_CDRDIVOUT_EN_DISABLE                                                                                                                                                                                                  ;
;             -- rx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- rx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- rx_eq_dfe_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- rx_eq_hf_boost                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_eq_vga_gain                             ; 32                                                                                                                                                                                                                       ;
;             -- rx_external_couple_type                    ; RX_EXTERNAL_COUPLE_TYPE_AC                                                                                                                                                                                               ;
;             -- rx_force_cdr_ltr                           ; false                                                                                                                                                                                                                    ;
;             -- rx_invert_pin                              ; RX_INVERT_PIN_ENABLE                                                                                                                                                                                                     ;
;             -- rx_onchip_termination_setting              ; RX_ONCHIP_TERMINATION_SETTING_R_1                                                                                                                                                                                        ;
;             -- rx_postdiv_clk_divider                     ; 12                                                                                                                                                                                                                       ;
;             -- rx_postdiv_clk_en                          ; RX_POSTDIV_CLK_EN_ENABLE                                                                                                                                                                                                 ;
;             -- rx_postdiv_clk_fractional_en               ; RX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- rx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- rx_prbs_monitor_en                         ; RX_PRBS_MONITOR_EN_DISABLE                                                                                                                                                                                               ;
;             -- rx_prbs_pattern                            ; 15                                                                                                                                                                                                                       ;
;             -- rx_preloaded_hardware_configs              ; RX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_termination_mode                        ; RX_TERMINATION_MODE_GROUNDED                                                                                                                                                                                             ;
;             -- rx_width                                   ; RX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- rx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- speed_grade                                ; SPEED_GRADE_DASH_1                                                                                                                                                                                                       ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_bonding_category                        ; TX_BONDING_CATEGORY_BONDING_FOLLOWER                                                                                                                                                                                     ;
;             -- tx_datarate_bps                            ; 16000000000                                                                                                                                                                                                              ;
;             -- tx_en                                      ; true                                                                                                                                                                                                                     ;
;             -- tx_eq_main_tap                             ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_post_tap_1                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_1                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_eq_pre_tap_2                            ; 0                                                                                                                                                                                                                        ;
;             -- tx_invert_pin                              ; TX_INVERT_PIN_DISABLE                                                                                                                                                                                                    ;
;             -- tx_master_pll_mode                         ; TX_MASTER_PLL_MODE_DISABLED                                                                                                                                                                                              ;
;             -- tx_pll_bw_sel                              ; TX_PLL_BW_SEL_LOW                                                                                                                                                                                                        ;
;             -- tx_pll_f_out_hz                            ; 8000000000                                                                                                                                                                                                               ;
;             -- tx_pll_f_pfd_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_ref_hz                            ; 100000000                                                                                                                                                                                                                ;
;             -- tx_pll_f_vco_hz                            ; 10000000000                                                                                                                                                                                                              ;
;             -- tx_pll_fb_counter                          ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_feed_forward_gain                   ; 230                                                                                                                                                                                                                      ;
;             -- tx_pll_k_counter                           ; 0                                                                                                                                                                                                                        ;
;             -- tx_pll_l_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_m_counter                           ; 100                                                                                                                                                                                                                      ;
;             -- tx_pll_n_counter                           ; 1                                                                                                                                                                                                                        ;
;             -- tx_pll_postdiv_sel                         ; TX_PLL_POSTDIV_SEL_SYNTH2                                                                                                                                                                                                ;
;             -- tx_pll_refclk_select                       ; TX_PLL_REFCLK_SELECT_LOCAL_REFCLK                                                                                                                                                                                        ;
;             -- tx_postdiv_cdr_refclk_divider              ; 12                                                                                                                                                                                                                       ;
;             -- tx_postdiv_cdr_refclk_hz                   ; 0                                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_divider                     ; 4                                                                                                                                                                                                                        ;
;             -- tx_postdiv_clk_fractional_en               ; TX_POSTDIV_CLK_FRACTIONAL_EN_DISABLE                                                                                                                                                                                     ;
;             -- tx_postdiv_clk_hz                          ; 0                                                                                                                                                                                                                        ;
;             -- tx_prbs_gen_en                             ; TX_PRBS_GEN_EN_DISABLE                                                                                                                                                                                                   ;
;             -- tx_prbs_pattern                            ; 9                                                                                                                                                                                                                        ;
;             -- tx_preloaded_hardware_configs              ; TX_PRELOADED_HARDWARE_CONFIGS_PCIE                                                                                                                                                                                       ;
;             -- tx_protocol_hint                           ; TX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_spread_spectrum_en                      ; TX_SPREAD_SPECTRUM_EN_ENABLE                                                                                                                                                                                             ;
;             -- tx_synthdiv_out_divider                    ; 12                                                                                                                                                                                                                       ;
;             -- tx_synthdiv_out_hz                         ; 0                                                                                                                                                                                                                        ;
;             -- tx_user_clk_only_mode                      ; TX_USER_CLK_ONLY_MODE_DISABLE                                                                                                                                                                                            ;
;             -- tx_width                                   ; TX_WIDTH_X16                                                                                                                                                                                                             ;
;             -- tx_word_clk_hz                             ; 1000000000                                                                                                                                                                                                               ;
;             -- usb_mode                                   ; USB_MODE_DISABLED                                                                                                                                                                                                        ;
;     -- System PLL                                         ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|syspll_inst|intel_systemclk_gts_0|inst|spll_hal_top|inst|inst                                                                                                                                                         ;
;             -- Location                                   ; SMHSSIPLLWRAP_X0_Y54_N1956                                                                                                                                                                                               ;
;             -- pll_always_on                              ; PLL_ALWAYS_ON_ALWAYS_ON_ENABLED                                                                                                                                                                                          ;
;             -- pll_primary_use                            ; PLL_PRIMARY_USE_PCIE                                                                                                                                                                                                     ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- sup_mode                                   ; SUP_MODE_USER_MODE                                                                                                                                                                                                       ;
;             -- sys_pll_c0_counter                         ; 8                                                                                                                                                                                                                        ;
;             -- sys_pll_c0_output_enable                   ; SYS_PLL_C0_OUTPUT_ENABLE_ENABLE                                                                                                                                                                                          ;
;             -- sys_pll_c1_counter                         ; 8                                                                                                                                                                                                                        ;
;             -- sys_pll_c1_output_enable                   ; SYS_PLL_C1_OUTPUT_ENABLE_ENABLE                                                                                                                                                                                          ;
;             -- sys_pll_c2_counter                         ; 8                                                                                                                                                                                                                        ;
;             -- sys_pll_c2_output_enable                   ; SYS_PLL_C2_OUTPUT_ENABLE_ENABLE                                                                                                                                                                                          ;
;             -- sys_pll_c3_counter                         ; 0                                                                                                                                                                                                                        ;
;             -- sys_pll_c3_output_enable                   ; SYS_PLL_C3_OUTPUT_ENABLE_DISABLE                                                                                                                                                                                         ;
;             -- sys_pll_f_out_c0_hz                        ; 350000000                                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c1_hz                        ; 350000000                                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c2_hz                        ; 350000000                                                                                                                                                                                                                ;
;             -- sys_pll_f_out_c3_hz                        ; 0                                                                                                                                                                                                                        ;
;             -- sys_pll_f_pfd_hz                           ; 100000000                                                                                                                                                                                                                ;
;             -- sys_pll_f_ref_hz                           ; 100000000                                                                                                                                                                                                                ;
;             -- sys_pll_f_vco_hz                           ; 2800000000                                                                                                                                                                                                               ;
;             -- sys_pll_fractional_enable                  ; SYS_PLL_FRACTIONAL_ENABLE_DISABLE                                                                                                                                                                                        ;
;             -- sys_pll_k_counter                          ; 0                                                                                                                                                                                                                        ;
;             -- sys_pll_m_counter                          ; 28                                                                                                                                                                                                                       ;
;             -- sys_pll_n_counter                          ; 1                                                                                                                                                                                                                        ;
;             -- sys_pll_preset                             ; SYS_PLL_PRESET_FREQ_350_100                                                                                                                                                                                              ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y54_N2151                                                                                                                                                                                               ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 82195                                                                                                                                                                                                                    ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 256271                                                                                                                                                                                                                   ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_ENABLE                                                                                                                                                                                                  ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y54_N2152                                                                                                                                                                                               ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_DISABLE                                                                                                                                                                                                     ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 256421                                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 40517                                                                                                                                                                                                                    ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_NONE                                                                                                                                                                                                    ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_DISABLE                                                                                                                                                                                                 ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y54_N2153                                                                                                                                                                                               ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 239677                                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 233374                                                                                                                                                                                                                   ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_DISABLE                                                                                                                                                                                                 ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;     -- Control Unit (FLUX)                                ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst|x_std_sm_flux_ingress_0      ;
;             -- Location                                   ; SMFLUXINGRESS_X0_Y54_N2154                                                                                                                                                                                               ;
;             -- clkrx_refclk_cssm_fw_control               ; CLKRX_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- clkrx_refclk_sector_specifies_refclk_ready ; CLKRX_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- dr_enabled                                 ; DR_ENABLED_DR_DISABLED                                                                                                                                                                                                   ;
;             -- flux_mode                                  ; FLUX_MODE_FLUX_MODE_BYPASS                                                                                                                                                                                               ;
;             -- local_refclk_cssm_fw_control               ; LOCAL_REFCLK_CSSM_FW_CONTROL_DISABLE                                                                                                                                                                                     ;
;             -- local_refclk_sector_specifies_refclk_ready ; LOCAL_REFCLK_SECTOR_SPECIFIES_REFCLK_READY_DISABLE                                                                                                                                                                       ;
;             -- reconfig_settings                          ;                                                                                                                                                                                                                          ;
;             -- rx_dl_enable                               ; RX_DL_ENABLE_ENABLE                                                                                                                                                                                                      ;
;             -- rx_dl_rx_lat_bit_for_async                 ; 133601                                                                                                                                                                                                                   ;
;             -- rx_dl_rxbit_cntr_pma                       ; RX_DL_RXBIT_CNTR_PMA_DISABLE                                                                                                                                                                                             ;
;             -- rx_dl_rxbit_rollover                       ; 56939                                                                                                                                                                                                                    ;
;             -- rx_fec_type_used                           ; RX_FEC_TYPE_USED_RS                                                                                                                                                                                                      ;
;             -- rx_protocol_hint                           ; RX_PROTOCOL_HINT_DISABLED                                                                                                                                                                                                ;
;             -- rx_sim_mode                                ; RX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- rx_user1_clk_mux_dynamic_sel               ; RX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- rx_user2_clk_mux_dynamic_sel               ; RX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_RXWORD                                                                                                                                                                              ;
;             -- sequencer_reg_en                           ; SEQUENCER_REG_EN_ENABLE                                                                                                                                                                                                  ;
;             -- tx_bond_size                               ; TX_BOND_SIZE_X4                                                                                                                                                                                                          ;
;             -- tx_dl_enable                               ; TX_DL_ENABLE_DISABLE                                                                                                                                                                                                     ;
;             -- tx_sim_mode                                ; TX_SIM_MODE_DISABLE                                                                                                                                                                                                      ;
;             -- tx_user1_clk_mux_dynamic_sel               ; TX_USER1_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;             -- tx_user2_clk_mux_dynamic_sel               ; TX_USER2_CLK_MUX_DYNAMIC_SEL_OCK_PCS_TXWORD_CLK                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_p[0]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1987                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_p[1]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1989                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_p[2]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1991                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_p[3]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1993                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_n[0]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1979                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_n[1]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1981                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_n[2]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1983                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O output buffer                                  ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PER_n[3]~output                                                                                                                                                                                                          ;
;             -- Location                                   ; IOOBUF_X0_Y54_N1985                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- open_drain                                 ; OPEN_DRAIN_OFF                                                                                                                                                                                                           ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- slew_rate                                  ; SLEW_RATE_FASTEST                                                                                                                                                                                                        ;
;             -- termination                                ; TERMINATION_SERIES_OFF                                                                                                                                                                                                   ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_n[0]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1963                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_p[0]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1971                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_n[1]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1965                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_p[1]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1973                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_n[2]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1967                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_p[2]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1975                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_n[3]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1969                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
;     -- I/O input buffer                                   ;                                                                                                                                                                                                                          ;
;         -- Basic Parameters                               ;                                                                                                                                                                                                                          ;
;             -- Name                                       ; PET_p[3]~input                                                                                                                                                                                                           ;
;             -- Location                                   ; IOIBUF_X0_Y54_N1977                                                                                                                                                                                                      ;
;             -- buffer_usage                               ; REGULAR                                                                                                                                                                                                                  ;
;             -- bus_hold                                   ; BUS_HOLD_OFF                                                                                                                                                                                                             ;
;             -- equalization                               ; EQUALIZATION_OFF                                                                                                                                                                                                         ;
;             -- io_standard                                ; IO_STANDARD_IOSTD_HSSI_DIFFIO                                                                                                                                                                                            ;
;             -- rzq_id                                     ; RZQ_ID_RZQ0                                                                                                                                                                                                              ;
;             -- schmitt_trigger                            ; SCHMITT_TRIGGER_OFF                                                                                                                                                                                                      ;
;             -- termination                                ; TERMINATION_RT_OFF                                                                                                                                                                                                       ;
;             -- usage_mode                                 ; USAGE_MODE_GPIO                                                                                                                                                                                                          ;
;             -- vref                                       ; VREF_OFF                                                                                                                                                                                                                 ;
;             -- weak_pull_down                             ; WEAK_PULL_DOWN_OFF                                                                                                                                                                                                       ;
;             -- weak_pull_up                               ; WEAK_PULL_UP_OFF                                                                                                                                                                                                         ;
+-----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+
; Name                                                                                                                                                                           ; Location                     ; Fan-Out ; Usage                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|conf_reset                                                                                                 ; SDMGPIOOUT_X3_Y2_N135        ; 39      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|avmm_rst_sync_inst|dreg[1]                                                                                     ; Unassigned                   ; 3       ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_rst_sync_inst|dreg[1]                                                                             ; Unassigned                   ; 3       ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|i13                                                                                     ; Unassigned                   ; 8       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst|i30~0                                                                                   ; Unassigned                   ; 7       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst|i162~0                                                   ; Unassigned                   ; 7       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst|i156~1                                                        ; Unassigned                   ; 6       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst|i446~0                                                    ; Unassigned                   ; 15      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst|i632~0                                                    ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i1005~0                                                                     ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i1401~1                                                                     ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|i2139~0                                                                     ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst|i156~0                                                      ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~1                                                      ; Unassigned                   ; 11      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~13                                                     ; Unassigned                   ; 11      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst|i690~2                                                      ; Unassigned                   ; 22      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|i163~0                                                                       ; Unassigned                   ; 13      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|i163~1                                                                       ; Unassigned                   ; 13      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1132~0                                                                   ; Unassigned                   ; 8       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1140~0                                                                   ; Unassigned                   ; 8       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1148~0                                                                   ; Unassigned                   ; 8       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i1156~1                                                                   ; Unassigned                   ; 6       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i691~4                                                                    ; Unassigned                   ; 12      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i750~0                                                                    ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|i764~0                                                                    ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scanpcsel[1]~0                                                            ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|rtl~16        ; Unassigned                   ; 5       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rtl~1                    ; Unassigned                   ; 46      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|rtl~9                           ; Unassigned                   ; 10      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|i150~1                                                 ; Unassigned                   ; 8       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst|i150~2                                                 ; Unassigned                   ; 9       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i129~1                                                                   ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i137~0                                                                   ; Unassigned                   ; 13      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i305~0                                                                   ; Unassigned                   ; 8       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|i305~1                                                                   ; Unassigned                   ; 8       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst|i144~1                                                ; Unassigned                   ; 4       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|i247~0                                                                 ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst|i156~0                                               ; Unassigned                   ; 4       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|i196~2                                                                        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|i204~2                                                                        ; Unassigned                   ; 1       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|i150~1                                                           ; Unassigned                   ; 9       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst|i150~2                                                           ; Unassigned                   ; 9       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst|i144~1                                               ; Unassigned                   ; 4       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|Select_15~2                                                ; Unassigned                   ; 12      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|a_value~0                                                  ; Unassigned                   ; 31      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|i220~1                                                     ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i111~0                                        ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i127~0                                        ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i83~0                                         ; Unassigned                   ; 28      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i83~1                                         ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl|i99~0                                         ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i111~0                                         ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i127~0                                         ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i83~0                                          ; Unassigned                   ; 28      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i83~1                                          ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np|i99~0                                          ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i111~0                                          ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i127~0                                          ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i83~0                                           ; Unassigned                   ; 28      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i83~1                                           ; Unassigned                   ; 12      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p|i99~0                                           ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|state_machine_out_r1[2]~_wirecell                          ; Unassigned                   ; 1       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst|i377~0                                  ; Unassigned                   ; 30      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|i375~0                                                                   ; Unassigned                   ; 14      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|i375~1                                                                   ; Unassigned                   ; 14      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|i150~1                                                ; Unassigned                   ; 15      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst|i150~2                                                ; Unassigned                   ; 16      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst|i150~0                                                       ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe|i1062          ; Unassigned                   ; 76      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe|i1062          ; Unassigned                   ; 68      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|i1062          ; Unassigned                   ; 64      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|i1062          ; Unassigned                   ; 64      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe|i1007~3        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe|rst~0_wirecell ; Unassigned                   ; 11      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|avmm_src_alive_r                                                                              ; Unassigned                   ; 20      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|i101~2                                                                                        ; Unassigned                   ; 5       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[0]                                                              ; Unassigned                   ; 9       ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[1]                                                              ; Unassigned                   ; 562     ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d                                                                             ; Unassigned                   ; 220     ; Async. clear, Clock enable ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d~_wirecell                                                                   ; Unassigned                   ; 428     ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]                                                          ; Unassigned                   ; 50      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]~_wirecell                                                ; Unassigned                   ; 4       ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|src_alive_r~_wirecell                                                                         ; Unassigned                   ; 16      ; Sync. clear                ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|in_ready                                                         ; Unassigned                   ; 291     ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                        ; Unassigned                   ; 260     ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1b|in_ready                                                        ; Unassigned                   ; 6       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK                               ; SMHSSIPLDCHNLDP_X0_Y55_N1780 ; 17417   ; Clock                      ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|i10                                                                                                ; Unassigned                   ; 19      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|i67                                                                                                ; Unassigned                   ; 20      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.u_warm_rst_coreclk_n_sync|dreg[1]                                                                                                ; Unassigned                   ; 24      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~22                                                 ; Unassigned                   ; 2       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~34                                                 ; Unassigned                   ; 8       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rtl~36                                                 ; Unassigned                   ; 7       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|reduce_nor_21                                                                                 ; Unassigned                   ; 11      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_coreclkout_hip_reset_sync|dreg[1]                                                           ; Unassigned                   ; 39      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|error_gen_arbiter_check~0                                                                                  ; Unassigned                   ; 7       ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_coreclk_n_sync|dreg[1]                                                                          ; Unassigned                   ; 102     ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                                                         ; CLKDIVBLOCK_X0_Y51_N106      ; 36      ; Clock                      ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|rx_fifo_rdreq~0                                                                            ; Unassigned                   ; 275     ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rtl~20                                                  ; Unassigned                   ; 276     ; Clock enable, Write enable ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wraclr|dffe4a[0]                                        ; Unassigned                   ; 47      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_clk_warm_rst_n|dreg[1]                                                 ; Unassigned                   ; 58      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr|dffe4a[0]                              ; Unassigned                   ; 325     ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rtl~5                                         ; Unassigned                   ; 310     ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|dc_fifo_wrreq~0                                                               ; Unassigned                   ; 310     ; Clock enable, Write enable ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdempty_eq_comp|rtl~13                                              ; Unassigned                   ; 34      ; Clock enable               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_coreclk_n_sync|dreg[1]                                                                       ; Unassigned                   ; 61      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                  ; Unassigned                   ; 315     ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ninit_done_n_sync|dreg[1]                                                                                                                ; Unassigned                   ; 21      ; Async. clear               ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|init_reset_n[0]                                                                                                               ; Unassigned                   ; 21      ; Async. clear               ;
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK0                                                                                                                                   ; IOPLL_X127_Y147_N0           ; 17      ; Clock                      ;
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK1                                                                                                                                   ; IOPLL_X127_Y147_N0           ; 3990    ; Clock                      ;
; u0|mm_interconnect_0|mem0_s1_agent_rsp_fifo|i1430~0                                                                                                                            ; Unassigned                   ; 5       ; Clock enable               ;
; u0|mm_interconnect_0|mem0_s1_agent_rsp_fifo|i3555                                                                                                                              ; Unassigned                   ; 5       ; Clock enable               ;
; u0|mm_interconnect_0|mem0_s1_agent|i3958                                                                                                                                       ; Unassigned                   ; 512     ; Write enable               ;
; u0|mm_interconnect_0|mem0_s1_agent|i6038~0                                                                                                                                     ; Unassigned                   ; 7       ; Clock enable               ;
; u0|mm_interconnect_0|mem0_s1_agent|m0_read~0                                                                                                                                   ; Unassigned                   ; 513     ; Read enable                ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i2439~0                                                                              ; Unassigned                   ; 582     ; Clock enable               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i5138~0                                                                              ; Unassigned                   ; 45      ; Clock enable               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                                                                        ; Unassigned                   ; 636     ; Sync. clear                ;
; u0|mm_interconnect_0|pio0_pio_master_translator|i1432~9                                                                                                                        ; Unassigned                   ; 8       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rtl~4                                                                     ; Unassigned                   ; 277     ; Clock enable, Write enable ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wraclr|dffe4a[0]                                                          ; Unassigned                   ; 62      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                                                                     ; Unassigned                   ; 364     ; Clock enable, Write enable ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr|dffe4a[0]                                                          ; Unassigned                   ; 62      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                                                                       ; Unassigned                   ; 647     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~_wirecell                                                                           ; Unassigned                   ; 593     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|sync_comb_rst_pldclk                                                                                ; Unassigned                   ; 36      ; Async. clear, Sync. clear  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|dout[2]~ERTM                                                                         ; Unassigned                   ; 3       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|i14~0                                                                                    ; Unassigned                   ; 10      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|avst_rx_fifo_wrreq~0                                                                                                     ; Unassigned                   ; 395     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|i61663                                                                                                                   ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                                                                ; Unassigned                   ; 1172    ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw|rtl~0                                                        ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rtl~7                                                                               ; Unassigned                   ; 397     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr|i16~1                                                                        ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a|full0~_wirecell                                                                                    ; Unassigned                   ; 4       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a|i16                                                                                                ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|full0~_wirecell                                                                                    ; Unassigned                   ; 416     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|full1~_wirecell                                                                                    ; Unassigned                   ; 126     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b|i1120                                                                                              ; Unassigned                   ; 417     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a|in_ready~0                                                                                         ; Unassigned                   ; 10      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b|in_ready~0                                                                                         ; Unassigned                   ; 418     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|full0~_wirecell                                                                                    ; Unassigned                   ; 18      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a|i164                                                                                               ; Unassigned                   ; 19      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~_wirecell                                                                                    ; Unassigned                   ; 417     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|i1778                                                                                              ; Unassigned                   ; 416     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|in_ready                                                                                            ; Unassigned                   ; 1163    ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                                                                             ; Unassigned                   ; 1158    ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|full0~_wirecell                                                                                      ; Unassigned                   ; 289     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1|i668                                                                                                 ; Unassigned                   ; 290     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~4                                                                                 ; Unassigned                   ; 1171    ; Clock enable, Write enable ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wraclr|dffe4a[0]                                                                      ; Unassigned                   ; 34      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync|dreg[1]                                                                                       ; Unassigned                   ; 13      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync|dreg[1]~_wirecell                                                                             ; Unassigned                   ; 18      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync|dreg[1]                                                                                       ; Unassigned                   ; 429     ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                       ; Unassigned                   ; 1166    ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync|dreg[1]                                                                                        ; Unassigned                   ; 388     ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1574~1                                                                                       ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i10752~0                                                                                         ; Unassigned                   ; 257     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11008~0                                                                                         ; Unassigned                   ; 258     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11264~0                                                                                         ; Unassigned                   ; 257     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i11520~0                                                                                         ; Unassigned                   ; 257     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i1582~0                                                                                          ; Unassigned                   ; 258     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i1838~0                                                                                          ; Unassigned                   ; 257     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i2094~0                                                                                          ; Unassigned                   ; 257     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|i9702~0                                                                                          ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[286]~ERTM0                                                            ; Unassigned                   ; 85      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[66]~ERTM0                                                             ; Unassigned                   ; 256     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[63]~ERTM                                                              ; Unassigned                   ; 85      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[63]~ERTM0                                                             ; Unassigned                   ; 256     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|full0~_wirecell                                                             ; Unassigned                   ; 4       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|i1044                                                                       ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                                                                    ; Unassigned                   ; 1037    ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                                                                    ; Unassigned                   ; 1038    ; Clock enable, Write enable ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~1                                                  ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_xfer_hdr_or~_wirecell                                                                         ; Unassigned                   ; 84      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n|dreg[1]                                                                                            ; Unassigned                   ; 42      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdaclr|dffe4a[0]                                                                         ; Unassigned                   ; 284     ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                                                    ; Unassigned                   ; 273     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                                                                              ; Unassigned                   ; 1066    ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n|dreg[1]                                                                                               ; Unassigned                   ; 6       ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|dc_fifo_wrreq~0                                                                                                          ; Unassigned                   ; 273     ; Clock enable, Write enable ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[119]~ERTM                                                                                     ; Unassigned                   ; 168     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[119]~ERTM0                                                                                    ; Unassigned                   ; 85      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[305]~ERTM0                                                                                    ; Unassigned                   ; 256     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data0[305]~ERTM2                                                                                    ; Unassigned                   ; 256     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data1[305]~ERTM                                                                                     ; Unassigned                   ; 88      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|data1[305]~ERTM0                                                                                    ; Unassigned                   ; 256     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0|full0~_wirecell                                                                                     ; Unassigned                   ; 4       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ss_rst_req_sync|dreg[1]                                                                                                  ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|bam_tx_signal_ready_o~ERTM                                                                                                              ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1383~0                                                                                                                                 ; Unassigned                   ; 16      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1399~0                                                                                                                                 ; Unassigned                   ; 16      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1415~0                                                                                                                                 ; Unassigned                   ; 16      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1428~0                                                                                                                                 ; Unassigned                   ; 13      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1441~0                                                                                                                                 ; Unassigned                   ; 13      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|i1454~0                                                                                                                                 ; Unassigned                   ; 13      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|srst_reg                                                                                                                                ; Unassigned                   ; 101     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|srst_reg~_wirecell                                                                                                                      ; Unassigned                   ; 9       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|i4326~0                                                                                                      ; Unassigned                   ; 9       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|i4388~0                                                                                                      ; Unassigned                   ; 10      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|i48~2                                                                                                        ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|rd_data_valid_reg                                                                                            ; Unassigned                   ; 514     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|rxm_state.RXM_POP_CMD                                                                                        ; Unassigned                   ; 98      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|srst_reg                                                                                                     ; Unassigned                   ; 41      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|i105~0                                                                                                             ; Unassigned                   ; 9       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|i69~2                                                                                                              ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pop_cmd_fifo~0                                                                                                     ; Unassigned                   ; 70      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|srst_reg                                                                                                           ; Unassigned                   ; 56      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb|i14~0                                                             ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~105                                                                      ; Unassigned                   ; 62      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~35                                                                       ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rtl~91                                                                       ; Unassigned                   ; 69      ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter|i22~0                                                          ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr|i16~0                                                                 ; Unassigned                   ; 6       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buff_wr_reg5                                                                                               ; Unassigned                   ; 515     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_burst_counter[3]~ERTM                                                                                          ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~31                                                                          ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rtl~93                                                                          ; Unassigned                   ; 80      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                                             ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                               ; Unassigned                   ; 7       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~102                                                                        ; Unassigned                   ; 586     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~41                                                                         ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                            ; Unassigned                   ; 8       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_wren_reg4                                                                                                      ; Unassigned                   ; 590     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cmd_wrreq_reg                                                                                                       ; Unassigned                   ; 96      ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                                                 ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~31                                                                           ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rtl~95                                                                           ; Unassigned                   ; 63      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter|i19~1                                                              ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|flush_be_reg3                                                                                                       ; Unassigned                   ; 12      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i45~0                                                                                                               ; Unassigned                   ; 8       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i6307~1                                                                                                             ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i6307~1_ERTM                                                                                                        ; Unassigned                   ; 6       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i6351~0                                                                                                             ; Unassigned                   ; 5       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i7489~1                                                                                                             ; Unassigned                   ; 7       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i7636~1                                                                                                             ; Unassigned                   ; 2       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i7636~4                                                                                                             ; Unassigned                   ; 10      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|i950~2                                                                                                              ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|rd_cmd_valid_reg5                                                                                                   ; Unassigned                   ; 84      ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|rd_pop_cmd_reg2~_wirecell                                                                                           ; Unassigned                   ; 1       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|rd_pop_cmd~0                                                                                                        ; Unassigned                   ; 217     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|srst_reg                                                                                                            ; Unassigned                   ; 119     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|type_2_1_state_reg1                                                                                                 ; Unassigned                   ; 8       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|wr_pop_cmd~0_wirecell                                                                                               ; Unassigned                   ; 145     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|Mux_99~4                                                                                          ; Unassigned                   ; 16      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|avmm_fbe_reg2[23]~ERTM0                                                                           ; Unassigned                   ; 8       ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|avmm_lbe_reg3[39]~ERTM                                                                            ; Unassigned                   ; 16      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_cmd_fifo_wrreq                                                                            ; Unassigned                   ; 234     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[301]                          ; Unassigned                   ; 65      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb|i12~0                                               ; Unassigned                   ; 3       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~31                                                         ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rtl~90                                                         ; Unassigned                   ; 224     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter|i19~0                                            ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr|i14~1                                                   ; Unassigned                   ; 5       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|shift_left_0~67_ERTM2                                                                             ; Unassigned                   ; 25      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|srst_reg                                                                                          ; Unassigned                   ; 29      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|i12                                                                                                           ; Unassigned                   ; 82      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|pop_hdr_fifo~0                                                                                                ; Unassigned                   ; 67      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                          ; Unassigned                   ; 520     ; Write enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|srst_reg                                                                                                      ; Unassigned                   ; 53      ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb|i18~0                                                         ; Unassigned                   ; 7       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                  ; Unassigned                   ; 514     ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~41                                                                   ; Unassigned                   ; 1       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter|i28~0                                                      ; Unassigned                   ; 8       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|i20~0                                                             ; Unassigned                   ; 8       ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                                                         ; CLKDIVBLOCK_X0_Y98_N106      ; 1       ; Clock                      ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                                                         ; CLKDIVBLOCK_X0_Y98_N106      ; 16073   ; Clock                      ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rst_Clk_n                                                                                                                                     ; Unassigned                   ; 30      ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                       ; Unassigned                   ; 762     ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2~_wirecell                                                                                                                             ; Unassigned                   ; 531     ; Sync. clear                ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i124                                                                                                                                     ; Unassigned                   ; 3       ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|pcie_rst_n                                                                                                                               ; Unassigned                   ; 9       ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                                                           ; Unassigned                   ; 2352    ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_n~0                                                                                                                                  ; Unassigned                   ; 3       ; Async. clear               ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|i8                                                                                                                        ; Unassigned                   ; 22      ; Clock enable               ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|i86                                                                                                                       ; Unassigned                   ; 18      ; Clock enable               ;
; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                     ; Unassigned                   ; 3       ; Async. clear               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                             ;
+-------------------------------------------------------+--------------------------+----------------------+
; Statistic                                             ; |                        ; auto_fab_0           ;
+-------------------------------------------------------+--------------------------+----------------------+
; ALMs needed [=A-B+C]                                  ; 10597.8 / 222400 ( 4 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [A] ALMs used in final placement                  ; 13260.6 / 222400 ( 5 % ) ; 0.0 / 222400 ( 0 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2704.5 / 222400 ( 1 % )  ; 0.0 / 222400 ( 0 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 41.8 / 222400 ( < 1 % )  ; 0.0 / 222400 ( 0 % ) ;
; ALMs used for memory                                  ; 430.0                    ; 0.0                  ;
; Combinational ALUTs                                   ; 12436                    ; 0                    ;
; Dedicated Logic Registers                             ; 26342 / 889600 ( 2 % )   ; 0 / 889600 ( 0 % )   ;
; I/O Registers                                         ; 0                        ; 0                    ;
; Block Memory Bits                                     ; 1071912                  ; 0                    ;
; M20Ks                                                 ; 186 / 1611 ( 11 % )      ; 0 / 1611 ( 0 % )     ;
; DSP Blocks needed [=A-B]                              ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [A] DSP Blocks used in final placement            ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 846 ( 0 % )          ; 0 / 846 ( 0 % )      ;
; Pins                                                  ; 73                       ; 0                    ;
; IOPLLs                                                ; 1                        ; 0                    ;
;                                                       ;                          ;                      ;
; Region Placement                                      ; -                        ; -                    ;
;                                                       ;                          ;                      ;
; Partition Ports                                       ;                          ;                      ;
;     -- Input Ports                                    ; 15                       ; 0                    ;
;     -- Output Ports                                   ; 20                       ; 1                    ;
;                                                       ;                          ;                      ;
; Connections                                           ;                          ;                      ;
;     -- Input Connections                              ; 0                        ; 39                   ;
;     -- Registered Input Connections                   ; 0                        ; 0                    ;
;     -- Output Connections                             ; 39                       ; 0                    ;
;     -- Registered Output Connections                  ; 18                       ; 0                    ;
;                                                       ;                          ;                      ;
; Internal Connections                                  ;                          ;                      ;
;     -- Total Connections                              ; 294460                   ; 39                   ;
;     -- Registered Connections                         ; 145743                   ; 0                    ;
;                                                       ;                          ;                      ;
; External Connections                                  ;                          ;                      ;
;     -- |                                              ; 0                        ; 39                   ;
;     -- auto_fab_0                                     ; 39                       ; 0                    ;
+-------------------------------------------------------+--------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+--------------------------+
; Name                                                                                                                                             ; Location                     ; Fan-Out ; Clock Region             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+--------------------------+
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ; SMHSSIPLDCHNLDP_X0_Y55_N1780 ; 18859   ; Sectors (0, 0) to (0, 2) ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                           ; CLKDIVBLOCK_X0_Y98_N106      ; 1       ; Sector (0, 1)            ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                           ; CLKDIVBLOCK_X0_Y98_N106      ; 17590   ; Sectors (0, 1) to (1, 2) ;
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK0                                                                                                     ; IOPLL_X127_Y147_N0           ; 16      ; Sectors (0, 0) to (1, 1) ;
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK1                                                                                                     ; IOPLL_X127_Y147_N0           ; 3996    ; Sectors (0, 0) to (1, 2) ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ; CLKDIVBLOCK_X0_Y51_N106      ; 40      ; Sector (0, 1)            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                                  ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                                                            ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                              ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK ;
;     -- SDC Name                                   ; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                                                                                   ;
;     -- Source Node                                ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0                        ;
;     -- Source Type                                ; SM_HSSI_PLD_CHNL_DP                                                                                                                              ;
;     -- Source Location                            ; SMHSSIPLDCHNLDP_X0_Y55_N1780                                                                                                                     ;
;     -- Fan-Out                                    ; 18859                                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (0, 2)                                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 3 (3 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (60, 145)                                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX0 SY2                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 9                                                                                                                                                ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;                                                   ;                                                                                                                                                  ;
; Name                                              ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x                                                                           ;
;     -- SDC Name                                   ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1                                                                ;
;     -- Source Node                                ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                           ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y98_N106                                                                                                                          ;
;     -- Fan-Out                                    ; 1                                                                                                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 1)                                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 52) to (60, 98)                                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX0 SY1                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 13                                                                                                                                               ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;                                                   ;                                                                                                                                                  ;
; Name                                              ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x                                                                           ;
;     -- SDC Name                                   ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                                                                ;
;     -- Source Node                                ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst                                                                           ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y98_N106                                                                                                                          ;
;     -- Fan-Out                                    ; 17590                                                                                                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 1) to (1, 2)                                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 52) to (124, 145)                                                                                                                            ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX1 SY2                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 8                                                                                                                                                ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;                                                   ;                                                                                                                                                  ;
; Name                                              ; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK0                                                                                                     ;
;     -- SDC Name                                   ; u0|iopll0|iopll_0_outclk0                                                                                                                        ;
;     -- Source Node                                ; u0|iopll0|iopll_0|tennm_ph2_iopll                                                                                                                ;
;     -- Source Type                                ; IOPLL                                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                                               ;
;     -- Fan-Out                                    ; 16                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 1)                                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 2 (4 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 98)                                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY1                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 24                                                                                                                                               ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s)*                                                                                                    ;
;         -- Clock Tree Length                      ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;                                                   ;                                                                                                                                                  ;
; Name                                              ; u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK1                                                                                                     ;
;     -- SDC Name                                   ; u0|iopll0|iopll_0_outclk1                                                                                                                        ;
;     -- Source Node                                ; u0|iopll0|iopll_0|tennm_ph2_iopll                                                                                                                ;
;     -- Source Type                                ; IOPLL                                                                                                                                            ;
;     -- Source Location                            ; IOPLL_X127_Y147_N0                                                                                                                               ;
;     -- Fan-Out                                    ; 3996                                                                                                                                             ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 2)                                                                                                                         ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 2 x 3 (6 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 145)                                                                                                                             ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY2                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 30                                                                                                                                               ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;                                                   ;                                                                                                                                                  ;
; Name                                              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x                                                           ;
;     -- SDC Name                                   ; u0|dut|intel_pcie_gts_0_avmm_clock0                                                                                                              ;
;     -- Source Node                                ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clkdiv_inst                                                           ;
;     -- Source Type                                ; CLKDIVBLOCK                                                                                                                                      ;
;     -- Source Location                            ; CLKDIVBLOCK_X0_Y51_N106                                                                                                                          ;
;     -- Fan-Out                                    ; 40                                                                                                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                                                                                                        ;
;     -- Clock Region                               ; Sector (0, 1)                                                                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                                                                   ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                                                                  ;
;     -- Clock Region Bounding Box                  ; (0, 52) to (60, 98)                                                                                                                              ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX0 SY1                                                                                                                                  ;
;     -- Terminating Spine Index                    ; 14                                                                                                                                               ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 1 layer jump(s)                                                                                                     ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                                                     ;
+---------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name                                                                                                                               ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[0]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]                                     ; Auto: High Fan-out ; Accepted           ; 1158          ; 4                    ; 289.50                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[1]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[2]                                 ; Auto: High Fan-out ; Accepted           ; 1157          ; 4                    ; 289.25                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[0] ; Auto: High Fan-out ; Accepted           ; 1032          ; 4                    ; 258.00                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[1] ; Auto: High Fan-out ; Accepted           ; 1031          ; 4                    ; 257.75                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr|count[2] ; Auto: High Fan-out ; Accepted           ; 1030          ; 4                    ; 257.50                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]                                                         ; Auto: High Fan-out ; Accepted           ; 1088          ; 4                    ; 272.00                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                           ; Fan-Out ; Physical Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; ~GND                                                                                                                           ; 32028   ; 586              ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                           ; 2358    ; 122              ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                ; 2334    ; 65               ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq                                       ; 1245    ; 41               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~4                                 ; 1180    ; 36               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                       ; 1166    ; 93               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4|in_ready                                            ; 1163    ; 92               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|i48467                                                                   ; 1159    ; 1159             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0|in_ready                                             ; 1158    ; 86               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p|q[0]~xsyn                   ; 1156    ; 29               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~1                                 ; 1156    ; 29               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rtl~0                                 ; 1156    ; 29               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3|dreg[1]                                              ; 1075    ; 65               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                    ; 1043    ; 39               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                    ; 1039    ; 36               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~42 ; 1030    ; 26               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~41 ; 1030    ; 26               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~40 ; 1030    ; 26               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]              ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]              ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[8]              ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]              ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[10]             ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[11]             ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[12]             ; 1025    ; 33               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[13]             ; 1025    ; 33               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                    ; 826     ; 826              ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                       ; 763     ; 47               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                        ; 636     ; 45               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[4]                                                   ; 609     ; 609              ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[5]                                                   ; 609     ; 609              ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                ; 608     ; 608              ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                ; 593     ; 40               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_wren_reg4                                                      ; 590     ; 26               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~102                        ; 586     ; 25               ;
; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i2439~0                              ; 582     ; 34               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_rd_valid[3]                                                 ; 578     ; 578              ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[0]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[1]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[2]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[3]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[4]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[5]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[6]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr|count[7]                ; 577     ; 16               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~110                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~109                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~108                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~107                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~106                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~105                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~104                        ; 577     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rtl~103                        ; 577     ; 15               ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree|reset_status_tree[1]              ; 562     ; 34               ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                    ; 531     ; 18               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2~xsyn                                                                                  ; 530     ; 19               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                          ; 520     ; 18               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buff_wr_reg5                                               ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[0]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[1]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[2]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[3]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[4]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[5]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[6]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[7]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|cplram_rd_addr[8]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[0]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[1]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[2]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[3]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[5]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[6]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[7]                                             ; 515     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[8]                                             ; 515     ; 14               ;
; u0|mm_interconnect_0|mem0_s1_agent_rsp_fifo|write~0                                                                            ; 514     ; 18               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                  ; 514     ; 15               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|rd_data_valid_reg                                            ; 514     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[2]                                                   ; 513     ; 513              ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[3]                                                   ; 513     ; 513              ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                  ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[0]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[1]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[2]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[3]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[4]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[5]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[6]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[7]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_wraddr_cntr[8]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[0]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[1]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[2]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[3]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[4]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[5]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[6]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[7]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_rdaddr_cntr[8]                                        ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[0]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[1]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[6]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[7]          ; 513     ; 14               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~112                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~111                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~110                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~109                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~108                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~106                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~105                  ; 513     ; 13               ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                    ; 512     ; 512              ;
; u0|mm_interconnect_0|mem0_s1_agent|i3958                                                                                       ; 512     ; 16               ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                 ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 38           ; 32           ; 38           ; yes                    ; no                      ; no                     ; no                      ; 1216   ; 32                          ; 37                          ; 32                          ; 37                          ; 1184                ; 0           ; 2     ; None                                                       ; LAB_X15_Y49_N0, LAB_X15_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 1            ; 4            ; 1            ; yes                    ; no                      ; no                     ; yes                     ; 4      ; 4                           ; 1                           ; 4                           ; 1                           ; 4                   ; 0           ; 1     ; None                                                       ; LAB_X28_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                       ; M20K block ; Simple Dual Port ; Dual Clocks  ; 32           ; 289          ; 32           ; 289          ; yes                    ; no                      ; yes                    ; no                      ; 9248   ; 32                          ; 258                         ; 32                          ; 258                         ; 8256                ; 7           ; 0     ; None                                                       ; M20K_X5_Y72_N0, M20K_X5_Y62_N0, M20K_X5_Y66_N0, M20K_X5_Y59_N0, M20K_X5_Y70_N0, M20K_X5_Y67_N0, M20K_X5_Y71_N0                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM             ; M20K block ; Simple Dual Port ; Dual Clocks  ; 64           ; 290          ; 64           ; 290          ; yes                    ; no                      ; yes                    ; no                      ; 18560  ; 64                          ; 289                         ; 64                          ; 289                         ; 18496               ; 8           ; 0     ; None                                                       ; M20K_X5_Y74_N0, M20K_X5_Y75_N0, M20K_X5_Y76_N0, M20K_X5_Y77_N0, M20K_X5_Y80_N0, M20K_X5_Y78_N0, M20K_X5_Y79_N0, M20K_X5_Y82_N0                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                   ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 32           ; 15           ; 32           ; 15           ; yes                    ; no                      ; yes                    ; yes                     ; 480    ; 32                          ; 15                          ; 32                          ; 15                          ; 480                 ; 1           ; 0     ; None                                                       ; M20K_X24_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                             ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 16          ; 0     ; ip/system/mem0/intel_onchip_memory_147/synth/mem0_mem0.hex ; M20K_X56_Y72_N0, M20K_X56_Y75_N0, M20K_X56_Y76_N0, M20K_X65_Y75_N0, M20K_X56_Y77_N0, M20K_X65_Y73_N0, M20K_X56_Y71_N0, M20K_X65_Y71_N0, M20K_X65_Y76_N0, M20K_X56_Y78_N0, M20K_X65_Y77_N0, M20K_X65_Y72_N0, M20K_X65_Y74_N0, M20K_X65_Y70_N0, M20K_X56_Y70_N0, M20K_X65_Y69_N0                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 256          ; 64           ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 64                          ; 256                         ; 64                          ; 256                         ; 16384               ; 7           ; 0     ; None                                                       ; M20K_X29_Y54_N0, M20K_X29_Y59_N0, M20K_X29_Y63_N0, M20K_X24_Y55_N0, M20K_X29_Y68_N0, M20K_X24_Y58_N0, M20K_X24_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                                         ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 64           ; 343          ; 64           ; 343          ; yes                    ; no                      ; yes                    ; yes                     ; 21952  ; 64                          ; 343                         ; 64                          ; 343                         ; 21952               ; 9           ; 0     ; None                                                       ; M20K_X24_Y53_N0, M20K_X29_Y52_N0, M20K_X24_Y52_N0, M20K_X29_Y53_N0, M20K_X29_Y60_N0, M20K_X29_Y55_N0, M20K_X29_Y57_N0, M20K_X29_Y64_N0, M20K_X29_Y67_N0                                                                                                                                                                                                                                                                                                                                                     ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0|lrm                                                                                                         ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                       ; LAB_X43_Y85_N0, LAB_X39_Y85_N0, LAB_X45_Y87_N0, LAB_X51_Y85_N0, LAB_X47_Y84_N0, LAB_X39_Y87_N0, LAB_X47_Y86_N0, LAB_X49_Y86_N0, LAB_X45_Y88_N0, LAB_X41_Y88_N0, LAB_X39_Y91_N0, LAB_X45_Y92_N0, LAB_X43_Y92_N0, LAB_X53_Y91_N0, LAB_X53_Y90_N0, LAB_X53_Y89_N0, LAB_X49_Y89_N0, LAB_X53_Y88_N0, LAB_X53_Y87_N0, LAB_X49_Y90_N0                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0|lrm                                                                                                         ; MLAB       ; Simple Dual Port ; Dual Clocks  ; 32           ; 472          ; 32           ; 472          ; yes                    ; no                      ; no                     ; yes                     ; 15104  ; 32                          ; 387                         ; 32                          ; 387                         ; 12384               ; 0           ; 20    ; None                                                       ; LAB_X45_Y83_N0, LAB_X41_Y85_N0, LAB_X45_Y85_N0, LAB_X51_Y83_N0, LAB_X49_Y83_N0, LAB_X41_Y87_N0, LAB_X49_Y85_N0, LAB_X51_Y86_N0, LAB_X47_Y89_N0, LAB_X43_Y89_N0, LAB_X41_Y91_N0, LAB_X45_Y91_N0, LAB_X43_Y91_N0, LAB_X51_Y91_N0, LAB_X51_Y90_N0, LAB_X51_Y88_N0, LAB_X51_Y89_N0, LAB_X49_Y88_N0, LAB_X51_Y87_N0, LAB_X47_Y90_N0                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                           ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                               ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 497          ; 64           ; 497          ; yes                    ; no                      ; yes                    ; no                      ; 31808  ; 64                          ; 390                         ; 64                          ; 390                         ; 24960               ; 10          ; 0     ; None                                                       ; M20K_X24_Y91_N0, M20K_X29_Y88_N0, M20K_X24_Y85_N0, M20K_X29_Y89_N0, M20K_X29_Y87_N0, M20K_X24_Y93_N0, M20K_X24_Y90_N0, M20K_X24_Y89_N0, M20K_X24_Y87_N0, M20K_X24_Y88_N0                                                                                                                                                                                                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                     ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 1292         ; 16           ; 1292         ; yes                    ; no                      ; yes                    ; yes                     ; 20672  ; 16                          ; 1156                        ; 16                          ; 1156                        ; 18496               ; 29          ; 0     ; None                                                       ; M20K_X24_Y74_N0, M20K_X24_Y72_N0, M20K_X24_Y73_N0, M20K_X29_Y78_N0, M20K_X29_Y72_N0, M20K_X29_Y73_N0, M20K_X29_Y74_N0, M20K_X29_Y77_N0, M20K_X29_Y75_N0, M20K_X29_Y86_N0, M20K_X24_Y86_N0, M20K_X29_Y85_N0, M20K_X29_Y76_N0, M20K_X24_Y75_N0, M20K_X24_Y77_N0, M20K_X24_Y76_N0, M20K_X24_Y78_N0, M20K_X24_Y79_N0, M20K_X24_Y83_N0, M20K_X29_Y83_N0, M20K_X24_Y82_N0, M20K_X24_Y81_N0, M20K_X29_Y79_N0, M20K_X29_Y80_N0, M20K_X24_Y80_N0, M20K_X29_Y81_N0, M20K_X29_Y82_N0, M20K_X24_Y84_N0, M20K_X29_Y84_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                  ; M20K block ; Simple Dual Port ; Single Clock ; 8            ; 1044         ; 8            ; 1044         ; yes                    ; no                      ; yes                    ; yes                     ; 8352   ; 8                           ; 1029                        ; 8                           ; 1029                        ; 8232                ; 26          ; 0     ; None                                                       ; M20K_X24_Y63_N0, M20K_X24_Y56_N0, M20K_X5_Y58_N0, M20K_X5_Y54_N0, M20K_X24_Y69_N0, M20K_X24_Y57_N0, M20K_X24_Y61_N0, M20K_X24_Y59_N0, M20K_X5_Y51_N0, M20K_X5_Y52_N0, M20K_X24_Y65_N0, M20K_X24_Y64_N0, M20K_X24_Y66_N0, M20K_X24_Y62_N0, M20K_X24_Y71_N0, M20K_X29_Y70_N0, M20K_X29_Y71_N0, M20K_X5_Y53_N0, M20K_X5_Y55_N0, M20K_X5_Y56_N0, M20K_X24_Y70_N0, M20K_X29_Y69_N0, M20K_X5_Y57_N0, M20K_X24_Y60_N0, M20K_X24_Y68_N0, M20K_X24_Y67_N0                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ; M20K block ; Simple Dual Port ; Dual Clocks  ; 16           ; 269          ; 16           ; 269          ; yes                    ; no                      ; yes                    ; yes                     ; 4304   ; 16                          ; 258                         ; 16                          ; 258                         ; 4128                ; 7           ; 0     ; None                                                       ; M20K_X5_Y63_N0, M20K_X5_Y61_N0, M20K_X5_Y64_N0, M20K_X5_Y60_N0, M20K_X5_Y68_N0, M20K_X5_Y65_N0, M20K_X5_Y69_N0                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                       ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 513          ; 512          ; 513          ; yes                    ; no                      ; yes                    ; yes                     ; 262656 ; 512                         ; 512                         ; 512                         ; 512                         ; 262144              ; 13          ; 0     ; None                                                       ; M20K_X65_Y82_N0, M20K_X65_Y83_N0, M20K_X56_Y83_N0, M20K_X65_Y79_N0, M20K_X56_Y82_N0, M20K_X56_Y81_N0, M20K_X65_Y81_N0, M20K_X65_Y84_N0, M20K_X65_Y80_N0, M20K_X56_Y80_N0, M20K_X56_Y79_N0, M20K_X65_Y85_N0, M20K_X65_Y78_N0                                                                                                                                                                                                                                                                                 ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 514          ; 512          ; 514          ; yes                    ; no                      ; yes                    ; yes                     ; 263168 ; 512                         ; 514                         ; 512                         ; 514                         ; 263168              ; 13          ; 0     ; None                                                       ; M20K_X65_Y86_N0, M20K_X56_Y87_N0, M20K_X56_Y84_N0, M20K_X56_Y86_N0, M20K_X56_Y85_N0, M20K_X65_Y87_N0, M20K_X56_Y91_N0, M20K_X56_Y92_N0, M20K_X65_Y90_N0, M20K_X56_Y90_N0, M20K_X56_Y89_N0, M20K_X65_Y88_N0, M20K_X56_Y88_N0                                                                                                                                                                                                                                                                                 ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 97           ; 64           ; 97           ; yes                    ; no                      ; yes                    ; yes                     ; 6208   ; 64                          ; 62                          ; 64                          ; 62                          ; 3968                ; 2           ; 0     ; None                                                       ; M20K_X56_Y73_N0, M20K_X56_Y74_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 77           ; 32           ; 77           ; yes                    ; no                      ; yes                    ; yes                     ; 2464   ; 32                          ; 77                          ; 32                          ; 77                          ; 2464                ; 2           ; 0     ; None                                                       ; M20K_X65_Y58_N0, M20K_X65_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 576          ; 256          ; 576          ; yes                    ; no                      ; yes                    ; yes                     ; 147456 ; 256                         ; 576                         ; 256                         ; 576                         ; 147456              ; 15          ; 0     ; None                                                       ; M20K_X65_Y63_N0, M20K_X56_Y67_N0, M20K_X65_Y61_N0, M20K_X56_Y69_N0, M20K_X56_Y65_N0, M20K_X65_Y68_N0, M20K_X56_Y68_N0, M20K_X65_Y66_N0, M20K_X65_Y67_N0, M20K_X65_Y65_N0, M20K_X65_Y62_N0, M20K_X56_Y64_N0, M20K_X56_Y66_N0, M20K_X65_Y64_N0, M20K_X56_Y63_N0                                                                                                                                                                                                                                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 79           ; 32           ; 79           ; yes                    ; no                      ; yes                    ; yes                     ; 2528   ; 32                          ; 63                          ; 32                          ; 63                          ; 2016                ; 2           ; 0     ; None                                                       ; M20K_X65_Y59_N0, M20K_X65_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 303          ; 32           ; 303          ; yes                    ; no                      ; yes                    ; yes                     ; 9696   ; 32                          ; 224                         ; 32                          ; 224                         ; 7168                ; 6           ; 0     ; None                                                       ; M20K_X56_Y54_N0, M20K_X65_Y56_N0, M20K_X56_Y55_N0, M20K_X65_Y54_N0, M20K_X65_Y55_N0, M20K_X65_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 512          ; 256          ; 512          ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 256                         ; 512                         ; 256                         ; 512                         ; 131072              ; 13          ; 0     ; None                                                       ; M20K_X56_Y59_N0, M20K_X56_Y60_N0, M20K_X56_Y57_N0, M20K_X56_Y58_N0, M20K_X29_Y65_N0, M20K_X29_Y66_N0, M20K_X56_Y56_N0, M20K_X29_Y56_N0, M20K_X29_Y58_N0, M20K_X29_Y62_N0, M20K_X56_Y62_N0, M20K_X29_Y61_N0, M20K_X56_Y61_N0                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X24_Y63_N0       ; 232                     ; 1.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y63_N0        ; 288                     ; 1.4                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y56_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y57_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y59_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y60_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y61_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y62_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y64_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y65_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y66_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y67_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y68_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y69_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y70_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y71_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X29_Y69_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X29_Y70_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X29_Y71_N0       ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y51_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y52_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y53_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y54_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y55_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y56_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y57_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X5_Y58_N0        ; 320                     ; 1.6                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                      ;
; M20K_X24_Y46_N0       ; 480                     ; 2.3                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                       ;
; M20K_X29_Y85_N0       ; 576                     ; 2.8                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X5_Y72_N0        ; 576                     ; 2.8                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y80_N0        ; 576                     ; 2.8                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X24_Y72_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y73_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y74_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y75_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y76_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y77_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y78_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y79_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y80_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y81_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y82_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y83_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y84_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X24_Y86_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y72_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y73_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y74_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y75_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y76_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y77_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y78_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y79_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y80_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y81_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y82_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y83_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y84_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X29_Y86_N0       ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                         ;
; M20K_X5_Y60_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y61_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y64_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y65_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y68_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y69_N0        ; 640                     ; 3.1                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X65_Y59_N0       ; 736                     ; 3.6                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y54_N0       ; 768                     ; 3.8                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X24_Y54_N0       ; 1024                    ; 5.0                           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X65_Y58_N0       ; 1184                    ; 5.8                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X56_Y55_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X5_Y59_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y62_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y66_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y67_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y70_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X5_Y71_N0        ; 1280                    ; 6.2                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM           ;
; M20K_X65_Y53_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X65_Y54_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X65_Y55_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X65_Y56_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                              ;
; M20K_X65_Y57_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                               ;
; M20K_X65_Y60_N0       ; 1280                    ; 6.2                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                ;
; M20K_X56_Y74_N0       ; 1408                    ; 6.9                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X24_Y52_N0       ; 1472                    ; 7.2                           ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X24_Y91_N0       ; 1920                    ; 9.4                           ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y53_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X24_Y55_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X24_Y58_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X24_Y85_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y87_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y88_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y89_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y90_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X24_Y93_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X29_Y52_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y53_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y54_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y55_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y57_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y59_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y60_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y63_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y64_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y67_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y68_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5|ALTERA_SYNCRAM                             ;
; M20K_X29_Y87_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X29_Y88_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X29_Y89_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ;
; M20K_X56_Y73_N0       ; 2560                    ; 12.5                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                            ;
; M20K_X5_Y74_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y75_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y76_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y77_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y78_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y79_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X5_Y82_N0        ; 2560                    ; 12.5                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X65_Y62_N0       ; 4096                    ; 20.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X29_Y61_N0       ; 8192                    ; 40.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y70_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y71_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y72_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y75_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y76_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y77_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y78_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y69_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y70_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y71_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y72_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y73_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y74_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y75_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y76_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X65_Y77_N0       ; 8192                    ; 40.0                          ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X29_Y56_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X29_Y58_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X29_Y62_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X29_Y65_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X29_Y66_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y56_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y57_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y58_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y59_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y60_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y61_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y62_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                        ;
; M20K_X56_Y63_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y64_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y65_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y66_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y67_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y68_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X56_Y69_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y61_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y63_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y64_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y65_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y66_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y67_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y68_N0       ; 10240                   ; 50.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                              ;
; M20K_X65_Y78_N0       ; 16384                   ; 80.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y86_N0       ; 17408                   ; 85.0                          ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y79_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y80_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y81_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y82_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y83_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X56_Y84_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y85_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y86_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y87_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y88_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y89_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y90_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y91_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X56_Y92_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X65_Y79_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y80_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y81_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y82_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y83_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y84_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y85_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                    ;
; M20K_X65_Y87_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X65_Y88_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
; M20K_X65_Y90_N0       ; 20480                   ; 100.0                         ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                          ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Usage Report Generated after: Finalize                      ;                        ;       ;
;                                                             ;                        ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 10,598 / 222,400       ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 10,598                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,261 / 222,400       ; 6 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 4,706                  ;       ;
;         [b] ALMs used for LUT logic                         ; 3,107                  ;       ;
;         [c] ALMs used for register circuitry                ; 5,018                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 430                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,705 / 222,400        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 42 / 222,400           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                      ;       ;
;         [c] Due to LAB input limits                         ; 38                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,644 / 22,240         ; 7 %   ;
;     -- Logic LABs                                           ; 1,601                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 43                     ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 12,436                 ;       ;
;     -- 8 input functions                                    ; 29                     ;       ;
;     -- 7 input functions                                    ; 12                     ;       ;
;     -- 6 input functions                                    ; 2,233                  ;       ;
;     -- 5 input functions                                    ; 2,304                  ;       ;
;     -- 4 input functions                                    ; 2,787                  ;       ;
;     -- <=3 input functions                                  ; 5,071                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 8,626                  ;       ;
; Memory ALUT usage                                           ; 812                    ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 0                      ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 27,713                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- LAB logic registers:                             ;                        ;       ;
;             -- Primary logic registers                      ; 19,447 / 444,800       ; 4 %   ;
;             -- Secondary logic registers                    ; 4,507 / 444,800        ; 1 %   ;
;         -- Hyper-Registers:                                 ; 3,759                  ;       ;
;                                                             ;                        ;       ;
; Register control circuitry for power estimation             ; 2,509                  ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 1,632                  ;       ;
;                                                             ;                        ;       ;
; I/O pins                                                    ; 38 / 624               ; 6 %   ;
;     -- Clock pins                                           ; 1 / 44                 ; 2 %   ;
;     -- Dedicated input pins                                 ; 2 / 54                 ; 4 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 186 / 1,611            ; 12 %  ;
; Total MLAB memory bits                                      ; 25,956                 ;       ;
; Total block memory bits                                     ; 1,071,912 / 32,993,280 ; 3 %   ;
; Total block memory implementation bits                      ; 3,809,280 / 32,993,280 ; 12 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 846                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                      ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 1 / 15                 ; 7 %   ;
; Global signals                                              ; 6                      ;       ;
; LVDS_RX blocks                                              ; 0 / 192                ; 0 %   ;
; HMC blocks                                                  ; 0 / 8                  ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.3% / 1.4% / 1.2%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 23.3% / 23.4% / 23.2%  ;       ;
; Maximum fan-out                                             ; 21898                  ;       ;
; Highest non-global fan-out                                  ; 21898                  ;       ;
; Total fan-out                                               ; 212232                 ;       ;
; Average fan-out                                             ; 4.94                   ;       ;
+-------------------------------------------------------------+------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------+
; Compilation Hierarchy Node                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                 ; Entity Name                                                             ; Library Name                        ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------+
; |                                                                                    ; 10597.8 (0.5)        ; 13260.6 (0.5)                    ; 2704.5 (0.0)                                      ; 41.8 (0.0)                       ; 430.0 (0.0)          ; 12436 (1)           ; 27713 (0)                 ; 0 (0)         ; 1071912           ; 186   ; 0                        ; 0                                      ; 0                                                 ; 73   ; 1 (0)  ; |                                                                                                                                                                                                                                   ; pcie_example_top                                                        ; altera_work                         ;
;    |auto_fab_0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                          ; alt_sld_fab_0                                                           ; alt_sld_fab_0                       ;
;       |alt_sld_fab_0|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                            ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                  ; N/A                                 ;
;          |alt_sld_fab_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_1920_3vzkuva                                  ; N/A                                 ;
;             |agilexconfigreset|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                                            ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_bv4oeci           ; N/A                                 ;
;                |user_reset|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                                 ; intel_agilex_reset_release_from_sdm_atom                                ; N/A                                 ;
;    |u0|                                                                              ; 10597.3 (0.0)        ; 13260.1 (0.0)                    ; 2704.5 (0.0)                                      ; 41.8 (0.0)                       ; 430.0 (0.0)          ; 12435 (0)           ; 27713 (0)                 ; 0 (0)         ; 1071912           ; 186   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; u0                                                                                                                                                                                                                                  ; system                                                                  ; system                              ;
;       |dut|                                                                          ; 1857.0 (0.0)         ; 2338.0 (0.0)                     ; 490.6 (0.0)                                       ; 9.6 (0.0)                        ; 30.0 (0.0)           ; 1923 (0)            ; 4315 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut                                                                                                                                                                                                                              ; system_intel_pcie_gts_0                                                 ; system_intel_pcie_gts_0             ;
;          |intel_pcie_gts_0|                                                          ; 1857.0 (0.0)         ; 2338.0 (0.0)                     ; 490.6 (0.0)                                       ; 9.6 (0.0)                        ; 30.0 (0.0)           ; 1923 (0)            ; 4315 (0)                  ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0                                                                                                                                                                                                             ; system_intel_pcie_gts_0_intel_pcie_gts_300_bai7mwa                      ; intel_pcie_gts_300                  ;
;             |gen_sm_qhip.u_sm_qhip|                                                  ; 1656.8 (0.0)         ; 2055.2 (0.0)                     ; 407.7 (0.0)                                       ; 9.4 (0.0)                        ; 20.0 (0.0)           ; 1656 (0)            ; 3816 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip                                                                                                                                                                                       ; qhip_system_intel_pcie_gts_0_intel_pcie_gts_300_bai7mwa                 ; intel_pcie_gts_300                  ;
;                |i_gpio_perst0_n_sync_inst|                                           ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|i_gpio_perst0_n_sync_inst                                                                                                                                                             ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                |pcie_sip_top_inst|                                                   ; 1655.8 (1.6)         ; 2053.7 (1.8)                     ; 407.2 (0.1)                                       ; 9.4 (0.0)                        ; 20.0 (0.0)           ; 1655 (1)            ; 3813 (3)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst                                                                                                                                                                     ; sm_pcie_sip_top                                                         ; intel_pcie_gts_300                  ;
;                   |avmm_rst_sync_inst|                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|avmm_rst_sync_inst                                                                                                                                                  ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                   |hip_reconfig_link_req_rst_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_link_req_rst_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                   |hip_reconfig_rst_sync_inst|                                       ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|hip_reconfig_rst_sync_inst                                                                                                                                          ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                   |p0_debounce_logic_inst|                                           ; 6.5 (6.5)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_debounce_logic_inst                                                                                                                                              ; sm_pcie_debounce_logic                                                  ; intel_pcie_gts_300                  ;
;                   |p0_user_avmm_warm_rst_rdy_sync_inst|                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|p0_user_avmm_warm_rst_rdy_sync_inst                                                                                                                                 ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                   |sm_pcie_csb_adaptor_inst|                                         ; 630.1 (0.0)          ; 733.7 (0.0)                      ; 105.1 (0.0)                                       ; 1.5 (0.0)                        ; 20.0 (0.0)           ; 792 (0)             ; 968 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst                                                                                                                                            ; sm_pcie_csb_adaptor                                                     ; intel_pcie_gts_300                  ;
;                      |apperr_inst|                                                   ; 15.9 (3.3)           ; 17.8 (3.5)                       ; 1.9 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (6)              ; 27 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst                                                                                                                                ; sm_pcie_apperr2csb                                                      ; intel_pcie_gts_300                  ;
;                         |apperr_mstr_inst|                                           ; 12.7 (12.7)          ; 14.3 (14.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|apperr_inst|apperr_mstr_inst                                                                                                               ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |avmm_inst|                                                     ; 24.8 (7.7)           ; 25.2 (7.7)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (15)             ; 43 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst                                                                                                                                  ; sm_pcie_avmm2csb                                                        ; intel_pcie_gts_300                  ;
;                         |csb_mstr_inst|                                              ; 12.7 (12.7)          ; 13.0 (13.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|csb_mstr_inst                                                                                                                    ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                         |custcpl_trgt_inst|                                          ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|custcpl_trgt_inst                                                                                                                ; sm_pcie_com_tcsb                                                        ; intel_pcie_gts_300                  ;
;                         |mmio_req_pulse_sync|                                        ; 1.3 (0.2)            ; 1.3 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync                                                                                                              ; sm_pcie_pulsesync                                                       ; intel_pcie_gts_300                  ;
;                            |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_pulse_sync|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                         |req_pulse_sync_inst|                                        ; 1.7 (0.5)            ; 1.7 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 4 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst                                                                                                              ; sm_pcie_pulsesync                                                       ; intel_pcie_gts_300                  ;
;                            |hold_sync_rd_clk_inst|                                   ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|req_pulse_sync_inst|hold_sync_rd_clk_inst                                                                                        ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |cii_inst|                                                      ; 47.9 (4.4)           ; 58.2 (8.5)                       ; 10.4 (4.1)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 61 (4)              ; 72 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst                                                                                                                                   ; sm_pcie_csb2cii                                                         ; intel_pcie_gts_300                  ;
;                         |ciicpl_mstr_inst|                                           ; 8.6 (8.6)            ; 9.5 (9.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciicpl_mstr_inst                                                                                                                  ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                         |ciireq_trgt_inst|                                           ; 34.8 (34.8)          ; 40.2 (40.2)                      ; 5.5 (5.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 41 (41)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|cii_inst|ciireq_trgt_inst                                                                                                                  ; sm_pcie_com_tcsb                                                        ; intel_pcie_gts_300                  ;
;                      |csb_ep_inst|                                                   ; 198.8 (139.9)        ; 225.1 (161.1)                    ; 26.4 (21.2)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 231 (172)           ; 219 (174)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst                                                                                                                                ; sm_pcie_csbep_wrapper                                                   ; intel_pcie_gts_300                  ;
;                         |scfifo_16_depth_cplto_inst|                                 ; 37.3 (0.0)           ; 41.2 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst                                                                                                     ; scfifo                                                                  ; altera_work                         ;
;                            |auto_generated|                                          ; 37.3 (3.6)           ; 41.2 (4.4)                       ; 3.9 (0.9)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 27 (6)              ; 31 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated                                                                                      ; scfifo_a20m                                                             ; altera_work                         ;
;                               |dpfifo|                                               ; 33.7 (0.5)           ; 36.8 (0.5)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (1)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo                                                                               ; a_dpfifo_p9kk                                                           ; altera_work                         ;
;                                  |FIFOram|                                           ; 21.5 (0.0)           ; 22.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram                                                                       ; altera_syncram_h3c4                                                     ; altera_work                         ;
;                                     |altera_syncram_impl1|                           ; 21.5 (21.5)          ; 22.5 (22.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                  ; altera_syncram_impl_gag                                                 ; altera_work                         ;
;                                  |fifo_state|                                        ; 6.2 (3.2)            ; 6.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (5)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state                                                                    ; a_fefifo_4pck1                                                          ; altera_work                         ;
;                                     |count_usedw|                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|fifo_state|count_usedw                                                        ; cntr_rs7l                                                               ; altera_work                         ;
;                                  |rd_ptr_count|                                      ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|rd_ptr_count                                                                  ; altera_counter                                                          ; altera_work                         ;
;                                  |wr_ptr|                                            ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|scfifo_16_depth_cplto_inst|auto_generated|dpfifo|wr_ptr                                                                        ; altera_counter                                                          ; altera_work                         ;
;                         |sm_pcie_csbep_convert_pcsel_inst0|                          ; 9.1 (9.1)            ; 10.3 (10.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst0                                                                                              ; sm_pcie_csbep_convert_pcsel                                             ; intel_pcie_gts_300                  ;
;                         |sm_pcie_csbep_convert_pcsel_inst1|                          ; 12.4 (12.4)          ; 12.5 (12.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|csb_ep_inst|sm_pcie_csbep_convert_pcsel_inst1                                                                                              ; sm_pcie_csbep_convert_pcsel                                             ; intel_pcie_gts_300                  ;
;                      |flr_inst|                                                      ; 1.9 (0.0)            ; 2.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst                                                                                                                                   ; sm_pcie_flr2csb                                                         ; intel_pcie_gts_300                  ;
;                         |flrcmpl_mstr_inst|                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|flr_inst|flrcmpl_mstr_inst                                                                                                                 ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |hotplug_inst|                                                  ; 31.9 (20.0)          ; 37.4 (25.3)                      ; 5.5 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (26)             ; 65 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst                                                                                                                               ; sm_pcie_hotplug                                                         ; intel_pcie_gts_300                  ;
;                         |hotplug_mstr_inst|                                          ; 11.9 (11.9)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|hotplug_inst|hotplug_mstr_inst                                                                                                             ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |interrupt_inst|                                                ; 28.8 (16.6)          ; 33.1 (19.1)                      ; 4.3 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (31)             ; 44 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst                                                                                                                             ; sm_pcie_int2csb                                                         ; intel_pcie_gts_300                  ;
;                         |appint_mstr_inst|                                           ; 5.1 (5.1)            ; 6.0 (6.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|appint_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                         |msipend_mstr_inst|                                          ; 7.1 (7.1)            ; 8.0 (8.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|interrupt_inst|msipend_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |pcicfg_inst|                                                   ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst                                                                                                                                ; sm_pcie_csb2pcicfg                                                      ; intel_pcie_gts_300                  ;
;                         |pcicfgcpl_mstr_inst|                                        ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pcicfg_inst|pcicfgcpl_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |pm_inst|                                                       ; 33.2 (22.3)          ; 36.6 (24.5)                      ; 3.7 (2.2)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 56 (36)             ; 42 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst                                                                                                                                    ; sm_pcie_pm2csb                                                          ; intel_pcie_gts_300                  ;
;                         |pm_mstr_inst|                                               ; 10.8 (10.8)          ; 12.1 (12.1)                      ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|pm_inst|pm_mstr_inst                                                                                                                       ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |prs_inst|                                                      ; 4.4 (0.0)            ; 4.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst                                                                                                                                   ; sm_pcie_prs2csb                                                         ; intel_pcie_gts_300                  ;
;                         |prs_mstr_inst|                                              ; 4.4 (4.4)            ; 4.9 (4.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|prs_inst|prs_mstr_inst                                                                                                                     ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |resetevent_inst|                                               ; 17.3 (6.4)           ; 19.7 (6.8)                       ; 2.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (11)             ; 30 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst                                                                                                                            ; sm_pcie_resetevent                                                      ; intel_pcie_gts_300                  ;
;                         |rstevt_mstr_inst|                                           ; 5.7 (5.7)            ; 6.3 (6.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_mstr_inst                                                                                                           ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                         |rstevt_trgt_inst|                                           ; 5.2 (5.2)            ; 6.5 (6.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|resetevent_inst|rstevt_trgt_inst                                                                                                           ; sm_pcie_com_tcsb                                                        ; intel_pcie_gts_300                  ;
;                      |sm_pcie_csb2tx_credit_inst|                                    ; 197.1 (103.6)        ; 237.5 (115.7)                    ; 41.5 (12.3)                                       ; 1.0 (0.2)                        ; 0.0 (0.0)            ; 197 (129)           ; 353 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst                                                                                                                 ; sm_pcie_csb2tx_credit                                                   ; intel_pcie_gts_300                  ;
;                         |memstore_cpl|                                               ; 32.9 (32.9)          ; 37.9 (37.9)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 27 (27)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_cpl                                                                                                    ; sm_pcie_csb2tx_credit_memstore                                          ; intel_pcie_gts_300                  ;
;                         |memstore_np|                                                ; 22.4 (22.4)          ; 31.7 (31.7)                      ; 9.8 (9.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_np                                                                                                     ; sm_pcie_csb2tx_credit_memstore                                          ; intel_pcie_gts_300                  ;
;                         |memstore_p|                                                 ; 22.2 (22.2)          ; 32.6 (32.6)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|memstore_p                                                                                                      ; sm_pcie_csb2tx_credit_memstore                                          ; intel_pcie_gts_300                  ;
;                         |txcredit_trgt_inst|                                         ; 16.1 (16.1)          ; 19.6 (19.6)                      ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|sm_pcie_csb2tx_credit_inst|txcredit_trgt_inst                                                                                              ; sm_pcie_com_tcsb                                                        ; intel_pcie_gts_300                  ;
;                      |user_avmm_adapter_inst|                                        ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|user_avmm_adapter_inst                                                                                                                     ; sm_pcie_user_avmm_adapter                                               ; intel_pcie_gts_300                  ;
;                      |vferror_inst|                                                  ; 20.5 (4.6)           ; 25.7 (9.0)                       ; 5.3 (4.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 31 (4)              ; 42 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst                                                                                                                               ; sm_pcie_csb2vferr                                                       ; intel_pcie_gts_300                  ;
;                         |vferr_tx_mstr_inst|                                         ; 15.8 (15.8)          ; 16.7 (16.7)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vferror_inst|vferr_tx_mstr_inst                                                                                                            ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                      |vw_inst|                                                       ; 5.2 (0.2)            ; 7.0 (0.5)                        ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst                                                                                                                                    ; sm_pcie_vw2csb                                                          ; intel_pcie_gts_300                  ;
;                         |vwmstr_mstr_inst|                                           ; 5.0 (5.0)            ; 6.5 (6.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|vw_inst|vwmstr_mstr_inst                                                                                                                   ; sm_pcie_com_mcsb                                                        ; intel_pcie_gts_300                  ;
;                   |sm_pcie_rx_mainband_inst|                                         ; 771.6 (0.0)          ; 1012.7 (0.0)                     ; 248.9 (0.0)                                       ; 7.9 (0.0)                        ; 0.0 (0.0)            ; 695 (0)             ; 2121 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_rx_top                                                 ; intel_pcie_gts_300                  ;
;                      |st_rx_tuser_halt_0|                                            ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_0                                                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |st_rx_tuser_halt_1|                                            ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_1                                                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |st_rx_tuser_halt_2|                                            ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|st_rx_tuser_halt_2                                                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |u_sm_x4_rx_deskew|                                             ; 768.6 (0.0)          ; 1008.2 (0.0)                     ; 247.4 (0.0)                                       ; 7.9 (0.0)                        ; 0.0 (0.0)            ; 692 (0)             ; 2112 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew                                                                                                                          ; sm_pcie_rx_deskew                                                       ; intel_pcie_gts_300                  ;
;                         |u_wrpcie_deskew|                                            ; 768.6 (1.6)          ; 1008.2 (2.8)                     ; 247.4 (1.3)                                       ; 7.9 (0.0)                        ; 0.0 (0.0)            ; 692 (5)             ; 2112 (7)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew                                                                                                          ; sm_pcie_rx_pld_deskew                                                   ; intel_pcie_gts_300                  ;
;                            |dpchannels[0].rx_pld_deskew_datapipe|                    ; 206.3 (206.3)        ; 276.7 (276.7)                    ; 71.5 (71.5)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 177 (177)           ; 574 (574)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[0].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                          ; intel_pcie_gts_300                  ;
;                            |dpchannels[1].rx_pld_deskew_datapipe|                    ; 190.5 (190.5)        ; 242.2 (242.2)                    ; 55.1 (55.1)                                       ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 161 (161)           ; 517 (517)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[1].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                          ; intel_pcie_gts_300                  ;
;                            |dpchannels[2].rx_pld_deskew_datapipe|                    ; 173.3 (173.3)        ; 224.8 (224.8)                    ; 53.1 (53.1)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 153 (153)           ; 485 (485)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                          ; intel_pcie_gts_300                  ;
;                            |dpchannels[3].rx_pld_deskew_datapipe|                    ; 171.8 (171.8)        ; 232.2 (232.2)                    ; 62.1 (62.1)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 153 (153)           ; 483 (483)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                          ; intel_pcie_gts_300                  ;
;                            |dpchannels[4].rx_pld_deskew_datapipe|                    ; 10.0 (10.0)          ; 11.2 (11.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[4].rx_pld_deskew_datapipe                                                                     ; sm_pcie_rx_pld_deskew_datapipe                                          ; intel_pcie_gts_300                  ;
;                            |dsk_sm|                                                  ; 15.3 (15.3)          ; 18.2 (18.2)                      ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dsk_sm                                                                                                   ; sm_pcie_rx_pld_deskew_sm                                                ; intel_pcie_gts_300                  ;
;                   |sm_pcie_src_inst|                                                 ; 51.7 (41.0)          ; 61.5 (45.8)                      ; 9.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (67)             ; 112 (70)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst                                                                                                                                                    ; sm_pcie_src                                                             ; intel_pcie_gts_300                  ;
;                      |avmm_clk_ninit_done_sync_inst|                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|avmm_clk_ninit_done_sync_inst                                                                                                                      ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |core_pll_lock_sync_inst|                                       ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|core_pll_lock_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[0].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[1].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[2].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[3].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|g_active_ch_pld_rst_n[4].pld_adapter_tx_pld_rst_n_reg_sync                                                                                         ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |p0_pld_in_use_sync_inst|                                       ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_in_use_sync_inst                                                                                                                            ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |p0_pld_link_req_rst_n_sync_inst|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_pld_link_req_rst_n_sync_inst                                                                                                                    ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |p0_rst_tree|                                                   ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_rst_tree                                                                                                                                        ; sm_pcie_reset_tree                                                      ; intel_pcie_gts_300                  ;
;                      |p0_tx_dsk_done_sync_inst|                                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_tx_dsk_done_sync_inst                                                                                                                           ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |pin_perst_n_sync|                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pin_perst_n_sync                                                                                                                                   ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |pld_clk_ninit_done_sync_inst|                                  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst                                                                                                                       ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                      |pld_core_rst_n_sync|                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_core_rst_n_sync                                                                                                                                ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                   |sm_pcie_tx_mainband_inst|                                         ; 190.9 (45.2)         ; 231.1 (45.7)                     ; 40.2 (0.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (72)             ; 586 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst                                                                                                                                            ; sm_pcie_mainband_tx_top                                                 ; intel_pcie_gts_300                  ;
;                      |ready_pipeline_inst0|                                          ; 74.5 (74.5)          ; 92.2 (92.2)                      ; 17.6 (17.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 308 (308)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0                                                                                                                       ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                      |ready_pipeline_inst1a|                                         ; 64.8 (64.8)          ; 85.6 (85.6)                      ; 20.8 (20.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 262 (262)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a                                                                                                                      ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                      |ready_pipeline_inst1b|                                         ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1b                                                                                                                      ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                      |u_sm_x4_tx_deskew|                                             ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew                                                                                                                          ; sm_pcie_tx_deskew                                                       ; intel_pcie_gts_300                  ;
;                |sm_pcie_hal_top_inst|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst                                                                                                                                                                  ; system_intel_pcie_gts_0_intel_pcie_gts_pcie_hal_top_300_un6p7py         ; intel_pcie_gts_300                  ;
;                   |pcie_hal_top|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top                                                                                                                                                     ; system_intel_pcie_gts_0_pcie_hal_top_2100_okrywsy                       ; pcie_hal_top_2100                   ;
;                      |ch4_phip_inst|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst                                                                                                                                       ; ch4_phip                                                                ; pcie_hal_top_2100                   ;
;                      |one_lane_pcie_inst_0|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0                                                                                                                                ; system_intel_pcie_gts_0_pcie_hal_top_one_lane_pcie_hal_2100_ydlnppi     ; pcie_hal_top_2100                   ;
;                         |one_lane_pcie_hal_top_p0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0                                                                                                       ; system_intel_pcie_gts_0_one_lane_pcie_hal_2100_ix3avca                  ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst                                                                                      ; system_intel_pcie_gts_0_one_lane_pcie_hal_phy_hal_2100_i75ctsi          ; one_lane_pcie_hal_2100              ;
;                               |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top                                                                          ; system_intel_pcie_gts_0_phy_hal_2100_jcaj4zy                            ; phy_hal_2100                        ;
;                                  |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                          ; phy_hal_2100                        ;
;                                     |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                                 ; phy_hal_2100                        ;
;                            |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst                                                                                    ; system_intel_pcie_gts_0_one_lane_pcie_hal_pldif_hal_2100_agcatrq        ; one_lane_pcie_hal_2100              ;
;                               |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top                                                                      ; system_intel_pcie_gts_0_pldif_hal_2100_uhebp5y                          ; pldif_hal_2100                      ;
;                                  |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                                        ; pldif_hal_2100                      ;
;                                     |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_0|one_lane_pcie_hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                                     ; pldif_hal_2100                      ;
;                      |one_lane_pcie_inst_1|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1                                                                                                                                ; system_intel_pcie_gts_0_pcie_hal_top_one_lane_pcie_hal_2100_ssolv5i     ; pcie_hal_top_2100                   ;
;                         |one_lane_pcie_hal_top_p1|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1                                                                                                       ; system_intel_pcie_gts_0_one_lane_pcie_hal_2100_5iub4oy                  ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst                                                                                      ; system_intel_pcie_gts_0_one_lane_pcie_hal_phy_hal_2100_4cpcala          ; one_lane_pcie_hal_2100              ;
;                               |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top                                                                          ; system_intel_pcie_gts_0_phy_hal_2100_xvyrmby                            ; phy_hal_2100                        ;
;                                  |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                          ; phy_hal_2100                        ;
;                                     |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                                 ; phy_hal_2100                        ;
;                            |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst                                                                                    ; system_intel_pcie_gts_0_one_lane_pcie_hal_pldif_hal_2100_t5knmua        ; one_lane_pcie_hal_2100              ;
;                               |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top                                                                      ; system_intel_pcie_gts_0_pldif_hal_2100_z6tb5fq                          ; pldif_hal_2100                      ;
;                                  |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                                        ; pldif_hal_2100                      ;
;                                     |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_1|one_lane_pcie_hal_top_p1|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                                     ; pldif_hal_2100                      ;
;                      |one_lane_pcie_inst_2|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2                                                                                                                                ; system_intel_pcie_gts_0_pcie_hal_top_one_lane_pcie_hal_2100_grpui7y     ; pcie_hal_top_2100                   ;
;                         |one_lane_pcie_hal_top_p2|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2                                                                                                       ; system_intel_pcie_gts_0_one_lane_pcie_hal_2100_2dlqizq                  ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst                                                                                      ; system_intel_pcie_gts_0_one_lane_pcie_hal_phy_hal_2100_breh5hy          ; one_lane_pcie_hal_2100              ;
;                               |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top                                                                          ; system_intel_pcie_gts_0_phy_hal_2100_vyl5wia                            ; phy_hal_2100                        ;
;                                  |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                          ; phy_hal_2100                        ;
;                                     |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                                 ; phy_hal_2100                        ;
;                            |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst                                                                                    ; system_intel_pcie_gts_0_one_lane_pcie_hal_pldif_hal_2100_52q5uwa        ; one_lane_pcie_hal_2100              ;
;                               |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top                                                                      ; system_intel_pcie_gts_0_pldif_hal_2100_7x7kbai                          ; pldif_hal_2100                      ;
;                                  |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                                        ; pldif_hal_2100                      ;
;                                     |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_2|one_lane_pcie_hal_top_p2|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                                     ; pldif_hal_2100                      ;
;                      |one_lane_pcie_inst_3|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3                                                                                                                                ; system_intel_pcie_gts_0_pcie_hal_top_one_lane_pcie_hal_2100_kki5zwy     ; pcie_hal_top_2100                   ;
;                         |one_lane_pcie_hal_top_p3|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3                                                                                                       ; system_intel_pcie_gts_0_one_lane_pcie_hal_2100_on44m5i                  ; one_lane_pcie_hal_2100              ;
;                            |phy_hal_top_inst|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst                                                                                      ; system_intel_pcie_gts_0_one_lane_pcie_hal_phy_hal_2100_5itwohy          ; one_lane_pcie_hal_2100              ;
;                               |phy_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top                                                                          ; system_intel_pcie_gts_0_phy_hal_2100_ebn43xi                            ; phy_hal_2100                        ;
;                                  |phy_hal_coreip_inst|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst                                                      ; phy_hal_coreip                                                          ; phy_hal_2100                        ;
;                                     |ch4_phy_inst|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|phy_hal_top_inst|phy_hal_top|phy_hal_coreip_inst|ch4_phy_inst                                         ; ch4_phy                                                                 ; phy_hal_2100                        ;
;                            |pldif_hal_top_inst|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst                                                                                    ; system_intel_pcie_gts_0_one_lane_pcie_hal_pldif_hal_2100_rwte52y        ; one_lane_pcie_hal_2100              ;
;                               |pldif_hal_top|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top                                                                      ; system_intel_pcie_gts_0_pldif_hal_2100_4dfogfq                          ; pldif_hal_2100                      ;
;                                  |pldif_hal_coreip_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst                                                ; pldif_hal_coreip                                                        ; pldif_hal_2100                      ;
;                                     |gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|one_lane_pcie_inst_3|one_lane_pcie_hal_top_p3|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_no_deskew_inst ; ch4_pldif_no_deskew                                                     ; pldif_hal_2100                      ;
;                      |pcie_phip_hal_ctrltop_x4|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4                                                                                                                            ; system_intel_pcie_gts_0_pcie_hal_top_phip_hal_2100_sxn6eia              ; pcie_hal_top_2100                   ;
;                         |pcie_phip_hal_ctrltop|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_phip_hal_ctrltop_x4|pcie_phip_hal_ctrltop                                                                                                      ; system_intel_pcie_gts_0_phip_hal_2100_sxjz2vy                           ; phip_hal_2100                       ;
;                      |pcie_pipe_hal_top|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top                                                                                                                                   ; system_intel_pcie_gts_0_pcie_hal_top_pipe_hal_2100_e6uglya              ; pcie_hal_top_2100                   ;
;                         |pcie_pipe_hal_top|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|pcie_pipe_hal_top|pcie_pipe_hal_top                                                                                                                 ; system_intel_pcie_gts_0_pipe_hal_2100_g57zsoa                           ; pipe_hal_2100                       ;
;             |u_pciess_p0|                                                            ; 200.1 (1.1)          ; 282.8 (1.7)                      ; 82.9 (0.6)                                        ; 0.2 (0.0)                        ; 10.0 (0.0)           ; 267 (1)             ; 499 (3)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0                                                                                                                                                                                                 ; pciess                                                                  ; intel_pcie_gts_300                  ;
;                |SM_TXCRDT.pciess_vecsync_handshake_inst|                             ; 13.3 (11.7)          ; 17.6 (16.1)                      ; 4.4 (4.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 50 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst                                                                                                                                                         ; pciess_vecsync_handshake                                                ; intel_pcie_gts_300                  ;
;                   |acknowledgement_synchronizer_wr_clk|                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|acknowledgement_synchronizer_wr_clk                                                                                                                     ; altera_std_synchronizer                                                 ; altera_work                         ;
;                   |request_synchronizer_rd_clk|                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|request_synchronizer_rd_clk                                                                                                                             ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |SM_TXCRDT.u_warm_rst_coreclk_n_sync|                                 ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.u_warm_rst_coreclk_n_sync                                                                                                                                                             ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |gen_sub.u_hipif|                                                     ; 175.4 (0.0)          ; 246.2 (0.0)                      ; 70.9 (0.0)                                        ; 0.2 (0.0)                        ; 10.0 (0.0)           ; 258 (0)             ; 410 (0)                   ; 0 (0)         ; 27232             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif                                                                                                                                                                                 ; pciess_hip_if_adaptor                                                   ; intel_pcie_gts_300                  ;
;                   |u_ctrlshadow_rdy_axi_st_clk_sync|                                 ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_ctrlshadow_rdy_axi_st_clk_sync                                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                   |u_pciess_cfg_ext_ctrl_shadow|                                     ; 54.9 (36.6)          ; 59.5 (37.6)                      ; 4.6 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 66 (51)             ; 51 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow                                                                                                                                                    ; pciess_cfg_ext_ctrl_shadow                                              ; intel_pcie_gts_300                  ;
;                      |cii_req_i_scfifo|                                              ; 17.0 (0.0)           ; 19.3 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo                                                                                                                                   ; scfifo                                                                  ; altera_work                         ;
;                         |auto_generated|                                             ; 17.0 (0.0)           ; 19.3 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated                                                                                                                    ; scfifo_r6ve                                                             ; altera_work                         ;
;                            |dpfifo|                                                  ; 17.0 (4.9)           ; 19.3 (5.8)                       ; 2.3 (0.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 16 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo                                                                                                             ; a_dpfifo_tncu                                                           ; altera_work                         ;
;                               |FIFOram|                                              ; 10.3 (0.0)           ; 11.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram                                                                                                     ; altera_syncram_24dh                                                     ; altera_work                         ;
;                                  |altera_syncram_impl1|                              ; 10.3 (10.3)          ; 11.0 (11.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                ; altera_syncram_impl_g9vv                                                ; altera_work                         ;
;                               |rd_ptr_msb|                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                  ; altera_counter                                                          ; altera_work                         ;
;                               |usedw_counter|                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|usedw_counter                                                                                               ; altera_counter                                                          ; altera_work                         ;
;                               |wr_ptr|                                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|cii_req_i_scfifo|auto_generated|dpfifo|wr_ptr                                                                                                      ; altera_counter                                                          ; altera_work                         ;
;                      |ctrl_shadow_ss_rst_req_sync|                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrl_shadow_ss_rst_req_sync                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_coreclkout_hip_reset_sync|                                   ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_coreclkout_hip_reset_sync                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                   |u_pciess_cfg_if|                                                  ; 31.5 (10.7)          ; 51.7 (13.8)                      ; 20.1 (3.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (21)             ; 110 (24)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if                                                                                                                                                                 ; pciess_cfg_if                                                           ; intel_pcie_gts_300                  ;
;                      |u_app_int_sync|                                                ; 3.3 (0.0)            ; 5.4 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync                                                                                                                                                  ; altera_std_synchronizer_bundle                                          ; altera_work                         ;
;                         |sync[0].u|                                                  ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[0].u                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[1].u|                                                  ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[1].u                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[2].u|                                                  ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[2].u                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[3].u|                                                  ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_sync|sync[3].u                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_apps_pm_xmt_pme_sync|                                        ; 5.2 (0.0)            ; 10.0 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync                                                                                                                                          ; altera_std_synchronizer_bundle                                          ; altera_work                         ;
;                         |sync[0].u|                                                  ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[0].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[1].u|                                                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[1].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[2].u|                                                  ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[2].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[3].u|                                                  ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[3].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[4].u|                                                  ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[4].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[5].u|                                                  ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[5].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[6].u|                                                  ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[6].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |sync[7].u|                                                  ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_pm_xmt_pme_sync|sync[7].u                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_apps_ready_entr_l23_sync|                                    ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_apps_ready_entr_l23_sync                                                                                                                                      ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_devatt_error_gen_sync|                                       ; 1.4 (0.9)            ; 2.3 (1.0)                        ; 0.9 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync                                                                                                                                         ; pciess_vecsync_handshake                                                ; intel_pcie_gts_300                  ;
;                         |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_devatt_error_gen_sync|request_synchronizer_rd_clk                                                                                                             ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_h2c_error_gen_sync|                                          ; 1.4 (0.7)            ; 2.3 (1.0)                        ; 0.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                                ; intel_pcie_gts_300                  ;
;                         |request_synchronizer_rd_clk|                                ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_h2c_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_hia_error_gen_sync|                                          ; 1.2 (0.7)            ; 2.5 (1.0)                        ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync                                                                                                                                            ; pciess_vecsync_handshake                                                ; intel_pcie_gts_300                  ;
;                         |request_synchronizer_rd_clk|                                ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|request_synchronizer_rd_clk                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_msix_error_gen_sync|                                         ; 1.6 (0.9)            ; 2.5 (1.0)                        ; 0.9 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 5 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync                                                                                                                                           ; pciess_vecsync_handshake                                                ; intel_pcie_gts_300                  ;
;                         |request_synchronizer_rd_clk|                                ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msix_error_gen_sync|request_synchronizer_rd_clk                                                                                                               ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_atten_button_pressed_sync|                               ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_atten_button_pressed_sync                                                                                                                                 ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_cmd_cpled_int_sync|                                      ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_cmd_cpled_int_sync                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_eml_interlock_engaged_sync|                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_eml_interlock_engaged_sync                                                                                                                                ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_mrl_sensor_chged_sync|                                   ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_chged_sync                                                                                                                                     ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_mrl_sensor_state_sync|                                   ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_mrl_sensor_state_sync                                                                                                                                     ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_pre_det_chged_sync|                                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_chged_sync                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_pre_det_state_sync|                                      ; 0.6 (0.6)            ; 1.7 (1.7)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pre_det_state_sync                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_sys_pwr_fault_det_sync|                                      ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_sys_pwr_fault_det_sync                                                                                                                                        ; altera_std_synchronizer                                                 ; altera_work                         ;
;                      |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_coreclk_n_sync                                                                                                                                       ; altera_std_synchronizer                                                 ; altera_work                         ;
;                   |u_pciess_clock_divider|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider                                                                                                                                                          ; pciess_clock_divider                                                    ; intel_pcie_gts_300                  ;
;                   |u_pciess_rx_if|                                                   ; 30.3 (0.0)           ; 47.5 (0.0)                       ; 17.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (0)              ; 85 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if                                                                                                                                                                  ; pciess_rx_if                                                            ; intel_pcie_gts_300                  ;
;                      |u_pciess_rx_fifo|                                              ; 30.3 (0.4)           ; 47.5 (0.5)                       ; 17.2 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (2)              ; 85 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo                                                                                                                                                 ; sm_pciess_rx_fifo                                                       ; intel_pcie_gts_300                  ;
;                         |u_ss_app_st_rx_fifo|                                        ; 30.0 (0.0)           ; 47.0 (0.0)                       ; 17.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 85 (0)                    ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo                                                                                                                             ; dcfifo                                                                  ; altera_work                         ;
;                            |auto_generated|                                          ; 30.0 (6.5)           ; 47.0 (11.1)                      ; 17.0 (4.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (9)              ; 85 (21)                   ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated                                                                                                              ; dcfifo_mht32                                                            ; altera_work                         ;
;                               |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                          ; altera_syncram_p5v51                                                    ; altera_work                         ;
;                                  |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8256              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                     ; altera_syncram_impl_an56                                                ; altera_work                         ;
;                               |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdempty_eq_comp                                                                                              ; cmpr_6oao                                                               ; altera_work                         ;
;                               |rdptr_g1p|                                            ; 5.7 (5.7)            ; 7.6 (7.6)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                    ; altera_gray_counter                                                     ; altera_work                         ;
;                               |rs_dgwp|                                              ; 1.8 (0.0)            ; 6.0 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                      ; alt_synch_pipe_3kfo                                                     ; altera_work                         ;
;                                  |dffpipe7|                                          ; 1.8 (1.8)            ; 6.0 (6.0)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                           ; altera_work                         ;
;                               |wraclr|                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                       ; dffpipe_tni61                                                           ; altera_work                         ;
;                               |wrfull_eq_comp|                                       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                               ; cmpr_6oao                                                               ; altera_work                         ;
;                               |wrptr_g1p|                                            ; 4.7 (4.7)            ; 6.9 (6.9)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                    ; altera_gray_counter                                                     ; altera_work                         ;
;                               |wrptr_g_gray2bin|                                     ; 1.0 (1.0)            ; 1.4 (1.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g_gray2bin                                                                                             ; a_gray2bin_p4n42                                                        ; altera_work                         ;
;                               |ws_brp|                                               ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_brp                                                                                                       ; dffpipe_7ua01                                                           ; altera_work                         ;
;                               |ws_bwp|                                               ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_bwp                                                                                                       ; dffpipe_7ua01                                                           ; altera_work                         ;
;                               |ws_dgrp|                                              ; 1.8 (0.0)            ; 4.2 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                      ; alt_synch_pipe_3kfo                                                     ; altera_work                         ;
;                                  |dffpipe7|                                          ; 1.8 (1.8)            ; 4.2 (4.2)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7                                                                                             ; dffpipe_kh9i1                                                           ; altera_work                         ;
;                               |ws_dgrp_gray2bin|                                     ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp_gray2bin                                                                                             ; a_gray2bin_p4n42                                                        ; altera_work                         ;
;                   |u_pciess_sip_rst_seq|                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_sip_rst_seq                                                                                                                                                            ; pciess_sip_rst_seq                                                      ; intel_pcie_gts_300                  ;
;                   |u_pciess_tx_if|                                                   ; 36.9 (0.0)           ; 59.8 (0.0)                       ; 22.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 108 (0)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if                                                                                                                                                                  ; pciess_tx_if                                                            ; intel_pcie_gts_300                  ;
;                      |sm_pciess_tx.u_pciess_tx_fifo|                                 ; 36.9 (1.8)           ; 59.8 (1.8)                       ; 22.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (2)              ; 108 (2)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo                                                                                                                                    ; sm_pciess_tx_fifo                                                       ; intel_pcie_gts_300                  ;
;                         |axi_st_clk_warm_rst_n|                                      ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_clk_warm_rst_n                                                                                                              ; altera_std_synchronizer                                                 ; altera_work                         ;
;                         |axi_st_intf_fifo|                                           ; 33.7 (0.0)           ; 55.0 (0.0)                       ; 21.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 100 (0)                   ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo                                                                                                                   ; dcfifo                                                                  ; altera_work                         ;
;                            |auto_generated|                                          ; 33.7 (8.5)           ; 55.0 (13.8)                      ; 21.3 (5.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (10)             ; 100 (25)                  ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated                                                                                                    ; dcfifo_4vr92                                                            ; altera_work                         ;
;                               |fifo_altera_syncram|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                ; altera_syncram_vi4l                                                     ; altera_work                         ;
;                                  |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                           ; altera_syncram_impl_6ie4                                                ; altera_work                         ;
;                               |rdaclr|                                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdaclr                                                                                             ; dffpipe_tni61                                                           ; altera_work                         ;
;                               |rdempty_eq_comp|                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdempty_eq_comp                                                                                    ; cmpr_0jdm1                                                              ; altera_work                         ;
;                               |rdptr_g1p|                                            ; 6.1 (6.1)            ; 8.0 (8.0)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                          ; altera_gray_counter                                                     ; altera_work                         ;
;                               |rs_dgwp|                                              ; 2.2 (0.0)            ; 7.0 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                            ; alt_synch_pipe_2cp01                                                    ; altera_work                         ;
;                                  |dffpipe8|                                          ; 2.2 (2.2)            ; 7.0 (7.0)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                           ; altera_work                         ;
;                               |wrfull_eq_comp|                                       ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                     ; cmpr_0jdm1                                                              ; altera_work                         ;
;                               |wrptr_g1p|                                            ; 5.5 (5.5)            ; 7.0 (7.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                          ; altera_gray_counter                                                     ; altera_work                         ;
;                               |wrptr_g_gray2bin|                                     ; 1.1 (1.1)            ; 1.9 (1.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                   ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                               |ws_brp|                                               ; 1.0 (1.0)            ; 1.6 (1.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_brp                                                                                             ; dffpipe_6mk81                                                           ; altera_work                         ;
;                               |ws_bwp|                                               ; 1.0 (1.0)            ; 1.8 (1.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                             ; dffpipe_6mk81                                                           ; altera_work                         ;
;                               |ws_dgrp|                                              ; 2.6 (0.0)            ; 7.0 (0.0)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                            ; alt_synch_pipe_2cp01                                                    ; altera_work                         ;
;                                  |dffpipe8|                                          ; 2.6 (2.6)            ; 7.0 (7.0)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8                                                                                   ; dffpipe_j9jq1                                                           ; altera_work                         ;
;                               |ws_dgrp_gray2bin|                                     ; 1.4 (1.4)            ; 1.9 (1.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                   ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |ss_rst_req_sync|                                            ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|ss_rst_req_sync                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;                   |u_pciess_vf_err_if|                                               ; 20.8 (7.7)           ; 26.0 (8.0)                       ; 5.4 (0.4)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 38 (15)             ; 53 (17)                   ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if                                                                                                                                                              ; pciess_vf_err_if                                                        ; intel_pcie_gts_300                  ;
;                      |u_app_ss_vf_err_flag|                                          ; 12.4 (0.0)           ; 17.0 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 33 (0)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag                                                                                                                                         ; dcfifo                                                                  ; altera_work                         ;
;                         |auto_generated|                                             ; 12.4 (1.8)           ; 17.0 (2.7)                       ; 4.7 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (2)              ; 33 (6)                    ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated                                                                                                                          ; dcfifo_qq8v                                                             ; altera_work                         ;
;                            |fifo_altera_syncram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram                                                                                                      ; altera_syncram_2h71                                                     ; altera_work                         ;
;                               |altera_syncram_impl5|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 480               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                 ; altera_syncram_impl_9f852                                               ; altera_work                         ;
;                            |rdempty_eq_comp|                                         ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdempty_eq_comp                                                                                                          ; cmpr_6oao                                                               ; altera_work                         ;
;                            |rdptr_g1p|                                               ; 5.1 (5.1)            ; 7.8 (7.8)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rdptr_g1p                                                                                                                ; altera_gray_counter                                                     ; altera_work                         ;
;                            |rs_dgwp|                                                 ; 4.3 (0.0)            ; 5.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp                                                                                                                  ; alt_synch_pipe_3kfo                                                     ; altera_work                         ;
;                               |dffpipe7|                                             ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|rs_dgwp|dffpipe7                                                                                                         ; dffpipe_kh9i1                                                           ; altera_work                         ;
;                      |u_warm_rst_coreclk_n_sync|                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_coreclk_n_sync                                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_axi_st_areset_n_axi_st_clk_sync|                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync                                                                                                                                                               ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_ninit_done_n_sync|                                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ninit_done_n_sync                                                                                                                                                                             ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_pld_warm_rst_rdy_n_sync|                                           ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_pld_warm_rst_rdy_n_sync                                                                                                                                                                       ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_ss_rst_seq|                                                        ; 6.7 (0.9)            ; 11.8 (0.9)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq                                                                                                                                                                                    ; PCIESS_RST_SEQ                                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[0].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync|            ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[0].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync|            ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_rdy_sync[1].gen_init_to_hs_sync[1].hs_rdy_sync                                                                                                                              ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_req_sync[0].hs_req_sync|                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[0].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_hs_req_sync[1].hs_req_sync|                                   ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync                                                                                                                                                     ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_resp_rst_sync[0].resp_rst_sync|                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[0].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;                   |gen_resp_rst_sync[1].resp_rst_sync|                               ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[1].resp_rst_sync                                                                                                                                                 ; hssi_ss_std_synchronizer_nocut                                          ; intel_pcie_gts_300                  ;
;       |iopll0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; u0|iopll0                                                                                                                                                                                                                           ; system_iopll_0                                                          ; system_iopll_0                      ;
;          |iopll_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; u0|iopll0|iopll_0                                                                                                                                                                                                                   ; system_iopll_0_altera_iopll_1931_naboooq                                ; altera_iopll_1931                   ;
;       |mem0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mem0                                                                                                                                                                                                                             ; mem0                                                                    ; mem0                                ;
;          |mem0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mem0|mem0                                                                                                                                                                                                                        ; mem0_intel_onchip_memory_147_2eoow2i                                    ; intel_onchip_memory_147             ;
;             |altera_syncram_component|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mem0|mem0|altera_syncram_component                                                                                                                                                                                               ; altera_syncram                                                          ; altera_work                         ;
;                |auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mem0|mem0|altera_syncram_component|auto_generated                                                                                                                                                                                ; altera_syncram_vr81                                                     ; altera_work                         ;
;                   |altera_syncram_impl1|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mem0|mem0|altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                           ; altera_syncram_impl_ii2b1                                               ; altera_work                         ;
;       |mm_interconnect_0|                                                            ; 263.2 (0.0)          ; 366.1 (0.0)                      ; 103.0 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 197 (0)             ; 708 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0                                                                                                                                                                                                                ; system_altera_mm_interconnect_1920_ciglmda                              ; altera_mm_interconnect_1920         ;
;          |mem0_s1_agent|                                                             ; 6.2 (1.0)            ; 6.2 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (3)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_agent                                                                                                                                                                                                  ; system_altera_merlin_slave_agent_1921_b6r3djy                           ; altera_merlin_slave_agent_1921      ;
;             |uncompressor|                                                           ; 4.8 (4.8)            ; 5.2 (5.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_agent|uncompressor                                                                                                                                                                                     ; altera_merlin_burst_uncompressor                                        ; altera_merlin_slave_agent_1921      ;
;          |mem0_s1_agent_rsp_fifo|                                                    ; 12.8 (12.8)          ; 14.2 (14.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_agent_rsp_fifo                                                                                                                                                                                         ; system_altera_avalon_sc_fifo_1931_vhmcgqy                               ; altera_avalon_sc_fifo_1931          ;
;          |mem0_s1_burst_adapter|                                                     ; 210.1 (0.0)          ; 308.7 (0.0)                      ; 98.7 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 115 (0)             ; 651 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_burst_adapter                                                                                                                                                                                          ; system_altera_merlin_burst_adapter_1931_isablti                         ; altera_merlin_burst_adapter_1931    ;
;             |altera_merlin_burst_adapter_13_1.burst_adapter|                         ; 210.1 (210.1)        ; 308.7 (308.7)                    ; 98.7 (98.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 115 (115)           ; 651 (651)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                           ; altera_merlin_burst_adapter_13_1                                        ; altera_merlin_burst_adapter_1931    ;
;          |mem0_s1_translator|                                                        ; 1.2 (1.2)            ; 2.2 (2.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|mem0_s1_translator                                                                                                                                                                                             ; system_altera_merlin_slave_translator_191_x56fcki                       ; altera_merlin_slave_translator_191  ;
;          |pio0_pio_master_agent|                                                     ; 1.5 (1.5)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|pio0_pio_master_agent                                                                                                                                                                                          ; system_altera_merlin_master_agent_1921_2inlndi                          ; altera_merlin_master_agent_1921     ;
;          |pio0_pio_master_translator|                                                ; 31.3 (31.3)          ; 33.0 (33.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|mm_interconnect_0|pio0_pio_master_translator                                                                                                                                                                                     ; system_altera_merlin_master_translator_192_lykd4la                      ; altera_merlin_master_translator_192 ;
;       |pio0|                                                                         ; 8475.9 (0.0)         ; 10553.0 (0.0)                    ; 2109.1 (0.0)                                      ; 32.1 (0.0)                       ; 400.0 (0.0)          ; 10314 (0)           ; 22684 (0)                 ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0                                                                                                                                                                                                                             ; system_intel_pcie_pio_gts_0                                             ; system_intel_pcie_pio_gts_0         ;
;          |intel_pcie_pio_gts_0|                                                      ; 8475.9 (6.4)         ; 10553.0 (8.2)                    ; 2109.1 (1.9)                                      ; 32.1 (0.0)                       ; 400.0 (0.0)          ; 10314 (13)          ; 22684 (11)                ; 0 (0)         ; 913608            ; 154   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0                                                                                                                                                                                                        ; system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_234_qrm2xsq              ; intel_pcie_pio_gts_234              ;
;             |altera_pcie_256s_512s_adapter_inst|                                     ; 1069.1 (0.0)         ; 1457.5 (0.0)                     ; 409.1 (0.0)                                       ; 20.7 (0.0)                       ; 400.0 (0.0)          ; 804 (0)             ; 2581 (0)                  ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst                                                                                                                                                                     ; altera_pcie_s10_gen3x16_adapter                                         ; intel_pcie_pio_gts_234              ;
;                |u_rx_st_if|                                                          ; 314.1 (220.8)        ; 467.8 (344.7)                    ; 158.2 (128.2)                                     ; 4.6 (4.4)                        ; 0.0 (0.0)            ; 165 (16)            ; 1296 (1047)               ; 0 (0)         ; 38336             ; 16    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if                                                                                                                                                          ; altera_pcie_s10_gen3x16_rx_st_if                                        ; intel_pcie_pio_gts_234              ;
;                   |rx_fifo_hi|                                                       ; 42.5 (0.0)           ; 57.7 (0.0)                       ; 15.5 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 124 (0)                   ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi                                                                                                                                               ; dcfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 42.5 (14.0)          ; 57.7 (19.9)                      ; 15.5 (5.9)                                        ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 71 (18)             ; 124 (36)                  ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated                                                                                                                                ; dcfifo_ppe42                                                            ; altera_work                         ;
;                         |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram                                                                                                            ; altera_syncram_0lka1                                                    ; altera_work                         ;
;                            |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                       ; altera_syncram_impl_148b                                                ; altera_work                         ;
;                         |rdptr_g1p|                                                  ; 6.5 (6.5)            ; 7.2 (7.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g1p                                                                                                                      ; altera_gray_counter                                                     ; altera_work                         ;
;                         |rdptr_g_gray2bin|                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |rs_brp|                                                     ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_brp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |rs_bwp|                                                     ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_bwp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |rs_dgwp|                                                    ; 3.1 (0.0)            ; 4.7 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp                                                                                                                        ; alt_synch_pipe_4cp01                                                    ; altera_work                         ;
;                            |dffpipe7|                                                ; 3.1 (3.1)            ; 4.7 (4.7)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7                                                                                                               ; dffpipe_l9jq1                                                           ; altera_work                         ;
;                         |rs_dgwp_gray2bin|                                           ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |wraclr|                                                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wraclr                                                                                                                         ; dffpipe_tni61                                                           ; altera_work                         ;
;                         |wrptr_g1p|                                                  ; 5.5 (5.5)            ; 7.4 (7.4)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g1p                                                                                                                      ; altera_gray_counter                                                     ; altera_work                         ;
;                         |wrptr_g_gray2bin|                                           ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|wrptr_g_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |ws_brp|                                                     ; 1.2 (1.2)            ; 1.6 (1.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_brp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |ws_bwp|                                                     ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_bwp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |ws_dgrp|                                                    ; 3.4 (0.0)            ; 4.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp                                                                                                                        ; alt_synch_pipe_5cp01                                                    ; altera_work                         ;
;                            |dffpipe10|                                               ; 3.4 (3.4)            ; 4.2 (4.2)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10                                                                                                              ; dffpipe_m9jq1                                                           ; altera_work                         ;
;                         |ws_dgrp_gray2bin|                                           ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                   |rx_fifo_lo|                                                       ; 50.8 (0.0)           ; 65.3 (0.0)                       ; 14.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (0)              ; 125 (0)                   ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo                                                                                                                                               ; dcfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 50.8 (16.1)          ; 65.3 (22.1)                      ; 14.5 (6.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (19)             ; 125 (39)                  ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated                                                                                                                                ; dcfifo_f9t6                                                             ; altera_work                         ;
;                         |fifo_altera_syncram|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram                                                                                                            ; altera_syncram_m3f71                                                    ; altera_work                         ;
;                            |altera_syncram_impl5|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 21952             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5                                                                                       ; altera_syncram_impl_me7c                                                ; altera_work                         ;
;                         |rdemp_eq_comp_lsb_mux|                                      ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                          ; mux_qvij                                                                ; altera_work                         ;
;                         |rdemp_eq_comp_msb_mux|                                      ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                          ; mux_qvij                                                                ; altera_work                         ;
;                         |rdptr_g1p|                                                  ; 7.9 (7.9)            ; 8.0 (8.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p                                                                                                                      ; altera_gray_counter                                                     ; altera_work                         ;
;                         |rdptr_g_gray2bin|                                           ; 1.6 (1.6)            ; 2.9 (2.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |rs_brp|                                                     ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_brp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |rs_bwp|                                                     ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_bwp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |rs_dgwp|                                                    ; 2.5 (0.0)            ; 4.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp                                                                                                                        ; alt_synch_pipe_2cp01                                                    ; altera_work                         ;
;                            |dffpipe8|                                                ; 2.5 (2.5)            ; 4.5 (4.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8                                                                                                               ; dffpipe_j9jq1                                                           ; altera_work                         ;
;                         |rs_dgwp_gray2bin|                                           ; 1.4 (1.4)            ; 2.1 (2.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |wraclr|                                                     ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wraclr                                                                                                                         ; dffpipe_tni61                                                           ; altera_work                         ;
;                         |wrptr_g1p|                                                  ; 6.6 (6.6)            ; 7.4 (7.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g1p                                                                                                                      ; altera_gray_counter                                                     ; altera_work                         ;
;                         |wrptr_g_gray2bin|                                           ; 1.1 (1.1)            ; 1.4 (1.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                         |ws_brp|                                                     ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_brp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |ws_bwp|                                                     ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_bwp                                                                                                                         ; dffpipe_6mk81                                                           ; altera_work                         ;
;                         |ws_dgrp|                                                    ; 3.2 (0.0)            ; 3.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp                                                                                                                        ; alt_synch_pipe_3cp01                                                    ; altera_work                         ;
;                            |dffpipe11|                                               ; 3.2 (3.2)            ; 3.9 (3.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp|dffpipe11                                                                                                              ; dffpipe_k9jq1                                                           ; altera_work                         ;
;                         |ws_dgrp_gray2bin|                                           ; 1.4 (1.4)            ; 1.8 (1.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|ws_dgrp_gray2bin                                                                                                               ; a_gray2bin_h3l11                                                        ; altera_work                         ;
;                |u_tx_st_if|                                                          ; 755.0 (321.9)        ; 989.8 (548.7)                    ; 250.9 (242.9)                                     ; 16.2 (16.2)                      ; 400.0 (0.0)          ; 639 (589)           ; 1285 (1204)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if                                                                                                                                                          ; altera_pcie_s10_gen3x16_tx_st_if                                        ; intel_pcie_pio_gts_234              ;
;                   |tx_fifo_hi|                                                       ; 205.4 (5.4)          ; 206.0 (6.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi                                                                                                                                               ; altera_pcie_s10_gen3x16_dcfifo                                          ; intel_pcie_pio_gts_234              ;
;                      |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|m0                                                                                                                                            ; alt_mlab                                                                ; intel_pcie_pio_gts_234              ;
;                   |tx_fifo_lo|                                                       ; 227.7 (13.8)         ; 235.1 (16.2)                     ; 7.4 (2.4)                                         ; 0.0 (0.0)                        ; 200.0 (0.0)          ; 40 (24)             ; 69 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo                                                                                                                                               ; altera_pcie_s10_gen3x16_dcfifo                                          ; intel_pcie_pio_gts_234              ;
;                      |gx0|                                                           ; 6.6 (4.3)            ; 8.5 (4.8)                        ; 1.9 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 20 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0                                                                                                                                           ; altera_s10_pcie_gen3x16_gpx3                                            ; intel_pcie_pio_gts_234              ;
;                         |u_din_gry_sync|                                             ; 2.3 (2.3)            ; 3.7 (3.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync                                                                                                                            ; sync_bit                                                                ; intel_pcie_pio_gts_234              ;
;                      |gx1|                                                           ; 7.3 (5.3)            ; 10.4 (7.4)                       ; 3.1 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 25 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1                                                                                                                                           ; altera_s10_pcie_gen3x16_gpx3                                            ; intel_pcie_pio_gts_234              ;
;                         |u_din_gry_sync|                                             ; 1.9 (1.9)            ; 3.0 (3.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync                                                                                                                            ; sync_bit                                                                ; intel_pcie_pio_gts_234              ;
;                      |m0|                                                            ; 200.0 (200.0)        ; 200.0 (200.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 200.0 (200.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|m0                                                                                                                                            ; alt_mlab                                                                ; intel_pcie_pio_gts_234              ;
;             |altpcied_rx_adaptor_inst|                                               ; 2586.2 (794.6)       ; 2990.3 (794.0)                   ; 406.1 (0.0)                                       ; 2.1 (0.6)                        ; 0.0 (0.0)            ; 3322 (2093)         ; 5972 (12)                 ; 0 (0)         ; 43456             ; 39    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst                                                                                                                                                                               ; altpcied_rx_adaptor                                                     ; intel_pcie_pio_gts_234              ;
;                |u_avst_fifo_pipeline|                                                ; 96.4 (96.4)          ; 172.5 (172.5)                    ; 76.8 (76.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 388 (388)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_fifo_pipeline                                                                                                                                                          ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_fifo|                                                      ; 20.1 (0.0)           ; 20.8 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 32 (0)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo                                                                                                                                                                ; scfifo                                                                  ; altera_work                         ;
;                   |auto_generated|                                                   ; 20.1 (3.2)           ; 20.8 (3.5)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (5)              ; 32 (2)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated                                                                                                                                                 ; scfifo_ma3g                                                             ; altera_work                         ;
;                      |dpfifo|                                                        ; 16.9 (2.3)           ; 17.2 (2.3)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (7)              ; 30 (0)                    ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo                                                                                                                                          ; a_dpfifo_mlau1                                                          ; altera_work                         ;
;                         |FIFOram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                  ; altera_syncram_h5j31                                                    ; altera_work                         ;
;                            |altera_syncram_impl1|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24960             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                             ; altera_syncram_impl_a16a                                                ; altera_work                         ;
;                         |fifo_state|                                                 ; 5.8 (2.5)            ; 6.0 (2.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (4)              ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state                                                                                                                               ; a_fefifo_ouq31                                                          ; altera_work                         ;
;                            |count_usedw|                                             ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                   ; cntr_lnaj1                                                              ; altera_work                         ;
;                         |rd_ptr_count|                                               ; 3.8 (3.8)            ; 4.9 (4.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                             ; altera_counter                                                          ; altera_work                         ;
;                         |wr_ptr|                                                     ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                   ; altera_counter                                                          ; altera_work                         ;
;                |u_avst_rx_pipeline_1a|                                               ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1a                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_1b|                                               ; 311.1 (311.1)        ; 336.4 (336.4)                    ; 25.3 (25.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 836 (836)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_1b                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_2a|                                               ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2a                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_2b|                                               ; 103.8 (103.8)        ; 116.9 (116.9)                    ; 13.1 (13.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 418 (418)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_2b                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_3a|                                               ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3a                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_3b|                                               ; 308.2 (308.2)        ; 336.5 (336.5)                    ; 28.4 (28.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 419 (419)           ; 883 (883)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b                                                                                                                                                         ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_avst_rx_pipeline_4|                                                ; 298.8 (298.8)        ; 338.4 (338.4)                    ; 40.2 (40.2)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 2 (2)               ; 1500 (1500)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_4                                                                                                                                                          ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_axi_rx_pipeline_0|                                                 ; 287.6 (287.6)        ; 448.5 (448.5)                    ; 160.9 (160.9)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1166 (1166)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_0                                                                                                                                                           ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_axi_rx_pipeline_1|                                                 ; 297.9 (297.9)        ; 363.5 (363.5)                    ; 65.6 (65.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 294 (294)           ; 582 (582)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_axi_rx_pipeline_1                                                                                                                                                           ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |u_ss_app_st_rx_fifo|                                                 ; 22.0 (0.0)           ; 33.5 (0.0)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 82 (0)                    ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo                                                                                                                                                           ; dcfifo                                                                  ; altera_work                         ;
;                   |auto_generated|                                                   ; 22.0 (6.6)           ; 33.5 (8.9)                       ; 11.5 (2.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 82 (27)                   ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated                                                                                                                                            ; dcfifo_e6mf1                                                            ; altera_work                         ;
;                      |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram                                                                                                                        ; altera_syncram_agq52                                                    ; altera_work                         ;
;                         |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18496             ; 29    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                   ; altera_syncram_impl_943d1                                               ; altera_work                         ;
;                      |rdptr_g1p|                                                     ; 6.0 (6.0)            ; 9.1 (9.1)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g1p                                                                                                                                  ; altera_gray_counter                                                     ; altera_work                         ;
;                      |rs_dgwp|                                                       ; 1.4 (0.0)            ; 5.0 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp                                                                                                                                    ; alt_synch_pipe_4s5g                                                     ; altera_work                         ;
;                         |dffpipe5|                                                   ; 1.4 (1.4)            ; 5.0 (5.0)                        ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                           ; dffpipe_lpv91                                                           ; altera_work                         ;
;                      |wraclr|                                                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wraclr                                                                                                                                     ; dffpipe_tni61                                                           ; altera_work                         ;
;                      |wrfull_eq_comp|                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrfull_eq_comp                                                                                                                             ; cmpr_dt742                                                              ; altera_work                         ;
;                      |wrptr_g1p|                                                     ; 4.1 (4.1)            ; 5.4 (5.4)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|wrptr_g1p                                                                                                                                  ; altera_gray_counter                                                     ; altera_work                         ;
;                      |ws_dgrp|                                                       ; 2.0 (0.0)            ; 3.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp                                                                                                                                    ; alt_synch_pipe_4s5g                                                     ; altera_work                         ;
;                         |dffpipe5|                                                   ; 2.0 (2.0)            ; 3.1 (3.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                           ; dffpipe_lpv91                                                           ; altera_work                         ;
;                |u_warm_rst_coreclk2_n_sync|                                          ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk2_n_sync                                                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_warm_rst_coreclk3_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk3_n_sync                                                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_warm_rst_coreclk4_n_sync|                                          ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync                                                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |u_warm_rst_coreclk_n_sync|                                           ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync                                                                                                                                                     ; altera_std_synchronizer                                                 ; altera_work                         ;
;             |altpcied_tx_adaptor_inst|                                               ; 1094.9 (4.3)         ; 1443.2 (4.5)                     ; 355.1 (0.2)                                       ; 6.9 (0.0)                        ; 0.0 (0.0)            ; 1600 (6)            ; 4247 (9)                  ; 0 (0)         ; 12360             ; 33    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst                                                                                                                                                                               ; altpcied_tx_adaptor                                                     ; intel_pcie_pio_gts_234              ;
;                |altpcied_tx_packer_inst|                                             ; 804.5 (519.5)        ; 1088.3 (763.6)                   ; 290.2 (249.8)                                     ; 6.4 (5.8)                        ; 0.0 (0.0)            ; 1209 (841)          ; 3391 (2548)               ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst                                                                                                                                                       ; altpcied_tx_packer                                                      ; intel_pcie_pio_gts_234              ;
;                   |ready_pipeline_inst0|                                             ; 272.4 (272.4)        ; 307.4 (307.4)                    ; 35.6 (35.6)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 347 (347)           ; 810 (810)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0                                                                                                                                  ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                   |tx_packer_fifo_inst|                                              ; 11.9 (0.0)           ; 16.5 (0.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (0)              ; 33 (0)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst                                                                                                                                   ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 11.9 (1.0)           ; 16.5 (1.0)                       ; 4.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (1)              ; 33 (2)                    ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated                                                                                                                    ; scfifo_h6oo1                                                            ; altera_work                         ;
;                         |dpfifo|                                                     ; 10.9 (4.8)           ; 15.5 (5.5)                       ; 4.6 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (9)              ; 31 (10)                   ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo                                                                                                             ; a_dpfifo_6pp8                                                           ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram                                                                                                     ; altera_syncram_8pf6                                                     ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8232              ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                ; altera_syncram_impl_7pvs1                                               ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                                  ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|usedw_counter                                                                                               ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 3.8 (3.8)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|wr_ptr                                                                                                      ; altera_counter                                                          ; altera_work                         ;
;                   |tx_packer_steer_inst|                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_steer_inst                                                                                                                                  ; tx_packer_steer                                                         ; intel_pcie_gts_300                  ;
;                |axi_st_clk_warm_rst_n|                                               ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n                                                                                                                                                         ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |axi_st_intf_fifo|                                                    ; 24.6 (0.0)           ; 37.8 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 68 (0)                    ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo                                                                                                                                                              ; dcfifo                                                                  ; altera_work                         ;
;                   |auto_generated|                                                   ; 24.6 (6.5)           ; 37.8 (9.7)                       ; 13.3 (3.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (8)              ; 68 (16)                   ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated                                                                                                                                               ; dcfifo_cef8                                                             ; altera_work                         ;
;                      |fifo_altera_syncram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram                                                                                                                           ; altera_syncram_5aso                                                     ; altera_work                         ;
;                         |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4128              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1                                                                                                      ; altera_syncram_impl_tich1                                               ; altera_work                         ;
;                      |rdaclr|                                                        ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdaclr                                                                                                                                        ; dffpipe_tni61                                                           ; altera_work                         ;
;                      |rdptr_g1p|                                                     ; 5.1 (5.1)            ; 6.7 (6.7)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g1p                                                                                                                                     ; altera_gray_counter                                                     ; altera_work                         ;
;                      |rs_dgwp|                                                       ; 1.9 (0.0)            ; 5.0 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp                                                                                                                                       ; alt_synch_pipe_4s5g                                                     ; altera_work                         ;
;                         |dffpipe5|                                                   ; 1.9 (1.9)            ; 5.0 (5.0)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                           ; altera_work                         ;
;                      |wrfull_eq_comp|                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrfull_eq_comp                                                                                                                                ; cmpr_dt742                                                              ; altera_work                         ;
;                      |wrptr_g1p|                                                     ; 3.9 (3.9)            ; 5.7 (5.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g1p                                                                                                                                     ; altera_gray_counter                                                     ; altera_work                         ;
;                      |wrptr_g_gray2bin|                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g_gray2bin                                                                                                                              ; a_gray2bin_06pt                                                         ; altera_work                         ;
;                      |ws_brp|                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_brp                                                                                                                                        ; dffpipe_861o                                                            ; altera_work                         ;
;                      |ws_bwp|                                                        ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_bwp                                                                                                                                        ; dffpipe_861o                                                            ; altera_work                         ;
;                      |ws_dgrp|                                                       ; 1.8 (0.0)            ; 4.5 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp                                                                                                                                       ; alt_synch_pipe_4s5g                                                     ; altera_work                         ;
;                         |dffpipe5|                                                   ; 1.8 (1.8)            ; 4.5 (4.5)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5                                                                                                                              ; dffpipe_lpv91                                                           ; altera_work                         ;
;                      |ws_dgrp_gray2bin|                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                                              ; a_gray2bin_06pt                                                         ; altera_work                         ;
;                |coreclk_warm_rst_n|                                                  ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n                                                                                                                                                            ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |coreclk_warm_rst_n3|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|coreclk_warm_rst_n3                                                                                                                                                           ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |ready_pipeline_inst0|                                                ; 258.1 (258.1)        ; 306.7 (306.7)                    ; 49.1 (49.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 349 (349)           ; 767 (767)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ready_pipeline_inst0                                                                                                                                                          ; pciess_data_pipeline                                                    ; intel_pcie_gts_300                  ;
;                |ss_rst_req_sync|                                                     ; 1.0 (1.0)            ; 1.7 (1.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ss_rst_req_sync                                                                                                                                                               ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |tx_data_builder_inst|                                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|tx_data_builder_inst                                                                                                                                                          ; tx_data_builder                                                         ; intel_pcie_gts_300                  ;
;             |crdt_intf|                                                              ; 80.0 (80.0)          ; 87.4 (87.4)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (142)           ; 160 (160)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf                                                                                                                                                                                              ; intel_pcie_bam_v2_crdt_intf                                             ; intel_pcie_pio_gts_234              ;
;             |g_pipeline_disable.pio|                                                 ; 3594.5 (0.0)         ; 4510.7 (0.0)                     ; 918.5 (0.0)                                       ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 4381 (0)            ; 9634 (0)                  ; 0 (0)         ; 819456            ; 66    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio                                                                                                                                                                                 ; intel_pcie_bam                                                          ; intel_pcie_pio_gts_234              ;
;                |bam_avmm_intf|                                                       ; 197.8 (197.8)        ; 295.1 (295.1)                    ; 99.0 (99.0)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 136 (136)           ; 1233 (1233)               ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf                                                                                                                                                                   ; intel_pcie_bam_avmm_intf                                                ; intel_pcie_pio_gts_234              ;
;                   |cplram_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff                                                                                                                                                  ; altsyncram                                                              ; altera_work                         ;
;                      |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated                                                                                                                                   ; altsyncram_hntt1                                                        ; altera_work                         ;
;                         |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_avmm_intf|cplram_data_buff|auto_generated|altera_syncram_impl1                                                                                                              ; altera_syncram_impl_tjb01                                               ; altera_work                         ;
;                |bam_cpl|                                                             ; 1299.3 (1273.4)      ; 1435.7 (1406.8)                  ; 136.7 (133.6)                                     ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1210 (1167)         ; 1477 (1437)               ; 0 (0)         ; 267136            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl                                                                                                                                                                         ; intel_pcie_bam_cpl                                                      ; intel_pcie_pio_gts_234              ;
;                   |tx_cpl_data_buff|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff                                                                                                                                                        ; altsyncram                                                              ; altera_work                         ;
;                      |auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated                                                                                                                                         ; altsyncram_bo0m1                                                        ; altera_work                         ;
;                         |altera_syncram_impl1|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 263168            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_data_buff|auto_generated|altera_syncram_impl1                                                                                                                    ; altera_syncram_impl_nlh02                                               ; altera_work                         ;
;                   |tx_cpl_hdr_fifo|                                                  ; 25.9 (0.0)           ; 29.0 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 40 (0)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo                                                                                                                                                         ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 25.9 (2.5)           ; 29.0 (2.8)                       ; 3.1 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (4)              ; 40 (2)                    ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated                                                                                                                                          ; scfifo_umvo1                                                            ; altera_work                         ;
;                         |dpfifo|                                                     ; 23.4 (12.6)          ; 26.1 (14.8)                      ; 2.8 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (19)             ; 38 (16)                   ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo                                                                                                                                   ; a_dpfifo_t0761                                                          ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram                                                                                                                           ; altera_syncram_6qn61                                                    ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3968              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                      ; altera_syncram_impl_ats92                                               ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                        ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 3.4 (3.4)            ; 3.5 (3.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                     ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_cpl_hdr_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                            ; altera_counter                                                          ; altera_work                         ;
;                |bam_rw|                                                              ; 1598.9 (1519.9)      ; 2064.8 (1980.7)                  ; 466.0 (461.0)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2660 (2533)         ; 4115 (3987)               ; 0 (0)         ; 151936            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw                                                                                                                                                                          ; intel_pcie_bam_rw                                                       ; intel_pcie_pio_gts_234              ;
;                   |avmm_cmd_fifo|                                                    ; 23.7 (0.0)           ; 25.5 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 41 (0)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo                                                                                                                                                            ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 23.7 (2.7)           ; 25.5 (2.8)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (4)              ; 41 (2)                    ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated                                                                                                                                             ; scfifo_o0vm1                                                            ; altera_work                         ;
;                         |dpfifo|                                                     ; 20.9 (12.3)          ; 22.7 (13.2)                      ; 1.8 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (17)             ; 39 (17)                   ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo                                                                                                                                      ; a_dpfifo_s01m                                                           ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                              ; altera_syncram_31r32                                                    ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2464              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                         ; altera_syncram_impl_58h92                                               ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 1.9 (1.9)            ; 2.8 (2.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                           ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                        ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                               ; altera_counter                                                          ; altera_work                         ;
;                   |avmm_data_fifo|                                                   ; 22.6 (0.0)           ; 22.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 46 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo                                                                                                                                                           ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 22.6 (0.0)           ; 22.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 46 (0)                    ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated                                                                                                                                            ; scfifo_76tg                                                             ; altera_work                         ;
;                         |dpfifo|                                                     ; 22.6 (10.2)          ; 22.8 (10.3)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (19)             ; 46 (16)                   ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo                                                                                                                                     ; a_dpfifo_a1hl1                                                          ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram                                                                                                                             ; altera_syncram_j5211                                                    ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 147456            ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                        ; altera_syncram_impl_9anb1                                               ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 4.4 (4.4)            ; 4.5 (4.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                          ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                       ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_data_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                              ; altera_counter                                                          ; altera_work                         ;
;                   |cpl_cmd_fifo|                                                     ; 32.8 (0.0)           ; 35.8 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 41 (0)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo                                                                                                                                                             ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 32.8 (2.2)           ; 35.8 (3.0)                       ; 3.1 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (3)              ; 41 (1)                    ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated                                                                                                                                              ; scfifo_r9832                                                            ; altera_work                         ;
;                         |dpfifo|                                                     ; 30.5 (20.6)          ; 32.8 (21.5)                      ; 2.3 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (26)             ; 40 (18)                   ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo                                                                                                                                       ; a_dpfifo_7etg1                                                          ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                               ; altera_syncram_ntp71                                                    ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2016              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                          ; altera_syncram_impl_blkh1                                               ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                            ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                         ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 3.0 (3.0)            ; 3.8 (3.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|cpl_cmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                ; altera_counter                                                          ; altera_work                         ;
;                |bam_sch_intf|                                                        ; 498.5 (188.2)        ; 715.1 (255.9)                    ; 216.7 (67.9)                                      ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 375 (31)            ; 2809 (1333)               ; 0 (0)         ; 138240            ; 19    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf                                                                                                                                                                    ; intel_pcie_bam_sch_intf                                                 ; intel_pcie_pio_gts_234              ;
;                   |hdr_preproc|                                                      ; 284.3 (262.5)        ; 431.9 (410.2)                    ; 147.6 (147.8)                                     ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 300 (261)           ; 1428 (1392)               ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc                                                                                                                                                        ; intel_pcie_bam_cmd_preproc                                              ; intel_pcie_pio_gts_234              ;
;                      |preproc_fifo|                                                  ; 21.7 (0.0)           ; 21.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 36 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo                                                                                                                                           ; scfifo                                                                  ; altera_work                         ;
;                         |auto_generated|                                             ; 21.7 (0.0)           ; 21.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 36 (0)                    ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated                                                                                                                            ; scfifo_9pg82                                                            ; altera_work                         ;
;                            |dpfifo|                                                  ; 21.7 (12.2)          ; 21.7 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 36 (14)                   ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo                                                                                                                     ; a_dpfifo_8laq1                                                          ; altera_work                         ;
;                               |FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram                                                                                                             ; altera_syncram_kp962                                                    ; altera_work                         ;
;                                  |altera_syncram_impl1|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7168              ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                        ; altera_syncram_impl_6um71                                               ; altera_work                         ;
;                               |rd_ptr_msb|                                           ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                          ; altera_counter                                                          ; altera_work                         ;
;                               |usedw_counter|                                        ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|usedw_counter                                                                                                       ; altera_counter                                                          ; altera_work                         ;
;                               |wr_ptr|                                               ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|hdr_preproc|preproc_fifo|auto_generated|dpfifo|wr_ptr                                                                                                              ; altera_counter                                                          ; altera_work                         ;
;                   |writedata_fifo|                                                   ; 26.0 (0.0)           ; 27.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 48 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo                                                                                                                                                     ; scfifo                                                                  ; altera_work                         ;
;                      |auto_generated|                                                ; 26.0 (0.0)           ; 27.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (0)              ; 48 (0)                    ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated                                                                                                                                      ; scfifo_4v862                                                            ; altera_work                         ;
;                         |dpfifo|                                                     ; 26.0 (13.1)          ; 27.2 (14.2)                      ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (18)             ; 48 (16)                   ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo                                                                                                                               ; a_dpfifo_t5vm                                                           ; altera_work                         ;
;                            |FIFOram|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram                                                                                                                       ; altera_syncram_j67s                                                     ; altera_work                         ;
;                               |altera_syncram_impl1|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 13    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                  ; altera_syncram_impl_s0jr                                                ; altera_work                         ;
;                            |rd_ptr_msb|                                              ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                    ; altera_counter                                                          ; altera_work                         ;
;                            |usedw_counter|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                 ; altera_counter                                                          ; altera_work                         ;
;                            |wr_ptr|                                                  ; 4.4 (4.4)            ; 4.5 (4.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                        ; altera_counter                                                          ; altera_work                         ;
;             |pio_clkCtrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl                                                                                                                                                                                            ; system_intel_pcie_pio_gts_0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja ; intel_pcie_pio_gts_234              ;
;                |intel_pio_clkctrl|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl                                                                                                                                                                          ; system_intel_pcie_pio_gts_0_intelclkctrl_200_f3nubzq                    ; intelclkctrl_200                    ;
;             |rst_ctrl|                                                               ; 24.5 (22.9)          ; 28.2 (25.8)                      ; 3.6 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 29 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl                                                                                                                                                                                               ; rst_ctrl                                                                ; intel_pcie_pio_gts_234              ;
;                |rst_clk_sys_resync|                                                  ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync                                                                                                                                                                            ; fim_resync                                                              ; intel_pcie_pio_gts_234              ;
;                   |resync_chains[0].synchronizer_nocut|                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut                                                                                                                                        ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;                |rst_in_resync|                                                       ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_in_resync                                                                                                                                                                                 ; fim_resync                                                              ; intel_pcie_pio_gts_234              ;
;                   |resync_chains[0].synchronizer_nocut|                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut                                                                                                                                             ; altera_std_synchronizer_nocut                                           ; intel_pcie_gts_300                  ;
;             |u_gen_txcrdt_tdata_sync|                                                ; 20.2 (18.8)          ; 27.6 (25.0)                      ; 7.4 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 50 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync                                                                                                                                                                                ; pciess_vecsync                                                          ; intel_pcie_gts_300                  ;
;                |acknowledgement_synchronizer_wr_clk|                                 ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|acknowledgement_synchronizer_wr_clk                                                                                                                                            ; altera_std_synchronizer                                                 ; altera_work                         ;
;                |request_synchronizer_rd_clk|                                         ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|request_synchronizer_rd_clk                                                                                                                                                    ; altera_std_synchronizer                                                 ; altera_work                         ;
;       |rst_controller|                                                               ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|rst_controller                                                                                                                                                                                                                   ; altera_reset_controller                                                 ; altera_reset_controller_1922        ;
;          |alt_rst_sync_uq1|                                                          ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                  ; altera_reset_synchronizer                                               ; altera_reset_controller_1922        ;
;       |rst_controller_002|                                                           ; 0.6 (0.0)            ; 1.5 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|rst_controller_002                                                                                                                                                                                                               ; altera_reset_controller                                                 ; altera_reset_controller_1922        ;
;          |alt_rst_sync_uq1|                                                          ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                              ; altera_reset_synchronizer                                               ; altera_reset_controller_1922        ;
;       |srcssip|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|srcssip                                                                                                                                                                                                                          ; system_intel_srcss_gts_0                                                ; system_intel_srcss_gts_0            ;
;          |intel_srcss_gts_0|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|srcssip|intel_srcss_gts_0                                                                                                                                                                                                        ; system_intel_srcss_gts_0_intel_srcss_gts_200_bg3co7q                    ; intel_srcss_gts_200                 ;
;       |syspll_inst|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|syspll_inst                                                                                                                                                                                                                      ; system_intel_systemclk_gts_0                                            ; system_intel_systemclk_gts_0        ;
;          |intel_systemclk_gts_0|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|syspll_inst|intel_systemclk_gts_0                                                                                                                                                                                                ; system_intel_systemclk_gts_0_intel_systemclk_gts_200_ml62u5i            ; intel_systemclk_gts_200             ;
;             |inst|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|syspll_inst|intel_systemclk_gts_0|inst                                                                                                                                                                                           ; system_intel_systemclk_gts_0_intel_systemclk_gts_spll_hal_200_xeaucwq   ; intel_systemclk_gts_200             ;
;                |spll_hal_top|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|syspll_inst|intel_systemclk_gts_0|inst|spll_hal_top                                                                                                                                                                              ; system_intel_systemclk_gts_0_spll_hal_2100_lnffyfa                      ; spll_hal_2100                       ;
;                   |inst|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; u0|syspll_inst|intel_systemclk_gts_0|inst|spll_hal_top|inst                                                                                                                                                                         ; spll_hal_top                                                            ; spll_hal_2100                       ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Nets with Highest Wire Count                                                                                                       ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+
; Net                                                                                                ; Number of Wires Used ; Fanout ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|i48467                                       ; 429                  ; 1160   ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                        ; 410                  ; 827    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[5]                       ; 394                  ; 610    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                    ; 376                  ; 609    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[4]                       ; 333                  ; 610    ;
; ~GND                                                                                               ; 332                  ; 32029  ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|dout_rptr[4] ; 332                  ; 392    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_hi|dout_rptr[4] ; 322                  ; 389    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[3]                       ; 309                  ; 514    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                        ; 296                  ; 513    ;
+----------------------------------------------------------------------------------------------------+----------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name              ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; PER_p[0]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[1]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[2]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_p[3]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[0]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[1]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[2]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; PER_n[3]          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED0B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED1B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED2B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3R             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3G             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; LED3B             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; FPGA_PB[0]        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; FPGA_PB[1]        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; FPGA_RST_n        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; PET_n[0]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[0]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_CLK_p        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[1]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[1]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[2]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[2]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_n[3]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PET_p[3]          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; REFCLK_3B0_p      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_100M_CK_p    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RSTb         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; REFCLK_3B0_p(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_CLK_p(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_100M_CK_p(n) ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------+
; Routing Usage Summary                                              ;
+--------------------------------------+-----------------------------+
; Routing Resource Type                ; Usage                       ;
+--------------------------------------+-----------------------------+
; Block Input Mux Wrapbacks            ; 267 / 197,400 ( < 1 % )     ;
; Block Input Muxes                    ; 82,719 / 2,278,560 ( 4 % )  ;
; Block interconnects                  ; 63,237 / 2,391,360 ( 3 % )  ;
; C1 interconnects                     ; 30,684 / 1,071,360 ( 3 % )  ;
; C4 interconnects                     ; 9,566 / 1,049,040 ( < 1 % ) ;
; C8 interconnects                     ; 84 / 104,904 ( < 1 % )      ;
; DCM_muxes                            ; 5 / 456 ( 1 % )             ;
; DELAY_CHAINs                         ; 0 / 4,306 ( 0 % )           ;
; Direct links                         ; 9,894 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 283 / 31,584 ( < 1 % )      ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )           ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )           ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )             ;
; Programmable Invert Buffers          ; 0 / 320 ( 0 % )             ;
; Programmable Invert Inputs           ; 2,776 / 214,170 ( 1 % )     ;
; Programmable Inverts                 ; 2,776 / 214,170 ( 1 % )     ;
; R0 interconnects                     ; 39,665 / 1,835,820 ( 2 % )  ;
; R1 interconnects                     ; 25,262 / 1,049,040 ( 2 % )  ;
; R12 interconnects                    ; 94 / 157,356 ( < 1 % )      ;
; R2 interconnects                     ; 11,037 / 527,340 ( 2 % )    ;
; R4 interconnects                     ; 8,478 / 532,980 ( 2 % )     ;
; R6 interconnects                     ; 7,842 / 535,800 ( 1 % )     ;
; Redundancy Muxes                     ; 603 / 62,248 ( < 1 % )      ;
; Row Clock Tap-Offs                   ; 1,941 / 157,356 ( 1 % )     ;
; Switchbox_clock_muxes                ; 49 / 5,120 ( < 1 % )        ;
; VIO Buffers                          ; 2 / 12,800 ( < 1 % )        ;
; Vertical_seam_tap_muxes              ; 47 / 2,304 ( 2 % )          ;
+--------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; u0|iopll0|iopll_0_outclk1                                                         ; 6.5               ;
; u0|iopll0|iopll_0_outclk1                                                         ; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; 3.6               ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; 3.0               ;
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 3.0               ;
; u0|iopll0|iopll_0_outclk1                                                         ; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 2.9               ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                     ; Destination Register                                                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[1]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[1]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[3]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[3]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[3]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[3]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[4]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[4] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[0]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[5]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[5]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[6]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[6]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[12]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[12]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[4]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[4]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[1]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[1]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[2]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[2]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[7]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[7]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[7]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[7]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[0]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[0]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[4]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[4] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[4]                                                 ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[4]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[10]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[10]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[1]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[1] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[14]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[14]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[1]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[2]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[2]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[5]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[6]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[6]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[0] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[18]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[18]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[0]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[3]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[3]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[5] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[5] ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[5]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[13]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[13]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[6]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[6]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[3]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[3] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[12]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[12]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[8]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[8]                                                                     ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[4]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[4]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[0]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[0]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[0]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[0]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[0]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[0]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[8]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[8]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[1]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[3]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[4]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[4]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[2]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[3]                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[17]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[17]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[1]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[1]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[16]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[16]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[9]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[9]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[2]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[4]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[4]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[1]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[1]                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[14]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[14]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rdptr_g[5]         ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe8|dffe9a[5] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[2]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[2]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[3]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[3]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[6] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[1]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[1]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[4]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[4]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[2]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[2]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[2]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[2]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[11]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[11]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[0]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[0]                                                                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[15]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[15]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[11]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[11]                                                                                           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[10]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[10]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[1]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[5]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[5]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[0]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[0]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[17]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[17]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[1]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[1]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[1]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[1]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[3]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[3]           ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe7|dffe8a[2]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[6]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[6]                             ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[3] ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3] ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rdptr_g[4]                                     ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|ws_dgrp|dffpipe10|dffe11a[4]                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rdptr_g[0]                                                    ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|ws_dgrp|dffpipe5|dffe6a[0]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[2]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[2]                                         ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rdptr_g[3]                   ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|ws_dgrp|dffpipe7|dffe8a[3]           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|din_gry[3]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx1|u_din_gry_sync|sync_regs_s1[3]                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[16]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[16]                                                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|delayed_wrptr_g[4]                                         ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                         ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[0]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[0]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[13]                                                                                 ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[13]                                                                                           ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|din_gry[4]                                                ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_tx_st_if|tx_fifo_lo|gx0|u_din_gry_sync|sync_regs_s1[4]                                    ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_in_d1[1]                                                                                  ; u0|pio0|intel_pcie_pio_gts_0|u_gen_txcrdt_tdata_sync|data_out[1]                                                                                            ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[15]                                                          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[15]                                                                    ; 0.150             ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_in_d1[9]                                                           ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.pciess_vecsync_handshake_inst|data_out[9]                                                                     ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|delayed_wrptr_g[4]                                            ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rs_dgwp|dffpipe5|dffe6a[4]                                            ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|delayed_wrptr_g[5]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_hi|auto_generated|rs_dgwp|dffpipe7|dffe8a[5]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|delayed_wrptr_g[3]                             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rs_dgwp|dffpipe8|dffe9a[3]                             ; 0.150             ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[2]                                                                      ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[3]                                                                              ; 0.043             ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|dw_len_reg[6]                                                                           ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|pcie_lines_cntr[3]                                                                              ; 0.043             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 99 path(s) that have the largest delay added for hold.


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                             ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                            ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_127~30_ERTM1                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[223]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_383~30_ERTM1                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[221]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[185]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[184]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[220]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[218]                                                                                                            ;
; short           ; right     ; [(36, 56), (47, 63)]              ; 42.396 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[37]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[14]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[36]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[34]                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[70]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[74]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|fifo_altera_syncram|altera_syncram_impl5|q_b[63]                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[16]                                                                                                    ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|ss_app_st_rx_fifo_rdreq~2                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~41                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~141                                                                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~32                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~39                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~34                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~37                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~35                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|axi_rx_pipe1_in_data[0]~38                                                                                                     ;
; short           ; left      ; [(24, 72), (35, 79)]              ; 48.571 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk4_n_sync|dreg[1]                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[384]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[395]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[399]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[920]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[921]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[922]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[923]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[924]                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[926]                                           ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate_2                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate_1                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[5]~_Duplicate                                                                                           ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|srst_reg                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[101]                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[35]                                                                                                             ;
; short           ; up        ; [(48, 56), (59, 63)]              ; 53.194 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[37]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[22]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_hdr_reg5[20]                                                                                                         ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[31]                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|srst_reg                                                                                                            ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[35]                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cmd_reg[38]                                                                                                              ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|in_ready                                                               ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[4]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dp_marker[3]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[3].rx_pld_deskew_datapipe|o_tap_sel_one_hot[4] ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|full1                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][36]     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][44]     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_rx_mainband_inst|u_sm_x4_rx_deskew|u_wrpcie_deskew|dpchannels[2].rx_pld_deskew_datapipe|data_pipe[0][6]      ;
; short           ; down      ; [(0, 72), (11, 79)]               ; 35.694 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[288]                                                             ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[60]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[23]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[34]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[28]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[36]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[16]                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst0|data1[35]                                                              ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[1]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[2]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[3]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[4]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_wrreq                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[5]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[0]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rdptr_g1p|q[6]                                                                  ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|data_reg1[509]                                                                                                            ;
; long high speed ; right     ; [(24, 56), (35, 63)]              ; 81.063 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[337]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[306]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[339]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[499]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[371]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[307]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[468]                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|bam_data_reg[340]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[500]                                          ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|shift_right_0~386                                                                                                        ;
; long high speed ; left      ; [(60, 88), (71, 95)]              ; 93.056 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[6]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[7]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[8]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[5]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[0]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[1]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[2]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[3]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|tx_data_buf_wr_addr[4]                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_data_reg5[413]                                                                                                       ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[4]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[5]                                                                ;
; long high speed ; up        ; [(36, 56), (47, 63)]              ; 83.929 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                                                                             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|pcie_rst_n                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|crdt_intf|bam_tx_signal_ready_o~ERTM0                                                                                                                   ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                                                                          ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                                                                      ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|rx_data_fifo_wrreq~1                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~102                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[2]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|wr_ptr|count[3]                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|writedata_fifo|auto_generated|dpfifo|rtl~107                                                                        ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;    High Routing Fan-Out                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~3                                                                                          ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                        ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|rtl~20                                                        ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|rx_fifo_rdreq~0                                                                                  ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[2]                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|dc_fifo_wrreq~0                                                                                                                ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g[2]                                                                                     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|wrptr_g[1]                                                    ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|wrptr_g[1]                                                                                     ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|rtl~1                                                                                          ;
; long high speed ; down      ; [(0, 64), (11, 71)]               ; 97.619 %    ;    Long Distance                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                                                                        ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[112]                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|pld_clk_ninit_done_sync_inst|dreg[1]                                                                ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|ready_pipeline_inst1a|in_ready                                                              ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_tx_mainband_inst|u_sm_x4_tx_deskew|tx_dsk_marker_2q[4]                                                       ;
;     --          ;           ;                                   ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_rx_if|u_pciess_rx_fifo|u_ss_app_st_rx_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[245]             ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[94]                                               ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[106]                                              ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[91]                                               ;
;     --          ;           ;                                   ;             ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_intf_fifo|auto_generated|fifo_altera_syncram|altera_syncram_impl1|q_b[107]                                              ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                       ; Total Grid Crossings ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+
; u0|iopll0|iopll_0|tennm_ph2_iopll~O_LOCK                                                                                       ; 16                   ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d                             ; 15                   ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2                                                                                       ; 12                   ;
; ~GND                                                                                                                           ; 12                   ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|pcie_rst_n                                                                               ; 11                   ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|init_reset_n[0]                                                               ; 10                   ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_tx_if|sm_pciess_tx.u_pciess_tx_fifo|ss_rst_st                     ; 9                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|dreg[1]                                        ; 9                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|srst_reg                                                           ; 7                    ;
; u0|pio0|intel_pcie_pio_gts_0|pio_rstn_d2~xsyn                                                                                  ; 7                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_axi_st_areset_n_axi_st_clk_sync|dreg[1]                                                  ; 7                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM2                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~0_ERTM1                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~1_ERTM2                                 ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|Mux_1768~1_ERTM1                                 ; 6                    ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|o_app_pld_link_req_rst                        ; 6                    ;
; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_pld_warm_rst_rdy_n_sync|dreg[1]                                                          ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_wrreq                                    ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|sc_fifo_rdreq                                    ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1]                           ; 6                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|i1559~287_ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|avmm_address_reg2[4]                                                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM4                                                    ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_rw|Mux_31~316_ERTM3                                                    ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[2]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[3]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[5]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_cpl|cpl_addr_reg4[4]                                                   ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data0[66]~ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0                                              ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|full0~xsyn                                         ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|i1778                                              ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut|dreg[1]                                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|ready_pipeline_inst0|data1[63]~ERTM0             ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_rdreq_q~xsyn                                ; 5                    ;
; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d~xsyn                        ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~3                     ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[4]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[3]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[2]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[1]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|wrptr_g[0]                ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altera_pcie_256s_512s_adapter_inst|u_rx_st_if|rx_fifo_lo|auto_generated|rtl~5                     ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~42 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~41 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|altpcied_tx_packer_inst|tx_packer_fifo_inst|auto_generated|dpfifo|rtl~40 ; 5                    ;
; u0|pio0|intel_pcie_pio_gts_0|g_pipeline_disable.pio|bam_sch_intf|tx_valid_reg3                                                 ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_warm_rst_coreclk_n_sync|dreg[1]                                        ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[252]                                         ; 4                    ;
; u0|pio0|intel_pcie_pio_gts_0|altpcied_rx_adaptor_inst|u_avst_rx_pipeline_3b|data1[250]                                         ; 4                    ;
+--------------------------------------------------------------------------------------------------------------------------------+----------------------+


+--------------------------------------------------+
; Hyper-Retimer Settings                           ;
+------------------------+---------+---------------+
; Option                 ; Setting ; Default Value ;
+------------------------+---------+---------------+
; Enable Auto-Pipelining ; On      ; On            ;
+------------------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------+
; Reset Sequence Requirement                                                                                      ;
+-----------------------------------------------------------------------------------+-----------------------------+
; Clock Name                                                                        ; Number of additional cycles ;
+-----------------------------------------------------------------------------------+-----------------------------+
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk_ref                                ; 0                           ;
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk_reg                                ; 0                           ;
; u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                    ; 2                           ;
; u0|dut|intel_pcie_gts_0_avmm_clock0                                               ; 0                           ;
; internal_clk                                                                      ; 0                           ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 ; 0                           ;
; u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; 2                           ;
; u0|iopll0|iopll_0_refclk                                                          ; 0                           ;
; u0|iopll0|iopll_0|tennm_ph2_iopll|ref_clk0                                        ; 0                           ;
; u0|iopll0|iopll_0_n_cnt_clk                                                       ; 0                           ;
; u0|iopll0|iopll_0_m_cnt_clk                                                       ; 0                           ;
; u0|iopll0|iopll_0_outclk0                                                         ; 0                           ;
; u0|iopll0|iopll_0_outclk1                                                         ; 0                           ;
+-----------------------------------------------------------------------------------+-----------------------------+
Note: Due to retiming optimizations, a clock domain may require a longer reset sequence to ensure correct functionality.  The table above indicates the minimum number of additional reset sequence cycles needed for each clock domain.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Limit Summary                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock Transfer                                                                                                                                    ; Limiting Reason                                           ; Recommendation                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Transfer from internal_clk to u0|iopll0|iopll_0_outclk1                                                                                           ; Short Path/Long Path                                      ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
; Clock Domain u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                                                                       ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain u0|iopll0|iopll_0_outclk1                                                                                                            ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|iopll0|iopll_0_outclk1                                                         ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|dut|intel_pcie_gts_0_avmm_clock0 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                               ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                                                    ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|iopll0|iopll_0_outclk1 to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2                      ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Clock Domain u0|dut|intel_pcie_gts_0_avmm_clock0                                                                                                  ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|dut|intel_pcie_gts_0_avmm_clock0                                               ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|iopll0|iopll_0_outclk1 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk                                                         ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
; Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 ; Meets timing requirements: No further analysis performed. ; None                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


Critical Chain Summary for Transfer from internal_clk to u0|iopll0|iopll_0_outclk1
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Short Path/Long Path                                                                                                                                                                                                             ;
;                                                                                                                                                                                                                                                                    ;
; Reduce the delay of 'Long Paths' in the chain                                                                                                                                                                                                                      ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                                                                                  ;
;    or increase the delay (or add pipeline stages) to 'Short Paths' in the chain                                                                                                                                                                                    ;
;    Refer to <a href='https://www.intel.com/content/www/us/en/docs/programmable/683353/current/short-path-long-path.html'>Short Path / Long Path</a> in the <i>Intel Hyperflex Architecture High-Performance Design Handbook</i> for more information.              ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Boundary Port Restriction                                                                                                                                                                                                                    ;
;  Unable to retime across boundary ports:                                                                                                                                                                                                                           ;
;    auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                                                                                                                                                        ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Cross Partition Transfer Restriction                                                                                                                                                                                                         ;
;  Unable to retime across nodes involved in cross-partition transfers:                                                                                                                                                                                              ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset                                                                                                                                                                      ;
;    u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn                                                                                                                                                                                                                ;
;                                                                                                                                                                                                                                                                    ;
; Retiming Restriction: Metastability Synchronizer                                                                                                                                                                                                                   ;
;  Add additional pipeline stages to isolate the register(s), to allow retiming optimizations to improve performance                                                                                                                                                 ;
;  or set Synchronization Register Chain Length to 1 if evaluating IP module performance                                                                                                                                                                             ;
;   u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                                                                                                                                                                           ;
;    Refer to <a href='https://www.intel.com/content/www/us/en/docs/programmable/683353/current/hyper-pipelining-add-pipeline-registers.html'>Hyper-Pipelining</a> in the <i>Intel Hyperflex Architecture High-Performance Design Handbook</i> for more information. ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                                 ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+
; Path Info            ; Register                     ; Register ID ; Element                                                                                                            ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+
; Long Path (Critical) ; REG (SDM)                    ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset~internal_ctrl_clock.reg ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset|gpio_o                  ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
; Long Path (Critical) ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn|datac                                                             ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn|combout                                                           ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I92                                             ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_LOCAL_INTERCONNECT_X30_Y9_N0_I5                                  ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I59                        ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I63                                             ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch|datae                                                ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~cw_la_lab/laboutb[11]                                ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I120                                ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I52                                     ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I48                                     ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~R0_X30_Y9_N0_I29                                     ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~LOCAL_INTERCONNECT_X30_Y9_N0_I74                     ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61            ;
; Long Path (Critical) ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I60                                 ;
; Long Path (Critical) ;                              ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1|d                           ;
; Long Path (Critical) ; REG (Metastability required) ; #2          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                             ;
; -------------------- ; ---------------------------- ; ----------- ; ------------------------------------------------------------------------------------------------------------------ ;
; Short Path           ; REG (SDM)                    ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset~internal_ctrl_clock.reg ;
; Short Path           ;                              ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset|sdm_gpo_out_user_reset|gpio_o                  ;
; Short Path           ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
; Short Path           ;                              ;             ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
; Short Path           ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn|datac                                                             ;
; Short Path           ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn|combout                                                           ;
; Short Path           ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_LAB_RE_X30_Y9_N0_I92                                             ;
; Short Path           ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_LOCAL_INTERCONNECT_X30_Y9_N0_I5                                  ;
; SDC Exception        ; Bypassed Hyper-Register      ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i139~0xsyn~_BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I59                        ;
; SDC Exception        ; Bypassed Hyper-Register      ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61            ;
; Short Path           ; Bypassed Hyper-Register      ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~BLOCK_INPUT_MUX_PASSTHROUGH_X30_Y9_N0_I61            ;
; Short Path           ;                              ;             ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch~LAB_RE_X30_Y9_N0_I60                                 ;
; Short Path           ;                              ;             ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1|d                           ;
; Short Path           ; REG (Metastability required) ; #2          ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_hs_req_sync[1].hs_req_sync|din_s1                             ;
+----------------------+------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------+



Clock Domain u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain u0|iopll0|iopll_0_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|iopll0|iopll_0_outclk1 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|dut|intel_pcie_gts_0_avmm_clock0 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|iopll0|iopll_0_outclk1 to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


Clock Domain u0|dut|intel_pcie_gts_0_avmm_clock0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|dut|intel_pcie_gts_0_avmm_clock0 (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|iopll0|iopll_0_outclk1 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk (Meets timing requirements: No further analysis performed.)
===============================================================================


Transfer from u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk to u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 (Meets timing requirements: No further analysis performed.)
===============================================================================


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hyper-Retimer INI Usage                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Option               ; Usage                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Initialization file: ; C:/projects/axe5_eagle/pcie/quartus.ini                                                                                                                                                                                                                                                                                                                            ;
; dev_password0        ; b0fa39c9776827f49d7b4e8b1904c14a3ab2bd5c802ac4a85cfc9715f9c2ef4023227022333522262337122342002004517223232332650043055454475545                                                                                                                                                                                                                                     ;
; dev_password1        ; d0070c637d8802a600c03785ce4b58a7ec51c7233056655ec0f93b614c992bc61e9061a18c23d613b2e03446a97416c3a81767754cdeb614f1f064a7ae706a008fa825e4fbc0848b09ae6e4619a8f2a88c2bf2fde932f961223361322432333723377200101475343420015001005142714001410305327055243255562556135532227545516555432222623260332332272010430052000005043430143010253004305544550041051754445447     ;
; dev_password2        ; d0070c637d8802a600c03785ce4b58a7ec51c7233056914f0049153f75a86bf8030a85c4a964c63e8d72a17a0984484782f240e9fb12575a10e51496746b647fa5f740c00c6500c5c54683521758f2a52602757b11ed261d9122336132243233372337720010147534342001500104710000334100430004713354352251522172334522024551655544522262227022322230242153000143100401001010042030152430004455554001475555455644 ;
; dev_password3        ; d0070c637d8467d216785497e7c00f870f7a1ae6099ea00000b06d2903fa92a5054416a3f621562b89e9584883845d2bf61b80ef2f900c90a56b9468c42b6010911e533294c6ee42185984b8e40f7caca4d2530591223361322422235600043455343030114531000042330000030105323154256155533552375526025545557545561222333222732270252010020153530000143014142430053000204551650010055514451645                 ;
; dev_password4        ; d0070c637d8467d216785497e7c00f870f7a1a12185e102e5e895c693de70841606151b3db1ec4beb549a81607aeb80c6aac4c0e617119e094b18f66bb013f75b5e9f6b6da0a06af0c5774b8e9a5552b222a8cdae99122336132242223560004345534303011453104200042734042410004303255662254422556335102224555754551622233223262336032242112010010100111043410100010152020105165551101051554075444             ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Top Ignored Large Hold-failing Connections                                                                                                                                                                                                                              ;
+------------------+----------------------------------------------------------------------------------------------------+---------------------+------------------------------------------------------------------------------------------------------+--------------------+
; Worst hold slack ; Oterm name                                                                                         ; Oterm TLP           ; To Node                                                                                              ; Iterm TLP          ;
+------------------+----------------------------------------------------------------------------------------------------+---------------------+------------------------------------------------------------------------------------------------------+--------------------+
; -138536          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|pio_rst_Clk_n                                                           ; LAB_RE:X37Y52Z0I86 ;
; -138028          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ss_rst_req_sync|dreg[1]                        ; LAB_RE:X8Y65Z0I86  ;
; -138028          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n|dreg[0]                  ; LAB_RE:X8Y65Z0I86  ;
; -138026          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|ss_rst_req_sync|dreg[0]                        ; LAB_RE:X8Y65Z0I86  ;
; -138025          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|altpcied_tx_adaptor_inst|axi_st_clk_warm_rst_n|dreg[1]                  ; LAB_RE:X8Y65Z0I86  ;
; -137641          ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_n~0                                                      ; LAB_RE:X45Y89Z0I92  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_in_resync|resync_chains[0].synchronizer_nocut|dreg[0]      ; LAB_RE:X45Y89Z0I86 ;
; -137641          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_n~0                                                        ; LAB_RE:X45Y89Z0I6  ;
; -137638          ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i124                                                         ; LAB_RE:X45Y90Z0I100 ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[0] ; LAB_RE:X45Y90Z0I86 ;
; -137638          ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|p0_user_reset_n_d ; LAB_RE:X33Y54Z0I91  ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i124                                                           ; LAB_RE:X45Y90Z0I21 ;
; -137637          ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|i124                                                         ; LAB_RE:X45Y90Z0I100 ; u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|rst_clk_sys_resync|resync_chains[0].synchronizer_nocut|dreg[1] ; LAB_RE:X45Y90Z0I86 ;
+------------------+----------------------------------------------------------------------------------------------------+---------------------+------------------------------------------------------------------------------------------------------+--------------------+


+--------------------------------------------------------------------+
; Routing Usage Summary                                              ;
+--------------------------------------+-----------------------------+
; Routing Resource Type                ; Usage                       ;
+--------------------------------------+-----------------------------+
; Block Input Mux Wrapbacks            ; 267 / 197,400 ( < 1 % )     ;
; Block Input Muxes                    ; 82,719 / 2,278,560 ( 4 % )  ;
; Block interconnects                  ; 63,237 / 2,391,360 ( 3 % )  ;
; C1 interconnects                     ; 30,684 / 1,071,360 ( 3 % )  ;
; C4 interconnects                     ; 9,566 / 1,049,040 ( < 1 % ) ;
; C8 interconnects                     ; 84 / 104,904 ( < 1 % )      ;
; DCM_muxes                            ; 5 / 456 ( 1 % )             ;
; DELAY_CHAINs                         ; 0 / 4,306 ( 0 % )           ;
; Direct links                         ; 9,894 / 2,391,360 ( < 1 % ) ;
; HIO Buffers                          ; 283 / 31,584 ( < 1 % )      ;
; IO12PHYTOP_LOGIC_INPUTs              ; 1 / 416 ( < 1 % )           ;
; IO12PHYTOP_LOGIC_OUTPUTs             ; 1 / 960 ( < 1 % )           ;
; IO75XDDRFMXCKTREE_CLKDRV_BIG_VCO_REs ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_GM0_REs     ; 0 / 16 ( 0 % )              ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_INPUTs  ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_CLKDRV_VCO_OUTPUTs ; 0 / 8 ( 0 % )               ;
; IO75XDDRFMXCKTREE_FB_MUX31_REs       ; 0 / 48 ( 0 % )              ;
; IOFBRADAPT_C2P_BUF_INPUTs            ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_C2P_BUF_OUTPUTs           ; 0 / 132 ( 0 % )             ;
; IOFBRADAPT_FRZ_BUFS_REs              ; 0 / 616 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_INPUTs            ; 0 / 284 ( 0 % )             ;
; IOFBRADAPT_P2C_BUF_OUTPUTs           ; 0 / 284 ( 0 % )             ;
; Programmable Invert Buffers          ; 0 / 320 ( 0 % )             ;
; Programmable Invert Inputs           ; 2,776 / 214,170 ( 1 % )     ;
; Programmable Inverts                 ; 2,776 / 214,170 ( 1 % )     ;
; R0 interconnects                     ; 39,665 / 1,835,820 ( 2 % )  ;
; R1 interconnects                     ; 25,262 / 1,049,040 ( 2 % )  ;
; R12 interconnects                    ; 94 / 157,356 ( < 1 % )      ;
; R2 interconnects                     ; 11,037 / 527,340 ( 2 % )    ;
; R4 interconnects                     ; 8,478 / 532,980 ( 2 % )     ;
; R6 interconnects                     ; 7,842 / 535,800 ( 1 % )     ;
; Redundancy Muxes                     ; 603 / 62,248 ( < 1 % )      ;
; Row Clock Tap-Offs                   ; 1,941 / 157,356 ( 1 % )     ;
; Switchbox_clock_muxes                ; 49 / 5,120 ( < 1 % )        ;
; VIO Buffers                          ; 2 / 12,800 ( < 1 % )        ;
; Vertical_seam_tap_muxes              ; 47 / 2,304 ( 2 % )          ;
+--------------------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                                                                             ;
+-----------------------------+----------------------------------------------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------------------------+
; Name                        ; Ignored Entity                                     ; Ignored From ; Ignored To                                                                                                                                                    ; Ignored Value          ; Ignored Source                       ;
+-----------------------------+----------------------------------------------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------------------------+
; Location                    ;                                                    ;              ; FPGA_RST                                                                                                                                                      ; PIN_CK134              ; QSF Assignment                       ;
; I/O Standard                ; pcie_example_top                                   ;              ; FPGA_RST                                                                                                                                                      ; 3.3-V LVCMOS           ; QSF Assignment                       ;
; I/O Standard                ; pcie_example_top                                   ;              ; PCIE_RSTb                                                                                                                                                     ; 1.8V LVCMOS            ; ip/system/system_intel_pcie_gts_0.ip ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|reset_sync_inst|din_s1                                     ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|resp_pulse_sync_inst|handshake_sync_wr_clk_inst|din_s1     ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|resp_pulse_sync_inst|hold_sync_rd_clk_inst|din_s1          ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_src_inst|perst_n_sync_inst|din_s1                                                     ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_dlup_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_dlup_sync|acknowledgement_synchronizer_wr_clk|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_dlup_sync|request_synchronizer_rd_clk|din_s1                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_dlup_sync|request_synchronizer_rd_clk|dreg                                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_linkup_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_linkup_sync|acknowledgement_synchronizer_wr_clk|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_linkup_sync|request_synchronizer_rd_clk|din_s1                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_linkup_sync|request_synchronizer_rd_clk|dreg                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_ltssmstate_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_ltssmstate_sync|acknowledgement_synchronizer_wr_clk|dreg                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_ltssmstate_sync|request_synchronizer_rd_clk|din_s1                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_ltssmstate_sync|request_synchronizer_rd_clk|dreg                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_serr_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_serr_sync|acknowledgement_synchronizer_wr_clk|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_serr_sync|request_synchronizer_rd_clk|din_s1                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_serr_sync|request_synchronizer_rd_clk|dreg                                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|dreg                                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_surprise_down_err_sync|request_synchronizer_rd_clk|din_s1                                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_ss_app_surprise_down_err_sync|request_synchronizer_rd_clk|dreg                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_warm_rst_coreclk_n_sync|din_s1                                                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_warm_rst_coreclk_n_sync|dreg                                                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_warm_rst_stclk_n_sync|din_s1                                                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|gen_sync.u_p0_warm_rst_stclk_n_sync|dreg                                                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.cplto_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.cplto_sync|acknowledgement_synchronizer_wr_clk|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.cplto_sync|request_synchronizer_rd_clk|din_s1                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.cplto_sync|request_synchronizer_rd_clk|dreg                                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|acknowledgement_synchronizer_wr_clk|din_s1                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|acknowledgement_synchronizer_wr_clk|dreg                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|request_synchronizer_rd_clk|din_s1                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|SM_TXCRDT.flrrcvd_sync|request_synchronizer_rd_clk|dreg                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated                                          ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated|rs_dgwp                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|ctrlshadow_fifo_inst|auto_generated|ws_dgrp                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_axi_lite_clk_reset_sync|din_s1                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_ext_ctrl_shadow|u_axi_lite_clk_reset_sync|dreg                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_init_rst_sync|din_s1                                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_init_rst_sync|dreg                                                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|request_synchronizer_rd_clk|din_s1                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_int_ready_i_sync|request_synchronizer_rd_clk|dreg                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|acknowledgement_synchronizer_wr_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|acknowledgement_synchronizer_wr_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|request_synchronizer_rd_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_app_req_retry_en_o_sync|request_synchronizer_rd_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|acknowledgement_synchronizer_wr_clk|din_s1 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|acknowledgement_synchronizer_wr_clk|dreg   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|request_synchronizer_rd_clk|din_s1         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_cfg_retry_ctrl_update_crs_en_ctrl_hwclr_sync|request_synchronizer_rd_clk|dreg           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_coreclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_coreclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_liteclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_core_rst_liteclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|acknowledgement_synchronizer_wr_clk|din_s1                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hia_error_gen_sync|acknowledgement_synchronizer_wr_clk|dreg                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_clear_sync|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_clear_sync|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|request_synchronizer_rd_clk|din_s1                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_buffer_overflow_sync|request_synchronizer_rd_clk|dreg                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|acknowledgement_synchronizer_wr_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|acknowledgement_synchronizer_wr_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|request_synchronizer_rd_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hip_enter_err_mode_sync|request_synchronizer_rd_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hot_reset_req_hwclr_sync|din_s1                                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hot_reset_req_hwclr_sync|dreg                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|request_synchronizer_rd_clk|din_s1                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_hotplug_ready_i_sync|request_synchronizer_rd_clk|dreg                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|acknowledgement_synchronizer_wr_clk|din_s1                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|acknowledgement_synchronizer_wr_clk|dreg                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|request_synchronizer_rd_clk|din_s1                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_ltssm_state_sync|request_synchronizer_rd_clk|dreg                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|acknowledgement_synchronizer_wr_clk|din_s1         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|acknowledgement_synchronizer_wr_clk|dreg           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|request_synchronizer_rd_clk|din_s1                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pending_reg_msi_pending_reg_sync|request_synchronizer_rd_clk|dreg                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pnd_ready_i_sync|din_s1                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_msi_pnd_ready_i_sync|dreg                                                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[0].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[0].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[10].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[10].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[11].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[11].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[12].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[12].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[13].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[13].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[14].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[14].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[15].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[15].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[16].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[16].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[17].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[17].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[18].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[18].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[19].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[19].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[1].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[1].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[20].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[20].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[21].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[21].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[22].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[22].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[23].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[23].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[24].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[24].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[25].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[25].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[26].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[26].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[27].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[27].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[28].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[28].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[29].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[29].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[2].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[2].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[30].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[30].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[31].u|din_s1                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[31].u|dreg                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[3].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[3].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[4].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[4].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[5].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[5].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[6].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[6].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[7].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[7].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[8].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[8].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[9].u|din_s1                                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync_bits|sync[9].u|dreg                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|acknowledgement_synchronizer_wr_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|acknowledgement_synchronizer_wr_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|request_synchronizer_rd_clk|din_s1                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_dstate_sync|request_synchronizer_rd_clk|dreg                                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|acknowledgement_synchronizer_wr_clk|din_s1                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|acknowledgement_synchronizer_wr_clk|dreg                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|request_synchronizer_rd_clk|din_s1                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pm_ready_i_sync|request_synchronizer_rd_clk|dreg                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_clear_sync|din_s1                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_clear_sync|dreg                                                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|request_synchronizer_rd_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_pnp_fifo_overflow_sync|request_synchronizer_rd_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|acknowledgement_synchronizer_wr_clk|din_s1                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|acknowledgement_synchronizer_wr_clk|dreg                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|request_synchronizer_rd_clk|din_s1                                    ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_ctrl_gen_sync|request_synchronizer_rd_clk|dreg                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_event_ready_i_sync|din_s1                                                           ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_prs_event_ready_i_sync|dreg                                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_clear_sync|din_s1                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_clear_sync|dreg                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|din_s1              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|acknowledgement_synchronizer_wr_clk|dreg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|request_synchronizer_rd_clk|din_s1                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_reordering_buffer_overflow_sync|request_synchronizer_rd_clk|dreg                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|acknowledgement_synchronizer_wr_clk|din_s1                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|acknowledgement_synchronizer_wr_clk|dreg                                  ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|request_synchronizer_rd_clk|din_s1                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_serr_out_sync|request_synchronizer_rd_clk|dreg                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|din_s1                       ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|acknowledgement_synchronizer_wr_clk|dreg                         ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|request_synchronizer_rd_clk|din_s1                               ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_surprise_down_err_sync|request_synchronizer_rd_clk|dreg                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_stclk_n_sync|din_s1                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cfg_if|u_warm_rst_stclk_n_sync|dreg                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated                                                     ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated|rs_dgwp                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_cplto_if|cplto_fifo_lite_inst|auto_generated|ws_dgrp                                             ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated                                                        ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated|rs_dgwp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_app_ss_st_flrcmpl|auto_generated|ws_dgrp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated                                                        ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated|rs_dgwp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_ss_app_st_flrrcvd|auto_generated|ws_dgrp                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_coreclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_coreclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_liteclk_n_sync|din_s1                                                          ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_flr_if|u_warm_rst_liteclk_n_sync|dreg                                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_app_ss_vf_err_flag|auto_generated|ws_dgrp                                            ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s0|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s1|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s2|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated                                                             ; OFF                    ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated|rs_dgwp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_vf_err_s3|auto_generated|ws_dgrp                                                     ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_vferrclk_n_sync|din_s1                                                      ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_vf_err_if|u_warm_rst_vferrclk_n_sync|dreg                                                        ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_pin_perst_n_sync|din_s1                                                                                                 ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_pin_perst_n_sync|dreg                                                                                                   ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_reset_status_n_sync|din_s1                                                                                              ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_reset_status_n_sync|dreg                                                                                                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[0].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[1].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[2].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment           ;
; Synchronizer Identification ; pcie_example_top                                   ;              ; u0|dut|intel_pcie_gts_0|u_pciess_p0|u_ss_rst_seq|gen_resp_rst_sync[3].resp_data_sync|din_s1                                                                   ; FORCED                 ; Compiler or HDL Assignment           ;
; I/O Standard                ; system_intel_pcie_gts_0_intel_pcie_gts_300_bai7mwa ;              ; pin_perst_n                                                                                                                                                   ; 1.8V LVCMOS            ; ip/system/system_intel_pcie_gts_0.ip ;
; Weak Pull-Down Resistor     ; system_intel_pcie_gts_0_intel_pcie_gts_300_bai7mwa ;              ; pin_perst_n                                                                                                                                                   ; ON                     ; ip/system/system_intel_pcie_gts_0.ip ;
+-----------------------------+----------------------------------------------------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter INI Usage                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Option               ; Usage                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Initialization file: ; C:/projects/axe5_eagle/pcie/quartus.ini                                                                                                                                                                                                                                                                                                                            ;
; dev_password0        ; b0fa39c9776827f49d7b4e8b1904c14a3ab2bd5c802ac4a85cfc9715f9c2ef4023227022333522262337122342002004517223232332650043055454475545                                                                                                                                                                                                                                     ;
; dev_password1        ; d0070c637d8802a600c03785ce4b58a7ec51c7233056655ec0f93b614c992bc61e9061a18c23d613b2e03446a97416c3a81767754cdeb614f1f064a7ae706a008fa825e4fbc0848b09ae6e4619a8f2a88c2bf2fde932f961223361322432333723377200101475343420015001005142714001410305327055243255562556135532227545516555432222623260332332272010430052000005043430143010253004305544550041051754445447     ;
; dev_password2        ; d0070c637d8802a600c03785ce4b58a7ec51c7233056914f0049153f75a86bf8030a85c4a964c63e8d72a17a0984484782f240e9fb12575a10e51496746b647fa5f740c00c6500c5c54683521758f2a52602757b11ed261d9122336132243233372337720010147534342001500104710000334100430004713354352251522172334522024551655544522262227022322230242153000143100401001010042030152430004455554001475555455644 ;
; dev_password3        ; d0070c637d8467d216785497e7c00f870f7a1ae6099ea00000b06d2903fa92a5054416a3f621562b89e9584883845d2bf61b80ef2f900c90a56b9468c42b6010911e533294c6ee42185984b8e40f7caca4d2530591223361322422235600043455343030114531000042330000030105323154256155533552375526025545557545561222333222732270252010020153530000143014142430053000204551650010055514451645                 ;
; dev_password4        ; d0070c637d8467d216785497e7c00f870f7a1a12185e102e5e895c693de70841606151b3db1ec4beb549a81607aeb80c6aac4c0e617119e094b18f66bb013f75b5e9f6b6da0a06af0c5774b8e9a5552b222a8cdae99122336132242223560004345534303011453104200042734042410004303255662254422556335102224555754551622233223262336032242112010010100111043410100010152020105165551101051554075444             ;
+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 23.4.1 Build 205 02/08/2024 SC Pro Edition
    Info: Processing started: Thu Mar 21 07:54:04 2024
    Info: System process ID: 35712
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off pcie_example -c pcie_example
Info: Using INI file C:/projects/axe5_eagle/pcie/quartus.ini
Info: The application is running in 'DNI' mode.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:05.
Info (22889): This design was generated using the DNI flow.
Info (119006): Selected device A5ED065BB32AE4S for design "pcie_example"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (119007): Compilation Report contains advance information. Specifications for device A5ED065BB32AE4S are subject to change. Contact Intel for information on availability. No programming file will be generated.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:39
Critical Warning (16643): Found IO_STANDARD assignments found for "PCIE_RSTb" pin with multiple values. Using value: "3.3-V LVCMOS"
    Info (16644): Assignment value for "PCIE_RSTb": "1.8V LVCMOS"
    Info (16644): Assignment value for "PCIE_RSTb": "3.3-V LVCMOS"
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location BK102
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location CF112
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location CH99
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location BH99
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location BK99
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location BM99
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location BM102
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location CF102
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location CC102
Info (12627): Pin ~ALTERA_AS_nRST~ is reserved at location CA102
Info (11685): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "REFCLK_3B0_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "REFCLK_3B0_p(n)" File: C:/projects/axe5_eagle/pcie/sources/pcie_example_top.v Line: 218
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (12677): No exact pin location assignment(s) for 8 pins of 35 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report
Info (11685): 2 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "PCIE_CLK_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "PCIE_CLK_p(n)" File: C:/projects/axe5_eagle/pcie/sources/pcie_example_top.v Line: 165
    Info (11684): Differential I/O pin "PCIE_100M_CK_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "PCIE_100M_CK_p(n)" File: C:/projects/axe5_eagle/pcie/sources/pcie_example_top.v Line: 166
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:01
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altpcie_sc_bitsync
        Info (332166): set to_keep [get_keepers -nowarn *altpcie_sc_bitsync_node*altpcie_sc_bitsync_meta_dff[*]]; if {[get_collection_size $to_keep] > 0} {set_multicycle_path -to $to_keep 3}
        Info (332166): set to_keep [get_keepers -nowarn *altpcie_sc_bitsync_node*altpcie_sc_bitsync_meta_dff[*]]; if {[get_collection_size $to_keep] > 0} {set_false_path -hold -to $to_keep}
    Info (332165): Entity dcfifo_05ci1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_2thv
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_9hih
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_eprn1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a* 
    Info (332165): Entity dcfifo_f9t6
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_k9jq1:dffpipe11|dffe12a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_j9jq1:dffpipe8|dffe9a* 
    Info (332165): Entity dcfifo_ppe42
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_m9jq1:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_l9jq1:dffpipe7|dffe8a* 
    Info (332165): Entity dcfifo_qq8v
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_kh9i1:dffpipe7|dffe8a* 
Warning (332174): Ignored filter at dcfifo_05ci1.tdf(0): *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_05ci1.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_05ci1.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_05ci1.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_n1m11:dffpipe5|dffe6a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_05ci1.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_2thv.tdf(0): *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_2thv.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_npv91:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_2thv.tdf(0): *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_2thv.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_mpv91:dffpipe7|dffe8a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_2thv.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_9hih.tdf(0): *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_9hih.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ppv91:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_9hih.tdf(0): *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_9hih.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_opv91:dffpipe7|dffe8a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_9hih.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_eprn1.tdf(0): *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_eprn1.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_eprn1.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_eprn1.tdf Line: 0
    Info (332050): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_o1m11:dffpipe3|dffe4a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_eprn1.tdf Line: 0
Warning (332174): Ignored filter at dcfifo_qq8v.tdf(0): *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_qq8v.tdf Line: 0
Warning (332049): Ignored set_false_path at dcfifo_qq8v.tdf(0): Argument <to> is not an object ID File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_qq8v.tdf Line: 0
    Info (332050): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_lh9i1:dffpipe10|dffe11a*  File: C:/projects/axe5_eagle/pcie/tmp-clearbox/pcie_example/26256/dcfifo_qq8v.tdf Line: 0
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (18794): Reading SDC File: 'system/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'u0|rst_controller'
Info: Following instance found in the design -  u0|rst_controller|*
Info (18794): Reading SDC File: 'system/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'u0|rst_controller_001'
Info: Following instance found in the design -  u0|rst_controller_001|*
Info (18794): Reading SDC File: 'system/altera_reset_controller_1922/synth/altera_reset_controller.sdc' for instance: 'u0|rst_controller_002'
Info: Following instance found in the design -  u0|rst_controller_002|*
Info (18794): Reading SDC File: 'ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc' for instance: 'u0|dut|intel_pcie_gts_0'
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Warning (22330): The following filter at sm_pciess.sdc(445) matches with Quartus-created nodes that may change during the compilation flow: u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0] File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 445
    Warning (332056): u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Warning (332174): Ignored filter at sm_pciess.sdc(462): u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332174): Ignored filter at sm_pciess.sdc(462): u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_* could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332049): Ignored set_false_path at sm_pciess.sdc(462): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
    Info (332050): set_false_path -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332049): Ignored set_false_path at sm_pciess.sdc(462): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 462
Warning (332174): Ignored filter at sm_pciess.sdc(463): u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332174): Ignored filter at sm_pciess.sdc(463): u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_bus_r[*] could not be matched with a keeper File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_false_path at sm_pciess.sdc(463): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
    Info (332050): set_false_path -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|mmio_req_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmio_req_bus_r[*]] File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_false_path at sm_pciess.sdc(463): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 463
Warning (332049): Ignored set_max_skew at sm_pciess.sdc(464): Argument -from with value [get_keepers -no_duplicates {u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]}] contains zero elements File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
    Info (332050): set_max_skew   -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] -get_skew_value_from_clock_period src_clock_period -skew_value_multiplier 0.8 File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
Warning (332049): Ignored set_max_skew at sm_pciess.sdc(464): Argument -to with value [get_keepers -no_duplicates {u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*}] contains zero elements File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 464
Warning (332049): Ignored set_data_delay at sm_pciess.sdc(465): Argument <from> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
    Info (332050): set_data_delay -from [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|pld_mmioresp_bus_r[*]] -to [get_keepers -no_duplicates ${ip_inst_name}|gen_sm_qhip.u_sm_qhip|pcie_sip_top_inst|sm_pcie_csb_adaptor_inst|avmm_inst|int_mmio_*] -get_value_from_clock_period dst_clock_period -value_multiplier 0.9 File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
Warning (332049): Ignored set_data_delay at sm_pciess.sdc(465): Argument <to> is an empty collection File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_gts_0/intel_pcie_gts_300/synth/sm_pciess.sdc Line: 465
Info (332104): Reading SDC File: 'ip/system/resetIP/altera_s10_user_rst_clkgate_1947/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (18794): Reading SDC File: 'ip/system/system_intel_srcss_gts_0/intel_srcss_gts_200/synth/system_intel_srcss_gts_0_intel_srcss_gts_200_bg3co7q.sdc' for instance: 'u0|srcssip|intel_srcss_gts_0'
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info (332104): Reading SDC File: 'ip/system/system_intel_pcie_pio_gts_0/intelclkctrl_200/synth/system_intel_pcie_pio_gts_0_intelclkctrl_200_f3nubzq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (18794): Reading SDC File: 'ip/system/system_intel_pcie_pio_gts_0/intel_pcie_pio_gts_234/synth/altera_pcie_s10_gen3x16_adapter.sdc' for instance: 'u0|pio0|intel_pcie_pio_gts_0'
Info (332104): Reading SDC File: 'ip/system/system_iopll_0/altera_iopll_1931/synth/system_iopll_0_altera_iopll_1931_naboooq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (19449): Reading SDC files elapsed 00:00:01.
Warning (332125): Found combinational loop of 2 nodes File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_pio_gts_0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv Line: 177
    Warning (332126): Node "u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch|combout"
    Warning (332126): Node "u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|subsystem_rst_req$latch|dataa"
Warning (332125): Found combinational loop of 2 nodes File: C:/projects/axe5_eagle/pcie/ip/system/system_intel_pcie_pio_gts_0/intel_pcie_pio_gts_234/synth/rst_ctrl.sv Line: 186
    Warning (332126): Node "u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|initiate_rst_req_rdy$latch|combout"
    Warning (332126): Node "u0|pio0|intel_pcie_pio_gts_0|rst_ctrl|initiate_rst_req_rdy$latch|dataa"
Warning (332158): Clock uncertainty characteristics of the Agilex 5 device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 13 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 internal_clk
    Info (332111):    8.000 u0|dut|intel_pcie_gts_0_avmm_clock0
    Info (332111):    2.857 u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk
    Info (332111):    2.857 u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk_ref
    Info (332111):    2.857 u0|dut|intel_pcie_gts_0|coreclkout_hip_pld_clk_reg
    Info (332111): 2800.000 u0|iopll0|iopll_0_m_cnt_clk
    Info (332111):   40.000 u0|iopll0|iopll_0_n_cnt_clk
    Info (332111):    4.000 u0|iopll0|iopll_0_outclk0
    Info (332111):    2.857 u0|iopll0|iopll_0_outclk1
    Info (332111):   40.000 u0|iopll0|iopll_0_refclk
    Info (332111):   40.000 u0|iopll0|iopll_0|tennm_ph2_iopll|ref_clk0
    Info (332111):    2.857 u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1
    Info (332111):    5.714 u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 1538 registers into blocks of type Block RAM
    Extra Info (176218): Packed 774 registers into blocks of type MLAB cell
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info (21624): Not running Design Assistant in plan stage because there is no enabled rule to check
Info (12517): Periphery placement operations ending: elapsed time is 00:01:57
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FPGA_RST" is assigned to location or region, but does not exist in design
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:51
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.01 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 6 clocks 
    Info (18386): u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK1 (3996 fanout) drives clock sectors (0, 0) to (1, 2)
    Info (18386): u0|iopll0|iopll_0|tennm_ph2_iopll~O_OUT_CLK0 (16 fanout) drives clock sectors (0, 0) to (1, 1)
    Info (18386): u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div2x (17590 fanout) drives clock sectors (0, 1) to (1, 2)
    Info (18386): u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~O_HIO_USER_RX_CLK1_CLK (18859 fanout) drives clock sectors (0, 0) to (0, 2)
    Info (18386): u0|dut|intel_pcie_gts_0|u_pciess_p0|gen_sub.u_hipif|u_pciess_clock_divider|clock_div2x (40 fanout) drives clock sector (0, 1)
    Info (18386): u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clock_div1x (1 fanout) drives clock sector (0, 1)
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:28
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.
Info (21624): Not running Design Assistant in place stage because there is no enabled rule to check
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 53% of up directional wire in region X48_Y56 to X59_Y63
    Info (20265): Estimated peak short right directional wire demand : 42% in region X36_Y56 to X47_Y63
    Info (20265): Estimated peak short left directional wire demand : 48% in region X24_Y72 to X35_Y79
    Info (20265): Estimated peak short up directional wire demand : 53% in region X48_Y56 to X59_Y63
    Info (20265): Estimated peak short down directional wire demand : 35% in region X0_Y72 to X11_Y79
Info (20215): Router estimated peak long high speed interconnect demand : 97% of down directional wire in region X0_Y64 to X11_Y71
    Info (20265): Estimated peak long high speed right directional wire demand : 81% in region X24_Y56 to X35_Y63
    Info (20265): Estimated peak long high speed left directional wire demand : 93% in region X60_Y88 to X71_Y95
    Info (20265): Estimated peak long high speed up directional wire demand : 83% in region X36_Y56 to X47_Y63
    Info (20265): Estimated peak long high speed down directional wire demand : 97% in region X0_Y64 to X11_Y71
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.02 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (11888): Total time spent on timing analysis during Routing is 9.34 seconds.
Warning (18291): Timing characteristics of device A5ED065BB32AE4S are preliminary
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (17966): Starting Hyper-Retimer operations.
Info (18914): The Hyper-Retimer was unable to optimize the design due to retiming restrictions. Run Fast Forward Timing Closure Recommendations to see step-by-step suggestions for design changes and show the estimated performance improvement from making these changes.
Info (17968): Completed Hyper-Retimer operations.
Info (18821): Fitter Hyper-Retimer operations ending: elapsed time is 00:00:10
Warning (335091): The Timing Analyzer found 2 latches that cannot be analyzed as synchronous elements. For more details, run the Check Timing command in the Timing Analyzer to see the list of unsupported latches.
Info: Following instance found in the design -  u0|rst_controller|*
Info: Following instance found in the design -  u0|rst_controller_001|*
Info: Following instance found in the design -  u0|rst_controller_002|*
Info: TEST SOURCE FOUND u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0~syspll_c0.reg
Info: Getting top level source clock from node _col113 => u0|iopll0|iopll_0|tennm_ph2_iopll~io96/m31_0_30__iopll_to_dcm__pllcout[0]
Info: IP SDC: u0|srcssip|intel_srcss_gts_0
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div1 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info: Constrained clock divider output clock u0|pio0|intel_pcie_pio_gts_0|pio_clkCtrl|intel_pio_clkctrl|clkdiv_inst|clock_div2 to u0|dut|intel_pcie_gts_0|gen_sm_qhip.u_sm_qhip|sm_pcie_hal_top_inst|pcie_hal_top|ch4_phip_inst|x_std_sm_hssi_pld_chnl_dp_0|o_hio_user_rx_clk1_clk.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (23167): During hold fix-up, 13 connections with hold failures larger than 3000 ps are found and ignored.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (19365): Global preservation of unused transceiver channels is enabled. All unused transceiver channels will be preserved.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:00:52
Info (20274): Successfully committed final database.
Info (21624): Not running Design Assistant in finalize stage because there is no enabled rule to check
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 50 warnings
    Info: Peak virtual memory: 8906 megabytes
    Info: Processing ended: Thu Mar 21 08:02:57 2024
    Info: Elapsed time: 00:08:53
    Info: System process ID: 35712
Info (19538): Reading SDC files took 00:00:18 cumulatively in this process.


