TimeQuest Timing Analyzer report for transmitter
Sat Nov 25 23:48:11 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; transmitter                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 305.9 MHz ; 305.9 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.269 ; -49.102       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -34.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.269 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.306      ;
; -2.268 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.305      ;
; -2.268 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.305      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.226 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.263      ;
; -2.225 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.262      ;
; -2.225 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.262      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.219 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.256      ;
; -2.218 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.255      ;
; -2.218 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.255      ;
; -2.111 ; tx_baud_counter:inst2|count[3]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.147      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.050 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.086      ;
; -2.049 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.085      ;
; -2.049 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.085      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.013 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.050      ;
; -2.012 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.049      ;
; -2.012 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.049      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.004 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.041      ;
; -2.003 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.040      ;
; -2.003 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.040      ;
; -1.995 ; tx_baud_counter:inst2|count[3]  ; tx_baud_counter:inst2|count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.030      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.938 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.975      ;
; -1.937 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.974      ;
; -1.937 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.974      ;
; -1.916 ; tx_baud_counter:inst2|count[0]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.953      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.903 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.940      ;
; -1.902 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.939      ;
; -1.902 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.939      ;
; -1.887 ; tx_baud_counter:inst2|count[6]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.924      ;
; -1.880 ; tx_baud_counter:inst2|count[6]  ; tx_baud_counter:inst2|count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.916      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.868 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.905      ;
; -1.867 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.904      ;
; -1.855 ; tx_baud_counter:inst2|count[1]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.892      ;
; -1.844 ; tx_baud_counter:inst2|count[9]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.881      ;
; -1.837 ; tx_baud_counter:inst2|count[7]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.874      ;
; -1.837 ; tx_baud_counter:inst2|count[9]  ; tx_baud_counter:inst2|count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.873      ;
; -1.830 ; tx_baud_counter:inst2|count[7]  ; tx_baud_counter:inst2|count[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.866      ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|p_state        ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_shift_register:inst5|p_data[0]  ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; metastable_dff:inst15|sync_out     ; metastable_dff:inst16|sync_out    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.656 ; tx_shift_register:inst5|p_data[2]  ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; tx_single_pulser:inst6|p_state     ; tx_single_pulser:inst6|p_pulse    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; tx_shift_register:inst5|p_data[10] ; tx_shift_register:inst5|p_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; tx_shift_register:inst5|p_data[3]  ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; tx_shift_register:inst5|p_data[8]  ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.781 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.047      ;
; 0.795 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; tx_baud_counter:inst2|count[9]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; tx_baud_counter:inst2|count[11]    ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.830 ; tx_shift_register:inst5|p_data[7]  ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.832 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; tx_shift_register:inst5|p_data[5]  ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; tx_shift_register:inst5|p_data[4]  ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.843 ; tx_single_pulser:inst6|p_pulse     ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; tx_controller:inst4|p_state        ; tx_bit_counter:inst3|count[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.857 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.980 ; tx_shift_register:inst5|p_data[1]  ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 1.017 ; tx_shift_register:inst5|p_data[9]  ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.017 ; tx_shift_register:inst5|p_data[6]  ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.053 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.053 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.054 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.320      ;
; 1.055 ; tx_baud_counter:inst2|count[12]    ; tx_baud_counter:inst2|count[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.055 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.055 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.056 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.056 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.085 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.178 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.190 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.191 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.200 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.466      ;
; 1.218 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.484      ;
; 1.249 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.260 ; tx_baud_counter:inst2|count[9]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.271 ; tx_bit_counter:inst3|count[1]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.537      ;
; 1.273 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.539      ;
; 1.275 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.541      ;
; 1.281 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.292 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.330 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.333 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.602      ;
; 1.349 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.352 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.358 ; tx_single_pulser:inst6|p_pulse     ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.624      ;
; 1.358 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.624      ;
; 1.360 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.361 ; tx_bit_counter:inst3|count[2]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.363 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.401 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.420 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.451 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.717      ;
; 1.462 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.472 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.491 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.757      ;
; 1.492 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.494 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.501 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.768      ;
; 1.501 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.768      ;
; 1.506 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.773      ;
; 1.506 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.773      ;
; 1.511 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.778      ;
; 1.512 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.779      ;
; 1.513 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.780      ;
; 1.514 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.781      ;
; 1.522 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.525 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.528 ; tx_bit_counter:inst3|count[3]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.794      ;
; 1.532 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.798      ;
; 1.543 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.809      ;
; 1.562 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.828      ;
; 1.563 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.829      ;
; 1.569 ; tx_bit_counter:inst3|count[0]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.835      ;
; 1.571 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.837      ;
; 1.573 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.839      ;
; 1.586 ; tx_baud_counter:inst2|count[10]    ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.851      ;
; 1.587 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.853      ;
; 1.587 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.853      ;
; 1.592 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.858      ;
; 1.592 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.858      ;
; 1.597 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.863      ;
; 1.598 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.864      ;
; 1.599 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.865      ;
; 1.600 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.866      ;
; 1.604 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.870      ;
; 1.614 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.880      ;
; 1.631 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.897      ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; metastable_dff:inst15|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; metastable_dff:inst15|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; metastable_dff:inst16|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; metastable_dff:inst16|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|p_state        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|p_state        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_state     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_state     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst15|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst15|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst16|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst16|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[8]|clk                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; 7.422 ; 7.422 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 3.278 ; 3.278 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 3.453 ; 3.453 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 3.460 ; 3.460 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 3.658 ; 3.658 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 3.604 ; 3.604 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 7.378 ; 7.378 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 7.422 ; 7.422 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; -0.536 ; -0.536 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; -0.536 ; -0.536 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.672 ; -0.672 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.926 ; -0.926 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -1.547 ; -1.547 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -5.302 ; -5.302 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -5.335 ; -5.335 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; -2.653 ; -2.653 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 6.678 ; 6.678 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 7.884 ; 7.884 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 6.772 ; 6.772 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 6.075 ; 6.075 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 7.846 ; 7.846 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 6.678 ; 6.678 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 7.153 ; 7.153 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 6.639 ; 6.639 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 6.075 ; 6.075 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 7.168 ; 7.168 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; data_in[0] ; HEX2[0]        ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; data_in[0] ; HEX2[1]        ; 7.332  ; 7.332  ; 7.332  ; 7.332  ;
; data_in[0] ; HEX2[2]        ;        ; 7.534  ; 7.534  ;        ;
; data_in[0] ; HEX2[3]        ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; data_in[0] ; HEX2[4]        ; 7.356  ;        ;        ; 7.356  ;
; data_in[0] ; HEX2[5]        ; 7.383  ;        ;        ; 7.383  ;
; data_in[0] ; HEX2[6]        ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; data_in[0] ; parity_data[2] ; 4.802  ;        ;        ; 4.802  ;
; data_in[0] ; parity_data[9] ; 7.229  ; 7.229  ; 7.229  ; 7.229  ;
; data_in[1] ; HEX2[0]        ;        ; 7.117  ; 7.117  ;        ;
; data_in[1] ; HEX2[1]        ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; data_in[1] ; HEX2[2]        ; 7.270  ;        ;        ; 7.270  ;
; data_in[1] ; HEX2[3]        ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; data_in[1] ; HEX2[4]        ;        ; 7.052  ; 7.052  ;        ;
; data_in[1] ; HEX2[5]        ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; data_in[1] ; HEX2[6]        ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; data_in[1] ; parity_data[3] ; 6.108  ;        ;        ; 6.108  ;
; data_in[1] ; parity_data[9] ; 7.404  ; 7.404  ; 7.404  ; 7.404  ;
; data_in[2] ; HEX2[0]        ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; data_in[2] ; HEX2[1]        ; 7.342  ;        ;        ; 7.342  ;
; data_in[2] ; HEX2[2]        ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; data_in[2] ; HEX2[3]        ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; data_in[2] ; HEX2[4]        ; 7.365  ; 7.365  ; 7.365  ; 7.365  ;
; data_in[2] ; HEX2[5]        ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; data_in[2] ; HEX2[6]        ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; data_in[2] ; parity_data[4] ; 4.300  ;        ;        ; 4.300  ;
; data_in[2] ; parity_data[9] ; 7.411  ; 7.411  ; 7.411  ; 7.411  ;
; data_in[3] ; HEX2[0]        ; 7.239  ; 7.239  ; 7.239  ; 7.239  ;
; data_in[3] ; HEX2[1]        ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; data_in[3] ; HEX2[2]        ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; data_in[3] ; HEX2[3]        ; 7.197  ; 7.197  ; 7.197  ; 7.197  ;
; data_in[3] ; HEX2[4]        ;        ; 7.171  ; 7.171  ;        ;
; data_in[3] ; HEX2[5]        ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; data_in[3] ; HEX2[6]        ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; data_in[3] ; parity_data[5] ; 4.598  ;        ;        ; 4.598  ;
; data_in[3] ; parity_data[9] ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; data_in[4] ; HEX3[0]        ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; data_in[4] ; HEX3[1]        ; 7.126  ; 7.126  ; 7.126  ; 7.126  ;
; data_in[4] ; HEX3[2]        ;        ; 7.096  ; 7.096  ;        ;
; data_in[4] ; HEX3[3]        ; 7.089  ; 7.089  ; 7.089  ; 7.089  ;
; data_in[4] ; HEX3[4]        ; 7.314  ;        ;        ; 7.314  ;
; data_in[4] ; HEX3[5]        ; 6.837  ;        ;        ; 6.837  ;
; data_in[4] ; HEX3[6]        ; 6.796  ;        ;        ; 6.796  ;
; data_in[4] ; parity_data[6] ; 4.307  ;        ;        ; 4.307  ;
; data_in[4] ; parity_data[9] ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; data_in[5] ; HEX3[0]        ;        ; 10.868 ; 10.868 ;        ;
; data_in[5] ; HEX3[1]        ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; data_in[5] ; HEX3[2]        ; 10.866 ;        ;        ; 10.866 ;
; data_in[5] ; HEX3[3]        ; 10.837 ; 10.837 ; 10.837 ; 10.837 ;
; data_in[5] ; HEX3[4]        ;        ; 11.068 ; 11.068 ;        ;
; data_in[5] ; HEX3[5]        ; 10.606 ;        ;        ; 10.606 ;
; data_in[5] ; HEX3[6]        ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; data_in[5] ; parity_data[7] ; 7.996  ;        ;        ; 7.996  ;
; data_in[5] ; parity_data[9] ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; data_in[6] ; HEX3[0]        ; 10.951 ; 10.951 ; 10.951 ; 10.951 ;
; data_in[6] ; HEX3[1]        ; 10.963 ;        ;        ; 10.963 ;
; data_in[6] ; HEX3[2]        ;        ; 10.886 ; 10.886 ;        ;
; data_in[6] ; HEX3[3]        ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; data_in[6] ; HEX3[4]        ; 11.153 ;        ;        ; 11.153 ;
; data_in[6] ; HEX3[5]        ;        ; 10.623 ; 10.623 ;        ;
; data_in[6] ; HEX3[6]        ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; data_in[6] ; parity_data[8] ; 8.006  ;        ;        ; 8.006  ;
; data_in[6] ; parity_data[9] ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; reset_n    ; LEDG[1]        ; 9.953  ;        ;        ; 9.953  ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; data_in[0] ; HEX2[0]        ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; data_in[0] ; HEX2[1]        ; 7.332  ; 7.332  ; 7.332  ; 7.332  ;
; data_in[0] ; HEX2[2]        ;        ; 7.534  ; 7.534  ;        ;
; data_in[0] ; HEX2[3]        ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; data_in[0] ; HEX2[4]        ; 7.356  ;        ;        ; 7.356  ;
; data_in[0] ; HEX2[5]        ; 7.383  ;        ;        ; 7.383  ;
; data_in[0] ; HEX2[6]        ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; data_in[0] ; parity_data[2] ; 4.802  ;        ;        ; 4.802  ;
; data_in[0] ; parity_data[9] ; 7.229  ; 7.229  ; 7.229  ; 7.229  ;
; data_in[1] ; HEX2[0]        ;        ; 7.117  ; 7.117  ;        ;
; data_in[1] ; HEX2[1]        ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; data_in[1] ; HEX2[2]        ; 7.270  ;        ;        ; 7.270  ;
; data_in[1] ; HEX2[3]        ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; data_in[1] ; HEX2[4]        ;        ; 7.052  ; 7.052  ;        ;
; data_in[1] ; HEX2[5]        ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; data_in[1] ; HEX2[6]        ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; data_in[1] ; parity_data[3] ; 6.108  ;        ;        ; 6.108  ;
; data_in[1] ; parity_data[9] ; 7.404  ; 7.404  ; 7.404  ; 7.404  ;
; data_in[2] ; HEX2[0]        ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; data_in[2] ; HEX2[1]        ; 7.342  ;        ;        ; 7.342  ;
; data_in[2] ; HEX2[2]        ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; data_in[2] ; HEX2[3]        ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; data_in[2] ; HEX2[4]        ; 7.365  ; 7.365  ; 7.365  ; 7.365  ;
; data_in[2] ; HEX2[5]        ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; data_in[2] ; HEX2[6]        ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; data_in[2] ; parity_data[4] ; 4.300  ;        ;        ; 4.300  ;
; data_in[2] ; parity_data[9] ; 7.411  ; 7.411  ; 7.411  ; 7.411  ;
; data_in[3] ; HEX2[0]        ; 7.239  ; 7.239  ; 7.239  ; 7.239  ;
; data_in[3] ; HEX2[1]        ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; data_in[3] ; HEX2[2]        ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; data_in[3] ; HEX2[3]        ; 7.197  ; 7.197  ; 7.197  ; 7.197  ;
; data_in[3] ; HEX2[4]        ;        ; 7.171  ; 7.171  ;        ;
; data_in[3] ; HEX2[5]        ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; data_in[3] ; HEX2[6]        ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; data_in[3] ; parity_data[5] ; 4.598  ;        ;        ; 4.598  ;
; data_in[3] ; parity_data[9] ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; data_in[4] ; HEX3[0]        ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; data_in[4] ; HEX3[1]        ; 7.126  ; 7.126  ; 7.126  ; 7.126  ;
; data_in[4] ; HEX3[2]        ;        ; 7.096  ; 7.096  ;        ;
; data_in[4] ; HEX3[3]        ; 7.089  ; 7.089  ; 7.089  ; 7.089  ;
; data_in[4] ; HEX3[4]        ; 7.314  ;        ;        ; 7.314  ;
; data_in[4] ; HEX3[5]        ; 6.837  ;        ;        ; 6.837  ;
; data_in[4] ; HEX3[6]        ; 6.796  ;        ;        ; 6.796  ;
; data_in[4] ; parity_data[6] ; 4.307  ;        ;        ; 4.307  ;
; data_in[4] ; parity_data[9] ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; data_in[5] ; HEX3[0]        ;        ; 10.868 ; 10.868 ;        ;
; data_in[5] ; HEX3[1]        ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; data_in[5] ; HEX3[2]        ; 10.866 ;        ;        ; 10.866 ;
; data_in[5] ; HEX3[3]        ; 10.837 ; 10.837 ; 10.837 ; 10.837 ;
; data_in[5] ; HEX3[4]        ;        ; 11.068 ; 11.068 ;        ;
; data_in[5] ; HEX3[5]        ; 10.606 ;        ;        ; 10.606 ;
; data_in[5] ; HEX3[6]        ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; data_in[5] ; parity_data[7] ; 7.996  ;        ;        ; 7.996  ;
; data_in[5] ; parity_data[9] ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; data_in[6] ; HEX3[0]        ; 10.951 ; 10.951 ; 10.951 ; 10.951 ;
; data_in[6] ; HEX3[1]        ; 10.963 ;        ;        ; 10.963 ;
; data_in[6] ; HEX3[2]        ;        ; 10.886 ; 10.886 ;        ;
; data_in[6] ; HEX3[3]        ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; data_in[6] ; HEX3[4]        ; 11.153 ;        ;        ; 11.153 ;
; data_in[6] ; HEX3[5]        ;        ; 10.623 ; 10.623 ;        ;
; data_in[6] ; HEX3[6]        ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; data_in[6] ; parity_data[8] ; 8.006  ;        ;        ; 8.006  ;
; data_in[6] ; parity_data[9] ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; reset_n    ; LEDG[1]        ; 9.953  ;        ;        ; 9.953  ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.545 ; -7.680        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -34.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.545 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.577      ;
; -0.545 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.577      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.542 ; tx_baud_counter:inst2|count[6]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.574      ;
; -0.523 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.555      ;
; -0.523 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.555      ;
; -0.522 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.554      ;
; -0.522 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.554      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; tx_baud_counter:inst2|count[7]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.552      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; tx_baud_counter:inst2|count[9]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.551      ;
; -0.444 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.476      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; tx_baud_counter:inst2|count[3]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.433 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.433 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.431 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.463      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.430 ; tx_baud_counter:inst2|count[8]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.462      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; tx_baud_counter:inst2|count[4]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.460      ;
; -0.394 ; tx_baud_counter:inst2|count[3]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.426      ;
; -0.382 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.414      ;
; -0.382 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.414      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; tx_baud_counter:inst2|count[0]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.411      ;
; -0.374 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.406      ;
; -0.374 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.406      ;
; -0.372 ; tx_baud_counter:inst2|count[3]  ; tx_baud_counter:inst2|count[12]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.404      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.371 ; tx_baud_counter:inst2|count[11] ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.403      ;
; -0.366 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.366 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.398      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.363 ; tx_baud_counter:inst2|count[2]  ; tx_shift_register:inst5|p_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.395      ;
; -0.318 ; tx_baud_counter:inst2|count[0]  ; tx_baud_counter:inst2|count[10]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.350      ;
; -0.315 ; tx_baud_counter:inst2|count[12] ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.347      ;
; -0.315 ; tx_baud_counter:inst2|count[12] ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.347      ;
; -0.314 ; tx_baud_counter:inst2|count[5]  ; tx_shift_register:inst5|p_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.346      ;
; -0.314 ; tx_baud_counter:inst2|count[5]  ; tx_shift_register:inst5|p_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.346      ;
; -0.312 ; tx_baud_counter:inst2|count[12] ; tx_shift_register:inst5|p_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; tx_baud_counter:inst2|count[12] ; tx_shift_register:inst5|p_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.344      ;
; -0.312 ; tx_baud_counter:inst2|count[12] ; tx_shift_register:inst5|p_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.344      ;
+--------+---------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|p_state        ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_shift_register:inst5|p_data[0]  ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; metastable_dff:inst15|sync_out     ; metastable_dff:inst16|sync_out    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.291 ; tx_single_pulser:inst6|p_state     ; tx_single_pulser:inst6|p_pulse    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; tx_shift_register:inst5|p_data[3]  ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; tx_shift_register:inst5|p_data[10] ; tx_shift_register:inst5|p_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; tx_shift_register:inst5|p_data[8]  ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.446      ;
; 0.319 ; tx_shift_register:inst5|p_data[2]  ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.355 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; tx_baud_counter:inst2|count[9]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; tx_baud_counter:inst2|count[11]    ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; tx_shift_register:inst5|p_data[7]  ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; tx_shift_register:inst5|p_data[4]  ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; tx_single_pulser:inst6|p_pulse     ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.382 ; tx_shift_register:inst5|p_data[5]  ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; tx_controller:inst4|p_state        ; tx_bit_counter:inst3|count[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.447 ; tx_shift_register:inst5|p_data[1]  ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.599      ;
; 0.453 ; tx_shift_register:inst5|p_data[6]  ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; tx_shift_register:inst5|p_data[9]  ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.481 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.633      ;
; 0.483 ; tx_baud_counter:inst2|count[12]    ; tx_baud_counter:inst2|count[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.635      ;
; 0.492 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.508 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.526 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; tx_baud_counter:inst2|count[9]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.544 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.554 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.578 ; tx_baud_counter:inst2|count[8]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.588 ; tx_bit_counter:inst3|count[1]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
; 0.594 ; tx_bit_counter:inst3|count[1]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.602 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.615 ; tx_bit_counter:inst3|count[2]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; tx_bit_counter:inst3|count[2]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; tx_single_pulser:inst6|p_pulse     ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.770      ;
; 0.629 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.633 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.638 ; tx_baud_counter:inst2|count[2]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.659 ; tx_baud_counter:inst2|count[7]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.668 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.672 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; tx_baud_counter:inst2|count[5]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; tx_baud_counter:inst2|count[1]     ; tx_shift_register:inst5|p_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; tx_baud_counter:inst2|count[10]    ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.826      ;
; 0.678 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; tx_bit_counter:inst3|count[3]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.678 ; tx_controller:inst4|p_state        ; tx_shift_register:inst5|p_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.684 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; tx_bit_counter:inst3|count[3]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; tx_bit_counter:inst3|count[0]      ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.837      ;
; 0.693 ; tx_bit_counter:inst3|count[0]      ; tx_controller:inst4|p_state       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.845      ;
; 0.699 ; tx_baud_counter:inst2|count[6]     ; tx_baud_counter:inst2|count[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.851      ;
; 0.699 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.851      ;
; 0.699 ; tx_baud_counter:inst2|count[4]     ; tx_baud_counter:inst2|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.851      ;
; 0.703 ; tx_baud_counter:inst2|count[0]     ; tx_baud_counter:inst2|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.709 ; tx_baud_counter:inst2|count[3]     ; tx_baud_counter:inst2|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.861      ;
; 0.715 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.716 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.868      ;
; 0.717 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; tx_baud_counter:inst2|count[10]    ; tx_shift_register:inst5|p_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.719 ; tx_baud_counter:inst2|count[1]     ; tx_bit_counter:inst3|count[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.871      ;
; 0.720 ; tx_controller:inst4|p_state        ; tx_bit_counter:inst3|count[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.872      ;
; 0.723 ; tx_baud_counter:inst2|count[1]     ; tx_baud_counter:inst2|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.875      ;
+-------+------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; metastable_dff:inst15|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; metastable_dff:inst15|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; metastable_dff:inst16|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; metastable_dff:inst16|sync_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst2|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_bit_counter:inst3|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|p_state        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|p_state        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst5|p_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_pulse     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_state     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst6|p_state     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst15|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst15|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst16|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst16|sync_out|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst2|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst2|count[8]|clk                 ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; 3.794 ; 3.794 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 1.321 ; 1.321 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 1.444 ; 1.444 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 1.398 ; 1.398 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 1.467 ; 1.467 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 1.461 ; 1.461 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 3.765 ; 3.765 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 3.794 ; 3.794 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; 1.651 ; 1.651 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; 0.019  ; 0.019  ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 0.019  ; 0.019  ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.102 ; -0.102 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.182 ; -0.182 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.641 ; -0.641 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -0.536 ; -0.536 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -2.850 ; -2.850 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -2.893 ; -2.893 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; -1.531 ; -1.531 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 3.772 ; 3.772 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 4.247 ; 4.247 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 3.789 ; 3.789 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 3.456 ; 3.456 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 3.772 ; 3.772 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 3.922 ; 3.922 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 3.729 ; 3.729 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 3.456 ; 3.456 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 3.918 ; 3.918 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; data_in[0] ; HEX2[0]        ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; data_in[0] ; HEX2[1]        ; 3.818 ; 3.818 ; 3.818 ; 3.818 ;
; data_in[0] ; HEX2[2]        ;       ; 3.936 ; 3.936 ;       ;
; data_in[0] ; HEX2[3]        ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; data_in[0] ; HEX2[4]        ; 3.847 ;       ;       ; 3.847 ;
; data_in[0] ; HEX2[5]        ; 3.851 ;       ;       ; 3.851 ;
; data_in[0] ; HEX2[6]        ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; data_in[0] ; parity_data[2] ; 2.576 ;       ;       ; 2.576 ;
; data_in[0] ; parity_data[9] ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; data_in[1] ; HEX2[0]        ;       ; 3.794 ; 3.794 ;       ;
; data_in[1] ; HEX2[1]        ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; data_in[1] ; HEX2[2]        ; 3.861 ;       ;       ; 3.861 ;
; data_in[1] ; HEX2[3]        ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; data_in[1] ; HEX2[4]        ;       ; 3.754 ; 3.754 ;       ;
; data_in[1] ; HEX2[5]        ; 3.780 ; 3.780 ; 3.780 ; 3.780 ;
; data_in[1] ; HEX2[6]        ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; data_in[1] ; parity_data[3] ; 3.336 ;       ;       ; 3.336 ;
; data_in[1] ; parity_data[9] ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; data_in[2] ; HEX2[0]        ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; data_in[2] ; HEX2[1]        ; 3.820 ;       ;       ; 3.820 ;
; data_in[2] ; HEX2[2]        ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; data_in[2] ; HEX2[3]        ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_in[2] ; HEX2[4]        ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; data_in[2] ; HEX2[5]        ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; data_in[2] ; HEX2[6]        ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; data_in[2] ; parity_data[4] ; 2.297 ;       ;       ; 2.297 ;
; data_in[2] ; parity_data[9] ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; data_in[3] ; HEX2[0]        ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; data_in[3] ; HEX2[1]        ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; data_in[3] ; HEX2[2]        ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; data_in[3] ; HEX2[3]        ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; data_in[3] ; HEX2[4]        ;       ; 3.740 ; 3.740 ;       ;
; data_in[3] ; HEX2[5]        ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; data_in[3] ; HEX2[6]        ; 3.764 ; 3.764 ; 3.764 ; 3.764 ;
; data_in[3] ; parity_data[5] ; 2.441 ;       ;       ; 2.441 ;
; data_in[3] ; parity_data[9] ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; data_in[4] ; HEX3[0]        ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; data_in[4] ; HEX3[1]        ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; data_in[4] ; HEX3[2]        ;       ; 3.720 ; 3.720 ;       ;
; data_in[4] ; HEX3[3]        ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; data_in[4] ; HEX3[4]        ; 3.821 ;       ;       ; 3.821 ;
; data_in[4] ; HEX3[5]        ; 3.595 ;       ;       ; 3.595 ;
; data_in[4] ; HEX3[6]        ; 3.576 ;       ;       ; 3.576 ;
; data_in[4] ; parity_data[6] ; 2.303 ;       ;       ; 2.303 ;
; data_in[4] ; parity_data[9] ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; data_in[5] ; HEX3[0]        ;       ; 6.043 ; 6.043 ;       ;
; data_in[5] ; HEX3[1]        ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; data_in[5] ; HEX3[2]        ; 6.029 ;       ;       ; 6.029 ;
; data_in[5] ; HEX3[3]        ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; data_in[5] ; HEX3[4]        ;       ; 6.130 ; 6.130 ;       ;
; data_in[5] ; HEX3[5]        ; 5.899 ;       ;       ; 5.899 ;
; data_in[5] ; HEX3[6]        ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; data_in[5] ; parity_data[7] ; 4.626 ;       ;       ; 4.626 ;
; data_in[5] ; parity_data[9] ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; data_in[6] ; HEX3[0]        ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; data_in[6] ; HEX3[1]        ; 6.085 ;       ;       ; 6.085 ;
; data_in[6] ; HEX3[2]        ;       ; 6.068 ; 6.068 ;       ;
; data_in[6] ; HEX3[3]        ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; data_in[6] ; HEX3[4]        ; 6.168 ;       ;       ; 6.168 ;
; data_in[6] ; HEX3[5]        ;       ; 5.922 ; 5.922 ;       ;
; data_in[6] ; HEX3[6]        ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; data_in[6] ; parity_data[8] ; 4.636 ;       ;       ; 4.636 ;
; data_in[6] ; parity_data[9] ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; reset_n    ; LEDG[1]        ; 5.709 ;       ;       ; 5.709 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; data_in[0] ; HEX2[0]        ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; data_in[0] ; HEX2[1]        ; 3.818 ; 3.818 ; 3.818 ; 3.818 ;
; data_in[0] ; HEX2[2]        ;       ; 3.936 ; 3.936 ;       ;
; data_in[0] ; HEX2[3]        ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; data_in[0] ; HEX2[4]        ; 3.847 ;       ;       ; 3.847 ;
; data_in[0] ; HEX2[5]        ; 3.851 ;       ;       ; 3.851 ;
; data_in[0] ; HEX2[6]        ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; data_in[0] ; parity_data[2] ; 2.576 ;       ;       ; 2.576 ;
; data_in[0] ; parity_data[9] ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; data_in[1] ; HEX2[0]        ;       ; 3.794 ; 3.794 ;       ;
; data_in[1] ; HEX2[1]        ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; data_in[1] ; HEX2[2]        ; 3.861 ;       ;       ; 3.861 ;
; data_in[1] ; HEX2[3]        ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; data_in[1] ; HEX2[4]        ;       ; 3.754 ; 3.754 ;       ;
; data_in[1] ; HEX2[5]        ; 3.780 ; 3.780 ; 3.780 ; 3.780 ;
; data_in[1] ; HEX2[6]        ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; data_in[1] ; parity_data[3] ; 3.336 ;       ;       ; 3.336 ;
; data_in[1] ; parity_data[9] ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; data_in[2] ; HEX2[0]        ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; data_in[2] ; HEX2[1]        ; 3.820 ;       ;       ; 3.820 ;
; data_in[2] ; HEX2[2]        ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; data_in[2] ; HEX2[3]        ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_in[2] ; HEX2[4]        ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; data_in[2] ; HEX2[5]        ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; data_in[2] ; HEX2[6]        ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; data_in[2] ; parity_data[4] ; 2.297 ;       ;       ; 2.297 ;
; data_in[2] ; parity_data[9] ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; data_in[3] ; HEX2[0]        ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; data_in[3] ; HEX2[1]        ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; data_in[3] ; HEX2[2]        ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; data_in[3] ; HEX2[3]        ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; data_in[3] ; HEX2[4]        ;       ; 3.740 ; 3.740 ;       ;
; data_in[3] ; HEX2[5]        ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; data_in[3] ; HEX2[6]        ; 3.764 ; 3.764 ; 3.764 ; 3.764 ;
; data_in[3] ; parity_data[5] ; 2.441 ;       ;       ; 2.441 ;
; data_in[3] ; parity_data[9] ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; data_in[4] ; HEX3[0]        ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; data_in[4] ; HEX3[1]        ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; data_in[4] ; HEX3[2]        ;       ; 3.720 ; 3.720 ;       ;
; data_in[4] ; HEX3[3]        ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; data_in[4] ; HEX3[4]        ; 3.821 ;       ;       ; 3.821 ;
; data_in[4] ; HEX3[5]        ; 3.595 ;       ;       ; 3.595 ;
; data_in[4] ; HEX3[6]        ; 3.576 ;       ;       ; 3.576 ;
; data_in[4] ; parity_data[6] ; 2.303 ;       ;       ; 2.303 ;
; data_in[4] ; parity_data[9] ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; data_in[5] ; HEX3[0]        ;       ; 6.043 ; 6.043 ;       ;
; data_in[5] ; HEX3[1]        ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; data_in[5] ; HEX3[2]        ; 6.029 ;       ;       ; 6.029 ;
; data_in[5] ; HEX3[3]        ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; data_in[5] ; HEX3[4]        ;       ; 6.130 ; 6.130 ;       ;
; data_in[5] ; HEX3[5]        ; 5.899 ;       ;       ; 5.899 ;
; data_in[5] ; HEX3[6]        ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; data_in[5] ; parity_data[7] ; 4.626 ;       ;       ; 4.626 ;
; data_in[5] ; parity_data[9] ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; data_in[6] ; HEX3[0]        ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; data_in[6] ; HEX3[1]        ; 6.085 ;       ;       ; 6.085 ;
; data_in[6] ; HEX3[2]        ;       ; 6.068 ; 6.068 ;       ;
; data_in[6] ; HEX3[3]        ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; data_in[6] ; HEX3[4]        ; 6.168 ;       ;       ; 6.168 ;
; data_in[6] ; HEX3[5]        ;       ; 5.922 ; 5.922 ;       ;
; data_in[6] ; HEX3[6]        ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; data_in[6] ; parity_data[8] ; 4.636 ;       ;       ; 4.636 ;
; data_in[6] ; parity_data[9] ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; reset_n    ; LEDG[1]        ; 5.709 ;       ;       ; 5.709 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.269  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.269  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -49.102 ; 0.0   ; 0.0      ; 0.0     ; -34.38              ;
;  CLOCK_50        ; -49.102 ; 0.000 ; N/A      ; N/A     ; -34.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; 7.422 ; 7.422 ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 3.278 ; 3.278 ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; 3.453 ; 3.453 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; 3.460 ; 3.460 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; 3.658 ; 3.658 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; 3.604 ; 3.604 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; 7.378 ; 7.378 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; 7.422 ; 7.422 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; 2.883 ; 2.883 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; CLOCK_50   ; 0.019  ; 0.019  ; Rise       ; CLOCK_50        ;
;  data_in[0] ; CLOCK_50   ; 0.019  ; 0.019  ; Rise       ; CLOCK_50        ;
;  data_in[1] ; CLOCK_50   ; -0.102 ; -0.102 ; Rise       ; CLOCK_50        ;
;  data_in[2] ; CLOCK_50   ; -0.182 ; -0.182 ; Rise       ; CLOCK_50        ;
;  data_in[3] ; CLOCK_50   ; -0.641 ; -0.641 ; Rise       ; CLOCK_50        ;
;  data_in[4] ; CLOCK_50   ; -0.536 ; -0.536 ; Rise       ; CLOCK_50        ;
;  data_in[5] ; CLOCK_50   ; -2.850 ; -2.850 ; Rise       ; CLOCK_50        ;
;  data_in[6] ; CLOCK_50   ; -2.893 ; -2.893 ; Rise       ; CLOCK_50        ;
; send_n      ; CLOCK_50   ; -1.531 ; -1.531 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 7.316 ; 7.316 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 6.678 ; 6.678 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 7.884 ; 7.884 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 6.772 ; 6.772 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 6.075 ; 6.075 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 7.846 ; 7.846 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LEDG[*]    ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
;  LEDG[0]   ; CLOCK_50   ; 4.094 ; 4.094 ; Rise       ; CLOCK_50        ;
; UART_TXD   ; CLOCK_50   ; 3.772 ; 3.772 ; Rise       ; CLOCK_50        ;
; baud_out   ; CLOCK_50   ; 3.922 ; 3.922 ; Rise       ; CLOCK_50        ;
; load       ; CLOCK_50   ; 3.729 ; 3.729 ; Rise       ; CLOCK_50        ;
; send_pulse ; CLOCK_50   ; 3.456 ; 3.456 ; Rise       ; CLOCK_50        ;
; shift      ; CLOCK_50   ; 3.918 ; 3.918 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; data_in[0] ; HEX2[0]        ; 7.422  ; 7.422  ; 7.422  ; 7.422  ;
; data_in[0] ; HEX2[1]        ; 7.332  ; 7.332  ; 7.332  ; 7.332  ;
; data_in[0] ; HEX2[2]        ;        ; 7.534  ; 7.534  ;        ;
; data_in[0] ; HEX2[3]        ; 7.380  ; 7.380  ; 7.380  ; 7.380  ;
; data_in[0] ; HEX2[4]        ; 7.356  ;        ;        ; 7.356  ;
; data_in[0] ; HEX2[5]        ; 7.383  ;        ;        ; 7.383  ;
; data_in[0] ; HEX2[6]        ; 7.385  ; 7.385  ; 7.385  ; 7.385  ;
; data_in[0] ; parity_data[2] ; 4.802  ;        ;        ; 4.802  ;
; data_in[0] ; parity_data[9] ; 7.229  ; 7.229  ; 7.229  ; 7.229  ;
; data_in[1] ; HEX2[0]        ;        ; 7.117  ; 7.117  ;        ;
; data_in[1] ; HEX2[1]        ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; data_in[1] ; HEX2[2]        ; 7.270  ;        ;        ; 7.270  ;
; data_in[1] ; HEX2[3]        ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; data_in[1] ; HEX2[4]        ;        ; 7.052  ; 7.052  ;        ;
; data_in[1] ; HEX2[5]        ; 7.093  ; 7.093  ; 7.093  ; 7.093  ;
; data_in[1] ; HEX2[6]        ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; data_in[1] ; parity_data[3] ; 6.108  ;        ;        ; 6.108  ;
; data_in[1] ; parity_data[9] ; 7.404  ; 7.404  ; 7.404  ; 7.404  ;
; data_in[2] ; HEX2[0]        ; 7.429  ; 7.429  ; 7.429  ; 7.429  ;
; data_in[2] ; HEX2[1]        ; 7.342  ;        ;        ; 7.342  ;
; data_in[2] ; HEX2[2]        ; 7.566  ; 7.566  ; 7.566  ; 7.566  ;
; data_in[2] ; HEX2[3]        ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; data_in[2] ; HEX2[4]        ; 7.365  ; 7.365  ; 7.365  ; 7.365  ;
; data_in[2] ; HEX2[5]        ; 7.394  ; 7.394  ; 7.394  ; 7.394  ;
; data_in[2] ; HEX2[6]        ; 7.398  ; 7.398  ; 7.398  ; 7.398  ;
; data_in[2] ; parity_data[4] ; 4.300  ;        ;        ; 4.300  ;
; data_in[2] ; parity_data[9] ; 7.411  ; 7.411  ; 7.411  ; 7.411  ;
; data_in[3] ; HEX2[0]        ; 7.239  ; 7.239  ; 7.239  ; 7.239  ;
; data_in[3] ; HEX2[1]        ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; data_in[3] ; HEX2[2]        ; 7.388  ; 7.388  ; 7.388  ; 7.388  ;
; data_in[3] ; HEX2[3]        ; 7.197  ; 7.197  ; 7.197  ; 7.197  ;
; data_in[3] ; HEX2[4]        ;        ; 7.171  ; 7.171  ;        ;
; data_in[3] ; HEX2[5]        ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; data_in[3] ; HEX2[6]        ; 7.215  ; 7.215  ; 7.215  ; 7.215  ;
; data_in[3] ; parity_data[5] ; 4.598  ;        ;        ; 4.598  ;
; data_in[3] ; parity_data[9] ; 7.609  ; 7.609  ; 7.609  ; 7.609  ;
; data_in[4] ; HEX3[0]        ; 7.136  ; 7.136  ; 7.136  ; 7.136  ;
; data_in[4] ; HEX3[1]        ; 7.126  ; 7.126  ; 7.126  ; 7.126  ;
; data_in[4] ; HEX3[2]        ;        ; 7.096  ; 7.096  ;        ;
; data_in[4] ; HEX3[3]        ; 7.089  ; 7.089  ; 7.089  ; 7.089  ;
; data_in[4] ; HEX3[4]        ; 7.314  ;        ;        ; 7.314  ;
; data_in[4] ; HEX3[5]        ; 6.837  ;        ;        ; 6.837  ;
; data_in[4] ; HEX3[6]        ; 6.796  ;        ;        ; 6.796  ;
; data_in[4] ; parity_data[6] ; 4.307  ;        ;        ; 4.307  ;
; data_in[4] ; parity_data[9] ; 7.555  ; 7.555  ; 7.555  ; 7.555  ;
; data_in[5] ; HEX3[0]        ;        ; 10.868 ; 10.868 ;        ;
; data_in[5] ; HEX3[1]        ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; data_in[5] ; HEX3[2]        ; 10.866 ;        ;        ; 10.866 ;
; data_in[5] ; HEX3[3]        ; 10.837 ; 10.837 ; 10.837 ; 10.837 ;
; data_in[5] ; HEX3[4]        ;        ; 11.068 ; 11.068 ;        ;
; data_in[5] ; HEX3[5]        ; 10.606 ;        ;        ; 10.606 ;
; data_in[5] ; HEX3[6]        ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
; data_in[5] ; parity_data[7] ; 7.996  ;        ;        ; 7.996  ;
; data_in[5] ; parity_data[9] ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; data_in[6] ; HEX3[0]        ; 10.951 ; 10.951 ; 10.951 ; 10.951 ;
; data_in[6] ; HEX3[1]        ; 10.963 ;        ;        ; 10.963 ;
; data_in[6] ; HEX3[2]        ;        ; 10.886 ; 10.886 ;        ;
; data_in[6] ; HEX3[3]        ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; data_in[6] ; HEX3[4]        ; 11.153 ;        ;        ; 11.153 ;
; data_in[6] ; HEX3[5]        ;        ; 10.623 ; 10.623 ;        ;
; data_in[6] ; HEX3[6]        ; 10.594 ; 10.594 ; 10.594 ; 10.594 ;
; data_in[6] ; parity_data[8] ; 8.006  ;        ;        ; 8.006  ;
; data_in[6] ; parity_data[9] ; 11.373 ; 11.373 ; 11.373 ; 11.373 ;
; reset_n    ; LEDG[1]        ; 9.953  ;        ;        ; 9.953  ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; data_in[0] ; HEX2[0]        ; 3.884 ; 3.884 ; 3.884 ; 3.884 ;
; data_in[0] ; HEX2[1]        ; 3.818 ; 3.818 ; 3.818 ; 3.818 ;
; data_in[0] ; HEX2[2]        ;       ; 3.936 ; 3.936 ;       ;
; data_in[0] ; HEX2[3]        ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; data_in[0] ; HEX2[4]        ; 3.847 ;       ;       ; 3.847 ;
; data_in[0] ; HEX2[5]        ; 3.851 ;       ;       ; 3.851 ;
; data_in[0] ; HEX2[6]        ; 3.845 ; 3.845 ; 3.845 ; 3.845 ;
; data_in[0] ; parity_data[2] ; 2.576 ;       ;       ; 2.576 ;
; data_in[0] ; parity_data[9] ; 3.783 ; 3.783 ; 3.783 ; 3.783 ;
; data_in[1] ; HEX2[0]        ;       ; 3.794 ; 3.794 ;       ;
; data_in[1] ; HEX2[1]        ; 3.737 ; 3.737 ; 3.737 ; 3.737 ;
; data_in[1] ; HEX2[2]        ; 3.861 ;       ;       ; 3.861 ;
; data_in[1] ; HEX2[3]        ; 3.779 ; 3.779 ; 3.779 ; 3.779 ;
; data_in[1] ; HEX2[4]        ;       ; 3.754 ; 3.754 ;       ;
; data_in[1] ; HEX2[5]        ; 3.780 ; 3.780 ; 3.780 ; 3.780 ;
; data_in[1] ; HEX2[6]        ; 3.774 ; 3.774 ; 3.774 ; 3.774 ;
; data_in[1] ; parity_data[3] ; 3.336 ;       ;       ; 3.336 ;
; data_in[1] ; parity_data[9] ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; data_in[2] ; HEX2[0]        ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; data_in[2] ; HEX2[1]        ; 3.820 ;       ;       ; 3.820 ;
; data_in[2] ; HEX2[2]        ; 3.935 ; 3.935 ; 3.935 ; 3.935 ;
; data_in[2] ; HEX2[3]        ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_in[2] ; HEX2[4]        ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; data_in[2] ; HEX2[5]        ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; data_in[2] ; HEX2[6]        ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; data_in[2] ; parity_data[4] ; 2.297 ;       ;       ; 2.297 ;
; data_in[2] ; parity_data[9] ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; data_in[3] ; HEX2[0]        ; 3.784 ; 3.784 ; 3.784 ; 3.784 ;
; data_in[3] ; HEX2[1]        ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; data_in[3] ; HEX2[2]        ; 3.850 ; 3.850 ; 3.850 ; 3.850 ;
; data_in[3] ; HEX2[3]        ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; data_in[3] ; HEX2[4]        ;       ; 3.740 ; 3.740 ;       ;
; data_in[3] ; HEX2[5]        ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; data_in[3] ; HEX2[6]        ; 3.764 ; 3.764 ; 3.764 ; 3.764 ;
; data_in[3] ; parity_data[5] ; 2.441 ;       ;       ; 2.441 ;
; data_in[3] ; parity_data[9] ; 3.929 ; 3.929 ; 3.929 ; 3.929 ;
; data_in[4] ; HEX3[0]        ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; data_in[4] ; HEX3[1]        ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; data_in[4] ; HEX3[2]        ;       ; 3.720 ; 3.720 ;       ;
; data_in[4] ; HEX3[3]        ; 3.715 ; 3.715 ; 3.715 ; 3.715 ;
; data_in[4] ; HEX3[4]        ; 3.821 ;       ;       ; 3.821 ;
; data_in[4] ; HEX3[5]        ; 3.595 ;       ;       ; 3.595 ;
; data_in[4] ; HEX3[6]        ; 3.576 ;       ;       ; 3.576 ;
; data_in[4] ; parity_data[6] ; 2.303 ;       ;       ; 2.303 ;
; data_in[4] ; parity_data[9] ; 3.923 ; 3.923 ; 3.923 ; 3.923 ;
; data_in[5] ; HEX3[0]        ;       ; 6.043 ; 6.043 ;       ;
; data_in[5] ; HEX3[1]        ; 6.046 ; 6.046 ; 6.046 ; 6.046 ;
; data_in[5] ; HEX3[2]        ; 6.029 ;       ;       ; 6.029 ;
; data_in[5] ; HEX3[3]        ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; data_in[5] ; HEX3[4]        ;       ; 6.130 ; 6.130 ;       ;
; data_in[5] ; HEX3[5]        ; 5.899 ;       ;       ; 5.899 ;
; data_in[5] ; HEX3[6]        ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; data_in[5] ; parity_data[7] ; 4.626 ;       ;       ; 4.626 ;
; data_in[5] ; parity_data[9] ; 6.227 ; 6.227 ; 6.227 ; 6.227 ;
; data_in[6] ; HEX3[0]        ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; data_in[6] ; HEX3[1]        ; 6.085 ;       ;       ; 6.085 ;
; data_in[6] ; HEX3[2]        ;       ; 6.068 ; 6.068 ;       ;
; data_in[6] ; HEX3[3]        ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; data_in[6] ; HEX3[4]        ; 6.168 ;       ;       ; 6.168 ;
; data_in[6] ; HEX3[5]        ;       ; 5.922 ; 5.922 ;       ;
; data_in[6] ; HEX3[6]        ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; data_in[6] ; parity_data[8] ; 4.636 ;       ;       ; 4.636 ;
; data_in[6] ; parity_data[9] ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; reset_n    ; LEDG[1]        ; 5.709 ;       ;       ; 5.709 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 549      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 549      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Nov 25 23:48:09 2023
Info: Command: quartus_sta transmitter -c transmitter
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'transmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.269
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.269       -49.102 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.545        -7.680 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4576 megabytes
    Info: Processing ended: Sat Nov 25 23:48:11 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


