//
//  |      | 
//  | PC   | -> pc_out ---------------->   addr -> |  ROM  |-> instruction ->   ir_in     -> |  IR   | -> operan ->   rd_addr1 -> |         | -> rd_data1 -> operand_a -> | ALU  |-
//  |      |                           ____________                                          |       |                rd_addr2 -> |         | -> rd_data2 -> operand_b -> |      |
//  |      |                          |            | -> ir_load --------------> ir_load   -> |       |                            |         |                             |      |            
//  |      |                          |            | <- op_code <----------------- dopcode <-|_______|                wr_addr  -> | R_file  |                             |      |
//  |      |                          |            |                                                                  wr_data  -> |         | <----------- alu_resulte <- |      |
//  |      | <- pc_in   <- pc_in   <- |            |                                                                              |         |                             |      |
//  |      | <- pc_load <- pc_load <- |            | -> refile_we --------------------------------------------------> we       -> |_________|                             |      |
//  |______| <- pc_en   <- pc_en   <- |            |                                                                                                                      |      |
//                                    |            | -> alu_op------------------------------------------------------------------------------------------------>alu_op  -> |______|
//                                    |            |  
//                                    |            |
//                                    |     CU     | 
//                                    |            |
//                                    |            |                              
//                                    |            |  
//                                    |            | -> mem_re ----------> re     -> |        |    
//                                    |            |                                 |        |           
//                                    |            | -> mem_we ----------> we     -> |  RAM   | ->data_out
//                                    |            |                       addr   -> |        |
//                                    |            |                       data_in-> |________|
//                                    |            |
//                                    |            |
//                                    |            |                  addr    -> |       |  <--------------  tx_start   -> |      | 
//                                    |            |      ------>     data_in -> | IO    | -> uart_tx_reg -> tx_data    -> |      | -> tx
//                                    |            |                             |       |                    tx_busy   <- | UART |
//                                    |            |                  we      -> |       |                                 |      | 
//                                    |    CU      |                             |       |                                 |      | 
//                                    |            |                             |       | -> led                          |      |
//                                    |            |                             |       |                                 |      |
//                                    |            |     <------     data_out <- |       |                                 |      |
//                                    |            |                 re       -> |       |                                 |      |
//                                    |            |                             |       | <- uart_rx <-------- rx_data <- |      | <- rx      
//                                    |            |                             |       |   <---------------   rx_ready <-|______|
//                                    |            |                             |       |
//                                    |            |                             |_______| <- button       
//     
//   
//   
//   
//   
//  
//      
//
//
//
//
//
//
//
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
module cpu_top (
    input  wire        clk,
    input  wire        rst,
    input  wire        uart_rx,
    output wire        uart_tx
);
