TimeQuest Timing Analyzer report for SPI_Test
Mon Sep 25 23:38:26 2023
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SPI_Routine:inst|tmp'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'memory_controller:inst4|tmp'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'SPI_Routine:inst|tmp'
 17. Slow 1200mV 85C Model Hold: 'memory_controller:inst4|tmp'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'
 37. Slow 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'
 52. Fast 1200mV 0C Model Setup: 'clk'
 53. Fast 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'
 56. Fast 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; SPI_Test                                         ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C8                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; cpu_0.sdc     ; OK     ; Mon Sep 25 23:38:23 2023 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; memory_controller:inst4|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_controller:inst4|tmp } ;
; SPI_Routine:inst|tmp        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SPI_Routine:inst|tmp }        ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 27.27 MHz  ; 27.27 MHz       ; SPI_Routine:inst|tmp        ;      ;
; 152.49 MHz ; 152.49 MHz      ; clk                         ;      ;
; 283.37 MHz ; 283.37 MHz      ; memory_controller:inst4|tmp ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; SPI_Routine:inst|tmp        ; -35.664 ; -591.550      ;
; clk                         ; -5.558  ; -641.667      ;
; memory_controller:inst4|tmp ; -2.808  ; -115.777      ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.124 ; -0.198        ;
; SPI_Routine:inst|tmp        ; 0.424  ; 0.000         ;
; memory_controller:inst4|tmp ; 0.425  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.201 ; -515.002      ;
; SPI_Routine:inst|tmp        ; -1.487 ; -95.168       ;
; memory_controller:inst4|tmp ; -1.487 ; -74.350       ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                             ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -35.664 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[23]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.086     ; 36.579     ;
; -33.636 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[22]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.086     ; 34.551     ;
; -32.200 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[21]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.086     ; 33.115     ;
; -30.749 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[20]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.086     ; 31.664     ;
; -29.735 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[19]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 30.651     ;
; -28.107 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[18]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 29.023     ;
; -26.414 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[17]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 27.330     ;
; -25.013 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[16]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 25.929     ;
; -23.173 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[15]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 24.089     ;
; -21.766 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[14]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 22.682     ;
; -20.302 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[13]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 21.218     ;
; -19.550 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[12]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.086     ; 20.465     ;
; -17.352 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 18.264     ;
; -16.902 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[10]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.088     ; 17.815     ;
; -15.470 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[9]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.088     ; 16.383     ;
; -12.555 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[8]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 13.467     ;
; -11.875 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[7]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 12.791     ;
; -10.240 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[6]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 11.156     ;
; -7.925  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 8.811      ;
; -7.878  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[5]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.089     ; 8.790      ;
; -7.594  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 8.480      ;
; -7.088  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[4]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 8.004      ;
; -7.073  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.117     ; 7.957      ;
; -7.066  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.120     ; 7.947      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.648  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.559      ;
; -6.432  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.350      ;
; -6.432  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.350      ;
; -6.432  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.350      ;
; -6.432  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.350      ;
; -6.432  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.350      ;
; -6.401  ; SPI_Routine:inst|data_index[5]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 7.287      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.317  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.090     ; 7.228      ;
; -6.183  ; SPI_Routine:inst|data_index[11] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 7.069      ;
; -6.175  ; SPI_Routine:inst|timer[0]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.120     ; 7.056      ;
; -6.116  ; SPI_Routine:inst|timer[3]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.120     ; 6.997      ;
; -6.101  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.019      ;
; -6.101  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.019      ;
; -6.101  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.019      ;
; -6.101  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.019      ;
; -6.101  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 7.019      ;
; -6.061  ; SPI_Routine:inst|data_index[13] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 6.947      ;
; -5.873  ; SPI_Routine:inst|data_index[9]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.115     ; 6.759      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.796  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.092     ; 6.705      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
; -5.789  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.095     ; 6.695      ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -5.558 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_we_reg ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.511     ; 6.048      ;
; -5.550 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_we_reg ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.484     ; 6.067      ;
; -5.532 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_we_reg ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.464     ; 6.069      ;
; -5.474 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_we_reg  ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.503     ; 5.972      ;
; -5.471 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_we_reg ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.513     ; 5.959      ;
; -5.465 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_we_reg ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.467     ; 5.999      ;
; -5.460 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_we_reg ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.478     ; 5.983      ;
; -5.436 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_we_reg ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.495     ; 5.942      ;
; -5.405 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_we_reg  ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.502     ; 5.904      ;
; -5.371 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_we_reg ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 1.000        ; -0.499     ; 5.873      ;
; -5.331 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_we_reg  ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.482     ; 5.850      ;
; -5.320 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_we_reg  ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.491     ; 5.830      ;
; -5.315 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_we_reg ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.504     ; 5.812      ;
; -5.295 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_we_reg  ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.475     ; 5.821      ;
; -5.266 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_we_reg  ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.470     ; 5.797      ;
; -5.176 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_we_reg  ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.484     ; 5.693      ;
; -5.159 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_we_reg ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.499     ; 5.661      ;
; -5.104 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_we_reg ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 1.000        ; -0.477     ; 5.628      ;
; -4.973 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_we_reg ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.470     ; 5.504      ;
; -4.965 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_we_reg ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.490     ; 5.476      ;
; -4.787 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.694      ;
; -4.744 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.651      ;
; -4.721 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a23~porta_we_reg  ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.458     ; 5.264      ;
; -4.695 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg  ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.452     ; 5.244      ;
; -4.659 ; memory_controller:inst4|clk_divider[6]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.568      ;
; -4.658 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_we_reg  ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.498     ; 5.161      ;
; -4.642 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a9~porta_we_reg   ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.465     ; 5.178      ;
; -4.626 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.509     ; 5.118      ;
; -4.623 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a5~porta_we_reg   ; debugger:inst1|led_out[1]               ; clk                         ; clk         ; 1.000        ; -0.460     ; 5.164      ;
; -4.614 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a7~porta_we_reg   ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.473     ; 5.142      ;
; -4.566 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.473      ;
; -4.566 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a6~porta_we_reg   ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.504     ; 5.063      ;
; -4.553 ; memory_controller:inst4|clk_divider[14]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.462      ;
; -4.539 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_we_reg ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.501     ; 5.039      ;
; -4.534 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg ; debugger:inst1|led_out[0]               ; clk                         ; clk         ; 1.000        ; -0.500     ; 5.035      ;
; -4.519 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.073     ; 5.447      ;
; -4.502 ; SPI_Routine:inst|clk_divider[19]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.409      ;
; -4.483 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a8~porta_we_reg   ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.493     ; 4.991      ;
; -4.483 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_we_reg ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.454     ; 5.030      ;
; -4.472 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.379      ;
; -4.451 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_we_reg ; debugger:inst1|led_out[1]               ; clk                         ; clk         ; 1.000        ; -0.479     ; 4.973      ;
; -4.428 ; memory_controller:inst4|clk_divider[2]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.337      ;
; -4.425 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.332      ;
; -4.421 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.328      ;
; -4.404 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_we_reg ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 1.000        ; -0.492     ; 4.913      ;
; -4.399 ; SPI_Routine:inst|clk_divider[10]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.309      ;
; -4.380 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_we_reg ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 1.000        ; -0.482     ; 4.899      ;
; -4.368 ; memory_controller:inst4|clk_divider[16]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.093     ; 5.276      ;
; -4.366 ; SPI_Routine:inst|clk_divider[7]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.276      ;
; -4.363 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.270      ;
; -4.358 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_we_reg  ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 1.000        ; -0.495     ; 4.864      ;
; -4.352 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.259      ;
; -4.351 ; memory_controller:inst4|clk_divider[13]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.260      ;
; -4.347 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 1.000        ; -0.071     ; 5.277      ;
; -4.346 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 1.000        ; -0.071     ; 5.276      ;
; -4.341 ; SPI_Routine:inst|clk_divider[16]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.248      ;
; -4.341 ; memory_controller:inst4|clk_divider[9]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.250      ;
; -4.332 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_we_reg  ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 1.000        ; -0.499     ; 4.834      ;
; -4.327 ; memory_controller:inst4|clk_divider[7]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.236      ;
; -4.316 ; SPI_Routine:inst|clk_divider[14]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.226      ;
; -4.276 ; memory_controller:inst4|clk_divider[21]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.093     ; 5.184      ;
; -4.275 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a4~porta_we_reg   ; debugger:inst1|led_out[0]               ; clk                         ; clk         ; 1.000        ; -0.488     ; 4.788      ;
; -4.255 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.162      ;
; -4.226 ; SPI_Routine:inst|clk_divider[4]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.136      ;
; -4.207 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.201      ;
; -4.207 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.201      ;
; -4.207 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.201      ;
; -4.207 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.201      ;
; -4.201 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 1.000        ; -0.071     ; 5.131      ;
; -4.200 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 1.000        ; -0.071     ; 5.130      ;
; -4.197 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.191      ;
; -4.197 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.191      ;
; -4.197 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.191      ;
; -4.197 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.997     ; 4.191      ;
; -4.189 ; memory_controller:inst4|clk_divider[15]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.098      ;
; -4.185 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.092      ;
; -4.175 ; memory_controller:inst4|clk_divider[18]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.093     ; 5.083      ;
; -4.145 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 5.052      ;
; -4.122 ; memory_controller:inst4|clk_divider[3]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.031      ;
; -4.118 ; memory_controller:inst4|clk_divider[12]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 5.027      ;
; -4.097 ; SPI_Routine:inst|clk_divider[6]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 5.007      ;
; -4.094 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_we_reg  ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 1.000        ; -0.479     ; 4.616      ;
; -4.085 ; memory_controller:inst4|clk_divider[19]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.093     ; 4.993      ;
; -4.084 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_we_reg  ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 1.000        ; -0.445     ; 4.640      ;
; -4.059 ; SPI_Routine:inst|clk_divider[11]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 4.969      ;
; -4.057 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 4.964      ;
; -4.056 ; memory_controller:inst4|clk_divider[5]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 4.965      ;
; -4.055 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 1.000        ; -0.071     ; 4.985      ;
; -4.054 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 1.000        ; -0.071     ; 4.984      ;
; -3.997 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.094     ; 4.904      ;
; -3.982 ; SPI_Routine:inst|clk_divider[12]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.091     ; 4.892      ;
; -3.980 ; memory_controller:inst4|clk_divider[11]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.092     ; 4.889      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[19]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[18]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[17]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[16]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[15]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[14]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[13]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
; -3.973 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[11]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -1.005     ; 3.959      ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                            ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.808 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[8]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.047     ; 2.762      ;
; -2.808 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.047     ; 2.762      ;
; -2.808 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.047     ; 2.762      ;
; -2.808 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[5]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.047     ; 2.762      ;
; -2.808 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.047     ; 2.762      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.529 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.441      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.523 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.435      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[13]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[0]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[1]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[2]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[3]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[4]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[5]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[10]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.488 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[12]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.067     ; 2.422      ;
; -2.430 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[8]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.057     ; 3.374      ;
; -2.430 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[7]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.057     ; 3.374      ;
; -2.430 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[6]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.057     ; 3.374      ;
; -2.430 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[5]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.057     ; 3.374      ;
; -2.430 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[4]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.057     ; 3.374      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.415 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.327      ;
; -2.346 ; SPI_Routine:inst|data_out[22]                      ; memory_controller:inst4|data_out[22]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.113     ; 2.234      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.328 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.240      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.291 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.203      ;
; -2.277 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.189      ;
; -2.277 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.189      ;
; -2.277 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.189      ;
; -2.277 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.189      ;
; -2.277 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.089     ; 3.189      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.124 ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 3.289      ; 3.668      ;
; -0.074 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 3.307      ; 3.736      ;
; 0.274  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; -0.500       ; 3.289      ; 3.566      ;
; 0.396  ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; -0.500       ; 3.307      ; 3.706      ;
; 0.731  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.053      ;
; 0.731  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.731  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.732  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.732  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.732  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.733  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.733  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.733  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.733  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.733  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.733  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.734  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.734  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.734  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.734  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.734  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.734  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.734  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.735  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.735  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.736  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.736  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.736  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.736  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.736  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.736  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.737  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.737  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.737  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.738  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.060      ;
; 0.847  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.169      ;
; 0.847  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.169      ;
; 0.850  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.172      ;
; 0.854  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.176      ;
; 0.856  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.178      ;
; 0.874  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.196      ;
; 0.876  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.198      ;
; 0.877  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.199      ;
; 0.878  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.200      ;
; 0.880  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.202      ;
; 0.880  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.202      ;
; 0.881  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.203      ;
; 0.882  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.204      ;
; 0.883  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.205      ;
; 1.083  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.093      ; 1.408      ;
; 1.085  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.408      ;
; 1.085  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.408      ;
; 1.086  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.086  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.087  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.087  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.087  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.087  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.087  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.087  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.087  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.088  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.088  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.088  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.410      ;
; 1.088  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.090      ; 1.410      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.424 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.424 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.746      ;
; 0.436 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.758      ;
; 0.480 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.802      ;
; 0.497 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.819      ;
; 0.636 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.958      ;
; 0.670 ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 0.992      ;
; 0.671 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.089      ; 0.992      ;
; 0.672 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.089      ; 0.993      ;
; 0.673 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.089      ; 0.994      ;
; 0.693 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.017      ;
; 0.732 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.054      ;
; 0.733 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.055      ;
; 0.733 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.055      ;
; 0.733 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.055      ;
; 0.733 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.055      ;
; 0.734 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.056      ;
; 0.735 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.057      ;
; 0.735 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.057      ;
; 0.735 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.057      ;
; 0.735 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.057      ;
; 0.736 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.058      ;
; 0.736 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.058      ;
; 0.737 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.737 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.737 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.059      ;
; 0.757 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.079      ;
; 0.759 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.079      ;
; 0.763 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.083      ;
; 0.766 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.086      ;
; 0.772 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.094      ;
; 0.815 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.137      ;
; 0.826 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.148      ;
; 0.917 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.092      ; 1.241      ;
; 0.958 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.278      ;
; 0.964 ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.094      ; 1.290      ;
; 0.986 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.309      ;
; 1.001 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.089      ; 1.322      ;
; 1.012 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.091      ; 1.335      ;
; 1.038 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.358      ;
; 1.059 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.379      ;
; 1.063 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.383      ;
; 1.080 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.400      ;
; 1.087 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.409      ;
; 1.087 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.409      ;
; 1.088 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.410      ;
; 1.088 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.410      ;
; 1.088 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.410      ;
; 1.088 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.408      ;
; 1.089 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.411      ;
; 1.089 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.411      ;
; 1.095 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.417      ;
; 1.095 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.415      ;
; 1.096 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.418      ;
; 1.096 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.418      ;
; 1.097 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.419      ;
; 1.097 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.419      ;
; 1.098 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.098 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.098 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.420      ;
; 1.104 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.426      ;
; 1.105 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.427      ;
; 1.105 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.427      ;
; 1.106 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.428      ;
; 1.107 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.429      ;
; 1.107 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.429      ;
; 1.107 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.429      ;
; 1.109 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.429      ;
; 1.112 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.085      ; 1.429      ;
; 1.113 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.433      ;
; 1.131 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.451      ;
; 1.135 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.455      ;
; 1.137 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.457      ;
; 1.138 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.088      ; 1.458      ;
; 1.161 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.085      ; 1.478      ;
; 1.169 ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.094      ; 1.495      ;
; 1.189 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|mosi                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.085      ; 1.506      ;
; 1.189 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.085      ; 1.506      ;
; 1.200 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.522      ;
; 1.218 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.540      ;
; 1.218 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.540      ;
; 1.219 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.541      ;
; 1.219 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.541      ;
; 1.219 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.541      ;
; 1.220 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.542      ;
; 1.220 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.542      ;
; 1.227 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.549      ;
; 1.227 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.549      ;
; 1.228 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.550      ;
; 1.228 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.550      ;
; 1.229 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.551      ;
; 1.229 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.551      ;
; 1.235 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.557      ;
; 1.236 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.558      ;
; 1.236 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.558      ;
; 1.237 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.559      ;
; 1.238 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.238 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.238 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.560      ;
; 1.244 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.090      ; 1.566      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                            ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.425 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 0.746      ;
; 0.437 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 0.758      ;
; 0.480 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 0.801      ;
; 0.734 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.055      ;
; 0.736 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.057      ;
; 0.736 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.057      ;
; 0.736 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.057      ;
; 0.738 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.059      ;
; 0.743 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.064      ;
; 0.744 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.065      ;
; 0.744 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.065      ;
; 0.755 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.076      ;
; 0.759 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.080      ;
; 0.760 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.081      ;
; 0.760 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.081      ;
; 0.761 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.082      ;
; 0.768 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.089      ;
; 0.911 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.229      ;
; 0.929 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.247      ;
; 0.945 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.263      ;
; 0.946 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.264      ;
; 0.975 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.293      ;
; 0.985 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.303      ;
; 0.995 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.313      ;
; 1.032 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.350      ;
; 1.089 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.410      ;
; 1.090 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.411      ;
; 1.090 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.411      ;
; 1.090 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.411      ;
; 1.097 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.418      ;
; 1.098 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.419      ;
; 1.099 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.420      ;
; 1.105 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.426      ;
; 1.106 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.427      ;
; 1.108 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.429      ;
; 1.112 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.430      ;
; 1.114 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.435      ;
; 1.115 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.436      ;
; 1.120 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.441      ;
; 1.121 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.442      ;
; 1.121 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.442      ;
; 1.122 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.443      ;
; 1.129 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.450      ;
; 1.130 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.451      ;
; 1.131 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.452      ;
; 1.137 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.455      ;
; 1.138 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.456      ;
; 1.146 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.464      ;
; 1.210 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.528      ;
; 1.220 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.541      ;
; 1.221 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.542      ;
; 1.221 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.542      ;
; 1.221 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.542      ;
; 1.227 ; SPI_Routine:inst|data_out[7]                       ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.663     ; 0.796      ;
; 1.228 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.549      ;
; 1.229 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.550      ;
; 1.229 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.550      ;
; 1.230 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.551      ;
; 1.230 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.551      ;
; 1.237 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.558      ;
; 1.238 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.559      ;
; 1.239 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.560      ;
; 1.245 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.566      ;
; 1.246 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.567      ;
; 1.248 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.569      ;
; 1.254 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.575      ;
; 1.255 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.086      ; 1.573      ;
; 1.255 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.576      ;
; 1.260 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.581      ;
; 1.261 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.582      ;
; 1.262 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.583      ;
; 1.269 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.590      ;
; 1.271 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.592      ;
; 1.360 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.681      ;
; 1.361 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.682      ;
; 1.361 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.682      ;
; 1.366 ; SPI_Routine:inst|data_out[4]                       ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.663     ; 0.935      ;
; 1.368 ; SPI_Routine:inst|data_out[6]                       ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.663     ; 0.937      ;
; 1.368 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.689      ;
; 1.369 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.690      ;
; 1.369 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.690      ;
; 1.370 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.691      ;
; 1.377 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.698      ;
; 1.378 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.699      ;
; 1.379 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.700      ;
; 1.385 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.706      ;
; 1.386 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.707      ;
; 1.394 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.715      ;
; 1.395 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.716      ;
; 1.400 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.721      ;
; 1.402 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.723      ;
; 1.409 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.730      ;
; 1.411 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.732      ;
; 1.500 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.821      ;
; 1.501 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.822      ;
; 1.508 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.829      ;
; 1.509 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.830      ;
; 1.509 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.830      ;
; 1.517 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.838      ;
; 1.518 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.089      ; 1.839      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a23~porta_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|count_flag                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[12]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 4.265 ; 4.764 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.276 ; 0.528 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 1.674 ; 1.977 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 1.564 ; 1.814 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; 4.265 ; 4.764 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 0.357  ; 0.134  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.350  ; 0.100  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -1.161 ; -1.451 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 0.357  ; 0.134  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; -0.107 ; -0.381 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 14.553 ; 14.256 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 12.413 ; 12.041 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 11.154 ; 11.034 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 11.603 ; 11.144 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 10.598 ; 10.284 ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 9.482  ; 9.415  ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 9.111  ; 9.011  ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 9.740  ; 9.548  ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 9.679  ; 9.427  ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 9.051  ; 8.886  ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 9.631  ; 9.389  ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 9.626  ; 9.383  ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 9.982  ; 9.697  ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 9.575  ; 9.523  ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 10.200 ; 9.988  ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 11.603 ; 11.144 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 10.337 ; 10.016 ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 10.306 ; 9.956  ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 8.809  ; 8.621  ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 8.813  ; 8.622  ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 9.791  ; 9.502  ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 11.334 ; 11.110 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 9.278  ; 9.160  ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 10.171 ; 9.835  ; Rise       ; clk                  ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 13.977 ; 13.686 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 11.921 ; 11.559 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 10.712 ; 10.592 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 8.497  ; 8.314  ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 10.214 ; 9.910  ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 9.142  ; 9.076  ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 8.789  ; 8.690  ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 9.393  ; 9.207  ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 9.332  ; 9.088  ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 8.731  ; 8.570  ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 9.286  ; 9.052  ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 9.283  ; 9.047  ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 9.624  ; 9.348  ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 9.230  ; 9.179  ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 9.830  ; 9.625  ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 11.178 ; 10.735 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 9.962  ; 9.652  ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 9.933  ; 9.594  ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 8.497  ; 8.314  ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 8.500  ; 8.315  ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 9.438  ; 9.159  ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 10.977 ; 10.764 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 8.945  ; 8.830  ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 9.803  ; 9.479  ; Rise       ; clk                  ;
+-----------+----------------------+--------+--------+------------+----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 30.09 MHz  ; 30.09 MHz       ; SPI_Routine:inst|tmp        ;      ;
; 164.61 MHz ; 164.61 MHz      ; clk                         ;      ;
; 305.62 MHz ; 305.62 MHz      ; memory_controller:inst4|tmp ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; SPI_Routine:inst|tmp        ; -32.233 ; -539.416      ;
; clk                         ; -5.075  ; -579.299      ;
; memory_controller:inst4|tmp ; -2.596  ; -106.256      ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.069 ; -0.081        ;
; SPI_Routine:inst|tmp        ; 0.373  ; 0.000         ;
; memory_controller:inst4|tmp ; 0.375  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.201 ; -515.002      ;
; SPI_Routine:inst|tmp        ; -1.487 ; -95.168       ;
; memory_controller:inst4|tmp ; -1.487 ; -74.350       ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                              ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -32.233 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[23]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 33.157     ;
; -30.426 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[22]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 31.350     ;
; -29.118 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[21]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 30.042     ;
; -27.820 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[20]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.078     ; 28.744     ;
; -26.920 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[19]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 27.845     ;
; -25.468 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[18]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 26.393     ;
; -23.895 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[17]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 24.820     ;
; -22.649 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[16]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 23.574     ;
; -20.940 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[15]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 21.865     ;
; -19.685 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[14]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 20.610     ;
; -18.344 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[13]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 19.269     ;
; -17.718 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[12]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 18.639     ;
; -15.652 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 16.573     ;
; -15.362 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[10]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 16.282     ;
; -14.050 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[9]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.082     ; 14.970     ;
; -11.355 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[8]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 12.276     ;
; -10.781 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[7]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 11.706     ;
; -9.324  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[6]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 10.249     ;
; -7.430  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 8.325      ;
; -7.121  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 8.016      ;
; -7.107  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[5]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.081     ; 8.028      ;
; -6.617  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.110     ; 7.509      ;
; -6.556  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.112     ; 7.446      ;
; -6.491  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[4]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.077     ; 7.416      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.205  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 7.127      ;
; -6.002  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.931      ;
; -6.002  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.931      ;
; -6.002  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.931      ;
; -6.002  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.931      ;
; -6.002  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.931      ;
; -5.905  ; SPI_Routine:inst|data_index[5]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 6.800      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.896  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.080     ; 6.818      ;
; -5.696  ; SPI_Routine:inst|timer[0]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.112     ; 6.586      ;
; -5.693  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.622      ;
; -5.693  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.622      ;
; -5.693  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.622      ;
; -5.693  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.622      ;
; -5.693  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 6.622      ;
; -5.683  ; SPI_Routine:inst|data_index[11] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 6.578      ;
; -5.629  ; SPI_Routine:inst|timer[3]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.112     ; 6.519      ;
; -5.570  ; SPI_Routine:inst|data_index[13] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 6.465      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.392  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.083     ; 6.311      ;
; -5.378  ; SPI_Routine:inst|data_index[9]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.107     ; 6.273      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
; -5.331  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.085     ; 6.248      ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -5.075 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_we_reg ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.404     ; 5.673      ;
; -5.073 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_we_reg ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.450     ; 5.625      ;
; -5.060 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_we_reg ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.426     ; 5.636      ;
; -5.005 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_we_reg ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.459     ; 5.548      ;
; -5.004 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_we_reg  ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.445     ; 5.561      ;
; -4.986 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_we_reg ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.420     ; 5.568      ;
; -4.971 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_we_reg ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.410     ; 5.563      ;
; -4.968 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_we_reg ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.436     ; 5.534      ;
; -4.935 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_we_reg  ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.443     ; 5.494      ;
; -4.912 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_we_reg ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 1.000        ; -0.443     ; 5.471      ;
; -4.883 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_we_reg  ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.425     ; 5.460      ;
; -4.856 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_we_reg  ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.431     ; 5.427      ;
; -4.850 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_we_reg ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.449     ; 5.403      ;
; -4.834 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_we_reg  ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.419     ; 5.417      ;
; -4.802 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_we_reg  ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.412     ; 5.392      ;
; -4.713 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_we_reg  ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.424     ; 5.291      ;
; -4.700 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_we_reg ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.441     ; 5.261      ;
; -4.631 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_we_reg ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 1.000        ; -0.415     ; 5.218      ;
; -4.509 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_we_reg ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.412     ; 5.099      ;
; -4.506 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_we_reg ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.431     ; 5.077      ;
; -4.415 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.331      ;
; -4.369 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.285      ;
; -4.321 ; memory_controller:inst4|clk_divider[6]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 5.240      ;
; -4.290 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a23~porta_we_reg  ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.403     ; 4.889      ;
; -4.260 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.063     ; 5.199      ;
; -4.249 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg  ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.396     ; 4.855      ;
; -4.231 ; memory_controller:inst4|clk_divider[14]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 5.150      ;
; -4.221 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.137      ;
; -4.206 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_we_reg  ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.442     ; 4.766      ;
; -4.184 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a9~porta_we_reg   ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.404     ; 4.782      ;
; -4.175 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.454     ; 4.723      ;
; -4.171 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a5~porta_we_reg   ; debugger:inst1|led_out[1]               ; clk                         ; clk         ; 1.000        ; -0.407     ; 4.766      ;
; -4.165 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a7~porta_we_reg   ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.416     ; 4.751      ;
; -4.150 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.066      ;
; -4.138 ; SPI_Routine:inst|clk_divider[19]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.054      ;
; -4.128 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a6~porta_we_reg   ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.448     ; 4.682      ;
; -4.125 ; memory_controller:inst4|clk_divider[2]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 5.044      ;
; -4.123 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.039      ;
; -4.103 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_we_reg ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.446     ; 4.659      ;
; -4.101 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 5.017      ;
; -4.099 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg ; debugger:inst1|led_out[0]               ; clk                         ; clk         ; 1.000        ; -0.442     ; 4.659      ;
; -4.062 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.978      ;
; -4.053 ; SPI_Routine:inst|clk_divider[10]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.973      ;
; -4.044 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_we_reg ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.398     ; 4.648      ;
; -4.038 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a8~porta_we_reg   ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.437     ; 4.603      ;
; -4.036 ; memory_controller:inst4|clk_divider[9]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.955      ;
; -4.034 ; memory_controller:inst4|clk_divider[16]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.953      ;
; -4.031 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.947      ;
; -4.029 ; memory_controller:inst4|clk_divider[13]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.948      ;
; -4.023 ; SPI_Routine:inst|clk_divider[7]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.943      ;
; -4.012 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_we_reg ; debugger:inst1|led_out[1]               ; clk                         ; clk         ; 1.000        ; -0.424     ; 4.590      ;
; -4.004 ; memory_controller:inst4|clk_divider[7]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.923      ;
; -3.992 ; SPI_Routine:inst|clk_divider[16]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.908      ;
; -3.987 ; SPI_Routine:inst|clk_divider[14]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.907      ;
; -3.976 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_we_reg ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 1.000        ; -0.431     ; 4.547      ;
; -3.953 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_we_reg ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 1.000        ; -0.425     ; 4.530      ;
; -3.948 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.864      ;
; -3.940 ; memory_controller:inst4|clk_divider[21]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.859      ;
; -3.925 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_we_reg  ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 1.000        ; -0.436     ; 4.491      ;
; -3.912 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.970      ;
; -3.912 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.970      ;
; -3.912 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.970      ;
; -3.912 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.970      ;
; -3.906 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.964      ;
; -3.906 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.964      ;
; -3.906 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.964      ;
; -3.906 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.964      ;
; -3.900 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_we_reg  ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 1.000        ; -0.443     ; 4.459      ;
; -3.899 ; SPI_Routine:inst|clk_divider[4]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.819      ;
; -3.886 ; memory_controller:inst4|clk_divider[15]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.805      ;
; -3.875 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.791      ;
; -3.856 ; memory_controller:inst4|clk_divider[18]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.775      ;
; -3.850 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 1.000        ; -0.061     ; 4.791      ;
; -3.841 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a4~porta_we_reg   ; debugger:inst1|led_out[0]               ; clk                         ; clk         ; 1.000        ; -0.432     ; 4.411      ;
; -3.837 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.753      ;
; -3.828 ; memory_controller:inst4|clk_divider[3]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.747      ;
; -3.806 ; memory_controller:inst4|clk_divider[12]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.725      ;
; -3.772 ; SPI_Routine:inst|clk_divider[6]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.692      ;
; -3.763 ; memory_controller:inst4|clk_divider[19]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.682      ;
; -3.744 ; memory_controller:inst4|clk_divider[5]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.663      ;
; -3.733 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.649      ;
; -3.728 ; SPI_Routine:inst|clk_divider[11]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.648      ;
; -3.724 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 1.000        ; -0.061     ; 4.665      ;
; -3.720 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 1.000        ; -0.061     ; 4.661      ;
; -3.701 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.086     ; 4.617      ;
; -3.687 ; memory_controller:inst4|clk_divider[11]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.083     ; 4.606      ;
; -3.673 ; SPI_Routine:inst|clk_divider[12]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.082     ; 4.593      ;
; -3.669 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_we_reg  ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 1.000        ; -0.420     ; 4.251      ;
; -3.663 ; memory_controller:inst4|address_out[4]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.721      ;
; -3.663 ; memory_controller:inst4|address_out[4]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.721      ;
; -3.663 ; memory_controller:inst4|address_out[4]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.721      ;
; -3.663 ; memory_controller:inst4|address_out[4]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.934     ; 3.721      ;
; -3.660 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_we_reg  ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 1.000        ; -0.387     ; 4.275      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[19]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[18]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[17]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[16]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[15]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[14]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
; -3.660 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[13]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.939     ; 3.713      ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.596 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[8]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.996     ; 2.602      ;
; -2.596 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.996     ; 2.602      ;
; -2.596 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.996     ; 2.602      ;
; -2.596 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[5]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.996     ; 2.602      ;
; -2.596 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.996     ; 2.602      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[13]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[0]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[1]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[2]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[3]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[4]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[5]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[10]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.294 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[12]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.020     ; 2.276      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.272 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.194      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.250 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.172      ;
; -2.198 ; SPI_Routine:inst|data_out[22]                      ; memory_controller:inst4|data_out[22]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.070     ; 2.130      ;
; -2.186 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[8]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.042     ; 3.146      ;
; -2.186 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[7]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.042     ; 3.146      ;
; -2.186 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[6]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.042     ; 3.146      ;
; -2.186 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[5]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.042     ; 3.146      ;
; -2.186 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[4]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.042     ; 3.146      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.160 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 3.082      ;
; -2.079 ; SPI_Routine:inst|data_out[16]                      ; memory_controller:inst4|data_out[16]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -1.071     ; 2.010      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.073 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.995      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.071 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.993      ;
; -2.056 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.978      ;
; -2.056 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.978      ;
; -2.056 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.978      ;
; -2.056 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.080     ; 2.978      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.069 ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 2.986      ; 3.382      ;
; -0.012 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 3.004      ; 3.457      ;
; 0.230  ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; -0.500       ; 2.986      ; 3.181      ;
; 0.360  ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; -0.500       ; 3.004      ; 3.329      ;
; 0.676  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.972      ;
; 0.676  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.972      ;
; 0.676  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.972      ;
; 0.676  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.677  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.677  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.677  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.677  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.677  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.677  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.677  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.678  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.678  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.678  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.679  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.679  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.680  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.680  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.681  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.681  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.681  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.681  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.681  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.681  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.682  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.682  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.682  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.682  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.682  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.683  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.683  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.684  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 0.980      ;
; 0.707  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.002      ;
; 0.807  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.102      ;
; 0.807  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.102      ;
; 0.811  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.106      ;
; 0.815  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.110      ;
; 0.817  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.112      ;
; 0.835  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.837  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.132      ;
; 0.838  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.133      ;
; 0.839  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.134      ;
; 0.842  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.137      ;
; 0.842  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.137      ;
; 0.843  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.138      ;
; 0.844  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.139      ;
; 0.846  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 0.000        ; 0.080      ; 1.141      ;
; 0.994  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.085      ; 1.294      ;
; 0.996  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 0.996  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 0.996  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 0.996  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.293      ;
; 0.997  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 0.998  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 0.998  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.998  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 0.999  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 0.999  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 0.999  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 0.999  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 0.999  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 0.999  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 0.999  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.295      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.373 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.374 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.669      ;
; 0.389 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.684      ;
; 0.442 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.737      ;
; 0.464 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.759      ;
; 0.589 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.884      ;
; 0.614 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 0.912      ;
; 0.618 ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.913      ;
; 0.618 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.913      ;
; 0.619 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.914      ;
; 0.620 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.915      ;
; 0.678 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.973      ;
; 0.678 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.973      ;
; 0.678 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.973      ;
; 0.679 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.974      ;
; 0.679 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.974      ;
; 0.680 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.975      ;
; 0.680 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.975      ;
; 0.681 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.976      ;
; 0.681 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.976      ;
; 0.683 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.978      ;
; 0.684 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.979      ;
; 0.684 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.979      ;
; 0.684 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.979      ;
; 0.684 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.979      ;
; 0.685 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 0.978      ;
; 0.685 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 0.980      ;
; 0.686 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 0.979      ;
; 0.706 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.001      ;
; 0.718 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.011      ;
; 0.723 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.018      ;
; 0.743 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.039      ;
; 0.755 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.050      ;
; 0.839 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.083      ; 1.137      ;
; 0.852 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.145      ;
; 0.855 ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.084      ; 1.154      ;
; 0.871 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.168      ;
; 0.880 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.176      ;
; 0.900 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.082      ; 1.197      ;
; 0.941 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.234      ;
; 0.946 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.239      ;
; 0.947 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.240      ;
; 0.973 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.266      ;
; 0.979 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.272      ;
; 0.990 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.076      ; 1.281      ;
; 0.991 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.284      ;
; 0.995 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.288      ;
; 0.999 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.294      ;
; 1.000 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.295      ;
; 1.000 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.295      ;
; 1.000 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.295      ;
; 1.000 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.295      ;
; 1.001 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.296      ;
; 1.001 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.296      ;
; 1.001 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.296      ;
; 1.002 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.297      ;
; 1.002 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.297      ;
; 1.002 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.297      ;
; 1.002 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.295      ;
; 1.003 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.298      ;
; 1.003 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.298      ;
; 1.005 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.300      ;
; 1.005 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.300      ;
; 1.007 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.300      ;
; 1.009 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.302      ;
; 1.011 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.304      ;
; 1.013 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.306      ;
; 1.014 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.309      ;
; 1.016 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.311      ;
; 1.017 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.312      ;
; 1.018 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.313      ;
; 1.018 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.313      ;
; 1.018 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.313      ;
; 1.019 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.314      ;
; 1.033 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.076      ; 1.324      ;
; 1.054 ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.084      ; 1.353      ;
; 1.057 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|mosi                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.076      ; 1.348      ;
; 1.057 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.076      ; 1.348      ;
; 1.066 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.362      ;
; 1.093 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.388      ;
; 1.094 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.389      ;
; 1.094 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.389      ;
; 1.094 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.389      ;
; 1.098 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.393      ;
; 1.100 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.395      ;
; 1.101 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.396      ;
; 1.108 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.078      ; 1.401      ;
; 1.121 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[8]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.417      ;
; 1.121 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.416      ;
; 1.122 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[5]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.081      ; 1.418      ;
; 1.122 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.417      ;
; 1.122 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.417      ;
; 1.122 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.417      ;
; 1.123 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.418      ;
; 1.123 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.418      ;
; 1.123 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.418      ;
; 1.124 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.419      ;
; 1.124 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.419      ;
; 1.125 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.420      ;
; 1.125 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.080      ; 1.420      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.375 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 0.669      ;
; 0.390 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 0.684      ;
; 0.441 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.736      ;
; 0.679 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.974      ;
; 0.681 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.976      ;
; 0.682 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.977      ;
; 0.682 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.977      ;
; 0.685 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.980      ;
; 0.689 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.984      ;
; 0.689 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.984      ;
; 0.689 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.984      ;
; 0.702 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.997      ;
; 0.702 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.997      ;
; 0.703 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 0.998      ;
; 0.705 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.079      ; 0.999      ;
; 0.706 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.001      ;
; 0.714 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.009      ;
; 0.808 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.100      ;
; 0.827 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.119      ;
; 0.840 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.132      ;
; 0.845 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.137      ;
; 0.865 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.157      ;
; 0.876 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.168      ;
; 0.885 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.177      ;
; 0.914 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.206      ;
; 0.996 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.288      ;
; 1.001 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.296      ;
; 1.003 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.298      ;
; 1.005 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.300      ;
; 1.006 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.301      ;
; 1.006 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.301      ;
; 1.008 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.303      ;
; 1.009 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.304      ;
; 1.013 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.308      ;
; 1.013 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.308      ;
; 1.019 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.314      ;
; 1.021 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.316      ;
; 1.021 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.316      ;
; 1.022 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.317      ;
; 1.023 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.315      ;
; 1.023 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.318      ;
; 1.024 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.319      ;
; 1.024 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.319      ;
; 1.029 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.321      ;
; 1.036 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.331      ;
; 1.037 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.329      ;
; 1.037 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.332      ;
; 1.040 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.335      ;
; 1.091 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.383      ;
; 1.094 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.389      ;
; 1.100 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.395      ;
; 1.101 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.396      ;
; 1.101 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.396      ;
; 1.110 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.405      ;
; 1.111 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.406      ;
; 1.123 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.418      ;
; 1.125 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.423      ;
; 1.128 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.423      ;
; 1.130 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.425      ;
; 1.131 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.077      ; 1.427      ;
; 1.135 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.430      ;
; 1.135 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.430      ;
; 1.141 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.436      ;
; 1.143 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.438      ;
; 1.144 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.439      ;
; 1.145 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.440      ;
; 1.146 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.441      ;
; 1.146 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.441      ;
; 1.158 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.453      ;
; 1.162 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.457      ;
; 1.174 ; SPI_Routine:inst|data_out[7]                       ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.650     ; 0.739      ;
; 1.216 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.511      ;
; 1.223 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.518      ;
; 1.223 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.518      ;
; 1.232 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.527      ;
; 1.233 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.528      ;
; 1.245 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.540      ;
; 1.247 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.545      ;
; 1.252 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.547      ;
; 1.253 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.552      ;
; 1.257 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.552      ;
; 1.265 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.560      ;
; 1.267 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.562      ;
; 1.268 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.563      ;
; 1.268 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.563      ;
; 1.280 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.575      ;
; 1.284 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.579      ;
; 1.302 ; SPI_Routine:inst|data_out[4]                       ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.650     ; 0.867      ;
; 1.304 ; SPI_Routine:inst|data_out[6]                       ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.650     ; 0.869      ;
; 1.338 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.633      ;
; 1.345 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.640      ;
; 1.354 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.649      ;
; 1.355 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.650      ;
; 1.367 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.662      ;
; 1.374 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.669      ;
; 1.375 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.080      ; 1.670      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a122~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a129~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a14~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a19~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a20~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a21~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a23~porta_address_reg0  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                             ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|count_flag                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[10]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[11]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[12]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[8]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[9]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|count_flag                  ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[11]                ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[5]                 ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[8]                 ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; 0.075  ; 0.291        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[10]                ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[12]                ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[9]                 ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; 0.076  ; 0.292        ; 0.216          ; High Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; 0.111  ; 0.327        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
+--------+--------------+----------------+------------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 3.789 ; 4.267 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.166 ; 0.237 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 1.478 ; 1.572 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 1.361 ; 1.423 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; 3.789 ; 4.267 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 0.407  ; 0.367  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.402  ; 0.328  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -1.012 ; -1.099 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 0.407  ; 0.367  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; -0.037 ; -0.100 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 13.615 ; 12.935 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 11.555 ; 10.925 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 10.336 ; 10.025 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 10.733 ; 10.021 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 9.792  ; 9.234  ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 8.703  ; 8.454  ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 8.353  ; 8.096  ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 8.963  ; 8.576  ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 8.903  ; 8.483  ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 8.301  ; 7.992  ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 8.855  ; 8.453  ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 8.848  ; 8.446  ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 9.195  ; 8.729  ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 8.791  ; 8.553  ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 9.380  ; 8.982  ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 10.733 ; 10.021 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 9.523  ; 9.008  ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 9.495  ; 8.956  ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 8.098  ; 7.745  ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 8.089  ; 7.742  ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 9.011  ; 8.541  ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 10.353 ; 9.910  ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 8.531  ; 8.212  ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 9.395  ; 8.837  ; Rise       ; clk                  ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 13.055 ; 12.398 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 11.078 ; 10.468 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 9.907  ; 9.604  ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 7.783  ; 7.449  ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 9.417  ; 8.880  ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 8.371  ; 8.131  ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 8.038  ; 7.790  ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 8.624  ; 8.250  ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 8.565  ; 8.161  ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 7.989  ; 7.690  ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 8.519  ; 8.132  ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 8.513  ; 8.126  ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 8.846  ; 8.397  ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 8.456  ; 8.226  ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 9.022  ; 8.638  ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 10.320 ; 9.635  ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 9.157  ; 8.661  ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 9.132  ; 8.613  ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 7.792  ; 7.452  ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 7.783  ; 7.449  ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 8.667  ; 8.214  ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 10.006 ; 9.582  ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 8.206  ; 7.898  ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 9.036  ; 8.499  ; Rise       ; clk                  ;
+-----------+----------------------+--------+--------+------------+----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; SPI_Routine:inst|tmp        ; -14.383 ; -221.060      ;
; clk                         ; -1.763  ; -180.947      ;
; memory_controller:inst4|tmp ; -0.663  ; -23.331       ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -0.162 ; -0.303        ;
; SPI_Routine:inst|tmp        ; 0.162  ; 0.000         ;
; memory_controller:inst4|tmp ; 0.164  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -347.413      ;
; SPI_Routine:inst|tmp        ; -1.899 ; -121.536      ;
; memory_controller:inst4|tmp ; -1.899 ; -94.950       ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_Routine:inst|tmp'                                                                                                                              ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -14.383 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[23]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.037     ; 15.333     ;
; -13.479 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[22]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.037     ; 14.429     ;
; -12.899 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[21]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.037     ; 13.849     ;
; -12.273 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[20]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.037     ; 13.223     ;
; -11.865 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[19]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 12.816     ;
; -11.154 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[18]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 12.105     ;
; -10.486 ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[17]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 11.437     ;
; -9.876  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[16]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 10.827     ;
; -9.136  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[15]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 10.087     ;
; -8.526  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[14]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 9.477      ;
; -7.934  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[13]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 8.885      ;
; -7.647  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[12]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.038     ; 8.596      ;
; -6.718  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 7.664      ;
; -6.546  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[10]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 7.493      ;
; -5.971  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[9]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.040     ; 6.918      ;
; -4.660  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[8]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 5.606      ;
; -4.409  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[7]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 5.360      ;
; -3.695  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[6]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 4.646      ;
; -2.927  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 3.846      ;
; -2.778  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 3.697      ;
; -2.723  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[5]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.669      ;
; -2.556  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.071     ; 3.472      ;
; -2.537  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 3.451      ;
; -2.370  ; SPI_Routine:inst|count_flag     ; SPI_Routine:inst|data_out[4]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.036     ; 3.321      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.347  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.293      ;
; -2.224  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.177      ;
; -2.224  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.177      ;
; -2.224  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.177      ;
; -2.224  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.177      ;
; -2.224  ; SPI_Routine:inst|data_index[7]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.177      ;
; -2.210  ; SPI_Routine:inst|data_index[5]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 3.129      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.198  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.041     ; 3.144      ;
; -2.105  ; SPI_Routine:inst|timer[0]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 3.019      ;
; -2.102  ; SPI_Routine:inst|data_index[11] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 3.021      ;
; -2.089  ; SPI_Routine:inst|timer[3]       ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.073     ; 3.003      ;
; -2.075  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.028      ;
; -2.075  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.028      ;
; -2.075  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.028      ;
; -2.075  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.028      ;
; -2.075  ; SPI_Routine:inst|data_index[6]  ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.034     ; 3.028      ;
; -2.045  ; SPI_Routine:inst|data_index[13] ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 2.964      ;
; -1.987  ; SPI_Routine:inst|data_index[9]  ; SPI_Routine:inst|data_rdy                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.068     ; 2.906      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.976  ; SPI_Routine:inst|timer[6]       ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.044     ; 2.919      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
; -1.957  ; SPI_Routine:inst|timer[7]       ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 1.000        ; -0.046     ; 2.898      ;
+---------+---------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.763 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a120~porta_we_reg ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.249     ; 2.501      ;
; -1.729 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a121~porta_we_reg ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.227     ; 2.489      ;
; -1.716 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a16~porta_we_reg  ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.243     ; 2.460      ;
; -1.704 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a124~porta_we_reg ; debugger:inst1|led_out[12]              ; clk                         ; clk         ; 1.000        ; -0.262     ; 2.429      ;
; -1.695 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a130~porta_we_reg ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.224     ; 2.458      ;
; -1.685 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a117~porta_we_reg ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.209     ; 2.463      ;
; -1.679 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a123~porta_we_reg ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.242     ; 2.424      ;
; -1.658 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a11~porta_we_reg  ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.243     ; 2.402      ;
; -1.653 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a128~porta_we_reg ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 1.000        ; -0.246     ; 2.394      ;
; -1.619 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a22~porta_we_reg  ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 1.000        ; -0.231     ; 2.375      ;
; -1.614 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a131~porta_we_reg ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.208     ; 2.393      ;
; -1.604 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a13~porta_we_reg  ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 1.000        ; -0.237     ; 2.354      ;
; -1.604 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a15~porta_we_reg  ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 1.000        ; -0.220     ; 2.371      ;
; -1.572 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a116~porta_we_reg ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.248     ; 2.311      ;
; -1.568 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a18~porta_we_reg  ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.217     ; 2.338      ;
; -1.539 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a12~porta_we_reg  ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 1.000        ; -0.221     ; 2.305      ;
; -1.509 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a127~porta_we_reg ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 1.000        ; -0.214     ; 2.282      ;
; -1.494 ; SPI_Routine:inst|clk_divider[17]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.432      ;
; -1.485 ; SPI_Routine:inst|clk_divider[18]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.423      ;
; -1.471 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.017     ; 2.441      ;
; -1.467 ; memory_controller:inst4|clk_divider[6]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.412      ;
; -1.464 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.436      ;
; -1.460 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.432      ;
; -1.457 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a119~porta_we_reg ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 1.000        ; -0.241     ; 2.203      ;
; -1.452 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a118~porta_we_reg ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.229     ; 2.210      ;
; -1.420 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a126~porta_we_reg ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 1.000        ; -0.208     ; 2.199      ;
; -1.403 ; SPI_Routine:inst|clk_divider[21]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.341      ;
; -1.399 ; SPI_Routine:inst|clk_divider[31]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.337      ;
; -1.396 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.368      ;
; -1.395 ; SPI_Routine:inst|clk_divider[19]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.333      ;
; -1.392 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.364      ;
; -1.389 ; memory_controller:inst4|clk_divider[14]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.334      ;
; -1.373 ; SPI_Routine:inst|clk_divider[25]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.311      ;
; -1.345 ; SPI_Routine:inst|clk_divider[29]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.283      ;
; -1.339 ; memory_controller:inst4|clk_divider[2]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.284      ;
; -1.329 ; SPI_Routine:inst|clk_divider[23]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.267      ;
; -1.328 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.300      ;
; -1.327 ; SPI_Routine:inst|clk_divider[10]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.272      ;
; -1.324 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.296      ;
; -1.320 ; memory_controller:inst4|clk_divider[9]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.265      ;
; -1.317 ; SPI_Routine:inst|clk_divider[7]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.262      ;
; -1.316 ; SPI_Routine:inst|clk_divider[27]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.254      ;
; -1.315 ; SPI_Routine:inst|clk_divider[16]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.253      ;
; -1.300 ; memory_controller:inst4|clk_divider[13]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.245      ;
; -1.295 ; memory_controller:inst4|clk_divider[16]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.043     ; 2.239      ;
; -1.286 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a17~porta_we_reg  ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.240     ; 2.033      ;
; -1.285 ; memory_controller:inst4|clk_divider[7]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.230      ;
; -1.280 ; SPI_Routine:inst|clk_divider[26]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.218      ;
; -1.279 ; memory_controller:inst4|clk_divider[21]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.043     ; 2.223      ;
; -1.277 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a23~porta_we_reg  ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 1.000        ; -0.201     ; 2.063      ;
; -1.275 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg  ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 1.000        ; -0.193     ; 2.069      ;
; -1.267 ; SPI_Routine:inst|clk_divider[14]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.212      ;
; -1.265 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.248     ; 2.004      ;
; -1.260 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.232      ;
; -1.257 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.257 ; memory_controller:inst4|address_out[3]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.741      ;
; -1.256 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.228      ;
; -1.255 ; SPI_Routine:inst|clk_divider[4]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.200      ;
; -1.245 ; memory_controller:inst4|clk_divider[15]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.190      ;
; -1.241 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a5~porta_we_reg   ; debugger:inst1|led_out[1]               ; clk                         ; clk         ; 1.000        ; -0.204     ; 2.024      ;
; -1.236 ; SPI_Routine:inst|clk_divider[22]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.174      ;
; -1.234 ; SPI_Routine:inst|clk_divider[30]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.172      ;
; -1.232 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a7~porta_we_reg   ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.211     ; 2.008      ;
; -1.230 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a125~porta_we_reg ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 1.000        ; -0.244     ; 1.973      ;
; -1.227 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a6~porta_we_reg   ; debugger:inst1|led_out[2]               ; clk                         ; clk         ; 1.000        ; -0.243     ; 1.971      ;
; -1.220 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a9~porta_we_reg   ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 1.000        ; -0.200     ; 2.007      ;
; -1.216 ; memory_controller:inst4|clk_divider[18]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.043     ; 2.160      ;
; -1.215 ; memory_controller:inst4|clk_divider[3]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.160      ;
; -1.213 ; SPI_Routine:inst|clk_divider[20]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.151      ;
; -1.212 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg ; debugger:inst1|led_out[0]               ; clk                         ; clk         ; 1.000        ; -0.238     ; 1.961      ;
; -1.208 ; SPI_Routine:inst|clk_divider[6]                                                                         ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.153      ;
; -1.205 ; memory_controller:inst4|clk_divider[12]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.150      ;
; -1.197 ; SPI_Routine:inst|clk_divider[11]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.142      ;
; -1.192 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.164      ;
; -1.188 ; SPI_Routine:inst|clk_divider[0]                                                                         ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 1.000        ; -0.015     ; 2.160      ;
; -1.187 ; memory_controller:inst4|clk_divider[19]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.043     ; 2.131      ;
; -1.183 ; memory_controller:inst4|clk_divider[5]                                                                  ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.128      ;
; -1.179 ; SPI_Routine:inst|clk_divider[28]                                                                        ; SPI_Routine:inst|tmp                    ; clk                         ; clk         ; 1.000        ; -0.049     ; 2.117      ;
; -1.168 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a8~porta_we_reg   ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 1.000        ; -0.236     ; 1.919      ;
; -1.168 ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_we_reg ; debugger:inst1|led_out[3]               ; clk                         ; clk         ; 1.000        ; -0.197     ; 1.958      ;
; -1.163 ; memory_controller:inst4|clk_divider[11]                                                                 ; memory_controller:inst4|tmp             ; clk                         ; clk         ; 1.000        ; -0.042     ; 2.108      ;
; -1.163 ; memory_controller:inst4|address_out[0]                                                                  ; debugger:inst1|led_out[3]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.647      ;
; -1.163 ; memory_controller:inst4|address_out[0]                                                                  ; debugger:inst1|led_out[2]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.647      ;
; -1.163 ; memory_controller:inst4|address_out[0]                                                                  ; debugger:inst1|led_out[1]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.647      ;
; -1.163 ; memory_controller:inst4|address_out[0]                                                                  ; debugger:inst1|led_out[0]               ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.493     ; 1.647      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[19]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[18]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[17]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[16]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[15]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[14]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[13]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[11]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
; -1.160 ; memory_controller:inst4|address_out[2]                                                                  ; debugger:inst1|led_out[10]              ; memory_controller:inst4|tmp ; clk         ; 1.000        ; -0.501     ; 1.636      ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.663 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[8]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.453     ; 1.197      ;
; -0.663 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.453     ; 1.197      ;
; -0.663 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.453     ; 1.197      ;
; -0.663 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[5]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.453     ; 1.197      ;
; -0.663 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.453     ; 1.197      ;
; -0.561 ; SPI_Routine:inst|data_out[22]                      ; memory_controller:inst4|data_out[22]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.525     ; 1.023      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[13]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[0]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[1]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[2]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[3]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[4]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[5]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[6]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[7]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[8]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[9]             ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[10]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[11]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.528 ; SPI_Routine:inst|data_rdy                          ; memory_controller:inst4|address_out[12]            ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.476     ; 1.039      ;
; -0.495 ; SPI_Routine:inst|data_out[16]                      ; memory_controller:inst4|data_out[16]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.526     ; 0.956      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.469 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.416      ;
; -0.444 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[8]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.004     ; 1.427      ;
; -0.444 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[7]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.004     ; 1.427      ;
; -0.444 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[6]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.004     ; 1.427      ;
; -0.444 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[5]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.004     ; 1.427      ;
; -0.444 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|data_out[4]                ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.004     ; 1.427      ;
; -0.443 ; SPI_Routine:inst|data_out[9]                       ; memory_controller:inst4|data_out[9]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.521     ; 0.909      ;
; -0.437 ; SPI_Routine:inst|data_out[15]                      ; memory_controller:inst4|data_out[15]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.526     ; 0.898      ;
; -0.435 ; SPI_Routine:inst|data_out[20]                      ; memory_controller:inst4|data_out[20]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.525     ; 0.897      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.427 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.374      ;
; -0.419 ; SPI_Routine:inst|data_out[17]                      ; memory_controller:inst4|data_out[17]               ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 1.000        ; -0.526     ; 0.880      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.399 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.346      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
; -0.395 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 1.000        ; -0.040     ; 1.342      ;
+--------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                 ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.162 ; SPI_Routine:inst|tmp                                                                         ; SPI_Routine:inst|tmp                    ; SPI_Routine:inst|tmp        ; clk         ; 0.000        ; 1.452      ; 1.509      ;
; -0.141 ; memory_controller:inst4|tmp                                                                  ; memory_controller:inst4|tmp             ; memory_controller:inst4|tmp ; clk         ; 0.000        ; 1.476      ; 1.554      ;
; 0.279  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[15]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.423      ;
; 0.279  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[6]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.279  ; memory_controller:inst4|clk_divider[15]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.280  ; SPI_Routine:inst|clk_divider[31]                                                             ; SPI_Routine:inst|clk_divider[31]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.280  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[5]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.280  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[13]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.424      ;
; 0.280  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[22] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[31]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[16] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[5]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[13]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[14] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[2]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[3]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.280  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[8]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[29]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[27]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[17]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[19]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[21]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[11]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[6]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[7]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; SPI_Routine:inst|clk_divider[1]                                                              ; SPI_Routine:inst|clk_divider[1]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.281  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[24] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[27]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[29]                                                      ; memory_controller:inst4|clk_divider[29] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[30] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[21]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[20] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[19]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[18] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[17]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[7]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[4]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[12] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[11]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.281  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[10] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[23]                                                             ; SPI_Routine:inst|clk_divider[23]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[22]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[25]                                                             ; SPI_Routine:inst|clk_divider[25]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[16]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[8]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[9]                                                              ; SPI_Routine:inst|clk_divider[9]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; SPI_Routine:inst|clk_divider[14]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.426      ;
; 0.282  ; memory_controller:inst4|clk_divider[25]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[26] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; memory_controller:inst4|clk_divider[23]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; memory_controller:inst4|clk_divider[28]                                                      ; memory_controller:inst4|clk_divider[28] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.282  ; memory_controller:inst4|clk_divider[9]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[30]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[24]                                                             ; SPI_Routine:inst|clk_divider[24]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[18]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[20]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[10]                                                             ; SPI_Routine:inst|clk_divider[10]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[4]                                                              ; SPI_Routine:inst|clk_divider[4]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.283  ; SPI_Routine:inst|clk_divider[12]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.427      ;
; 0.284  ; SPI_Routine:inst|clk_divider[28]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.284  ; SPI_Routine:inst|clk_divider[26]                                                             ; SPI_Routine:inst|clk_divider[26]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.428      ;
; 0.310  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[17]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.454      ;
; 0.347  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[13]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.491      ;
; 0.347  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[5]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.491      ;
; 0.350  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[6]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.494      ;
; 0.355  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[16]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.499      ;
; 0.357  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[10]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.501      ;
; 0.358  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[11]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.502      ;
; 0.360  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[15]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.504      ;
; 0.361  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[8]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.362  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[14]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.506      ;
; 0.364  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[7]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.508      ;
; 0.365  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[4]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.509      ;
; 0.366  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[19]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.510      ;
; 0.366  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[18]              ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.510      ;
; 0.369  ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0] ; debugger:inst1|led_out[9]               ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.513      ;
; 0.421  ; SPI_Routine:inst|clk_divider[15]                                                             ; SPI_Routine:inst|clk_divider[16]        ; clk                         ; clk         ; 0.000        ; 0.047      ; 0.572      ;
; 0.428  ; memory_controller:inst4|clk_divider[6]                                                       ; memory_controller:inst4|clk_divider[7]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.429  ; memory_controller:inst4|clk_divider[14]                                                      ; memory_controller:inst4|clk_divider[15] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; memory_controller:inst4|clk_divider[2]                                                       ; memory_controller:inst4|clk_divider[3]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[5]                                                              ; SPI_Routine:inst|clk_divider[6]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.429  ; memory_controller:inst4|clk_divider[16]                                                      ; memory_controller:inst4|clk_divider[17] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; SPI_Routine:inst|clk_divider[13]                                                             ; SPI_Routine:inst|clk_divider[14]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.573      ;
; 0.429  ; memory_controller:inst4|clk_divider[22]                                                      ; memory_controller:inst4|clk_divider[23] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.429  ; memory_controller:inst4|clk_divider[8]                                                       ; memory_controller:inst4|clk_divider[9]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[30]                                                      ; memory_controller:inst4|clk_divider[31] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[4]                                                       ; memory_controller:inst4|clk_divider[5]  ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[12]                                                      ; memory_controller:inst4|clk_divider[13] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[20]                                                      ; memory_controller:inst4|clk_divider[21] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[18]                                                      ; memory_controller:inst4|clk_divider[19] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; memory_controller:inst4|clk_divider[10]                                                      ; memory_controller:inst4|clk_divider[11] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; SPI_Routine:inst|clk_divider[21]                                                             ; SPI_Routine:inst|clk_divider[22]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; SPI_Routine:inst|clk_divider[7]                                                              ; SPI_Routine:inst|clk_divider[8]         ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; memory_controller:inst4|clk_divider[24]                                                      ; memory_controller:inst4|clk_divider[25] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.430  ; SPI_Routine:inst|clk_divider[29]                                                             ; SPI_Routine:inst|clk_divider[30]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; SPI_Routine:inst|clk_divider[17]                                                             ; SPI_Routine:inst|clk_divider[18]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; SPI_Routine:inst|clk_divider[19]                                                             ; SPI_Routine:inst|clk_divider[20]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; SPI_Routine:inst|clk_divider[11]                                                             ; SPI_Routine:inst|clk_divider[12]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.430  ; SPI_Routine:inst|clk_divider[27]                                                             ; SPI_Routine:inst|clk_divider[28]        ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.574      ;
; 0.431  ; memory_controller:inst4|clk_divider[26]                                                      ; memory_controller:inst4|clk_divider[27] ; clk                         ; clk         ; 0.000        ; 0.041      ; 0.576      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_Routine:inst|tmp'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.162 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.162 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.169 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.314      ;
; 0.180 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.325      ;
; 0.185 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.330      ;
; 0.242 ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.387      ;
; 0.242 ; SPI_Routine:inst|data_in[1]                  ; SPI_Routine:inst|value[1]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.387      ;
; 0.243 ; SPI_Routine:inst|data_in[8]                  ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.388      ;
; 0.244 ; SPI_Routine:inst|data_in[12]                 ; SPI_Routine:inst|address[4]                  ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.389      ;
; 0.246 ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.393      ;
; 0.249 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.394      ;
; 0.278 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.421      ;
; 0.279 ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.424      ;
; 0.280 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.280 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.280 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.280 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.280 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.281 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.281 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.282 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.282 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.282 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.282 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.283 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.283 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.285 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.428      ;
; 0.292 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.437      ;
; 0.293 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.436      ;
; 0.302 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st0_txAddress    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.447      ;
; 0.319 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.464      ;
; 0.320 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|sclk                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.465      ;
; 0.321 ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.468      ;
; 0.363 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.506      ;
; 0.366 ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.045      ; 0.515      ;
; 0.371 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.518      ;
; 0.375 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[11]                ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.520      ;
; 0.375 ; SPI_Routine:inst|address[0]                  ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.043      ; 0.522      ;
; 0.397 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.540      ;
; 0.399 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.542      ;
; 0.408 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.551      ;
; 0.410 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.553      ;
; 0.417 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.560      ;
; 0.420 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.561      ;
; 0.422 ; SPI_Routine:inst|mode[0]                     ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.565      ;
; 0.427 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st_idle          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.570      ;
; 0.428 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|next_state.st5_wait         ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.571      ;
; 0.429 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.429 ; SPI_Routine:inst|present_state.st_idle       ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.572      ;
; 0.430 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.430 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.430 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[0]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.573      ;
; 0.430 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.573      ;
; 0.432 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|ss                          ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.575      ;
; 0.435 ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|present_state.st1_txValue   ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.045      ; 0.584      ;
; 0.439 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.439 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.440 ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.440 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.441 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.441 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.442 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.587      ;
; 0.442 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.587      ;
; 0.443 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.443 ; SPI_Routine:inst|data_index[2]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.443 ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.588      ;
; 0.444 ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.589      ;
; 0.444 ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.589      ;
; 0.447 ; SPI_Routine:inst|present_state.st4_rxAllAxis ; SPI_Routine:inst|timer[6]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.588      ;
; 0.449 ; SPI_Routine:inst|\spi_com:start_the_engine   ; SPI_Routine:inst|timer[7]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.594      ;
; 0.453 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st1_txValue      ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.594      ;
; 0.454 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|mosi                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.595      ;
; 0.483 ; SPI_Routine:inst|present_state.st5_wait      ; SPI_Routine:inst|timer[3]                    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.039      ; 0.626      ;
; 0.484 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[8]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.629      ;
; 0.484 ; SPI_Routine:inst|count_flag                  ; SPI_Routine:inst|data_out[5]                 ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.629      ;
; 0.492 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.492 ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|data_index[15]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.492 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.492 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.492 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[13]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.637      ;
; 0.493 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.638      ;
; 0.493 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.638      ;
; 0.495 ; SPI_Routine:inst|data_index[5]               ; SPI_Routine:inst|data_index[8]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.640      ;
; 0.495 ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.640      ;
; 0.495 ; SPI_Routine:inst|data_index[1]               ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.640      ;
; 0.495 ; SPI_Routine:inst|data_index[11]              ; SPI_Routine:inst|data_index[14]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.640      ;
; 0.496 ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|data_index[10]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.641      ;
; 0.496 ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|data_index[12]              ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.641      ;
; 0.500 ; SPI_Routine:inst|present_state.st0_txAddress ; SPI_Routine:inst|next_state.st4_rxAllAxis    ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.641      ;
; 0.500 ; SPI_Routine:inst|\spi_com:virtual_clk        ; SPI_Routine:inst|mosi                        ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.037      ; 0.641      ;
; 0.505 ; SPI_Routine:inst|data_index[0]               ; SPI_Routine:inst|data_index[3]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.650      ;
; 0.505 ; SPI_Routine:inst|data_index[6]               ; SPI_Routine:inst|data_index[9]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.650      ;
; 0.506 ; SPI_Routine:inst|data_index[4]               ; SPI_Routine:inst|data_index[7]               ; SPI_Routine:inst|tmp ; SPI_Routine:inst|tmp ; 0.000        ; 0.041      ; 0.651      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'memory_controller:inst4|tmp'                                                                                                                                                             ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.164 ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.039      ; 0.307      ;
; 0.171 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.039      ; 0.314      ;
; 0.180 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.324      ;
; 0.281 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.425      ;
; 0.282 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.426      ;
; 0.283 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.283 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.283 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.287 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.431      ;
; 0.287 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.431      ;
; 0.287 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.431      ;
; 0.292 ; memory_controller:inst4|\logic:clk_div4            ; memory_controller:inst4|wren_out                   ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.039      ; 0.435      ;
; 0.294 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.438      ;
; 0.294 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.438      ;
; 0.294 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.438      ;
; 0.295 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.439      ;
; 0.298 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.442      ;
; 0.357 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|address_out[2]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.497      ;
; 0.363 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|address_out[9]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.503      ;
; 0.369 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|address_out[3]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.509      ;
; 0.373 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|address_out[10]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.513      ;
; 0.380 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|address_out[8]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.520      ;
; 0.394 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|address_out[4]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.534      ;
; 0.396 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|address_out[12]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.536      ;
; 0.402 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|address_out[5]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.542      ;
; 0.426 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|address_out[0]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.566      ;
; 0.430 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.574      ;
; 0.431 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|address_out[1]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.571      ;
; 0.431 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.575      ;
; 0.432 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.576      ;
; 0.432 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.576      ;
; 0.434 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|address_out[11]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.574      ;
; 0.436 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.580      ;
; 0.436 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.580      ;
; 0.441 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.585      ;
; 0.442 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|address_out[6]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.582      ;
; 0.444 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.588      ;
; 0.445 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.589      ;
; 0.445 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.589      ;
; 0.448 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.592      ;
; 0.448 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.592      ;
; 0.452 ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.596      ;
; 0.452 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.596      ;
; 0.452 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.596      ;
; 0.453 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.597      ;
; 0.455 ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|address_out[13]            ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.595      ;
; 0.455 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.599      ;
; 0.455 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.599      ;
; 0.456 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.600      ;
; 0.481 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|address_out[7]             ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.036      ; 0.621      ;
; 0.493 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.637      ;
; 0.494 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.638      ;
; 0.495 ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.639      ;
; 0.495 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.639      ;
; 0.496 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.640      ;
; 0.497 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.641      ;
; 0.498 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.642      ;
; 0.499 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.643      ;
; 0.499 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.643      ;
; 0.502 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.646      ;
; 0.502 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.646      ;
; 0.507 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.651      ;
; 0.509 ; SPI_Routine:inst|data_out[7]                       ; memory_controller:inst4|data_out[7]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.298     ; 0.315      ;
; 0.510 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.654      ;
; 0.511 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.655      ;
; 0.511 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.655      ;
; 0.514 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.658      ;
; 0.514 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.658      ;
; 0.518 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.662      ;
; 0.518 ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.662      ;
; 0.519 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.663      ;
; 0.521 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.665      ;
; 0.522 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.666      ;
; 0.559 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.703      ;
; 0.560 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.704      ;
; 0.561 ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.705      ;
; 0.562 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.706      ;
; 0.563 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.707      ;
; 0.565 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.709      ;
; 0.565 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.709      ;
; 0.568 ; SPI_Routine:inst|data_out[4]                       ; memory_controller:inst4|data_out[4]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.298     ; 0.374      ;
; 0.568 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.712      ;
; 0.568 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.712      ;
; 0.570 ; SPI_Routine:inst|data_out[6]                       ; memory_controller:inst4|data_out[6]                ; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 0.000        ; -0.298     ; 0.376      ;
; 0.573 ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.717      ;
; 0.577 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.721      ;
; 0.577 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.721      ;
; 0.580 ; memory_controller:inst4|\logic:address_counter[0]  ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.724      ;
; 0.580 ; memory_controller:inst4|\logic:address_counter[2]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.724      ;
; 0.584 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.728      ;
; 0.585 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.729      ;
; 0.587 ; memory_controller:inst4|\logic:address_counter[4]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.731      ;
; 0.588 ; memory_controller:inst4|\logic:address_counter[6]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.732      ;
; 0.625 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[11] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.769      ;
; 0.626 ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|\logic:address_counter[13] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.770      ;
; 0.628 ; memory_controller:inst4|\logic:address_counter[5]  ; memory_controller:inst4|\logic:address_counter[12] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.772      ;
; 0.631 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[7]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.775      ;
; 0.631 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[9]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.775      ;
; 0.634 ; memory_controller:inst4|\logic:address_counter[1]  ; memory_controller:inst4|\logic:address_counter[8]  ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.778      ;
; 0.634 ; memory_controller:inst4|\logic:address_counter[3]  ; memory_controller:inst4|\logic:address_counter[10] ; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 0.000        ; 0.040      ; 0.778      ;
+-------+----------------------------------------------------+----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                           ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[0]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[10]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[11]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[12]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[13]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[14]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[15]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[16]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[17]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[18]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[19]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[1]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[20]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[21]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[22]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[23]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[24]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[25]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[26]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[27]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[28]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[29]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[2]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[30]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[31]                                                                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[3]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[4]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[5]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[6]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[7]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[8]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|clk_divider[9]                                                                               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; SPI_Routine:inst|tmp                                                                                          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[0]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[10]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[11]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[12]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[13]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[14]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[15]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[16]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[17]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[18]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[19]                                                                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[1]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[2]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[3]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[4]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[5]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[6]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[7]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[8]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; debugger:inst1|led_out[9]                                                                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[10]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[11]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[12]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[13]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[14]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[15]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[16]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[17]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[18]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[19]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[1]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[20]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[21]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[22]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[23]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[24]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[25]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[26]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[27]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[28]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[29]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[2]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[30]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[31]                                                                       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[3]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[4]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[5]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[6]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[7]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[8]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|clk_divider[9]                                                                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; memory_controller:inst4|tmp                                                                                   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ramlpm:inst3|altsyncram:altsyncram_component|altsyncram_r8i1:auto_generated|ram_block1a115~porta_address_reg0 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_Routine:inst|tmp'                                                                            ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[0]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|address[4]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|count_flag                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[12]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[1]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_in[8]                  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[10]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[11]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[12]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[5]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[8]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[9]                 ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_rdy                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mode[0]                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|mosi                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st0_txAddress    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st1_txValue      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st4_rxAllAxis    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st5_wait         ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|next_state.st_idle          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st0_txAddress ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st1_txValue   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st4_rxAllAxis ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st5_wait      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|present_state.st_idle       ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|sclk                        ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|ss                          ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[0]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[3]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[6]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|timer[7]                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|value[1]                    ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|count_flag                  ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[11]                ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[5]                 ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[8]                 ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[13]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[14]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[15]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[16]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[17]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[18]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[19]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[20]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[21]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[22]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[23]                ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[4]                 ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[6]                 ;
; 0.139  ; 0.323        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_out[7]                 ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:start_the_engine   ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|\spi_com:virtual_clk        ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[0]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[10]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[11]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[12]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[13]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[14]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[15]              ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[1]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[2]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[3]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[4]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[5]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[6]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[7]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[8]               ;
; 0.140  ; 0.324        ; 0.184          ; Low Pulse Width ; SPI_Routine:inst|tmp ; Rise       ; SPI_Routine:inst|data_index[9]               ;
+--------+--------------+----------------+-----------------+----------------------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'memory_controller:inst4|tmp'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                       ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[4]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[5]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[6]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[7]                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[8]                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[0]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[10] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[11] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[12] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[13] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[1]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[2]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[3]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[4]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[5]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[6]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[7]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[8]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:address_counter[9]  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|\logic:clk_div4            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[0]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[10]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[11]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[12]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[13]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[1]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[2]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[3]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[4]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[5]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[6]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[7]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[8]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|address_out[9]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[10]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[11]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[12]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[13]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[14]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[15]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[16]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[17]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[18]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[19]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[20]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[21]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[22]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[23]               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|data_out[9]                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; memory_controller:inst4|tmp ; Rise       ; memory_controller:inst4|wren_out                   ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 2.023 ; 2.522 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.135 ; 0.744 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 0.735 ; 1.382 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 0.660 ; 1.283 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; 2.023 ; 2.522 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 0.166  ; -0.451 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.145  ; -0.464 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -0.502 ; -1.141 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 0.166  ; -0.451 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; -0.038 ; -0.703 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 6.735 ; 7.075 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 5.721 ; 5.884 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 5.243 ; 5.382 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 5.363 ; 5.587 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 4.765 ; 4.986 ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 4.359 ; 4.551 ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 4.199 ; 4.348 ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 4.455 ; 4.642 ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 4.411 ; 4.581 ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 4.140 ; 4.297 ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 4.400 ; 4.561 ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 4.414 ; 4.571 ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 4.550 ; 4.730 ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 4.383 ; 4.589 ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 4.646 ; 4.855 ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 5.188 ; 5.445 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 4.667 ; 4.863 ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 4.650 ; 4.840 ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 3.998 ; 4.118 ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 3.993 ; 4.114 ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 4.420 ; 4.589 ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 5.363 ; 5.587 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 4.212 ; 4.382 ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 4.579 ; 4.765 ; Rise       ; clk                  ;
+-----------+----------------------+-------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 6.479 ; 6.804 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 5.507 ; 5.660 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 5.048 ; 5.178 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 3.856 ; 3.972 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 4.597 ; 4.809 ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 4.207 ; 4.391 ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 4.055 ; 4.198 ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 4.301 ; 4.481 ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 4.257 ; 4.421 ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 3.999 ; 4.150 ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 4.247 ; 4.401 ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 4.262 ; 4.413 ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 4.392 ; 4.565 ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 4.229 ; 4.427 ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 4.482 ; 4.682 ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 5.002 ; 5.249 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 4.502 ; 4.690 ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 4.486 ; 4.668 ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 3.861 ; 3.976 ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 3.856 ; 3.972 ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 4.264 ; 4.426 ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 5.207 ; 5.425 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 4.065 ; 4.228 ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 4.418 ; 4.596 ; Rise       ; clk                  ;
+-----------+----------------------+-------+-------+------------+----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -35.664   ; -0.162 ; N/A      ; N/A     ; -3.201              ;
;  SPI_Routine:inst|tmp        ; -35.664   ; 0.162  ; N/A      ; N/A     ; -1.899              ;
;  clk                         ; -5.558    ; -0.162 ; N/A      ; N/A     ; -3.201              ;
;  memory_controller:inst4|tmp ; -2.808    ; 0.164  ; N/A      ; N/A     ; -1.899              ;
; Design-wide TNS              ; -1348.994 ; -0.303 ; 0.0      ; 0.0     ; -684.52             ;
;  SPI_Routine:inst|tmp        ; -591.550  ; 0.000  ; N/A      ; N/A     ; -121.536            ;
;  clk                         ; -641.667  ; -0.303 ; N/A      ; N/A     ; -515.002            ;
;  memory_controller:inst4|tmp ; -115.777  ; 0.000  ; N/A      ; N/A     ; -94.950             ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 4.265 ; 4.764 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.276 ; 0.744 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; 1.674 ; 1.977 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 1.564 ; 1.814 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; 4.265 ; 4.764 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; KEY[*]    ; SPI_Routine:inst|tmp ; 0.407  ; 0.367  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[0]   ; SPI_Routine:inst|tmp ; 0.402  ; 0.328  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[1]   ; SPI_Routine:inst|tmp ; -0.502 ; -1.099 ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[2]   ; SPI_Routine:inst|tmp ; 0.407  ; 0.367  ; Rise       ; SPI_Routine:inst|tmp ;
;  KEY[3]   ; SPI_Routine:inst|tmp ; -0.037 ; -0.100 ; Rise       ; SPI_Routine:inst|tmp ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 14.553 ; 14.256 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 12.413 ; 12.041 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 11.154 ; 11.034 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 11.603 ; 11.144 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 10.598 ; 10.284 ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 9.482  ; 9.415  ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 9.111  ; 9.011  ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 9.740  ; 9.548  ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 9.679  ; 9.427  ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 9.051  ; 8.886  ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 9.631  ; 9.389  ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 9.626  ; 9.383  ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 9.982  ; 9.697  ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 9.575  ; 9.523  ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 10.200 ; 9.988  ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 11.603 ; 11.144 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 10.337 ; 10.016 ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 10.306 ; 9.956  ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 8.809  ; 8.621  ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 8.813  ; 8.622  ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 9.791  ; 9.502  ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 11.334 ; 11.110 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 9.278  ; 9.160  ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 10.171 ; 9.835  ; Rise       ; clk                  ;
+-----------+----------------------+--------+--------+------------+----------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+----------------------+-------+-------+------------+----------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+-------+-------+------------+----------------------+
; mosi      ; SPI_Routine:inst|tmp ; 6.479 ; 6.804 ; Rise       ; SPI_Routine:inst|tmp ;
; sclk      ; SPI_Routine:inst|tmp ; 5.507 ; 5.660 ; Rise       ; SPI_Routine:inst|tmp ;
; ss        ; SPI_Routine:inst|tmp ; 5.048 ; 5.178 ; Rise       ; SPI_Routine:inst|tmp ;
; LED[*]    ; clk                  ; 3.856 ; 3.972 ; Rise       ; clk                  ;
;  LED[0]   ; clk                  ; 4.597 ; 4.809 ; Rise       ; clk                  ;
;  LED[1]   ; clk                  ; 4.207 ; 4.391 ; Rise       ; clk                  ;
;  LED[2]   ; clk                  ; 4.055 ; 4.198 ; Rise       ; clk                  ;
;  LED[3]   ; clk                  ; 4.301 ; 4.481 ; Rise       ; clk                  ;
;  LED[4]   ; clk                  ; 4.257 ; 4.421 ; Rise       ; clk                  ;
;  LED[5]   ; clk                  ; 3.999 ; 4.150 ; Rise       ; clk                  ;
;  LED[6]   ; clk                  ; 4.247 ; 4.401 ; Rise       ; clk                  ;
;  LED[7]   ; clk                  ; 4.262 ; 4.413 ; Rise       ; clk                  ;
;  LED[8]   ; clk                  ; 4.392 ; 4.565 ; Rise       ; clk                  ;
;  LED[9]   ; clk                  ; 4.229 ; 4.427 ; Rise       ; clk                  ;
;  LED[10]  ; clk                  ; 4.482 ; 4.682 ; Rise       ; clk                  ;
;  LED[11]  ; clk                  ; 5.002 ; 5.249 ; Rise       ; clk                  ;
;  LED[12]  ; clk                  ; 4.502 ; 4.690 ; Rise       ; clk                  ;
;  LED[13]  ; clk                  ; 4.486 ; 4.668 ; Rise       ; clk                  ;
;  LED[14]  ; clk                  ; 3.861 ; 3.976 ; Rise       ; clk                  ;
;  LED[15]  ; clk                  ; 3.856 ; 3.972 ; Rise       ; clk                  ;
;  LED[16]  ; clk                  ; 4.264 ; 4.426 ; Rise       ; clk                  ;
;  LED[17]  ; clk                  ; 5.207 ; 5.425 ; Rise       ; clk                  ;
;  LED[18]  ; clk                  ; 4.065 ; 4.228 ; Rise       ; clk                  ;
;  LED[19]  ; clk                  ; 4.418 ; 4.596 ; Rise       ; clk                  ;
+-----------+----------------------+-------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; mosi          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sclk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ss            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[19]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[18]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[17]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[16]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; miso                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sclk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ss            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[19]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[18]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[17]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LED[16]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1275     ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; clk                         ; 1042     ; 1        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 366      ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 55       ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; SPI_Routine:inst|tmp        ; 20972771 ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1275     ; 0        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; clk                         ; 1042     ; 1        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; clk                         ; 1        ; 1        ; 0        ; 0        ;
; memory_controller:inst4|tmp ; memory_controller:inst4|tmp ; 366      ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; memory_controller:inst4|tmp ; 55       ; 0        ; 0        ; 0        ;
; SPI_Routine:inst|tmp        ; SPI_Routine:inst|tmp        ; 20972771 ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Mon Sep 25 23:38:21 2023
Info: Command: quartus_sta SPI_Test -c SPI_Test
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'cpu_0.sdc'
Warning: Ignored filter at cpu_0.sdc(46): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg* could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(46): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(46): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_break_path|break_readreg*] -to [get_keepers *$cpu_0_jtag_sr*]
Warning: Ignored set_false_path at cpu_0.sdc(46): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(47): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|*resetlatch could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(47): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[33] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(47): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|*resetlatch]     -to [get_keepers *$cpu_0_jtag_sr[33]]
Warning: Ignored set_false_path at cpu_0.sdc(47): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(48): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(48): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[0] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(48): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|monitor_ready]  -to [get_keepers *$cpu_0_jtag_sr[0]]
Warning: Ignored set_false_path at cpu_0.sdc(48): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(49): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error could not be matched with a keeper
Warning: Ignored filter at cpu_0.sdc(49): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr[34] could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(49): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_oci_debug_path|monitor_error]  -to [get_keepers *$cpu_0_jtag_sr[34]]
Warning: Ignored set_false_path at cpu_0.sdc(49): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(50): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|*MonDReg* could not be matched with a keeper
Warning: Ignored set_false_path at cpu_0.sdc(50): Argument <from> is an empty collection
    Info: set_false_path -from [get_keepers *$cpu_0_ocimem_path|*MonDReg*] -to [get_keepers *$cpu_0_jtag_sr*]
Warning: Ignored set_false_path at cpu_0.sdc(50): Argument <to> is an empty collection
Warning: Ignored filter at cpu_0.sdc(51): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|*sr* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(51): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|*jdo* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(51): Argument <from> is not an object ID
    Info: set_false_path -from *$cpu_0_jtag_sr*    -to *$cpu_0_jtag_sysclk_path|*jdo*
Warning: Ignored set_false_path at cpu_0.sdc(51): Argument <to> is not an object ID
Warning: Ignored filter at cpu_0.sdc(52): sld_hub:*|irf_reg* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(52): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(52): Argument <from> is not an object ID
    Info: set_false_path -from sld_hub:*|irf_reg* -to *$cpu_0_jtag_sysclk_path|ir*
Warning: Ignored set_false_path at cpu_0.sdc(52): Argument <to> is not an object ID
Warning: Ignored filter at cpu_0.sdc(53): sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored filter at cpu_0.sdc(53): *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning: Ignored set_false_path at cpu_0.sdc(53): Argument <from> is not an object ID
    Info: set_false_path -from sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] -to *$cpu_0_oci_debug_path|monitor_go
Warning: Ignored set_false_path at cpu_0.sdc(53): Argument <to> is not an object ID
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name SPI_Routine:inst|tmp SPI_Routine:inst|tmp
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name memory_controller:inst4|tmp memory_controller:inst4|tmp
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~44|combout"
    Warning: Node "inst|Add1~44|datad"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~42|datab"
    Warning: Node "inst|Add1~42|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~40|datab"
    Warning: Node "inst|Add1~40|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~38|datab"
    Warning: Node "inst|Add1~38|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~36|datab"
    Warning: Node "inst|Add1~36|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~34|datab"
    Warning: Node "inst|Add1~34|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~32|datab"
    Warning: Node "inst|Add1~32|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~30|datab"
    Warning: Node "inst|Add1~30|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~28|datab"
    Warning: Node "inst|Add1~28|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~26|datab"
    Warning: Node "inst|Add1~26|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~24|datab"
    Warning: Node "inst|Add1~24|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~22|datab"
    Warning: Node "inst|Add1~22|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~20|dataa"
    Warning: Node "inst|Add1~20|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~18|dataa"
    Warning: Node "inst|Add1~18|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~16|dataa"
    Warning: Node "inst|Add1~16|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~14|dataa"
    Warning: Node "inst|Add1~14|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~12|dataa"
    Warning: Node "inst|Add1~12|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~10|dataa"
    Warning: Node "inst|Add1~10|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~8|dataa"
    Warning: Node "inst|Add1~8|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~6|dataa"
    Warning: Node "inst|Add1~6|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~4|dataa"
    Warning: Node "inst|Add1~4|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|Add1~2|dataa"
    Warning: Node "inst|Add1~2|combout"
Warning: Found combinational loop of 4 nodes
    Warning: Node "inst|Add1~0|datab"
    Warning: Node "inst|Add1~0|combout"
    Warning: Node "inst|clk_count[1]~45|dataa"
    Warning: Node "inst|clk_count[1]~45|combout"
Warning: Found combinational loop of 2 nodes
    Warning: Node "inst|clk_count[0]~43|combout"
    Warning: Node "inst|clk_count[0]~43|datad"
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -35.664
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -35.664      -591.550 SPI_Routine:inst|tmp 
    Info:    -5.558      -641.667 clk 
    Info:    -2.808      -115.777 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.124
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.124        -0.198 clk 
    Info:     0.424         0.000 SPI_Routine:inst|tmp 
    Info:     0.425         0.000 memory_controller:inst4|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -515.002 clk 
    Info:    -1.487       -95.168 SPI_Routine:inst|tmp 
    Info:    -1.487       -74.350 memory_controller:inst4|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -32.233
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -32.233      -539.416 SPI_Routine:inst|tmp 
    Info:    -5.075      -579.299 clk 
    Info:    -2.596      -106.256 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.069
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.069        -0.081 clk 
    Info:     0.373         0.000 SPI_Routine:inst|tmp 
    Info:     0.375         0.000 memory_controller:inst4|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201      -515.002 clk 
    Info:    -1.487       -95.168 SPI_Routine:inst|tmp 
    Info:    -1.487       -74.350 memory_controller:inst4|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {SPI_Routine:inst|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {memory_controller:inst4|tmp}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {SPI_Routine:inst|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {memory_controller:inst4|tmp}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -14.383
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -14.383      -221.060 SPI_Routine:inst|tmp 
    Info:    -1.763      -180.947 clk 
    Info:    -0.663       -23.331 memory_controller:inst4|tmp 
Info: Worst-case hold slack is -0.162
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.162        -0.303 clk 
    Info:     0.162         0.000 SPI_Routine:inst|tmp 
    Info:     0.164         0.000 memory_controller:inst4|tmp 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -347.413 clk 
    Info:    -1.899      -121.536 SPI_Routine:inst|tmp 
    Info:    -1.899       -94.950 memory_controller:inst4|tmp 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 108 warnings
    Info: Peak virtual memory: 320 megabytes
    Info: Processing ended: Mon Sep 25 23:38:26 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


