library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity cp is
generic(n:integer:=4); -- n параметр задает разрядность операндов
Port
(
	   a: 	out std_logic_vector(n-1 downto 0);    			-- 1-ый операнд (множимое)
	   b: 	out std_logic_vector(n-1 downto 0);    			-- 2-ой операнд (множитель)
		set:	out	std_logic; 					--  сигнал начальной установки
		cop: 	out	std_logic_vector(1 downto 0); 
	
	   clk: 	in std_logic											-- синхросигнал 
);
end cp;

architecture behav of cp is

shared variable cx: std_logic_vector(n-1 downto 0) :=(others =>'0');
shared variable rc: std_logic_vector(n*2-1 downto 0); 	-- результат (произведение)
shared variable priznak: buffer std_logic_vector (1 downto 0); 	-- признак результата
	
begin
   MK:process(clk) 
	
	begin
	
	if (rising_edge(clk)) then
		a <= "0111";
		b <= "0011";
		set <= '1';
		cop <= "11";
	end if;
	
	end process;
end behav;