TimeQuest Timing Analyzer report for capture_and_store
Sat May 04 15:49:46 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'PCLK'
 13. Slow 1200mV 85C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 14. Slow 1200mV 85C Model Hold: 'PCLK'
 15. Slow 1200mV 85C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'PCLK'
 30. Slow 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 31. Slow 1200mV 0C Model Hold: 'PCLK'
 32. Slow 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'PCLK'
 46. Fast 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 47. Fast 1200mV 0C Model Hold: 'PCLK'
 48. Fast 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; capture_and_store                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { capture_driver:Cap|div_clk:DIV|Clk_aux } ;
; PCLK                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PCLK }                                   ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; 174.46 MHz ; 174.46 MHz      ; PCLK                                   ;                                                ;
; 738.01 MHz ; 500.0 MHz       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -2.366 ; -140.928      ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.640 ; -2.219        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.621 ; -2.650        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.359  ; 0.000         ;
+----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -89.000       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -12.000       ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PCLK'                                                                                                                                  ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.366 ; wr                          ; memory:Load_Store|ram[13][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.629      ;
; -2.366 ; wr                          ; memory:Load_Store|ram[13][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.629      ;
; -2.366 ; wr                          ; memory:Load_Store|ram[13][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.629      ;
; -2.366 ; wr                          ; memory:Load_Store|ram[13][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.629      ;
; -2.307 ; address[2]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.857      ;
; -2.307 ; address[2]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.857      ;
; -2.307 ; address[2]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.857      ;
; -2.307 ; address[2]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.857      ;
; -2.175 ; wr                          ; memory:Load_Store|ram[0][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.456      ;
; -2.175 ; wr                          ; memory:Load_Store|ram[0][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.456      ;
; -2.175 ; wr                          ; memory:Load_Store|ram[0][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.456      ;
; -2.175 ; wr                          ; memory:Load_Store|ram[0][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.456      ;
; -2.152 ; wr                          ; memory:Load_Store|ram[9][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.425      ;
; -2.152 ; wr                          ; memory:Load_Store|ram[9][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.425      ;
; -2.152 ; wr                          ; memory:Load_Store|ram[9][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.425      ;
; -2.152 ; wr                          ; memory:Load_Store|ram[9][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.425      ;
; -2.151 ; wr                          ; memory:Load_Store|ram[14][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.433      ;
; -2.151 ; wr                          ; memory:Load_Store|ram[14][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.433      ;
; -2.150 ; address[1]                  ; memory:Load_Store|ram[9][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.700      ;
; -2.150 ; address[1]                  ; memory:Load_Store|ram[9][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.700      ;
; -2.150 ; address[1]                  ; memory:Load_Store|ram[9][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.700      ;
; -2.150 ; address[1]                  ; memory:Load_Store|ram[9][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.700      ;
; -2.148 ; wr                          ; memory:Load_Store|ram[8][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.411      ;
; -2.148 ; wr                          ; memory:Load_Store|ram[8][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.411      ;
; -2.148 ; wr                          ; memory:Load_Store|ram[8][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.411      ;
; -2.148 ; wr                          ; memory:Load_Store|ram[8][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 2.411      ;
; -2.145 ; address[0]                  ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.685      ;
; -2.145 ; address[0]                  ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.685      ;
; -2.145 ; address[0]                  ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.685      ;
; -2.145 ; address[0]                  ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.685      ;
; -2.131 ; address[1]                  ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.689      ;
; -2.131 ; address[1]                  ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.689      ;
; -2.131 ; address[1]                  ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.689      ;
; -2.131 ; address[1]                  ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.689      ;
; -2.130 ; address[1]                  ; memory:Load_Store|ram[8][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.670      ;
; -2.130 ; address[1]                  ; memory:Load_Store|ram[8][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.670      ;
; -2.130 ; address[1]                  ; memory:Load_Store|ram[8][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.670      ;
; -2.130 ; address[1]                  ; memory:Load_Store|ram[8][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.670      ;
; -2.101 ; wr                          ; memory:Load_Store|ram[3][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.374      ;
; -2.101 ; wr                          ; memory:Load_Store|ram[3][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.374      ;
; -2.101 ; wr                          ; memory:Load_Store|ram[3][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.374      ;
; -2.101 ; wr                          ; memory:Load_Store|ram[3][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.374      ;
; -2.093 ; address[1]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.643      ;
; -2.093 ; address[1]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.643      ;
; -2.093 ; address[1]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.643      ;
; -2.093 ; address[1]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.643      ;
; -2.091 ; address[0]                  ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.444     ; 2.632      ;
; -2.091 ; address[0]                  ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.444     ; 2.632      ;
; -2.091 ; address[0]                  ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.444     ; 2.632      ;
; -2.091 ; address[0]                  ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.444     ; 2.632      ;
; -2.088 ; address[1]                  ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.426     ; 2.647      ;
; -2.088 ; address[1]                  ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.426     ; 2.647      ;
; -2.080 ; address[0]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.630      ;
; -2.080 ; address[0]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.630      ;
; -2.080 ; address[0]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.630      ;
; -2.080 ; address[0]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.630      ;
; -2.028 ; wr                          ; memory:Load_Store|ram[2][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.231     ; 2.292      ;
; -2.028 ; wr                          ; memory:Load_Store|ram[2][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.231     ; 2.292      ;
; -2.028 ; wr                          ; memory:Load_Store|ram[2][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.231     ; 2.292      ;
; -2.028 ; wr                          ; memory:Load_Store|ram[2][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.231     ; 2.292      ;
; -2.008 ; wr                          ; memory:Load_Store|ram[12][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.221     ; 2.282      ;
; -2.008 ; wr                          ; memory:Load_Store|ram[12][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.221     ; 2.282      ;
; -2.008 ; wr                          ; memory:Load_Store|ram[12][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.221     ; 2.282      ;
; -2.008 ; wr                          ; memory:Load_Store|ram[12][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.221     ; 2.282      ;
; -1.994 ; address[0]                  ; memory:Load_Store|ram[9][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.544      ;
; -1.994 ; address[0]                  ; memory:Load_Store|ram[9][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.544      ;
; -1.994 ; address[0]                  ; memory:Load_Store|ram[9][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.544      ;
; -1.994 ; address[0]                  ; memory:Load_Store|ram[9][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.435     ; 2.544      ;
; -1.988 ; address[1]                  ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.528      ;
; -1.988 ; address[1]                  ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.528      ;
; -1.988 ; address[1]                  ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.528      ;
; -1.988 ; address[1]                  ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.528      ;
; -1.976 ; address[0]                  ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.426     ; 2.535      ;
; -1.976 ; address[0]                  ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.426     ; 2.535      ;
; -1.975 ; wr                          ; memory:Load_Store|ram[10][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.248      ;
; -1.975 ; wr                          ; memory:Load_Store|ram[10][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.248      ;
; -1.975 ; wr                          ; memory:Load_Store|ram[10][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.248      ;
; -1.975 ; wr                          ; memory:Load_Store|ram[10][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.222     ; 2.248      ;
; -1.957 ; address[0]                  ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.515      ;
; -1.957 ; address[0]                  ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.515      ;
; -1.957 ; address[0]                  ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.515      ;
; -1.957 ; address[0]                  ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.515      ;
; -1.956 ; address[0]                  ; memory:Load_Store|ram[8][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.496      ;
; -1.956 ; address[0]                  ; memory:Load_Store|ram[8][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.496      ;
; -1.956 ; address[0]                  ; memory:Load_Store|ram[8][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.496      ;
; -1.956 ; address[0]                  ; memory:Load_Store|ram[8][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.445     ; 2.496      ;
; -1.939 ; address[1]                  ; memory:Load_Store|data_out[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.059     ; 2.865      ;
; -1.920 ; wr                          ; memory:Load_Store|ram[1][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.201      ;
; -1.920 ; wr                          ; memory:Load_Store|ram[1][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.201      ;
; -1.920 ; wr                          ; memory:Load_Store|ram[1][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.201      ;
; -1.920 ; wr                          ; memory:Load_Store|ram[1][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.201      ;
; -1.918 ; address[2]                  ; memory:Load_Store|ram[11][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.094     ; 2.809      ;
; -1.918 ; address[2]                  ; memory:Load_Store|ram[11][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.094     ; 2.809      ;
; -1.918 ; address[2]                  ; memory:Load_Store|ram[11][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.094     ; 2.809      ;
; -1.918 ; address[2]                  ; memory:Load_Store|ram[11][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.094     ; 2.809      ;
; -1.909 ; memory:Load_Store|ram[0][3] ; memory:Load_Store|data_out[3] ; PCLK                                   ; PCLK        ; 1.000        ; 0.306      ; 3.210      ;
; -1.899 ; address[1]                  ; memory:Load_Store|ram[1][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.457      ;
; -1.899 ; address[1]                  ; memory:Load_Store|ram[1][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.457      ;
; -1.899 ; address[1]                  ; memory:Load_Store|ram[1][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.457      ;
; -1.899 ; address[1]                  ; memory:Load_Store|ram[1][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.427     ; 2.457      ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.640 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.063      ; 1.188      ;
; -0.639 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.063      ; 1.187      ;
; -0.355 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.289      ;
; -0.337 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.063      ; 0.885      ;
; -0.334 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.063      ; 0.882      ;
; -0.226 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.160      ;
; -0.213 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.147      ;
; -0.186 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.120      ;
; -0.165 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.099      ;
; -0.140 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 1.073      ;
; -0.123 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 1.057      ;
; -0.122 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.379      ; 0.986      ;
; -0.004 ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.379      ; 0.868      ;
; -0.002 ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.379      ; 0.866      ;
; -0.001 ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.379      ; 0.865      ;
; 0.058  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 0.875      ;
; 0.064  ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 0.869      ;
; 0.082  ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.062     ; 0.851      ;
; 0.275  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.061     ; 0.659      ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PCLK'                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.621 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.345      ;
; -0.612 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.354      ;
; -0.485 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.481      ;
; -0.482 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.484      ;
; -0.237 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.729      ;
; -0.130 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.336      ;
; -0.127 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.580      ; 2.839      ;
; -0.120 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.346      ;
; -0.086 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.429      ; 2.729      ;
; 0.002  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.468      ;
; 0.007  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.473      ;
; 0.176  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.642      ;
; 0.330  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.580      ; 2.796      ;
; 0.359  ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; 0.061      ; 0.577      ;
; 0.361  ; wr                                                             ; wr                                                             ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 0.580      ;
; 0.433  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.429      ; 2.748      ;
; 0.584  ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 0.803      ;
; 0.585  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 0.804      ;
; 0.651  ; memory:Load_Store|ram[3][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.453      ; 1.261      ;
; 0.742  ; capture_driver:Cap|DelayedOutput:start_counting|counter        ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; -0.308     ; 0.591      ;
; 0.759  ; memory:Load_Store|ram[3][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.453      ; 1.369      ;
; 0.846  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.065      ;
; 0.859  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.078      ;
; 0.871  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.770      ;
; 0.872  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.771      ;
; 0.874  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.773      ;
; 0.886  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 0.785      ;
; 0.926  ; memory:Load_Store|ram[5][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.183      ;
; 0.957  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[11][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 0.957      ;
; 0.985  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[12][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.631      ;
; 0.990  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[15][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.205     ; 0.972      ;
; 0.994  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.213      ;
; 0.998  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.217      ;
; 1.000  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.219      ;
; 1.005  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[15][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.205     ; 0.987      ;
; 1.017  ; memory:Load_Store|ram[2][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.462      ; 1.636      ;
; 1.074  ; memory:Load_Store|ram[7][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.113      ; 1.344      ;
; 1.082  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[5][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.174     ; 1.095      ;
; 1.089  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[12][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.735      ;
; 1.092  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[12][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.738      ;
; 1.094  ; memory:Load_Store|ram[1][1]                                    ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.445      ; 1.696      ;
; 1.094  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[7][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 1.094      ;
; 1.108  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[15][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.205     ; 1.090      ;
; 1.112  ; memory:Load_Store|ram[8][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.463      ; 1.732      ;
; 1.112  ; address[3]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.467      ;
; 1.112  ; address[3]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.467      ;
; 1.118  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.337      ;
; 1.126  ; memory:Load_Store|ram[15][0]                                   ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.130      ; 1.413      ;
; 1.131  ; address[3]                                                     ; memory:Load_Store|data_out[2]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.486      ;
; 1.134  ; memory:Load_Store|ram[11][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.112      ; 1.403      ;
; 1.138  ; memory:Load_Store|ram[5][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.395      ;
; 1.145  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.044      ;
; 1.146  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[11][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 1.146      ;
; 1.146  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.045      ;
; 1.151  ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.050      ;
; 1.158  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[11][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 1.158      ;
; 1.160  ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.059      ;
; 1.160  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.059      ;
; 1.162  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.061      ;
; 1.163  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.062      ;
; 1.165  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.064      ;
; 1.177  ; memory:Load_Store|ram[7][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.113      ; 1.447      ;
; 1.186  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[15][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.205     ; 1.168      ;
; 1.192  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[7][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 1.192      ;
; 1.217  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[7][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.187     ; 1.217      ;
; 1.223  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[14][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.166     ; 1.244      ;
; 1.225  ; memory:Load_Store|ram[10][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.453      ; 1.835      ;
; 1.228  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.447      ;
; 1.230  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.449      ;
; 1.235  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[5][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.174     ; 1.248      ;
; 1.241  ; memory:Load_Store|ram[13][2]                                   ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.463      ; 1.861      ;
; 1.241  ; address[2]                                                     ; memory:Load_Store|data_out[0]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.596      ;
; 1.255  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.154      ;
; 1.256  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.155      ;
; 1.257  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[12][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.903      ;
; 1.258  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.157      ;
; 1.263  ; address[2]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.618      ;
; 1.270  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.489      ;
; 1.272  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.171      ;
; 1.272  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.491      ;
; 1.274  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.173      ;
; 1.274  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.493      ;
; 1.275  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[14][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.166     ; 1.296      ;
; 1.275  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.174      ;
; 1.283  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[9][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.929      ;
; 1.283  ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.182      ;
; 1.286  ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.185      ;
; 1.289  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.508      ;
; 1.291  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.510      ;
; 1.332  ; address[1]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.168      ; 1.687      ;
; 1.340  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.559      ;
; 1.343  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[9][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.541     ; 0.989      ;
; 1.352  ; memory:Load_Store|ram[2][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.462      ; 1.971      ;
; 1.362  ; memory:Load_Store|ram[9][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.453      ; 1.972      ;
; 1.364  ; memory:Load_Store|ram[13][1]                                   ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.463      ; 1.984      ;
; 1.366  ; memory:Load_Store|ram[5][1]                                    ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.100      ; 1.623      ;
; 1.368  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.222      ; 1.267      ;
; 1.373  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[4][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.542     ; 1.018      ;
; 1.380  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.062      ; 1.599      ;
; 1.383  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[5][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.174     ; 1.396      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.359 ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.577      ;
; 0.480 ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.603      ; 0.770      ;
; 0.481 ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.603      ; 0.771      ;
; 0.481 ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.603      ; 0.771      ;
; 0.536 ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.754      ;
; 0.557 ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.775      ;
; 0.557 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.775      ;
; 0.568 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.603      ; 0.858      ;
; 0.718 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.936      ;
; 0.729 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.947      ;
; 0.764 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.982      ;
; 0.774 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 0.992      ;
; 0.789 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 1.007      ;
; 0.795 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 1.013      ;
; 0.818 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.273      ; 0.778      ;
; 0.818 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.273      ; 0.778      ;
; 0.894 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.061      ; 1.112      ;
; 1.061 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.273      ; 1.021      ;
; 1.104 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.273      ; 1.064      ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; wr                                                             ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; wr                                                             ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][0]                                   ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][1]                                   ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][2]                                   ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][3]                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.628 ; 2.025 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.383 ; 1.805 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.628 ; 2.025 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.463 ; 1.883 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.442 ; 1.862 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.282 ; 1.695 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.282 ; 1.696 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.396 ; 1.816 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.322 ; 1.733 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.758 ; 2.144 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 0.896 ; 0.979 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.751 ; 2.142 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.670 ; 2.140 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.920 ; -1.313 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -1.027 ; -1.440 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -1.262 ; -1.650 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -1.105 ; -1.517 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -1.085 ; -1.496 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.920 ; -1.313 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.920 ; -1.315 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -1.040 ; -1.450 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.958 ; -1.351 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.497 ; -1.874 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.649 ; -0.734 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.484 ; -1.864 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.807 ; -1.192 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 6.922 ; 7.030 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.633 ; 5.620 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 5.624 ; 5.610 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 6.922 ; 7.030 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.627 ; 5.607 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 5.503 ; 5.484 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.512 ; 5.497 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 5.503 ; 5.487 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 6.801 ; 6.907 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.505 ; 5.484 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                      ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note                                           ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
; 193.65 MHz ; 193.65 MHz      ; PCLK                                   ;                                                ;
; 825.08 MHz ; 500.0 MHz       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -2.082 ; -122.023      ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.579 ; -1.895        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.644 ; -2.940        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.313  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -89.000       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -12.000       ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PCLK'                                                                                                                                   ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.082 ; wr                          ; memory:Load_Store|ram[13][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.351      ;
; -2.082 ; wr                          ; memory:Load_Store|ram[13][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.351      ;
; -2.082 ; wr                          ; memory:Load_Store|ram[13][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.351      ;
; -2.082 ; wr                          ; memory:Load_Store|ram[13][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.351      ;
; -1.945 ; address[2]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.587      ;
; -1.945 ; address[2]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.587      ;
; -1.945 ; address[2]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.587      ;
; -1.945 ; address[2]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.587      ;
; -1.917 ; wr                          ; memory:Load_Store|ram[0][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 2.206      ;
; -1.917 ; wr                          ; memory:Load_Store|ram[0][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 2.206      ;
; -1.917 ; wr                          ; memory:Load_Store|ram[0][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 2.206      ;
; -1.917 ; wr                          ; memory:Load_Store|ram[0][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 2.206      ;
; -1.911 ; wr                          ; memory:Load_Store|ram[9][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.192      ;
; -1.911 ; wr                          ; memory:Load_Store|ram[9][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.192      ;
; -1.911 ; wr                          ; memory:Load_Store|ram[9][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.192      ;
; -1.911 ; wr                          ; memory:Load_Store|ram[9][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.214     ; 2.192      ;
; -1.895 ; wr                          ; memory:Load_Store|ram[8][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.164      ;
; -1.895 ; wr                          ; memory:Load_Store|ram[8][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.164      ;
; -1.895 ; wr                          ; memory:Load_Store|ram[8][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.164      ;
; -1.895 ; wr                          ; memory:Load_Store|ram[8][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.226     ; 2.164      ;
; -1.880 ; wr                          ; memory:Load_Store|ram[14][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.205     ; 2.170      ;
; -1.880 ; wr                          ; memory:Load_Store|ram[14][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.205     ; 2.170      ;
; -1.858 ; wr                          ; memory:Load_Store|ram[3][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.216     ; 2.137      ;
; -1.858 ; wr                          ; memory:Load_Store|ram[3][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.216     ; 2.137      ;
; -1.858 ; wr                          ; memory:Load_Store|ram[3][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.216     ; 2.137      ;
; -1.858 ; wr                          ; memory:Load_Store|ram[3][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.216     ; 2.137      ;
; -1.798 ; address[1]                  ; memory:Load_Store|ram[9][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.442      ;
; -1.798 ; address[1]                  ; memory:Load_Store|ram[9][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.442      ;
; -1.798 ; address[1]                  ; memory:Load_Store|ram[9][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.442      ;
; -1.798 ; address[1]                  ; memory:Load_Store|ram[9][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.442      ;
; -1.791 ; wr                          ; memory:Load_Store|ram[2][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.224     ; 2.062      ;
; -1.791 ; wr                          ; memory:Load_Store|ram[2][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.224     ; 2.062      ;
; -1.791 ; wr                          ; memory:Load_Store|ram[2][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.224     ; 2.062      ;
; -1.791 ; wr                          ; memory:Load_Store|ram[2][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.224     ; 2.062      ;
; -1.788 ; wr                          ; memory:Load_Store|ram[12][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.070      ;
; -1.788 ; wr                          ; memory:Load_Store|ram[12][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.070      ;
; -1.788 ; wr                          ; memory:Load_Store|ram[12][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.070      ;
; -1.788 ; wr                          ; memory:Load_Store|ram[12][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.070      ;
; -1.783 ; address[1]                  ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.435      ;
; -1.783 ; address[1]                  ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.435      ;
; -1.783 ; address[1]                  ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.435      ;
; -1.783 ; address[1]                  ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.435      ;
; -1.780 ; address[1]                  ; memory:Load_Store|ram[8][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.412      ;
; -1.780 ; address[1]                  ; memory:Load_Store|ram[8][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.412      ;
; -1.780 ; address[1]                  ; memory:Load_Store|ram[8][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.412      ;
; -1.780 ; address[1]                  ; memory:Load_Store|ram[8][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.412      ;
; -1.763 ; address[0]                  ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.395      ;
; -1.763 ; address[0]                  ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.395      ;
; -1.763 ; address[0]                  ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.395      ;
; -1.763 ; address[0]                  ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.395      ;
; -1.754 ; wr                          ; memory:Load_Store|ram[10][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.036      ;
; -1.754 ; wr                          ; memory:Load_Store|ram[10][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.036      ;
; -1.754 ; wr                          ; memory:Load_Store|ram[10][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.036      ;
; -1.754 ; wr                          ; memory:Load_Store|ram[10][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.213     ; 2.036      ;
; -1.739 ; address[0]                  ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.373      ;
; -1.739 ; address[0]                  ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.373      ;
; -1.739 ; address[0]                  ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.373      ;
; -1.739 ; address[0]                  ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.351     ; 2.373      ;
; -1.734 ; address[1]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.376      ;
; -1.734 ; address[1]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.376      ;
; -1.734 ; address[1]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.376      ;
; -1.734 ; address[1]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.376      ;
; -1.719 ; address[0]                  ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.361      ;
; -1.719 ; address[0]                  ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.361      ;
; -1.719 ; address[0]                  ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.361      ;
; -1.719 ; address[0]                  ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.343     ; 2.361      ;
; -1.700 ; address[1]                  ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.332     ; 2.353      ;
; -1.700 ; address[1]                  ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.332     ; 2.353      ;
; -1.687 ; wr                          ; memory:Load_Store|ram[1][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 1.976      ;
; -1.687 ; wr                          ; memory:Load_Store|ram[1][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 1.976      ;
; -1.687 ; wr                          ; memory:Load_Store|ram[1][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 1.976      ;
; -1.687 ; wr                          ; memory:Load_Store|ram[1][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.206     ; 1.976      ;
; -1.658 ; address[1]                  ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.290      ;
; -1.658 ; address[1]                  ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.290      ;
; -1.658 ; address[1]                  ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.290      ;
; -1.658 ; address[1]                  ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.290      ;
; -1.654 ; address[0]                  ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.332     ; 2.307      ;
; -1.654 ; address[0]                  ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.332     ; 2.307      ;
; -1.649 ; address[0]                  ; memory:Load_Store|ram[9][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.293      ;
; -1.649 ; address[0]                  ; memory:Load_Store|ram[9][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.293      ;
; -1.649 ; address[0]                  ; memory:Load_Store|ram[9][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.293      ;
; -1.649 ; address[0]                  ; memory:Load_Store|ram[9][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.341     ; 2.293      ;
; -1.633 ; address[0]                  ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.285      ;
; -1.633 ; address[0]                  ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.285      ;
; -1.633 ; address[0]                  ; memory:Load_Store|ram[0][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.285      ;
; -1.633 ; address[0]                  ; memory:Load_Store|ram[0][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.285      ;
; -1.630 ; address[0]                  ; memory:Load_Store|ram[8][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.262      ;
; -1.630 ; address[0]                  ; memory:Load_Store|ram[8][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.262      ;
; -1.630 ; address[0]                  ; memory:Load_Store|ram[8][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.262      ;
; -1.630 ; address[0]                  ; memory:Load_Store|ram[8][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.353     ; 2.262      ;
; -1.593 ; address[1]                  ; memory:Load_Store|data_out[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.006     ; 2.572      ;
; -1.586 ; address[2]                  ; memory:Load_Store|ram[11][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.033     ; 2.538      ;
; -1.586 ; address[2]                  ; memory:Load_Store|ram[11][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.033     ; 2.538      ;
; -1.586 ; address[2]                  ; memory:Load_Store|ram[11][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.033     ; 2.538      ;
; -1.586 ; address[2]                  ; memory:Load_Store|ram[11][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.033     ; 2.538      ;
; -1.579 ; memory:Load_Store|ram[0][3] ; memory:Load_Store|data_out[3] ; PCLK                                   ; PCLK        ; 1.000        ; 0.272      ; 2.846      ;
; -1.567 ; address[1]                  ; memory:Load_Store|ram[1][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.219      ;
; -1.567 ; address[1]                  ; memory:Load_Store|ram[1][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.219      ;
; -1.567 ; address[1]                  ; memory:Load_Store|ram[1][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.219      ;
; -1.567 ; address[1]                  ; memory:Load_Store|ram[1][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.333     ; 2.219      ;
+--------+-----------------------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.579 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.007     ; 1.057      ;
; -0.573 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.007     ; 1.051      ;
; -0.311 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.007     ; 0.789      ;
; -0.307 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.007     ; 0.785      ;
; -0.212 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.153      ;
; -0.108 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.281      ; 0.874      ;
; -0.103 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.044      ;
; -0.073 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.014      ;
; -0.068 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 1.009      ;
; -0.036 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.977      ;
; -0.017 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.958      ;
; -0.008 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.949      ;
; 0.002  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.281      ; 0.764      ;
; 0.004  ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.281      ; 0.762      ;
; 0.004  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; 0.281      ; 0.762      ;
; 0.171  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.770      ;
; 0.175  ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.766      ;
; 0.192  ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.749      ;
; 0.358  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.054     ; 0.583      ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.644 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.098      ;
; -0.635 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.107      ;
; -0.513 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.229      ;
; -0.509 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.233      ;
; -0.305 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.437      ;
; -0.216 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.388      ; 2.526      ;
; -0.118 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 2.238      ; 2.474      ;
; -0.114 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.128      ;
; -0.114 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.128      ;
; -0.004 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.238      ;
; 0.000  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.242      ;
; 0.183  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.425      ;
; 0.284  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.388      ; 2.526      ;
; 0.312  ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.511      ;
; 0.320  ; wr                                                             ; wr                                                             ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.519      ;
; 0.400  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 2.238      ; 2.492      ;
; 0.527  ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.726      ;
; 0.528  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.727      ;
; 0.584  ; memory:Load_Store|ram[3][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.406      ; 1.134      ;
; 0.662  ; capture_driver:Cap|DelayedOutput:start_counting|counter        ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; -0.269     ; 0.537      ;
; 0.679  ; memory:Load_Store|ram[3][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.406      ; 1.229      ;
; 0.762  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.961      ;
; 0.766  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 0.965      ;
; 0.815  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[11][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.120     ; 0.869      ;
; 0.815  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.694      ;
; 0.816  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.695      ;
; 0.819  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.698      ;
; 0.830  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.709      ;
; 0.838  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[12][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.440     ; 0.572      ;
; 0.840  ; memory:Load_Store|ram[5][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.091      ; 1.075      ;
; 0.847  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[15][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.135     ; 0.886      ;
; 0.870  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[15][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.135     ; 0.909      ;
; 0.908  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.107      ;
; 0.911  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.110      ;
; 0.914  ; memory:Load_Store|ram[2][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.414      ; 1.472      ;
; 0.916  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.115      ;
; 0.930  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[12][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.440     ; 0.664      ;
; 0.933  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[12][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.440     ; 0.667      ;
; 0.949  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[5][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.115     ; 1.008      ;
; 0.951  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[7][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.121     ; 1.004      ;
; 0.963  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[15][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.135     ; 1.002      ;
; 0.967  ; memory:Load_Store|ram[7][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.096      ; 1.207      ;
; 0.971  ; address[3]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.341      ;
; 0.971  ; address[3]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.341      ;
; 0.986  ; memory:Load_Store|ram[1][1]                                    ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.396      ; 1.526      ;
; 0.986  ; address[3]                                                     ; memory:Load_Store|data_out[2]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.356      ;
; 0.987  ; memory:Load_Store|ram[8][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.416      ; 1.547      ;
; 0.995  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[11][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.120     ; 1.049      ;
; 1.009  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.208      ;
; 1.010  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[11][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.120     ; 1.064      ;
; 1.017  ; memory:Load_Store|ram[15][0]                                   ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.110      ; 1.271      ;
; 1.027  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[15][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.135     ; 1.066      ;
; 1.030  ; memory:Load_Store|ram[5][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.091      ; 1.265      ;
; 1.039  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[7][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.121     ; 1.092      ;
; 1.049  ; memory:Load_Store|ram[11][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.096      ; 1.289      ;
; 1.058  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.937      ;
; 1.059  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.938      ;
; 1.061  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[7][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.121     ; 1.114      ;
; 1.065  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.944      ;
; 1.066  ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.945      ;
; 1.067  ; memory:Load_Store|ram[7][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.096      ; 1.307      ;
; 1.070  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.949      ;
; 1.072  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.951      ;
; 1.075  ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.954      ;
; 1.077  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[14][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.104     ; 1.147      ;
; 1.077  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 0.956      ;
; 1.090  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[12][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.440     ; 0.824      ;
; 1.096  ; address[2]                                                     ; memory:Load_Store|data_out[0]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.466      ;
; 1.097  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[5][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.115     ; 1.156      ;
; 1.098  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.297      ;
; 1.105  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.304      ;
; 1.114  ; address[2]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.484      ;
; 1.115  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[9][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.441     ; 0.848      ;
; 1.123  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[14][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.104     ; 1.193      ;
; 1.141  ; memory:Load_Store|ram[10][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.403      ; 1.688      ;
; 1.146  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.345      ;
; 1.147  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.026      ;
; 1.148  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.027      ;
; 1.150  ; address[1]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.196      ; 1.520      ;
; 1.154  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.353      ;
; 1.155  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.034      ;
; 1.159  ; memory:Load_Store|ram[13][2]                                   ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.416      ; 1.719      ;
; 1.159  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.358      ;
; 1.161  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.040      ;
; 1.161  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.360      ;
; 1.166  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.045      ;
; 1.168  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.047      ;
; 1.168  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.367      ;
; 1.179  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[9][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.441     ; 0.912      ;
; 1.184  ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.063      ;
; 1.189  ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.068      ;
; 1.194  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.393      ;
; 1.201  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[4][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.441     ; 0.934      ;
; 1.223  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[6][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.441     ; 0.956      ;
; 1.227  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[6][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.441     ; 0.960      ;
; 1.231  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[5][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.115     ; 1.290      ;
; 1.233  ; memory:Load_Store|ram[5][1]                                    ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.091      ; 1.468      ;
; 1.235  ; memory:Load_Store|ram[2][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.414      ; 1.793      ;
; 1.242  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.055      ; 1.441      ;
; 1.244  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.215      ; 1.123      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.313 ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.511      ;
; 0.494 ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.053      ; 0.691      ;
; 0.514 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.053      ; 0.711      ;
; 0.516 ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.053      ; 0.713      ;
; 0.552 ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.481      ; 0.707      ;
; 0.553 ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.481      ; 0.708      ;
; 0.553 ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.481      ; 0.708      ;
; 0.630 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.481      ; 0.785      ;
; 0.641 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.839      ;
; 0.664 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.862      ;
; 0.691 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.889      ;
; 0.709 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.907      ;
; 0.710 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 0.908      ;
; 0.712 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.053      ; 0.909      ;
; 0.803 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.054      ; 1.001      ;
; 0.850 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.181      ; 0.705      ;
; 0.851 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.181      ; 0.706      ;
; 1.079 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.181      ; 0.934      ;
; 1.113 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.181      ; 0.968      ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; wr                                                             ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; wr                                                             ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[5][0]                                    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[5][1]                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.369 ; 1.716 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.149 ; 1.504 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.369 ; 1.716 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.227 ; 1.577 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.209 ; 1.557 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.058 ; 1.402 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.065 ; 1.402 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.159 ; 1.515 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.091 ; 1.436 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.486 ; 1.826 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 0.823 ; 0.980 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.477 ; 1.799 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.462 ; 1.847 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.739 ; -1.069 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -0.836 ; -1.182 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -1.046 ; -1.386 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.912 ; -1.254 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -0.895 ; -1.234 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.739 ; -1.069 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.746 ; -1.069 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.845 ; -1.193 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.770 ; -1.102 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.257 ; -1.588 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.599 ; -0.755 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -1.242 ; -1.557 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.681 ; -1.017 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 6.626 ; 6.708 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.336 ; 5.300 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 5.328 ; 5.291 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 6.626 ; 6.708 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.330 ; 5.287 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 5.220 ; 5.178 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.228 ; 5.192 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 5.220 ; 5.182 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 6.517 ; 6.599 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.222 ; 5.178 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -1.432 ; -80.146       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.471 ; -2.047        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -0.678 ; -3.554        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.187  ; 0.000         ;
+----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; PCLK                                   ; -3.000 ; -94.927       ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; -1.000 ; -12.000       ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PCLK'                                                                                                                  ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.432 ; wr         ; memory:Load_Store|ram[13][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.484      ;
; -1.432 ; wr         ; memory:Load_Store|ram[13][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.484      ;
; -1.432 ; wr         ; memory:Load_Store|ram[13][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.484      ;
; -1.432 ; wr         ; memory:Load_Store|ram[13][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.484      ;
; -1.310 ; wr         ; memory:Load_Store|ram[0][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.375      ;
; -1.310 ; wr         ; memory:Load_Store|ram[0][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.375      ;
; -1.310 ; wr         ; memory:Load_Store|ram[0][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.375      ;
; -1.310 ; wr         ; memory:Load_Store|ram[0][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.375      ;
; -1.307 ; wr         ; memory:Load_Store|ram[9][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.367      ;
; -1.307 ; wr         ; memory:Load_Store|ram[9][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.367      ;
; -1.307 ; wr         ; memory:Load_Store|ram[9][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.367      ;
; -1.307 ; wr         ; memory:Load_Store|ram[9][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.367      ;
; -1.304 ; wr         ; memory:Load_Store|ram[8][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.356      ;
; -1.304 ; wr         ; memory:Load_Store|ram[8][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.356      ;
; -1.304 ; wr         ; memory:Load_Store|ram[8][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.356      ;
; -1.304 ; wr         ; memory:Load_Store|ram[8][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.435     ; 1.356      ;
; -1.301 ; wr         ; memory:Load_Store|ram[14][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.366      ;
; -1.301 ; wr         ; memory:Load_Store|ram[14][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.366      ;
; -1.288 ; wr         ; memory:Load_Store|ram[3][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.347      ;
; -1.288 ; wr         ; memory:Load_Store|ram[3][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.347      ;
; -1.288 ; wr         ; memory:Load_Store|ram[3][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.347      ;
; -1.288 ; wr         ; memory:Load_Store|ram[3][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.347      ;
; -1.246 ; wr         ; memory:Load_Store|ram[2][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.434     ; 1.299      ;
; -1.246 ; wr         ; memory:Load_Store|ram[2][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.434     ; 1.299      ;
; -1.246 ; wr         ; memory:Load_Store|ram[2][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.434     ; 1.299      ;
; -1.246 ; wr         ; memory:Load_Store|ram[2][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.434     ; 1.299      ;
; -1.236 ; wr         ; memory:Load_Store|ram[12][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.426     ; 1.297      ;
; -1.236 ; wr         ; memory:Load_Store|ram[12][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.426     ; 1.297      ;
; -1.236 ; wr         ; memory:Load_Store|ram[12][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.426     ; 1.297      ;
; -1.236 ; wr         ; memory:Load_Store|ram[12][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.426     ; 1.297      ;
; -1.200 ; wr         ; memory:Load_Store|ram[10][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.260      ;
; -1.200 ; wr         ; memory:Load_Store|ram[10][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.260      ;
; -1.200 ; wr         ; memory:Load_Store|ram[10][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.260      ;
; -1.200 ; wr         ; memory:Load_Store|ram[10][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.260      ;
; -1.155 ; wr         ; memory:Load_Store|ram[1][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.220      ;
; -1.155 ; wr         ; memory:Load_Store|ram[1][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.220      ;
; -1.155 ; wr         ; memory:Load_Store|ram[1][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.220      ;
; -1.155 ; wr         ; memory:Load_Store|ram[1][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.422     ; 1.220      ;
; -1.085 ; wr         ; memory:Load_Store|ram[14][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 1.340      ;
; -1.085 ; wr         ; memory:Load_Store|ram[14][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.232     ; 1.340      ;
; -1.081 ; wr         ; memory:Load_Store|ram[15][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.251     ; 1.317      ;
; -1.081 ; wr         ; memory:Load_Store|ram[15][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.251     ; 1.317      ;
; -1.081 ; wr         ; memory:Load_Store|ram[15][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.251     ; 1.317      ;
; -1.081 ; wr         ; memory:Load_Store|ram[15][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.251     ; 1.317      ;
; -1.068 ; wr         ; memory:Load_Store|ram[7][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.245     ; 1.310      ;
; -1.068 ; wr         ; memory:Load_Store|ram[7][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.245     ; 1.310      ;
; -1.068 ; wr         ; memory:Load_Store|ram[7][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.245     ; 1.310      ;
; -1.068 ; wr         ; memory:Load_Store|ram[7][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.245     ; 1.310      ;
; -1.054 ; wr         ; memory:Load_Store|ram[6][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.113      ;
; -1.054 ; wr         ; memory:Load_Store|ram[6][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.113      ;
; -1.054 ; wr         ; memory:Load_Store|ram[6][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.113      ;
; -1.054 ; wr         ; memory:Load_Store|ram[6][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.428     ; 1.113      ;
; -1.051 ; wr         ; memory:Load_Store|ram[11][0]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.244     ; 1.294      ;
; -1.051 ; wr         ; memory:Load_Store|ram[11][1]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.244     ; 1.294      ;
; -1.051 ; wr         ; memory:Load_Store|ram[11][2]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.244     ; 1.294      ;
; -1.051 ; wr         ; memory:Load_Store|ram[11][3]  ; PCLK                                   ; PCLK        ; 0.500        ; -0.244     ; 1.294      ;
; -1.027 ; wr         ; memory:Load_Store|ram[4][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.087      ;
; -1.027 ; wr         ; memory:Load_Store|ram[4][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.087      ;
; -1.027 ; wr         ; memory:Load_Store|ram[4][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.087      ;
; -1.027 ; wr         ; memory:Load_Store|ram[4][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.427     ; 1.087      ;
; -1.019 ; wr         ; memory:Load_Store|ram[5][0]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.238     ; 1.268      ;
; -1.019 ; wr         ; memory:Load_Store|ram[5][1]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.238     ; 1.268      ;
; -1.019 ; wr         ; memory:Load_Store|ram[5][2]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.238     ; 1.268      ;
; -1.019 ; wr         ; memory:Load_Store|ram[5][3]   ; PCLK                                   ; PCLK        ; 0.500        ; -0.238     ; 1.268      ;
; -0.876 ; wr         ; memory:Load_Store|data_out[0] ; PCLK                                   ; PCLK        ; 0.500        ; -0.229     ; 1.134      ;
; -0.876 ; wr         ; memory:Load_Store|data_out[1] ; PCLK                                   ; PCLK        ; 0.500        ; -0.229     ; 1.134      ;
; -0.876 ; wr         ; memory:Load_Store|data_out[2] ; PCLK                                   ; PCLK        ; 0.500        ; -0.229     ; 1.134      ;
; -0.876 ; wr         ; memory:Load_Store|data_out[3] ; PCLK                                   ; PCLK        ; 0.500        ; -0.229     ; 1.134      ;
; -0.862 ; address[2] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.607      ;
; -0.862 ; address[2] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.607      ;
; -0.862 ; address[2] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.607      ;
; -0.862 ; address[2] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.607      ;
; -0.787 ; address[0] ; memory:Load_Store|ram[13][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.525      ;
; -0.787 ; address[0] ; memory:Load_Store|ram[13][2]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.525      ;
; -0.787 ; address[0] ; memory:Load_Store|ram[13][1]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.525      ;
; -0.787 ; address[0] ; memory:Load_Store|ram[13][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.525      ;
; -0.769 ; address[1] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.514      ;
; -0.769 ; address[1] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.514      ;
; -0.769 ; address[1] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.514      ;
; -0.769 ; address[1] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.514      ;
; -0.756 ; address[0] ; memory:Load_Store|ram[3][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.501      ;
; -0.756 ; address[0] ; memory:Load_Store|ram[3][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.501      ;
; -0.756 ; address[0] ; memory:Load_Store|ram[3][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.501      ;
; -0.756 ; address[0] ; memory:Load_Store|ram[3][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.232     ; 1.501      ;
; -0.744 ; address[0] ; memory:Load_Store|ram[2][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.238     ; 1.483      ;
; -0.744 ; address[0] ; memory:Load_Store|ram[2][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.238     ; 1.483      ;
; -0.744 ; address[0] ; memory:Load_Store|ram[2][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.238     ; 1.483      ;
; -0.744 ; address[0] ; memory:Load_Store|ram[2][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.238     ; 1.483      ;
; -0.740 ; address[1] ; memory:Load_Store|ram[14][3]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.226     ; 1.491      ;
; -0.740 ; address[1] ; memory:Load_Store|ram[14][0]  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.226     ; 1.491      ;
; -0.732 ; address[1] ; memory:Load_Store|ram[9][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.231     ; 1.478      ;
; -0.732 ; address[1] ; memory:Load_Store|ram[9][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.231     ; 1.478      ;
; -0.732 ; address[1] ; memory:Load_Store|ram[9][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.231     ; 1.478      ;
; -0.732 ; address[1] ; memory:Load_Store|ram[9][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.231     ; 1.478      ;
; -0.731 ; address[1] ; memory:Load_Store|ram[8][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.469      ;
; -0.731 ; address[1] ; memory:Load_Store|ram[8][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.469      ;
; -0.731 ; address[1] ; memory:Load_Store|ram[8][1]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.469      ;
; -0.731 ; address[1] ; memory:Load_Store|ram[8][0]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.239     ; 1.469      ;
; -0.720 ; address[1] ; memory:Load_Store|ram[0][3]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.226     ; 1.471      ;
; -0.720 ; address[1] ; memory:Load_Store|ram[0][2]   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 1.000        ; -0.226     ; 1.471      ;
+--------+------------+-------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.471 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.285     ; 0.663      ;
; -0.464 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.285     ; 0.656      ;
; -0.301 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.285     ; 0.493      ;
; -0.297 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.285     ; 0.489      ;
; -0.176 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.114     ; 0.539      ;
; -0.113 ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.114     ; 0.476      ;
; -0.113 ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.114     ; 0.476      ;
; -0.112 ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.500        ; -0.114     ; 0.475      ;
; 0.238  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.713      ;
; 0.317  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.634      ;
; 0.320  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.631      ;
; 0.341  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.610      ;
; 0.343  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.608      ;
; 0.351  ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.600      ;
; 0.380  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.571      ;
; 0.469  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.482      ;
; 0.472  ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.479      ;
; 0.483  ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.468      ;
; 0.592  ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.000        ; -0.036     ; 0.359      ;
+--------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                        ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.678 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.346      ;
; -0.674 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.350      ;
; -0.609 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.415      ;
; -0.608 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.416      ;
; -0.464 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.560      ;
; -0.401 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.805      ; 1.623      ;
; -0.260 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.264      ;
; -0.256 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.268      ;
; -0.194 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.330      ;
; -0.193 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.331      ;
; -0.120 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 1.418      ; 1.517      ;
; -0.046 ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.478      ;
; 0.011  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.805      ; 1.535      ;
; 0.185  ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.307      ;
; 0.193  ; wr                                                             ; wr                                                             ; PCLK                                   ; PCLK        ; 0.000        ; 0.037      ; 0.314      ;
; 0.310  ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.432      ;
; 0.312  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.434      ;
; 0.343  ; memory:Load_Store|ram[3][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.243      ; 0.670      ;
; 0.382  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.415      ;
; 0.382  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.415      ;
; 0.384  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.417      ;
; 0.389  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.422      ;
; 0.392  ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; -0.500       ; 1.418      ; 1.529      ;
; 0.404  ; memory:Load_Store|ram[3][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.243      ; 0.731      ;
; 0.408  ; capture_driver:Cap|DelayedOutput:start_counting|counter        ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; PCLK                                   ; PCLK        ; 0.000        ; -0.179     ; 0.313      ;
; 0.446  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.568      ;
; 0.463  ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.585      ;
; 0.477  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[11][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.501      ;
; 0.489  ; memory:Load_Store|ram[5][0]                                    ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.053      ; 0.626      ;
; 0.493  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[15][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.097     ; 0.510      ;
; 0.500  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[15][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.097     ; 0.517      ;
; 0.501  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[12][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.279     ; 0.336      ;
; 0.517  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.639      ;
; 0.523  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.645      ;
; 0.524  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.646      ;
; 0.528  ; memory:Load_Store|ram[2][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.249      ; 0.861      ;
; 0.528  ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.561      ;
; 0.530  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.563      ;
; 0.530  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.563      ;
; 0.533  ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.566      ;
; 0.541  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.574      ;
; 0.543  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.576      ;
; 0.544  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.577      ;
; 0.546  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.579      ;
; 0.557  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[7][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.581      ;
; 0.558  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[15][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.097     ; 0.575      ;
; 0.558  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[5][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.084     ; 0.588      ;
; 0.560  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[12][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.279     ; 0.395      ;
; 0.563  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[12][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.279     ; 0.398      ;
; 0.564  ; memory:Load_Store|ram[7][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.060      ; 0.708      ;
; 0.574  ; memory:Load_Store|ram[1][1]                                    ; memory:Load_Store|data_out[1]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.237      ; 0.895      ;
; 0.581  ; address[3]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.794      ;
; 0.584  ; address[3]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.797      ;
; 0.589  ; memory:Load_Store|ram[8][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.250      ; 0.923      ;
; 0.590  ; address[3]                                                     ; memory:Load_Store|data_out[2]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.803      ;
; 0.593  ; capture_driver:Cap|RegisterPP:BUF|reg[0]                       ; memory:Load_Store|ram[15][0]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.097     ; 0.610      ;
; 0.593  ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.626      ;
; 0.593  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.626      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.627      ;
; 0.594  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.716      ;
; 0.595  ; memory:Load_Store|ram[11][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.059      ; 0.738      ;
; 0.595  ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.628      ;
; 0.596  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.629      ;
; 0.599  ; memory:Load_Store|ram[5][2]                                    ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.053      ; 0.736      ;
; 0.599  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[11][3]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.623      ;
; 0.602  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[11][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.626      ;
; 0.607  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.640      ;
; 0.609  ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.642      ;
; 0.610  ; memory:Load_Store|ram[15][0]                                   ; memory:Load_Store|data_out[0]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.066      ; 0.760      ;
; 0.610  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[7][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.634      ;
; 0.610  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.643      ;
; 0.624  ; memory:Load_Store|ram[7][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.060      ; 0.768      ;
; 0.625  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[7][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.090     ; 0.649      ;
; 0.638  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[12][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.279     ; 0.473      ;
; 0.644  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[14][2]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.078     ; 0.680      ;
; 0.645  ; address[2]                                                     ; memory:Load_Store|data_out[0]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.858      ;
; 0.649  ; capture_driver:Cap|RegisterPP:BUF|reg[3]                       ; memory:Load_Store|ram[5][3]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.084     ; 0.679      ;
; 0.654  ; memory:Load_Store|ram[10][3]                                   ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.242      ; 0.980      ;
; 0.657  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.779      ;
; 0.658  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[14][1]                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.078     ; 0.694      ;
; 0.659  ; capture_driver:Cap|RegisterPP:BUF|reg[1]                       ; memory:Load_Store|ram[9][1]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.280     ; 0.493      ;
; 0.659  ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.692      ;
; 0.660  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.782      ;
; 0.667  ; memory:Load_Store|ram[13][2]                                   ; memory:Load_Store|data_out[2]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.250      ; 1.001      ;
; 0.668  ; address[2]                                                     ; memory:Load_Store|data_out[1]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.881      ;
; 0.670  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.792      ;
; 0.672  ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.794      ;
; 0.673  ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.706      ;
; 0.673  ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.795      ;
; 0.676  ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.709      ;
; 0.682  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.804      ;
; 0.685  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[9][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.280     ; 0.519      ;
; 0.685  ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.807      ;
; 0.686  ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.719      ;
; 0.689  ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; PCLK                                   ; PCLK        ; -0.500       ; 0.429      ; 0.722      ;
; 0.692  ; address[1]                                                     ; memory:Load_Store|data_out[3]                                  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; 0.099      ; 0.905      ;
; 0.716  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[5][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.084     ; 0.746      ;
; 0.717  ; memory:Load_Store|ram[2][3]                                    ; memory:Load_Store|data_out[3]                                  ; PCLK                                   ; PCLK        ; 0.000        ; 0.249      ; 1.050      ;
; 0.722  ; capture_driver:Cap|RegisterPP:BUF|reg[2]                       ; memory:Load_Store|ram[4][2]                                    ; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK        ; 0.000        ; -0.281     ; 0.555      ;
; 0.723  ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; PCLK                                   ; PCLK        ; 0.000        ; 0.038      ; 0.845      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                          ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; capture_driver:Cap|line_counter_aux[1]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.307      ;
; 0.273 ; capture_driver:Cap|line_counter_aux[1]                         ; address[3]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.393      ;
; 0.285 ; capture_driver:Cap|line_counter_aux[0]                         ; address[2]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.405      ;
; 0.286 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; address[1]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.406      ;
; 0.385 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.505      ;
; 0.395 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.515      ;
; 0.400 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; address[0]                                       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.520      ;
; 0.406 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.526      ;
; 0.418 ; capture_driver:Cap|pixel_per_line_counter_aux[1]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.538      ;
; 0.430 ; capture_driver:Cap|line_counter_aux[0]                         ; capture_driver:Cap|line_counter_aux[1]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.550      ;
; 0.478 ; capture_driver:Cap|pixel_per_line_counter_aux[0]               ; capture_driver:Cap|line_counter_aux[0]           ; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.000        ; 0.036      ; 0.598      ;
; 0.770 ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.018      ; 0.402      ;
; 0.770 ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.018      ; 0.402      ;
; 0.770 ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.018      ; 0.402      ;
; 0.822 ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; 0.018      ; 0.454      ;
; 0.952 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[1] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.160     ; 0.406      ;
; 0.954 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|pixel_per_line_counter_aux[0] ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.160     ; 0.408      ;
; 1.092 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[1]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.160     ; 0.546      ;
; 1.101 ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ; capture_driver:Cap|line_counter_aux[0]           ; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.500       ; -0.160     ; 0.555      ;
+-------+----------------------------------------------------------------+--------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|RegisterPP:ER|reg[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[0]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[1]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[2]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|data_out[3]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[0][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[10][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[11][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[12][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[13][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[14][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[15][3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[1][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[2][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[3][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[4][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[5][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[6][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[7][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[8][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][0]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][1]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][2]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; memory:Load_Store|ram[9][3]                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; wr                                                             ;
; -0.128 ; 0.088        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|counter        ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[0]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[1]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[2]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[3]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[4]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|RegisterPP:ACC|reg[5]                       ;
; -0.101 ; 0.115        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; wr                                                             ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; capture_driver:Cap|DelayedOutput:start_counting|delayed_output ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][1]                                   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[14][2]                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][0]                                   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; memory:Load_Store|ram[11][1]                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'capture_driver:Cap|div_clk:DIV|Clk_aux'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]                                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]                                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]                                       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]                                       ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[0]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|line_counter_aux[1]           ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[0] ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|pixel_per_line_counter_aux[1] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[0]         ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[1]         ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[2]         ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; capture_driver:Cap|RegisterPP:BUF|reg[3]         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux|q                                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|inclk[0]                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|DIV|Clk_aux~clkctrl|outclk                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[0]|clk                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[1]|clk                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[2]|clk                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; address[3]|clk                                   ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[0]|clk                      ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|line_counter_aux[1]|clk                      ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[0]|clk            ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|pixel_per_line_counter_aux[1]|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[0]|clk                               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[1]|clk                               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[2]|clk                               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; capture_driver:Cap|div_clk:DIV|Clk_aux ; Rise       ; Cap|BUF|reg[3]|clk                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 0.885 ; 1.452 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 0.749 ; 1.313 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 0.885 ; 1.452 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 0.810 ; 1.378 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 0.797 ; 1.364 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 0.711 ; 1.281 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 0.716 ; 1.285 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 0.761 ; 1.318 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 0.730 ; 1.302 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 0.973 ; 1.527 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 0.551 ; 0.794 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 0.662 ; 1.229 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0.938 ; 1.545 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.510 ; -1.065 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -0.550 ; -1.106 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -0.680 ; -1.239 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.609 ; -1.170 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -0.597 ; -1.156 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.510 ; -1.065 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.514 ; -1.069 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.561 ; -1.111 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.528 ; -1.085 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.824 ; -1.370 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.408 ; -0.654 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.509 ; -1.066 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.453 ; -1.005 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 4.259 ; 4.398 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.327 ; 3.366 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 3.319 ; 3.357 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 4.259 ; 4.398 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.313 ; 3.350 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 3.243 ; 3.278 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.258 ; 3.294 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 3.249 ; 3.285 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 4.189 ; 4.326 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.243 ; 3.278 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                        ; -2.366   ; -0.678 ; N/A      ; N/A     ; -3.000              ;
;  PCLK                                   ; -2.366   ; -0.678 ; N/A      ; N/A     ; -3.000              ;
;  capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.640   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                         ; -143.147 ; -3.554 ; 0.0      ; 0.0     ; -106.927            ;
;  PCLK                                   ; -140.928 ; -3.554 ; N/A      ; N/A     ; -94.927             ;
;  capture_driver:Cap|div_clk:DIV|Clk_aux ; -2.219   ; 0.000  ; N/A      ; N/A     ; -12.000             ;
+-----------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                              ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; 1.628 ; 2.025 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; 1.383 ; 1.805 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; 1.628 ; 2.025 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; 1.463 ; 1.883 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; 1.442 ; 1.862 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; 1.282 ; 1.695 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; 1.282 ; 1.696 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; 1.396 ; 1.816 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; 1.322 ; 1.733 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.758 ; 2.144 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; 0.896 ; 0.980 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; 1.751 ; 2.142 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 1.670 ; 2.140 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+
; D_IN[*]   ; PCLK                                   ; -0.510 ; -1.065 ; Rise       ; PCLK                                   ;
;  D_IN[0]  ; PCLK                                   ; -0.550 ; -1.106 ; Rise       ; PCLK                                   ;
;  D_IN[1]  ; PCLK                                   ; -0.680 ; -1.239 ; Rise       ; PCLK                                   ;
;  D_IN[2]  ; PCLK                                   ; -0.609 ; -1.170 ; Rise       ; PCLK                                   ;
;  D_IN[3]  ; PCLK                                   ; -0.597 ; -1.156 ; Rise       ; PCLK                                   ;
;  D_IN[4]  ; PCLK                                   ; -0.510 ; -1.065 ; Rise       ; PCLK                                   ;
;  D_IN[5]  ; PCLK                                   ; -0.514 ; -1.069 ; Rise       ; PCLK                                   ;
;  D_IN[6]  ; PCLK                                   ; -0.561 ; -1.111 ; Rise       ; PCLK                                   ;
;  D_IN[7]  ; PCLK                                   ; -0.528 ; -1.085 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.824 ; -1.370 ; Rise       ; PCLK                                   ;
; RST       ; PCLK                                   ; -0.408 ; -0.654 ; Rise       ; PCLK                                   ;
; HREF      ; PCLK                                   ; -0.509 ; -1.066 ; Fall       ; PCLK                                   ;
; HREF      ; capture_driver:Cap|div_clk:DIV|Clk_aux ; -0.453 ; -1.005 ; Rise       ; capture_driver:Cap|div_clk:DIV|Clk_aux ;
+-----------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 6.922 ; 7.030 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 5.633 ; 5.620 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 5.624 ; 5.610 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 6.922 ; 7.030 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 5.627 ; 5.607 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Q_OUT[*]  ; PCLK       ; 3.243 ; 3.278 ; Rise       ; PCLK            ;
;  Q_OUT[0] ; PCLK       ; 3.258 ; 3.294 ; Rise       ; PCLK            ;
;  Q_OUT[1] ; PCLK       ; 3.249 ; 3.285 ; Rise       ; PCLK            ;
;  Q_OUT[2] ; PCLK       ; 4.189 ; 4.326 ; Rise       ; PCLK            ;
;  Q_OUT[3] ; PCLK       ; 3.243 ; 3.278 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Q_OUT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_OUT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HREF                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_IN[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; Q_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Q_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; Q_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 14       ; 0        ; 0        ; 0        ;
; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0        ; 8        ; 0        ; 0        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK                                   ; 381      ; 1        ; 21       ; 21       ;
; PCLK                                   ; PCLK                                   ; 64       ; 68       ; 36       ; 24       ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; capture_driver:Cap|div_clk:DIV|Clk_aux ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 14       ; 0        ; 0        ; 0        ;
; PCLK                                   ; capture_driver:Cap|div_clk:DIV|Clk_aux ; 0        ; 8        ; 0        ; 0        ;
; capture_driver:Cap|div_clk:DIV|Clk_aux ; PCLK                                   ; 381      ; 1        ; 21       ; 21       ;
; PCLK                                   ; PCLK                                   ; 64       ; 68       ; 36       ; 24       ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 118   ; 118  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 04 15:49:44 2024
Info: Command: quartus_sta capture_and_store -c capture_and_store
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'capture_and_store.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PCLK PCLK
    Info (332105): create_clock -period 1.000 -name capture_driver:Cap|div_clk:DIV|Clk_aux capture_driver:Cap|div_clk:DIV|Clk_aux
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.366            -140.928 PCLK 
    Info (332119):    -0.640              -2.219 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.621              -2.650 PCLK 
    Info (332119):     0.359               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.000 PCLK 
    Info (332119):    -1.000             -12.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.082            -122.023 PCLK 
    Info (332119):    -0.579              -1.895 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.644              -2.940 PCLK 
    Info (332119):     0.313               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.000 PCLK 
    Info (332119):    -1.000             -12.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.432             -80.146 PCLK 
    Info (332119):    -0.471              -2.047 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332146): Worst-case hold slack is -0.678
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.678              -3.554 PCLK 
    Info (332119):     0.187               0.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -94.927 PCLK 
    Info (332119):    -1.000             -12.000 capture_driver:Cap|div_clk:DIV|Clk_aux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4682 megabytes
    Info: Processing ended: Sat May 04 15:49:46 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


